KR101946190B1 - 모터 제어 장치, 히트 펌프 시스템 및 공기 조화기 - Google Patents

Abstract

실시 형태의 모터 제어 장치에 의하면, 전류 검출 제어부는 모터가 저속 회전 영역에 있을 때에 전류 검출률이 높으면 2상 PWM 신호를 출력시켜, 전류 검출부에 1상은 고정, 다른 1상은 가변 타이밍에서 전류를 검출시키는 제1 검출 방식으로 하고, 전류 검출률이 낮으면 3상 PWM 신호를 출력시켜, 전류 검출부에 고정 타이밍에서 2상의 전류를 검출시키는 제2 검출 방식으로 한다. 전류 검출률이 중간인 상태에서는 2상 PWM 신호를 출력시켜서, 1상의 전류 검출을 가변 타이밍으로 하고 있는 상태에서, 반송파 주기 내에 듀티 펄스가 출력되고 있는 2상이 제2상 및 제3상이고, 상기 2상 중 한쪽의 듀티가 감소되어 2상의 전류가 검출 불가해지면, 제1상의 듀티 펄스를 소정값만큼 발생시켜서 제2상 및 제3상의 듀티 펄스를 상기 소정값만큼 증가시키고, 또한 다른 1상의 전류 검출도 가변 타이밍으로 하는 제3 검출 방식으로 한다.

Description

모터 제어 장치, 히트 펌프 시스템 및 공기 조화기

본 발명의 실시 형태는, 3상 브리지 접속된 복수의 스위칭 소자를 PWM 제어함으로써, 인버터 회로를 거쳐 모터를 제어하는 제어 장치, 및 그 제어 장치를 구비하여 이루어지는 히트 펌프 시스템 및 공기 조화기에 관한 것이다.

모터를 제어하기 위해서 U, V, W 각 상의 전류를 검출하는 경우, 인버터 회로의 직류부에 삽입한 1개의 션트 저항을 사용해서 전류 검출을 행하는 기술이 있다. 이 방식으로 3상의 모든 전류를 검출하기 위해서는, PWM(Pulse Width Modulation, 펄스폭 변조) 캐리어(반송파)의 1 기 내에 있어서, 2상 이상의 전류를 검출할 수 있도록 3상의 PWM 신호 패턴을 발생시킬 필요가 있다. 그로 인해, 1 주기 내에 있어서의 PWM 신호의 위상을 시프트시킴으로써 항상 2상 이상의 전류를, 소음을 증대시키는 일 없이 검출할 수 있는 모터 제어 장치가 제안되고 있다.

일본 특허 제5178799호 공보

또한, 3상 모터를 PWM 제어하는 방식에는, 3상 변조 방식과 2상 변조 방식이 있다. 3상 변조 방식에서는 인버터 회로에 있어서의 스위칭 손실이 증가한다. 따라서, 손실의 증가를 억제하는 관점에서는 2상 변조 방식을 채용하는 것이 바람직하다. 그러나 특허 문헌 1에 개시되어 있는 전류 검출 방식을 채용하면, 모터의 저속 회전 영역에서는 전류의 검출이 곤란해진다고 하는 문제가 있다.

따라서, 스위칭 손실의 증가를 회피하면서, 1개의 전류 검출 소자에 의한 전류 검출 방식을 채용할 수 있는 모터 제어 장치, 및 그 제어 장치를 구비하여 이루어지는 히트 펌프 시스템 및 공기 조화기를 제공한다.

실시 형태의 모터 제어 장치에 의하면, 전류 검출부는, 인버터 회로의 직류측에 접속되는 전류 검출 소자가 전류값에 대응해서 발생한 신호와 PWM 신호 패턴에 기초하여 모터의 상 전류를 검출하고, 로터 위치 결정부는, 상기 상 전류에 기초하여 로터 위치를 결정하고, PWM 신호 생성부는 로터 위치에 추종하도록 2상 또는 3상의 PWM 신호 패턴을 생성한다.

전류 검출률 산출부는, 상기 2상 또는 3상의 PWM 신호 패턴에 따라서 전류 검출률을 구하고, 타이밍 조정부는 전류 검출부가 PWM 신호의 반송파 주기 내에 있어서, 2상의 전류를 고정된 타이밍에서 검출하거나, 또는 인버터 회로에 대한 출력 전압의 크기에 따른 가변의 타이밍에서 검출하도록 조정한다.

이때, PWM 신호 생성부는, 3상의 PWM 신호 패턴 중 제1상에 대해서는 반송파 주기의 임의의 위상을 기준으로 해서 지연측, 선행측의 쌍방향으로 듀티를 증감시키고, 제2상에 대해서는 반송파 주기의 임의의 위상을 기준으로 해서 지연측, 선행측의 일방향으로 듀티를 증감시키고, 제3상에 대해서는 반송파 주기의 임의의 위상을 기준으로 해서 상기 방향과는 반대 방향으로 듀티를 증감시키도록 3상의 PWM 신호 패턴을 생성한다.

그리고 전류 검출 제어부는, 모터가 저속 회전 영역에 있을 때에, 전류 검출률이 높은 상태에서는 2상의 PWM 신호 패턴을 출력시켜서, 전류 검출부에 1상은 고정의 타이밍에서, 다른 1상은 가변의 타이밍에서 전류를 검출시키는 제1 검출 방식으로 하고, 전류 검출률이 낮은 상태에서는 3상의 PWM 신호 패턴을 출력시켜서, 전류 검출부에 고정의 타이밍에서 2상의 전류를 검출시키는 제2 검출 방식으로 한다.

또한, 전류 검출률이 중간인 상태에서는 2상의 PWM 신호 패턴을 출력시켜서, 1상의 전류 검출을 가변 타이밍으로 하고 있는 상태에서, 반송파 주기 내에 듀티 펄스가 출력되고 있는 2상이 제2상 및 제3상이며, 상기 2상 중 한쪽의 듀티가 감소함으로써 2상의 전류를 검출할 수 없는 상태가 되면, 제1상의 듀티 펄스를 소정값만큼 발생시킴과 함께, 제2상 및 제3상의 듀티 펄스를 상기 소정값만큼 증가시키고, 또한 다른 1상의 전류 검출도 가변 타이밍으로 하는 제3 검출 방식으로 하도록 PWM 신호 생성부 및 타이밍 조정부를 제어한다.

도 1은, 제1 실시 형태이며, 모터 제어 장치의 구성을 도시하는 기능 블록도.
도 2는, 히트 펌프 시스템의 구성을 도시하는 도면.
도 3은, 에어컨의 운전을 개시시킨 경우, 압축기에 내장되는 모터의 회전수 변화와, 전류 검출을 어떠한 방식으로 행할 것인지의 전환을 도시하는 도면.
도 4는, 도 3에 대응한 구동 제어 방식 및 전류 검출 방식의 전환을 개략적으로 나타내는 흐름도.
도 5는, 모터의 회전수 영역에 대응해서 선택하는 전류 검출 방식을 도시하는 도면.
도 6은, 변조율에 따른 각 검출 방식의 전류 검출률을 도시하는 도면.
도 7은, 제4 검출 방식을 설명하는 것으로, 캐리어의 반주기마다 실행되는 인터럽트 처리를 나타내는 흐름도.
도 8은, 도 7에 나타내는 처리의 실행 시간 이미지를 PWM 캐리어 파형과 함께 도시하는 도면.
도 9는, 3상 PWM 듀티 펄스의 출력 위상을 도시하는 도면.
도 10은, 스텝 S13의 처리 내용을 나타내는 흐름도.
도 11은, 도 10의 처리에 의해 분별되는 패턴 (1 내지 11)에 대응하는, 2상 PWM 펄스의 파형예를 나타내는 도면.
도 12는, 스텝 S14의 처리 내용을 나타내는 흐름도.
도 13의 (a)는, 최대 듀티가 95%, (b)는 최대 듀티가 105%인 경우의 3상 PWM 신호와, 그들에 대응하는 섹터 및 패턴을 도시하는 도면.
도 14는, 스텝 S15의 처리 내용을 나타내는 흐름도.
도 15는, U0, V0, W0과, V0_bai, W0_bai의 정의를 도시하는 도면.
도 16은, 스텝 S16의 처리 내용을 나타내는 흐름도(첫 번째).
도 17은, 스텝 S16의 처리 내용을 나타내는 흐름도(두 번째).
도 18은, 스텝 S17의 처리 내용을 나타내는 흐름도.
도 19는, 도 18의 처리에 대응하는 2상 PWM 신호의 변경예를 나타내는 도면.
도 20은, 스텝 S3의 처리 내용을 나타내는 흐름도(첫 번째).
도 21은, 스텝 S3의 처리 내용을 나타내는 흐름도(두 번째).
도 22는, 스텝 S3의 처리 내용을 나타내는 흐름도(세 번째).
도 23의 (a)는, 패턴 및 섹터의 조합에 대응하는 2상 변조의 PWM 신호 파형과 제1 및 제2 전류 검출 타이밍을 도시하는 도면, (b)는 실제 제어 상태에 있어서의 PWM 신호 파형과, 대응하는 패턴과 섹터의 조합을 도시하는 도면(첫 번째).
도 24는, 도 23에 상당하는 도면(두 번째).
도 25는, 도 23에 상당하는 도면(세 번째).
도 26은, 도 23에 상당하는 도면(네 번째).
도 27은, 도 23의 (a)에 상당하는 도면이며, 패턴 (4 내지 11)에 대해서 도시하는 도면.
도 28은, 패턴 (2) 또는 (3)의 경우의, 검출 타이밍의 변경예를 나타내는 도면.
도 29는, 패턴 (1)의 경우의, 검출 타이밍의 변경예를 나타내는 도면.
도 30은, 변조율 1.0의 경우의 (a)는 제4 검출 방식에 의해, (b)는 특허 문헌 1에 의해 검출된 모터 전류 파형을 도시하는 도면.
도 31은, 제3 검출 방식(첫 번째)을 설명하는 것으로, 특징적인 PWM 신호 패턴을 예시하는 도면.
도 32는, 도 25에 상당하는 도면.
도 33은, 도 26에 상당하는 도면.
도 34는, 도 16에 상당하는 도면(첫 번째).
도 35는, 도 17에 상당하는 도면.
도 36은, 도 16에 상당하는 도면(두 번째).
도 37은, 도 22에 상당하는 도면.
도 38은, 제3 검출 방식(두 번째)을 설명하는 것으로, 제3 검출 방식(첫 번째)에 의해 검출된 모터 전류 파형으로 전류를 검출할 수 없는 구간을 도시하는 도면.
도 39는, 특징적인 PWM 신호 패턴을 예시하는 도면.
도 40은, 도 10에 도시하는 처리에 이어 실행되는 처리를 나타내는 흐름도.
도 41은, 도 16에 나타내는 처리에 이어 실행되는 처리를 나타내는 흐름도.
도 42는, 도 20에 나타내는 처리에 이어 실행되는 처리를 나타내는 흐름도.
도 43은, 스텝 S11의 일부분의 처리 내용을 나타내는 흐름도.
도 44는, 특징적인 PWM 신호 패턴을 예시하는 도면(첫 번째).
도 45는, 스텝 S10의 일부분의 처리 내용을 나타내는 흐름도.
도 46은, 특징적인 PWM 신호 패턴을 예시하는 도면(두 번째).
도 47은, 스텝 S9의 일부분의 처리 내용을 나타내는 흐름도.
도 48은, 특징적인 PWM 신호 패턴을 예시하는 도면.
도 49는, 검출된 모터 전류 파형을 도시하는 도면.
도 50은, 제1 및 제2 검출 방식을 설명하는 것으로, 2상 변조를 행하는 경우, 캐리어 주기마다 실행되는 인터럽트 처리를 나타내는 흐름도.
도 51의 (a)는, 2상 변조의 경우에 PWM 듀티 펄스가 출력되는 위상과, 저항 소자의 단자 전압을 A/D 변환하는 타이밍을 도시하는 도면, (b)는 직교 전압 Vα, Vβ에 기초하여 2상 PWM 듀티를 산출하기 위한 테이블을 도시하는 도면, (c)는 섹터를 αβ 좌표상에서 도시하는 도면.
도 52는, 3상 변조를 행하는 경우, 캐리어 주기의 반주기마다 실행되는 인터럽트 처리를 나타내는 흐름도.
도 53은, 도 51의 (b)에 상당하는 도면.
도 54는, 모터의 속도 영역 판정 처리를 나타내는 흐름도.
도 55는, 전류 검출률 계산 처리를 나타내는 흐름도.
도 56은, 전류 검출을 할 수 없게 되는 영역을 나타내는 벡터도.
도 57은, 저속 영역에서의 전류 검출 방식의 선택 처리를 나타내는 흐름도.
도 58은, 중속 영역에서의 전류 검출 방식의 선택 처리를 나타내는 흐름도.
도 59는, 고속 영역에서의 전류 검출 방식의 선택 처리를 나타내는 흐름도.
도 60은, 120° 통전에 의한 직사각형파 구동 방식의 PWM 신호 파형을 도시하는 도면.
도 61은, 도 60에 대응하는 각 상의 출력 전압 파형을 도시하는 도면.
도 62는, 150° 통전에 의한 직사각형파 구동 방식의 PWM 신호 파형을 도시하는 도면.
도 63은, 도 62에 대응하는 각 상의 출력 전압 파형을 도시하는 도면.
도 64는, 각 전류 검출 방식에 대응한 인터럽트 주기의 설정 처리를 나타내는 흐름도.
도 65는, 제2 실시 형태이며, 고속 영역에서의 전류 검출 방식의 선택 처리를 나타내는 흐름도.
도 66은, 제3 실시 형태이며, 3상 변조를 행하는 경우, 캐리어 주기의 반주기마다 실행되는 인터럽트 처리를 나타내는 흐름도.
도 67은, 도 66에 나타내는 처리의 실행 시간 이미지를 PWM 캐리어 파형과 함께 도시하는 도면.
도 68은, 제4 실시 형태이며, 2상 변조, 3상 변조에 대응한 운전 중 개략 처리를 나타내는 흐름도.
도 69는, 3상 변조를 행하는 경우, 캐리어 주기의 반주기마다 실행되는 인터럽트 처리를 나타내는 흐름도.
도 70은, 도 69의 스텝 S326b의 처리 내용을 설명하는 도면.

(제1 실시 형태)

이하, 히트 펌프 시스템의 일례로서, 공기 조화기의 압축기 모터를 구동하는 제1 실시 형태에 대해서 도 1 내지 도 64를 참조하여 설명한다. 도 2에 있어서, 히트 펌프 시스템(1)을 구성하는 압축기(부하)(2)는, 압축부(3)와 모터(4)를 동일한 철제 밀폐 용기(5) 내에 수용해서 구성되고, 모터(4)의 로터 샤프트가 압축부(3)에 연결되어 있다. 그리고 압축기(2), 사방 밸브(6), 실내측 열 교환기(7), 감압 장치(8), 실외측 열 교환기(9)는, 열 전달 매체 유로인 파이프에 의해 폐루프를 구성하도록 접속되어 있다. 또한, 압축기(2)는, 예를 들어 로터리형의 압축기이며, 모터(4)는, 예를 들어 3상 IPM(Interior Permanent Magnet) 모터(브러시리스 DC 모터)이다. 공기 조화기(E)는, 상기한 히트 펌프 시스템(1)을 갖고 구성되어 있다.

사방 밸브(6)는, 난방 시에는 실선으로 나타내는 상태에 있고, 압축기(2)의 압축부(3)에서 압축된 고온 냉매는, 사방 밸브(6)로부터 실내측 열 교환기(7)에 공급되어서 응축된다. 그 후, 냉매는 감압 장치(8)로 감압되어, 저온이 되어서 실외측 열 교환기(9)로 흘러, 여기에서 증발해서 압축기(2)로 복귀된다. 한편, 냉방 시에는, 사방 밸브(6)는 파선으로 나타내는 상태로 전환된다. 이로 인해, 압축기(2)의 압축부(3)로 압축된 고온 냉매는, 사방 밸브(6)로부터 실외측 열 교환기(9)에 공급되어서 응축된다. 그 후, 냉매는 감압 장치(8)로 감압되어, 저온이 되어서 실내측 열 교환기(7)로 흘러, 여기에서 증발해서 압축기(2)로 복귀된다. 그리고 실내측, 실외측의 각 열 교환기(7, 9)에는, 각각 팬(10, 11)에 의해 송풍이 행하여지고, 그 송풍에 의해 각 열 교환기(7, 9)와 실내 공기, 실외 공기의 열 교환이 효율적으로 행해지도록 구성되어 있다.

도 1은, 모터 제어 장치의 구성을 도시하는 기능 블록도이다. 직류 전원부(21)는, 직류 전원의 심볼로 나타내고 있지만, 상용 교류 전원으로부터 직류 전원을 생성하고 있을 경우에는, 정류 회로나 평활 콘덴서 등을 포함하고 있다. 직류 전원부(21)에는, 플러스측 모선(22a), 마이너스측 모선(22b)을 거쳐 인버터 회로(직류 교류 변환기)(23)가 접속되어 있다. 마이너스측 모선(22b)측에는 전류 검출 소자인 션트 저항(24)이 삽입되어 있다. 인버터 회로(23)는, 스위칭 소자로서 예를 들어 N채널형의 파워 MOSFET(25)(U＋, V＋, W＋, U-, V-, W-)를 3상 브리지 접속해서 구성되어 있다. 인버터 회로(23)의 각 상 출력 단자는, 각각 모터(4)의 각 상 권선에 접속되어 있다.

션트 저항(전류 검출 소자)(24)의 단자 전압(전류값에 대응한 신호)은 전류 검출부(전류 검출부, 타이밍 조정부)(27)에 의해 검출된다. 전류 검출부(27)는, 상기 단자 전압을 A/D 변환해서 읽어들이면, 인버터 회로(3)에 출력되는 2상 또는 3상의 PWM 신호 패턴에 기초하여 U, V, W 각 상의 전류 Iu, Iv, Iw를 검출한다. 전류 검출부(27)가 검출한 각 상 전류는, 벡터 연산부(로터 위치 결정부, PWM 신호 생성부)(30)에 입력된다.

벡터 연산부(30)에서는, 제어 조건을 설정하는 마이크로컴퓨터 등의 기능 부분에서 모터(4)의 회전 속도 지령 ωref가 부여되면, 추정한 모터(4)의 실제 회전 속도와의 차분에 기초하여 토크 전류 지령 Iqref가 생성된다. 모터(4)의 각 상 전류 Iu, Iv, Iw로부터는 모터(4)의 로터 위치 θ가 결정되고, 그 로터 위치 θ를 사용하는 벡터 제어 연산에 의해 토크 전류 Iq, 여자 전류 Id가 산출된다.

토크 전류 지령 Iqref와 토크 전류 Iq의 차분에 대해서는, 예를 들어 PI 제어 연산이 행하여져서 전압 지령 Vq가 생성된다. 여자 전류 Id측에 대해서도 마찬가지로 처리되어서 전압 지령 Vd가 생성된다. 전압 지령 Vq, Vd는, 상기 로터 위치 θ를 사용해서 삼상 전압 Vu, Vv, Vw로 변환된다. 삼상 전압 Vu, Vv, Vw는, DUTY 생성부(PWM 신호 생성부)(31)에 입력되고, 각 상의 PWM 신호를 생성하기 위한 듀티 U_DUTY, V_DUTY, W_DUTY가 결정된다.

각 상 듀티 U, V, W_DUTY는, PWM 신호 생성부(PWM 신호 생성부)(32)에 부여되어, 캐리어와의 레벨이 비교되어서 2상 또는 3상 PWM 신호가 생성된다. 또한, 2상 또는 3상 PWM 신호를 반전시켜서 하부 아암측의 신호도 생성되고, 필요에 따라 데드 타임이 부가된 후, 그들이 구동 회로(33)에 출력된다. 구동 회로(33)는, 부여된 PWM 신호에 따라, 인버터 회로(23)를 구성하는 6개의 파워 MOSFET(25)(U＋, V＋, W＋, U-, V-, W-)의 각 게이트에 게이트 신호를 출력한다. 이때 상부 아암측의 게이트 신호에 대해서는, 필요한 레벨만큼 승압한 전위로 출력한다. PWM 신호 생성부(31)가 3상 PWM 신호를 생성하는 방식에 대해서는, 예를 들어 특허 문헌 1에 개시가 있는 제4 실시 형태의 방식을 사용한다.

기타, 벡터 연산부(30)는 토크 전류 Iq 및 여자 전류 Id를 소비 전력 연산부(34)에 출력하고, 토크 전류 Iq, 여자 전류 Id 및 여자 전압 Vd에 기초하여 추정 속도 ωe를 연산하고, 소비 전력 연산부(34) 및 검출 방식 선택부(35)에 출력한다. 소비 전력 연산부(34)는, 입력되는 각 전류에 기초하여 소비 전력 W를 다음 식에 의해 연산하면, 검출 방식 선택부(전류 검출 제어부)(35)에 출력한다.

W=ωe×T=ωe×P/2×{ø×Iq＋(Ld-Lq)}×Id×Iq … (1)

단, T는 모터 출력 토크, P는 모터(4)의 극수, ø는 전기자 권선 쇄교 자속, Ld는 d축 인덕턴스, Lq는 q축 인덕턴스다. 또한, 소비 전력 연산부(34)에 대해서는, 제3 실시 형태에서 설명한다.

전류 검출률 산출부(전류 검출률 산출부)(36)는, 벡터 연산부(30)에서 입력되는 삼상 전압 Vu, Vv, Vw에 기초하여, 전류 검출부(27)에 있어서의 캐리어 주기 마다의 전류 검출률을 산출한다. 그 산출 결과는, 검출 방식 선택부(35)에 출력된다. 속도 변동 검출부(37)는, 전류 검출부(27)가 출력하는 상 전류의 변화 주기에 기초하여, 모터(4)의 회전 속도 및 속도의 변동 정도를 검출하고, 검출 결과를 검출 방식 선택부(35)에 출력한다. 검출 방식 선택부(35)는, 이들의 입력 정보에 기초하여, 전류 검출부(27)에 있어서의 2상 전류의 검출 방식을 선택한다. 그로 인해, 검출 방식 선택부(35)는 PWM 신호 생성부(32)에 대해서도, 2상 변조/3상 변조를 전환하기 위한 신호를 출력한다. 또한, PWM 신호 생성부(32)로부터는, 전류 검출부(27)에 대하여 전류 검출 타이밍 신호가 출력된다.

또한, DUTY 생성부(31)와는 별개로, 직사각형파 구동 연산부(38)가 설치되어 있다. PWM 신호 생성부(32)는, 후술하는 특정한 속도 영역에 있어서 모터(4)의 회전 속도가 안정되면, 직사각형파 구동 연산부(38)에서 입력되는 120° 또는 150°직사각형파의 구동 신호를 구동 회로(33)에 출력한다. 또한, 이상에 있어서, 구성(27 내지 38)[구동 회로(33)를 제외함]의 기능은, CPU를 포함하는 마이크로컴퓨터의 하드웨어 및 소프트웨어에 의해 실현되는 기능이다.

이어서, 본 실시 형태의 작용에 대해서 도 3 내지 도 64를 참조하여 설명한다. 도 3은, 에어컨에 의한 냉방 운전을 개시시킨 경우의, 압축기(2)에 내장되는 모터(4)의 회전수 변화와, PWM 캐리어 주기 내에 있어서의 2상 전류 검출을 후술하는 제1 내지 제4 검출 방식 중 어느 것으로 행할 것인지의 전환 상태를 나타내고 있다. 또한, 도 4는, 도 3에 대응한 구동 제어 방식의 전환을 개략적으로 나타내는 흐름도이다.

도 4에 도시한 바와 같이, 에어컨의 운전이 개시된 압축기(2)의 기동 시에는, 3상 변조에 의해 PWM 제어를 행한다(S301). 모터(4)의 회전수가 낮은 영역에서는 센서리스 구동 방식을 실행할 수 없으므로, 강제 전류에 의해 모터(4)를 구동한다(S302). 그리고 회전수가 어느 정도 상승하면 위치 센서리스 구동 방식으로 전환한다(S303). 그 후는 모터(4)의 회전 영역(저속, 중속, 고속), 및 후술하는 바와 같이 전류 검출률에 따라, 전류 검출부(27)에 있어서의 2상의 전류 검출 방식을 선택한다(S304 내지 S307).

도 3에 도시한 바와 같이, 에어컨의 운전 개시 직후는 에어컨이 설치되어 있는 실내의 온도를 신속히 저하시키기 위해서 모터(4)의 회전수를 급격하게 상승시켜서 고속 영역에 이른다. 이 경우, 기동 직후 및 센서리스 구동이 가능해질 때까지 회전수를 상승시키는 동안은 제2 검출 방식을 실행하고(S301 내지 S303), 그 후에 제1 또는 제3 검출 방식을 실행한다(S307). 운전 개시 직후에 급격하게 출력을 상승시킴으로써 실내 온도가 저하되면, 모터(4)의 회전수를 저하시켜서 중속 영역에 이른다. 이 경우에는 제1 또는 제4 검출 방식 또는 직사각형파 구동 방식을 실행한다(S306). 그리고 실내 온도가 안정되어서 저속 영역에 이르면, 제1 내지 제3 검출 방식 중 어느 하나를 실행한다(S305).

이후는, 상술한 전류 검출 방식의 전환 제어에 대해서, 보다 상세하게 설명한다. 전류 검출 방식은, 도 5에 도시한 바와 같이, 모터(4)의 회전 속도 영역의 고저와, 각 영역에서의 전류 검출률의 고저에 따라서 결정된다. 고속 영역에서는, 전류 검출률 90%에 임계값 X1이 설정되어 있고, 임계값 X1 이상에서는 제1 검출 방식, 임계값 X1 미만에서는 제3 검출 방식으로 전환한다. 중속 영역에서는, 전류 검출률 85%에 임계값 X2가 설정되어 있고, 임계값 X2 이상에서는 제1 검출 방식, 임계값 X2 미만에서는 제4 검출 방식으로 전환한다. 또한, 중속 영역에서는, 전술한 바와 같이 모터(4)의 회전 속도가 안정되면, 직사각형파 구동 방식으로 전환한다. 그리고 저속 영역에서는, 전류 검출률 90%, 80%에 각각 임계값 X3, X4가 설정되어 있고, 임계값 X3 이상에서는 제1 검출 방식, 임계값 X3 미만이고 또한 임계값 X4에서는 제3 검출 방식, 임계값 X4 미만에서는 제2 검출 방식으로 전환한다.

여기서, 제1 내지 제4 검출 방식에 대해서 설명한다.

<제1 검출 방식>

일반적인 2상 변조에 있어서의 전류 검출 방식이며, 1상의 전류는 캐리어 주기의 중심 위상에 있어서의 고정 타이밍에서 검출하고, 다른 1상의 전류는, 듀티의 변화에 따른 가변 타이밍에서 검출을 행한다(종래 2상 변조, 일본 특허 공개 제2014-171321호 공보 참조).

<제2 검출 방식>

특허 문헌 1에 개시되어 있는 전류 검출 방식이며, 3상 변조에 있어서 2상의 전류 모두 고정 타이밍에서 검출한다(새로운 3상 변조).

<제3 검출 방식>

2상 변조와 3상 변조의 혼합이다. 2상 변조에 있어서 1상의 전류 검출을 고정 타이밍으로 하고, 다른 1상의 전류 검출을 가변 타이밍으로 하고 있는 상태에서, 캐리어 주기 내에 듀티 펄스가 출력되고 있는 2상이 캐리어 주기의 중심 위상을 기준으로 해서 지연측, 선행측 각각의 방향으로 듀티를 증감시키는 제2상 및 제3상이다. 이들 2상 중 한쪽 듀티가 감소되어 2상의 전류를 검출할 수 없게 되면, 중심 위상을 기준으로 해서 쌍방향으로 듀티를 증감시키는 제1상의 듀티 펄스를 소정값만큼 발생시킴과 함께, 제2상 및 제3상의 듀티 펄스를 상기 소정값만큼 증가시켜서 3상 변조로 전환한다. 게다가, 고정 타이밍에서 검출을 행하고 있는 다른 1상의 전류 검출도, 가변 타이밍으로 한다. 이 방식에 관한 상세는 후술한다.

<제4 검출 방식>

이것에 대해서도 상세를 후술하지만, 상기 「종래 2상 변조」에 대하여 「새로운 2상 변조」가 되는 방식이다.

도 5에 도시한 바와 같이, 종래, 2상 변조에 대해서 행하고 있는 제1 검출 방식의 전류 검출률은, 모터의 회전수가 변화됨에 따라서 증감한다. 따라서, 회전수의 영역마다 소비 전력, 구동 소음 및 전류 검출률을 고려하여, 최적이 되는 검출 방식을 선택해서 전환한다. 도 6은, 변조율의 고저에 따른 각 검출 방식에 의해 전류 검출률을 나타낸다. 소비 전력의 관점에서는, 최대한 2상 변조를 채용하는 것이 바람직하다.

중속 영역에 대응하는 변조율에서의 전류 검출률은, 제2 검출 방식 쪽이 제1 검출 방식보다도 높게 되어 있다. 그러나 제2 검출 방식은 구동 소음이 보다 커진다고 하는 단점이 있다. 따라서, 중속 영역에서는 제1 검출 방식을 우선적으로 선택하고, 전류 검출률이 저하된 경우에 제2 검출 방식을 선택한다.

저속 영역에 대응하는 변조율에서는, 제1 및 제4 검출 방식의 전류 검출률은 모두 낮으며, 제2 및 제3 검출 방식의 전류 검출률은 모두 100%이다. 이 영역에서 2상 변조로부터 3상 변조로 전환되면, 그 전환 타이밍에서 전류 검출이 불가능해질 우려가 있다. 따라서, 전류 검출률이 저하됨에 따라, 제1→제3→제2의 순으로 검출 방식을 선택한다.

그리고 변조율이 100% 부근인 영역에서는, 제3>제1>제4의 순으로 전류 검출률이 높다. 또한, 변조율이 100％를 초과하는 도 5에 도시하는 고속 영역에서는, 제1 검출 방식의 전류 검출률이 저하된다. 따라서, 제1 검출 방식을 소비 전력의 관점에서 우선적으로 선택하고, 전류 검출률이 저하된 경우에 제3 검출 방식을 선택한다.

이후에서는, 제3 및 제4 검출 방식에 대해서 설명하지만, 먼저 제4 검출 방식에 대해서 설명한다.

<제4 검출 방식>

도 7은, 캐리어의 반주기마다 실행되는 인터럽트 처리를 나타내는 흐름도이다. 즉, 캐리어인 삼각파 진폭의 피크와 보텀에 있어서 PWM 인터럽트가 발생한다. 우선, 플래그 M_INT_flg=0(리셋)인지 여부를 판단하고(S1), 「0」이면 전류 검출부(27)에 있어서 A/D 변환된 데이터를 추출하면(S2), 그 데이터에 기초하여 3상 전류를 검출한다(S3). 또한, 스텝 S3에서는, 후술하는 「StartF」의 처리가 실행된다.

여기서, 전류 검출부(27)에 있어서의 션트 저항(24)의 단자 전압의 A/D 변환 처리는, 도 3에 도시하는 처리와는 별개로 1 캐리어 주기 내에서 2회 실행되고 있으며(실행 타이밍에 대해서는 후술함), A/D 변환된 데이터는, 예를 들어 레지스터 등에 저장되어 있다. 따라서, 스텝 S2의 처리는, 상기 레지스터에 저장되어 있는 데이터를 판독하게 된다.

이어서, 3상 전류로부터 벡터 제어 연산에 의해 모터(4)의 로터 위치(θ)를 추정하고(S4), 주파수 제어(속도 제어, S5) 및 전류 제어(PI 제어 등)를 실행한다(S6). 그것으로부터, 플래그 M_INT_flg를 「1」로 한다(S7). 계속되는 스텝 S8 내지 S10의 처리는, DUTY 생성부(31)에 있어서 행하여진다. PWM 신호 생성부(32)에서 부여되는 캐리어 카운터의 값을 참조하고, 업 카운트 중인지, 다운 카운트 중인지를 판단한다(S8). 업 카운트 중이면 D_Pwm_set_2()를 세트하고(S9), 다운 카운트 중이면 D_Pwm_set1_()를 세트한다(S10). 이들에 대해서는 도 8 및 도 9를 참조하여 설명한다.

또한, 스텝 S1에서 플래그 M_INT_flg가 「1(세트)」이면("아니오") 2상의 PWM 신호를 출력하고(S11), 플래그 M_INT_flg를 「0」으로 한다(S12). 그것으로부터, 「StartA 내지 E」의 처리가 실행되면(S13 내지 S17), 스텝 S8로 이행한다. 즉, 상기한 PWM 인터럽트 처리에서는, 주기의 전반에서 스텝 S2 내지 S8, S10을 실행하고, 주기의 후반에서 스텝 S11 내지 S17, S8, S9를 실행하게 된다.

도 8은, 2상 변조 시에 있어서의 인터럽트 처리의 실행 시간 이미지를, PWM 캐리어 파형과 함께 나타내는 것이다. 에어컨에 있어서는, 1개의 제어 회로(마이크로컴퓨터)에 의해, 압축기(2)에 병행하여, 실외기에 대응하는 열 교환기(9)의 팬(11)을 구동하는 모터도 제어한다. 또한, 실내기에 대응하는 열 교환기(7)의 팬(10)을 구동하는 모터는, 별도의 제어 회로나 드라이버 IC 등에 의해 제어된다.

그래서, 도 8에서는, (a)에 도 3에 도시하는 압축기(2)의 모터 제어에 관한 처리 시간 (1) 내지 (4)를, (b)에 상기 팬(11)의 모터(팬 모터) 제어에 관한 처리 시간 (5)를 나타내고 있다. 즉, 삼각파 진폭의 보텀에서 PWM 인터럽트가 발생하면, 도 3에 도시하는 처리를 실행한 후에, 팬 모터에 대해서도 모터 전류를 검출해서 벡터 제어를 행한다. 도면 중에 원 숫자로 나타내는 처리 (1) 내지 (4)에 대해서는, 처리 (1) 및 (3)은 스텝 S2 내지 S8에 대응하고, 처리 (2), (4)는 각각 스텝 S9, S10에 대응하고 있다. 이 경우, 팬 모터의 제어 (5)는 처리 (4)를 실행한 후에 행하여진다.

도 9는, 각 상 PWM 듀티 펄스의 출력 위상을 나타낸 것으로, 전술한 바와 같이 특허 문헌 1에 개시되어 있는 방식을 사용한다. 즉, 3상 중 제1상은, 삼각파 진폭의 보텀을 기준으로 해서 지연측, 선행측의 쌍방향으로 듀티를 증감시킨다. 또한, 제2상에 대해서는, 상기 보텀을 기준으로 해서 예를 들어 진입 위상측에 듀티를 증감시키고, 제3상에 대해서는, 상기 보텀을 기준으로 해서 지연 위상측에 듀티를 증감시킨다. 본 예에서는, 제1, 제2, 제3상이 각각 U, V, W상으로 되어 있지만, 물론 이들의 대응은 임의이다. 삼각파 진폭의 피크에서 인터럽트가 발생하면 캐리어 카운터는 다운 카운트 중이므로, D_Pwm_set_2()에 의해, 금회의 캐리어 주기 전절반의 듀티 펄스를 출력한다. 또한, U, V, W 각 상의 듀티값은, 스텝 S11에서 연산된 듀티값(후술하는 U0, V0, W0)을 2배한 것이다.

U상에 대해서는, 듀티의 1/2의 펄스가, 피크에서의 인터럽트가 발생한 후의 타이밍에서 보텀까지의 기간에 출력된다. V상에 대해서는, 듀티가 50% 미만이면, 그 펄스는 U상과 마찬가지로 피크에서의 인터럽트가 발생한 후의 타이밍에서 보텀까지의 기간에 출력된다. 또한, W상에 대해서는 듀티가 50％를 초과하면, 그 초과한 만큼의 펄스는, 피크에서의 인터럽트가 발생한 타이밍에서 보텀에 도달할 때까지의 기간에 출력된다. 따라서, D_Pwm_set_2()에 의해 출력되는 것은 이들 펄스로 된다.

한편, 삼각파 진폭의 보텀에서 인터럽트가 발생하면 캐리어 카운터는 업 카운트 중이기 때문에, D_Pwm_set_1()에 의해, 금회의 캐리어 주기 후 절반의 듀티 펄스를 출력한다. U상에 대해서는, 전반과 마찬가지로 듀티의 1/2의 펄스가, 보텀에서의 인터럽트가 발생한 후의 타이밍에서 피크까지의 기간에 출력된다. V상에 대해서는, 듀티가 50％를 초과하면, 그 초과한 만큼의 펄스는 보텀에서의 인터럽트가 발생한 타이밍에서 피크에 도달할 때까지의 기간에 출력된다. 또한, W상에 대해서는, 듀티가 50% 미만이면, 그 펄스는 U상과 마찬가지로 보텀에서의 인터럽트가 발생한 후의 타이밍에서 피크까지의 기간에 출력된다. 따라서, D_Pwm_set_1()에 의해 출력되는 것은 이들 펄스로 된다.

또한, 도 9는 3상의 듀티 펄스를 나타내고 있지만, 실제 구동 형식은 2상 변조이기 때문에, 이들 중 2상의 듀티 펄스만이 출력된다.

이어서, 도 10 및 도 11을 참조하여, 스텝 S13의 처리(StartA)에 대해서 설명한다. 이 처리에서는, 2상 변조의 PWM 신호에 있어서의 각 상 듀티 펄스의 대소 관계에 의해, 패턴 (0) 내지 (11)로 분별하고 있다. 또한, 이들의 패턴은 후술하는 처리에 있어서, 변수 ptn으로 나타내고 있다. 여기에서의 패턴 구분은, 이하의 조건에 기초하고 있다.

상기 전류 검출부(27)가 전류 검출 가능한 최소 듀티를 최소폭이라 하고, 최대 듀티 100%에서, 상기 최소폭을 감한 것을 최대폭이라 하고 있다. 예를 들어, 전류 검출 가능한 최소 시간이 10μs이며, 캐리어 주파수가 4kHz이면, 최소폭은 4%, 최대폭은 96%가 된다. 또한, 최대폭 미만이고 또한 최소폭을 초과하는 듀티를 중간폭이라 하면, 2상 PWM 신호의 출력 패턴을, U, V, W상의 듀티 이하의 조합으로 패턴 구분한다.

(1) U상이 중간폭이고, V 또는 W상이 최대폭 이상인 경우

(2, 3) V 또는 W상 중 어느 한쪽이 중간폭이고, 다른 쪽이 최대폭 이상인 경우

(4, 6) U상과, V 또는 W상이 모두 최대폭 이상인 경우

(5) V상과, W상이 모두 최대폭 이상인 경우

(7) U상이 0 이상이고, V 또는 W상 중 어느 하나가 최소폭 미만인 경우

(8, 9) V 또는 W상 중 어느 하나가 0 이상이고, 다른 쪽이 최소폭 미만인 경우

(10, 11) U상이 최소폭 미만이고, V 또는 W상 중 어느 하나가 0 이상인 경우

(0) : (1) 내지 (11) 이외의 경우

도 10에 도시하는 스텝 S21 내지 S33에서는, 상기의 조건을 따라 패턴(변수 ptn) (0) 내지 (11)을 분별하고 있다. 도 11에는, 패턴 (1) 내지 (11)에 대응하는 2상 PWM 신호 패턴을 나타낸다. 이들 중 패턴 (4) 내지 (11)에 대해서는, 출력 전압이 매우 큰 과변조 상태에 대응한다. 또한, 패턴 (7)에 대해서 나타내고 있는 것은, W상의 듀티가 최소폭 이하인 경우다.

이어서, 도 12를 참조하여, 스텝 S14의 처리(StartB)에 대해서 설명한다. 이 처리에서는, 2상 변조의 PWM 신호에 있어서의 각 상 듀티 펄스의 상대적인 대소 관계에 의해, 섹터 (0) 내지 (5)로 분별하고 있다. 또한, 이들 섹터는 후술하는 처리에 있어서, 변수 sector로 나타내고 있다. 여기에서의 섹터 나눔은, 이하의 조건에 기초하고 있다.

(0) U상이 최대이고 또한 V상>W상

(1) U상이 최대이고 또한 V상<W상

(2) V상이 최대이고 또한 U상>W상

(3) V상이 최대이고 또한 U상<W상

(4) W상이 최대이고 또한 U상>V상

(5) W상이 최대이고 또한 U상<V상

도 12에 나타내는 스텝 S41 내지 S45에서는, 상기한 조건을 따라 sector (0) 내지 (5)를 판별하고 있다. 도 13은, 실제로 PWM 신호를 출력한 경우에 따라서 변화하는 섹터와 패턴을 나타내고 있다. (a)는 최대 듀티가 최대폭의 근방인 95%의 경우이며, 섹터는 (0) 내지 (5)로, 패턴은 (0) 내지 (3), (8) 내지 (10)으로 변화하고 있다. (b)는 최대 듀티가 최대폭을 초과한 105%(과변조 상태)의 경우이며, 섹터는 (0) 내지 (5)로 변화하지만, 패턴은 (0) 내지 (9)로 변화하고 있다. 즉, 출력 전압이 높아질수록, 패턴 (0) 내지 (3)이 차지하는 시간 폭이 넓어지고, 그들 패턴 (0) 내지 (3)이 전환되는 경계에서, 패턴 (4) 내지 (11)이 발생하는 구간이 증가하고 있는 것을 알 수 있다.

이어서, 도 14를 참조하여, 스텝 S15의 처리(StartC)에 대해서 설명한다. 이 처리에서는, 패턴과 섹터의 조합에 따라, 전류 검출부(27)가 캐리어 주기 내에서 션트 저항(24)의 단자 전압을 A/D 변환하는 타이밍을 결정하고 있다. 또한, 도면 중의 α는, 상술한 전류 검출 가능 시간이나 전류 검출 정밀도 등을 고려해서 설정한다(예를 들어, 듀티 5 내지 10%). PWM_MAX는 듀티의 최댓값 : 100%이다.

또한, 도면 중 U0, V0, W0은, 도 15의 (a)에 도시한 바와 같이, 캐리어 주기의 중간점(보텀)을 기점으로 해서 당초 결정된 U, V, W상 듀티의 1/2에 상당하는 시간이다. 그리고 V0_bai, W0_bai는, 도 15의 (b)에 도시한 바와 같이, 도 9에 나타내는 패턴으로 3상 PWM 신호를 출력하기 위해서 V, W상의 듀티 펄스를 시프트했을 때에, 캐리어 주기의 중간점을 기점으로 해서 신장하는 펄스의 길이에 상당한다. 그리고 time은, U, V, W 각 상의 A/D 변환 타이밍을 나타내는 변수이다.

스텝 S53은, 패턴 (1) 또한 섹터 (2)의 경우이며, A/D 변환 타이밍을 (PWM_MAX-α)로 설정하고 있다.

스텝 S54는, 패턴 (1) 또한 섹터 (4)의 경우이며, A/D 변환 타이밍을 (PWM_MAX-α)로 설정하고 있다.

스텝 S58은, 패턴 (3) 또한 섹터 (3)의 경우이고, 또한 V0_bai가 (PWM_MAX×2)를 초과하는 과변조의 경우이며(S57 : "예"), A/D 변환 타이밍을 α로 설정하고 있다. 또한, 스텝 S59는, 스텝 S57에서 「"아니오"」인 경우이며, A/D 변환 타이밍을 (PWM_MAX×2-V0_bai＋α)로 설정하고 있다.

스텝 S62는, 패턴 (2) 또한 섹터 (5)의 경우이고, 또한 W0_bai가 (PWM_MAX×2)를 초과하는 과변조의 경우이며(S61 : "예"), A/D 변환 타이밍을 α로 설정하고 있다. 또한, 스텝 S63은, 스텝 S61에서 「"아니오"」인 경우이며, A/D 변환 타이밍을 (PWM_MAX×2-W0_bai＋α)로 설정하고 있다.

이어서, 도 16 및 도 17을 참조하여, 스텝 S16의 처리(StartD)에 대해서 설명한다. 이 처리에서는, 패턴과 섹터의 조합에 따라, 전류 검출부(27)가 캐리어 주기 내에서 A/D 변환하는 타이밍을, 캐리어 주기의 첫머리(피크)부터 1/2 기간(보텀)까지의 다운 카운트 기간과, 1/2 기간으로부터 캐리어 주기의 종료까지의 업 카운트 기간에 있어서, 각각 어떠한 타이밍에서 행할 것인지를 결정하고 있다. 전자가 제1 검출 타이밍, 후자가 제2 검출 타이밍이 된다.

또한, StartC의 플로우와, StartD의 플로우에서는, 패턴 및 섹터의 조합에 의한 경우 나눔이 일치하고 있다. 따라서, 각각의 타이밍을 설정하는 변수 time은, StartC에 있어서의 동일한 조합에 대응하는 것을 사용한다.

패턴 (0)의 경우에는(S71 : "예"), 도 11에 도시하는 패턴 (1) 내지 (11) 이외의 경우이며, 2상의 전류를 각각 고정한 타이밍에서 검출 가능하다. 따라서, 다운 카운트/업 카운트의 AD 타이밍을, 각각 α로 설정한다(S72). 즉, 캐리어 주기의 첫머리부터 나머지 카운트값이 α에 달한 타이밍과, 캐리어 주기의 1/2로부터 시간 α가 경과한 타이밍에서 A/D 변환을 행한다.

패턴 (1)이고 또한 섹터 (2)인 경우에는(S74 : "예"), U상의 A/D 변환 타이밍을 업 카운트 기간에서 time, 즉 스텝 S53에서 결정된 (PWM_MAX-α)로 설정한다. 또한, 다운 카운트 기간은 α로 설정한다(S75).

패턴 (1)이고 또한 섹터 (4)의 경우에는(S76 : "예"), 업 카운트 기간 α로 설정하고, 다운 카운트 기간을 time, 즉 스텝 S54에서 결정된 (PWM_MAX-α)로 설정한다(S77). 또한, 패턴 (1)이고 또한 섹터 (2 내지 4) 이외의 경우에는 (S76 : "아니오"), 업 카운트 기간, 다운 카운트 기간을 각각 α로 설정한다(S78).

패턴 (3)이고 또한 섹터 (3)인 경우에는(S80 : "예"), 업 카운트 기간을 time, 즉 스텝 S58에서 결정된 α, 또는 스텝 S59에서 결정된 (PWM_MAX×2-V0_bai＋α)로 설정한다. 한편, 다운 카운트 기간은 α로 설정한다(S81).

패턴 (3)이고 또한 섹터 (5)인 경우에는(S82 : "예"), 업 카운트 기간의 타이밍을 α로 설정한다. 또한, 다운 카운트 기간의 타이밍을, time으로, 즉 스텝 S60에서 결정된 (PWM_MAX-α)로 설정한다(S83). 또한, 패턴 (3)이고 또한 섹터 (3, 5) 이외인 경우에는(S82 : "아니오"), 업 카운트 기간, 다운 카운트 기간을 각각 α로 설정한다(S84).

도 17에 있어서, 패턴 (2)이고 또한 섹터 (5)인 경우에는(S86 : "예"), 업 카운트 기간의 타이밍을 α로 설정하고, 다운 카운트 기간의 타이밍을 time으로, 즉 스텝 S62에서 결정된 α, 또는 스텝 S63에서 결정된 (PWM_MAX×2-W0_bai＋α)로 설정한다(S87).

또한, 패턴 (2)가 아니면(S85 : "아니오"), 또한 패턴 (10)인지 (11)인지를 판단한다(S85a, 85c). 패턴 (10)이면(S85a : "예"), 업 카운트 기간의 타이밍을 α로, 다운 카운트 기간의 타이밍을 α×2로 설정한다(S85b). 패턴 (11)이면(S85c : "예"), 업 카운트 기간의 타이밍을 α×2로, 다운 카운트 기간의 타이밍을 α로 설정한다(S85d). 그리고 패턴 (2)이고 또한 섹터 (5)가 아니면(S86 : "아니오"), 또는 패턴 (11)이 아니면(S85c : "아니오"), 업 카운트 기간, 다운 카운트 기간의 타이밍을 각각 α로 설정한다(S88).

이어서, 도 18 및 도 19를 참조하여, 스텝 S17의 처리(StartE)에 대해서 설명한다. 이 처리에서는, 제2상(V)과 제3상(W) 중 어느 한쪽에 대해서, 듀티 펄스의 증감 방향을 변경하기 위해서 사용하는 변수 shift를 「0 내지 2」중 어느 하나로 설정한다. 우선, V상의 듀티가 최대폭 이상이고 또한 100% 미만이면(S91 : "예"), W0_bai가, PWM_MAX(도면 중은 MAX)×2에서 V0_bai를 감한 차에 최소폭을 가산한 값보다도 작고, 또한 W0_bai가 100% 미만(=W상 듀티<50%)인지 여부를 판단한다(S92). 이 조건이 성립되면("예") 변수 shift를 「1」로 설정하고(S93), 성립되지 않으면("아니오") 변수 shift를 「0」으로 설정한다(S94).

한편, 스텝 S91에서 「"아니오"」라고 판단한 경우에, W상의 듀티가 최대폭 이상이고 또한 100% 미만이면(S95 : "예"), V0_bai가, PWM_MAX×2에서 W0_bai를 감한 차에 최소폭을 가산한 값보다도 작고, 또한 V0_bai가 100% 미만(=V상 듀티<50%)인지 여부를 판단한다(S96). 이 조건이 성립되면("예") 변수 shift를 「2」로 설정하고(S97), 성립되지 않으면("아니오"), 변수 shift를 「0」으로 설정한다(S98).

도 19의 (a), (b)는 패턴 (3)의 경우를 예시하고 있다. 패턴 (3)은 V상의 듀티가 최대폭 이상이며, 또한 W상의 듀티가 최소폭 이상인 경우다. 도 19의 (a)에 도시한 바와 같이, 고정의 제1 검출 타이밍에서는 V상 전류가 검출되고, 가변의 제2 검출 타이밍에서는 마이너스인 U상 전류가 검출된다. 그러나 이 상태로부터 V, W상 듀티 중 적어도 한쪽이 감소하는 방향으로 변화됨으로써, 제2 검출 타이밍에 있어서 V, W상 듀티 펄스가 중복되는 기간이 없어지면, 마이너스인 U상 전류가 검출되지 않고, 제1 검출 타이밍과 같은 V상 전류 또는 W상 전류가 검출되어 버린다.

따라서, 도 19의 (b)에 도시한 바와 같이, W상 듀티를 증가시키는 방향을 V상 듀티와 같은 방향으로 변경한다. 이에 의해, 고정 제1 검출 타이밍에서는 마이너스인 U상 전류가 검출되고, 가변 제2 검출 타이밍에서는 V상 전류가 검출되도록 교체된다. 따라서, V상 듀티가 감소되면, 거기에 맞추어 제2 검출 타이밍을 도면 중 우측 방향으로 시프트시켜서 대응하면 된다. 또한, W상 듀티가 감소해도, 최소폭 이상이면, 고정 제1 검출 타이밍에서 검출이 가능하다.

또한, 도 19의 (c)는, 패턴 (3)의 경우에 변수 shift를 「1」로 설정하는 케이스다. 도면 중 원 숫자인 「1」을 부여한 화살표는, 스텝 S92의 조건 판정에 있어서의 「MAX×2(PWM_MAX×2)에서 V0_bai를 감한 차」에 최소폭을 가산한 값을 나타내고 있고, 원 숫자인 「2」를 부여한 화살표는 W0_bai를 나타내고 있다. 여기서 변수 shift를 「1」로 설정하는 것은, 업 카운트 구간의 V상 듀티의 좌단부(가변 단부)측과 W상 듀티의 우단부(가변 단부)측이 중복되는 케이스다.

또한, 도 19의 (d)는, 패턴 (2)의 경우에서 변수 shift를 「2」로 설정하는 케이스다. 도면 중 원 숫자인 「3」을 부여한 화살표는, 스텝 S96의 조건 판정에 있어서의 「MAX×2에서 W0_bai를 감한 차」에 최소폭을 가산한 값을 나타내고 있고, 원 숫자인 「4」을 부여한 화살표는 V0_bai를 나타내고 있다. 여기서 변수 shift를 「2」로 설정하는 것은, 도 19의 (c)와 마찬가지로, 다운 카운트 구간의 V상 듀티의 좌단부(가변 단부)측과 W상 듀티의 우단부(가변 단부)측이 중복되는 케이스다.

이어서, 도 20 내지 도 22를 참조하여, 스텝 S3의 처리(StartF)에 대해서 설명한다. 이 처리에서는, 이상까지의 처리에서 결정된 패턴과 섹터의 조합, 및 그 조합에 의해 결정된 상 전류의 제1, 제2 검출 타이밍에 의해, 캐리어 주기 내에서 2상의 전류를 검출(A/D 변환)한다. 그리고 검출한 2상의 전류로부터, 3상의 전류를 구한다.

도 20에 나타내는 패턴 (4) 내지 (11)에 대해서는, 도 11에서 나타낸 바와 같이, 어느 1상 이상의 출력 전압이 매우 큰 과변조 상태의 케이스이며, 캐리어 주기 내에서 2상의 출력을 검출하는 것이 곤란하므로, 1상만의 전류를 검출한다. 패턴 (4), (7), (8), (10)이면 다운 카운트 타이밍에서, 패턴 (5), (6), (9), (11)이면 업 카운트 타이밍에서, 각각 W상(S102), U상(S104), V상(S106), U상(S108), V상(S110), W상(S112), V상(S114), W상(S116) 전류를 취득한다. 또한, U상 듀티가 최소폭 이하가 되는 패턴 (10), (11)의 경우, 전류 검출 타이밍은 α×2로 한다.

도 21에 있어서, 섹터 (0)이면, 제1 검출 타이밍(다운 카운트 시), 제2 검출 타이밍(업 카운트 시)에 의해 W, U상 전류를 검출하고, V상 전류는 검출한 2상 전류로부터 연산에 의해 구한다(S118). 또한, 도 21 및 도 22에 있어서, 변수 R_Iu에 저장하는 A/D 변환값(우변)에 부호 -를 부여하고 있는 것은, A/D 변환기의 입력측에서 반전 증폭을 행하고 있기 때문이다. 검출되는 W상 전류의 부호는 마이너스이므로, R_Iw에 저장할 때에 부호 -는 부여하지 않는다. 이하, 설명상, 부호 -의 유무에 대해서는 언급하지 않는다.

섹터 (1)이면, 제1, 제2 검출 타이밍에 의해 U, V상 전류를 검출하고, W상 전류는 연산에 의해 구한다(S120). 섹터 (2)의 경우에는, 패턴 (1)인지 여부를 판단하고(스텝 S122), 패턴 (1)이면("예") 제1, 제2 검출 타이밍에 의해 W, V상 전류를 검출한다(S123). 한편, 패턴 (1)이 아니면("아니오") 제1, 제2 검출 타이밍에 의해 W, U상 전류를 검출하고, V상 전류는 연산에 의해 구한다(S124).

섹터 (3)이면(S125 : "예"), 변수 shift가 「1」인지 여부를 판단하고(S126), 「1」이면("예") 제1, 제2 검출 타이밍에 의해 U, V상 전류를 검출한다(S127). 한편, 「1」이 아니면("아니오") 패턴 (1)인지 여부를 판단하고(S128), 패턴 (1)이면("예") 제1, 제2 검출 타이밍에 의해 V, U상 전류를 검출한다(S129). 한편, 패턴 (1)이 아니면("아니오") 제1, 제2 검출 타이밍에 의해 V, W상 전류를 검출한다(S130).

한편, 스텝 S125에 있어서 섹터 (3)이 아니면("아니오"), 도 22에 도시한 바와 같이, 또한 섹터 (4)인지 여부(S131), 패턴 (1)인지 여부(S132)가 판단된다. 섹터 (4)이고 또한 패턴 (1)인 경우(S132 : "예"), 제1, 제2 검출 타이밍에 의해 W, V상 전류를 검출한다(S133). 또한, 패턴 (1)이 아니면(S132 : "아니오"), 제1, 제2 검출 타이밍에 의해 U, V상 전류를 검출한다(S134).

또한, 스텝 S131에서 섹터 (4)가 아니면("아니오") 섹터 (5)의 케이스이며, 변수 shift가 「2」인지 여부(S135)가 판단된다. 변수 shift가 「2」인 경우("예"), 제1, 제2 검출 타이밍에 의해 W, U상 전류를 검출한다(S136). 또한, 스텝 S135에서 「"아니오"」라고 판단하면, 패턴 (2)인지 여부가 판단되고(S137), 패턴 (2)이면("예"), 제1, 제2 검출 타이밍에 의해 U, W상 전류를 검출한다(S138). 패턴 (2)가 아니면(S137 : "아니오"), 제1, 제2 검출 타이밍에 의해 V, W상 전류를 검출한다(S141).

이상에서 설명한 패턴과 섹터의 조합에 따라, 최종적으로 제1, 제2 전류 검출 타이밍이 어떻게 결정되는지를, 도 23 내지 도 27을 참조하여 설명한다. 도 23은 패턴 (0)의 경우이며, 섹터는 (0 내지 5) 모두를 취할 수 있다. (b)는 실제 2상 변조의 PWM 신호 파형과, 대응하는 패턴과 섹터의 조합을 나타낸다. 섹터에 따라서 검출 대상이 되는 상은 다르지만, 제1, 제2 전류 검출 타이밍은, 모두 고정 타이밍(다운 카운트, 업 카운트 모두 α)이 된다.

도 24는 패턴 (1)의 경우이며, 섹터는 (2), (4)가 된다. 이들의 경우도, 제1, 제2 전류 검출 타이밍은 모두 고정 타이밍이다. 단, 한쪽은 α, 다른 쪽은 (PMW_MAX-α)가 된다.

도 25는 패턴 (2)의 경우이며, 섹터는 (5)만이 되지만, W0_bai가 PWM_MAX×2를 초과하는지 여부, 시프트(2)인지 여부에 따라서 3개의 케이스로 나뉘어진다. W0_bai가 PWM_MAX×2를 초과하는 경우, 제1, 제2 전류 검출 타이밍은 모두 고정이 된다. W0_bai가 PWM_MAX×2를 초과하지 않을 경우, 제1전류 검출 타이밍은 가변이 되고, 게다가 시프트(2)인 경우에는 V상의 듀티 증감 방향을 W상과 동일하게 한다. 그 결과, 검출 대상이 되는 상은 (U, W)→(W, U)로 변경된다.

도 26은 패턴 (3)의 경우이며, 섹터는 (3)만으로 되지만, 또한 V0_bai가 PWM_MAX×2를 초과하는지 여부, 시프트(1)인지 여부에 따라서 3개의 케이스로 나뉘어진다. V0_bai가 PWM_MAX×2를 초과하는 경우, 제1, 제2 전류 검출 타이밍은 모두 고정이 된다. V0_bai가 PWM_MAX×2를 초과하지 않을 경우, 제2 전류 검출 타이밍은 가변이 되고, 게다가 시프트(1)인 경우에는 W상의 듀티 증감 방향을 V상과 동일하게 한다. 그 결과, 검출 대상이 되는 상은, (V, U)→(U, V)로 변경된다. 도 27은 패턴 (4) 내지 (11)의 경우이고, 도 20에 대응하고 있다.

도 28은, 패턴 (2) 또는 (3)의 경우에 있어서의 검출 타이밍의 특징적인 변화의 일례를 나타낸다. (a)에 도시한 바와 같이, V, W상 듀티 펄스가 서로 중복되는 기간이 없는 상태에서 출력되고 있고, 제1, 제2 검출 타이밍에 있어서, 각각 V, W상 전류를 검출하고 있는 상태로부터, W상 듀티가 96％를 초과함으로써 캐리어 주기의 전반에서 V, W상 듀티 펄스가 서로 중복되는 기간이 발생한다. 이 경우, 제1 검출 타이밍에서 검출되는 전류의 상은 U상(-)으로 변경된다.

이 상태로부터, V 또는 W상 듀티가 감소되면, 제1 검출 타이밍이 고정인 상태에서는 V, W상 듀티 펄스가 서로 중복되는 기간에서 벗어나, U상 전류를 검출할 수 없게 될 가능성이 있다. 따라서, 제1 검출 타이밍을 가변으로 하여, V, W상 듀티 펄스의 중복 기간 내에서 계속해서 U상 전류를 검출한다.

도 28의 (b)는, V상 듀티가 96％를 초과함으로써, 캐리어 주기의 후반에서 V, W상 듀티 펄스가 서로 중복되는 기간이 발생한 케이스다. 이 경우, 제2 검출 타이밍에서 검출되는 전류의 상은 U상(-)으로 변경된다. 이 상태에서, V 또는 W상 듀티가 감소되면, 제2 검출 타이밍이 고정된 상태에서는 V, W상 듀티 펄스가 서로 중복되는 기간에서 벗어나, U상 전류를 검출할 수 없게 될 가능성이 있다. 따라서, 제2 검출 타이밍을 가변으로 하여, V, W상 듀티 펄스의 중복 기간 내에서 계속해서 U상 전류를 검출한다.

도 29는, 패턴 (1)의 경우에 있어서의 검출 타이밍의 특징적인 변화의 일례를 나타낸다. (a)에 도시한 바와 같이, U, V상 듀티 펄스가 서로 중복되는 기간이 캐리어 주기의 전반에서만 발생하고 있으며, 제1, 제2 검출 타이밍에서 각각 W(-), U상 전류를 검출하고 있다. 이 상태로부터, V상 듀티가 96％를 초과함으로써 캐리어 주기의 후반에서도 중복되는 기간이 발생한다. 이 경우, 제2 검출 타이밍에서 검출되는 전류도 W상(-)이 되어 버린다. 따라서, 제2 검출 타이밍을 변경하여, V상 듀티 펄스만이 발생하고 있는 기간에서 V상 전류를 검출한다. 이 상태를 유지하기 위해서는, 제2 검출 타이밍을 변경한 타이밍에서 고정한다(단, V상 듀티의 변화에 따라서는 가변으로 해도 된다).

도 29의 (b)는, W상 듀티가 96％를 초과함으로써, 캐리어 주기의 전반에서 U, W상 듀티 펄스가 서로 중복되는 기간이 발생한 케이스다. 이 경우, 제1 검출 타이밍을 변경하여, W상 듀티 펄스만이 발생하고 있는 기간에서 W상 전류를 검출한다. 이 상태를 유지하기 위해서는, 제1 검출 타이밍을 변경한 타이밍에서 고정한다(단, W상 듀티의 변화에 따라서는 가변으로 해도 된다).

도 30은, 변조율이 거의 1.0인 경우에, (a) 본 실시 형태의 방식으로 검출되는 모터 전류의 파형과, (b) 특허 문헌 1의 방식으로 검출되는 모터 전류의 파형을 나타내고 있다. 이 도면으로부터 명백해진 바와 같이, 본 실시 형태 쪽이 전류 검출률이 향상되는 결과, 전류 파형은 보다 변형이 적어 정현파에 가까운 것이 되고 있다.

이상과 같이 제4 검출 방식에 의하면, 전류 검출부(27)는 인버터 회로(23)의 직류측에 접속되는 션트 저항(24)이 전류값에 대응해서 발생한 신호와 PWM 신호 패턴에 기초하여 모터(4)의 상 전류 Iu, Iv, Iw를 검출하고, 벡터 제어부(30)는 상 전류에 기초하여 로터 위치 θ를 결정하고, PWM 신호 생성부(32)와 함께, 로터 위치 θ에 추종하도록 3상 중 어느 2상의 PWM 신호 패턴을 생성한다. 이때, PWM 신호 생성부(32)는, 3상 PWM 신호 패턴의 U상은, 캐리어 주기의 보텀을 기준으로 해서 지연측, 선행측의 쌍방향으로 듀티를 증감시키고, V상은 상기 보텀을 기준으로 해서 지연측, 선행측의 일방향으로, W상은 상기 방향과는 반대 방향으로 듀티를 증감시킨다.

그리고 전류 검출 타이밍 조정부(34)는, 캐리어 주기 내에 있어서, 2상 변조에 있어서의 한쪽의 상에 대해서는 고정된 타이밍에서 전류를 검출하고, 다른 쪽의 상에 대해서는, 고정된 타이밍에서 전류를 검출하거나, 또는 상기 인버터 회로(23)에 대한 출력 전압의 크기에 따른 가변의 타이밍에서 전류를 검출 가능해지도록 검출 타이밍을 조정한다. 따라서, 출력 전압이 높고, 과변조 상태가 되는 영역에 있어서도 전류 검출률을 향상시킬 수 있어, 스위칭 손실을 억제하면서 제어 정밀도의 향상을 도모할 수 있다.

또한, 전류 검출 타이밍 조정부(34)는, 상기 다른 쪽의 상에 관한 전류 검출을, 미리 정한 고정 타이밍으로 할 것인지, 고정 타이밍에서 변화시킨 타이밍으로 할 것인지를, 2상의 PWM 신호 패턴에 따라서 결정한다. 구체적으로는, 전류 검출부(27)가 전류 검출 가능한 최소 듀티를 최소폭이라 하고, 그 최소폭에 기초하여 최대폭, 중간폭을 정하고, 2상 PWM 신호의 출력 패턴을, 상기 각 폭 중 어느 하나에 해당하는 3상 듀티의 조합으로 패턴 (0 내지 11)로 나누고, 3상 듀티의 대소 관계에 의해 섹터 (0 내지 5)로 나눈다. 그리고 패턴 (0 내지 11)과 섹터 (0 내지 5)의 조합에 따라, 상기 다른 쪽의 상에 관한 전류 검출을, 미리 정한 고정 타이밍으로 할 것인지, 변화시킨 타이밍으로 할 것인지를 결정한다.

이에 의해, 2상 변조에 있어서의 PWM 신호의 각 조합에 따라, 전류 검출 타이밍의 다른 쪽을 가변으로 할 것인지 여부를 적절하게 판정할 수 있다. 또한, 출력 전압이 매우 높은 과변조 상태에 있어서, 실질적으로 1상의 전류밖에 검출할 수 없는 상태에 대해서도 확실하게 확인하여, 전류 검출을 행하고, 최대한 모터 제어에 이용할 수 있다.

전류 검출 타이밍 조정부(34)는, 다른 쪽의 상에 관한 전류 검출을 미리 정한 고정 타이밍으로 하고 있으며, 캐리어 주기 내에 듀티 펄스가 출력되고 있는 2상이 V, W상이며, 양쪽의 고정 타이밍에서 검출되는 2상의 전류가 V, W상인 상태에서, 이들 2상의 듀티 펄스의 출력 타이밍에 거듭하는 기간이 발생하면, 검출 대상으로 하는 상의 한쪽을 U상으로 변경한다. 따라서, 확실하게 2상의 전류를 검출할 수 있다.

또한, 전류 검출 타이밍 조정부(34)는, 검출 대상으로 하는 상의 한쪽을 U상으로 변경한 후에, V 또는 W상의 듀티 펄스가 서로 겹치는 기간이 변동하면, U상의 검출이 가능해지는 범위에서, 전류 검출 타이밍을 변경한다. 이에 의해, 변경한 검출 대상상을 유지하도록 하여, 다시 변경을 거듭하는 것을 최대한 방지할 수 있다.

또한, 전류 검출 타이밍 조정부(34)는, 캐리어 주기 내에 듀티 펄스가 출력되고 있는 2상이, U상과 V 또는 W상이며, 양쪽의 고정 타이밍에서 검출되는 2상의 전류가 U상과 W 또는 V상인 상태에서, U상의 전류를 검출할 수 없는 상태가 되면, 다른 쪽의 상에 관한 전류 검출을 가변 타이밍으로 하여, 검출 대상으로 하는 상의 한쪽을 U상으로부터 V 또는 W상으로 변경한다. 따라서, 이 경우도 확실하게 2상의 전류를 검출할 수 있다. 그리고 전류 검출 타이밍 조정부(34)는, 상기 다른 쪽의 상에 관한 전류 검출 타이밍을 일단 변경한 후에, 그 변경 후의 타이밍을 고정해서 V 또는 W상의 전류를 검출한다. 이 경우도, 변경 후의 검출 대상 상을 유지해서 다시 변경을 거듭하는 것을 최대한 방지할 수 있다.

또한, 전류 검출 타이밍 조정부(34)는, 캐리어 주기 내에 듀티 펄스가 출력되고 있는 2상이 V 및 W상이며, 이들의 한쪽 듀티가 감소함으로써 2상의 전류를 검출할 수 없게 되면, 듀티가 작은 쪽의 상의 듀티 증감 방향을, 다른 상과 같은 방향으로 변경한다. 이에 의해, 2상의 듀티 펄스가 서로 겹치는 기간이 발생하게 되어, 2상의 전류가 검출 가능하게 된다.

또한, 압축기(2)와, 실외측 열 교환기(9)와, 감압 장치(8)와, 실내측 열 교환기(7)를 구비하는 히트 펌프 시스템(1)을 구비하는 공기 조화기(E)에 대해서, 압축기(2)를 구성하는 모터(4)를 제어 대상으로 하므로, 히트 펌프 시스템(1) 및 공기 조화기(E)의 운전 효율을 향상시킬 수 있다.

<제3 검출 방식(첫 번째)>

제4 검출 방식에서는, 예를 들어 도 26에 도시한 바와 같이, 패턴 (3)이고 또한 섹터 (3)의 조합으로 변수 shift가 「1」이 되면, W상의 듀티 증감 방향을 V상과 동일한 방향으로 변경하였다. 제3 검출 방식(첫 번째)에서는, 동일한 케이스에 대해서 다른 대응을 행한다.

즉, 도 31의 (a)에 도시한 바와 같이, U상의 듀티 펄스도 출력시킨다. 그리고 상기 듀티 펄스만큼 V, W상의 듀티 펄스를 증가시켜서, 일시적으로 3상 변조 상태로 한다. 이 경우, U, V, W 간의 상간 전압에 변화는 없으므로, 출력 전압 자체는 변화되지 않는다. 또한 이때, 제1전류 검출 타이밍에 대해서도 가변으로 한다. 이에 의해, 제2 검출 타이밍의 검출 대상이 되는 상을 변경시키지 않고 전류 검출률이 향상된다.

또한, 도 31의 (b)는 제4 검출 방식의 설명에서는 도 25에 나타낸, 패턴 (2)이고 또한 섹터 (5)의 조합으로 변수 shift가 「2」가 되는 케이스에 대응한다. 이 경우도 마찬가지로, U상의 듀티 펄스도 출력시켜, 상기 듀티 펄스의 분만큼 V, W상의 듀티 펄스를 증가시켜서 일시적으로 3상 변조 상태로 한다. 이들의 처리 패턴을 포함하는 일람을, 도 32 및 도 33(도 25 및 도 26에 상당하는 도면)에 나타내고 있다.

도 34 내지 도 36은, 도 16 및 도 17에 상당하는 StartD의 흐름도이다. 단, 도 34는, 도 16에 있어서의 스텝 S71 내지 S79만을 나타내고 있고, 스텝 S79에서 「"예"」라고 판단하면, 도 36에 나타내는 처리로 이행한다. 도 35에서는, 패턴 (2)이고 또한 섹터 (5)인 경우에(S86 : "예") 변수 shift가 「0」인지 여부를 판단하고(S151), 변수 shift가 「0」이면("예") 스텝 S87을 실행한다. 한편, 변수 shift가 「0」이 아니면("아니오"), 제1, 제2 검출 타이밍을, U상 듀티 펄스에 α를 더한 것으로 설정한다(S152).

도 36에서는, 패턴 (3)이고 또한 섹터 (3)인 경우에(S80 : "예") 변수 shift가 「0」인지 여부를 판단하고(S153), 변수 shift가 「0」이면("예") 스텝 S81을 실행한다. 한편, 변수 shift가 「0」이 아니면("아니오"), S152와 마찬가지의 처리가 된다(S154). 또한, 패턴 (3)이고 또한 섹터 (5)인 경우도(S82 : "예") 변수 shift가 「0」인지 여부를 판단하고(S157), 변수 shift가 「0」이면("예") 스텝 S83을 실행한다. 한편, 변수 shift가 「0」이 아니면("아니오"), S152와 마찬가지의 처리가 된다(S156). 또한, 도 37은 도 22에 상당하는 도면이며, StartF의 처리의 일부다.

이상과 같이 제3 검출 방식(첫 번째)에서는, 전류 검출 타이밍 조정부(34)는, 다른 쪽의 상에 관한 전류 검출을 가변 타이밍으로 하고 있으며, 캐리어 주기 내에 듀티 펄스가 출력되고 있는 2상이 V 및 W상이며, 이들 2상 중 한쪽의 듀티가 감소함으로써 2상의 전류를 검출할 수 없는 상태가 되면, U상의 듀티 펄스를 소정값만큼 발생시킴과 함께, V 및 W상의 듀티 펄스를 상기 소정값만큼 증가시킨다. 그리고 한쪽의 상에 관한 전류 검출도 가변 타이밍으로 한다. 이에 의해, 전류 검출률을 향상시킬 수 있다.

<제3 검출 방식(두 번째)>

이어서, 제3 검출 방식(두 번째)에 대해서 도 38 내지 도 49를 참조하여 설명한다. 제1, 제2 실시 형태에서는, 도 38에 파선으로 나타낸 바와 같이, 모터(4)의 회전수에 관계없이 상 전류가 1상분밖에 검출할 수 없는 구간이 발생한다. 따라서, 도 39에 도시한 바와 같이, U, V, W상의 PWM 펄스에 대하여, 2상의 전류가 검출 가능하게 되는 최소폭의 펄스를 가함으로써, 제2 실시 형태와 마찬가지로 2상 변조를 일시적으로 3상 변조화한다.

도 39에 나타내는 예에서는, (a) 2상 변조의 상태에서는 V상의 듀티가 작기 때문에, 2회 모두 U상 전류를 검출하게 된다. (b) 이에 반해, 소정 듀티값의 W상 펄스를 추가함과 함께, 상기 듀티값을 U, V상 펄스에도 추가함으로써 3상 변조화하면, W, V상 전류(모두 마이너스)가 검출 가능하게 된다. 이 경우, U, V, W의 2상 간의 전압(상간 전압)에 변화는 없으므로 모터(4)에 대한 출력 전압 자체는 변화되지 않고, 전류 검출률을 향상시킬 수 있다.

도 40은, 도 10에 도시하는 StartA의 흐름도를 실행한 후에 이어서 실행되는 처리(StartA＋)이다. 이 처리에서는, 2상 변조의 PWM 신호에 있어서의 각 상 듀티 펄스의 대소 관계에 따라, 변수 Ptn_3phs_ch로 나타내는 패턴 (0) 내지 (5)로 분별한다. 여기에서의 패턴 구분은, 이하의 조건에 기초하고 있다.

전류 검출부(27)가 전류 검출 가능하게 되는 최소 듀티를 최소폭이라 하고, 최대 듀티 100%에서 상기 최소폭을 감한 것을 최대폭이라 하고 있다. 예를 들어, 전류 검출 가능한 최소 시간이 10μs이며, 캐리어 주파수가 4kHz이면, 최소폭은 4%, 최대폭은 96%가 된다. 2상 PWM 신호의 출력 패턴을, U, V, W상의 듀티 이하의 조합으로 패턴 구분한다. U0bai_2, V0bai_2, W0bai_2는, 스텝 S11에서 연산되는 2상 변조 시의 U, V, W상의 듀티값의 2배다.

(1) W0bai_2가 최대폭 미만 또는 V0bai_2가 최대폭 미만이고, 또한 U0bai_2/2 또는 V0bai_2 또는 W0bai_2가 최소폭 미만이고 또한 0 이상

(2) W0bai_2가 최대폭 이상 또는 V0bai_2가 최대폭 이상이고, 또한 U0bai_2의 1/2가 최소폭 이상이고, 또한 V0bai_2가 최소폭 미만이고 또한 0 이상

(3) W0bai_2가 최대폭 이상 또는 V0bai_2가 최대폭 이상이고, 또한 U0bai_2의 1/2가 최소폭 이상이고, 또한 W0bai_2가 최소폭 미만이고 또한 0 이상

(4) W0bai_2가 최대폭 이상 또는 V0bai_2가 최대폭 이상이고, 또한 U0bai_2의 1/2가 최소폭 미만이고 또한 0 이상이고, 또한 V0bai_2가 W0bai_2보다 크다

(5) W0bai_2가 최대폭 이상 또는 V0bai_2가 최대폭 이상이고, 또한 U0bai_2의 1/2가 최소폭 미만 또한 0 이상이고, 또한 V0bai_2가 W0bai_2보다 작다

(0) 상기 이외의 경우

상기 조건에 따라, 패턴 (0) 내지 (5) ; 변수 Ptn_3phs_ch를 분별하고 있다.

도 41은, 도 16 및 도 17에 나타내는 StartD의 흐름도에 있어서, 스텝 S88의 실행 후에 이행하는 처리(StartD＋)이며, 변수 Ptn_3phs_ch에 따라, 업 카운트 및 다운 카운트 시의 AD 타이밍을 결정하고 있다. Ptn_3phs_ch가 (2) 내지 (5)인 경우에, 업 카운트, 다운 카운트 시에서 전류 검출 타이밍을 α×3으로 하고 있는 것은 (S172, S174), 1상분의 PWM 펄스가 온(ON)하고 있는 타이밍에서 전류 검출하기 위해서이며, 배율은 다른 값, 예를 들어 2배라도 된다. 패턴 (0), (1)의 경우에는, 2회 모두 고정 타이밍 α가 된다(S175).

도 42는, 도 20 내지 도 22에 나타내는 StartF의 흐름도에 있어서, 스텝 S141의 실행 후에 이행하는 처리(StartF＋)이며, Ptn_3phs_ch에 따라서 전류를 검출하는 2상을 결정한다.

도 43은, 스텝 S11에 상당하는 PWM 출력의 흐름도이다. 이 처리에서는 2상 변조용의 듀티 U02, V02, W02를 결정하기 위해서, Ptn_3phs_ch=0인 경우에는 3상 변조에서 계산된 각 듀티값 U0, V0, W0에서 U, V, W상의 최소 듀티값 Min_Duty를 감산한다(S192). 한편, Ptn_3phs_ch≠0인 경우에는 보정 듀티값이 되는 DutyChang=Min_Duty-α로 함으로써 3상 변조화한다(S195).

도 44에, 2상 변조 시의 PWM 출력을 3상 변조화한 PWM 펄스 파형을 나타낸다. 본 예에서는, 2상 변조에서는 펄스 출력이 없었던 U상을, 펄스폭 α×2로 출력함과 함께, V, W상 펄스에도 펄스폭 α×2를 추가함으로써 3상 변조화하고 있다.

도 45는, 스텝 S10에 상당하는 D_Pwm_set_1()의 U상 듀티값을 결정하는 부분의 흐름도이다. 제3 실시 형태에서는, 2상 변조 시의 PWM 출력을 3상 변조화하지만, 도 46에 도시한 바와 같이, 예를 들어 Ptn_3phs_ch=4인 경우, 전류 검출 시간을 충분히 확보할 수 없는 경우가 있다. 본 예에서는, V상 펄스의 듀티가 100%에 근접하는 큰 값으로 되어 있는 것으로 (a) 2상 변조 시는 2회 모두 V상 전류를 검출하지만, (b) W상 펄스를 추가해서 3상 변조화하고, (c) 다시 U상 펄스를 도면 중 좌측 방향으로 시프트시켜서(캐리어 주기의 중심을 기점으로 해서 진행 방향으로 펄스를 연장시키도록 출력) 전류 검출 시간을 증가시키고, 한쪽 타이밍에서 W상 전류(마이너스)를 검출 가능하게 하고 있다.

또한, Ptn_3phs_ch=5인 경우에는, W상 펄스의 듀티가 100%에 근접함으로써 마찬가지의 문제가 발생하지만, 3상 변조화함과 함께, U상 펄스를 도면 중 우측 방향으로 시프트시킴으로써 대응한다.

도 45에 있어서, D_Pwm_set_1()에서는, Ptn_3phs_ch=2or5인 경우에는 듀티값을 U0bai로 하고(S202), Ptn_3phs_ch=3or4인 경우에는 듀티값을 0으로 한다(S204). Ptn_3phs_ch=0or1인 경우에는, 듀티값을 U0bai/2로 한다(S205).

도 47은, 스텝 S9에 상당하는 D_Pwm_set_2()의 U상 듀티값을 결정하는 부분의 흐름도이다. D_Pwm_set_2()에서는, Ptn_3phs_ch=2or5인 경우에는 듀티값을 0으로 하고(S212), Ptn_3phs_ch=3or4인 경우에는 듀티값을 U0bai로 한다(S214). Ptn_3phs_ch=0or1인 경우에는, 듀티값을 U0bai/2로 한다(S215).

이들의 처리 패턴을 포함하는 일람을 도 48에 나타내었다. 또한, 도 49는 제3 검출 방식(두 번째)으로 검출되는 모터 전류의 파형을 나타내고 있다. 이 도면으로부터 명백해진 바와 같이, 3상 변조화에 의해 전류 검출률이 향상되는 결과, 전류 파형은 보다 변형이 적어져 정현파에 가까운 것으로 되어 있다.

이상과 같이 제3 검출 방식(두 번째)에 의하면, 2상 변조에 있어서의 2상의 펄스 중, 한쪽의 듀티가 감소됨으로써 2상의 전류를 검출할 수 없는 상태가 되면, 나머지 1상의 듀티 펄스를 소정값만큼 추가 발생시켜서 3상 변조화함과 함께, 상기 2상의 듀티 펄스를 상기 소정값만큼 증가시킨다. 또한, 2상의 펄스 중, 한쪽 듀티가 최대에 근접함으로써 2상의 전류를 검출할 수 없는 상태가 되면, 마찬가지로 3상 변조화시켜서 최대가 되는 상의 듀티를 증가시켜, PWM 펄스의 크기에 따라서 U상의 PWM 펄스의 발생 기점을 시프트시킨다. 이에 의해, 전류 검출률을 향상시킬 수 있다.

이상까지가, 제3, 제4 검출 방식의 설명이다.

이어서, 제1, 제2 검출 방식에 대해서 설명한다.

<제1 검출 방식(종래 2상 변조 처리)>

우선, 제1 검출 방식에 대해서 도 50 및 도 51을 참조하여 설명한다. 도 50은, 2상 변조를 행하는 경우에, 캐리어 주기마다 실행되는 인터럽트 처리를 나타내는 흐름도이다. 우선, 전류 검출부(27)에 있어서 A/D 변환된 데이터를 추출하면(S311), 그 데이터에 기초하여 3상 전류를 검출한다(S312). 여기서, 전류 검출부(27)에 있어서의 션트 저항(24)의 단자 전압의 A/D 변환 처리는, 도 50에 나타내는 처리와는 별개로 1 캐리어 주기 내에서 2회 실행되고 있으며(실행 타이밍에 대해서는 후술함), A/D 변환된 데이터는, 예를 들어 레지스터 등에 저장되어 있다. 따라서, 스텝 S211의 처리는 상기 레지스터에 저장되어 있는 데이터를 판독하게 된다.

이어서, 3상 전류로부터 벡터 제어 연산에 의해 모터(4)의 로터 위치(θ)를 추정하고(S313), 주파수 제어(속도 제어, S314) 및 전류 제어(PI 제어 등)를 실행한다(S315). 그리고 금회의 연산 처리에서 결정된 2상 PWM 듀티를 다음번 주기에서 출력하기 위해 레지스터나 메모리 등에 저장하면(S316)(여기에서 얻어진 2상 PWM 듀티는, 다음 캐리어 주기에 있어서의 인터럽트 처리의 스텝 S317에서 출력 레지스터에 세트됨), 그 후, 전회의 캐리어 주기에서 결정된 2상 PWM 듀티를, 출력용 레지스터에 세트한다(S317).

도 51의 (a)는, 2상 변조의 경우에 PWM 듀티 펄스가 출력되는 위상과, 전류 검출부(27)가 션트 저항(24)의 단자 전압을 A/D 변환하는 타이밍을 나타내고 있다. 본 예에서는, U, V상의 듀티 펄스가 삼각파의 보텀이 중심 위상이 되도록 출력되고 있다. 1회째의 A/D 변환은 상기 보텀의 타이밍에서 실행된다. 이때 검출되는 전류는 W상의 마이너스 전류가 된다. 그리고 2회째의 A/D 변환은, 보텀을 기점으로 해서 시간 D2의 경과 후에, 또한 스위칭 딜레이를 고려한 미소 시간 α가 경과한 시점에서 실행된다. 이때 검출되는 전류는 U상의 플러스 전류가 된다. 그리고 V상 전류는, 상기 2회의 A/D 변환 결과에 기초하는 연산에 의해 구해진다.

또한, 도 51의 (b)는 벡터 제어의 과정에서 얻어지는 직교 전압 Vα, Vβ에 기초하여 2상 PWM 듀티를 산출하기 위한 테이블이다. 도 51의 (b)의 좌측 방향측, 및 도 8의 (c)에 도시한 바와 같이, 전압 Vα, Vβ의 대소 관계에 따라서 섹터 0 내지 5가 결정되고, 각 섹터마다, 펄스폭값 D1, D2가 전압 Vα, Vβ과 보정값 H에 기초하여 결정된다. 또한, 보정값 H는 직류 전원부(21)의 전압인 DC 전압에 따라서 듀티 펄스폭을 보정하는 항이며, 다음 식으로 표현된다.

H=√3×(PWM 레지스터 최댓값)×32768/(DC 전압) … (2)

또한,「PWM 레지스터 최댓값」은, 예를 들어 레지스터가 16비트이면 65535이다.

도 51의 (b)의 우측에 나타내는 PWMa, PWMb, PWMc는, 도 1에서는 벡터 연산부(30)가 출력하는 3상 전압 Vu, Vv, Vw에 대응하는 것으로, 각 섹터에 따라서 펄스폭값 D1, D2의 합이 되거나 또는 펄스폭 값 D2만, 또는 「0」이 된다.

<제2 검출 방식(새로운 3상 변조 처리)>

이후는, 3상 변조 처리에 대해서 도 52 및 도 53을 참조하여 설명한다. 도 52는, 3상 변조를 행하는 경우에, 캐리어 주기의 반주기마다 실행되는 인터럽트 처리를 나타내는 흐름도이다. 스텝 S321 내지 S325에 대해서는, 도 50에 나타내는 스텝 S311 내지 S315와 마찬가지로 실행되지만, 계속되는 스텝 S326에서는 3상의 PWM 듀티가 출력된다. 계속되는 스텝 S327 내지 S329의 처리는, DUTY 생성부(31)에 있어서 행하여진다. PWM 신호 생성부(32)에서 부여되는 캐리어 카운터의 값을 참조하여, 업 카운트 중인지, 다운 카운트 중인지를 판단한다(S327). 업 카운트 중이면 D_Pwm_set2()를 세트하고(S328), 다운 카운트 중이면 D_Pwm_set1()를 세트한다(S329). 이들에 대해서는 도 8 및 도 9를 참조하여 설명한다.

도 8에 있어서, 3상 변조의 경우에는, 삼각파의 피크와 보텀에 있어서 PWM 인터럽트가 발생한다. 도면 중에 원 숫자로 나타내는 처리 (1) 내지 (4)에 대해서는, 처리 (1) 및 (3)은 스텝 S321 내지 S327에 대응하고, 처리 (2), (4)는 각각 스텝 S328, S329에 대응하고 있다. 이 경우, 팬 모터의 제어 (5)는 처리 (4)를 실행한 후에 행하여진다.

도 9에 있어서, 3상 변조에 있어서의 2회의 A/D 변환 타이밍은, 삼각파가 보텀에 달하기 직전과 직후로 한다. 전자의 타이밍에서는 W상 전류가 얻어지고, 후자의 타이밍에서는 V상 전류가 얻어지게 된다. 또한, 전자에 대해서는, 가령 보텀에 일치하는 타이밍에서 A/D 변환해도, 각 제어의 타이밍이나 신호의 지연 등에 의해 W상 전류를 얻는 것은 가능하다.

도 53은, 도 51의 (b)에 상당하는 도면인데, 조건 1 내지 3, 섹터, D1, D2에 대해서는 2상 변조의 경우와 완전히 마찬가지이며, PWMa, PWMb, PWMc의 결정 부분만이 상이하다. 이들의 결정에는, 펄스폭 값 D1, D2뿐만 아니라, 보정값 H의 설명에서 기술한 PWM 레지스터의 최댓값 PD도 요소로 되어 있다.

이어서, 제1 내지 제4 검출 방식을 전환하는 제어의 상세에 대해서, 도 54 내지 도 70을 참조하여 설명한다. 도 54는, 검출 방식 선택부(36)에 의해 실행되는 제어 내용을 중심으로 나타내는 흐름도이다. 우선, 전류 검출률을 계산하는데(S331), 그 계산 처리는 도 55에 나타내고 있다. 제1 검출 방식(종래 2상 변조)의 PWM 신호 패턴에 대해서 출력 듀티를 계산하면(S334), 구한 듀티에 의해 2상의 전류 검출이 가능한지 여부를 판단한다(S335).

도 56은, 벡터도에 전류 검출 불가 주기를 해칭에 의해 나타내고 있다. 상술한 PWM 출력 듀티의 벡터가 망점을 넣은 범위 내에 있으면(예를 들어 1상의 듀티가 100% 부근이고, 다른 1상의 듀티가 0% 부근에 있는 경우) 전류 검출 불가라고 판단하고(S335 : "예"), 전류 검출을 할 수 없는 캐리어 주기(전류 검출 불가 주기)로서 카운트한다(S336). 이어서, 전기각 1 주기가 경과했는지 여부를, 현재의 추정 각도 θEst를 사용해서 판단하고(S337), 1 주기가 경과하면("예"), 그 1 주기에서의 전류 검출률을 계산한다(S338).

전류 검출률은, 다음 식에 의해 구해진다.

(전류 검출률)={(1 전기각 주기 상당히 카운터값)-(검출 불가 카운터값)} /(1 전기각 주기 상당 카운터값) … (3)

예를 들어, 전기각 주파수가 20Hz, PWM 캐리어 주파수가 4kHz이면, 1 전기각 주기에 상당하는 카운터값은 「200」이 된다. 그 전기각 주기 내에 있어서 전류 검출 불가 주기가 20회 있으면,

(전류 검출률)=(200-20)/200=0.9=90(%)

가 된다. 그 후, 검출 불가 카운트를 클리어해서(S339) 계산 처리를 종료한다. 스텝 S337에 있어서 전기각 1 주기 경과하지 않았으면("아니오"), 그 시점에서 처리를 종료한다.

다시, 도 54를 참조한다. 계속되는 스텝 S332, S333에서는, 모터(4)의 현재 회전수와 회전수 임계값, 또는 모터 출력 전압과 출력 전압 임계값을 비교하여, 현재 구동 중인 모터 4 회전수 영역(고속/중속/저속)을 판정한다. 모터(4)의 출력 전압 Vm은, 벡터 연산부(30)에 있어서 연산되는 α축 출력 전압 Vα와 β축 출력 전압 Vβ에 의해 이하와 같이 산출된다.

Vm=√(Vα2＋Vβ2) … (4)

저속 영역은, 예를 들어 최소 회전수 근방의 회전수 영역이며, 고속 영역은, 예를 들어 과변조 제어가 유효해지는 회전수 영역이다. 그리고 중속 영역은, 고속 영역과 저속 영역 사이에 있는 속도 영역이다.

도 57은, 저속 영역에서의 검출 방식을 선택하는 처리의 흐름도이다. 우선, 제1 검출 방식의 전류 검출률과 임계값 X3을 비교하고(S340), 전류 검출률이 높으면(임계값보다 큼) 제1 검출 방식을 선택하고(S344), 전류 검출률이 낮으면(임계값 이하) 제1 검출 방식의 전류 검출률과 임계값 X4를 비교한다(S341). 전류 검출률이 높으면(임계값보다 큼) 제3 검출 방식(2상＋3상 변조)을 선택하고(S343), 전류 검출률이 낮으면(임계값 이하) 제2 검출 방식(새로운 3상 변조)을 선택한다(S342).

저속 영역에서는, 제1 검출 방식의 전류 검출률이 저하되는 경향이 있지만, 소비 전력을 저감하기 위해서는, 제1 검출 방식을 채용하는 것이 바람직하다. 따라서, 제1 검출 방식의 전류 검출률이 임계값 X3 이하가 되면 제3 검출 방식을 선택해서 전류 검출률의 향상을 도모한다. 또한, 제3 검출 방식의 전류 검출률이 임계값 X4 이하가 되면 제2 검출 방식을 선택하여, 다시 전류 검출률의 향상을 도모한다.

도 58은, 중속 영역에서의 검출 방식을 선택하는 처리의 흐름도이다. 우선, 속도 변동 검출부(37)에 있어서, 모터(4)의 기계각-회전 간의 현재 추정 속도 ωEst의 최댓값과 최솟값을 검출하고, 그 차를 구해 속도 변동 폭으로 한다(S345). 이어서, 모터(4)의 속도 지령이 변화하였는지를, 상위의 제어 장치에서 입력되는 목표 속도 ωRef를 사용해서 판정한다(S346). 속도 지령이 일정하면 스텝 S347로 이행하고, 속도 지령이 변화하였으면 스텝 S349로 이행한다.

스텝 S347에서는, 상술한 속도 변동폭과 변동폭 임계값을 비교한다. 속도 변동폭이 작으면(임계값 이하) 직사각형파 구동으로 전환하고(S348), 속도 변동폭이 크면(임계값보다 큼) 스텝 S349로 이행한다. 스텝 S349에서는, 제1 검출 방식의 전류 검출률과 임계값 X2를 비교하고, 전류 검출률이 높으면(임계값보다 큼) 제1 검출 방식을 선택한다(S351). 한편, 전류 검출률이 낮으면(임계값 이하) 제4 검출 방식(새로운 2상 변조)을 선택한다(S350).

중속 영역에서는, 저속 영역과 비교해서 변조율이 높고 전류 검출률도 높기 때문에, 소비 전력의 저감을 중시해서 제1 검출 방식을 채용하지만, 모터 부하가 작아진 경우 등 전류 검출률이 임계값 X2 이하가 되면 제4 검출 방식을 선택해서 전류 검출률의 향상을 도모한다. 또한, 속도 지령이 일정하고, 또한 속도 변동폭이 임계값 이하이면 직사각형파 구동으로 전환하여, 소비 전력의 저감을 더 도모한다.

도 59는 고속 영역의 검출 방식을 선택하는 처리의 흐름도이다. 스텝 S353에서 제1 검출 방식의 전류 검출률과 임계값 X1을 비교하고, 전류 검출률이 높으면(임계값보다 큼) 제1 검출 방식을 선택하고(S355), 전류 검출률이 낮으면(임계값 이하) 제3 검출 방식을 선택한다(S354). 과변조 제어가 유효해지는 고속 영역에서는, 제1 검출 방식의 전류 검출률이 저하되어서 제어성이 악화된다. 따라서, 제1 검출 방식의 전류 검출률이 임계값 X1 이하가 되면 제3 검출 방식을 선택하여, 전류 검출률의 향상을 도모한다.

여기서, 도 60 내지 도 63에는, 스텝 S348에서 선택되는 직사각형파 구동 방식에 있어서의 PWM 신호 파형과 출력 전압 파형을 나타내는 것으로, 도 60 및 도 61은 120° 통전 방식의 경우, 도 62 및 도 63은 150° 통전 방식의 경우를 나타낸다. 도 60 및 도 62에 있어서, 각 상 상측의 파형이 상측 아암의 온 구간을 나타내고, 하측의 파형이 하측 아암의 온 구간을 나타내고 있다. 각 상의 무통전 구간에 있어서 모터(4)의 유기 전압이 나타나므로, 거기에서 유기 전압의 제로 크로스점을 검출함으로써 로터 위치를 검출할 수 있다. 이렇게 직사각형파 구동 방식을 선택함으로써, 스위칭 손실을 더욱 저감한다.

도 64는, 에어컨의 운전 중에 있어서의 변조 방식의 전환 처리를 개략적으로 나타내는 흐름도이다. 스텝 S361에 있어서, 현재 실행 중인 검출 방식이 제1 검출 방식이면 스텝 S362로 이행하고, PWM 인터럽트를 발생시키는 주기를 캐리어 주기와 같은 1 주기마다로 한다. 그리고 제1 검출 방식에 의해 전류 데이터를 취득해서 벡터 제어 처리를 행하고, 2상 PWM 신호 패턴을 생성 출력한다(S363).

또한, 현재 실행 중인 검출 방식이 제2 내지 제4 검출 방식이면 스텝 S361에서 S364로 이행하고, PWM 인터럽트를 발생시키는 주기를 캐리어 주기의 반주기마다로 한다. 그리고 제2 내지 제4 검출 방식에 의해 전류 데이터를 취득해서 벡터 제어 처리를 행하고, 3상 PWM 신호 패턴을 생성 출력한다(S365).

또한, 현재 실행 중인 검출 방식이 직사각형파 구동 제어이면, 스텝 S361에서 S366로 이행하고, PWM 인터럽트를 발생시키는 주기를 캐리어 주기와 같은 1 주기마다로 한다. 그리고 직사각형파 구동에 따른 위치 검출 방식에 의해 직사각형파 구동 제어 처리를 행하고, 2상 PWM 신호 패턴을 생성 출력한다(S367). 또한, 직사각형파 구동의 경우에는, 위치 검출을 위해서 2상의 전류를 검출할 필요는 없지만, 과전류 보호를 위해서 1상의 전류만 검출한다.

이상과 같이 본 실시 형태에 따르면, 전류 검출부(27)는 인버터 회로(23)의 직류측에 접속되는 션트 저항(24)이 전류값에 대응해서 발생한 신호와 PWM 신호 패턴에 기초하여 모터(4)의 상 전류 Iu, Iv, Iw를 검출하고, 벡터 연산부(30)는 상 전류에 기초하여 로터 위치 θ를 결정하고, PWM 신호 생성부(32)와 함께, 로터 위치 θ에 추종하도록 2상 또는 3상의 PWM 신호 패턴을 생성한다. 이때, PWM 신호 생성부(32)는, 3상의 PWM 신호 패턴에 대해서는, 어느 1상은 캐리어 주기의 보텀을 기준으로 해서 지연측, 선행측의 쌍방향으로 듀티를 증감시키고, 다른 1상은, 상기 보텀을 기준으로 해서 지연측, 선행측의 일방향으로, 나머지 1상은 상기 방향과는 반대 방향으로 듀티를 증감시킨다.

또한, PWM 신호 생성부(32)는 전류 검출부(27)가 PWM 신호의 반송파 주기 내에서 고정 또는 가변의 2점의 타이밍에서 2상의 전류를 검출 가능해지도록 3상의 PWM 신호 패턴을 생성하고, 또는 3상 모두를 반송파의 중심으로부터 대칭 출력하고, 가변 타이밍에서 전류를 검출하는 2상의 PWM 신호 패턴을 생성한다. 그리고 검출 방식 선택부(35)는, DUTY 생성부(31) 및 PWM 신호 생성부(32)에, 모터(4)가 고속 영역에 있는 경우에는, 전류 검출률에 따라서 제1, 제3 검출 방식을 선택하고, 모터(4)가 저속 영역에 있는 경우에는 제1 내지 제3 검출 방식 중 어느 하나를 선택한다. 또한, 모터(4)가 중속 영역에 있는 경우에는 제1, 제4 검출 방식을 선택한다. 이에 의해, 모터(4)의 회전수 영역에 따라서 필요한 전류 검출률을 유지하면서, 스위칭 손실을 억제하면서 제어 정밀도의 향상을 도모할 수 있다.

또한, 검출 방식 선택부(35)는, PWM 신호의 듀티비나 캐리어 주기 내에 있어서의 전류 검출 가능 기간의 길이를 참조한 결과에 기초해서 전류 검출 방식을 선택한다. 따라서, PWM 신호 패턴의 전환을, 인터럽트 처리 시간이나 전류 검출 가능 기간의 길이에 기초하여 적절하게 행할 수 있다.

또한, 2상 변조를 행하는 경우에는 캐리어 주기마다 인터럽트를 발생시켜, 3상 변조를 생성시키는 경우에는 캐리어 주기의 1/2마다 인터럽트를 발생시키므로, 종래 일반적으로 실행되고 있는 제1 검출 방식에 비하여, 특허 문헌 1에서 제시된 제2 검출 방식을 용이하게 도입할 수 있다.

또한, 압축기(2)와, 실외측 열 교환기(9)와, 감압 장치(8)와, 실내측 열 교환기(7)를 구비하는 히트 펌프 시스템(1)을 구비하는 공기 조화기에 대해서, 압축기(2)를 구성하는 모터(4)를 제어 대상으로 하므로, 히트 펌프 시스템(1) 및 공기 조화기의 운전 효율을 향상시킬 수 있다.

(제2 실시 형태)

도 65는 제2 실시 형태를 도시하는 도 59에 상당하는 도면이며, 제1 실시 형태와 동일 부분에는 동일 부호를 붙여서 설명을 생략하고, 다른 부분에 대해서 설명한다. 제2 실시 형태에서의 고속 영역에서의 검출 방식의 선택 처리에서는, 스텝 S353, S354 사이에, 스텝 S356, S357이 삽입되어 있다. 스텝 S353에 있어서 「임계값 이하」라고 판단하면, 전류 검출률을 임계값 X1'(<X1)와 비교한다(S356). 그리고 전류 검출률이 임계값 X1' 이하가 되면, PWM 신호 생성부(32)에 있어서의 PWM 주파수를 보다 높게 하도록(예를 들어 4.5kHz에서 5kHz로) 변경하고 나서(S357) 제3 검출 방식을 실행한다(S354).

이상과 같이 제2 실시 형태에 따르면, 모터(4)가 고속 회전 영역에 있을 때에, 전류 검출률이 임계값 X1' 이하가 되었다고 판단하면, 캐리어 주기를 보다 짧게 하도록 조정하므로, 제어성을 향상시킬 수 있다.

(제3 실시 형태)

도 66 및 도 67은 제3 실시 형태이며, 도 66은 도 52에 상당하는 도면이다. 도 66에 도시한 바와 같이, 제3 실시 형태에서는, 도 52에 나타내는 흐름도에 스텝 S320, S325a, S326a를 추가하고, 스텝 S326을 실행하는 개소를 변경하고 있다. 즉, 스텝 S325를 실행하면, 플래그 M_Int_flg를 「1」로 세트한다(S325a). 상기한 플래그는, 이미 캐리어의 반주기에 있어서 스텝 S321 내지 S325의 처리가 실행 완료인 것을 나타낸다.

그리고 첫머리의 스텝 S320에 있어서, 플래그 M_Int_flg=1(세트)인지 여부를 판단하여, 「0(리셋)」이면("아니오") 스텝 S326을 실행하고, 플래그 M_Int_flg를 「0」으로 한다(S326a). 스텝 S325a, 226a를 실행하면, 스텝 S327로 이행한다. 즉, 제3 실시 형태에서는, 3상 변조를 실행할 때의 PWM 인터럽트 처리에서는, 주기의 전반에서 스텝 S320 내지 S325a, S327 내지 S329를 실행하고, 주기의 후반에서 스텝 S320, S326, S326a, S327 내지 S329를 실행하게 된다.

이에 의해, 도 66에 나타내는 인터럽트 처리 시간 (1), (3)은, 도 52를 따라 처리하는 경우(도 8에 나타내는 케이스에 대응)에 비교해서 모두 약간 짧게 되어 있다. 캐리어 주기의 후반에서는, 실외기의 팬 모터 제어 처리 (5)도 실행하므로, 상기와 같이 인터럽트 처리를 분할함으로써 주기의 후반 처리 시간에 여유를 갖게 할 수 있다. 또한, 전반과 후반으로 분할하는 처리는, 상기의 예에 한정되지 않고, 적절히 설정하면 된다.

(제4 실시 형태)

도 68 내지 도 70은 제4 실시 형태다. 도 68의 스텝 S371에서는, 실행 중인 변조 방식이 2상 변조, 3상 변조 중 어느 것인지를 판단하지만, 어떠한 경우도 캐리어 주기의 반주기마다 인터럽트를 발생시킨다(S372, S374). 그리고 2상 변조에서는, 대응하는 제1 또는 제4 검출 방식에 의해 전류 데이터를 취득해서 벡터 제어 처리를 행하고, 2상 PWM 신호 패턴을 생성 출력한다(S373). 또한, 3상 변조에서는, 대응하는 제2 또는 제3 검출 방식에 의해 전류 데이터를 취득해서 벡터 제어 처리를 행하고, 3상 PWM 신호 패턴을 생성 출력한다(S375).

도 69는, 도 52에 상당하는 도면이지만, 스텝 S326, S327 사이에, 스텝 S326b, S326c를 추가함으로써 2상 변조, 3상 변조에서 공통인 처리로 되어 있다. 즉, 스텝 S326을 실행하면, 실행 중인 변조 방식이 2상, 3상 중 어느 것을 판단하고(S326b), 3상 변조이면("아니오") 스텝 S327로 이행한다. 한편, 2상 변조이면("예"), 스텝 S326에서 구한 3상의 PWM 듀티를 2상의 PWM 듀티로 변환해서(S326c) 스텝 S327로 이행한다.

도 70은, 스텝 S326c의 처리 내용을 설명하는 것이다. 3상의 PWM 듀티가 도 70의 (a)에 도시하는 바와 같이 얻어졌다고 하자. 이들 중, 최소가 되는 듀티를 MINduty로 설정한다(본 예에서는 U상). 그리고 그 밖의 상(V, W)의 듀티에서, (MINduty＋τ)를 감한 것을 2상 PWM 듀티로 한다. 여기서, τ는 데드 타임 상당 시간이지만, U상에 대해서는 물론 듀티는 제로가 된다. 따라서, 이 경우에는 V, W상에 의한 2상 변조가 된다. 이러한 방식으로 3상 변조 방식의 PWM 패턴을 2상 변조 방식의 패턴으로 변환함으로써, 2상 변조 방식의 경우에 대해서도 3상 변조 방식과 마찬가지로, 고정된 2점의 타이밍에 있어서 2상의 전류를 검출할 수 있게 된다.

이상과 같이 제4 실시 형태에 따르면, 2상 변조, 3상 변조 중 어떠한 경우에 대해서도 캐리어 주기의 반주기마다 PWM 인터럽트를 발생시켜서 처리를 행하도록 하였다. 즉, 종래 2상 변조에 대해서는 캐리어 주기의 1 주기마다 인터럽트 처리를 행하는 것이 일반적이므로, 이미 행하여지고 있는 2상 변조 제어에 반주기마다 인터럽트 처리를 행하는 새로운 3상 변조를 조합하게 하면, 제1 실시 형태 등 쪽이 도입이 쉽다.

한편, 상기한 조합의 제어에 대응한 프로그램 등을 제로 베이스에서 작성하는 것을 상정하면, 2상 변조와 3상 변조에서 PWM 인터럽트의 발생 패턴을 변화시키는 것보다는, 모두 공통이 되도록 프로그램 등을 작성하는 쪽이 효율이 좋다고 할 수 있다. 게다가, DUTY 생성부(31)는 2상의 PWM 신호 패턴을 생성할 때에, 3상의 PWM 신호 패턴을 생성하고, 그들 3상 중 듀티가 최소가 되는 상의 듀티를 제로로 설정하고, 다른 2상의 듀티보다 최소 상의 듀티를 감한 것을 2상의 PWM 신호 패턴으로 한다. 이에 의해, 도 69에 도시한 바와 같이, 2상 변조와 3상 변조에서 행하는 인터럽트 처리를 최대한 공통되게 할 수 있고, 게다가 어떠한 변조 방식에 있어서도 고정된 2점의 타이밍에 있어서 2상의 전류를 검출할 수 있다.

(그 밖의 실시 형태)

제1 내지 제3상과, U, V, W상과의 대응 관계는 임의이다.

캐리어 주기나, PWM 듀티의 최소폭에 대해서는, 개별 설계에 따라서 적절히 변경하면 된다.

제4 실시 형태의 방식에 대해서, 제2 내지 제3 실시 형태를 마찬가지로 실시해도 된다.

또한, 제4 실시 형태는, 3상 PWM 패턴을 생성하고 나서 2상 PWM 패턴으로 변환하는 것에 한정되지 않고, 처음부터 도 51에 도시한 바와 같은 2상 PWM 패턴을 생성해도 된다.

각 상 듀티 펄스의 배치를 결정하는 방식에 대해서는, 특허 문헌 1의 제1 내지 제3 실시 형태를 적용해도 된다.

소비 전력 W에 대해서는, (1)식에서 연산해서 구하는 것에 한정되지 않고, 전압 및 전류를 직접 계측해서 구해도 된다.

삼각파 캐리어의 피크를 주기의 중심으로 해도 된다.

전류 검출률에 관한 임계값 X1 내지 X4의 값은, 개별 제품에 따라서 변경해도 된다.

도 3 및 도 4에 도시하는 모터의 기동, 강제 전류, 센서리스 구동 시에 있어서의 전류 검출 방식을, 제1 검출 방식으로 해도 된다.

공기 조화기에 한정되지 않고, 그 밖의 히트 펌프 시스템이나, 히트 펌프 시스템에 한정되지 않고, 2상 변조 방식과 3상 변조 방식을 전환해서 모터를 구동 제어하는 것이면 적용이 가능하다.

본 발명의 몇 가지 실시 형태를 설명했지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 새로운 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등의 범위에 포함된다.

본 발명의 실시 형태는, 3상 브리지 접속된 복수의 스위칭 소자로 구성되는 인버터 회로를 PWM 제어하는 것 모터를 제어하는 제어 장치, 및 그 모터 제어 장치를 사용해서 구성되는 공기 조화기나 히트 펌프 시스템, 2상 변조 방식과 3상 변조 방식을 전환해서 모터를 구동 제어하는 것에 유효하다.

Claims (19)

1. 3상 브리지 접속된 복수의 스위칭 소자를 소정의 PWM 신호 패턴을 따라 온/오프 제어함으로써, 직류를 3상 교류로 변환하는 인버터 회로를 거쳐 모터를 구동하는 모터 제어 장치에 있어서,
   상기 인버터 회로의 직류측에 접속되어, 전류값에 대응하는 신호를 발생하는 전류 검출 소자와,
   상기 모터의 상 전류에 기초하여 로터 위치를 결정하는 로터 위치 결정부와,
   상기 로터 위치에 추종하도록 2상 또는 3상의 PWM 신호 패턴을 생성하는 PWM 신호 생성부와,
   상기 전류 검출 소자에 발생한 신호와 상기 PWM 신호 패턴에 기초하여, 상기 모터의 상 전류를 검출하는 전류 검출부와,
   상기 2상 또는 3상의 PWM 신호 패턴에 따라서 전류 검출률을 구하는 전류 검출률 산출부와,
   상기 전류 검출부가, 상기 PWM 신호의 반송파 주기 내에 있어서, 2상의 전류를 고정된 타이밍에서 검출하거나, 또는 상기 인버터 회로에 대한 출력 전압의 크기에 따른 가변의 타이밍에서 검출하도록 조정하는 타이밍 조정부를 구비하고,
   상기 PWM 신호 생성부는, 상기 3상의 PWM 신호 패턴 중 어느 1상(제1상)에 대해서는, 상기 반송파 주기의 임의의 위상을 기준으로 해서 지연측, 선행측의 쌍방향으로 듀티를 증감시키고,
   다른 1상(제2상)에 대해서는, 상기 반송파 주기의 임의의 위상을 기준으로 해서 지연측, 선행측의 일방향으로 듀티를 증감시키고,
   나머지 1상(제3상)에 대해서는, 상기 반송파 주기의 임의의 위상을 기준으로 해서 상기 방향과는 반대 방향으로 듀티를 증감시키도록 3상의 PWM 신호 패턴을 생성하고,
   상기 모터가, 회전수 또는 출력 전압이 제1 속도 임계값 이하인 저속 회전 영역에 있을 때에, 상기 전류 검출률이 제3 전류 임계값 초과인, 높은 상태에서는 2상의 PWM 신호 패턴을 출력시켜서, 상기 전류 검출부에 1상은 고정 타이밍에서, 다른 1상은 가변 타이밍에서 전류를 검출시키는 제1 검출 방식으로 하고,
   상기 전류 검출률이 제4 전류 임계값 이하인, 낮은 상태에서는 3상의 PWM 신호 패턴을 출력시켜서, 상기 전류 검출부에 고정 타이밍에서 2상의 전류를 검출시키는 제2 검출 방식으로 하고,
   상기 전류 검출률이 제3 전류 임계값 이하 및 제4 전류 임계값 초과인, 중간인 상태에서는 2상의 PWM 신호 패턴을 출력시켜서, 1상의 전류 검출을 가변 타이밍으로 하고 있는 상태에서, 상기 반송파 주기 내에 듀티 펄스가 출력되고 있는 2상이 상기 제2상 및 상기 제3상이며, 상기 2상 중 한쪽의 듀티가 감소함으로써 2상의 전류를 검출할 수 없는 상태가 되면, 상기 제1상의 듀티 펄스를 소정값만큼 발생시킴과 함께, 상기 제2상 및 상기 제3상의 듀티 펄스를 상기 소정값만큼 증가시키고, 또한 다른 1상의 전류 검출도 가변 타이밍으로 하는 제3 검출 방식으로 하도록, 상기 PWM 신호 생성부 및 상기 타이밍 조정부를 제어하는 전류 검출 제어부를 갖는, 모터 제어 장치.
2. 제1항에 있어서, 상기 전류 검출 제어부는, 상기 모터가, 회전수 또는 출력 전압이 제2 속도 임계값 초과인 고속 회전 영역에 있을 때에, 상기 전류 검출률이 제1 전류 임계값 초과인, 높은 상태에서는 상기 제1 검출 방식으로 하고,
   상기 전류 검출률이 제1 전류 임계값 이하인, 낮은 상태에서는 상기 제3 검출 방식으로 하는, 모터 제어 장치.
3. 제1항 또는 제2항에 있어서, 상기 전류 검출 제어부는, 상기 모터가, 회전수 또는 출력 전압이 제1 속도 임계값 초과 및 제2 속도 임계값 이하인 중속 회전 영역에 있을 때에, 상기 전류 검출률이 제2 전류 임계값 초과인, 높은 상태에서는 상기 제1 검출 방식으로 하고,
   상기 전류 검출률이 제2 전류 임계값 이하인, 낮은 상태에서는, 상기 PWM 신호 생성부에 2상의 PWM 신호 패턴을 출력시켜서, 상기 전류 검출부에 한쪽의 상에 대해서는 고정된 타이밍에서 전류를 검출하고, 다른 쪽의 상에 대해서는, 고정된 타이밍에서 전류를 검출하거나, 또는 상기 인버터 회로에 대한 출력 전압의 크기에 따른 가변 타이밍에서 전류를 검출 가능해지도록 검출 타이밍을 조정하는 제4 검출 방식으로 하는, 모터 제어 장치.
4. 제3항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 상기 다른 쪽의 상에 관한 전류 검출을, 미리 정한 고정 타이밍으로 할 것인지, 상기 고정 타이밍으로부터 변화시킨 타이밍으로 할 것인지를, 상기 2상의 PWM 신호 패턴에 따라서 결정하는, 모터 제어 장치.
5. 제4항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 상기 전류 검출부가 전류 검출 가능한 최소 듀티를 최소폭이라 하고, 최대 듀티(100%)에서 상기 최소폭을 감한 것을 최대폭이라 하고, 상기 최대폭 미만이고 또한 상기 최소폭을 초과하는 듀티를 중간폭이라 하면, 2상 PWM 신호의 출력 패턴을, 제1 내지 제3상의 듀티의 이하의 조합에 의해 패턴 (0) 내지 (11)로 분별하고,
   (1) 제1상이 중간폭이고, 제2 또는 제3상이 최대폭 이상인 경우
   (2, 3) 제2 또는 제3상 중 어느 한쪽이 중간폭이고, 다른 쪽이 최대폭 이상인 경우
   (4, 6) 제1상과, 제2 또는 제3상이 모두 최대폭 이상인 경우
   (5) 제2상과, 제3상이 모두 최대폭 이상인 경우
   (7) 제1상이 0 이상이고, 제2 또는 제3상 중 어느 것이 최소폭 미만인 경우
   (8, 9) 제2 또는 제3상 중 어느 것이 0 이상이고, 다른 쪽이 최소폭 미만인 경우
   (10, 11) 제1상이 최소폭 미만이고, 제2 또는 제3상 중 어느 하나가 0 이상인 경우
   (0) : (1) 내지 (11) 이외의 경우
   또한, 제1 내지 제3상의 듀티에 있어서의 이하의 대소 관계에 의해, 섹터 (0 내지 5)로 분별하면,
   (0) 제1상이 최대이고 또한 제2상>제3상
   (1) 제1상이 최대이고 또한 제2상<제3상
   (2) 제2상이 최대이고 또한 제1상>제3상
   (3) 제2상이 최대이고 또한 제1상<제3상
   (4) 제3상이 최대이고 또한 제1상>제2상
   (5) 제3상이 최대이고 또한 제1상<제2상
   상기 패턴 (0 내지 11)과 상기 섹터 (0 내지 5)의 조합에 따라, 상기 다른 쪽의 상에 관한 전류 검출을, 미리 정한 고정 타이밍으로 할 것인지, 상기 고정 타이밍으로부터 변화시킨 타이밍으로 할 것인지를 결정하는, 모터 제어 장치.
6. 제3항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 상기 다른 쪽의 상에 관한 전류 검출을 미리 정한 고정 타이밍으로 하고 있으며,
   상기 반송파 주기 내에 듀티 펄스가 출력되고 있는 2상이 상기 제2상 및 상기 제3상이며, 양쪽의 고정 타이밍에서 검출되는 2상의 전류가 상기 제2상과 상기 제3상인 상태로부터, 이들 2상의 듀티 펄스의 출력 타이밍에 겹치는 기간이 발생하면, 검출 대상으로 하는 상 중 한쪽을 상기 제1상으로 변경하는, 모터 제어 장치.
7. 제6항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 검출 대상으로 하는 상 중 한쪽을 상기 제1상으로 변경한 후에, 상기 제2상 및 상기 제3상의 듀티 펄스가 서로 겹치는 기간이 변동되면, 상기 제1상의 검출이 가능하게 되는 범위에서, 전류 검출 타이밍을 변경하는, 모터 제어 장치.
8. 제3항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 상기 다른 쪽의 상에 관한 전류 검출을 미리 정한 고정 타이밍으로 하고 있으며,
   상기 반송파 주기 내에 듀티 펄스가 출력되고 있는 2상이, 상기 제1상과 상기 제2상 또는 상기 제3상이며, 양쪽의 고정 타이밍에서 검출되는 2상의 전류가 상기 제1상과 상기 제3상 또는 상기 제2상인 상태로부터,
   상기 제1상의 전류를 검출할 수 없는 상태가 되면, 상기 다른 쪽의 상에 관한 전류 검출을 가변 타이밍으로 하여, 검출 대상으로 하는 상 중 한쪽을 상기 제2상 또는 상기 제3상으로 변경하는, 모터 제어 장치.
9. 제8항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 상기 다른 쪽의 상에 관한 전류 검출 타이밍을 일단 변경한 후에, 그 변경 후의 타이밍을 고정해서 상기 제2상 또는 상기 제3상의 전류를 검출하는, 모터 제어 장치.
10. 제3항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 상기 다른 쪽의 상에 관한 전류 검출을 미리 정한 고정 타이밍으로 하고 있으며, 상기 반송파 주기 내에 듀티 펄스가 출력되고 있는 2상이 상기 제2상 및 상기 제3상이며, 상기 2상 중 한쪽의 듀티가 감소함으로써 2상의 전류를 검출할 수 없는 상태가 되면, 듀티가 작은 쪽의 상의 듀티 증감 방향을, 다른 상과 같은 방향으로 변경하는, 모터 제어 장치.
11. 제3항에 있어서, 상기 타이밍 조정부는, 상기 제4 검출 방식에 있어서, 상기 다른 쪽의 상에 관한 전류 검출을 미리 정한 고정 타이밍으로 하고 있으며, 듀티 펄스가 출력되고 있는 2상 중 한쪽의 듀티가 감소함으로써 2상의 전류를 검출할 수 없는 상태가 되면, 나머지 1상의 듀티 펄스를 소정값만큼 발생시킴과 함께, 상기 2상의 듀티 펄스를 상기 소정값만큼 증가시켜,
    3상 중 최대가 되는 상의 듀티가 증가함으로써 2상의 전류를 검출할 수 없는 상태가 되면, 상기 제1상의 듀티 펄스를, 상기 반송파 주기의 임의의 위상을 기준으로 해서 지연측, 선행측의 일방향으로 듀티를 증감시키는, 모터 제어 장치.
12. 제1항 또는 제2항에 있어서, 상기 모터의 회전 속도의 변동 정도를 검출하는 회전 변동 검출부를 구비하고,
    상기 전류 검출 제어부는, 상기 모터가, 회전수 또는 출력 전압이 제1 속도 임계값 초과 및 제2 속도 임계값 이하인 중속 회전 영역에 있을 때에, 외부에서 입력되는 상기 모터의 속도 지령이 일정하고, 또한 상기 회전 속도의 변동이 변동폭 임계값을 하회하면, 상기 PWM 신호 생성부에 직사각형파 구동에 대응한 펄스 신호를 출력시키는, 모터 제어 장치.
13. 제1항 또는 제2항에 있어서, 상기 PWM 신호 생성부는, 상기 모터가, 회전수 또는 출력 전압이 제2 속도 임계값 초과인 고속 회전 영역에 있을 때에, 상기 전류 검출률이 제1' 전류 임계값을 하회하고 있다고 판단하면, 상기 반송파의 주기를 보다 짧게 하도록 조정하는, 모터 제어 장치.
14. 제1항 또는 제2항에 있어서, 상기 각 부의 적어도 일부는, 마이크로컴퓨터에 의해 실현되는 기능이며,
    상기 전류 검출 제어부는, 상기 모터에 의해 소비되는 전력값, 상기 PWM 신호의 듀티비, 상기 모터의 회전수, 상기 반송파 주기 내에 있어서의 전류 검출 가능 기간의 길이 중 어느 하나 이상을 참조한 결과에 기초하여, 상기 모터의 회전 영역을 판별하는, 모터 제어 장치.
15. 제1항 또는 제2항에 있어서, 상기 각 부의 적어도 일부는, 마이크로컴퓨터에 의해 실현되는 기능이며,
    상기 PWM 신호 생성부에 2상의 PWM 신호 패턴을 생성시키는 경우에는, 상기 반송파 주기마다 상기 마이크로컴퓨터에 대하여 처리를 실행시키기 위한 인터럽트를 발생시켜, 3상의 PWM 신호 패턴을 생성시키는 경우에는, 상기 반송파 주기의 1/2마다 상기 인터럽트를 발생시키는, 모터 제어 장치.
16. 제1항 또는 제2항에 있어서, 상기 각 부의 적어도 일부는, 마이크로컴퓨터에 의해 실현되는 기능이며,
    상기 PWM 신호 생성부에 상기 2상의 PWM 신호 패턴을 생성시키는 경우와, 상기 3상의 PWM 신호 패턴을 생성시키는 경우 중 어느 경우에 대해서도, 상기 반송파 주기의 1/2마다 인터럽트를 발생시키는, 모터 제어 장치.
17. 제16항에 있어서, 상기 PWM 신호 생성부는, 상기 2상의 PWM 신호 패턴을 생성할 때에는, 상기 3상의 PWM 신호 패턴을 생성하고, 그들 3상 중 듀티가 최소가 되는 상의 듀티를 제로로 설정하고, 다른 2상의 듀티보다 상기 최소가 되는 상의 듀티를 감한 것을 상기 2상의 PWM 신호 패턴으로 하는, 모터 제어 장치.
18. 압축기와, 열 교환기와, 감압 장치를 구비하고,
    상기 압축기를 구성하는 모터는, 제1항 또는 제2항에 기재된 모터 제어 장치에 의해 제어되는 것을 특징으로 하는, 히트 펌프 시스템.
19. 제18항에 기재된 히트 펌프 시스템을 구비하여 구성되는 것을 특징으로 하는, 공기 조화기.

Images