JP7249841B2 - モータ制御装置、モータシステム及びモータ制御方法 - Google Patents

Description

本発明は、モータ制御装置、モータシステム及びモータ制御方法に関する。

特許文献１には、インバータ回路の直流部に挿入した１つのシャント抵抗を用いて、モータを制御するためのＵ，Ｖ，Ｗ各相の電流を検出する技術が開示されている。この方式で３相の全ての電流を検出するには、ＰＷＭ（Pulse Width Modulation，パルス幅変調）キャリアの１周期内において、２相以上の電流を検出できるように３相のＰＷＭ信号パターンを発生させる必要がある。

特開２０１５－８４６３２号公報

しかしながら、従来の技術では、キャリアの１周期内で少なくとも２相の相電流を精度良く検出できないことがある。

本発明は、上記に鑑みてなされたものであって、キャリアの１周期内で少なくとも２相の相電流を精度良く検出できるモータ制御装置を提供することを目的とする。

本発明の実施の形態のモータ制御装置は、第１ＰＷＭ信号、第２ＰＷＭ信号及び第３ＰＷＭ信号に基づいてモータを駆動するインバータ部と、前記インバータ部の直流側に流れる電流の電流値に対応する検出信号を出力する１つの電流検出器と、前記検出信号を取得することによって、前記モータに流れる各相の相電流を検出する電流検出部と、前記各相の相電流の検出値に基づいて、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号のデューティ比を設定するデューティ比設定部と、前記デューティ比の設定値を、レベルが周期的に増減するキャリアのレベルと比較することによって、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号を生成するＰＷＭ信号生成部と、を備え、前記ＰＷＭ信号生成部は、前記キャリアのアップカウント期間及びダウンカウント期間の一方に閾値以上の通電時間が存在し、かつ、前記アップカウント期間及び前記ダウンカウント期間の他方に前記閾値未満の通電時間が存在する場合、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号の何れかのオン時間を分割して、分割したオン時間を、前記閾値未満の通電時間に割り当てる。

本発明に係るモータ制御装置は、キャリアの１周期内で少なくとも２相の相電流を精度良く検出できる、という効果を奏する。

本発明の実施の形態１に係るモータシステム１－１の構成例を示す図。 図１に示されるキャリア発生部３７、ＰＷＭ信号生成部３２などの構成例を示す図。 各相の三角波キャリアを生成する原理を説明するための図。 複数のＰＷＭ信号Ｕ，Ｖ，Ｗの波形と、これらのＰＷＭ信号の一周期当たりのキャリアＣの波形と、各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの波形とを示す図。 本発明の実施の形態１に係るパルス位相調整の動作を説明するための第１図。 本発明の実施の形態１に係るパルス位相調整の動作を説明するための第２図。 モータ制御装置１００－１の動作を示すフローチャート。 第１電流検出処理の一例を示すフローチャート。 第２電流検出処理の一例を示すフローチャート。 パルス位相調整処理の動作を説明するための第１フローチャート。 パルス位相調整処理の動作を説明するための第２フローチャート。 パルス位相調整処理の動作を説明するための第３フローチャート。

以下、図面を参照して、本発明の実施の形態に係るモータ制御装置、モータシステム及びモータ制御方法について詳細に説明する。

［実施の形態１］
図１は本発明の実施の形態１に係るモータシステム１－１の構成例を示す図である。図２は図１に示されるキャリア発生部３７、ＰＷＭ信号生成部３２などの構成例を示す図である。図１に示されるモータシステム１－１は、モータ４の回転動作を制御する。モータシステム１－１が搭載される機器は、例えば、コピー機、パーソナルコンピュータ、冷蔵庫等であるが、当該機器は、これらに限られない。モータシステム１－１は、モータ４と、モータ制御装置１００－１とを少なくとも備える。

モータ４は、複数のコイルを有する。モータ４は、例えば、Ｕ相コイルとＶ相コイルとＷ相コイルとを含む３相コイルを有する。モータ４の具体例として、３相のブラシレスモータなどが挙げられる。

モータ制御装置１００－１は、３相ブリッジ接続された複数のスイッチング素子を３相のＰＷＭ信号を含む通電パターンに従いオンオフ（ＯＮ、ＯＦＦ）制御することで、直流を３相交流に変換するインバータを介してモータを駆動する。モータ制御装置１００－１は、インバータ２３、電流検出部２７、電流検出タイミング調整部３４、駆動回路３３、通電パターン生成部３５、キャリア発生部３７、及びクロック発生部３６を備える。

インバータ部であるインバータ２３は、直流電源２１から供給される直流を複数のスイッチング素子のスイッチングによって３相交流に変換し、３相交流の駆動電流をモータ４に流すことによって、モータ４のロータを回転させる回路である。インバータ２３は、通電パターン生成部３５によって生成される複数の通電パターン（より具体的には、通電パターン生成部３５内のＰＷＭ信号生成部３２によって生成される３相のＰＷＭ信号）に基づいて、モータ４を駆動する。

インバータ２３は、３相ブリッジ接続された複数のスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－を有する。スイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋は、それぞれ、直流電源２１の正極側に正側母線２２ａを介して接続されるハイサイドスイッチング素子（上アーム）である。スイッチング素子２５Ｕ－，２５Ｖ－，２５Ｗ－は、それぞれ、直流電源２１の負極側（具体的には、グランド側）に接続されるローサイドスイッチング素子（下アーム）である。複数のスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－は、それぞれ、上述の通電パターンに含まれるＰＷＭ信号に基づいて駆動回路３３から供給される複数の駆動信号のうち、対応する駆動信号に従って、オン又はオフとなる。以下では、複数のスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－を、特に区別しない場合には、単にスイッチング素子と称する場合がある。

スイッチング素子２５Ｕ＋とスイッチング素子２５Ｕ－との接続点は、モータ４のＵ相コイルの一端に接続される。スイッチング素子２５Ｖ＋とスイッチング素子２５Ｖ－との接続点は、モータ４のＶ相コイルの一端に接続される。スイッチング素子２５Ｗ＋とスイッチング素子２５Ｗ－との接続点は、モータ４のＷ相コイルの一端に接続される。Ｕ相コイルとＶ相コイルとＷ相コイルとのそれぞれの他端は、互いに接続されている。

スイッチング素子の具体例として、Ｎチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などが挙げられる。しかしながら、スイッチング素子は、これらに限られない。

電流検出器２４は、インバータ２３の直流側に流れる電流の電流値に対応する検出信号Ｓｄを出力する。図１に示される電流検出器２４は、負側母線２２ｂに流れる電流の電流値に対応する検出信号Ｓｄを発生させる。電流検出器２４は、例えば、負側母線２２ｂに配置される電流検出素子であり、より具体的には、負側母線２２ｂに挿入されるシャント抵抗である。シャント抵抗等の電流検出素子は、自身に流れる電流の電流値に対応する電圧信号を検出信号Ｓｄとして発生する。なお、電流検出器２４は、正側母線２２ａに流れる電流の電流値に対応する検出信号を出力するものであればよく、ＣＴ（Current Transformer）等のセンサでもよい。

電流検出部２７は、通電パターン生成部３５によって生成される複数の通電パターン（より具体的には、３相のＰＷＭ信号）に基づいて、検出信号Ｓｄを取得することによって、モータ４に流れるＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを検出する。より詳細には、電流検出部２７は、複数の通電パターン（より具体的には、３相のＰＷＭ信号）に同期する取得タイミングで検出信号Ｓｄを取得することによって、モータ４に流れるＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを検出する。検出信号Ｓｄの取得タイミングは、電流検出タイミング調整部３４により設定される。

例えば、電流検出部２７は、電流検出器２４で発生するアナログ電圧の検出信号Ｓｄを、電流検出タイミング調整部３４により設定される取得タイミングでＡＤ（Analog to Digital）変換器に取り込む。当該ＡＤ変換器は、電流検出部２７に設けられている。そして、電流検出部２７は、取り込んだアナログの検出信号Ｓｄをデジタルの検出信号ＳｄにＡＤ変換し、ＡＤ変換後のデジタルの検出信号Ｓｄをデジタル処理することによって、モータ４のＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを検出する。電流検出部２７により検出された各相の相電流Ｉｕ，Ｉｖ，Ｉｗの検出値は、通電パターン生成部３５に供給される。クロック発生部３６は、内蔵する発振回路により所定周波数のクロックを生成し、生成したクロックをキャリア発生部３７へ出力する。なお、クロック発生部３６は、例えば、モータ制御装置１００－１の電源が投入されると同時に、動作を開始する。

通電パターン生成部３５は、デューティ比設定部３１及びＰＷＭ信号生成部３２を備える。通電パターン生成部３５は、電流検出部２７により検出されるモータ４の相電流Ｉｕ，Ｉｖ，Ｉｗの検出値に基づいて、インバータ２３を通電させるパターン（インバータ２３の通電パターン）を生成する。インバータ２３の通電パターンは、モータ４を通電させるパターン（モータ４の通電パターン）と言い換えてもよい。インバータ２３の通電パターンは、例えば、モータ４が回転するようにインバータ２３を通電させる３相のＰＷＭ信号を含む。

また、通電パターン生成部３５は、インバータ２３の通電パターンをベクトル制御により生成する場合には、デューティ比設定部３１及びＰＷＭ信号生成部３２に加えて、ベクトル制御部３０を有する。なお、本実施の形態においてはベクトル制御によってインバータの通電パターンを生成しているが、これに限らず、ｖｆ制御等を用いて各相の相電圧を求めてもよい。

ベクトル制御部３０は、外部からモータ４の回転速度指令ωｒｅｆが与えられると、モータ４の回転速度の測定値又は推定値と、回転速度指令ωｒｅｆとの差分に基づいて、トルク電流指令Ｉｑｒｅｆと励磁電流指令Ｉｄｒｅｆを生成する。ベクトル制御部３０は、モータ４のＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗに基づいて、ロータ位置θを用いたベクトル制御演算により、トルク電流Ｉｑ及び励磁電流Ｉｄを算出する。ベクトル制御部３０は、トルク電流指令Ｉｑｒｅｆとトルク電流Ｉｑとの差分に対して例えばＰＩ制御演算を行い、電圧指令Ｖｑを生成する。ベクトル制御部３０は、励磁電流指令Ｉｄｒｅｆと励磁電流Ｉｄとの差分に対して例えばＰＩ制御演算を行い、電圧指令Ｖｄを生成する。ベクトル制御部３０は、電圧指令Ｖｑ，Ｖｄを上記のロータ位置θを用いてＵ，Ｖ，Ｗ各相の相電圧指令Ｖｕ*，Ｖｖ*，Ｖｗ*に変換する。各相の相電圧指令Ｖｕ*，Ｖｖ*，Ｖｗ*は、デューティ比設定部３１に供給される。

デューティ比設定部３１は、入力される各相の相電圧指令Ｖｕ*，Ｖｖ*，Ｖｗ*に基づいて、３相のＰＷＭ信号を生成するためのデューティ比（各相のデューティ比の設定値）Ｕｄｕ，Ｖｄｕ，Ｗｄｕを設定する。

各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの設定方法の具体例を説明する。各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕは、下記（１）～（３）式に示すように、変調率ｍｏｄＵ，ｍｏｄＶ及びｍｏｄＷに基づき設定される。下記（１）～（３）式に基づいて得られる各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕは、例えば１２０度ずつ位相が異なる正弦波状の波形となる。なお、各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｕｄの波形の例については後述する。

Ｕｄｕ＝ｍｏｄＵ×(キャリア上限値)・・・（１）
Ｖｄｕ＝ｍｏｄＶ×(キャリア上限値)・・・（２）
Ｗｄｕ＝ｍｏｄＷ×(キャリア上限値)・・・（３）

ＰＷＭ信号生成部３２は、デューティ比設定部３１により設定される各相のデューティ比Ｕｄｕ，Ｖｄｕ，ＷｄｕをキャリアＣのレベルと比較することによって、３相のＰＷＭ信号を含む通電パターンを生成する。キャリアＣは、レベルが周期的に増減する搬送波信号である。ＰＷＭ信号生成部３２は、各相のデューティ比の各設定値をキャリアＣのレベルと比較する。ＰＷＭ信号生成部３２は、この比較結果に基づき、ＰＷＭ信号のデューティ比の設定値がキャリアＣのレベルよりも大きい期間に、当該ＰＷＭ信号のレベルをハイレベルに設定する。一方、ＰＷＭ信号生成部３２は、この比較結果に基づき、ＰＷＭ信号のデューティ比の設定値がキャリアＣのレベルよりも小さい期間に、当該ＰＷＭ信号のレベルをローレベルに設定する。ＰＷＭ信号生成部３２は、上アーム駆動用の３相のＰＷＭ信号を反転させた下アーム駆動用のＰＷＭ信号も生成し、必要に応じてデッドタイムを付加した後、生成したＰＷＭ信号を含む通電パターンを駆動回路３３に出力する。

駆動回路３３は、与えられたＰＷＭ信号を含む通電パターンに従い、インバータ２３に含まれる６つのスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋，２５Ｕ－，２５Ｖ－，２５Ｗ－をスイッチングさせる駆動信号を出力する。これにより、３相交流の駆動電流がモータ４に供給され、モータ４のロータが回転する。

電流検出タイミング調整部３４は、ＰＷＭ信号生成部３２から供給されるキャリアＣと、ＰＷＭ信号生成部３２により生成されるＰＷＭ信号とに基づいて、電流検出部２７がキャリアＣの１周期内で３相（３つの相）の相電流の内、２相（２つの相）の相電流を検出するための取得タイミングを決定する。

なお、電流検出部２７、通電パターン生成部３５及び電流検出タイミング調整部３４の各機能は、不図示の記憶装置に読み出し可能に記憶されるプログラムによってＣＰＵ（Central Processing Unit）が動作することにより実現される。例えば、これらの各機能は、ＣＰＵを含むマイクロコンピュータにおけるハードウェアとソフトウェアとの協働により実現される。

次に図２を用いてキャリア発生部３７及びＰＷＭ信号生成部３２の詳細を説明する。

キャリア発生部３７は、アップダウンカウンタ１２、比較器１３、比較器１４及びフリップフロップ１５を備える。

アップダウンカウンタ１２には、図１に示すクロック発生部３６から出力されるクロックと、計数開始信号及び計数初期値信号とが入力される。

アップダウンカウンタ１２は、計数開始信号が与えられると、クロックの計数を開始し、計数値の累加算（クロックが入力されるたびに１を加算）又は累減算（クロックが入力されるたびに１を減算）により、三角波キャリアであるキャリアＣを出力する。

また、アップダウンカウンタ１２には、計数の初期値が設定されており、この初期値は、前述した計数初期値信号により設定される。

比較器１３は、アップダウンカウンタ１２の計数値と、予め決められた上限値とを比較し、計数値が上限値に達したことを検出して検出信号ＩＮＴ１を出力する。

比較器１４は、アップダウンカウンタ１２の計数値と、予め決められた下限値とを比較し、計数値が下限値に達したことを検出して検出信号ＩＮＴ２を出力する。

フリップフロップ１５は、比較器１３からの出力によりアップダウンカウンタ１２に対して、ローレベルの「Ｌ」信号を出力し、比較器１４からの出力によりアップダウンカウンタ１２に対して、ハイレベルの「Ｈ」信号を出力する。

アップダウンカウンタ１２は、フリップフロップ１５から「Ｈ」信号が入力されると、クロックの計数値を累加算し、「Ｌ」信号が入力されると、クロックの計数値を累減算する。従って、フリップフロップ１５からの「Ｈ」信号は累加算を行うための加算指令であり、「Ｌ」信号は累減算を行うための減算指令である。

フリップフロップ１５には、前述した初期指令値信号が与えられる。フリップフロップ１５の初期状態が「Ｈ」か「Ｌ」かは、上記初期指令値信号により設定される。

比較器１３の検出出力、すなわち計数値が上限値に達したことを検出した信号は、上述したようにフリップフロップ１５へ与えられると同時に、検出信号ＩＮＴ１として出力される。

さらに、各相の比較器１４の検出出力、すなわち計数値が下限値に達したことを検出した信号は、上述したようにフリップフロップ１５へ与えられると同時に、検出信号ＩＮＴ２として出力される。

ＰＷＭ信号生成部３２は、３つの比較器１６，１７，１８と、ＰＷＭ回路１０８と、割込コントローラ１０９とを備える。

比較器１６は、Ｕ相のデューティ比Ｕｄｕと、キャリアＣとの比較を行い、比較結果をパルスとして出力する。具体的には、比較器１６は、デューティ比Ｕｄｕの値とキャリアＣの振幅とを比較し、キャリアＣの振幅がデューティ比Ｕｄｕ以上である区間では「Ｈ」信号を出力し、キャリアＣの振幅がデューティ比Ｕｄｕ未満である区間では「Ｌ」信号を出力する。

比較器１７は、Ｖ相のデューティ比Ｖｄｕと、キャリアＣとの比較を行い、比較結果をパルスとして出力する。具体的には、比較器１７は、デューティ比Ｖｄｕの値とキャリアＣの振幅とを比較し、キャリアＣの振幅がデューティ比Ｖｄｕ以上である区間では「Ｈ」信号を出力し、キャリアＣの振幅がデューティ比Ｖｄｕ未満である区間では「Ｌ」信号を出力する。

比較器１８は、Ｗ相のデューティ比Ｗｄｕと、キャリアＣとの比較を行い、比較結果をパルスとして出力する。具体的には、比較器１８は、デューティ比Ｗｄｕの値とキャリアＣの振幅とを比較し、キャリアＣの振幅がデューティ比Ｗｄｕ以上である区間では「Ｈ」信号を出力し、キャリアＣの振幅がデューティ比Ｗｄｕ未満である区間では「Ｌ」信号を出力する。

ＰＷＭ回路１０８は、比較器１６，１７，１８からの出力に基づき、各相の電圧指令の変化に応じたオンオフ区間をもつ６種類のＰＷＭ信号を出力する。６種類のＰＷＭ信号には、Ｕ相上アームのスイッチング素子を駆動するＰＷＭ信号、Ｕ相下アームのスイッチング素子を駆動するＰＷＭ信号、Ｖ相上アームのスイッチング素子を駆動するＰＷＭ信号、Ｖ相下アームのスイッチング素子を駆動するＰＷＭ信号、Ｗ相上アームのスイッチング素子を駆動するＰＷＭ信号、及びＷ相下アームのスイッチング素子を駆動するＰＷＭ信号が含まれる。６種類のＰＷＭ信号は、インバータ２３の各スイッチング素子のゲートへ与えられる。６種類のＰＷＭ信号により、各スイッチング素子のオンオフ動作が行われる。これによってインバータ２３からＵ相、Ｖ相、Ｗ相の各電圧が出力されて、モータ４に印加される。なお、具体的な通電方式については、実施の形態１においては三角波比較法を用いているが、三角波比較法に限らず、空間ベクトル法などのその他の方式を用いて各相の電圧を出力してもよい。

また、ＰＷＭ回路１０８は、例えば、ＰＷＭ信号の立ち上りのタイミングで割込信号を生成して、割込コントローラ１０９へ入力する。割込コントローラ１０９は、ＰＷＭ回路１０８からの割込信号を受けて、電流検出部２７に対してＡ／Ｄ変換の指令を与える。これにより、電流検出部２７は、割込信号が発生するタイミングで、検出信号ＳｄのＡ／Ｄ変換を行う。

次に、図２及び図３を用いて、各相の三角波キャリアを生成する原理を説明する。図３は各相の三角波キャリアを生成する原理を説明するための図である。図３にはキャリアＣの波形が示される。

図２において、アップダウンカウンタ１２に計数開始信号が入力されると、アップダウンカウンタ１２はクロック発生部３６からのクロックの計数を開始する。前述のように、アップダウンカウンタ１２には初期値が設定されており、この初期値は例えば０に設定されている。従って、アップダウンカウンタ１２は０から計数を開始する。また、アップダウンカウンタ１２に対して累加算、累減算を指令するフリップフロップ１５の出力は、初期状態において「Ｈ」に設定されている。初期状態は、初期指令値信号が与えられた時点のフリップフロップ１５の出力状態である。従って、アップダウンカウンタ１２は計数を開始すると、計数値の累加算を行う。以上の結果、アップダウンカウンタ１２の出力は、図３に示すように、下限値（初期値）である０から、上限値Ｔに向って矢印ａ１のように時間とともに増加してゆく。

そして、計数値が上限値Ｔに達すると、比較器１３がこれを検出して、検出信号ＩＮＴ１をフリップフロップ１５に与える。フリップフロップ１５は、この信号により反転して「Ｌ」を出力する。従って、アップダウンカウンタ１２の動作は累加算から累減算に転じ、その出力は、図３に示すように、上限値Ｔから下限値０に向って、矢印ｂ１のように時間とともに減少してゆく。

そして、計数値が下限値０に達すると、比較器１４がこれを検出して、検出信号ＩＮＴ２をフリップフロップ１５に与える。フリップフロップ１５は、この信号により反転して「Ｈ」を出力する。従って、アップダウンカウンタ１２の動作は再び累加算に転じ、その出力は下限値０から上限値Ｔに向って矢印ｃ１のように増加してゆく。

このような累加算、累減算の動作を繰り返すことにより、アップダウンカウンタ１２からは、図３に示すような三角波のキャリアＣが出力される。

なお、実施の形態１では、キャリアＣを谷部（下限値）から発生させたが、キャリアＣを山部（上限値）から発生させてもよい。この場合、キャリアＣの初期値はＴ（上限値）、初期指令値は「Ｌ」であり、谷部から発生するキャリアに比べて位相は１／２周期ずれることになる。

なお、実施の形態１では、キャリアCを三角波によって出力を行ったが、アウトプットコンペアを利用したのこぎり波等での出力を行ってもよい。

図４は複数のＰＷＭ信号Ｕ，Ｖ，Ｗの波形と、これらのＰＷＭ信号の一周期当たりのキャリアＣの波形と、各相のデューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの波形とを示す図である。

図４に示すように、各相のデューティ比Ｕｄｕ，Ｖｄｕ，ＷｄｕとキャリアＣとが一致するタイミングで、ハイレベルとローレベルとが反転するように、複数のＰＷＭ信号Ｕ～Ｗが生成される。

ＰＷＭ信号Ｕは、Ｕ相の上下アームを構成する２つのスイッチング素子を駆動するためのＰＷＭ信号である。図４では、ＰＷＭ信号Ｕが「Ｕ相ＰＷＭ信号（Ｕ）」と表記される。ＰＷＭ信号Ｕがローレベルのとき、Ｕ相の下アームのスイッチング素子がオン（Ｕ相の上アームのスイッチング素子がオフ）となり、ＰＷＭ信号Ｕがハイレベルのとき、Ｕ相の下アームのスイッチング素子がオフ（Ｕ相の上アームのスイッチング素子がオン）となる。ＰＷＭ信号Ｕのレベルの変化に対して、Ｕ相の上下アームを構成する２つのスイッチング素子は相補的にオンオフ動作する。

ＰＷＭ信号Ｖは、Ｖ相の上下アームを構成する２つのスイッチング素子を駆動するためのＰＷＭ信号である。図４では、ＰＷＭ信号Ｖが「Ｖ相ＰＷＭ信号（Ｖ）」と表記される。ＰＷＭ信号Ｖがローレベルのとき、Ｖ相の下アームのスイッチング素子がオン（Ｖ相の上アームのスイッチング素子がオフ）となり、ＰＷＭ信号Ｖがハイレベルのとき、Ｖ相の下アームのスイッチング素子がオフ（Ｖ相の上アームのスイッチング素子がオン）となる。ＰＷＭ信号Ｖのレベルの変化に対して、Ｖ相の上下アームを構成する２つのスイッチング素子は相補的にオンオフ動作する。

ＰＷＭ信号Ｗは、Ｗ相の上下アームを構成する２つのスイッチング素子を駆動するためのＰＷＭ信号である。図４では、ＰＷＭ信号Ｗが「Ｗ相ＰＷＭ信号（Ｗ）」と表記される。ＰＷＭ信号Ｗがローレベルのとき、Ｗ相の下アームのスイッチング素子がオン（Ｗ相の上アームのスイッチング素子がオフ）となり、ＰＷＭ信号Ｗがハイレベルのとき、Ｗ相の下アームのスイッチング素子がオフ（Ｗ相の上アームのスイッチング素子がオン）となる。ＰＷＭ信号Ｗのレベルの変化に対して、Ｗ相の上下アームを構成する２つのスイッチング素子は相補的にオンオフ動作する。

なお、複数のＰＷＭ信号Ｕ～Ｗがローレベルからハイレベルに転じるタイミングは、各相のデューティ比Ｕｄｕ，Ｖｄｕ，ＷｄｕとキャリアＣとが一致するタイミングよりも若干遅れたタイミングとなる。上下アームの短絡防止のためのデッドタイムが必要だからである。図４では、説明の便宜上デッドタイムの表記が省略される。以下では、複数のＰＷＭ信号Ｕ～Ｗのそれぞれを区別しない場合、「ＰＷＭ信号」と称する場合がある。

図４に示すように、複数のＰＷＭ信号Ｕ～Ｗのそれぞれの１周期Ｔｐｗｍにおいて、複数のＰＷＭ信号Ｕ～Ｗのそれぞれの変化点（ｔ１～ｔ６）は以下の通り定義される。

変化点ｔ１は、Ｗ相の下アームがオンからオフに転じるタイミング（Ｗ相の上アームがオフからオンに転じるタイミング）である。変化点ｔ２は、Ｖ相の下アームがオンからオフに転じるタイミング（Ｖ相の上アームがオフからオンに転じるタイミング）である。変化点ｔ３は、Ｕ相の下アームがオンからオフに転じるタイミング（Ｕ相の上アームがオフからオンに転じるタイミング）である。変化点ｔ４は、Ｕ相の下アームがオフからオンに転じるタイミング（Ｕ相の上アームがオンからオフに転じるタイミング）である。変化点ｔ５は、Ｖ相の下アームがオフからオンに転じるタイミング（Ｖ相の上アームがオンからオフに転じるタイミング）である。変化点ｔ６は、Ｗ相の下アームがオフからオンに転じるタイミング（Ｗ相の上アームがオンからオフに転じるタイミング）である。

本実施の形態では、ｔ２～ｔ３までの期間が第１電流検出タイミングＴｍ１、ｔ５～ｔ６までの期間が第２電流検出タイミングＴｍ２と定義されるが、第１電流検出タイミングＴｍ１及び第２電流検出タイミングＴｍ２の期間は、これらに限定されるものではない。

インバータ２３がＰＷＭ変調された３相交流を出力している状態では、電流検出部２７は、上アーム側のスイッチング素子２５Ｕ＋，２５Ｖ＋，２５Ｗ＋に対する通電パターンに応じて、特定の相の電流を検出できる。あるいは、インバータ２３がＰＷＭ変調された３相交流を出力している状態では、電流検出部２７は、下アーム側のスイッチング素子２５Ｕ－，２５Ｖ－，２５Ｗに対する通電パターンに応じて、特定の相の電流を検出してもよい。

例えば図４のように、通電時間Ｔ２１において、電流検出器２４の両端に発生する電圧の電圧値は、正の相電流Ｉｕ＋の電流値に対応する。通電時間Ｔ２１は、ｔ２からｔ３までの時間である。通電時間Ｔ２１は、Ｕ相下アームのスイッチング素子がオン、Ｖ相下アームのスイッチング素子がオフ、及びＷ相下アームのスイッチング素子がオフの状態の期間に相当する。従って、電流検出部２７は、通電時間Ｔ２１内の第１電流検出タイミングＴｍ１で検出信号Ｓｄを取得することによって、正の相電流Ｉｕ＋の電流値を検出できる。

電流検出タイミング調整部３４は、ＰＷＭ信号の内の１相が他の２相と異なる論理レベルに遷移する時（例えば、Ｕ相のＰＷＭ信号がＶ相及びＷ相と同じハイレベルからローレベルに遷移するタイミング：ｔ４）から、所定の遅延時間ｔｄ経過時に、第１電流検出タイミングＴｍ１を設定する。このとき、電流検出タイミング調整部３４は、通電時間Ｔ２１内に、第１電流検出タイミングＴｍ１を設定する。

遅延時間ｔｄは、下記（４）式により表される。Ｔdeadはデッドタイムである。Ｔringは、ＰＷＭ信号の変化時に伴い生じるリンギングが収束するまでに要する時間（リンギング収束時間）である。

ｔｄ＝Ｔdead＋Ｔring・・・（４）

また、例えば図４のように、通電時間Ｔ２２では、電流検出器２４の両端に発生する電圧の電圧値は、負の相電流Ｉｗ－の電流値に対応する。通電時間Ｔ２２は、ｔ５からｔ６までの時間である。通電時間Ｔ２２は、Ｕ相下アームのスイッチング素子がオン、Ｖ相下アームのスイッチング素子がオン、及びＷ相下アームのスイッチング素子がオフの状態の期間に相当する。従って、電流検出部２７は、通電時間Ｔ２２内の第２電流検出タイミングＴｍ２で検出信号Ｓｄを取得することによって、負の相電流Ｉｗ－の電流値を検出できる。

電流検出タイミング調整部３４は、ＰＷＭ信号の内の１相が他の２相と異なる論理レベルに遷移する時（例えばＶ相のＰＷＭ信号がＷ相と同じハイレベルから、Ｕ相と同じローレベルに遷移したことで、Ｗ相がＵ相及びＶ相と異なる論理レベルとなるタイミング：ｔ５）から所定の遅延時間ｔｄ経過時に第２電流検出タイミングＴｍ２を設定する。このとき、電流検出タイミング調整部３４は、通電時間Ｔ２２内に、第２電流検出タイミングＴｍ２を設定する。

同様に、電流検出部２７は、他の相電流の電流値も検出できる。

このように、３相のＰＷＭ信号を含む通電パターンに応じて相電流Ｉｕ，Ｉｖ，Ｉｗのうち、２相の相電流を順次検出して記憶すれば、３相分の電流を時分割で検出することが可能となる。３相の相電流の総和が零であることから、電流検出部２７は、３相変調の場合、３相の相電流うち２相の相電流を検出できれば、残り１相の相電流も検出できる。

ここで、デューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの大小関係が変化した場合、第１ＰＷＭ信号、第２ＰＷＭ信号及び第３ＰＷＭ信号のそれぞれのオンデューティが変化する。デューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの大小関係が変化する様子の具体例は後述する。第１ＰＷＭ信号は、例えばＵ相の下アームスイッチング素子を駆動するＰＷＭ信号である。第２ＰＷＭ信号は、例えばＶ相の下アームスイッチング素子を駆動するＰＷＭ信号である。第３ＰＷＭ信号は、例えばＷ相の下アームスイッチング素子を駆動するＰＷＭ信号である。

実施の形態１に係るモータ制御装置１００－１は、デューティ比Ｕｄｕ，Ｖｄｕ，Ｗｄｕの大小関係が変化したことによって、キャリアのアップカウント期間及びダウンカウント期間の一方に閾値以上の通電時間が存在し、かつ、アップカウント期間及びダウンカウント期間の他方に閾値未満の通電時間が存在する場合でも、第１ＰＷＭ信号、第２ＰＷＭ信号及び第３ＰＷＭ信号の何れかのオン時間を分割して、閾値未満の通電時間に割り当てるように構成されている。

図５は本発明の実施の形態１に係るパルス位相調整の動作を説明するための第１図である。図６は本発明の実施の形態１に係るパルス位相調整の動作を説明するための第２図である。

図５に示されるようにデューティ比Ｖｄｕが変化することによって、Ｕ相のＰＷＭ信号のオン期間が変化すると、この場合でも、通電時間Ｔ２２が確保されるため、電流検出タイミング調整部３４は、ダウンカウント期間における通電時間Ｔ２２に第２電流検出タイミングＴｍ２を設定する。しかしながら、通電時間Ｔ２１が狭くなり例えば遅延時間ｔｄ未満になると、アップカウント期間における通電時間Ｔ２１を確保することができなくなる。

本実施の形態に係るモータ制御装置１００－１は、デューティ比Ｖｄｕなどが変化して、アップカウント期間又はダウンカウント期間において、通電時間Ｔ２１又は通電時間Ｔ２２が確保できなくなる場合でも、ＰＷＭ信号を分割（パルス位相調整）することによって、通電時間を確保することができるように構成されている。

図６には、パルス分割を実施する様子が示される。図６の例では、（１）Ｖ相のＰＷＭ信号のハイレベル期間を第１信号Ｓｉｇ１と第２信号Ｓｉｇ２を分けて、（２）第２信号２が進み位相側に移動されることによって、通電時間Ｔ２１が確保される。

次にモータ制御装置１００－１の動作を説明する。図７はモータ制御装置１００－１の動作を示すフローチャートである。本実施の形態では、キャリアＣのボトムの位相ｔａのタイミング毎に、図７に示すＰＷＭカウンタ割込み処理が発生する。

ステップＳ１０において、ＰＷＭ信号生成部３２は、パルス位相調整処理を行う。パルス位相調整処理の詳細は後述する。

ステップＳ１１において、電流検出部２７はＵ，Ｖ，Ｗ各相の相電流Ｉｕ，Ｉｖ，Ｉｗを検出する。電流検出部２７が検出信号Ｓｄを取得する電流検出割込み処理（例えば、検出信号ＳｄをＡＤ変換する割込み処理）は、図７に示す処理とは別に（図８、９参照）、キャリアＣの１周期Ｔｐｗｍ内で２回実行される。

図８は第１電流検出処理の一例を示すフローチャートである。電流検出タイミング調整部３４は、アップダウンカウンタ１２のカウント値が、ｔ２から遅延時間ｔｄ経過した時に相当する値に一致すると、第１電流検出タイミングＴｍ１の設定レジスタをアサートする。電流検出部２７は、第１電流検出タイミングＴｍ１の設定レジスタがアサートされると、検出信号ＳｄをＡＤ変換器により取得し（ステップＳ４１）、その検出信号Ｓｄの取得値を第１取得レジスタに格納する。

図９は第２電流検出処理の一例を示すフローチャートである。電流検出タイミング調整部３４は、アップダウンカウンタ１２のカウント値が、ｔ５から遅延時間ｔｄ経過した時に相当する値に一致すると、第２電流検出タイミングＴｍ２の設定レジスタをアサートする。電流検出部２７は、第２電流検出タイミングＴｍ２の設定レジスタがアサートされると、検出信号ＳｄをＡＤ変換器により取得し（ステップＳ５１）、その検出信号Ｓｄの取得値を第２取得レジスタに格納する。

電流検出部２７は、第１取得レジスタ及び第２取得レジスタにそれぞれ格納された検出信号Ｓｄの設定値に基づいて、３相電流Ｉｕ，Ｉｖ，Ｉｗを検出する。

ベクトル制御部３０は、電流検出部２７により検出される３相電流Ｉｕ，Ｉｖ，Ｉｗの電流算出値に基づいて、ＰＩ制御等の電流制御を行い（ステップＳ１３）、各相の相電圧指令Ｖｕ*，Ｖｖ*，Ｖｗ*（制御量）を算出する（ステップＳ１４）。

ステップＳ１５にて、デューティ比設定部３１は、ステップＳ１４で算出された各相の相電圧指令Ｖｕ*，Ｖｖ*，Ｖｗ*に基づいて、各相のデューティ比を設定する。そして、ステップＳ１６にて、ＰＷＭ信号生成部３２は、デューティ比設定部３１により設定された各相のデューティ比に基づいて、複数の通電パターンのうちどの通電パターンによってインバータ２３の通電を制御するのかを判定する。

次にパルス位相調整処理の動作を説明する。図１０はパルス位相調整処理の動作を説明するためのフローチャートである。

ＰＷＭ信号生成部３２には、以下に示す第１から第６の通電パターンが設定されている。第１から第６の通電パターンは、キャリアＣの基準位相ｔｂ（図４参照）を中心に位相遅れ側と位相進み側の両側に拡がる各相のＰＷＭ信号のオン幅の大小関係によって区分けされている。例えば、第１通電パターンは、オン幅が、Ｕ相、Ｖ相、Ｗ相の順番で、小中大となっている（Ｗ相のオン幅＞Ｖ相のオン幅＞Ｕ相のオン幅）。第２から第６通電パターンは、それぞれ、オン幅が、Ｕ相、Ｖ相、Ｗ相の順番で、小大中、中小大、中大小、大中小、大小中となっている。

第１通電パターンを満たしている場合（ステップＳ１１１，Ｙｅｓ）、ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄであるか否かを判定する（ステップＳ１１２）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄである場合（ステップＳ１１２，Ｙｅｓ）、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１１３）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄでない場合（ステップＳ１１２，Ｎｏ）、ステップＳ１１４の処理を行う。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄである場合（ステップＳ１１４，Ｙｅｓ）、ステップＳ１１５のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１１６）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄでない場合（ステップＳ１１４，Ｎｏ）、Ｔ２１＜ｔｄ、かつ、Ｔ２２≧ｔｄであると判定して、ステップＳ１１７のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１１８）。

ＰＷＭ信号生成部３２は、第１通電パターンを満たしていない場合（ステップＳ１１１，Ｎｏ）、ステップＳ１２１の処理を行う。

第２通電パターンを満たしている場合（ステップＳ１２１，Ｙｅｓ）、ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄであるか否かを判定する（ステップＳ１２２）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄである場合（ステップＳ１２２，Ｙｅｓ）、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１２３）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄでない場合（ステップＳ１２２，Ｎｏ）、ステップＳ１２４の処理を行う。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄである場合（ステップＳ１２４，Ｙｅｓ）、ステップＳ１２５のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１２６）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄでない場合（ステップＳ１２４，Ｎｏ）、Ｔ２１＜ｔｄ、かつ、Ｔ２２≧ｔｄであると判定して、ステップＳ１２７のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１２８）。

ＰＷＭ信号生成部３２は、第２通電パターンを満たしていない場合（ステップＳ１２１，Ｎｏ）、ステップＳ１３１の処理を行う。

第３通電パターンを満たしている場合（ステップＳ１３１，Ｙｅｓ）、ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄであるか否かを判定する（ステップＳ１３２）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄである場合（ステップＳ１３２，Ｙｅｓ）、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１３３）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄでない場合（ステップＳ１３２，Ｎｏ）、ステップＳ１３４の処理を行う。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄである場合（ステップＳ１３４，Ｙｅｓ）、ステップＳ１３５のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１３６）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄでない場合（ステップＳ１３４，Ｎｏ）、Ｔ２１＜ｔｄ、かつ、Ｔ２２≧ｔｄであると判定して、ステップＳ１３７のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１３８）。

ＰＷＭ信号生成部３２は、第３通電パターンを満たしていない場合（ステップＳ１３１１，Ｎｏ）、ステップＳ１４１の処理を行う。

第４通電パターンを満たしている場合（ステップＳ１４１，Ｙｅｓ）、ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄであるか否かを判定する（ステップＳ１４２）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄである場合（ステップＳ１４２，Ｙｅｓ）、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１４３）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄでない場合（ステップＳ１４２，Ｎｏ）、ステップＳ１４４の処理を行う。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄである場合（ステップＳ１４４，Ｙｅｓ）、ステップＳ１４５のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１４６）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄでない場合（ステップＳ１４４，Ｎｏ）、Ｔ２１＜ｔｄ、かつ、Ｔ２２≧ｔｄであると判定して、ステップＳ１４７のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１４８）。

ＰＷＭ信号生成部３２は、第４通電パターンを満たしていない場合（ステップＳ１４１１，Ｎｏ）、ステップＳ１５１の処理を行う。

第５通電パターンを満たしている場合（ステップＳ１５１，Ｙｅｓ）、ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄであるか否かを判定する（ステップＳ１５２）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄである場合（ステップＳ１５２，Ｙｅｓ）、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１５３）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄでない場合（ステップＳ１５２，Ｎｏ）、ステップＳ１５４の処理を行う。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄである場合（ステップＳ１５４，Ｙｅｓ）、ステップＳ１５５のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１５６）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄでない場合（ステップＳ１５４，Ｎｏ）、Ｔ２１＜ｔｄ、かつ、Ｔ２２≧ｔｄであると判定して、ステップＳ１５７のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１５８）。

ＰＷＭ信号生成部３２は、第５通電パターンを満たしていない場合（ステップＳ１５１，Ｎｏ）、第６通電パターンを満たしているものと判断して、ステップＳ１６２の処理を行う。

ＰＷＭ信号生成部３２は、ステップＳ１６２において、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄであるか否かを判定する。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄである場合（ステップＳ１６２，Ｙｅｓ）、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１６３）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２≧ｔｄでない場合（ステップＳ１６２，Ｎｏ）、ステップＳ１６４の処理を行う。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄである場合（ステップＳ１６４，Ｙｅｓ）、ステップＳ１６５のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１６６）。

ＰＷＭ信号生成部３２は、Ｔ２１≧ｔｄ、かつ、Ｔ２２＜ｔｄでない場合（ステップＳ１６４，Ｎｏ）、Ｔ２１＜ｔｄ、かつ、Ｔ２２≧ｔｄであると判定して、ステップＳ１６７のパルス分割を行い、Ｔ２１にＴｍ１を設定し、Ｔ２２にＴｍ２を設定する（ステップＳ１６８）。

なお、本実施の形態のＰＷＭ信号生成部３２は、各相で共通の一つのキャリアＣを用いて、各相のＰＷＭ信号を生成する。すなわち、本実施の形態は、各相のそれぞれに対応するキャリアＣを生成する態様ではない。さらに、本実施の形態では、位相ｔｂを中心とする左右対称の三角波をキャリアＣとしているため、各相のＰＷＭ信号の波形生成の回路構成を簡素化できる。アップダウンカウンタ１２は、位相ｔａまでダウンカウント中であり、位相ｔａから位相ｔｂまでアップカウント中であり、位相ｔｂからダウンカウント中である。このように、カウントアップ期間とカウントダウン期間とが繰り返される。

なお、本実施の形態では、第１ＰＷＭ信号がＵ相のＰＷＭ信号、第２ＰＷＭ信号がＶ相のＰＷＭ信号、第３ＰＷＭ信号がＷ相のＰＷＭ信号として説明したが、第１ＰＷＭ信号、第２ＰＷＭ信号、第３ＰＷＭ信号の種類はこれらに限定されるものではない。

以上に説明したように実施の形態１に係るモータ制御装置１００－１は、第１ＰＷＭ信号、第２ＰＷＭ信号及び第３ＰＷＭ信号に基づいてモータを駆動するインバータと、前記インバータの直流側に流れる電流の電流値に対応する検出信号を出力する１つの電流検出器と、前記検出信号を取得することによって、前記モータに流れる各相の相電流を検出する電流検出部と、前記各相の相電流の検出値に基づいて、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号のデューティ比を設定するデューティ比設定部と、前記デューティ比の設定値を、レベルが周期的に増減するキャリアのレベルと比較することによって、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号を生成するＰＷＭ信号生成部と、を備え、前記ＰＷＭ信号生成部は、前記キャリアのアップカウント期間及びダウンカウント期間の一方に閾値以上の通電時間が存在し、かつ、前記アップカウント期間及び前記ダウンカウント期間の他方に前記閾値未満の通電時間が存在する場合、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号の何れかのオン時間を分割して、分割したオン時間を、前記閾値未満の通電時間に割り当てるように構成されている。

このように、第１ＰＷＭ信号、第２ＰＷＭ信号及び第３ＰＷＭ信号の何れかのオン時間を分割して、分割したオン時間を、閾値未満の通電時間に割り当てることによって、通電時間Ｔ１１，Ｔ２１を確保することができ、相電流を精度良く検出可能となる。

また、２相のうち一方の相電流を検出するための通電時間Ｔ１１と他方の相電流を検出するための通電時間Ｔ２１とが、キャリアＣの１周期の前半の半周期期間と後半の半周期期間とに分かれている。そのため、キャリアＣの半周期期間に２回の取得タイミングがある場合に比べて、取得タイミングＡと取得タイミングＢとの間の時間間隔（割込み処理の時間間隔）に余裕ができる。この余裕により、処理能力が比較的低いＣＰＵを使用しても、取得タイミングが遅延することを抑制することができる。

以上、モータ制御装置、モータシステム及びモータ制御方法を実施の形態により説明したが、本発明は上記の実施の形態に限定されるものではない。他の実施の形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

１－１ モータシステム、４ モータ、１２ アップダウンカウンタ、１３ 比較器、１４ 比較器、１５ フリップフロップ、１６ 比較器、１７ 比較器、１８ 比較器、２１ 直流電源、２２ａ 正側母線、２２ｂ 負側母線、２３ インバータ、２４ 電流検出器、２５Ｕ スイッチング素子、２５Ｖ スイッチング素子、２５Ｗ スイッチング素子、２７ 電流検出部、２７Ａ 電流検出部、３０ ベクトル制御部、３１ デューティ比設定部、３２ ＰＷＭ信号生成部、３３ 駆動回路、３４ 電流検出タイミング調整部、３５ 通電パターン生成部、３６ クロック発生部、３７ キャリア発生部、１００－１ モータ制御装置、１０８ ＰＷＭ回路、１０９ 割込コントローラ。

Claims (3)

1. 第１ＰＷＭ信号、第２ＰＷＭ信号及び第３ＰＷＭ信号に基づいてモータを駆動するインバータ部と、
   前記インバータ部の直流側に流れる電流の電流値に対応する検出信号を出力する１つの電流検出器と、
   前記検出信号を取得することによって、前記モータに流れる各相の相電流を検出する電流検出部と、
   前記各相の相電流の検出値に基づいて、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号のデューティ比を設定するデューティ比設定部と、
   前記デューティ比の設定値を、レベルが周期的に増減するキャリアのレベルと比較することによって、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号を生成するＰＷＭ信号生成部と、
   を備え、
   前記ＰＷＭ信号生成部は、前記キャリアのアップカウント期間及びダウンカウント期間の一方に閾値以上の通電時間が存在し、かつ、前記アップカウント期間及び前記ダウンカウント期間の他方に前記閾値未満の通電時間が存在する場合、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号の何れかのオン時間を分割して、分割したオン時間を、前記閾値未満の通電時間に割り当てるモータ制御装置。
2. 請求項１に記載のモータ制御装置と
   前記モータと、
   を備えるモータシステム。
3. モータを制御するモータ制御装置で実行されるモータ制御方法であって、
   １つの電流検出器を用いて、第１ＰＷＭ信号、第２ＰＷＭ信号及び第３ＰＷＭ信号に基づいてモータを駆動するインバータ部の直流側に流れる電流の電流値に対応する検出信号を出力するステップと、
   前記検出信号を取得することによって、前記モータに流れる各相の相電流を検出するステップと、
   前記各相の相電流の検出値に基づいて、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号のデューティ比を設定するステップと、
   前記デューティ比の設定値を、レベルが周期的に増減するキャリアのレベルと比較することによって、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号を生成するステップと、
   前記キャリアのアップカウント期間及びダウンカウント期間の一方に閾値以上の通電時間が存在し、かつ、前記アップカウント期間及び前記ダウンカウント期間の他方に前記閾値未満の通電時間が存在する場合、前記第１ＰＷＭ信号、前記第２ＰＷＭ信号及び前記第３ＰＷＭ信号の何れかのオン時間を分割して、分割したオン時間を、前記閾値未満の通電時間に割り当てるステップと、
   を含むモータ制御方法。

Images