KR101929635B1

KR101929635B1 - 표면 처리 금속재, 캐리어 부착 금속박, 커넥터, 단자, 적층체, 실드 테이프, 실드재, 프린트 배선판, 금속 가공 부재, 전자 기기, 및 프린트 배선판의 제조 방법

Info

Publication number: KR101929635B1
Application number: KR1020167002129A
Authority: KR
Inventors: 히데타 아라이; 료 후쿠치; 사토루 모리오카; 나오히코 에라
Original assignee: 제이엑스금속주식회사
Priority date: 2013-08-29
Filing date: 2014-08-29
Publication date: 2018-12-14
Also published as: JP6196985B2; TWI569954B; KR20160052528A; JP6498089B2; WO2015030209A1; CN105612274B; PH12016500404A1; JP2016029215A; TW201518078A; US20160212836A1; JPWO2015030209A1; MY176312A; CN105612274A

Abstract

열의 흡수성 및 방열성이 양호한 표면 처리 금속재를 제공한다. 표면 처리 금속재는, 금속재의 열전도율이 32 W/(m·K) 이상이고, 표면의 JIS Z 8730 에 근거하는 색차 (ΔL) 가 ΔL ≤ -40 을 만족한다.

Description

표면 처리 금속재, 캐리어 부착 금속박, 커넥터, 단자, 적층체, 실드 테이프, 실드재, 프린트 배선판, 금속 가공 부재, 전자 기기, 및 프린트 배선판의 제조 방법{SURFACE-TREATED METAL MATERIAL, CARRIER-ATTACHED METAL FOIL, CONNECTOR, TERMINAL, LAMINATED ARTICLE, SHIELD TAPE, SHIELD MATERIAL, PRINTED WIRING BOARD, WORKED METAL MEMBER, ELECTRONIC DEVICE, AND METHOD FOR MANUFACTURING PRINTED WIRING BOARD}

본 발명은, 표면 처리 금속재, 캐리어 부착 금속박, 커넥터, 단자, 적층체, 실드 테이프, 실드재, 프린트 배선판, 금속 가공 부재, 전자 기기, 및 프린트 배선판의 제조 방법에 관한 것이다.

최근, 전자 기기의 소형화, 고정세화에 수반하여, 사용되는 전자 부품의 발열에 의한 고장 등이 문제가 되고 있다. 특히, 성장이 현저한 전기 자동차나 하이브리드 전기 자동차에서 사용되는 전자 부품에는, 배터리부의 커넥터 등 현저하게 높은 전류가 흐르는 부품이 있어, 통전시 전자 부품의 발열이 문제가 되고 있다. 또, 스마트 폰 타블렛이나 타블렛 PC 의 액정에는 액정 프레임이라 불리는 방열판이 이용되고 있다. 이 방열판에 의해 주변에 배치된 액정 부품, IC 칩 등으로부터의 열을 외부로 방출하여, 전자 부품의 고장 등을 억제하고 있다.

일본 공개특허공보 평07-094644호 일본 공개특허공보 평08-078461호

그러나, 상기 서술한 바와 같이 최근 전자 기기의 변화에 의해, 종래의 액정 프레임에서는 액정 부품, IC 칩 등으로부터의 열전도에 의한 열, 복사열, 대류열 등을 양호하게 흡수하고, 또한 흡수한 열이 정체되지 않도록 외부로 양호하게 방출하는 기능에 대해 만족할 수 없게 되고 있다.

그래서, 본 발명은 열의 흡수성 및 방열성이 양호한 표면 처리 금속재를 제공하는 것을 과제로 한다.

본 발명자는 예의 연구를 거듭한 결과, 소정의 열전도율을 갖는 금속재에 표면 처리를 실시해, 당해 금속재 표면의 색차를 제어함으로써, 열의 흡수성 및 방열성이 양호한 표면 처리 금속재를 제공할 수 있는 것을 알아냈다.

이상의 지견을 기초로 하여 완성된 본 발명은 일측면에 있어서, 금속재의 열전도율이 32 W/(m·K) 이상이고,

표면의 JIS Z 8730 에 근거하는 색차 (ΔL) 가 ΔL ≤ -40 을 만족하는 표면 처리 금속재이다.

본 발명의 표면 처리 금속재는 일실시형태에 있어서, 표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δa) 에 대해,

Δa ≤ 0.23 인 경우에는 ΔL ≤ -40 을 만족하고,

0.23 < Δa ≤ 2.8 인 경우에는 ΔL ≤ -8.5603 × Δa - 38.0311 을 만족하고,

2.8 < Δa 인 경우에는 ΔL ≤ -62 를 만족한다.

본 발명의 표면 처리 금속재는 다른 일실시형태에 있어서, 표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δb) 에 대해,

Δb ≤ -0.68 인 경우에는 ΔL ≤ -40 을 만족하고,

-0.68 < Δb ≤ 0.83 인 경우에는 ΔL ≤ -2.6490 × Δb - 41.8013 을 만족하고,

0.83 < Δb ≤ 1.2 인 경우에는 ΔL ≤ -48.6486 × Δb - 3.6216 을 만족하고,

1.2 < Δb 인 경우에는 ΔL ≤ -62 를 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δa) 에 대해,

Δa ≤ 0.23 인 경우에는 ΔL ≤ -40 을 만족하고,

2.8 < Δa 인 경우에는 ΔL ≤ -62 를 만족하고,

표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δb) 에 대해,

Δb ≤ -0.68 인 경우에는 ΔL ≤ -40 을 만족하고,

1.2 < Δb 인 경우에는 ΔL ≤ -62 를 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 색차 (ΔL) 가 ΔL ≤ -45 를 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 색차 (ΔL) 가 ΔL ≤ -55 를 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 색차 (ΔL) 가 ΔL ≤ -60 을 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 색차 (ΔL) 가 ΔL ≤ -65 를 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 색차 (ΔL) 가 ΔL ≤ -68 을 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 색차 (ΔL) 가 ΔL ≤ -70 을 만족한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 금속재가 방열용 금속재이다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 금속을 함유하는 표면 처리층을 갖는다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 조화 (粗化) 처리층을 포함하는 표면 처리층을 갖는다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 60 도 광택도가 10 ∼ 80 ％ 이다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 60 도 광택도가 10 ％ 미만이다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 크롬층 혹은 크로메이트층, 및/또는 실란 처리층을 포함하는 표면 처리층을 갖는다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 금속재가 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금족, 백금족 합금, 크롬, 크롬 합금, 마그네슘, 마그네슘 합금, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금, 납, 납 합금, 탄탈, 탄탈 합금, 주석, 주석 합금, 인듐, 인듐 합금, 아연, 또는 아연 합금으로 형성되어 있다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 금속재가 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 아연, 또는 아연 합금으로 형성되어 있다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 금속재가 인청동, 코르손 합금, 단동, 황동, 양은 또는 기타 구리 합금으로 형성되어 있다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 금속재가 금속 스트립, 금속판, 또는 금속박이다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 표면 처리층의 표면에 수지층을 구비한다.

본 발명의 표면 처리 금속재는 또 다른 일실시형태에 있어서, 상기 수지층이 유전체를 포함한다.

본 발명은 다른 일측면에 있어서, 캐리어의 일방의 면, 또는 양방의 면에 중간층, 극박 금속층을 이 순서로 갖는 캐리어 부착 금속박으로서, 상기 극박 금속층이 본 발명의 표면 처리 금속재인 캐리어 부착 금속박이다.

본 발명의 캐리어 부착 금속박은 일실시형태에 있어서, 상기 캐리어의 일방의 면에 상기 중간층, 상기 극박 금속층을 이 순서로 갖고, 상기 캐리어의 타방의 면에 조화 처리층을 갖는다.

본 발명의 캐리어 부착 금속박은 다른 일실시형태에 있어서, 상기 극박 금속층이 극박 구리층이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 금속재를 사용한 커넥터이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 금속재를 사용한 단자이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 금속재 또는 본 발명의 캐리어 부착 금속박과 수지 기판을 적층하여 제조한 적층체이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 적층체를 구비한 실드 테이프 또는 실드재이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 적층체를 구비한 프린트 배선판이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 금속재 또는 본 발명의 캐리어 부착 금속박을 사용한 금속 가공 부재이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 표면 처리 금속재 또는 본 발명의 캐리어 부착 금속박을 사용한 전자 기기이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 금속박과 절연 기판을 준비하는 공정,

상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정,

상기 캐리어 부착 금속박과 절연 기판을 적층한 후에, 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정을 거쳐 금속 피복 적층판을 형성하고,

그 후 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명은 또 다른 일측면에 있어서, 본 발명의 캐리어 부착 금속박의 상기 극박 금속층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,

상기 회로가 매몰되도록 상기 캐리어 부착 금속박의 상기 극박 금속층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,

상기 수지층 상에 회로를 형성하는 공정,

상기 수지층 상에 회로를 형성한 후에 상기 캐리어 또는 상기 극박 금속층을 박리시키는 공정, 및

상기 캐리어 또는 상기 극박 금속층을 박리시킨 후에, 상기 극박 금속층 또는 상기 캐리어를 제거함으로써 상기 극박 금속층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는 프린트 배선판의 제조 방법이다.

본 발명에 의하면, 열의 흡수성 및 방열성이 양호한 표면 처리 금속재를 제공할 수 있다.

도 1 의 (A) 는 실시예에서 제작한 실드 박스의 상면 모식도이다. (B) 는 실시예에서 제작한 실드 박스의 단면 모식도이다.
도 2 는 실시예 및 비교예에 관련된 Δa-ΔL 그래프이다.
도 3 은 실시예 및 비교예에 관련된 Δb-ΔL 그래프이다.

[표면 처리 금속재의 형태 및 제조 방법]

본 발명에 있어서 사용하는 금속재로는, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금족, 백금족 합금, 크롬, 크롬 합금, 마그네슘, 마그네슘 합금, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금, 납, 납 합금, 탄탈, 탄탈 합금, 주석, 주석 합금, 인듐, 인듐 합금, 아연, 또는 아연 합금 등이고 또한 열전도율이 32 W/(m·K) 이상인 금속재를 들 수 있고, 또한 공지된 금속 재료이고 또한 열전도율이 32 W/(m·K) 이상인 금속 재료도 사용할 수 있다. 또, JIS 규격이나 CDA 등에 의해 규격되어 있는 금속 재료이고 또한 열전도율이 32 W/(m·K) 이상인 금속 재료도 사용할 수 있다.

구리로는, 전형적으로는 JIS H 0500 이나 JIS H 3100 에 규정된 인 탈산 구리 (JIS H 3100 합금 번호 C1201, C1220, C1221), 무산소동 (JIS H 3100 합금 번호 C1020) 및 터프피치동 (JIS H 3100 합금 번호 C1100), 전해 동박 등의 95 질량％ 이상, 보다 바람직하게는 99.90 질량％ 이상의 순도의 구리를 들 수 있다. Sn, Ag, Au, Co, Cr, Fe, In, Ni, P, Si, Te, Ti, Zn, B, Mn 및 Zr 중 1 종 이상을 합계로 0.001 ∼ 4.0 질량％ 함유하는 구리 또는 구리 합금으로 할 수도 있다.

구리 합금으로는, 추가로 인청동, 코르손 합금, 단동, 황동, 양은, 기타 구리 합금 등을 들 수 있다. 또, 구리 또는 구리 합금으로는 JIS H 3100 ∼ JIS H 3510, JIS H 5120, JIS H 5121, JIS C 2520 ∼ JIS C 2801, JIS E 2101 ∼ JIS E 2102 에 규격되어 있는 구리 또는 구리 합금도 본 발명에 사용할 수 있다. 또한, 본 명세서에 있어서는 특별히 기재하지 않는 한은, 금속의 규격을 나타내기 위해 예시한 JIS 규격은 2001년도판의 JIS 규격을 의미한다.

인청동은 전형적으로는, 인청동이란 구리를 주성분으로 하고 Sn 및 이것보다 적은 질량의 P 를 함유하는 구리 합금을 가리킨다. 일례로서, 인청동은 Sn 을 3.5 ∼ 11 질량％, P 를 0.03 ∼ 0.35 질량％ 함유하고, 잔부 구리 및 불가피적 불순물로 이루어지는 조성을 갖는다. 인청동은 Ni, Zn 등의 원소를 합계로 1.0 질량％ 이하 함유해도 된다.

코르손 합금은 전형적으로는 Si 와 화합물을 형성하는 원소 (예를 들어, Ni, Co 및 Cr 중 어느 1 종 이상) 가 첨가되고, 모상 (母相) 중에 제 2 상 입자로서 석출되는 구리 합금을 말한다. 일례로서 코르손 합금은 Ni 를 0.5 ∼ 4.0 질량％, Si 를 0.1 ∼ 1.3 질량％ 함유하고, 잔부 구리 및 불가피적 불순물로 구성되는 조성을 갖는다. 다른 일례로서, 코르손 합금은 Ni 를 0.5 ∼ 4.0 질량％, Si 를 0.1 ∼ 1.3 질량％, Cr 을 0.03 ∼ 0.5 질량％ 함유하고, 잔부 구리 및 불가피적 불순물로 구성되는 조성을 갖는다. 또 다른 일례로서, 코르손 합금은 Ni 를 0.5 ∼ 4.0 질량％, Si 를 0.1 ∼ 1.3 질량％, Co 를 0.5 ∼ 2.5 질량％ 함유하고, 잔부 구리 및 불가피적 불순물로 구성되는 조성을 갖는다. 또 다른 일례로서, 코르손 합금은 Ni 를 0.5 ∼ 4.0 질량％, Si 를 0.1 ∼ 1.3 질량％, Co 를 0.5 ∼ 2.5 질량％, Cr 을 0.03 ∼ 0.5 질량％ 함유하고, 잔부 구리 및 불가피적 불순물로 구성되는 조성을 갖는다. 또 다른 일례로서, 코르손 합금은 Si 를 0.2 ∼ 1.3 질량％, Co 를 0.5 ∼ 2.5 질량％ 함유하고, 잔부 구리 및 불가피적 불순물로 구성되는 조성을 갖는다. 코르손 합금에는 임의로 기타 원소 (예를 들어, Mg, Sn, B, Ti, Mn, Ag, P, Zn, As, Sb, Be, Zr, Al 및 Fe) 가 첨가되어도 된다. 이들 기타 원소는 총계로 5.0 질량％ 정도까지 첨가하는 것이 일반적이다. 예를 들어, 또 다른 일례로서 코르손 합금은 Ni 를 0.5 ∼ 4.0 질량％, Si 를 0.1 ∼ 1.3 질량％, Sn 을 0.01 ∼ 2.0 질량％, Zn 을 0.01 ∼ 2.0 질량％ 함유하고, 잔부 구리 및 불가피적 불순물로 구성되는 조성을 갖는다.

본 발명에 있어서 단동이란, 구리와 아연의 합금이고 아연을 1 ∼ 20 질량％, 보다 바람직하게는 아연을 1 ∼ 10 질량％ 함유하는 구리 합금을 말한다. 또, 단동은 주석을 0.1 ∼ 1.0 질량％ 함유해도 된다.

본 발명에 있어서 황동이란, 구리와 아연의 합금이고, 특히 아연을 20 질량％ 이상 함유하는 구리 합금을 말한다. 아연의 상한은 특별히는 한정되지 않지만 60 질량％ 이하, 바람직하게는 45 질량％ 이하, 혹은 40 질량％ 이하이다.

본 발명에 있어서, 양은이란 구리를 주성분으로 하고, 구리를 60 질량％ 내지 75 질량％, 니켈을 8.5 질량％ 내지 19.5 질량％, 아연을 10 질량％ 내지 30 질량％ 함유하는 구리 합금을 말한다.

본 발명에 있어서, 기타 구리 합금이란 Zn, Sn, Ni, Mg, Fe, Si, P, Co, Mn, Zr, Ag, B, Cr 및 Ti 중 1 종 또는 2 종 이상을 합계로 8.0 ％ 이하 함유하고, 잔부가 불가피적 불순물과 구리로 이루어지는 구리 합금을 말한다.

알루미늄 및 알루미늄 합금으로는, 예를 들어 Al 을 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 4000 ∼ JIS H 4180, JIS H 5202, JIS H 5303 혹은 JIS Z 3232 ∼ JIS Z 3263 에 규격되어 있는 알루미늄 및 알루미늄 합금을 사용할 수 있다. 예를 들어, JIS H 4000 에 규격되어 있는 알루미늄의 합금 번호 1085, 1080, 1070, 1050, 1100, 1200, 1N00, 1N30 으로 대표되는, Al : 99.00 질량％ 이상의 알루미늄 또는 그 합금 등을 사용할 수 있다.

니켈 및 니켈 합금으로는, 예를 들어 Ni 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 4541 ∼ JIS H 4554, JIS H 5701 또는 JIS G 7604 ∼ JIS G 7605, JIS C 2531 에 규격되어 있는 니켈 또는 니켈 합금을 사용할 수 있다. 또, 예를 들어 JIS H 4551 에 기재된 합금 번호 NW2200, NW2201 로 대표되는, Ni : 99.0 질량％ 이상의 니켈 또는 그 합금 등을 사용할 수 있다.

철 합금으로는, 예를 들어 연강, 탄소강, 철니켈 합금, 강 등을 사용할 수 있다. 예를 들어 JIS G 3101 ∼ JIS G 7603, JIS C 2502 ∼ JIS C 8380, JIS A 5504 ∼ JIS A 6514 또는 JIS E 1101 ∼ JIS E 5402-1 에 기재되어 있는 철 또는 철 합금을 사용할 수 있다. 연강은, 탄소가 0.15 질량％ 이하인 연강을 사용할 수 있고, JIS G 3141 에 기재된 연강 등을 사용할 수 있다. 철니켈 합금은 Ni 를 35 ∼ 85 질량％ 함유하고, 잔부가 Fe 및 불가피 불순물로 이루어지며, 구체적으로는 JIS C 2531 에 기재된 철니켈 합금 등을 사용할 수 있다.

아연 및 아연 합금으로는, 예를 들어 Zn 을 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 2107 ∼ JIS H 5301 에 기재되어 있는 아연 또는 아연 합금을 사용할 수 있다.

납 및 납 합금으로는, 예를 들어 Pb 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 4301 ∼ JIS H 4312, 또는 JIS H 5601 에 규격되어 있는 납 또는 납 합금을 사용할 수 있다.

마그네슘 및 마그네슘 합금으로는, 예를 들어 Mg 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 4201 ∼ JIS H 4204, JIS H 5203 ∼ JIS H 5303, JIS H 6125 에 규격되어 있는 마그네슘 및 마그네슘 합금을 사용할 수 있다.

텅스텐 및 텅스텐 합금으로는, 예를 들어 W 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 4463 에 규격되어 있는 텅스텐 및 텅스텐 합금을 사용할 수 있다.

몰리브덴 및 몰리브덴 합금으로는, 예를 들어 Mo 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다.

탄탈 및 탄탈 합금으로는, 예를 들어 Ta 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 4701 에 규격되어 있는 탄탈 및 탄탈 합금을 사용할 수 있다.

주석 및 주석 합금으로는, 예를 들어 Sn 을 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다. 예를 들어, JIS H 5401 에 규격되어 있는 주석 및 주석 합금을 사용할 수 있다.

인듐 및 인듐 합금으로는, 예를 들어 In 을 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다.

크롬 및 크롬 합금으로는, 예를 들어 Cr 을 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다.

은 및 은 합금으로는, 예를 들어 Ag 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다.

금 및 금 합금으로는, 예를 들어 Au 를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다.

백금족이란 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 백금의 총칭이다. 백금족 및 백금족 합금으로는, 예를 들어 Pt, Os, Ru, Pd, Ir 및 Rh 의 원소군에서 선택되는 적어도 1 종 이상의 원소를 40 질량％ 이상 함유하거나 혹은 80 질량％ 이상 함유하거나 혹은 99.0 질량％ 이상 함유하는 것을 사용할 수 있다.

본 발명 금속재의 열전도율은 32 W/(m·K) 이상이다. 금속재의 열전도율이 32 W/(m·K) 이상이면, 발열체로부터 흡수한 열전도에 의한 열, 복사열, 대류열 등을 일부분에 집중시키지 않고 금속재 전체에 전하여, 외부로 방출하는 것이 용이해진다. 본 발명 금속재의 열전도율은 50 W/(m·K) 이상인 것이 바람직하고, 70 W/(m·K) 이상인 것이 보다 바람직하며, 90 W/(m·K) 이상인 것이 더욱 더 바람직하고, 150 W/(m·K) 이상인 것이 더욱 더 바람직하며, 170 W/(m·K) 이상인 것이 더욱 더 바람직하고, 210 W/(m·K) 이상인 것이 더욱 더 바람직하며, 230 W/(m·K) 이상인 것이 더욱 더 바람직하고, 250 W/(m·K) 이상인 것이 더욱 더 바람직하며, 270 W/(m·K) 이상인 것이 더욱 더 바람직하고, 300 W/(m·K) 이상인 것이 더욱 더 바람직하며, 350 W/(m·K) 이상인 것이 더욱 더 바람직하다. 또한, 열전도율에 대해 상한을 정할 필요는 특별히는 없지만, 예를 들어 600 W/(m·K) 이하, 예를 들어 500 W/(m·K) 이하, 예를 들어 450 W/(m·K) 이하이다.

본 발명에 있어서 사용하는 금속재의 형상으로는 특별히 제한은 없지만, 최종적인 전자 부품의 형상으로 가공되어 있어도 되고, 부분적으로 프레스 가공이 된 상태에 있어도 된다. 형상 가공이 실시되지 않고, 판이나 박의 형태이어도 된다.

금속재의 두께에 대해서는 특별히 제한은 없고, 예를 들어 용도별로 적절한 두께로 적당히 조절하여 사용할 수 있다. 예를 들어, 1 ∼ 5000 ㎛ 정도 혹은 2 ∼ 1000 ㎛ 정도로 할 수 있고, 특히 회로를 형성하여 사용할 경우에는 35 ㎛ 이하, 실드 테이프용으로는 18 ㎛ 이하와 같은 얇은 것에서부터, 전자 기기 내부의 커넥터나 실드재, 커버 등으로서 사용할 경우에는 70 ∼ 1000 ㎛ 와 같은 두꺼운 재료에도 적용할 수 있어, 특별히 상한의 두께를 정하는 것은 아니다.

본 발명의 표면 처리 금속재는, 금속재의 표면에 도금층, 조화 처리층, 내열 처리층, 방청 처리층, 산화물층 (금속재의 표면에 가열 등에 의해 산화물층을 형성) 등의 표면 처리층이 형성된 것이어도 된다. 또한, 도금층은 전기 도금, 무전해 도금 및 침지 도금과 같은 습식 도금, 혹은 스퍼터링, CVD 및 PDV 와 같은 건식 도금에 의해 형성할 수 있다. 비용의 관점에서 전기 도금이 바람직하다. 또, 본 발명의 표면 처리 금속재는, 반드시 표면 처리층이 형성된 것이 아니어도 되고, 금속재의 표면이 연마 (화학 연마, 기계 연마를 포함한다) 나 약품 등으로 처리된 금속재로, 표면 처리층을 갖지 않는 것이어도 된다.

본 발명의 표면 처리 금속재는, 표면의 JIS Z 8730 에 근거하는 색차 (ΔL) 가 ΔL ≤ -40 을 만족하도록 제어되어 있다. 이와 같이, 금속재의 표면에 있어서 ΔL ≤ -40 을 만족하도록 제어되어 있으면, 발열체로부터 흡수한 열전도에 의한 열, 복사열, 대류열 등을 양호하게 흡수할 수 있다.

상기 표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δa, Δb) 는 HunterLab 사 제조 색차계 MiniScan XE Plus 를 사용하여 측정할 수 있다.

또, 본 발명의 표면 처리 금속재는, 표면의 JIS Z 8730 에 근거하는 색차 (Δa, ΔL) 에 대해,

Δa ≤ 0.23 인 경우에는 ΔL ≤ -40 을 만족하고,

2.8 < Δa 인 경우에는 ΔL ≤ -62 를 만족하도록 제어되어 있는 것이 바람직하다.

이와 같은 구성에 의하면, 발열체로부터 흡수한 열전도에 의한 열, 복사열, 대류열 등을 보다 양호하게 흡수할 수 있다.

또한, 본 발명의 표면 처리 금속재는, 표면의 JIS Z 8730 에 근거하는 색차 (Δb, ΔL) 에 대해,

Δb ≤ -0.68 인 경우에는 ΔL ≤ -40 을 만족하고,

1.2 < Δb 인 경우에는 ΔL ≤ -62 를 만족하도록 제어되어 있는 것이 바람직하다.

본 발명의 표면 처리 금속재에 있어서, 상기 색차 (ΔL) 는 바람직하게는 ΔL ≤ -45, 보다 바람직하게는 ΔL ≤ -50, 더욱 더 바람직하게는 ΔL ≤- 55, 더욱 더 바람직하게는 ΔL ≤ -58, 더욱 더 바람직하게는 ΔL ≤ -60, 더욱 더 바람직하게는 Δ L ≤ -65, 더욱 더 바람직하게는 ΔL ≤ -68, 더욱 더 바람직하게는 ΔL ≤ -70 을 만족한다. 또, 당해 ΔL 은 특별히 상한을 규정할 필요는 없지만, 예를 들어 ΔL ≥ -90, ΔL ≥ -88, ΔL ≥ -85, ΔL ≥ -83, ΔL ≥ -80, ΔL ≥ -78, ΔL ≥ -75 를 만족해도 된다.

본 발명의 표면 처리 금속재에 있어서, 상기 색차 (Δa) 는 Δa ≥ -10, 또는 Δa ≥ -5 이어도 된다. 또, 상기 색차 (Δa) 는 Δa ≤ 40, Δa ≤ 45, 또는 Δa ≤ 50 이어도 된다.

본 발명의 표면 처리 금속재에 있어서, 상기 색차 (Δb) 는 Δb ≥ -15, 또는 Δb ≥ -10 이어도 된다. 또, 상기 색차 (Δb) 는 Δb ≤ 25, 또는 Δb ≤ 30 이어도 된다. 상기 서술한 색차는, 금속재의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성할 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 전해액을 이용하여, 종래보다 전류 밀도를 높게 (예를 들어 35 ∼ 60 A/dm², 보다 바람직하게는 40 ∼ 60 A/dm²) 하고, 처리 시간을 짧게 (예를 들어 0.1 ∼ 1.5 초, 바람직하게는 0.2 ∼ 1.4 초) 함으로써 조정할 수 있다. 금속재의 표면에 조화 처리층을 형성하지 않을 경우에는, Ni 및/또는 Co 와, W, Zn, Sn 및 Cu 로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 도금욕이고, Ni 및/또는 Co 의 농도 (Ni 및 Co 를 함유하는 경우에는 Ni 와 Co 의 합계 농도) 를 기타 원소의 농도를 합계한 농도의 2 배 이상 (바람직하게는 2.5 배 이상) 으로 한 도금욕을 이용하여, 금속재 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 또는 Co 합금 도금 (예를 들어 Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금, Co-Zn 합금 도금 등) 을 종래보다 저전류 밀도 (0.1 ∼ 3 A/dm², 바람직하게는 0.1 ∼ 2.8 A/dm²) 로 처리 시간을 길게 (5 초 이상, 보다 바람직하게는 10 초 이상, 보다 바람직하게는 20 초 이상, 예를 들어 20 초 ∼ 190 초, 바람직하게는 20 초 ∼ 180 초) 설정하여 처리하는 것 등에 의해 달성할 수 있다.

본 발명의 표면 처리 금속재는, 60 도 광택도가 10 ∼ 80 ％ 이어도 된다. 이와 같은 구성에 의하면, 발열체로부터 흡수한 열전도에 의한 열, 복사열, 대류열 등을 보다 양호하게 흡수함과 함께, 60 도 광택도가 10 ％ 미만인 표면 처리 금속 재료에 비해 표면에 광택이 생기기 때문에 의장성 (미관) 이 증대된다는 효과가 생긴다. 당해 60 도 광택도는, 보다 바람직하게는 10 ∼ 70 ％, 더욱 더 바람직하게는 15 ∼ 60 ％, 더욱 더 바람직하게는 15 ∼ 50 ％ 이다.

또한, 금속재에 표면 처리를 실시하기 전에 금속재의 표면에 대해 화학 연마나 기계 연마 등의 연마를 실시하거나, 고광택 압연 등에 의해 미리 금속재 표면의 60 도 광택도를 제어함으로써, 표면 처리 금속재의 표면 처리 후의 60 도 광택도를 상기 범위로 제어할 수 있다.

화학 연마는 황산-과산화수소-수계 또는 암모니아-과산화수소-수계 등의 에칭액으로, 통상보다 농도를 낮게 하여, 장시간에 걸쳐 실시한다.

기계 연마는 3000 번의 지립이나 그것보다 고운 지립과 부직포와 수지를 이용하여 형성한 버프를 이용하여 연마함으로써 실시한다.

고광택 압연은 이하의 식에 의해 규정되는 유막 당량이 12000 이상 ∼ 24000 이하가 되는 조건에 있어서 금속재를 압연함으로써 실시할 수 있다.

유막 당량 = {(압연유 점도 [cSt]) × (통판 속도 [mpm] ＋ 롤 주속도 [mpm])}/{(롤의 맞물림각 [rad]) × (재료의 항복 응력 [㎏/㎟])}

상기 압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다. 상기 유막 당량을 12000 ∼ 24000 으로 하기 위해서는, 저점도의 압연유를 사용하거나, 통판 속도를 느리게 하거나 하는 등, 공지된 방법을 이용하면 된다.

본 발명의 표면 처리 금속재는 60 도 광택도가 10 ％ 미만이어도 된다. 이와 같은 구성에 의하면, 발열체로부터 흡수한 열전도에 의한 열, 복사열, 대류열 등을 보다 양호하게 흡수한다는 효과가 생긴다. 당해 60 도 광택도는, 보다 바람직하게는 9 ％ 이하, 더욱 더 바람직하게는 8 ％ 이하, 더욱 더 바람직하게는 7 ％ 이하, 더욱 더 바람직하게는 5 ％ 이하이다. 또, 60 도 광택도의 하한은 특별히 설정할 필요는 없지만, 전형적으로는 예를 들어 0.001 ％ 이상, 예를 들어 0.01 ％ 이상, 예를 들어 0.05 ％ 이상, 예를 들어 0.1 ％ 이상이다.

본 발명의 표면 처리 금속재는 표면 처리층이 금속을 함유해도 된다. 이와 같은 구성에 의하면, 표면 처리층을 수지로 형성하는 것에 비해 접촉 저항이 낮아진다. 표면 처리층이 함유하는 금속으로는, 예를 들어 구리, 금, 은, 백금족, 크롬, 인, 아연, 비소, 니켈, 코발트, 텅스텐, 주석, 몰리브덴 등을 들 수 있다. 또, 본 발명의 표면 처리 금속재는, 표면 처리층이 금속 및/또는 합금 산화물의 ΔL 이 -30 이하인 금속 및/또는 합금을 함유하는 것이 바람직하다. 산화물의 ΔL 이 -30 이하인 금속 및/또는 합금으로는, 예를 들어 니켈, 코발트, 텅스텐, 주석 등을 들 수 있고, 또 니켈, 코발트, 아연, 주석, 텅스텐, 및 주석으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 합금 등을 들 수 있다. 또, 전술한 니켈, 코발트, 텅스텐, 주석 등을 들 수 있고, 또 니켈, 코발트, 아연, 주석, 텅스텐, 및 주석으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 합금은 구리를 함유해도 된다. 또한, 산화물의 ΔL 은 분말상 산화물로 층을 만들고, 당해 산화물의 층에 대해 ΔL 을 측정함으로써도 측정할 수 있다. 도금 등에 의해 표면 처리층을 형성할 때에, 상기 금속의 일부가 산화물이 됨으로써 금속재 표면의 색차를 제어할 수 있게 되기 때문이다.

본 발명의 표면 처리층은, 금속재의 표면에 Ni-Zn 합금 도금층 또는 Co-Zn 합금 도금층이 형성됨으로써 구성해도 된다. Ni-Zn 합금 도금층 또는 Co-Zn 합금 도금층은, 예를 들어 전기 도금, 무전해 도금 및 침지 도금과 같은 습식 도금 등에 의해 얻을 수 있다. 비용의 관점에서 전기 도금이 바람직하다. 또, 본 발명의 표면 처리층은, 금속재의 표면에 Ni 도금층 및, Ni-Zn 합금 도금층 혹은 Co-Zn 합금 도금층을 이 순서로 형성함으로써 구성해도 된다.

당해 Ni-Zn 합금 도금 또는 Co-Zn 합금 도금 조건을 이하에 나타낸다.

·도금액 조성 : Ni 농도 또는 Co 농도 15 ∼ 60 g/ℓ, Zn 농도 3 ∼ 15 g/ℓ

·pH : 3.5 ∼ 5.0

·온도 : 25 ∼ 55 ℃

·전류 밀도 : 0.2 ∼ 3.0 A/dm²

·도금 시간 : 4 ∼ 181 초, 바람직하게는 9 ∼ 181 초, 보다 바람직하게는 15 ∼ 181 초, 보다 바람직하게는 20 ∼ 181 초

·Ni 부착량 또는 Co 부착량 : 700 ㎍/dm² 이상 20000 ㎍/dm² 이하, 바람직하게는 1400 ㎍/dm² 이상 20000 ㎍/dm² 이하, 바람직하게는 2000 ㎍/dm² 이상 20000 ㎍/dm² 이하, 바람직하게는 4000 ㎍/dm² 이상 20000 ㎍/dm² 이하

·Zn 부착량 : 600 ㎍/dm² 이상 25000 ㎍/dm² 이하, 바람직하게는 1100 ㎍/dm² 이상 24000 ㎍/dm² 이하, 바람직하게는 2200 ㎍/dm² 이상 23000 ㎍/dm² 이하, 바람직하게는 4000 ㎍/dm² 이상 22000 ㎍/dm² 이하

·Ni 비율, Co 비율, 또는 Ni 및 Co 의 합계 비율 : 7.5 ％ 이상 90 ％ 이하가 바람직하고, 15 ％ 이상 85 ％ 이하가 바람직하며, 20 ％ 이상 82 ％ 이하가 바람직하고, 23 ％ 이상 80.2 ％ 이하가 보다 바람직하다.

전술한 Ni-Zn 합금 도금층 또는 Co-Zn 합금 도금층은, W, Sn 및 Cu 로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유해도 된다.

또, 당해 Ni 도금 조건을 이하에 나타낸다.

·도금액 조성 : Ni 농도 15 ∼ 40 g/ℓ

·pH : 2 ∼ 4

·온도 : 30 ∼ 50 ℃

·전류 밀도 : 0.1 ∼ 3.0 A/dm²

·도금 시간 : 0.1 ∼ 60 초

또한, 본 발명에 사용되는 디스미어 처리, 전해, 표면 처리 또는 도금 등에 사용되는 처리액의 잔부는 특별히 명기하지 않는 한 물이다.

또, 본 발명의 표면 처리층은, 금속재의 표면에 흑색 수지를 형성함으로써 구성해도 된다. 흑색 수지는, 예를 들어 에폭시 수지에 흑색 도료를 스며들게 하여 소정의 두께만큼 도포하여 건조시킴으로써 형성할 수 있다.

또, 본 발명의 표면 처리층은,

금속재 상에 표면 처리로서 하기 도금 조건에 의해 1 차 입자층 (Cu), 2 차 입자층 (구리-코발트-니켈 합금 도금 등) 을 설치함으로써 형성할 수 있다.

(A) 1 차 입자층의 형성 (Cu 도금)

액 조성 : 구리 10 ∼ 40 g/ℓ, 황산 60 ∼ 100 g/ℓ

액온 : 25 ∼ 30 ℃

전류 밀도 : 1 ∼ 70 A/dm²

쿨롱량 : 2 ∼ 90 As/dm²

(B) 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금)

액 조성 : 구리 10 ∼ 20 g/ℓ, 니켈 1 ∼ 15 g/ℓ, 코발트 1 ∼ 15 g/ℓ

pH : 2 ∼ 4

액온 : 30 ∼ 50 ℃

전류 밀도 : 10 ∼ 60 A/dm², 혹은 10 ∼ 50 A/dm²

쿨롱량 : 10 ∼ 80 As/dm²

또, 본 발명의 표면 처리층은, 금속재 상에 표면 처리로서 1 차 입자층 (Cu) 을 형성하지 않고, 상기 도금 조건에 따라 2 차 입자층을 설치함으로써도 형성할 수 있다. 그 경우에는 전류 밀도를 종래보다 높게 하고 (예를 들어, 35 ∼ 60 A/dm²), 도금 시간을 종래보다 짧게 (예를 들어 0.1 ∼ 1.5 초, 바람직하게는 0.2 ∼ 1.4 초) 할 필요가 있다.

상기 표면 처리층을 사용하는 경우, Ni 부착량의 상한은 전형적으로는 3000 ㎍/dm² 이하, 보다 바람직하게는 1400 ㎍/dm² 이하, 보다 바람직하게는 1000 ㎍/dm² 이하로 할 수 있다. Ni 부착량의 하한은 전형적으로는 50 ㎍/dm² 이상, 보다 바람직하게는 100 ㎍/dm², 보다 바람직하게는 300 ㎍/dm² 이상으로 할 수 있다.

상기 표면 처리층의 경우, Co 부착량의 상한은 전형적으로는 5000 ㎍/dm² 이하, 보다 바람직하게는 3000 ㎍/dm² 이하, 보다 바람직하게는 2400 ㎍/dm² 이하, 보다 바람직하게는 2000 ㎍/dm² 이하로 할 수 있다. Co 부착량의 하한은 전형적으로는 50 ㎍/dm² 이상, 보다 바람직하게는 100 ㎍/dm², 보다 바람직하게는 300 ㎍/dm² 이상으로 할 수 있다. 또, 상기 표면 처리층이 Cu-Co-Ni 합금 도금층 이외에 Co 및/또는 Ni 를 함유하는 층을 갖는 경우에는, 표면 처리층 전체에 있어서의 Ni 의 합계 부착량 및 Co 의 합계 부착량을 전술한 범위로 할 수 있다.

금속재와 표면 처리층 사이에는, 표면 처리층을 구성하는 도금을 저해하지 않는 한 하지층을 형성해도 된다.

상기 표면 처리층은 조화 처리층을 포함해도 되고, 크롬층 혹은 크로메이트층, 및/또는 실란 처리층을 포함해도 된다. 조화 처리층, 크롬층 혹은 크로메이트층, 실란 처리층의 형성 순서는 특별히 한정되지 않고, 각 용도에 맞춰 형성 순서를 결정할 수 있다. 일반적으로는, 금속재 표면에 조화 처리층, 크롬층 혹은 크로메이트층, 실란 처리층의 순서로 형성하는 것이, 조화 처리층의 내열성 및 내식성이 양호해지기 때문에 바람직하다.

본 발명의 표면 처리 금속재를 수지 기판에 첩합 (貼合) 하여 실드 테이프 또는 실드재 등의 적층체를 제조할 수 있다. 또, 필요하면 추가로 당해 금속재를 가공하여 회로를 형성함으로써 프린트 배선판 등을 제조할 수 있다. 수지 기판으로는, 예를 들어 리지드 PWB 용에 종이 기재 (基材) 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, FPC 용이나 테이프용으로서 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP), PET 필름 등을 사용할 수 있다. 또한, 본 발명에 있어서, 「프린트 배선판」에는 부품이 장착된 프린트 배선판 및 프린트 회로판 및 프린트 기판도 포함되는 것으로 한다. 또, 본 발명의 프린트 배선판을 2 개 이상 접속시켜 프린트 배선판이 2 개 이상 접속된 프린트 배선판을 제조할 수 있고, 또 본 발명의 프린트 배선판을 적어도 1 개와, 다른 1 개의 본 발명의 프린트 배선판 또는 본 발명의 프린트 배선판에 해당하지 않는 프린트 배선판을 접속시킬 수 있고, 이와 같은 프린트 배선판을 이용하여 전자 기기를 제조할 수도 있다. 또한, 본 발명에 있어서, 「구리 회로」에는 구리 배선도 포함되는 것으로 한다.

또, 본 발명의 표면 처리 금속재는 방열판, 구조판, 실드재, 실드판, 보강재, 커버, 케이싱, 케이스, 상자 등에 사용하여 금속 가공 부재를 제작할 수 있다. 본 발명의 표면 처리 금속재는 발열체로부터의 열의 흡수성 및 흡수한 열의 방열성이 양호하기 때문에, 방열용 금속재로서 매우 우수하므로 방열판으로서 사용하는 것이 특히 바람직하다.

또, 본 발명의 표면 처리 금속재를 당해 방열판, 구조판, 실드재, 실드판, 보강재, 커버, 케이싱, 케이스, 상자 등에 사용하여 제작한 금속 가공 부재를 전자 기기에 사용할 수 있다.

[캐리어 부착 금속박]

본 발명의 다른 실시형태인 캐리어 부착 금속박은, 캐리어의 일방의 면, 또는 양방의 면에 중간층, 극박 금속층을 이 순서로 갖는다. 그리고, 상기 극박 금속층이 전술한 본 발명의 하나의 실시형태인 표면 처리 금속재이다.

＜캐리어＞

본 발명에 사용할 수 있는 캐리어는 전형적으로는 금속박 또는 수지 필름이고, 예를 들어 동박, 구리 합금박, 니켈박, 니켈 합금박, 철박, 철 합금박, 스테인리스박, 알루미늄박, 알루미늄 합금박, 절연 수지 필름 (예를 들어 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 폴리에틸렌테레프탈레이트 (PET) 필름, 폴리아미드 필름, 폴리에스테르 필름, 불소 수지 필름 등) 의 형태로 제공된다.

본 발명에 사용할 수 있는 캐리어로는 동박을 사용하는 것이 바람직하다. 동박은 전기 전도도가 높기 때문에 그 후의 중간층, 극박 금속층의 형성이 용이해지기 때문이다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출시켜 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복하여 제조된다. 동박의 재료로는 터프피치동나 무산소동과 같은 고순도의 구리 외, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 코르손계 구리 합금과 같은 구리 합금도 사용 가능하다.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 5 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 비용이 높아지므로 일반적으로는 35 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.

또, 본 발명에 사용하는 캐리어는, 중간층이 형성되는 측의 표면 조도 (Rz) 그리고 광택도를 이하와 같이 제어함으로써, 표면 처리한 후의 극박 금속층 표면의 표면 조도 (Rz) 그리고 광택도를 제어할 수 있다.

본 발명에 사용하는 캐리어에 대해, 중간층 형성 전 캐리어의, 중간층이 형성되는 측 표면의 TD 의 조도 (Rz) 및 광택도를 제어해 두는 것도 중요하다. 구체적으로는, 중간층 형성 전 캐리어의 TD 의 표면 조도 (Rz) 가 0.20 ∼ 0.80 ㎛, 바람직하게는 0.20 ∼ 0.50 ㎛ 이고, 압연 방향 (MD) 의 입사각 60 도에서의 광택도가 350 ∼ 800 ％, 바람직하게는 500 ∼ 800 ％ 이다. 이와 같은 동박으로는, 압연유의 유막 당량을 조정하여 압연을 실시하거나 (고광택 압연), 혹은 케미컬 에칭과 같은 화학 연마나 인산 용액 중의 전해 연마를 실시하고, 또 소정의 첨가제를 첨가하여 전해 동박을 제조함으로써 제작할 수 있다. 이와 같이, 처리 전 동박의 TD 의 표면 조도 (Rz) 와 광택도를 상기 범위로 함으로써, 처리 후 동박의 표면 조도 (Rz) 를 제어하기 쉽게 할 수 있다.

또, 중간층 형성 전의 캐리어는, MD 의 60 도 광택도가 500 ∼ 800 ％ 인 것이 바람직하고, 501 ∼ 800 ％ 인 것이 보다 바람직하며, 510 ∼ 750 ％ 인 것이 더욱 더 바람직하다. 표면 처리 전 동박의 MD 의 60 도 광택도가 500 ％ 미만이면 500 ％ 이상인 경우보다 Rz 가 높아질 우려가 있고, 800 ％ 를 초과하면 제조하는 것이 어려워진다는 문제가 생길 우려가 있다.

또한, 고광택 압연은 이하의 식에 의해 규정되는 유막 당량을 13000 ∼ 18000 이하로 함으로써 실시할 수 있다.

압연유 점도 [cSt] 는 40 ℃ 에서의 동점도이다.

유막 당량을 13000 ∼ 18000 으로 하기 위해서는, 저점도의 압연유를 사용하거나, 통판 속도를 느리게 하거나 하는 등, 공지된 방법을 이용하면 된다.

또, 표면 조도 (Rz) 그리고 광택도가 전술한 범위가 되는 전해 동박은 이하의 방법으로 제작할 수 있다. 당해 전해 동박을 캐리어로서 사용할 수 있다.

＜전해액 조성＞

구리 : 90 ∼ 110 g/ℓ

황산 : 90 ∼ 110 g/ℓ

염소 : 50 ∼ 100 ppm

레벨링제 1 (비스(3술포프로필)디술파이드) : 10 ∼ 30 ppm

레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm

상기 아민 화합물에는 이하 화학식의 아민 화합물을 사용할 수 있다.

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 일군에서 선택되는 것이다)

＜제조 조건＞

전류 밀도 : 70 ∼ 100 A/dm²

전해액 온도 : 50 ∼ 60 ℃

전해액 선속 : 3 ∼ 5 m/sec

전해 시간 : 0.5 ∼ 10 분간 (석출시키는 구리 두께, 전류 밀도에 따라 조정)

또한, 캐리어의 극박 금속층을 형성하는 측의 표면과는 반대측의 표면에 조화 처리층을 형성해도 된다. 당해 조화 처리층을 공지된 방법을 이용하여 형성해도 되고, 상기 서술한 조화 처리에 의해 형성해도 된다. 캐리어의 극박 금속층을 형성하는 측의 표면과는 반대측의 표면에 조화 처리층을 형성하는 것은, 캐리어를 당해 조화 처리층을 갖는 표면측으로부터 수지 기판 등의 지지체에 적층할 때, 캐리어와 수지 기판이 잘 박리되지 않게 된다는 이점을 갖는다.

＜중간층＞

캐리어 상에는 중간층을 형성한다. 캐리어와 중간층 사이에 다른 층을 형성해도 된다. 본 발명에서 사용하는 중간층은, 캐리어 부착 금속박이 절연 기판에 대한 적층 공정 전에는 캐리어로부터 극박 금속층이 잘 박리되지 않는 한편, 절연 기판에 대한 적층 공정 후에는 캐리어로부터 극박 금속층이 박리 가능해지는 구성이면 특별히 한정되지 않는다. 예를 들어, 본 발명의 캐리어 부착 금속박의 중간층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn, 이들의 합금, 이들의 수화물, 이들의 산화물, 유기물로 이루어지는 군에서 선택되는 1 종 또는 2 종 이상을 함유해도 된다. 또, 중간층은 복수의 층이어도 된다.

또, 예를 들어 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소의 수화물 또는 산화물, 혹은 유기물로 이루어지는 층을 형성함으로써 구성할 수 있다.

또, 예를 들어 중간층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성하고, 그 위에 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종의 원소로 이루어지는 단일 금속층, 혹은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, Zn 으로 구성된 원소군에서 선택된 1 종 또는 2 종 이상의 원소로 이루어지는 합금층을 형성함으로써 구성할 수 있다.

또, 중간층은 상기 유기물로서 공지된 유기물을 사용할 수 있고, 또 질소 함유 유기 화합물, 황 함유 유기 화합물 및 카르복실산 중 어느 1 종 이상을 사용하는 것이 바람직하다. 예를 들어, 구체적인 질소 함유 유기 화합물로는, 치환기를 갖는 트리아졸 화합물인 1,2,3-벤조트리아졸, 카르복시벤조트리아졸, N',N'-비스(벤조트리아졸릴메틸)우레아, 1H-1,2,4-트리아졸 및 3-아미노-1H-1,2,4-트리아졸 등을 사용하는 것이 바람직하다.

황 함유 유기 화합물에는, 메르캅토벤조티아졸, 2-메르캅토벤조티아졸나트륨, 티오시아누르산 및 2-벤즈이미다졸티올 등을 사용하는 것이 바람직하다.

카르복실산으로는, 특히 모노카르복실산을 사용하는 것이 바람직하고, 그 중에서도 올레산, 리놀산 및 리놀렌산 등을 사용하는 것이 바람직하다.

또, 예를 들어 중간층은, 캐리어 상에 니켈층, 니켈-인 합금층 또는 니켈-코발트 합금층과, 크롬 함유층을 이 순서로 적층하여 구성할 수 있다. 니켈과 구리의 접착력은 크롬과 구리의 접착력보다 높으므로, 극박 금속층을 박리시킬 때에 극박 금속층과 크롬 함유층의 계면에서 박리되게 된다. 또, 중간층의 니켈에는 캐리어로부터 구리 성분이 극박 금속층으로 확산되어 가는 것을 방지하는 배리어 효과가 기대된다. 중간층에 있어서의 니켈의 부착량은 바람직하게는 100 ㎍/dm² 이상 40000 ㎍/dm² 이하, 보다 바람직하게는 100 ㎍/dm² 이상 4000 ㎍/dm² 이하, 보다 바람직하게는 100 ㎍/dm² 이상 2500 ㎍/dm² 이하, 보다 바람직하게는 100 ㎍/dm² 이상 1000 ㎍/dm² 미만이며, 중간층에 있어서의 크롬의 부착량은 5 ㎍/dm² 이상 100 ㎍/dm² 이하인 것이 바람직하다. 중간층을 편면에만 형성할 경우, 캐리어의 반대면에는 Ni 도금층 등의 방청층을 형성하는 것이 바람직하다. 상기 중간층의 크롬층은 크롬 도금이나 크로메이트 처리에 의해 형성할 수 있다.

중간층의 두께가 지나치게 두꺼워지면, 중간층의 두께가 표면 처리한 후의 극박 금속층 표면의 표면 조도 (Rz) 그리고 광택도에 영향을 미치는 경우가 있기 때문에, 극박 금속층의 표면 처리층 표면의 중간층의 두께는 1 ∼ 1000 ㎚ 인 것이 바람직하고, 1 ∼ 500 ㎚ 인 것이 바람직하고, 2 ∼ 200 ㎚ 인 것이 바람직하고, 2 ∼ 100 ㎚ 인 것이 바람직하고, 3 ∼ 60 ㎚ 인 것이 보다 바람직하다. 또한, 중간층은 캐리어의 양면에 형성해도 된다.

＜극박 금속층＞

중간층 상에는 극박 금속층을 형성한다. 중간층과 극박 금속층 사이에는 다른 층을 형성해도 된다. 당해 캐리어를 갖는 극박 금속층은 본 발명의 하나의 실시형태인 표면 처리 금속재이다. 극박 금속층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇고, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 1.5 ∼ 5 ㎛ 이다. 또, 중간층 상에 극박 금속층을 형성하기 전에 극박 금속층의 핀홀을 저감시키기 위해서 구리-인 합금 등에 의한 스트라이크 도금을 실시해도 된다. 스트라이크 도금에는 피로인산구리 도금액 등을 들 수 있다. 또한, 극박 금속층은 캐리어의 양면에 형성해도 된다. 극박 금속층은 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금족, 백금족 합금, 크롬, 크롬 합금, 마그네슘, 마그네슘 합금, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금, 납, 납 합금, 탄탈, 탄탈 합금, 주석, 주석 합금, 인듐, 인듐 합금, 아연, 또는 아연 합금 등이고 또한 열전도율이 32 W/(m·K) 이상인 금속을 함유하거나, 또는 당해 금속으로 이루어지는 극박 금속층이어도 되고, 또한 공지된 금속 재료이고 또한 열전도율이 32 W/(m·K) 이상인 금속 재료도 극박 금속층으로서 사용할 수 있다. 또, JIS 규격이나 CDA 등에서 규격되어 있는 금속 재료이고 또한 열전도율이 32 W/(m·K) 이상인 금속 재료도 극박 금속층으로서 사용할 수 있다. 또한, 극박 금속층으로서 극박 구리층을 사용하는 것이 바람직하다. 극박 구리층은 도전율이 높고, 회로 등의 용도에 적절하기 때문이다.

또, 본 발명의 극박 금속층은 하기 조건으로 형성하는 극박 구리층이어도 된다. 평활한 극박 구리층을 형성함으로써, 극박 구리층 표면의 표면 조도 (Rz) 그리고 광택도를 제어하기 위해서이다.

·전해액 조성

구리 : 80 ∼ 120 g/ℓ

황산 : 80 ∼ 120 g/ℓ

염소 : 30 ∼ 100 ppm

레벨링제 1 (비스(3술포프로필)디술파이드) : 10 ∼ 30 ppm

레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm

·제조 조건

전류 밀도 : 70 ∼ 100 A/dm²

전해액 온도 : 50 ∼ 65 ℃

전해액 선속 : 1.5 ∼ 5 m/sec

[표면 처리 표면 상의 수지층]

본 발명의 표면 처리 금속재의 표면 처리 표면 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다. 또한 본 발명의 표면 처리 금속재에 있어서 「표면 처리 표면」이란, 조화 처리 후 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 표면 처리 금속재의 표면을 말한다. 또, 표면 처리 금속재가 캐리어 부착 금속박의 극박 금속층인 경우에는 「표면 처리 표면」이란, 조화 처리 후 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는 당해 표면 처리를 실시한 후의 극박 금속층의 표면을 말한다.

상기 수지층은 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉하여도 점착감이 없어, 그 절연 수지층을 겹쳐서 보관할 수 있고, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.

상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉하여도 점착감이 없어, 그 절연 수지층을 겹쳐서 보관할 수 있고, 추가로 가열 처리를 받으면 경화 반응이 일어나는 상태를 포함한다.

또 상기 수지층은 열경화성 수지를 함유해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 함유해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 함유해도 된다. 또, 상기 수지층은 예를 들어 국제 공개 번호 WO2008/004399호, 국제 공개 번호 WO2008/053878, 국제 공개 번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허 제3184485호, 국제 공개 번호 WO97/02728, 일본 특허 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허 제3949676호, 일본특허 제4178415호, 국제 공개 번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허 제 5024930호, 국제 공개 번호 WO2006/028207, 일본 특허 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개 번호 WO2006/134868, 일본 특허 제 5046927호, 일본 공개특허공보 2009-173017호, 국제 공개 번호 WO2007/105635, 일본 특허 제 5180815호, 국제 공개 번호 WO2008/114858, 국제 공개 번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개 번호 WO2009/001850, 국제 공개 번호 WO2009/145179, 국제 공개 번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.

또, 상기 수지층은 그 종류는 특별히 한정되는 것은 아니지만, 예를 들어 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설포온이라고도 한다), 폴리에테르술폰 수지 (폴리에테르설폰, 폴리에테르설포온이라고도 한다), 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 카르복실산의 무수물, 다가 카르복실산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1 종 이상을 함유하는 수지를 바람직한 것으로서 들 수 있다.

또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것이고, 전기·전자 재료 용도에 사용할 수 있는 것이면 특별히 문제없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 이용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화에폭시 수지, 페놀노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A 형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 고무 변성 비스페놀 A 형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있고, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.

상기 인 함유 에폭시 수지로서 공지된 인을 함유하는 에폭시 수지를 사용할 수 있다. 또, 상기 인 함유 에폭시 수지는 예를 들어 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.

(수지층이 유전체 (유전체 필러) 를 함유하는 경우)

상기 수지층은 유전체 (유전체 필러) 를 함유해도 된다.

상기 어느 수지층 또는 수지 조성물에 유전체 (유전체 필러) 를 함유시킨 경우에는, 캐패시터층을 형성하는 용도로 이용하여, 캐패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체 (유전체 필러) 에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3 (통칭 PZT), PbLaTiO3·PbLaZrO (통칭 PLZT), SrBi2Ta2O9 (통칭 SBT) 등의 페브로스카이트 구조를 갖는 복합 산화물의 유전체 분말을 사용한다.

유전체 (유전체 필러) 는 분말상이어도 된다. 유전체 (유전체 필러) 가 분말상인 경우, 이 유전체 (유전체 필러) 의 분체 특성은 입경이 0.01 ㎛ ∼ 3.0 ㎛, 바람직하게는 0.02 ㎛ ∼ 2.0 ㎛ 범위의 것이 바람직하다. 또한, 유전체를 주사형 전자 현미경 (SEM) 으로 사진 촬영하여, 당해 사진 상의 유전체 입자 상에 직선을 그었을 경우에, 유전체 입자를 횡단하는 직선의 길이가 가장 긴 부분의 유전체 입자의 길이를 그 유전체 입자의 직경으로 한다. 그리고, 측정 시야에 있어서의 유전체 입자의 직경의 평균값을 유전체의 입경으로 한다.

전술한 수지층에 함유되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해해 수지액 (수지 바니시) 으로 하고, 이것을 상기 표면 처리 금속재의 조화 처리 표면 상에 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조하여 용제를 제거해 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 이용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을 용제를 이용하여 용해하여, 수지 고형분 3 wt％ ∼ 70 wt％, 바람직하게는 3 wt％ ∼ 60 wt％, 바람직하게는 10 wt％ ∼ 40 wt％, 보다 바람직하게는 25 wt％ ∼ 40 wt％ 의 수지액으로 하여도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 이용하여 용해하는 것이 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 비점이 50 ℃ ∼ 200 ℃ 의 범위인 용제를 사용하는 것이 바람직하다.

또, 상기 수지층은 MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 ％ ∼ 35 ％ 의 범위에 있는 반경화 수지막인 것이 바람직하다.

본건 명세서에 있어서, 레진 플로우란 MIL 규격에 있어서의 MIL-P-13949G 에 준거해, 수지 두께를 55 ㎛ 로 한 수지가 형성된 표면 처리 금속재로부터 가로세로 10 ㎝ 시료를 4 장 샘플링하고, 이 4 장의 시료를 겹친 상태 (적층체) 에서 프레스 온도 171 ℃, 프레스압 14 kgf/㎠, 프레스 시간 10 분의 조건으로 맞붙이고, 그때의 수지 유출 중량을 측정한 결과로부터 수학식 1 에 기초하여 산출한 값이다.

상기 수지층을 구비한 표면 처리 금속재 (수지가 형성된 표면 처리 금속재) 는, 그 수지층을 기재에 겹친 후 전체를 열압착하여 그 수지층을 열경화시키고, 이어서 표면 처리 금속재가 캐리어 부착 금속박의 극박 금속층인 경우에는 캐리어를 박리하여 극박 금속층을 표출시키고 (당연히 표출되는 것은 그 극박 금속층의 중간층측의 표면이다), 표면 처리 금속재의 조화 처리되어 있는 측과는 반대측의 표면으로부터 소정의 배선 패턴을 형성한다는 양태로 사용된다.

이 수지가 형성된 표면 처리 금속재를 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 장수를 줄일 수가 있다. 또한, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 금속 피복 적층판을 제조할 수 있다. 또 이때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선시킬 수도 있다.

또한, 프리프레그재를 사용하지 않는 경우에는 프리프레그재의 재료 비용이 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 나아가 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.

이 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.

수지층의 두께가 0.1 ㎛ 보다 얇아지면 접착력이 저하되어, 프리프레그재를 개재시키지 않고 이 수지가 형성된 표면 처리 금속재를 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로와의 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적하는 두께의 수지층을 형성하는 것이 곤란해져, 여분의 재료비와 공수 (工數) 가 필요하기 때문에 경제적으로 불리해지는 경우가 있다.

또한, 수지층을 갖는 표면 처리 금속재가 극박의 다층 프린트 배선판을 제조하는 데에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이 다층 프린트 배선판의 두께를 얇게 하기 위해서 바람직하다.

이하에, 본 발명에 관련된 캐리어 부착 금속박을 사용한 프린트 배선판의 제조 공정의 예를 몇 가지 나타낸다.

본 발명에 관련된 프린트 배선판의 제조 방법의 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 극박 금속층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후 세미애디티브법, 모디파이드 세미애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 할 수도 있다.

본 발명에 있어서 세미애디티브법이란, 절연 기판 또는 금속박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 세미애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층한 후에 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 금속층을 에칭에 의해 제거함으로써 노출된 상기 수지에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

세미애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층한 후에 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, 상기 극박 금속층을 에칭에 의해 제거함으로써 노출된 상기 수지의 표면에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 금속층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

본 발명에 있어서, 모디파이드 세미애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전해 도금에 의해 회로 형성부의 구리 두께 부여를 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.

따라서, 모디파이드 세미애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층한 후에 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층 표면에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트를 형성한 후에 전해 도금에 의해 회로를 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 도금 레지스트를 제거함으로써 노출된 극박 금속층을 플래시 에칭에 의해 제거하는 공정을 포함한다.

또, 상기 수지층 상에 회로를 형성하는 공정이, 상기 수지층 상에 별도의 캐리어 부착 금속박을 극박 금속층측으로부터 첩합하고, 상기 수지층에 첩합한 캐리어 부착 금속박을 이용하여 상기 회로를 형성하는 공정이어도 된다. 또, 상기 수지층 상에 첩합하는 별도의 캐리어 부착 금속박이 본 발명의 캐리어 부착 금속박이어도 된다. 또, 상기 수지층 상에 회로를 형성하는 공정이 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 실시되어도 된다. 또, 상기 표면에 회로를 형성하는 캐리어 부착 금속박이 당해 캐리어 부착 금속박의 캐리어 표면에 기판 또는 수지층을 가져도 된다.

모디파이드 세미애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층한 후에 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층 상에 도금 레지스트를 형성하는 공정, 상기 도금 레지스트에 대해 노광하고, 그 후 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정, 상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전해 도금층을 형성하는 공정, 상기 도금 레지스트를 제거하는 공정, 상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 금속층을 플래시 에칭 등에 의해 제거하는 공정을 포함한다.

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비아홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비아홀 등에 무전해 도금 처리에 의해 두께 부여를 실시함으로써 프린트 배선판을 제조하는 방법을 가리킨다.

따라서, 파틀리 애디티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층한 후에 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매핵을 부여하는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하여 회로 패턴을 형성하는 공정, 상기 극박 금속층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하고, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정, 상기 극박 금속층 및 상기 촉매핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거해 노출시킨 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, 상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정을 포함한다.

본 발명에 있어서 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.

따라서, 서브트랙티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층한 후에 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 금속층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하여 회로 패턴을 형성하는 공정, 상기 극박 금속층 및 상기 무전해 도금층 및 상기 전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하고, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

서브트랙티브법을 사용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 금속박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 금속박과 절연 기판을 적층한 후에 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정, 상기 캐리어를 벗겨 노출시킨 극박 금속층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정, 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, 상기 무전해 도금층의 표면에 마스크를 형성하는 공정, 마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전해 도금층을 형성하는 공정, 상기 전해 도금층 또는/및 상기 극박 금속층의 표면에 에칭 레지스트를 형성하는 공정, 상기 에칭 레지스트에 대해 노광하여 회로 패턴을 형성하는 공정, 상기 극박 금속층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하고, 회로를 형성하는 공정, 상기 에칭 레지스트를 제거하는 공정을 포함한다.

스루홀 또는/및 블라인드 비아를 형성하는 공정, 및 그 후의 디스미어 공정은 실시하지 않아도 된다.

여기서, 본 발명의 캐리어 부착 금속박을 사용한 프린트 배선판의 제조 방법의 구체예를 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 금속층을 갖는 캐리어 부착 금속박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 금속층을 갖는 캐리어 부착 금속박을 사용해도 동일하게 하기 프린트 배선판의 제조 방법을 실시할 수 있다.

먼저, 표면에 조화 처리층이 형성된 극박 금속층을 갖는 캐리어 부착 금속박 (1층째) 을 준비한다.

다음으로, 극박 금속층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭한다.

다음으로, 회로용 도금을 형성한 후, 레지스트를 제거함으로써 소정 형상의 회로 도금을 형성한다.

다음으로, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 금속층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 별도의 캐리어 부착 금속박 (2 층째) 을 극박 금속층측으로부터 접착시킨다.

다음으로, 2 층째의 캐리어 부착 금속박으로부터 캐리어를 벗긴다.

다음으로, 수지층의 소정 위치에 레이저 구멍 뚫기를 실시하여, 회로 도금을 노출시켜 블라인드 비아를 형성한다.

다음으로, 블라인드 비아에 구리를 매립하여 비아필을 형성한다.

다음으로, 비아필 상에 상기와 같이 하여 회로 도금을 형성한다.

다음으로, 1 층째의 캐리어 부착 금속박으로부터 캐리어를 벗긴다.

다음으로, 플래시 에칭에 의해 양 표면의 극박 금속층을 제거하여, 수지층 내의 회로 도금의 표면을 노출시킨다.

다음으로, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 금속박을 사용한 프린트 배선판을 제작한다.

상기 별도의 캐리어 부착 금속박 (2 층째) 은, 본 발명의 캐리어 부착 금속박을 사용해도 되고, 종래의 캐리어 부착 금속박을 사용해도 되고, 또한 통상적인 동박을 사용해도 된다. 또, 상기 2 층째의 회로 상에 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그것들의 회로 형성을 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 실시해도 된다.

본 발명에 관련된 캐리어 부착 금속박은, 극박 금속층 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다. 본 발명에 있어서「극박 금속층 표면의 색차」란, 극박 금속층 표면의 색차, 또는 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어 부착 금속박은, 극박 금속층의 조화 처리 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다. 또한 본 발명의 표면 처리 금속재에 있어서「조화 처리 표면」이란, 조화 처리 후 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 표면 처리 금속재 (극박 금속층) 의 표면을 말한다. 또, 표면 처리 금속재가 캐리어 부착 금속박의 극박 금속층인 경우에는,「조화 처리 표면」이란 조화 처리 후 내열층, 방청층, 내후성층 등을 형성하기 위한 표면 처리를 실시한 경우에는, 당해 표면 처리를 실시한 후의 극박 금속층의 표면을 말한다.

(1) 극박 금속층 표면의 색차는 JIS Z 8730 에 근거하는 색차 ΔE*ab 가 45 이상이다.

여기서, 색차 (ΔL, Δa, Δb) 는 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하고, JIS Z 8730 에 근거하는 L * a * b 표색계를 이용하여 나타내는 종합 지표이고, ΔL : 흑백, Δa : 적록, Δb : 황청으로서 나타낸다. 또, ΔE* ab 는 이들 색차를 이용하여 하기 식으로 나타낸다.

상기 서술한 색차는, 극박 금속층 형성시의 전류 밀도를 높게 하고, 도금액 중의 구리 농도를 낮게 하고, 도금액의 선 유속을 높게 함으로써 조정할 수 있다.

또 상기 서술한 색차는, 극박 금속층의 표면에 조화 처리를 실시해 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 함유하는 전해액을 이용하여, 종래보다 전류 밀도를 높게 (예를 들어 40 ∼ 60 A/dm²) 하고, 처리 시간을 짧게 (예를 들어 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 금속층의 표면에 조화 처리층을 형성하지 않은 경우에는, Ni 의 농도를 기타 원소의 2 배 이상으로 한 도금욕을 이용하여, 극박 금속층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 (예를 들어 Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/dm²) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.

극박 금속층 표면의 색차가 JIS Z 8730 에 근거하는 색차 ΔE*ab 가 45 이상이면, 예를 들어 캐리어 부착 금속박의 극박 금속층 표면에 회로를 형성할 때에 극박 금속층과 회로의 콘트라스트가 선명해지고, 그 결과 시인성이 양호해져 회로의 위치 맞춤을 정밀도가 양호하게 실시할 수 있다. 극박 금속층 표면의 JIS Z 8730 에 근거하는 색차 ΔE*ab 는 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 더욱 더 바람직하게는 60 이상이다.

극박 금속층 표면의 색차가 상기와 같이 제어되어 있는 경우에는 회로 도금과의 콘트라스트가 선명해져, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 제조 공정에 있어서, 회로 도금을 정밀도가 양호하게 소정 위치에 형성할 수 있게 된다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 상기 플래시 에칭에 의한 극박 금속층의 제거시에 회로 도금이 수지층에 의해 보호되어 그 형상이 유지되고, 이로써 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내마이그레이션성이 향상되어 회로 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 플래시 에칭에 의해 극박 금속층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.

또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.

또, 상기 1 층째에 사용되는 캐리어 부착 금속박은, 당해 캐리어 부착 금속박의 표면에 기판 또는 수지층을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 금속박은 지지되고, 주름이 잘 생기지 않게 되기 때문에 생산성이 향상된다는 이점이 있다. 또한, 상기 기판 또는 수지층에는, 상기 1 층째에 사용되는 캐리어 부착 금속박을 지지하는 효과가 있는 것이면, 모든 기판 또는 수지층을 사용할 수 있다. 예를 들어 상기 기판 또는 수지층으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.

본 발명의 표면 처리 금속재를 표면 처리층측으로부터 수지 기판에 첩합하여 적층체를 제조할 수 있다. 수지 기판은 프린트 배선판 등에 적용 가능한 특성을 갖는 것이면 특별히 제한을 받지 않지만, 예를 들어 리지드 PWB 용에 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 불소 수지 함침 클로스, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지 등을 사용하고, 플렉시블 프린트 기판 (FPC) 용에 폴리에스테르 필름이나 폴리이미드 필름, 액정 폴리머 (LCP) 필름, 불소 수지 및 불소 수지·폴리이미드 복합재 등을 사용할 수 있다. 또한, 액정 폴리머 (LCP) 는 유전 손실이 작기 때문에, 고주파 회로 용도의 프린트 배선판에는 액정 폴리머 (LCP) 필름을 사용하는 것이 바람직하다.

첩합 방법은, 리지드 PWB 용의 경우 유리포 등의 기재에 수지를 함침시켜, 수지를 반경화 상태까지 경화시킨 프리프레그를 준비한다. 동박을 프리프레그에 겹쳐서 가열 가압시킴으로써 실시할 수 있다. FPC 의 경우, 액정 폴리머나 폴리이미드 필름 등의 기재에 접착제를 개재시키거나, 또는 접착제를 사용하지 않고 고온 고압하에서 동박에 적층 접착하거나, 또는 폴리이미드 전구체를 도포·건조·경화 등을 실시함으로써 적층체를 제조할 수 있다.

본 발명의 적층체는 각종 프린트 배선판 (PWB) 에 사용할 수 있고, 특별히 제한되는 것은 아니지만, 예를 들어 도체 패턴의 층수의 관점에서는 편면 PWB, 양면 PWB, 다층 PWB (3 층 이상) 에 적용 가능하고, 절연 기판 재료의 종류의 관점에서는 리지드 PWB, 플렉시블 PWB (FPC), 리지드·플렉스 PWB 에 적용 가능하다.

실시예

(실시예 1 ∼ 21, 비교예 1 ∼ 15)

실시예 1 ∼ 21, 및 비교예 1 ∼ 15 로서 표 1 ∼ 3 에 기재된 두께 0.2 ㎜ 및 열전도율을 갖는 각종 금속재를 준비했다. 다음으로, 당해 금속재 상에 표면 처리를 실시해 표면 처리층을 형성하였다. 또한, 표면 처리 후의 표면의 광택도가 20 이 되도록, 표면 처리 전의 금속재의 광택도를 조정하였다.

표면 처리층의 형성 조건으로서 표 1 ∼ 3 의 「Ni-Zn 도금」은, 이하의 도금 조건으로 형성하였다.

·도금액 조성 : Ni 농도 21.5 g/ℓ, Zn 농도 9 g/ℓ

·pH : 3.5

·온도 : 35 ℃

·전류 밀도 : 3 A/dm²

·도금 시간 : 14 초

표면 처리층의 형성 조건으로서 표 1 ∼ 3 의 「Ni 도금」은, 이하의 도금 조건으로 형성하였다. 또한, 표 1 ∼ 3 에 있어서, 예를 들어「Ni 도금 1 ㎛」라고 기재되어 있는 경우에는, Ni 도금을 두께 1 ㎛ 만큼 형성한 것을 나타낸다.

·도금액 조성 : Ni 농도 40 g/ℓ

·pH : 3.8

·온도 : 40 ℃

·전류 밀도 : 0.3 A/dm²

·도금 시간 : 25 ∼ 300 초

또한, 표면 처리층의 형성 조건으로서 표 1 ∼ 3 의 「Ni 도금 1 ㎛/Ni-Zn 도금」은 Ni 도금을 두께 1 ㎛ 만큼 형성한 후에, Ni-Zn 도금을 실시한 것을 나타낸다.

표면 처리층의 형성 조건으로서 표 1 ∼ 3 의 「흑색 수지」는, 에폭시 수지에 흑색 도료를 혼합하여 소정 두께만큼 도포하고 건조시킴으로써 형성하였다. 또한, 표 1 ∼ 3 에 있어서 예를 들어 「흑색 수지 30 ㎛」라고 기재되어 있는 경우에는, 흑색 수지를 두께 30 ㎛ 만큼 형성한 것을 나타낸다.

(실시예 22 ∼ 128, 비교예 16 ∼ 43)

실시예 22 ∼ 128, 비교예 16 ∼ 43 으로서 표 4 ∼ 11 에 기재된 두께 0.2 ㎜ 및 열전도율을 갖는 각종 금속재를 준비했다. 다음으로, 당해 금속재 상에 표면 처리로서 표 4 ∼ 11 에 기재된 도금 조건에 의해 도금 형성을 실시하여, 표면 처리층을 형성하였다. 또한, 표면 처리 후의 표면의 광택도가 20 이 되도록 표면 처리 전의 금속재의 광택도를 조정하였다.

(실시예 129 ∼ 137, 비교예 44 ∼ 47)

실시예 129 ∼ 137, 비교예 44 ∼ 47 로서, 표 12 에 기재된 두께 0.2 ㎜ 및 열전도율을 갖는 각종 금속재를 준비했다. 다음으로, 당해 금속재 상에 표면 처리로서 표 12 에 기재된 도금 조건에 의해 1 차 입자층 (Cu), 2 차 입자층 (구리-코발트-니켈 합금 도금 등) 을 형성하여, 표면 처리층을 형성하였다.

사용한 욕 조성 및 도금 조건은, 다음과 같다.

(A) 1 차 입자층의 형성 (Cu 도금)

액 조성 : 구리 15 g/ℓ, 황산 75 g/ℓ

액온 : 25 ∼ 30 ℃

(B) 2 차 입자층의 형성 (Cu-Co-Ni 합금 도금)

액 조성 : 구리 15 g/ℓ, 니켈 8 g/ℓ, 코발트 8 g/ℓ

pH : 2

액온 : 40 ℃

표 12 의 1 차 입자 전류 조건란에 전류 조건, 쿨롱량이 2 개 기재되어 있는 예는, 좌측에 기재되어 있는 조건으로 도금을 실시한 후에, 우측에 기재되어 있는 조건으로 추가로 도금을 실시한 것을 의미한다. 예를 들어, 실시예 104 의 1 차 입자 전류 조건란에는 「(63 A/dm², 80 As/dm²) ＋ (1 A/dm², 2 As/dm²)」라고 기재되어 있는데, 이것은 1 차 입자를 형성하는 전류 밀도를 63 A/dm², 쿨롱량을 80 As/dm² 로 도금을 실시한 후에, 추가로 1 차 입자를 형성하는 전류 밀도를 1 A/dm², 쿨롱량을 2 As/dm² 로 하여 도금을 실시한 것을 나타낸다.

(실시예 138 ∼ 140)

실시예 138 ∼ 140 으로서 표 13 에 기재된 두께 0.2 ㎜ 및 열전도율을 갖는 각종 금속재를 준비했다. 다음으로, 당해 금속재 상에 표면 처리로서 표 13 에 기재된 도금 조건에 의해 표면 처리층을 형성하였다.

사용한 욕 조성 및 도금 조건은, 다음과 같다.

·Ni-W 도금

도금액 조성 : 니켈 25 g/ℓ, 텅스텐 20 ㎎/ℓ

(니켈의 공급원은 황산니켈육수화물, 텅스텐의 공급원은 텅스텐산나트륨으로 하였다)

pH : 3.6 (pH 조정을 위해서 첨가한 산 : 황산)

액온 : 40 ℃

전류 밀도 1 A/dm², 도금 시간 100 초

Ni 21000 ㎍/dm², W 21 ㎍/dm²

·Co-Zn 도금

도금액 조성 : 코발트 40 g/ℓ, 아연 15 g/ℓ

pH : 3.8 (pH 조정을 위해서 첨가한 산 : 황산)

액온 : 40 ℃

전류 밀도 0.3 A/dm², 도금 시간 75 초

Co 2812 ㎍/dm², Zn 4645 ㎍/dm²

·Ni-Zn-W 도금

도금액 조성 : 니켈 40 g/ℓ, 아연 15 g/ℓ, 텅스텐 20 ㎎/ℓ

pH : 3.8 (pH 조정을 위해서 첨가한 산 : 황산)

액온 : 40 ℃

전류 밀도 0.3 A/dm², 도금 시간 75 초

Ni 2712 ㎍/dm², Zn 4545 ㎍/dm², W 2.7 ㎍/dm²

(실시예 141 ∼ 149)

실시예 141 ∼ 149 로서 표 14 에 기재된 두께 0.2 ㎜ 및 열전도율을 갖는 각종 금속재를 준비했다. 다음으로, 당해 금속재 상에 표 14 에 기재된 하지 처리를 실시하거나 혹은 하지 처리를 실시하지 않고, 이어서 표면 처리로서 표 14 에 기재된 도금 조건에 의해 표면 처리층을 형성하였다.

표 14 의 각 하지 처리 조건은, 다음과 같다.

·「구리 조화」의 처리로는, 이하의 (1) 및 (2) 를 순서대로 실시함으로써 조화 입자를 형성하였다 :

(1) Cu : 10 g/ℓ, H₂SO₄ : 60 g/ℓ, 온도 : 35 ℃, 전류 밀도 : 50 A/dm², 도금 시간 : 1.5 초

(2) Cu : 23 g/ℓ, H₂SO₄ : 80 g/ℓ, 온도 : 40 ℃, 전류 밀도: 8 A/dm², 도금 시간 : 2.5 초

·「덜 가공」의 처리로는, 피도금재의 최종 냉간 압연의 압연 롤에 산술 평균 조도 (Ra) 가 큰 압연 롤 (Ra 가 0.20 ㎛ 이상인 압연 롤) 을 이용하여 압연을 실시하는 것을 의미한다. 압연 롤의 연삭시에 당해 조도가 되도록 조정하면 된다. 조도의 조정에는 공지된 방법을 사용할 수 있다. 당해 압연 롤을 사용하여 압연함으로써, 피압연재의 표면 조도를 조정하여, 광택이 적은 표면으로 마무리할 수 있다.

·「고광택 도금」의 처리로는, Cu : 90 g/ℓ, H₂SO₄ : 80 g/ℓ, 폴리에틸렌글리콜 : 20 ㎎/ℓ, 비스(3-술포프로필)디술파이드이나트륨 : 50 ㎎/ℓ, 디알킬아미노기 함유 중합체 혼합물 : 100 ㎎/ℓ, 온도 : 55 ℃, 전류 밀도 : 2 A/dm², 도금 시간 : 200 초의 도금 처리를 실시했다.

·「소프트 에칭」의 처리로는, H₂SO₂ : 20 g/ℓ, H₂SO₄ : 160 g/ℓ, 온도 : 40 ℃, 침지 시간 : 5 분의 에칭 처리를 실시했다.

또한, 하지 처리가 「없음」의 금속재에 대해서는 전술한 압연시의 유막 당량을 제어하여, 표면 처리 전 (하지 처리 후) 의 광택도를 조정하였다. 광택도가 높은 금속재는 유막 당량을 전술한 범위의 낮은 값으로 하고, 광택도가 낮은 금속재는 유막 당량을 전술한 범위의 높은 값으로 하였다.

또, 실시예 150 ∼ 154 의 기재로서 이하에 기재하는 캐리어가 형성된 동박을 준비했다.

실시예 150 ∼ 152, 154 에 대해서는, 두께 18 ㎛ 의 전해 동박을 캐리어로서 준비하고, 실시예 153 에 대해서는 두께 18 ㎛ 의 압연 동박 (JX 닛코 닛세키 킨조쿠 제조 C1100) 을 캐리어로서 준비했다. 그리고 하기 조건으로 캐리어 표면에 중간층을 형성하고, 중간층의 표면에 극박 구리층을 형성하였다. 또한, 캐리어는 필요한 경우에는 상기 서술한 방법에 의해, 중간층을 형성하는 측의, 표면 중간층 형성 전 표면의 표면 조도 (Rz) 와 광택도가 제어되어 있다.

·실시예 150

＜중간층＞

(1) Ni 층 (Ni 도금)

캐리어에 대해, 이하의 조건으로 롤 투 롤형의 연속 도금 라인으로 전기 도금함으로써 1000 ㎍/dm² 부착량의 Ni 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

황산니켈 : 270 ∼ 280 g/ℓ

염화니켈 : 35 ∼ 45 g/ℓ

아세트산니켈 : 10 ∼ 20 g/ℓ

붕산 : 30 ∼ 40 g/ℓ

광택제 : 사카린, 부틴디올 등

도데실황산나트륨 : 55 ∼ 75 ppm

pH : 4 ∼ 6

욕온 : 55 ∼ 65 ℃

전류 밀도 : 10 A/dm²

(2) Cr 층 (전해 크로메이트 처리)

다음으로, (1) 에서 형성한 Ni 층 표면을 수세 및 산세 후, 계속하여 롤 투 롤형의 연속 도금 라인 상에서 Ni 층 상에 11 ㎍/dm² 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.

중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 g/ℓ

pH : 7 ∼ 10

액온 : 40 ∼ 60 ℃

전류 밀도 : 2 A/dm²

＜극박 구리층＞

다음으로, (2) 에서 형성한 Cr 층 표면을 수세 및 산세 후, 계속하여 롤 투 롤형의 연속 도금 라인 상에서 Cr 층 상에 두께 1.5 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하여, 캐리어 부착 극박 동박을 제작하였다.

구리 농도 : 90 ∼ 110 g/ℓ

황산 농도 : 90 ∼ 110 g/ℓ

염화물 이온 농도 : 50 ∼ 90 ppm

레벨링제 1 (비스(3술포프로필)디술파이드) : 10 ∼ 30 ppm

레벨링제 2 (아민 화합물) : 10 ∼ 30 ppm

또한, 레벨링제 2 로서 하기 아민 화합물을 사용하였다.

(상기 화학식 중, R₁ 및 R₂ 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화탄화수소기, 알킬기로 이루어지는 일군에서 선택되는 것이다)

전해액 온도 : 50 ∼ 80 ℃

전류 밀도 : 100 A/dm²

전해액 선속 : 1.5 ∼ 5 m/sec

·실시예 151

＜중간층＞

(1) Ni-Mo 층 (니켈몰리브덴 합금 도금)

캐리어에 대해, 이하의 조건으로 롤 투 롤형의 연속 도금 라인으로 전기 도금함으로써 3000 ㎍/dm² 부착량의 Ni-Mo 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

(액 조성) 황산 Ni 육수화물 : 50 g/dm³, 몰리브덴산나트륨이수화물 : 60 g/dm³, 시트르산나트륨 : 90 g/dm³

(액온) 30 ℃

(전류 밀도) 1 ∼ 4 A/dm²

(통전 시간) 3 ∼ 25 초

＜극박 구리층＞

(1) 에서 형성한 Ni-Mo 층 상에 극박 구리층을 형성하였다. 극박 구리층의 두께를 2 ㎛ 로 한 것 이외에는 실시예 150 과 동일한 조건으로 극박 구리층을 형성하였다.

·실시예 152

＜중간층＞

(1) Ni 층 (Ni 도금)

실시예 150 과 동일한 조건으로 Ni 층을 형성하였다.

(2) 유기물층 (유기물층 형성 처리)

다음으로, (1) 에서 형성한 Ni 층 표면을 수세 및 산세 후, 계속하여 하기 조건으로 Ni 층 표면에 대해 농도 1 ∼ 30 g/ℓ 의 카르복시벤조트리아졸 (CBTA) 을 함유하는, 액온 40 ℃, pH 5 의 수용액을 20 ∼ 120 초간 샤워링하여 분무함으로써 유기물층을 형성하였다.

＜극박 구리층＞

(2) 에서 형성한 유기물층 상에 극박 구리층을 형성하였다. 극박 구리층의 두께를 3 ㎛ 로 한 것 이외에는 실시예 150 과 동일한 조건으로 극박 구리층을 형성하였다.

·실시예 153, 154

＜중간층＞

(1) Co-Mo 층 (코발트몰리브덴 합금 도금)

캐리어에 대해, 이하의 조건으로 롤 투 롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎍/dm² 부착량의 Co-Mo 층을 형성하였다. 구체적인 도금 조건을 이하에 기재한다.

(액 조성) 황산 Co : 50 g/dm³, 몰리브덴산나트륨이수화물 : 60 g/dm³, 시트르산나트륨 : 90 g/dm³

(액온) 30 ℃

(전류 밀도) 1 ∼ 4 A/dm²

(통전 시간) 3 ∼ 25 초

＜극박 구리층＞

(1) 에서 형성한 Co-Mo 층 상에 극박 구리층을 형성하였다. 극박 구리층의 두께를 실시예 153 은 5 ㎛, 실시예 154 는 3 ㎛ 로 한 것 이외에는 실시예 150 과 동일한 조건으로 극박 구리층을 형성하였다.

상기 서술한 바와 같이 하여 제작한 각 샘플에 대해, 각종 평가를 하기와 같이 실시하였다.

·JIS Z 8730 에 근거하는 색차 (ΔL, Δa, Δb, ΔE) 의 측정 ;

HunterLab 사 제조 색차계 MiniScan XE Plus 를 사용하여 표면 처리 금속재 표면의 색차 (ΔL, Δa, Δb, ΔE) 를 측정하였다. 여기서, 색차 (ΔE) 는, 흑/백/적/녹/황/청을 가미하여, L*a*b 표색계를 이용하여 나타내는 종합 지표이고, ΔL : 흑백, Δa : 적록, Δb : 황청으로 하여 하기 식으로 나타낸다. 백색판의 측정값을 ΔE = 0, 검은 봉투로 덮어 어두운 곳에서 측정했을 때의 측정값을 ΔE = 90 으로 하여 색차를 교정한다.

·광택도 ;

JIS Z 8741 에 준거한 닛폰 덴쇼쿠 공업 주식회사 제조 광택도계 핸디 글로스미터 PG-1 을 사용하여, 입사각 60 도로 측정하였다.

·접촉 저항 ;

접촉 저항은, 야마자키 세이키사 제조의 전기 접점 시뮬레이터 CRS-1 을 사용하여, 이하의 조건으로 4 단자법으로 측정하였다.

프로브 : 금 프로브, 접촉 하중 : 100 g, 슬라이딩 속도 : 1 ㎜/min, 슬라이딩 거리 : 1 ㎜

·Ni, Zn, Co 및 W 의 부착량 (㎍/dm²) 및 Ni 비율 (％) ;

금속박 표면의 Ni-Zn 합금 도금층 등의 표면 처리층에 있어서의, Ni, Zn, Co 및 W 의 부착량 (㎍/dm²), 및 Ni 부착량 및 Zn 부착량을 합계한 부착량 (㎍/dm²) 에 있어서의 Ni 의 부착량 (㎍/dm²) 비율을 나타내는 Ni 비율 (％) (= Ni 부착량 (㎍/dm²)/(Ni 부착량 (㎍/dm²) ＋ Zn 부착량 (㎍/dm²)) × 100) 을 각각 구했다. 여기서, Ni 부착량, Zn 부착량, Co 부착량 및 W 부착량은 샘플을 농도 20 질량％ 의 질산으로 용해하고, VARIAN 사 제조의 원자 흡광 분광 광도계 (형식 : AA240FS) 를 이용하여 원자 흡광법에 의해 정량 분석을 실시함으로써 측정하였다. 또한, 상기 니켈 (Ni), 아연 (Zn), 코발트 (Co), 텅스텐 (W) 의 부착량 측정은 이하와 같이 하여 실시하였다. 표면 처리 금속재의 표면 처리되어 있지 않은 측의 표면에 프리프레그 (FR4) 를 가열 압착하여 적층한 후에, 표면 처리 금속재의 표면 처리가 되어 있는 측의 표면을 두께 2 ㎛ 용해하고, 표면 처리 금속재의 표면 처리가 되어 있는 측의 표면에 부착되어 있는 니켈, 아연, 코발트 및 텅스텐의 부착량을 측정하였다. 그리고 얻어진 니켈 및 아연의 부착량을 각각 조화 처리 표면 (표면 처리 표면) 의 니켈, 아연, 코발트 및 텅스텐의 부착량으로 하였다. 또한, 표면 처리 금속재의 당해 표면 처리가 되어 있는 측의 용해하는 두께는 정확하게 2 ㎛ 일 필요는 없고, 표면 처리되어 있는 표면 부분이 전부 용해되어 있는 것이 분명한 두께분 (예를 들어, 1.5 ∼ 2.5 ㎛) 용해하여 측정해도 된다.

또, 금속재가 캐리어 부착 금속박인 경우에는, 캐리어측의 표면에 프리프레그 (FR4) 를 가열 압착하여 적층한 후에, 캐리어 부착 금속박의 단부를 내산 테이프 등에 의해 마스킹하여 중간층이 용출되는 것을 방지한 후에, 표면 처리 금속재 (극박 금속층) 의 표면 처리가 되어 있는 측의 표면을, 극박 금속층의 두께가 1.5 ㎛ 이상인 경우에는 두께 0.5 ㎛ 용해하고, 극박 금속층의 두께가 1.5 ㎛ 미만인 경우에는 극박 금속층의 두께의 30 ％ 두께를 용해하고, VARIAN 사 제조의 원자 흡광 분광 광도계 (형식 : AA240FS) 를 이용하여 원자 흡광법에 의해 정량 분석을 실시함으로써 측정하였다.

또한, 샘플이 상기 농도 20 질량％ 의 질산에 잘 용해되지 않는 경우에는, 질산과 염산의 혼합액 (질산 농도 : 20 질량％, 염산 농도 : 12 질량％) 등, 샘플을 용해 가능한 액으로 샘플을 용해한 후, 상기 서술한 측정을 실시할 수 있다.

·실드 박스에 있어서의 열흡수성 및 방열성 ;

도 1 에 나타내는 바와 같은, 세로 d2 × 가로 w2 × 높이 h3 = 25 ㎜ × 50 ㎜ × 1 ㎜ 의 기판 (FR-4) 을 준비하고, 당해 기판 표면의 중앙에 세로 d1 × 가로 w1 × 높이 h1 = 5 ㎜ × 5 ㎜ × 0.5 ㎜ 의 발열체 (전열선을 수지로 고정한 발열체, IC 칩에 상당) 를 적재하고, SUS 로 구성한 두께 0.2 ㎜ 의 프레임재로 주위를 덮고, 천판으로서 각 샘플의 금속판 (표면 처리 금속재) 을 표면 처리층이 발열체측을 향하도록 설치함으로써 실드 박스를 제작하였다. 또, 발열체 상면의 중앙부 및 네 코너의 1 지점에 각각 열전대를 설치했다. 또, 천판의 발열체측 표면의 중앙부 및 네 코너의 1 지점에 각각 열전대를 설치했다. 또한, 천판 외면의 중앙부 및 네 코너의 1 지점에 각각 열전대를 설치했다. 도 1(A) 에, 실시예에서 제작한 실드 박스의 상면 모식도를 나타낸다. 도 1(B) 에, 실시예에서 제작한 실드 박스의 단면 모식도를 나타낸다.

다음으로, 발열체에 발열량이 0.5 W 가 되도록 전류를 흘렸다. 그리고, 발열체의 상면 중앙부의 온도가 일정한 값이 될 때까지 전류를 흘렸다. 여기서, 발열체의 상면 중앙부의 온도가 10 분간 변화하지 않은 시점에서, 상면 중앙부의 온도가 일정한 값이 되었다고 판단하였다. 또한, 실드 박스의 외부 환경 온도는 20 ℃ 이었다.

그리고, 발열체 상면의 중앙부 온도가 일정한 값이 되고 나서 30 분간 유지 후, 상기 열전대의 표시 온도를 측정하였다. 또, 외면의 열전대에 대해서는, 최고 온도-최저 온도를 산출하여, 온도차로 하였다. 또한, 발열체, 실드 내면 (천판의 발열체측 표면), 실드 외면 (천판의 외면) 의 최고 온도는, 발열체의 중심에 가장 가깝기 때문에, 각 중앙부에 설치한 열전대가 나타내는 온도이다. 한편, 발열체, 실드 내면 (천판의 발열체측 표면), 실드 외면 (천판의 외면) 의 최저 온도는, 발열체의 중심에서 가장 멀기 때문에, 각 네 코너에 설치한 열전대가 나타내는 온도이다.

또한, 발열체의 최고 온도가 150 ℃ 이하인 경우를, 실드 박스의 열흡수성 및 방열성이 양호하다라고 판단하였다. 150 ℃ 란 IC 칩을 사용할 수 있는 온도 범위의 상한으로서 정해진 일이 있는 온도이다. 또, 실드 외면의 최고 온도와 최저 온도의 차가 13 ℃ 이하인 경우, 열흡수성 및 방열성이 양호하다고 하였다. 실드 외면의 최고 온도와 최저 온도의 차가 작은 경우, 금속재 중에 열이 충분히 확산되어, 열이 금속재로부터 방산되기 쉽다고 생각되기 때문이다.

·열전도율

금속재의 표면 처리층을 제거한 후에, 비정상법인 플래시법에 의해 열확산율 (α) (㎡/s) 을 측정하였다. 또한, 열확산율 (α) 의 측정은 하프 타임법으로 실시하였다.

그리고 이하의 식에 의해, 열전도율 (λ) (W/(K·m)) 을 산출하였다.

λ = α × Cp × ρ (여기서, Cp 는 비열 용량 (J/(kg·K)), ρ 는 밀도 (㎏/㎥) 이다)

또한, 열전도율은 상기 방법 이외의 방법이어도, 공지된 방법으로 측정해도 된다.

·광택 (의장성)

샘플 표면을 육안으로 관찰함으로써, 주관적으로 의장성을 느낀 정도로「있음」,「조금 있음」,「없음」으로 분류했다.

상기 각 시험의 조건 및 시험 결과를 표 1 ∼ 14 에 나타낸다.

(평가 결과)

실시예 1 ∼ 154 는, 모두 칩 온도, 실드 내면, 실드 외면의 온도가 낮고, 또한 실드 외면에 있어서의 온도차가 낮고, 열의 흡수성 및 방열성이 양호했다.

비교예 1 ∼ 47 은, 모두 실시예에 비해 칩 온도, 실드 내면, 실드 외면의 온도가 높고, 또한 실드 외면에 있어서의 온도차가 높고, 열의 흡수성 및 방열성이 불량이었다.

도 2 에 실시예 81 ∼ 137 및 비교예 16 ∼ 47 에 관련된 Δa - ΔL 그래프를 나타낸다. 도 3 에 실시예 81 ∼ 137 및 비교예 16 ∼ 47 에 관련된 Δb - ΔL 그래프를 나타낸다.

Claims

금속재의 열전도율이 32 W/(m·K) 이상이고,
표면의 JIS Z 8730 에 근거하는 색차 (ΔL) 가 ΔL ≤ -40 을 만족하고, 하기 (a), (b) 및 (c) 중 어느 것을 만족하는 방열용 표면 처리 금속재 :
(a) 표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δa) 에 대해,
Δa ≤ 0.23 인 경우에는 ΔL ≤ -40 을 만족하고,
0.23 < Δa ≤ 2.8 인 경우에는 ΔL ≤ -8.5603 × Δa - 38.0311 을 만족하고,
2.8 < Δa 인 경우에는 ΔL ≤ -62 를 만족한다.
(b) 표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δb) 에 대해,
Δb ≤ -0.68 인 경우에는 ΔL ≤ -40 을 만족하고,
-0.68 < Δb ≤ 0.83 인 경우에는 ΔL ≤ -2.6490 × Δb - 41.8013 을 만족하고,
0.83 < Δb ≤ 1.2 인 경우에는 ΔL ≤ -48.6486 × Δb - 3.6216 을 만족하고,
1.2 ＜Δb 인 경우에는 ΔL ≤ -62 를 만족한다.
(c) 표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δa) 에 대해,
Δa ≤ 0.23 인 경우에는 ΔL ≤ -40 을 만족하고,
0.23 < Δa ≤ 2.8 인 경우에는 ΔL ≤ -8.5603 × Δa - 38.0311 을 만족하고,
2.8 < Δa 인 경우에는 ΔL ≤ -62 를 만족하고,
표면의 JIS Z 8730 에 근거하는 색차 (ΔL, Δb) 에 대해,
Δb ≤ -0.68 인 경우에는 ΔL ≤ -40 을 만족하고,
-0.68 < Δb ≤ 0.83 인 경우에는 ΔL ≤ -2.6490 × Δb - 41.8013 을 만족하고,
0.83 < Δb ≤ 1.2 인 경우에는 ΔL ≤ -48.6486 × Δb - 3.6216 을 만족하고,
1.2 < Δb 인 경우에는 ΔL ≤ -62 를 만족한다.
삭제
삭제
삭제
제 1 항에 있어서,
상기 색차 (ΔL) 가 ΔL ≤ -45 를 만족하는, 방열용 표면 처리 금속재.
삭제
삭제
삭제
제 1 항 또는 제 5 항에 있어서,
상기 색차 (ΔL) 가 이하의 (a) ~ (e) 의 항목을 1 개 또는 2 개 또는 3 개 또는 4 개 또는 5 개를 만족하는, 방열용 표면 처리 금속재.
(a) ΔL ≤ -55
(b) ΔL ≤ -60
(c) ΔL ≤ -65
(d) ΔL ≤ -68
(e) ΔL ≤ -70
제 1 항 또는 제 5 항에 있어서,
상기 색차 (ΔL) 가 이하의 (f) ~ (g) 의 항목을 1 개 또는 2 개를 만족하는, 방열용 표면 처리 금속재.
(f) -83 ≤ ΔL
(g) -75 ≤ ΔL
삭제
삭제
제 1 항 또는 제 5 항에 있어서,
금속을 함유하는 표면 처리층을 갖는, 방열용 표면 처리 금속재.
제 1 항 또는 제 5 항에 있어서,
조화 처리층을 포함하는 표면 처리층을 갖는, 방열용 표면 처리 금속재.
제 10 항에 있어서,
조화 처리층을 포함하는 표면 처리층을 갖는, 방열용 표면 처리 금속재.
삭제
삭제
제 1 항 또는 제 5 항에 있어서,
60 도 광택도가 10 ~ 80 ％ 인, 방열용 표면 처리 금속재.
제 10 항에 있어서,
60 도 광택도가 10 ~ 80 ％ 인, 방열용 표면 처리 금속재.
삭제
삭제
제 14 항에 있어서,
60 도 광택도가 10 ~ 80 ％ 인, 방열용 표면 처리 금속재.
제 15 항에 있어서,
60 도 광택도가 10 ~ 80 ％ 인, 방열용 표면 처리 금속재.
삭제
삭제
제 1 항 또는 제 5 항에 있어서,
60 도 광택도가 10 ％ 미만인, 방열용 표면 처리 금속재.
제 10 항에 있어서,
60 도 광택도가 10 ％ 미만인, 방열용 표면 처리 금속재.
삭제
삭제
제 14 항에 있어서,
60 도 광택도가 10 ％ 미만인, 방열용 표면 처리 금속재.
제 15 항에 있어서,
60 도 광택도가 10 ％ 미만인, 방열용 표면 처리 금속재.
삭제
삭제
제 1 항 또는 제 5 항에 있어서,
크롬층 혹은 크로메이트층, 및/또는 실란 처리층을 포함하는 표면 처리층을 갖는, 방열용 표면 처리 금속재.
제 1 항 또는 제 5 항에 있어서,
상기 금속재가, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 금, 금 합금, 은, 은 합금, 백금족, 백금족 합금, 크롬, 크롬 합금, 마그네슘, 마그네슘 합금, 텅스텐, 텅스텐 합금, 몰리브덴, 몰리브덴 합금, 납, 납 합금, 탄탈, 탄탈 합금, 주석, 주석 합금, 인듐, 인듐 합금, 아연, 또는 아연 합금으로 형성되어 있는, 방열용 표면 처리 금속재.
제 35 항에 있어서,
상기 금속재가, 구리, 구리 합금, 알루미늄, 알루미늄 합금, 철, 철 합금, 니켈, 니켈 합금, 아연, 또는 아연 합금으로 형성되어 있는, 방열용 표면 처리 금속재.
제 36 항에 있어서,
상기 금속재가, 인청동, 코르손 합금, 단동, 황동, 양은 또는 기타 구리 합금으로 형성되어 있는, 방열용 표면 처리 금속재.
제 1 항 또는 제 5 항에 있어서,
상기 금속재가, 금속 스트립, 금속판, 또는 금속박인, 방열용 표면 처리 금속재.
제 1 항 또는 제 5 항에 있어서,
상기 방열용 표면 처리 금속재의 표면 처리 표면에 수지층을 구비하는, 방열용 표면 처리 금속재.
제 39 항에 있어서,
상기 수지층이 유전체를 포함하는, 방열용 표면 처리 금속재.
캐리어의 일방의 면, 또는 양방의 면에 중간층, 극박 금속층을 이 순서로 갖는 캐리어 부착 금속박으로서, 상기 극박 금속층이 제 1 항 또는 제 5 항에 기재된 방열용 표면 처리 금속재인, 캐리어 부착 금속박.
제 41 항에 있어서,
상기 캐리어의 일방의 면에 상기 중간층, 상기 극박 금속층을 이 순서로 갖고, 상기 캐리어의 타방의 면에 조화 처리층을 갖는, 캐리어 부착 금속박.
제 41 항에 있어서,
상기 극박 금속층이 극박 구리층인, 캐리어 부착 금속박.
제 1 항 또는 제 5 항에 기재된 방열용 표면 처리 금속재를 사용한, 커넥터.
제 1 항 또는 제 5 항에 기재된 방열용 표면 처리 금속재를 사용한, 단자.
제 1 항 또는 제 5 항에 기재된 방열용 표면 처리 금속재와 수지 기판을 적층하여 제조한, 적층체.
제 41 항에 기재된 캐리어 부착 금속박과 수지 기판을 적층하여 제조한 적층체.
제 46 항에 기재된 적층체를 구비한, 실드 테이프.
제 46 항에 기재된 적층체를 구비한, 실드재.
제 46 항에 기재된 적층체를 구비한, 프린트 배선판.
제 1 항 또는 제 5 항에 기재된 방열용 표면 처리 금속재를 사용한, 금속 가공 부재.
제 41 항에 기재된 캐리어 부착 금속박을 사용한 금속 가공 부재.
제 1 항 또는 제 5 항에 기재된 방열용 표면 처리 금속재를 사용한, 전자 기기.
제 41 항에 기재된 캐리어 부착 금속박을 사용한 전자 기기.
제 41 항에 기재된 캐리어 부착 금속박과 절연 기판을 준비하는 공정,
상기 캐리어 부착 금속박과 절연 기판을 적층하는 공정,
상기 캐리어 부착 금속박과 절연 기판을 적층한 후에, 상기 캐리어 부착 금속박의 캐리어를 벗기는 공정을 거쳐 금속 피복 적층판을 형성하고,
그 후, 세미애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는, 프린트 배선판의 제조 방법.
제 41 항에 기재된 캐리어 부착 금속박의 상기 극박 금속층측 표면 또는 상기 캐리어측 표면에 회로를 형성하는 공정,
상기 회로가 매몰되도록 상기 캐리어 부착 금속박의 상기 극박 금속층측 표면 또는 상기 캐리어측 표면에 수지층을 형성하는 공정,
상기 수지층 상에 회로를 형성하는 공정,
상기 수지층 상에 회로를 형성한 후에, 상기 캐리어 또는 상기 극박 금속층을 박리시키는 공정, 및
상기 캐리어 또는 상기 극박 금속층을 박리시킨 후에, 상기 극박 금속층 또는 상기 캐리어를 제거함으로써 상기 극박 금속층측 표면 또는 상기 캐리어측 표면에 형성한, 상기 수지층에 매몰되어 있는 회로를 노출시키는 공정을 포함하는, 프린트 배선판의 제조 방법.