KR101905325B1 - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR101905325B1
KR101905325B1 KR1020170075960A KR20170075960A KR101905325B1 KR 101905325 B1 KR101905325 B1 KR 101905325B1 KR 1020170075960 A KR1020170075960 A KR 1020170075960A KR 20170075960 A KR20170075960 A KR 20170075960A KR 101905325 B1 KR101905325 B1 KR 101905325B1
Authority
KR
South Korea
Prior art keywords
conductor layer
inductor
electronic component
overlapping portion
inductor conductor
Prior art date
Application number
KR1020170075960A
Other languages
English (en)
Other versions
KR20170142117A (ko
Inventor
야스시 다께다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170142117A publication Critical patent/KR20170142117A/ko
Application granted granted Critical
Publication of KR101905325B1 publication Critical patent/KR101905325B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/40—Structural association with built-in electric component, e.g. fuse
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

과제 - 보다 큰 인덕턴스값을 얻을 수 있는 전자 부품을 제공하는 것이다.
해결 수단 - 본 발명에 관한 전자 부품은, 제1 인덕터 도체층, 제2 인덕터 도체층, 접속 도체층 및 제1 절연체층의 조가 적층 방향으로 복수조 배열되어 있으며, 동일한 조에 포함되는 제1 인덕터 도체층의 제1 중복부와 제2 인덕터 도체층의 제2 중복부 사이에는, 제1 절연체층이 형성되어 있고, 접속 도체층은, 적층 방향에 있어서 제1 절연체층과 동일 위치에 형성되면서, 또한 동일한 조에 포함되는 제1 비중복부와 제2 비중복부를 전기적으로 접속하고 있고, 적층 방향으로 인접하는 2개의 조 중 적층 방향의 타방측에 위치하는 조에 포함되는 제2 중복부와, 적층 방향으로 인접하는 2개의 조 중 적층 방향의 일방측에 위치하는 조에 포함되는 제1 중복부는, 물리적으로 접속되어 있는 것을 특징으로 한다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 전자 부품, 특히 인덕터를 구비한 전자 부품에 관한 것이다.
종래의 전자 부품에 관한 발명으로서는, 예를 들어 특허문헌 1에 기재된 적층 인덕터가 알려져 있다. 도 9는 특허문헌 1에 기재된 적층 인덕터(500)의 분해 사시도이다.
적층 인덕터(500)는 적층체(512) 및 인덕터(511)를 구비하고 있다. 적층체(512)는 복수의 페라이트 시트(516)가 적층된 구조를 갖고 있다. 인덕터(511)는 내부 전극(518a, 518b…, 519a, 519b…)이 접속됨으로써 나선상을 이루고 있다. 내부 전극(518a, 518b…, 519a, 519b…)은 페라이트 시트(516) 위에 설치되어 있고, 상측으로부터 보았을 때 일부가 절결된 직사각 형상을 이루고 있다. 이에 의해, 내부 전극(518a, 518b…, 519a, 519b…)은 반시계 방향으로 감은 형상을 이루고, 약 1주분의 길이를 갖고 있다. 그리고, 내부 전극(518a, 518b…)과 내부 전극(519a, 519b…)은 상하 방향으로 교대로 배열되어 있다. 이하에서는, 내부 전극(518a, 518b…, 519a, 519b…)의 반시계 방향의 상류측의 단부를 상류단이라고 칭하고, 하류측의 단부를 하류단이라고 칭한다.
내부 전극(518a, 518b…)의 하류단이 내부 전극(518a, 518b…)에 둘러싸인 영역 내를 향하여 절곡되어 있다. 내부 전극(519a, 519b…)의 상류단이 내부 전극(519a, 519b…)에 둘러싸인 영역 내를 향하여 절곡되어 있다. 그리고, 내부 전극(518a)의 하류단과 내부 전극(519a)의 상류단이 접속되어 있다. 내부 전극(518b)의 하류단과 내부 전극(519b)의 상류단이 접속되어 있다. 또한, 내부 전극(519a)의 하류단과 내부 전극(518b)의 상류단이 접속되어 있다. 이에 의해, 내부 전극(518a, 519a, 518b, 519b)이 직렬로 접속되어 있다. 또한, 내부 전극(518c) 이후 및 내부 전극(519c) 이후에 대해서도 내부 전극(518a, 518b, 519a, 519b…)과 마찬가지로 접속되어 있다. 이에 의해, 나선상의 인덕터(511)가 구성되어 있다.
일본 특허 공개 제2001-44036호 공보
그런데, 특허문헌 1에 기재된 적층 인덕터(500)에서는 인덕턴스값을 크게 하는 것이 어렵다. 더욱 상세하게는, 상기한 바와 같이 내부 전극(518a, 518b)의 하류단이 내부 전극(518a, 518b)에 둘러싸인 영역 내를 향하여 절곡되어 있다. 내부 전극(519a, 519b)의 상류단이 내부 전극(519a, 519b)에 둘러싸인 영역 내를 향하여 절곡되어 있다. 그로 인해, 내부 전극(518a, 518b)의 하류단 및 내부 전극(519a, 519b)의 상류단이, 상측으로부터 보았을 때에 인덕터(511)에 둘러싸인 영역 내에 위치해 버린다. 그 결과, 내부 전극(518a, 518b)의 하류단 및 내부 전극(519a, 519b)의 상류단이, 인덕터(511)가 발생한 자속을 방해해 버린다. 그 결과, 적층 인덕터(500)에서는 큰 인덕턴스값을 얻는 것이 어렵다.
그래서, 본 발명의 목적은, 보다 큰 인덕턴스값을 얻을 수 있는 전자 부품을 제공하는 것이다.
본 발명의 일 형태인 전자 부품은, 제1 절연체층을 포함하는 복수의 절연체층이 적층 방향으로 적층된 구조를 갖는 적층체와, 상기 적층체에 설치되어 있는 인덕터를 구비하고 있고, 상기 인덕터는, 상기 적층 방향으로부터 보았을 때 서로 중첩됨으로써 환상의 궤도를 형성하고 있는 복수의 제1 인덕터 도체층, 복수의 제2 인덕터 도체층 및 복수의 접속 도체층을 포함하고 있으며, 상기 제1 인덕터 도체층은, 상기 적층 방향으로부터 보았을 때 상기 제2 인덕터 도체층과 겹치는 제1 중복부와, 상기 제2 인덕터 도체층으로부터 소정 방향 주위의 하류측으로 비어져 나오는 제1 비중복부를 갖고 있으며, 상기 제2 인덕터 도체층은, 상기 제1 인덕터 도체층에 대하여 상기 적층 방향의 일방측에 형성되어 있으면서, 또한 해당 적층 방향으로부터 보았을 때 상기 제1 인덕터 도체층과 겹치는 제2 중복부와, 상기 제1 인덕터 도체층으로부터 상기 소정 방향 주위의 상류측으로 비어져 나오는 제2 비중복부를 갖고 있으며, 상기 제1 인덕터 도체층, 상기 제2 인덕터 도체층, 상기 접속 도체층 및 상기 제1 절연체층의 조가 상기 적층 방향으로 복수조 배열되어 있으며, 동일한 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 중복부와 상기 제2 인덕터 도체층의 상기 제2 중복부 사이에는, 상기 제1 절연체층이 형성되어 있고, 상기 접속 도체는, 상기 적층 방향에 있어서 상기 제1 절연체층과 동일 위치에 형성되면서, 또한 동일한 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 비중복부와 상기 제2 인덕터 도체층의 상기 제2 비중복부를 전기적으로 접속하고 있고, 상기 적층 방향으로 인접하는 2개의 조 중 상기 적층 방향의 타방측에 위치하는 조에 포함되는 상기 제2 인덕터 도체층의 상기 제2 중복부의 적어도 일부와, 해당 적층 방향으로 인접하는 2개의 조 중 해당 적층 방향의 일방측에 위치하는 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 중복부의 적어도 일부는, 물리적으로 접속되어 있거나, 또는 도체를 개재시켜 접속되어 있는 것을 특징으로 한다.
본 발명에 따르면, 보다 큰 인덕턴스값을 얻을 수 있다.
도 1은 전자 부품(10, 10a 내지 10c)의 외관 사시도.
도 2는 전자 부품(10)의 적층체(12)의 분해 사시도.
도 3은 인덕터 도체층(18a 내지 18c, 19a 내지 19c) 및 접속 도체층(40a 내지 40c)을 상측으로부터 본 도면.
도 4는 도 1의 A-A선에 있어서의 단면 구조도.
도 5a는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5b는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5c는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5d는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5e는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5f는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5g는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5h는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5i는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 5j는 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도.
도 6a는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시(平面視)한 도면.
도 6b는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면.
도 6c는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면.
도 6d는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면.
도 6e는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면.
도 6f는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면.
도 6g는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면.
도 6h는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면.
도 7은 제1 변형예에 관한 전자 부품(10a)의 적층체(12)의 분해 사시도.
도 8a는 제2 변형예에 관한 전자 부품(10b)의 적층체(12)의 단면 구조도.
도 8b는 제3 변형예에 관한 전자 부품(10c)의 적층체(12)의 단면 구조도.
도 9는 특허문헌 1에 기재된 적층 인덕터(500)의 분해 사시도.
(전자 부품의 구성)
이하에, 본 발명의 일 실시 형태에 관한 전자 부품의 구성에 대하여 도면을 참조하면서 설명한다. 도 1은 전자 부품(10, 10a 내지 10c)의 외관 사시도이다. 도 2는 전자 부품(10)의 적층체(12)의 분해 사시도이다. 도 3은 인덕터 도체층(18a 내지 18c, 19a 내지 19c) 및 접속 도체층(40a 내지 40c)을 상측으로부터 본 도면이다. 도 4는 도 1의 A-A선에 있어서의 단면 구조도이다.
이하에서는, 전자 부품(10)의 적층 방향을 상하 방향이라고 정의한다(하측은 적층 방향의 일방측의 일례, 상측은 적층 방향의 타방측의 일례). 또한, 전자 부품(10)을 상측으로부터 보았을 때 전자 부품(10)의 긴 변이 연장되는 방향을 좌우 방향이라고 정의하고, 전자 부품(10)의 짧은 변이 연장되는 방향을 전후 방향이라고 정의한다. 상하 방향, 전후 방향 및 좌우 방향은 서로 직교하고 있다. 상하 방향, 전후 방향 및 좌우 방향은 일례이며, 전자 부품(10)이 실제로 사용될 때의 상하 방향, 전후 방향 및 좌우 방향과는 일치하지 않아도 된다.
전자 부품(10)은, 도 1 및 도 2에 도시한 바와 같이, 적층체(12), 외부 전극(14a, 14b), 인출 도체층(24a, 24b) 및 인덕터 L을 구비하고 있다. 적층체(12)는 도 2에 도시한 바와 같이, 직육면체상을 이루고 있으며, 절연체층(16a 내지 16k)(복수의 절연체층의 일례)이 상측으로부터 하측으로 이 순서대로 배열되도록 적층된 구조를 갖고 있다. 적층체(12)는 상면, 하면, 우측면, 좌측면, 전방면 및 후방면을 갖고 있다. 적층체(12)의 우측면, 좌측면, 전방면 및 후방면은, 상하 방향에 평행한 측면이다.
절연체층(16a, 16b, 16d, 16e, 16g, 16h, 16j, 16k)은, 자성을 갖는 페라이트(예를 들어, Ni-Zn-Cu 페라이트 또는 Ni-Zn 페라이트 등)에 의해 제작되어 있으며, 상측으로부터 보았을 때 직사각 형상을 이루고 있다. 절연체층(16c, 16f, 16i)은 각각 자성부(15c, 15f, 15i) 및 비자성부(17c, 17f, 17i)(제1 절연체층의 일례)를 포함하고 있으며, 상측으로부터 보았을 때 직사각 형상을 이루고 있다. 자성부(15c, 15f, 15i)는 자성을 갖는 페라이트(예를 들어, Ni-Zn-Cu 페라이트 또는 Ni-Zn 페라이트 등)에 의해 제작되어 있다. 비자성부(17c, 17f, 17i)는, 비자성(즉, 투자율이 1)의 페라이트(예를 들어, Zn-Cu 페라이트)에 의해 제작되어 있다. 단, 비자성부(17c, 17f, 17i) 대신에 자성부(15c, 15f, 15i)의 투자율보다도 낮은 투자율을 갖는 저자성부가 설치되어도 되고, 자성부(15c, 15f, 15i)의 투자율과 동일한 투자율을 갖는 자성부가 설치되어도 된다. 자성부(15c, 15f, 15i) 및 비자성부(17c, 17f, 17i)의 형상을 설명하기 전에, 도 3을 참조하면서 궤도 R에 대하여 설명한다.
전자 부품(10)에는, 도 3에 도시한 바와 같이 환상의 궤도 R이 정의되어 있다. 궤도 R은, 상측으로부터 보았을 때 사각 형상(본 실시 형태에서는 직사각 형상)의 프레임형을 이루고 있으며, 변 L1, L2, L3, L4를 갖고 있다. 변 L1 내지 L4는 반시계 방향으로 이 순서대로 접속되어 있다. 변 L1은 좌우 방향으로 연장되는 후방측의 긴 변이다. 변 L1은 상측으로부터 보았을 때 적층체(12)의 후방면(외측 테두리의 일례)에 평행하다. 변 L3은, 좌우 방향으로 연장되는 전방측의 긴 변이다. 변 L3은 상측으로부터 보았을 때 적층체(12)의 전방면(외측 테두리의 일례)에 평행하다. 변 L2는 전후 방향으로 연장되는 좌측의 짧은 변이다. 변 L2는, 상측으로부터 보았을 때 적층체(12)의 좌측면(외측 테두리의 일례)에 평행하다. 변 L4는 전후 방향으로 연장되는 우측의 짧은 변이다. 따라서, 변 L4는, 상측으로부터 보았을 때 적층체(12)의 우측면(외측 테두리의 일례)에 평행하다.
자성부(15c, 15f, 15i) 및 비자성부(17c, 17f, 17i)의 형상의 설명으로 되돌아간다. 비자성부(17c, 17f, 17i)는, 도 2에 도시한 바와 같이 상측으로부터 보았을 때 궤도 R의 변 L1의 좌측 절반, 변 L2, 변 L3의 전체 및 변 L4의 전방측 절반과 겹쳐 있다. 즉, 비자성부(17c, 17f, 17i)는, 직사각 형상의 궤도 R의 일부의 우측 후방의 코너 근방이 절결된 형상을 이루고 있다. 자성부(15c, 15f, 15i)는, 절연체층(16c, 16f, 16i)에 있어서의 비자성부(17c, 17f, 17i) 이외의 부분이다. 또한, 비자성부(17c, 17f, 17i)는 각각 도 4에 도시한 바와 같이, 자성부(15c, 15f, 15i)를 상하 방향으로 관통하고 있다. 이에 의해, 비자성부(17c, 17f, 17i)는 각각 절연체층(16c, 16f, 16i)의 상면 및 하면으로부터 노출되어 있다.
인덕터 L은, 도 2에 도시한 바와 같이, 적층체(12) 내에 설치되어 있고, 상측으로부터 보았을 때 반시계 방향(소정 방향 주위의 일례)으로 주회하면서 상측으로부터 하측으로 진행되는 나선상을 이루고 있다. 인덕터 L은, 인덕터 도체층(18a 내지 18c, 19a 내지 19c) 및 접속 도체층(40a 내지 40c)을 포함하고 있다.
인덕터 도체층(18a 내지 18c, 19a 내지 19c) 및 접속 도체층(40a 내지 40c)은 각각 상측으로부터 보았을 때 궤도 R의 일부에 형성되어 있다. 보다 정확하게는, 인덕터 도체층(18a 내지 18c, 19a 내지 19c) 및 접속 도체층(40a 내지 40c)은, 도 3에 도시한 바와 같이 상측으로부터 보았을 때 서로 중첩됨으로써, 환상의 궤도 R을 형성하고 있다.
인덕터 도체층(18a 내지 18c)(복수의 제1 인덕터 도체층의 일례)은 각각 상하 방향에 있어서, 절연체층(16b, 16e, 16h)과 동일 위치에 형성되어 있다. 더욱 상세하게는, 인덕터 도체층(18a)은, 상측으로부터 보았을 때 변 L2, L3의 전체 및 변 L4의 전방측 절반과 겹치는 형상을 이루고 있으며, 절연체층(16b)을 상하 방향으로 관통하고 있다. 따라서, 인덕터 도체층(18a)은, 절연체층(16b)의 상면 및 하면으로부터 노출되어 있다. 인덕터 도체층(18b, 18c)은 각각 상측으로부터 보았을 때 변 L1의 좌측 절반, 변 L2, L3의 전체 및 변 L4의 전방측 절반과 겹치는 형상을 이루고 있으며, 절연체층(16e, 16h)을 상하 방향으로 관통하고 있다. 따라서, 인덕터 도체층(18b, 18c)은 절연체층(16e, 16h)의 상면 및 하면으로부터 노출되어 있다. 이와 같이, 인덕터 도체층(18a 내지 18c)은 상측으로부터 보았을 때 반시계 방향으로 감은 형상을 이루고 있다.
인덕터 도체층(19a 내지 19c)(복수의 제2 인덕터 도체층의 일례)은 각각 상하 방향에 있어서, 절연체층(16d, 16g, 16j)과 동일 위치에 형성되어 있다. 따라서, 인덕터 도체층(19a 내지 19c)은 각각 인덕터 도체층(18a 내지 18c)에 대하여 하측에 형성되어 있다. 더욱 상세하게는, 인덕터 도체층(19a 내지 19c)은, 상측으로부터 보았을 때 변 L1의 좌측 절반, 변 L2, L3의 전체와 겹치는 형상을 이루고 있으며, 절연체층(16d, 16g, 16j)을 상하 방향으로 관통하고 있다. 따라서, 인덕터 도체층(19a 내지 19c)은 각각 절연체층(16d, 16g, 16j)의 상면 및 하면으로부터 노출되어 있다. 이와 같이, 인덕터 도체층(19a 내지 19c)은 상측으로부터 보았을 때 반시계 방향으로 감은 형상을 이루고 있다. 이하에서는, 각 도체층에 있어서, 반시계 방향의 상류측의 단부를 간단히 상류단이라고 칭하고, 반시계 방향의 하류측의 단부를 간단히 하류단이라고 칭한다.
여기서, 도 3에 도시한 바와 같이 인덕터 도체층(18a 내지 18c)과 인덕터 도체층(19a 내지 19c)은, 상측으로부터 보았을 때 서로 일부에 있어서 중첩되어 있다. 더욱 상세하게는, 인덕터 도체층(18a 내지 18c)은 각각 중복부(20a 내지 20c)(제1 중복부의 일례) 및 비중복부(22a 내지 22c)(제1 비중복부의 일례)를 포함하고 있다. 중복부(20a 내지 20c)는 각각 상측으로부터 보았을 때 인덕터 도체층(18a 내지 18c)에 있어서 인덕터 도체층(19a 내지 19c)과 겹치는 부분이다. 중복부(20a)는, 상측으로부터 보았을 때 변 L2, L3의 전체와 겹치는 형상을 이루고 있다. 중복부(20b, 20c)는, 상측으로부터 보았을 때 변 L1의 좌측 절반 및 변 L2, L3의 전체와 겹치는 형상을 이루고 있다. 비중복부(22a 내지 22c)는 각각 상측으로부터 보았을 때 인덕터 도체층(18a 내지 18c)에 있어서 인덕터 도체층(19a 내지 19c)으로부터 반시계 방향의 하류측으로 비어져 나오는 부분이다. 비중복부(22a 내지 22c)는, 상측으로부터 보았을 때 변 L4의 전방측 절반과 겹치는 형상을 이루고 있다. 따라서, 비중복부(22a 내지 22c)는 각각 중복부(20a 내지 20c)의 하류단에 접속되어 있다. 또한, 비중복부(22a 내지 22c)의 선폭은, 중복부(20a 내지 20c)의 선폭보다도 크다. 선폭이란, 상측으로부터 보았을 때 인덕터 도체가 연장되는 방향에 직교하는 방향의 크기이다.
인덕터 도체층(19a 내지 19c)은 각각 중복부(30a 내지 30c)(제2 중복부의 일례) 및 비중복부(32a 내지 32c)(제2 비중복부의 일례)를 포함하고 있다. 중복부(30a 내지 30c)는 각각 상측으로부터 보았을 때 인덕터 도체층(19a 내지 19c)에 있어서 인덕터 도체층(18a 내지 18c)과 겹치는 부분이다. 중복부(30a 내지 30c)는, 상측으로부터 보았을 때 변 L1의 좌측 절반 및 변 L2, L3의 전체와 겹치는 형상을 이루고 있다. 비중복부(32a 내지 32c)는 각각 상측으로부터 보았을 때 인덕터 도체층(19a 내지 19c)에 있어서 인덕터 도체층(18a 내지 18c)으로부터 반시계 방향의 상류측으로 비어져 나오는 부분이다. 비중복부(32a 내지 32c)는, 상측으로부터 보았을 때 변 L1의 우측 절반의 일부와 겹치는 형상을 이루고 있다. 따라서, 비중복부(32a 내지 32c)는 각각 중복부(30a 내지 30c)의 상류단에 접속되어 있다. 또한, 비중복부(32a 내지 32c)의 선폭은, 중복부(30a 내지 30c)의 선폭보다도 크다.
그런데, 인덕터 도체층(18a, 19a), 접속 도체층(40a) 및 비자성부(17c)(제1 절연체층의 일례)는 조 C1을 형성하고 있다. 인덕터 도체층(18b, 19b), 접속 도체층(40b) 및 비자성부(17f)(제1 절연체층의 일례)는 조 C2를 형성하고 있다. 인덕터 도체층(18c, 19c), 접속 도체층(40c) 및 비자성부(17i)(제1 절연체층의 일례)는 조 C3을 형성하고 있다. 조 C1 내지 C3(복수조의 일례)은, 상측으로부터 하측으로 이 순서대로 배열되어 있다.
도 2 및 도 4에 도시한 바와 같이, 인덕터 도체층(19a)의 중복부(30a)와 인덕터 도체층(18b)의 중복부(20b) 사이에는 절연체층이 존재하지 않는다. 이에 의해, 인덕터 도체층(19a)(적층 방향으로 인접하는 2개의 조 중 적층 방향의 타방측에 위치하는 조에 포함되는 제2 인덕터 도체층의 일례)의 중복부(30a)의 전체와, 인덕터 도체층(18b)(적층 방향으로 인접하는 2개의 조 중 적층 방향의 일방측에 위치하는 조에 포함되는 제1 인덕터 도체층의 일례)의 중복부(20b)의 일부는, 서로 접촉함으로써, 물리적으로 접속되어 있다. 따라서, 인덕터 도체층(19a)과 인덕터 도체층(18b)이 직렬로 접속되어 있다. 도 2 및 도 4에 도시한 바와 같이, 인덕터 도체층(19b)의 중복부(30b)와 인덕터 도체층(18c)의 중복부(20c) 사이에는, 절연체층이 존재하지 않는다. 이에 의해, 인덕터 도체층(19b)(적층 방향으로 인접하는 2개의 조 중 적층 방향의 타방측에 위치하는 조에 포함되는 제2 인덕터 도체층의 일례)의 중복부(30b)의 전체와, 인덕터 도체층(18c)(적층 방향으로 인접하는 2개의 조 중 적층 방향의 일방측에 위치하는 조에 포함되는 제1 인덕터 도체층의 일례)의 중복부(20c)의 전체는, 서로 접촉함으로써, 물리적으로 접속되어 있다. 따라서, 인덕터 도체층(19b)과 인덕터 도체층(18c)이 직렬로 접속되어 있다.
또한, 도 2 및 도 4에 도시한 바와 같이, 동일한 조 C1에 포함되는 인덕터 도체층(18a)의 중복부(20a)와 인덕터 도체층(19a)의 중복부(30a) 사이에는, 비자성부(17c)가 설치되어 있다. 이에 의해, 중복부(20a)와 중복부(30a)가 절연되어 있다. 동일한 조 C2에 포함되는 인덕터 도체층(18b)의 중복부(20b)와 인덕터 도체층(19b)의 중복부(30b) 사이에는, 비자성부(17f)가 설치되어 있다. 이에 의해, 중복부(20b)와 중복부(30b)가 절연되어 있다. 동일한 조 C3에 포함되는 인덕터 도체층(18c)의 중복부(20c)와 인덕터 도체층(19c)의 중복부(30c) 사이에는, 비자성부(17i)가 설치되어 있다. 이에 의해, 중복부(20c)와 중복부(30c)가 절연되어 있다.
접속 도체층(40a 내지 40c)(복수의 접속 도체층의 일례)은, 상하 방향에 있어서, 절연체층(16c, 16f, 16i)과 동일 위치에 형성되어 있다. 더욱 상세하게는, 접속 도체층(40a 내지 40c)은 각각 절연체층(16c, 16f, 16i)을 상하 방향으로 관통하고 있다. 따라서, 접속 도체층(40a 내지 40c)은, 절연체층(16c, 16f, 16i)의 상면 및 하면으로부터 노출되어 있다.
접속 도체층(40a 내지 40c)은 동일한 형상을 갖고 있으므로, 이들 형상에 대해서는 통합하여 설명한다. 접속 도체층(40a 내지 40c)은, 상측으로부터 보았을 때 궤도 R의 우측 후방의 코너 근방에 형성되어 있고, 변 L1(제1 긴 변의 일례)의 우단 근방 및 변 L4(제1 짧은 변의 일례)의 후단 근방에 걸쳐 겹쳐 있고, 변 L2, L3(변 L2가 제2 짧은 변의 일례, 변 L3이 제2 긴 변의 일례)에는 겹쳐 있지 않은 형상을 이루고 있다. 이에 의해, 접속 도체층(40a 내지 40c)은 상측으로부터 보았을 때 반시계 방향으로 감은 형상을 이루고 있으며, L자상을 이루고 있다.
접속 도체층(40a 내지 40c)의 상류단은 각각 상측으로부터 보았을 때 인덕터 도체층(18a 내지 18c)의 비중복부(22a 내지 22c)와 겹쳐 있다. 접속 도체층(40a 내지 40c)과 비중복부(22a 내지 22c) 사이에는 절연체층이 존재하지 않으므로, 접속 도체층(40a 내지 40c)과 비중복부(22a 내지 22c)는 서로 접촉함으로써, 물리적으로 접속되어 있다. 이에 의해, 인덕터 도체층(18a 내지 18c)과 접속 도체층(40a 내지 40c)이 각각 직렬로 접속되어 있다. 단, 도 3에 도시한 바와 같이, 상측으로부터 보았을 때 접속 도체층(40a 내지 40c)의 상류단과 중복부(30a 내지 30c)의 하류단 사이에는 간극이 존재하고 있다. 이에 의해, 접속 도체층(40a 내지 40c)의 상류단과 중복부(30a 내지 30c)가 절연되어 있다.
접속 도체층(40a 내지 40c)의 하류단은 각각 상측으로부터 보았을 때 인덕터 도체층(19a 내지 19c)의 비중복부(32a 내지 32c)와 겹쳐 있다. 접속 도체층(40a 내지 40c)과 비중복부(32a 내지 32c) 사이에는 절연체층이 존재하지 않으므로, 접속 도체층(40a 내지 40c)과 비중복부(32a 내지 32c)는 서로 접촉함으로써, 물리적으로 접속되어 있다. 이에 의해, 인덕터 도체층(19a 내지 19c)과 접속 도체층(40a 내지 40c)이 각각 직렬로 접속되어 있다. 단, 도 3에 도시한 바와 같이 상측으로부터 보았을 때에 접속 도체층(40b, 40c)의 하류단과 중복부(20b, 20c)의 상류단 사이에는 간극이 존재하고 있다. 이에 의해, 접속 도체층(40b, 40c)의 상류단과 중복부(20b, 20c)가 절연되어 있다.
이상과 같이, 접속 도체층(40a)은, 동일한 조 C1에 포함되는 인덕터 도체층(18a)의 비중복부(22a)와 인덕터 도체층(19a)의 비중복부(32a)를 전기적으로 접속하고 있다.
접속 도체층(40b)은, 동일한 조 C2에 포함되는 인덕터 도체층(18b)의 비중복부(22b)와 인덕터 도체층(19b)의 비중복부(32b)를 전기적으로 접속하고 있다. 접속 도체층(40c)은, 동일한 조 C3에 포함되는 인덕터 도체층(18c)의 비중복부(22c)와 인덕터 도체층(19c)의 비중복부(32c)를 전기적으로 접속하고 있다.
그런데, 접속 도체층(40a 내지 40c)의 선폭 및 비중복부(22a 내지 22c, 32a 내지 32c)의 선폭은, 중복부(20a 내지 20c, 30a 내지 30c)의 선폭보다도 크다. 이에 의해, 궤도 R에 있어서의 접속 도체층(40a 내지 40c) 및 비중복부(22a 내지 22c, 32a 내지 32c)와 겹치는 부분(즉, 우측 후방의 코너 근방)의 선폭은, 궤도 R에 있어서의 잔여의 부분의 선폭보다도 크게 되어 있다.
인출 도체층(24a)은 상하 방향에 있어서, 절연체층(16b)과 동일 위치에 형성되어 있다. 더욱 상세하게는, 인출 도체층(24a)은 상측으로부터 보았을 때 인덕터 도체층(18a)의 상류단에 접속되어 있고, 절연체층(16b)의 좌측의 짧은 변으로 인출되어 있다. 또한, 인출 도체층(24a)은 절연체층(16b)을 상하 방향으로 관통하고 있다. 따라서, 인출 도체층(24a)은 절연체층(16b)의 상면 및 하면으로부터 노출되어 있다.
인출 도체층(24b)은 상하 방향에 있어서, 절연체층(16j)과 동일 위치에 형성되어 있다. 더욱 상세하게는, 인출 도체층(24b)은 상측으로부터 보았을 때 인덕터 도체층(19c)의 하류단에 접속되어 있고, 절연체층(16j)의 우측의 짧은 변으로 인출되어 있다. 또한, 인출 도체층(24b)은 절연체층(16j)을 상하 방향으로 관통하고 있다. 따라서, 인출 도체층(24b)은 절연체층(16j)의 상면 및 하면으로부터 노출되어 있다.
이상과 같은 인덕터 도체층(18a 내지 18c, 19a 내지 19c), 인출 도체층(24a, 24b) 및 접속 도체층(40a 내지 40c)은, 예를 들어 Ag나 Cu 등을 주성분으로 하는 도체에 의해 제작되어 있다.
외부 전극(14a)은, 도 1에 도시한 바와 같이 적층체(12)의 좌측면의 전체면을 덮고 있음과 함께, 적층체(12)의 상면, 하면, 전방면 및 후방면에 되접어 꺾여 있다. 이에 의해, 외부 전극(14a)은 인출 도체층(24a)과 접속되고, 인덕터 L에 전기적으로 접속되어 있다.
외부 전극(14b)은, 도 1에 도시한 바와 같이 적층체(12)의 우측면의 전체면을 덮고 있음과 함께, 적층체(12)의 상면, 하면, 전방면 및 후방면에 되접어 꺾여 있다. 이에 의해, 외부 전극(14b)은 인출 도체층(24b)과 접속되고, 인덕터 L에 전기적으로 접속되어 있다. 또한, 접속 도체층(40a 내지 40c)은, 상측으로부터 보았을 때 변 L4와 겹쳐 있다. 변 L4는 상측으로부터 보았을 때 궤도 R의 변 L1 내지 L4 중에서 우측면(제1 측면의 일례)에 가장 가까운 변이면서, 또한 우측면과 평행하다. 이에 의해, 접속 도체층(40a 내지 40c)은 외부 전극(14b)에 근접하고 있다. 외부 전극(14a, 14b)은, 예를 들어 Ag 등을 주성분으로 하는 재료에 의해 형성된 하지 전극 위에 Ni 도금 및 Sn 도금이 실시됨으로써 형성된다.
(전자 부품의 제조 방법)
이하에, 전자 부품(10)의 제조 방법에 대하여 도 5a 내지 도 5j 및 도 6a 내지 도 6h를 참조하면서 설명한다. 도 5a 내지 도 5j는, 도 1의 A-A에 있어서의 전자 부품(10)의 제조 시의 공정 단면도이다. 도 6a 내지 도 6h는 전자 부품(10)의 제조 시의 모습을 상측으로부터 평면시한 도면이다. 또한, 도 5a 내지 도 5j 및 도 6a 내지 도 6h에서는, 1개의 전자 부품(10)의 제조 시의 모습을 도시하고 있지만, 실제의 제조 시에는 마더 적층체가 제작된 후에, 마더 적층체가 복수의 적층체(12)로 커트된다.
절연체층(16a, 16b, 16d, 16e, 16g, 16h, 16j, 16k) 및 자성부(15c, 15f, 15i)의 원료가 되는 제1 세라믹 슬러리를 제작한다. 산화 제2철(Fe2O3)을 48.0㏖％, 산화아연(ZnO)을 20.0㏖％, 산화니켈(NiO)을 23.0㏖％ 및 산화구리(CuO)를 9.0㏖％의 비율로 칭량한 각각의 재료를 원재료로서 볼 밀에 투입하고, 습식 조합을 행한다. 얻어진 혼합물을 건조하고 나서 분쇄하고, 얻어진 분말을 750℃에서 1시간 하소한다. 얻어진 하소 분말을 볼 밀로 습식 분쇄한 후, 건조하고 나서 해쇄하여, 페라이트 세라믹 분말을 얻는다.
이 페라이트 세라믹 분말에 대하여 결합제(아세트산비닐, 수용성 아크릴 등)와 가소제, 습윤재, 분산제를 첨가하여 볼 밀로 혼합을 행하고, 그 후, 감압에 의해 탈포를 행한다. 이에 의해, 절연체층(16a, 16h) 및 자성부(15c, 15f, 15i)의 원료가 되는 제1 세라믹 슬러리를 얻는다.
이어서, 비자성부(17c, 17f, 17i)의 원료가 되는 제2 세라믹 슬러리를 제작한다. 산화 제2철(Fe2O3)을 48.0㏖％, 산화아연(ZnO)을 43.0㏖％ 및 산화구리(CuO)를 9.0㏖％의 비율로 칭량한 각각의 재료를 원재료로서 볼 밀에 투입하고, 습식 조합을 행한다. 얻어진 혼합물을 건조하고 나서 분쇄하고, 얻어진 분말을 750℃에서 1시간 하소한다. 얻어진 하소 분말을 볼 밀로 습식 분쇄한 후, 건조하고 나서 해쇄하여, 페라이트 세라믹 분말을 얻는다.
이 페라이트 세라믹 분말에 대하여 결합제(아세트산비닐, 수용성 아크릴 등)와 가소제, 습윤재, 분산제를 첨가하여 볼 밀로 혼합을 행하고, 그 후, 감압에 의해 탈포를 행한다. 이에 의해, 비자성부(17c, 17f, 17i)의 원료가 되는 제2 세라믹 슬러리를 얻는다.
이어서, 도 5a 및 도 6a에 도시한 바와 같이, 제1 세라믹 슬러리를 인쇄함으로써, 절연체층(16k)이 되어야 할 세라믹 그린층(116k)을 형성한다.
이어서, 도 5b 및 도 6b에 도시한 바와 같이, 세라믹 그린층(116k) 위에 Ag, Pd, Cu, Au나 이들의 합금 등을 주성분으로 하는 도전성 페이스트를 스크린 인쇄법이나 포토리소그래피법 등의 방법으로 도포함으로써, 인덕터 도체층(19c) 및 인출 도체층(24b)을 형성한다.
이어서, 도 5c 및 도 6c에 도시한 바와 같이, 세라믹 그린층(116k) 위에 제1 세라믹 슬러리를 스크린 인쇄법으로 도포함으로써, 절연체층(16j)이 되어야 할 세라믹 그린층(116j)을 형성한다.
이어서, 도 5d 및 도 6d에 도시한 바와 같이 세라믹 그린층(116j) 및 비중복부(32c) 위에 Ag, Pd, Cu, Au나 이들의 합금 등을 주성분으로 하는 도전성 페이스트를 스크린 인쇄법이나 포토리소그래피법 등의 방법으로 도포함으로써, 접속 도체층(40c)을 형성한다.
이어서, 도 5e 및 도 6e에 도시한 바와 같이, 인덕터 도체층(19c) 및 세라믹 그린층(116j) 위에 제2 세라믹 슬러리를 스크린 인쇄법으로 도포함으로써, 비자성부(17i)가 되어야 할 세라믹 그린부(117i)를 형성한다.
이어서, 도 5f 및 도 6f에 도시한 바와 같이, 세라믹 그린층(116j) 및 인출 도체층(24b) 위에 제1 세라믹 슬러리를 스크린 인쇄법으로 도포함으로써, 자성부(15i)가 되어야 할 세라믹 그린부(115i)를 형성한다.
이어서, 도 5g 및 도 6g에 도시한 바와 같이, 접속 도체층(40c) 및 세라믹 그린층(116i) 위에 Ag, Pd, Cu, Au나 이들의 합금 등을 주성분으로 하는 도전성 페이스트를 스크린 인쇄법이나 포토리소그래피법 등의 방법으로 도포함으로써, 인덕터 도체층(18c)을 형성한다.
이어서, 도 5h 및 도 6h에 도시한 바와 같이, 세라믹 그린층(116i) 및 접속 도체층(40c) 위에 제1 세라믹 슬러리를 스크린 인쇄법으로 도포함으로써, 절연체층(16h)이 되어야 할 세라믹 그린층(116h)을 형성한다.
이상의 도 5b 내지 도 5h 및 도 6b 내지 도 6h의 공정에 의해, 조 C3에 포함되는 인덕터 도체층(18c, 19c), 인출 도체층(24b), 접속 도체층(40c), 세라믹 그린층(116h, 116j) 및 세라믹 그린부(115i, 117i)가 형성된다. 또한, 도 5b 내지 도 5h 및 도 6b 내지 도 6h의 공정과 마찬가지의 공정을 2회 반복함으로써, 도 5i에 도시한 바와 같이, 조 C1에 포함되는 인덕터 도체층(18a, 19a), 인출 도체층(24a), 접속 도체층(40a), 세라믹 그린층(116b, 116d) 및 세라믹 그린부(115c, 117c) 그리고 조 C2에 포함되는 인덕터 도체층(18b, 19b), 접속 도체층(40b), 세라믹 그린층(116e, 116g) 및 세라믹 그린부(115f, 117f)를 형성한다.
이어서, 도 5j에 도시한 바와 같이, 세라믹 그린층(116b), 인덕터 도체층(18a) 및 인출 도체층(24a) 위에 제1 세라믹 슬러리를 스크린 인쇄법으로 도포함으로써, 절연체층(16a)이 되어야 할 세라믹 그린층(116a)을 형성한다. 이상의 공정을 거쳐, 마더 적층체가 형성된다. 정수압 프레스 등에 의해 마더 적층체에 본 압착을 실시한다. 본 압착은, 예를 들어 45℃ 및 1.0t/㎠의 조건에서 행하여진다.
이어서, 마더 적층체를 소정 사이즈(예를 들어, 3.2㎜×2.5㎜×0.8㎜)의 적층체(12)로 커트한다. 이에 의해 미소성의 적층체(12)가 얻어진다. 그 후, 미소성의 적층체(12)에 탈바인더 처리 및 소성을 실시한다. 탈바인더 처리는, 예를 들어 저산소 분위기 중에 있어서 500℃에서 2시간의 조건에서 행한다. 소성은, 예를 들어 대기 중에 있어서 890℃에서 2.5시간의 조건에서 행한다.
이상의 공정에 의해, 소성된 적층체(12)가 얻어진다. 적층체(12)에 배럴 가공을 실시하여 적층체(12)의 모따기를 행한다. 그 후, 침지법 등의 방법에 의해 주성분이 Ag인 전극 페이스트를 도포 및 베이킹하여, 외부 전극(14a, 14b)이 되어야 할 하지 전극을 형성한다. 하지 전극의 건조는 100℃에서 10분간 행하고, 하지 전극의 베이킹은 780℃에서 2.5시간의 조건에서 행한다.
마지막으로, 하지 전극의 표면에 Ni 도금/Sn 도금을 실시함으로써, 외부 전극(14a, 14b)을 형성한다. 이상의 공정을 거쳐, 도 1에 도시한 바와 같은 전자 부품(10)이 완성된다.
(효과)
전자 부품(10)에 의하면, 보다 큰 인덕턴스값을 얻을 수 있다. 이하에서는, 조 C2를 예로 들어 설명한다. 인덕터 도체층(18b)은 중복부(20b) 및 비중복부(22b)를 포함하고 있다. 인덕터 도체층(19b)은 중복부(30b) 및 비중복부(32b)를 포함하고 있다. 중복부(20b)와 중복부(30b)는, 상측으로부터 보았을 때 중첩되어 있다. 단, 중복부(20b)와 중복부(30b) 사이에는 비자성부(17f)가 설치되어 있기 때문에, 중복부(20b)와 중복부(30b)는 절연되어 있다. 비중복부(22b)는 상측으로부터 보았을 때 인덕터 도체층(19b)으로부터 반시계 방향의 하류측으로 비어져 나와 있다. 또한, 비중복부(32b)는 상측으로부터 보았을 때 인덕터 도체층(18b)으로부터 반시계 방향의 상류측으로 비어져 나와 있다. 이에 의해, 접속 도체층(40b)이 비중복부(22b)와 비중복부(32b)를 접속함으로써, 인덕터 도체층(18b)과 인덕터 도체층(19b)이 직렬로 접속되게 된다. 그리고, 조 C1, C3도, 조 C2와 마찬가지의 구성을 갖고 있다. 또한, 중복부(30a)와 중복부(20b)가 접속되어 있다. 마찬가지로, 중복부(30b)와 중복부(20c)가 접속되어 있다. 이상의 구성에 의해, 인덕터 도체층(18a, 19a, 18b, 19b, 18c, 19c)이 직렬로 접속되어 있다. 또한, 접속 도체층(40a 내지 40c)은, 궤도 R의 우측 후방의 코너 근방에 형성되어 있고, 궤도 R의 내부에 침입하고 있지 않다. 그 결과, 전자 부품(10)에서는, 인덕터 도체층(18a, 19a, 18b, 19b, 18c, 19c)을 접속하기 위한 도체가 궤도 R 내에 설치되지 않게 된다. 따라서, 궤도 R 내에 인덕터 L이 발생한 자속을 방해하는 도체가 존재하지 않게 되므로, 전자 부품(10)에서는, 인덕터 L의 인덕턴스값을 크게 하는 것이 가능해진다.
또한, 전자 부품(10)에서는, 인덕터 L의 직류 저항값의 저감이 도모된다. 더욱 상세하게는, 중복부(30a)와 중복부(20b)는 물리적으로 접촉하고 있다. 마찬가지로, 중복부(30b)와 중복부(20c)는 물리적으로 접촉하고 있다. 중복부(30a, 20b)가 설치되어 있는 구간 및 중복부(30b, 20c)가 설치되어 있는 구간에서는 인덕터 L의 단면적이 2개의 도체층의 단면적의 합계가 된다. 인덕터 L의 직류 저항값의 저감 관점에서는, 이들 구간 길이는 긴 편이 바람직하다. 그래서, 전자 부품(10)에서는, 중복부(30a)의 전체와 중복부(20b)의 전체는 물리적으로 접촉하고 있다. 마찬가지로, 중복부(30b)의 전체와 중복부(20c)의 전체는 물리적으로 접촉하고 있다. 이에 의해, 인덕터 L의 직류 저항값의 저감이 도모되고 있다.
또한, 전자 부품(10)에서는, 이하의 이유에 의해서도, 인덕터 L의 직류 저항값의 저감이 도모된다. 더욱 상세하게는, 접속 도체층(40a 내지 40c)은, 변 L1 및 변 L4에 걸쳐 겹쳐 있다. 즉, 접속 도체층(40a 내지 40c)은, 궤도 R의 우측 후방의 코너 근방에 형성되어 있다. 코너에 있어서의 선폭은, 코너 이외의 변에 있어서의 선폭보다 크다. 따라서, 접속 도체층(40a 내지 40c)이 코너 근방에 형성됨으로써, 접속 도체층(40a 내지 40c)의 선폭이 크게 된다. 그 결과, 접속 도체층(40a 내지 40c)의 저항값이 저감되어, 인덕터 L의 직류 저항값의 저감이 도모된다.
전자 부품(10)에서는, 이하의 이유에 의해서도, 인덕터 L의 직류 저항값의 저감이 도모된다. 더욱 상세하게는, 접속 도체층(40a 내지 40c)의 선폭은, 인덕터 도체층(18a 내지 18c, 19a 내지 19c)의 중복부(20a 내지 20c, 30a 내지 30c)의 선폭보다도 크다. 이에 의해, 접속 도체층(40a 내지 40c)의 저항값이 저감되어, 인덕터 L의 직류 저항값의 저감이 도모된다.
전자 부품(10)에서는, 이하의 이유에 의해서도, 인덕터 L의 직류 저항값의 저감이 도모된다. 더욱 상세하게는, 비중복부(22a 내지 22c, 32a 내지 32c)의 선폭은, 중복부(20a 내지 20c, 32a 내지 32c)의 선폭보다도 크다. 이에 의해, 인덕터 도체층(18a 내지 18c, 19a 내지 19c)의 저항값이 저감되어, 인덕터 L의 직류 저항값의 저감이 도모된다.
또한, 전자 부품(10)에서는, 높은 방열성을 얻을 수 있다. 더욱 상세하게는, 인덕터 L은, 접속 도체층(40a 내지 40c)에 있어서 비중복부(22a 내지 22c, 32a 내지 32c)에 접속되어 있는 부분 이외의 부분에서는, 1층분의 두께밖에 갖고 있지 않다. 그로 인해, 접속 도체층(40a 내지 40c)에 있어서 비중복부(22a 내지 22c, 32a 내지 32c)에 접속되어 있는 부분 이외의 부분의 직류 저항값은, 비교적 높아진다. 따라서, 접속 도체층(40a 내지 40c)에서는 열이 발생하기 쉽다. 그래서, 접속 도체층(40a 내지 40c)은 외부 전극(14b)에 근접하고 있다. 이에 의해, 접속 도체층(40a 내지 40c)에 있어서 발생한 열은 외부 전극(14b)을 통하여 전자 부품(10)의 외부로 방출된다. 따라서, 전자 부품(10)에서는 높은 방열성을 얻을 수 있다.
또한, 접속 도체층(40a 내지 40c)은, 상기한 바와 같이 인덕터 L에 있어서 열이 발생하기 쉬운 부분이다. 그래서, 접속 도체층(40a 내지 40c)의 선폭이 크게 되어 있다. 이에 의해, 접속 도체층(40a 내지 40c)의 저항값이 저감되어, 접속 도체층(40a 내지 40c)에 있어서 발생하는 열이 저감된다. 그 결과, 전자 부품(10)이 국소적으로 가열되는 것이 억제된다.
또한, 전자 부품(10)에서는 우수한 직류 중첩 특성을 얻을 수 있다. 더욱 상세하게는, 전자 부품(10)에서는 중복부(20a)와 중복부(30a) 사이에 비자성부(17c)가 설치되고, 중복부(20b)와 중복부(30b) 사이에 비자성부(17f)가 설치되고, 중복부(20c)와 중복부(30c) 사이에 비자성부(17i)가 설치되어 있다. 이에 의해, 중복부(20a)와 중복부(30a) 사이, 중복부(20b)와 중복부(30b) 사이 및 중복부(20c)와 중복부(30c) 사이에 있어서, 자속 밀도가 지나치게 높아지는 것이 억제된다. 그 결과, 인덕터 L에 있어서 자기포화가 발생하는 것이 억제되어, 전자 부품(10)에 있어서 우수한 직류 중첩 특성을 얻을 수 있다.
또한, 전자 부품(10)에서는, 인덕터 도체층(18a, 19a, 18b, 19b, 18c, 19c)을 접속하기 위한 도체가 궤도 R 내에 설치되지 않는다. 그로 인해, 전자 부품(10)의 제조에 필요한 도전성 페이스트의 양이 적어도 된다.
그런데, 본원 발명자는, 전자 부품(10)이 발휘하는 효과를 보다 명확히 하기 위하여, 이하에 설명하는 실험을 행했다. 본원 발명자는, 제1 샘플로서, 특허문헌 1에 기재된 적층 인덕터를 제작했다. 또한, 제2 샘플로서, 전자 부품(10)을 제작했다. 이때, 제1 샘플 및 제2 샘플에 있어서, 내경 면적 이외의 조건에 대해서는 동일 조건으로 했다. 내경 면적이란, 상측으로부터 보았을 때 인덕터 L에 의해 둘러싸인 부분의 면적이다. 그리고, 제1 샘플 및 제2 샘플의 인덕턴스값을 측정했다. 표 1은 실험 조건 및 실험 결과를 나타낸 표이다.
Figure 112017057366997-pat00001
제2 샘플에서는, 인덕터 도체층(18a, 19a, 18b, 19b, 18c, 19c)을 접속하기 위한 도체가 궤도 R 내에 설치되지 않는다. 그로 인해, 제2 샘플의 내경 면적이 제1 샘플의 내경 면적보다도 크게 된다. 그 결과, 표 1에 나타낸 바와 같이, 제2 샘플의 인덕턴스값이 제1 샘플의 인덕턴스값보다도 크게 되어 있다.
(제1 변형예)
이하에, 제1 변형예에 관한 전자 부품에 대하여 도면을 참조하면서 설명한다. 도 7은 제1 변형예에 관한 전자 부품(10a)의 적층체(12)의 분해 사시도이다. 전자 부품(10a)의 외관 사시도에 대해서는, 도 1을 원용한다.
전자 부품(10a)은 접속 도체층(40a 내지 40c)이 형성되어 있는 위치 및 형상에 있어서 전자 부품(10)과 상위하다. 이하에, 이러한 상위점을 중심으로 전자 부품(10a)에 대하여 설명한다.
전자 부품(10)에서는, 접속 도체층(40a 내지 40c)은 상측으로부터 보았을 때 궤도 R의 우측 후방의 코너 근방에 형성되고, L자상을 이루고 있다. 한편, 전자 부품(10a)에서는, 접속 도체층(40a 내지 40c)은 상측으로부터 보았을 때 궤도 R의 우측의 변 L4와 겹쳐 있고, 직선상을 이루고 있다. 전자 부품(10a)에서는, 접속 도체층(40a 내지 40c)은 상측으로부터 보았을 때 변 L4(제1 긴 변, 제2 긴 변, 제1 짧은 변 또는 제2 짧은 변 중 어느 하나의 소정의 변의 일례)에 겹쳐 있고, 잔여의 변 L1 내지 L3에는 겹쳐 있지 않다. 또한, 접속 도체층(40a 내지 40c)은 변 L4보다도 짧다.
또한, L4는 상측으로부터 보았을 때 궤도 R의 각 변 L1 내지 L4 중에서 적층체(12)의 우측면(제1 측면)에 가장 가까운 변이면서, 또한 우측면과 평행하다. 외부 전극(14b)은 적층체(12)의 우측면을 덮고 있다. 이에 의해, 접속 도체층(40a 내지 40c)은 외부 전극(14b)에 근접하고 있다.
이상과 같이 구성된 전자 부품(10a)도, 전자 부품(10)과 마찬가지로, 보다 큰 인덕턴스값을 얻을 수 있다. 또한, 전자 부품(10a)에 의하면, 전자 부품(10)과 마찬가지로, 인덕터 L의 직류 저항값의 저감이 도모된다. 또한, 전자 부품(10a)에 의하면, 전자 부품(10)과 마찬가지로, 우수한 직류 중첩 특성을 얻을 수 있다. 전자 부품(10a)에 의하면, 전자 부품(10)과 마찬가지로, 전자 부품(10a)의 제조에 필요한 도전성 페이스트의 양이 적어도 된다.
또한, 전자 부품(10a)에서는, 더 높은 방열성을 얻을 수 있다. 더욱 상세하게는, 전자 부품(10a)에서는, 접속 도체층(40a 내지 40c)의 전체는, 상측으로부터 보았을 때 변 L4와 겹쳐 있다. 한편, 전자 부품(10)에서는, 접속 도체층(40a 내지 40c)의 절반 정도가, 상측으로부터 보았을 때 변 L4와 겹쳐 있는 것에 지나지 않는다. 따라서, 전자 부품(10a)이 전자 부품(10)보다도, 접속 도체층(40a 내지 40c)이 외부 전극(14b)에 근접하고 있는 부분의 길이가 더 길다. 그 결과, 전자 부품(10a)에서는, 더 높은 방열성을 얻을 수 있다.
또한, 전자 부품(10a)에서는, 이하의 이유에 의해서도, 인덕터 L의 직류 저항값의 저감이 도모된다. 더욱 상세하게는, 접속 도체층(40a 내지 40c)에서는 저항값이 높아지기 쉽다. 그래서, 전자 부품(10a)에서는, 접속 도체층(40a 내지 40c)은 변 L4보다도 짧다. 이에 의해, 저항값이 커지기 쉬운 부분의 길이가 짧아지므로, 전자 부품(10a)에 있어서, 인덕터 L의 직류 저항값의 저감이 도모된다.
(제2 변형예)
이하에, 제2 변형예에 관한 전자 부품에 대하여 도면을 참조하면서 설명한다. 도 8a는 제2 변형예에 관한 전자 부품(10b)의 적층체(12)의 단면 구조도이다. 전자 부품(10b)의 외관 사시도에 대해서는, 도 1을 원용한다. 도 8a의 단면 구조도는, 도 1의 A-A선에 있어서의 단면 구조도이다.
전자 부품(10b)은 절연체층(16c, 16f, 16i)의 전체가 비자성부인 점에 있어서 전자 부품(10)과 상위하다. 이와 같이, 비자성부의 위치나 크기는, 전자 부품(10)에 나타낸 것에 한하지 않는다.
(제3 변형예)
이하에, 제3 변형예에 관한 전자 부품에 대하여 도면을 참조하면서 설명한다. 도 8b는 제3 변형예에 관한 전자 부품(10c)의 적층체(12)의 분해 사시도이다. 전자 부품(10c)의 외관 사시도에 대해서는, 도 1을 원용한다.
전자 부품(10c)은 절연체층(16b', 16j'), 인덕터 도체층(18a', 19c') 및 인출 도체층(24a', 24b')을 더 구비하고 있는 점에 있어서, 전자 부품(10)과 상위하다. 이하에, 이러한 상위점을 중심으로 전자 부품(10c)에 대하여 설명한다.
절연체층(16b', 16j')은 각각 절연체층(16b, 16j)과 동일한 형상을 갖고 있다. 또한, 절연체층(16b')은 절연체층(16a)과 절연체층(16b) 사이에 형성되어 있다. 절연체층(16j')은 절연체층(16j)과 절연체층(16k) 사이에 형성되어 있다.
인덕터 도체층(18a', 19c')은 각각 인덕터 도체층(18a, 19c)과 동일한 형상을 갖고 있다. 또한, 인덕터 도체층(18a', 19c')은 각각 상하 방향에 있어서, 절연체층(16b', 16j')과 동일 위치에 형성되어 있다. 또한, 인출 도체층(24a', 24b')은 각각 인출 도체층(24a, 24b)과 동일한 형상을 갖고 있다. 또한, 인출 도체층(24a', 24b')은 각각 상하 방향에 있어서, 절연체층(16b', 16j')과 동일 위치에 형성되어 있다.
이상과 같이, 절연체층(16b), 인덕터 도체층(18a) 및 인출 도체층(24a)의 조와 절연체층(16b'), 인덕터 도체층(18a') 및 인출 도체층(24a')의 조가 상하로 이어져 적층되어 있다. 또한, 이들 조는 동일한 구조를 갖고 있다. 마찬가지로, 절연체층(16j), 인덕터 도체층(19c) 및 인출 도체층(24b)의 조와 절연체층(16j'), 인덕터 도체층(19c') 및 인출 도체층(24b')의 조가 상하로 이어져 적층되어 있다. 또한, 이들 조는 동일한 구조를 갖고 있다. 또한, 전자 부품(10c)의 그 밖의 구성은, 전자 부품(10)과 동일하므로 설명을 생략한다.
이상과 같이 구성된 전자 부품(10c)에 의하면, 전자 부품(10)과 동일한 이유에 의해, 보다 큰 인덕턴스값을 얻을 수 있다. 또한, 전자 부품(10c)에서는 전자 부품(10)과 동일한 이유에 의해, 인덕터 L의 직류 저항값의 저감이 도모된다. 또한, 전자 부품(10c)에서는, 전자 부품(10)과 동일한 이유에 의해 높은 방열성을 얻을 수 있다. 또한, 전자 부품(10c)에서는, 전자 부품(10)과 동일한 이유에 의해, 우수한 직류 중첩 특성을 얻을 수 있다. 또한, 전자 부품(10c)에서는, 전자 부품(10)과 동일한 이유에 의해, 전자 부품(10c)의 제조에 필요한 도전성 페이스트의 양이 적어도 된다.
(그 밖의 실시 형태)
본 발명에 관한 전자 부품은, 전자 부품(10, 10a 내지 10c)에 한하지 않고, 그 요지의 범위 내에 있어서 변경 가능하다.
또한, 전자 부품(10, 10a 내지 10c)의 구성을 임의로 조합해도 된다.
또한, 전자 부품(10, 10a 내지 10c)에 있어서, 중복부(30a)의 전체와 중복부(20b)의 전체가 물리적으로 접속되어 있지만, 중복부(30a)의 적어도 일부와 중복부(20b)의 적어도 일부가 물리적으로 접속되어 있으면 된다. 마찬가지로, 중복부(30b)의 전체와 중복부(20c)의 전체가 물리적으로 접속되어 있지만, 중복부(30b)의 적어도 일부와 중복부(20c)의 적어도 일부가 물리적으로 접속되어 있으면 된다.
또한, 전자 부품(10, 10a 내지 10c)에 있어서, 인덕터 도체층(19a) 및 절연체층(16d)이 상하로 2층 겹쳐져 있어도 된다. 이 경우, 상측의 인덕터 도체층(19a)이 제2 인덕터 도체층이다. 그리고, 상측의 인덕터 도체층(19a)의 중복부(30a)는, 하측의 인덕터 도체층(19a)의 중복부(30a)를 개재하여, 인덕터 도체층(18b)의 중복부(20b)에 접속되어 있다. 또한, 인덕터 도체층(18a 내지 18c, 19b, 19c)에 대해서도, 인덕터 도체층(19a)과 마찬가지로, 상하로 2층 겹쳐도 된다. 이에 의해, 인덕터 L의 직류 저항값이 저감된다.
또한, 전자 부품(10, 10b)에 있어서, 접속 도체층(40a 내지 40c)은 상측으로부터 보았을 때 궤도 R의 우측 전방의 코너, 좌측 전방의 코너 또는 좌측 후방의 코너에 형성되어 있어도 된다.
또한, 전자 부품(10a)에 있어서, 접속 도체층(40a 내지 40c)은 상측으로부터 보았을 때 궤도 R의 변 L1 내지 L3 중 어느 하나와 겹쳐 있어도 된다.
또한, 궤도 R은, 상측으로부터 보았을 때 직사각 형상 이외의 형상이어도 되며, 예를 들어 타원 형상이나 원 형상이어도 된다. 또한, 직사각형이란, 정사각형을 포함하는 개념이다.
<산업상 이용가능성>
이상과 같이, 본 발명은 전자 부품에 유용하고, 특히 보다 큰 인덕턴스값을 얻을 수 있는 점에서 우수하다.
10, 10a, 10b: 전자 부품
12: 적층체
14a, 14b: 외부 전극
15c, 15f, 15i: 자성부
16a 내지 16k: 절연체층
17c, 17f, 17i: 비자성부
18a 내지 18c, 19a 내지 19c: 인덕터 도체층
20a 내지 20c, 30a 내지 30c: 중복부
22a 내지 22c, 32a 내지 32c: 비중복부
40a 내지 40c: 접속 도체층
C1 내지 C3: 조
L: 인덕터
L1 내지 L4: 변
R: 궤도

Claims (9)

  1. 제1 절연체층을 포함하는 복수의 절연체층이 적층 방향으로 적층된 구조를 갖는 적층체와,
    상기 적층체에 설치되어 있는 인덕터
    를 구비하고 있고,
    상기 인덕터는,
    상기 적층 방향으로부터 보았을 때 서로 중첩됨으로써 환상의 궤도를 형성하고 있는 복수의 제1 인덕터 도체층, 복수의 제2 인덕터 도체층 및 복수의 접속 도체층을
    포함하고 있으며,
    상기 제1 인덕터 도체층은, 상기 적층 방향으로부터 보았을 때 상기 제2 인덕터 도체층과 겹치는 제1 중복부와, 상기 제2 인덕터 도체층으로부터 소정 방향 주위의 하류측으로 비어져 나오는 제1 비중복부를 갖고 있으며,
    상기 제2 인덕터 도체층은, 상기 제1 인덕터 도체층에 대하여 상기 적층 방향의 일방측에 형성되어 있으면서, 또한 해당 적층 방향으로부터 보았을 때 상기 제1 인덕터 도체층과 겹치는 제2 중복부와, 상기 제1 인덕터 도체층으로부터 상기 소정 방향 주위의 상류측으로 비어져 나오는 제2 비중복부를 갖고 있으며,
    상기 제1 인덕터 도체층, 상기 제2 인덕터 도체층, 상기 접속 도체층 및 상기 제1 절연체층의 조가 상기 적층 방향으로 복수조 배열되어 있으며,
    동일한 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 중복부와 상기 제2 인덕터 도체층의 상기 제2 중복부 사이에는, 상기 제1 절연체층이 형성되어 있고,
    상기 접속 도체층은, 상기 적층 방향에 있어서 상기 제1 절연체층과 동일 위치에 형성되면서, 또한 동일한 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 비중복부와 상기 제2 인덕터 도체층의 상기 제2 비중복부를 전기적으로 접속하고 있고,
    상기 적층 방향으로 인접하는 2개의 조 중 상기 적층 방향의 타방측에 위치하는 조에 포함되는 상기 제2 인덕터 도체층의 상기 제2 중복부의 적어도 일부와, 해당 적층 방향으로 인접하는 2개의 조 중 해당 적층 방향의 일방측에 위치하는 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 중복부의 적어도 일부는, 물리적으로 접속되어 있거나, 또는 도체를 개재시켜 접속되어 있는 것
    을 특징으로 하는 전자 부품.
  2. 제1항에 있어서, 상기 적층 방향으로 인접하는 2개의 조 중 상기 적층 방향의 타방측에 위치하는 조에 포함되는 상기 제2 인덕터 도체층의 상기 제2 중복부의 전체와, 해당 적층 방향으로 인접하는 2개의 조 중 해당 적층 방향의 일방측에 위치하는 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 중복부의 전체는, 물리적으로 접속되어 있거나, 또는 도체를 개재시켜 접속되어 있는 것
    을 특징으로 하는 전자 부품.
  3. 제1항 또는 제2항에 있어서, 상기 적층 방향으로 인접하는 2개의 조 중 상기 적층 방향의 타방측에 위치하는 조에 포함되는 상기 제2 인덕터 도체층의 상기 제2 중복부의 적어도 일부와, 해당 적층 방향으로 인접하는 2개의 조 중 해당 적층 방향의 일방측에 위치하는 조에 포함되는 상기 제1 인덕터 도체층의 상기 제1 중복부의 적어도 일부는, 물리적으로 접속되어 있는 것
    을 특징으로 하는 전자 부품.
  4. 제1항 또는 제2항에 있어서, 상기 환상의 궤도는, 상기 적층 방향으로부터 보았을 때 제1 긴 변, 제2 긴 변, 제1 짧은 변 및 제2 짧은 변을 갖는 직사각 형상을 이루고 있으며,
    상기 접속 도체층은, 상기 적층 방향으로부터 보았을 때 상기 제1 긴 변 및 상기 제1 짧은 변에 걸쳐 겹쳐 있고, 상기 제2 긴 변 및 상기 제2 짧은 변에는 겹쳐 있지 않은 것
    을 특징으로 하는 전자 부품.
  5. 제1항 또는 제2항에 있어서, 상기 환상의 궤도는, 상기 적층 방향으로부터 보았을 때 제1 긴 변, 제2 긴 변, 제1 짧은 변 및 제2 짧은 변을 갖는 직사각 형상을 이루고 있으며,
    상기 접속 도체층은, 상기 적층 방향으로부터 보았을 때 상기 제1 긴 변, 상기 제2 긴 변, 상기 제1 짧은 변 또는 상기 제2 짧은 변 중 어느 하나의 소정의 변에 겹쳐 있고, 잔여의 변에는 겹쳐 있지 않은 것,
    을 특징으로 하는 전자 부품.
  6. 제5항에 있어서, 상기 적층체는, 상기 적층 방향에 평행한 제1 측면을 갖는 직육면체상을 이루고 있으며,
    상기 환상의 궤도의 각 변은, 상기 적층 방향으로부터 보았을 때 상기 적층체의 외측 테두리와 평행하고,
    상기 전자 부품은,
    상기 인덕터에 전기적으로 접속되면서, 또한 상기 제1 측면 위에 설치되어 있는 외부 전극,
    을 더 구비하고 있고,
    상기 소정의 변은, 상기 적층 방향으로부터 보았을 때 상기 환상의 궤도의 각 변 내에서 상기 제1 측면에 가장 가까운 변이면서, 또한 상기 제1 측면과 평행한 것,
    을 특징으로 하는 전자 부품.
  7. 제5항에 있어서, 상기 접속 도체층은, 상기 제1 짧은 변에 겹쳐 있으면서, 또한 해당 제1 짧은 변보다도 짧은 것
    을 특징으로 하는 전자 부품.
  8. 제1항 또는 제2항에 있어서, 상기 접속 도체층의 선폭은, 상기 제1 중복부의 선폭 및 상기 제2 중복부의 선폭보다도 큰 것
    을 특징으로 하는 전자 부품.
  9. 제1항 또는 제2항에 있어서, 상기 제1 비중복부의 선폭 및 상기 제2 비중복부의 선폭은, 상기 제1 중복부의 선폭 및 상기 제2 중복부의 선폭보다도 큰 것
    을 특징으로 하는 전자 부품.
KR1020170075960A 2016-06-16 2017-06-15 전자 부품 KR101905325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-120230 2016-06-16
JP2016120230A JP6477608B2 (ja) 2016-06-16 2016-06-16 電子部品

Publications (2)

Publication Number Publication Date
KR20170142117A KR20170142117A (ko) 2017-12-27
KR101905325B1 true KR101905325B1 (ko) 2018-10-05

Family

ID=60660893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170075960A KR101905325B1 (ko) 2016-06-16 2017-06-15 전자 부품

Country Status (4)

Country Link
US (1) US10319508B2 (ko)
JP (1) JP6477608B2 (ko)
KR (1) KR101905325B1 (ko)
CN (1) CN107527708B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7151738B2 (ja) * 2020-03-10 2022-10-12 株式会社村田製作所 積層コイル部品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216023A (ja) 1998-11-18 2000-08-04 Fuji Elelctrochem Co Ltd 積層インダクタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3422134B2 (ja) * 1995-06-28 2003-06-30 株式会社村田製作所 積層型電子部品及びその製造方法
JPH11273950A (ja) * 1998-03-20 1999-10-08 Fuji Elelctrochem Co Ltd 積層チップコイル部品
JP3509058B2 (ja) * 1998-12-15 2004-03-22 Ｔｄｋ株式会社 積層フェライトチップインダクタアレイ
JP3571247B2 (ja) * 1999-03-31 2004-09-29 太陽誘電株式会社 積層電子部品
JP3621300B2 (ja) 1999-08-03 2005-02-16 太陽誘電株式会社 電源回路用積層インダクタ
JP3635631B2 (ja) * 1999-12-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法
JP4064049B2 (ja) * 2000-11-06 2008-03-19 東光株式会社 積層型電子部品の製造方法
JP4811935B2 (ja) * 2006-07-27 2011-11-09 株式会社村田製作所 ノイズフィルタアレイ
JP5218125B2 (ja) 2009-02-09 2013-06-26 Ｔｄｋ株式会社 積層型電子部品
CN102971809B (zh) * 2010-06-28 2016-02-17 株式会社村田制作所 层叠型陶瓷电子部件及其制造方法
JP2012204475A (ja) 2011-03-24 2012-10-22 Tdk Corp 積層電子部品
JP5451791B2 (ja) * 2012-02-08 2014-03-26 太陽誘電株式会社 積層インダクタ
JP5835252B2 (ja) * 2013-03-07 2015-12-24 株式会社村田製作所 電子部品
WO2014181756A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 電子部品
WO2014181755A1 (ja) * 2013-05-08 2014-11-13 株式会社村田製作所 電子部品
KR102083991B1 (ko) * 2014-04-11 2020-03-03 삼성전기주식회사 적층형 전자부품

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216023A (ja) 1998-11-18 2000-08-04 Fuji Elelctrochem Co Ltd 積層インダクタ

Also Published As

Publication number Publication date
JP6477608B2 (ja) 2019-03-06
KR20170142117A (ko) 2017-12-27
JP2017224765A (ja) 2017-12-21
CN107527708A (zh) 2017-12-29
CN107527708B (zh) 2019-12-27
US10319508B2 (en) 2019-06-11
US20170365396A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
US8334746B2 (en) Electronic component
US9455082B2 (en) Electronic component
KR101956590B1 (ko) 적층 코일 부품
US20160049234A1 (en) Common mode noise filter and manufacturing method thereof
WO2009125656A1 (ja) 電子部品
US20110193671A1 (en) Electronic component and manufacturing method of the same
JP6432531B2 (ja) 積層コイル部品
JP2008053368A (ja) 積層型インダクタ及び積層型インダクタのインダクタンス調整方法
KR101266307B1 (ko) 전자 부품 및 그 제조 방법
US8143989B2 (en) Multilayer inductor
KR101905325B1 (ko) 전자 부품
JP2018056513A (ja) 電子部品
KR101514912B1 (ko) 전자 부품
JP2011014709A (ja) 電子部品
US10283248B2 (en) Electronic component
WO2010010799A1 (ja) 電子部品及びその製造方法
JP4400430B2 (ja) 積層型インダクタ
JP5957895B2 (ja) 電子部品の製造方法
JP2018125455A (ja) 積層コイル部品
JP2006066848A (ja) 複合コモンモードチョークコイル
WO2014181756A1 (ja) 電子部品
JP2016171160A (ja) 積層インピーダンス素子
KR20170032017A (ko) 적층 인덕터
JP2005317775A (ja) 積層型電子部品
WO2009147899A1 (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right