KR101829585B1 - 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법 - Google Patents

가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101829585B1
KR101829585B1 KR1020170079975A KR20170079975A KR101829585B1 KR 101829585 B1 KR101829585 B1 KR 101829585B1 KR 1020170079975 A KR1020170079975 A KR 1020170079975A KR 20170079975 A KR20170079975 A KR 20170079975A KR 101829585 B1 KR101829585 B1 KR 101829585B1
Authority
KR
South Korea
Prior art keywords
semiconductor
sensitive adhesive
film
pressure
heat
Prior art date
Application number
KR1020170079975A
Other languages
English (en)
Other versions
KR20170077095A (ko
Inventor
나오히데 다카모토
고지 시가
후미테루 아사이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20170077095A publication Critical patent/KR20170077095A/ko
Application granted granted Critical
Publication of KR101829585B1 publication Critical patent/KR101829585B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/408—Additional features of adhesives in the form of films or foils characterized by the presence of essential components additives as essential feature of the adhesive layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/412—Additional features of adhesives in the form of films or foils characterized by the presence of essential components presence of microspheres
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)

Abstract

본 발명은 기재층 및 점착제층을 포함하는 점착 시트와, 이 점착 시트의 점착제층 상에 형성된 반도체 이면용 필름을 포함하고, 상기 점착 시트가, 가열에 의해 상기 반도체 이면 필름과의 박리력이 저하되는 가열 박리형 점착 시트인 가열 박리 시트 일체형 반도체 이면용 필름에 관한 것이다.

Description

가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법{THERMALLY RELEASABLE SHEET-INTEGRATED FILM FOR SEMICONDUCTOR BACK SURFACE, METHOD OF COLLECTING SEMICONDUCTOR ELEMENT, AND METHOD OF PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 반도체 이면용 필름을 구비한 가열 박리 시트 일체형 반도체 이면용 필름에 관한 것이다. 반도체 이면용 필름은 반도체 칩 등의 반도체 소자의 이면 보호, 강도 향상 등을 위해 사용된다. 또한, 본 발명은 가열 박리 시트 일체형 반도체 이면용 필름을 사용한 반도체 소자의 회수 방법 및 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치 및 그의 패키지의 박형화 및 소형화가 한층 더 요구되어 왔다. 그 때문에, 반도체 장치 및 그의 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형 반도체 장치가 널리 이용되어 왔다. 이와 같은 플립 칩 접속에서, 반도체 칩은 그의 회로면이 기판의 전극 형성 면에 대향되는 형태로 기판에 고정된다. 이와 같은 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름에 의해 보호하여 반도체 칩의 손상 등을 방지하는 경우가 있다(특허문헌 1 내지 10 참조).
그러나, 상기 보호 필름에 의해 반도체 칩의 이면을 보호하기 위해서는, 다이싱 공정에서 얻어진 반도체 칩의 이면에 보호 필름을 부착하기 위한 새로운 공정을 추가해야 한다. 그 결과, 공정수가 늘어나, 제조 비용 등이 증가하게 된다. 제조 비용의 저감을 목적으로 다이싱 테이프 일체형의 반도체 이면용 필름이 개발되어 왔다. 이 다이싱 테이프 일체형 반도체 이면용 필름은, 기재 상에 점착제층을 갖는 다이싱 테이프, 및 상기 다이싱 테이프의 점착제층 상에 설치된 플립 칩형 반도체의 이면용 필름을 포함한다. 반도체 장치의 제조시에, 이러한 다이싱 테이프 일체형 반도체 이면용 필름은 다음과 같은 방식으로 사용된다. 우선, 다이싱 테이프 일체형 반도체 이면용 필름의 반도체 이면용 필름 상에 반도체 웨이퍼를 부착한다. 다음에, 이 반도체 웨이퍼를 반도체 소자로 다이싱한다. 계속해서, 각 반도체 소자를 상기 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하고 픽업한 후, 반도체 소자를 기판 등의 피착체 상에 플립 칩 접속시킨다. 이렇게 하여, 플립 칩형 반도체 장치가 얻어질 수 있다.
그러나, 전술한 다이싱 테이프 일체형 반도체 이면용 필름의 경우, 점착제층과 반도체 이면용 필름의 밀착성이 높은 경우에는 반도체 소자의 픽업이 곤란해지고, 극단적인 경우는 제조 손실이 생기는 경우가 있다.
일본 특허공개 2008-166451호 공보 일본 특허공개 2008-006386호 공보 일본 특허공개 2007-261035호 공보 일본 특허공개 2007-250970호 공보 일본 특허공개 2007-158026호 공보 일본 특허공개 2004-221169호 공보 일본 특허공개 2004-214288호 공보 일본 특허공개 2004-142430호 공보 일본 특허공개 2004-072108호 공보 일본 특허공개 2004-063551호 공보
본 발명은 상기 문제점을 고려하여 이루어진 것으로, 그 목적은 반도체 소자를 반도체 이면용 필름과 함께 픽업할 때에도 반도체 소자를 반도체 이면용 필름으로부터 용이하게 박리시킬 수 있고, 이에 의해 반도체 장치 제조에서의 제조 수율 및 제조 효율을 향상시킬 수 있는 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법 및 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명자들은 상기 종래의 문제점을 해결하기 위해 검토한 결과, 하기 구성을 채용함으로써 상기 과제를 해결할 수 있다는 것을 발견하여, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 기재층 및 점착제층을 포함하는 점착 시트와, 이 점착 시트의 점착제층 상에 형성된 반도체 이면용 필름을 포함하고, 상기 점착 시트가, 가열시 상기 반도체 이면용 필름과의 박리력이 저하되는 가열 박리 시트 일체형 반도체 이면용 필름(이하, "일체형 반도체 이면용 필름"이라 칭하는 경우가 있음)을 제공한다.
상기 일체형 반도체 이면용 필름을 사용하면, 점착 시트가, 가열시 상기 반도체 이면용 필름과의 박리력이 저하되는 가열 박리형 점착 시트(이하, "가열 박리 시트"라 칭하는 경우가 있음)이기 때문에, 예컨대 반도체 소자의 픽업 전에 상기 일체형 반도체 이면용 필름을 가열하는 것만으로 가열 박리 시트와 반도체 이면용 필름 간의 박리성을 높일 수 있고, 이에 의해 양호한 픽업성을 달성할 수 있다. 또한, 상기 박리력의 저하를 가열이라는 간이한 처리만으로 달성할 수 있기 때문에, 반도체 장치 제조를 위한 제조 비용 또는 번잡한 공정을 삭감할 수 있다.
상기 점착제층은 가열시 팽창하는 열팽창성 미소구를 함유하는 열팽창성층을 포함하는 것이 바람직하다. 이와 같은 구성을 채용함으로써, 예컨대 반도체 소자의 픽업시에는, 단지 가열만으로 상기 열팽창성 미소구가 팽창하여 점착제층 표면에 요철이 제공되게 된다. 그렇게 하여 형성된 요철이 점착제층과 반도체 이면용 필름을 서로 떼어내도록 작용하고, 양자 간의 밀착성(박리력)이 저하된다. 그 결과, 양호한 박리성을 달성할 수 있다. 본 명세서에서 사용되는 "점착제층"이라는 용어는 열팽창성층만으로 구성된 점착제층을 포함하는 개념을 의미한다.
상기 점착제층은, 상기 열팽창성층 상에서 상기 열팽창성층과 상기 반도체 이면용 필름 사이에 형성된 비열팽창성 점착층을 추가로 포함하는 것이 바람직하다. 이와 같은 구성을 채용함으로써, 가열에 의해 상기 열팽창성 미소구가 팽창하였을 때에 발생한 가스 또는 유기물과 같은 미세한(micro) 오염 물질이 반도체 이면용 필름에 이행되어 이를 오염시키는 것을 방지할 수 있다. 상기 열팽창성 미소구로부터 유래한 오염 물질이 반도체 이면용 필름에 이행되어 그 위에 잔존한 채로 반도체 장치를 제조하는 경우, 반도체 소자 이면(반도체 이면용 필름 표면)의 외관성 또는 레이저 마킹성의 저하가 발생하는 경우가 있다. 그러나, 상기 일체형 반도체 이면용 필름을 사용하면 열팽창성층으로부터 생긴 오염 물질이 반도체 이면용 필름에 이행되는 것을 억제할 수 있기 때문에, 반도체 소자 이면의 외관성 또는 레이저 마킹성의 저하를 방지할 수 있다.
상기 열팽창성 미소구의 가열 팽창의 개시 온도가 100℃ 이상이면, 반도체 장치 제조시의 픽업 공정까지 가열 박리 시트 일체형 반도체 이면용 필름에 부하되는 열로 인해 발생할 상기 열팽창성 미소구의 바람직하지 않은 팽창을 방지하는 것이 가능하여, 반도체 장치의 효율적인 제조를 촉진할 수 있다.
상기 열팽창성 미소구의 체적 팽창률이 5배 이상이면, 가열 박리 시트의 점착제층과 반도체 이면 필름 간의 밀착성을 크게 저하시켜 박리성을 더 높일 수 있고 픽업성의 추가적인 향상을 달성할 수 있다.
상기 점착 시트가 상기 기재층과 상기 열팽창성층 사이에 고무상 유기 탄성층을 추가로 포함하는 것이 바람직하다. 고무상 유기 탄성층을 갖는 점착 시트는 가열시의 열팽창성층의 팽창 제어성을 높일 수 있다. 또한, 이는 가열에 의해 열팽창성층을 면 방향보다도 두께 방향으로 팽창시켜, 두께의 균일성이 우수한 팽창층을 형성할 수 있다. 열팽창성층의 팽창 후에도, 고무상 유기 탄성층이 요철을 흡수하여 점착제층의 기재로부터의 박리를 방지할 수 있다.
또한, 본 발명은 상기 가열 박리 시트 일체형 반도체 이면용 필름의 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정, 상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정, 상기 가열 박리 시트 일체형 반도체 이면용 필름을 가열하는 공정, 및 상기 반도체 소자를 상기 반도체 이면용 필름과 함께 상기 가열 박리 시트의 점착제층으로부터 박리하는 공정을 포함하는 반도체 소자의 회수 방법을 제공한다.
이와 같이, 반도체 웨이퍼의 다이싱시의 반도체 웨이퍼 고정화 수단으로서 상기 가열 박리 시트 일체형 반도체 이면용 필름을 채용함으로써, 다이싱시에는 상기 필름이 반도체 웨이퍼에 보다 강고하게 부착되기 때문에 반도체 웨이퍼의 정밀하고 적확한 다이싱을 가능하게 함과 동시에, 반도체 소자 회수시에는 가열에 의한 박리력의 저하로 인해 점착 시트와 반도체 이면용 필름을 용이하게 박리할 수 있다. 따라서, 상기 반도체 웨이퍼를 반도체 소자로 분리하여 얻어지는 반도체 소자를 용이하고 효율적으로 회수할 수 있다.
나아가, 본 발명은 상기 반도체 소자의 회수 방법에 의해 회수한 반도체 소자를 피착체 상에 플립 칩 접속하는 공정을 포함하는 반도체 장치의 제조 방법을 제공한다.
상기 제조 방법에서는, 가열 박리 시트 일체형 반도체 이면용 필름을 반도체 웨이퍼의 이면에 부착시키기 때문에, 반도체 이면용 필름만을 접착시키는 공정(반도체 이면용 필름 부착 공정)을 필요로 하지 않는다. 또한, 상기 가열 박리 시트 일체형 반도체 이면용 필름의 가열 공정에 의해 점착 시트와 반도체 이면용 필름 간의 박리성이 향상되므로, 반도체 소자를 용이하게 픽업할 수 있다. 또한, 반도체 웨이퍼의 다이싱 또는 이 다이싱에 의해 형성된 반도체 소자의 픽업에서는, 반도체 웨이퍼 또는 반도체 소자의 이면이 반도체 이면용 필름에 의해 보호되어 있기 때문에 손상 등이 방지될 수 있다. 그 결과, 제조 수율을 향상시키면서 플립 칩형 반도체 장치를 제조할 수 있다.
본 발명의 가열 박리 시트 일체형 반도체 이면용 필름은, 반도체 소자의 픽업 공정 전에 상기 일체형 반도체 이면용 필름을 가열하는 것만으로 점착 시트와 반도체 이면 필름 간의 박리력을 저하시킬 수 있는 가열 박리 시트를 구비하고 있기 때문에, 양호한 픽업성을 발휘할 수 있고 제조 효율을 향상시킬 수 있다. 또한, 다이싱 테이프로서의 점착 시트와 플립 칩형 반도체 이면용 필름이 일체적으로 형성되어 있기 때문에, 상기 일체형 반도체 이면용 필름은 반도체 웨이퍼를 개개의 반도체 소자로 다이싱하는 다이싱 공정 및 그 후에 수행되는 픽업 공정에도 제공될 수 있다. 그 결과, 반도체 이면용 필름만을 부착시키는 공정(반도체 이면용 필름 부착 공정)을 필요로 하지 않는다. 또한, 그 후의 다이싱 공정 또는 픽업 공정에서는, 반도체 웨이퍼의 이면 또는 다이싱을 통해 형성된 반도체 소자의 이면에 부착되어 있는 반도체 이면용 필름이 반도체 웨이퍼 또는 반도체 소자를 보호하여 반도체 소자의 손상을 억제 또는 방지한다.
반도체 소자를 기판 등에 본딩한 후, 상기 플립 칩형 반도체 이면용 필름은 반도체 소자의 이면을 보호하는 기능을 발휘할 수 있다.
나아가, 본 발명의 반도체 소자의 회수 방법 및 반도체 장치의 제조 방법에 의하면, 상기 가열 박리 시트 일체형 반도체 이면용 필름을 반도체 웨이퍼의 이면에 부착시키기 때문에, 반도체 이면용 필름만을 부착시키는 공정을 필요로 하지 않는다. 또한, 반도체 소자의 픽업에서는, 점착 시트와 반도체 이면용 필름의 박리성을 가열 처리만으로 향상시킬 수 있기 때문에, 추가적인 공정을 마련하는 일 없이 반도체 소자와 반도체 이면용 필름을 일체적인 형태로 회수할 수 있다. 게다가, 반도체 웨이퍼의 다이싱 또는 이 다이싱을 통해 얻어진 반도체 소자의 픽업 동안, 반도체 이면용 필름에 의해 보호된 반도체 웨이퍼 또는 반도체 소자의 이면은 손상 등이 방지될 수 있다. 따라서, 제조 수율을 향상시키면서 플립 칩형 반도체 장치를 효율적으로 제조하는 것이 가능하다.
도 1은 본 발명에 따른 가열 박리 시트 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다.
도 2는 본 발명에 따른 가열 박리 시트 일체형 반도체 이면용 필름의 다른 예를 나타내는 단면 모식도이다.
도 3a 내지 도 3d는 본 발명에 따른 가열 박리 시트 일체형 반도체 이면용 필름을 사용한 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
본 발명의 실시형태에 관하여 도 1 및 2를 참조하면서 설명하지만, 본 발명은 이들 실시형태에 한정되지 않는다. 도 1은 본 실시형태에 따른 가열 박리 시트 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이고, 도 2는 본 실시형태에 따른 가열 박리 시트 일체형 반도체 이면용 필름의 다른 예를 나타내는 단면 모식도이다. 한편, 도시된 도면에서, 설명에 불필요한 부분은 생략하고, 또한 설명을 용이하게 하기 위해 확대, 축소 등을 한 부분이 있다.
(가열 박리 시트 일체형 반도체 이면용 필름)
도 1에 도시된 바와 같이, 가열 박리 시트 일체형 반도체 이면용 필름(1)(이하, "가열 박리 시트 일체형 반도체 이면 보호 필름", "가열 박리 시트를 갖는 반도체 이면용 필름" 또는 "가열 박리 시트를 갖는 반도체 이면 보호 필름"이라 칭하는 경우도 있음)은, 기재(31) 및 이 기재(31) 상에 설치된 점착제층(32)을 포함하는 점착 시트(3)와, 상기 점착제층(32) 상에 설치된 플립 칩형 반도체 이면용 필름(2)(이하, "반도체 이면용 필름" 또는 "반도체 이면 보호 필름"이라 칭하는 경우도 있음)을 포함한다. 상기 가열 박리 시트 일체형 반도체 이면용 필름(1)에서는, 점착 시트(3)로서, 점착제층(32)과 반도체 이면용 필름(2) 간의 박리력이 가열에 의해 저하되는 가열 박리형 점착 시트(가열 박리 시트)를 사용한다. 본 실시형태에 따른 일체형 반도체 이면용 필름(1)에서는, 이하에 구체적으로 설명하는 바와 같이, 점착제층(32)이, 가열에 의해 팽창하는 열팽창성 미소구를 함유하는 열팽창성층(32a), 및 열팽창성층(32a) 상에 형성된 비열팽창성 점착층(32b)을 갖는다.
본 발명의 가열 박리 시트 일체형 반도체 이면용 필름은, 도 1에 도시된 바와 같이, 가열 박리 시트(3)의 점착층(32b)의 반도체 웨이퍼 부착 부분에 대응하는 부분(33)에만 반도체 이면용 필름(2)을 가질 수도 있지만, 점착층(32b)의 전체 면에 반도체 이면용 필름(2)을 가질 수도 있고, 또한 반도체 웨이퍼 부착 부분에 대응하는 부분(33)보다 크지만 점착층(32b)의 전체 면보다도 작은 부분에 반도체 이면용 필름을 가질 수도 있다. 반도체 이면용 필름(2)의 표면(웨이퍼의 이면에 부착되는 쪽의 필름 표면)은 필름이 웨이퍼 이면에 부착될 때까지 세퍼레이터 등에 의해 보호될 수도 있다.
(반도체 이면용 필름)
반도체 이면용 필름(2)은 필름 형상을 갖는다. 반도체 이면용 필름(2)은, 통상, 제품으로서의 가열 박리 시트 일체형 반도체 이면용 필름의 실시형태에서는 미경화 상태(반경화 상태를 포함함)이며, 가열 박리 시트 일체형 반도체 이면용 필름을 반도체 웨이퍼에 부착시킨 후에 열경화된다(상세에 대해서는 후술한다). 여기서, 반도체 이면용 필름은 단층일 수도 있고 복수의 층이 적층된 적층 필름일 수도 있다.
본 실시형태에 따른 반도체 이면용 필름(2)은 수지 조성물을 사용하여 형성될 수 있다. 상기 필름은 열가소성 수지와 열경화성 수지를 함유하는 수지 조성물로 구성되는 것이 바람직하다. 열경화성 수지를 함유하는 상기 반도체 이면용 필름은 접착제층으로서의 기능을 유효하게 발휘할 수 있다. 또한, 상기 수지 조성물은 열경화 촉진 촉매를 함유할 수도 있다. 상기 수지 조성물은 열경화성 수지를 함유하지 않는 열가소성 수지 조성물로 구성될 수도 있고, 열가소성 수지를 함유하지 않는 열경화성 수지 조성물로 구성될 수도 있다.
상기 열가소성 수지의 예로는, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론 및 6,6-나일론과 같은 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트) 또는 PBT(폴리뷰틸렌 테레프탈레이트)와 같은 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지를 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물을 소량 함유하고 내열성이 높으며 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지는 특별히 제한되지 않고, 그 예로는 탄소수 30 이하, 바람직하게는 탄소수 4 내지 18, 보다 바람직하게는 탄소수 6 내지 10, 특히 탄소수 8 또는 9의 직쇄 또는 분기 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터 1종 또는 2종 이상을 성분(들)으로서 함유하는 중합체를 들 수 있다. 즉, 본 발명에서, 아크릴 수지는 메타크릴 수지도 포함하는 광의의 의미를 갖는다. 상기 알킬기의 예로는, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기 및 옥타데실기를 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 단량체(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 단량체)는 특별히 제한되지 않고, 그 예로는 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 푸마르산 및 크로톤산과 같은 카복실기 함유 단량체; 무수 말레산 및 무수 이타콘산과 같은 산 무수물 단량체; (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 및 (4-하이드록시메틸사이클로헥실)-메틸아크릴레이트와 같은 하이드록실기 함유 단량체; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로페인설폰산, (메트)아크릴아미도프로페인설폰산, 설포프로필 (메트)아크릴레이트 및 (메트)아크릴로일옥시나프탈렌설폰산과 같은 설폰산기 함유 단량체; 및 2-하이드록시에틸아크릴로일포스페이트와 같은 인산기 함유 단량체를 들 수 있다. 이와 관련하여, (메트)아크릴산은 아크릴산 및/또는 메타크릴산을 의미하고, (메트)아크릴레이트는 아크릴레이트 및/또는 메타크릴레이트를 의미하며, (메트)아크릴은 아크릴 및/또는 메타크릴을 의미하는 등 하는데, 이는 전체 명세서에 걸쳐 적용되어야 한다.
또한, 상기 열경화성 수지의 예로는, 에폭시 수지 및 페놀 수지 이외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지 및 열경화성 폴리이미드 수지를 들 수 있다. 열경화성 수지는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 열경화성 수지로서는, 반도체 소자를 부식시키는 이온성 불순물을 단지 소량 함유하는 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 사용할 수 있다.
에폭시 수지는 특별히 제한되지 않고, 예컨대 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, o-크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지 및 테트라페닐올에테인형 에폭시 수지와 같은 이작용성 에폭시 수지 또는 다작용성 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지와 같은 에폭시 수지를 사용할 수 있다.
에폭시 수지로서는, 상기 예시된 것들 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지 및 테트라페닐올에테인형 에폭시 수지가 바람직하다. 이는, 이들 에폭시 수지는 경화제로서의 페놀 수지와의 반응성이 높고 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 작용하며, 그 예로는 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지 및 노닐페놀 노볼락 수지와 같은 노볼락형 페놀 수지; 레졸형 페놀 수지; 및 폴리-p-옥시스타이렌과 같은 폴리옥시스타이렌을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지 및 페놀 아르알킬 수지가 특히 바람직하다. 이는, 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 혼합 비율은, 예컨대 상기 에폭시 수지 성분 중의 에폭시기 1 당량 당 페놀 수지 중의 하이드록실기가 0.5 내지 2.0 당량이 되도록 하는 것이 바람직하다. 보다 바람직하게는 0.8 내지 1.2 당량이다. 즉, 상기 혼합 비율이 상기 범위를 벗어나면, 경화 반응이 충분히 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽다.
상기 열경화성 수지의 함유량은 반도체 이면용 필름에서의 전체 수지 성분에 대하여 40 중량% 내지 90 중량%인 것이 바람직하고, 50 중량% 내지 90 중량%인 것이 보다 바람직하며, 60 중량% 내지 90 중량%인 것이 보다 더 바람직하다. 상기 함유량이 40 중량% 이상이면 열경화 수축량을 2 체적% 이상으로 쉽게 조절할 수 있다. 플립 칩 실장에서는, 반도체 패키지 전체를 봉지하는 몰드 수지는 사용되지 않고, 언더필(underfill) 물질이라고 불리는 봉지 수지로 피착체와 반도체 소자 사이의 범프 접속 부분만을 봉지하는 것이 일반적이다. 반도체 이면용 필름이 상기 수지를 전술한 함유량으로 함유하면, 상기 봉지 수지를 열경화시키는 동안 반도체 이면용 필름을 충분히 열경화시킬 수 있고, 상기 필름을 반도체 소자의 이면에 확실히 접착 고정시켜, 필름 박리가 없는 플립 칩형 반도체 장치를 제공할 수 있다. 한편, 상기 함유량이 90 중량% 이하이면, 필름이 가요성일 수 있다.
상기 열경화 촉진 촉매는 특별히 한정되지 않고, 공지된 열경화 촉진 촉매 중에서 적절히 선택될 수 있다. 1종 이상의 열경화 촉진 촉매를 단독으로 또는 조합하여 사용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진 촉매, 인계 경화 촉진 촉매, 이미다졸계 경화 촉진 촉매, 붕소계 경화 촉진 촉매 또는 인-붕소계 경화 촉진 촉매를 사용할 수 있다.
상기 반도체 이면용 필름은 에폭시 수지 및 페놀 수지를 함유하는 수지 조성물, 또는 에폭시 수지, 페놀 수지 및 아크릴 수지를 함유하는 수지 조성물로 형성되는 것이 특히 적합하다. 이들 수지는 이온성 불순물을 단지 소량 함유하고 내열성이 높기 때문에 반도체 소자의 신뢰성을 확보할 수 있다.
반도체 이면용 필름(2)은 반도체 웨이퍼의 이면(회로 비형성 면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 예컨대, 반도체 이면용 필름(2)이 열경화성 수지 성분으로서 에폭시 수지를 함유하는 수지 조성물로 형성되는 경우, 반도체 이면용 필름(2)을 미리 어느 정도 경화시키기 위해, 그의 제조시에, 중합체의 분자쇄 말단의 작용기 등과 반응할 수 있는 다작용성 화합물을 가교제로서 첨가하는 것이 바람직하다. 이에 의해, 고온 하에서의 접착 특성을 향상시키고, 필름의 내열성 개선을 달성할 수 있다.
반도체 이면용 필름의 반도체 웨이퍼에 대한 접착력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은 바람직하게는 0.5N/20mm 내지 15N/20mm, 보다 바람직하게는 0.7N/20mm 내지 10N/20mm의 범위 내에 있다. 상기 접착력이 0.5N/20mm 이상이면, 우수한 접착성으로 반도체 웨이퍼 및 반도체 소자에 접착될 수 있고 필름 들뜸 등의 접착 불량이 없다. 또한, 반도체 웨이퍼의 다이싱시에 칩이 비산되는 것을 방지할 수 있다. 한편, 상기 접착력이 15N/20mm 이하이면, 다이싱 테이프로부터 용이하게 박리할 수 있다.
상기 가교제는 특별히 제한되지 않고, 공지된 가교제를 사용할 수 있다. 구체적으로는, 예컨대 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제 및 과산화물계 가교제뿐만 아니라, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제 또는 에폭시계 가교제가 적합하다. 상기 가교제는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
상기 아이소사이아네이트계 가교제의 예로는, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트 및 1,6-헥사메틸렌 다이아이소사이아네이와 같은 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트 및 수소 첨가 자일릴렌 다이아이소사이아네이트와 같은 지환족 폴리아이소사이아네이트류; 및 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트 및 자일릴렌 다이아이소사이아네이트와 같은 방향족 폴리아이소사이아네이트류를 들 수 있다. 또한, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 삼량체 부가물[닛폰폴리우레탄공업(주)제의 상품명 "콜로네이트 L"], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 삼량체 부가물[닛폰폴리우레탄공업(주)제의 상품명 "콜로네이트 HL"] 등도 사용된다. 또한, 상기 에폭시계 가교제의 예로는, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에테르, 네오펜틸 글리콜 다이글리시딜 에테르, 에틸렌 글리콜 다이글리시딜 에테르, 프로필렌 글리콜 다이글리시딜 에테르, 폴리에틸렌 글리콜 다이글리시딜 에테르, 폴리프로필렌 글리콜 다이글리시딜 에테르, 소르비톨 폴리글리시딜 에테르, 글리세롤 폴리글리시딜 에테르, 펜타에리트리톨 폴리글리시딜 에테르, 폴리글리세롤 폴리글리시딜 에테르, 소르비탄 폴리글리시딜 에테르, 트라이메틸올프로페인 폴리글리시딜 에테르, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레조르신 다이글리시딜 에테르, 및 비스페놀-S-다이글리시딜 에테르, 그리고 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지를 들 수 있다.
가교제의 사용량은 특별히 제한되지 않고, 가교 정도에 따라 적절히 선택될 수 있다. 구체적으로, 가교제의 사용량은 중합체 성분(특히, 분자쇄 말단의 작용기를 갖는 중합체) 100 중량부를 기준으로 통상 7 중량부 이하(예컨대 0.05 중량부 내지 7 중량부)인 것이 바람직하다. 가교제의 사용량이 중합체 성분 100 중량부를 기준으로 7 중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 않다. 응집력 향상의 관점에서, 가교제의 사용량은 중합체 성분 100 중량부를 기준으로 0.05 중량부 이상인 것이 바람직하다.
본 발명에서는, 가교제를 사용하는 대신에 또는 가교제를 사용함과 함께, 전자선, 자외선 등의 조사에 의해 가교 처리를 수행하는 것도 가능하다.
상기 반도체 이면용 필름은 착색되어 있는 것이 바람직하다. 이에 의해, 우수한 레이저 마킹성 및 우수한 외관성이 발휘될 수 있으며, 부가가치 있는 외관성을 갖는 반도체 장치를 제조하는 것이 가능해진다. 이와 같이, 착색된 반도체 이면용 필름은 우수한 마킹성을 갖기 때문에, 반도체 소자 또는 이 반도체 소자를 사용하는 반도체 장치의 비회로면 측의 면에, 반도체 이면용 필름을 통해 인쇄 방법 및 레이저 마킹 방법과 같은 임의의 각종 마킹 방법을 이용함으로써 마킹을 수행하여 문자 정보 및 도형 정보와 같은 각종 정보를 부여할 수 있다. 특히, 착색의 색을 조절함으로써, 마킹에 의해 부여된 정보(예컨대 문자 정보 및 도형 정보)를 우수한 시인성으로 관찰하는 것이 가능해진다. 또한, 반도체 이면용 필름이 착색되어 있으면, 다이싱 테이프와 반도체 이면용 필름을 서로 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있다. 나아가, 예컨대 반도체 장치로서, 상이한 색을 사용함으로써 제품을 분류하는 것이 가능하다. 반도체 이면용 필름이 착색되는 경우(상기 필름이 무색도 아니고 투명하지도 않은 경우), 착색에 의해 나타내는 색은 특별히 제한되지 않지만, 예컨대 흑색, 청색 또는 적색과 같은 농색(濃色)인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시형태에서, 농색이란 기본적으로는 L*a*b* 표색계에서 규정되는 L*이 60 이하(0 내지 60), 바람직하게는 50 이하(0 내지 50), 보다 바람직하게는 40 이하(0 내지 40)인 짙은 색을 의미한다.
또한, 흑색이란 기본적으로는 L*a*b* 표색계에서 규정되는 L*이 35 이하(0 내지 35), 바람직하게는 30 이하(0 내지 30), 보다 바람직하게는 25 이하(0 내지 25)인 흑색계 색을 의미한다. 이와 관련하여, 흑색에서, L*a*b* 표색계에서 규정되는 a* 및 b*는 각각 L*의 값에 따라 적절히 선택될 수 있다. 예컨대 a* 및 b*는 양쪽 모두 바람직하게는 -10 내지 10, 보다 바람직하게는 -5 내지 5, 더 바람직하게는 -3 내지 3의 범위 내(특히 0 또는 약 0)에 있다.
본 실시형태에서, L*a*b* 표색계에서 규정되는 L*, a*, b*는 색채 색차계(상품명 "CR-200", 미놀타사제; 색채 색차계)를 사용한 측정에 의해 구할 수 있다. L*a*b* 표색계는 국제조명위원회(CIE)가 1976년에 권장한 색 공간이며, CIE1976(L*a*b*) 표색계라고 불리는 색 공간을 의미한다. 또한, L*a*b* 표색계는 일본공업규격에서는 JIS Z8729에 규정되어 있다.
반도체 이면용 필름의 착색시에는, 목적하는 색에 따라 색재(착색제)를 사용할 수 있다. 그러한 색재로서는, 흑색계 색재, 청색계 색재 및 적색계 색재와 같은 각종 농색계 색재를 적합하게 사용할 수 있고, 흑색계 색재가 보다 적합하다. 색재는 안료 및 염료 중 임의의 것일 수 있다. 색재는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 이와 관련하여, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료 및 양이온 염료와 같은 임의 형태의 염료를 사용하는 것이 가능하다. 또한, 안료에 관해서도, 그의 형태는 특별히 제한되지 않고, 공지된 안료 중에서 적절히 선택하여 사용할 수 있다.
특히, 색재로서 염료를 사용하면, 염료가 반도체 이면용 필름 중에 용해에 의해 균일 또는 거의 균일하게 분산된 상태로 되어, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(결과적으로는 다이싱 테이프 일체형 반도체 이면용 필름)을 용이하게 제조할 수 있다. 그 때문에, 색재로서 염료를 사용하면, 다이싱 테이프 일체형 반도체 이면용 필름에서의 반도체 이면용 필름은 착색 농도가 균일 또는 거의 균일할 수 있으며 마킹성 및 외관성을 향상시킬 수 있다.
흑색계 색재는 특별히 제한되지 않고, 예컨대 무기 흑색계 안료 및 흑색계 염료로부터 적절히 선택될 수 있다. 또한, 흑색계 색재는 사이안계 색재(청록색계 색재), 마젠타계 색재(적자색계 색재) 및 옐로우계 색재(황색계 색재)가 혼합된 색재 혼합물일 수도 있다. 흑색계 색재는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 물론, 흑색계 색재는 흑색 이외 색의 색재와 병용할 수도 있다.
흑색계 색재의 구체적인 예로는, 카본 블랙(예컨대 퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙 또는 램프 블랙), 그래파이트, 산화구리, 이산화망간, 아조계 안료(예컨대 아조메틴 아조 블랙), 아닐린 블랙, 페릴렌 블랙, 타이타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(예컨대 비자성 페라이트 또는 자성 페라이트), 마그네타이트, 산화크로뮴, 산화철, 이황화몰리브덴, 크로뮴 착체, 복합 산화물계 흑색 안료, 및 안트라퀴논계 유기 흑색 안료를 들 수 있다.
본 발명에서는, 흑색계 색재로서, C.I. 솔벤트 블랙 3, 7, 22, 27, 29, 34, 43, 70, C.I. 다이렉트 블랙 17, 19, 22, 32, 38, 51, 71, C.I. 애시드 블랙 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154 및 C.I. 디스퍼스 블랙 1, 3, 10, 24 등의 흑색계 염료; C.I. 피그먼트 블랙 1, 7 등의 흑색계 안료 등도 이용할 수 있다.
이러한 흑색계 색재로서는, 예컨대 상품명 "Oil Black BY", 상품명 "Oil Black BS", 상품명 "Oil Black HBB", 상품명 "Oil Black 803", 상품명 "Oil Black 860", 상품명 "Oil Black 5970", 상품명 "Oil Black 5906", 상품명 "Oil Black 5905"(오리엔트화학공업주식회사제) 등이 시판되고 있다.
흑색계 색재 이외의 색재의 예로는, 사이안계 색재, 마젠타계 색재 및 옐로우계 색재를 들 수 있다. 사이안계 색재의 예로는, C.I. 솔벤트 블루 25, 36, 60, 70, 93, 95; C.I. 애시드 블루 6, 45 등의 사이안계 염료; C.I. 피그먼트 블루 1, 2, 3, 15, 15:1, 15:2, 15:3, 15:4, 15:5, 15:6, 16, 17, 17:1, 18, 22, 25, 56, 60, 63, 65, 66; C.I. 배트 블루 4, 60; 및 C.I. 피그먼트 그린 7 등의 사이안계 안료를 들 수 있다.
또한, 마젠타계 색재 중에서, 마젠타계 염료의 예로는, C.I. 솔벤트 레드 1, 3, 8, 23, 24, 25, 27, 30, 49, 52, 58, 63, 81, 82, 83, 84, 100, 109, 111, 121, 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 13, 14, 21, 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이직 레드 1, 2, 9, 12, 13, 14, 15, 17, 18, 22, 23, 24, 27, 29, 32, 34, 35, 36, 37, 38, 39, 40; C.I. 베이직 바이올렛 1, 3, 7, 10, 14, 15, 21, 25, 26, 27, 28을 들 수 있다.
마젠타계 색재 중에서, 마젠타계 안료의 예로는, C.I. 피그먼트 레드 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 22, 23, 3O, 31, 32, 37, 38, 39, 40, 41, 42, 48:1, 48:2, 48:3, 48:4, 49, 49:1, 50, 51, 52, 52:2, 53:1, 54, 55, 56, 57:1, 58, 60, 60:1, 63, 63:1, 63:2, 64, 64:1, 67, 68, 81, 83, 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146, 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185, 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; C.I. 피그먼트 바이올렛 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; C.I. 배트 레드 1, 2, 10, 13, 15, 23, 29, 35를 들 수 있다.
또한, 옐로우계 색재의 예로는, C.I. 솔벤트 옐로우 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 등의 옐로우계 염료; C.I. 피그먼트 오렌지 31, 43; C.I. 피그먼트 옐로우 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139, 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; C.I. 배트 옐로우 1, 3, 20 등의 옐로우계 안료를 들 수 있다.
사이안계 색재, 마젠타계 색재 및 옐로우계 색재와 같은 각종 색재는 각각 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 이와 관련하여, 사이안계 색재, 마젠타계 색재 및 옐로우계 색재와 같은 각종 색재를 2종 이상 사용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)은 특별히 제한되지 않고, 각 색재의 종류, 목적하는 색 등에 따라 적절히 선택될 수 있다.
반도체 이면용 필름(2)을 착색시키는 경우, 착색 형태는 특별히 제한되지 않는다. 예컨대 반도체 이면용 필름은 착색제가 첨가된 단층의 필름 형상물일 수도 있다. 또한, 적어도 열경화성 수지로 형성된 수지층과 착색제층이 적어도 적층된 적층 필름일 수도 있다. 이와 관련하여, 반도체 이면용 필름(2)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 반도체 이면용 필름(2)은 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층 양측의 2개의 수지층은 동일한 조성을 갖는 수지층일 수도 있고, 상이한 조성을 갖는 수지층일 수도 있다.
반도체 이면용 필름(2)에는, 필요에 따라 다른 첨가제를 적당히 배합할 수 있다. 다른 첨가제의 예로는, 충전제, 난연제, 실레인 커플링제 및 이온 트래핑제 이외에, 증량제, 노화 방지제, 산화 방지제 및 계면 활성제를 들 수 있다.
상기 충전제는 무기 충전제 및 유기 충전제 중 임의의 것일 수 있지만, 무기 충전제가 바람직하다. 무기 충전제와 같은 충전제를 혼입하면, 반도체 이면용 필름에 도전성을 부여하고, 필름의 열 전도성을 향상시키고, 필름의 탄성률을 조절하는 것이 가능해진다. 반도체 이면용 필름(2)은 도전성이거나 비도전성일 수 있다. 상기 무기 충전제로서는, 예컨대 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨 등의 세라믹류; 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속; 이들의 합금류; 및 기타 카본의 각종 무기 분말을 들 수 있다. 1종 이상의 충전제를 단독으로 또는 조합하여 사용할 수 있다. 충전제로서는 실리카가 바람직하고, 용융 실리카가 보다 바람직하다. 바람직하게는, 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위 내에 있다. 본 명세서에서, 무기 충전제의 평균 입경은 레이저 회절형 입도분포 측정장치로 측정된다.
상기 충전제(특히 무기 충전제)의 배합량은 유기 수지 성분 100 중량부를 기준으로 80 중량부 이하(0 중량부 내지 80 중량부)인 것이 바람직하고, 0 중량부 내지 70 중량부인 것이 보다 바림직하다.
상기 난연제의 예로는, 삼산화안티몬, 오산화안티몬 및 브롬화에폭시 수지를 들 수 있다. 난연제는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 상기 실레인 커플링제의 예로는, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인 및 γ-글리시독시프로필메틸다이에톡시실레인을 들 수 있다. 실레인 커플링제는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 상기 이온 트래핑제의 예로는, 하이드로탈사이트류 및 수산화비스무트를 들 수 있다. 이온 트래핑제는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
반도체 이면용 필름(2)은, 예컨대 에폭시 수지와 같은 열경화성 수지, 및 필요에 따라 아크릴 수지와 같은 열가소성 수지, 및 임의의 용매나 기타 첨가제를 혼합하여 수지 조성물을 조제하고, 이어서 이를 필름 형상의 층으로 형성하는 것을 포함하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대 상기 수지 조성물을 다이싱 테이프의 점착제층(32) 상에 도포하는 것을 포함하는 방법; 적당한 세퍼레이터(예컨대 박리지) 상에 상기 수지 조성물을 도포하여 수지층(또는 접착제층)을 형성한 다음, 이를 점착제층(32) 상에 전사(이착)하는 것을 포함하는 방법 등에 의해, 반도체 이면용 필름으로서의 필름 형상의 층(접착제층)을 형성할 수 있다. 이와 관련하여, 상기 수지 조성물은 용액 또는 분산액일 수 있다.
한편, 반도체 이면용 필름(2)이 에폭시 수지와 같은 열경화성 수지를 함유하는 수지 조성물로 형성되는 경우, 반도체 이면용 필름은, 이를 반도체 웨이퍼에 적용하기 전의 단계에서는 열경화성 수지가 미경화 또는 부분 경화된 상태이다. 이 경우, 반도체 이면용 필름을 반도체 웨이퍼에 적용한 후에(구체적으로는, 통상, 플립 칩 본딩 공정에서 봉지재를 경화시킬 때에), 반도체 이면용 필름 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
상기와 같이, 반도체 이면용 필름은 열경화성 수지를 함유하고 있는 경우에도 상기 열경화성 수지가 미경화 또는 부분 경화의 상태이기 때문에, 반도체 이면용 필름의 겔 분율은 특별히 제한되지 않지만, 예컨대 50 중량% 이하(0 내지 50 중량%)의 범위로부터 적절히 선택되고, 바람직하게는 30 중량% 이하(0 내지 30 중량%)이며, 특히 바람직하게는 10 중량% 이하(0 내지 10 중량%)이다. 반도체 이면용 필름의 겔 분율은 하기 측정 방법에 의해 측정할 수 있다.
<겔 분율의 측정 방법>
반도체 이면용 필름(2)으로부터 약 0.1g의 샘플을 샘플링하여 정밀하게 칭량하고(시료의 중량), 그 샘플을 메쉬형 시트로 싼 후, 약 50ml의 톨루엔 중에 실온에서 1주일 동안 침지시킨다. 그 후, 용제 불용분(메쉬형 시트의 내용물)을 톨루엔으로부터 취출하고, 130℃에서 약 2시간 동안 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 다음 수학식 a에 따라 겔 분율(중량%)을 산출한다.
[수학식 a]
겔 분율(중량%)=[(침지·건조 후의 중량)/(시료의 중량)]×100
반도체 이면용 필름의 겔 분율은 수지 성분의 종류 및 함유량, 및 가교제의 종류 및 함유량 이외에, 가열 온도, 가열 시간 등에 의해 조절할 수 있다.
본 발명에서, 반도체 이면용 필름은, 에폭시 수지와 같은 열경화성 수지를 함유하는 수지 조성물로 형성된 필름 형상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
한편, 반도체 웨이퍼의 다이싱 공정에서는 절삭수(cutting water)를 사용하기 때문에, 반도체 이면용 필름이 수분을 흡수하여 통상 이상의 함수율을 갖는 경우가 있다. 이와 같은 높은 함수율을 여전히 유지하면서 플립 칩 본딩을 수행하는 경우, 반도체 이면용 필름과 반도체 웨이퍼 또는 그의 가공체(반도체) 간의 접착 계면에 수증기가 남고 들뜸이 발생하는 경우가 있다. 따라서, 투습성이 높은 코어 재료를 양면에 설치한 형태로 반도체 이면용 필름을 구성함으로써, 수증기가 확산되어 이와 같은 문제를 회피하는 것이 가능해진다. 이와 같은 관점에서, 코어 재료의 한 면 또는 양면에 반도체 이면용 필름을 형성한 다층 구조를 반도체 이면용 필름으로서 사용할 수도 있다. 상기 코어 재료의 예로는, 필름(예컨대 폴리이미드 필름, 폴리에스터 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유 또는 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판, 및 유리 기판을 들 수 있다.
반도체 이면용 필름(2)의 두께(적층 필름의 경우는 총 두께)는 특별히 제한되지 않고, 예컨대 약 2㎛ 내지 200㎛의 범위로부터 적절히 선택될 수 있다. 또한, 상기 두께는 약 4㎛ 내지 160㎛가 바람직하고, 약 6㎛ 내지 100㎛가 보다 바람직하며, 특히 약 10㎛ 내지 80㎛이다.
상기 반도체 이면용 필름(2)의 미경화 상태에서의 23℃에서의 인장 저장 탄성률은 1GPa 이상(예컨대 1GPa 내지 50GPa)인 것이 바람직하고, 보다 바람직하게는 2GPa 이상이고, 특히 3GPa 이상인 것이 적합하다. 상기 인장 저장 탄성률이 1GPa 이상이면, 반도체 칩을 반도체 이면용 필름(2)과 함께 다이싱 테이프의 점착제층(32)으로부터 박리시킨 후에 반도체 이면용 필름(2)을 지지체 상에 탑재하여 수송 등을 수행할 때에, 반도체 이면용 필름이 지지체에 부착되는 것을 유효하게 억제 또는 방지할 수 있다. 이와 관련하여, 상기 지지체는, 예컨대 캐리어 테이프에서의 탑 테이프, 바텀 테이프 등이다. 반도체 이면용 필름(2)이 열경화성 수지를 함유하는 수지 조성물로 형성되는 경우, 전술한 바와 같이, 열경화성 수지는 통상 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름의 23℃에서의 인장 저장 탄성률은 열경화성 수지가 미경화 또는 부분 경화된 상태에서의 23℃에서의 인장 저장 탄성률이다.
여기서, 반도체 이면용 필름(2)은 단층일 수도 있고 복수의 층이 적층된 적층 필름일 수도 있다. 적층 필름의 경우, 상기 미경화 상태에서의 인장 저장 탄성률은 적층 필름 전체로서 1GPa 이상(예컨대 1GPa 내지 50GPa)이면 충분하다. 또한, 반도체 이면용 필름의 미경화 상태에서의 상기 인장 저장 탄성률(23℃)은 수지 성분(열가소성 수지 및/또는 열경화성 수지)의 종류 및 함유량, 또는 실리카 충전제와 같은 충전제의 종류 및 함유량을 적절히 설정함으로써 조절할 수 있다. 반도체 이면용 필름(2)이 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층의 형태를 갖고 있는 경우), 그 적층 형태로서는, 예컨대 웨이퍼 접착층과 레이저 마킹층으로 이루어지는 적층 형태를 예시할 수 있다. 또한, 상기 웨이퍼 접착층과 레이저 마킹층 사이에는 다른 층(중간층, 광선 차단층, 보강층, 착색층, 기재층, 전자파 차단층, 열 전도층, 점착제층 등)이 설치될 수도 있다. 이와 관련하여, 웨이퍼 접착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이고, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마킹층은 우수한 레이저 마킹성을 발휘하는 층이고, 반도체 칩의 이면에 레이저 마킹할 때에 이용되는 층이다.
상기 인장 저장 탄성률은, 다이싱 테이프(3) 상에 적층시키지 않고서 미경화 상태의 반도체 이면용 필름(2)을 제작하고, 레오메트릭스사제의 동적 점탄성 측정 장치 "Solid Analyzer RS A2"를 사용하여 인장 모드로, 샘플 폭 10mm, 샘플 길이 22.5mm, 샘플 두께 0.2mm, 주파수 1Hz 및 승온 속도 10℃/분의 조건 하에, 질소 분위기 하 소정의 온도(23℃)에서 탄성률을 측정함으로써 구하며, 측정된 탄성률을 얻어진 인장 저장 탄성률의 값으로 한다.
상기 반도체 이면용 필름(2)은, 가열 박리 시트와 대향되는 면과 반대 측의 면이 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시안됨). 세퍼레이터는 실제 사용시까지 반도체 이면용 필름의 보호재로서의 기능을 갖는다. 가열 박리 시트 일체형 반도체 이면용 필름(1)의 경우, 세퍼레이터는 또한 가열 박리 시트(3)의 기재(31) 상의 점착제층(32)(또는 점착층(32b))에 반도체 이면용 필름(2)을 전사할 때의 지지 기재로서 사용될 수 있다. 세퍼레이터는 반도체 이면용 필름 상에 반도체 웨이퍼를 부착할 때에 박리된다. 세퍼레이터의 사용 가능한 예로는, 폴리에틸렌 필름, 폴리프로필렌 필름, 및 불소계 박리제 또는 장쇄 알킬 아크릴레이트계 박리제와 같은 박리제에 의해 코팅된 표면을 갖는 플라스틱 필름(예컨대 폴리에틸렌 테레프탈레이트) 및 종이를 들 수 있다. 한편, 세퍼레이터는 종래 공지된 방법을 사용하여 형성될 수 있다. 세퍼레이터의 두께 등에 특별한 제한은 없다.
또한, 반도체 이면용 필름(2)에서의 가시광(파장: 380nm 내지 750nm)의 광선 투과율(가시광 투과율)은 특별히 제한되지 않지만, 예컨대 20% 이하(0% 내지 20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0% 내지 10%), 특히 바람직하게는 5% 이하(0% 내지 5%)이다. 반도체 이면용 필름(2)의 가시광 투과율이 20%보다 크면, 광선 투과가 반도체 소자에 악영향을 미칠 우려가 있다. 상기 가시광 투과율(%)은 반도체 이면용 필름(2)의 수지 성분의 종류 및 함유량, 착색제(예컨대 안료 또는 염료)의 종류 및 함유량, 무기 충전제의 함유량 등에 의해 조절될 수 있다.
반도체 이면용 필름(2)의 가시광 투과율(%)은 다음과 같이 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면용 필름(2) 자체를 제작한다. 다음에, 상기 반도체 이면용 필름(2)에, 파장 380nm 내지 750nm의 가시광선[장치: 시마즈제작소제 가시광 발생 장치(상품명 "ABSORPTION SPECTROPHOTOMETER")]을 소정의 강도로 조사하고, 투과된 가시광선의 강도를 측정한다. 또한, 가시광선이 반도체 이면용 필름(2)을 투과하기 전후의 강도 변화에 근거하여 가시광 투과율(%)을 구할 수 있다. 이와 관련하여, 20㎛의 두께가 아닌 반도체 이면용 필름(2)의 가시광 투과율(%; 파장: 380nm 내지 750nm)의 값으로부터, 두께 20㎛의 반도체 이면용 필름(2)의 가시광 투과율(%; 파장: 380nm 내지 750nm)을 도출해 내는 것도 가능하다. 본 발명에서는, 두께 20㎛의 반도체 이면용 필름(2)의 경우에서의 가시광 투과율(%)을 구하고 있지만, 본 발명에 따른 반도체 이면용 필름은 두께 20㎛의 것에 한정되지 않는다.
본 발명에서는, 레이저 프린팅 후의 콘트라스트가 높은 편이 시인성의 관점에서 바람직하다. 본 발명에서, 콘트라스트는 "CV-5000(상품명, 기엔스(주) 제품)에 의해 측정한 가공부 및 비가공부의 명도에 기초하여 이하의 식에 따라 구한다.
콘트라스트=[(가공부의 명도-비가공부의 명도)/(가공부의 명도)]×100(%)
레이저 프린팅 후의 콘트라스트는 레이저 가공부의 시인성의 관점에서 20% 이상이 바람직하고, 보다 바람직하게는 25% 이상이다(특히 바람직하게는 30%이다).
반도체 장치 제조 프로세스는, 기판과 반도체 소자, 또는 기판에 실장된 소자를 "마더 보드"라고 불리는 본체 기판에 실장하는 공정을 포함한다. 이 실장 공정에서의 전극 접속 방법은 일반적으로 약 230 내지 280℃의 열 처리를 수행하는 리플로우 공정에서 실시된다. 리플로우 공정 후의 시인 레벨 또는 레이저 프린팅성을 유지할 목적으로, 리플로우 공정에서의 콘트라스트의 저하율이 15% 이하인 것이 바람직하다. 레이저 프린팅부의 시인 레벨을 양호하게 유지하기 위해, 상기 저하율이 10% 이하인 것이 보다 바람직하다(5% 이하인 것이 특히 바람직하다).
또한, 반도체 이면용 필름(2)으로서는, 흡습률이 낮은 것이 보다 바람직하다. 구체적으로, 상기 흡습률은 1 중량% 이하인 것이 바람직하고, 0.8 중량% 이하인 것이 보다 바람직하다. 상기 흡습률을 1 중량% 이하로 조절함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대, 리플로우 공정에서 반도체 이면용 필름(2)과 반도체 소자 간의 보이드 발생을 억제 또는 방지할 수 있다. 상기 흡습률은 반도체 이면용 필름(2)을 온도 85℃ 및 습도 85% RH의 분위기 하에서 168시간 동안 방치하기 전후의 중량 변화로부터 산출한 값이다. 반도체 이면용 필름(2)이 열경화성 수지를 함유하는 수지 조성물로 형성되는 경우, 상기 흡습률은 열경화 후의 반도체 이면용 필름을 온도 85℃ 및 습도 85% RH의 분위기 하에서 168시간 동안 방치했을 때 얻어진 값을 의미한다. 또한, 상기 흡습률은 예컨대 무기 충전제의 첨가량을 변화시킴으로써 조절할 수 있다.
또한, 반도체 이면용 필름(2)으로서는, 휘발분의 비율이 적은 것이 보다 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(2)의 중량 감소율(중량 감소량의 비율)이 1 중량% 이하인 것이 바람직하고, 0.8 중량% 이하인 것이 보다 바람직하다. 가열 처리의 조건은 예컨대 가열 온도 250℃ 및 가열 시간 1시간이다. 상기 중량 감소율을 1 중량% 이하로 조절함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대, 리플로우 공정에서 플립 칩형 반도체 장치에 균열이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은 예컨대 무납(lead-free) 리플로우시의 균열 발생을 감소시킬 수 있는 무기물을 첨가함으로써 조절될 수 있다. 반도체 이면용 필름(2)이 열경화성 수지를 함유하는 수지 조성물로 형성되는 경우, 상기 중량 감소율은 열경화 후의 반도체 이면용 필름을 가열 온도 250℃ 및 가열 시간 1시간의 조건 하에서 가열했을 때 얻어진 값이다.
(가열 박리형 점착 시트)
도 1에 도시된 바와 같이, 상기 일체형 반도체 이면용 필름의 가열 박리형 점착 시트(3), 즉 가열 박리 시트는 기재(31) 및 그 위에 형성된 점착제층(32)을 포함한다. 본 실시형태의 점착제층(32)은, 가열에 의해 팽창하는 열팽창성 미소구를 함유하는 열팽창성층(32a), 및 이 열팽창성층(32a) 상에 형성된 비열팽창성 점착층(32b)을 포함한다.
(열팽창성층)
열팽창성층(32a)은 가열에 의해 팽창하는 열팽창성 미소구를 함유한다. 열팽창성층이 열팽성 미소구의 팽창 결과로 요철 변형되면 점착층도 요철 변형되어 반도체 이면용 필름(2)에 대한 접착력이 저감된다. 따라서, 반도체 이면용 필름에 부착된 가열 박리 시트의 열팽창성층을 원하는 시기에 가열 처리하여 상기 시트를 반도체 이면용 필름으로부터 용이하게 박리할 수 있다.
열팽창성층(32a)은 예컨대 열팽창성 미소구와 결합제의 혼합층으로 형성될 수 있다. 결합제로서는, 열팽창성 미소구의 가열을 통한 발포 및/또는 팽창을 허용하는 한, 중합체 또는 왁스와 같은 임의의 적당한 결합제를 사용할 수 있다. 특히, 열팽창성 미소구의 발포 및/또는 팽창을 가급적 구속하지 않는 바인더가 바람직하다. 상기 열팽창성 미소구의 가열 팽창성, 또는 반도체 이면용 필름에 대한 점착층을 통한 접착력과 같은 점착성의 제어성을 고려하면, 결합제로서는 점착제가 특히 바람직하다.
(점착제층)
상기 점착제층(32)은 점착제로 구성되고 점착성을 갖는다. 이러한 점착제는 특별히 한정되지 않고, 공지된 점착제 중에서 필요에 따라 선택될 수 있다. 점착층을 통한 반도체 이면용 필름에 대한 가열 전의 적절한 접착력 제어성과 가열로 인한 접착력 저감성과의 밸런스의 관점에서, 상온 내지 150℃의 온도 범위에서의 동적 탄성률이 50,000 내지 10,000,000dyn/cm2인 중합체를 베이스 중합체로 하는 점착제가 바람직하지만, 이에 한정되지 않는다.
구체적으로, 점착제로서는, 예컨대 아크릴계 점착제, 고무계 점착제, 바이닐 알킬 에테르계 점착제, 실리콘계 점착제, 폴리에스터계 점착제, 폴리아마이드계 점착제, 우레탄계 점착제, 불소계 점착제, 스타이렌-다이엔 블록 공중합체계 점착제, 및 이들 점착제에 융점이 약 200℃ 이하인 열용융성 수지를 혼입하여 제조된 크리프 특성 개량형 점착제와 같은 공지된 점착제(예컨대, 본원에 참고로 인용된 일본 특허공개 소56-61468호 공보, 일본 특허공개 소61-174857호 공보, 일본 특허공개 소63-17981호 공보, 일본 특허공개 소56-13040호 공보 참조) 중에서, 상기 특성을 갖는 점착제를 적절히 선택하여 본 발명에서 사용할 수 있다. 또한, 점착제로서는, 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 사용할 수도 있다. 이러한 점착제 1종 이상을 단독으로 또는 조합하여 사용할 수 있다. 이와 관련하여, 방사선의 예로는, X선, 자외선 및 전자선을 들 수 있다.
본 발명에서 상기 점착제로서는, 아크릴계 점착제 및 고무계 점착제를 사용하는 것이 바람직하고, 아크릴계 점착제가 보다 바람직하다. 아크릴계 점착제로서는, 알킬 (메트)아크릴레이트 1종 이상을 단량체 성분(들)으로 하는 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 중합체로 하는 것들을 들 수 있다.
상기 아크릴계 점착제에 대한 알킬 (메트)아크릴레이트로서는, 예컨대 (메트)아크릴산 메틸, (메트)아크릴산 에틸, (메트)아크릴산 프로필, (메트)아크릴산 아이소프로필, (메트)아크릴산 뷰틸, (메트)아크릴산 아이소뷰틸, (메트)아크릴산 s-뷰틸, (메트)아크릴산 t-뷰틸, (메트)아크릴산 펜틸, (메트)아크릴산 헥실, (메트)아크릴산 헵틸, (메트)아크릴산 옥틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산 아이소옥틸, (메트)아크릴산 노닐, (메트)아크릴산 아이소노닐, (메트)아크릴산 데실, (메트)아크릴산 아이소데실, (메트)아크릴산 운데실, (메트)아크릴산 도데실, (메트)아크릴산 트라이데실, (메트)아크릴산 테트라데실, (메트)아크릴산 펜타데실, (메트)아크릴산 헥사데실, (메트)아크릴산 헵타데실, (메트)아크릴산 옥타데실, (메트)아크릴산 노나데실, (메트)아크릴산 에이코실 등을 들 수 있다. 알킬 (메트)아크릴레이트로서는, 알킬기의 탄소수가 4 내지 18인 알킬 (메트)아크릴레이트가 바람직하다. 알킬 (메트)아크릴레이트에서, 알킬기는 직쇄상 또는 분기쇄상일 수 있다.
상기 아크릴계 중합체는 그의 응집력, 내열성 및 가교성의 개질을 목적으로, 필요에 따라, 상기 알킬 (메트)아크릴레이트와 공중합 가능한 임의의 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 함유할 수도 있다.
이러한 공중합성 단량체 성분으로서는, 예컨대
(메트)아크릴산(아크릴산, 메타크릴산), 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카복실기 함유 단량체;
무수 말레산, 무수 이타콘산 등의 산 무수물기 함유 단량체;
(메트)아크릴산 하이드록시에틸, (메트)아크릴산 하이드록시프로필, (메트)아크릴산 하이드록시뷰틸, (메트)아크릴산 하이드록시헥실, (메트)아크릴산 하이드록시옥틸, (메트)아크릴산 하이드록시데실, (메트)아크릴산 하이드록시라우릴, (4-하이드록시메틸사이클로헥실)메틸 메타크릴레이트 등의 하이드록실기 함유 단량체;
스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌설폰산 등의 설폰산기 함유 단량체;
2-하이드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체;
(메트)아크릴아마이드, N,N-다이메틸 (메트)아크릴아마이드, N-뷰틸 (메트)아크릴아마이드, N-메틸올 (메트)아크릴아마이드, N-메틸올프로페인 (메트)아크릴아마이드 등의 (N-치환) 아마이드계 단량체;
(메트)아크릴산 아미노에틸, (메트)아크릴산 N,N-다이메틸아미노에틸, (메트)아크릴산 t-뷰틸아미노에틸 등의 (메트)아크릴산 아미노알킬계 단량체;
(메트)아크릴산메톡시에틸, (메트)아크릴산 에톡시에틸 등의 (메트)아크릴산 알콕시알킬계 단량체;
아크릴로나이트릴, 메타크릴로나이트릴 등의 사이아노아크릴레이트 단량체;
(메트)아크릴산 글리시딜 등의 에폭시기 함유 아크릴계 단량체;
스타이렌, α-메틸스타이렌 등의 스타이렌계 단량체;
아세트산 바이닐, 프로피온산 바이닐 등의 바이닐 에스터계 단량체;
아이소프렌, 뷰타다이엔, 아이소뷰틸렌 등의 올레핀계 단량체;
바이닐 에테르 등의 바이닐 에테르계 단량체;
N-바이닐피롤리돈, 메틸바이닐피롤리돈, 바이닐피리딘, 바이닐피페리돈, 바이닐피리미딘, 바이닐피페라진, 바이닐피라진, 바이닐피롤, 바이닐이미다졸, 바이닐옥사졸, 바이닐모폴린, N-바이닐카본아마이드류, N-바이닐카프로락탐 등의 질소 함유 단량체;
N-사이클로헥실말레이미드, N-아이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드 등의 말레이미드계 단량체;
N-메틸이타콘이미드, N-에틸이타콘이미드, N-뷰틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-사이클로헥실이타콘이미드, N-라우릴이타콘이미드 등의 이타콘이미드계 단량체;
N-(메트)아크릴로일옥시메틸렌석신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌석신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌석신이미드 등의 석신이미드계 단량체;
(메트)아크릴산폴리에틸렌 글리콜, (메트)아크릴산 폴리프로필렌 글리콜, (메트)아크릴산 메톡시에틸렌 글리콜, (메트)아크릴산 메톡시폴리프로필렌 글리콜 등의 아크릴 글리콜레이트계 단량체;
(메트)아크릴산 테트라하이드로퍼퓨릴, 플루오로(메트)아크릴레이트, 실리콘 (메트)아크릴레이트 등의 헤테로환, 할로젠 원자, 규소 원자 등을 갖는 아크릴레이트계 단량체;
헥세인다이올 다이(메트)아크릴레이트, (폴리)에틸렌 글리콜 다이(메트)아크릴레이트, (폴리)프로필렌 글리콜 다이(메트)아크릴레이트, 네오펜틸 글리콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시아크릴레이트, 폴리에스터 아크릴레이트, 우레탄 아크릴레이트, 다이바이닐벤젠, 뷰틸 다이(메트)아크릴레이트, 헥실 다이(메트)아크릴레이트 등의 다작용성 단량체 등을 들 수 있다.
이들 공중합성 단량체 성분 1종 이상을 단독으로 또는 조합하여 사용할 수 있다.
이들 공중합 가능한 단량체의 사용량은 사용되는 전체 단량체 성분의 40 중량% 이하가 바람직하다. 상기 카복실기 함유 단량체의 경우, 그의 카복실기와 반도체 이면용 필름(2) 중의 에폭시 수지의 에폭시기 사이의 반응으로 인해 점착제층(32)과 반도체 이면용 필름(2) 간의 경계면이 소실되어 이들 양자 간의 박리성이 저하될 수도 있다. 따라서, 카복실기 함유 단량체의 사용량은 전체 단량체 성분의 0 중량% 내지 3 중량% 이하가 바람직하다. 또한, 하이드록실기 함유 단량체 또는 글리시딜기 함유 단량체도 에폭시 수지의 에폭시기와 반응하기 때문에, 카복실기 함유 단량체의 경우와 같이 그의 양을 조절하는 것이 바람직하다. 이들 단량체 성분 중, 본 발명의 점착제층(32)은 아크릴산을 함유하지 않는 것이 바람직하다. 아크릴산은 반도체 이면용 필름(2)에 물질 확산되어 점착제층(32)과 반도체 이면용 필름(2) 간의 경계면을 소실시켜 박리성의 저하를 초래할 수도 있기 때문이다.
여기서, 상기 아크릴계 중합체는, 공중합용 단량체 성분으로서 다작용성 단량체를 함유하지 않는 것이 바람직하다. 다작용성 단량체가 함유되지 않으면, 다작용성 단량체가 반도체 이면용 필름에 물질 확산되지 않고, 그 결과, 점착제층(32)과 반도체 이면용 필름(2) 간의 경계면 소실로 인한 픽업성의 저하를 방지할 수 있다.
점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 사용하는 경우, 방사선 경화형 점착제(조성물)의 예로는, 아크릴계 점착제에 방사선 경화성 단량체 성분 또는 올리고머 성분을 첨가하여 얻어진 첨가형의 방사선 경화형 점착제를 들 수 있다. 아크릴계 점착제는 아크릴계 중합체를 그의 베이스 중합체로 하는 점착제이고, 오염을 기피하는 반도체 웨이퍼의 초순수 또는 알코올과 같은 유기 용매에 의한 청정 세정성의 관점에서 바람직하다. 이 방사선 경화형 점착제의 가교 경화는, 가열을 통한 박리력의 저하와 함께, 반도체 이면용 필름에 대한 접착력의 추가적인 저하를 위해 이용된다.
첨가되는 상기 방사선 경화성 단량체 성분의 예로는, 우레탄 올리고머, 우레탄 (메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 테트라메틸올메테인 테트라(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 펜타에리트리톨 테트라(메트)아크릴레이트, 다이펜타에리트리톨 모노하이드록시펜타(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 및 1,4-뷰테인다이올 다이(메트)아크릴레이트를 들 수 있다. 방사선 경화성 올리고머 성분의 예로는, 우레탄계, 폴리에테르계, 폴리에스터계, 폴리카보네이트계 및 폴리뷰타다이엔계 올리고머와 같은 다양한 올리고머를 들 수 있다. 분자량이 약 100 내지 30,000의 범위인 올리고머가 바람직하다. 방사선 경화성 단량체 성분 또는 올리고머 성분의 양은 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하시킬 수 있는 양으로서 필요에 따라 결정될 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체와 같은 베이스 중합체 100 중량부를 기준으로 예컨대 약 5 내지 500 중량부, 바람직하게는 약 40 내지 150 중량부이다.
방사선 경화형 점착제로서는, 상기 설명한 바와 같은 첨가형의 자외선 경화형 점착제 이외에, 베이스 중합체로서 라디칼 반응성 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄 중, 또는 주쇄 말단에 갖는 중합체를 갖는 내재형의 자외선 경화형 점착제를 들 수 있다. 이러한 내재형의 자외선 경화형 점착제는 올리고머 성분과 같은 저분자량 성분을 함유할 필요가 없거나, 또는 많은 경우에 저분자량 성분을 함유하지 않기 때문에, 시간 경과에 따라 올리고머 성분이 점착제 중을 이동하는 일이 없어 안정된 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 라디칼 반응성 탄소-탄소 이중 결합을 갖는 베이스 중합체로서는, 라디칼 반응성 탄소-탄소 이중 결합을 갖고 또한 점착성을 갖는 중합체를 임의의 특별한 제한 없이 사용할 수 있다. 이러한 베이스 중합체는 아크릴계 중합체를 기본 골격으로 하는 중합체인 것이 바람직하다. 기본 골격으로서의 아크릴계 중합체의 예로는, 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에의 라디칼 반응성 탄소-탄소 이중 결합의 도입 방법은 특별히 한정되지 않고 다양한 방법을 채용할 수 있다. 라디칼 반응성 탄소-탄소 이중 결합을 중합체 측쇄에 도입하는 것이 분자 설계의 관점에서 용이하다. 예컨대, 미리 아크릴계 중합체에 하이드록실기 함유 단량체를 공중합시킨 후, 생성된 공중합체와, 상기 하이드록실기와 반응성인 아이소사이아네이트기 및 라디칼 반응성 탄소-탄소 이중 결합을 갖는 아이소사이아네이트 화합물의 축합 또는 부가 반응을, 라디칼 반응성 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 수행함으로써 도입한다. 아이소사이아네이트기 및 라디칼 반응성 탄소-탄소 이중 결합을 갖는 아이소사이아네이트 화합물의 예로는 상기 예시된 것들을 들 수 있다. 아크릴계 중합체의 예로는, 상기 예시된 하이드록실기 함유 단량체, 또는 2-하이드록시에틸 바이닐 에테르, 4-하이드록시뷰틸 바이닐 에테르 또는 다이에틸렌 글리콜 모노바이닐 에테르와 같은 에테르계 화합물을 공중합시켜 얻어진 공중합체를 들 수 있다.
상기 내재형의 자외선 경화형 점착제로서는, 상기한 라디칼 반응성 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수도 있다. 상기한 방사선 경화성 단량체 성분 또는 올리고머 성분을, 베이스 중합체의 특성을 손상시키는 일 없이 베이스 중합체에 혼입할 수도 있다. 방사선 경화성 올리고머 성분 등의 함유량은 통상 베이스 중합체 100 중량부를 기준으로 약 5 내지 500 중량부이고, 바람직하게는 약 40 내지 150 중량부이다.
상기 방사선 경화형 점착제는 이것이 경화를 위해 자외선 등으로 조사되는 경우에는 광 중합 개시제를 함유한다. 광 중합 개시제의 예로는, 4-(2-하이드록시에톡시)페닐(2-하이드록시-2-프로필)케톤, α-하이드록시-α,α'-다이메틸아세토페논, 2-메틸-2-하이드록시프로피오페논 및 1-하이드록시사이클로헥실 페닐 케톤과 같은 α-케톨계 화합물; 메톡시아세토페논, 2,2-다이메톡시-2-페닐아세토페논, 2,2-다이에톡시아세토페논 및 2-메틸-1-[4-(메틸싸이오)-페닐]-2-모폴리노프로페인-1과 같은 아세토페논계 화합물; 벤조인 에틸 에테르, 벤조인 아이소프로필 에테르 및 아니소인 메틸 에테르와 같은 벤조인 에테르계 화합물; 벤질 다이메틸 케탈과 같은 케탈계 화합물, 2-나프탈렌설폰일 클로라이드와 같은 방향족 설폰일 클로라이드계 화합물; 1-페논-1,1-프로페인다이온-2-(o-에톡시카보닐)옥심과 같은 광 활성 옥심계 화합물; 벤조페논, 벤조일벤조산 및 3,3'-다이메틸-4-메톡시벤조페논과 같은 벤조페논계 화합물; 싸이오잔톤, 2-클로로싸이오잔톤, 2-메틸싸이오잔톤, 2,4-다이메틸싸이오잔톤, 아이소프로필싸이오잔톤, 2,4-다이클로로싸이오잔톤, 2,4-다이에틸싸이오잔톤 및 2,4-다이아이소프로필싸이오잔톤과 같은 싸이오잔톤계 화합물; 캄포퀴논; 할로젠화 케톤; 아실포스핀옥사이드; 및 아실포스포네이트를 들 수 있다. 광 중합 개시제의 양은 점착제층의 점착제를 구성하는 아크릴계 중합체 등으로 이루어진 베이스 중합체 100 중량부를 기준으로 예컨대 약 0.05 내지 20 중량부이다.
방사선 경화형 점착제의 추가적인 예로는, 본원에 참고로 인용된 일본 특허공개 소60-196956호 공보에 개시된 것들, 예컨대 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시 함유 알콕시실레인과 같은 광 중합성 화합물, 및 카보닐 화합물, 유기 황 화합물, 과산화물, 아민 또는 오늄 염 화합물과 같은 광 중합 개시제를 함유하는 아크릴계 점착제를 들 수 있다.
자외선 조사시에 산소에 의한 경화 저해가 일어나는 경우, 방사선 경화형 점착제층(32)의 표면은 산소(공기)가 차단되는 것이 바람직하다. 차단 방법의 예로는, 반도체 이면용 필름(2)이 부착되는 부분에 대응하는 부분(33) 이외의 점착제층(32) 부분을 세퍼레이터로 피복하는 방법, 및 질소 가스 분위기 중에서 자외선과 같은 방사선으로 상기 층을 조사하는 방법을 들 수 있다.
본 발명에서, 점착제층(32)은, 본 발명의 이점을 손상시키지 않는 범위에서 각종 첨가제(예컨대, 점착 부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)를 함유할 수도 있다.
상기 가교제는 특별히 제한되지 않고, 공지된 가교제를 사용할 수 있다. 구체적으로, 가교제로서는, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제 및 과산화물계 가교제뿐만 아니라, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 아이소사이아네이트계 가교제 또는 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 한편, 가교제의 사용량은 특별히 제한되지 않는다.
상기 아이소사이아네이트계 가교제의 예로는, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트 및 1,6-헥사메틸렌 다이아이소사이아네이와 같은 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트 및 수소 첨가 자일릴렌 다이아이소사이아네이트와 같은 지환족 폴리아이소사이아네이트류; 및 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트 및 자일릴렌 다이아이소사이아네이트와 같은 방향족 폴리아이소사이아네이트류를 들 수 있다. 또한, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 삼량체 부가물[닛폰폴리우레탄공업(주)제의 상품명 "콜로네이트 L"], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 삼량체 부가물(닛폰폴리우레탄공업(주)제, 상품명 "콜로네이트 HL"] 등도 사용된다. 또한, 상기 에폭시계 가교제의 예로는, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에테르, 네오펜틸 글리콜 다이글리시딜 에테르, 에틸렌 글리콜 다이글리시딜 에테르, 프로필렌 글리콜 다이글리시딜 에테르, 폴리에틸렌 글리콜 다이글리시딜 에테르, 폴리프로필렌 글리콜 다이글리시딜 에테르, 소르비톨 폴리글리시딜 에테르, 글리세롤 폴리글리시딜 에테르, 펜타에리트리톨 폴리글리시딜 에테르, 폴리글리세롤 폴리글리시딜 에테르, 소르비탄 폴리글리시딜 에테르, 트라이메틸올프로페인 폴리글리시딜 에테르, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레조르신 다이글리시딜 에테르, 및 비스페놀-S-다이글리시딜 에테르, 그리고 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지를 들 수 있다.
상기 아크릴계 중합체는 방사선 조사에 의한 가교를 촉진시켜 픽업성을 향상시키기 위해 라디칼 반응성 탄소-탄소 이중 결합을 갖는 아이소사이아네이트 화합물을 함유할 수도 있다. 상기 아이소사이아네이트 화합물의 예로는, 메타크릴로일 아이소사이아네이트, 2-메타크릴로일옥시에틸 아이소사이아네이트, 2-아릴옥시에틸 아이소사이아네이트 및 m-아이소프로펜일-α,α-다이메틸벤질 아이소사이아네이트를 들 수 있다
가교제를 사용하는 경우, 그의 양은 가교할 베이스 중합체와의 밸런스에 따라, 또한 점착제로서의 의도된 용도에 따라, 요구에 따라 결정된다. 상기 양은 베이스 중합체 100 중량부를 기준으로 통상 약 20 중량부 이하, 보다 바람직하게는 0.1 내지 10 중량부이다.
본 발명에서는, 가교제를 사용하는 대신에 또는 가교제를 사용함과 함께, 전자선 또는 자외선의 조사를 통해 점착제층을 가교시킬 수도 있다.
점착제층(32)은, 예컨대 점착제(감압 접착제)와 임의의 용매 및 기타 첨가제를 혼합한 후, 그 혼합물을 시트 형상의 층으로 형성하는 것을 포함하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대 점착제와 임의의 용매 및 기타 첨가제를 함유하는 혼합물을 기재(31) 상에 도포하는 것을 포함하는 방법; 적당한 세퍼레이터(예컨대 박리지) 상에 상기 혼합물을 도포하여 점착제층(32)을 형성한 후, 이를 기재(31) 상에 전사(이착)하는 것을 포함하는 방법 등을 들 수 있다.
(열팽창성 미소구)
열팽창성층에 혼입되는 열팽창성 미소구는, 예컨대 용이하게 가스화되어 열팽창성을 나타내는 물질을 쉘 형성 물질로 이루어진 쉘 내부에 내포시킴으로써 얻어진 마이크로캡슐이다. 열팽창성을 나타내는 물질의 예로는, 아이소뷰테인, 프로페인 및 펜테인과 같은 용이하게 가스화되는 물질을 들 수 있다. 쉘 형성 물질의 예로는, 염화바이닐리덴-아크릴로나이트릴 공중합체, 폴리바이닐 알코올, 폴리바이닐 뷰티랄, 폴리메틸 메타크릴레이트, 폴리아크릴로나이트릴, 폴리염화폴리바이닐리덴 및 폴리설폰을 들 수 있다. 열팽창성 물질은 예컨대 코아서베이션법(coacervation method) 또는 계면 중합법에 의해 쉘 내부에 내포된다.
열팽창성 미소구를 사용하면, 가열에 의해 야기되는 반도체 이면용 필름의 오염도 증대를 안정되게 억제할 수 있다. 마이크로캡슐의 형태가 아닌 발포제 등은 점착층의 응집 파괴를 야기하기 때문인지 상기 오염도 증대의 억제에 그다지 효과적이지 않다. 가열에 의한 접착력 저감의 용이성, 특히 접착력 저감의 안정된 달성성을 고려하면, 파열 또는 팽창 완료까지 5배 이상, 보다 바람직하게는 7배 이상, 특히 바람직하게는 10배 이상의 체적 팽창률을 계속 나타내는 열팽창성 미소구가 바람직하다.
열팽창성 미소구의 평균 입경은 요구에 따라 결정될 수 있다. 상기 입경은 통상 100㎛ 이하, 보다 바람직하게는 80㎛ 이하, 특히 바람직하게는 1 내지 50㎛이다. 그러나, 입경이 이에 한정되지는 않는다. 한편, 열팽창성 미소구로서는 "MATSUMOTO MICROSPHERE"(상품명, 마츠모토유지제약사 제품)와 같은 시판품을 사용할 수도 있다.
열팽창성 미소구의 양은 열팽창성층의 체적 팽창률 또는 접착력의 저감성에 따라, 요구에 따라 결정될 수 있다. 열팽창성층이 상기한 바와 같은 결합제 또는 접착제로 구성되는 경우, 열팽창성 미소구는 베이스 중합체 100 중량부를 기준으로 통상 1 내지 150 중량부, 바람직하게는 10 내지 130 중량부, 특히 바람직하게는 25 내지 100 중량부의 양으로 사용된다.
열팽창성층은, 예컨대 열팽창성 미소구와 결합제와 같은 혼합 성분을, 필요에 따라 용매를 사용하여 혼합하고, 생성된 혼합물을 도포 방식과 같은 적당한 방식으로 전개하여 시트 형상의 층으로 함으로써 형성될 수 있다.
열팽창성층의 두께는 접착력의 저감도에 기초하여 요구에 따라 결정될 수 있다. 두께가 지나치게 얇으면 열팽창성 미소구의 형상에 기인하여 상기 층의 표면이 요철화되고, 또한 그 위에 설치되는 점착층의 표면도 요철화되어 접착력이 발현되지 않거나, 가열 처리시에 열팽창성층 상에 놓인 점착층이 응집 파괴되어 반도체 이면용 필름의 오염도가 증대한다. 한편, 두께가 지나치게 크면, 불충분한 가열 변형으로 인해 접착력이 충분히 저하되지 않는다. 이러한 현상을 방지하는 관점에서, 두께는 바람직하게는 300㎛ 이하, 보다 바람직하게는 2 내지 200㎛, 특히 바람직하게는 5 내지 150㎛이다.
(기재)
열팽창성층(32a)을 형성할 때, 열팽창성층(32a)은 도면에 예시된 바와 같이 기재(31)에 의해 지지된다. 이러한 지지 형태는, 열팽창성층, 나아가서는 점착층이 기재에 의해 지지 보강되어 가열 박리형 점착 시트의 취급 용이성을 향상시키고, 반도체 이면용 필름에의 부착 및 가열 후의 반도체 이면용 필름으로부터의 박리를 능률적으로 수행할 수 있기 때문에 유리하다.
상기 기재(31)는 방사선 투과성을 갖는 것이 바람직하다. 상기 기재(31)로서는, 예컨대 적당한 박엽체, 예를 들어 종이와 같은 종이계 기재; 천, 부직포, 펠트 및 네트와 같은 섬유계 기재; 금속박 및 금속판과 같은 금속계 기재; 플라스틱 필름 및 시트와 같은 플라스틱계 기재; 고무 시트와 같은 고무계 기재; 발포 시트와 같은 발포체; 및 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체, 플라스틱 필름(또는 시트)끼리의 적층체 등]를 사용할 수 있다. 본 발명에서, 기재로서는, 플라스틱 필름 및 시트와 같은 플라스틱계 기재를 적합하게 사용할 수 있다. 이러한 플라스틱재에 대한 소재의 예로는, 폴리에틸렌(PE), 폴리프로필렌(PP), 및 에틸렌-프로필렌 공중합체와 같은 올레핀계 수지; 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 및 에틸렌-(메트)아크릴산 에스터 (랜덤, 교대) 공중합체와 같은 에틸렌을 단량체 성분으로 하는 공중합체; 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 및 폴리뷰틸렌 테레프탈레이트(PBT)와 같은 폴리에스터; 아크릴계 수지; 폴리염화바이닐(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌 설파이드(PPS); 폴리아마이드(나일론) 및 전방향족 폴리아마이드(아라미드)와 같은 아마이드계 수지; 폴리에테르 에테르 케톤(PEEK); 폴리이미드; 폴리에테르이미드; 폴리염화바이닐리덴; ABS(아크릴로나이트릴-뷰타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 및 불소 수지를 들 수 있다. 이들 중, 열팽창성층의 가열 처리 온도에서 용융하지 않는 내열성이 우수한 것들이 가열 후의 취급성 점에서 바람직하다.
또한 기재(31)의 재료로서는, 상기 수지의 가교체와 같은 중합체를 들 수 있다. 상기 플라스틱 필름은 연신 없이 사용할 수도 있고, 필요에 따라 1축 또는 2축 연신 처리를 실시한 후에 사용할 수도 있다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(31)를 열 수축시킴으로써 점착제층(32)과 반도체 이면용 필름(2) 간의 접착 면적을 저하시켜, 반도체 칩의 회수를 용이하게 할 수 있다. 점착층을 방사선 등으로 처리하는 경우에는, 그 처리 선을 투과시키는 기재가 사용될 수 있다.
상기 기재(31)로서는 동종 또는 이종의 것을 적당히 선택하여 사용할 수 있고, 필요에 따라 수종의 것을 블렌딩하여 사용할 수 있다. 또한, 기재(31)에는, 대전 방지능을 부여하기 위해, 상기 기재(31) 상에 금속, 합금 또는 이들의 산화물로 이루어지는 두께 약 30 내지 500Å 정도의 도전성 물질의 증착층을 형성할 수 있다. 기재(31)는 단층 또는 2종 이상의 복층일 수 있다.
기재(31)의 두께(적층체의 경우는 총 두께)는 특별히 제한되지 않고, 강도, 유연성, 사용 목적 등에 따라 적당히 선택될 수 있다. 예컨대, 상기 두께는 일반적으로는 1,000㎛ 이하(예컨대 1㎛ 내지 1,000㎛), 바람직하게는 10㎛ 내지 500㎛, 더 바람직하게는 20㎛ 내지 300㎛, 특히 바람직하게는 약 30㎛ 내지 200㎛이지만, 이에 한정되지 않는다.
한편, 기재(31)는, 본 발명의 효과 등을 손상시키지 않는 범위에서 각종 첨가제(착색제, 충전제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)를 함유할 수도 있다.
상기 기재 지지 형태의 시트는 적당한 방식으로 형성될 수 있는데, 예컨대 상기한 전개 조작을 기재 상에서 수행하여 기재 상에 열팽창성층을 직접 부설하거나, 또는 이와 유사하게 세퍼레이터 상에 열팽창성층을 설치하고 그 열팽창성층을 기재에 이착 부착시킴으로써 형성할 수 있다.
상기 세퍼레이터는, 예컨대 실리콘계, 장쇄 알킬계 또는 불소 함유제, 또는 황화몰리브덴과 같은 적당한 박리제로 표면 처리된 기재, 폴리테트라플루오로에틸렌, 폴리클로로트라이플루오로에틸렌, 폴리불화바이닐, 폴리불화바이닐리덴, 테트라플루오로에틸렌 헥사플루오로프로필렌 공중합체 또는 클로로트라이플루오로에틸렌 불화바이닐리덴과 같은 불소 함유 중합체로 이루어지는 저접착성 기재, 또는 폴리에틸렌, 폴리프로필렌 또는 α-올레핀과 같은 무극성 중합체로 이루어지는 저접착성 기재로서 얻을 수 있다. 또한 세퍼레이터도 열팽창성층을 지지하기 위한 기재로서 사용될 수 있다.
열팽창성층과의 밀착력이 우수한 기재는, 예컨대 폴리에스터와 같은 고극성 중합체로 이루어지는 필름을 이용하는 방식, 또는 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로 또는 이온화 방사선 처리와 같은 화학적 또는 물리적인 표면 산화 처리와 같은 적당한 처리를 기재에 실시하는 방식에 의해 얻을 수 있다.
또한 기재와 열팽창성층의 밀착력 향상에는, 기재에 하도층을 설치하는 방식도 유효하다. 기재와 열팽창성층 사이에 1층 이상의 중간층을 설치할 수도 있다. 그 중간층은 밀착력의 향상을 위해 설치되는 상기 하도층과 마찬가지의 적당한 목적을 가질 수 있다.
상기한 하도층 이외의 중간층의 예로는, 양호한 변형성의 부여를 위한 층, 접착력의 향상을 위한 층, 접착력 저감을 위한 가열 처리를 용이하게 하기 위한 층, 및 가열 후의 반도체 이면용 필름으로부터의 박리성 향상을 위한 층을 들 수 있다.
변형성의 부여 또는 가열 후의 박리성 향상의 관점에서, 도 2에 예시된 바와 같이, 합성 고무 또는 합성 수지를 주성분으로 하는 고무상 유기 탄성층(34)을 중간층으로서 설치하는 것이 바람직하다. 이러한 고무상 유기 탄성층은, 가열시의 열팽창성층의 팽창 제어성을 높이는 기능, 및 가열에 의해 열팽창성층을 면 방향보다도 두께 방향으로 팽창시켜 두께의 균일성이 우수한 팽창층을 형성함으로써 가열 박리 시트(3)로부터의 반도체 이면용 필름(2)의 박리를 용이하게 하는 기능과 같은 다양한 기능을 갖는다.
고무상 유기 탄성층의 두께는 통상, 상기한 다양한 기능의 관점에서 500㎛ 이하이고, 보다 바람직하게는 3 내지 300㎛, 특히 바람직하게는 5 내지 150㎛이지만, 이에 한정되지 않는다.
상기 합성 고무 또는 합성 수지의 예로는, 나이트릴 고무, 다이엔 고무 및 아크릴 고무와 같은 합성 고무, 폴리올레핀 엘라스토머 및 폴리에스터 엘라스토머와 같은 열가소성 엘라스토머, 및 에틸렌-아세트산 바이닐 공중합체, 폴리우레탄, 폴리뷰타다이엔 및 연질 폴리염화바이닐과 같은 고무 탄성을 갖는 합성 수지를 들 수 있다. 폴리염화바이닐과 같이 본질적으로는 경질이지만 가소제 또는 유연제와 같은 배합제와 조합하여 사용함으로써 고무 탄성이 부여된 중합체도 본 발명에서는 사용할 수 있다.
고무상 유기 탄성층은 상기 형성 재료를 주성분으로 하는 점착성 물질로 제조될 수도 있고, 또한 이러한 성분을 주체로 하는 발포 필름으로 제조될 수도 있다. 고무상 유기 탄성층은 요구에 따라 형성될 수 있는데, 예컨대 상기 형성 재료의 용액을 기재 상에 도포하거나 상기 형성 재료로 이루어지는 필름을 기재에 부착함으로써 형성될 수 있다. 고무상 유기 탄성층을 열팽창성층의 점착층 측과는 반대 측에 중첩시키는 것이 상기한 효과 등의 관점에서 바람직하다. 한편, 점착층을 방사선 등으로 처리하는 경우에는, 중간층은 그 처리 선을 투과시킬 것이 요구된다.
(점착층)
본 실시형태에서, 점착층은, 반도체 이면용 필름에의 부착과 가열에 의한 접착력의 저감 처리시에 반도체 이면용 필름에 대한 오염물, 특히 미세 오염물이 증대되는 것을 방지할 목적으로 열팽창성층 상에 설치된다.
오염 레벨에 관해서는, 반도체 실리콘 웨이퍼에 부착된 가열 박리형 점착 시트를 방사선 조사에 의해 경화시키고 나서 가열에 의해 박리시킨 후, 반도체 실리콘 웨이퍼의 표면 유기 오염량 ΔC가 50 이하, 바람직하게는 30 이하, 보다 바람직하게는 10 이하, 보다 더 바람직하게는 5 이하이다. 표면 유기 오염량 C/Si는 바람직하게는 2.5 이하, 보다 바람직하게는 1.0 이하, 보다 더 바람직하게는 0.5 이하이다. 한편, 표면 유기 오염량 ΔC 및 표면 유기 오염량 C/Si는 X선 광전자 분광 분석(ESCA)을 이용하여 측정될 수 있다.
점착층은, 반도체 이면용 필름에 대한 접착력 등의 목적하는 점착 특성에 따라 적당한 점착제를 사용하여 제조할 수 있다. 그의 종류에 대하여 특별한 한정은 없다. 상기 열팽창성층 부분에서 예시한 점착제 및 공지물 중 임의의 것을 사용할 수 있다. 열팽창성층의 가열 변형을 가급적 덜 구속하는 것들이 바람직하다.
그 중, 예컨대 톨릴렌 다이아이소사이아네이트, 트라이메틸올프로페인 톨릴렌 다이아이소사이아네이트 또는 다이페닐메테인 트라이아이소사이아네이트와 같은 다작용성 아이소사이아네이트계 가교제, 폴리에틸렌 글리콜 다이글리시딜 에테르, 다이글리시딜 에테르 또는 트라이메틸올프로페인 트라이글리시딜 에테르와 같은 에폭시계 가교제, 알킬에테르화 멜라민 화합물과 같은 멜라민계 가교제, 금속염계 가교제, 금속 킬레이트계 가교제, 아미노계 가교제, 과산화물계 가교제, 또는 실레인계 커플링제로 이루어지는 적당한 가교제를 함유한 점착제가 바람직하다.
이러한 점착제는, 반도체 이면용 필름에의 저오염성의 관점에서, 저분자량 분자를 적은 비율로 함유하는 것이 바람직하다. 점착제에서, 분자량 100,000 이하의 분자의 비율은 바람직하게는 15% 이하, 보다 바람직하게는 10% 이하, 보다 더 바람직하게는 5% 이하이다. 방사선 경화형 점착제의 방사선 경화 후의 비열팽창성 점착층에서, 분자량이 100,000 이하인 분자의 비율은 15% 이하, 바람직하게는 10% 이하, 보다 바람직하게는 5% 이하이다. 점착제의 분자량 및 저분자량 분자의 비율은 폴리스타이렌 표준으로 겔 침투 크로마토그래피를 사용하여 얻어진 값으로부터 구해진다.
점착제 중의 저분자량 비율을 적게 하는 방법으로서 하기 방법이 사용 가능하지만, 그 방법이 특별히 이에 한정되는 것은 아니다.
(1) 중합 등으로 얻어진 아크릴계 중합체 등을 헵테인(지방족계 탄화수소)과 같은 비용매 또는 빈용매에 가한 후 교반한다. 그러면 중합체 중의 저분자물이 헵테인에 용해되면서 중합체 중의 고분자물이 침전된다. 이러한 작업을 반복하여 저분자량 분자를 적은 비율로 함유하는 아크릴계 중합체를 얻는다.
(2) 통상의 라디칼 중합은, 큰 분자량 분포 때문에 저분자량 분자를 고비율로 함유하는 중합체를 제조한다. 그러나 리빙 라디칼 중합 또는 음이온 중합은, 작은 분자량 분포를 갖는 중합체를 제조하기 때문에 저분자량 분자를 적은 비율로 함유하는 중합체를 제조할 수 있다.
(3) 통상의 라디칼 중합에서는, 초기 단계에서 분자량이 큰 중합체가 얻어지지만 최종 단계에서는 분자량이 작은 중합체가 제조된다. 따라서, 중합률이 80.5% 내지 97%인 중합체를 점착제의 중합체로서 사용함으로써, 저분자량 분자를 적은 비율로 함유하는 점착제가 얻어질 수 있다.
잔존 단량체는 상기 헵테인 등으로 제거할 수도 있고, 또한 건조시에 고열을 가하여 증발시킬 수도 있다.
가열 박리 시트에 점착층을 설치하지 않는 경우에는, 열팽창성층에 기인하는 반도체 이면용 필름의 오염 방지의 관점에서, 열팽창성층을 구성하는 점착제의 분자량을 상기 범위 내로 설정하는 것이 바람직하다.
점착층의 형성에 사용되는 점착제는, 상기한 바와 같이 가소제, 충전제, 계면 활성제, 노화 방지제 또는 점착성 부여제와 같은 적당한 첨가제를 함유할 수도 있다. 그러나, 상기한 바와 같은 저오염성이 요구되는 경우와 같이, 이러한 첨가제의 반도체 이면용 필름에의 전사가 문제가 되는 경우에는, 점착제가 첨가제를 함유하지 않는 조성일 수도 있다.
점착층은 적당한 방식을 사용하여 형성될 수 있는데, 예컨대 액체 형태의 점착제를 열팽창성층 상에 도포하거나, 또는 이와 유사하게 세퍼레이터 상에 형성된 점착층을 열팽창성층 상에 전사 및 부착함으로써 형성될 수 있다. 점착층의 두께는 점착 시트의 의도된 용도 또는 가열에 의한 접착력의 저감도에 따라, 요구에 따라 결정될 수 있다.
일반적으로는, 점착층이 지나치게 얇으면 접착력이 부족하거나 가열시에 응집 파괴가 일어나 열팽창성층을 요철 변형시키기 쉬워진다. 한편, 점착층이 지나치게 두꺼우면 가열에 의해 형성된 열팽창성층의 요철 변형에 추종하기 어렵게 된다. 가열 변형시의 응집 파괴의 방지, 반도체 이면용 필름에의 오염물 부착량 증대의 방지, 열팽창성층의 요철 변형에의 추종성, 및 반도체 이면 필름에 대한 접착력의 저하 또는 소실을 고려하면, 상기 점착층의 두께는 바람직하게는 20㎛ 이하, 보다 바람직하게는 0.1 내지 10㎛, 특히 바람직하게는 1 내지 5㎛이다.
점착제층(32)(점착층을 설치한 경우에는 열팽창성층의 두께와 점착층의 두께의 합계)의 두께는 특별히 한정되지 않고, 예컨대 5㎛ 내지 300㎛(바람직하게는 5㎛ 내지 200㎛, 보다 바람직하게는 5㎛ 내지 150㎛, 보다 더 바람직하게는 7㎛ 내지 100㎛) 정도이다. 점착제층(32)의 두께가 상기 범위 내에 있으면, 적절한 점착력을 발휘할 수 있다. 한편, 점착제층(32)은 단층 또는 복층일 수 있다.
상기 가열 박리 시트(3)의 점착제층(32)(점착층을 설치한 경우에는 점착층(32b))의 반도체 이면용 필름(2)에 대한 접착력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은 0.02N/20mm 내지 10N/20mm의 범위가 바람직하고, 0.05N/20mm 내지 5N/20mm의 범위가 보다 바람직하다. 상기 접착력이 0.02N/20mm 이상이면, 반도체 웨이퍼의 다이싱시에 반도체 칩이 비산되는 것을 방지할 수 있다. 한편, 상기 접착력이 10N/20mm 이하이면, 반도체 소자를 픽업할 때에 상기 반도체 소자의 박리를 용이하게 하고, 점착제가 잔류하는 것을 방지할 수 있다.
한편, 본 발명에서는, 가열 박리 시트 일체형 반도체 이면용 필름(1)에 대전 방지능을 갖게 할 수 있다. 이러한 구성에 의해, 그의 접착시 및 박리시의 정전기 발생으로 인해 또는 상기 정전기에 의한 반도체 웨이퍼 등의 대전으로 인해 회로가 파괴되는 것을 방지할 수 있다. 대전 방지능의 부여는, 기재(31), 점착제층(32) 및 반도체 이면용 필름(2)에 대전 방지제 또는 도전성 물질을 첨가하는 방법, 또는 기재(31) 상에 전하 이동 착체, 금속막 등으로 이루어지는 도전층을 부설하는 방법과 같은 적당한 방식으로 수행할 수 있다. 이들 방법으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방법이 바람직하다. 도전성의 부여, 열 전도성의 향상 등을 목적으로 배합되는 도전성 물질(도전 충전제)의 예로는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구상, 침상 또는 플레이크상 금속 분말; 알루미나와 같은 금속 산화물; 비정질 카본 블랙; 및 흑연을 들 수 있다. 단, 상기 반도체 이면용 필름(2)은 비도전성인 것이, 전기적 누설이 없다는 점에서 바람직하다.
또한, 가열 박리 시트 일체형 반도체 이면용 필름(1)은 롤 형상으로 감긴 형태로 형성될 수도 있고, 시트(필름)가 적층된 형태로 형성될 수도 있다. 예컨대, 롤 형상으로 감긴 형태를 갖는 경우, 반도체 이면용 필름(2)과 가열 박리 시트(3)의 적층체를, 필요에 따라 세퍼레이터에 의해 보호한 상태로 롤 형상으로 감아, 롤 형상으로 감긴 상태 또는 형태의 가열 박리 시트 일체형 반도체 이면용 필름(1)으로서 제작할 수 있다. 이와 관련하여, 롤 형상으로 감긴 상태 또는 형태의 가열 박리 시트 일체형 반도체 이면용 필름(1)은, 기재(31), 상기 기재(31)의 한쪽 면 상에 형성된 점착제층(32), 상기 점착제층(32) 상에 형성된 반도체 이면용 필름, 및 상기 기재(31)의 다른 쪽 면 상에 형성된 박리 처리층(배면 처리층)으로 구성될 수도 있다.
한편, 가열 박리 시트 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와 기재(31) 및 점착제층(32)을 포함하는 가열 박리 시트의 두께의 총 두께)는 예컨대 8㎛ 내지 1,500㎛의 범위로부터 선택될 수 있고, 바람직하게는 20㎛ 내지 850㎛, 보다 바람직하게는 31㎛ 내지 500㎛, 특히 바람직하게는 47㎛ 내지 330㎛이다.
이와 관련하여, 가열 박리 시트 일체형 반도체 이면용 필름(1)에 있어서, 반도체 이면용 필름(2)의 두께와 가열 박리 시트(3)의 점착제층(32)의 두께의 비, 또는 반도체 이면용 필름(2)의 두께와 가열 박리 시트(3)의 두께(기재(31) 및 점착제층(32)의 총 두께)의 비를 조절함으로써, 다이싱 공정시의 다이싱성, 픽업 공정시의 픽업성 등을 향상시킬 수 있고, 가열 박리 시트 일체형 반도체 이면용 필름(1)을 반도체 웨이퍼의 다이싱 공정으로부터 반도체 칩의 플립 칩 본딩 공정까지 유효하게 이용할 수 있다.
본 발명에 따른 가열 박리 시트 일체형 반도체 이면용 필름을 사용하면, 가열에 의한 접착력의 저감을 가능하게 하고, 이러한 저감 처리에 기인하는 오염 물질, 특히 미세 오염 물질의 증대를 억제하며, 또한 점착층을 설치한 경우에는 접착력 등의 점착 특성을 요구에 따라 결정할 수 있다. 따라서, 서로 상반되는 기능, 즉, 예컨대 반도체 웨이퍼의 다이싱 공정으로부터 반도체 소자의 픽업 공정까지의 과정 동안에는 가열 박리 시트를 강한 접착력으로 반도체 이면용 필름에 부착하는 기능, 및 박리시에는 접착력을 저감하여 박리성을 촉진하는 기능을 갖도록 요구되는 처리를 수행하는 것이 가능하다. 동시에, 접착 상태를 해제하는 경우에 반도체 이면용 필름의 오염을 저감할 수 있다.
가열 박리 시트의 박리력 저하는, 전술한 열팽창성 미소구를 함유하는 열팽창성층의 형성뿐만 아니라, 예컨대 점착제층의 가열 경화를 통한 박리력의 저하에 의해서도 달성될 수 있다. 점착제에 반응성 작용기(예컨대 에폭시 또는 카복실)를 혼입한 후, 가열에 의해 가교시킴으로써 가열 경화를 수행할 수 있다.
(가열 박리 방법)
가열 박리형 점착 시트의 접착력을 저감하기 위한 가열 처리는 핫 플레이트, 열풍 건조기 또는 근적외선 램프와 같은 적당한 가열 수단을 통해 수행될 수 있다. 가열 처리 조건은, 반도체 이면용 필름의 표면 상태 또는 열팽창성 미립자의 종류로 인한 접착 면적의 감소성, 기재 또는 피착체의 내열성, 열 용량, 가열 수단 등과 같은 다양한 인자에 따라 결정될 수 있다.
가열 조건은 반도체 이면용 필름의 종류 또는 면적에 의존하지만, 열팽창성 미소구의 팽창 개시 온도보다도 50℃ 이상 고온에서 가열하는 것이 바람직하다. 일반적으로 가열은 100 내지 250℃의 온도에서 5 내지 90초 동안(핫 플레이트 등을 사용) 또는 1 내지 15분 동안(열풍 건조기를 사용) 수행된다. 가열 조건은 이에 한정되지는 않는다. 상기 조건 하에서의 가열 처리는 전형적으로 열팽창성 미립자를 팽창 및/또는 발포시켜 열팽창성층을 요철 변형시키고, 이로써 점착층도 요철 변형시켜 반도체 이면용 필름과의 접착력을 저하 또는 소실시킨다.
이러한 가열 박리 시트를 사용하면, 예컨대 두께 30㎛의 8인치 실리콘 웨이퍼를 3초 이내에 박리할 수 있다. 피착체는 일괄로 박리할 수도 있고, 또한 점착제층 상에 배열된 부품들을 하나씩 가열 박리할 수도 있다.
(가열 박리 시트 일체형 반도체 이면용 필름의 제조 방법)
본 실시형태에 따른 가열 박리 시트 일체형 반도체 이면용 필름의 제조 방법에 관하여, 도 1에 도시된 가열 박리 시트 일체형 반도체 이면용 필름(1)을 예로 하여 설명한다. 우선, 기재(31)는 종래 공지된 제막 방법에 의해 제막할 수 있다. 상기 제막 방법의 예로는, 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법 및 건식 라미네이트법을 들 수 있다.
다음에, 기재(31)에 점착제 조성물을 도포하고, 건조시켜(필요에 따라 가열 가교시켜) 점착제층(32)을 형성한다. 점착제층이 열팽창성층과 점착층을 포함하는 경우에는, 열팽창성 미소구를 함유하는 점착제 조성물을 기재 상에 도포하여 건조시켜 열팽창성층을 얻은 후, 얻어진 열팽창성 열팽창성층 상에 미소구를 함유하지 않는 점착제 조성물을 도포하고 건조시킴으로써 점착층을 형성할 수 있다. 도포는 롤 도공, 스크린 도공, 그라비어 도공 등을 통해 수행된다. 점착제 조성물을 직접 기재(31)에 도포하여 기재(31) 상에 점착제층(32)을 형성할 수도 있다. 다르게는, 점착제 조성물을 표면에 박리 처리를 실시한 박리지 등에 도포하여 점착제층(32)을 형성시킨 후, 상기 점착제층(32)을 기재(31)에 전사시킬 수도 있다. 그 결과, 기재(31) 상에 점착제층(32)을 갖는 가열 박리 시트(3)가 제작된다.
한편, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지 상에 건조 후 소정 두께를 갖는 도포층을 형성하도록 도포한 후, 소정 조건 하에 건조하여(열경화가 필요한 경우에는 임의로 가열하고, 건조하여) 도포층을 형성한다. 이 도포층을 상기 점착제층(32) 상에 전사함으로써 반도체 이면용 필름(2)을 점착제층(32) 상에 형성한다. 또한, 상기 점착제층(32) 상에, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건 하에 건조하는(열경화가 필요한 경우에는 임의로 가열하고, 건조하는) 것에 의해서도 반도체 이면용 필름(2)을 점착제층(32) 상에 형성할 수 있다. 이상과 같은 방법에 의해, 본 발명의 가열 박리 시트 일체형 반도체 이면용 필름(1)을 얻을 수 있다. 한편, 반도체 이면용 필름(2)을 형성할 때에 열경화가 필요한 경우, 도포층이 부분 경화될 수 있을 정도로 열경화를 수행하는 것이 중요하지만, 바람직하게는 도포층을 열경화시키지 않는다.
본 발명의 가열 박리 시트일체형 반도체 이면용 필름(1)은 플립 칩 본딩 공정을 포함하는 반도체 장치의 제조시에 적합하게 사용될 수 있다. 즉, 본 발명의 가열 박리 시트 일체형 반도체 이면용 필름(1)은 플립 칩 실장된 반도체 장치의 제조시에 사용되어, 반도체 칩의 이면에 가열 박리 시트 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2)이 부착되어 있는 상태 또는 형태로 플립 칩 실장된 반도체 장치가 제조된다. 따라서, 본 발명의 가열 박리 시트 일체형 반도체 이면용 필름(1)은 플립 칩 실장된 반도체 장치(반도체 칩이 기판과 같은 피착체에 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 사용될 수 있다.
반도체 이면용 필름(2)은, 가열 박리 시트 일체형 반도체 이면용 필름(1)과 같이, 플립 칩 실장된 반도체 장치(반도체 칩이 기판 등과 같은 피착체에 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 사용될 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼는 공지 또는 관용의 반도체 웨이퍼인 한 특별히 제한되지 않고, 각종 소재로 제조된 반도체 웨이퍼로부터 적절히 선택하여 사용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서 실리콘 웨이퍼를 적합하게 사용할 수 있다.
(반도체 소자의 회수 방법 및 반도체 장치의 제조 방법)
본 실시형태에 따른 반도체 소자의 회수 방법 및 반도체 장치의 제조 방법에 관하여, 도 3a 내지 도 3d를 참조하면서 이하에 설명한다. 도 3a 내지 도 3d는 상기 가열 박리 시트 일체형 반도체 이면용 필름(1)을 사용한 경우의 반도체 장치의 제조 방법을 나타내는 단면 모식도이다.
본 발명에 따른 반도체 소자의 회수 방법은, 상기 가열 박리 시트 일체형 반도체 이면용 필름의 일부인 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정, 상기 반도체 웨이퍼를 개별적인 반도체 소자로 다이싱하는 공정, 상기 가열 박리 시트 일체형 반도체 이면용 필름을 가열하는 공정, 및 상기 반도체 소자를 상기 반도체 이면용 필름과 함께 상기 가열 박리 시트의 점착제층으로부터 박리하는 공정을 포함한다. 본 발명에 따른 반도체 장치의 제조 방법은, 상기 반도체 소자의 회수 방법에 의해 회수한 반도체 소자를 피착체 상에 플립 칩 접속하는 공정을 포함한다. 이는 상기 반도체 소자의 회수 방법이 상기 반도체 장치의 제조 방법의 일련의 공정의 일부에 상당함을 의미하기 때문에, 이하에서는 상기 회수 방법의 설명을 상기 제조 방법의 설명에 포함시켜 행한다.
(마운팅 공정)
우선, 도 3a에 도시된 바와 같이, 가열 박리 시트 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2) 상에 임의로 설치된 세퍼레이터를 적당히 박리하고, 상기 반도체 이면용 필름(2) 상에 반도체 웨이퍼(4)를 부착하여 접착 유지에 의해 고정한다(마운팅 공정). 이때, 상기 반도체 이면용 필름(2)은 미경화 상태(반경화 상태를 포함함)에 있다. 또한, 가열 박리 시트 일체형 반도체 이면용 필름(1)은 반도체 웨이퍼(4)의 이면에 부착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대 측의 면(비회로면, 전극 비형성 면 등으로도 지칭됨)을 의미한다. 부착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은 통상 압착 롤과 같은 가압 수단에 의해 가압하면서 수행된다.
(다이싱 공정)
다음에, 도 3b에 도시된 바와 같이, 반도체 웨이퍼(4)를 다이싱한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하고 개별화하여(작은 조각들로 형성하여) 반도체 칩(반도체 소자)(5)을 제조한다. 다이싱은 예컨대 반도체 웨이퍼(4)의 회로면 측으로부터 통상적 방법에 따라 수행된다. 또한, 본 공정에서는, 예컨대 가열 박리 시트 일체형 반도체 이면용 필름(1)에 도달하는 슬릿을 형성하는 풀 컷(full-cut)이라 불리는 절단 방법 채용할 수 있다. 본 공정에서 사용하는 다이싱 장치는 특별히 제한되지 않고, 종래 공지된 것을 사용할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름을 갖는 가열 박리 시트 일체형 반도체 이면용 필름(1)에 의해 접착 고정되어 있기 때문에, 칩 균열 및 칩 비산을 억제할 수 있을 뿐만 아니라, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 이와 관련하여, 반도체 이면용 필름(2)이 에폭시 수지를 함유하는 수지 조성물로 형성되면, 다이싱에 의해 절단되더라도 그 절단면에서 반도체 이면용 필름의 접착제층으로부터 접착제 밀려나옴의 발생을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리의 재부착(블로킹)을 억제 또는 방지할 수 있어, 후술하는 픽업을 더욱 편리하게 수행할 수 있다.
가열 박리 시트 일체형 반도체 이면용 필름(1)을 팽창시키는 경우, 상기 팽창은 종래 공지된 팽창 장치를 사용하여 수행할 수 있다. 팽창 장치는 다이싱 링을 통해 가열 박리 시트 일체형 반도체 이면용 필름(1)을 아래로 밀어낼 수 있는 도넛 형상의 외부 링과, 상기 외부 링보다도 직경이 작고 가열 박리 시트 일체형 반도체 이면용 필름을 지지하는 내부 링을 갖는다. 이 팽창 공정으로 인해, 후술하는 픽업 공정에서 서로의 접촉을 통한 인접 반도체 칩들의 파손을 방지할 수 있다.
(가열 공정)
이어서, 가열 박리 시트 일체형 반도체 이면용 필름(1)을, 가열 박리 시트와 반도체 이면용 필름 간의 박리력을 저하시키기 위해 가열 처리한다. 가열 방법은 가열 박리 시트의 항에서 이미 설명하였기 때문에 여기서는 그에 대한 설명을 생략한다.
(픽업 공정)
가열 박리 시트 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위해, 도 3c에 도시된 바와 같이, 반도체 칩(5)의 픽업을 수행하여 반도체 칩(5)을 반도체 이면용 필름(2)과 함께 가열 박리 시트(3)로부터 박리시킨다. 상기 반도체 장치의 제조 방법에서는, 픽업 공정에 이전에 수행되는 가열 공정에서 가열 박리 시트와 반도체 이면용 필름 간의 박리력이 저하되어 있기 때문에 반도체 칩(5)을 원활하게 회수할 수 있다. 픽업 방법은 특별히 제한되지 않고, 종래 공지된 여러 가지 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩(5)을 가열 박리 시트 일체형 반도체 이면용 필름(1)의 기재(31) 측으로부터 니들로 밀어올리고, 밀어올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 것을 포함하는 방법을 들 수 있다. 이와 관련하여, 픽업된 반도체 칩(5)의 이면은 반도체 이면용 필름(2)에 의해 보호된다.
(플립 칩 접속 공정)
픽업한 반도체 칩(5)은, 도 3d에 도시된 바와 같이, 기판과 같은 피착체에 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성 면, 전극 형성 면 등으로도 칭함)이 피착체(6)에 대향되는 형태로 피착체(6)에 통상적 방법에 따라 고정시킨다. 예컨대, 반도체 칩(5)의 회로면 측에 형성된 범프(51)를 피착체(6)의 접속 패드에 부착된 접합용 도전재(61)(예컨대 땜납)에 접촉시키고, 도전재(61)를 가압 하에 용융시킴으로써, 반도체 칩(5)과 피착체(6) 간의 전기적 접속을 확보할 수 있고, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립 칩 본딩 공정). 이때, 반도체 칩(5)과 피착체(6) 사이에는 간극이 형성되고, 그 간극들 간의 거리는 일반적으로 약 30㎛ 내지 300㎛이다. 이와 관련하여, 반도체 칩(5)을 피착체(6) 상에 플립 칩 본딩(플립 칩 접속)한 후에는, 반도체 칩(5)과 피착체(6)의 대향 면 및 간극을 세정하고, 상기 간극에 봉지재(예컨대 봉지 수지)를 충전시켜 봉지를 수행하는 것이 중요하다.
피착체(6)로서는, 리드 프레임 및 회로 기판(배선 회로 기판 등)과 같은 각종 기판을 사용할 수 있다. 상기 기판의 재질은 특별히 제한되지 않고, 세라믹 기판 및 플라스틱 기판을 들 수 있다. 플라스틱 기판의 예로는, 에폭시 기판, 비스말레이미드 트라이아진 기판 및 폴리이미드 기판을 들 수 있다.
플립 칩 본딩 공정에서, 범프 및 도전재의 재질은 특별히 제한되지 않고, 그 예로는 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재 및 주석-아연-비스무트계 금속재와 같은 땜납류(합금), 및 금계 금속재 및 구리계 금속재를 들 수 있다.
한편, 플립 칩 본딩 공정에서는, 도전재를 용융시켜 반도체 칩(5)의 회로면 측의 범프와 피착체(6) 표면의 도전재를 접속시킨다. 도전재의 용융시의 온도는 통상 약 260℃(예컨대 250℃ 내지 300℃)이다. 본 발명의 가열 박리 시트 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등으로 형성함으로써 플립 칩 본딩 공정에서의 고온에도 견딜 수 있는 내열성을 갖도록 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향 면(전극 형성 면) 및 간극을 세정하는 것이 바람직하다. 상기 세정에 사용되는 세정액은 특별히 제한되지 않고, 그 예로는 유기계 세정액 및 수계 세정액을 들 수 있다. 본 발명의 가열 박리 시트 일체형 반도체 이면용 필름에서의 반도체 이면용 필름은 세정액에 대한 내용제성을 갖고, 이들 세정액에 대해 실질적으로 용해성을 갖지 않는다. 그 때문에, 전술한 바와 같이, 세정액으로서는 각종 세정액을 사용할 수 있으며, 특별한 세정액을 필요로 하지 않고 임의의 종래의 방법에 의해 세정을 수행할 수 있다.
다음에, 플립 칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위해 봉지 공정을 수행한다. 봉지 공정은 봉지 수지를 사용하여 수행된다. 이때의 봉지 조건은 특별히 제한되지 않지만, 통상 175℃에서 60초 내지 90초 동안 봉지 수지의 경화가 수행된다. 그러나, 본 발명에서는 이에 한정되지 않고, 예컨대 165 내지 185℃의 온도에서 수 분 동안 경화를 수행할 수도 있다. 본 공정에서의 열 처리에 의해, 봉지 수지뿐만 아니라 반도체 이면용 필름(2)도 동시에 열경화된다. 이에 의해, 봉지 수지 및 반도체 이면용 필름(2)이 모두 열경화의 진행에 따라 경화, 수축된다. 그 결과, 봉지 수지의 경화 수축에 기인하여 반도체 칩(5)에 주어지는 응력은 반도체 이면용 필름(2)의 경화 수축을 통해 상쇄 또는 완화될 수 있다. 또한, 본 공정에서, 반도체 이면용 필름(2)을 완전히 또는 거의 완전히 열경화시킬 수 있고, 우수한 밀착성으로 반도체 소자의 이면에 부착시킬 수 있다. 또한, 본 발명에 따른 반도체 이면용 필름(2)은 이것이 미경화 상태에 있을 때에도 상기 봉지 공정에서 봉지재와 함께 열경화될 수 있어, 반도체 이면용 필름(2)을 열경화시키기 위한 공정을 새로 추가할 필요가 없다.
상기 봉지 수지는 절연성을 갖는 수지(절연 수지)인 한 특별히 제한되지 않고, 봉지 수지와 같은 공지된 봉지재 중에서 적절히 선택하여 사용할 수 있다. 상기 봉지 수지는 바람직하게는 탄성을 갖는 절연 수지이다. 봉지 수지의 예로는, 에폭시 수지를 함유하는 수지 조성물을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지를 들 수 있다. 또한, 에폭시 수지를 함유하는 수지 조성물로 이루어진 봉지 수지는 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(예컨대 페놀 수지) 또는 열가소성 수지를 함유할 수도 있다. 한편, 페놀 수지는 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에서 예시된 페놀 수지를 들 수 있다.
상기 가열 박리 시트 일체형 반도체 이면용 필름(1)을 사용하여 제조된 반도체 장치(플립 칩 실장된 반도체 장치)에 따르면, 반도체 칩의 이면에 반도체 이면용 필름이 부착되어 있기 때문에, 레이저 마킹을 우수한 시인성으로 적용할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법일 때에도, 우수한 콘트라스트비로 레이저 마킹을 적용할 수 있고, 레이저 마킹에 의해 적용된 각종 정보(예컨대 문자 정보 및 도형 정보)를 양호한 시인성으로 관찰하는 것이 가능하다. 레이저 마킹시에는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저 및 액체 레이저와 같은 각종 레이저를 이용할 수 있다. 구체적으로, 기체 레이저로서는, 특별한 제한 없이 공지된 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저) 및 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 고체 레이저로서는, 특별한 제한 없이 공지된 고체 레이저를 이용할 수 있지만, YAG 레이저(예컨대 Nd:YAG 레이저) 및 YVO4 레이저가 적합하다.
본 발명의 가열 박리 시트 일체형 반도체 이면용 필름 또는 반도체 이면용 필름을 사용하여 제조된 반도체 장치는 플립 칩 실장 방법으로 실장된 반도체 장치이기 때문에, 다이본딩 실장 방법으로 실장된 반도체 장치와 비교하여 박형화, 소형화된 형상을 갖는다. 따라서, 각종 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 사용할 수 있다. 구체적으로, 본 발명의 플립 칩 실장된 반도체 장치가 이용되는 전자 기기로서는, 소위 "휴대 전화"나 "PHS", 소형 컴퓨터[예컨대, 소위 "PDA"(휴대 정보 단말), 소위 "노트북 컴퓨터", 소위 "네트 북(상표)", 소위 "웨어러블 컴퓨터" 등], "휴대 전화" 및 컴퓨터가 일체화된 소형 전자 기기, 소위 "디지털 카메라(상표)", 소위 "디지털 비디오 카메라", 소형 텔레비전, 소형 게임 기기, 소형의 디지털 오디오 플레이어, 소위 "전자 수첩", 소위 "전자 사전", 소위 "전자 서적"용 전자 기기 단말, 소형 디지털 타입의 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있다. 물론 모바일형 이외(설치형 등)의 전자 기기, 예컨대 소위 "데스크탑 퍼스널 컴퓨터", 박형 텔레비전, 녹화·재생용 전자 기기(하드 디스크 리코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등도 들 수 있다. 또한, 전자 부품 또는 전자 기기·전자 부품의 재료·부재는 특별히 제한되지 않고, 그 예로는 소위 "CPU"의 부품 및 각종 기억 장치(소위 "메모리", 하드 디스크 등)의 부재를 들 수 있다.
[실시예]
이하, 본 발명의 바람직한 실시예에 관하여 상세히 설명하지만, 본 발명은 그 요지를 벗어나지 않는 한, 이하의 실시예에 한정되는 것은 아니다. 또한, 각 예 중, 부는 달리 규정하지 않는 한 중량 기준이다.
<반도체 이면용 필름의 제작>
아크릴산 에틸 및 메타크릴산 메틸을 주성분으로서 갖는 아크릴산 에스터계 중합체(상품명 "파라크론 W-197CM", 네가미공업주식회사제) 100부, 에폭시 수지(상품명 "에피코트 1004", JER주식회사제) 113부, 페놀 수지(상품명 "미렉스 XLC-4L", 미쓰이화학주식회사제) 121부, 구상 실리카(상품명 "SO-25R", 주식회사아드마테크스제) 246부 및 염료(상품명 "Oil Black BS" 오리엔트화학공업주식회사제) 3부를 메틸 에틸 케톤에 용해시켜 고형분 농도가 23.6 중량%인 접착제 조성물 용액을 조제하였다.
이 접착제 조성물 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리를 실시한 두께 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분 동안 건조시켜 두께(평균 두께) 20㎛의 반도체 이면용 필름 X를 제작하였다.
<가열 박리 시트의 제작>
(제조예 1)
온도계, 교반기, 질소 도입관 및 환류 냉각관을 구비한 내부 용량 500ml의 3구 플라스크형 반응기에, 아크릴산 n-뷰틸 50부, 아크릴산 2-에틸헥실 50부, 아크릴산 5부, 2,2'-아조비스아이소뷰티로나이트릴 0.1부 및 아세트산 에틸 200부를 총량이 200g이 되도록 혼합하여 얻어진 혼합물을 투입하였다. 생성된 혼합물을, 질소 가스를 약 1시간 동안 도입하면서 교반하여, 반응기 내부의 공기를 질소로 치환하였다. 그 후, 반응기 내부의 온도를 58℃로 변경하고, 이 상태를 약 4시간 동안 유지하면서 중합을 수행하여 아크릴계 공중합체 A를 얻었다.
상기와 같이 얻어진 아크릴계 공중합체 A 100부를 함유하는 아세트산 에틸 용액에 아이소사이아네이트계 가교제 2부를 혼합하여 얻어진 아크릴계 점착제에 열팽창성 미소구("MICROSPHERE F-50D", 상품명, 마츠모토유지제약사제) 35부를 혼합하였다. 생성된 혼합물을 두께 50㎛의 PET 필름의 한 면에 도포한 후 건조시켜 두께 40㎛의 열팽창성층을 얻었다. 이 열팽창성층 상에 두께 3㎛의 오염 방지형 점착층을 설치하여 가열 박리형 점착 시트를 얻었다.
상기 오염 방지형 점착층은 이하와 같이 하여 형성하였다. 우선, 온도계, 교반기, 질소 도입관 및 환류 냉각관을 구비한 내부 용량 500ml의 3구 플라스크형 반응기에, 아크릴산 n-뷰틸 50부, 아크릴산 에틸 50부, 아크릴산 5부, 2,2'-아조비스아이소뷰티로나이트릴 0.1부 및 아세트산 에틸 200부를 총량이 200g이 되도록 혼합하여 얻어진 혼합물을 투입하였다. 생성된 혼합물을, 질소 가스를 약 1시간 동안 도입하면서 교반하여, 내부의 공기를 질소로 치환하였다. 그 후, 반응기 내부의 온도를 57℃로 변경하고, 이 상태를 약 5시간 동안 유지하여 중합을 수행하여 아크릴계 공중합체 B를 얻었다. 이와 같이 얻어진 아크릴계 공중합체 B 100부를 함유하는 아세트산 에틸 용액에 에폭시계 가교제 3부를 혼합하여 얻어진 아크릴계 점착제를 세퍼레이터 상에 도포한 후 건조하여 도막을 형성하였다. 생성된 도막을 열팽창성층 상에 이착시킴으로써 점착층을 설치하였다.
(제조예 2)
두께 50㎛의 PET 필름의 한 면에 제조예 1과 같이 하여 열팽창성층을 형성하였다. 생성된 열팽창성층 상에 두께 2㎛의 오염 방지형의 방사선 경화형 점착층을 설치하여 가열 박리형 점착 시트를 얻었다. 오염 방지형의 방사선 경화형 점착층은, 상기 아크릴계 공중합체 B에 우레탄 아크릴레이트 100부, 아이소사이아네이트계 가교제 3부 및 광 중합 개시제 3부를 혼합하여 얻어진 아크릴계 점착제를 세퍼레이터 상에 도포하고, 생성된 도막을 건조한 후, 열팽창성층에 이착시킴으로써 설치하였다.
(제조예 3)
두께 50㎛의 PET 필름의 한 면에 제조예 1과 동일한 두께 40㎛의 열팽창성층을 형성하고, 그 열팽창성층 상에 아크릴 중합체 C 100부와 아이소사이아네이트계 가교제 3부의 혼합물을 도포한 후 건조시켜 얻어진 두께 3㎛의 오염 방지형 점착층을 설치한 다음, 생성된 점착층을 박리 처리가 실시된 PET 필름(50㎛)으로 피복하여 가열 박리형 점착 시트를 얻었다.
상기 아크릴계 공중합체 C는 이하와 같이 하여 조제하였다. 온도계, 교반기, 질소 도입관 및 환류 냉각관을 구비한 내부 용량 500ml의 3구 플라스크형 반응기에, 아크릴산 2-에틸헥실 80부, 아크릴로모폴린 20부, 아크릴산 3부, 2,2'-아조비스아이소뷰티로나이트릴 0.1부 및 아세트산 에틸 200부를 총량이 200g이 되도록 혼합하여 얻어진 혼합물을 투입하였다. 생성된 혼합물을, 질소 가스를 약 1시간 동안 도입하면서 교반하여, 내부의 공기를 질소로 치환하였다. 그 후, 반응기 내부의 온도를 58℃로 변경하고, 이 상태를 약 7시간 동안 유지하여 중합을 수행하였다. 이렇게 하여 수득된 공중합체를 1L의 헵테인에 첨가하고, 혼합물을 교반하였다. 침전물을 제거하지 않으면서 용매를 제거하여 저분자량 부분을 제거하였다. 상기 저분자량 부분의 제거를 위해, 유사한 공정을 2회 더 수행하였다. 그 후, 아세트산 에틸을 추가하여 침전물을 총량이 200g이 되도록 용해시켰다. 이렇게 하여 아크릴계 공중합체 C를 얻었다.
(제조예 4)
PET 기재(50㎛)를 사용하여 제조예 1과 같이 하여 열팽창성층을 형성하고, 상기 열팽창성층 상에 두께 5㎛의 오염 방지형의 방사선 경화형 점착층을 설치하여 가열 박리형 점착 시트를 얻었다.
상기 오염 방지형의 방사선 경화형 점착제는 이하와 같이 하여 형성하였다. 우선, 온도계, 교반기, 질소 도입관 및 환류 냉각관을 구비한 내부 용량 500ml의 3구 플라스크형 반응기에, 아크릴산 뷰틸 100부, 아크릴산 하이드록시에틸 2부로 이루어지는 아크릴 중합체 D 100부에 메타크릴로일옥시에틸렌 아이소사이아네이트 1부, 2,2'-아조비스아이소뷰티로나이트릴 0.1부 및 아세트산 에틸 200부를 총량이 200g이 되도록 혼합하여 얻어진 혼합물을 투입하였다. 생성된 혼합물을, 질소 가스를 약 1시간 동안 도입하면서 교반하여, 내부의 공기를 질소로 치환하였다. 그 후, 반응기 내부의 온도를 58℃로 변경하고, 이 상태를 약 5시간 동안 유지하여 중합을 수행하여 아크릴계 공중합체 D를 얻었다.
얻어진 아크릴계 공중합체 D에 우레탄 아크릴레이트 100부, 아이소사이아네이트계 가교제 3부 및 광 중합 개시제 3부를 혼합하여 얻어진 아크릴계 점착제를 세퍼레이터 상에 도포하고 건조하였다. 이렇게 하여 형성된 도막을 열팽창성층에 이착시킴으로써 점착층을 설치하였다.
(제조예 5)
열팽창성층 상에 점착층을 설치하지 않은 것 외에는 제조예 1과 같이 하여 가열 박리형 점착 시트를 얻었다.
(비교 제조예 1)
열 팽창성 미립자를 혼합하지 않고서 아크릴계 점착제 A를 사용하여 단순한 점착층을 형성하고, 또한 생성된 점착제층 상에 다른 점착층을 설치하지 않은 것 외에는 실시예 1과 같이 하여 점착 시트를 얻었다.
<가열 박리 시트 일체형 반도체 이면용 필름의 제작>
(실시예 1 내지 5 및 비교예 1)
상기 반도체 이면용 필름 X를, 제조예 및 비교 제조예 각각에서 얻어진 가열 박리 시트의 점착제층 상에 라미네이터를 사용하여 부착시켜 가열 박리 시트 일체형 반도체 이면용 필름을 제작하였다. 라미네이터는 하기 조건 하에서 사용하였다.
(라미네이터 조건)
라미네이터: "LPA330/450"
라미네이터 온도: 40℃
라미네이터 속도: 1600mm/min
(평가 방법: 칩의 회수율)
실시예 및 비교예 각각에서 제작한 가열 박리 시트 일체형 반도체 이면용 필름 상에 웨이퍼를 마운팅하였다. 웨이퍼의 다이싱 및 가열 처리 후, 픽업성을 평가하여 반도체 이면용 필름 부착 실리콘 칩의 회수율을 구하였다(N=20). 한편, 실시예 2 및 실시예 4에 관해서는, 가열 박리 시트 일체형 반도체 이면용 필름 상에 마운팅된 웨이퍼를 다이싱하여 얻어진 칩에 자외선 조사한 후, 가열 처리하였다. 이들을 픽업하여 칩의 회수율을 평가하였다. 결과를 표 1에 나타낸다.
구체적으로 설명하면 칩을 이하와 같이 하여 회수하였다. 우선, 반도체 웨이퍼(직경 8인치 및 두께 0.6mm, 실리콘 미러 웨이퍼)에 이면 연마 처리를 실시하고, 두께 0.2mm의 미러 웨이퍼를 워크로서 이용하였다. 가열 박리 시트 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 그 반도체 이면용 필름 상에 미러 웨이퍼(워크)를 70℃에서 롤 압착을 이용하여 접합하였다. 그 후, 웨이퍼를 다이싱하였다. 다이싱은 10mm 각(square)의 칩 크기가 되도록 풀 컷 다이싱으로 수행하였다. 이어서, 가열 처리를 수행하여 열팽창성 미소구를 팽창시켰다. 최후에 반도체 칩을 반도체 이면용 필름과 함께 회수하였다. 실시예 2 및 4에서는 다이싱 후이지만 가열 처리 전에 자외선 조사에 의한 경화 처리를 수행하였다. 한편, 반도체 웨이퍼의 연삭 조건, 접합 조건, 다이싱 조건, 자외선 조사 조건, 가열 조건 및 픽업 조건은 하기와 같다.
(반도체 웨이퍼 연삭 조건)
연삭 장치: "DFG-8560"(상품명; 디스코사 제품)
반도체 웨이퍼: 8인치 직경(두께 0.6mm로부터 0.2mm까지 이면 연삭)
(접합 조건)
마운팅 장치: "MA-3000III"(상품명; 닛토세이키주식회사 제품)
마운팅 속도: 10mm/min
마운팅 압력: 0.15MPa
마운팅시의 스테이지 온도: 70℃
(다이싱 조건)
다이싱 장치: "DFD-6361"(상품명; 디스코사 제품)
다이싱 링: "2-8-1"(디스코사 제품)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1: "203O-SE27HCDD"(상품명; 디스코사 제품)
Z2: "203O-SE27HCBB"(상품명; 디스코사 제품)
다이싱 블레이드 회전수:
Z1: 40,000rpm
Z2: 45,000rpm
절단 방식: 스텝 절단
웨이퍼 칩 크기: 10.0mm 각
(자외선의 조사 조건)
자외선(UV) 조사 장치: 고압 수은등
UV 조사 적산 광량: 500mJ/cm2
출력: 75W
조사 강도 150mW/cm2
(가열 조건)
가열 온도: 180℃
가열 시간: 30초
(반도체 웨이퍼 픽업 조건)
픽업 장치: "SPA-300", 상품명; 주식회사신카와사 제품
픽업 니들 개수: 9개
니들 밀어올림 속도: 20mm/s
니들 밀어올림 양: 500㎛
픽업 시간: 1초
가열 박리 시트 팽창량: 3mm
(평가 방법: ΔC 및 C/Si의 평가)
점착제층 유래의 유기물 등에 의한 반도체 이면용 필름의 오염도를 확인하기 위해, 유기물 등의 부착 정도를 X선 광전자 분광 분석(ESCA)을 이용하여 평가하였다. 단, 반도체 이면용 필름도 유기 중합체 성분으로 구성되어 있어, 직접 반도체 이면용 필름 표면의 유기물량을 측정하더라도 유기물량의 변화를 쉽게 검출할 수 없기 때문에, 반도체 이면용 필름 대신에 반도체 웨이퍼를 가열 박리 시트에 부착하여, 그 반도체 웨이퍼 표면에의 유기물 등의 부착 정도를 반도체 이면용 필름의 오염도의 지표로 이용하였다.
구체적으로 설명하면 이하와 같이 하여 평가하였다. 실시예 및 비교예 각각에서 얻은 (가열 박리형) 점착 시트를, 경면 처리한 4인치 실리콘 웨이퍼에 부착하였다. 얻어진 웨이퍼를 1시간 방치한 후, 상기 칩 회수율 평가에서의 가열 처리 절차에 준하여 가열 처리하였다. 그 후, 23℃, 박리 각도 180° 및 인장 속도 300mm/분에서 실리콘 웨이퍼로부터 점착 시트를 박리하였다. 박리한 실리콘 웨이퍼의 표면에 대하여 ESCA 장치를 사용하여 표면 탄소 비율 C1(%)을 측정하고, 동시에 그 때의 표면 Si 비율 Si(%)도 측정하였다. 별도로, 경면 처리한 4인치 실리콘 웨이퍼의 표면에 대하여 ESCA 장치를 사용하여 표면 탄소 비율 C2(%)를 구하였다. ΔC 및 C/Si는 이하의 계산식에 따라 산출한다. 결과를 표 1에 나타낸다.
ΔC=(표면 탄소 비율 C1(%))-(표면 탄소 비율 C2(%))
C/Si=(표면 탄소 비율 C1(%))/(표면 Si 비율 Si(%))
(ESCA 측정 조건)
ESCA(XPS) 장치: "5400"(상품명; ULVAC-PHI사 제품)
X선원: MgKα 15kV(300W)
(표면 조도 Ra 평가 방법)
가열 후의 가열 박리 시트의 점착제층의 표면 조도(Ra)를, JIS B0601에 따라 비접촉 삼차원 조도 측정 장치(NT3300, 상품명, Veeco사 제품)를 사용하여 측정하였다. 측정 조건은 50배 파워였다. 측정 데이터를 메디안 필터(Median filter)를 통해 처리하였다. 각 가열 박리 시트를 상이한 5 개소에서 분석하고, 데이터를 평균하여 시트의 표면 조도(Ra)로 하였다. 결과를 표 1에 나타낸다.

 칩 회수율
[%]		 ΔC[%] C/Si[%] 표면 조도
[㎛]
가열 전 가열 후 가열 전 가열 후
실시예 1 100 15.0 25.0 0.7 2.2 3
실시예
2		 UV 조사 전 - 14.0 - 0.7 - -
UV 조사 후 100 - 12.0 - 0.65 2.5
실시예 3 100 4.0 19.0 0.4 1.1 3.5
실시예
4		 UV 조사 전 - 10.0 - 0.5 - -
UV 조사 후 100 - 1.5 - 0.3 2.5
실시예 5 100 12.0 65.0 0.6 5.0 8.5
비교예 1 15 14.0 50.0 0.7 3.0 2.5
(결과)
표 1로부터 분명한 바와 같이, 실시예에서 얻어진 가열 박리 시트 일체형 반도체 이면용 필름은 각각 칩 회수율이 100%이어서 픽업성이 양호하다. 한편, 열팽창성 미소구를 함유하지 않는 점착 시트로 구성된 비교예 1의 필름은 칩 회수율이 15%로 낮은데, 이는 점착 시트와 반도체 이면용 필름 간의 박리력이 반도체 소자의 픽업에는 너무 강한 것이 원인이라고 생각된다. 오염 방지용 점착층이 열팽창성층 상에 설치된 실시예 1 내지 4의 필름과 비교하여, 점착층을 설치하지 않은 실시예 5의 필름에서는, 가열하여 열팽창성 미소구를 팽창시킨 후의 ΔC 및 C/Si, 및 가열 박리 시트의 표면 조도 Ra가 큰데, 이는, 반도체 이면용 필름의 오염 및 요철화를 억제하기 위해서는 비팽창성 점착층을 설치하는 것이 바람직함을 시사한다. 또한, 자외선 경화형 점착제층을 사용하는 실시예 2 및 4에서 얻어진 필름의 표면 조도 Ra는 실시예 1 및 3에서 얻어진 필름의 것보다 약간 작은데, 이는, 반도체 이면용 필름이 평탄성을 추가로 갖도록 요구되는 경우에는 자외선 경화형 점착제층을 사용하는 것이 바람직함을 시사한다.
이상에서 본 발명을 그의 특정한 실시형태들을 참고하여 상세히 설명하였지만, 본 발명의 범위로부터 이탈됨 없이 다양한 변화 및 변경을 행할 수 있음은 당업자에게 자명할 것이다.
본 출원은 2010년 7월 29일자로 출원된 일본 특허출원 제2010-170919호에 기초하며, 상기 출원의 전체 내용은 본 발명에 참고로 인용된다.
1: 가열 박리 시트 일체형 반도체 이면용 필름
2: 반도체 이면용 필름
3: 점착 시트(가열 박리 시트)
31: 기재
32: 점착제층
32a: 열팽창성층
32b: 점착층
33: 반도체 웨이퍼 부착 부분에 대응하는 부분
4: 반도체 웨이퍼
5: 반도체 칩
51: 반도체 칩(5)의 회로면 측에 형성된 범프
6: 피착체
61: 피착체(6)의 접속 패드에 피착된 접합용 도전재

Claims (9)

  1. 기재층 및 점착제층을 포함하는 점착 시트와,
    상기 점착 시트의 점착제층 상에 형성된 반도체 이면용 필름
    을 포함하고,
    상기 이면용 필름은, 열가소성 수지와 열경화성 수지를 포함하는 수지 조성물로 구성되고,
    상기 점착 시트가, 가열시 상기 반도체 이면용 필름과의 박리력이 저하되는 가열 박리형 점착 시트인 것을 특징으로 하는, 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름.
  2. 제 1 항에 있어서,
    상기 점착제층이, 가열시 팽창하는 열팽창성 미소구를 함유하는 열팽창성층을 포함하는 것을 특징으로 하는, 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름.
  3. 제 2 항에 있어서,
    상기 점착제층이, 상기 열팽창성층 상에 형성된 비열팽창성 점착층을 상기 반도체 이면용 필름과의 사이에 추가로 포함하는 것을 특징으로 하는, 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름.
  4. 제 2 항에 있어서,
    상기 열팽창성 미소구의 가열 팽창의 개시 온도가 100℃ 이상인 것을 특징으로 하는, 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름.
  5. 제 2 항에 있어서,
    상기 열팽창성 미소구의 체적 팽창률이 5배 이상인, 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름.
  6. 제 2 항에 있어서,
    상기 점착 시트가 상기 기재층과 상기 열팽창성층 사이에 고무상 유기 탄성층을 추가로 포함하는, 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름의 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정,
    상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정,
    상기 가열 박리 시트 일체형 반도체 이면용 필름을 가열하는 공정, 및
    상기 반도체 소자를 상기 반도체 이면용 필름과 함께 상기 가열 박리 시트의 점착제층으로부터 박리하는 공정
    을 포함하는 반도체 소자의 회수 방법.
  8. 제 7 항에 기재된 반도체 소자의 회수 방법에 의해 회수한 반도체 소자를 피착체 상에 플립 칩 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 기재된 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름을 이용하는 반도체 장치의 제조 방법으로서,
    상기 가열 박리 시트 일체형 플립칩형 반도체 이면 보호용 필름의 반도체 이면용 필름 상에 반도체 웨이퍼를 부착하는 공정,
    상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정,
    상기 반도체 소자를 상기 반도체 이면용 필름과 함께 가열처리를 하여 가열 박리 시트에서 박리하는 공정, 및
    상기 반도체 소자를 피착체 상에 플립 칩 접속하는 공정
    을 포함하는 반도체 장치의 제조 방법.
KR1020170079975A 2010-07-29 2017-06-23 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법 KR101829585B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-170919 2010-07-29
JP2010170919A JP5744434B2 (ja) 2010-07-29 2010-07-29 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20110075607A Division KR20120022588A (ko) 2010-07-29 2011-07-29 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170077095A KR20170077095A (ko) 2017-07-05
KR101829585B1 true KR101829585B1 (ko) 2018-02-14

Family

ID=45527164

Family Applications (2)

Application Number Title Priority Date Filing Date
KR20110075607A KR20120022588A (ko) 2010-07-29 2011-07-29 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법
KR1020170079975A KR101829585B1 (ko) 2010-07-29 2017-06-23 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR20110075607A KR20120022588A (ko) 2010-07-29 2011-07-29 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8652938B2 (ko)
JP (1) JP5744434B2 (ko)
KR (2) KR20120022588A (ko)
CN (1) CN102373022B (ko)
TW (2) TWI522245B (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130160931A1 (en) * 2011-12-21 2013-06-27 Francesco Sportelli Method of providing an air passage in a tire
JP5591859B2 (ja) * 2012-03-23 2014-09-17 株式会社東芝 基板の分離方法及び分離装置
JP5921927B2 (ja) * 2012-03-27 2016-05-24 日東電工株式会社 加熱剥離型粘着シート
JP6000668B2 (ja) * 2012-06-07 2016-10-05 日東電工株式会社 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
JP6170290B2 (ja) * 2012-10-11 2017-07-26 日東電工株式会社 積層体
JP6211771B2 (ja) * 2013-02-08 2017-10-11 日東電工株式会社 粘着テープ
JP6180139B2 (ja) * 2013-03-11 2017-08-16 リンテック株式会社 保護膜形成用複合シートおよび保護膜形成用フィルム付チップの製造方法
JP6262717B2 (ja) * 2013-03-13 2018-01-17 リンテック株式会社 保護膜付チップの製造方法
US10030174B2 (en) * 2013-03-27 2018-07-24 Lintec Corporation Composite sheet for forming protective film
JP5778721B2 (ja) * 2013-07-19 2015-09-16 日東電工株式会社 熱剥離型粘着テープ及び電子部品の切断方法
JP6740236B2 (ja) 2015-03-06 2020-08-12 ルミレッズ ホールディング ベーフェー ダイシングテープを用いてセラミック蛍光体プレートを発光デバイス（ｌｅｄ）ダイ上に取り付ける方法
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
KR101697643B1 (ko) * 2015-06-09 2017-01-18 주식회사 에스에프에이반도체 이형필름을 포함하는 반도체 패키지 및 이의 제조방법
US10544328B2 (en) * 2015-07-22 2020-01-28 Sun Chemical Corporation Printed circuit board inks
CN108026430B (zh) * 2015-09-30 2020-09-01 味之素株式会社 密封用树脂组合物
JP2017088782A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 積層体および合同体・組み合わせの回収方法・半導体装置の製造方法
JP2017092335A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 半導体パッケージの製造方法
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法
BR112018070012B1 (pt) 2016-03-29 2022-11-29 Essilor International Elemento óptico laminado funcionalizado com resistência ao desbaste melhorada
WO2017166116A1 (zh) * 2016-03-30 2017-10-05 宁德新能源科技有限公司 结构胶纸及其制备方法
JP6745136B2 (ja) * 2016-05-16 2020-08-26 株式会社アルバック 電子部品の製造方法および処理システム
JP2018010964A (ja) * 2016-07-13 2018-01-18 株式会社村田製作所 回路モジュールの製造方法および成膜装置
JP7331362B2 (ja) 2017-07-24 2023-08-23 東レ株式会社 フィルム
JP7373268B2 (ja) * 2018-03-29 2023-11-02 リンテック株式会社 個片体形成装置および個片体形成方法
JP7373267B2 (ja) * 2018-03-29 2023-11-02 リンテック株式会社 個片体の製造方法
CN111886309B (zh) * 2018-03-30 2022-06-10 琳得科株式会社 固化密封体的防翘曲用层叠体、以及固化密封体的制造方法
JP7402601B2 (ja) * 2018-05-09 2023-12-21 リンテック株式会社 個片体形成装置および個片体形成方法
JP7190272B2 (ja) * 2018-06-27 2022-12-15 リンテック株式会社 シート貼付装置およびシート貼付方法
JP7190271B2 (ja) * 2018-06-27 2022-12-15 リンテック株式会社 シート貼付装置およびシート貼付方法
JP7190270B2 (ja) * 2018-06-27 2022-12-15 リンテック株式会社 シート貼付方法
JP6897642B2 (ja) * 2018-08-31 2021-07-07 カシオ計算機株式会社 熱膨張性シート、熱膨張性シートの製造方法、造形物及び造形物の製造方法
JP7129110B2 (ja) * 2018-10-02 2022-09-01 リンテック株式会社 積層体及び硬化封止体の製造方法
KR102403288B1 (ko) * 2018-12-04 2022-05-30 후루카와 덴키 고교 가부시키가이샤 리플로 대응 다이싱 테이프
JP7289688B2 (ja) * 2019-03-26 2023-06-12 日東電工株式会社 接着フィルム付きダイシングテープ
WO2020196758A1 (ja) * 2019-03-28 2020-10-01 リンテック株式会社 粘着シート、粘着シートの製造方法及び半導体装置の製造方法
JP7269095B2 (ja) * 2019-05-29 2023-05-08 古河電気工業株式会社 ガラス加工用テープ
JP7333211B2 (ja) * 2019-06-21 2023-08-24 リンテック株式会社 保護膜形成用複合シート、及び保護膜付き半導体チップの製造方法
JP7326102B2 (ja) * 2019-10-07 2023-08-15 リンテック株式会社 保護膜形成用フィルム及び保護膜形成用複合シート
KR102321518B1 (ko) * 2021-02-08 2021-11-04 (주)라이타이저 감광성 수지를 이용한 led칩 전사 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130320A (ja) * 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594853B2 (ja) 1999-11-08 2004-12-02 日東電工株式会社 加熱剥離型粘着シート
JP2001226650A (ja) * 2000-02-16 2001-08-21 Nitto Denko Corp 放射線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
JP4651799B2 (ja) * 2000-10-18 2011-03-16 日東電工株式会社 エネルギー線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4364508B2 (ja) 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP2005179496A (ja) 2003-12-19 2005-07-07 Nitto Denko Corp 加熱剥離型粘着シート
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP5286084B2 (ja) * 2006-07-19 2013-09-11 積水化学工業株式会社 ダイシング・ダイボンディングテープ及び半導体チップの製造方法
JP4849993B2 (ja) 2006-08-14 2012-01-11 日東電工株式会社 粘着シート、その製造方法および積層セラミックシートの切断方法
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5196838B2 (ja) * 2007-04-17 2013-05-15 リンテック株式会社 接着剤付きチップの製造方法
JP2010031183A (ja) * 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP2010129700A (ja) 2008-11-26 2010-06-10 Nitto Denko Corp ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP4810565B2 (ja) 2008-11-26 2011-11-09 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP4728380B2 (ja) 2008-11-26 2011-07-20 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
CN101924056A (zh) 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
JP5456642B2 (ja) * 2009-12-24 2014-04-02 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5641641B2 (ja) * 2010-07-29 2014-12-17 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130320A (ja) * 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム

Also Published As

Publication number Publication date
TWI542474B (zh) 2016-07-21
JP2012033636A (ja) 2012-02-16
KR20120022588A (ko) 2012-03-12
TW201213140A (en) 2012-04-01
KR20170077095A (ko) 2017-07-05
TW201609421A (zh) 2016-03-16
CN102373022B (zh) 2015-05-13
US20120028442A1 (en) 2012-02-02
TWI522245B (zh) 2016-02-21
JP5744434B2 (ja) 2015-07-08
US8652938B2 (en) 2014-02-18
CN102373022A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101829585B1 (ko) 가열 박리 시트 일체형 반도체 이면용 필름, 반도체 소자의 회수 방법, 및 반도체 장치의 제조 방법
KR101933339B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름 및 그의 제조 방법, 및 반도체 장치의 제조 방법
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
KR101688236B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101823676B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
TWI591769B (zh) 切晶帶一體型晶圓背面保護膜
TWI593776B (zh) 用於半導體背面之切晶帶一體型薄膜
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR20150130245A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
KR20150132004A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20160141664A (ko) 반도체 이면용 필름 및 그의 용도
TWI444452B (zh) 半導體背面用切割帶一體膜
KR20140074816A (ko) 다이싱 테이프 일체형 접착 시트, 다이싱 테이프 일체형 접착 시트를 이용한 반도체 장치의 제조 방법 및 반도체 장치
KR20120011802A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
KR20140116204A (ko) 플립 칩형 반도체 장치의 제조 방법
KR20160129753A (ko) 반도체 장치용 필름, 반도체 장치의 제조 방법, 및 반도체 장치
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2014123743A (ja) ダイシングテープ一体型半導体裏面用フィルム
KR20160129758A (ko) 반도체 소자의 이면을 보호하기 위한 이면 보호 필름, 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
KR20160129757A (ko) 일체형 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant