KR101611667B1 - 버퍼 층 내의 가이딩 트렌치를 갖는 집적 팬아웃 구조 - Google Patents

버퍼 층 내의 가이딩 트렌치를 갖는 집적 팬아웃 구조 Download PDF

Info

Publication number
KR101611667B1
KR101611667B1 KR1020130155730A KR20130155730A KR101611667B1 KR 101611667 B1 KR101611667 B1 KR 101611667B1 KR 1020130155730 A KR1020130155730 A KR 1020130155730A KR 20130155730 A KR20130155730 A KR 20130155730A KR 101611667 B1 KR101611667 B1 KR 101611667B1
Authority
KR
South Korea
Prior art keywords
package
buffer layer
guiding trench
device die
molding compound
Prior art date
Application number
KR1020130155730A
Other languages
English (en)
Other versions
KR20150030134A (ko
Inventor
포-하오 차이
펭-쳉 수
리-휴이 쳉
쥬이-핀 헝
진-쳉 린
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20150030134A publication Critical patent/KR20150030134A/ko
Application granted granted Critical
Publication of KR101611667B1 publication Critical patent/KR101611667B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하부 패키지는 몰딩 컴파운드, 몰딩 컴파운드 위에 이와 접촉하는 버퍼 층, 및 몰딩 컴파운드를 통해 관통하는 쓰루 비아를 포함한다. 디바이스 다이가 몰딩 컴파운드에 몰딩된다. 가이딩 트렌치가 버퍼 층의 상부 표면으로부터 버퍼 층 안으로 연장하며, 가이딩 트렌치는 디바이스 다이에 오정렬되어 있다.

Description

버퍼 층 내의 가이딩 트렌치를 갖는 집적 팬아웃 구조{INTEGRATED FAN-OUT STRUCTURE WITH GUIDING TRENCHES IN BUFFET LAYER}
본 발명은 반도체 분야에 관한 것이다.
반도체 기술의 발전에 따라, 반도체 칩/다이가 점점 더 작아지고 있다. 그 동안 더 많은 기능들이 반도체 다이 안에 집적되어야 한다. 따라서, 반도체 다이는 점점 더 많은 수의 I/O 패드가 더 작은 영역 안에 패킹되게 하여야 하며, I/O 패드의 밀도는 시간이 지남에 따라 빠르게 증가한다. 그 결과, 반도체 다이의 패키징은 더욱 어렵게 되었고, 이는 패키징 수율에 악영향을 미친다.
종래의 패키징 기술은 2가지 카테고리로 나누어질 수 있다. 첫 번째 카테고리에서, 웨이퍼 상의 다이들은 쏘잉되기(sawed) 전에 패키징된다. 이 패키징 기술은 더 큰 처리량과 더 적은 비용과 같은 일부 이로운 특징을 갖는다. 또한, 적은 언더필(underfill) 또는 몰딩 컴파운드가 필요하다. 그러나, 이 패키징 기술은 또한 단점도 갖는다. 전술한 바와 같이, 다이의 크기가 점점 더 작아지고 있으며, 각각의 패키지는 오로지 각각의 다이의 I/O 패드들이 각자의 다이의 표면 바로 위의 영역에 한정되는 팬인(fan-in) 유형의 패키지일 수 있다. 다이의 제한된 영역과 함께, I/O 패드의 피치(pitch)의 제한으로 인해 I/O 패드의 수는 제한된다. 패드의 피치가 감소된다면, 솔더 브릿지(solder bridge)가 발생할 수 있다. 또한, 고정된 볼 크기 요건 하에, 솔더 볼은 특징 크기를 가져야 하며, 이는 이어서 다이의 표면 상에 패키징될 수 있는 솔더 볼의 수를 제한한다.
패키징의 다른 카테고리에서는, 다이들이 패키징되기 전에 웨이퍼로부터 쏘잉되며, "KGD(Known-good-dies)"만 패키징된다. 이 패키징 기술의 이로운 특징은 팬아웃(fan-out) 패키지를 형성할 수 있는 가능성이며, 이는 다이 상의 I/O 패드들이 다이보다 더 큰 영역으로 재분배될 수 있고 따라서 다이의 표면 상에 패킹되는 I/O 패드의 수가 증가될 수 있음을 의미한다.
하부 패키지는 몰딩 컴파운드, 몰딩 컴파운드 위에 이와 접촉하는 버퍼 층, 및 몰딩 컴파운드를 통해 관통하는 쓰루 비아를 포함한다. 디바이스 다이가 몰딩 컴파운드에 몰딩된다. 가이딩 트렌치가 버퍼 층의 상부 표면으로부터 버퍼 층 안으로 연장하며, 가이딩 트렌치는 디바이스 다이에 오정렬되어 있다.
본 실시예 및 이의 이점의 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 취한 다음의 설명을 참조한다.
도 1 내지 도 13은 일부 예시적인 실시예에 따른 TIV(Through Integrated fan-out Via) 패키지의 제조에 있어서의 중간 단계들의 단면도들이다.
도 14a 및 도 14b는 일부 예시적인 실시예에 따른 TIV 패키지의 단면도 및 평면도를 각각 예시한다.
도 15는 TIV 패키지와 상부 패키지의 결합을 예시한다.
도 16은 일부 대안의 예시적인 실시예에 따라 TIV 패키지와 상부 패키지 사이의 갭 안으로 언더필을 공급하는 것을 예시한다.
본 개시의 실시예를 형성하고 사용하는 것이 아래에 보다 상세하게 설명된다. 그러나, 실시예는 광범위하게 다양한 구체적 상황에서 구현될 수 있는 많은 적용 가능한 개념을 제공하는 것임을 알아야 한다. 설명되는 구체적 실시예는 예시적인 것이며, 본 개시의 범위를 한정하지 않는다.
다양한 예시적인 실시예에 따라 쓰루 비아(through-via)를 포함하는 InFO(Integrated Fan-Out) 패키지 및 이의 형성 방법이 제공된다. InFO 패키지를 형성하는 중간 단계들이 예시된다. 실시예의 변형이 설명된다. 다양한 도면 및 예시적인 실시예 전반에 걸쳐, 유사한 참조 번호는 유사한 구성요소를 지정하는데 사용된다.
도 1 내지 도 16은 일부 예시적인 실시예에 따라 패키지 구조를 제조하는데 있어서 중간 단계의 단면도들이다. 도 1을 참조하면, 캐리어(20)가 제공되고, 접착 층(22)이 캐리어(20) 상에 배치된다. 캐리어(20)는 블랭크(blank) 유리 캐리어, 블랭크 세라믹 캐리어 등일 수 있다. 접착 층(22)은 UV(Ultra-Violet) 글루, LTHC(Light-to-Heat Conversion) 글루 등과 같은 접착제로 형성될 수 있지만, 다른 유형의 접착제도 사용될 수 있다.
도 2를 참조하면, 버퍼 층(24)이 접착 층(22) 위에 형성된다. 버퍼 층(24)은 유전체 층이고, 폴리머를 포함하는 폴리머 층일 수 있다. 폴리머는 예를 들어, 폴리이미드, PBO(PolyBenzOxazole), BCB(BenzoCycloButene), ABF(Ajinomoto Buildup Film), SR(Solder Resist film) 등일 수 있다. 버퍼 층(24)은 균일한 두께를 갖는 평면 층이며, 두께 T1은 약 2 ㎛보다 더 클 수 있고, 약 2 ㎛ 내지 약 40 ㎛일 수 있다. 버퍼 층(24)의 상부 및 하부 표면은 또한 평면이다.
예를 들어 물리적 기상 증착(PVD; Physical Vapor Deposition) 또는 금속박 라미네이팅(metal foil laminating)을 통해, 시드 층(26)이 폴리머 층(24) 상에 형성된다. 시드 층(26)은 구리, 구리 합금, 알루미늄, 티타늄, 티타늄 합금, 또는 이들의 조합을 포함할 수 있다. 일부 실시예에서, 시드 층(26)은 티타늄 층(26A) 및 티타늄 층(26A) 위의 구리 층(26B)을 포함한다. 대안의 실시예에서, 시드 층(26)은 구리 층이다.
도 3을 참조하면, 포토 레지스트(28)가 시드 층(26) 위에 도포되고, 그 다음 패터닝된다. 그 결과, 포토 레지스트(28)에 개구(30)가 형성되며, 이를 통해 시드 층(26)의 일부 부분이 노출된다.
도 4에 도시된 바와 같이, 전해 도금 또는 무전해 도금일 수 있는 도금을 통해 금속 특징부(metal feature)(32)가 포토레지스트(28)에 형성된다. 금속 특징부(32)는 시드 층(26)의 노출된 부분 상에 도금된다. 금속 특징부(32)는 구리, 알루미늄, 텅스텐, 니켈, 솔더, 또는 이들의 합금을 포함할 수 있다. 금속 특징부(32)의 평면도 형상은 직사각형, 사각형, 원형 등일 수 있다. 금속 특징부(32)의 높이는 후속 배치되는 다이(34)(도 7)의 두께에 의해 결정되며, 일부 실시예에서 금속 특징부(32)의 높이는 다이(34)의 두께보다 더 크다. 금속 특징부(32)의 도금 후에, 포토 레지스트(28)가 제거되고, 그 결과의 구조물이 도 5에 도시되어 있다. 포토 레지스트(28)가 제거된 후에, 포토 레지스트(28)에 의해 덮여있던 시드 층(26)의 부분이 노출된다.
도 6을 참조하면, 시드 층(26)의 노출된 부분을 제거하도록 에칭 단계가 수행되며, 에칭은 이방성 에칭일 수 있다. 반면에, 금속 특징부(32)와 중첩(overlap)되어 있는 시드 층(26)의 부분은 에칭되지 않은 채로 남는다. 설명 전반에 걸쳐, 금속 특징부(32) 및 시드 층(26)의 남은 아래의 부분은 결합하여 TIV(Through InFO Via)(33)라 지칭되며, 이는 또한 쓰루 비아(through-via)(33)라고도 지칭된다. 시드 층(26)은 금속 특징부(32)와 별개인 층으로서 도시되어 있지만, 시드 층(26)이 각각의 위에 있는 금속 특징부(32)와 유사하거나 동일한 재료로 형성될 때, 그 사이에 구별 가능한 계면 없이 시드 층(26)은 금속 특징부(32)와 합쳐질 수 있다. 대안의 실시예에서, 시드 층(26)과 위의 금속 특징부(32) 사이에는 구별 가능한 계면이 존재한다.
도 7은 버퍼 층(24) 위에의 디바이스 다이(34)의 배치를 예시한다. 디바이스 다이(34)는 접착 층(들)(36)을 통해 버퍼 층(24)에 접착될 수 있다. 디바이스 다이(34)는 그 안에 로직 트랜지스터를 포함한 로직 디바이스 다이일 수 있다. 일부 예시적인 실시예에서, 디바이스 다이(34)는 모바일 애플리케이션을 위해 설계되고, CPU(Central Computing Unit) 다이, PMIC(Power Management Integrated Circuit) 다이, TRX(Transceiver) 다이 등일 수 있다. 각각의 디바이스 다이(34)는 접착 층(36)과 접촉하는 반도체 기판(35)(예를 들어, 실리콘 기판)을 포함하며, 반도체 기판(35)의 후면 표면이 접착 층과 접촉한다.
일부 예시적인 실시예에서, (구리 포스트와 같은) 금속 필라(pillar)(40)가 디바이스 다이(34)의 상부 부분에 형성되어 있고, 디바이스 다이(34) 내의 트랜지스터(도시되지 않음)와 같은 디바이스에 전기적으로 연결된다. 일부 실시예에서, 유전체 층(38)이 각각의 디바이스 다이(34)의 상부 표면에 형성되며, 금속 필라(40)는 유전체 층(38) 내에서 적어도 하부 부분을 갖는다. 유전체 층(38)의 상부 표면은 또한, 일부 실시예에서 금속 필라(40)의 상부 표면과 같은 높이일 수 있다. 대안으로서, 유전체 층(38)이 형성되지 않고, 금속 필라(40)가 각각의 디바이스 다이(34)의 상부 유전체 층 위로 돌출한다.
도 8을 참조하면, 몰딩 물질(molding material)(42)이 디바이스 다이(34) 및 TIV(33) 상에 몰딩된다. 몰딩 물질(42)은 디바이스 다이(34)와 TIV(33) 사이의 갭(gap)을 채우고, 버퍼 층(24)과 접촉할 수 있다. 또한, 금속 필라(40)가 돌출한 금속 필라일 때 몰딩 물질(42)은 금속 필라들 사이의 갭 안에 채워진다. 몰딩 물질(42)은 몰딩 컴파운드, 몰딩 언더필, 에폭시, 또는 수지를 포함할 수 있다. 몰딩 물질(42)의 상부 표면은 금속 필라(40) 및 TIV(33)의 상단부보다 더 높다.
다음으로, 금속 필라(40) 및 TIV(33)가 노출될 때까지 몰딩 물질(42)을 박형화하도록(thinning) 그라인딩 단계가 수행된다. 그 결과의 구조물이 도 9에 도시되어 있다. 그라인딩으로 인해, 금속 특징부(32)의 상단부(32A)는 금속 필라(40)의 상단부(40A)와 실질적으로 같은 높이에 있고(공면을 이룸), 몰딩 물질(42)의 상부 표면(42A)과 실질적으로 같은 높이에 있다(공면을 이룸). 그라인딩의 결과로서, 금속 입자와 같은 금속 잔여물이 발생되어 상부 표면(32A, 40A, 및 42A)에 남을 수 있다. 따라서, 그라인딩 후에, 금속 잔여물이 제거되도록, 예를 들어 습식 에칭을 통해, 세척이 수행될 수 있다.
다음으로, 도 10을 참조하면, 금속 필라(40)와 TIV(33)를 접속시키도록 몰딩 물질(42) 위에 재배선 라인(RDL; Redistribution Line)(44)이 형성된다. RDL(44)은 또한 금속 필라(40)와 TIV(33)를 상호접속시킬 수 있다. 다양한 실시예에 따라, 하나 또는 복수의 유전체 층(46)이 도 9에 도시된 구조물 위에 형성되며 RDL(44)이 유전체 층(46)에 형성된다. 일부 실시예에서, RDL(44) 및 유전체 층(46)의 한 층의 형성은, 전면(blanket) 구리 시드 층을 형성하고, 전면 구리 시드 층 위에 마스크 층을 형성하여 패터닝하고, RDL(44)을 형성하도록 도금을 수행하고, 마스크 층을 제거하고, RDL(44)에 의해 덮이지 않은 전면 구리 시드 층의 부분을 제거하도록 플래시 에칭을 수행하는 것을 포함한다. 대안의 실시예에서, RDL(44)는 금속 층을 성막하고, 금속 층을 패터닝하고, RDL(44) 사이의 갭을 유전체 층(46)으로 채움으로써 형성된다. RDL(44)은 알루미늄, 구리, 텅스텐, 및/또는 이들의 합금을 포함한 금속 또는 금속 합금을 포함할 수 있다. 도 10은 RDL(44)의 2개의 층을 예시하고 있지만, 각각의 패키지의 라우팅 요건에 따라 하나의 RLD 층 또는 둘보다 많은 수의 RDL 층이 존재할 수 있다. 유전체 층(46)은 이들 실시예에서 폴리이미드, BCB(benzocyclobutene), PBO(polybenzoxazole) 등과 같은 폴리머를 포함할 수 있다. 대안으로서, 유전체 층(46)은 실리콘 산화물, 실리콘 질화물, 실리콘 카바이드, 실리콘 산질화물 등과 같은 비유기(non-organic) 유전체 물질을 포함할 수 있다.
도 11은 일부 예시적인 실시예에 따른 전기적 커넥터(electrical connector)(48)의 형성을 예시한다. 전기적 커넥터(48)의 형성은, RDL(44)(또는 UBM(Under-Bump Metallurgies)(만약 형성된다면, 도시되지 않음))의 노출된 부분 상에 솔더 볼을 배치하고, 그 다음 솔더 볼을 리플로우하는 것을 포함할 수 있다. 대안의 실시예에서, 전기적 커넥터(48)의 형성은, RDL(44) 위에 솔더 영역을 형성하도록 도금 단계를 수행하고, 그 다음 솔더 영역을 리플로우하는 것을 포함할 수 있다. 전기적 커넥터(48)는 또한 금속 필라, 또는 금속 필라와 솔더 캡을 포함할 수 있고, 이들은 또한 도금을 통해 형성될 수 있다. 설명 전반에 걸쳐, 디바이스 다이(34), TIV(33), 몰딩 물질(42), 위의 RDL(44)과 유전체 층(46), 및 버퍼 층(24)을 포함한 결합된 구조물은 TIV 패키지(50)라 지칭되며, 이는 복합 웨이퍼일 수 있다.
다음으로, TIV 패키지(50)는 캐리어(20)로부터 분리된다. 접착 층(22)이 또한 TIV 패키지(50)로부터 세척된다. 그 결과의 구조물이 도 12에 도시되어 있다. 접착 층(22) 제거의 결과로서, 버퍼 층(24)이 노출된다. TIV 패키지(50)는 다이싱 테이프(dicing tape)(52)에 더 접착되며, 전기적 커넥터(48)가 다이싱 테이프(52) 쪽을 향하고 다이싱 테이프(52)와 접촉할 수 있다. 일부 실시예에서, 라미네이팅 막(54)이 노출된 버퍼 층(24) 위에 배치되며, 라미네이팅 막(54)은 SR, ABF, 후면 코팅 테이프 등을 포함할 수 있다. 대안의 실시예에서, 버퍼 층(24) 위에 어떠한 라미네이팅 막(54)도 배치되지 않는다.
도 13은 버퍼 층(24) 및 라미네이팅 막(54)(만약 있다면)의 개구를 예시한다. 버퍼 층(24) 및 라미네이팅 막(54)에 개구(56) 및 가이딩 트렌치(guiding trench)(58)가 형성된다. 일부 실시예에 따르면, 개구(56) 및 가이딩 트렌치(58)는 레이저 드릴을 통해 형성되지만, 포토리소그래피 프로세스도 또한 사용될 수 있다. TIV(33)가 개구(56)를 통해 노출된다. 시드 층(26)(도 1)이 티타늄 부분(26A)을 포함하는 실시예에서, 티타늄 부분(26A)을 제거하도록 에칭 단계가 수행되며, 그리하여 시드 층(26)의 구리 부분(26B)이 노출된다. 다른 경우에, 시드 층(26)이 티타늄을 포함하지 않는다면, 에칭 단계는 스킵된다.
가이딩 트렌치(58)는 또한 버퍼 층(24) 및 라미네이팅 막(54)에 형성된다. 일부 실시예에서, 가이딩 트렌치(58)는 도 14B에 예시된 바와 같이 링(ring)으로서 형성된다. 따라서, 가이딩 트렌치(58)는 대안으로서 가이딩 트렌치 링(58)으로도 지칭되지만, 이들은 또한 이산 가이딩 트렌치 스트라이프 또는 부분 링들로서 형성될 수도 있다. 도 13에 도시된 바와 같이, 일부 실시예에서, 각각의 가이딩 트렌치(58)는 전체 디바이스 다이(34)와 중첩하는 버퍼 층(24)의 중심 부분을 둘러싸며 가이딩 트렌치(58)가 디바이스 다이(34)에는 오정렬된다(misaligned). 달리 말하자면, 가이딩 트렌치(58)는 디바이스 다이(34) 바로 위의 영역 안으로 연장하지 않는다. 가이딩 트렌치(58)의 바닥은 몰딩 물질(42)의 상부 표면(42A)과 실질적으로 같은 높이에 있을 수 있고, 따라서 가이딩 트렌치(58)는 버퍼 층(24) 및 라미네이팅 막(54)을 통해 관통한다. 대안의 실시예에서, 가이딩 트렌치(58)는 버퍼 층(24)을 통해 관통하지 않고, 버퍼 층(24)의 하부 부분이 가이딩 트렌치(58) 아래에 유지된다. 또 대안의 실시예에서, 가이딩 트렌치(58)는 버퍼 층(24)을 통해 관통하고 몰딩 물질(42) 안으로 연장한다.
다음으로, TIV 패키지(50)는 복수의 TIV 패키지들(60)로 쏘잉된다. 도 14a 및 도 14b는 TIV 패키지들(60) 중 하나의 평면도 및 단면도를 각각 예시한다. 일부 실시예에서, 노출된 TIV(33)를 보호하도록 솔더 페이스트(도시되지 않음)가 도포된다. 대안의 실시예에서, 솔더 페이스트가 도포되지 않는다. 도 14에 도시된 바와 같이, 평면도에서, 가이딩 트렌치 링(58)은 디바이스 다이(34)를 둘러싼다. 가이딩 트렌치 링(58)의 내측 에지가 디바이스 다이(34)의 각 에지로부터 오프셋된 것으로서 도시되어 있지만, 가이딩 트렌치 링(58)의 내측 에지는 또한 각각의 디바이스 다이(34)의 에지에 정렬될 수도 있다. 일부 실시예에서, 각각의 TIV 패키지(60)에 단일 가이딩 트렌치 링(58)이 존재한다. 대안의 실시예에서, 둘 이상의 가이딩 트렌치 링(58)이 존재한다. 가이딩 트렌치 링(58)의 폭 W1 및 W2는 약 60 ㎛보다 더 클 수 있고, 약 60 ㎛ 내지 약 250 ㎛ 사이일 수 있다. 가이딩 트렌치 링(58)의 깊이 D1(도 14a)는 약 2 ㎛보다 더 클 수 있고, 약 2 ㎛ 내지 약 50 ㎛ 사이일 수 있다.
도 15는 상부 패키지(62)와 TIV 패키지(60)의 결합(bonding)을 예시하며, 결합은 솔더 영역(68)을 통해 이루어질 수 있다. 설명 전반에 걸쳐, TIV 패키지(60)는 또한 도 15에 도시된 바와 같이 하부 패키지로서 작용할 수 있으므로 하부 패키지(60)로도 지칭된다. 일부 실시예에서, 상부 패키지(62)는 패키지 기판(64)에 결합되어 있는 디바이스 다이(66)를 포함한다. 디바이스 다이(66)는 메모리 다이(들)를 포함할 수 있고, 이는 예를 들어 SRAM(Static Random Access Memory) 다이, DRAM(Dynamic Random Access Memory) 다이 등일 수 있다. 상부 패키지(62)의 하부 표면과 TIV 패키지(60)의 상부 표면은 갭(70)에 의해 서로 떨어져 있으며, 상부 패키지(62)와 TIV 패키지(60)는 스탠드오프(standoff) 간격 S1을 가질 수 있고, 이는 약 10 ㎛ 내지 약 100 ㎛ 사이일 수 있지만, 스탠드오프 간격 S1은 다른 값을 가질 수도 있다.
도 16을 참조하면, 결합된 상부 패키지(62)와 TIV 패키지(60)는 일부 실시예에서 패키지 기판일 수 있는 또다른 패키지 컴포넌트(72)에 더 결합된다. 대안의 실시예에서, 패키지 컴포넌트(72)는 PCB(Printed Circuit Board)를 포함한다. 패키지 컴포넌트(72)는 대향 측에 (금속 패드 또는 금속 필라와 같은) 전기적 커넥터(76)를 가질 수 있으며, 금속 트레이스(78)가 전기적 커넥터(76)를 상호접속시킨다.
일부 실시예에서, 갭(70)(도 15)을 채우도록 언더필(74)이 공급된다(dispensed). 언더필(74)은 갭(70)의 둘레 부분을 밀폐할 수도 있지만, 갭(70)의 중심 부분(70')은 언더필(74)에 의해 채워지지 않는다. 언더필(74)의 공급에 있어서, 언더필(74)은 갭(70) 및 가이딩 트렌치(58)(도 15) 안으로 흐른다. 가이딩 트렌치(58)가 갭(70)의 중심 부분(70')보다 더 깊으므로, 언더필(74)은 중심 갭 부분(70')보다 가이딩 트렌치(58)로 더 빠르게 흐를 것이다. 따라서, 언더필(74)은 디바이스 다이(34)와 중첩하는 중심 부분(70') 안으로 흐를 수 있기 전에 먼저 가이딩 트렌치(58)를 채울 것이다. 적절한 때에 언더필 프로세스를 종료함으로써, 언더필(74)이 가이딩 트렌치(58) 안에는 채워지지만, 중심 갭 부분(70')에는 들어가지 않는다. 따라서 언더필(74)은 중심 갭 부분(70')을 둘러싸고 그 안을 채우지는 않을 수 있다. 따라서 중심 갭 부분(70')은 빈 공간으로 남게 되고, 이는 공기 또는 진공처리된 빈 공간으로 채워진 에어 갭일 수 있다.
본 개시의 실시예에서, TIV 패키지와 위의 상부 패키지는 에어갭 또는 진공처리된 빈 공간일 수 있는 빈 공간에 의해 서로 분리된다. 빈 공간의 열절연(heat-insulating) 능력이 언더필보다 더 우수하므로, 빈 공간은 TIV 패키지의 디바이스 다이의 열이 상부 패키지의 다이로 전도되어 이의 동작에 영향을 미치는 것을 막는 데에 더 우수한 능력을 갖는다. 가이딩 트렌치가 형성되지 않은 경우, 언더필이 TIV 패키지와 상부 패키지 사이의 갭 안을 채우는 간격은 랜덤이며, 따라서 빈 공간의 형성은 비균일할 것이다. 버퍼 층에 가이딩 트렌치의 형성을 통해, 빈 공간의 형성이 보다 제어 가능하게 되고, 보다 균일하다.
일부 실시예에 따르면, 하부 패키지는 몰딩 컴파운드, 몰딩 컴파운드 위에 이와 접촉하는 버퍼 층, 및 몰딩 컴파운드를 통해 관통하는 쓰루 비아를 포함한다. 디바이스 다이가 몰딩 컴파운드에 몰딩된다. 가이딩 트렌치가 버퍼 층의 상부 표면으로부터 버퍼 층 안으로 연장하며, 가이딩 트렌치는 디바이스 다이에 오정렬되어 있다(misaligned).
다른 실시예에 따르면, 패키지는 하부 패키지, 및 하부 패키지와 결합된 상부 패키지를 포함한다. 하부 패키지는 평면 상부 표면 및 평면 하부 표면을 갖는 몰딩 컴파운드, 몰딩 컴파운드에 몰딩된 디바이스 다이, 몰딩 컴파운드의 평면 상부 표면 위에 이와 접촉하는 평면 유전체 층, 몰딩 컴파운드를 통해 관통하는 쓰루 비아, 및 평면 유전체 층 내의 제1 가이딩 트렌치 링을 포함한다. 상부 패키지는 갭에 의해 하부 패키지와 떨어져 있고, 제1 가이딩 트렌치 링은 갭에 연결된다. 언더필이 제1 가이딩 트렌치 링의 적어도 일부 및 갭의 둘레를 채우며, 갭의 중심 부분은 언더필에 의해 둘러싸이고, 중심 부분은 빈 공간을 형성한다.
또 다른 실시예에 따르면, 방법은, 유전체 버퍼 층 위에 쓰루 비아를 형성하고, 유전체 버퍼 층 위에 디바이스 다이를 배치하고, 몰딩 컴파운드에 디바이스 다이 및 쓰루 비아를 몰딩하고, 디바이스 다이의 쓰루 비아 및 금속 필라를 노출시키도록 몰딩 컴파운드를 평탄화하는 것을 포함한다. 재배선 라인이 쓰루 비아 및 금속 필라 위에 형성되며 이들과 전기적으로 연결된다. 쓰루 비아를 노출시키도록 유전체 버퍼 층에 개구가 형성된다. 가이딩 트렌치 링이 유전체 버퍼 층에 형성된다.
실시예 및 이의 이점이 상세하게 기재되었지만, 이는 첨부된 청구항에 정의되는 실시예의 사상 및 범위에서 벗어나지 않고서 이에 다양한 변경, 치환 및 대안이 행해질 수 있다는 것을 이해하여야 한다. 또한, 본 출원의 범위는 명세서에 기재된 프로세스, 기계, 제조, 및 물질 조성물, 수단, 방법 및 단계의 특정 실시예에 한정되고자 하지 않는다. 당해 기술 분야에서의 통상의 지식을 가진 자라면 본 개시로부터 용이하게 알 수 있듯이, 여기에 기재된 대응하는 실시예와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는, 현재 존재하거나 나중에 개발될, 프로세스, 기계, 제조, 물질 조성물, 수단, 방법 또는 단계가 본 개시에 따라 이용될 수 있다. 따라서, 첨부된 청구항은 이러한 프로세스, 기계, 제조, 물질 조성물, 수단, 방법 또는 단계를 본 발명의 범위 내에 포함하는 것으로 의도된다. 또한, 각각의 청구항은 개별 실시예를 구성하고, 다양한 청구항 및 실시예의 조합이 본 개시의 범위 내에 속한다.
20: 캐리어 24: 버퍼 층
26: 시드 층 32: 금속 특징부
33: TIV(Through InFO Via) 34: 디바이스 다이
35: 반도체 기판 36: 접착 층
38: 유전체 층 40: 금속 필라
42: 몰딩 물질 44: 재배선 라인(RDL)
46: 유전체 층 48: 전기적 커넥터
50: TIV 패키지 54: 라미네이팅 막
58: 가이딩 트렌치

Claims (10)

  1. 패키지에 있어서,
    하부 패키지; 및
    상기 하부 패키지 위에, 상기 하부 패키지와 결합되는 상부 패키지를 포함하고,
    상기 하부 패키지는,
    몰딩 컴파운드;
    상기 몰딩 컴파운드 위에, 상기 몰딩 컴파운드와 접촉하는 버퍼 층;
    상기 몰딩 컴파운드를 통해 관통하는 쓰루-비아(through-via);
    상기 몰딩 컴파운드에 몰딩된 디바이스 다이; 및
    상기 버퍼 층의 상부 표면으로부터 상기 버퍼 층 안으로 연장하는 가이딩 트렌치(guiding trench) - 상기 가이딩 트렌치는 상기 디바이스 다이에 오정렬되어(misaligned) 있음 -
    를 포함하고,
    상기 상부 패키지와 상기 하부 패키지 사이에서 상기 디바이스 다이 위에 갭(gap)이 형성되는 것인, 패키지.
  2. 청구항 1에 있어서,
    상기 갭의 외부 부분을 채우는 언더필(underfill)을 더 포함하고,
    상기 언더필은 상기 가이딩 트렌치 안으로 연장하고, 상기 갭의 중심 부분은 상기 언더필이 없는 것인, 패키지.
  3. 청구항 1에 있어서, 상기 가이딩 트렌치는 링(ring)을 형성하고, 상기 가이딩 트렌치는 상기 버퍼 층의 중심 부분을 둘러싸며, 상기 버퍼 층의 중심 부분이 상기 디바이스 다이의 전체와 중첩하는(overlap) 것인, 패키지.
  4. 청구항 1에 있어서, 상기 디바이스 다이와 상기 버퍼 층 사이의 접착 층을 더 포함하고, 상기 접착 층은 상기 버퍼 층 및 상기 디바이스 다이의 반도체 기판의 후면과 접촉하는 것인, 패키지.
  5. 패키지에 있어서,
    하부 패키지로서,
    평면 상부 표면 및 평면 하부 표면을 포함하는 몰딩 컴파운드;
    상기 몰딩 컴파운드에 몰딩된 디바이스 다이;
    상기 몰딩 컴파운드의 평면 상부 표면 위에, 상기 평면 상부 표면과 접촉하는 평면 유전체 층;
    상기 몰딩 컴파운드를 통해 관통하는 쓰루 비아; 및
    상기 평면 유전체 층 내의 제1 가이딩 트렌치
    를 포함하는, 상기 하부 패키지와;
    상기 하부 패키지와 결합되는 상부 패키지 - 상기 상부 패키지는 갭에 의해 상기 하부 패키지로부터 떨어져 있고, 상기 제1 가이딩 트렌치는 상기 갭에 연결됨 - ; 및
    상기 제1 가이딩 트렌치의 적어도 일부와 상기 갭의 둘레를 채우는 언더필을 포함하고,
    상기 갭의 중심 부분은 상기 언더필에 의해 둘러싸이고, 상기 갭의 중심 부분은 빈 공간을 형성하는 것인, 패키지.
  6. 청구항 5에 있어서, 상기 제1 가이딩 트렌치는 상기 평면 유전체 층의 중심 부분을 둘러싸는 링을 형성하고, 상기 평면 유전체 층의 중심 부분은 상기 디바이스 다이의 전체와 중첩하는 것인, 패키지.
  7. 청구항 5에 있어서, 상기 평면 유전체 층 내의 제2 가이딩 트렌치를 더 포함하고, 상기 제2 가이딩 트렌치는 상기 제1 가이딩 트렌치를 둘러싸는 것인, 패키지.
  8. 패키지를 형성하는 방법에 있어서,
    하부 패키지를 형성하는 단계; 및
    상기 하부 패키지에 상부 패키지를 결합하는 단계
    를 포함하고,
    상기 하부 패키지를 형성하는 단계는,
    유전체 버퍼 층 위에 쓰루 비아를 형성하는 단계;
    상기 유전체 버퍼 층 위에 디바이스 다이를 배치하는 단계;
    상기 디바이스 다이 및 상기 쓰루 비아를 몰딩 컴파운드 내에 몰딩하는 단계;
    상기 디바이스 다이의 금속 필라(pillar) 및 상기 쓰루 비아를 노출시키도록 상기 몰딩 컴파운드를 평탄화하는 단계;
    상기 쓰루 비아 및 상기 금속 필라 위에, 상기 쓰루 비아 및 상기 금속 필라에 전기적으로 연결되는 재배선(redistribution) 라인을 형성하는 단계;
    상기 쓰루 비아를 노출시키도록 상기 유전체 버퍼 층에 개구를 형성하는 단계; 및
    상기 유전체 버퍼 층 내에 가이딩 트렌치를 형성하는 단계
    를 포함하며,
    상기 결합 후에, 상기 상부 패키지와 상기 하부 패키지 사이에서 상기 디바이스 다이 위에 갭이 형성되는, 패키지를 형성하는 방법.
  9. 청구항 8에 있어서, 상기 하부 패키지를 다른 패키지들로부터 분리시키도록 다이 쏘(die-saw)를 수행하는 단계를 더 포함하고, 상기 가이딩 트렌치는 상기 다이 쏘가 수행될 때 비어있는(unfilled) 적어도 일부를 갖는 것인, 패키지를 형성하는 방법.
  10. 삭제
KR1020130155730A 2013-09-11 2013-12-13 버퍼 층 내의 가이딩 트렌치를 갖는 집적 팬아웃 구조 KR101611667B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/024,311 2013-09-11
US14/024,311 US9425121B2 (en) 2013-09-11 2013-09-11 Integrated fan-out structure with guiding trenches in buffer layer

Publications (2)

Publication Number Publication Date
KR20150030134A KR20150030134A (ko) 2015-03-19
KR101611667B1 true KR101611667B1 (ko) 2016-04-11

Family

ID=52624820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130155730A KR101611667B1 (ko) 2013-09-11 2013-12-13 버퍼 층 내의 가이딩 트렌치를 갖는 집적 팬아웃 구조

Country Status (2)

Country Link
US (4) US9425121B2 (ko)
KR (1) KR101611667B1 (ko)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282646B2 (en) * 2012-05-24 2016-03-08 Unimicron Technology Corp. Interposed substrate and manufacturing method thereof
US9711465B2 (en) 2012-05-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna cavity structure for integrated patch antenna in integrated fan-out packaging
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9455211B2 (en) 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9417285B2 (en) * 2013-12-27 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package-on-package testing
KR101538573B1 (ko) 2014-02-05 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US9852998B2 (en) * 2014-05-30 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structures in device die
TWI534968B (zh) * 2014-06-17 2016-05-21 恆勁科技股份有限公司 封裝基板、覆晶封裝電路及其製作方法
US9263373B2 (en) * 2014-06-18 2016-02-16 Dyi-chung Hu Thin film RDL for nanochip package
US9679842B2 (en) * 2014-10-01 2017-06-13 Mediatek Inc. Semiconductor package assembly
US9873180B2 (en) 2014-10-17 2018-01-23 Applied Materials, Inc. CMP pad construction with composite material properties using additive manufacturing processes
SG11201703114QA (en) 2014-10-17 2017-06-29 Applied Materials Inc Cmp pad construction with composite material properties using additive manufacturing processes
US11745302B2 (en) 2014-10-17 2023-09-05 Applied Materials, Inc. Methods and precursor formulations for forming advanced polishing pads by use of an additive manufacturing process
US10875153B2 (en) 2014-10-17 2020-12-29 Applied Materials, Inc. Advanced polishing pad materials and formulations
US9999136B2 (en) * 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
US9502272B2 (en) * 2014-12-29 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods of packaging semiconductor devices
US9589903B2 (en) 2015-03-16 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Eliminate sawing-induced peeling through forming trenches
US9595482B2 (en) * 2015-03-16 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for die probing
US9818684B2 (en) * 2016-03-10 2017-11-14 Amkor Technology, Inc. Electronic device with a plurality of redistribution structures having different respective sizes
US10446522B2 (en) 2015-04-16 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multiple conductive features in semiconductor devices in a same formation process
US10163661B2 (en) * 2015-06-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US20170053884A1 (en) * 2015-08-17 2017-02-23 Mediatek Inc. Structure and layout of ball grid array packages
US9786599B2 (en) 2015-08-21 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
US10593574B2 (en) 2015-11-06 2020-03-17 Applied Materials, Inc. Techniques for combining CMP process tracking data with 3D printed CMP consumables
CN108604571B (zh) * 2015-11-20 2023-02-17 美国德卡科技公司 全模制周边堆叠封装设备
US10391605B2 (en) 2016-01-19 2019-08-27 Applied Materials, Inc. Method and apparatus for forming porous advanced polishing pads using an additive manufacturing process
US9911700B2 (en) * 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
CN107316817B (zh) * 2016-04-26 2020-08-25 中芯国际集成电路制造(上海)有限公司 封装件及其制造方法
US10276506B2 (en) * 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
KR102566145B1 (ko) 2016-10-18 2023-08-16 삼성전자주식회사 반도체 패키지의 제조 방법
US9812379B1 (en) * 2016-10-19 2017-11-07 Win Semiconductors Corp. Semiconductor package and manufacturing method
US10403602B2 (en) * 2017-06-29 2019-09-03 Intel IP Corporation Monolithic silicon bridge stack including a hybrid baseband die supporting processors and memory
DE102018108409B4 (de) 2017-06-30 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
US10872885B2 (en) * 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10269589B2 (en) * 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a release film as isolation film in package
US10727198B2 (en) * 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US11471999B2 (en) 2017-07-26 2022-10-18 Applied Materials, Inc. Integrated abrasive polishing pads and manufacturing methods
US10510691B2 (en) * 2017-08-14 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11107680B2 (en) 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mask assembly and method for fabricating a chip package
CN111434191B (zh) 2017-11-10 2023-10-20 Lpkf激光电子股份公司 集成半导体晶片的方法和装置
US10586763B2 (en) * 2017-11-15 2020-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
DE102018111389A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
CN108063095A (zh) * 2017-12-15 2018-05-22 路军 一种智能融合传感器芯片的封装方法
WO2019190676A1 (en) 2018-03-30 2019-10-03 Applied Materials, Inc. Integrating 3d printing into multi-process fabrication schemes
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10510645B2 (en) * 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Planarizing RDLs in RDL-first processes through CMP process
US11380616B2 (en) * 2018-05-16 2022-07-05 Intel IP Corporation Fan out package-on-package with adhesive die attach
DE102019113476A1 (de) * 2018-08-30 2020-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-bauelement und verfahren zu dessen herstellung
US11171090B2 (en) * 2018-08-30 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
JP7299970B2 (ja) 2018-09-04 2023-06-28 アプライド マテリアルズ インコーポレイテッド 改良型研磨パッドのための配合物
US10504824B1 (en) 2018-09-21 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10867890B2 (en) * 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Mutli-chip package with encapsulated conductor via
US10867947B2 (en) * 2018-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US11018120B2 (en) * 2019-06-06 2021-05-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package with stress buffering layer and method for manufacturing the same
KR102543996B1 (ko) * 2019-09-20 2023-06-16 주식회사 네패스 반도체 패키지 및 이의 제조방법
CN110581079B (zh) * 2019-09-23 2021-09-03 合肥矽迈微电子科技有限公司 扇出型芯片封装方法及扇出型芯片封装体
US11121088B2 (en) 2019-10-16 2021-09-14 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
DE102020119181A1 (de) 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpackages und verfahren zu deren herstellung
US11688693B2 (en) * 2019-10-29 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and method of manufacture
US11094649B2 (en) * 2020-01-21 2021-08-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
DE102020200817B3 (de) 2020-01-23 2021-06-17 Lpkf Laser & Electronics Aktiengesellschaft Montageverfahren für eine integrierte Halbleiter-Waver-Vorrichtung und dafür verwendbare Montagevorrichtung
KR20210111003A (ko) 2020-03-02 2021-09-10 삼성전자주식회사 반도체 패키지
DE102020112879A1 (de) 2020-05-12 2021-11-18 Lpkf Laser & Electronics Aktiengesellschaft Verbundstruktur mit zumindest einer elektronischen Komponente sowie ein Verfahren zur Herstellung einer solchen Verbundstruktur
US11450615B2 (en) * 2020-06-12 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11424191B2 (en) * 2020-06-30 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
KR20220007192A (ko) * 2020-07-10 2022-01-18 삼성전자주식회사 언더필이 구비된 반도체 패키지 및 이의 제조 방법
KR20220031237A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171207A1 (en) 2009-01-07 2010-07-08 Chi-Chih Shen Stackable semiconductor device packages
US20110233747A1 (en) 2010-03-25 2011-09-29 Seongmin Lee Integrated circuit packaging system with stacking option and method of manufacture thereof
US20120306102A1 (en) 2011-05-31 2012-12-06 Cho Namju Integrated circuit packaging system with package stacking and method of manufacture thereof

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255431A (en) 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
JP2910507B2 (ja) 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
EP1744606A3 (en) 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
US20060099786A1 (en) 2004-10-22 2006-05-11 Taiwan Semiconductor Manufacturing Co. Copper interconnect structure with modulated topography and method for forming the same
TW200746964A (en) 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
DE102006010511A1 (de) 2006-03-07 2007-09-13 Infineon Technologies Ag Vertikale Halbleiteranordnung und Herstellungsverfahren
EP2082859B1 (en) 2006-10-16 2015-08-19 Taisei Plas Co., Ltd. Composite of metal with resin and process for producing the same
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8384199B2 (en) 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
JPWO2009118950A1 (ja) 2008-03-27 2011-07-21 イビデン株式会社 多層プリント配線板の製造方法
US9082806B2 (en) * 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP5185207B2 (ja) 2009-02-24 2013-04-17 浜松ホトニクス株式会社 フォトダイオードアレイ
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8451620B2 (en) 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
US9064879B2 (en) * 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
KR101177664B1 (ko) 2011-05-11 2012-08-27 삼성전기주식회사 인쇄회로기판의 제조방법
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
KR101874803B1 (ko) 2012-01-20 2018-08-03 삼성전자주식회사 패키지 온 패키지 구조체
TW201332211A (zh) 2012-01-24 2013-08-01 Taiwan Green Point Entpr Co 感應式電子裝置的製作方法
US10049964B2 (en) 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
TWI450313B (zh) 2012-05-14 2014-08-21 Nat Univ Tsing Hua 以飛秒雷射脈衝製備自我組裝奈米點陣列於透明導電薄膜表面之方法
US9391041B2 (en) * 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US9664509B2 (en) 2012-12-18 2017-05-30 Bruker Nano Inc. Signal sectioning for profiling printed-circuit-bord vias with vertical scanning interferometry
TWI461122B (zh) 2013-01-07 2014-11-11 Ecocera Optronics Co Ltd 電路板及其製造方法
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US20140299356A1 (en) 2013-04-04 2014-10-09 Chong Zhang Protective film with dye materials for laser absorption enhancement for via drilling
KR102076044B1 (ko) * 2013-05-16 2020-02-11 삼성전자주식회사 반도체 패키지 장치
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9455211B2 (en) * 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
US9335276B2 (en) 2014-03-03 2016-05-10 Coherent Lasersystems Gmbh & Co. Kg Monitoring method and apparatus for control of excimer laser annealing
US9362243B2 (en) * 2014-05-21 2016-06-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and forming the same
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US9397056B2 (en) * 2014-06-03 2016-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having trench adjacent to receiving area and method of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100171207A1 (en) 2009-01-07 2010-07-08 Chi-Chih Shen Stackable semiconductor device packages
US20110233747A1 (en) 2010-03-25 2011-09-29 Seongmin Lee Integrated circuit packaging system with stacking option and method of manufacture thereof
US20120306102A1 (en) 2011-05-31 2012-12-06 Cho Namju Integrated circuit packaging system with package stacking and method of manufacture thereof

Also Published As

Publication number Publication date
US20150069623A1 (en) 2015-03-12
US9633895B2 (en) 2017-04-25
KR20150030134A (ko) 2015-03-19
US20180286839A1 (en) 2018-10-04
US20160329307A1 (en) 2016-11-10
US10354982B2 (en) 2019-07-16
US9425121B2 (en) 2016-08-23
US20170229433A1 (en) 2017-08-10
US10083946B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
KR101611667B1 (ko) 버퍼 층 내의 가이딩 트렌치를 갖는 집적 팬아웃 구조
US9799581B2 (en) Integrated fan-out structure with openings in buffer layer
US10964667B2 (en) Stacked integrated circuit structure and method of forming
US9997464B2 (en) Dummy features in redistribution layers (RDLS) and methods of forming same
KR101962508B1 (ko) 트렌치 형성을 통한 쏘잉 유도 박리의 제거
US9496249B2 (en) 3DIC package and methods of forming the same
US10163711B2 (en) Methods of packaging semiconductor devices including placing semiconductor devices into die caves
US8580614B2 (en) Embedded wafer-level bonding approaches
US8803306B1 (en) Fan-out package structure and methods for forming the same
US9691706B2 (en) Multi-chip fan out package and methods of forming the same
US9786514B2 (en) Semiconductor package with sidewall-protected RDL interposer
KR102170575B1 (ko) 휨 감소를 위한 인포 패키지 지지
US11848265B2 (en) Semiconductor package with improved interposer structure
KR101680970B1 (ko) 버퍼층에서 개구들을 갖는 집적 팬 아웃 구조물
US20230014913A1 (en) Heat Dissipation Structures for Integrated Circuit Packages and Methods of Forming the Same
US20230369274A1 (en) Integrated circuit package and method of forming same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant