KR101560433B1 - 미세 가공 처리제 및 미세 가공 처리 방법 - Google Patents

미세 가공 처리제 및 미세 가공 처리 방법 Download PDF

Info

Publication number
KR101560433B1
KR101560433B1 KR1020117027630A KR20117027630A KR101560433B1 KR 101560433 B1 KR101560433 B1 KR 101560433B1 KR 1020117027630 A KR1020117027630 A KR 1020117027630A KR 20117027630 A KR20117027630 A KR 20117027630A KR 101560433 B1 KR101560433 B1 KR 101560433B1
Authority
KR
South Korea
Prior art keywords
film
processing agent
oxide film
silicon oxide
weight
Prior art date
Application number
KR1020117027630A
Other languages
English (en)
Other versions
KR20120018335A (ko
Inventor
마사유끼 미야시따
타까노부 쿠지메
케이이찌 니이
Original Assignee
스텔라 케미파 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스텔라 케미파 코포레이션 filed Critical 스텔라 케미파 코포레이션
Publication of KR20120018335A publication Critical patent/KR20120018335A/ko
Application granted granted Critical
Publication of KR101560433B1 publication Critical patent/KR101560433B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)

Abstract

본 발명은 적어도 실리콘 산화막 및 실리콘 질화막이 적층된 적층막을 미세 가공할 때에, 실리콘 산화막을 선택적으로 미세 가공하는 것이 가능한 미세 가공 처리제, 및 이를 이용한 미세 가공 처리 방법을 제공한다. 본 발명에 따른 미세 가공 처리제는 (a) 0.01 내지 15 중량％의 불화수소, 또는 0.1 내지 40 중량％의 불화암모늄 중 적어도 어느 1종과, (b) 물과, (c) 0.001 내지 10 중량％의 아크릴산, 아크릴산암모늄, 아크릴산에스테르, 아크릴아미드, 스티렌술폰산, 스티렌술폰산암모늄, 및 스티렌술폰산에스테르로 이루어지는 군으로부터 선택되는 적어도 어느 1종의 수용성 중합체를 포함하는 것을 특징으로 한다.

Description

미세 가공 처리제 및 미세 가공 처리 방법 {FINE-PROCESSING AGENT AND FINE-PROCESSING METHOD}
본 발명은 반도체 장치, 액정 표시 장치, 마이크로머신(micro electro mechanical systems; MEMS) 디바이스 등의 제조에 있어서, 미세 가공이나 세정 처리 등에 이용하는 미세 가공 처리제, 및 이를 이용한 미세 가공 처리 방법에 관한 것이고, 특히 실리콘 산화막 및 실리콘 질화막이 적어도 적층된 적층막의 미세 가공에 이용하는 미세 가공 처리제 및 이를 이용한 미세 가공 처리 방법에 관한 것이다.
반도체 소자의 제조 공정에 있어서, 웨이퍼 표면에 성막된 실리콘 산화막, 실리콘 질화막, 폴리실리콘막, 금속막 등을 원하는 형상으로 패터닝하고, 에칭하는 것은 가장 중요한 공정 중 하나이다. 그 에칭 기술의 일종인 습식 에칭에 대해서는, 에칭 대상이 되는 막만을 선택적으로 에칭하는 것이 가능한 미세 가공 처리제가 요구되고 있다.
상기 미세 가공 처리제에 있어서 실리콘 산화막을 에칭 대상으로 하는 것으로는, 예를 들면 완충된 불산이나 불화수소산을 들 수 있다. 그러나, 실리콘 산화막과 실리콘 질화막이 적층된 적층막에 대하여, 상기 완충된 불산이나 불화수소산을 미세 가공 처리제로서 이용하면, 실리콘 질화막도 동시에 에칭된다. 그 결과, 원하는 형상으로 패터닝하는 것이 곤란해진다.
이와 같은 문제를 해결하여 실리콘 산화막만을 선택적으로 에칭하는 것이 가능한 미세 가공 처리제로는, 예를 들면 불화수소산에 라우릴황산암모늄 등의 음이온성 계면활성제를 첨가한 것을 들 수 있다(하기 특허문헌 1 참조). 그러나, 상기 미세 가공 처리제에서는 기포성이 매우 커서, 이에 따라 반도체 소자의 제조 공정에 이용하는 미세 가공 처리제로는 적합하지 않다.
한편, 미세 가공 처리제를 이용하여 습식 에칭을 행하는 반도체 소자로는, 예를 들면 DRAM(Dynamic Random Access Memory)을 들 수 있다. DRAM 셀은 트랜지스터 1개와 캐패시터 1개로 구성된 것이다. 이 DRAM은 과거 3년 동안 약 4배의 고집적화가 진행되어 있다. DRAM의 고집적화는, 주로 캐패시터의 고집적화에 의한 것이다. 따라서, 캐패시터의 점유 면적을 축소하면서, 안정된 기억 동작에 필요한 용량값을 확보하기 위해, 캐패시터 면적의 증대, 캐패시터 절연막의 박막화 및 고유전율막의 도입이 행해지고 있다.
상기 캐패시터 절연막으로는 실리콘 산화막이 이용되고 있으며, 지금까지는 그의 박막화가 검토되어 왔다. 그러나, 캐패시터의 절연막으로서의 실리콘 산화막의 박막화가, 1 M 비트의 DRAM에서 한계에 도달하였다. 이 때문에, 4 M 비트의 DRAM에서는, 절연막으로서 실리콘 질화막이 이용되고 있다. 또한 고집적화가 진행됨에 따라 탄탈 산화막의 적용도 개시되고 있다.
64 M 비트 세대의 DRAM의 캐패시터 구조는 실린더형이다. 실린더형의 캐패시터 하부 전극을 형성한 후, 캐패시터 형성을 위해, 성막된 실리콘 산화막을 습식 에칭에 의해서 제거하는 경우, 종래의 에칭액을 사용하면 다음에 서술하는 문제가 발생한다.
즉, 캐패시터 하부 전극을 형성한 후에, 성막된 실리콘 산화막을 습식 에칭에 의해 제거한다. 또한, 초순수에 의한 린스를 행하고, 건조시킨다. 이 건조시키는 공정에서, 캐패시터 하부 전극 사이에 존재하는 물의 표면장력에 의해, 상기 하부 전극이 기울어 서로 부착되는 "리닝(leaning)" 현상이 다발하여, 2-비트페일을 유발한다는 문제가 있다. 이 때문에, 하기 특허문헌 2에서는, 캐패시터 하부 전극 사이에 실리콘 질화막으로 이루어지는 지지막을 형성하는 기술이 개시되어 있다. 또한, 하기 특허문헌 3에는, 비트 라인과의 절연 특성을 향상시키기 위해서 실리콘 질화막을 절연막으로서 성막하는 기술이 개시되고, 하기 특허문헌 4에는, 실리콘 질화막을 후속 실리콘 산화막의 에칭 공정의 에칭 정지막으로서 성막하는 기술이 개시되어 있다.
이들 반도체 소자의 제조 공정에 있어서, 종래의 에칭액을 이용하면, 상기 특허문헌 1에서의 지지막으로서의 실리콘 산화막이나 특허문헌 2의 실리콘 질화막, 특허문헌 3의 에칭 정지막으로서의 실리콘 산화막이 에칭 대상과 함께 에칭된다는 문제가 있다.
일본 특허 공개 제2005-328067호 공보 일본 특허 공개 제2003-297952호 공보 일본 특허 공개 (평)10-98155호 공보 일본 특허 공개 제2000-22112호 공보
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그의 목적은 적어도 실리콘 산화막, 및 실리콘 질화막이 적층된 적층막을 미세 가공할 때에, 실리콘 산화막을 선택적으로 미세 가공하는 것이 가능한 미세 가공 처리제 및 이를 이용한 미세 가공 처리 방법을 제공하는 데에 있다.
본원 발명자들은, 상기 종래의 문제점을 해결하기 위해 미세 가공 처리제 및 이를 이용한 미세 가공 처리 방법에 대해서 예의 검토하였다. 그 결과, 소정의 수용성 중합체가 첨가된 미세 가공 처리제이면, 실리콘 산화막 및 실리콘 질화막이 적층된 적층막에 대하여, 실리콘 산화막만을 선택적으로 미세 가공할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 미세 가공 처리제는, 상기 과제를 해결하기 위하여, (a) 0.01 내지 15 중량％의 불화수소, 또는 0.1 내지 40 중량％의 불화암모늄 중 적어도 어느 1종과, (b) 물과, (c) 0.001 내지 10 중량％의 아크릴산, 아크릴산암모늄, 아크릴산에스테르, 아크릴아미드, 스티렌술폰산, 스티렌술폰산암모늄 및 스티렌술폰산에스테르로 이루어지는 군으로부터 선택되는 적어도 어느 1종의 수용성 중합체를 포함하는 것을 특징으로 한다.
상기 구성에 따르면, 본 발명의 미세 가공 처리제는 상기 수용성 중합체의 함유에 의해, 실리콘 산화막에 대한 에칭 효과를 손상시키지 않고, 실리콘 질화막에 대한 에칭 효과의 감소를 도모할 수 있다. 그 결과, 예를 들면 실리콘 산화막 및 실리콘 질화막이 적층된 적층막의 미세 가공에 본 발명의 미세 가공 처리제를 적용하면, 실리콘 질화막의 에칭을 억제하면서 실리콘 산화막의 선택적인 미세 가공이 가능해진다. 이에 따라, 반도체 소자의 제조 공정에서의 수율의 향상을 도모할 수 있다.
여기서, 상기 수용성 중합체의 함유량은 0.001 내지 10 중량％의 범위 내로 한다. 하한값을 0.001 중량％로 함으로써, 수용성 중합체의 첨가 효과를 발휘시킬 수 있고, 실리콘 질화막에 대한 에칭의 억제를 도모할 수 있다. 또한, 상한치를 10 중량％로 함으로써, 미세 가공 처리제 중 금속 불순물의 증가를 억제할 수 있다. 또한, 점도의 상승도 억제하여, 이에 따라 초순수 등의 린스제에 의한 미세 가공 처리제의 린스 제거 성능의 감소도 방지할 수 있다. 또한, 본 발명에서의 "미세 가공"이란, 가공 대상이 되는 막의 에칭이나 표면의 클리닝을 포함하는 것을 의미한다. 또한, "수용성 중합체"란, 상기 (a) 성분 및 (b) 성분을 포함하는 혼합 용액에 대하여, 상온에서 1 질량％ 이상(10 g/ℓ) 용해시키는 중합체를 의미한다.
상기 구성에 있어서는, 상기 수용성 중합체가 아크릴산암모늄과 아크릴산메틸의 공중합체인 것이 바람직하다.
또한, 상기 구성에 있어서는, 상기 수용성 중합체가 폴리아크릴아미드인 것이 바람직하다.
또한, 상기 구성에 있어서는, 상기 수용성 중합체의 중량 평균 분자량이 1000 내지 100만의 범위 내인 것이 바람직하다. 수용성 중합체의 중량 평균 분자량을 1000 이상으로 함으로써, 수용성 중합체의 제조시에 중합 저지제가 되는 안정제를 감소시킬 수 있다. 그 결과, 수용성 중합체가 금속 오염되는 것을 방지할 수 있다. 반면, 상기 중량 평균 분자량을 100만 이하로 함으로써, 미세 가공 처리제의 점도 상승을 억제할 수 있기 때문에 취급성의 향상을 도모할 수 있다. 또한, 초순수 등의 린스제에 의한 미세 가공 처리제의 린스 제거 성능의 감소도 방지할 수 있다.
또한, 상기 구성에 있어서는, 실리콘 산화막에 대한 25 ℃에서의 에칭률(etch rate)이 1 내지 5000 nm/분의 범위 내인 것이 바람직하다. 이에 따라, 실리콘 산화막에 대한 미세 가공 처리의 처리 시간이 장시간이 되는 것을 방지하여 생산 효율의 향상을 도모할 수 있을 뿐 아니라, 미세 가공 후 실리콘 산화막의 막 두께 및 표면조도의 제어를 용이하게 한다.
본 발명에 따른 미세 가공 처리 방법은, 상기 과제를 해결하기 위해, 상기에 기재된 미세 가공 처리제를 이용하여, 적어도 실리콘 산화막, 및 실리콘 질화막이 적층된 적층막을 미세 가공하는 것을 특징으로 한다.
상기 방법에 있어서는, 상기 수용성 중합체의 첨가에 의해, 실리콘 산화막에 대한 에칭 효과를 손상시키지 않고 실리콘 질화막에 대한 에칭 효과의 감소를 도모할 수 있는 미세 가공 처리제를, 적어도 실리콘 산화막 및 실리콘 질화막이 적층된 적층막에 대하여 적용하기 때문에, 실리콘 질화막의 에칭을 억제하면서 실리콘 산화막의 선택적인 미세 가공이 가능해진다. 그 결과, 반도체 소자의 제조 공정에서의 수율의 향상도 도모할 수 있다.
상기 실리콘 산화막은 자연 산화막, 열 실리콘 산화막, 비도핑 실리케이트 유리막, 인 도핑 실리케이트 유리막, 보론 도핑 실리케이트 유리막, 인 보론 도핑 실리케이트 유리막, TEOS막, 또는 불소 함유 실리콘 산화막 중 어느 하나인 것이 바람직하다.
상기 실리콘 질화막은 실리콘 질화막 또는 실리콘산 질화막인 것이 바람직하다.
본 발명은 상기에 설명한 수단에 의해, 이하에 서술하는 바와 같은 효과를 발휘한다.
즉, 본 발명에 따르면, 실리콘 산화막과 실리콘 질화막이 적어도 적층된 적층막에 대하여, 실리콘 산화막만을 선택적으로 미세 가공 처리할 수 있기 때문에, 예를 들면 반도체 장치, 액정 표시 장치, 마이크로머신 디바이스 등의 제조에 있어서 바람직한 미세 가공을 가능하게 한다.
본 발명의 실시의 한 형태에 대해서, 이하에 설명한다.
본 실시 형태에 따른 본 발명에 따른 미세 가공 처리제는, (a) 불화수소 또는 불화암모늄 중 적어도 어느 1종과, (b) 물과, (c) 수용성 중합체를 포함한다.
상기 (a) 성분에서의 불화수소의 함유량은, 미세 가공 처리제의 전체 중량에 대하여 0.01 내지 15 중량％의 범위 내인 것이 바람직하고, 0.05 내지 10 중량％의 범위 내인 것이 보다 바람직하다. 불화수소의 함유량이 0.01 중량％ 미만이면, 불화수소의 농도 제어가 곤란하기 때문에, 실리콘 산화막에 대한 에칭률의 변동이 커지는 경우가 있다. 또한 불화수소의 함유량이 15 중량％를 초과하면, 실리콘 산화막에 대한 에칭률이 지나치게 커져, 에칭의 제어성이 저하된다.
또한, 상기 불화암모늄의 함유량은, 미세 가공 처리제의 전체 중량에 대하여 0.1 내지 40 중량％의 범위 내인 것이 바람직하고, 5 내지 25 중량％의 범위 내인 것이 보다 바람직하다. 불화암모늄의 함유량이 0.1 중량％ 미만이면, 불화암모늄의 농도 제어가 곤란하기 때문에, 실리콘 산화막에 대한 에칭률의 변동이 커지는 경우가 있다. 또한 불화암모늄의 함유량이 40 중량％를 초과하면, 불화암모늄의 포화 용해도에 근접하기 때문에, 미세 가공 처리제의 액 온도가 저하되면 미세 가공 처리제가 포화 용해도에 도달하여, 액 내에 결정이 석출될 우려가 있다.
본 실시 형태에 있어서는, 상기 (a) 성분을 포함함으로써 실리콘 질화막에 대한 에칭률을 선택적으로 억제하여, 에칭 선택비(실리콘 산화막/실리콘 질화막)를 크게 할 수 있다. 보다 구체적으로는, 예를 들면 실리콘 질화막에 대한 에칭률이 상기 (a) 성분을 첨가하지 않은 경우와 비교하여 8할 이하로 억제 가능하게 된다.
상기 (a) 성분은 불화수소 또는 불화암모늄의 단독일 수도 있고 혼합물일 수도 있다. 또한, 제3 성분이 함유되어 있을 수도 있다. 제3 성분으로는, 예를 들면 계면활성제나 무기산을 들 수 있다. 단, 포름산 등의 유기산을 첨가하는 경우, 실리콘 질화막에 대한 에칭을 선택적으로 억제하는 효과가 감소되기 때문에 바람직하지 않다.
상기 계면활성제로는 특별히 한정되지 않으며, 예를 들면 (a) 성분이 불화수소 단독인 경우에는, 폴리에틸렌글리콜알킬에테르, 폴리에틸렌글리콜알킬페닐에테르, 및 폴리에틸렌글리콜 지방산 에스테르로 이루어지는 군으로부터 선택되는 적어도 어느 1종의 비이온 계면활성제가 바람직하게 예시된다. 또한, (a) 성분이 불화수소와 불화암모늄 혼합물, 또는 불화암모늄 단독인 경우에는, 지방족 알코올, 지방족 카르복실산, 히드로플루오로알킬알코올, 히드로플루오로알킬카르복실산, 히드로플루오로알킬카르복실산의 염, 지방족 아민염, 및 지방족 술폰산으로 이루어지는 군으로부터 선택되는 적어도 어느 1종으로 사용될 수도 있고, 그의 형태로는 고체 그대로 또는 액상일 수도 있다.
상기 계면활성제의 첨가량은, 미세 가공 처리제의 전체 중량에 대하여 0.001 내지 0.1 중량％의 범위 내인 것이 바람직하고, 0.003 내지 0.05 중량％의 범위 내인 것이 보다 바람직하다. 계면활성제를 첨가함으로써, 에칭 처리를 실시한 실리콘 질화막이나 반도체 기판 등의 표면의 거칠음을 억제할 수 있다. 또한, 종래의 에칭액이면, 초고집적화에 따라 미세 패턴이 실시된 반도체 기판 표면에 국부적으로 잔류하기 쉽고, 레지스트 간격이 0.5 ㎛ 정도 또는 그것 이하가 되면 균일적으로 에칭하는 것이 보다 곤란해진다. 그러나, 계면활성제를 첨가한 본 발명의 미세 가공 처리제를 에칭액으로서 사용한 경우, 반도체 기판 표면에의 습윤성이 개선되고, 에칭의 기판 면내에서의 균일성이 개선된다. 단, 상기 첨가량이 0.001 중량％ 미만이면, 미세 가공 처리제의 표면장력이 충분히 저하되지 않기 때문에, 습윤성의 향상 효과가 불충분해지는 경우가 있다. 또한, 상기 첨가량이 0.1 중량％를 초과하면, 그것에 적합한 효과가 얻어지지 않을 뿐 아니라, 소포성이 악화되어 에칭면에 기포가 부착되어, 에칭 불균일이 발생하거나, 미세 간극에 기포가 들어가 에칭 불량을 일으키는 경우가 있다.
상기 무기산으로는 특별히 한정되지 않으며, 예를 들면 염산, 황산, 인산 등을 예시할 수 있다. 상기 무기산의 첨가량은, 미세 가공 처리제의 전체 중량에 대하여 0.01 내지 30 중량％의 범위 내인 것이 바람직하고, 0.05 내지 10 중량％의 범위 내인 것이 보다 바람직하다. 상기 첨가량이 0.01 중량％ 미만이면, 무기산의 농도 제어가 곤란하기 때문에, 실리콘 산화막에 대한 에칭률의 변동이 커진다는 문제점이 있다. 그 반면, 30 중량％를 초과하면, 예를 들면 염산을 이용한 경우, 증기압이 커지기 때문에, 증발에 대한 약액 조성이 안정되지 않는다는 문제점이 있다.
상기 (c) 성분에서의 수용성 중합체는, 아크릴산, 아크릴산암모늄, 아크릴산에스테르, 아크릴아미드, 스티렌술폰산, 스티렌술폰산암모늄, 및 스티렌술폰산에스테르로 이루어지는 군으로부터 선택되는 적어도 어느 1종이다.
상기에 열거한 수용성 중합체 중, 아크릴산암모늄과 아크릴산메틸의 공중합체는, 상기 (a) 성분이 불화수소 단독으로 이루어지는 경우나, 불화수소와 불화암모늄을 병용한 경우에 특히, 실리콘 질화막에 대한 에칭의 억제 효과가 높다. 또한, 아크릴산암모늄과 아크릴산메틸의 공중합비는 9.9:0.1 내지 5:5의 범위 내인 것이 바람직하다. 상기 수치 범위보다 아크릴산메틸의 공중합비가 커지면 아크릴산암모늄과 아크릴산메틸의 공중합체의 용해도가 작아진다는 문제점을 일으키는 경우가 있다. 또한, 폴리아크릴아미드는, 상기 (a) 성분이 불화수소와 불화암모늄을 병용한 경우나, 불화수소와 염산을 병용한 경우에 특히, 실리콘 질화막에 대한 에칭의 억제 효과가 높다.
상기 (c) 성분에서의 수용성 중합체의 함유량은, 미세 가공 처리제의 전체 중량에 대하여 0.001 내지 10 중량％의 범위 내인 것이 바람직하고, 0.1 내지 5 중량％의 범위 내인 것이 보다 바람직하다. 함유량이 0.001 중량％ 미만이면, 수용성 중합체의 첨가 효과가 저하되고, 실리콘 질화막에 대한 에칭률의 억제 효과가 불충분해지기 때문에 바람직하지 않다. 또한 함유량이 10 중량％를 초과하면, 미세 가공 처리제 중 금속 불순물이 증가하고, 또한 점도도 높아지기 때문에 초순수 등의 린스제에 의한 미세 가공 처리제의 린스 제거 성능이 저하된다. 그 결과, 반도체 장치의 제조 공정에 이용하는 미세 가공 처리제로는 적합하지 않다.
수용성 중합체의 중량 평균 분자량은 1000 내지 100만의 범위 내인 것이 바람직하고, 1000 내지 1만의 범위 내인 것이 보다 바람직하다. 중량 평균 분자량이 1000 미만이면, 중합 저지제가 되는 안정제의 사용량이 많아진다. 그 결과, 미세 가공 처리제에 대한 금속 오염 등의 원인이 될 수 있는 경우가 있다. 중량 평균 분자량이 100만을 초과하면, 미세 가공 처리제의 점도가 커지기 때문에 취급성이 저하되는 경우가 있다. 또한, 초순수 등의 린스제에 의한 미세 가공 처리제의 린스 제거 성능도 감소하는 경우가 있다.
본 실시 형태의 미세 가공 처리제는, 그 효과를 저해하지 않는 범위 내에서, 계면활성제 이외의 첨가제를 혼합하는 것도 가능하다. 상기 첨가제로는, 예를 들면 과산화수소, 킬레이트제 등을 예시할 수 있다.
요구되는 미세 가공 표면 처리제의 순도에 따라서는, 첨가하는 수용성 중합체를 증류, 이온 교환 수지, 이온 교환막, 전기 투석, 여과 등을 이용하여 정제할 수도 있고, 또한 미세 가공 처리제의 순환 여과 등을 행하여 정제할 수도 있다.
다음으로, 본 실시 형태에 따른 미세 가공 처리제를 이용한 미세 가공 처리 방법에 대해서, 습식 에칭을 예로 들어 설명한다.
본 실시 형태의 미세 가공 처리제는, 다양한 습식 에칭법에 채용된다. 에칭 방법으로는, 침지식이나 스프레이식 등이 있지만, 어느 방법에도 본 발명의 미세 가공 처리제가 채용될 수 있다. 침지식이, 에칭 공정에서의 증발에 의해 미세 가공 처리제의 조성 변화가 적기 때문에 바람직하다.
미세 가공 처리제를 에칭액으로서 사용한 경우의 에칭 온도(에칭액의 액 온도)는, 5 내지 50 ℃의 범위 내인 것이 바람직하고, 15 내지 35 ℃의 범위 내인 것이 보다 바람직하며, 20 내지 30 ℃의 범위 내인 것이 더욱 바람직하다. 상기 범위 내이면, 미세 가공 처리제의 증발을 억제할 수 있어, 조성 변화를 방지할 수 있다. 또한, 고온도에서는 미세 가공 처리제의 증발에 의해 에칭률의 제어가 곤란해지고, 저온도에서는 미세 가공 처리제 중 성분이 결정화하기 쉬워져, 에칭률이 저하되고, 액 내 입자가 증가한다는 단점을 회피할 수 있다. 또한, 에칭 온도에 의해서 막마다 에칭률이 변화하기 때문에, 실리콘 산화막에 대한 에칭률과 실리콘 질화막에 대한 에칭률과의 차이도 영향을 받는 경우가 있다.
또한, 본 실시 형태의 미세 가공 처리제는, 25 ℃에서의 실리콘 산화막에 대한 에칭률은 1 내지 5000 nm/분의 범위 내인 것이 바람직하고, 15 내지 1000 nm/분의 범위 내인 것이 보다 바람직하다. 에칭률이 1 nm/분 미만이면, 에칭 등의 미세 가공 처리에 시간을 요하여, 생산 효율의 저하를 초래하는 경우가 있다. 또한, 5000 nm/분을 초과하면, 에칭 후 막 두께의 제어성의 저하나 기판 표면(실리콘 산화막 등의 형성면과는 반대측의 면)의 거칠음이 현저해져, 수율이 저하되는 경우가 있다.
[실시예]
이하에, 본 발명의 바람직한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이들로만 한정하는 취지의 것이 아닌, 단순한 설명예에 불과하다.
(실리콘 산화막 및 실리콘 질화막에 대한 에칭률)
광학식 막 두께 측정 장치(나노메트릭스 재팬(주)사 제조, Nanospec6100)를 이용하여 에칭 전후의 실리콘 산화막, 및 실리콘 질화막의 막 두께를 측정하고, 에칭에 의한 막 두께의 변화를 측정하였다. 3개의 다른 에칭 시간에서 상기 측정을 반복 실시하여 에칭률을 산출하였다.
(수용성 중합체)
후술하는 각 실시예에서 사용한 수용성 중합체, 및 각 비교예에서 사용한 첨가제는 하기 표 1에 나타낸 바와 같다.
Figure 112011091659590-pct00001
(실시예 1)
불화수소(스텔라 케미파(주) 제조, 반도체용 고순도 등급, 농도 50 중량％) 7.0 중량부와, 불화암모늄(스텔라 케미파(주) 제조, 반도체용 고순도 등급, 농도 40 중량％) 50.0 중량부와, 초순수 40.5 중량부를 혼합한 용액에, 수용성 중합체로서의 폴리아크릴산암모늄(농도 40 중량％, 중량 평균 분자량 6000) 2.5 중량부를 첨가하여 교반 혼합한 후, 혼합액을 25 ℃로 조온하고 3 시간 동안 정치하였다. 이에 따라, 불화수소 3.5 중량％, 불화암모늄 20.0 중량％, 폴리아크릴산암모늄 1 중량％의 에칭액(미세 가공 처리제)을 제조하였다.
다음으로, 실리콘 산화막으로서의 TEOS막, 및 실리콘 질화막에 대한 에칭률을 측정하였다. 또한, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 2에 나타내었다.
(실시예 2 내지 10)
실시예 2 내지 10에 있어서는, 표 1에 나타내는 바와 같이 불화수소 및 불화암모늄의 함유량과, 수용성 중합체의 함유량 및 종류를 변경한 것 이외에는, 상기 실시예 1과 동일하게 하여 에칭액을 제조하였다. 또한, 각 실시예에서 얻어진 에칭액을 이용하여, TEOS막 및 실리콘 질화막에 대한 에칭률, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 2에 나타내었다.
(비교예 1, 2)
비교예 1 내지 2에 있어서는, 표 1에 나타내는 바와 같이 불화수소 및 불화암모늄의 함유량을 변경하고, 또한 수용성 중합체를 첨가하지 않은 것 이외에는, 상기 실시예 1과 동일하게 하여 에칭액을 제조하였다. 또한, 각 비교예에서 얻어진 에칭액을 이용하여, TEOS막 및 실리콘 질화막에 대한 에칭률, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 2에 나타내었다.
(비교예 3 내지 7)
비교예 3 내지 7에 있어서는, 표 1에 나타내는 바와 같이 불화수소 및 불화암모늄의 함유량을 변경하고, 수용성 중합체 대신에, 표 1에 나타내는 첨가제를 사용한 것 이외에는, 상기 실시예 1과 동일하게 하여 에칭액을 제조하였다. 또한, 각 비교예에서 얻어진 에칭액을 이용하여, TEOS막 및 실리콘 질화막에 대한 에칭률, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 2에 나타내었다.
Figure 112011091659590-pct00002
상기 표 2로부터도 명백한 바와 같이, 비교예 3 내지 7에 따른 에칭액에 첨가한 첨가제에서는, 실리콘 질화막에 대한 에칭률을 선택적으로 억제하여, 실리콘 질화막에 대한 실리콘 산화막의 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 크게 할 수 없었다.
한편, 실시예 1 내지 10에 따른 미세 가공 표면 처리제에서는, 수용성 중합체를 첨가함으로써, 실리콘 질화막에 대한 에칭률을 선택적으로 억제하고, 실리콘 질화막에 대한 실리콘 산화막의 에칭률의 선택비(실리콘 산화막/실리콘 질화막)가 커지는 것이 확인되었다.
(실시예 11)
불화수소(스텔라 케미파(주) 제조, 반도체용 고순도 등급, 농도 50 중량％) 20.0 중량부와, 염산(하야시 준야꾸 고교(주) 제조, 전자 공업 등급, 농도 36 중량％) 27.8 중량부와, 초순수 51.2 중량부를 혼합한 용액에, 수용성 중합체로서의 폴리아크릴아미드(농도 50 중량％, 중량 평균 분자량 10000) 1.0 중량부를 첨가하여 교반 혼합한 후, 혼합액을 25 ℃로 조온하고 3 시간 동안 정치하였다. 이에 따라, 불화수소 10 중량％, 염산 10 중량％, 폴리아크릴아미드 0.5 중량％의 에칭액(미세 가공 처리제)을 제조하였다.
다음으로, 실리콘 산화막으로서의 BPSG막, 및 실리콘 질화막에 대한 에칭률을 측정하였다. 또한, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 3에 나타내었다.
(실시예 12)
실시예 12에 있어서는, 표 3에 나타내는 바와 같이 폴리아크릴아미드의 함유량을 변경한 것 이외에는, 상기 실시예 11과 마찬가지로 하여 에칭액을 제조하였다. 또한, 본 실시예에서 얻어진 에칭액을 이용하여, BPSG막 및 실리콘 질화막에 대한 에칭률, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 3에 나타내었다.
(비교예 8)
비교예 8에 있어서는, 표 3에 나타내는 바와 같이 수용성 중합체를 첨가하지 않은 것 이외에는, 상기 실시예 12와 마찬가지로 하여 에칭액을 제조하였다. 또한, 본 비교예에서 얻어진 에칭액을 이용하여, BPSG막 및 실리콘 질화막에 대한 에칭률, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 3에 나타내었다.
Figure 112011091659590-pct00003
상기 표 3으로부터 명백한 바와 같이, 실시예 11 내지 12에 따른 에칭액에서는, 모두 수용성 중합체로서 폴리아크릴아미드를 첨가함으로써, 실리콘 질화막에 대한 에칭률을 선택적으로 억제하고, 실리콘 질화막에 대한 실리콘 산화막의 에칭률의 선택비(실리콘 산화막/실리콘 질화막)가 커지는 것이 확인되었다.
(실시예 13)
불화암모늄(스텔라 케미파(주) 제조, 반도체용 고순도 등급, 농도 40 중량％) 25.0 중량부와, 염산(하야시 준야꾸 고교(주) 제조, 전자 공업 등급, 농도 36 중량％) 27.8 중량부와, 초순수 45.2 중량부를 혼합한 용액에, 수용성 중합체로서의 폴리아크릴아미드(농도 50 중량％, 중량 평균 분자량 10000) 2.0 중량부를 첨가하여 교반 혼합한 후, 혼합액을 25 ℃로 조온하고 3 시간 동안 정치하였다. 이에 따라, 불화암모늄 10 중량％, 염산 10 중량％, 폴리아크릴아미드 1 중량％의 에칭액(미세 가공 처리제)을 제조하였다.
다음으로, 실리콘 산화막으로서 TEOS막, 및 실리콘 질화막에 대한 에칭률을 측정하였다. 또한, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 4에 나타내었다.
(비교예 9)
비교예 9에 있어서는, 표 4에 나타내는 바와 같이 수용성 중합체를 첨가하지 않은 것 이외에는, 상기 실시예 13과 마찬가지로 하여 에칭액을 제조하였다. 또한, 본 비교예에서 얻어진 에칭액을 이용하여, TEOS막 및 실리콘 질화막에 대한 에칭률, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 4에 나타내었다.
(실시예 14)
불화암모늄(스텔라 케미파(주) 제조, 반도체용 고순도 등급, 농도 40 중량％) 25.0 중량부와, 인산(키시다 가가꾸(주) 제조, 전자 공업 등급, 농도 85 중량％) 23.5 중량부와, 초순수 49.5 중량부를 혼합한 용액에, 수용성 중합체로서의 폴리아크릴아미드(농도 50 중량％, 중량 평균 분자량 10000) 2.0 중량부를 첨가하여 교반 혼합한 후, 혼합액을 25 ℃로 조온하고 3 시간 동안 정치하였다. 이에 따라, 불화암모늄 10 중량％, 인산 20 중량％, 폴리아크릴아미드 1 중량％의 에칭액(미세 가공 처리제)을 제조하였다.
다음으로, 실리콘 산화막으로서 TEOS막, 및 실리콘 질화막에 대한 에칭률을 측정하였다. 또한, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 4에 나타내었다.
(비교예 10)
비교예 10에 있어서는, 표 4에 나타낸 바와 같이, 수용성 중합체를 첨가하지 않은 것 이외에는, 상기 실시예 14와 마찬가지로 하여 에칭액을 제조하였다. 또한, 본 비교예에서 얻어진 에칭액을 이용하여, TEOS막 및 실리콘 질화막에 대한 에칭률, 에칭률의 선택비(실리콘 산화막/실리콘 질화막)를 평가하였다. 결과를 하기 표 4에 나타내었다.
Figure 112011091659590-pct00004
상기 표 4로부터 명백한 바와 같이, 실시예 13 내지 14에 따른 에칭액에서는, 모두 수용성 중합체로서 폴리아크릴아미드를 첨가함으로써, 실리콘 질화막에 대한 에칭률을 선택적으로 억제하고, 실리콘 질화막에 대한 실리콘 산화막의 에칭률의 선택비(실리콘 산화막/실리콘 질화막)가 커지는 것이 확인되었다.

Claims (16)

  1. (a) 0.01 내지 15 중량％의 불화수소 및 0.1 내지 40 중량％의 불화암모늄 중 적어도 어느 1종과,
    (b) 물과,
    (c) 0.001 내지 10 중량％의, 스티렌술폰산, 스티렌술폰산암모늄 및 스티렌술폰산에스테르로 이루어지는 군으로부터 선택되는 적어도 어느 1종의 수용성 중합체
    를 포함하는 것을 특징으로 하는, 적어도 실리콘 산화막 및 실리콘 질화막이 적층된 적층막을 미세 가공할 때 실리콘 산화막을 선택적으로 가공하는 가공 처리제.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 수용성 중합체의 중량 평균 분자량이 1000 내지 100만의 범위 내인 것을 특징으로 하는 가공 처리제.
  5. 제1항에 있어서, 실리콘 산화막에 대한 25 ℃에서의 에칭률이 1 내지 5000 nm/분의 범위 내인 것을 특징으로 하는 가공 처리제.
  6. 제1항에 있어서, 상기 가공 처리제가 계면활성제를 포함하는 것을 특징으로 하는 가공 처리제.
  7. 제6항에 있어서, 상기 계면활성제의 첨가량이 0.001 내지 0.1 중량％인 것을 특징으로 하는 가공 처리제.
  8. 제6항에 있어서, 상기 (a) 성분이 불화수소만으로 이루어지고, 상기 계면활성제가 폴리에틸렌글리콜알킬에테르, 폴리에틸렌글리콜알킬페닐에테르 및 폴리에틸렌글리콜 지방산 에스테르로 이루어지는 군으로부터 선택되는 적어도 어느 1종의 비이온 계면활성제인 것을 특징으로 하는 가공 처리제.
  9. 제6항에 있어서, 상기 (a) 성분이 불화수소 및 불화암모늄, 또는 불화암모늄만으로 이루어지고, 상기 계면활성제가 지방족 알코올, 지방족 카르복실산, 히드로플루오로알킬알코올, 히드로플루오로알킬카르복실산, 히드로플루오로알킬카르복실산의 염, 지방족 아민염 및 지방족 술폰산으로 이루어지는 군으로부터 선택되는 적어도 어느 1종인 것을 특징으로 하는 가공 처리제.
  10. 제1항에 있어서, 상기 (a) 성분에는 무기산이 포함되는 것을 특징으로 하는 가공 처리제.
  11. 제10항에 있어서, 상기 무기산의 첨가량이 0.01 내지 30 중량％인 것을 특징으로 하는 가공 처리제.
  12. 제1항에 있어서, 상기 (a) 성분에는 유기산이 포함되지 않는 것을 특징으로 하는 가공 처리제.
  13. 제1항에 기재된 가공 처리제를 이용하여, 적어도 실리콘 산화막 및 실리콘 질화막이 적층된 적층막을 미세 가공할 때 실리콘 산화막을 선택적으로 가공하는 것을 특징으로 하는 가공 처리 방법.
  14. 제13항에 있어서, 상기 실리콘 산화막은 자연 산화막, 열 실리콘 산화막, 비도핑 실리케이트 유리막, 인 도핑 실리케이트 유리막, 보론 도핑 실리케이트 유리막, 인 보론 도핑 실리케이트 유리막, TEOS막, 또는 불소 함유 실리콘 산화막 중 어느 것인 것을 특징으로 하는 가공 처리 방법.
  15. 제13항에 있어서, 상기 실리콘 질화막은 실리콘 질화막 또는 실리콘산 질화막인 것을 특징으로 하는 가공 처리 방법.
  16. 제13항에 있어서, 상기 가공 처리제는, 그의 액 온도를 5 내지 50 ℃의 범위 내에서 사용하는 것을 특징으로 하는 가공 처리 방법.
KR1020117027630A 2009-05-21 2009-05-21 미세 가공 처리제 및 미세 가공 처리 방법 KR101560433B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059370 WO2010134184A1 (ja) 2009-05-21 2009-05-21 微細加工処理剤、及び微細加工処理方法

Publications (2)

Publication Number Publication Date
KR20120018335A KR20120018335A (ko) 2012-03-02
KR101560433B1 true KR101560433B1 (ko) 2015-10-14

Family

ID=43125881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117027630A KR101560433B1 (ko) 2009-05-21 2009-05-21 미세 가공 처리제 및 미세 가공 처리 방법

Country Status (6)

Country Link
US (1) US8974685B2 (ko)
EP (1) EP2434536B1 (ko)
KR (1) KR101560433B1 (ko)
CN (1) CN102428547B (ko)
SG (1) SG176129A1 (ko)
WO (1) WO2010134184A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5894369B2 (ja) * 2011-02-03 2016-03-30 ステラケミファ株式会社 洗浄液及び洗浄方法
US8932486B2 (en) 2011-04-07 2015-01-13 Performance Indicator, Llc Persistent phosphors of alkaline earths modified by halides and 3d ions
JP5548224B2 (ja) * 2012-03-16 2014-07-16 富士フイルム株式会社 半導体基板製品の製造方法及びエッチング液
RU2524344C1 (ru) * 2013-05-22 2014-07-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Национальный исследовательский Томский государственный университет" Композиция для сухого травления пленок диоксида кремния в фотолитографическом процессе
WO2016096083A1 (en) * 2014-12-19 2016-06-23 Merck Patent Gmbh Agent for increasing etching rates
US10280082B2 (en) * 2016-10-04 2019-05-07 Honeywell International Inc. Process to recover hydrogen fluoride from hydrogen fluoride-polymer compositions
CN106587649B (zh) * 2016-12-31 2019-03-22 深圳迈辽技术转移中心有限公司 Tft玻璃基板薄化工艺预处理剂
CN106630658B (zh) * 2016-12-31 2018-11-20 江苏来德福汽车部件有限公司 液晶显示屏玻璃基板薄化工艺预处理组合物
CN107043219B (zh) * 2017-01-09 2019-10-22 天津美泰真空技术有限公司 一种tft玻璃蚀刻预处理液
CN113785382B (zh) * 2020-04-10 2023-10-27 株式会社日立高新技术 蚀刻方法
JP7107332B2 (ja) * 2020-06-02 2022-07-27 栗田工業株式会社 分離膜の洗浄方法
JP2022076460A (ja) * 2020-11-09 2022-05-19 ステラケミファ株式会社 微細加工処理剤、及び微細加工処理方法
KR20220126436A (ko) * 2021-03-09 2022-09-16 주식회사 이엔에프테크놀로지 디스플레이 기판용 식각액
CN114761519B (zh) * 2021-05-20 2023-06-30 斯泰拉化工公司 微细加工处理剂、和微细加工处理方法
JP7014477B1 (ja) * 2021-05-20 2022-02-01 ステラケミファ株式会社 微細加工処理剤、及び微細加工処理方法
CN115353886B (zh) * 2022-08-31 2023-08-25 湖北兴福电子材料股份有限公司 一种磷酸基蚀刻液及其配制方法
CN115799063A (zh) * 2023-01-31 2023-03-14 广州粤芯半导体技术有限公司 一种氧化物层的刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303305A (ja) * 2004-04-08 2005-10-27 Samsung Electronics Co Ltd Ｐａａ系のエッチング液、それを利用するエッチング方法及び結果物の構造

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19603572C1 (de) * 1996-02-01 1997-10-02 Sen Johann Gottler Polierflüssigkeit zum Säurepolieren von Glas, insbesondere Kristallglas, und deren Verwendung zum Säurepolieren von Glas
KR100246989B1 (ko) 1996-09-09 2000-03-15 김영환 반도체소자의 캐패시터 형성방법
JP3408090B2 (ja) * 1996-12-18 2003-05-19 ステラケミファ株式会社 エッチング剤
RU2121563C1 (ru) * 1998-02-27 1998-11-10 Мамедов Борис Абдулович Способ очистки каналов продуктивного пласта
KR100268421B1 (ko) 1998-04-18 2000-10-16 윤종용 커패시터 및 그의 제조 방법
DE19844102C2 (de) * 1998-09-25 2000-07-20 Siemens Ag Herstellverfahren für eine Halbleiterstruktur
US6670281B2 (en) 1998-12-30 2003-12-30 Honeywell International Inc. HF etching and oxide scale removal
JP3891768B2 (ja) 1999-12-28 2007-03-14 株式会社トクヤマ 残さ洗浄液
WO2002019406A1 (fr) * 2000-09-01 2002-03-07 Tokuyama Corporation Solution de nettoyage destinee a l'elimination de residus
JP2002134468A (ja) * 2000-10-26 2002-05-10 Daikin Ind Ltd 犠牲またはマスク酸化膜除去液
JP2003035963A (ja) 2001-07-24 2003-02-07 Kanto Chem Co Inc フォトレジスト残渣除去液組成物
KR100459707B1 (ko) 2002-03-21 2004-12-04 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR100481209B1 (ko) 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US20040194800A1 (en) * 2003-03-05 2004-10-07 Jeanne Chang Use of sulfonated polystyrene polymers in hard surface cleaners to provide easier cleaning benefit
JP4799843B2 (ja) 2003-10-17 2011-10-26 三星電子株式会社 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法
US20050118832A1 (en) 2003-12-01 2005-06-02 Korzenski Michael B. Removal of MEMS sacrificial layers using supercritical fluid/chemical formulations
JP2007513522A (ja) 2003-12-01 2007-05-24 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 超臨界流体／化学調合物を用いたｍｅｍｓ犠牲層の除去
KR100604853B1 (ko) 2004-05-15 2006-07-26 삼성전자주식회사 산화막 제거용 식각액 및 그 제조 방법과 반도체 소자의제조 방법
EP1880410A2 (en) * 2005-05-13 2008-01-23 Sachem, Inc. Selective wet etching of oxides

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303305A (ja) * 2004-04-08 2005-10-27 Samsung Electronics Co Ltd Ｐａａ系のエッチング液、それを利用するエッチング方法及び結果物の構造

Also Published As

Publication number Publication date
SG176129A1 (en) 2011-12-29
US20120056126A1 (en) 2012-03-08
US8974685B2 (en) 2015-03-10
WO2010134184A1 (ja) 2010-11-25
EP2434536B1 (en) 2019-03-13
KR20120018335A (ko) 2012-03-02
EP2434536A1 (en) 2012-03-28
CN102428547B (zh) 2014-12-10
EP2434536A4 (en) 2012-12-19
CN102428547A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
KR101560433B1 (ko) 미세 가공 처리제 및 미세 가공 처리 방법
JP5400528B2 (ja) 微細加工処理剤、及びそれを用いた微細加工処理方法
KR101097275B1 (ko) 실리콘질화막에 대한 고선택비 식각용 조성물
CN102484056B (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
US6833084B2 (en) Etching compositions
KR101294906B1 (ko) 반도체 소자 제조공정의 선택적 식각액
CN114891509A (zh) 一种高选择性的缓冲氧化物蚀刻液
JP5401647B2 (ja) 微細加工処理剤、及び微細加工処理方法
JP5279301B2 (ja) 微細加工処理剤、及び微細加工処理方法
KR100588812B1 (ko) 실리콘 산화막 에칭용 조성물 및 이를 이용한 실리콘산화막 에칭방법
TWI507508B (zh) Micro-processing agent, and micro-processing methods
KR20090012953A (ko) 반도체 소자용 식각액 및 이를 이용한 제조 방법
CN102640264B (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
KR20230097179A (ko) 미세 가공 처리제 및 미세 가공 처리 방법
KR20100137746A (ko) 실리콘산화막 기준, 실리콘질화막과 티타늄질화막의 선택적 식각방법에 관한 식각용액 제조방법
KR20090030702A (ko) 절연막 제거용 식각 조성물
CN116023945B (zh) 蚀刻液组合物、蚀刻液及其制备方法
KR20020033745A (ko) 불화수소산을 포함한 에칭액
CN116023945A (zh) 蚀刻液组合物、蚀刻液及其制备方法
KR20120061314A (ko) 식각액 조성물 및 이를 사용한 반도체 소자의 제조 방법
JP2010067982A (ja) エッチング液
KR20080031718A (ko) 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인식각 선택성이 향상된 식각용액

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 4