KR101523095B1 - 반도체 디바이스 - Google Patents
반도체 디바이스 Download PDFInfo
- Publication number
- KR101523095B1 KR101523095B1 KR1020080082530A KR20080082530A KR101523095B1 KR 101523095 B1 KR101523095 B1 KR 101523095B1 KR 1020080082530 A KR1020080082530 A KR 1020080082530A KR 20080082530 A KR20080082530 A KR 20080082530A KR 101523095 B1 KR101523095 B1 KR 101523095B1
- Authority
- KR
- South Korea
- Prior art keywords
- interconnect
- protection element
- esd protection
- connection terminal
- external connection
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 46
- 239000002184 metal Substances 0.000 abstract description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
외부 접속 단자와 내부 회로 영역 사이에 제공되는 정전기 방전 (ESD) 보호 소자를 포함하는 반도체 디바이스가 제공된다. 반도체 디바이스에서, 외부 접속 단자로부터 ESD 보호 소자로 연장하는 인터커넥트 (interconnect) 는 복수의 금속 인터커넥트 층을 포함하여 외부 접속 단자로부터 ESD 보호 소자로 연장하는 인터커넥트의 저항이 ESD 보호 소자로부터 내부 소자로 연장하는 인터커넥트의 저항보다 작게 된다. ESD 보호 소자로부터 내부 소자로 연장하는 인터커넥트는 외부 접속 단자로부터 ESD 보호 소자로 연장하는 인터커넥트에서 이용된 복수의 인터커넥트 층과 같거나 보다 적은 수의 금속 인터커넥트 층을 포함한다.
ESD, 반도체 디바이스, 정전기 방전, 오프 트랜지스터
Description
본 발명은 정전기 방전 (electrostatic discharge; ESD) 으로 인한 파손으로부터 내부 회로 영역에 형성된 내부 소자를 보호하기 위해, 외부 접속 단자와 내부 회로 영역 사이에 배치된 ESD 보호 소자를 갖는 반도체 디바이스에 관한 것이다.
MOS 트랜지스터를 포함하는 반도체 디바이스에서, 그 게이트 전위가 접지 전위 (Vss) 로 고정된, 오프-상태에서 제공되는 NMOS 트랜지스터인 오프 트랜지스터가 외부 접속을 위해 제공된 패드 (pad) 로부터 공급된 정전기로 인한 내부 회로의 파손을 방지하는 ESD 보호 소자로서 이용된다.
내부 소자의 ESD 파손을 피하기 위해, 정전기 펄스의 대부분을 가능한 많이 오프 트랜지스터로 드로잉하여, 내부 소자로의 정전기 펄스의 전파를 방지하는 것, 또는 내부 회로 소자로 통과하기 전에 빠르고 큰 정전기 펄스를 느리고 작은 신호로 변화시키는 것이 중요하다.
로직 회로와 같은 내부 회로를 형성하는 보통의 MOS 트랜지스터와는 상이하게 오프 트랜지스터는 정전기에 의해 생성된 많은 양의 전류를 한번에 흘려보내야 하기 때문에, 많은 경우에 약 수 백 마이크로미터의 큰 폭 (폭 W) 이 트랜지스터에 대해 요구된다.
따라서, 오프 트랜지스터는 종종 복수의 드레인 영역, 소스 영역, 및 게이트 전극을 콤브 형상 (comb shape) 으로 결합시킴으로써 획득되는 형태를 취한다. 그러나, 복수의 트랜지스터가 결합된 구조는 ESD 보호를 위해 전체 NMOS 트랜지스터를 균일하게 동작시키는 것을 어렵게 한다. 예를 들어, 외부 접속 단자에 더 근접한 부분에서의 전류 집중 발생은 오프 트랜지스터가 원래 ESD 보호 기능을 충분히 보여주지 못하고 파손되게 한다.
대응책으로서, 외부 접속 단자로부터의 거리가 더 길어짐에 따라, 드레인 영역에 형성된 컨택 홀 (contact hole) 과 게이트 전극 사이의 거리가 더 작아져 트랜지스터의 동작을 가속화시키는 방법이 제공된다 (예를 들어, JP 7-45829 A 의 도 2 참조).
그러나, 폭 W 가 오프 트랜지스터의 균일한 동작을 위해 더욱 작아지는 경우, 보호 기능은 충분히 달성되지 못한다. 또한, JP 7-45829 A 에서, 드레인 영역에서 컨택과 게이트 전극 사이의 거리가 조정되어, 이에 의해 트랜지스터 동작 속도를 국부적으로 조정한다. 그러나 이 방법은 드레인 영역의 폭에서의 감소에 따라 소망하는 컨택 위치가 보장될 수 없고, 최근에 내화 금속 (refractory metal) 을 포함하는 인터커넥트를 통해 인터커넥트 저항이 낮아져 와서, 이에 의해 서지 (surge) 의 전파 속도를 가속하여, 트랜지스터 동작 속도가 컨택과 게이트 전극 사이의 거리에 의해서만은 조정될 수 없는 경우를 유발하고, 또한 트랜지스터에 대한 인터커넥트가 트랜지스터의 폭 방향에 대해 수직 방향으로부터 도입되는 경우에 이 방법을 적용하기가 어렵다는 문제를 갖는다. 또한, JP 7-45829 A 에서는, 정전기 펄스의 대부분을 가능한 많이 오프 트랜지스터로 드로잉하여 내부 소자로의 정전기 펄스의 전파를 방지하는 방법, 또는 내부 소자의 ESD 파손을 피하기 위해 내부 소자를 통과하기 전에 빠르고 큰 정전기 펄스를 느리고 작은 신호로 변화시키는 방법이 개시되지 않는다.
전술한 문제를 해결하기 위해, 본 발명에 따른 반도체 디바이스가 다음과 같이 구성된다.
본 발명은, 내부 회로 영역에서 형성된 내부 소자, 정전기 방전으로 인한 파 손으로부터 내부 소자를 보호하기 위해 외부 접속 단자와 내부 회로 영역 사이에 형성된 정전기 방전 보호 소자; 외부 접속 단자로부터 정전기 방전 보호 소자로 연장되는 인터커넥트; 및 정전기 방전 보호 소자로부터 내부 소자로 연장되는 인터커넥트를 포함하며, 외부 접속 단자로부터 정전기 방전 보호 소자로 연장되는 인터커넥트의 저항은 정전기 방전 보호 소자로부터 내부 소자로 연장되는 인터커넥트의 저항보다 작은, 반도체 디바이스를 제공한다.
전술한 바와 같이, 본 발명에 따르면, 내부 소자의 ESD 파손을 피하기 위해, 정전기 펄스의 대부분을 가능한 많이 오프 트랜지스터로 드로잉하여 정전기 펄스의 내부 소자로의 전파를 방지하는 것, 또는 내부 소자를 통과하기 전에 빠르고 큰 정전기 펄스를 느리고 작은 신호로 변화시키는 것이 가능하다. 그 결과, 충분한 ESD 보호 기능을 획득할 수 있는 ESD 보호 소자를 포함하는 반도체 디바이스가 획득될 수 있다.
제 1 실시형태
도 1 은 외부 접속 단자, ESD 보호 소자, 및 내부 소자가 접속되는, 본 발명에 따른 반도체 디바이스의 개략적인 회로도이다.
외부 접속 단자 (801) 및 ESD 보호 소자로서 ESD 보호용 NMOS 트랜지스터 (710) 는 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 을 통해 서로 접속된다. ESD 보호용 NMOS 트랜지스터 (710) 및 내부 소자 (990) 는 ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 을 통해 서로 접속된다.
또한, 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 의 저항은 ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 의 저항보다 작도록 구성된다.
그 결과, 정전기 펄스 및 ESD 의 서지는 ESD 보호 소자로 우선적으로 드로잉되고, 빠르고 큰 정전기 펄스는 그대로 내부 소자로 전파되지는 않고, 전달 전에 느리고 작은 신호로 변화된다.
도 1 은, 접지 전위로 고정된 게이트 전위를 가지며 ESD 보호 소자로서 작용하는 NMOS 트랜지스터, 및 외부 접속 단자로부터 인터커넥트에 접속된 게이트 전극을 갖는 MOS 트랜지스터인 내부 소자가 이용된 입력 단자의 일부분의 예를 도시한다. 내부 소자로서 작용하는 MOS 트랜지스터의 드레인 영역이 외부 접속 단자로 접속되는 출력 단자의 경우에도 유사한 효과가 획득될 수 있다. 또한, ESD 보호 소자로서 NMOS 트랜지스터 이외에 다이오드 등을 이용하는 경우, 또는 MOS 트랜지스터 대신 내부 소자로서 또 다른 소자를 이용하는 경우에도, 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 의 저항은 ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 의 저항보다 작도록 구성되어, 이에 의해 유사한 효과가 획득될 수 있다.
제 2 실시형태
도 2 는 본 발명의 또 다른 실시형태에 따른 반도체 디바이스를 도시하는 개 략적인 단면도이다.
p-타입 실리콘 기판 (101) 상에, n-타입의 헤비 도핑된 (heavily doped) 불순 영역을 포함하는 소스 영역 (201) 및 드레인 영역 (202) 이 형성된다. 소스 영역 (201) 과 드레인 영역 (202) 사이에 위치한 p-타입 실리콘 기판 (101) 상에, 게이트 전극 (204) 이 실리콘 산화막과 같은 절연막으로 형성된 게이트 절연막 (203) 을 통해 배열되어, 이에 의해 ESD 보호용 NMOS 트랜지스터 (710) 가 형성된다. 여기서, 소스 영역 (201) 및 게이트 전극 (204) 은 접지 전위에서 고정되어 소위 오프 트랜지스터라 칭하는 형태를 취한다.
또한, 내화 금속을 포함하는 알루미늄 등으로 형성된 제 1 금속 인터커넥트 (310) 는 제 1 절연막 (410) 을 통해 소스 영역 (201), 드레인 영역 (202), 및 게이트 전극 (204) 상에 형성된다.
다수의 컨택 홀 (510) 이 드레인 영역 (202) 상에 형성된 제 1 절연막 (410) 에 제공되어, 제 1 금속 인터커넥트 (310) 와 드레인 영역 (202) 을 전기적으로 접속시킨다. 여기서, 드레인 영역 (202) 상에 형성된 컨택 홀 (510) 은 실질적으로 드레인 영역 (202) 의 전체 표면에 걸쳐 배열되도록 광범위하게 분포된다. 이것은 ESD 보호용 NMOS 트랜지스터 (710) 가 ESD 서지를 수신하고 바이폴라 동작을 통해 전류를 방출하는 기능을 달성하는 경우, 한쪽 부분에서 기능의 발생이 방지되기 때문이다.
보호 기능을 달성하기 위해 ESD 보호용 NMOS 트랜지스터 (710) 에 대해 대량의 전류의 관리가 요구되기 때문에, ESD 보호용 NMOS 트랜지스터 (710) 는 큰 채널 폭 W 을 갖도록 설계된다. 그러나, 예를 들어, 컨택 홀 (510) 의 국부적인 배열은 큰 채널 폭의 전체적 이용을 방해하고, 부분적인 영역에서만 동작하게 하여, 대량의 전류의 국부적인 집중에 의해 파손을 일으키고, 그 결과 소망하는 ESD 방지가 발휘될 수 없다.
드레인 영역 (202) 의 실질적으로 전체 표면에 걸쳐 형성된 다수의 컨택 홀 (510) 의 광범위한 분포 및 배열은, 인입되는 정전기 펄스에 대항하여 ESD 보호용 NMOS 트랜지스터 (710) 의 균일하고 전체적인 동작을 가능하게 하여, 전체 채널 폭을 통해 정전기 펄스의 효과적인 관리 (방출) 를 허용한다.
다음으로, 드레인 영역 (202) 상에 배치된 부분에 형성된 제 1 금속 인터커넥트 (310) 상에, 외부 접속 단자 (801) 영역, 및 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910), 내화 금속을 포함하는 알루미늄 등으로 형성된 제 2 금속 인터커넥트 (320) 가 제 2 절연막 (420) 을 통해 형성된다.
제 1 비아-홀 (via-hole; 520) 은 드레인 영역 (202) 및 외부 접속 단자 (801) 영역 상에 위치한 부분에 형성된 제 2 절연막 (420) 에서 형성되고, 제 2 절연막 (420) 은 제 1 금속 인터커넥트 (310) 상에 형성된다. 제 1 금속 인터커넥트 (310) 와 제 2 금속 인터커넥트 (320) 는 제 1 비아-홀 (520) 을 통해 접속된다.
또한, 내화 금속을 포함하는 알루미늄 등으로 형성된 제 3 금속 인터커넥트 (330) 는 제 3 절연막 (430) 을 통해 제 2 금속 인터커넥트 (320) 상에 형성된다. 드레인 영역 (202) 및 외부 접속 단자 (801) 영역에 위치한 부분에서, 제 2 비 아-홀 (530) 이 제 2 금속 인터커넥트 (320) 상에 형성된 제 3 절연막 (430) 에 형성된다. 제 2 금속 인터커넥트 (320) 및 제 3 금속 인터커넥트 (330) 는 제 2 비아-홀 (530) 을 통해 서로 접속된다.
최상위 층의 금속 인터커넥트가 되는 제 3 금속 인터커넥트 (330) 는, 중간 층이 되는 제 1 금속 인터커넥트 (310) 및 제 2 금속 인터커넥트 (320) 에 비해 에칭과 같은 제조 공정에 대해 더 높은 마진을 갖기 때문에, 막 두께가 두꺼워질 수 있다. 따라서, 제 3 금속 인터커넥트 (330) 는 더 낮은 저항을 갖는 인터커넥트로서 효과적으로 이용될 수 있다.
제 3 금속 인터커넥트 (330) 및 제 3 절연막 (430) 은 외부 접속 단자 (801) 영역을 제외하고 실리콘 질화막 등으로 형성된 보호막 (440) 으로 커버된다.
전술한 바와 같이, 제 1 금속 인터커넥트 (310), 제 2 금속 인터커넥트 (320), 및 제 3 금속 인터커넥트 (330) 는 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 및 ESD 보호용 NMOS 트랜지스터 (710) 의 드레인 영역 (202) 상에 형성되어, 외부 접속 단자 (801) 와 ESD 보호용 NMOS 트랜지스터 (710) 의 드레인 영역 (202) 을 접속시킨다.
이러한 경우, 제 1 금속 인터커넥트 (310), 제 2 금속 인터커넥트 (320), 및 제 3 금속 인터커넥트 (330) 는 상부로부터 관측시, 동일한 패턴으로 적층 (laminated) 되도록 형성된다. 제 1 금속 인터커넥트 (310), 제 2 금속 인터커넥트 (320), 및 제 3 금속 인터커넥트 (330) 각각은 추가적인 영역을 필요로 하지 않고 외부 접속 단자 (801) 와 ESD 보호용 NMOS 트랜지스터 (710) 의 드레인 영역 (202) 을 접속시킬 수 있다.
전술한 바와 같이, 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 에서, 복수의 금속 인터커넥트 층을 효과적이고 최상으로 이용함으로써 더 낮은 저항이 획득된다.
반면에, ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 에서, ESD 보호용 NMOS 트랜지스터 (710) 로부터 내부 소자 (미도시) 로의 인터커넥트는 제 1 금속 인터커넥트 (310) 로만 형성된다. 인터커넥트 영역 (920) 은 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 보다 큰 저항을 갖는다.
전술한 바와 같이, 도 2 에 도시된 본 발명의 일 실시형태에서, 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 의 저항은 ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 의 저항보다 작도록 구성된다. 따라서, ESD 의 서지 또는 정전기 펄스를 우선적으로 ESD 보호 소자로 드로잉하여, 빠르고 큰 정전기 펄스를 그대로 내부 소자로 확산되게 하지 않으면서 빠르고 큰 정전기 펄스를 전달될 느리고 작은 신호로 변화시키는 것이 가능하다.
도 2 의 본 발명의 실시형태는, 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 이 인터커넥트를 위해 3 개의 금속 인터커넥트 층을 이용하고, ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 이 인터커넥트를 위해 1 개의 금속 층을 이용하는 예를 도시한다. 그러나, 금속 층의 수는 이들 층의 수로 제한되지 않는다. 외부 접속 단자와 ESD 보호 소자 사 이에 형성된 인터커넥트 영역 (910) 은 복수의 금속 인터커넥트 층으로 형성되기만 하면 될 수도 있다. ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 은 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 을 위해 이용된 복수의 금속 인터커넥트와 같거나 보다 적은 수의 금속 인터커넥트 층으로 형성되기만 하면 될 수도 있다.
반도체 기판으로서 p-타입 실리콘 기판 (101) 이 이용된 예가 개시되었지만, n-타입 실리콘 기판이 p-타입 실리콘 기판 (101) 대신에 이용될 수도 있고, p-웰 (p-well) 영역이 그 위에 제공되어 p-웰 영역에서 ESD 보호용 NMOS 트랜지스터 (710) 를 형성할 수도 있다.
제 1 금속 인터커넥트 (310) 와 제 2 금속 인터커넥트 (320) 를 접속시키는 제 1 비아-홀 (520), 및 제 2 금속 인터커넥트 (320) 와 제 3 금속 인터커넥트 (330) 를 접속시키는 제 2 비아-홀 (530) 은 ESD 보호용 NMOS 트랜지스터 (710) 의 드레인 영역 (202) 및 외부 접속 단자 (801) 영역의 상부에만 배열되는 예가 개시되었다. 이에 부가하여, 제 1 비아-홀 (520) 및 제 2 비아-홀 (530) 은 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 에서 적절히 세팅되어 제 1 금속 인터커넥트 (310), 제 2 금속 인터커넥트 (320), 및 제 3 금속 인터커넥트 (330) 사이에서 전기적 접속을 달성할 수도 있다.
또한, 도 1 및 도 2 에서 도시된 본 발명의 실시형태에서는, 외부 접속 단자와 ESD 보호 소자 사이에 형성된 인터커넥트 영역 (910) 의 금속 인터커넥트가 저항을 더 낮추도록 복수의 층으로 되어, 그 결과 이 저항은 ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 의 저항보다 비교적 작게 되는 예가 개시되었다. ESD 보호 소자를 포함하는 반도체에서, 외부 접속 단자로부터 ESD 보호 소자로 연장되는 인터커넥트의 저항을 ESD 보호 소자로부터 내부 소자로 연장되는 인터커넥트의 저항보다 작게 하기 위해, ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 에 추가적인 저항을 제공하거나, ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 의 인터커넥트의 폭을 훨씬 좁게 하여 ESD 보호 소자와 내부 소자 사이에 형성된 인터커넥트 영역 (920) 의 저항을 증가시킴으로써, 외부 접속 단자로부터 ESD 보호 소자로 연장되는 인터커넥트의 저항을 ESD 보호 소자로부터 내부 소자로 연장되는 인터커넥트의 저항보다 비교적 작게하는 것이 가능하다.
전술한 바와 같이, 본 발명에 따른 반도체 디바이스에서, 외부 접속 단자로부터 ESD 보호 소자로 연장되는 인터커넥트의 저항은 ESD 보호 소자로부터 내부 소자로 연장되는 인터커넥트의 저항보다 작게 되도록 구성된다. 그 결과, 정전기 펄스 및 ESD 의 서지는 ESD 보호 소자로 우선적으로 드로잉되어, 빠르고 큰 정전기 펄스는 그대로 내부 소자로 확산되지 않고 내부 소자로 전달될 느리고 작은 신호로 변화된다. 따라서, 충분한 ESD 보호 기능을 달성할 수 있는 ESD 보호 소자를 포함하는 반도체 디바이스가 획득될 수 있다.
도 1 은 외부 접속 단자, ESD 보호 소자, 및 내부 소자가 접속되는 본 발명에 따른 반도체 디바이스의 개략적인 회로도이다.
도 2 는 본 발명의 일 실시형태에 따른 반도체 디바이스를 도시하는 개략적인 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
101 : p-타입 실리콘 기판 201 : 소스영역
202 : 드레인 영역 204 : 게이트 영역
310 : 제 1 금속 인터커넥트 320 : 제 2 금속 인터커넥트
330 : 제 3 금속 인터커넥트 510 : 컨택 홀
520 : 제 1 비아-홀 530 : 제 2 비아-홀
801 : 외부 접속 단자 990 : 내부 소자
910, 920 : 인터커넥트 영역
Claims (6)
- 내부 회로 영역에 배치되는 내부 소자;상기 내부 소자를 정전기 방전으로 인한 파손으로부터 보호하기 위해, 외부 접속 단자와 상기 내부 회로 영역 사이에 배치되는 정전기 방전 보호 소자;상기 외부 접속 단자로부터 상기 정전기 방전 보호 소자로 연장되는 제 1 인터커넥트 (interconnect); 및상기 정전기 방전 보호 소자로부터 상기 내부 소자로 연장되는 제 2 인터커넥트를 포함하며,상기 제 1 인터커넥트의 저항은 상기 제 2 인터커넥트의 저항보다 작고,상기 정전기 방전 보호 소자는, 게이트 전위가 접지 전위로 고정되고 상기 외부 접속 단자로부터 이격되어 배치된 NMOS 트랜지스터를 포함하며,상기 제 1 인터커넥트는 적층된 복수의 인터커넥트 층을 포함하고,상기 NMOS 트랜지스터의 드레인 영역에는 전체 표면에 걸쳐 상기 복수의 인터커넥트 층이 배열되며, 상기 드레인 영역과 상기 복수의 인터커넥트 층은 컨택 홀 (contact hole) 및 비아-홀 (via-hole) 을 통해 서로 전기적으로 접속되고,상기 제 2 인터커넥트는 상기 복수의 인터커넥트 층 중 가장 하부의 인터커넥트 층을 포함하는 것을 특징으로 하는, 반도체 디바이스.
- 삭제
- 제 1 항에 있어서,상기 제 1 인터커넥트는 복수의 인터커넥트 층을 포함하고,상기 제 2 인터커넥트는 상기 제 1 인터커넥트를 위해 이용된 복수의 인터커넥트 층과 같거나 보다 적은 수의 인터커넥트 층을 포함하는, 반도체 디바이스.
- 제 1 항에 있어서,오직 상기 제 1 인터커넥트, 또는 상기 제 1 인터커넥트와 상기 제 2 인터커넥트 모두는, 상부에서 관측시 동일한 패턴하에 적층된 (laminated) 복수의 인터커넥트 층을 포함하는, 반도체 디바이스.
- 제 1 항에 있어서,상기 제 1 인터커넥트 및 상기 제 2 인터커넥트는 내화 금속 (refractory metal) 을 포함한 금속 재료를 포함하는, 반도체 디바이스.
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007216583A JP5226260B2 (ja) | 2007-08-23 | 2007-08-23 | 半導体装置 |
| JPJP-P-2007-00216583 | 2007-08-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090020528A KR20090020528A (ko) | 2009-02-26 |
| KR101523095B1 true KR101523095B1 (ko) | 2015-05-26 |
Family
ID=40381367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080082530A KR101523095B1 (ko) | 2007-08-23 | 2008-08-22 | 반도체 디바이스 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7893497B2 (ko) |
| JP (1) | JP5226260B2 (ko) |
| KR (1) | KR101523095B1 (ko) |
| CN (1) | CN101373768A (ko) |
| TW (1) | TWI429057B (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PT103601B (pt) * | 2006-11-09 | 2008-10-14 | Biosurfit Sa | Dispositivo de detecção baseado no efeito de ressonância de plasmão de superfície |
| GB2464721C (en) | 2008-10-23 | 2013-08-14 | Biosurfit Sa | Jet deflection device |
| GB2466644B (en) | 2008-12-30 | 2011-05-11 | Biosurfit Sa | Liquid handling |
| JP2011071329A (ja) * | 2009-09-25 | 2011-04-07 | Seiko Instruments Inc | 半導体装置 |
| JP5546191B2 (ja) * | 2009-09-25 | 2014-07-09 | セイコーインスツル株式会社 | 半導体装置 |
| JP5585366B2 (ja) * | 2009-10-22 | 2014-09-10 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| GB2476474B (en) | 2009-12-22 | 2012-03-28 | Biosurfit Sa | Surface plasmon resonance detection system |
| GB2479139A (en) | 2010-03-29 | 2011-10-05 | Biosurfit Sa | A liquid distribution and metering device |
| US9159825B2 (en) | 2010-10-12 | 2015-10-13 | Silanna Semiconductor U.S.A., Inc. | Double-sided vertical semiconductor device with thinned substrate |
| WO2012051133A2 (en) | 2010-10-12 | 2012-04-19 | Io Semiconductor, Inc. | Vertical semiconductor device with thinned substrate |
| US9933348B2 (en) | 2011-12-08 | 2018-04-03 | Biosurfit, S.A. | Sequential aliqoting and determination of an indicator of sedimentation rate |
| JP2014011176A (ja) * | 2012-06-27 | 2014-01-20 | Canon Inc | 半導体装置の製造方法 |
| CN103943679A (zh) * | 2013-01-23 | 2014-07-23 | 旺宏电子股份有限公司 | 用于电流控制的半导体装置及其制造方法 |
| US9478507B2 (en) | 2013-03-27 | 2016-10-25 | Qualcomm Incorporated | Integrated circuit assembly with faraday cage |
| US9466536B2 (en) | 2013-03-27 | 2016-10-11 | Qualcomm Incorporated | Semiconductor-on-insulator integrated circuit with back side gate |
| US8748245B1 (en) * | 2013-03-27 | 2014-06-10 | Io Semiconductor, Inc. | Semiconductor-on-insulator integrated circuit with interconnect below the insulator |
| JP6624912B2 (ja) * | 2015-02-05 | 2019-12-25 | エイブリック株式会社 | 半導体装置 |
| JP6514949B2 (ja) * | 2015-04-23 | 2019-05-15 | 日立オートモティブシステムズ株式会社 | オンチップノイズ保護回路を有する半導体チップ |
| CN108269776A (zh) * | 2016-12-30 | 2018-07-10 | 应广科技股份有限公司 | 焊垫下电路结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170929A (ja) * | 2000-11-29 | 2002-06-14 | Fujitsu Ltd | 半導体装置 |
| KR100424172B1 (ko) * | 2001-06-29 | 2004-03-24 | 주식회사 하이닉스반도체 | 정전기 보호장치가 구비된 반도체 장치의 제조방법 |
| US20050023692A1 (en) * | 2003-06-23 | 2005-02-03 | Takashi Matsunaga | Semiconductor apparatus including a radiator for diffusing the heat generated therein |
| US7019366B1 (en) * | 2004-01-14 | 2006-03-28 | Fasl Llc | Electrostatic discharge performance of a silicon structure and efficient use of area with electrostatic discharge protective device under the pad approach and adjustment of via configuration thereto to control drain junction resistance |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745829A (ja) | 1993-07-28 | 1995-02-14 | Ricoh Co Ltd | 半導体集積回路装置 |
| JP3482272B2 (ja) * | 1995-04-27 | 2003-12-22 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| US5789783A (en) * | 1996-04-02 | 1998-08-04 | Lsi Logic Corporation | Multilevel metallization structure for integrated circuit I/O lines for increased current capacity and ESD protection |
| US6157065A (en) * | 1999-01-14 | 2000-12-05 | United Microelectronics Corp. | Electrostatic discharge protective circuit under conductive pad |
| KR100393220B1 (ko) * | 2001-03-23 | 2003-07-31 | 삼성전자주식회사 | Ｅｓｄ 보호용 반도체 장치 |
| US6657836B2 (en) * | 2001-12-18 | 2003-12-02 | Koninklijke Philips Electronics N.V. | Polarity reversal tolerant electrical circuit for ESD protection |
| US6762466B2 (en) * | 2002-04-11 | 2004-07-13 | United Microelectronics Corp. | Circuit structure for connecting bonding pad and ESD protection circuit |
| JP2006019511A (ja) * | 2004-07-01 | 2006-01-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7646063B1 (en) * | 2005-06-15 | 2010-01-12 | Pmc-Sierra, Inc. | Compact CMOS ESD layout techniques with either fully segmented salicide ballasting (FSSB) in the source and/or drain regions |
| US7397089B2 (en) * | 2005-08-10 | 2008-07-08 | Skyworks Solutions, Inc. | ESD protection structure using contact-via chains as ballast resistors |
| US7473999B2 (en) * | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
| JP2007103809A (ja) * | 2005-10-07 | 2007-04-19 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US20080173945A1 (en) * | 2007-01-22 | 2008-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection scheme for semiconductor devices having dummy pads |
-
2007
- 2007-08-23 JP JP2007216583A patent/JP5226260B2/ja active Active
-
2008
- 2008-08-15 US US12/192,431 patent/US7893497B2/en active Active
- 2008-08-18 TW TW097131423A patent/TWI429057B/zh active
- 2008-08-22 KR KR1020080082530A patent/KR101523095B1/ko active IP Right Grant
- 2008-08-22 CN CNA2008102136833A patent/CN101373768A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002170929A (ja) * | 2000-11-29 | 2002-06-14 | Fujitsu Ltd | 半導体装置 |
| KR100424172B1 (ko) * | 2001-06-29 | 2004-03-24 | 주식회사 하이닉스반도체 | 정전기 보호장치가 구비된 반도체 장치의 제조방법 |
| US20050023692A1 (en) * | 2003-06-23 | 2005-02-03 | Takashi Matsunaga | Semiconductor apparatus including a radiator for diffusing the heat generated therein |
| US7019366B1 (en) * | 2004-01-14 | 2006-03-28 | Fasl Llc | Electrostatic discharge performance of a silicon structure and efficient use of area with electrostatic discharge protective device under the pad approach and adjustment of via configuration thereto to control drain junction resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101373768A (zh) | 2009-02-25 |
| JP2009049331A (ja) | 2009-03-05 |
| KR20090020528A (ko) | 2009-02-26 |
| JP5226260B2 (ja) | 2013-07-03 |
| TWI429057B (zh) | 2014-03-01 |
| TW200931637A (en) | 2009-07-16 |
| US7893497B2 (en) | 2011-02-22 |
| US20090050969A1 (en) | 2009-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101523095B1 (ko) | 반도체 디바이스 | |
| JP4854934B2 (ja) | 静電気放電保護素子 | |
| KR100642651B1 (ko) | 정전기 방전용 실리콘 제어 정류기 | |
| US20080135940A1 (en) | Semiconductor Device | |
| JP2006523965A (ja) | シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ） | |
| KR101758911B1 (ko) | 반도체 장치 | |
| KR20090020532A (ko) | 반도체 디바이스 | |
| US20050285198A1 (en) | High voltage device and high voltage device for electrostatic discharge protection circuit | |
| US7196377B2 (en) | MOS type semiconductor device having electrostatic discharge protection arrangement | |
| KR100260982B1 (ko) | 반도체 장치 | |
| JP5511395B2 (ja) | 半導体装置 | |
| US6833568B2 (en) | Geometry-controllable design blocks of MOS transistors for improved ESD protection | |
| KR101489003B1 (ko) | 반도체 장치 | |
| JP2007019413A (ja) | 保護回路用半導体装置 | |
| JP5297495B2 (ja) | 静電気放電保護素子 | |
| US7843009B2 (en) | Electrostatic discharge protection device for an integrated circuit | |
| KR20070074036A (ko) | 균일하게 턴온되는 멀티 핑거 구조의 게이트가 접지된엔모스로 이루어진 정전기 방전 보호회로 | |
| JP5085045B2 (ja) | 半導体装置 | |
| US6534834B1 (en) | Polysilicon bounded snapback device | |
| US20020060345A1 (en) | Esd protection circuit triggered by low voltage | |
| KR100612948B1 (ko) | 낮은 항복전압을 갖는 정전기 보호회로의 트랜지스터 | |
| KR20070058165A (ko) | 반도체 장치의 정전 방전 보호 소자 | |
| KR100650625B1 (ko) | 정전기 방전 방지 소자 | |
| JP2011192842A (ja) | 半導体装置 | |
| KR100645069B1 (ko) | 정전기 방전 보호 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180503 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190503 Year of fee payment: 5 |