CN103943679A - 用于电流控制的半导体装置及其制造方法 - Google Patents

用于电流控制的半导体装置及其制造方法 Download PDF

Info

Publication number
CN103943679A
CN103943679A CN201310024404.XA CN201310024404A CN103943679A CN 103943679 A CN103943679 A CN 103943679A CN 201310024404 A CN201310024404 A CN 201310024404A CN 103943679 A CN103943679 A CN 103943679A
Authority
CN
China
Prior art keywords
approximately
grid
contact
layer
coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310024404.XA
Other languages
English (en)
Inventor
谢国宏
谢孟宪
黄胤富
钟淼钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CN201310024404.XA priority Critical patent/CN103943679A/zh
Publication of CN103943679A publication Critical patent/CN103943679A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种用于电流控制的半导体装置及其制造方法，该半导体装置包括：其中延伸自该源极接点的一第一金属层的一部分、延伸自该源极接点的一第二金属层的一部分、延伸自该漏极接点的该第一金属层的一部分、以及延伸自该漏极接点的该第二金属层的一部分的至少一个，配置位于栅极的一部分或甚至全部之上。本发明亦提供一种制造及使用这种半导体装置的方法。

Description

用于电流控制的半导体装置及其制造方法
技术领域
本发明是一般关于一种半导体装置。特别地，本发明是关于一种金属氧化物半导体装置，以及一种具有可改变电流能力的金属氧化物半导体的制造方法。
背景技术
图1A中显示一种已知金属氧化物半导体(MOS)晶体管的截面图。此种示范性代表的MOS晶体管1是沉积在一衬底上(未显示于图内)。通常，一MOS晶体管包括一源极区10、一漏极区20、一栅极区30、以及一通道区40。该源极区10具有延伸自金属-1层(M1层)60的一源极接点70，以及该漏极区20具有延伸自金属层-1(M1层)62的一漏极接点80。该栅极区30是由一栅极90所定义，例如，一多晶硅栅极沉积于一场金属氧化物层100上，其是作为一栅极绝缘层。一源极侧的n+型阱110以及一漏极侧的n+型阱120是同时被注入于在该源极接点70与该漏极接点80下方的该衬底内。如图1A及图1B的示范性的MOS半导体1，显示一p型阱(p well)130注入，可用来调节半导体门限电压、避免击穿电压崩溃、以及一n型阱(n well)140通道。
该衬底可以是用来作为n-通道MOS(n-channel MOS，nMOS)晶体管的一p型衬底或p型背栅极衬底；或者是用来作为p-通道MOS(p-channelMOS，pMOS)晶体管的n型衬底或n型背栅极衬底。在pMOS中的作用载子是在通道区40中于源极接点70及漏极接点80之间迁移的空穴，而在nMOS中的作用载子是在通道区40中于源极接点70及漏极接点80之间迁移的电子。
图1B中显示一种原则上如图1A的MOS晶体管的截面图，但额外显示一金属-2层(M2层)50及52。
MOS晶体管依据端子电压而具有三种操作模式。图2表示MOS晶体管端子电压Vg(栅极端子电压)、Vs(源极端子电压)、以及Vd(漏极端子电压)。例如，当于栅极与源极间的偏压Vgs低于该晶体管的门限电压时，nMOS处在一切断模式中操作。原则上，在切断模式中。无通道发展且通道区40中的电流Ids为0。
当偏压Vgs高于门限电压Vth且只要是通道电压Vds未高于饱和电压时，nMOS处在一线性模式下操作。典型地，饱和电压被定义为该偏压Vgs减该门限电压。当nMOS处在线性模式中，电流Ids随着通道电压Vds增加。最后，当通道电压Vds高于饱和电压Vds，sat，通道夹止且电流饱和，当nMOS晶体管处于饱和模式中，Ids则与Vds无关。
该MOS晶体管的一项缺点，是不具备对于必须要控制Ids电流值而无必须要重新设计例如图1A或图1B所示CMOS装置的结构的能力。例如，无意对其作出局限，一MOS晶体管的电流可依半导体的任何一区中掺杂物种类及掺杂程度、介电厚度、及介电材料而不同。此技艺领域仍存有需要：在一既有的MOS晶体管设计中可实现较易调整电流，而无需实质改变该MOS装置的设计。
发明内容
因此，提供本发明的实施例，其可提供一种具有可改变电流能力的半导体。
本发明的一方面是提供一种半导体装置，包括一源极区及一直径地对置的漏极区，该源极区具有一源极接点，且该漏极区具有一漏极接点、一栅极区，设置于该源极区与该漏极区之间，该栅极区具有一栅极、以及一或多个金属层，其中任何该一或多个金属层的一部分位于该栅极的至少一部分之上。本发明的具体内容中，任何该一或多个金属层的另一部分位于该栅极的至少另一部分之上。在本发明的特定具体内容中，该第一及第二部分可以至少一部分包含该栅极的一相同部分；然而在本发明的另一具体内容，该第一及第二部分不包含该栅极的一相同部分。
根据本发明的一具体内容，其中该栅极被该部分所覆盖的一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。在本发明的特定具体内容中，该栅极被该另一部分所覆盖的另一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。
本发明的一具体内容是涉及一种半导体装置，包括一源极区及一直径地对置的漏极区，该源极区具有一源极接点，且该漏极区具有一漏极接点、一栅极区，设置于该源极区与该漏极区之间，该栅极区具有一栅极、以及至少一金属层。在本发明的特定具体内容中，该至少一金属层的任何一个或多个的一部分是延伸自该源极接点与该漏极接点其中之一或两者，且位于该栅极的至少一部分之上。例如，根据本发明的一具体内容，该栅极被该部分的任何一个所覆盖的一覆盖范围是介于约0％至约25％；根据本发明的另一具体内容，该栅极被该部分的任何一个所覆盖的一覆盖范围是至少约25％；又根据本发明的另一具体内容，该栅极被该部分的任何一个所覆盖的一覆盖范围是至少约50％；甚又根据本发明的另一具体内容，该栅极被该部分的任何一个所覆盖的一覆盖范围是至少约75％；或是又如本发明的另一具体内容，是约100％或更多。根据本发明的一具体内容，该栅极被该另一部分所覆盖的另一覆盖范围是介于约0％至约25％；根据本发明的另一具体内容，该栅极被该另一部分所覆盖的另一覆盖范围是至少约25％；又根据本发明的另一具体内容，该栅极被该另一部分所覆盖的另一覆盖范围是至少约50％；甚又根据本发明的另一具体内容，该栅极被该另一部分所覆盖的另一覆盖范围是至少约75％；或是又如本发明的另一具体内容，是约100％或更多。
本发明的一方面是提供一种用于改变一半导体装置中的一电流的系统，包括一半导体，具有一栅极、一源极接点及一漏极接点；以及至少一金属层，该至少一金属层的任何一个或多个具有一部分，该部分是延伸自该源极接点与该漏极接点其中之一或两者，以位于该栅极的至少一部分之上。例如，该栅极被该部分所覆盖的一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。
根据本发明的一更特定具体内容，该栅极被延伸自该源极接点的一第一金属层的部分所覆盖的一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。根据本发明的另一具体内容，该栅极被延伸自该源极接点的一第二金属层的部分所覆盖的一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个；又如本发明的另一具体内容，该栅极被延伸自该漏极接点的一第一金属层的另一部分所覆盖的另一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个；甚又如本发明的另一具体内容，该栅极被延伸自该漏极接点的一第二金属层的另一部分所覆盖的另一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。
本发明的一方面是提供一种制造一半导体装置的方法，其步骤包括提供一半导体，该半导体包括具有一栅极的一栅极区、具有一源极接点的一源极区、及具有一漏极接点的一漏极区；于该半导体上形成一层间介电层；刻蚀该层间介电层，以定义该源极接点与该漏极接点；沉积遍及该层间介电层的一金属层，该金属层额外填入该源极接点与该漏极接点；以及去除该金属层的一或多个部分，以定义一第一金属层。本发明的一具体内容，该第一金属层的一部分是延伸自该源极接点与该漏极接点的至少一个，且位于该栅极的至少一部分之上。例如，该栅极被该第一金属层的部分所覆盖的一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。
该制造半导体的方法可额外包括以下步骤：于该半导体上形成另一层间介电层；刻蚀该另一层间介电层，以定义一或多个接点；沉积遍及该另一层间介电层的另一金属层；以及去除该另一金属层的一或多个部分，以定义一第二金属层。本发明对此更具说服力的具体内容，该第二金属层的一部分是延伸自该源极接点与该漏极接点的至少一个，且位于该栅极的至少一部分之上。例如，该栅极被该第二金属层的部分所覆盖的另一覆盖范围是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。
本发明的一方面是提供一种操作一半导体装置的方法，其步骤包括：提供一半导体，该半导体包括具有一栅极的一栅极区、具有一源极接点的一源极区、具有一漏极接点的一漏极区、以及一通道区，该半导体被配置成具有一门限电压Vth、一饱和电压Vds，sat，该电压典型地为一偏压Vgs，施加于该栅极与该源极接点之间，且低于该门限电压Vth、以及一电流Ids；对该栅极施加一电压Vg；当在该栅极与该源极接点间的一偏压Vgs低于该门限电压Vth时，切断该半导体的操作；当该偏压Vgs高于该门限电压Vth且一横跨该通道区的电压Vds低于该饱和电压Vds，sat时，相对于该横跨该通道的电压Vds而实质线性地增加该电流Ids；以及当该横跨该通道区的电压Vds高于或等于该饱和电压Vds，sat时，夹止该通道区，以使该电流Ids变成实质无关于该横跨该通道区的电压Vds。本发明对此更具说服力的具体内容，其中该电流Ids的一值是至少部分地延伸自该源极接点的一第一金属层的一第一部分、延伸自该源极接点的一第二金属层的一第一部分、延伸自该漏极接点的该第一金属层的一第二部分、以及延伸自该漏极接点的该第二金属层的一第二部分的至少一个而被决定。根据本发明的一具体内容，该栅极被延伸自该源极接点的该第一金属层的该第一部分所覆盖的一覆盖范围，是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。
如本发明的另一具体内容，该栅极被延伸自该源极接点的该第二金属层的该第一部分所覆盖的一覆盖范围，是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。如本发明的又一具体内容，该栅极被延伸自该漏极接点的该第一金属层的该第一部分所覆盖的一覆盖范围，是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。如本发明的甚又一具体内容，该栅极被延伸自该漏极接点的该第二金属层的该第一部分所覆盖的一覆盖范围，是介于约0％至约25％、至少约25％、至少约50％、至少约75％、以及约100％或更多的任何一个。
该操作一半导体的方法中可更包括在该第一金属层与该第二金属层上方的至少一个金属层，其中延伸自该源极接点与该漏极接点其中之一或两者的所述至少一个金属层的一部分，且位于该栅极的至少一部分之上。
本发明的具体内容与本发明具体内容的其他方面，将于检视以下说明及连结所附图式后更加明确，然本发明特殊性是由随附的权利要求范围指出。
附图说明
本发明已以一般名词作如此说明，现在将以所附图式作为参考，但非须依比例尺绘制。其中：
图1A是说明一传统MOS晶体管的截面图；
图1B是说明另一传统MOS晶体管的截面图；
图2是表示MOS晶体管端子电压的示意图；
图3A是依据本发明的一具体内容，说明一MOS晶体管截面图；
图3B是依据本发明的一具体内容，说明一MOS晶体管截面图；
图4是依据本发明的特定具体内容，电流对延伸自该源极侧的一第一及第二金属层所覆盖的覆盖范围程度，作成一图形表示。
图5A是依据本发明的另一具体内容，说明一MOS的截面图；
图5B是依据本发明的另一具体内容，说明一MOS的截面图；
图6是依据本发明的特定具体内容，电流对延伸自该漏极侧的一第一及第二金属层所覆盖的覆盖范围程度，作成一图形表示；
图7A是依据本发明的一具体内容，说明一配置位于一栅极结构之上的一第一金属层的截面图；
图7B是依据本发明的另一具体内容，说明一配置位于一栅极结构之上的一第一金属层的截面图；
图8A是依据本发明的一具体内容，说明一配置位于一栅极结构之上的一第二金属层的截面图；
图8B是依据本发明的另一具体内容，说明一配置位于一栅极结构之上的一第二金属层的截面图；
图9A是依据本发明的一具体内容，说明一配置位于一栅极结构之上的一第一金属层及一第二金属层的截面图；
图9B是依据本发明的另一具体内容，说明一配置位于一栅极结构之上的一第一金属层及一第二金属层的截面图；
图10是依据本发明的一具体内容，用于制造一半导体的程序流程图；以及
图11是依据本发明的一具体内容，表示操作一半导体装置的一方法的流程图。
【符号说明】
1～5 MOS晶体管
10   源极区
20   漏极区
30   栅极区
40   通道区
50、52、250、350、352、354、356、358  金属-2层(M2层)
60、62、200、300、302、304、306、308  金属-1层(M1层)
70   源极接点
80   漏极接点
90   栅极
100  场金属氧化物层
110、120  n+型阱(n+-well)
130  p型阱(p-well)
140  n型阱(n-well)
400、500  流程
410、420、430、440、450、460、470、480、490、510、520、530、540、550  步骤
具体实施方式
某些本发明的具体内容，现将参考所附图式，于此处作更完整描述；其中，某些，但非全部的本发明具体内容将被表示。的确，本发明的各种可以各种不同形式予以具体化，且不应被局限于此处陈述的具体内容；然而，这些具体内容的提出，是为了使揭露内容满足于可实施及法定的需要。
除非该前后文意有明确指述，本发明说明书及权利要求范围中所使用的单数形式“一”及“该”，是包括多个该当对象。例如，提到“一MOS晶体管”，是包括多个该MOS晶体管。
即使特定名词于此使用，其是仅为一般性及描述性含意所使用，非为限制的目的。此处所使用的所有名词，包括技术上及科学上的名词，除非另有定义，皆与本发明所属技术领域的具有通常知识者所通常了解而作成解释者，具有相同意义。更要了解到，所使用的名词，例如平常所用字典中所定义的名词，应依与本发明所属技术领域的具有通常知识者所通常了解而作成解释者，具有相同意义。更要了解到，例如平常所用字典中所定义的名词，应与其相关技术领域及目前揭露内容的文意所一致的意义而作成解释者，具有相同意义。如此通常使用的名词，除非于揭露内容其中另作此明确定义，不要以理想上或过度拘泥形式上的含意来作成解释。
如此处所使用，一“衬底”可包括任何一种在下的材料，或是可在其上形成装置、电路、外延层、或是半导体装置的材料。通常，衬底可用来定义在一半导体装置下方的一层或多层，或是甚至形成一半导体装置的底层。无意对其作出局限，一衬底的材料可包括硅、已掺杂硅、砷化镓(GaAs)、磷砷化镓(GaAsP)、磷化铟(InP)、锗(Ge)、或是锗化硅(SiGe)的其中之一或任一组合。该衬底可更包括一介电层。例如，该介电层可为二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiOxNy)、以及其任一组合。
发明人想出且已开发出一种MOS装置及其制造方法、以及一种操作该MOS装置的方法，藉此，该MOS装置有能力具有对应于该装置的特定设计及/或操作特征的可变电流容量。
图3A是依据本发明的一具体内容，说明一半导体的截面图。如图3A所示，延伸自该半导体2的该源极接点70的M1层200的一部分配置覆在或位于该栅极90之上。如此处所使用“覆盖范围”是指以该栅极90之上总长度为基础，该M1层200覆在或位于该栅极90之上的该部分，以百分比为其计量的数量程度。例如，当该M1层200并无部分覆在或位于该栅极90之上，其覆盖范围为0。另一方面，当该M1层200的该部分覆在或位于该栅极90之上大于二分之一时，其覆盖范围为50％。最后，由此例子，当该M1层200的该部分完全或甚至延伸超出覆在或位于该栅极90之上时，其覆盖范围为100％。于本发明的特定具体内容，延伸自该源极接点70的该M1层200的该部分所覆盖的一覆盖范围，是介于约0％至约25％、是介于约5％至约25％、约25％、至少约25％、约50％、至少约50％、约75％、至少约75％、约100％、以及至少约100％。于本发明的特定具体内容，延伸自该源极接点70的该M1层200的该部分所覆盖的一覆盖范围，是约100％。于本发明的特定具体内容，延伸自该源极接点70的该M1层200的该部分所覆盖的一覆盖范围，是由该半导体需要的电流曲线所建立的。
图3B是依据本发明的一具体内容，说明一半导体的截面图。如图3B所示，延伸自该半导体3的该源极接点70的M2层250的一部分配置覆在或位于该栅极90之上。于本发明的特定具体内容，延伸自该源极接点70的该M2层250的该部分所覆盖的一覆盖范围，是介于约0％至约25％、是介于约5％至约25％、约25％、至少约25％、约50％、至少约50％、约75％、至少约75％、约100％、以及至少约100％。于本发明的特定具体内容，延伸自该源极接点70的该M2层250的该部分所覆盖的一覆盖范围，是约100％。于本发明的特定具体内容，延伸自该源极接点70的该M2层250的该部分所覆盖的一覆盖范围，是由该半导体需要的电流曲线所建置。
图4是依据本发明的特定具体内容，电流对延伸自该源极侧的一第一及第二金属层所覆盖的覆盖范围程度，作成一图形表示。图4中标示210的曲线，是显示增加延伸自该源极接点70的该M1层200的该部分所覆盖的覆盖范围数量的影响。曲线210显示，增加延伸自该源极接点70的该M1层200的该部分所覆盖的覆盖范围数量，使得电流减小。
图4中标示260的曲线，是显示增加延伸自该源极接点70的该M2层250的该部分所覆盖的覆盖范围数量的影响。曲线260显示，增加延伸自该源极接点70的该M2层250的该部分所覆盖的覆盖范围数量，使得电流减小，然而减小的程度非像曲线210所示，增加延伸自该源极接点70的该M1层200的该部分所覆盖的覆盖范围数量时所理解般一样大。
如本发明的特定具体内容，延伸自该源极接点70的该M1层200的该部分与延伸自该源极接点70的该M2层250的该部分，其两者的其中一个，被配置于覆在或位于该栅极90之上。依据本发明的特定具体内容，延伸自该源极接点70的该M1层200所覆盖的该覆盖范围与延伸自该源极接点70的该M2层250所覆盖的该覆盖范围，分别为：介于约0％至约25％与介于约0％至约25％、介于约0％至约25％与介于约5％至约25％、介于约0％至约25％与至少约25％、介于约0％至约25％与至少约50％、介于约0％至约25％与至少约75％、介于约0％至约25％与约100％或更多、介于约5％至约25％与介于约0％至约25％、介于约5％至约25％与介于约5％至约25％、介于约5％至约25％与至少约25％、介于约5％至约25％与至少约50％、介于约5％至约25％与至少约75％、介于约5％至约25％与约100％或更多、介于至少约25％与介于约0％至约25％、至少约25％与介于约5％至约25％、至少约25％与至少约25％、至少约25％与至少约50％、至少约25％与至少约75％、至少约25％与约100％或更多、介于至少约50％与介于约0％至约25％、至少约50％与介于约5％至约25％、至少约50％与至少约25％、至少约50％与至少约50％、至少约50％与至少约75％、至少约50％与约100％或更多、介于至少约75％与介于约0％至约25％、至少约75％与介于约5％至约25％、至少约75％与至少约25％、至少约75％与至少约50％、至少约75％与至少约75％、至少约75％与约100％或更多、介于至少约100％或更多与介于约0％至约25％、至少约100％或更多与介于约5％至约25％、至少约100％或更多与至少约25％、至少约100％或更多与至少约50％、至少约100％或更多与至少约75％、以及至少约100％或更多与约100％或更多。于本发明的特定其他具体内容，延伸自该源极接点70的该M1层200的该部分所覆盖的该覆盖范围与延伸自该源极接点70的该M2层250的该部分所覆盖的该覆盖范围两者，是由该半导体需要的电流曲线所建置。
图5A是依据本发明的另一具体内容，说明一半导体的截面图。如图5A所示，延伸自半导体4的该漏极接点80的该M1层300的一部分被配置于覆在或位于该栅极90之上。于本发明的特定具体内容，延伸自该漏极接点80的该M1层300所覆盖的该覆盖范围，是介于约0％至约25％、是介于约5％至约25％、约25％、至少约25％、约50％、至少约50％、约75％、至少约75％、约100％、以及至少约100％。于本发明的特定具体内容，延伸自该漏极接点80的该M1层300的该部分所覆盖的一覆盖范围，是约100％。于本发明的特定具体内容，延伸自该漏极接点80的该M1层300的该部分所覆盖的一覆盖范围，是由该半导体需要的电流曲线所建置。
图5B是依据本发明的一具体内容，说明一半导体的截面图。如图5B所示，延伸自半导体5的该漏极接点80的该M2层350的一部分被配置于覆在或位于该栅极90之上。于本发明的特定具体内容，延伸自该漏极接点80的该M2层350所覆盖的该覆盖范围，是介于约0％至约25％、是介于约5％至约25％、约25％、至少约25％、约50％、至少约50％、约75％、至少约75％、约100％、以及至少约100％。于本发明的特定具体内容，延伸自该漏极接点80的该M2层350的该部分所覆盖的一覆盖范围，是约100％。于本发明的特定具体内容，延伸自该漏极接点80的该M2层350的该部分所覆盖的一覆盖范围，是由该半导体需要的电流曲线所建置。
图6是依据本发明的特定具体内容，电流对延伸自该漏极侧的一第一及第二金属层所覆盖的覆盖范围程度，作成一图形表示。图6中标示310的曲线，是显示增加延伸自该漏极接点80的该M1层300的该部分所覆盖的覆盖范围数量的影响。曲线310是显示增加延伸自该漏极接点80的该M1层300的该部分所覆盖的覆盖范围数量，对电流只有较小到实质地无影响。
图6中曲线360是显示增加延伸自该漏极接点80的该M2层350的该部分所覆盖的覆盖范围数量的影响。曲线360显示，增加延伸自该漏极接点80的该M2层350的该部分所覆盖的覆盖范围数量，使得电流轻微减小。增加延伸自该源极接点70的该M1层200的该部分所覆盖的覆盖范围数量及/或增加延伸自该源极接点70的该M2层250的该部分所覆盖的覆盖范围数量所造成电流减小的程度，其对电流的影响，大于增加延伸自该漏极接点80的该M1层300的该部分所覆盖的覆盖范围数量及/或增加延伸自该漏极接点80的该M2层350的该部分所覆盖的覆盖范围数量所造成电流减小者。
如本发明的特定具体内容，延伸自该漏极接点80的该M1层300的该部分与延伸自该漏极接点80的该M2层350的该部分，其两者的其中一个，被配置于覆在或位于该栅极90之上。依据本发明的特定具体内容，延伸自该漏极接点80的该M1层300所覆盖的该覆盖范围与延伸自该漏极接点80的该M2层350所覆盖的该覆盖范围，分别为：介于约0％至约25％与介于约0％至约25％、介于约0％至约25％与介于约5％至约25％、介于约0％至约25％与至少约25％、介于约0％至约25％与至少约50％、介于约0％至约25％与至少约75％、介于约0％至约25％与约100％或更多、介于约5％至约25％与介于约0％至约25％、介于约5％至约25％与介于约5％至约25％、介于约5％至约25％与至少约25％、介于约5％至约25％与至少约50％、介于约5％至约25％与至少约75％、介于约5％至约25％与约100％或更多、介于至少约25％与介于约0％至约25％、至少约25％与介于约5％至约25％、至少约25％与至少约25％、至少约25％与至少约50％、至少约25％与至少约75％、至少约25％与约100％或更多、介于至少约50％与介于约0％至约25％、至少约50％与介于约5％至约25％、至少约50％与至少约25％、至少约50％与至少约50％、至少约50％与至少约75％、至少约50％与约100％或更多、介于至少约75％与介于约0％至约25％、至少约75％与介于约5％至约25％、至少约75％与至少约25％、至少约75％与至少约50％、至少约75％与至少约75％、至少约75％与约100％或更多、介于至少约100％或更多与介于约0％至约25％、至少约100％或更多与介于约5％至约25％、至少约100％或更多与至少约25％、至少约100％或更多与至少约50％、至少约100％或更多与至少约75％、以及至少约100％或更多与约100％或更多。于本发明的特定其他具体内容，延伸自该漏极接点80的该M1层300的该部分所覆盖的该覆盖范围与延伸自该漏极接点80的该M2层350的该部分所覆盖的该覆盖范围两者，是由该半导体需要的电流曲线所建置。于本发明的特定其他具体内容，延伸自该漏极接点80的该M1层300的该部分所覆盖的另一覆盖范围及/或延伸自该漏极接点80的该M2层350的该部分所覆盖的另一覆盖范围，可与延伸自该源极接点70的该M1层200的该部分所覆盖的该覆盖范围及/或延伸自该源极接点70的该M2层250的该部分所覆盖的该覆盖范围以比例关系组合，由该半导体需要的电流曲线所建置。
于本发明的特定其他具体内容中，延伸自该源极接点70的该M1层200的该部分、延伸自该源极接点70的该M2层250的该部分、延伸自该漏极接点80的该M1层300的该部分、以及延伸自该漏极接点80的该M2层350的该部分的某些或全部组合，可调整其中每一个以提供一需要的电流曲线。
于本发明的其他具体内容中，在第一及第二金属层之上延伸超过该源极接点与该漏极接点的任一或两者以位于栅极的至少一部分之上的任一金属层的一部分，可用来改变该半导体装置中的电流。
于本发明的特定具体内容中，该栅极90被延伸自该源极接触70的该M1层200的该部分、延伸自该源极接触70的该M2层250的该部分、延伸自该漏极接触80的该M1层300的该部分、以及延伸自该漏极接触80的该M2层350的该部分的任一、任何其组合、或甚至全部的覆盖范围的程度，可与藉由高密度等离子体(high density plasma)技术，以一自我对准(Self-aligned)程序形成的间隔物(spacer)组合使用，以提供一半导体装置。于本发明的其他特定具体内容中，该栅极90被延伸自该源极接触70的该M1层200的该部分、延伸自该源极接触70的该M2层250的该部分、延伸自该漏极接触80的该M1层300的该部分、以及延伸自该漏极接触80的该M2层350的该部分的任一、任何其组合、或甚至全部的覆盖范围的程度，可与使用于栅极90中的多晶硅数量组合使用，以提供本发明一所欲电感(impendence)的半导体装置。
于本发明的其他特定具体内容中，该栅极90被延伸自该源极接触70的该M1层200的该部分、延伸自该源极接触70的该M2层250的该部分、延伸自该漏极接触80的该M1层300的该部分、以及延伸自该漏极接触80的该M2层350的该部分的任一、任何其组合、或甚至全部的覆盖范围的程度，可与多晶硅栅极90组合使用，以建置该半导体装置的一较佳阻值。
图7A及图7B是依据本发明的多种示范性具体内容，说明一配置位于一栅极结构之上的一第一金属层，分别为，302及304，的截面图。图8A及图8B是依据本发明的多种示范性具体内容，说明一配置位于一栅极结构之上的一第二金属层，分别为，352及354，的截面图。图9A及图9B是依据本发明的多种其他示范性具体内容，说明一两层皆配置位于一栅极结构之上的一第一金属层，分别为，306及308，及一第二金属层，分别为，356及358，的截面图。通常，由这些图例所代表的具体内容，并不直接延伸自源极接点或漏极接点，而是金属层其中之一或两者配置为于该栅极之上。
本发明的一具体内容是指向一种用于改变一半导体中的一电流的系统，包括一半导体，具有一栅极、一源极接点、以及一漏极接点的一半导体；以及至少一金属层，该至少一金属层的任何一个或多个具有一部分，该部分是延伸自该源极接点与该漏极接点其中之一或两者，以位于该栅极的至少一部分之上。依据本发明的一具体内容，其中该栅极的覆盖范围，是栅极长度的介于约0％至约25％、介于约5％至约25％、约25％、至少约25％、约50％、至少约50％、约75％、至少约75％、约100％、以及约100％或更多。
本发明的一方面是提供一种制造半导体的方法。然而，制造半导体的方法的步骤顺序是可变的，通常，一种制造半导体的方法400，其步骤如图10的程序流程图所示，包括步骤410：提供一半导体，包括具有一栅极的一栅极区、具有一源极接点的一源极区、及具有一漏极接点的一漏极区；步骤420：于该半导体上形成一层间介电层；步骤430：刻蚀该层间介电层，以定义该源极接点与该漏极接点；步骤440：沉积遍及该层间介电层的一金属层，该金属层额外填入该源极接点与该漏极接点；以及步骤450：去除该金属层的一或多个部分，以定义一第一金属层，其中该第一金属层的一部分是延伸自该源极接点与该漏极接点的至少一个，且位于该栅极的至少某部分之上。
该制造半导体的方法400可更包括：步骤460：于该半导体上形成另一层间介电层；步骤470：刻蚀该另一层间介电层，以定义一或多个接点；步骤480：沉积遍及该另一层间介电层的另一金属层；以及步骤490：去除该另一金属层的一或多个部分，以定义一第二金属层，其中该第二金属层的一部分是延伸自该源极接点与该漏极接点的至少一个，且位于该栅极的至少某部分之上。
依据本发明的特定具体内容，该制造半导体的方法400，可涉及如图10所代表该示范具体内容中所示，除了该第一及第二金属层之外，更多金属层的形成。这些更多的层的任一或更多可延伸自至少该源极接触及该漏极接触的至少之一，以位于该栅极的至少一部分之上。该金属层的任一的覆盖范围程度是依照此处提供的揭露内容。
本发明的一方面是提供一种采用本发明的制造半导体的流程或方法来制造的半导体。于本发明的特定其他具体内容，一半导体装置，可使用此处任何一种方法所制造。
本发明的一方面亦提出一种操作一半导体装置的方法。该操作一半导体装置的方法500，如图11的流程方块图中所示，包括下述步骤：步骤510：提供一半导体，包括具有一栅极的一栅极区、具有一源极接点的一源极区、具有一漏极接点的一漏极区、以及一通道区，其中该半导体被配置成具有一门限电压Vth、一饱和电压Vds，sat、以及一电流Ids；步骤520：对于栅极施加一电压Vg；步骤530：当在该栅极与该源极接点间的一偏压Vgs低于该门限电压Vth时，切断该半导体的操作；步骤540：当该偏压Vgs高于该门限电压Vth且一横跨该通道区的电压Vds低于该饱和电压Vds，sat时，相对于一横跨于该源极接点与该漏极接点之间的该通道区电压Vds，实质线性地增加该电流Ids；以及步骤550：当该横跨该通道区的电压Vds高于或等于该饱和电压Vds，sat时，夹止该通道区，以使该电流Ids变成实质无关于该横跨该通道区的电压Vds。于本发明的一具体内容，该饱和电压可被定义为该偏压Vgs减该门限电压。
依照操作一半导体装置500的方法，该电流Ids的一值是至少部分地由延伸自该源极接点的一第一金属层的一部分、延伸自该源极接点的一第二金属层的一部分、延伸自该漏极接点的该第一金属层的另一部分、以及延伸自该漏极接点的该第二金属层的另一部分的至少一个所决定。
更依照本发明的此具体内容，位于该第一及第二金属层的任一或更多的金属层的一部分，可延伸自该源极及该漏极至少之一，以位于该栅极的至少一部分之上，且至少部分决定该电流Ids的一值。
除了本发明对于N型MOS(nMOS)及P型MOS(pMOS)的可应用性之外，本发明对于横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor，LDMOS)、延伸漏极氧化物半导体(Extended Drain MetalOxide Semiconductors，EDMOS)、双重扩散漏极金属氧化物半导体(DoubleDiffused Drain Metal Oxide Semiconductors，DDDMOS)、轻掺杂漏极金属氧化物半导体(Lightly Doped Drain Metal Oxide Semiconductors，LDDMOS)、以及任何其他可由一或多种应用金属层所影响的半导体，亦有可应用性。
此处陈述许多本发明改良及其他具体内容，将使相关本发明的技艺中具有通常知识者，得知呈现于前述说明及相关图式的教导存有的益处。因此可了解，本发明非限于该所揭露的特定具体内容，亦非限于那些由随附所请求的权利要求范围中所欲获知可得改良者及其他具体内容。此外，虽然前述说明及相关图式于组件及/或功能的特定示范性组合的前后文中，说明示范性具体内容；惟仍能了解到，组件及/或功能的不同组合可由各种替代具体内容所提出，而无脱离后述所请求权利要求的范围。关于此点，例如，异于前述明确说明的组件及/或功能的不同组合，亦得由随附所陈述某些权利要求范围所熟思而得。即使特定名词于此使用，其是仅为一般性及描述性含意所使用，非为限制的目的。
本发明以较佳的实施例说明如上，仅用于藉以帮助了解本发明的实施，非用以限定本发明的精神，而熟悉此领域技艺者于领悟本发明的精神后，在不脱离本发明的精神范围内，当可作些许更动润饰及等同的变化替换，其专利保护范围当视随附的权利要求范围及其等同领域而定。

Claims (14)

1.一种半导体装置，包括：
一源极区及一直径地对置的漏极区，该源极区具有一源极接点，且该漏极区具有一漏极接点；
一栅极区，设置于该源极区与该漏极区之间，该栅极区具有一栅极；以及
一或多个金属层，
其中任何该一或多个金属层的一部分位于该栅极的至少一部分之上。
2.根据权利要求1所述的半导体装置，其中任何该一或多个金属层的另一部分位于该栅极的至少另一部分之上。
3.根据权利要求1所述的半导体装置，其中该栅极被该部分的一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
4.根据权利要求1所述的半导体装置，其中该栅极被该另一部分的另一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
5.一种半导体装置，包括：
一源极区及一直径地对置的漏极区，该源极区具有一源极接点，且该漏极区具有一漏极接点；
一栅极区，设置于该源极区与该漏极区之间，该栅极区具有一栅极；以及
至少一金属层，
其中该至少一金属层的任何一个或多个的一部分是延伸自该源极接点与该漏极接点其中之一或两者，且位于该栅极的至少一部分之上。
6.根据权利要求5所述的半导体装置，其中该栅极被该部分的任何一个的一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、100％或更多的任何一个。
7.根据权利要求5所述的半导体装置，其中该栅极被延伸自该源极接点的一第一金属层的部分的一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
8.根据权利要求5所述的半导体装置，其中该栅极被延伸自该源极接点的一第二金属层的部分的一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
9.根据权利要求5所述的半导体装置，其中该栅极被延伸自该漏极接点的一第一金属层的另一部分的另一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
10.根据权利要求5所述的半导体装置，其中该栅极被延伸自该漏极接点的一第二金属层的另一部分的另一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
11.一种制造一半导体装置的方法，包括：
提供一半导体，该半导体包括具有一栅极的一栅极区、具有一源极接点的一源极区、及具有一漏极接点的一漏极区；
于该半导体上形成一层间介电层；
刻蚀该层间介电层，以定义该源极接点与该漏极接点；
沉积遍及该层间介电层的一金属层，该金属层额外填入该源极接点与该漏极接点；以及
去除该金属层的一或多个部分，以定义一第一金属层，
其中该第一金属层的一部分是延伸自该源极接点与该漏极接点的至少一个，且位于该栅极的至少一部分之上。
12.根据权利要求11所述的方法，其中该栅极被该第一金属层的部分的一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
13.根据权利要求11所述的方法，更包括：
于该半导体上形成另一层间介电层；
刻蚀该另一层间介电层，以定义一或多个接点；
沉积遍及该另一层间介电层的另一金属层；以及
去除该另一金属层的一或多个部分，以定义一第二金属层，
其中该第二金属层的一部分是延伸自该源极接点与该漏极接点的至少一个，且位于该栅极的至少一部分之上。
14.根据权利要求13所述的方法，其中该栅极被该第二金属层的部分的另一覆盖范围是介于0％至25％、至少25％、至少50％、至少75％、以及100％或更多的任何一个。
CN201310024404.XA 2013-01-23 2013-01-23 用于电流控制的半导体装置及其制造方法 Pending CN103943679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310024404.XA CN103943679A (zh) 2013-01-23 2013-01-23 用于电流控制的半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310024404.XA CN103943679A (zh) 2013-01-23 2013-01-23 用于电流控制的半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN103943679A true CN103943679A (zh) 2014-07-23

Family

ID=51191269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310024404.XA Pending CN103943679A (zh) 2013-01-23 2013-01-23 用于电流控制的半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN103943679A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175658A1 (en) * 2005-02-07 2006-08-10 Leadtrend Technology Corp. High voltage laterally double-diffused metal oxide semiconductor
US20090039424A1 (en) * 2007-08-10 2009-02-12 Chao-Yuan Su High-voltage mos transistor device
US20090050969A1 (en) * 2007-08-23 2009-02-26 Hiroaki Takasu Semiconductor device
US20120241861A1 (en) * 2011-03-24 2012-09-27 Macronix International Co., Ltd. Ultra-High Voltage N-Type-Metal-Oxide-Semiconductor (UHV NMOS) Device and Methods of Manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060175658A1 (en) * 2005-02-07 2006-08-10 Leadtrend Technology Corp. High voltage laterally double-diffused metal oxide semiconductor
US20090039424A1 (en) * 2007-08-10 2009-02-12 Chao-Yuan Su High-voltage mos transistor device
US20090050969A1 (en) * 2007-08-23 2009-02-26 Hiroaki Takasu Semiconductor device
US20120241861A1 (en) * 2011-03-24 2012-09-27 Macronix International Co., Ltd. Ultra-High Voltage N-Type-Metal-Oxide-Semiconductor (UHV NMOS) Device and Methods of Manufacturing the same

Similar Documents

Publication Publication Date Title
US6127700A (en) Field-effect transistor having local threshold-adjust doping
US9082846B2 (en) Integrated circuits with laterally diffused metal oxide semiconductor structures
US7745294B2 (en) Methods of manufacturing trench isolated drain extended MOS (demos) transistors and integrated circuits therefrom
US7989297B2 (en) Asymmetric epitaxy and application thereof
KR102299662B1 (ko) 반도체 소자 및 그 제조 방법
JPH07307394A (ja) 拡大ドレインｒｅｓｕｒｆ横ｄｍｏｓ装置
JP2008544535A (ja) 絶縁破壊電圧が相対的に高い半導体デバイス及びその製造方法
KR102056094B1 (ko) Ｊｆｅｔ 부분을 포함하는 다이오드 소자에 관련된 방법 및 장치
JP5175271B2 (ja) ハイサイド動作のパフォーマンスを向上させた高電圧トランジスタ
KR102449211B1 (ko) 전계 효과 트랜지스터를 포함하는 반도체 소자
EP2325892A2 (en) LDMOS transistor and method of making the same
US5661059A (en) Boron penetration to suppress short channel effect in P-channel device
KR101781220B1 (ko) 디프레션형 ｍｏｓ 트랜지스터를 갖는 반도체 장치
US20140091397A1 (en) Semiconductor integrated circuit device and method of manufacturing thereof
US6255694B1 (en) Multi-function semiconductor structure and method
US6376870B1 (en) Low voltage transistors with increased breakdown voltage to substrate
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
CN107393869B (zh) P沟道demos装置
CN110047830B (zh) 半导体器件
KR100981114B1 (ko) 이중 일함수 게이트를 갖는 모스 트랜지스터의 제조방법
US20140175526A1 (en) Semiconductor device for current control and method thereof
CN103943679A (zh) 用于电流控制的半导体装置及其制造方法
US9035381B2 (en) Semiconductor device and method of fabricating the same
JP2005044948A (ja) 半導体装置、および、その製造方法
TW201431071A (zh) 用於電流控制之半導體裝置及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140723

WD01 Invention patent application deemed withdrawn after publication