KR101494969B1 - 세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법 - Google Patents

세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법 Download PDF

Info

Publication number
KR101494969B1
KR101494969B1 KR20130091438A KR20130091438A KR101494969B1 KR 101494969 B1 KR101494969 B1 KR 101494969B1 KR 20130091438 A KR20130091438 A KR 20130091438A KR 20130091438 A KR20130091438 A KR 20130091438A KR 101494969 B1 KR101494969 B1 KR 101494969B1
Authority
KR
South Korea
Prior art keywords
silicon material
phosphoric acid
cleaning
cleaning liquid
acid solution
Prior art date
Application number
KR20130091438A
Other languages
English (en)
Other versions
KR20140020754A (ko
Inventor
구니히로 미야자키
요스케 히모리
고노스케 하야시
마사히로 아베
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20140020754A publication Critical patent/KR20140020754A/ko
Application granted granted Critical
Publication of KR101494969B1 publication Critical patent/KR101494969B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • C11D2111/22—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning By Liquid Or Steam (AREA)

Abstract

본 발명은 제품 품질을 향상시킬 수 있는 세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법을 제공하는 것을 목적으로 한다.
실시형태에 따른 세정액 생성 장치(2)는, 인산 수용액을 저류하는 저류부(11)와, 인산 수용액을 가열하는 가열부(12)와, 저류부(11) 안의 인산 수용액에 침지된 제1 실리콘재(13) 및 제2 실리콘재(14)와, 제1 실리콘재(13)와 제2 실리콘재(14) 사이에 전위차를 발생시키는 전압 인가부(15)를 포함한다.

Description

세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법{CLEANING FLUID GENERATION APPARATUS, CLEANING FLUID GENERATION METHOD, SUBSTRATE CLEANING APPARATUS AND CLEANING PROCESSING METHOD}
본 발명의 실시형태는, 세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법에 관한 것이다.
기판 세정 장치는, 반도체 장치나 액정 표시 장치 등의 전자 부품의 제조 공정에서 널리 이용되고 있다. 이 기판 세정 장치로서는, 반도체 장치의 일례인 반도체 디바이스의 제조 공정에 있어서, 반도체 기판 상의 질화막과 산화막에 대하여 선택적으로 에칭을 행하는 기판 처리 장치가 있다.
여기서, 반도체 디바이스를 제조하는 공정에서, 반도체 기판 상에는 에칭 대상막의 질화막(예컨대, Si3N4막)과, 에칭 스톱막의 산화막(예컨대, SiO2막)이 적층되어 있다. 그런데 반도체 디바이스가 미세화되면, 막 그 자체가 박막이 되기 때문에, 에칭 대상막과 에칭 스톱막의 선택비를 높일 필요가 있다. 이 선택비를 충분히 취할 수 없으면, 에칭 공정에 있어서 에칭 스톱막이 없어지고, 이것은 디바이스 제조에 지장을 초래하게 된다.
에칭 대상막인 질화막의 에칭에는, 고온의 인산(H3PO4) 수용액이 이용되지만, 에칭 대상막의 질화막과 에칭 스톱막의 산화막의 선택비는 낮다. 이때, 인산 수용액 중의 실리콘 농도가 높아지면, 질화막과 산화막의 선택비가 높아지는 것이 알려져 있어, 일반적으로, 인산 수용액 중의 실리콘 농도는 높게 되어 있다. 통상, 인산 수용액 중의 실리콘 농도를 높이는 방법으로서는, 질화막을 에칭하고, 그 에칭액을 재이용하는 방법이 이용되고 있다.
특허문헌 1 : 일본 특허 공개 제2005-252177호 공보
그러나, 전술한 바와 같이 질화막의 에칭액을 재이용하는 방법을 이용한 경우에는, 적어도 한번, 질화막을 갖는 더미의 반도체 기판을 이용하여 에칭 처리를 행해야 하지만, 이 더미의 반도체 기판에 의한 에칭액을 재이용하는 방법으로는, 원하는 실리콘 농도의 인산 수용액을 얻는 것이 어렵다. 이 때문에, 충분한 선택비를 얻는 것이 어렵고, 이것은 디바이스 제조에 지장을 초래하는 경우가 있어, 제품 품질이 저하되어 버린다.
본 발명이 해결하고자 하는 과제는, 제품 품질을 향상시킬 수 있는 세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법을 제공하는 것이다.
실시형태에 따른 세정액 생성 장치는, 인산 수용액을 저류하는 저류부와, 인산 수용액을 가열하는 가열부와, 저류부 안의 인산 수용액에 침지된 제1 실리콘재 및 제2 실리콘재와, 제1 실리콘재와 제2 실리콘재 사이에 전위차를 발생시키는 전압 인가부를 포함한다.
실시형태에 따른 세정액 생성 방법은, 인산 수용액을 저류부에 모아 가열하거나, 또는 가열하여 저류부에 모으는 공정과, 가열한 저류부 안의 인산 수용액에 침지된 제1 실리콘재와 제2 실리콘재 사이에 전위차를 발생시키는 공정을 갖는다.
실시형태에 따른 기판 세정 장치는, 인산 수용액을 저류하는 저류부와, 인산 수용액을 가열하는 가열부와, 저류부 안의 인산 수용액에 침지된 제1 실리콘재 및 제2 실리콘재와, 제1 실리콘재와 제2 실리콘재 사이에 전위차를 발생시키는 전압 인가부와, 제1 실리콘재 또는 제2 실리콘재로부터 용해된 실리콘을 함유하는 인산 수용액에 의해 기판을 세정하는 세정부를 포함한다.
실시형태에 따른 기판 세정 방법은, 인산 수용액을 저류부에 모아 가열하거나, 또는 가열하여 저류부에 모으는 공정과, 가열한 저류부 안의 인산 수용액에 침지된 제1 실리콘재와 제2 실리콘재 사이에 전위차를 발생시키는 공정과, 제1 실리콘재 또는 제2 실리콘재로부터 용해된 실리콘을 함유하는 인산 수용액에 의해 기판을 세정하는 공정을 포함한다.
본 발명에 의하면, 제품 품질을 향상시킬 수 있다.
도 1은 일 실시형태에 따른 기판 세정 장치의 개략 구성을 도시하는 도면이다.
도 2는 도 1에 도시하는 기판 세정 장치가 구비하는 세정액 생성 장치의 개략 구성을 도시하는 도면이다.
도 3은 도 1에 도시하는 기판 세정 장치가 행하는 기판 세정 공정(세정액 생성 공정도 포함)의 흐름을 도시하는 흐름도이다.
일 실시형태에 대해서 도면을 참조하여 설명한다.
도 1에 도시하는 바와 같이, 실시형태에 따른 기판 세정 장치(1)는, 세정액을 생성하는 세정액 생성 장치(2)와, 이 세정액 생성 장치(2)에 의해 생성된 세정액을 순환시키는 세정액 순환부(3)와, 이 세정액 순환부(3)로부터 공급되는 세정액에 의해 기판(W)을 세정하는 세정부(4)와, 각 부를 제어하는 제어부(5)에 의해 구성되어 있다.
도 2에 도시하는 바와 같이, 세정액 생성 장치(2)는, 인산 수용액을 저류하는 저류부(11)와, 이 저류부(11) 안의 인산 수용액을 가열하는 가열부(12)와, 저류부(11) 안의 인산 수용액에 침지되어 있는 제1 실리콘재(13) 및 제2 실리콘재(14)와, 이들의 제1 실리콘재(13)와 제2 실리콘재(14) 사이에 전위차를 발생시키는 전압 인가부(15)를 포함하고 있다.
저류부(11)는, 인산 수용액을 저류하는 상부 개방의 탱크이다. 이 저류부(11)는, 예컨대 불소계의 수지 또는 석영 등의 재료에 의해 형성되어 있다. 저류부(11)의 내부에는, 이 내부에 저류된 인산 수용액의 온도를 검출하는 온도 검출부(11a)가 마련되어 있다. 이 온도 검출부(11a)는 제어부(5)에 접속되어 있고, 검출한 인산 수용액의 온도를 제어부(5)에 출력한다(도 1 참조). 또한, 저류부(11)에는, 그 내부에 이어지는 공급 배관(16)이 접속되어 있다. 이 공급 배관(16)의 도중에는, 공급 구동원이 되는 펌프(16a)가 마련되어 있다(도 1 참조). 이 펌프(16a)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라, 저류부(11) 안의 인산 수용액을 공급 배관(16)으로 흘린다. 또한 펌프(16a)의 구동 정지 후, 저류부(11) 안의 인산 수용액의 양은 감소하지만, 상온의 인산 수용액이 저류부(11) 안으로 그 상부 개구부로부터 공급되어, 저류부(11) 안의 인산 수용액의 양은 일정하게 유지된다.
가열부(12)는, 저류부(11)를 지지하는 지지대로서, 이 저류부(11)의 하부에 마련되어 있고, 저류부(11)를 가열 가능하게 형성되어 있다. 이 가열부(12)는 제어부(5)에 전기적으로 접속되어 있고(도 1 참조), 이 제어부(5)에 의한 제어에 따라 저류부(11)와 함께 이 저류부(11) 안의 인산 수용액을 가열한다. 가열부(12)로서는, 예컨대 히터를 이용하는 것이 가능하다. 액의 온도는, 예컨대 150℃∼160℃의 범위 내(150℃ 이상 160℃ 이하의 범위 내)로 설정되어 있다. 이때, 제어부(5)는 온도 검출부(11a)에 의해 검출된 저류부(11) 안의 인산 수용액의 온도를 이용하여, 실리콘 용해 중의 인산 수용액의 온도를 일정하게 유지하도록 가열부(12), 즉 히터 파워를 제어한다. 한편, 가열부(12)는 인라인 히터를 이용하여, 저류부(11) 안에 설치되어도 상관없다.
제1 실리콘재(13) 및 제2 실리콘재(14)는 저류부(11) 안의 인산 수용액에 침지 가능하고 서로 이격되도록 저류부(11) 안에 마련되어 있다. 이들 제1 실리콘재(13) 및 제2 실리콘재(14)는, 한 쌍의 전극으로서 기능한다. 본 실시형태에서는, 제1 실리콘재(13)가 정극(양극)이 되고, 제2 실리콘재(14)가 부극(음극)이 된다.
한편, 제1 실리콘재(13) 및 제2 실리콘재(14)로서는, 예컨대 전기 전도성을 향상시키기 위해 붕소 또는 인이 도핑된 저저항(일례로서, 1 Ω·㎝ 이하의 저저항)의 실리콘재를 이용하는 것이 바람직하다. 붕소 및 인은 반도체에서 자주 이용되는 원소이고, 반도체 장치의 제조 프로세스에의 영향이 적기 때문에 사용되고 있지만, 이것에 한정되는 것이 아니라, 실리콘재를 저저항으로 할 수 있으면 다른 원소가 이용되어도 좋다. 또한, 제1 실리콘재(13) 및 제2 실리콘재(14) 양쪽 모두에 동일한 원소가 이용되어도 좋고, 상이한 원소가 이용되어도 좋다. 한편, 액 중에서의 전자의 교환 반응을 고려하면(직류의 경우), 정극으로서는 인을 도핑한 실리콘재를 사용하고, 부극으로서는 붕소를 도핑한 실리콘재를 사용하는 것이 바람직하다.
도 2에 도시하는 바와 같이, 전압 인가부(15)는, 제1 실리콘재(13)와 제2 실리콘재(147) 사이에 전압을 거는 직류의 전원(15a)과, 제1 실리콘재(13) 및 제2 실리콘재(14)에 흐르는 전류를 계측하는 전류계(15b)와, 제1 실리콘재(13) 및 제2 실리콘재(14)에 공급된 전압을 계측하는 전압계(15c)를 포함하고 있다. 이 전압 인가부(15)는 제어부(5)에 전기적으로 접속되어 있고(도 1 참조), 이 제어부(5)에 의한 제어에 따라 전압을 인가한다. 또한 전압 인가부(5)는, 전류계(15b)에 의해 계측한 전류값이나 전압계(15c)에 의해 계측한 전압값을 제어부(5)에 출력한다(도 1 참조).
이 전압 인가부(15)는 가열부(12)에 의해 가열된 저류부(11) 안의 인산 수용액의 온도가 정해진 온도가 된 경우, 제1 실리콘재(13)와 제2 실리콘재(14) 사이에 전압을 걸어 전류를 흘린다. 상술하면, 제어부(5)는 온도 검출부(11a)에 의해 검출된 인산 수용액의 온도에 기초하여, 가열부(12)에 의해 가열된 저류부(11) 안의 인산 수용액의 온도가 정해진 온도가 되었는지의 여부를 판단하여, 이 인산 수용액의 온도가 정해진 온도가 되었다고 판단한 경우에, 전압 인가부(15)에 대하여 전압 인가를 실행하는 취지의 지시를 출력한다. 이 지시를 받고, 전압 인가부(15)는 제1 실리콘재(13)와 제2 실리콘재(14) 사이에 전압을 인가하게 된다.
한편, 제1 실리콘재(13)와 제2 실리콘재(14)의 전극간에 거는 전압은 0.3 V∼5.0 V의 범위 내(0.3 V 이상 5.0 V 이하의 범위 내)로 설정되는 것이 바람직하다. 이것은, 전압(전위)이 0.3 V보다 작아지면 제1 실리콘재(13) 및 제2 실리콘재(14)로부터의 실리콘 용해가 어려워지고, 5.0 V보다 커지면 제1 실리콘재(13) 또는 제2 실리콘재(14)의 양 표면이 산화되기 쉬워지기 때문이다. 단, 제1 실리콘재(13) 및 제2 실리콘재(14)의 각 저항값에 의해, 인가하는 전압의 최적값은 상이한 것이다.
이러한 전압 인가부(15)에 의해 제1 실리콘재(13)와 제2 실리콘재(14)에 전위차가 생기면, 전기 분해에 의해 실리콘은 이온이 되고, 인산 수용액 중에 용해된다. 이때, 전류계(15b)를 이용하여 제1 실리콘재(13)에 흐르는 전류값을 상시 검출(모니터)함으로써, 패러데이의 전기 분해의 법칙(전기 분해에 있어서, 흐른 전기량과 생성 물질의 질량에 관한 법칙)으로부터 인산 수용액 중의 실리콘 농도(실리콘 용해 농도)를 파악할 수 있다. 한편, 패러데이의 전기 분해의 법칙은, 전기 분해에 있어서, 석출되는 물질의 양은 흐른 전기량에 비례하고, 동일한 전기량에 의해 석출되는 물질의 양은 물질의 화학 당량에 비례한다고 하는 법칙이다.
따라서, 제어부(5)는 전류계(15b)에 의해 계측된 전류값을 이용하여 인산 수용액 중의 실리콘 농도를 산출한다. 이 인산 수용액 중의 실리콘 농도가 정해진 농도가 된 경우, 펌프(16a)를 구동하여 저류부(11) 안의 인산 수용액을 세정액 순환부(3)로 공급 배관(16)을 통해 공급한다. 또한 정해진 실리콘 농도는, 예컨대 20 ppm∼150 ppm의 범위 내(20 ppm 이상 150 ppm 이하의 범위 내)로 설정되어 있지만, 특히, 30 ppm∼100 ppm의 범위 내(30 ppm 이상 100 ppm 이하의 범위 내)로 설정되는 것이 바람직하다.
도 1을 다시 참조하여, 세정액 순환부(3)는, 세정액 생성 장치(2)로부터 공급된 정해진 실리콘 농도의 인산 수용액을 저류하는 버퍼 탱크 등의 탱크(21)와, 그 탱크(21)에 이어지는 순환 배관(22)과, 그 순환 배관(22)에 이어지고 정해진 실리콘 농도의 인산 수용액을 토출하는 토출 배관(23)과, 세정 후의 인산 수용액을 탱크(21)에 복귀시키는 접속 배관(24)을 구비하고 있다.
탱크(21)는 세정액 생성 장치(2)로부터 공급 배관(16)을 통해 공급된 정해진 실리콘 농도의 인산 수용액을 저류하는 탱크이다. 이 탱크(21)에는, 그 내부에 저류된 인산 수용액의 양과 실리콘 농도를 검출하는 검출부(21a)가 마련되어 있다. 이 검출부(21a)는 제어부(5)에 접속되어 있고, 검출한 인산 수용액의 양 및 실리콘 농도를 제어부(5)에 출력한다. 한편 탱크(21)에는, 세정액 생성 장치(2)의 공급 배관(16), 순환 배관(22) 및 접속 배관(24)이 접속되어 있다.
순환 배관(22)은, 탱크(21) 안의 인산 수용액이 순환 배관(22)을 흘러 다시 탱크(21) 안으로 복귀하도록 접속되어 있다. 이 순환 배관(22)의 도중에는, 순환 구동원이 되는 펌프(22a)와, 순환 배관(22)을 흐르는 인산 수용액을 가열하는 히터(22b)와, 순환 배관(22)을 흐르는 인산 수용액으로부터 이물을 제거하는 필터(22c)와, 순환 배관(22)을 개폐하는 개폐 밸브(V1)가 마련되어 있다.
펌프(22a)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라, 탱크(21) 안의 인산 수용액을 순환 배관(22)으로 흘린다. 또한 히터(22b)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라 순환 배관(22)을 흐르는 인산 수용액을 일정 온도로 가열한다. 히터 온도는, 예컨대 150℃∼160℃ 범위 내(150℃ 이상 160℃ 이하의 범위 내)로 설정되어 있다. 개폐 밸브(V1)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라 순환 배관(22)을 개폐한다.
토출 배관(23)은, 순환 배관(22)에서의 필터(22c)와 개폐 밸브(V1) 사이에 접속되고, 정해진 실리콘 농도의 인산 수용액을 토출하는 배관이며, 그 토출 측의 선단부가 기판(W)의 표면을 향해 마련되어 있다. 이 토출 배관(23)의 도중에는, 토출 배관(23)을 개폐하는 개폐 밸브(V2)가 마련되어 있다. 이 개폐 밸브(V2)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라 토출 배관(23)을 개폐한다. 제어부(5)는 검출부(21a)에 의해 검출된 실리콘 농도가 정해진 농도인 경우에 세정 개시의 지시를 받으면, 순환 배관(22) 도중의 개폐 밸브(V1)를 폐쇄 상태로 하고 토출 배관(23) 도중의 개폐 밸브(V2)를 개방 상태로 하여, 순환 배관(22)으로부터 토출 배관(23)으로 정해진 실리콘 농도의 인산 수용액을 흘린다.
접속 배관(24)은, 세정부(4)와 탱크(21)를 접속하도록 마련되어 있다. 이 접속 배관(24)의 도중에는, 구동원이 되는 펌프(24a)와, 접속 배관(24)을 개폐하는 개폐 밸브(V3)가 마련되어 있다. 펌프(24a)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라, 세정부(4) 안의 사용 후의 세정액을 접속 배관(24)으로 흘린다. 개폐 밸브(V3)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라 접속 배관(24)을 개폐한다. 또한, 접속 배관(24)의 도중의 개폐 밸브(V3)보다 하류측에는, 세정액 배출용의 배출 배관(24b)이 접속되어 있다. 이 배출 배관(24b)의 도중에도, 이 배출 배관(24b)을 개폐하는 개폐 밸브(V4)가 마련되어 있다. 개폐 밸브(V4)는 제어부(5)에 전기적으로 접속되어 있고, 이 제어부(5)에 의한 제어에 따라 배출 배관(24b)을 개폐한다.
세정부(4)는, 정해진 실리콘 농도의 인산 수용액을 이용하여 반도체 기판 등의 기판(W)의 표면 상의 질화막을 산화막에 대하여 선택적으로 에칭하여 제거하는 세정 장치이다. 이 세정부(4)는, 기판(W)을 회전시키는 회전 기구(4a)와, 이 회전 기구(4a)에 의해 회전하는 기판(W) 상에 정해진 실리콘 농도의 인산 수용액을 공급하는 노즐(4b)을 구비하고 있다. 이 노즐(4b)은 토출 배관(23)의 일단부이며, 이 노즐(4b)로부터 정해진 실리콘 농도의 인산 수용액이 세정액으로서 토출되게 된다. 즉, 세정부(4)는 회전하는 기판(W)의 표면을 향해 정해진 실리콘 농도의 인산 수용액을 노즐(4b)로부터 세정액으로서 공급함으로써, 기판(W) 표면 상의 질화막을 선택적으로 제거한다. 또한, 기판(W) 상에는, 에칭 대상막의 질화막(예컨대, Si3N4막)과, 에칭 스톱막의 산화막(예컨대, SiO2막)이 적층되어 있다.
여기서, 기판(W)의 표면으로부터 세정부(4)의 바닥면으로 흐른 세정액은, 이 바닥면에 접속된 접속 배관(24)을 흘러 펌프(24a)의 구동에 의해 탱크(21)에 회수된다. 이때, 개폐 밸브(V3)는 개방 상태이고, 개폐 밸브(V4)는 폐쇄 상태이다. 단, 기판(W) 상의 질화막이 에칭되어, 실리콘 농도가 정해진 범위를 초과하면, 세정액은 탱크(21)에 회수되지 않고 배출 배관(24b)으로부터 배출된다. 이때, 개폐 밸브(V3)는 폐쇄 상태이고, 개폐 밸브(V4)는 개방 상태이다.
제어부(5)는, 각 부를 집중적으로 제어하는 마이크로컴퓨터, 또한 세정액 생성 및 기판 세정에 관한 각종 처리 정보나 각종 프로그램 등을 기억하는 기억부를 구비하고 있다. 이 제어부(5)는 각종 처리 정보나 각종 프로그램에 기초하여, 세정액 생성 장치(2)에 의해 세정액으로서 정해진 실리콘 농도의 인산 수용액을 생성하고, 생성한 정해진 실리콘 농도의 인산 수용액을 순환시키고 가열함으로써 그 온도를 정해진 온도로 유지하며, 그 후, 세정 개시의 지시에 따라 정해진 실리콘 농도의 인산 수용액을 이용하여 세정부(4)에 의해 기판(W)을 세정하는 전체의 제어를 행한다.
다음에, 전술한 기판 세정 장치(1)가 행하는 기판 세정 공정(세정액을 생성하는 세정액 생성 공정도 포함)에 대해서 도 3을 참조하여 설명한다.
도 3에 도시하는 바와 같이, 실시형태에 따른 기판 세정 공정은, 전극간에 전압을 걸어 정해진 실리콘 농도의 인산 수용액을 생성하는 공정(단계 S1), 탱크(21) 안의 인산 수용액의 양, 인산 수용액의 온도 및 실리콘 농도를 유지하는 공정(단계 S2), 정해진 실리콘 농도의 인산 수용액에 의해 기판을 세정하는 공정(단계 S3), 마지막으로, 기판을 수세(水洗)하고 건조하는 공정(단계 S4)을 갖고 있다.
상술하면, 단계 S1에서는, 가열부(12)에 의해 저류부(11) 안의 인산 수용액을 가열하여, 온도 검출부(11a)에 의해 검출된 인산 수용액의 온도가 정해진 온도(예컨대, 150℃∼160℃)가 되면, 저류부(11) 안의 제1 실리콘재(13)와 제2 실리콘재(14) 사이에 전압이 전압 인가부(15)에 의해 인가된다. 이에 의해, 제1 실리콘재(13)와 제2 실리콘재(14) 사이에 전위차가 생기기 때문에, 전기 분해에 의해 실리콘은 이온으로 되어 인산 수용액 중에 용해된다.
이때, 저류부(11) 안의 인산 수용액 중의 실리콘 농도는, 전류계(15b)에 의해 검출된 전류값을 이용하여 제어부(5)에 의해 산출된다. 이 인산 수용액 중의 실리콘 농도가 정해진 농도가 되면, 펌프(16a)가 제어부(5)에 의해 구동되어 저류부(11) 안의 정해진 실리콘 농도를 갖는 인산 수용액이 공급 배관(16)을 통해 탱크(21)로 공급된다. 그 후, 검출부(21a)에 의해 검출되는 탱크(21) 안의 인산 수용액의 양이 정해진 양이 되면, 펌프(16a)의 구동이 제어부(5)에 의해 정지된다.
단계 S2에서는, 세정액 순환부(3)의 펌프(22a)가 제어부(5)에 의해 구동되어, 탱크(21) 안의 인산 수용액은 순환 배관(22)을 순환한다. 이때, 순환 배관(22) 도중의 개폐 밸브(V1)는 개방 상태이고, 토출 배관(23) 도중의 개폐 밸브(V2)는 폐쇄 상태이다. 순환 배관(22)을 흐르는 인산 수용액은 히터(22b)에 의해 일정 온도(예컨대, 150℃∼160℃)로 가열되고, 또한 순환 배관(22)을 흐르는 인산 수용액으로부터 이물(불순물)이 필터(22c)에 의해 제거된다. 이 인산 수용액의 순환은, 세정부(4)에 의한 세정이 시작될 때까지 행해지게 된다.
단계 S3에서는, 세정의 개시가 지시되고, 검출부(21a)에 의해 검출된 실리콘 농도가 정해진 농도이면, 순환 배관(22) 도중의 개폐 밸브(V1)가 폐쇄 상태가 되고, 토출 배관(23) 도중의 개폐 밸브(V2)가 개방 상태가 되어, 순환 배관(22)으로부터 토출 배관(23)으로 정해진 실리콘 농도의 인산 수용액이 흐른다. 이 인산 수용액은 토출 배관(23)을 흘러, 이 토출 배관(23)의 선단부인 노즐(4b)로부터 기판(W)의 표면을 향해 토출되고, 정해진 실리콘 농도의 인산 수용액에 의해 기판(W) 상의 질화막이 선택적으로 제거된다. 이 세정시, 기판(W)은 회전 기구(4a)에 의해 평면 내에서 일정한 회전수로 회전하고 있다. 정해진 처리 시간 후, 순환 배관(22) 도중의 개폐 밸브(V1)가 개방 상태에 되고, 토출 배관(23) 도중의 개폐 밸브(V2)가 폐쇄 상태가 된다. 이에 의해, 토출 배관(23)으로부터의 인산 수용액의 토출이 정지되고, 순환 배관(22)을 순환하는 인산 수용액의 순환이 재개된다.
세정 중, 기판(W)의 표면으로부터 세정부(4)의 바닥면으로 흘러내린 인산 수용액은, 펌프(24a)의 구동에 의해 접속 배관(24)을 흘러 탱크(21)에 회수된다. 이때, 검출부(21a)에 의해 검출된 탱크(21) 안의 인산 수용액의 실리콘 농도가 저하되면, 펌프(16a)가 제어부(5)에 의해 구동되어 저류부(11) 안의 정해진 실리콘 농도를 갖는 인산 수용액이 공급 배관(16)을 통해 탱크(21)에 공급된다. 그 후, 검출부(21a)에 의해 검출된 탱크(21) 안의 인산 수용액 중의 실리콘 농도가 정해진 농도가 되면, 펌프(16a)의 구동이 제어부(5)에 의해 정지된다.
단계 S4에서는, 전술한 인산 수용액의 토출 정지 후(세정 완료 후), 초순수 또는 가열된 초순수를 토출하는 노즐(도시 생략)이 이용되어, 초순수 또는 가열된 초순수에 의해 기판(W)이 수세되고, 그 수세 후에 건조되어 다음의 제조 공정으로 운반된다. 한편 건조로서는, 세정부(4)의 회전 기구(4a)에 의해 기판(W)을 회전시켜 그 원심력에 의해 기판(W) 상의 물을 털어내는 건조 방법이나, 속건성을 갖는 유기 용제(예컨대, IPA: 이소프로필알코올)를 도포한 후 전술과 마찬가지로 기판(W) 상의 유기 용제를 털어내는 건조 방법 등을 이용하는 것이 가능하다.
이상 설명한 바와 같이, 실시형태에 의하면, 저류부(11) 안의 인산 수용액을 가열하고, 저류부(11) 안의 인산 수용액에 침지된 제1 실리콘재(13) 및 제2 실리콘재(14) 사이에 전위차를 발생시킨다. 이에 의해, 제1 실리콘재(13)와 제2 실리콘재(14)에 전위차가 생기고, 전기 분해에 의해 실리콘이 이온이 되어 인산 수용액 중에 용해된다. 이 때문에 원하는 실리콘 농도의 인산 수용액을 얻는 것이 용이해지고, 충분한 선택비를 얻을 수 있기 때문에, 반도체 장치의 제조에 지장을 초래하여 제품 품질이 저하되는 것을 방지하고, 제품 품질을 향상시킬 수 있다.
또한, 제1 실리콘재(13) 및 제2 실리콘재(14)의 양쪽 모두 또는 한쪽은, 붕소 또는 인이 도핑된 실리콘재이기 때문에, 제1 실리콘재(13) 또는 제2 실리콘재(14)를 저저항으로서 그 전기 전도성을 향상시킬 수 있다. 또한, 붕소 또는 인은 반도체에서 자주 이용되는 원소이기 때문에, 반도체 장치의 제조 프로세스에의 영향을 억제할 수 있다.
또한, 제1 실리콘재(13)와 제2 실리콘재(14) 사이에 0.3 V 이상 5.0 V 이하의 범위 내로 전위차를 발생시킴으로써, 제1 실리콘재(13)와 제2 실리콘재(14)로부터의 실리콘 용해가 용이해지고, 또한 제1 실리콘재(13) 또는 제3 실리콘재(14)의 양 표면의 산화막(절연성을 가짐) 형성을 방지할 수 있게 된다. 이 때문에, 원하는 실리콘 농도의 인산 수용액을 확실하게 얻을 수 있다.
또한, 제1 실리콘재(13) 및 제2 실리콘재(14)에 흐르는 전류값을 전류계(15b)에 의해 검출함으로써, 그 전류로부터 패러데이의 전기 분해의 법칙에 따라 저류부(11) 안의 인산 수용액의 실리콘 농도를 용이하고 정확하게 얻을 수 있다.
한편, 전술한 실시형태에서는, 전류계(15b)에 의해 검출한 전류값을 이용하여, 저류부(11) 안의 인산 수용액 중의 실리콘 농도를 산출하고 있지만, 이 전류값의 용도로서는, 이것 이외에도, 예컨대 전류계(15b)에 의해 검출한 전류값을 이용하여, 제1 실리콘재(13) 표면의 산화 및 제2 실리콘재(14) 표면의 산화를 억제하도록 전압 인가부(15)를, 즉 제1 실리콘재(13) 및 제2 실리콘재(14)에 흘리는 전류값을 제어하도록 하여도 좋다. 이 경우에는, 제1 실리콘재(13) 또는 제2 실리콘재(14)의 양 표면의 산화막 형성을 방지할 수 있기 때문에, 원하는 실리콘 농도의 인산 수용액을 확실하게 얻을 수 있다. 또한 제1 실리콘재(13) 및 제2 실리콘재(14)에 흘리는 전류값을 제어함으로써, 저류부(11) 안의 인산 수용액에 대한 실리콘의 용해량을 제어할 수 있기 때문에, 원하는 실리콘 농도의 인산 수용액을 보다 확실하게 얻을 수 있다.
또한, 전술한 실시형태에서는, 제1 실리콘재(13)의 전위를 정(正)의 전위로 하고, 제2 실리콘재(14)의 전위를 부(負)의 전위로 하여, 각 전위의 정부(正負)를 고정하고 있지만, 이것에 한정되는 것이 아니라, 제1 실리콘재(13) 및 제2 실리콘재(14) 서로의 전위의 정부를 교체하는 것을 반복하도록 하여도 좋다. 이 경우에는, 제1 실리콘재(13) 및 제2 실리콘재(14)의 양 표면의 산화막 형성을 방지하는 것이 가능해지기 때문에, 원하는 실리콘 농도의 인산 수용액을 확실하게 얻을 수 있다. 한편, 전위의 정부의 교체 방법으로서는, 전원(15a)으로서 직류 전원 대신에 교류 전원을 이용할 수 있고, 또는 전압용 펄스의 정부를 교체하는 방법을 이용할 수도 있다.
또한, 전술한 실시형태에서는, 저류부(11)는 상부 개방의 탱크이지만, 이것에 한정되는 것이 아니라, 예컨대 저류부(11)의 내부를 가압하지 않도록 배기를 행하는 트랩 구조를 갖는 덮개를 마련하여, 인산 수용액의 수분 증발을 억제하는 구조를 이용하도록 하여도 좋다.
또한, 전술한 실시형태에서는, 저류부(11) 안의 인산 수용액을 가열부(12)에 의해 가열하도록 하고 있지만, 이것에 한정되는 것이 아니라, 예컨대 이 가열부(12)를 마련하지 않고, 인산 수용액을 공급하는 공급원으로 다른 가열부에 의해 인산 수용액을 가열한 후 저류부(11) 안에 공급하며, 제1 실리콘재(13) 및 제2 실리콘재(14)에 접하는 인산 수용액의 온도를 상온보다 높은 온도로 하도록 하여도 좋다. 즉, 인산 수용액을 저류부(11)에 저류시킨 후 가열하여도 좋고, 인산 수용액을 가열한 후 저류부(11)에 저류시켜도 좋다. 단, 저류부(11) 안의 인산 수용액을 가열하는 편이 인산 수용액의 온도를 일정하게 유지하는 것이 가능하고, 특히, 제1 실리콘재(13) 및 제2 실리콘재(14)로부터의 실리콘 용해 중에도 인산 수용액의 온도를 조정할 수 있다.
또한, 전술한 실시형태에 있어서는, 토출 배관(23) 도중에 펌프를 마련하지 않지만, 이것에 한정되는 것이 아니라, 예컨대 토출 배관(23)으로부터 일정한 유량으로 인산 수용액을 토출하기 위해, 토출 배관(23)의 도중에 정량 펌프를 마련하고, 이 정량 펌프의 구동에 의해 인산 수용액을 토출하도록 하여도 좋다.
또한, 전술한 실시형태에서는, 토출 배관(23)의 노즐(4b)을 고정 상태로 하고 있지만, 이것에 한정되는 것이 아니라, 예컨대 회전 기구(4a)에 의해 회전하고 있는 기판(W)의 표면[예컨대, 원판형의 기판(W)의 반경 방향]을 따라 토출 배관(23)의 노즐(4b)을 왕복 이동시키도록 하여도 좋다.
또한, 전술한 실시형태에서는, 기판(W)을 1개씩 처리하는 매엽식 세정 방법을 이용하고 있지만, 이것에 한정되는 것이 아니라, 예컨대 처리조에 복수개의 기판(W)을 동시에 침지하여 처리하는 뱃치식 세정 방법을 이용하도록 하여도 좋다. 이 뱃치식 세정 방법에서는 정해진 실리콘 농도의 인산 수용액을 토출하는 토출 배관(23)을 뱃치식의 처리조에 접속시키고, 이 처리조 안에 정해진 실리콘 농도의 인산 수용액을 공급한다. 정해진 양의 인산 수용액을 처리조에 공급한 후, 처리조 안의 인산 수용액을 이 처리조에 이어지는 순환 계통 배관에 흘려 순환시키고, 히터에 의해 일정 온도로 유지한다. 그 후, 이 처리조 안의 인산 수용액에 복수개의 기판(W)을 로봇에 의해 한번에 침지하고, 이들의 기판(W) 상의 각 질화막을 선택적으로 제거한다. 정해진 처리 시간 후, 로봇에 의해 처리조 안의 인산 수용액으로부터 모든 기판(W)을 끌어 올리고, 바로 옆의 초순수조 또는 온(溫)초순수조에 침지하여, 유수에 의해 충분히 수세한 후 건조를 행한다.
이상, 본 발명의 몇 가지의 실시형태를 설명했지만, 이들 실시형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것으로 의도되는 것은 아니다. 이들 신규 실시형태는, 그 외의 여러 가지 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 여러 가지의 생략, 치환, 변경을 행할 수 있다. 이들 실시형태나 그 변형은, 발명의 범위나 요지에 포함되고, 특허청구범위에 기재된 발명과 그 균등한 범위에 포함된다.
1 : 기판 세정 장치 2 : 세정액 생성 장치
4 : 세정부 5 : 제어부
11 : 저류부 12 : 가열부
13 : 제1 실리콘재 14 : 제2 실리콘재
15 : 전압 인가부 15b : 전류계

Claims (9)

  1. 인산 수용액을 저류하는 저류부와,
    상기 인산 수용액을 가열하는 가열부와,
    상기 저류부 안의 인산 수용액에 침지된 제1 실리콘재 및 제2 실리콘재, 그리고
    상기 제1 실리콘재와 상기 제2 실리콘재 사이에 전위차를 발생시키는 전압 인가부
    를 포함하는 것을 특징으로 하는 세정액 생성 장치.
  2. 제1항에 있어서, 상기 제1 실리콘재 및 상기 제2 실리콘재의 양쪽 모두 또는 한쪽은, 붕소 또는 인이 도핑된 실리콘재인 것을 특징으로 하는 세정액 생성 장치.
  3. 제1항에 있어서, 상기 전압 인가부는, 0.3 V 이상 5.0 V 이하의 범위 내로 상기 전위차를 발생시키는 것을 특징으로 하는 세정액 생성 장치.
  4. 제1항에 있어서, 상기 전압 인가부는, 상기 제1 실리콘재 및 상기 제2 실리콘재에 흐르는 전류값을 검출하는 전류계를 구비하는 것을 특징으로 하는 세정액 생성 장치.
  5. 제4항에 있어서, 상기 전류계에 의해 검출된 상기 전류값을 이용하여, 상기 제1 실리콘재 표면의 산화 및 상기 제2 실리콘재 표면의 산화를 억제하도록 상기 전압 인가부를 제어하는 제어부를 더 포함하는 것을 특징으로 하는 세정액 생성 장치.
  6. 제1항에 있어서, 상기 전압 인가부는, 상기 제1 실리콘재와 상기 제2 실리콘재 서로의 전위의 정부(正負)를 교체하는 것을 반복하는 것을 특징으로 하는 세정액 생성 장치.
  7. 인산 수용액을 저류부에 저류시켜 가열하거나, 또는 가열하여 저류부에 저류시키는 공정과,
    가열한 상기 저류부 안의 인산 수용액에 침지된 제1 실리콘재와 제2 실리콘재 사이에 전위차를 발생시키는 공정
    을 포함하는 것을 특징으로 하는 세정액 생성 방법.
  8. 인산 수용액을 저류하는 저류부와,
    상기 인산 수용액을 가열하는 가열부와,
    상기 저류부 안의 인산 수용액에 침지된 제1 실리콘재 및 제2 실리콘재와,
    상기 제1 실리콘재와 상기 제2 실리콘재 사이에 전위차를 발생시키는 전압 인가부, 그리고
    상기 제1 실리콘재 또는 상기 제2 실리콘재로부터 용해된 실리콘을 함유하는 인산 수용액에 의해 기판을 세정하는 세정부
    를 포함하는 것을 특징으로 하는 기판 세정 장치.
  9. 인산 수용액을 저류부에 저류시켜 가열하거나, 또는 가열하여 저류부에 저류시키는 공정과,
    가열한 상기 저류부 안의 인산 수용액에 침지된 제1 실리콘재와 제2 실리콘재 사이에 전위차를 발생시키는 공정, 그리고
    상기 제1 실리콘재 또는 상기 제2 실리콘재로부터 용해된 실리콘을 함유하는 인산 수용액에 의해 기판을 세정하는 공정
    을 포함하는 것을 특징으로 하는 기판 세정 방법.
KR20130091438A 2012-08-09 2013-08-01 세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법 KR101494969B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012177335A JP6009268B2 (ja) 2012-08-09 2012-08-09 洗浄液生成装置、洗浄液生成方法、基板洗浄装置及び基板洗浄方法
JPJP-P-2012-177335 2012-08-09

Publications (2)

Publication Number Publication Date
KR20140020754A KR20140020754A (ko) 2014-02-19
KR101494969B1 true KR101494969B1 (ko) 2015-02-23

Family

ID=50050545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130091438A KR101494969B1 (ko) 2012-08-09 2013-08-01 세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법

Country Status (4)

Country Link
JP (1) JP6009268B2 (ko)
KR (1) KR101494969B1 (ko)
CN (1) CN103579055B (ko)
TW (1) TWI525688B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103878145B (zh) * 2014-04-17 2015-12-30 中国科学院微电子研究所 一种对硅酸镓镧晶片进行清洗的方法
JP6440111B2 (ja) * 2014-08-14 2018-12-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349808A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JPH07245434A (ja) * 1994-03-02 1995-09-19 Seiko Epson Corp 配線膜の製造方法及び非線形抵抗素子の製造方法及び薄膜トランジスタの製造方法及び半導体装置の製造方法及び配線膜及び非線形抵抗素子及び薄膜トランジスタ及び液晶表示装置及び半導体装置
KR200268883Y1 (ko) 2001-12-14 2002-03-16 이태구 은콜로이드 용액 제조기
JP2007258405A (ja) * 2006-03-23 2007-10-04 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299014A (ja) * 1992-04-17 1993-11-12 Matsushita Electric Ind Co Ltd 探針走査型顕微鏡用探針の製造方法
US6399517B2 (en) * 1999-03-30 2002-06-04 Tokyo Electron Limited Etching method and etching apparatus
DE19914905A1 (de) * 1999-04-01 2000-10-05 Bosch Gmbh Robert Elektrochemische Ätzanlage und Verfahren zur Ätzung eines Ätzkörpers
JP2001023948A (ja) * 1999-07-05 2001-01-26 Canon Inc 半導体基板の製造方法
JP2001316893A (ja) * 2000-05-01 2001-11-16 Shimonoseki Mekki Kk 不溶性陽極を使用する表面処理方法及びその装置
CN1209499C (zh) * 2002-08-01 2005-07-06 台湾积体电路制造股份有限公司 蚀刻剂及其在提高蚀刻选择比上的应用
US20090134029A1 (en) * 2005-09-27 2009-05-28 Tanah Process Ltd. Ion Concentration Regulation Method and Ion Concentration Regulation Apparatus
JP4358259B2 (ja) * 2007-06-05 2009-11-04 株式会社東芝 半導体製造装置および半導体製造方法
JP2009185383A (ja) * 2008-01-10 2009-08-20 Mitsubishi Materials Corp 銅めっき液供給機構並びにそれを用いた銅めっき装置および銅皮膜形成方法
JP5358303B2 (ja) * 2008-06-30 2013-12-04 クロリンエンジニアズ株式会社 電解硫酸による洗浄方法及び半導体装置の製造方法
JP2010109064A (ja) * 2008-10-29 2010-05-13 Tosoh Corp エッチング方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349808A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 窒化シリコン膜除去液およびそれを用いた半導体製造装置
JPH07245434A (ja) * 1994-03-02 1995-09-19 Seiko Epson Corp 配線膜の製造方法及び非線形抵抗素子の製造方法及び薄膜トランジスタの製造方法及び半導体装置の製造方法及び配線膜及び非線形抵抗素子及び薄膜トランジスタ及び液晶表示装置及び半導体装置
KR200268883Y1 (ko) 2001-12-14 2002-03-16 이태구 은콜로이드 용액 제조기
JP2007258405A (ja) * 2006-03-23 2007-10-04 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
CN103579055B (zh) 2016-07-06
CN103579055A (zh) 2014-02-12
JP6009268B2 (ja) 2016-10-19
TWI525688B (zh) 2016-03-11
KR20140020754A (ko) 2014-02-19
JP2014036155A (ja) 2014-02-24
TW201421563A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
TWI553888B (zh) 基板處理裝置及基板處理方法
US9972515B2 (en) Substrate processing apparatus and substrate processing method
KR101450965B1 (ko) 기판처리장치 및 기판처리방법
KR102378353B1 (ko) 기판 액 처리 방법 및 기판 액 처리 장치
US11158525B2 (en) Substrate processing apparatus and substrate processing method
JP2001023952A (ja) エッチング方法及びエッチング装置
US20130084710A1 (en) Substrate processing apparatus and substrate processing method
US20140076355A1 (en) Treatment apparatus, method for manufacturing treatment liquid, and method for manufacturing electronic device
US20050133066A1 (en) Substrate treating method and apparatus
EP2733724B1 (en) Method for cleaning metal gate semiconductor
KR101494969B1 (ko) 세정액 생성 장치, 세정액 생성 방법, 기판 세정 장치 및 기판 세정 방법
JP2005085892A (ja) 半導体基板の洗浄方法および洗浄装置、半導体基板、ならびに半導体装置
JP4791905B2 (ja) 基板洗浄方法
WO2022059414A1 (ja) 処理液供給装置、基板処理装置および処理液供給方法
JP2017117938A (ja) 基板液処理装置および基板液処理方法
JP5484136B2 (ja) 基板処理装置
JP5194044B2 (ja) 処理液供給装置および処理液供給方法
JP2013219312A (ja) 基板処理方法および基板処理装置
WO2022202340A1 (ja) 基板処理装置、および、基板処理方法
JP6247100B2 (ja) 排液処理装置および排液処理方法
JP2000208475A (ja) 薬液処理方法および薬液処理装置
JP2005270830A (ja) 冶具の洗浄装置及び洗浄方法
JP4487626B2 (ja) 基板処理装置及びこの基板処理装置を用いた基板処理方法
KR20220110054A (ko) 기판 처리 장치, 및, 기판 처리 방법
JP2006032673A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171110

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 6