KR101415283B1 - 메모리 셀 형성을 위한 인-시투 표면 처리 - Google Patents
메모리 셀 형성을 위한 인-시투 표면 처리 Download PDFInfo
- Publication number
- KR101415283B1 KR101415283B1 KR1020067023043A KR20067023043A KR101415283B1 KR 101415283 B1 KR101415283 B1 KR 101415283B1 KR 1020067023043 A KR1020067023043 A KR 1020067023043A KR 20067023043 A KR20067023043 A KR 20067023043A KR 101415283 B1 KR101415283 B1 KR 101415283B1
- Authority
- KR
- South Korea
- Prior art keywords
- passive layer
- layer
- memory cell
- organic
- conductive
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 147
- 230000015572 biosynthetic process Effects 0.000 title claims description 17
- 238000011065 in-situ storage Methods 0.000 title claims description 11
- 238000004381 surface treatment Methods 0.000 title claims 5
- 238000000034 method Methods 0.000 claims abstract description 77
- 239000004020 conductor Substances 0.000 claims abstract description 63
- 239000010949 copper Substances 0.000 claims abstract description 34
- 239000007789 gas Substances 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 230000001737 promoting effect Effects 0.000 claims abstract description 26
- 239000011737 fluorine Substances 0.000 claims abstract description 20
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 166
- OMZSGWSJDCOLKM-UHFFFAOYSA-N copper(II) sulfide Chemical compound [S-2].[Cu+2] OMZSGWSJDCOLKM-UHFFFAOYSA-N 0.000 claims description 44
- 239000012044 organic layer Substances 0.000 claims description 42
- 238000005259 measurement Methods 0.000 claims description 31
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 11
- -1 Poly (p-phenylene vinylene) Polymers 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 claims description 10
- 230000005284 excitation Effects 0.000 claims description 9
- 229920001197 polyacetylene Polymers 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 4
- 150000002678 macrocyclic compounds Chemical class 0.000 claims description 4
- 229920000834 poly(ferrocenylene) polymer Polymers 0.000 claims description 4
- 229920000828 poly(metallocenes) Polymers 0.000 claims description 4
- 229920000553 poly(phenylenevinylene) Polymers 0.000 claims description 4
- 229920000767 polyaniline Polymers 0.000 claims description 4
- 229920000123 polythiophene Polymers 0.000 claims description 4
- 150000003573 thiols Chemical class 0.000 claims description 4
- 229910052946 acanthite Inorganic materials 0.000 claims description 3
- 230000004044 response Effects 0.000 claims description 3
- XUARKZBEFFVFRG-UHFFFAOYSA-N silver sulfide Chemical compound [S-2].[Ag+].[Ag+] XUARKZBEFFVFRG-UHFFFAOYSA-N 0.000 claims description 3
- 229940056910 silver sulfide Drugs 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 claims description 2
- 150000003464 sulfur compounds Chemical class 0.000 claims 2
- 230000003993 interaction Effects 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 abstract description 12
- 238000009832 plasma treatment Methods 0.000 abstract description 10
- BWFPGXWASODCHM-UHFFFAOYSA-N copper monosulfide Chemical compound [Cu]=S BWFPGXWASODCHM-UHFFFAOYSA-N 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 210000004027 cell Anatomy 0.000 description 138
- 239000002800 charge carrier Substances 0.000 description 48
- 235000012431 wafers Nutrition 0.000 description 46
- 230000008569 process Effects 0.000 description 37
- 229920000642 polymer Polymers 0.000 description 28
- 230000006870 function Effects 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 24
- 229910045601 alloy Inorganic materials 0.000 description 18
- 239000000956 alloy Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 17
- 238000003860 storage Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000000203 mixture Substances 0.000 description 14
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 13
- 239000011368 organic material Substances 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 11
- 230000004907 flux Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 230000008021 deposition Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 229920000620 organic polymer Polymers 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 229910001316 Ag alloy Inorganic materials 0.000 description 6
- 229910001369 Brass Inorganic materials 0.000 description 6
- 229910001374 Invar Inorganic materials 0.000 description 6
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 6
- 229910000792 Monel Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000010951 brass Substances 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910000856 hastalloy Inorganic materials 0.000 description 6
- 229910001026 inconel Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- 229910000833 kovar Inorganic materials 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 6
- 239000011777 magnesium Substances 0.000 description 6
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 description 6
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 239000010935 stainless steel Substances 0.000 description 6
- 229910001220 stainless steel Inorganic materials 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 206010010144 Completed suicide Diseases 0.000 description 3
- 238000004566 IR spectroscopy Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000000572 ellipsometry Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910003480 inorganic solid Inorganic materials 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229920002223 polystyrene Polymers 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 238000004626 scanning electron microscopy Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- CPBQJMYROZQQJC-UHFFFAOYSA-N helium neon Chemical compound [He].[Ne] CPBQJMYROZQQJC-UHFFFAOYSA-N 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 238000012625 in-situ measurement Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000033116 oxidation-reduction process Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006403 short-term memory Effects 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 208000000044 Amnesia Diseases 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 238000012369 In process control Methods 0.000 description 1
- 208000026139 Memory disease Diseases 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 125000002015 acyclic group Chemical group 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229920000547 conjugated polymer Polymers 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002847 impedance measurement Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010965 in-process control Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 230000006984 memory degeneration Effects 0.000 description 1
- 208000023060 memory loss Diseases 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000000391 spectroscopic ellipsometry Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Battery Electrode And Active Subsutance (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 유기 메모리 셀의 제조 동안에 수행될 수 있는 바와 같은 전도층상에 패시브층을 형성하는 시스템 및 방법을 개시하는데, 본 발명에 의해 종래 무기 메모리 디바이스들에 내재하는 결함들을 전반적으로 완화된다. 상기 패시브층은 전도성 물질의 상위 부분으로부터 생성되는 구리 황화물(Cu2S)과 같은 전도성 촉진 화합물을 포함한다. 상기 전도성 물질은 상기 메모리 셀에서 바닥부 전극으로서 제공될 수 있으며, 그리고 상기 전도성 물질의 상위 부분은 플루오르(F) 기반 가스들로부터 생성된 플라즈마 처리를 통해 상기 패시브층으로 변화될 수 있다.
전도성 물질, 패시브 층, 플라즈마, 유기 메모리 셀.
Description
본 발명은 일반적으로 반도체 제조에 관한 것으로서, 특히 플라즈마 처리를 통해 유기 메모리 셀을 위한 전도성 촉진층(conductivity facilitating layer)을 형성하는 시스템 및 방법에 관한 것이다.
반도체 산업에서는, 디바이스 집적도, 처리량 및 수율이 증가하는 경향이 계속되고 있다. 이제껏 디바이스 집적도를 증가시켜 왔으며, 반도체 디바이스 치수들(예를 들어, 서브-미크론 레벨에서)의 스케일 축소를 위한 노력이 계속되고 있다. 이러한 집적도를 달성하기 위해, 보다 작은 피쳐(feature) 크기들 및 보다 정밀한 피쳐 형상들이 요구된다. 이는 배선 라인들의 폭 및 간격, 접촉 홀들의 간격 및 직경, 그리고 다양한 피쳐들의 코너들 및 에지들과 같은 표면 기하구조를 포함할 수 있다. 처리량을 증가시키기 위해, 요구되는 프로세싱 단계들의 개수는 감소될 수 있으며/또는 이러한 프로세싱 단계들에 요구되는 시간은 감소될 수 있다. 제조 공정에 들어가는 제품들 개수에 비교할 때에 제조 공정에서 나오는 완성 제품들의 퍼센티지인 수율을 증가시키기 위해, 각 제조 공정들의 제어 및/또는 품질이 개선될 수 있다.
반도체 제조는 웨이퍼 표면에서 또는 표면상에서 반도체 디바이스들을 생성하는데 이용되는 제조 공정이다. 연마된, 블랭크(blank) 웨이퍼들이 반도체 제조 공정에 들어오며, 많은 수의 반도체 디바이스들로 표면이 덮혀진 채로 제조 공정을 빠져나간다. 반도체 제조는 디바이스들을 제어하고 만드는 많은 단계들 및/또는 공정들을 포함하며, 이용되는 기본 공정들은 레이어링(layering), 도핑(doping), 열 처리들 및 패턴화를 포함한다. 레이어링은 얇은 층들을 웨이퍼 표면에 부가하는 동작이다. 층들은 예를 들어, 절연체들, 반도체들 및/또는 전도체들이 될 수 있으며, 이들은 다양한 공정들을 통해 성장하거나 증착된다. 공통적인 증착 기법들은 예를 들어, 증발(evaporation) 및 스퍼터링을 포함한다. 도핑은 특정량의 도펀트들(dopants)을 웨이퍼 표면에 부가하는 공정이다. 도펀트들은 층들의 특성을 변경(예를 들어, 반도체를 전도체로 바꾸게) 시킬 수 있다. 열 확산 및 이온 주입과 같은 다수의 기법들이 도핑에 이용될 수 있다. 열 처리들은 웨이퍼가 특정 결과들을 달성하도록 가열되고 냉각되는 다른 기본 동작이다. 전형적으로, 열 처리 동작들에서, 비록 오염물들이 생성되고 증기들이 웨이퍼로부터 증발할 수 있지만, 어떤 추가적인 물질이 부가되거나 웨이퍼로부터 제거되지는 않는다. 하나의 공통적인 열 처리가 어닐링인데, 이는 도핑 동작들에 의해 통상적으로 야기되는 웨이퍼/디바이스 결정 구조에 대한 손상을 복구한다. 용매들의 드라이빙(driving) 및 합금과 같은 다른 열 처리들이 또한 반도체 제조에서 이용된다.
컴퓨터들이 일관적으로 더욱 강력하게 되며, 새롭고 개선된 전자 디바이스들(예를 들어, 디지털 오디오 재생기들, 비디오 재생기들)이 연속적으로 개발됨에 따라, 컴퓨터들 및 전자 디바이스들의 부피(volume), 사용 및 복잡도가 계속하여 증가하고 있다. 추가적으로, 디지털 매체(예를 들어, 디지털 오디오, 비디오, 이미지들 등)의 성장 및 사용은 이러한 디바이스들의 개발에 박차를 가하게 되었다. 이러한 성장 및 개발은 컴퓨터 및 전자 디바이스들에 저장되어 유지되는 원하는/바람직한 정보량을 크게 증가시켰다.
일반적으로, 정보는 다양한 유형들을 갖는 하나 이상의 저장 디바이스들에 저장되어 유지된다. 저장 디바이스들은 예를 들어, 하드 디스크 드라이브들, 콤팩트 디스크 드라이브들 및 대응하는 매체, 디지털 비디오 디스크(DVD) 드라이브들 등과 같은 장기간 저장 매체들을 포함한다. 전형적으로, 장기간 저장 매체들은 보다 저비용으로 보다 많은 량의 정보를 저장하지만, 다른 타입들의 저장 매체들보다 느리다. 저장 디바이스들은 또한 종종(항상 그러하지는 않음) 단기간 저장 매체들이 되는 메모리 셀들을 포함한다. 단기간 메모리 셀들은 장기간 저장 매체들보다 실질적으로 빠른 경향이 있다. 단기간 메모리 셀들은 예를 들어, 동적 랜덤 액세스 메모리(DRAM), 정적 랜덤 액세스 메모리(SRAM), 더블 데이터 속도 메모리(DDR), 고속 페이지 모드 동적 랜덤 액세스 메모리(FPMDRAM), 확장된 데이터-아웃 동적 랜덤 액세스 메모리(EDODRAM), 동기식 동적 랜덤 액세스 메모리(SDRAM), 비디오램(VRAM), 플래쉬 메모리, 판독 전용 메모리(ROM) 등을 포함한다.
메모리 셀들은 일반적으로 휘발성 및 비휘발성 타입들로 세분될 수 있다. 휘발성 메모리 셀들은 전력이 차단되면 정보를 소실하는 것이 일반적이며, 정보를 유지하기 위해서는 주기적인 리프레쉬 사이클들(refresh cycles)을 요구하는 것이 전형적이다. 휘발성 메모리 셀들은 예를 들어, 랜덤 액세스 메모리(RAM), DRAM, SRAM 등을 포함한다. 비휘발성 메모리 셀들은 디바이스들에 전력이 유지되는지에 관계없이 이들의 정보를 유지한다. 비휘발성 메모리 셀들은 ROM, 프로그래머블 판독 전용 메모리(PROM), 소거가능 프로그래머블 판독 전용 메모리(EPROM), 전기적으로 소거가능 프로그래머블 판독 전용 메모리(EEPROM), 플래쉬 EEPROM 등을 포함하지만, 이에 국한되지는 않는다. 휘발성 메모리 셀들은 일반적으로 비휘발성 메모리 셀들에 비교되는 때에 보다 낮은 비용으로 보다 빠른 동작을 제공한다.
메모리 셀들은 종종 메모리 셀들의 어레이들을 포함한다. 각각의 메모리 셀이 액세스될 수 있는바, 즉, 정보가 "판독", "기입" 및 "소거" 될 수 있다. 메모리 셀들은 "오프" 및 "온" 상태(또한, "0" 및 "1"로 지칭됨)에서 정보를 유지한다. 전형적으로, 메모리 셀이 특정 개수의 바이트(들)(예를 들어, 바이트당 8개 메모리 셀들)를 검색하기 위해 어드레싱된다. 휘발성 메모리 셀들에 대해, 메모리 셀들은 그들의 상태를 유지하기 위해 주기적으로 "리프레쉬" 되어야 한다. 이러한 메모리 셀들은 대개 이러한 다양한 기능들을 수행하고, 2개의 상태들에서 전환 및 유지될 수 있는 반도체 디바이스들로부터 제조된다. 디바이스들은 종종 결정성 실리콘 디바이스들과 같은 무기 고체 상태 기술로 제조된다. 메모리 셀들에 이용되는 공통적인 반도체 디바이스가 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)이다.
휴대용 컴퓨터 및 전자 디바이스들의 보급(proliferation) 및 증대된 사용은 메모리 셀들에 대한 수요를 크게 증가시켰다. 디지털 카메라들, 디지털 오디오 플레이어들, 개인용 디지털 어시스턴트들 등이 일반적으로 큰 용량 메모리 셀들(예를 들어, 플래쉬 메모리, 스마트 미디어, 콤팩트 플래쉬,...)을 이용하고자 한다. 정보 저장에 대한 계속되는 요구에 상응하여, 메모리 셀들은 점점 더 많은 저장 능력을 갖게 되었다(예컨대, 다이 당 저장능력 혹은 칩 당 저장능력). 예를 들어, 우표 크기의 실리콘이 수천만개의 트랜지스터들(여기서, 각 트랜지스터는 수백 나노미터만큼 작다)을 포함할 수 있다. 그러나, 실리콘-기반 디바이스들은 그 근본적인 물리적 사이즈 한계에 접근하고 있다. 일반적으로, 무기 고체 상태 디바이스들은 고비용 및 데이터 저장 밀도의 저하를 야기하는 복잡한 아키텍처를 갖는다는 문제가 있다. 무기 반도체 물질에 기반한 휘발성 반도체 메모리들은 거의 일정한 전류 제공을 요구하는데, 이는 저장된 정보를 단순히 유지만하는데에도 발열(heating) 및 높은 전력 소모를 유발한다. 또한 무기 반도체 물질에 기반한 비휘발성 반도체 메모리 셀들은 저장 정보를 유지하기 위해 이러한 일정한 전력의 제공을 요구하지 않는다. 하지만, 전형적인 휘발성 메모리 셀들과 비교하면, 비휘발성 반도체 메모리 셀들은 감소된 데이터 속도와 높은 전력 소모를 가지며 더 복잡하다.
더욱이, 무기 고체 상태 디바이스들의 크기가 감소하고, 집적도가 증가함에 따라, 정렬 공차들에 대한 감도(sensitivity)가 또한 증가할 수 있으며, 이는 제조를 더욱 어렵게 만들고 있다. 작은 최소 크기들에서의 피쳐들의 형성이, 최소 크기가 작동 회로들의 제조에 사용될 수 있는 것으로 의미하지 않는다. 예를 들어, 최소 크기의 4분의 1과 같은 최소 크기보다 훨씬 작은 정렬 공차들을 갖는 것이 필요하다. 따라서, 무기 메모리 셀들에 대한 추가적인 디바이스 축소 및 밀도 증가는 제한될 수 있다. 더욱이, 증가하는 성능 수요들을 충족하면서 이러한 무기 비휘발 성 메모리 셀들에 대한 축소는 저비용을 유지하면서 수행하기에 더욱 어렵다.
하기내용은 본 발명의 일부 양상들의 기본적인 이해를 제공하기 위해 본 발명의 간략화된 요약을 제공한다. 이러한 요약은 본 발명의 포괄적인 개관이 아니다. 이는 본 발명의 키 또는 핵심 요소들을 식별하려는 것이나 본 발명의 범주를 서술하려는 것이 아니다. 그 목적은 하기에서 제공될 보다 상세한 설명의 전조로서 단순히 본 발명의 사상들을 간략화된 형태로 제공하고자 함이다.
본 발명은 유기 메모리 셀들을 형성하는 시스템들 및 방법들과 관련되는데, 이는 예를 들어, 휘발성, 제한된 밀도 및 제한된 디바이스 수행 성능들과 같은 종래의 무기 메모리 디바이스들에 내재하는 결함들을 완화한다. 본 발명의 하나 이상의 양상들에 따르면, 패시브 층(passive layer)으로서 알려진 유기 메모리 셀 부분이 플라즈마 처리를 통해 하부의 전도층으로부터, 이러한 전도층 정상에 형성된다. 일반적으로, 이러한 패시브 층은 구리 황화물(Cu2S)과 같은 전도성 촉진 화합물을 포함하는바, 전도성 촉진 화합물은 플라즈마로 전도층의 상위 부분을 처리함으로써 전도층으로부터 형성될 수 있으며, 플라즈마는 예컨대, 플루오르(F) 기반의 가스로부터 생성될 수 있다. 변환 과정은 다른 것들보다도 예를 들어, 원하는 두께의 패시브 층의 형성을 용이하게 하도록 모니터링 및 제어될 수 있다.
상기 목적 및 관련 목적들을 수행하기 위해, 본 발명의 일정한 예시적인 양상들이 하기의 상세한 설명 및 첨부 도면들과 관련하여 본원에서 설명된다. 그러나, 이러한 양상들은 본 발명의 원리들이 이용될 수 있는 몇가지 다양한 방식들을 나타내는 것이며, 본 발명은 이러한 모든 양상들 및 그 등가물들을 포함하는 것임이 의도된다. 본 발명의 다른 이점들 및 신규한 특징들은 도면들과 관련하여 고려되는 본 발명의 하기의 상세한 설명으로부터 자명하게 될 것이다.
본 발명은 예로써 첨부 도면들에서 예시된다.
도 1은 그 위에 메모리 셀이 형성된 웨이퍼의 일부의 개략 단면도 예시인데, 이러한 웨이퍼의 일부는 본 발명의 하나 이상의 양상들에 따라 형성될 수 있다.
도 2는 그 위에 메모리 셀이 형성된 웨이퍼의 일부의 다른 개략 단면도 예시인데, 이러한 웨이퍼의 일부는 본 발명의 하나 이상의 양상들에 따라 형성될 수 있다.
도 3은 유기 메모리 셀들로 구성될 수 있는 것과 같은 메모리 셀들의 어레이를 예시하는데, 그 일부는 본 발명의 하나 이상의 양상들에 따라 형성될 수 있다.
도 4는 본 발명의 하나 이상의 양상들에 따라 메모리 셀을 제조함에 있어서 기판 및 유전층의 개략 단면도 예시이다.
도 5는 도 4의 것과 유사한 메모리 셀을 제조하는 개략 단면도 예시인데, 이는 본 발명의 하나 이상의 양상들에 따라 전도성 물질 및 장벽층을 포함한다.
도 6은 도 5의 것과 유사한 메모리 셀을 제조하는 개략 단면도 예시인데, 이는 본 발명의 하나 이상의 양상들에 따라 다른 유전층을 포함한다.
도 7은 도 6의 것과 유사한 메모리 셀을 제조하는 다른 개략 단면도 예시인 데, 이는 본 발명의 하나 이상의 양상들에 따라 전도성 물질의 상위 부분으로부터 패시브 층을 형성하는 것을 포함한다.
도 8은 도 7의 것과 유사한 메모리 셀을 제조하는 또 다른 개략 단면도 예시인데, 이는 본 발명의 하나 이상의 양상들에 따라 유기층을 포함한다.
도 9는 도 8의 것과 유사한 메모리 셀을 제조하는 또 다른 개략 단면도 예시인데, 이는 본 발명의 하나 이상의 양상들에 따라 상부 전극 역할을 하는 다른 전도성 물질을 포함한다.
도 10은 본 발명의 하나 이상의 양상들에 따라 하나 이상의 메모리 셀들의 제조에 있어서 전도층상에 패시브 층을 형성하는 시스템을 예시하는 개략 블록도이다,
도 11은 본 발명의 하나 이상의 양상들에 따라 격자 맵핑된 웨이퍼의 투시도이다.
도 12는 본 발명의 하나 이상의 양상들에 따라 웨이퍼상의 격자 맵핑된 위치들에서 취해진 측정들의 플롯을 도시한다.
도 13은 본 발명의 하나 이상의 양상들에 따라 웨이퍼상의 각 격자 맵핑된 위치들에서 취해진 측정들에 대응하는 엔트리들을 포함하는 테이블을 예시한다.
도 14는 본 발명의 하나 이상의 양상들에 따라 하나 이상의 메모리 셀들의 제조에 있어서 전도성 물질의 정상에 패시브 층을 형성하는 방법을 예시하는 흐름도이다.
도 15는 본 발명의 하나 이상의 양상들에 따라 전도성 촉진층과 폴리머층 간의 계면상의 진성 전계(intrinsic electric field) 효과를 도시하는 그래프이다.
도 16은 본 발명의 하나 이상의 양상들에 따라 예시적인 메모리 셀의 전하 캐리어 분포를 예시하는 그래프이다.
도 17은 본 발명의 하나 이상의 양상들에 따라 예시적인 메모리 셀의 전하 캐리어 분포를 예시하는 다른 그래프이다.
도 18은 본 발명의 하나 이상의 양상들에 따라 예시적인 메모리 셀의 전하 캐리어 분포를 예시하는 또 다른 그래프이다.
도 19는 본 발명의 하나 이상의 양상들에 따라 예시적인 메모리 셀의 전하 캐리어 분포를 예시하는 또 다른 그래프이다.
도 20은 본 발명의 하나 이상의 양상들에 따라 예시적인 메모리 셀의 계면에서의 전하 캐리어 농도를 예시하는 그래프이다.
도 21은 본 발명의 하나 이상의 양상들에 따라 예시적인 메모리 셀의 계면에서의 전하 캐리어 농도를 예시하는 다른 그래프이다.
본 발명은 도면들을 참조하여 설명되는데, 여기서 동일 참조 번호들은 도면 전체에서 동일 요소들을 가리키는데 사용된다. 하기의 설명에서, 설명을 위해, 많은 특정 상세사항들은 본 발명의 철저한 이해를 제공하기 위해 제시된다. 그러나, 본 발명의 하나 이상의 양상들은 이러한 특정 상세사항들보다 덜한 정도로 실시될 수 있음이 기술분야의 당업자에게 자명할 것이다. 다른 경우들에서, 공지의 구조들 및 디바이스들이 본 발명의 하나 이상의 양상들의 설명을 용이하게 하기 위해 블록도 형태로 도시될 수 있다.
도 1은 유기 메모리 셀(100)의 단면도 예시인데, 그 일부가 본 발명의 하나 이상의 양상들에 따라 형성될 수 있다. 유기 메모리 셀들은 적어도 부분적으로 유기 물질들에 기반하며, 이에 따라 무기물질 기반의 메모리 디바이스들의 일부 제한들을 극복할 수 있는 메모리 디바이스들이다. 유기 메모리 디바이스들은 종래의 무기물질 메모리 디바이스들에 대해 디바이스 밀도를 증가, 및/또한 디바이스 성능의 증가를 용이하게 한다. 추가적으로, 유기 메모리 디바이스들은 비휘발성이며, 이에 따라 빈번한 레프레쉬 사이클들을 요구하지 않으며 혹은, 일정하거나 거의 일정한 전력을 요구하지 않는다. 유기 메모리 디바이스들은 다양한 임피던스 레벨들에 대응하는 2개 이상의 상태들을 가질 수 있다. 이러한 상태들은 바이어스 전압을 인가함으로써 설정되며, 이후에 다른 전압, 즉, 역 바이어스 전압이 인가될 때까지, 셀들은 각 상태들을 유지한다. 셀들은 전력을 이용하여 또는 전력 없이(예를 들어, 비휘발성) 그들의 상태를 유지하며, 주입 전류 또는 광 방사를 측정함으로써 전기적으로 또는 광학적으로 판독될 수 있다.
도 1에 도시된 바와 같은 유기 메모리 셀들은 웨이퍼상에, 전형적으로는 실리콘을 포함하는 것이 일반적인 베이스 기판(102) 상에 형성될 수 있다. 유기 메모리 셀(100)은 제 1 유전층(104), 장벽층(106), 바닥부 전극(108), 패시브 층(110), 제 2 유전층(112), 유기층(114) 및 상부 전극(120)을 포함한다. 본 발명의 하나 이상의 양상들에 따라, 유기 메모리 셀(100)의 패시브 층(110)은 적어도 부분적으로 플라즈마 처리 과정에 의해 형성된다. 유기 메모리 셀(100)은 단지 2개의 상태들만을 유지하는 종래의 무기 메모리 셀들과는 달리 2개 이상의 상태들을 유지할 수 있다. 따라서, 유기 메모리 셀(100)의 단일 셀이 하나 이상의 비트 정보를 보유할 수 있다. 더욱이, 유기 메모리 셀(100)은 비휘발성 메모리 셀이며, 결과적으로 일정하거나 거의 일정한 전력 공급을 요구하지 않는다.
제 1 유전층(104)이 기판(102)상에 형성되며, 이는 유전 또는 절연 특성들을 갖는 임의 타입의 요소로 구성될 수 있다. 바닥부 전극(108)이 기판(102) 위에 전도성 물질을 증착함으로써 형성된다. 하나 이상의 트렌치들 및/또는 비아들이 전도성 물질의 증착 이전에 유전층(104)에 형성될 수 있으며, 이후에 전도성 물질을 주위 유전층(104)과 동일한 높이로 트렌치에 선택적으로 증착한다. 전도성 물질은 또한 유전층(104) 보다 높은 높이로 트렌치에 증착될 수 있으며, 이후에 유전층(104)과 같은 높이가 되도록 화학기계적 연마(CMP) 공정에 의해 다시 연마될 수 있다. 전형적으로, 일부 타입의 패턴화/식각 공정이 트렌치(들)를 형성하는데 이용된다.
장벽층(106)이 바닥부 전극(108)의 유전층(104) 및/또는 기판(102)으로의 확산을 완화하기 위한 바닥부 및 측벽들을 포함하는 트렌치 내에 형성된다. 바닥부 전극(108)의 전도성 물질은 예를 들어, 구리, 알루미늄, 크롬, 게르마늄, 금, 마그네슘, 망간, 인듐, 철, 니켈, 팔라듐, 백금, 은, 티탄, 아연, 이들의 합금들, 인듐-주석 산화물, 폴리실리콘, 도핑된 비결정질 실리콘, 금속 실리사이드들 등을 포함할 수 있다. 전도성 물질에 이용될 수 있는 예시적인 합금들은 Hastelloy®, Kovar®, Invar, Monel®, Inconel®, 황동, 스테인리스 스틸, 마그네슘-은 합금, 및 다 양한 다른 합금들을 포함한다. 바닥부 전극(108)은 예를 들어, 트렌치 외부 영역들로부터 전도성 물질을 제거하기 위해, (예를 들어, 스퍼터링에 의해) 전도성 물질을 증착하는 단계 및 감소(reducing) CMP를 수행하는 단계를 포함하는 다마신 공정에 의해 형성될 수 있다.
패시브 층(110)은 바닥부 전극(108)의 정상에 위치되며, 전하들(정공들 및/또는 전자들)을 공여하고 받아들이는 능력을 갖는 적어도 하나의 전도성 촉진 화합물을 포함한다. 패시브 층(106)에 이용될 수 있는 전도성 촉진 화합물들의 일례는 구리 황화물(Cu2S, CuS), 구리 산화물(CuO, Cu2O), 망간 산화물(MnO2), 티탄 이산화물(TiO2), 인듐 산화물(I3O4), 은 황화물(Ag2S, AgS), 철 산화물(Fe3O4) 등 중 적어도 하나를 포함한다. 일반적으로, 전도성 촉진 화합물은 전도성 촉진 화합물이 전하들을 공여하고 받아들이게 하는 적어도 2개의 비교적 안정한 산화-환원 상태들을 갖는다.
본 발명의 하나 이상의 양상들에 따르면, 패시브 층(110)이 플라즈마 처리 공정에 의해 적어도 부분적으로 바닥부 전극의 상위 부분으로부터 형성될 수 있으며, 이에 의해 바닥부 전극(108)의 전도성 물질의 일부는 원하는 물질(예를 들어, 전도성 촉진 물질)로 변환된다. 예로써, 원하는 전도성 촉진 물질을 형성하기 위하여, 바닥부 전극(108)의 상위 부분은, 예컨대, CF4 및/또는 SF6와 같은 플루오르(F) 함유 가스들로 플라즈마 처리될 수 있다. 따라서, 패시브 층(110)은 전도성 바닥부 전극(예를 들어, 구리로부터 성장된 구리 황화물)의 적어도 일부로부터 "성장"될 수 있다.
패시브 층(110)의 전도성 촉진 특성들은 바닥부 전극(108)으로부터 유기층(114)과 패시브 층(110)간의 계면으로의 전하 이송을 용이하게 한다. 추가적으로, 패시브 층(110)은 유기층(114)으로의 전하 캐리어(예를 들어, 전자들 또는 정공들)의 주입을 용이하게 하며, 유기층의 전하 캐리어 농도를 증가시켜 유기층(114)의 전도성을 변형시킨다. 더욱이, 패시브 층(110)은 또한 유기 메모리 셀(100)의 총 전하의 균형을 맞추기 위해 반대되는(opposite) 전하들을 저장할 수 있다.
제 2 유전층(112)이 적어도 제 1 유전층(104)의 일부 및 적어도 패시브 층(110)의 일부 위에 선택적으로 형성된다(예를 들어, 증착되고 패턴화된다). 제 2 유전층(112)은 적당한 셀 스택을 형성하도록 패턴화되며, 바닥부 전극의 정상에 전도성 촉진 물질을 형성하기 위해 구리층을 플라즈마 처리하기 이전에 패터닝(예를 들어, 식각)될 수 있다. 제 2 유전층(112)은 제 1 유전층(104)에 이용된 것들과 유사한 유전 물질들로 구성될 수 있다. 제 2 유전층(112)과 유전층(104)의 조합이 또한 ILD(inner layer dielectric)로 불려질 수 있음을 이해해야 한다.
유기층(114)이 패시브 층(110)상에 형성된다. 패시브 층(110)상에 유기층(114)의 형성은 2개의 층들간의 계면을 정의한다. 유기층(114)은 전형적으로 작은 유기 분자 및 컨쥬게이트 폴리머(conjugated polymer)와 같은 컨쥬게이트 유기 물질로 구성된다. 일반적으로, 컨쥬게이트 유기 분자는 비교적으로 안정한 적어도 2개의 산화-환원 상태들을 가지며, 이는 전하들(정공들 및/또는 전자들)을 공여하고 받아들이는 능력을 제공한다. 만일 유기층이 폴리머인 경우에, 컨쥬게이트 유기 폴리머의 폴리머 백본(backbone)은 전극들(108 및 120)간에서 길이방향으로(예를 들어, 전반적으로 전극들(108 및 120)의 내부의, 대향 표면들에 실질적으로 수직인) 연장할 수 있다. 컨쥬게이트 유기 분자는 그 백본이 컨쥬게이트 특성을 보유하도록 선형(linear)이 되거나 분기(branch)할 수 있다. 이러한 컨쥬게이트 분자들은 중첩 π 오비탈들을 가지며, 2개 이상의 공명 구조들을 취할 수 있는 것임이 특징이다.
유기층(114)은 물질과 용매의 혼합물을 증착하며, 이후에 용매를 제거하는 것을 포함하는 예를 들어, 스핀-온(spin-on) 기법을 포함하는 다수의 적합한 기법들을 통해 형성될 수 있음을 이해해야 한다. 다른 적합한 기법이 저압 화학 기상 증착(LPCVD), 플라즈마 인핸스드 화학 기상 증착(PECVD), 및 고 밀도 화학 기상 증착(HDCVD)를 포함하는 화학 기상 증착(CVD)이다. 패시브 층(110)은 유기층(114)을 형성하는 때에, 일부 경우들에서 촉매 역할을 할 수 있다. 이와 관련하여, 컨쥬게이트 유기 분자의 백본이 초기에 패시브 층(110)에 인접하여 형성되며, 패시브 층 표면에서 떨어져 실질적으로 수직으로 성장하거나 모이게(assemble) 될 수 있다. 결과적으로, 컨쥬게이트 유기 분자의 백본은 2개의 전극들을 통과하는 방향으로 자기 정렬될 수 있다.
유기 물질은 환식 또는 비환식이 될 수 있다. 유기 폴리머들과 같은 일부 경우들에 대해, 유기 물질은 형성 또는 증착 동안에 자체적으로 전극들 간에서 모이게 된다. 유기층(114)에 이용될 수 있는 컨쥬게이트 유기 폴리머들의 예는 하나 이상의 polyacetylene (cis or trans) ; polyphenylacetylene (cis or trans) ; polydiphenylacetylene; polyaniline; poly(p-phenylene vinylene); polythiophene; polyporphyrins; porphyrinic macrocycles, thiol derivatized polyporphyrins; polymetallocenes such as polyferrocenes, polyphthalocyanines; polyvinylenes; polystiroles 등을 포함한다. 추가적으로, 유기 물질의 특성들은 적합한 도펀트(예를 들어, 소금)으로 도핑함으로써 변형될 수 있다.
상부 전극(120)은 유기층(114) 위에 및/또는 패시브 층(110) 위에 형성된다. 상부 전극(120)은 유기층(114)을 형성하는데 어느 기법이 이용되는지에 따라 유기층(114)의 형성 이전에 형성될 수 있음을 이해해야 한다. 상부 전극(120)은 알루미늄, 크롬, 구리, 게르마늄, 금, 마그네슘, 망간, 인듐, 철, 니켈, 팔라듐, 백금, 은, 티탄, 아연, 이들의 합금들, 인듐-주석 산화물, 폴리실리콘, 도핑된 비결정질 실리콘, 금속 실리사이드들 등과 같은 전도성 물질로 구성된다. 전도성 물질에 이용될 수 있는 예시적인 합금들은 Hastelloy®, Kovar®, Invar, Monel®, Inconel®, 황동, 스테인리스 스틸, 마그네슘-은 합금, 및 다양한 다른 합금들을 포함한다. 상부 전극(120)은 니켈, 코발트, 크롬, 은, 구리, 다른 적합한 물질들, 및/또는 이들의 합금들로 구성될 수 있다. 추가적으로, 구리를 갖는 합금들과 인과 붕소를 갖는 합금들이 또한 이용될 수 있다. 상부 전극에 이용되는 전도성 물질은 바닥부 전극에 이용되는 전도성 물질과 동일할 수 있지만, 동일할 필요는 없음을 이해해야 한다.
바닥부 전극(108)과 상부 전극(120)의 두께는 구현 및 구성되는 메모리 셀에 따라 변할 수 있음을 이해해야 한다. 그러나, 일부 예시적인 두께 범위들은 대략 0.01 ㎛ 이상 및 대략 10 ㎛ 이하, 대략 0.05 ㎛ 이상 및 대략 5 ㎛ 이하, 및/또는 대략 0.1 ㎛ 이상 및 대략 1 ㎛ 이하를 포함한다.
유기층(114) 및 패시브 층(110)은 종합적으로 선택적 전도성 매체 또는 선택적 전도성 층으로 지칭된다. 이러한 매체의 전도성 특성들(예를 들어, 전도성, 비-전도성, 반-전도성)은 전극들(108 및 120)을 통해 매체 양단에 다양한 전압들을 인가함으로써 메모리 셀의 동작에 영향을 미치는 제어 방식으로 변형될 수 있다.
유기층(114)은 선택된 구현들 및/또는 제조되는 메모리 셀에 따라 적합한 두께를 갖는다. 유기층(114)에 대한 일부 적합한 예시적인 두께 범위들은 대략 0.001 ㎛ 이상 및 대략 5 ㎛ 이하, 대략 0.01 ㎛ 이상 및 대략 2.5 ㎛ 이하, 및/또는 대략 0.05 ㎛ 이상 및 대략 1 ㎛ 이하의 두께이다. 유사하게, 패시브 층(110)은 구현 및/또는 제조되는 메모리 셀에 따라 변할 수 있는 적합한 두께를 갖는다. 패시브 층(110)에 대한 일부 적합한 두께 예들은 대략 2 Å 이상 및 대략 0.1 ㎛ 이하, 대략 10 Å 이상 및 대략 0.01 ㎛ 이하, 및/또는 대략 50 Å 이상 및 대략 0.005 ㎛ 이하의 두께와 같다. 대안적인 실시예에서, 패시브층(110)은 200nm 내지 600nm의 두께로 형성될 수 있다.
유기 메모리 셀(100)의 동작을 용이하게 하기 위해, 유기층(114)은 전반적으로 패시브 층(110)보다 두껍다. 일 양상에서, 유기층의 두께는 패시브의 층 두께보다 대략 0.1배 내지 대략 500배 두껍다. 본 발명에 따라 다른 적합한 비율이 이용될 수 있음을 이해해야 한다.
종래의 메모리 셀들과 같이 유기 메모리 셀(100)은 2개의 상태들, 전도(낮은 임피던스 또는 "온") 상태 또는 비-전도(높은 임피던스 또는 "오프") 상태를 가질 수 있다. 그러나, 종래의 메모리 셀들과는 달리, 유기 메모리 셀은 복수의 상태들을 가지며/유지할 수 있는데, 이는 2개의 상태들(예를 들어, 오프 또는 온)에 국한되는 종래의 메모리 셀과는 대조적이다. 유기 메모리 셀들은 추가적인 상태들을 식별하기 위해 가변하는 정도의 전도성을 이용할 수 있다. 예를 들어, 유기 메모리 셀은 매우 높은 전도 상태(매우 낮은 임피던스 상태), 높은 전도 상태(낮은 임피던스 상태), 전도 상태(중간 레벨 전도 상태), 및 비-전도 상태(높은 임피던스 상태)와 같은 낮은 임피던스 상태를 가질 수 있으며, 이에 따라 2 비트 이상의 정보 또는 4 비트 이상의 정보(예를 들어, 2 비트 정보를 제공하는 4개 상태, 3 비트 정보를 제공하는 8개 상태)와 같은 복수의 비트 정보를 단일 유기 메모리 셀에 저장을 가능하게 한다.
전형적인 디바이스 동작 동안에, 만일 유기층이 n-타입 전도체인 경우에, 전자들은 전극들에 인가된 전압에 기초하여 상부 전극(120)으로부터 선택적인 전도성 매체를 통해 바닥부 전극(108)으로 흐른다. 대안적으로, 만일 유기층(114)이 p-타입 전도체인 경우, 정공들은 바닥부 전극(108)에서 상부 전극(120)으로 흐르고, 또는 만일 유기층이 층(110 및 120)과 매칭되는 적당한 에너지 대역을 갖는 n 타입 및 p 타입이 될 수 있는 경우, 전자들 및 정공들 둘다는 유기층으로 흐른다. 이와 같이, 전류는 선택적 전도성 매체를 통해 바닥부 전극(108)에서 상부 전극(120)으로 흐른다.
유기 메모리 셀의 특정 상태로의 전환은 프로그래밍 또는 기입으로서 지칭된다. 프로그래밍은 전극들(108 및 120)을 통해 선택적 전도성 매체 양단에 특정 전압(예를 들어, 9 볼트, 2 볼트, 1 볼트,...)을 인가함으로써 수행된다. 특정 전압 (또한, 임계 전압으로서 불림)은 각 원하는 상태에 따라 변하며, 전반적으로 정상 동작 동안에 이용되는 전압들보다 실질적으로 크다. 따라서, 전형적으로 각 원하는 상태들(예를 들어, "오프", "온"...)에 대응하는 개별 임계 전압이 있다. 임계값은 유기 메모리 셀을 구성하는 물질들의 식별정보, 다양한 층들의 두께 등을 포함하는 다수의 인자에 따라 변한다.
일반적으로, 임계값을 초과하는 인가된 전계와 같은 외부 자극의 존재("온" 상태)는 인가 전압이 정보를 유기 메모리 셀로/셀로부터 기입, 판독, 또는 소거하게 하는 반면에, 임계값을 초과하는 외부 자극의 부재("오프" 상태)는 인가 전압이 정보를 유기 메모리 셀로/셀로부터 기입 또는 소거하지 못하게 한다.
유기 메모리 셀로부터 정보를 판독하기 위해, 전압 또는 전계(예를 들어, 2 볼트, 1 볼트, 0.5 볼트)가 전압원을 통해 인가된다. 이 때에, 메모리 셀의 동작 상태(예를 들어, 높은 임피던스, 매우 낮은 임피던스, 낮은 임피던스, 중간 임피던스 등)를 결정하는 임피던스 측정이 수행된다. 상술한 바와같이, 임피던스는 예를 들어, 듀얼 상태 디바이스에 대해 "온"(예를 들어, 1) 또는 "오프"(예를 들어, 0)와 관련되며, 또는 4개 상태 디바이스에 대해 "00", "01", "10" 또는 "11"와 관련된다. 다른 상태 개수들이 다른 바이너리 해독들을 제공할 수 있음을 이해해야 한다. 유기 메모리 셀에 기입된 정보를 소거하기 위해, 임계값을 초과하는 네거티브 전압 또는 기입 신호의 극성과 반대되는 극성이 인가된다.
도 2는 다른 유기 메모리 셀(200)을 예시하는 단면도인데, 그 일부가 본 발명의 하나 이상의 양상들에 따라 형성될 수 있다. 메모리 셀은 다중-셀 메모리 디 바이스이다. 비록 2개 이상의 셀을 갖는 메모리 구조들이 생성될 수 있음이 이해되지만은, 예시를 위해, 메모리 디바이스(200)에 대해 듀얼 셀 구조가 설명된다. 유전층(204) 내에, 하부 전극(206)이 형성되는데, 이는 하부 전극(206)의 후속층(210)으로의 확산을 완화하는 관련 장벽층(208)을 갖는다. 하부 전극(206)은 전반적으로 구리와 같은 전도성 물질이지만, 또한 예를 들어, 알루미늄, 크롬, 구리, 게르마늄, 금, 마그네슘, 망간, 인듐, 철, 니켈, 팔라듐, 백금, 은, 티탄, 아연, 이들의 합금들, 인듐-주석 산화물, 폴리실리콘, 도핑된 비결정질 실리콘, 금속 실리사이드들 등과 같은 임의의 다른 적합한 전도성 물질을 포함할 수 있다. 전도성 물질에 이용될 수 있는 예시적인 합금들은 Hastelloy®, Kovar®, Invar, Monel®, Inconel®, 황동, 스테인리스 스틸, 마그네슘-은 합금, 및 다양한 다른 합금들을 포함한다.
패시브 층(212)이 본 발명의 하나 이상의 양상들에 따라 하부 전극(206) 정상에 형성된다. 패시브 층은 예를 들어, 구리 황화물(Cu2S, CuS)이 될 수 있으며, 예를 들어, 플루오르(F) 가스로의 플라즈마 처리에 의해 전도성 하부 전극(206)상에 형성될 수 있다. 플라즈마 처리는 바닥부 전극을 포함하는 전도성 물질의 구성(makeup)을 변경시키며, 전도성 촉진 특성들을 갖게 한다. 하부 전극(206) 및 관련 패시브 층(또는 층들)(212)은 다중-셀 메모리 디바이스(200)에 대한 공통 활성 또는 액세스 요소로서 협력한다.
패시브 층(212)이 형성된 이후에, 유전층(202)이 층(204) 위에 부가되며, 유 기 반도체 물질(214)이 층(202) 내에 형성된다. 이러한 유기 물질은 예를 들어, polyacetylene (cis or trans) ; polyphenylacetylene (cis or trans) ; polydiphenylacetylene; polyaniline; poly(p-phenylene vinylene); polythiophene; polyporphyrins; porphyrinic macrocycles, thiol derivatized polyporphyrins; polymetallocenes such as polyferrocenes, polyphthalocyanines; polyvinylenes; polystiroles 등과 같은 유기 폴리머들을 포함하는 폴리머가 될 수 있다.
유기 물질(214)은 부분적으로 예를 들어, 실리콘 산화물(SiO), 실리콘 이산화물(SiO2), 실리콘 질화물(Si3N4), (SiN), 실리콘 옥시나이트라이드(SiOxNy), 플루오르화 실리콘 산화물(SiOxFy), 폴리실리콘, 비결정질 실리콘, tetraethylorthosilicate(TEOS), phosphosilicate glass(PSG), borophosphosilicate glass(BPSG), 임의의 적합한 스핀-온 유리, 폴리미드(들) 또는 임의의 다른 적합한 절연 물질 등을 포함할 수 있는 유전 물질(216)로 충전된다. 예시된 바와같이, 2개의 전도성 전극들(218 및 220)이 유기 물질(214) 위에 형성되며, 이에 의해 메모리 셀들(222 및 224)은 유기 물질(214)의 수직 부분들(Y+ 및 Y- 방향들)에 형성된다. 따라서, 만일 적합한 전압이 전극(218)과 전극(206) 사이에 인가되는 경우에, 저장 상태(예를 들어, 1, 0, 다른 임피던스 상태)가 메모리 셀(222)에 저장(또는 셀로부터 판독)될 수 있는 반면에, 만일 적합한 전압이 전극(220)과 전극(206) 사이에 인가되는 경우에, 저장 상태가 메모리 셀(224)에 저장(또는 판독)될 수 있다.
상술한 바와같이, 복수의 전극들이 2개 이상의 메모리 셀들을 형성하도록 유기 물질(214) 위에 형성될 수 있다. 게다가, 복수의 이러한 다중-셀 메모리 디바이스들(200)은 집적회로(IC) 메모리 디바이스에 따라 제조될 수 있다(비휘발성 메모리 IC로서 구성되는 예를 들어, 1 Mbit, 2 Mbit, 8 Mbit 저장 셀들 등). 추가적으로, 층(210)의 (226)에서 도시된 바와 같은 공통 워드라인들이 본 발명에 따라 복수의 다중-셀 구조들을 저장, 소거, 판독 및 기입(예를 들어, 8/16 바이트/워드 소거, 판독, 기입)하는데 제공될 수 있다.
도 2의 참조 번호(230)를 참조하면, 상부 평면도가 메모리 디바이스(200)의 듀얼 셀 구조를 예시한다. 구조(230)의 상부로부터 관찰될 수 있는 바와같이, 실린더 형상의 구조(232)(또는 다차원 구조)가 유기 물질(214)과 유전 물질(216)의 결합으로부터 형성된다.
도 3을 참조하면, 본원에서 설명되는 방식(들)으로 형성되는 메모리 셀들 등을 포함할 수 있는 메모리 셀들의 어레이(300)가 예시된다. 이러한 어레이는 전반적으로 실리콘 기반 웨이퍼상에 형성되며, 비트라인들로 불리는 복수의 칼럼들(columns)(302)과 워드라인들로 불리는 복수의 로우들(rows)(304)을 포함한다. 비트라인과 워드라인의 교차는 특정 메모리 셀의 어드레스를 구성한다. 데이터는 신호들을 선택하여 (예를 들어, 칼럼 어드레스 스트로브(CAS)(306) 및 로우 어드레스 스트로브(RAS)(308) 각각을 통해) 어레이의 적절한 칼럼들 및 로우들에 송신함으로써 메모리 셀(예를 들어, 0 또는 1로서)에 저장될 수 있다. 예를 들어, (310)에서 표시되는 메모리 셀의 상태(예를 들어, 0 또는 1)는 어레이(300)의 3번째 로우와 8번째 칼럼이 된다. 예를 들어, 동적 랜덤 액세스 메모리(DRAM)에서, 메모리 셀들은 트랜지스터-캐패시터 쌍들을 포함한다. 메모리 셀에 기입하기 위해, 전하가 칼럼들의 각 트랜지스터들을 활성화하기 위해 (예를 들어, CAS(306)를 통해) 적절한 칼럼에 전달될 수 있으며, 각 캐패시터들이 설정되어야 하는 상태는 (예를 들어, RAS(308)를 통해) 적절한 칼럼들에 전달될 수 있다. 셀들의 상태를 판독하기 위해, 감지-증폭기가 캐패시터들상의 전하 레벨을 결정할 수 있다. 만일 50퍼센트 이상이 있는 경우에, 1로서 판독될 수 있으며, 그렇지 않은 경우에 0으로서 판독될 수 있다. 도 3에서 예시된 어레이(300)가 64개 메모리 셀들(예를 들어, 8 로우 X 8 칼럼)을 포함하지만, 본 발명은 임의 개수의 메모리 셀들에 대한 응용을 가지며, 메모리 셀들의 임의의 구성, 배치 및/또는 개수에 국한되지 않음을 이해해야 한다.
도 4는 메모리 셀(400)을 형성하는데 수행될 수 있는 층들의 단면도를 예시한다. 이러한 메모리 셀은 가령, 도 1에 관하여 설명된 메모리 셀에 대응한다. 층들은 그 위에 유전 또는 절연 물질층(404)이 형성된 기판(예를 들어, 실리콘)을 포함한다. 유전층은 예를 들어, 성장, 증착, 스핀-온 및/또는 스퍼터링 기법들을 통한 임의의 적합한 방식으로 형성될 수 있다. 유전층(404)은 바닥부 전극 형성을 수용하기 위해 내부가 프로세싱된(예를 들어, 식각된) 트렌치 또는 개구부(aperture)를 갖는다. 유전 물질(404)은 예를 들어, 실리콘 산화물(SiO), 실리콘 이산화물(SiO2), 실리콘 질화물(Si3N4), (SiN), 실리콘 옥시나이트라이드(SiOxNy), 플루오르화 실리콘 산화물(SiOxFy), 폴리실리콘, 비결정질 실리콘, tetraethylorthosilicate(TEOS), phosphosilicate glass(PSG), borophosphosilicate glass(BPSG), 임의의 적합한 스핀-온 유리, 폴리미드(들) 또는 임의의 다른 적합한 절연 물질 등을 포함한다.
도 5에서, 트렌치(406)가 바닥부 전극을 제조함에 있어서 전도성 물질(408)로 충전된다. 장벽층(410)이 또한 트렌치 내에 형성되는데, 이는 바닥부 전극(408)의 유전층(404) 및/또는 기판(402)으로의 확산을 완화하는 바닥부 및 측벽들을 포함한다. 바닥부 전극(408)의 전도성 물질은 예를 들어, 알루미늄, 크롬, 구리, 게르마늄, 금, 마그네슘, 망간, 인듐, 철, 니켈, 팔라듐, 백금, 은, 티탄, 아연, 이들의 합금들, 인듐-주석 산화물, 폴리실리콘, 도핑된 비결정질 실리콘, 금속 실리사이드들 등과 같은 임의의 다른 적합한 전도성 물질을 포함할 수 있다. 전도성 물질에 이용될 수 있는 예시적인 합금들은 Hastelloy®, Kovar®, Invar, Monel®, Inconel®, 황동, 스테인리스 스틸, 마그네슘-은 합금, 및 다양한 다른 합금들을 포함한다. 바닥부 전극(408)은 예를 들어, 다마신 공정에 의해 형성될 수 있으며, 이에 의해 전도성 물질이 주위 유전층(404)과 일치하거나 보다 큰 두께로 (예를 들어, 스퍼터링에 의해) 트렌치에 증착된다. 층들은 이후에 원하는 레벨의 균일성 및/또는 두께를 확립하도록 화학적 기계적 연마(CMP)될 수 있다. 예로써, 전도성 물질 및 주위 유전 물질에 대한 일부 적합한 두께 범위들은 대략 0.01 ㎛ 이상 또는 대략 10 ㎛ 이하, 대략 0.05 ㎛ 이상 또는 대략 5 ㎛ 이하, 그리고/또는 대략 0.1 ㎛ 이상 또는 대략 1 ㎛ 이하를 포함한다.
도 6에서, 제 2 유전층(412)이 기존의 유전층(404)상에 형성된다. 제 2 유전층(412)은 예를 들어, 성장, 증착, 스핀-온 및/또는 스퍼터링 기법들을 포함하는 임의의 적합한 방식으로 형성될 수 있다. 제 2 유전층은 실리콘 산화물(SiO), 실리콘 이산화물(SiO2), 실리콘 질화물(Si3N4), (SiN), 실리콘 옥시나이트라이드(SiOxNy), 플루오르화 실리콘 산화물(SiOxFy), 폴리실리콘, 비결정질 실리콘, tetraethylorthosilicate(TEOS), phosphosilicate glass(PSG), borophosphosilicate glass(BPSG), 임의의 적합한 스핀-온 유리, 폴리미드(들) 또는 임의의 다른 적합한 절연 물질 등을 포함하는, 제 1 유전층(404)을 구성하는 것과 동일한 물질로부터 형성될 수 있지만, 반드시 필요한 것은 아니다. 유전층들(404, 412)은 ILD(inner layer dielectrics)로 불려질 수 있음을 이해해야 한다. 바닥부 전극을 형성하는 전도성 물질(408)의 상위 부분상에/부분으로부터 패시브 층 형성을 용이하게 하기 위해, 트렌치 또는 비아(414)가 제 2 유전층에 형성된다(예를 들어, 식각된다).
도 7을 참조하면, 바닥부 전극(408)의 일부가 트렌치(414)를 통해 플라즈마 처리에 노출된다. 보다 구체적으로는, 다른 것들 중에서 CF4 및/또는 SF6와 같은 플루오르(F)로부터 형성될 수 있는 플라즈마(416)가 바닥부 전극(408)의 상위 부분(418)과 접촉하게 될 수 있다. 플라즈마(416)는 상위 부분(418)과 상호작용하며, 전도성 물질을 원하는 전도성 촉진 특성들을 갖는 화합물로 변환시켜 바닥부 전극(408)의 상위 부분(418)이 패시브 층(420)(투명하게 도시됨)으로 변형시키는데, 여기서 전도성 촉진 화합물은 메모리 셀(400)을 제조함에 있어서 바닥부 전극(408)과 그 위에 후속적으로 형성될 다른 층들간의 전도성을 촉진시킨다.
예로써, 가스 형태의 SF6가 적어도 부분적으로 구리(Cu)로부터 형성될 수 있는 바닥부 전극(408) 위에 도입될 수 있다. rf 여기 소스(424)가 가스(422)를 여기함과 아울러 플루오르 기반 플라즈마(416)를 전개시키는데 이용될 수 있다. 플라즈마(416)는 상위 부분(418)과 상호작용하여 바닥부 전극(408) 정상에서 전도성 구리를 얇은 층의 구리 황화물(Cu2S, CuS)로 변환시킬 수 있다. 따라서, 패시브 층(420)은 바닥부 전극(408)으로부터 "성장된" 것으로 일컬어질 수 있다. 패시브 층(420)은 이후에 예를 들어, 원하는 레벨의 균일성 및/또는 두께를 달성하기 위해 연마 및/또는 식각과 같은 추가적인 프로세싱을 겪을 수 있음을 이해해야 한다. 메모리 셀의 특정 구현들을 위한 패시브 층(420)에 대한 적합한 두께 예들은 대략 2 Å 이상 및 대략 0.1 ㎛ 이하, 대략 10 Å 이상 및 대략 0.01 ㎛ 이하, 및/또는 대략 50 Å 이상 및 대략 0.005 ㎛ 이하의 두께와 같다. 플라즈마 처리는 제 2 유전층(412)이 스택에 추가되기 이전에 실시될 수 있음을 더 이해해야 한다. 추가적으로, 전도성 촉진 패시브 층(420)은 예를 들어, 대략 2.0 내지 2.21의 굴절률, 대략 5.7×10-2 Ohm/cm의 저항성을 가질 수 있으며, 600nm와 700nm 사이의 60% 투과율에 투명하게 될 수 있다. 그러나, 이러한 파라메터들이 패시브 층의 단순한 예들이며, 본 발명의 하나 이상의 양상들에 따른 패시브 층의 많은 프로세스 파라메터들 및 특성들이 존재할 수 있으므로, 본 발명은 엄격히 이러한 파라메터들에 국한되지 않음을 주목해야 한다.
도 8을 참조하면, 바닥부 전극(408)의 상위 부분(418)이 패시브 층(420)으로 변환된 이후에, 유기층(426)이 패시브 층(420)상에 형성된다. 유기층은 임의의 적합한 방식으로 형성될 수 있다. 유기층(426)을 형성하는데 이용될 수 있는 일 기법이 스핀-코팅 기법인데, 이는 유기층을 형성하는 혼합물을 증착하는 것과, 이후에 웨이퍼를 신속하게 회전시켜 웨이퍼(414)(개구부(414)를 포함함)를 가로질러 균일하게 분포시키는 것을 포함하는 기법이다. 대안적으로 또는 이에 추가하여, 스퍼터링, 성장 및/또는 증착 기법들이 유기층(426)을 형성하도록 수행될 수 있는데, 이는 예를 들어, 물리적 기상 증착(PVD), 화학적 기상 증착(CVD), 저압 화학적 기상 증착(LPCVD), 플라즈마 인핸스드 화학적 기상 증착(PECVD), 고밀도 화학적 기상 증착(HDCVD), 급속 열처리 화학 기상 증착(RTCVD), 금속 유기 화학적 기상 증착(MOCVD) 및 펄스 레이저 증착(PLD)을 포함한다. 과잉 유기 물질이 화학적 기계적 연마(CMP) 또는 다른 적합한 수단에 의해 유전층(414)으로부터 제거될 수 있다. 유기층(426)은 또한 원하는 두께 및/또는 균일성 레벨을 달성하기 위해 추가적인 프로세싱(예를 들어, 식각)을 겪을 수 있다.
유기층(426)은 환식 또는 비환식 유기 물질을 포함할 수 있다. 유기층(426)에 이용될 수 있는 컨쥬게이트 유기 폴리머들의 예는 하나 이상의 polyacetylene (cis or trans) ; polyphenylacetylene (cis or trans) ; polydiphenylacetylene; polyaniline; poly(p-phenylene vinylene); polythiophene; polyporphyrins; porphyrinic macrocycles, thiol derivatized polyporphyrins; polymetallocenes such as polyferrocenes, polyphthalocyanines; polyvinylenes; polystiroles 등을 포함한다. 메모리 셀의 특정 구현들을 위해 유기층(426)에 대한 예시적인 두께 범위들은 대략 0.001 ㎛ 이상 및 대략 5 ㎛ 이하, 대략 0.01 ㎛ 이상 및 대략 2.5 ㎛ 이하, 그리고 대략 0.05 ㎛ 이상 및 대략 1 ㎛ 이하의 두께를 포함한다. 유기 메모리 셀(400)의 동작을 용이하게 하기 위해, 유기층(426)은 전반적으로 패시브 층(420)보다 두껍게 된다. 일 양상에서, 유기층의 두께는 패시브 층 두께보다 대략 0.1 내지 대략 500배 크다. 다른 적합한 비율들이 본 발명에 따라 이용될 수 있음을 이해해야 한다.
도 9는 유기층(426) 위에 형성된 상부 전극(428)을 갖는 완성된 메모리 셀(400)을 예시한다. 상부 전극(428)은 예를 들어, 알루미늄, 크롬, 구리, 게르마늄, 금, 마그네슘, 망간, 인듐, 철, 니켈, 팔라듐, 백금, 은, 티탄, 아연, 이들의 합금들, 인듐-주석 산화물, 폴리실리콘, 도핑된 비결정질 실리콘, 금속 실리사이드들 등과 같은 전도성 물질을 포함할 수 있다. 전도성 물질에 이용될 수 있는 예시적인 합금들은 Hastelloy®, Kovar®, Invar, Monel®, Inconel®, 황동, 스테인리스 스틸, 마그네슘-은 합금, 및 다양한 다른 합금들을 포함한다. 상부 전극에 이용되는 전도성 물질은 바닥부 전극(408)에 이용되는 전도성 물질과 동일할 수 있지만, 반드시 필요하지는 않음을 이해해야 한다.
상부 전극(428)은 예를 들어, 성장, 증착, 스핀-온 및/또는 스퍼터링 기법들을 통한 임의의 적합한 방식으로 형성될 수 있다. 과잉 전도성 물질이 예를 들어, 화학적 기계적 연마 기법들에 의해 유전층(412)으로부터 제거될 수 있다. 추가적인 프로세싱(예를 들어, 식각 및/또는 연마)이 또한 예를 들어, 원하는 레벨의 균일성 및/또는 두께를 달성하기 위해 상부 전극(428)상에서 수행될 수 있다. 상부 전극(428)에 대한 일부 예시적인 두께 범위들은 대략 0.01 ㎛ 이상 또는 대략 10 ㎛ 이하, 대략 0.05 ㎛ 이상 및 대략 5 ㎛ 이하, 및/또는 대략 0,1 ㎛ 이상 또는 대략 1 ㎛ 이하를 포함한다.
도 10은 본 발명의 하나 이상의 양상들에 따라, 보다 구체적으로는 전도성 물질의 상위 부분을 변형시키는 플라즈마 처리를 통해 전도성 촉진 특성들을 갖게 하기 위해, 전도성 물질(예를 들어, 구리) 층의 정상에 패시브 층(예를 들어, 구리 황화물(Cu2S, CuS))을 형성하는 시스템(1000)을 예시하는 개략 블록도이다. 형성 속도들은 가스 조성들 및/또는 농도들, 여기 전압들, 온도 및/또는 압력들을 포함하는 인자들(다만, 이에 국한되지는 않음)에 따라 변할 수 있음을 이해해야 한다. 본원에서 설명되는 형성은 하나 이상의 메모리 셀들이 웨이퍼상에서 생성되는 반도체 제조 공정의 일부로서 이용될 수 있다.
시스템(1000)은 복수의 벽들을 갖는 하우징에 의해 정의되는 챔버(1002)를 포함한다. 챔버(1002)는 웨이퍼(1006)를 지지하도록 동작가능한 스테이지(1004)(또는 처크(chuck)) 등을 포함하는 지지대(support)를 포함하는데, 웨이퍼는 전도성 물질(1008)을 포함하며, 전도성 물질로부터, 하나 이상의 패시브 층들이 하나 이상의 메모리 셀들 생성의 일부로서 선택적으로 형성될 수 있다. 전도성 물질의 연속층(1008)이 도 10에서 도시되지만, 웨이퍼는 내부에 하나 이상의 트렌치들이 형성된 하나 이상의 유전 물질(들)의 형성을 포함할 수 있으며, 하나 이상의 트렌치들은 내부에 선택적으로 형성된 전도성 물질의 증착을 포함하며, (도 4 내지 9에서 예시되는 바와같이) 후속 프로세싱에 노출되는 전도성 물질 증착(상위 부분)을 남겨 놓는다.
포지셔닝 시스템(1010)이 웨이퍼(1006)를 챔버(1002) 내의 원하는 위치들로 선택적으로 조종하기 위해 지지(1004)에 동작가능하게 연결된다. 임의의 적합한 포지셔닝 시스템이 본 발명의 하나 이상의 양상들에 따라 이용될 수 있음을 이해해야 한다. 전도성 물질은 구리뿐만 아니라 알루미늄, 크롬, 게르마늄, 금, 마그네슘, 망간, 인듐, 철, 니켈, 팔라듐, 백금, 은, 티탄, 아연, 이들의 합금들, 인듐-주석 산화물, 폴리실리콘, 도핑된 비결정질 실리콘, 금속 실리사이드들 등과 같은 임의의 적합한 전도성 물질들이 될 수 있음을 이해해야 한다. 전도성 물질에 이용될 수 있는 예시적인 합금들은 Hastelloy®, Kovar®, Invar, Monel®, Inconel®, 황동, 스테인리스 스틸, 마그네슘-은 합금, 및 다양한 다른 합금들을 포함한다.
특히 다른 것들 중에서도, 예컨대 형성되는 패시브 층(들)의 두께, 형성되는 패시브 층(들)의 조성, 챔버 내의 압력, 챔버 내의 온도 및/또는 챔버 크기에 기초하여, 다양한 속도들, 부피들, 농도들, 유량들 등으로 가스상 화학물질들을 챔버에 선택적으로 제공하기 위해서, 가스 분산 시스템(1012)이 챔버에 동작가능하게 연결된다. 가스 분산 시스템(1012)은 챔버에 주입하기 위해 플루오르(F) 기반 가스들(예를 들어, CF4 및/또는 SF6)와 같은 하나 이상의 화학물질(들)의 가스상 매체(증기)의 하나 이상의 소스들을 포함한다. 도시된 예에서, 가스들은 노즐(1016)에서 종료하는 도관(1014)을 통해 챔버에 제공된다. 간략화를 위해, 하나의 노즐(1016)이 도 10에서 도시되지만, 하나 이상의 노즐 또는 다른 가스 전달 메커니즘들이 본 발명의 하나 이상의 양상들에 따라 가스를 다양한 조합들 및/또는 농도들로 챔버(1002)에 제공하는데 이용될 수 있음을 이해해야 한다. 예를 들어, 화학물질들을 챔버의 웨이퍼(1006) 위에 보다 균일하게 제공하도록 샤워 헤드 타입의 가스 전달 메커니즘이 적용될 수 있으며, 이는 웨이퍼 전체에 걸쳐 분포된 유전 물질(들)에 형성된 트렌치들에 선택적으로 주입되며 노출된 전도성 물질들에서 보다 균일한 화학 반응들을 용이하게 할 수 있다.
온도 시스템(1018)이 또한 챔버 내의 온도를 선택적으로 조정하는데 제공된다. 예를 들어, 시스템(1018)은 열을 챔버(1002)로 확산시키도록 동작가능한 확산 타입 시스템(예를 들어, 수평 또는 수직 로(furnace))가 될 수 있다. 온도 시스템(1018)은 자신의 온도 제어 프로세스를 수행할 수 있거나, 이러한 제어가 식각 챔버(1002)와 동작가능하게 관련된 다른 센서들(1020)의 일부로서 수행될 수 있다. 압력 시스템(1022)이 또한 챔버 내의 압력을 선택적으로 조정하기 위해 시스템에 포함된다. 압력 시스템(1022)은 예를 들어, 챔버(1002) 내에서 압력을 선택적으로 적응시키는 것을 돕기 위해 가변 정도로 제어가능하게 개방 및/또는 폐쇄될 수 있는 밸브들(1026)을 갖는 예를 들어, 하나 이상의 배기(vent) 도관들(1024)을 포함할 수 있다.
시스템(1000)은 또한 식각 챔버로 그리고 챔버로부터 웨이퍼들을 적재 및 하적하기 위해 챔버(1002)에 동작가능하게 연결된 적재 시스템(1028)을 포함할 수 있다. 적재 시스템(1028)은 전형적으로 제어되는 속도로 웨이퍼들을 챔버에 적재 및 하적하도록 자동화된다. 시스템은 하나 이상의 동작 파라미터들(예를 들어, 챔버 내의 온도, 챔버 내의 압력, 패시브 층의 두께, 패시브 층의 조성, 패시브 층의 전도성, 전도성 물질의 전도성 촉진 패시브 층으로의 변환 속도)의 표시(예를 들어, 그래픽 및/또는 텍스트)를 디스플레이하기 위해 제어 시스템(1032)에 동작가능하게 연결된 디스플레이(1030)을 더 포함할 수 있다.
전력 공급기(1034)가 시스템(1034)의 구성요소들에 동작 전력을 제공하도록 포함된다. 본 발명의 수행에 적합한 임의의 적합한 전력 공급기(예를 들어, 배터리, 라인 전력)이 이용될 수 있다. 여기 시스템(1036)이 챔버(1002)와 동작가능하게 관련된다. 시스템(1036)은 코일(1040)과 RF 여기(예를 들어, 전압) 소스(1042)를 포함하며, 여기서 코일(1040)은 RF 여기 소스(1042)에 의해 여기되며, 이는 또한 챔버 내의 하나 이상의 플루오르(F) 기반 가스들을 전기적으로 여기시켜, 웨이퍼의 전면에 분포된 유전 물질들 내에 형성된 트렌치들에 증착된 전도성 물질(예를 들어, 구리)의 노출 부분들과 상호작용하는 플라즈마를 생성한다. 전도성 물질의 증착은 유기 메모리 셀들의 바닥부 전극들에 대응할 수 있으며, 플라즈마는 전도성 물질의 노출된 상위 부분들을 구리 황화물과 같은 전도성 촉진 화합물로의 변환을 용이하게 하여, 유기 메모리 셀들을 제조함에 있어서 패시브 층들을 형성할 수 있다.
시스템은 또한 예를 들어, 전도성 물질 증착의 상위 부분들로부터의 패시브 층(들)의 두께와 같은 챔버 내의 프로세싱의 인-시투(in-situ) 모니터링을 위한 측정 시스템(1044)을 포함할 수 있다. 모니터링 시스템(1044)은 독립형 구성요소이며/또는 2개 이상의 협력 디바이스들 및/또는 프로세스들간에서 분산될 수 있다. 유사하게, 모니터링 시스템(1044)은 하나의 물리적 또는 논리적 디바이스(예를 들어, 컴퓨터, 프로세스)에 상주하며/또는 2개 이상의 물리적 또는 논리적 디바이스들간에서 분산될 수 있다. 측정 시스템(1044)은 하나 이상의 비-파괴 측정 구성요소들을 포함하는데, 예를 들어 광 간섭, 산란측정, IR 분광학, 타원분광해석법(ellipsometry), 주사식 전자 현미경(SEM), 싱크로트론(synchrotron) 및/또는 X선 회절 기법들을 이용할 수 있다. 측정 시스템은 빔 소스(1046)와 검출기(1048)를 포함한다. 하나의 빔 소스(1046)와 하나의 빔 검출기(1048)가 예시된 예에서 도시되어 있지만, 패시브층 특성 및/또는 웨이퍼 상의 다양한 위치들에서의 다른 프로세싱 조건들을 측정하도록, 이러한 구성요소들이 하나 이상이 포함될 수 있음을 이해해야 한다.
소스 부분(1046)은 (예를 들어, 주파수 안정화된 레이저, 레이저 다이오드 또는 헬륨 네온(HeNe) 가스 레이저로부터의 광의) 하나 이상의 빔(들)(1050)을 웨이퍼(1006) 표면에 제공한다. 빔(1050)은 형성되는 패시브 층(들)의 밀도, 조성 등과 같은 표면 조건들과 상호작용하며, 이에 따라 변경된다(예를 들어, 반사, 굴절, 회절된다). 변경된 빔(들)(1052)은 측정 시스템(1044)의 검출기 부분(1048)에서 수신되며, 그리고 소정의 빔 속성들(예를 들어, 세기, 각도, 위상, 편광)을 갖는바, 이들 빔 속성들은, 형성되는 패시브 층의 하나 이상의 특성들(예를 들어, 두께, 화학 성분, 전도성)에 대한 표시정보를 결정하기 위해, 입사빔(들)(1050)의 속성들과 관련하여 검사될 수 있다. 서로 떨어져 있는 상이한 위치들에서 지향되는, 하나 이상의 소스들로부터 방출된 복수개의 입사빔들이 적용될 수도 있는데, 예를 들면, 이러한 위치들에서 패시브층 특성들에 대한 해당 측정값들을 프로세스 동안에 실질적으로 동시에 측정하기 위해서 적용될 수 있다. 또한, 이러한 동시 측정 값들은 공정 균일성에 대한 표시를 제공할 수 있으며, 그리고 원하는 결과를 효율적으로, 경제적으로 달성하기 위한 공정 제어에 유용하게 이용될 수 있다.
예를 들어, 광 간섭에 대하여, 선택된 파장에 대한 광의 세기는 표면 특성들(예를 들어, 두께, 화학 조성)에 따라 변한다. 타원분광해석법(spectroscopic ellipsometry)의 경우, 두께는 반사광의 편광 상태에 따라 변화하는바, 이는 기능적으로 빔(1052)을 반사시키는 물질의 굴절률에 함수적으로 관련된다.
예를 들어, 산란측정 기법을 이용하는 때에, 두께 및/또는 화학 조성에 관한 원하는 정보는, 입사광이 표면에 조사되었을 때 표면으로부터 반사된 입사광으로 인한 복소(complex) 반사 및/또는 회절 광의 위상 및/또는 세기와 표면에 조사된 광의 위상 및/또는 세기(크기)를 비교함으로써 추출될 수 있다. 반사 및/또는 회절 광의 세기 및/또는 위상은 광이 지향된 표면들의 특성들(예를 들어, 두께, 화학 종들, 전도성, 조성)에 기초하여 변할 것이다.
실질적으로 고유의 세기/위상 시그내처들(signatures)이 복소 반사 및/또는 회절 광으로부터 얻어질 수 있다. 측정 시스템(1044)은 측정 특성들을 나타내는 정보를 제어 시스템(1032)에 제공한다. 이러한 정보는 원(raw) 위상 및 세기 정보가 될 수 있다. 대안적으로 또는 추가적으로, 측정 시스템(1044)은 예를 들어, 측정된 광 특성들에 기초하여 두께 표시를 유도함과 아울러 제어 시스템에 검출된 광 특성들에 따라 측정된 막 두께를 나타내는 신호를 제공하도록 설계될 수 있다. 반사광의 위상 및 세기는 예를 들어, 유도된 커브 비교들에 의한 결정들을 돕기 위해 측정되어 플롯(plot)될 수 있다.
예를 들어, 두께를 결정하기 위해, 측정 신호 특성들이 세기/위상 시그내처들의 신호(시그내처) 라이브러리와 비교되어 증착된 부산물(by-product)들의 특성들을 결정할 수 있다. 이러한 실질적으로 고유의 위상/세기 시그너처들은 적어도 부분적으로 광이 지향된 표면의 복소 굴절률로 인해 서로 다른 표면들로부터 반사된 및/또는 굴절된 광에 의해 생성된다. 복소 굴절률(N)은 표면 굴절률(n)과 흡광 계수(extinction coefficient)(k)를 조사함으로써 계산될 수 있다. 이러한 복소 굴절률에 대한 일 계산이 다음의 식에 의해 설명된다.
N=n-jk, 식 1
여기서, j는 허수이다.
신호 라이브러리(시그내처)가 관찰된 세기/위상 시그내처들 및/또는 모델링 및 시뮬레이션에 의해 생성된 시그내쳐들로부터 구성될 수 있다. 일례로서, 공지의 세기, 파장 및 위상의 제 1 입사광에 표면이 노출되는 때에, 표면상에서의 제 1 특성이 제 1 위상/세기 시그내처를 발생시킬 수 있다. 유사하게, 공지의 세기, 파장 및 위상의 제 1 입사광에 노출되는 때에, 표면상에서의 제 2 특성이 제 2 위상/세기 시그내처를 발생시킬 수 있다. 예를 들어, 제 1 두께를 갖는 특정 타입의 물질이 제 1 시그내처를 발생하며, 다른 두께를 갖는 동일한 타입의 물질이 제 1 시그내처와 다른 제 2 시그내처를 발생할 수 있다. 관찰된 시그내처들은 신호(시그내처) 라이브러리를 형성하도록 시뮬레이션된, 모델링된 시그내처와 결합될 수 있다. 시뮬레이션 및 모델링은 측정된 위상/세기 시그내처들과 매칭되는 시그내처들을 발생하는데 이용될 수 있다. 시뮬레이션, 모델링 및 관찰된 시그내쳐들은 예를 들어, 수천개의 위상/세기 시그내처들을 포함하는 신호(시그내처) 라이브러리 또는 데이터 저장소(1054)에 저장될 수 있다. 이러한 데이터 저장소(1054)는 하나 이상의 리스트들, 어레이들, 테이블들, 데이터베이스들, 스택들, 힙들(heaps), 링크된 리스트들 및 데이터 큐브들(data cubes)을 포함하는 데이터 구조들(다만, 이에 국한되지는 않음)로 데이터를 저장할 수 있다. 따라서, 위상/세기 신호들이 산란측정 검출 요소들로부터 수신되는 때에, 위상/세기 신호들은 신호들이 저장된 시그내처에 대응하는지를 결정하기 위해 예를 들어, 신호들 라이브러리와 패턴 매칭(pattern matching)될 수 있다. 더욱이, 2개의 가장 근접한 매칭 시그내처들 사이에서의 삽입(interpolation)이 시그내처 라이브러리의 시그내처들로부터 보다 정확한 두께 및/또는 조성 표시를 구별하는데 이용될 수 있다. 대안적으로, 인공지능 기법들이 검출된 광 특성들에 기초하여 원하는 파라메터들을 계산하는데 이용될 수 있다.
도 10에 도시된 빔(1050)은 대응하는 검출기가 반사된 빔을 수신하도록 적절하게 위치되어 있는 웨이퍼 표면들에 대해 임의의 각도로 지향될 수 있음을 이해해야 한다. 추가적으로, 하나 이상의 빔이 균일성 또는 두께 측정을 용이하게 하기 위해 이러한 서로 다른 위치들에서 각 두께를 측정하도록 서로 다른 위치들에 지향될 수 있다. 따라서, 물질의 두께는 조사된, 그리고 반사된 빔들(1052)의 광 특성들(예를 들어, n 및 k)에 기초하여 결정된다.
하나 이상의 다른 센서들(1020)이 또한 챔버 내에서 발생하는 프로세싱과 관련된 선택된 양상들(예를 들어, 챔버 내의 온도, 챔버 내의 압력, 챔버에 분산되는 가스들의 부피 및/또는 흐름 속도)을 모니터링 및/또는 측정하도록 포함될 수 있다. 이러한 센서들(1020)은 이에 따라 감지된 양상들을 나타내는 각 신호들을 제어 시스템(1032)에 제공할 수 있다. 더욱이, 다양한 다른 시스템들(1012, 1018, 1022, 1036)이 각 시스템들과 관련된 동작 조건들(예를 들어, 벤트 밸브(들)가 개방된 정도, 특정 밸브(들)가 폐쇄된 시간 기간(들))을 나타내는 각 신호들을 제어 시스템(1032)에 제공할 수 있다. 측정 시스템(1044), 다른 센서들(1020) 및 서브시스템들(1012, 1018, 1022, 1036)로부터 수신된 신호들 및 정보를 고려할 때에, 제어 시스템(1032)은 프로세스가 계획된 대로 진행되는지를 구별할 수 있다. 만일 그렇지 않은 경우에, 제어 시스템은 하나 이상의 시스템들을 조정하기 위해(예를 들어, 챔버에 제공된 플루오르(F) 기반 가스들의 부피를 증가시키기 위해) 적절한 제어 신호들을 조직화하여 관련 시스템들(1010, 1012, 1018, 1022, 1028, 1036)에 선택적으로 제공함으로써 프로세스를 적응시킬 수 있다.
제어 시스템(1032)은 메모리(1058)에 연결된 예를 들어, 마이크로프로세서 또는 CPU와 같은 프로세서(1056)를 포함할 수 있다. 프로세서(1056)는 측정 시스템(1044)으로부터 측정된 데이터와, 그리고 서브시스템들(1012, 1018, 1022, 1036) 및 다른 센서들(102)로부터 대응하는 다른 데이터를 수신한다. 제어 시스템(1032)은 본원에서 설명되는 다양한 기능들을 수행하도록, 시스템(1000) 내의 다양한 구성요소들을 제어하고 동작하는 임의의 적절한 방식으로 구성될 수 있다. 프로세서(1056)는 임의의 복수의 프로세서들이 될 수 있으며, 프로세서(1056)가 본 발명과 관련된 기능들을 수행하도록 프로그래밍될 수 있는 방식은 본원에서 제공된 상 세한 설명에 기초하여 기술분야의 당업자들에게 자명하게 될 것이다.
제어 시스템(1032) 내에 포함된 메모리(1058)는 본원에서 설명되는 바와같은 시스템의 동작 기능들을 수행하기 위해, 다른 것들 중에서 프로세서(1056)에 의해 실행되는 프로그램 코드를 저장하는 역할을 한다. 메모리(1058)는 판독 전용 메모리(ROM)와 랜덤 액세스 메모리(RAM)를 포함한다. ROM은 다른 코드 중에서, 시스템(1000)의 기본 하드웨어 동작들을 제어하는 BIOS(Basic Input-Output System)를 포함한다. RAM은 운용 체제 및 응용 프로그램들이 로딩되는 메인 메모리이다. 메모리(1058)는 또한 본 발명의 하나 이상의 양상들을 수행하는데 이용될 수 있는 예를 들어, 두께 테이블들, 화학 조성 테이블들, 온도 테이블들, 압력 테이블들 및 알고리즘들과 같은 정보를 임시적으로 저장하는 저장 매체의 역할을 한다. 메모리(1058)는 또한 데이터 저장소(1054) 역할을 할 수 있으며, 그리고 관찰된 데이터뿐만 아니라 본 발명을 수행하는데 이용될 수 있는 다른 데이터가 비교될 수 있는 패턴들을 보유할 수 있다. 대용량 데이터 저장소를 위해, 메모리(1058)는 하드 디스크 드라이브를 포함할 수 있다.
결과적으로, 예를 들어 증착되는 패시브 층(들)의 두께, 조성 및/또는 전도성과 같은 챔버 내에서 발생하는 프로세싱과 관련된 양상들의 모니터링을 제공한다. 제어 시스템(1032)은 효율적이며 비용 효과적인 방식으로 구리 황화물과 같은 전도성 촉진 화합물을 형성하기 위해 모니터링에 응답하여 피드백 및/또는 피드포워드 프로세스 제어를 수행할 수 있다. 데이터 저장소를 포함하는 시스템(1000)의 많은 구성요소들은 예를 들어, 하나의 물리적 또는 논리적 디바이스(예를 들어, 컴퓨터, 프로세스)에 상주할 수 있으며/또는 2개 이상의 물리적 또는 논리적 디바이스들(예를 들어, 디스크 드라이브들, 테이프 드라이브들, 메모리 유닛들)간에서 분산될 수 있음을 이해해야 한다. 형성되는 물질의 두께의 인-시투(in-situ) 측정 및 이에 따른 프로세싱의 적응은 원하는 속도로, 원하는 두께로, 원하는 화학 조성으로, 그리고/또는 다른 원하는 특성들로 패시브 층(들)의 형성을 용이하게 한다. 패시브 층(들)은 예를 들어, 대략 2.0 내지 2.21의 굴절률, 대략 5.7×10-2 Ohm/cm의 저항성을 가질 수 있으며, 600nm 내지 700nm 사이의 대략 60%의 투과율로 투명하게 될 수 있다. 인-시투 측정 및 피드백 및/또는 피드-포워드 제어는 적어도 무엇보다도 종래 시스템들에 대해 제품 수율을 개선시키며, 결과적인 디바이스 성능을 증가시킨다.
도 11 내지 13을 참조하면, 웨이퍼(1104)의 지지와 관련하여 도시되는데, 그 위에서 하나 이상의 패시브 층들(예를 들어, 구리 황화물)이 플루오르 기반 플라즈마 처리를 통해 형성될 수 있으며, 하나 이상의 유기 메모리 셀들의 제조에 있어서 전도성 촉진 특성들을 갖도록 전도성 물질의 상위 부분들을 변형시킬 수 있다. 웨이퍼(1104)는 도 12에서 도시된 바와같이 격자 패턴으로 논리적으로 분할되며, 이에 따라 웨이퍼가 제조 공정을 통해 투입(matriculate)하는 때에 웨이퍼의 모니터링을 용이하게 한다. 격자 패턴의 각각의 격자 블록(XY)은 웨이퍼(1104)의 특정 부분에 대응하며, 각각의 격자 블록은 이러한 격자 블록과 관련된 하나 이상의 메모리 셀들을 가질 수 있다. 부분들은 형성되는 패시브 층(들)의 두께, 패시브 층(들)의 조성 등을 포함하는 특성들(다만, 이에 국한되지는 않음)을 위해 예를 들어, 광 간섭, 산란측정, IR 분광학, 타원분광해석법, 주사식 전자 현미경(SEM), 싱크로트론(synchrotron) 및/또는 X선 회절 기법들과 같은 하나 이상의 비파괴(innocuous) 기법들로 개별적으로 모니터링될 수 있다. 이는 문제 영역들을 완화시키며, 원하는 결과들을 달성하기 위해 (가령, 있는 경우에) 어느 정도로 제조 조정들이 필요한지의 선택적인 결정을 용이하게 할 수 있다.
도 12에서, 각 플롯들은 웨이퍼의 격자 맵핑된 위치들(X1Y1...X12,Y12)에 대응하는 웨이퍼(1104)의 부분들에서 취해진 측정들에 대해 예시한다. 플롯들은 예를 들어, 구리 황화물이 수략가능한 속도로 형성되고 있는지/또는 원하는 두께로 형성되었는지를 나타내는 시그내처들이 될 수 있다. 도 12에서 도시된 값들이 제공된 경우에, 원하지않는 조건들이 웨이퍼(1104)상의 하나 이상의 위치들에서 존재하는지가 결정될 수 있다. 가령, 좌표(X7Y6)에서의 측정은 다른 부분들(XY)의 각 측정들보다 실질적으로 높은 플롯을 나타낸다. 이는 예를 들어, 구리 황화물이 이 위치에서 매우 빠르게 축적되고 있음을 나타낼 수 있다. 이와 같이, 제조 구성요소들 및/또는 관련 동작 파라메터들은 이러한 조건을 완화하도록 조정될 수 있다. 예를 들어, 벤트 밸브가 개방되는 정도는 프로세스에 추가된 플루오르 기반 가스들의 부피 및/또는 속도가 제한될 수 있도록 감소될 수 있다. 비록 도 12가 144 격자 블록 부분들로 맵핑되는(분할되는) 웨이퍼(1104)를 도시하지만은, 웨이퍼(1104)는 모니터링 및 제어를 실행하기 위해 임의의 적합한 개수의 부분들로 맵핑될 수 있음을 이해해야 한다.
도 13은 허용가능한 및 허용불가능한 시그내처 값들의 테이블을 예시한다. 도시되는 바와같이, 격자 블록(X7Y6)을 제외한 모든 격자 블록들은 허용가능 값(VA)에 대응하는 측정값들을 갖는 반면에, 격자 블록(X7Y6)은 원하지 않는 값(VU)을 갖는다. 따라서, 원하지 않는 조건이 격자 블록(X7Y6)에 의해 맵핑되는 웨이퍼(1104) 부분에 존재하는 것으로 결정된다. 따라서, 제조 공정 구성요소들 및 파라메터들은 이러한 조건의 발생 또는 지속을 완화시키도록 제조 공정을 적응시키기 위해 본원에서 설명되는 바와같이 조정될 수 있다.
도시되며 설명된 것의 관점에서, 본 발명의 하나 이상의 양상들에 따라 수행될 수 있는 방법은 도 14의 흐름도를 참조하여 더 잘 이해될 것이다. 설명의 간략화를 위해, 상기 방법이 일련의 기능 블록들로서 도시되고 설명되지만은, 일부 블록들이 본 발명에 따라 본원에서 도시되고 설명되는 것과 다른 블록들로, 서로 다른 순서들로 및/또는 동시에 발생할 수 있기 때문에, 본 발명은 블록들의 순서에 국한되지 않음을 이해해야 한다. 게다가, 모든 도시된 블록들이 본 발명의 하나 이상의 양상들에 따른 방법을 수행하는데 요구되지 않을 수 있다. 다양한 블록들이 블록들과 관련된 기능성들을 수행하기 위해 소프트웨어, 하드웨어, 이들의 조합 또는 임의의 다른 적합한 수단(예를 들어, 디바이스, 시스템, 프로세스, 구성요소)을 통해 수행될 수 있음을 이해해야 한다. 또한, 블록들은 단순히 본 발명의 양상들을 간략화된 형태로 도시하며, 이들 양상들이 보다 적은 그리고/또는 보다 많은 개수 의 블록들을 통해 도시될 수 있음을 이해해야 한다.
도 14를 참조하면, 본 발명의 하나 이상의 양상들에 따라 웨이퍼상에 증착된 전도성 물질(예를 들어, 구리)의 상위 부분으로부터의 전도성 촉진 특성들을 갖는 구리 황화물(Cu2S, CuS)과 같은 패시브 층을 형성하는 방법(1400)에 대한 흐름도가 도시된다. 이 형성은 증착 챔버에서 플루오르(F) 기반 가스들을 이용하는 플라즈마 처리를 통해 웨이퍼상에 하나 이상의 메모리 셀들을 형성하는 공정의 일부가 될 수 있다. (1402)에서 시작 이후에, 전반적인 초기화들이 (1404)에서 수행된다. 이러한 초기화들은 포인터들의 설정, 메모리 할당, 변수들의 설정, 통신 채널들의 설정 및/또는 하나 이상의 객체들의 인스턴스화를 포함할 수 있지만, 이에 국한되지는 않는다.
(1406)에서, 하나 이상의 격자 블록들 "XY"을 포함하는 격자 맵이 챔버 내에 위치된 웨이퍼상에 생성된다. 이러한 격자 블록들은 예를 들어, 메모리 셀들이 형성될 수 있는 웨이퍼상의 위치들에 대응할 수 있다. 이후에, (1408)에서, 예를 들어, CF4 및/또는 SF6와 같은 플루오르(F) 기반 가스가 챔버에 주입된다. 다른 성분들이 또한 챔버에 부가될 수 있음을 이해해야 한다. 플루오르 기반 가스가 챔버에 도입된 이후에, RF 소스(예를 들어, 전압)가 (1410)에서 챔버 내에 위치된 코일을 여기한다. 코일은 또한 챔버 내의 플루오르 기반 가스를 여기시켜 플라즈마를 발생한다. (1412)에서, 플라즈마는 웨이퍼의 전면에 분포된 하나 이상의 유전 물질들에 형성된 트렌치들을 통해 노출된 전도성 물질의 상위 부분들과 상호작용한다. 플라즈마는 전도성 물질의 노출 부분들을 전도성 촉진 특성들을 갖는 구리 황화물과 같은 물질로 변환시키며, 따라서 유기 메모리 셀의 제조에 있어서 패시브 층의 형성을 용이하게 한다.
(1414)에서, 프로세스가 진행함에 따라, 광 간섭, 산란측정, IR 분광학, 타원분광해석법, 주사식 전자 현미경(SEM), 싱크로트론(synchrotron) 및/또는 X선 회절 기법들과 같은 측정들이 하나 이상의 비파괴 측정 기법들로 격자 맵핑된 위치들에서 얻어진다. 예를 들어, 형성되는 패시브 층의 두께는 각 격자 맵핑된 위치들에서 모니터링될 수 있다. (1416)에서, 측정들이 격자 맵핑된 위치들 모두(또는 충분한 개수)에서 획득되었는지에 관한 결정이 이루어진다. 만일 (1416)에서 '아니오'로 결정되는 경우에, 방법은 (1414)로 복귀하며, 추가적인 측정들이 이루어질 수 있다. (1418)에서, 측정들은 (예를 들어, 측정들로 생성된 시그내처들과 저장된 시그내처 값들의 비교를 통해) 분석된다. 예를 들어, 제조 공정이 계획된 대로 진행되고 있는지를 결정하기 위해, 구리 황화물 두께 측정들이 허용가능한 값들과 비교될 수 있다. 가령 전도성 촉진 화합물이 너무 빠르게, 너무 느리게, 그리고/또는 적절한 위치들에서 증착되고 있는지를 결정하기 위해, 예를 들어 측정들이 허용가능한 값들에 비교될 수 있다.
(1420)에서, 이러한 분석이 공정이 조정되어야 함(예를 들어, 원하지않는 값(VU)을 만나게 됨)을 표시하는지에 관한 결정이 이루어진다. 만일 (1420)에서 '아니오'라는 결정이 있는 경우(어떤 조정들도 필요하지 않음을 표시)에, 방법은 공정 이 종료되었는지(예를 들어, 모든 원하는 위치들에서, 구리 황화물이 원하는 두께, 농도, 밀도 등으로 형성되었는지)에 관한 결정이 이루어지는 (1424)로 진행한다. 만일 (1424)에서 '아니오'로 결정되는 경우에, 방법은 (1414)로 복귀하여 공정이 계속되는 동안에 추가적인 측정들을 한다. 만일 (1424)에서 '예'로 결정되는 경우(공정이 종료되었음을 표시)에, 방법은 (1426)으로 진행하며 종료된다. 만일 (1420)에서 '예'로 결정되는 경우에(조정들이 필요함을 표시), (1422)에서 하나 이상의 제조 구성요소들 및/또는 관련 동작 파라메터들이 본원에서 설명되는 바와 같이 선택적으로 조정되어 공정을 적응시킬 수 있다. 예를 들어, 구리 황화물이 너무 빠르게 축적되는 경우에, 챔버로 가스상 플루오르가 흐르게 하는 하나 이상의 벤트 밸브들이 각 시간 기간들 동안에 폐쇄되어야 하는지 및/또는 그대로 개방되어야 하는지, 혹은 보다 적은 정도로 개방되어야 하는지를 결정하는데 정교한 모델링 기법들이 이용될 수 있다. (1422)에서 조정들이 이루어진 이후에, 방법은 공정이 종료되었는지를 알기 위해 (1424)로 진행한다. 상술한 바와같이, 도 14에서 도시된 것과 다른 순서들로 이벤트가 발생할 수 있다. 예를 들어, (1414)에서와 같이 수행된 측정들이 (1416)에서와 같이 측정들이 모든 격자 맵핑된 위치들에서 수행되었는지를 결정하기 이전에 (1418)에서와 같이 분석될 수 있다.
폴리머 메모리 셀들에서 이용되는 전도성 촉진 특성들(예를 들어, CuS)을 갖는 패시브 층이 중요한 역할을 하는 것임을 이해해야 한다. 이것의 존재는 유기층의 전도성을 크게 개선시킨다. 이러한 특성은 적어도 부분적으로 CuS에 의해 생성된 전하 캐리어, 전하 공핍층의 구축, 전하 캐리어 분포, 및 역(reversing) 전계 이후의 전하 캐리어 재분포로 인한 메모리 손실에 따른다. 상기 설명은 전하 캐리어 농도 및 특성을 설명하고 예시한다.
하기 예에서, 전도성 폴리머가 제공되며, CuS가 전도성 촉진 물질로 이용된다. 전하 캐리어 발생에 관하여, CuS에서의 구리가 가장 높은 산화 상태(Cu(Ⅱ))를 갖는다. 이는 접촉하는 폴리머로부터 전자들을 획득하는 비교적 강한 능력을 가지며, 하기의 식을 가져온다:
Cu(Ⅱ)S + Polymer → Cu(Ⅰ)S- + Polymer+ (1)
결과적으로, CuS와 폴리머간의 계면상에 축적된 전하들로 인해 진성 필드(instrinsic field)가 발생된다. 이는 Cu(y)S와 폴리머간의 계면상에서의 진성 전계 효과를 도시하는 그래프인 도 15에서 도시된다. 산화 폴리머(Polymer+)가 외부 필드가 인가된 때에 전하 캐리어가 된다. 폴리머의 전도성은 그 농도와 이동도에 의해 결정된다.
σ = q pμ (2)
여기서, q는 캐리어 전하이며, p는 캐리어 농도이며, μ는 이동도이다.
전하 공핍층을 참조하면, 반도체들에 관해 적용된 것과 유사한 개념을 이용하는 때에, 포텐셜 함수는 하기와 같다.
V(x) = qNp(dpx -x2/2)/ε (3)
여기서, Np는 전하 캐리어의 평균 농도이며, ε 는 폴리머의 유전상수이며, dp는 전하 공핍층 폭이다. Np는 하기 식을 이용함으로써 획득될 수 있다.
여기서, V는 인가된 외부 필드 전압이다. 포워드 전압에 대해, 이는 "-" 부호이다. 역 전압에 대해, 이는 "+"이다.
식(3)의 전압 함수는 전개를 단순화하기 위해 근사화될 수 있다.
반도체의 p-도핑과 같은 전하 캐리어 분포에 관하여, 2개의 과정이 전형적으로 전계에서 발생한다. 이러한 플럭스(flux)는 하기와 같다:
여기서, D는 전하 캐리어의 확산 상수이며, E는 x에서의 전계이다.
만일 어떤 전류가 없는 경우에, 캐리어 분포는 하기와 같다.
p(x) = p(0) exp ([V(0)-V(x)/ Vt ]) (6)
여기서, p(0)은 농도이며, V(0)은 각 계면에서의 전압이며, V t = kT/q이다.
포워드 전압이 매우 크며, 이에 따라 전류 플럭스 J>0인 때에, 분석 식(analytical equation)이 셀의 전압 분포에 대한 일부 가정을 갖는 정상 상태 흐름(steady state flow)에 대해 유도될 수 있다. 전체적으로, 포워드 전압하에서, 전하 분포(p(x))는 x의 증가 함수이다. 역 전압이 인가된 때에(V(x)> V 0 ), 전하 농도는 x의 감소 함수이다.
마지막 특성(보유 시간)은, 포워드 전압이 보다 많은 전하 캐리어를 발생하 며, 전하 캐리어는 패시브(CuS) 층의 다른 종단상에(폴리머부터 떨어져 있는) 더 많이 축적됨을 가리킨다. 그러나, 이러한 전하 캐리어 농도는 일단 전압이 제거되면 퇴보될 수 있는데, 이는 CuS 층으로의 전하 캐리어 확산과 계면상에서의 전하 캐리어 재결합의 2개의 과정들을 포함한다.
Fick의 법칙이 제 1 과정, CuS 층으로의 전하 캐리어 확산을 설명할 수 있다. 전하 캐리어 재결합은 하기와 같이 설명될 수 있다.
Cu(I)S- + Polymer+ → Cu(Ⅱ)S + Polymer (7)
보유 시간은 전하 캐리어를 원 상태로 재분배하는데 요구되는 시간이다. 반응 속도는 확산 속도보다 비교적 빠를 수 있다. 따라서, 보유 시간은 실질적으로 확산 과정 만에 의해 결정될 수 있다.
본원의 예시적인 메모리 셀이 도 16 내지 21에서 설명되고 도시된 식 1 내지 9에 관해 고려된다. 예시적인 셀은 진성 전압(Vb=0.02V), 평형상수(Keq=2.17×10-4), 계면에서의 CuS와 폴리머의 농도([Polymer]0=[CuS]0=1023/cm3), 폴리머 두께(d=5×10-5cm(0.5㎛)) 및 CuS 두께(dCuS=5×10-7cm(0.005㎛))의 파라메터들을 갖는 것으로 고려된다. 본 발명의 양상에 따라 유기 메모리 셀의 전기적 동작을 예시하는데 6개의 전형적인 사례들이 계산된다.
도 16은 본 발명의 양상에 따라 CuS와 유기 폴리머 계면으로부터의 거리 함 수로서 예시적인 메모리 셀의 전하 캐리어 분포(1602)의 그래프(1600)이다. 전하 캐리어 분포(1602)는 계면으로부터 거리(x)의 감소 함수로서 도시된다. 이 그래프(1600)는 외부 전압(V=0) 및 전류(J=0)를 가정한다. 전하 캐리어 농도(1602)는 일정한 필드 가정을 갖는 식(6)을 이용하여 유도된다. 그러나, 도시된 점들은 일정한 필드 가정과는 무관하다.
도 17을 참조하면, 예시적인 유기 메모리 셀에 대한 전하 캐리어 분포(1702)를 예시하는 다른 그래프(1700)가 본 발명의 양상에 따라 도시된다. 이 그래프(1700)에 대해, 파라메터들은 포워드 전압(=0.12V) 및 전류 플럭스(J=0)로 설정된다. CuS 단은 타 단(유기 폴리머)보다 높은 전압을 갖는다. 이는 CuS 층으로부터 전하 캐리어를 드라이브(drive)하며, x의 증가 함수를 갖는 전하 캐리어 농도를 야기한다. 심지어 최저 농도(p(0))에서도, 이 경우에 작은 값이 아니다(예를 들어, 도 15에 도시된 경우에 대해, 이 값은 3.32 ×1019/㎤이다). 이는 포워드 전압이 인가된 때에, 폴리머 양호한 전도체인 이유를 설명한다. 다시, 플롯에 사용되는 일정한 전계 모델을 갖는 식(6)을 이용한다. 증명된 점들은 일정한 전계 과정과 무관하다.
도 18은 본 발명의 양상에 따라 CuS와 유기 폴리머 계면으로부터의 거리 함수로서 예시적인 메모리 셀의 전하 캐리어 분포(1802)의 또 다른 그래프(1800)를 도시한다. 이 그래프에 대해, 파라메터들은 역 전압(=0.28V) 및 전류(J=0)와 같이 설정된다. 역 전압에 의해, 전하 캐리어는 CuS 와 폴리머 계면에 집중되며, 계면으로부터 멀어지는 때에 신속하게 작은 농도로 떨어지는데, 이는 역 전압이 인가된 때에 메모리 셀이 비-전도성이 되는 이유를 설명한다. 다시, 일정한 전계 모델을 갖는 식(6)이 플롯을 위해 가정된다. 증명된 점들은 이러한 가정과 무관하다.
도 19를 참조하면, 본 발명의 양상에 따라 거리 함수로서 예시적인 메모리 셀의 전하 캐리어 재분포(1902)를 도시하는 다른 그래프(1900)가 제공된다. 이 그래프(1900)에 대해, 파라메터들은 포워드 전압(=0.52V) 및 전류 플럭스(J>0)(pJ=1018/㎤)로 설정된다. 전류 플럭스(J>0)인 때에, 포워드 전압이 CuS 계면으로부터 전하 캐리어를 드라이브하기 때문에, 전하 캐리어는 여전히 x의 증가함수이다. 하나의 중요한 점은 최저 농도(p(x))가 계면에 있다는 것이다.
도 20은 포워드 전압(V)의 함수로서 예시적인 메모리 셀의 계면에서의 전하 캐리어 농도(2002)의 또 다른 그래프(2000)를 도시한다. 이 그래프에 대해, 파라메터들은 J>0(pJ=1018/㎤)로 설정되며, 일정한 전계 모델을 가정한다. 이 모델은 셀의 전계가 일정한 것으로 가정한다. 따라서, 전압(V(x))은 선형 함수로서 설명된다. 이 모델은 폴리머의 확산상수가 작으며, 전기 저항이 일정한 때에 적용가능하다. 이 모델에서, 계면에서의 전하 캐리어 농도는 전압 함수로서 유도된다. p0(V)는 포워드 전압이 충분히 크게 된 이후에 일정한 경향이 있으며, 전류는 계면에서의 전하 주입이 아닌 전하 캐리어에 의해 제어됨을 주목해야 한다. 이와 같이, p(0)는 하기와 같이 기록될 수 있다.
이 식(10)은 제한 p(0)가 CuS 층과 폴리머 층간의 두께 비율의 증가함수임을 도시한다.
도 21은 본 발명의 양상에 따라 포워드 전압(Vin)의 함수로서 예시적인 메모리 셀의 계면에서의 전하 캐리어 농도(2102)를 도시하는 다른 그래프(2100)이다. 이 그래프(2100)에 대해, p(0)은 포워드 전압, 0보다 크거나 크지 않을 수 있는 전류(J) 및 계단 포텐셜 함수 모델의 함수이다. 이 모델은 전압(V(x)) 함수가 계단 함수에 의해 설명될 수 있음을 가정한다. 이 모델은 폴리머의 확산상수가 매우 큰 때에 적용가능하다. 따라서, 셀의 전기 저항은 매우 작다. 이 모델에서, 계면에서의 전하 캐리어 농도는 전압 함수로서 유도된다. 도 21에서, p0(V)는 포워드 전압이 충분히 크게 된 이후에 제로(0)가 되는 경향이 있음을 주목해야 한다. 계면에서의 전하 캐리어가 전류 플럭스를 제어하는 경우, 이 값은 전압의 함수가 된다. 이러한 제로 제한 특성은 반응(1)에 의해 설정된 계면 바운더리 한계로 인한 것이다. 기본적으로, 계면에서 타 단으로의 고속 전하 캐리어 이송은 공급 한계에 도달한다. 제한 p(0)는 또한 하기와 같이 기록된다.
이 경우에도, p(0)는 CuS 층과 폴리머층간의 두께 비율의 증가함수이다.
상기 논의에 관하여, 측정된 플럭스(flux)는 제한 플럭스가 폴리머에 있는 때에 전하 캐리어 이동에 의해 결정됨을 주목해야 한다. 전계가 일정하다는 가정하에서, 전하 캐리어 농도를 설명하는 함수는 p(x)이다. 셀의 최저 농도가 계면에 있기 때문에, 폴리머가 제한 플럭스를 결정하는 때에, pJ=p(0)가 충족된다. 이 조건은 일정한 p(x)가 된다. 이는 식(5)의 플럭스에 대한 확산 기여가 제로(0)임을 의미한다. 계단 전위 가정하에서, 전하 캐리어 농도(p(x))를 설명하는데 다른 함수가 이용된다. 초기 전하 캐리어 농도(p(0))는 다른 영역들보다 비교적으로, 실질적으로 작다. 따라서, J는 여전히 p(0)에 의해 결정된다. 주목되는 다른 점은 바운더리 조건들을 고려한다. 반도체들과는 달리, 이는 모든 곳이 아닌, 단지 계면에서의 농도에 적용가능하다. 이 바운더리 조건은 셀에서 발생된 전하 캐리어 총 량을 제한한다.
상기 식(1 내지 7) 및 도 18 내지 21은 폴리머 메모리 셀들의 특성을 설명하며 모델링한다. 이 모델은 측정된 데이터를 설명하는데 이용되며, CuS를 제외한 다른 물질들에 이용될 수 있다. 추가적으로, 이 모델은 어떻게 보유 시간 및 응답 시간을 증가시키는지를 고려하며, 그리고 트랜지스터들과 같은 다른 디바이스들을 설계하는데 이용될 수 있다. 더욱이, 이 모델은 전도성 레벨들을 설정하며(예를 들어, 상태들을 설정하며), 전도성 레벨들을 판독하며, 그리고 전도성 레벨들을 소거함으로써, 기입 또는 프로그래밍, 판독 및 소거의 메모리 셀 동작들을 수행하는 다양한 임계 전압들을 개발하는데 이용될 수 있다.
상기에서 본 발명의 하나 이상의 양상들이 설명되었다. 본 발명을 설명하기 위한 모든 가능한 구성요소들 또는 방법들의 조합을 설명할 수 없음이 당연하지만, 기술분야의 당업자는 본 발명의 많은 조합들 및 변형들이 가능함을 인식할 것이다. 따라서, 본 발명은 청구범위의 사상과 범주 내에 드는 모든 이러한 변경들, 변형들 및 변화들이 포괄하는 것임이 의도된다. 추가적으로, 본 발명의 특정적인 특징이 여러 구현들 중 하나에 대해서만 개시되었지만은, 이러한 특징은 임의의 소정의 또는 특정적인 응용에 대해 원해지고 유익하게 되는 바와 같이 다른 구현들의 하나 이상의 다른 특징들과 결합될 수 있다. 더욱이, 용어 "구성하다"가 상세한 설명과 청구범위에서 사용되는 정도에 관해, 이러한 용어는 용어 "포함하다"와 유사한 포괄적인 방식인 것으로 의도된다.
본 발명의 방법들 및 디바이스들은 반도체 메모리 및 반도체 제조 분야에서 유용하게 된다.
Claims (10)
- 바닥부 전극, 패시브층(passive layer), 유기층 및 상부 전극을 갖는 스택을 포함하는 유기 메모리 셀의 제조에 있어서의 인-시투(in-situ) 표면 처리 시스템으로서,SF6을 포함하는 플루오르(F) 기반 가스를 프로세싱 챔버에 선택적으로 제공하는 가스 분산 시스템과;상기 플루오르 기반 가스를 전기적으로 여기(excite)시켜 상기 프로세싱 챔버 내에 플라즈마를 생성하는 여기 시스템과, 상기 플라즈마는 상기 바닥부 전극의 표면과 상호작용하여, 상기 바닥부 전극의 표면을 전도성 물질로부터 상기 패시브층으로 변환시키며, 상기 패시브층은 전도성 촉진 특성들을 갖는 황 화합물을 포함하며;상기 패시브층의 형성을 인-시투 모니터링하는 측정 시스템과; 그리고상기 측정 시스템, 상기 가스 분산 시스템 및 상기 여기 시스템에 동작가능하게 연결된 제어 시스템을 포함하며,상기 제어 시스템은 상기 측정 시스템에 의해서 얻어진 판독치들(readings)을 획득함과 아울러 상기 판독치들에 응답하여 상기 가스 분산 시스템과 상기 여기 시스템 중 적어도 하나를 조정함으로써, 상기 패시브층을 요구되는 두께로 형성하는 것, 상기 패시브층을 요구되는 속도로 형성하는 것, 상기 패시브층을 요구되는 구성으로 형성하는 것, 그리고 상기 패시브층을 요구되는 위치에 형성하는 것 중 적어도 하나를 용이하게 하는 것을 특징으로 하는 인-시투 표면 처리 시스템.
- 삭제
- 제 1 항에 있어서,상기 패시브 층은 구리 황화물(Cu2S, CuS)과 은 황화물(Ag2S, AgS) 중에서 적어도 하나를 포함하는 것을 특징으로 하는 인-시투 표면 처리 시스템.
- 제 1 항에 있어서,상기 바닥부 전극의 표면은, 상기 유기 메모리 셀이 형성되는 웨이퍼의 전면에 걸친 하나 이상의 유전 물질의 층들 내에 형성된 트렌치 내에 배치되고, 상기 트렌치에 의해 상기 플라즈마에 노출되는 전도성 증착물의 상부의 일부인 것을 특징으로 하는 인-시투 표면 처리 시스템.
- 제 4 항에 있어서,상기 웨이퍼의 기판 상에 형성된 스택이 상기 유기 메모리 셀을 구성하며, 그리고 상기 유기층은 상기 트렌치 내에 형성되는 것을 특징으로 하는 인-시투 표면 처리 시스템.
- 제 5 항에 있어서,상기 유기층은 폴리아세틸렌(polyacetylene)(시스 또는 트랜스); 폴리페닐아세틸렌(polyphenylacetylene)(시스 또는 트랜스); 폴리디페닐아세틸렌(polydiphenylacetylene); 폴리아닐린(polyaniline); 폴리(p-페닐렌 비닐렌)(poly(p-phenylene vinylene)); 폴리티오펜(polythiophene); 폴리포르피린(polyporphyrins); 포르피린 마크로사이클(porphyrinic macrocycles), 티올 방향족 폴리포르피린(thiol derivatized polyporphyrins); 폴리메탈로센(polymetallocenes), 폴리페로센(polyferrocenes), 폴리프탈로시아닌(polyphthalocyanines), 폴리비닐렌(polyvinylenes) 그리고 폴리스티롤(polystiroles) 중 적어도 하나를 포함하는 것을 특징으로 하는 인-시투 표면 처리 시스템.
- 삭제
- 웨이퍼 상의 바닥부 전극, 패시브층, 유기층 및 상부 전극을 갖는 스택을 포함하는 유기 메모리 셀의 제조에 있어서의 인-시투 표면 처리 방법으로서,SF6을 포함하는 플루오르(F) 기반 가스를 프로세싱 챔버에 선택적으로 제공하는 단계와;상기 플루오르 기반 가스를 여기시켜 플라즈마를 생성하는 단계와;상기 플라즈마와의 상호작용을 통해 상기 바닥부 전극의 표면을 전도성 물질로부터 전도성 촉진 특성들을 갖는 황화합물을 포함하는 상기 패시브층으로 변환하는 단계와;상기 패시브층의 형성을 인-시투 모니터링하는 단계와, 상기 패시브층을 인-시투 모니터링하는 단계는 상기 형성되는 패시브층의 두께, 형성 속도, 구성 및 위치 중 적어도 하나를 측정함; 그리고상기 측정들에 응답하여, 상기 챔버 내의 압력, 상기 챔버 내의 온도, 상기 챔버 내의 가스들의 농도, 상기 챔버로의 가스들의 유량(flow rate), 상기 챔버 내에 분산되는 가스들의 부피(volume) 그리고 상기 챔버 내에 제공되는 여기(excitation) 중 적어도 하나를 선택적으로 제어하는 단계를 포함하는 것을 특징으로 하는 인-시투 표면 처리 방법.
- 삭제
- 제 8 항에 있어서,상기 패시브층은 구리 황화물(Cu2S, CuS)과 은 황화물(Ag2S, AgS) 중에서 적어도 하나를 포함하며,상기 방법은,상기 패시브층이 2.0 내지 2.21의 굴절률, 5.7×10-2 Ohm/cm의 저항, 600nm 내지 700nm 사이에서 60%의 투과율을 갖는 투명도, 그리고 200nm 내지 600nm의 두께 중 적어도 하나를 갖도록, 상기 패시브층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인-시투 표면 처리 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/817,131 | 2004-04-02 | ||
| US10/817,131 US20050227382A1 (en) | 2004-04-02 | 2004-04-02 | In-situ surface treatment for memory cell formation |
| PCT/US2005/004654 WO2005104187A1 (en) | 2004-04-02 | 2005-02-11 | In-situ surface treatment for memory cell formation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060134195A KR20060134195A (ko) | 2006-12-27 |
| KR101415283B1 true KR101415283B1 (ko) | 2014-07-16 |
Family
ID=34961444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067023043A KR101415283B1 (ko) | 2004-04-02 | 2005-02-11 | 메모리 셀 형성을 위한 인-시투 표면 처리 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US20050227382A1 (ko) |
| JP (1) | JP5144254B2 (ko) |
| KR (1) | KR101415283B1 (ko) |
| CN (1) | CN100470716C (ko) |
| DE (1) | DE112005000724T5 (ko) |
| GB (1) | GB2425888A (ko) |
| TW (1) | TWI363370B (ko) |
| WO (1) | WO2005104187A1 (ko) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
| DE10355561A1 (de) * | 2003-11-28 | 2005-06-30 | Infineon Technologies Ag | Halbleiteranordnung mit nichtflüchtigen Speichern |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7709958B2 (en) * | 2004-06-18 | 2010-05-04 | Uri Cohen | Methods and structures for interconnect passivation |
| SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| KR100913903B1 (ko) * | 2004-12-24 | 2009-08-26 | 삼성전자주식회사 | 양자점을 이용하는 메모리 소자 |
| JP2006202928A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 半導体装置の製造方法 |
| US20060194400A1 (en) * | 2005-01-21 | 2006-08-31 | Cooper James A | Method for fabricating a semiconductor device |
| US7154769B2 (en) * | 2005-02-07 | 2006-12-26 | Spansion Llc | Memory device including barrier layer for improved switching speed and data retention |
| US7323418B1 (en) * | 2005-04-08 | 2008-01-29 | Spansion Llc | Etch-back process for capping a polymer memory device |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US8308053B2 (en) | 2005-08-31 | 2012-11-13 | Micron Technology, Inc. | Microfeature workpieces having alloyed conductive structures, and associated methods |
| US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| KR101167737B1 (ko) * | 2006-02-22 | 2012-07-23 | 삼성전자주식회사 | 저항변화형 유기 메모리 소자 및 그의 제조방법 |
| US7749899B2 (en) | 2006-06-01 | 2010-07-06 | Micron Technology, Inc. | Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces |
| JP4906417B2 (ja) * | 2006-07-11 | 2012-03-28 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| US8184288B2 (en) * | 2006-11-29 | 2012-05-22 | Macronix International Co., Ltd. | Method of depositing a silicon-containing material by utilizing a multi-step fill-in process in a deposition machine |
| US8520194B2 (en) * | 2006-11-29 | 2013-08-27 | Macronix International Co., Ltd. | Method of forming a deposited material by utilizing a multi-step deposition/etch/deposition (D/E/D) process |
| WO2008088306A2 (en) * | 2006-12-20 | 2008-07-24 | Solid State Cooling, Inc. | Thermoenergy devices and methods for manufacturing same |
| KR101221789B1 (ko) * | 2006-12-28 | 2013-01-11 | 삼성전자주식회사 | 유기 메모리 소자 및 그의 제조방법 |
| US8373148B2 (en) * | 2007-04-26 | 2013-02-12 | Spansion Llc | Memory device with improved performance |
| US7687318B2 (en) | 2007-05-04 | 2010-03-30 | Stats Chippac, Ltd. | Extended redistribution layers bumped wafer |
| SG149710A1 (en) | 2007-07-12 | 2009-02-27 | Micron Technology Inc | Interconnects for packaged semiconductor devices and methods for manufacturing such devices |
| SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| US7884475B2 (en) * | 2007-10-16 | 2011-02-08 | International Business Machines Corporation | Conductor structure including manganese oxide capping layer |
| KR100891227B1 (ko) | 2007-10-25 | 2009-04-01 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US8084854B2 (en) | 2007-12-28 | 2011-12-27 | Micron Technology, Inc. | Pass-through 3D interconnect for microelectronic dies and associated systems and methods |
| CN101232076B (zh) * | 2008-01-17 | 2010-11-17 | 复旦大学 | 一种消除CuxO电阻存储器形成电压的方法 |
| US8253230B2 (en) | 2008-05-15 | 2012-08-28 | Micron Technology, Inc. | Disabling electrical connections using pass-through 3D interconnects and associated systems and methods |
| JP5422237B2 (ja) * | 2009-03-23 | 2014-02-19 | 株式会社東芝 | 不揮発性記憶装置の製造方法 |
| US20110156012A1 (en) * | 2009-11-12 | 2011-06-30 | Sony Corporation | Double layer hardmask for organic devices |
| US8847186B2 (en) * | 2009-12-31 | 2014-09-30 | Micron Technology, Inc. | Self-selecting PCM device not requiring a dedicated selector transistor |
| JP5779138B2 (ja) * | 2012-06-07 | 2015-09-16 | 株式会社東芝 | 分子メモリ |
| US10862023B2 (en) * | 2018-07-30 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and manufacturing method of the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020012901A (ko) * | 2000-08-09 | 2002-02-20 | 변호산 | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 |
| KR20020061004A (ko) * | 1999-12-20 | 2002-07-19 | 어플라이드 머티어리얼스, 인코포레이티드 | 실리콘의 금속 마스크 에칭 |
| KR20020085320A (ko) * | 2001-05-08 | 2002-11-16 | 사단법인 고등기술연구원 연구조합 | 다중전극 배열을 이용한 플라즈마 표면처리장치 |
| US20030178667A1 (en) * | 2001-08-13 | 2003-09-25 | Krieger Juri H. | Memory device |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5946046A (ja) * | 1982-09-09 | 1984-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01216577A (ja) * | 1988-02-24 | 1989-08-30 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US6165311A (en) * | 1991-06-27 | 2000-12-26 | Applied Materials, Inc. | Inductively coupled RF plasma reactor having an overhead solenoidal antenna |
| US5212118A (en) * | 1991-08-09 | 1993-05-18 | Saxena Arjun N | Method for selective chemical vapor deposition of dielectric, semiconductor and conductive films on semiconductor and metallic substrates |
| JPH05206083A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
| US6214162B1 (en) * | 1996-09-27 | 2001-04-10 | Tokyo Electron Limited | Plasma processing apparatus |
| US6055927A (en) * | 1997-01-14 | 2000-05-02 | Applied Komatsu Technology, Inc. | Apparatus and method for white powder reduction in silicon nitride deposition using remote plasma source cleaning technology |
| US5937323A (en) * | 1997-06-03 | 1999-08-10 | Applied Materials, Inc. | Sequencing of the recipe steps for the optimal low-k HDP-CVD processing |
| US6390019B1 (en) * | 1998-06-11 | 2002-05-21 | Applied Materials, Inc. | Chamber having improved process monitoring window |
| JP4471243B2 (ja) * | 1999-08-27 | 2010-06-02 | 東京エレクトロン株式会社 | エッチング方法およびプラズマ処理方法 |
| KR20010062209A (ko) * | 1999-12-10 | 2001-07-07 | 히가시 데쓰로 | 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치 |
| US6797639B2 (en) * | 2000-11-01 | 2004-09-28 | Applied Materials Inc. | Dielectric etch chamber with expanded process window |
| US20030145790A1 (en) * | 2002-02-05 | 2003-08-07 | Hitoshi Sakamoto | Metal film production apparatus and metal film production method |
| US7750332B2 (en) * | 2002-04-30 | 2010-07-06 | Japan Science And Technology Agency | Solid electrolyte switching device, FPGA using same, memory device, and method for manufacturing solid electrolyte switching device |
| US6656763B1 (en) * | 2003-03-10 | 2003-12-02 | Advanced Micro Devices, Inc. | Spin on polymers for organic memory devices |
-
2004
- 2004-04-02 US US10/817,131 patent/US20050227382A1/en not_active Abandoned
-
2005
- 2005-02-11 KR KR1020067023043A patent/KR101415283B1/ko active IP Right Grant
- 2005-02-11 JP JP2007506168A patent/JP5144254B2/ja not_active Expired - Fee Related
- 2005-02-11 CN CNB2005800180060A patent/CN100470716C/zh not_active Expired - Fee Related
- 2005-02-11 DE DE112005000724T patent/DE112005000724T5/de not_active Ceased
- 2005-02-11 GB GB0614319A patent/GB2425888A/en not_active Withdrawn
- 2005-02-11 WO PCT/US2005/004654 patent/WO2005104187A1/en active Application Filing
- 2005-04-01 TW TW094110432A patent/TWI363370B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020061004A (ko) * | 1999-12-20 | 2002-07-19 | 어플라이드 머티어리얼스, 인코포레이티드 | 실리콘의 금속 마스크 에칭 |
| KR20020012901A (ko) * | 2000-08-09 | 2002-02-20 | 변호산 | 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법 |
| KR20020085320A (ko) * | 2001-05-08 | 2002-11-16 | 사단법인 고등기술연구원 연구조합 | 다중전극 배열을 이용한 플라즈마 표면처리장치 |
| US20030178667A1 (en) * | 2001-08-13 | 2003-09-25 | Krieger Juri H. | Memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050227382A1 (en) | 2005-10-13 |
| CN100470716C (zh) | 2009-03-18 |
| CN1961406A (zh) | 2007-05-09 |
| KR20060134195A (ko) | 2006-12-27 |
| TWI363370B (en) | 2012-05-01 |
| DE112005000724T5 (de) | 2007-02-22 |
| JP2007533124A (ja) | 2007-11-15 |
| GB2425888A (en) | 2006-11-08 |
| JP5144254B2 (ja) | 2013-02-13 |
| TW200605145A (en) | 2006-02-01 |
| WO2005104187A1 (en) | 2005-11-03 |
| GB0614319D0 (en) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101415283B1 (ko) | 메모리 셀 형성을 위한 인-시투 표면 처리 | |
| US6798068B2 (en) | MOCVD formation of Cu2S | |
| US7122853B1 (en) | Method to improve yield and simplify operation of polymer memory cells | |
| US7254053B2 (en) | Active programming and operation of a memory device | |
| US9076964B2 (en) | Methods for forming resistance random access memory structure | |
| US20060231889A1 (en) | Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles | |
| KR20080009278A (ko) | 다이오드를 갖는 저항 스위칭 메모리 셀의 디자인 및 작동 | |
| US7015504B2 (en) | Sidewall formation for high density polymer memory element array | |
| US20040227136A1 (en) | Erasing and programming an organic memory device and methods of operating and fabricating | |
| CN100428519C (zh) | 制造记忆胞元之方法、记忆胞元及记忆胞元装置 | |
| KR20080018938A (ko) | 스위칭 글래스 층을 구비한 메모리 장치 | |
| JP2008182154A (ja) | メモリ装置 | |
| WO2009127884A1 (en) | Memory devices using proton-conducting polymeric materials | |
| US6836398B1 (en) | System and method of forming a passive layer by a CMP process | |
| US7012013B1 (en) | Dielectric pattern formation for organic electronic devices | |
| WO2008019616A1 (en) | Electrical thin film memory | |
| Mahadevaiah et al. | Integration of Memristive Devices into a 130 nm CMOS Baseline Technology | |
| US10256273B2 (en) | High density cross point resistive memory structures and methods for fabricating the same | |
| Kalishettyhalli Mahadevaiah et al. | Integration of Memristive Devices into a 130 nm CMOS Baseline Technology | |
| JP4795873B2 (ja) | メモリ装置 | |
| Mih | A novel low-temperature growth method of silicon structures and application in flash memory. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120726 Effective date: 20140228 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180605 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190604 Year of fee payment: 6 |