CN1961406A - 用于存储单元形成的原位表面处理 - Google Patents

用于存储单元形成的原位表面处理 Download PDF

Info

Publication number
CN1961406A
CN1961406A CNA2005800180060A CN200580018006A CN1961406A CN 1961406 A CN1961406 A CN 1961406A CN A2005800180060 A CNA2005800180060 A CN A2005800180060A CN 200580018006 A CN200580018006 A CN 200580018006A CN 1961406 A CN1961406 A CN 1961406A
Authority
CN
China
Prior art keywords
memory cell
layer
passive layer
organic
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800180060A
Other languages
English (en)
Other versions
CN100470716C (zh
Inventor
A·T·惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of CN1961406A publication Critical patent/CN1961406A/zh
Application granted granted Critical
Publication of CN100470716C publication Critical patent/CN100470716C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Battery Electrode And Active Subsutance (AREA)

Abstract

本发明揭示一种用于在导电层上形成被动层的系统及方法，可在有机存储单元的制造期间完成，大体可减少习知无机存储组件的固有缺点。该被动层包括导电促进化合物，例如硫化铜(Cu2S)，由导电材料的上部产生。该导电材料可作为存储单元中的下层电极，且可经由用从氟(F)基气体产生的等离子体处理将该导电材料的上部转化为被动层。

Description

用于存储单元形成的原位表面处理
技术领域
一般而言，本发明是有关于半导体制造，且特定的是关于一种用于经由等离子体处理形成有机存储单元之导电促进层的系统及方法。
背景技术
增加组件密度、生产率(throughput)、以及良率已成为半导体产业的发展趋势。为增加组件密度，朝向缩小半导体组件尺寸(例如在次微米(sub-micron)水准)的方向发展且持续进行着。为了完成这样的密度，需要更小的特征尺寸及更精密的特征形状。这可能包括互联机的宽度及间距、接触孔之间距及直径、以及表面几何，例如不同特征的角与边。为了增加生产率，可减少某些加工步骤或减少此等加工步骤所需的时间。为增加良率(即离开制程的完成产品与进入制程的产品数的百分比)，可改良个别制程的控制及/或品质。
半导体制程为用于在晶片表面内及上生产半导体组件的制造过程。已抛光、空白的晶片进入半导体制程，且完成时表面有大量的半导体组件。半导体制程包括大量控制及制造组件的步骤及处理方法。所使用的基本制程包括：层积(layering)、掺杂、热处理、图案化(patterning)。层积是为添加薄层至晶片表面的作业。诸层可例如：绝缘体、半导体、及/或导体且经由各种制程加以成长或沉积。常见的沉积技术包括蒸镀与溅镀。掺杂为添加特定数量的掺杂剂至晶片表面的制程。该等掺杂剂可导致诸层性质的改变(例如半导体改变为导体)。一些技术，例如热扩散与离子植入法可用于掺杂。热处理为另加热及冷却晶片以实现特定结果的基本作业。通常，在热处理作业中，不添加额外的材料至晶片或去除，然而污染物及蒸汽可从晶片蒸发掉。常见的热处理之一为退火，即弥补通常掺杂作业所导致的晶片/组件晶体结构的损坏。半导体制程中也使用其它的热处理，例如合金化(alloying)与溶剂的驱散(driving)。
随着计算机功能增强且新颖以及持续发展出改良的电子组件(例如数字随身听、视讯播放器)，计算机与电子组件的体积、用途、及复杂度也持续增加。此外，数字媒介(例如数字音讯、视讯、影像、及其类似物)的成长及用途已进一步推动组件的发展。此类的成长及发展已广泛地增加计算机及电子组件想要/必需储存及保存的信息量。
一般而言，信息是储存在一个或不同类型的储存装置。储存装置包括：长期储存媒介，例如硬盘机、光驱与对应的媒介、数字视讯光盘(DVD)驱动器、及其类似物。长期储存媒介通常以较低的成本储存大量信息，但比其它类型的储存装置慢。储存装置也包括存储单元，通常为短期储存媒介。短期存储单元倾向大体上快过长期储存媒介。这种短期存储单元包括例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、双倍资料速率存储器(DDR)、快速分页模式(fast page mode)动态随机存取存储器(FPMDRAM)、延伸资料输出动态随机存取存储器(EDODRAM)、同步动态随机存取存储器(SDRAM)、VideoRAM(VRAM)、闪存、只读存储器(ROM)、及其类似物。
存储单元通常可分为挥发型与非挥发性型。挥发型存储单元通常是若无电源即失去彼等的信息且通常是需要周期性的更新周期(refreshcycle)以保持彼等的信息。挥发性存储单元包括例如随机存取存储器(RAM)、DRAM、SRAM、及其类似物。非挥发性存储单元不论组件是否接有电源均保持彼等的信息。非挥发性存储单元包括ROM、可程序只读存储器(PROM)、可清除可程序只读存储器(EPROM)、电气性可清除可程序只读存储器(EEPROM)、快闪EEPROM等等。相较于非挥发性存储单元，该挥发性存储单元通常以较低成本提供较快运算。
存储单元经常包含存储单元的数组。可“存取”、“读取”、“写入”、及“清除”各存储单元的信息。该等存储单元保持信息在“关”或“开”的状态，也称作“0”与“1”。通常，定位一存储单元以取得指定个数的字节(例如每字节8个存储单元)。对于挥发性存储单元，存储单元必需周期性地“更新”以便保持彼等的状态。这种存储单元通常由半导体组件制成，可进行各种功能且能够切换及保持两种状态。制造该等组件经常用无机固体技术，例如结晶硅组件。常见用于存储单元的半导体组件为金属氧化物半导体场效晶体管(MOSFET)。
可携式计算机与电子组件的增加使用已大幅增加存储单元的需求。如数字相机、数字随身听、个人数字助理(PDA)、及其类似物，通常要用高容量存储单元(例如闪存、智能媒体(smart media)、袖珍型闪存(compact flash)，等等)。信息储存量需求的增加相当于要增加存储单元的储存容量(例如增加每一晶粒或芯片的储存量)。邮票大小的硅片可能包括数千万个晶体管，且各晶体管小到只有数百纳米(nanometer)。不过，硅基组件已接近其基本实体尺寸之极限。无机固态组件通常受阻于复杂的架构以致资料储存密度成本高且损耗也高。基于无机半导体材料的挥发性半导体存储单元需要几近恒定的电流供给，这会产生热及高耗电只是为了要保持储存信息。非挥发性半导体存储单元，也是基于无机半导体材料，不需恒定电源供给以保持储存信息。不过，相较于挥发性存储单元，非挥发性半导体存储单元的资料速度低、高耗电、且复杂度程度高。
此外，当无机固态组件的尺寸减少且整合度增加时，对准容限(alignment tolerance)的敏感度也增加以致制造的困难度大幅增加。以微小的最小尺寸形成特征并不意味着制造工作电路时可使用该最小尺寸。必需有比最小尺寸还要小的对准容限，例如最小尺寸的四分之一。因此，进一步缩减组件以及增加密度对无机存储单元而言是有限的。此外，缩小无机非挥发性存储单元，同时要符合效能增加的要求，不但特别困难也难以维持低成本。
发明内容
为了提供对本发明某些方面的基本了解，乃于下面提出本发明的简化概要。此概要不是本发明的广泛综述。希望不是用来界定本发明的关键或重要组件，也不是把本发明的范围画出轮廓。其目的只是以简化形式提出本发明的一些概念作为随后提出的更详细描述的序言。
本发明是关于用于形成有机存储单元的系统及方法，是减少习知无机存储组件的固有缺点，例如易变性(volatility)，有限的密度、以及有限的组件效能能力。根据本发明的一个或更多方而，是通过等离子体处理从底下导电层(underlaying conductive layer)的顶端形成一部份习知为被动层的有机存储单元。该被动层通常包括导电促进化合物，例如硫化铜(Cu2S)，可用等离子体处理导电层的上部而形成之，可从例如氟(F)基气体产生该等离子体。此外，可监视及控制转换过程，例如形成被动层至一想要的厚度。
为了实现上述及相关目的，配合着以下的说明部分与后面所附图式，在本文中说明本发明的某些示范性方面。不过，这些方面只是代表采用本发明一或更多项原理的多种方式中的部份，且本发明预期包括所有此类方面及其均等事项。由下面结合所附图式的本发明详细说明部分可使本发明的其它优点与新颖特点显而易见。
附图说明
以下由附图中的实施例说明本发明。
图1为部份晶片之示意横截面图，其是图标形成于其上的存储单元，可根据本发明的一或更多方面形成一部份的该存储单元。
图2为另一个部份晶片的示意横截面图，其是图标形成于其上的存储单元，可根据本发明的一或更多方面形成一部份的该存储单元。
图3是图标一数组的存储单元，例如由数个有机存储单元构成，可根据本发明的一或更多方面形成数个部份的该存储单元。
图4为根据本发明的一个或更多方面，以衬底与介电层形成的存储单元的示意横截面图。
图5为根据本发明的一个或更多方面，形成与图4类似、包含导电材料与阻障层的存储单元的示意横截面图。
图6为根据本发明的一个或更多方面，形成与图5类似、包含另一介电层的存储单元的示意横截面图。
图7为根据本发明的一个或更多方面，形成与图6类似、包含从导电材料上部形成被动层的存储单元的另一示意横截面图。
图8为根据本发明的一个或更多方面，形成与图7类似、包含有机层的存储单元的另一示意横截面图。
图9为根据本发明的一个或更多方面，形成与图8类似、包含另一导电材料作为上层电极的存储单元的另一示意横截面图。
图10为一示意方块图，是根据本发明之一个或更多方面，图标制造一个或更多存储单元用于形成被动层于导电层上的系统。
图11根据本发明的一个或更多方面，图标网格映像晶片的透视图。
图12是图解说明根据本发明的一或更多方面在晶片上网格映像位置处所取测量值的标绘图。
图13是说明含有与根据本发明的一或更多方面在晶片上各个网格映像位置处所取测量值相对应的记录表。
图14为流程图，是根据本发明的一或更多方面，说明制造一个或更多存储单元时用于形成被动层于导电材料上方的方法。
图15根据本发明的一或更多方面，图标内在电场(intrinsic field)在导电促进层与聚合物层间接口(interface)的效应。
图16为根据本发明的一或更多方面图解说明例示存储单元的电荷载体分布图。
图17为另一个根据本发明的一或更多方面图解说明例示存储单元的电荷载体分布图。
图18为又一个根据本发明的一或更多方面图解说明例示存储单元的电荷载体分布图。
图19为再一个根据本发明的一或更多方面图解说明例示存储单元的电荷载体分布图。
图20为根据本发明的一或更多方面图解说明在例示存储单元接口处的载体浓度图。
图21为另一个根据本发明的一或更多方面图解说明在例示存储单元接口处的载体浓度图。
具体实施方式
以下参考附图说明本发明，其中各图中类似组件使用类似的组件符号。在下面的说明部分中，为了解释的目的，提出许多特定细节以期提供对本发明之透澈了解。不过，对熟悉此项技术者来说，本发明的一或更多方面可以用较少的此等特定细节予以实施可为显而易见。在其它情况中，以方块图显示已知结构与组件以帮助说明本发明的一或更多方面。
图1为有机存储单元100的示意横截面图，可根据本发明的一或更多方面形成的一部份。有机存储单元至少部份是有机材料为基底的存储组件，从而能够克服无机材料为基底的存储组件的限制。相较于习知无机存储单元，有机存储组件利于增加组件的密度同时也可增加组件效能。此外，有机存储组件本身也是非挥发性的；不需经常更新周期(refresh cycle)，或有恒定或几乎恒定的电源。有机存储组件可具有对应至不同阻抗(impedance)位准的两个或更多状态。此等状态通过施加偏压而设定且随后该等单元保持各自的状态直到施加另一为反向偏压的电压。该等单元通过电源或不需电源(例如非挥发性的)保持彼等之状态且可通过测量注入电流(injection current)或发光而以电子或光学的方式读取。
如图1所示，可将有机存储单元形成于晶片上，且通常是形成在通常包括硅的衬底102上。该有机存储单元100包括第一介电层104、阻障层106、下层电极108、被动层110、第二介电层112、有机层114、与上层电极120。根据本发明的一或更多方面，该有机存储单元100的被动层110至少部份是以等离子体处理法(plasma treatment process)形成的。该有机存储单元100能够维持两个或更多状态，不像习知无机存储单元只能维持两个状态。因此，该有机存储单元100的单一单元可保持一个或更多位的信息。此外，该有机存储单元100是非挥发性存储单元，从而不需恒定或几乎恒定的电源。
该第一介电层104形成于衬底102上，且可由任一种具有介电或绝缘性质的物质构成。该下层电极108通过沉积导电材料于衬底102上方而形成。在沉积导电材料之前，可形成一个或更多沟槽及/或介层孔(via)于该介电层104内，接着选择性沉积该导电材料于沟槽内至水平面(level)等于周围介电层104。也可沉积该导电层于沟槽至水平面高于介电层104，随后用化学机械研磨法(CMP)抛光与介电层104齐平。通常有数种类型的图样化/蚀刻方法可用来形成沟槽。
该阻障层106形成于沟槽内包括底部及侧壁以缓和下层电极108扩散至介电层104及/或衬底102内。该下层电极108的导电材料可包含，例如，铜、铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、彼等合金、铟-锡氧化物、多晶硅、掺杂非晶硅、金属硅化物、及其类似物。可作为导电材料的例示合金包括Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁-银合金、以及其它各种合金。形成下层电极108可用例如金属镶嵌(damascence)制程，包括沉积导电材料(例如用溅镀)以及进行减少之CMP以去除沟槽外面的导电材料。
该被动层110位于下层电极108的上方且包括至少一导电促进化合物，该导电促进化合物能够给予及接受电荷(电洞及/或电子)。可用于被动层106的导电促进化合物的例子包括以下各物中的一个或更多：硫化铜(Cu2S，CuS)、氧化铜(CuO，Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、硫化银(Ag2S，AgS)、氧化铁(Fe3O4)、及其类似物。一般而言，该导电促进化合物至少有两个相对稳定的氧化还原态，使得该导电促进化合物能够给予和接受电荷。
根据本发明的一或更多方面，可通过等离子体处理法从下层电极的上部形成至少一部份的被动层110，将该下层电极108的导电材料转换为想要的(例如导电促进)材料。以实施例说明，可用包含氟(F)气体，例如CF4及/或SF6的等离子体处理该下层电极108的上部，以此形成想要的导电促进材料。因此，可说该被动层110由导电下层电极的至少一部份“生成”(例如由铜生成的硫化铜)。
该被动层110的导电促进特性利于由下层电极108传送电荷至该有机层114与被动层110之间的接口。此外，该被动层110利于电荷载体(例如电子或电洞)注入该有机层114且增加电荷载体在有机层内的浓度以致改变该有机层114的导电性。此外，该被动层110也可储存相反电荷(opposite charge)以便平衡存储单元100的总电荷。
该第二介电层112是选择性形成(例如沉积与图案化)于第一介电层104的至少一部份以及被动层110的至少一部份上方。该第二介电层112是通过图案化使得该单元堆叠(cell stack)适当形成，且在等离子体处理铜层之前加以图案化(例如蚀刻)以完成导电促进材料于该下层电极的上面。该第二介电层112可由类似于用于第一介电层104的介电材料组成。应注意的是，该第二介电层112与介电层104的组合也可被称作内层介电层(inner layer dielectric，ILD)。
该有机层114是形成在被动层110上，且该有机层114与被动层110之间设有会界定该两层之间的接口。该有机层114通常由共轭有机材料组成，例如有机小分子与共轭聚合物。一般而言，共轭有机分子至少有两个相对稳定的氧化还原态，使其能够给予与接受电荷(电洞及/或电子)。如果该有机层为聚合物，则共轭有机聚合物的聚合物主干可能在电极108与120之间纵长延伸(例如大体垂直于电极108及120的相对内表面)。该共轭有机分子可为线性或支链使得主干保持其共轭性。该等共轭分子的特征在于：它们有重叠的尤轨域且可取得两个或更多共振结构。
应注意的是，可透过一些适当的技术形成该有机层114，例如旋转涂布法，其沉积包括材料与溶剂的混合物，且随后去除该溶剂。另一适当的技术为化学气相沉积(CVD)，其包括低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、以及高密度化学气相沉积(HDCVD)。应注意的是，在某些实例中，在形成有机层114时，该被动层110可作为催化剂。就此关系而言，共轭有机分子的主干可能开始时在被动层110附近形成，然后继续成长或聚集成大体垂直于该被动层的表面。结果，使得共轭有机分子自行对齐于横跨两电极的方向。
该有机材料可能为环状(cyclic)或非环状(acyclic)的。对某些情形而言，例如有机聚合物，有机材料在形成或沉积期间会自行在电极之间聚集。可用于有机层114的共轭有机聚合物的例子包括以下中的一个或更多：聚乙炔(顺式或反式)；聚苯乙炔(顺式或反式)；聚二苯乙炔；聚苯胺；聚对苯基乙烯(poly(p-phenylene vinylene))；聚噻吩；聚卟啉(polyporphyrins)；卟啉大环(porphyrinic macrocycles)，硫醇衍生的聚卟啉；聚金属茂合物(polymetallocenes)，例如聚二茂铁(polyferrocenes)、聚酞菁染料(polyphthalocyanines)；聚乙烯基(polyvinylene)；聚苯乙烯(polystirole)；及其类似物。此外，可掺杂适当的掺杂剂(例如，盐)改变该有机材料的性质。
该上层电极120形成在有机层114上及/或被动层110的上方。应注意的是，可根据用于形成有机层114的技术在形成有机层114之前形成该上层电极120。该上层电极120是由一导电材料组成，例如铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、彼等合金、铟-锡氧化物、多晶硅、掺杂非晶硅、金属硅化物、及其类似物。可用于该导电材料的示范性合金包括：Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁-银合金、以及其它各种合金。该上层电极120可由镍、钴、铬、银、铜、其它适当材料、及/或彼等合金组成。此外，也可使用具有铜的合金以及具有磷类(phosphor)及硼的合金。应注意的是，用于上层电极的导电材料可与用于下层电极的导电材料相同，但也可不同。
应注意的是，该下层电极108与上层电极120的厚度可根据具体实作以及制造中的存储单元而有所不同。不过，某些例示性的厚度范围包括约0.01微米μm或以上至约10微米或以下、约0.05微米或以上至约5微米或以下、及/或约0.1微米或以上至约1微米或以下。
该有机层114与被动层110合称为选择性导电介质或选择性导电层。可以以控制方式改变此介质(例如导电、不导电、半导电)的导电性能以通过电极108及120施加各种电压于该介质而影响存储单元的运算。
该有机层114的适当厚度是取决于具体实作及/或制造之存储单元。该有机聚合层114的一些适当例示厚度范围有：约0.001微米或以上至约5微米或以下、约0.01微米或以上至约2.5微米或以下、以及约0.05微米或以上至约1微米或以下。同样，被动层110的适当厚度可基于具体实作及/或制造之存储单元而有所不同。该被动层110的一些适当例示厚度范围的例子有：约2埃或以上至约0.1微米或以下的厚度、约10埃或以上至约0.01微米或以下的厚度、以及约50埃或以上至约0.005微米或以下的厚度。
为了有利于该有机存储单元100的运算，通常该有机层114的厚度大于被动层110的厚度。在一方面中，该有机层的厚度为约0.1至约500倍大于被动层的厚度，应注意的是，本发明也可用其它适当的比率。
类似于习知存储单元，该有机存储单元100能有两种状态：导电(低阻抗或“开启”)状态或不导电(高阻抗或“关闭”)状态。不过，不像习知存储单元那样，该有机存储单元能具有/保持多个状态，反而习知存储单元是受限于两种状态(例如开或关)。该有机存储单元可用不同的导电程度区别额外的状态，该有机存储单元能有低阻抗状态，例如极高导电状态(极低阻抗状态)、高导电状态(低阻抗状态)、导电状态(中等水平的阻抗状态)、与不导电状态(高阻抗状态)，从而单一有机存储单元中能储存多个位的信息，例如2个或更多位的信息或4个或更多位的信息(例如4个状态提供2个位的信息，8个状态提供3个位的信息，诸如此类)。
在典型组件的运算期间，如果该有机层114为n型导体，则基于施加至电极的电压，电子从第二电极120通过该选择性导电介质流至第一电极108。替换地，如果该有机层114为p型导体，则电洞从第一电极108流至第二电极120，或者是如果该有机层可为具有与110及120匹配的适当能带(energy band)之n型及p型，则电子及电洞两者均流入该有机层。因此，电流从第一电极108选择性导电介质流至第二电极120。
切换该有机存储单元至一特定状态被称作程序化(program ming)或写入。程序化是通过电极108及120施加特定电压(例如9伏特、2伏特、1伏特等)通过选择性导电介质而完成。该特定电压也被称作临界电压(threshold voltage)，是根据各自想要的状态而改变且通常大于正常运算时所使用的电压。因此，通常有分开对应至各个想要状态的临界电压(例如“开”、“关”等)。临界值的变化是取决于某些因素，包括构成有机存储单元的材料之特性、各层的厚度、及其类似者。
一般而言，有外部刺激时，如果超过临界值(“开”状态)的外加电场使得外加电压可写入、读取、或清除该有机存储单元内的信息；反之，如果没有超过临界值(“关”状态)的外部刺激时会阻止外加电压写入或清除该有机存储单元的信息。
为了由该有机存储单元读取信息，经由电压源施加一电压或电场(例如2伏特，1伏特，5伏特)，然后进行阻抗测量，以测量该存储单元是在那一个状态(例如高阻抗、极低阻抗、低阻抗、中等阻抗等)。如上述该阻抗是与例如双态组件的“开”(例如1)及“关”(例如0)有关，或与4态组件的“00”、“01”、“10”、或“11”有关。应注意的是，其它的状态数可提供其它的二元解释。为清除写入有机存储单元的信息，施加超过临界值与写入讯号极性相反的负电压或极性。
图2为图标另一有机存储组件200的断面视图，可根据本发明的一或更多方面形成其中之一部份。该存储单元为多单元的存储组件。为图解说明，存储组件200用双单元结构来说明，但应注意的是，可制成具有两个单元以上的存储结构。在介电层204内形成下电极206，且带有相关的阻障层208以缓和下电极206扩散至随后的层210。该下电极206通常为导电材料，例如铜但也可包括任何其它适当的导电材料，例如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、彼等合金、铟-锡氧化物、多晶硅、掺杂非晶硅、金属硅化物、及其类似物。可用于该导电材料的例示性合金的例子包括：Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁-银合金、以及其它各种合金。
根据本发明的一或更多方面，在下电极206上面形成一被动层212。该被动层212可为例如硫化铜(Cu2S，CuS)且可通过等离子体处理法用例如氟(F)气体而形成于导电下电极206上。该等离子体处理法是改变包括该下层电极的导电材料的构造且使它具有导电促进性能。该下电极206以及相关的被动层(或数层)212是合作成为用于该多单元的存储组件200的共同激活或存取组件。
在该被动层212形成之后，添加介电层202于层204上方，且形成有机半导体材料214于层202内。该有机材料可为例如聚合物，其包括例如以下各物中的一个或更多有机聚合物：聚乙炔(顺式或反式)；聚苯乙炔(顺式或反式)；聚二苯乙炔；聚苯胺；聚对苯基乙烯；聚噻吩；聚卟啉；卟啉大环，硫醇衍生的聚卟啉；聚金属茂合物，例如聚二茂铁，聚酞菁染料；聚乙烯基；聚苯乙烯；及其类似物。
该有机材料214的部份填入介电材料216，例如可包括氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4)、(SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、非晶硅、四乙基正硅酸盐(TEOS)、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅玻璃(borophosphosilicateglass BPSG)、任何适当的旋涂玻璃(spin-on glass)、聚亚醯胺、或任何其它适当的绝缘材料。如图所示，形成两个导电电极218与220于有机材料214上方，以此在该有机材料214的垂直部份(Y+与Y-方向)形成存储单元222及224。因此，如果在电极218与电极206之间施加适当电压，则可自存储单元222储存或读取储存状态(例如1、0、其它阻抗状态)，反之，如果在电极220与电极206之间施加适当电压，则可自存储单元224储存或读取储存状态。
如上所述，多个电极可形成于该有机材料214上方以形成两个以上的存储单元。此外，可根据集成电路(IC)存储组件(例如构成非挥发性内存IC的1兆位、2兆位、8兆位、等等的储存单元)制成多个该多单元的存储组件200。此外，可根据本发明提供数条共享的字符线(例如图标于层210的226处)以储存、清除、读取、以及写入多个多单元结构(例如8/16字节/字符清除、读取、写入)。
请参考图2(其是图标存储组件200双单元结构)的上视图中的组件符号230。由结构230的顶部可观察到，结合上述的有机材料214与介电材料216可形成圆柱形(或多维)的结构232。
请参考图3，是图标内存存储单元的数组300，例如可包括以本文所述方法形成之单元。通常将该数组形成于硅基晶片上，且包括多个直行(column)302(称作位线)，以及多个横列(row)304(称作字符线)，该位线与该字符线的交点则构成一特定存储单元的地址。资料可储存于存储单元(例如0或1)，以是通过选定及送出讯号至该数组中适当的直行与横列(例如分别经由一直行地址选通脉冲(column adressstrobe，CAS)306与一横列地址选通脉冲(row adress strobe，RAS)308)。例如存储单元在310处所表示的状态(例如0或1)为数组300第3个横列与第8直行的函数。例如在动态随机存取存储器(DRAM)中，数个存储单元包含数对晶体管-电容器。为写入一存储单元，可将一电荷送至适当之直行(例如经由CAS 306)以激活该等直行中的各个晶体管，且可将各个电容器应开启的状态送至适当的直行(例如经由RAS 308)。感应放大器(sense-amplifier)可测量该等电容器的电荷位准以读取该等单元的状态。如果为百分之50以上，读取值为1；否则读取值0。应注意的是，尽管图标于图3的数组300包含64个存储单元(例如8列×8行)，本发明可应用于任何数目的存储单元且不受限于任何特定的组态、排列、及/或存储单元的数目。
图4图标可实作诸层以形成存储单元400之剖视图。该存储单元可例如对应至上述图1之存储单元。该等层包括衬底402(例如硅)，其上是已形成介电或绝缘材料的层404。该介电层可用任何适当的方法形成，包括例如经由成长、沉积、旋转涂布、及/或溅镀的技术。该介电层404有沟槽或孔洞，其是经加工(例如蚀刻)以供形成下层电极。该介电材料404可包括例如氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4、SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、非晶硅、四乙基正硅酸盐(TEOS)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、任何适当的旋涂玻璃、聚亚醯胺、或任何其它适当的绝缘材料。
图5中，该沟槽406填入导电材料408以形成该下层电极。同时在该沟槽内形成阻障层410，其包括底部及侧壁以缓和该下层电极408扩散至介电层404及/或衬底402内。该下层电极408的导电材料可包括例如铜、铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、彼等之合金、铟-锡氧化物、多晶硅、掺杂非晶硅、金属硅化物、及其类似物。可用作导电材料的例示性合金包括：Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁-银合金、以及其它各种合金。形成下层电极408可用例如金属镶嵌(damascene)制程，以此沉积导电材料(例如用溅镀)至沟槽内，其厚度大于或等于周遭介电层404的厚度。然后，可化学机械抛光(CMP)该等层以得到想要的均匀程度及/或厚度。以实施例说明之，导电层及周遭介电材料的某些适当的厚度范围包括：约0.01微米或以上至约10微米或以下、约0.05微米或以上至约5微米或以下、及/或约0.1微米或以上至约1微米或以下。
图6中，在现存的介电层404上形成第二介电层412。该第二介电层412可用任何适当的方法形成，其包括经由成长、沉积、旋转涂布、及/或溅镀的技术。形成该第二介电层412的材料可与形成第一介电层404的材料相同，但也可不同，其包括：氧化硅(SiO)、二氧化硅(SiO2)、氮化硅(Si3N4、SiN)、氮氧化硅(SiOxNy)、氟化氧化硅(SiOxFy)、多晶硅、非晶硅、四乙基正硅酸盐(TEOS)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、任何适当的旋涂玻璃、聚亚醯胺、或任何其它适当的绝缘材料。应注意的是，第一介电层404与第二介电层412可被称作内层介电层(ILD)。在第二介电层412内形成(例如蚀刻)沟槽或介层孔414以利于在下层电极的导电材料408上部上或用彼之上部形成被动层。
请参考图7，部份下层电极408经由沟槽414暴露于等离子体处理。此外，更特定的是，例如由氟(F)CF4及/或SF6形成的等离子体416可与下层电极408的上部418接触。该等离子体416与上部418有相互作用且转换导电材料为具有所需导电促进性能的化合物以便将下层电极408的上部418转化为被动层420(图标为虚线)，这利于该下层电极408与其它随后形成于其上以形成存储单元400的诸层之间的导电性。
以实施例说明之，可至少部份用铜(Cu)形成的下层电极408，其上方导入气态422的SF6。可用射频激发源424激发气体422而形成氟基的等离子体416。该等离子体416可与上部418有相互作用以转换导电铜为薄层的硫化铜(Cu2S，CuS)于下层电极408的上方。因此，可说从下层电极408“生成”该被动层420。应注意的是，该被动层420随后可经受进一步的加工，例如磨光及/或蚀刻以实现想要的均匀程度及/或厚度。以下为一些用于特定实作存储单元的被动层420的适当厚度：厚度约2埃或以上至约0.1微米或以下、厚度约10埃或以上至约0.01微米或以下、以及厚度约50埃或以上至约0.005微米或以下。应注意的是，在添加第二介电层412至堆叠之前，可充做等离子体处理。此外，该导电促进被动层420可具有例如约2.0至2.21的折射率、约5.7×10-2欧姆厘米(ohm cm)的电阻率、以及在600至700纳米之间有约60％透射率的透明度至少其中之一。不过，应注意的是，本发明并不严格受限于此等参数，因为彼等只是众多制程参数以及本发明的一或更多方面被动层可存在的性质中之某些实例而已。
请参考图8，在下层电极408的上部418被转换为被动层420之后，在被动层420上形成有机层426，并可用任何适当的方法形成该有机层426。可用来形成该有机层426的技术之一为旋涂技术，其包括沉积构成该有机层426的混合物且随后快速旋转晶片以使材料均匀分布于晶片，包括介层孔414。替换地，或另外，可实施溅镀、成长、及/或沉积的技术以形成该有机层426，这包括例如物理气相沉积(PVD)、化学气相沉积(CVD)、低压化学气相沉积(LPCVD)、等离子体增强化学气相沉积(PECVD)、高密度化学气相沉积(HDCVD)，快速加热化学气相沉积(RTCVD)、有机金属化学气相沉积(MOCVD)、以及脉冲雷射沉积(PLD)。可用化学机械研磨法(CMP)或其它适当的方法去除介电层414过多的有机材料。该有机层426也可经受进一步的加工(例如蚀刻)以实现想要的厚度及/或均匀程度。
该有机层426包括可具有环状或非环状的有机材料。可用于该有机层426的共轭有机聚合物之例子包括以下中至少之一：聚乙炔(顺式或反式)；聚苯乙炔(顺式或反式)；聚二苯乙炔；聚苯胺；聚对苯基乙烯；聚噻吩；聚卟啉；卟啉大环，硫醇衍生的聚卟啉；聚金属茂合物例如聚二茂铁，聚酞菁染料；聚乙烯基；聚苯乙烯；及其类似物。以下为一些用于特定实作存储单元的有机层426的适当厚度包含：约0.001微米或以上至约5微米或以下、约0.01微米或以上至约2.5微米或以下、以及约0.05微米或以上至约1微米或以下的厚度。为了利于该有机存储单元400的运算，通常该有机层426的厚度大于被动层420的厚度。在一方面中，该有机层的厚度为约0.1至约500倍大于被动层的厚度。应注意的是，本发明也可用其它适当的比率。
图9是图标带有形成于有机层426上方的上层电极428的完成的存储单元。该上层电极428包含导电材料例如，铝、铬、铜、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、彼等之合金、铟-锡氧化物、多晶硅、掺杂非晶硅、金属硅化物、及其类似物其中之一。可用于该导电材料的示范性合金的例子包括：Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁-银合金、以及其它各种合金。应注意的是，用于上层电极的导电材料可与用于下层电极408的导电材料相同，但也可不同。
可用任何适当的方法形成该上层电极428包括例如经由成长、沉积、旋转涂布、及/或溅镀的技术。可用例如化学机械研磨法去除介电层412过多的导电材料。该上层电极428也可进行额外的加工(例如蚀刻及/或磨光)以实现想要的均匀程度及/或厚度。一些上层电极428的例示性厚度范围包括：约0.01微米或以上至约10微米或以下、约0.05微米或以上至约5微米或以下、及/或约0.1微米或以上至约1微米或以下。
图10为示意方块图，其是图标本发明的一或更多方面用于形成被动层(例如硫化铜(Cu2S，CuS))于导电材料(例如铜)层上的系统1000，且更特别的是，该导电材料上部是由等离子体处理转化以便具有导电促进性能。应注意的是，形成速率可因应数种因素而有所不同，该因素可包括气体成分及/或浓度、激发电压、温度及/或压力，但不受限于此。本文所述的形成可为半导体制程的一部份，其中在晶片上制造一个或更多存储单元。
该系统1000包含室1002，该室1002是为具有多个墙壁的壳体，且该室1002包括支撑物，例如包括可操作支撑晶片1006的载物台(stage)1004(或吸盘(chuck))，其包括用于一个或更多被动层的导电材料1008，可选择性形成作为制造一个或更多存储单元的一部份。应注意的是，尽管图标于图10大体为连续层1008的导电材料，该晶片可能包括一个或更多形成的介电材料，其中形成一个或更多沟槽，可包括选择性形成于其中的导电材料的沉积物，且暴露导电材料的沉积物(或其上部)于随后之加工(如图4至图9所示)。
定位系统1010是可操作性连接至该支撑物1004用以选择性调动该晶片1006至室1002内的想要位置。应注意的是，任何适当的定位系统可用于本发明的一或更多方面。此外，该导电材料可为铜以及任何其它适当的导电材料例如铝、铬、锗、金、镁、锰、铟、铁、镍、钯、铂、银、钛、锌、彼等的合金、铟-锡氧化物、多晶硅、掺杂非晶硅、金属硅化物、及其类似物。可用于导电材料的合金的例子包括：Hastelloy、Kovar、Invar、Monel、Inconel、黄铜、不锈钢、镁-银合金、以及其它各种合金。
气体分配系统1012是可操作性连接至该室1002用于以不同速率、体积、浓度等等选择性提供数种气态化学品至该室内，此外，这是基于例如待形成(诸)被动层的厚度、待形成(诸)被动层的成分、该室内的压力、该室内的温度、及/或该室之尺寸。该气体分配系统1012包括一个或更多化学品之一个或更多气态媒介(蒸汽)源，例如氟(F)基气体(例如CF4、SF6)用于注入该室。如图标例子，其是通过有喷嘴1016的导管1014提供该等气体至该室。尽管为求简洁，图10所示为单一喷嘴1016，应注意的是，本发明的一或更多方面可使用一个以上的喷嘴或其它气体输送机制以不同的混合物及/或浓度提供气体至该室1002内。例如可具体实作莲蓬头型式(shower head type)的气体输送机制以便更均匀地提供化学品至该室内的晶片1006上方，以利于在选择性沉积并且用沟槽从散布于晶片的介电材料中曝露的导电材料上更均匀的进行化学反应。
也提供温度系统1018用于选择性调节该室1002内的温度。例如该系统1018可为扩散型系统(例如水平式或垂直式火炉)，且可操作以扩散热至该室1002内。该温度系统1018可能提供自己的温度控制法或将控制实作为其它与蚀刻室1002有可操作性连系的传感器1020的一部份。该系统也内含压力系统1022以选择性调节该室内的压力。该压力系统1022可能包括例如一个或更多个具有阀1026的排气导管1024，阀1026可控制开及/或关以改变程度(degree)协助选择性调整该室1002内的压力。
该系统1000也可包括装载系统1028，其可操作性连接至该室1002用于装载及卸载晶片进出该蚀刻室。该装载系统1028通常是以控制的速度自动装载及卸载晶片至该室。该系统更可能包括显示器1030，其可操作性耦合至控制系统1032用于显示一个或更多操作参数(例如室内的温度，室内的压力，被动层的厚度，被动层的成分，被动层的导电性，导电材料转换为导电促进被动层的速率)的图文(representation)(例如图形及/或文字)。
电源1034是以提供工作功率至系统1000的组件。该电源1034包括可使用适于实作本发明的任何适当的电源(例如电池，线路功率)。激发系统1036是可操作性连系于该室1002。该系统1036包含线圈1040与射频激发(例如电压)源1042，其中用射频激发源1042激发该线圈1040，接着电气性激发室内的一个或更多的氟(F)基气体以产生等离子体与导电材料(例如铜)的外露部分相互作用，该导电材料是沉积于散布于晶片的介电材料的沟槽内而形成。导电材料的沉积可对应至有机存储单元的下层电极，且等离子体利于该导电材料的暴露部份转变为导电促进材料(例如硫化铜)以产生形成有机存储单元的被动层。
该系统也可包括测量系统1044用于例如原位(in-situ)监视该室内的加工，得自导电材料沉积物的上部的被动层的厚度。该监视系统1044可为独立的组件及/或也可分散在两个或更多协作组件及/或制程之间。类似地，该监视系统1044可置于一实体或逻辑组件(例如计算机或方法)内及/或分散于两个或更多实体或逻辑的组件之间。该测量系统1044包括一个或更多非破坏性的测量组件，例如可能使用光学干涉、散射测量法、红外线光谱分析、椭圆偏光仪(ellipsometry)、扫描式电子显微镜、同步辐射/或X光绕射的技术。该测量系统包括光束源1046及侦测器1048。应注意的是，尽管图例所示的为一光束源1046与一光束侦测器1048，可包括一个以上的该等组件以测量晶片上不同位置的被动层属性及/或其它加工条件。
光源部份1046是提供一个或更多光束1050(例如源自稳频雷射(frequency stabilized laser)、雷射二极管、或氦氖(HeNe)气体雷射的光线)至晶片1006表面。光束1020与形成中的被动层的表面条件有相互作用，该表面条件(例如密度、成分等)因而被改变(例如反射、折射、绕射)。被改变的光束1052在测量系统1044的侦测器部份1048处被接收且具有光束性质(例如强度、角度、相位、偏振)，可与入射光束1050的光束性质比较以判定形成中的被动层的一个或更多性质的读数(例如厚度、化学种类、导电性)。可由一个或更多光源将多个入射光束导引至不同分开的位置，例如以产生大体同步于制程期间的被动层性质在此等位置的对应测量值。接着，这些同步测量值可提供加工均匀性的读数且利于控制制程藉此以有效经济的方式实现想要的结果。
关于光学干涉，例如选定波长的光强度变化是为表面性质(例如厚度、化学成分)的函数。关于光谱椭圆偏光仪，厚度是基于反射光的偏振状态而有所不同，其是与反射光束1052的材料之折射率有函数关系。
使用散射测量法技术时，例如通过将导引至表面的光的相位及/或强度(等级(magnitude))与复合的(complexed)反射及/或绕射光(在入射光照入后由表面反射的入射光所引起的)的讯号相位及/或强度作比较，可取得与厚度及/或化学成分有关的所需信息。反射及/或绕射光的强度及/或相位在光入射后会基于表面的性质(例如厚度、化学种类、导电性、成分)而改变。
该复合反射及/或绕射光可形成大体独特的强度/相位特性(signature)。该测量系统1044提供测得性质的信息读数至控制系统1032。此等信息可为原始的相位及强度信息。替换地或另外，可能将该测量系统1044设计成可基于例如测得光学性质而导出厚度的读数，且根据侦测到的光学性质提供该控制系统1032测得薄膜厚度的讯号读数。可测量且绘出反射光的相位及强度以协助用例如导出曲线的比较的测定。
为测定厚度，例如测得的讯号特特征可与强度/相位特性的讯号(特性)库作比较以测定沉积副产品的性质。此是通过因光照至少具有复合绕射率的至少部分表面，而由不同的至少部分表面所反射及/或折射的光线而产生此等大体独特的相位/强度特性。可通过测得表面的折射率(n)与消失系数(k)而计算该复合绕射率(N)。一种复合绕射指数的计算可用以下公式表示：
N＝n-jk，        公式1
此处j为虚数(imaginary number)。
可用实验产生的强度/相位特性及/或模型与仿真产生的特性以组成该讯号(特性)库。用图解说明之，当暴露于已知强度、波长、及相位的第一入射光时，表面的第一特征(feature)可产生第一相位/强度特性(signature)。同样，当暴露于已知强度、波长、及相位的第二入射光时，表面的第二特征可产生第二相位/强度特性。例如有第一厚度的特定类型的材料可能产生第一特性而有不同厚度、相同类型的材料可能产生不同于第一特性的第二特性。实验所得特性可与仿真及模型所得特性组合以形成该讯号(特性)库。可用仿真及模型以产生可与测得相位/强度特性匹配的特性。仿真、模型、以及实验特性可例如储存于讯号(特性)库或资料储存所1054，其包括例如数千个相位/强度特性。该资料储存所1054可储存数据的数据结构，其包括，但不受限于一个或更多串行(list)、数组(array)、表格(table)、数据库(database)、堆栈(stack)、堆积(heap)、链接串行(linked list)、以及资料方块(data cube)。因此，当相位/强度讯号由散射测量的侦测组件收到时，该等相位/强度讯号可与例如讯号库作图样匹配以判定是否该等讯号对应至已储存的特性。进一步可用两个最匹配特性的内插值(interpolation)由此从特性库中特性找出厚度及/或成分的更精确读数。替换地，可基于侦测到的光学性质使用人工智能技术计算想要参数。
应注意的是，可将图10所图标的光束1050以任一相对于晶片表面的角度定向且适当定位对应侦测器以接收反射光束。此外，可将一个以上的光束导向不同位置以测量该等不同位置之相对厚度以利测量均匀性或厚度。从而，基于照射及反射光束1052的光学性质(例如n与k)测量材料的厚度。
也可包括一个或更多其它传感器1020以监视及/或测量与室内加工情况(例如室内温度、室内压力、体积及/或散布至室内的气体之流动速率)有关的选定方面。此等传感器1020可提供表示各自所感测方面的讯号至控制系统1032。其它不同的子系统1012、1018、1022、1036可进一步提供各自的讯号至控制系统1032，其表示与各自系统有关的工作条件(例如排气阀的开启程度，已关闭的特定阀的时间周期)。考虑由测量系统1044其它传感器1020与子系统1012、1018、1022、1036所收到的讯号与信息，该控制系统1032可分辨制程是否照计画进行。如果不是，该控制系统可用配制及选择性提供适当控制讯号至相关系统1010、1012、1018、1022、1028、1036而调整制程以调整一个或更多的系统(例如增加供给该室的氟(F)基气体的体积)。
该控制系统1032可包括处理器1056(例如微处理器或CPU)，其是耦合至内存1058。该处理器1056由测量系统1044接收测得资料及其它由传感器1020及子系统1012、1018、1022、1036所接收对应的其它资料。可用任何适当的方法组态该控制系统1032以控制及操作系统1000内的各种组件以便完成在此所述的各种功能。该处理器1056可为多个处理器中的任何一数目，且根据在此所述说明，程序化处理器1056以完成与本发明有关的功能的方式，对熟诸此技术者而言是显而易见的。
此外，内含于控制系统1032的内存1058是用来储存处理器1056所执行的程序代码用于完成本文所述的之系统的操作功能。该内存1058可能包含只读存储器(ROM)与随机存取储存器(RAM)。该ROM是包括除了其它程序代码以外，还有基本输入输出系统(BIOS)，其是用来控制系统1000的基本硬件运算。该RAM为主要存储器，其中是载有操作系统及应用程序。该内存1058也作为用于暂时储存信息的储存媒介，例如厚度表、化学成分表、温度表、压力表、以及可用于完成本发明的一或更多方面的算法。该内存1058也可作为资料储存所1054且可保存可作比较之实验资料的图样以及其它用于完成本发明的资料。至于大量的资料储存，该内存1058可能包括硬盘机。
总之，该系统1000提供用于监视与室内加工情况有关的方面，例如厚度、成分、及/或沉积中之被动层的导电性。该控制系统1032可能因应此监视而具体实作回馈(feed back)及/或前馈制(feed forward)程控制，由此以有效率、成本效益的方式形成导电促进材料(例如硫化铜)。应注意的是，包括该数据储存所的系统1000中的许多组件可为置于实体或逻辑的组件(例如计算机、方法)及/或可分散至两个或更多实体或逻辑的组件之间(例如磁盘驱动器、磁带机、存储单元)。测量原位形成中的材料的厚度且因应该测量而调整加工以利于以想要速率形成该(等)被动层有想要的厚度、想要的化学构造、及/或其它想要的性质。该(等)被动层可例如具有约2.0至2.21的折射率、约5.7×10-2欧姆厘米(ohm cm)的电阻率、以及在600至700纳米之间有约60％透射率的透明度。此外，相对于习知系统，原位测量与回馈及/或前馈控制至少提升产品产量且改善所得之组件效能。
请参考图11至图13，在制造一个或更多有机存储单元时，吸盘(chuck)1102所支撑的晶片1104上有一个或更多被动层(例如硫化铜)可经由氟基等离子体处理转化导电材料上部而形成使其具有导电促进性能。可将该晶片1104逻辑分割为如图12所示的网格图样以利监视制造过程中的晶片。该网格图样的每一网格方块(XY)是对应至晶片1104的一特定部份，且每一网格方块可能有与该网格方块有关的一个或更多存储单元。可用一个或更多无破坏的技术，例如光学干涉、散射测量、红外线光谱分析、椭圆偏光仪、扫描式电子显微镜、同步辐射及/或X光绕射个别监视这些部份的性质，形成中的被动层的厚度、被动层的成分等，但不受限于。这可能利于选择性判断制造需要调整至那一程度以缓和有问题的区域(若有的话)以及实现想要的结果。
图12中，各标绘图的图标取自晶片1104各部份对应至晶片网格映像位置(X1Y1...X12，Y12)的测量值。该等标绘图可为，例如表示硫化铜是否以可接受的速率形成及/或已形成想要厚度的特性。给定绘于图12的数值，可判断晶片1104的一个或更多位置的不想要情况。例如坐标X7Y6的测量值产生标绘图，其实质地高于其它部份XY的各别测量值。这表示例如硫化铜在此位置累积太快。因此，可据而调整制造组件及/或与其相关联的操作参数以减少此情况。例如可减少排气阀开启的程度由此限制氟基气体添加至制程的体积及/或速率。应注意的是，尽管图12所图标的晶片1104是对映(分割)至144个网格区块部份，该晶片1104可对映为任何适当的数目的部份以完成想要的监视及控制效果。
图13是图标可接受及不可接受的特性数值的表格。如图标，除了网格区块X7Y6，所有网格区块都有对应至可接受数值(VA)的测量值，而网格区块X7Y6则有不想要的数值(VU)。因此，经判定有非想要的制造情况存在于对映至网格区块X7Y6的晶片1104部份处。因此，可以如本文所述相应地调整制程组件及参数，以调整制造制程而减少此种情况的发生或持续。
由已图标的及上述的说明来看，参考图14的流程图可更加了解根据本发明的一或更多方面所实施的一种方法。虽然，为了解说的简明目的，以一系列的功能方块图标及说明该方法，不过，应了解及注意的是，本发明不受限于该等方块的顺序，因为根据本发明，有些方块会与本文所图标及说明的顺序不同及/或与其它方块同时发生。此外，不是全部图标的方块都需要用来实施本发明的一或更多方面的方法。应注意的是，各种方块可由软件、硬件、彼之组合、或任何其它合适工具(例如组件、系统、方法、组件)来进行与该等方块相关联的功能。也应注意的是，该等方块只是以简化形式说明本发明的某些方面，且这些方面可用较少及/或较多的方块予以阐明。
请参考图14，是图标用于形成被动层(例如硫化铜(Cu2S，CuS))的方法1400的流程图，该被动层是根据本发明的一或更多方面用沉积于晶片上的导电材料(例如铜)上部具有导电促进性能。该形成可为用于形成一个或更多存储单元于晶片上使用氟(F)基气体经由等离子体处理，为于沉积室内的制程的一部份。在1402开始后，在1404进行一般性的初始化。该初始化步骤可包括建立指针、配置内存、设定变量、建立通讯信道、及/或实例化(instantiate)一个或更多对象，但不受限于此。
在1406，在位于室内的晶片上产生包括个或更多网格区块“XY”的网格图。此等网格区块可对应至晶片上可形成例如一个或更多存储单元的位置。然后，在1408，注入氟(F)基气体(例如CF4及/或SF6)于室内。应注意的是，也可添加其它成分至室内。在1410，在导入氟基气体于室内之后，射频源(例如电压)激发位于室内的线圈。该线圈随后激发室内的氟基气体以产生等离子体。在1412，该等离子体与导电材料通过沟槽暴露的上部有相互作用，其中是在散布于晶片的一个或更多介电材料中形成该等沟槽。该等离子体转换导电材料的暴露部份为具有导电促进性能材料(例如硫化铜)，且从而利于形成形成有机存储单元的被动层。
在1414，随着制程的进行，测量值系得自在网格映像位置用一个或更多非破坏性的测量技术，例如可能包含光学干涉、散射测量、红外线光谱分析、椭圆偏光仪、扫描式电子显微镜、同步辐射、及/或X光绕射。例如可监视各个网格映像位置的形成中的被动层的厚度。在1416，判断是否取得所有网格映像位置的测量值(或足够的数目)。如果1416的判断为否，则该方法返回至1414由此进行额外的测量。在1418，分析该等测量值(例如经由测量值所产生的特性与储存特性数值的比较)。例如测量硫化铜的厚度可与可接受数值比较以判定制造制程是否依计画进行。测得数值可例如与可接受数值比较以判定，例如是否沉积导电促进材料太快、太慢、及/或于适当位置。
在1420，判断是否分析产生制程应调整的指示(例如出现不想要数值(VU))。如果1420的判断为否，表示不需调整，则该方法进行至1424以判断制程是否结束(例如硫化铜已于所有想要的位置形成想要的厚度、浓度、密度等等)。如果1424的判断为否，则该方法返回至1414以进行额外的测量同时继续加工。如果1424的判断为是，这表示加工结束，则该方法前进至1426并且结束。如果1420的判断为是，表示需要调整，则在1422，可选择性作本文所述的调整一个或更多制造组件及/或相关操作参数以相应地调整制程。例如如果硫化铜累积太快，可用复杂精密的仿真技术以判断一个或更多引进气态氟至该室的排气阀中的那一个在个别时间周期应予以关闭及/或应保持开启但开启程度较少。在1422完成调整后，该方法进行至1424以检查是否制程结束。如上所述，事项出现的顺序可不同于图14所示的顺序。例如在1416判断是否已取得所有网格映像位置的测量值之前，可在1418分析在1414取得的测量值。
应注意的是，用于聚合物存储单元的具有导电促进性能的被动层(例如CuS)是扮演重要的角色。彼此存在可显著改良有机层的导电性。此特性至少部份为以下各项的函数：CuS所产生的电荷载体、电荷空乏层(charge depletion layer)的增大、电荷载体分布、以及电场反向后电荷载体再分布造成之内存损耗。以下说明及图解载体的浓度及行为。
在以下例子中，是研制一导电聚合物且使用CuS作为导电促进材料。关于电荷载体的产生，CuS中的铜是处于最高氧化态Cu(II)。它从接触的聚合物获取电子的能力相对较强且遵循下式：
     (1)
结果是，因有电荷累积于CuS与聚合物之间的接口而产生内在电场(intrinsic field)。此是图标于图15，其是图标内在电场在Cu(y)S与聚合物之间的接口的效应。当施加外部电场时已氧化的聚合物(聚合物+)是电荷载体。聚合物的导电性是取决于它的浓度及移动率(mobility)。
σ＝qpμ                 (2)
此处q为载体电荷，p为载体浓度，μ为移动率。
请参考该电荷空乏层，其是使用类似于应用至半导体的概念，位能函数(potential function)可表示为：
V(x)＝qNp(dpx-x2/2)/ε             (3)
此处Np为电荷载体的平均浓度，ε为聚合物的介电常数，且dp为电荷空乏区的宽度。可用以下公式得到Np：
d p = [ 2 ϵ ( V b ± V ) q N p ] 1 / 2 - - - ( 4 )
此处V为外部场电压。对于顺向电压，为“-”号。对于反向电压，为“+”号。
可趋近公式(3)的电压函数以简化导算。
关于电荷载体分布，类似于半导体的p型掺杂，电场内通常有两种过程。此通量(flux)可表示为：
J = - qD dp dx + qμpE - - - ( 5 )
此处D为电荷载体的扩散常数，且E为x处的电场。
如果没有电流，则载体分布为：
p(x)＝p(0)exp([(V(0)-V(x))/Vt])       (6)
此处p(0)为浓度，V(0)为接口处的电压，且Vt＝kT/q。
当顺向电压大得以致电流通量J＞0时，可用一些单元中的电压分布假设导出稳态流(steady state flow)的分析方程式。在顺向电压下，整个电荷分布p(x)为x的递增函数。当施加反向电压时，V(x)＞V0，电荷浓度为x的递减函数。
最后的特性，维持时间(retention time)，是指顺向电压产生更多电荷载体且在被动(CuS)层(远离聚合物的)的另一端累积更多电荷载体。不过，一旦移除电压后此载体浓度会减少，此是包括两种过程：电荷载体扩散至CuS层以及在接口处的电荷载体复合(recombination)。
费克定律(Fick′s Law)可描述第1个过程：电荷载体扩散至CuS层。可用下式描述电荷载体复合：
     (7)
维持时间为重新分布电荷载体至原始状态所需的时间。反应速率可能是相对大于扩散速率。因此，维持时间大体只取决于扩散过程。
在此考虑与先前所述公式1至9有关之例示存储单元且图标于图16至图21。该例示性单元具有参数：内在电压Vb＝0.02伏特、平衡常数Keq＝2.17×10-4、CuS与聚合物在接口处的浓度为：[聚合物]0＝[CuS]0＝1023/立方公分、聚合物厚度d＝5×10-5公分(0.5微米)、以及CuS厚度dCuS＝5×10-7公分(0.005微米)。计算6个典型例子以图解说明本发明的一方面的有机存储单元之电气操作。
图16是根据本发明的一方面，其是例示存储单元的电荷载体分布1602的图1600，成为CuS与有机聚合物接口距离的函数。该载体浓度1602图标为自接口的距离(X)的递减函数。此图1600是假设外部电压V＝0以及电流J＝0。基于恒定电场的假设，用公式6导出载体浓度1602。不过，图标诸点是与恒定电场的假设无关。
请参考图17，是根据本发明之一方面，其是另一例示存储单元的电荷载体分布1702之图1700。对于此图1700，以下为参数的设定：顺向电压＝0.12伏特且电流通量J＝0。CuS一端的电压大于另一端(有机聚合物)。此会驱动电荷载体离开CuS层且导致载体浓度为x的递增函数。即使处于最低浓度p(0)，在此例中它仍非微小值(例如此例的图15的数值为3.32×1019/立方厘米)。这解释了为何施加顺向电压时聚合物为优良导体。此外，该标绘图所用的公式6具有恒定电场模型。诸图点表示与恒定电场的假设无关。
图18是根据本发明的一方面，其是例示存储单元的电荷载体分布1802的另一图1800，是图标成为CuS与有机聚合物接口距离的函数。对于此图，以下为参数的设定：反向电压＝0.28伏特且电流通量J＝0。随着反向电压，电荷载体集中于CuS聚合物接口且离开接口时就快速下降为微小浓度，这可说明为何施加反向电压时存储单元变为不导电。此外，该标绘图所用的公式6假设具有恒定电场模型。诸图点表示与此假设无关。
请参考图19，是根据本发明之一方面，其是示范存储单元的电荷载体分布1902的另一图1900，是图标成距离函数。对于此图1900，以下为参数的设定：顺向电压＝0.52伏特且电流通量J＞0(pj＝1018/立方厘米)。当电流通量J＞0时，该电荷载体仍为x之递增函数，因为该顺向电压驱动电荷载体离开CuS接口。重要的一点是最低浓度p(x)是在接口处。
图20绘出例示存储单元的接口2002处载体浓度为顺向电压V的函数的另一图2000。对于此图2000，以下为参数的设定：J＞0(pj＝1018/立方公分)且假设恒定电场模型。此模型系假设单元内的电场为恒定。因此，电压V(x)为线性函数。在聚合物的扩散常数很小且有恒定的电子阻抗时可应用此模型。用此模型，导出接口处的载体浓度为电压的函数。应注意的是，顺向电压够大且用电荷载体而非电荷注入于接口来控制电流之后，p0(V)倾向不变。因此，p(0)可重写成：
Figure A20058001800600301
公式10系表示极限p(0)为CuS层与聚合层的厚度比值的递增函数。
图21绘出例示存储单元的接口2102处载体浓度为顺向电压V的函数的另一图2100。对于此图2100，p(0)为顺向电压、电流J(可能大于0或不大于0)、以及阶梯位能函数模型(step potential function model)的函数。此模型系假设可用阶梯函数描述该电压V(x)函数。当聚合物的扩散常数很大时，可应用该模型。因此，单元中的电子阻抗就不重要。用此模型，导出接口处的载体浓度为电压的函数。应注意的是，图21中，当顺向电压够大之后，p0(V)趋向0。当接口处的电荷载体控制该电流通量时，此数值为电压的函数。有此以0为极限的情形是因为有反应(1)所设定之接口边界极限。基本上，电荷载体由接口快速传送至另一端可达供给极限。因此，极限p(0)也重写为：
p(0)也为CuS层与聚合层的厚度比值的递增函数。
关于上述的说明，重要的是应注意，当极限通量是在聚合物内时，测得通量是取决于电荷载体漂移(drift)。在恒定电场的假设之下，描述载体浓度的函数是p(x)。当聚合物决定极限通量时，pj＝p(0)成立，因为单元中的最低浓度是在接口。此情况导致不变的p(x)。此意谓扩散在公式5中对通量的贡献为0。在阶梯位能的假设之下，使用另一函数以描述载体浓度p(x)。相较于其它区域，初始载体浓度p(0)有相对大体上较小的数值。因此，电流通量J仍取决于p(0)。另应注意的一点是关于边界条件。不像半导体，其只能应用于接口处的浓度，而非各处。此边界条件限制了单元内所产生的电荷载体的总量。
上述公式(公式1至7)与图18至图21是描述及仿真聚合物存储单元的作用。可用此模型以解释测得资料且可用于除了CuS以外的其它材料。此外，可用该模型考虑如何改良维持及反应时间以及如何设计其它的组件，例如晶体管。此外，可运用该模型以开发出不同的临界电压，用来设定导电位准(例如设定状态)、读取导电位准、以及清除导电位准，从而进行写入或程序化、读取、及清除之存储单元的运算。
以上所述均为本发明的一或更多方面。当然，为了说明本发明的目的，不可能描述每一个可想到的组件或方法的组合，但是熟习该项技术者都可察觉出本发明的许多进一步组合与排列是可能的。因此，本发明打算涵盖落在后面所附申请专利范围的旨意与范围内的所有变更、修改与变化。此外，尽管揭示本发明关于数种具体实作中的一种特殊特性，该特性可与其它具体实作的一个或更多其它特性结合成为对任何给定或特定应用系统是适合且有利的。此外，在用于本文及申请专利范围中的“包含(including)”一词的范围内，希望该词包含类似于“包括(comprising)”的用词。
产业适用性
本发明的方法及组件适用于半导体内存及半导体制造的领域。

Claims (10)

1.一种用于原位表面处理形成存储单元的系统，包括：
气体分配系统，选择性提供氟(F)基气体至处理室内；以及
激发系统，电激发该氟基气体以在该室中建立等离子体，该等离子体与该表面相互作用以将该表面由导电材料转化为包括具有导电促进性能的导电促进化合物的被动层。
2.如权利要求1所述的系统，其中该氟基气体包括CF4与SF6中的至少之一。
3.如权利要求1所述的系统，其中该被动层包含硫化铜(Cu2S，CuS)、氧化铜(CuO，Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、硫化银(Ag2S，AgS)和氧化铁(Fe3O4)中的至少之一。
4.如权利要求1所述的系统，其中该表面为置于其中的导电材料沉积物的上部的一部份且通过沟槽暴露于该等离子体，该沟槽形成在一个或多个介电材料层内，该介电材料层散布于该存储单元形成于其上的晶片。
5.如权利要求4所述的系统，其中形成于该晶片的衬底上的堆叠包含该存储单元，且包含形成于该被动层上方的有机层与形成于该有机层上方的导电层，该有机层及导电层形成在该沟槽内。
6.如权利要求5所述的系统，该有机层包括以下中的至少之一：聚乙炔(顺式或反式)、聚苯乙炔(顺式或反式)、聚二苯乙炔、聚苯胺、聚对苯基乙烯、聚噻吩、聚卟啉、卟啉大环、硫醇衍生的聚卟啉、聚金属茂合物、聚二茂铁、聚酞菁染料、聚乙烯基以及聚苯乙烯。
7.如权利要求1所述的系统，进一步包括：
测量系统，监视形成中的该被动层；
控制系统，操作地耦合至该测量系统、该气体分配系统以及该激发系统，该控制系统获得由测量取得的读数，且响应该读数而选择性调整该气体分配系统与激发系统的至少之一，以促进以下的至少之一：形成该被动层至想要的厚度、以想要的速率形成该被动层、形成该被动层至想要的成分、以及形成该被动层于想要的位置。
8.一种用于原位表面处理形成存储单元于晶片上的方法，包括：
选择性提供氟(F)基气体至处理室内；
激发该氟基气体产生等离子体；以及
经由与该等离子体相互作用而将该表面由导电材料转换为包含具有导电促进性能的导电促进化合物的被动层。
9.如权利要求21所述的方法，还包括：
测量形成中的该被动层的厚度、形成速率、成分和位置中的至少之一；以及
响应该测量而选择性控制以下中的至少之一：该室内的压力、该室内的温度、该室内的气体浓度、气体流入该室的速率、分配至该室内的气体体积以及该室内所提供的激发。
10.如权利要求21所述的方法，其中该被动层包括硫化铜(Cu2S，CuS)、氧化铜(CuO，Cu2O)、氧化锰(MnO2)、二氧化钛(TiO2)、氧化铟(I3O4)、硫化银(Ag2S，AgS)以及氧化铁(Fe3O4)中的至少之一，该方法还包括：
形成该被动层以具有以下至少之一：约2.0至2.21的折射率、约5.7×10-2欧姆/厘米的电阻率、在600至700纳米之间约60％透射率的透明度、以及在约200至600纳米之间的厚度。
CNB2005800180060A 2004-04-02 2005-02-11 用于存储单元形成的原位表面处理 Expired - Fee Related CN100470716C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/817,131 US20050227382A1 (en) 2004-04-02 2004-04-02 In-situ surface treatment for memory cell formation
US10/817,131 2004-04-02

Publications (2)

Publication Number Publication Date
CN1961406A true CN1961406A (zh) 2007-05-09
CN100470716C CN100470716C (zh) 2009-03-18

Family

ID=34961444

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800180060A Expired - Fee Related CN100470716C (zh) 2004-04-02 2005-02-11 用于存储单元形成的原位表面处理

Country Status (8)

Country Link
US (1) US20050227382A1 (zh)
JP (1) JP5144254B2 (zh)
KR (1) KR101415283B1 (zh)
CN (1) CN100470716C (zh)
DE (1) DE112005000724T5 (zh)
GB (1) GB2425888A (zh)
TW (1) TWI363370B (zh)
WO (1) WO2005104187A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232076B (zh) * 2008-01-17 2010-11-17 复旦大学 一种消除CuxO电阻存储器形成电压的方法
CN102110785A (zh) * 2009-11-12 2011-06-29 索尼公司 用于有机器件的双层硬掩模

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
DE10355561A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7709958B2 (en) * 2004-06-18 2010-05-04 Uri Cohen Methods and structures for interconnect passivation
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100913903B1 (ko) * 2004-12-24 2009-08-26 삼성전자주식회사 양자점을 이용하는 메모리 소자
JP2006202928A (ja) * 2005-01-19 2006-08-03 Nec Electronics Corp 半導体装置の製造方法
US20060194400A1 (en) * 2005-01-21 2006-08-31 Cooper James A Method for fabricating a semiconductor device
US7154769B2 (en) * 2005-02-07 2006-12-26 Spansion Llc Memory device including barrier layer for improved switching speed and data retention
US7323418B1 (en) * 2005-04-08 2008-01-29 Spansion Llc Etch-back process for capping a polymer memory device
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US8308053B2 (en) 2005-08-31 2012-11-13 Micron Technology, Inc. Microfeature workpieces having alloyed conductive structures, and associated methods
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
KR101167737B1 (ko) * 2006-02-22 2012-07-23 삼성전자주식회사 저항변화형 유기 메모리 소자 및 그의 제조방법
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
JP4906417B2 (ja) * 2006-07-11 2012-03-28 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8520194B2 (en) * 2006-11-29 2013-08-27 Macronix International Co., Ltd. Method of forming a deposited material by utilizing a multi-step deposition/etch/deposition (D/E/D) process
US8184288B2 (en) * 2006-11-29 2012-05-22 Macronix International Co., Ltd. Method of depositing a silicon-containing material by utilizing a multi-step fill-in process in a deposition machine
WO2008088306A2 (en) * 2006-12-20 2008-07-24 Solid State Cooling, Inc. Thermoenergy devices and methods for manufacturing same
KR101221789B1 (ko) * 2006-12-28 2013-01-11 삼성전자주식회사 유기 메모리 소자 및 그의 제조방법
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
US7687318B2 (en) * 2007-05-04 2010-03-30 Stats Chippac, Ltd. Extended redistribution layers bumped wafer
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
KR100891227B1 (ko) 2007-10-25 2009-04-01 주식회사 동부하이텍 반도체 소자의 제조 방법
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
JP5422237B2 (ja) * 2009-03-23 2014-02-19 株式会社東芝 不揮発性記憶装置の製造方法
US8847186B2 (en) * 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
JP5779138B2 (ja) * 2012-06-07 2015-09-16 株式会社東芝 分子メモリ
US10862023B2 (en) * 2018-07-30 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946046A (ja) * 1982-09-09 1984-03-15 Fujitsu Ltd 半導体装置の製造方法
JPH01216577A (ja) * 1988-02-24 1989-08-30 Ricoh Co Ltd 半導体装置の製造方法
US6165311A (en) * 1991-06-27 2000-12-26 Applied Materials, Inc. Inductively coupled RF plasma reactor having an overhead solenoidal antenna
US5212118A (en) * 1991-08-09 1993-05-18 Saxena Arjun N Method for selective chemical vapor deposition of dielectric, semiconductor and conductive films on semiconductor and metallic substrates
JPH05206083A (ja) * 1992-01-29 1993-08-13 Nec Corp 半導体装置の製造方法
US6214162B1 (en) * 1996-09-27 2001-04-10 Tokyo Electron Limited Plasma processing apparatus
US6055927A (en) * 1997-01-14 2000-05-02 Applied Komatsu Technology, Inc. Apparatus and method for white powder reduction in silicon nitride deposition using remote plasma source cleaning technology
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6390019B1 (en) * 1998-06-11 2002-05-21 Applied Materials, Inc. Chamber having improved process monitoring window
JP4471243B2 (ja) * 1999-08-27 2010-06-02 東京エレクトロン株式会社 エッチング方法およびプラズマ処理方法
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
KR100347706B1 (ko) * 2000-08-09 2002-08-09 주식회사 코스타트반도체 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US6797639B2 (en) * 2000-11-01 2004-09-28 Applied Materials Inc. Dielectric etch chamber with expanded process window
KR100420129B1 (ko) * 2001-05-08 2004-03-02 사단법인 고등기술연구원 연구조합 다중전극 배열을 이용한 플라즈마 표면처리장치
US6768157B2 (en) * 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US20030145790A1 (en) * 2002-02-05 2003-08-07 Hitoshi Sakamoto Metal film production apparatus and metal film production method
EP1501124B1 (en) * 2002-04-30 2011-06-08 Japan Science and Technology Agency Solid electrolyte switching devices, fpga and memory devices using the same, and method of manufacturing the same
US6656763B1 (en) * 2003-03-10 2003-12-02 Advanced Micro Devices, Inc. Spin on polymers for organic memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101232076B (zh) * 2008-01-17 2010-11-17 复旦大学 一种消除CuxO电阻存储器形成电压的方法
CN102110785A (zh) * 2009-11-12 2011-06-29 索尼公司 用于有机器件的双层硬掩模

Also Published As

Publication number Publication date
JP5144254B2 (ja) 2013-02-13
KR101415283B1 (ko) 2014-07-16
JP2007533124A (ja) 2007-11-15
TWI363370B (en) 2012-05-01
US20050227382A1 (en) 2005-10-13
TW200605145A (en) 2006-02-01
DE112005000724T5 (de) 2007-02-22
GB0614319D0 (en) 2006-08-30
GB2425888A (en) 2006-11-08
WO2005104187A1 (en) 2005-11-03
CN100470716C (zh) 2009-03-18
KR20060134195A (ko) 2006-12-27

Similar Documents

Publication Publication Date Title
CN1961406A (zh) 用于存储单元形成的原位表面处理
JP4708793B2 (ja) Ｃｕ２ｓのｍｏｃｖｄ形成
CN101426617B (zh) 分子存储器和用于加工它的处理系统与方法
CN1784773A (zh) 原子层沉积的电介质层
CN1714462A (zh) 自对准存储元件及字线
Balliou et al. Low-dimensional polyoxometalate molecules/tantalum oxide hybrids for non-volatile capacitive memories
US7015504B2 (en) Sidewall formation for high density polymer memory element array
Yao et al. Tunable crystallization and nucleation of planar CH3NH3PbI3 through solvent-modified interdiffusion
CN102157691A (zh) 分子存储器和用于加工它的处理系统与方法
CN1989270A (zh) 利用单晶圆腔室沉积纳米晶体硅
US20080224164A1 (en) Light Emitting Device with a Nanocrystalline Silicon Embedded Insulator Film
CN1720625A (zh) 制造记忆胞元之方法、记忆胞元及记忆胞元装置
Yadav et al. Probing the Surface and Bulk Electrical Response of MAPbBr3 Single Crystals
Singh et al. Rapid Photothermal Processing of Dielectrics
Jung et al. Strontium ruthenium oxide deposition in supercritical carbon dioxide using a closed reactor system
US6869895B1 (en) Method for adjusting capacitance of an on-chip capacitor
US20220069133A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
US7012013B1 (en) Dielectric pattern formation for organic electronic devices
US20100252824A1 (en) Hybrid Molecular Electronic Devices Containing Molecule-Functionalized Surfaces for Switching, Memory, and Sensor Applications and Methods for Fabricating Same
Roozeboom et al. Silicon Compatible Emerging Materials, Processes, and Technologies for Advanced CMOS and Post-CMOS Applications 9
Li et al. Guided Organic Crystalline Nanowires by Directional Friction‐Transferred Poly (Tetrafluoroethylene) Nanogrooves and Their Monolithic Phototransistors
WO2022177763A1 (en) Methods of forming an electronic device comprising deuterium-containing dielectric materials and related electronic devices and systems
Mih A novel low-temperature growth method of silicon structures and application in flash memory.
Chen Rapid photothermal processing of high dielectric constant materials
Lauters Organic opto-electronic devices for data storage and solid-state lighting

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: American California

Patentee after: Cypress Semiconductor Corp.

Address before: American California

Patentee before: Spansion LLC N. D. Ges D. Staates

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090318

Termination date: 20170211