TWI363370B - In-situ surface treatment for memory cell formation - Google Patents

Description

1363370 九、發明說明： 【發明所屬之技術領域】 一般而言，本發明係有關於半導體製造，且特定的是 關於一種用於經由電漿處理形成有機記憶體單元之導電促 進層的系統及方法。 【先前技術】 棺加元件密度、生產率（thr〇ughput)、及良率為半導 體產業之持續趨勢。為增加元件密度，朝向縮小半導體元 件尺寸（例如在次微米（sub_micr〇n)水準）的努力一向且 持績進行著。為了完成這樣的密度，需要更小的特徵尺寸 及更精密的特徵形狀。這可能包括互連線之寬度及間距、 =孔之間距及直徑、以及表面幾何，例如不同特徵的角 了增加生產率’可減少必須的加工步驟之數目及/ 或減少此等加工步驟所需之時間。為增加良率（即 程的完成產品與進入製程的產品數衣 製程之控制及/或品質。 （之百刀比)，可改良個別 之於在晶圓表面内及上生產半導體元件 之衣化過私。已拋光、空白的晶圓進入 成時表面有大量的半導體元件。半導體製:二勹 制及製造元件的步驟及/或處理。所使用㈣本控 層積（】ayering)、摻雜、熱處理、 匕括· 層積為添加薄層至晶圓表面的作業。二可 緣體、半導體、及/或導體且經 s 如’絕 ^ ^ 田谷種製程加以成具十π 作0吊見的沈積技術包括，例如 '"或^儿 恐鈒與濺鍍。摻雜為添 1363370 加特定數量的摻雜劑至晶圓表面的製程。該等摻雜劑可導 致諸層性質之改變（例如，半導體改變為導體）。一些技術， 例如熱擴散與離子植入法可用於摻雜。熱處理為另加埶及 冷卻晶圓以實現特定結果之基本作業。通常，在熱處理作 業中，不添加額外的材料至晶圓或去除，然而污染物及基 汽可從晶圓蒸發掉。常見的熱處理之一為退火 補 ^雜作業所導致之晶圓/元件晶體結構的損壞。半= =中也使用其他的熱處理，例如合金化（aii〇ying)应 〆令訓的驅散（dr i v i ng)。 元件新穎以及持續發展出改良的電子 的體積、用 '辛視訊播放器），電腦與電子元件 :1=、Λ複，續增力”此外，數位媒介(例 已進一步推動_: 衫像、及其類似物）的成長及用途 電腦:電:元:想要需儲存及保存:資:量 型之儲存裝置。二：：：：於且保存在-個或更多數種類 碟機、光碟機與對應的二八匕括：長期儲存媒介，例如，硬 及其類似物。長期’儲，、；|、數位视訊光碟（DVD)驅動器、 訊’但比其他類型的以較低的成本儲存大量資 單元，其係常為，作6 = v且忮。儲存裝置也包含記憶體 單元傾向大體丄快於卜疋，紐期儲存媒介。短期記憶體 包含，例如，勒能P:期儲存媒介。這種短期記憶體單元

* ^ >1^· *ΪΧ-. _J 記憶體（SR/j )、他"^记憶體（D以Μ)、靜態隨機存取 又含貢料速率記憶體（DDR)、供速分頁模 927S2 體單元的半導體元件為金屬 (MOSFET) 〇 年’’導體場效電晶體 ㈣件的激增及增加使用已大幅增加 :心機、數位隨身聽、個人數位助 理（PDA)、及其類似物，通 巧 如，快閃記憶體、智禁媒體…記憶體單元（例 ^ (smart media)、袖珍型快閃記 fe 肢 C compact f 1 ash )，辇堃、一 ;寺寻）。貢訊儲存量需求的增加等 tr加記憶體單元的錯存容量⑷。，增加每-晶㈣ 曰曰月的儲存量）。郵票大小的石夕片可能 個電晶體:各電日日日體小到只有數百奈米（nan⑽：)數千不萬 過，石夕基兀件已接近其基本實體尺寸之極限。無機固雜元 件：常受阻於複雜的架構以致資料儲存密度成本高且損輕 也南。基於無機半導體材料的揮發性半導體記憶體需要幾 近恆定的電流供給，這會產生熱及高耗電只是為了要保持 儲存資訊。非揮發性半導體記憶體單元，也是基於無機半 導體材料，不需恆定電源供給以保持儲存資訊。不過，相 較於揮發性記憶體單元，非揮發性半導體記憶體單元的資 料速度低、高耗電、且複雜度程度高。 此外’當無機固態元件的尺寸減少且整合度增加時， 對準容限（al ignment tolerance )的敏感度也增加以致製 造的困難度大幅增加。以微小的最小尺寸形成特徵並不意 謂著製造工作電路時可使用該最小尺寸。必需有比最小尺 寸攻1要小的對準谷限，例如最小尺寸的四分之一。因此， 進一步縮減元件以及增加密度對無機記憶體單元而言是有 ^782 1363370 [實施方式】 ⑻、二下1附圖說明本發明•其f各圖中類似元件使用 :、：’兀件付號。在下面的說明部分中’為了解釋之目的， &出許多料㈣以織供對本發明之透料解。不過， 對1悉此項技術者來說，本發明之一或更多方面可以用較 ^寺特定細節予以實施可為顯而易見。在其他情況 I 1方塊㈣示已知結構與元件以幫助說明本發明之-或更多方面。 插二:陶機記憶體單元1〇°之示意橫截面圖，可根 -L或更多方面形成彼之一部份。有機記憶體單 凡乂 刀疋有機材料為基底的記憶體元件，從而能夠克 服無機材料為基底的1倍邮- ⑴一置-牛的限制。相較於習知無機 早兀，有機記憶體元件利於增加元件的密度同時也 Γ加元件效能。此外，有機記·《元件本身也是非揮發 需經常更新週期（reireshcycle)，或有值定或 ^丁 ！亙疋的電源。有機記憶體元件可具有對應至不同阻抗 位準的兩個或更多狀態。此等狀態係藉由絲 辟^而^且隨後該等單元保持各自的狀態直到施加另一 為反向偏麼。該等單元藉由電源或不需電源(例如， 非揮發性的）保持彼等之狀態且可藉由測量注入電流 (Wectwn current)或發光而以電子或光學的方: 取。 、。貝 如第I圖所示，可將有機記憶體單元形成於晶圓上 且通常是形成在通常包切之基板]〇2上。該有機記憶體 1363370 早元100包含楚 八+ 被動層u。、; ：:電/1〇4、阻障層⑽、下層電極⑽' 根據本發明之：:更112'有機層114、與上層電極120。 夕方面，該有機記憶體單元100的被 " /部份是以電漿處理法（plasma ireatment 形成的。該有機記憶體單元1°〇能夠維持兩個或

夕、悲，不像習知無機記憶體單元只能維持兩個狀態。 因此，該有檣却培Μ DO

多位元的資气：：：早兀1〇0的單一單元可保持一個或更 ” _、。此外，該有機記憶體單元100係非揮發性 =兀，彳吹而不需恆定或幾乎恆定的電源。 一該第介電層104係經形成於基板1〇2上，且可由任 有介電或絕緣性質的物質構成。該下層電極⑽係 二貝‘ $材料於基板1 G2上方而形成。在沈積導電材 1^可形成一個或更多溝槽及/或介層孔（via)於該 θ 1 〇4内，接者選擇性沉積該導電材料於溝槽内至水 栌〇μ )寻於周圍介電層104。也可沉積該導電層於溝 、」平面问方；”電層104，隨後用化學機械研磨法（CMP ) 光藉此Μ ;ι電層1 〇4齊平。通常有數種類型的圖樣化/ 蝕刻方法可用來形成溝槽。 ^阻障層1 0 6係經形成於溝槽θ包括底部及側壁以缓 下層电極108擴散至介電層1〇4及/或基板1〇2内。該下 層電極1〇δ的導電材料可包含，例如，鋼、紹、絡、錯、 乂 乂 ' k '銦、鐵、鎳、鈀、鉑 '銀、鈦、鋅' 彼等之 合金、銦一錫氧化物、多曰曰曰石夕、摻雜非晶石夕、金；|石夕化物、 及其類似物。可作為導電材料的例示合金包含 92782 1363370 令機層114且增加電荷載體在有機層内的濃度以致改變該 有機層Π 4的導電性此外，該被動層丨丨〇也可儲存相反 兒崎（opposite charge)以便平衡記憶體單元1〇〇的總電 何° 这第二介電層〗1 2係經選擇性形成（例如，沉積與圖 '、）方；第”笔層1 0 4的至少一部份以及被動層11 〇的 至少一部份上方。該第二介電層丨丨2係經圖案化藉此使得 Φ /單元堆τ ( cel 1 stack )適當形成，且在電漿處理銅層 之刖加以圖案化（例如，蝕刻）以完成導電促進材料於該 下層笔極的上面。該第二介電層11 2可由類似於用於第一 | %層1 0 4的介電材料組成。應注意，第二介電層112與 w電層104的組合也可被稱作内層介電層（inner layer dielectric ， ILD)。 該有機層114係經形成在被動層

"方' 被動層1 1 0上會界定兩層之間的介面。該有機層1 Μ 通系由共軛有機材料組成，例如有機小分子與共軛聚合 , 瓜而5，共軛有機分子至少有兩個相對穩定的氧化 ，原恕’使其能夠給丨與接受電荷（電洞及/或電子）。如 ::有機層為聚合物’共軛有機聚合物的聚合物主幹可能 在電極108貞120之間縱長延# (例如，大體垂直於電極 及120的相對内表面）。該共輛有機分子可為線性或支 雜=幹保持其共輕性。該等共車厄分子的特徵在於：它 丨門令里：!：的尤轨域且可取得兩個或更多共振結構。 應Ό，可透過-些適當的技術形成該有機層]Μ , 927\S2 13 1363370 在形成有機層114之前形成該上層電極12Q。該上 酬由-導電村料組成，例如，链、絡、銅、鍺、仝極 鎬、錳、銦、鐵、鎳、鈀、紐、銀 '鈦、鋅、彼等之合金' 銦-錫氧化物、多晶矽、摻雜非晶矽 '金屬矽化物、及 似物。可用於該導電材料的示範性合金包含： 〜負

Haste lloy® Kovar®' Invar' Monel® > Inconel®' s 不錄鋼、鎖-銀合金、以及其他各種合金。該上層電極_ 可由鎳、鈷、鉻、銀、銅、其他適當材料 '及/或彼等之人 金組成。此外’也可使用具有銅的合金以及具有碟類D (Phosphor)及石朋的合金。纽意，用於上層電極的導 料可與用於下層電極的導電材料相同，但也可不同。电 應注意，該下層電極108與上層電 據具體實作以及製造中的記憶體單元而二厂 =根 某些例示性的厚度範圍包含約"丨微求㈣或以上至= 微米或以下、約〇· 05微米或以上至約5微米或以 或約0. 1微米或以上至約1微米或以下。 該有機層]14與被動層uo合稱為選擇性導 選擇性導電層。可以經控制方式改變此介質(例〜或 =導電’半導電）的導電性質以藉由經由電極ι〇δ及= 施加各種電壓於該介質而影響記憶體單元的運暂 該有機層U4的適當厚度係取決於具體^及/或製 w之°己憶體單元。該有機聚合層114的—歧.南火 m -jL- 二U為例示Μ应 犯圍央·約〇· 00]微米或以上至約5微未 微来或以上至約2· 5微米或以下、以 \ '約〇. 01 叹，力0, 05微米或以

土至約1微'或以下。同樣，被動層uo㈣當厚卢可A m的一此^ 咖早70而有所不同。該被動層 至約0二V列不厚度範圍的例子有：、約2埃A或以上 “二=以下的厚度'約10埃或以上至約UI微 =的…及約50埃或以上至約_微米或以

該有機記憶體單元10。的運算，通常該有機 曰14的厗度大於被動層110。在一方面中，該有機層的 =為約◦. i至約5〇0倍大於被動層的厚度，應注意，本 發明也可用其他適當的比率。 類似於習知記憶體單元，該有機記憶體單元100能有 兩種狀態：導電（低阻抗或‘‘開啟”）狀態或不導電（高 :抗或‘關閉，’）狀態。不過，不像習知記憶體單元，該 有，記憶體單元能具有/保持多個狀態，反而習知記憶體單 二疋叉限於兩種狀態（例如，開或關）。該有機記憶體單元 :用。不同的導電程度區別額外的狀態。例如，該有機記憶 ，單元能有低阻抗狀態例如極高導電狀態（極低阻抗狀 I、）、南導電狀態（低阻抗狀態）、導電狀態（中等水平的 阻抗狀態）、與不導電狀態（高阻抗狀態）從而單一有機記 fe體單兀中能儲存多個位元的資訊，例如2個或更多位元 的資§il或4個或更多位元的資訊（例如，4個狀態提供2 個|立元的資訊，8個狀態提供3個位元的資訊，諸如此類）。 ’在典型元件的運算期間，如果該有機層114為η型導 姐：則基於施加至電極的電壓，電子從第二電極120通過

16 〇勹勹VO 1363370 „抗係與，例如，雙態元件的‘‘開，，（例如，n或“關，， 。（列如/)有關，或與4態元件的“〇〇” 、“〇1”、“…，、 ^ 11有關m其他的狀態數可提供其他的二元 :^除寫入有機記憶體單元的資訊，施加超過臨界 、吳舄入訊號極性相反的負電壓或極性。 第2圖為圖示另-有機記憶體元件200的斷面視圖， 可根據本發明之—咬更多方 … 4更夕方面形成其中之-部份。該記憶 胜早兀為4元的記憶體元件。為圖解說明，記憶體元件 _用雙單元結構來說明’但應注意，可製成具有兩個單 兀以上的記憶體結構。在介電層2〇4内形成下電極2〇6， 其係帶有相_阻障層⑽以緩和下電極挪擴散至隨後 的層21G。該下電極2()6通常為導電材料，例如鋼，但也 可包3，例如，任何其他適當的導電材料，例如鋁、鉻、 广者、金、鎂、錳、銦、鐵、鎳、鈀、鉑、銀、鈦、鋅、彼 等之合金、銦-錫氧化物、多晶石夕、#雜非晶#、金屬# 物、及其類似物。可用於該導電材料的例示性合金之例子 b 括 Hastel loy®、Kovar®、invar、M〇nei®、inc〇nel@、 黃鋼、不銹鋼、鎂-銀合金、以及其他各種合金。 「根據本發明之一或更多方面，在下電極206上面形成 一被動層212。該被動層可為，例如硫化銅（cuj , CuS) 且可藉由電漿處理法用例如氟（F )氣體而形成於導電下電 極206上。該電漿處理法係改變包含該下層電極的導電材 料的構造且使它具有導電促進性g該下電極2〇6以及相 關的被動層（5乂双層）21 2係合作成為用於該多單元的記 1363370 成兩個以上的記憶體單元。此 々俨邱-了根據積體電路（1C) 。己丨思肢兀件（例如，構成非揮發性 Ο -5-_ 〇 C U虹β的1百萬位元 ζ百萬位兀、8百萬位元、等等的儲在 留_ AA j k 于叼诵存早兀）製成多個該多 Γ的㈣體W。此夕卜，可根據本發明提供數條丘 的子兀線（例如圖示於層210的226處）藉以儲存、清 取、以及寫入複數個多.單元結構（例如，8/16位天 、，且/子元清除 '讀取、寫入）。

請參考第2圖（其係圖示記憶體元件2〇 之上視圖中之組件符號23Q。由結構細的頂部可觀= 結合上述之有機材料214與介電材料216可形成圓柱形 (或多維）的結構232。 請參考第3圖，其係圖示記憶體單元之陣列3〇〇，例 如可包含以本域述方法形叙單元。ϋ常將料列形成 於石夕基晶圓上，且包含多個直行（c〇Iumn)3〇2 (稱作位元 線），以及多個橫列（row)3〇4 (稱作字元線）。位元線與字 兀線的父點則構成一特定記憶體單元的位址。資料可儲存 於記憶體單元（例如，〇或n，此係藉由選定及送出訊號 至該陣列中之適當的直行與横列（例如，分別經由—直行1 地址選通脈衝（co]umn adress str〇be，CAS) 3⑽與一樺 列地址選廸脈衝（row adress str〇be，RAS) 3〇8)。例如， 記憶體單凡在3〗0處所表示的狀態（例如，〇或】）為陣列 300第3個橫列與第8直行的函數。例如，在動態隨機存 取6己丨思脰（DRM )中，數個記憶體單元包含數對電晶體— 電容器。為寫入一記憶體單元，可將一電荷送至適當之直 20 1^3370 亍例如，、經由CAS 306 )以啟動該等直行中之各個電晶 月豆’且可將各個電容器應開啟的狀態送至適當的直行（例 如旦經由RAS 308 )。感應放大器（sense-ampiifier)可 測量該等電容器的電荷位準以讀取該等單元的狀態。如果 刀之5〇以上，讀取值為1 ;否則讀取值0。應注音， ::管圖示於第3圖的陣列3 ◦ 〇包含6 4個記憶體單元(： ^ 8行）本發明可應用於任何數目的記憶體單元 • 不又限杰任何特定的組態 '排列、及/或記憶體單元的數 第4圖圖不可實作諸層以形成記憶體單元4〇〇之剖視 圖。該=憶體單元可例如對應至上述第！圖之記憶體單 0::::包含基板402 (例如’矽)，其上係已形成介電 料的層他°該介電層可用任何適#的方法形 = '例如，經由成長、沈積、旋轉塗佈 '及/或減鍵 Α 了 °違介電層404有溝槽或孔洞，其係經加J1 (例如， ，刻）以供形成下層電極。該介電材料_可包含，例如， ^匕夕（SiO)、—氧化石夕⑶⑴）、氮化石夕⑺暴），⑻、 =化石夕（Sl_y)、氟化氧化石夕（SiOxFy)、多晶矽 '非 四乙基正矽酸鹽（TE〇s )、磷矽玻璃（MG )、硼磷矽 =BPSG)、任何適當的旋塗玻璃、聚亞酿胺、或任 第5圖中，該溝槽權填入導電材料權 2二也在該溝槽内形成阻障細，包含底部及側壁 丄义、'·友和该下層電極相 ⑽擴放至介電層404及/或基枥402 92/S2 2] 1363370 内。該下層電極408的導電材料可包含，例如，銅、鋁、 鉻、鍺、金、鎂 '錳、銦、鐵、鎳、鈀 '鉑、銀 '鈦、鋅、 彼等之合金、銦-錫氧化物、多晶矽、#雜非晶矽、金屬砂 化物、及其類似物。可用作導電材料的例示性合金包含：

Hastelloy®' Kovar®、Invar、M〇nel@' Inc〇nel@、黃鋼、 不錄鋼、鎂-銀合金、以及其他各種合金。職下層電極 408可用例如金屬鑲嵌（damascene)製程，藉此沉積導 料（例如，用滅鐘）至溝槽内，厚度大於或等於周遭介带 層404的厚度。然後，可化學機械抛光（⑽）該等層 到想要的均句程度及/或厚度。以實施例說明之 ： 周遭介電材料的某些適當的厚度範圍包含:約。. :上Ϊ約1〇微米或以下、約"5微米或以上至約5 = ’以「及/或約〇1微米或以上至約"啟米或以下。“ 412Λ6第圖中“在現存的介電層4°4上形成第二介電層 / 層412可用任何適當的方法形成，包含， = 長 '沈積、旋轉塗佈、及/或減鑛的技術。形 ==層的材料可與形成第一介電層 冏，但也可不同，白冷. ία 氮化秒（sl3N0、(SlN):氮二 〇)、二氧切(Sl〇2)' (Sio.Mn ’氧（SlGxNy)、氟化氧化石夕 鱗矽玻璃（‘;二二;了:四乙基正料鹽（了 璃、聚亞醯胺、或任二並&(BPSG)、任何適當的旋塗破 電層術與介電當的絕緣材料。應注意，介 二介電層内形成：例如 層介電層（】LD)。在第 X蝕刻）溝槽或介層孔4】4以利於 Q*)7K'*> 22 1363370 ^下層電極的導電材料彻上部上或用彼之 層。 於L ί ί考第7圖，部份下層電極4 G 8經由漠槽4 i 4暴露 $ :κ:理。此外’更特定的是，由獻（f)，例如⑸及/ 或见形成的電渡416可與下層電極彻的 =㈣上請有相互作用且轉換導電材： 所而¥電促進性質的化合物以便將下層電極4〇8的上邙 ==ί動層42〇(圖示為虛線)’這利於該下層電極 =:其:編义成於其上以形成記憶體單 之間的導電性。、| 明之，可至少部份用銅(CU)卿下層 其上方導入氣態422的队。可用射頻激發源 424激發風體422而形成氟為基應之μ :與上部418有相互作用以轉換導電鋼為薄層的二 = 了=4°#方。因此，可說從下層 该被動層4iB應注意，該被動層420 ^可㈣進一步的加工’例如磨光及/ 的均句程度及/或厚度，例如。以下為一些用於特二;： 憶體單元的被動層420的適當厚度：厚二 =咖或以下、厚度約】。埃或以上至約二:； :、以及厚度約50埃或以上至約。.嶋米或以下。声 在添加f二介電層412至堆疊之前，可充做電漿處 ^此外，该導電促進被動層42〇可具有，例如，约2 〇 至2.2]的折射率、約5.7χ]〇-2歐姆公分（―⑽）的電阻

92/W 1363370 及其類似物。以下為一些用於特定實作記憶體單元的有機 層426的適當厚度包含：約〇. 〇〇 1微米或以上至約5微米 或以下、約0. 01微米或以上至約2. 5微米或以下、以及約 〇. 05微米或以上至約I微米或以下的厚度。為了利於該有 機記憶體單元400的運算，通常該有機層426的厚度大於 被動層420。在一方面中，該有機層的厚度為約〇 1至約 500倍大於被動層的厚度。應注意，本發明也可用其他適 φ 當的比率。 第9圖係圖示帶有形成於有機層426上方的上層電相 4 2 8的元成之§己憶體單元。該上層電極4 2 §包含導電材料 例如，鋁、鉻、銅、鍺、金 '鎂、錳、銦、鐵、鎳、鈀、 鉑銀鈦、鋅、彼等之合金、銦-錫氧化物、多晶矽、相 雜非^ '金心化物' 及其類似物。可用於該導電材料 的不犯性合金之例子包括：Hastel】〇y⑧、κ〇㈣⑧、！訂

Monel®、Inconel(g)、黃銅、不鎮'鋼、鎂-銀合金、以及其 他各種合金。應注意，用 八 下層料可與用於 7i材料相同，但也可不同。 如，：Γί:適當的方法形成該上層電極428，包括，例 例如化學機械研磨法去除。可用 上層電極428也可進行額外=4 2過多㈣電材料。該 以實現想要的均勾程度及心力;^如，㈣及/或磨光） 428的例示性厚度範圍包括又列如。一些上層電極 微米或以下、約。.05微米C或以上至約】° 上玉θ 5微米或以下、及/ 92782 1363370 或約〇· 1微米或以上至約1微米或以下。 第10圖為示意方塊圖，其係圖示本發明之一或更多方 面用於形成被動層（例如，硫化銅（CU2S，Cus))於導電 二（例如銅）層上的糸統1 〇 〇 〇，且更特別的是，導電 材=上部的經由電聚處理轉化以便具有導電促進性質。應 t意’形成速率可因應數種因素而有所不同，包括，但^ =限於’氣體成分及/或濃度'激發電壓'溫度及/或壓力。 齡^所述之形成可為半導體製程之—部份，其中在晶圓上 ^ ^ 個或更多記憶體單元。 Μ卿該包含室1GG2,其係m有多個牆壁之 二^ 10〇2包含支撐物，例如 :或吸盤(。二 物：=多被動層的導電材料跡可選擇性形成 ..·，衣w —個或更多記憶體單元的一部份。 圖不於第]0圖的大體為連續 二/心 .可能包含—個……八]_的導電材料’該晶圓 多溝样，叮介電材料’其中形成一個或更 夕溝槽，可包含選擇性形成於其 且暴露導電材料的沉積物（：導“才抖的沉積物， 如，如第…圖所二其上部)於隨後之加工(例 足位系統〗01 〇係可操作性 選擇性調動該晶圓·至室】二接內至:支择物剛用以 任何適當的定位4可心士内的想要位置。應注意’ 注意，導電材料可為銅以月〆 或人^方面。也應 銘、鉻、鍺、全、程’/壬何其他適當的導電材料例如 …、鋼、鐵m、銀、姑、 92782 26 1363370 辞 '彼等之合金、銦-錫氧化物' 多晶矽、摻雜非晶矽、金 屬矽化物、及其類似物。可用於導電材料的合金之例子包 ^ : Hastelloy®' Kovar®' invar、M〇nel@、Inc〇nel@、 !銅、不銹鋼、鎂-銀合金、以及其他各種合金。 氣體輸送系統1012係可操作性連接至該室1〇〇2用於 乂不同速牛、體積”辰度、等等選擇性提供數種氣態化學 品至該室β ’此外，這是基於例如待形成（諸）被動層的 厚度' 待形成（諸）被動層的成分、t玄室内的壓力、該室 内的溫度、及/或該室之尺寸。該氣體輸送系統1()12包含 —個或更多化學品之一個或更多氣態媒介（蒸汽）源，例 如氟（F)基底氣體（例如，及/或SFs)用於注入該室。 如圖示例子，其係通過有噴嘴1(Π6的導管1〇14提供該等 氣體至該室。儘管為求簡潔，第丨〇圖所示為單一噴嘴 W16，應注意，本發明之一或更多方面可使用一個以上的 噴嘴或其他氣體輸送機制以不同的混合物及/或濃度提供 氣體至該室1〇〇2内。例如，可具體實作蓮蓬頭型式 head type)的氣體輸送機制以便更均勻地提供化學品至該 ^内的晶圓1GG6上方，以利於在選擇性沉積並且用溝槽從 散佈於晶圓的介電材爿中曝露的導電材料上更均勻的進行 化學反應。 也提供溫度系統]018用於選擇性調節該室1〇〇2内的 溫度。例如，該系統1018可為擴散型系統（例如’水平式 既垂直式火爐），其係可操作以擴散熱至該室1〇〇2内。該 溫度系統]0] 8可能提供自己的溫度控制法或將控制實作 27 1363370 為其他與蝕刻室1 002有可操作性連繫之感測器ι〇2〇的一 部份。該系統也内含壓力系統1 022以選擇性調節該室内之 壓力。該壓力系統1 022可能包含，例如，一個或更多個具 有間1 026的排氣導管1 024,閥1〇26可控制開及/或關以' 改變程度（degree)協助選擇性調整該室1〇〇2内之壓力。， 該系統1000也可包含裝載系統1 028 ’其係可操作性 連接至戎室1002用於裝載及卸載晶圓進出該蝕刻室。該裝 鲁載系統1 028通常是以控制的速度自動裝載及卸載晶圓至 -該室。該系統更可能包含顯示器1 030,其係可操作性耦合 -至控制系統1032用於顯示一個或更多操作參數（例如，室 内的溫度，室内的壓力，被動層的厚度，被動層的成分， 被動層的導電性，導電材料轉換為導電促進被動層的速率） 的圖文（represe„tatl0n)(例如，圖形及/或文字 包含電源1 034以提供工作功率至系統1〇〇〇的組件。 可使用適於實作本發明的任何適當之電源（例如，電池， 籲^路功率）。激發系統1G36係可操作性連繫於該室^ 該系統1 036包含線圈1 040與射頻激發（例如，電幻源 中用糸頻激發源1 〇42激發該線圈1 〇4Q ,接著♦、 氣性激發室内之一個或更多的氟（F )基底氣體以產生♦: 與導電材料（例如，銅）的外露部分相互作用’= 料係沉積於散佈於晶圓之介電材料的溝槽内而形成。= 村料的=積可對應至有機記憶體單元的下層電極，且^ 利於該導電材料的暴露部份轉變為導電促進材料，例：： 化銅’以產生形成有機記憶體單元的被動層e 1 1363370 該系統也可包含測量系統1〇44用於例如原位 (inutu)監視該室内之加工，例如，得自導電材料沈積物 之上部的被動層之厚度。該監視系統1〇44可為獨立的組件 及/或也可分散在兩個或更多協作元件及/或製程之間。類 =地，該監視系統1 044可置於一實體或邏輯元件（例如， 電腦，方法）内及/或分散於兩個或更多實體或邏輯的元件

之間。該測量系統丨〇44包含一個或更多非破壞性的測量組 件，例如可能使用光學干涉、散射測量法、紅外線光譜分 析、橢圓偏光儀（eUipsometry)、掃描式電子顯微鏡、同 步輻射/或X光繞射的技術。該測量系統包含光束源1 及偵測器1 048。應注意，儘管圖例所示的為一光束源1〇46 與一光束偵測器1〇48,可包含一個以上的該等組件以測量 晶圓上不同位置的被動層屬性及/或其他加工條件。 光源部份1 046係提供一個或更多光束]〇5〇 (例如， 源自穩頻雷射（frequency stabilized laser)、雷射二極 肢、或氦氣（He Ne)氣體雷射的光線）至晶圓1006表面。 光束1 0 2 0與形成中之被動層的表面條件有相互作用，該表 面條件例如密度、成分等，因而被改變（例如，反射、折 射、繞射）。被改變的光束1 052在測量系統1 〇44的偵測器 部份1 048處被接收且具有光束性質（例如，強度、角度、 相位 '偏振）’可與入射光束]〇 5 0的光束性質比較以判定 形成中之被動層的一個或更多性質的讀數（例如，厚度、 化學種類、導電性）。可由一個或更多光源將多個入射光束 導引至不同分開的位置，例如，以產生大體同步於製程期 927.S2 1363370 間的被動層性質在此:¾仞罢μ , θ μ此寺位置的對應測量值。接著，這些同 步測:g：值可提供力Ρ工均勻,|_生@ έ j注的#數且利於控制製程藉此以 有效經潸的方式實現想要的結果。 所關於光學干涉，例如，選定波長的光強度變化為表面 陡男例士厚度化學成分）的函數。關於光譜擴圓偏 光儀，厚度録於反射光的偏振狀態而有所不同，其係與 反射光束1 052的材料之折射率有函數關係。 '、'、

使用散射測量法技術日寺，例 >，藉由將導引至表面的 光之相位及/或強度（等級（magnitude))與複合之 (c⑽Plexed)反射及/或繞射光（在入射光照入後由表面反 射的入射光所引起的）的訊號相位及/或強度作比較，可取 得與厚度及/或化學成分有關的所需資訊。反射及/或繞射 光的強度及/或相位在光入射後會基於表面的性質（例如， 厚度、化學種類、導電性、成分）而改變。 該複合反射及/或繞射光可形成大體獨特的強度/相位 杉性（si gna ture )。該測量系統1 〇44提供測得性質之資訊 «貝數至控制系統1 〇 3 2。此等資訊可為原始的相位及強度資 。孔替換地或另外，可此將s玄測量系統1 〇 4 4設計成可基於 例如測得光學性質而導出厚度的讀數，且根據偵測到的光 學性質提供該控制系統10 3 2測得薄膜厚度之訊號讀數。可 測量且繪出反射光的相位及強度以協助用例如導出曲線的 比較之測定。 為測定厚度，例如，測得的訊號特特徵可與強度/相位 特性的訊號（特性）庫作比較以測定沉積副產品的性質。 cnm 1363370 此係藉由因光照至少具有複合繞射率的至少部分表面，而 由不同之至少部分表面所反射及/或折射的光線而產生此 等大體獨特的相位/強度特性。可藉由測得表面的折射率 (π )與消失係數（k )而計算該複合繞射率（N ^ 一種複 合繞射指數的計算可用以下公式表示： N = n - jk， 公式 1 此處 j 為虛數（imaginary number)。 可用貫驗產生的強度/相位特性及/或模型盥槿 的特性以組成該訊號（特性）庫。用圖解說明之，當暴露 於已知強度、波長、及相位的第一入射光時，表面的第一 特徵（feature)可產生第一相位/強度特性（signature)。同 樣，當暴露於已知強度、波長 '及相位的第二入射光時’ 表面的第二特徵可產生苐二相位/強度特性。例如，有第一 厚度的特定類型之材料可能產生第一特性而有不同厚度、 相同類型的材料可能產生不同於第—特性的第二特性:實 驗所得特性可與模擬及模型所得特性組合以形成該訊號、 (特性）庫。可用模擬及模型以產生可與測得相位/強度特 性匹配的特性。模擬、模型、以及實驗特性可例如儲存於 訊號（特性）庫或資料储存所腿，其係包含例如數千個 相位/強度付H 〇该資料儲存所】Q54可館存資料的資料結 構包含，但不受限於-個或更多串列(list)、陣列 (町町）、表格⑷b]e)、資料庫⑷tabase)、堆4(stack)、 堆積（heaP)、鏈結串列⑴nked】1⑴、以及f料方塊（data cube).。因此’當相位/強度訊號由散射測量的偵測组件收 927S2 1363370 2時’該等相位/強度訊號可與例如訊號庫作圖樣匹配以判 定是否該等訊號對應至已儲存之特性。進—步可用兩個最 匹配特性的内插值（interpo丨ati〇n)藉此從特性庫中特性取 找出厚度及/或成分的更精確讀數。替換地，可基於偵測到 的光學性質使用人工智慧技術計算想要參數。 、 應注意，可將第1 〇圖所圖示之光束丨〇5〇以任一相對 於晶圓表面的角度定向且適當定位對應偵測器以接收反射 光束。此外，可將-個以上的光束導向不同位置以測量該 等不同位置之相對厚度以利測量均勻性或厚度。從而，基 方；知、射及反射光束1 052的光學性質（例如，n與k)測量 材料的厚度。 也可包含一個或更多其他感測器1〇2〇以監視及/或測 里與室内加工情况（例如，室内溫度、室内壓力、體積及/ 或散佈至室内的氣體之流動速率）有關的選定方面。此等 感測器1 020可提供表示各自所感測方面之訊號至控制系 統1 032。其他不同的子系統1012、1〇18、1〇22、1〇36可 進一步提供各自的訊號至控制系統1〇32,其係表示與各自 乐統有關的工作條件（例如，排氣閥的開啟程度，已關閉 的特定閥之日号間週期）。考慮由測量系統]〇44其他感測器 1 020與子糸統1012、1018、1 022、1〇36所收到的訊號與 資訊，該控制系統1 032可分辨製程是否照計畫進行。如果 不是，該控制系統可用配製及選擇性提供適當控制訊號至 相關系統]010、10] 2、1018、] 〇22、1〇28、1036 而調整製 私以调坌一個或炅乡的糸統（例如，增加供給該室的氟（F ) 1363370 基底氣體的體積）。 該控制系統1032可包含，例如，處理器i〇56，例如 微處理器或CPU，其係耦合至記憶體丨058。該處理器】〇56 由，則ϊ系統1 0 4 4接收測得資料及其他由感測器1 〇 2 〇及子 系統1012' 1018' 1 022、1 036所接收對應的其他資料。可 用任何適當的方法組態該控制系統丨〇32藉以控制及操作 系統1 000内的各種組件以便完成在此所述之各種功能。該 處理器1 056可為多個處理器中之任何一數目，且根據在此 所述說明，程式化處理器1056以完成與本發明有關的功能 的方式，對熟諳此技術者而言是顯而易見的。 此外，内含於控制系統1〇32的記憶體1〇58係用來儲 存處理器〗056所執行的程式碼用於完成本文所述之系統 的操作功能。該記憶體〗058可能包含唯讀記憶體（r〇m) 與隨機，取記憶體（RAM)。該R〇M係包含除了其他程式碼 以外，逻有基本輸入輸出系統（BI〇S),其係控制系統丨〇〇〇 ，基本硬體運算。該RAM為主要記憶體，其中係載有操作 系統及應用程式。該記憶體】〇 5 8也作為用於暫時儲存資訊 ，儲存媒介，例如，厚度表、化學成分表、溫度表、壓力 双以及可用於元成本發明之一或更多方面的演算法。該 記憶體觀也可作為資料儲存所购且可保存可作比較 之實驗資料的圖樣以及其他用於完成本發明的資料。至於 大量的=#料料，該記憶體㈣可能包含硬碟機。 結杲’該系統】000提供用於監視與室内加工情況有關 勺方面众4度 ' 成分、及/或沉積中之被動層的導電性。 1363370 該控制系統1032可能因應此監視而具 back)及/或前饋製（feed fQnvard) y回饋》細 电 ^ 汗&制’精此以有效 率'成本效益的方式形成導電促進材 :十立—八外-穴，， 叶例如硫化銅。庳 /主思，匕3泫貞料儲存所的系統！ 〇 〇 〇 〜 蛊班·杏财-Vλ。 _ τ 多組件可例如 ，·-且；只祖或璉輯的兀件（例如，電腦 '方法 八 散至兩個或更多實體或邏輯的元件之間（例如，糾機为 ::機旦記憶體單元)。測量原位形成中之材料的厚度且因 應遺測Ϊ而調整加工以利於以想要速率形成該（等）被動 層有想要的厚度、想要的化學構造、 汉/或其他想要的性 貝。該（等）被動層可例如，具有約20至2·21的折射率、 約5.7 Χ10 2歐姆公分（〇hm cm)的電阻率以及在6〇〇至 奈米之間有& 6〇%透射率的透明度。此外，相對於習知 系統，原位測量與回饋及/或前饋控制至少提昇產品產量且 改善所得之元件效能。

。月，考第11至1 3圖，製造一個或更多有機記憶體單 ，時，吸盤（chuck)〗102所支撐的晶圓11〇4上有一個或更 f破動層（例如，硫化銅）可經由氟基底電漿處理轉化導 電材料上部而形成使其具有導電促進性質。可將該晶圓 110 4避輯分告彳為如第1 £圖所示之網格圖樣以利監視製造 過程中之晶圓。該網格圖樣的每一網格方塊（π)係對應 二曰Β圓11 04之—特定部份，且每—網格方塊可能有與該網 格方塊有關的—個或更多記憶體單元。可用一個或更多無 破壤的技術’例如，光學干涉、散射測量、紅外線光譜分 析、糖圓偏光儀、掃描式電子顯微鏡、同步輻射及/或X 077SJ? 1363370 •几射個別&視廷些部份的性質， 一 ^ φ . .. ^ R '匕3 5但不受限於，形 欣T之破動層的厚度、被動層 性釗酞制1子 .反切s 〕成刀寺。廷可能利於選擇 姜J斷衣k需要調整至那一程戶以 右m 和有問題的區域（若 有的诂）以及實現想要的結果。 =2圓t ’各標繪圖係圖示取自晶圓⑽各部份對 ί ;;:格映射位置（LY, ·_· X,2，Y,2)的測量值。該等 ^化銅是Μ可接受的速率形成及/ 广要厚度的特性。給定繪於第12圖的數值，可判 斷曰曰®Μ】04的-個或更多位置的不想要情況。例如，座標 別:測量值產生標繪圖，其實質地高於其他部份Π之各 /里值。这表不’例如’硫化銅在此位置累積太快。因 + ’可生據而縣製造組件及/或與其相關聯的操作參數以減 二此f月況㈣如’可減少排氣間開啟的程度藉此限制氣基 底氣體添加至製程的體積及/或速率。應注意，儘管第12 圖所圖示的晶圓1104是對映（分割）至】44個網格區塊部 伤。亥郎圓1 ] 04可對映為任何適當的數目之部份以完成想 要的監視及控制效果。 第13圖係圖示可接受及不可接受的特性數值之表 格。如圖示，除了網格區塊χ 7 γ 6，所有網格區塊都有對應 至可接叉數值（VA)的測量值’而網格區塊XSY(j則有不想 要的數值（Vl1)。因此，經判定有非想要的製造情況存在於 對映至網格區塊χ7γ6的晶圓]1〇4部份處。因此，可以如本 入所地相應地6終製程組件及參數，以調整製造製程而減 少此種情況的發生或持續。 1363370 最门氧七悲Cu (11)。它從接觸的聚合物獲取電子的能力相 對較強且遵循下式：

Cu(II)S + 聚合物 + Cu(I)S- + 聚合物+ (1) 〇不疋因有電荷累積於CuS與聚合物之間的介面而 產^内在電場（lntrinsiciieId)。此係圖示於第U圖， 其h圖不内在電場在Cu(y)s與聚合物之間的介面之效 應。當施加外部電場時已氧化的聚合 載體。聚合物的導電性係取決於它的濃度及移動Γ (mobility)。 σ ~ Q Ρ μ (2) 體電荷，Ρ為載體濃度，μ為移動率。 的概念，位能函备r -栎使用祕於應用至半導體 “數（P〇tentia】 Wt】〇n) V⑴ H、xV2)“ 了“為. 此處NP為電荷載體的平 數，且&為電荷空乏£為-合物的介電常 兒玎工乏&的見度。可用以 ^=fi£i^il)li/2 下二式杆到 np:

(J V為外部場電壓。對於順向(^) 於反向電壓，為“+”號。 电—為，號。對 可趨近公 八（3 )的電壓函數以簡化遂Μ 電荷載體分布，類似於半導體的”。 内通常有兩種過程。此通量⑺ux)可表^型接雜 (5) 1363370 J + (]μρΕ ax 处D為电荷載體的擴散常數，且E為x處之電場。 如果沒有電流，則載體分布為： P(x) = P(0)exp([(V(〇) _ V(x))/Vt]) (6) 此處p(o)為濃度’ v(〇)為介面處之電壓，且& = 田順向電壓大得以致電流通量j > 〇時，可用一些單 ^中之電壓分布假設導出穩態流（steady state fl⑷的 分析方程式。在順向電壓下，整個電荷分布P⑴為x的遞 =數。當施加反向電壓時，ν(χ)〉v〇，電荷濃度為X的 遞減函數。 杇性’維持時間(retenti〇n tin]e)，係指順向 :多電荷載體且在被動(CuS)層（遠離聚合物的) 積更多電荷載體。不㉟，-旦移除電壓後此載 減少’此係包含兩種過程：電荷載體擴散至cus “及在：面處的電荷載體復合（rec⑽binati〇n)。 律（Fick s Law)可描述第1個過程：電荷載 m uS層。可用下式指述電荷載體復合： ?U(I)S +聚合物(II)S +聚合物（7) :持時間為重新分布電荷載體至原始狀態所需的時 二應速率可能是相對大於擴散料。因此，維持時間 大旭只取決於擴散過程。 =此考慮與先前所述公式]i 9有關之例示記憶體單 第]6圖至第21圖。該例示性單元具有參數： 〇Ί1<ί〇 40 1363370 内在電壓Vb = ο. 02伏特、平衡常數Keq = 2 17 χ 1〇·4、

CuS與聚合物在介面處的濃度為：[聚合物扒=[CuS]〇 = 10,立方公分、聚合物厚度d = 5χ1〇-5公分 5微 以及cus厚度dcuS= 5xir公分（0 005微来）。計算6個 典㈣子以亂解說明本發明之—方面的有機記憶體單元之 電氣操作。

第16圖係根據本發明之—方面，其係例示記憶體單元 的電荷載體分布1 602之圖·，成為CuS與有機聚合物 介面距離的函數。該載體濃度16〇2圖示為自介面的距離⑴ 的遞減函數。此圖1 600係假設外部電壓v = 〇以及電流】 =0。基於恆^電場的假設，用公式6導出载體濃度 不過，圖示諸點係與恆定電場的假設無關。 請蒼考第1 7圖，係根據本發明 一。。 一 〆、丨小刀 ir'j 示記憶體單元的電荷載體分布17〇2之圖17〇〇。對於此圖 1 700，以下為參數的設定：順向電壓=0.12伏特且電流 通量J = 0AS—端的電壓大於另一端（有機聚合二 此會驅動電荷載體離開CuS層且導致载體濃度為X之逆捭 函數。即使處於最低濃“⑻，在此财它仍非微小值^ 如，此例的第15圖之數值為3. 32xl〇19/立方公分）。這解 釋了為何施加順向電壓時聚合物為優良導體 ，； ^所㈣公式6具妹定電場模型。諸圖點表示盘 噠場的假設無關。 一' 弟]8圖係根據本發明 的命“哉祕又 刀凹丹栎例示記憶體單^ 的电何戰體分布]802之另一圖漏，係圖示成為CuS與 Q?7夂9 4] 有铋聚合物介面距離的函數 定：反向電壓=〇射，對此圖’^為參數的設 壓，電疒 、t且電流通量J = 〇。隨著反向電 电何载體集中於CuS取a 下降為微小Ί二 來““面且離開介面時就快速 元變二：度，’可說明為何施加反向電麗時記憶體單 定電場楔刑^此外，該標繪圖所用的公式6假設具有怪 1二土。諸圖點表示與此假設無關。 憶體19圖’係根據本發明之-方面’其係示範記 距載體分布l9Q2之另—圖·，係圖示成 =〇 52伏/於此圖测’以下為參數的設定：順向電壓 流通=m:>〇 (…立方公分)。當電 順向電燁驅動：“，何載體仍為χ之遞增函數，因為該 电&馬£動電何載體離開CUS介 重 泊 濃度P“)是在介面處。 ”點疋取低 為二ΓΙ圖'會出例示記憶體單元的介面2〇°2處載體濃度 .」°L V的函數的另一圖2000。對於此圖2〇〇〇，以下 雨π# ( Pj = 10 /立方公分）且假設恆定 ::。此杈型係假設單元内之電場為恆定。因此，電 二X為線性函數。在聚合物的擴散常數很小且有恆定的 :子阻=時可應用此模型。用此模型，導出介面處之載體 ’辰度為：壓的函數。應注意，順向電壓夠大且用電荷載體 而非電何注入於介面來控制電流之後，P〇(V)傾向不變。因 此’ p(0)可重寫成： —ϋ,[聚合4 勿]。+~1(人聚合物〕。)2+聚㈤) =式ίο係表示極限p(〇)為⑽層與聚合層的厚度比 迫之遞增函數。 為姬圖續出例示記憶體單元的介面2102處載體漠度 Α値。电塵V的函數的另一圖2】00。對於此圖2】00，Ρ(0) 位1'向電麼 '電流；（可能大於G或不大於0)、以及階梯 -函數模型（steppotentia"觀-請㈣之函數。

It型係假設可用階梯函數描述該電Η⑴函數。當聚合 物的擴散常數报大時’可應用該模型。因此，單元中之電 ST抗:尤不重要。用此模型，導出介面處之載體濃度為電 t、口 ·，應/主思，第21圖中，當順向電塵夠大之後，P〇(V) —0。當介面處之電荷載體控制該電流通量時，此數值 為ί的絲。有此以G為極限的情形係因為有反應⑴ 所。又疋之力面邊界極限。基本上’電荷載體由介面快速傳 达至另-端可達供給極限。因此，極限p⑷也重寫為： _ = 心[聚合物]。f ((丨把厶偏、Ίυ聚合物]D[a^]n ]l (1)

1 K K J p(0)也為CuS層與聚人界的厘 口 /«3的知度比值之遞增函數。 關於上述之說明，重要的是應注意，t㈣通m 聚合物内時，測得通量係取決於電荷载體漂移（driit)。

在值定電場的假設之下，少+;七讲卿，曲ή L ,，彳田述載體濃度的函數是p(x>當 聚合物決定極限通量時，n. _ nrπ 田 了 ’ Ρ.Ι _ Ρ(〇)成立，因為單元中之最

低；辰度疋介面。此情彡遮衫丁雄, V 月况守致不皮的Ρ(χ)。此意謂擴散在 927S2 43 公式5中對通量的貢獻為〇。在階梯位能的假設之下 2另-函數以描述載料度p(小相較於其 μ叫穷祁對大體上較小的數值。因此，電.士捐旦 J仍取決於Ρ(〇)。另痺，.主音的科B pe 电机通里 另應左心的一點疋關於邊界條件。不像 ::粗，其L應用於介面處之漠度，而非各處。此邊界 件限制了單元内所產生的電荷载體之總量。 ' 4 I A式（A式1至7 )與第18至21圖係描述及模 擬？κ合物記憶體單亓#你田 、 、肢早兀的作用。可用此模型以解釋測得資料 二可用於除了 CuS以外的其他材料。此外，可用該= Γ、!ΓΓ改良維持及反應時間以及如何設計其他的元件，例 如電晶體。此外，可；重田4 4从 了運用该核型以開發出不同的臨界電犀， 用來設定導電位準（例如，設定狀態）、讀取導電位準、土 及/月除導$位準，從而進行寫人或程式化 '讀取、及 之記憶體單元的運算。 予、 以上所述均為本發明之—或更多方面。當然，為了說 月本毛月之目的’不可能描述每一個可想到的組件或方法 之組4，但疋熟習該項技術者都可察覺出本發明之許多進 -步組合與排列是可能的。因此’本發明打算涵蓋落在後 ，所附申。月專利範圍之旨意與範圍内之所有變更、修改與 :，此外，儘官揭示本發明關於數種具體實作中之一種 特殊特性，該特性可與其他具體實作的一個或更多其他特 1生、…成為對任何給定或特定應用系統是適合且有利的。 此外，在用於本文及申請專利範圍中之“包含 (including)—詞的範圍内，希望該詞包含類似於"包括

AA 927¾ 1363370 (comprising)” 的用詞。 產業適用性 本發明的方法及元件適用於半導體記憶體及半導體製 造的領域。 、 【圖式簡單說明〕 以下藉由附圖中之實施例說明本發明。 第1圖為部份晶圓之示意橫截面圖，其係圖示形成於

其上之記億體單元，可根據本發明之一或更多方面形成一 部份之該記憶體單元。 弟2圖為另一個部份晶圓之示意橫截面 形成於其上之記憶體單元，可根據本發明之—或更多方： 形成一部份之該纪憶體單元。 記.二?圖示一陣列之記憶體單元’例如由數個有機 根據本發明之—或更多方面形成數個 邛知之該記憶體單元。 第4圖為根據本發明 — 電層!成之記憶體單元的:意::::了…基板與介 圖類：5 之—個或更多方面，形成與第4 面圖。 J电材料與阻障層的記憶體單元之示意橫截 第 圖類似 苐 圖類似 ^根據本發明之—個或更多方面，形成與第5 ^ 3另—介電層的記憶體單元之示意橫戠面圖。 :為I.艮處本發明之—個或更多方面，形成與第6 包含從暮^> 44 ^ ’ 』兔材6上部形成被動層的記憶體單元之 927幻 45. 1363370 另一示意横截面圖。 第8圖為根攄水菸 圖類似、包含_二一個或更多方面，形成與苐7 第9圖為#攄才&日，讀早 意橫截面圓。 ^根據本發明之—個或 圖類似、包含另一莫兩 少肷/、弟8 另一示音_@ 甩材抖作為上層電極的記憶體單元之 刀 不思松戴面圖。 第10圖為一+立十… 多方面，，心鬼圖，其係根據本發明之一個或更 ::;層:::::個或更多記憶體單一成被動層 晶圓=圏:據本發明之-個或更多方面，圖示網格映射 第12圖係圖解說明根據本發明之一或更多方面在曰 圓片f網格映射位置處所取測量值之標繪圖。 日日 =13圖係說明含有與根據本發明之一或更多方面在 =因片上各個網格映射位置處所取測量值相對應之 表。 、 第14圖為流程圖，其係根攄本發明之一或更多方面 說明製造一個或更多記憶體單元時用於形成被動層於導電 材料上方之方法。 第15圖根據本發明之一或更多方面，圖示内在電場

Cintr】ns】c iieid)在導電促進層與聚合物層間介面 (interface)的效應。 第】6圖為根據本發明之一或更多方面圖解說明例示 記憶體單元之電荷載體分布圖c 927S2 46 1363370 第17圖為另—個根據本發明之—或更多方面圖解說 月例不纪憶體單元之電荷載體分布圓。 苐I 8圖為又一個根據本發明之一 明例示記億體單元之電荷載體分布圖。一 4圖解說 第19圖為再一個根據本發明之一 明例示記億體單元之電荷載體分布圖。#面圖解說 —第20圖為根據本發明之一或更多方/ 不記憶體單元介面處之載體濃度圖。 “月在例 第2〗圖為另—個根據本發一 元介面處之载體二方面圖解說 L主要兀件付唬說明】 100 104 1 08 112 120 202 206 210 214 218 222 226 232 102 106 110 114 200 204 208 212 216 220 224 230 300 有機記憶體單元 介電層 下層電極 第二介電層 上層電極 介電層 下電極 層 有機半導體材料 導電電極 記憶體單元 層 結構 基板 阻障層 被動層 有機層 有機記憶體單元 介電層 阻障層 被動層 介電材料 導電電極 記憶體單元 結構 記憶體早元之障列 47 直行（位元線） 304 橫-列（字元線 直行地址選通脈衝 (CAS) 橫列地址選通脈衝 (RAS) 記憶體單元 402 基板 層 406 溝槽 導電材料 410 阻障層 第二介電層 414 溝槽或介層孔 電漿 418 上部 被動層 422 氣態sf6 射頻激發源 426 有機層 上層電極 1000 系統 室 1004 載物臺 晶圓 1008 導電材料 定位系統 1012 氣體輸送系統 導管 1016 噴嘴 溫度系統 1020 感測器 壓力系統 1024 排氣導管 閥 1028 裝載系統 顯示器 1032 控制系統 電源 1036 激發系統 線圈 1042 射頻激發源 測量系統 1046 光束源+ 光束偵測器 1050 光束 光束 1054 資料儲存所 1363370 1056 處理器 1058 記憶體 1102 吸盤 1104 晶圓 1400 方法 1402、 1404、1 406、1408、 1410' 1412 ' 1414 ' 1416 ' 1418 1420、 1422 、 1424 、 1426 步驟 1600 圖 1602 電射載體分布 1700 圖 1702 電何載體分布 1800 圖 1802 電祷載體分布 1900 圖 1902 電荷載體分布 2000 圖 2002 介面 2100 圖 2102 介面

Claims (1)

1363370 . -一-1 第94110432號專利申請案 月(日修正d 1 100年12$ 6日修正替換頁 十、申請專利範圍： ---」 ' 1 . 一種用於原位表面處理形成記憶體單元的系統，其係 包括： 氣體輸送系統，選擇性提供氟（F )基底氣體至 處理室内；以及 激發系統，電氣性激發該氟基底氣體在該室中成 為電漿而與該表面有相互作用，藉以將該表面由導電 材料轉化為包括具有導電促進性質的導電促進化合 物之被動層。 2. 如申請專利範圍第1項之系統，其中，該氟基底氣體 包括CF4與SF6中之至少一種。 3. 如申請專利範圍第1項之系統，其中，該被動層包含 選自硫化銅（Cu2S ’ CuS )、氧化銅（CuO，Cu20 )、 氧化猛（Mn〇2)及氧化鈦（Ti02)、氧化銦（13〇4)、 硫化銀（Ag2S，AgS )、氧化鐵（Fe304 )中之至少一 種。 4. 如申請專利範圍第1項之系統，其中，該表面為置於 溝槽中的導電材料沈積物之上部的一部份且藉由該 溝槽而暴露於該電漿，該溝槽係形成在一個或多個介 電材料層内’該介電材料散佈於形成該記憶體單元於 其上之晶圓。 5. 如申凊專利範圍第4項之系統，其中，形成於該晶圓 ，基板上的堆疊係包含該記憶體單元，且包含形成於 °亥被動層上方之有機層與形成於該有機層上方之導 電層’該有機層及導電層係形成在該溝槽内。 50 92782(修正版) U63370 ’ 第94110432號專利申請案 100年12月6曰修正替換頁 6. 如申讀專利範圍第5項之系統，該有機層包括以下各 物中之至少一種：聚乙炔（順式或反式）、聚苯乙炔 (順式或反式）、聚二苯乙炔、聚苯胺、聚對苯基乙 烯、塞吩（polythiophene)、聚樸琳（p〇lyp〇rphyrin)、 樸啉大環（porphyrinic macrocycle)、硫醇類衍生的聚 樸琳、聚金屬茂合物（p〇lymetallocene)、聚二茂鐵 (polyferrocene)、聚駄青素（p〇iyphthalocyanine)、聚 乙烯基（polyvinylene)、以及聚苯乙烯（p〇iystirole)。 7. 如申請專利範圍第1項之系統，復包括： 測量系統，監視形成中之該被動層； 控制系統’可操作地耗合至該測量系統、該氣體 輸送系統、以及該激發系統，該控制系統獲得藉由測 量取得之讀數，且因應該讀數而選擇性調整該氣體輸 送糸統與墩發系統中之至少一者，以促進以下之至少 一者.形成該被動層至想要的厚度、以想要速率形成 該被動層、形成該被動層至想要的成分、與形成該被 動層於想要的位置。 8· 一種原位表面處理形成記憶體單元於晶圓上之方 法，包括： 選擇性提供氟（F)基底氣體至處理室内； 激發該氟基底氣體以產生電漿；以及 經由與該電漿有相互作用而將該表面由導電材 料轉換為包含具有導電促進性質的導電促進化合物 之被動層。 9.如申請專利範圍第8項之方法，復包括： 92782(修正版) 51 U63370 _ . 第94110432號專利申請案 100年12月6曰修正替換頁 測量形成中之該被動層的厚度、形成速率、成分 . 及位置中之至少一者；以及 . 因應以下測量值中之至少一者而作選擇性控 制.該室内之壓力、該室内之溫度、該室内之氣體濃 度、氣體流入該室的速率、氣體分布至該室的體積、 以及S亥室中所提供之激發。 10.如申請專利範圍第8項之方法，其中，該被動層包括 選自硫化鋼（Cu2S，CuS )、氧化銅（Cu0，Cu2〇 )、 氧化錳（Μη02)、氧化鈦（Ti〇2)、氧化銦（l3〇4)、 硫化銀（AgsS，AgS)、以及氧化鐵（Fe3〇4)中之至少 一者，該方法復包含： 形成該被動層以具有以下至少一者：約2.〇至 2.21的折射率、約5.7 xl〇-2歐姆/公分的電阻率、在 600至700奈米之間有約6〇%透射率的透明度、以及 在約200至600奈米之間的厚度。 92782(修正版) 52