KR100891227B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100891227B1
KR100891227B1 KR1020070107650A KR20070107650A KR100891227B1 KR 100891227 B1 KR100891227 B1 KR 100891227B1 KR 1020070107650 A KR1020070107650 A KR 1020070107650A KR 20070107650 A KR20070107650 A KR 20070107650A KR 100891227 B1 KR100891227 B1 KR 100891227B1
Authority
KR
South Korea
Prior art keywords
gate poly
semiconductor substrate
manufacturing
polymer
semiconductor device
Prior art date
Application number
KR1020070107650A
Other languages
English (en)
Inventor
곽성호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070107650A priority Critical patent/KR100891227B1/ko
Application granted granted Critical
Publication of KR100891227B1 publication Critical patent/KR100891227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 반도체 기판 상에 STI와 식각으로 게이트 폴리를 형성하는 단계와, 게이트 폴리의 식각 후 잔존하는 감광막 잔류 상에 폴리머를 생성시키는 단계와, 반도체 기판 상에 N-임프란트용 감광막을 도포하는 단계와, N-임프란트를 통하여 상기 반도체 기판 상에 포토 다이오드를 생성하는 단계를 포함한다. 따라서 본 발명에 의하면 게이트 폴리의 형성 후, 동일 장비에서 폴리머 생성 레시피(recipe)만을 추가하는 공정을 통해서 게이트 하부 채널링을 방지할 수 있으며, 더욱이 감광막의 변경과 실릴화를 위한 추가 공정이 필요하지 않기 때문에 공정 비용의 절감 효과를 가져올 수 있다.
반도체 기판, 게이트 폴리, 채널링, 실릴화

Description

반도체 소자의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 폴리머 생성을 이용하여 게이트 하부의 채널링을 방지할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 공정에서 소자의 소형화와 고집적화 기술은 비용, 시간, 에너지를 감소시킬뿐 아니라 반도체 소자의 새로운 기능을 향상시키기 위해서 필요하다. 이러한 고집적화를 위해서는 트랜지스터 소자의 게이트 산화막 두께 및 채널 깊이들을 얇고 짧게 하는 작업 등을 포함하는 스케일 다운(scale down)이 필수적으로 수반되고 있다. 반도체 소자의 채널 길이가 짧아지면서 펀치스로우(punch through) 특성 개선 및 쇼트 채널 효과 최소를 위한 다양한 방법들이 제시되고 있으며, 그 중 대표적인 방법으로는 할로 임프란트와 깊은 채널 임프란트에 의한 펀치스로우 스톱퍼(PTS)를 적용시키는 방법이 있다.
이에, 이미지 센서 제조 공정에서 포토다이오드(photo diode) 지역에 대한 깊은 N-임프란트를 위한 종래의 마스크 공정은 도 1에 도시된 것과 같다.
반도체 기판(10)에 STI(Shallow Trench Isolation:12)와 식각으로 게이트 폴 리(gate poly:14)를 형성한다. 그리고 게이트 폴리(14)의 상측으로 게이트 폴리(14)를 형성하기 위하여 형성된 잔류 감광막(16)이 UV광에 의해 레지스트 내부의 폴리머 성분이 가교결합을 함으로써 임프란트에 대한 블로킹 역할을 하게 된다. 그리고 UV 큐어링 후, 포토 다이오드(18)의 형성을 위한 깊은 N-임프란트를 위한 마스크(20)를 형성한다.
그런데, 위와 같은 종래의 마스크 공정에서 마스크(20)와 게이트 폴리(14)를 정확하게 정렬시키기가 현실적으로 일치시키기가 어렵기 때문에 어느 정도 어긋나게 배열될 수 밖에 없으며, 이 경우 UV 큐어링된 잔류 감광막( 16)은 경화도가 약해져서 깊은 N과 같은 높은 도즈의 임프란트에 대하여 블로킹을 수행하지 못하고, 이로 인하여 게이트 폴리(14)의 하측 A부분으로 깊은 N-임프란트 채널링이 발생할 수 있다.
이러한 문제를 해결하기 위하여 종래에 기 출원된 "반도체 소자의 제조방법"이라는 발명의 명칭으로 특허 출원된 10-2004-0117087호에 기술되어 있다.
위의 종래 특허는 포토레지스트의 실릴화(silylation)를 통하여 N-임프란트 채널링을 방지하고자 하는 것이다. 하지만, 이는 감광막의 변경과 실릴화를 위한 추가 공정이 필요하여 공정 비용이 증대되는 문제점이 있었다.
따라서 본 발명은, 감광막의 변경과 실릴화를 위한 추가 공정이 필요하여 공정 비용의 증대를 가져오는 종래 기술의 문제점을 해결하기 위하여 게이트 폴리의 형성 후, 동일 장비에서 폴리머 생성 레시피(recipe)만을 추가하는 공정을 통해서 게이트 하부 채널링을 방지할 수 있는 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 STI와 식각으로 게이트 폴리를 형성하는 단계와, 게이트 폴리의 식각 후 잔존하는 감광막 잔류 상에 폴리머를 생성시키는 단계와, 반도체 기판 상에 N-임프란트용 감광막을 도포하는 단계와, N-임프란트를 통하여 상기 반도체 기판 상에 포토 다이오드를 생성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
여기소 폴리머는, 게이트 폴리를 식각하는 동일 챔버에서 불소계열의 가스의 플라즈마를 통한 레시피의 추가로 생성되며, 생성 공정 조건은, 압력 20∼40mTorr에 가스 18sccm C5F8, 5sccm CH2F2, 70sccm Ar, 3SCCM O2의 조건에서 진행되는 반도체 소자의 제조 방법을 제공한다.
이상 설명한 바와 같이 본 발명의 반도체 소자의 제조 방법에 따르면, 게이트 폴리의 형성 후, 동일 장비에서 폴리머 생성 레시피(recipe)만을 추가하는 공정을 통해서 게이트 하부 채널링을 방지할 수 있으며, 더욱이 감광막의 변경과 실릴화를 위한 추가 공정이 필요하지 않기 때문에 공정 비용의 절감 효과를 가져올 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러 므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조방법에 따른 단면도이다.
본 발명에 따른 반도체 소자는 반도체 기판 상에 STI와 식각으로 게이트 폴리를 형성하는 단계와, 게이트 폴리의 식각 후 잔존하는 감광막 잔류 상에 폴리머를 생성시키는 단계와, 반도체 기판 상에 N-임프란트용 감광막을 도포하는 단계와, N-임프란트를 통하여 상기 반도체 기판 상에 포토 다이오드를 생성하는 단계를 포함한다.
여기서 각 단계에 따라 자세히 설명하면, 도 2a에 도시된 것과 같이, 반도체 기판(100)상에 STI(102)와 식각을 통하여 게이트 폴리(gate poly:104)를 형성한다.
그리고 게이트 폴리(104)의 상측으로 게이트 폴리(104)를 형성하기 위하여 형성된 잔류 감광막(106)에 폴리머를 생성한다. 폴리머(108)의 생성은 게이트 폴리(104)를 식각하는 동일 챔버에서 CH2F2 또는 C4F8/C5F8 등의 카본을 함유한 불소계열의 가스의 플라즈마를 통한 레시피의 추가로 생성된다.
이때, 폴리머(108)의 생성 조건은, 압력 20∼40mTorr에 가스 17∼19sccm C5F8, 4∼6sccm CH2F2, 60∼80sccm Ar, 2∼4sccm O2의 조건에서 진행되는 것이 바람직하나. 반드시 여기에 한정되지는 않는다.
그리고 반도체 기판(100) 상에 N-임프란트용 감광막(110)을 도포하고, N-임 프란트를 통하여 반도체 기판(100) 상에 포토 다이오드(112)를 생성하게 된다.
그러므로 본 발명에서의 반도체 소자는, 게이트 폴리(104)상에 형성된 잔류 감광막(106)에 잔류 감광막(106)의 경화도를 감소시키는 UV 큐어링을 하지 않고 게이트 폴리(104)를 식각하는 동일 챔버에서 불소계열의 가스의 플라즈마를 통한 레시피의 추가로 폴리머를 생성시킴으로써, 감광막(110)과 게이트 폴리(104)를 정확하게 정렬되지 않고 어느 정도 어긋나게 배열되어 감광막(110)이 깊은 N과 같은 높은 도즈의 임프란트에 대하여 블로킹을 수행하지 못하여도 잔류 감광막(106)에 형성된 폴리머(108)를 통하여 블로킹이 이루어져서 게이트 폴리(104)의 하측으로 깊은 N-임프란트 채널링이 발생하는 것을 방지할 수 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 소자의 제조 방법은 하나의 바람직한 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 종래 반도체 소자의 제조방법에 따른 단면도이고,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조방법에 따른 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : STI
104 : 게이트 폴리 106 : 잔류 감광막
108 : 폴리머 110 : 감광막
112 : 포토 다이오드

Claims (3)

  1. 반도체 기판 상에 STI와 식각으로 게이트 폴리를 형성하는 단계와,
    상기 게이트 폴리의 식각 후 잔존하는 감광막 잔류 상에 폴리머를 생성시키는 단계와,
    상기 반도체 기판 상에 N-임프란트용 감광막을 도포하는 단계와,
    상기 N-임프란트를 통하여 상기 반도체 기판 상에 포토 다이오드를 생성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 폴리머는, 게이트 폴리를 식각하는 동일 챔버에서 불소계열 가스의 플라즈마를 통한 레시피의 추가로 생성되는 반도체 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 폴리머의 생성은,
    압력 20∼40mTorr에 가스 17∼19sccm C5F8, 4∼6sccm CH2F2, 60∼80sccm Ar, 2∼4sccm O2의 조건에서 진행되는 반도체 소자의 제조 방법.
KR1020070107650A 2007-10-25 2007-10-25 반도체 소자의 제조 방법 KR100891227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070107650A KR100891227B1 (ko) 2007-10-25 2007-10-25 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070107650A KR100891227B1 (ko) 2007-10-25 2007-10-25 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100891227B1 true KR100891227B1 (ko) 2009-04-01

Family

ID=40757131

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070107650A KR100891227B1 (ko) 2007-10-25 2007-10-25 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100891227B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057645A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20050031295A (ko) * 2003-09-29 2005-04-06 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 웨이퍼를 이용한 고전압 씨모스소자 및 그 제조방법
WO2005104187A1 (en) 2004-04-02 2005-11-03 Advanced Micro Devices, Inc. In-situ surface treatment for memory cell formation
KR20050117556A (ko) * 2003-03-12 2005-12-14 마이크론 테크놀로지, 인크 트렌치 아이솔레이션을 위한 경사 이온주입

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040057645A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20050117556A (ko) * 2003-03-12 2005-12-14 마이크론 테크놀로지, 인크 트렌치 아이솔레이션을 위한 경사 이온주입
KR20050031295A (ko) * 2003-09-29 2005-04-06 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 웨이퍼를 이용한 고전압 씨모스소자 및 그 제조방법
WO2005104187A1 (en) 2004-04-02 2005-11-03 Advanced Micro Devices, Inc. In-situ surface treatment for memory cell formation

Similar Documents

Publication Publication Date Title
JP2006261307A (ja) パターン形成方法
TW200746293A (en) Plasma etching method
CN100550297C (zh) 在半导体器件中制造图案的方法
KR100898590B1 (ko) 반도체 소자 제조 방법
TWI388006B (zh) 基材之蝕刻方法
US8093152B2 (en) Trench forming method
KR20110013568A (ko) 반도체 장치의 미세 패턴 형성방법
KR100891227B1 (ko) 반도체 소자의 제조 방법
US20100317195A1 (en) Method for fabricating an aperture
KR20060104397A (ko) 반도체 소자의 패턴 형성 방법
US20130323917A1 (en) Self-aligned patterning for deep implantation in a semiconductor structure
KR20090025425A (ko) 반도체 소자의 제조방법
KR20090066406A (ko) 반도체 소자의 소자 분리막 제조 방법
KR20090036847A (ko) 반도체 소자의 소자분리막 형성 방법
US20130109186A1 (en) Method of forming semiconductor devices using smt
KR20090045754A (ko) 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법
JP2008166704A (ja) 高電圧シーモス素子及びその製造方法
KR100835435B1 (ko) 반도체 소자의 패시베이션 형성방법
KR100875661B1 (ko) 반도체 소자 제조 방법
KR101070305B1 (ko) 수직 채널 반도체 소자의 제조방법
KR100974421B1 (ko) 반도체 소자의 디자인 룰 개선방법
KR100702804B1 (ko) 반도체 소자의 제조 방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20050104828A (ko) 반도체 소자의 게이트 형성방법
KR100713324B1 (ko) 반도체 소자의 모스전계효과 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee