CN100428519C - 制造记忆胞元之方法、记忆胞元及记忆胞元装置 - Google Patents

制造记忆胞元之方法、记忆胞元及记忆胞元装置 Download PDF

Info

Publication number
CN100428519C
CN100428519C CNB2003801050690A CN200380105069A CN100428519C CN 100428519 C CN100428519 C CN 100428519C CN B2003801050690 A CNB2003801050690 A CN B2003801050690A CN 200380105069 A CN200380105069 A CN 200380105069A CN 100428519 C CN100428519 C CN 100428519C
Authority
CN
China
Prior art keywords
conductivity
memory cell
zone
conductivity zone
described methods
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801050690A
Other languages
English (en)
Other versions
CN1720625A (zh
Inventor
F·霍夫曼恩
F·克罗伊普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1720625A publication Critical patent/CN1720625A/zh
Application granted granted Critical
Publication of CN100428519C publication Critical patent/CN100428519C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0011RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/15Current-voltage curve
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/77Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明是关于一种记忆胞元的制造方法、一种记忆胞元与一种记忆胞元装置。根据本发明之记忆胞元制造方法,于一基板中及/或上形成一第一电传导区域,亦于距离该第一电传导区域一预定距离处形成一第二电传导区域,以使该第一与该第二电传导区域间形成一凹穴。该第一与该第二电传导区域皆配置为当施加一第一电压至该等电传导区域时,可自该等电传导区域至少其中之一形成一结构,该结构至少部分桥接该等电传导区域间的距离;当施加一第二电压至该等传导区域时,至少部分桥接该等电传导区域间距离的结构之材料则会回缩。

Description

制造记忆胞元之方法、记忆胞元及记忆胞元装置
本发明是关于一种用于制造记忆胞元的方法、亦关于一种记忆胞元与一种记忆胞元装置。
有鉴于计算机技术的快速发展,一直持续需要一种密度更高且更便宜的储存媒体。
从习知技艺中可知,在DRAM(Dynamic Random Access Memory,动态随机存取内存)记忆胞元中,是将信息编码为电容器的电荷状态。DRAM的缺点则在于其尺寸性不足,且DRAM内存需要重复地更新,而产生关于电力平衡方面的问题;此外,当电力供应中断时,DRAM中所储存的信息亦将自DRAM逸失。
在SRAM(Static Random Access Memory,静态随机存取内存)记忆胞元的例子中,是利用多个共同连接的晶体管来储存信息。SRAM的缺点在于其尺寸性不足,且当电力供应中断时,SRAM中所储存的信息亦将自SRAM逸失。
从习知技艺中亦可得知MRAM(Magnetic Random Access Memory,磁性随机存取内存)记忆胞元,因MRAM内存的导电性是与其磁化区域的磁化状态有关,而在此一记忆胞元中即以磁化区域磁化状态的方式来清楚储存信息。然而,在继续减少MRAM的尺寸时,便会因超顺磁性现象而产生问题;所谓超顺磁性限制是指MRAM内存仅具有尺寸性不足的问题,且在两记忆状态间仅能测量到一微小讯号;此外,更有读取MRAM记忆胞元的困难,且需要复杂的二极管来执行正常读取。
FeRAM(Ferroelectric Random Access Memory,铁电随机存取内存)记忆胞元则是DRAM记忆胞元的改良类型,其中FeRAM是利用电容器介电质来作为铁电层,FeRAM的缺点同样在于其尺寸性不足,且其制造的复杂度相当高。
在习知技艺中尚有多种记忆胞元,例如EEPROM(ElectricallyErasable and Programmable Read Only Memory,电可擦除可编程只读存储器)与NROM(Nitride Read Only Memory,氮化只读存储器),这两种记忆胞元的尺寸性亦同样不足,且需要高读取与编程电压。
大部分的习知记忆胞元的基础皆在于将电子引入一记忆区域中,然而,由于电子具有中和电荷的趋势而容易流出该记忆区域,此即表示资料会因而逸失;因此,该等记忆胞元皆难以实现足够长的资料持留时间(retention time)。
[1]说明了以穿隧显微镜(扫描穿隧显微镜,“Scanning TunnelingMicroscope”,STN)所进行的实验,利用STN将一硫化银探针带入数奈米厚的铂基板内,并在该硫化银探针与该铂基板间施加一个合适的电压,以于该硫化银探针与该铂基板之间形成一个量子点接触。
图1A与图1B说明了这个实验。
如图1所示的第一实验装置100包含一铂基板101,其利用穿隧显微镜而配置在离一硫化银探针102约数奈米远处;如该第一实验装置100所示,在铂基板101与硫化银探针102间施加一第一电压103,使该铂基板101相对于该硫化银探针102而被充以负电,而使银原子留在硫化银探针102的尖端,形成一个银量子点接触104,由图1A同样可知在此过程中所发生的电化学反应。由硫化银探针102的原子银材料经离子化后形成带正性电荷的银离子(相对于该第一电压103),而在该铂基板101与该硫化银探针102间之量子穿隧接触上的带正性电荷的银离子会因形成银组件而减少,这使得铂基板101与硫化银探针102间的穿隧阻障(tunnel barrier)产生桥接(bridged)。
图1B所示的第二实验装置110及其相关的文字说明则解释了在铂基板101与硫化银探针102间施加一个与该第一电压103极性相反的第二电压111时所发生的情形。在此一操作状态中,量子点接触104的银原子会离子化而形成带正性电荷的银离子,这代表量子点接触104又回缩且在铂基板101与硫化银探针102间不再有任何电性接触;在用于产生第二电压111之电压源负极处的硫化银探针102之银离子会因形成银原子而减少。
为桥接铂基板101与硫化银探针102而形程的量子点接触104改变了含有铂基板101与硫化银探针102的装置之电阻,如图2所示。
在图2所示的图200中,其横坐标201标示了铂基板101与硫化银探针102间所施加的电压,而其纵坐标202则标示了未反应之电阻大小的对数值。在对应于第一实验装置100的情形中,电传导接触是出现在该铂基板101与该硫化银探针102间,这代表包含该铂基板101与该硫化银探针102的装置具有较低的未反应电阻;而在对应于第二实验装置110的情形中,该量子点接触104已经回缩,即代表该铂基板101已与该硫化银探针102去耦合(decoupled),而包含该铂基板101与该硫化银探针102的装置便具有较高的未反应电阻,在此情形中,仅有少量的穿隧电流可以在该铂基板101与该硫化银探针102之间流动。
[2]揭露了可使用脂肪族与芳香族自组装(self-assembled)单层来作为欲彼此配置于数奈米处的两个组件之间的有机介电质。
[3]揭露了一种用于DRAM记忆胞元的垂直晶体管。
[4]至[10]揭露了将一硫硒碲玻璃(Chalcogenide)配置在内存的第一电极与第二电极间,在该两电极间所施加的电压可使树突(dendrite)经由该硫硒碲玻璃成长或回复。
然而,[4]至[10]中所揭露的记忆胞元的缺点在于,只有在使用大体积材料时,该等记忆胞元才具有足够高的开/关比(on/off ratio);此外,经由该硫硒碲玻璃而成长树突代表该等记忆胞元无法达成足够快的读取时间与写入时间。
[11]揭露了一种微电子可编程装置与一种用于形成与编程该装置的方法。
[12]揭露了电化学电流源,特别是铅蓄电池(lead storagebattery)。
本发明基于上述问题,提出一种用于制造记忆胞元的方法、一种记忆胞元与一种记忆胞元装置,其相较于习知者而言,具有更佳的记忆胞元性质。
此问题可藉由具有权利要求独立项所述特征的一种用于制造记忆胞元的方法、一种记忆胞元与一种记忆胞元装置而获得解决。
用于制造一记忆胞元的方法包含了在一基板中或在一基板上形成一第一电传导区域;此外,在离该第一电传导区域一预定距离处形成一第二电传导区域,使该第一电传导区域与该第二电传导区域间形成一凹穴。该第一与该第二电传导区域的建立方式使得在对该等电传导区域施加一第一电压时,可形成一结构,其至少部分桥接该等电传导区域间之距离,其中该结构是由该等电传导区域至少其中之一的材料所形成;此外,该第一与该第二电传导区域的建立方式亦使得在对该等电传导区域施加一第二电压时,可使至少部分桥接该等电传导区域间距离的一结构之材料回缩。
本发明之记忆胞元具有一基板以及形成在该基板中或该基板上的一第一电传导区域;此外,该记忆胞元含有一第二电传导区域,其配置在离该第一电传导区域一预定距离处,而使得该第一电传导区域与该第二电传导区域间形成一凹穴。该第一与该第二电传导区域的建立方式使得在对该等电传导区域施加一第一电压时,可形成一结构,其至少部分桥接该等电传导区域间之距离,其中该结构是由该等电传导区域至少其中之一的材料所形成;而该第一与该第二电传导区域的建立亦使得在对该等电传导区域施加一第二电压时,可使至少部分桥接该等电传导区域间距离的一结构之材料回缩。
此外,本发明提供了一种记忆胞元装置,其具有多个如前所述特征的记忆胞元。
由本发明可知的一项基本观念是所提供的记忆胞元是藉由相邻的两电传导区域具有一高电阻结构(例如具有逻辑值“1”的信息)或具有一低电阻结构(例如具有逻辑值“0”的信息)而储存信息,该记忆胞元可在此两状态之间进行可逆性切换。若该等电传导区域是藉由预定凹穴而配置在距离彼此的预定穿隧间隙处,则仅有少数穿隧电流可以在该两电传导区域之间流动,且即因而假设该记忆胞元具有一未反应电阻高值;然而,若该两电传导区域之间形成了一个桥接该等电传导区域的结构,则该装置便具有一个明显较低的电阻。
根据本发明,可于该等电传导区域间形成桥接结构或将其回复为已形成的凹穴,桥接结构的形成或回复可由一个较[4]至[10]所述的记忆胞元更高的速率或更低的电读取/写入电压达成(在[4]至[10]所述的记忆胞元中尚需经由一固态层而成长一树突);因此本发明可实现较短的读取与写入时间。
与习知技艺中的记忆胞元(例如DRAMs、SRAMs、FeRAMs、EEPROMs与NROMs等)不同的是,本发明的记忆胞元并非以轻微挥发性的电荷载子为储存之基础,而是以形成或回复一固态结构以桥接该等电传导区域间的凹穴,其明显更接近于奈米尺度(nanometer scale),因此记忆信息即可更安全地储存于本发明的记忆胞元中,且产生较高的资料持留时间(retention time)。
此外,由于记忆胞元整合度不断地提升,以电荷载子形式储存记忆信息的记忆胞元将会面临到基本的物理问题。举例而言,长程之库伦力交互作用(Coulomb interaction)表示邻近记忆胞元的电荷载子会以不希望的形式而产生交互作用,这代表记忆信息会以不希望的形式逸失或操作;相较之下,本发明的记忆胞元是一种可尺寸化之记忆胞元,由于其原理并非储存电荷载子,因而可避免上述之不希望的交互作用。
由于在该两电传导区域之间的凹穴(cavity)可以降低至埃(angstrom,
Figure C20038010506900081
)的范围甚至更低(可明显形成一量子点接触),因此本发明之记忆胞元可实现每平方英60兆位(terabits)的储存密度,且其装置平面结构更为简单;若将本发明之记忆胞元以所选择的膜层架构而彼此堆栈为三维结构,即可将储存密度提升至pentabit的范围或甚至更高。
本发明之记忆胞元亦具有读取与写入时间短的优点,其可被多次写入,且为非挥发性并可于低功率与低电压需求下操作,因此,对本发明之记忆胞元而言,约100mV的电压供应即相当足够。
使用真空凹穴(或仅以气体充填之凹穴)可使该记忆胞元两操作状态(成长桥接结构/回复桥接结构)中的未反应电阻值产生特别高的开/关比(on/off ratio);利用穿隧接触则可使所储存的信息具有指数性质且因而具有相当高层级的可靠度。
本发明的核心构想在于,在两电极区域间所产生的凹穴不具固体或液体填充材料(除了在该凹穴中可能残余的气体外),其穿隧间隙(较佳为1奈米之范围内)可以改变成一量子点接触,即完全桥接该凹穴(例如利用在一固态电解质中的移动离子)。
各形成一记忆胞元之多种穿隧接触可用以建构一记忆胞元装置(类似于MRAM的形式);举例而言,可采用MRAM的读取原理来读取所储存的信息。在一记忆胞元装置中的记忆胞元下方具有一选择晶体管(selection transistor)或其它可藉由字符线与位线激活、进而以一特定记忆胞元为读取标的的选择组件。举例而言,在两个彼此成直角配置之互连间的交叉区域中可产生如图1A与图1B所述的固态反应。
因此对于两电极而言,其中一电极可由例如硫化银(Ag2S)所制成,而另一电极则由铂或金制成,且两电极间彼此的距离约为0.5~5奈米,因此该两电极可经由无材料(真空)穿隧阻障(tunnel barrier)而彼此产生交互作用。若对铂电极施加一个相对于硫化银电极之负电位,则电子即可穿隧经过该穿隧间隙,并中和硫化银电集中的银离子而形成银组件,接着银便沉积在硫化银电极的表面而形成一或多个量子点接触;若施加一反向电压,则银会离子化并游移回硫化银电极,这表示又再次回到高未反应电阻的操作状态。
因此,本发明的重要构想在于可以重复形成两电传导区域(例如两电极)间的可调整穿隧间隙。
本发明的较佳发展实施例可见于权利要求附属项中。
在记忆胞元的制造方法中,该第一与该第二电传导区域之间的预定距离是经由在该第一电传导区域上形成一预定厚度的辅助结构并于该第二电传导区域形成后移除该辅助结构而产生,因此可使用具有一预定厚度的辅助结构或牺牲结构来保证并精确设定后续所欲制造的凹穴;换言之,该辅助结构是作为该等电传导区域之间的间隙。
较佳为,所使用的该辅助结构是一自组装单层,例如如[2]中所示。举例而言,自组装单层可为一有机分子,其包含一可调整长度之碳链以及与其链接之一硫离子;举例而言,若使用特别有益于化学耦合之金/硫耦合,则该自组装单层中的硫离子便可耦合至该等电传导区域其中之一,这表示该两个电传导区域彼此之间的距离可达奈米范围;特别是,由于碳链长度可以任意调整为更多或更少,因此可以利用自组装单层而使所定义的两电传导区域间的距离达到埃(Angstrom)的范围或甚至更低。在该第二电传导区域已形成于该自组装单层上之后,即可利用选择性蚀刻方式来移除该自组装单层,而形成凹穴;所使用的自组装单层(SAMs,self-assembled monolayers)亦称为自组织化单层(self-organizing monolayers),其使两电传导区域之间的距离可预定为100pm或少于100pm的高精确度,并具有高度的重复形成能力。
另一种可替代自组装单层的方式为利用原子层沉积方法(ALDmethod)来形成该辅助结构或该牺牲结构,此方法可将沉积膜层的厚度调整到原子层的精确度,亦即可达数埃范围的精确度。
此外,亦可利用分子束磊晶方式(MBE method)来形成该辅助结构。
两电传导区域之间的预定距离较佳为0.5~5奈米,且更佳为0.6~2奈米,这样的距离可以更快速的形成或回复一桥接结构,这表示可达成更快的编程与清除时间。
本发明可使该第一电传导区域形成为一第一互连,而该第二电传导区域则形成为一第二互连,该等互连可以配置为互呈直角而延伸;一第一与一第二互连的交叉区域明显由该穿隧接触隔离,而形成本发明之记忆胞元。
以下将更详细说明本发明之记忆胞元,本发明之用于制造一记忆胞元的方法的细节亦适用于该记忆胞元,且反之亦然。
在本发明之记忆胞元中,该基板可为一半导体基板,较佳为一硅基板,例如硅晶圆或是硅芯片。
该第一或该第二电传导区域(特别是可成长出一桥接结构至另一电传导区域的电传导区域)可包含一固态电解质、一含有金属离子的玻璃、一含有金属离子的半导体、或一硫硒碲玻璃(chalcogenide)。硫硒碲玻璃是一种含有组件周期表中第六族组件中其中一组件(特别是硫、硒及/或碲)的材料;较佳为,该第一或该第二电传导区域包含了一硫硒碲玻璃材料与一金属材料,该硫硒碲玻璃材料可选自由砷、锗、硒、碲、铋、镍、硫、钋与锌所组成的族群,该金属材料则选自组件周期表中第一族与第二族的组件,其中以银、铜或锌为较佳者。
举例而言,该第一或该第二电传导区域可包含硫化银、或是硫化砷、硫化锗或硒化锗。
该第一或该第二电传导区域(特别是可成长出一桥接结构至另一电传导区域的电传导区域)包含金属材料,例如银、金、铝及/或铂。
具有特别优势的材料组合是该等电传导区域其中之一由金材料、银材料或铜材料所形成,而所使用的该辅助结构则由具有硫终端基团的自组装单层所形成;在此例中,可使用有益的金/硫耦合化学,其与银和铜亦利用相似的形式作用。
在下文中将对含有本发明之记忆胞元的记忆胞元装置加以详细说明,该记忆胞元的细节亦同样适用于含有该等记忆胞元的记忆胞元装置。
该等记忆胞元亦可配置为矩阵形式;举例而言,第一互连可以制造为沿一第一方向之第一电传导区域,而该第二互连则制造为沿第二方向之第二电传导区域;若该等第一与该等第二互连彼此间的距离与一穿隧间隙对应,则该等第一互连其中之一与该等第二互连其中之一之间的交叉区域便含有一个根据本发明之记忆胞元。
对于该记忆胞元装置中的至少某些记忆胞元而言,在该基板中及/或该基板上具有用于选择一记忆胞元的选择组件,该等选择组件较佳为场效晶体管,且更佳为垂直场效晶体管。该等选择组件可作为开关组件,这表示可以藉由对一场效晶体管闸极区域施加一电压的方式,来侦测流经所选择之记忆胞元的电流量,并因此而读取储存于其中的信息内容。
以下将藉由图式来详细说明本发明的示范实施例,其中
图1A与图1B说明了根据习知技艺之实验装置;
图2说明如图1所示的实验装置的电压/电阻特性;
图3A至图3D说明在根据本发明较佳实施例之记忆胞元制造方法中不同时间所形成的层序列;
图4说明根据本发明较佳实施例之记忆胞元装置;
图5说明根据本发明较佳实施例之记忆胞元;以及
图6说明根据本发明另一较佳实施例之记忆胞元。
下文将参考图3A至图3D说明根据本发明较佳实施例之记忆胞元制造方法。
为了获得如图3A所示的层序列300,一硅氧化物层302(在此实施例中约为100nm)系沉积在一硅基板301上,在该硅基板301中可先行形成评估或切换组件(例如放大器、选择晶体管...等);在该硅氧化物层302上沉积一光阻层303,利用光微影方式或干式蚀刻方式而于该硅氧化物层302或该光阻层303中形成一沟渠305;在蚀刻之后,并不将光阻层303的材料烧失(incinerated),而是利用缓冲之氢氟酸(HF)而进行湿式蚀刻步骤,而获得稍微蚀刻不足的光阻层。其次,利用一方向性气相沉积或溅镀方式在该沟渠305(图中未示)中沉积约10nm厚的钛层;接着沉积一金材料至一预定厚度,使该硅氧化物层302中的沟渠305刚好被填满,亦可将金材料304沉积在该光阻303的表面。
为获得如图3B所示的层序列310,利用一发射方式(liftoffmethod)来移除光阻303之材料以及与光阻303上的金材料304共有之材料,而于该沟渠305中残留一金电极311;对此一方式所获得的层序列执行H2或O2电浆处理。接着,在该金电极311上配置一具有一预定厚度(亦即分子长度)之SAM(自组装单层)层312,该SAM层312包含具有碳链的分子,且该碳链的一终端部分具有含硫基团,此一含硫基团能够以预定形式对接在该金电极311的金材料上,使得该SAM层312可以具有良好物理位置,如图3B所示。藉由对该SAM层312中分子长度之选择,即可精确设定后续欲制造的穿隧凹穴的厚度;在沉积了该SAM层312后,以约10nm厚的硫化锗层覆盖所得的层序列,并接着溅镀一层约1nm至5nm厚的银层;对所得的层序列进行UV辐照,其可将银离子驱动至硫化锗层中;然后再次在所得的层序列上溅镀金、银或铂,以增加其电传导性或顶层的强度。另外,亦可选择气相沉积并强化另一层约10nm厚的硫化银层,其可于该SAM层312上形成硫硒碲玻璃电极313。
下文将说明如何获得如图3C所示的层序列320,首先需注意到图3A、图3B与图3D所示的截面与图3C所示的截面并不相同,图3C所说明的是图3B中沿截线I-I’所示截面的层序列310之发展。
为获得如图3C所示的层序列320,将该硫硒碲玻璃电极313图样化以形成一互连,其可利用阻罩(resist mask,图中未示)以及后续的干式蚀刻步骤而完成;藉其暴露该SAM层312,接着利用溶剂以及随后续之氢电浆处理而提升的温度来移除该SAM层312,以形成无材料之穿隧接触或凹穴321。
该层序列320即为根据本发明一较佳实施例之记忆胞元。
图3D是从与图3A及图3B对应之一截面来说明图3C中的记忆胞元。
必须说明的是,可以利用电浆方式来将所产生的硅氧化物覆盖在图3C与图3D所示的记忆胞元上,且可利用例如CMP(化学机械光)方式来将所得的装置平面化,而于所形成的该记忆胞元或该记忆胞元装置上形成另一记忆胞元之膜层,以产生大尺寸的3D整合结构。
下文中关于图3D的说明则解释了该记忆胞元所储存的功能性。
首先说明如何将资料编程入该记忆胞元中。当施加一正电位至该硫硒碲玻璃电极313并施加一负电位至该金电极311时,则从该硫硒碲玻璃电极313将成长出一银桥接结构,并桥接该金电极311与该硫硒碲玻璃电极313间的凹穴321(数奈米厚);若在此时针对该等电极311、313间的读取电压测量电流值,则因该桥接结构桥接了该凹穴321而形成一低电阻组态之故,所测量得的电流值为一高值。若于该等电极311、313间所施加的电压方向与先前所施加者相反,即施加正电位至该金电极311,则树突(dendrite)或该桥接结构将为回缩,使得该凹穴321形成电极311、313间的穿隧间隙,此时施加读取电压所得的电流量将比形成桥接结构时为低。
举例而言,可将操作状态“高未反应电阻”或“低未反应电阻”识别为逻辑值“1”与“0”(反之亦然),因此即可将记忆信息清楚地编码在一记忆胞元各别之未反应电阻值中。
下文中关于图4的叙述则说明了根据本发明一较佳实施例之记忆胞元装置400。
该记忆胞元装置400是由多个延伸于第一方向的金位线401以及与其呈直角的多个硫硒碲玻璃字符线(含硫化银)402所形成;一金位线401与一硫硒碲玻璃字符线402间的每一交叉区域则包含一凹穴(未示于图4中),其与相关之金位线401以及相关之硫硒碲玻璃字符线402的邻近区域共同形成本发明之记忆胞元。该等金位线401与该等硫硒碲玻璃字符线402间之交叉区域的该等凹穴是藉由移除之前所涂覆的SAM(自组装单层)层而依序形成。
下文中关于图5的叙述则说明了根据本发明一较佳实施例之记忆胞元500。
如图5所示的记忆胞元500具有一第一电极501与一第二电极502,在该等电极501、502间则形成一凹穴503;该第一与该第二电极501、502是设定为可使得在对该等电极501、502施加一第一电压时,可形成一个可桥接该凹穴503之结构,该结构是由该等电极501、502其中的一种材料所形成;此外,该等电极的设定亦使得在对该等电极之间施加一个与该第一电压即兴相反之第二电压时,可使桥接该等电极501、502间之该凹穴503的一结构之材料回缩,使该等电极501、502彼此电性去耦合于该凹穴。
换言之,对于该等电极501、502之间的一固定电压而言,电流值的大小是与该桥接结构是否桥接该凹穴503有关,因此组件501至503形成了该记忆胞元500的核心区域;举例而言,亦可利用如图4所示的类似方式在一记忆胞元装置中配置多个记忆胞元500。在此例中,需能将记忆信息写入一特定记忆胞元中、或以预定形式而从一特定记忆胞元读取记忆信息,其可利用在如图5所示的实施例中的垂直场效晶体管而完成;更精确而言,图5说明了两个垂直场效应晶体管,其中一个是与组件501至503相关,另一个场效晶体管的设计跟与该等组件501至503相关的场效晶体管相似,可用以耦合其它记忆胞元。
该第二电极502是耦合至该垂直场效晶体管中的一第一源极/汲极区域504,配置在该第一源极/汲极区域504与一第二源极/汲极区域505之间的是该垂直场效晶体管的一信道区域(未示于图5中),该信道区域由一环绕的闸极区域506包围,该环绕的闸极区域506可藉由一闸极绝缘区域(图中未示)而与该信道区域去耦合。
下文将说明该记忆胞元500的功能性。在一第一操作状态中,该等电极501、502之间的凹穴503被桥接,具有组件501至503的该装置具有一未反应电阻之低值;对该环绕的闸极区域506施加一电压会因场效应之故而使该信道区域呈传导性,并可使电流流经该等源极/汲极区域504、505之间。当施加一固定电压至该第一电极501与该第二源极/汲极区域505时,流通的电流值即为一种用于测量桥接结构是否桥接该凹穴503的方式,因此此处的电流值会高于凹穴503内没有任何桥接结构的情形。换言之,藉由对该环绕的闸极区域506施加一电位,以及对该第一电极501与该第二源极/汲极区域505间施加一电位,即可读取该记忆胞元。
藉由对该第一电极501与该第二源极/汲极区域505间施加一个够高的、具预定极性的电压,即可于该凹穴503中成长一桥接结构或使其回缩。
必须说明的是,本发明之记忆胞元不限于两个电极。
图6说明了一种根据本发明另一较佳实施例之记忆胞元600,其具有一第一硫硒碲玻璃电极601与一第二硫硒碲玻璃电极602,此外,在离该等硫硒碲玻璃601、602一预定距离“d”处配置一银电极603;藉由施加一适当电压于该等硫硒碲玻璃电极601、602至少其中之一与该银电极603间,即可自该等硫硒碲玻璃电极601、602成长一桥接结构604,以与该银电极603间形成耦合。
由于可选择性地产生可逆之耦合(例如仅于电极601与603间产生耦合、或仅于电极602与603间产生耦合),因而可任意形成更复杂的电极配置;这代表可于微电子层级形成耦合或可逆地移除电路中的耦合。
必须说明的是本发明亦可作为一逻辑组件,其逻辑态可被可逆性地写入一适当的逻辑组件中。
在本说明书中引用了下述出版文献:
[1]Terabe,K.etal.(2001)“Quantum point contactswitchrealized by solidel ectrochemical reaction”,RIKEN Review,Focused on Nanotechnology in RIKENI,No.37,pages 7-8
[2]Haag,R.et al.(1999)“Electrical Breakdown ofAliphatic and Aromatic Self-Assembled Monolayers Used asNanometer-Thick Organic Dielectrics”,JamChemSoc121:7895-7906
[3]Hofmann,F.et al.(2001)“Surrounding Gate SelectorTransistor for 4F2 Stacked Gbit DRAM”,ESSDERV European SolidState Device Research Conference,September 2001
[4]US 5,761,115
[5]US 5,914,893
[6]US 5,896,312
[7]US 6,084,796
[8]US 6,348,365
[9]US 6,391,688
[10]US 6,418,049
[11]US 2002/0168820A1
[12]Kohlrausch,F.(1985)“Praktische Physik”[PracticalPhysics],vol.2,23rd edition,Teubner Verlag Stuttgart,pages31-32
【组件代表符号】
100第一实验装置
101铂基板
102硫化银探针
103第一电压
104量子点接触
110第二实验装置
111第二电压
200图
201横坐标
202纵坐标
300层序列
301硅基板
302硅氧化物层
303光阻
304金材料
305沟渠
310层序列
311金电极
312SAM层
313硫硒碲玻璃电极
320层序列
321凹穴
330层序列
400记忆胞元装置
401金位线
402硫硒碲玻璃字符线
500记忆胞元
501第一电极
502第二电极
503凹穴
504第一源极/汲极区域
505第二源极/汲极区域
506环绕的闸极区域
600记忆胞元
601第一硫硒碲玻璃电极
602第二硫硒碲玻璃电极
603银电极
604桥接结构

Claims (12)

1.一种用于制造一二进制信息记忆胞元的方法,
●在一基板上形成一第一电传导区域;
●在该第一电传导区域上形成一预定厚度的辅助结构;
●在该辅助结构上形成一第二电传导区域;
●在形成该第二电传导区域后,移除该辅助结构,使该第一电传导区域与该第二电传导区域间形成一凹穴,而该第一电传导区域与该第二电传导区域间的距离对应至一穿隧间隙;
●建立该第一与该第二电传导区域,使得
■在对该第一电传导区域与该第二电传导区域施加一第一电压时,形成一结构,其至少部分桥接该第一电传导区域与该第二电传导区域间之距离,该结构是由该第一电传导区域与该第二电传导区域至少其中之一的材料所形成;
■在对该第一电传导区域与该第二电传导区域施加一第二电压时,使至少部分桥接该第一电传导区域与该第二电传导区域间距离的一结构之材料回缩。
2.如权利要求1所述的方法,其中所使用的该辅助结构是一自组装单层。
3.如权利要求1所述的方法,其中该辅助结构是利用一原子层沉积方法而形成。
4.如权利要求1所述的方法,其中该辅助结构是利用一分子束磊晶方法而形成。
5.如权利要求1或2任一所述的方法,其中所述第一电传导区域和所述第二电传导区域之间的距离为0.5~5nm。
6.如权利要求5所述的方法,其中该距离为0.6~2nm。
7.如权利要求1或2任一所述的方法,其中该第一电传导区域是一第一互连,而该第二电传导区域是一第二互连,该第一互连和该第二互连彼此呈直角而延伸。
8.如权利要求1或2任一所述的方法,其中该基板是一硅基板。
9.如权利要求1或2任一所述的方法,其中该第一电传导区域或该第二电传导区域是由以下之一所形成:
●一固态电解质;
●一含有金属离子的玻璃;
●一含有金属离子的半导体;以及
●一硫硒碲玻璃。
10.如权利要求1或2任一所述的方法,其中该第一电传导区域或该第二电传导区域是由硫化银所形成。
11.如权利要求1或2任一所述的方法,其中该第一电传导区域或该第二电传导区域是由金属材料所形成。
12.如权利要求1或2任一所述的方法,其中该第一传导区域或该第二电传导区域是由以下至少之一所形成:
●银;
●铜;
●铝;
●金:以及
●铂。
CNB2003801050690A 2002-12-03 2003-11-27 制造记忆胞元之方法、记忆胞元及记忆胞元装置 Expired - Fee Related CN100428519C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10256486.8 2002-12-03
DE10256486A DE10256486A1 (de) 2002-12-03 2002-12-03 Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung

Publications (2)

Publication Number Publication Date
CN1720625A CN1720625A (zh) 2006-01-11
CN100428519C true CN100428519C (zh) 2008-10-22

Family

ID=32403688

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801050690A Expired - Fee Related CN100428519C (zh) 2002-12-03 2003-11-27 制造记忆胞元之方法、记忆胞元及记忆胞元装置

Country Status (5)

Country Link
US (1) US20060154467A1 (zh)
CN (1) CN100428519C (zh)
AU (1) AU2003289813A1 (zh)
DE (2) DE10256486A1 (zh)
WO (1) WO2004051763A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004052647B4 (de) * 2004-10-29 2009-01-02 Qimonda Ag Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle
CN100461482C (zh) * 2004-11-17 2009-02-11 株式会社东芝 开关元件、线路转换设备和逻辑电路
DE102005016244A1 (de) 2005-04-08 2006-10-19 Infineon Technologies Ag Speicherzelle, Speichereinrichtung und Verfahren zu deren Herstellung
US8101942B2 (en) * 2006-09-19 2012-01-24 The United States Of America As Represented By The Secretary Of Commerce Self-assembled monolayer based silver switches
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
JP2009049287A (ja) * 2007-08-22 2009-03-05 Funai Electric Advanced Applied Technology Research Institute Inc スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ
JP5455415B2 (ja) * 2009-04-10 2014-03-26 株式会社船井電機新応用技術研究所 ナノギャップ電極を有する素子の製造方法
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
JP2013232494A (ja) * 2012-04-27 2013-11-14 Sony Corp 記憶素子、半導体装置およびその動作方法、ならびに電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226990A (zh) * 1996-05-30 1999-08-25 爱克逊技术有限公司 可编程金属化元件结构及其制造方法
WO2002021598A1 (fr) * 2000-09-01 2002-03-14 Japan Science And Technology Corporation Dispositif electronique a conductance controlable
WO2002037572A1 (fr) * 2000-11-01 2002-05-10 Japan Science And Technology Corporation Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
CA2312841C (en) * 1997-12-04 2007-05-22 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6344674B2 (en) * 2000-02-01 2002-02-05 Taiwan Semiconductor Manufacturing Company Flash memory using micro vacuum tube technology
US6508979B1 (en) * 2000-02-08 2003-01-21 University Of Southern California Layered nanofabrication
US6348365B1 (en) * 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
KR100363100B1 (en) * 2001-05-24 2002-12-05 Samsung Electronics Co Ltd Semiconductor device including transistor and fabricating method thereof
JP4575664B2 (ja) * 2001-09-25 2010-11-04 独立行政法人科学技術振興機構 固体電解質を用いた電気素子
US6794699B2 (en) * 2002-08-29 2004-09-21 Micron Technology Inc Annular gate and technique for fabricating an annular gate
US20040087162A1 (en) * 2002-10-17 2004-05-06 Nantero, Inc. Metal sacrificial layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226990A (zh) * 1996-05-30 1999-08-25 爱克逊技术有限公司 可编程金属化元件结构及其制造方法
WO2002021598A1 (fr) * 2000-09-01 2002-03-14 Japan Science And Technology Corporation Dispositif electronique a conductance controlable
WO2002037572A1 (fr) * 2000-11-01 2002-05-10 Japan Science And Technology Corporation Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci

Also Published As

Publication number Publication date
DE10393702D2 (de) 2005-07-21
DE10393702B4 (de) 2010-04-15
WO2004051763A2 (de) 2004-06-17
AU2003289813A1 (en) 2004-06-23
US20060154467A1 (en) 2006-07-13
WO2004051763A3 (de) 2004-09-30
CN1720625A (zh) 2006-01-11
DE10256486A1 (de) 2004-07-15

Similar Documents

Publication Publication Date Title
US7169635B2 (en) Programmable structure, an array including the structure, and methods of forming the same
US6825489B2 (en) Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US8218350B2 (en) Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
US8213218B2 (en) Optimized solid electrolyte for programmable metallization cell devices and structures
US6985378B2 (en) Programmable microelectronic device, structure, and system and method of forming the same
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US6998312B2 (en) Microelectronic programmable device and methods of forming and programming the same
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7929331B2 (en) Microelectronic programmable device and methods of forming and programming the same
US7795607B2 (en) Current focusing memory architecture for use in electrical probe-based memory storage
KR101415283B1 (ko) 메모리 셀 형성을 위한 인-시투 표면 처리
JP5281267B2 (ja) 修正可能なゲートスタックメモリ素子
US7145794B2 (en) Programmable microelectronic devices and methods of forming and programming same
US20060291364A1 (en) Solid electrolyte probe storage device, system including the device, and methods of forming and using same
US20060238185A1 (en) Probe storage device, system including the device, and methods of forming and using same
US8134140B2 (en) Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same
KR101163681B1 (ko) Cu2s의 mocvd 형성
CN100428519C (zh) 制造记忆胞元之方法、记忆胞元及记忆胞元装置
KR101087299B1 (ko) 고밀도 폴리머 메모리 요소 어레이를 위한 측벽 형성
WO2005083810A2 (en) Programmable structure and device including a metal oxide ion conductor and method of forming the same
JP4115998B2 (ja) データ記憶装置
Kim Copper Sulfide Resistance Change Memory and Its Scalability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081022

Termination date: 20091228