KR101412828B1 - 관통-기판 비아 및 그 제조 방법 - Google Patents

관통-기판 비아 및 그 제조 방법 Download PDF

Info

Publication number
KR101412828B1
KR101412828B1 KR1020120116153A KR20120116153A KR101412828B1 KR 101412828 B1 KR101412828 B1 KR 101412828B1 KR 1020120116153 A KR1020120116153 A KR 1020120116153A KR 20120116153 A KR20120116153 A KR 20120116153A KR 101412828 B1 KR101412828 B1 KR 101412828B1
Authority
KR
South Korea
Prior art keywords
contact plug
source
semiconductor substrate
gate electrode
tsv
Prior art date
Application number
KR1020120116153A
Other languages
English (en)
Other versions
KR20130121654A (ko
Inventor
밍-파 첸
유-영 왕
센-보 잔
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20130121654A publication Critical patent/KR20130121654A/ko
Application granted granted Critical
Publication of KR101412828B1 publication Critical patent/KR101412828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

디바이스는 반도체 기판과 금속 산화물 반도체(MOS) 트랜지스터를 포함한다. MOS 트랜지스터는 반도체 기판 상의 게이트 전극과, 게이트 전극의 측면 상의 소스/드레인 영역을 포함한다. 소스/드레인 접촉 플러그는 하부와 그 위에 있는 상부를 포함하고, 소스/드레인 접촉 플러그는 소스/드레인 영역 위에 배치되어 전기적으로 접속한다. 게이트 접촉 플러그는 게이트 전극 위에 배치되어 전기적으로 접속하고, 게이트 접촉 플러그의 상면은 소스/드레인 접촉 플러그의 상부의 상면과 동일 레벨이 된다. 관통-기판 비아(TSV)는 반도체 기판으로 연장된다. TSV의 상면은 게이트 접촉 플러그와 게이트 전극 사이의 인터페이스와 실질적으로 동일 레벨이 된다.

Description

관통-기판 비아 및 그 제조 방법{THROUGH-SUBSTRATE VIAS AND METHODS FOR FORMING SAME}
집적회로가 발명된 이후로, 다양한 전자 부품(즉, 트랜지스터, 다이오드, 저항, 커패시터 등)의 집적도에서의 거듭되는 향상으로 인해, 반도체 산업은 계속적인 고속 성장을 경험하고 있다. 보통, 이러한 집적도의 향상은 더 많은 부품들이 소정 칩 영역으로 집적되게 하는 최소 배선폭에 있어서의 반복된 감소로부터 이루어진다.
이러한 집적도 향상은 집적되는 부품이 차지하는 볼륨이 근본적으로 반도체 웨이퍼의 표면에 있는 사실상 2차원(2D)이다. 리소그라피에 있어서의 인상적인 향상은 2D 집적회로 포메이션에 있어서 상당한 발전이 이루어지게 하지만 2차원에서 성취될 수 있는 집적도에는 물리적 한계가 있다. 이러한 한계는 하나는 이들 부품을 제조하는데 필요한 최소 사이즈이다. 또한, 더 많은 디바이스가 하나의 칩에 들어가는 경우에, 더욱 복잡한 설계가 요구된다.
추가적인 한계는 디바이스의 수가 증가함에 따라 디바이스 간의 상호접속의 수와 길이에 있어서의 상당한 증가로 인한 것이다. 상호접속의 수와 길이가 증가하면, 회로 RC 지연과 전력소비가 증가한다.
상기 한계를 해결하기 위한 노력 중에, 일반적으로 3차원 집적회로(3DIC)와 스태킹(stacking)된 다이가 사용된다. 스루-실리콘 비아스(through-silicon vias)[TSV 또는 때로는 스루-서브스트레이트 비아스(through-substrate vias)라 함]가 상호접속 다이를 위한 3DIC 및 스태킹된 다이에 주로 사용된다. 이러한 경우에 있어서, TSV는 다이 상의 집적회로를 다이의 배면(backside)에 접속하는데 사용된다. 또한, TSV는 일반적으로 접지된 알루미늄 필름에 의해 커버링되는 다이 상의 배면에 집적회로에서의 접지를 접속하기 위한 짧은 접지경로를 제공하는데도 사용된다.
실시형태 및 그 장점의 완전한 이해를 위해, 첨부도면을 참조하여 설명한다.
도 1 내지 도 9는 몇가지 예시적 실시형태와 관련된 관통-기판 비아(TSV)의 제조에 있어서 중간 스테이지의 단면도를 나타낸다.
도 10은 몇가지 다른 예시적 실시형태와 관련된 TSV 및 MOS 디바이스의 단면도를 나타낸다.
도 11은 도 10에 도시된 구조의 포메이션에 있어서 중간 스테이지를 나타낸다.
도 12 및 도 13은 또다른 대체 실시형태와 관련된 TSV 및 MOS 디바이스의 제조에 있어서 중간 스테이지의 단면도를 나타낸다.
이하, 실시형태에 대하여 상세히 설명한다. 그러나, 매우 다양한 구체적 콘텍스트로 실시될 수 있는 적용 가능한 다수의 발명 개념을 제공한다는 것이 인식되어야 한다. 논의되는 특정 실시형태는 예시를 위한 것이고, 본 발명의 범위를 한정하는 것이 아니다.
관통-기판 비아(TSV) 및 그 제조 방법은 다양한 예시적 실시형태와 관련하여 제공된다. TSV의 형성의 중간 스테이지가 도시되어 있다. 실시형태의 변경이 논의된다. 다양한 도면과 예시적 실시형태를 통해 유사한 도면부호는 유사한 엘리먼트를 나타내는데 사용된다.
도 1을 참조하면, 웨이퍼(10)가 제공되어 있다. 웨이퍼(10)는 실리콘, 실리콘 게르마늄, 실리콘 카본, 갈륨 비소, Ⅲ-Ⅴ 화합물 반도체 물질 등으로 이루어진 기판(20)을 포함한다. 기판(20)은 벌크 기판 또는 절연 기판상의 반도체가 될 수 있다. Shallow Trench Isolation(STI) 영역이 될 수 있는 절연 영역(22)이 기판(20)에 형성된다.
금속 산화물 반도체(MOS) 디바이스(트랜지스터)(24)는 기판(20)의 상면에 형성된다. MOS 디바이스(24)는 게이트 유전체(25), 게이트 전극(26), 및 게이트 유전체(25)와 게이트 전극(26)의 측벽에 있는 게이트 스페이서(27)를 포함한다. 소스 및 드레인 영역(28)(이하, 소스/드레인 영역이라 함)은 도전성 타입의 각 MOS 디바이스(24)에 의존하는 p형 또는 n형 불순물에 의해 도핑된 기판(20)의 부분이 될 수 있다. 소스/드레인 영역(28)은 MOS 디바이스(24)의 채널 영역에 스트레스를 적용하기 위한 스트레서(stressor)를 포함할 수도 있다. 도시되진 않았지만, 소스/드레인 실리사이드(source/drain silicide)는 소스/드레인 영역(28)의 상부로서 및/또는 게이트 전극(26)의 상부로서 형성될 수 있다. 게이트 전극(26)은 폴리실리콘, 금속 실리사이드 등으로 형성될 수도 있지만, 게이트 전극(26)은 금속 또는 금속 합금의로 형성된 금속 게이트가 될 수 있다. 게이트 전극(26)은 Inter-Layer Dielectric(ILD, 이하 ILD0이라 함)(30)으로 형성되고, ILD0(30)은 Phospho-Silicate glass(PSG), Boro-Silicate Glass(BSG), Boron-Doped Phospho-Silicate Glass(BPSG), Tetraethyl Orthosilicate(TEOS) 옥사이드 등의 산화물로 형성될 수 있다. 일부 실시형태에 있어서, 게이트 전극(26)은 게이트-퍼스트 어프로치(gate-first approach)가 채택될 수도 있지만 게이트-라스트 어프로치(gate-last approach)를 사용하여 형성된다. 게이트 전극(26)의 상면은 ILD0(30)의 상면과 동일 레벨이 될 수 있다.
때로는 M0_OD1 또는 MD1로 나타내는 접촉 플러그(32)는 ILD0(30)으로 형성되고, 소스/드레인 영역(28)에 대하여 오버래핑되고, 전기적으로 연결된다. 일부 실시형태에 있어서, MD1(32)의 상면, 게이트 전극(26)의 상면, 및/또는 ILD0(30)의 상면은 각각 동일 레벨이다.
도 2를 참조하면, Chemical Mechanical Polish(CMP) 스탑층(stop layer)(38)은 ILD0(30), 게이트 전극(26) 및 MD1(32) 상에 형성된다. CMP 스탑층(38)은 질화 규소, 실리콘 옥시탄화물 등을 포함할 수 있다. 이어서, 포토 레지스트(40)는 CMP 스탑층(38) 상에 형성되고, 이어서 패터닝된다. MOS 디바이스(24)는 포토 레지스트(40)의 나머지 부분에 의해 보호된다. 이어서, TSV 개구(42)를 형성하기 위해 에치 CMP 스탑층(38), ILD0(30), 및 기판(20)에 패터닝이 수행된다. 일부 실시형태에 있어서, TSV 개구(42)는 STI 영역(22)의 나머지 부분이 TSV 개구(42)를 둘러싸도록 하기 위해 STI 영역(22) 중 하나의 중심부(22A로 나타냄)로 연장된다. 에칭 중에, STI 영역(22A)은 에치 스탑층으로서 사용될 수 있다. 대안으로서, TSV 개구(42)는 모든 STI 영역(22)을 관통하지 않는다. TSV 개구(42)는 기판(20)의 상면과 저면 사이의 중간 레벨에서 종료된다.
도 3을 참조하면, 포토 레지스트(40)가 예컨대 애싱(ashing) 스텝을 통해 제거된다. 이어서, 도 4에 도시된 바와 같이, 절연층(44)이 CMP 스탑층(38)의 상면에 형성되고, TSV 개구(42)로 연장된다. 절연층(44)은 실질적으로 등각층(conformal layer)이 될 수 있고, 절연층(44)의 수평 부분과 수직 부분이 실질적으로 동일 두께이다. 절연층(44)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 옥시니트라이드, 그 조합물 또는 그 멀티-레이어를 포함할 수 있다. 이어서, 접착층으로도 기능하는 확산 장벽층(46)은 TSV 개구(42)의 측벽 및 바닥을 완전히 커버링하도록 형성된다. 확산 장벽층(46)은 티타늄, 질화티탄, 탄탈륨, 탄탈륨 질화물, 및 그 조합을 포함할 수 있고, 예컨대 물리적 증기 증착법(PVD)을 사용하여 형성될 수 있다. 이어서, 얇은 시드층(thin seed layer)(미도시)이 확산 장벽층(46) 상에 전반적으로 형성된다. 시드층은 구리나 구리 합금을 포함할 수 있고, 텅스텐, 은, 금, 알루미늄, 및 그 조합 등의 금속도 포함될 수 있다. 일부 실시형태에 있어서, 시드층은 PVD를 통해 형성된다. 다른 실시형태에서는, 전기도금 또는 무전해도금 등의 다른 방법이 사용될 수 있다.
이어서, 금속 재료(48)는 TSV 개구(42)에 채워진다. 따라서, TSV(50)는 TSV 개구(42)에 형성된다. 다양한 실시형태에 있어서, 금속 재료(48)는 알루미늄, 은, 금, 및 그 조합을 사용할 수도 있지만 구리 또는 구리 합금을 포함한다. 포메이션 방법은 예컨대 전기도금을 포함할 수 있다. 금속 재료(48)의 상면이 CMP 스탑층(38)의 상면보다 높아질 때까지 금속 재료가 채워진다.
도 5는 초과 금속 재료(48)를 제거하기 위한 CMP 스텝을 나타낸다. 일부 실시형태에 있어서, CMP는 실질적으로 CMP 스탑층(38)을 손상시키지 않는 슬러리를 사용하여 수행되고, 이로 인해 CMP는 CMP 스탑층(38)에서 중단된다. 이어서, 예컨대 CMP 스탑층(38)을 손상시키는 슬러리를 사용하여 추가적인 CMP가 수행된다. 따라서, 일부 실시형태에서는 게이트 전극(26)과 MD1(32)의 상면이 노출된다. 결과로서 얻어진 구조에 있어서, TSV(50)의 상면은 MD1(32)의 상면 및 ILD0(30)의 상면과 동일 레벨이 되고, 게이트 전극(26)의 상면과 최대한 동일 레벨이 된다.
도 6을 참조하면, 접촉 에치 스탑층(CESL:Contact Etch Stop Layer)(52)과 ILD1(54)이 형성된다. 일부 실시형태에 있어서, CESL(52)은 실리콘 질화물 또는 다른 유전체 물질로 형성된다. ILD1(54)은 실리콘 옥시탄화물, TEOS 산화물(TEOS oxide) 등을 포함할 수 있다.
이어서, 도 7은 게이트 접촉 플러그(56), 소스/드레인 접촉 플러그(58)의 형성을 나타낸다[때로는 이들이 오버래핑되고, MD1(32)에 접속되기 때문에 M0_OD2 또는 MD2로 나타냄]. 게이트 접촉 플러그(56)는, 때로는 이것이 오버래핑되고, 폴리실리콘을 포함하는 게이트 전극(26)에 접속되기 때문에 M0_폴리(56)으로 대체하여 나타낸다. 또한, TSV(50)에 대한 오버랩과 접속을 위해 TSV 접촉 플러그(58')가 형성되고, TSV(50)에 대한 전기 접속으로서 사용된다. 접촉 플러그(56, 58 및 58')가 ILD1(54)에 형성되고, 접촉 플러그(56)는 게이트 전극(26)에 대하여 전기적으로 연결되고, 물리적으로 접촉될 수 있다. 소스/드레인 접촉 플러그(58)는 M0_OD1(32)에 대하여 전기적으로 연결되고, 물리적으로 접촉될 수 있다. TSV 접촉 플러그(58')는 TSV(50)에 접촉하기 위해 CESL(52)을 관통할 수 있다. 접촉 플러그(56, 58, 58')의 포메이션 처리는 ILD1(54)과 CESL(52)에 개구를 형성하는 단계와, 개구에 텅스텐 또는 구리 등의 금속 재료와 접착층/장벽층을 채우는 단계와, CMP를 수행하는 단계를 포함할 수 있다.
각 MD1(32)과 그 위에 놓인 개별 MD2(58)가 조합되어 소스/드레인 접촉 플러그를 형성하는 것이 관찰된다. MD1(32)과 MD2(58)는 다른 처리 스텝에서 형성되기 때문에 MD1(32)과 MD2(58) 사이에는 가시적 인터페이스가 존재한다. 또한, MD1(32)과 MD2(58)의 에지는 연속적으로 그리고 매끈하게 되지 않을 수 있다.
후속 처리에 있어서, 도 8에 도시된 바와 같이, 에치 스탑층(60), M0 비아(62), 및 금속 라인(64)이 형성된다. 금속 라인(64)은 집합적으로 바닥 금속층(M1)으로 나타낸다. M0 비아(62)와 금속 라인(64)은 유전체층(66)에 형성되고, 유전체층(66)은 예컨대 약 3.0보다 작은 또는 약 2.5보다 작은 k값을 갖는 저-k 유전재료로 형성될 수 있다. 유전체층(66)을 Inter Metal Dielectric(IMD) 또는 IMD1로 대체하여 나타낸다.
일부 실시형태에 있어서, M0 비아(62)와 금속 라인(64)은 듀얼 다마신 구조로 형성되고, 이에 따라 M0 비아(62)와 그 위에 놓인 개별 금속 라인(64) 사이에 가시적 인터페이스가 존재하지 않는다. 듀얼 다마신 구조는 확산 장벽층(63)(Ti/TiN/TaN 등)과 그 위에 놓인 구리 함유 재료를 포함할 수 있다. M0 비아(62)와 금속 라인(64)이 듀얼 다마신 구조를 형성하는 경우에, 확산 장벽은 M0 비아(62)와 그 위에 놓인 금속 라인(64) 사이에 삽입되지 않는다. 다른 실시형태에 있어서, M0 비아(62)는 싱글 다마신 처리를 사용하여 형성될 수 있고, 금속 라인(64)도 싱글 다마신 처리를 사용하여 형성될 수 있다. 또 다른 실시형태에 있어서, 금속 라인(64)은 접촉 플러그(56, 58)와 접촉하지만 M0 비아(62)는 형성되지 않는다. 후속 처리에 있어서, 추가적인 금속 라인(미도시)이 금속 라인(64) 위에 형성될 수 있다. 이어서, 에치 스탑층(68)이 형성되고, 추가 금속 라인과 비아(미도시, 도트로 나타냄)는 TSV(50) 및 접촉 플러그(56, 58)에 전기적으로 연결되도록 추가 유전체층에 형성될 수 있다.
도 9는 TSV(50)에 접속되는 배면 구조의 형성을 나타낸다. 일부 예시적 포메이션 처리에 있어서, 기판(20)은 TSV(50)가 노출될 때까지 배면으로부터 그라인딩(grinding)된다(도 8 및 도 9에서 아래를 대향하는 측). 이어서, 재분배 라인/패드(70)는 TSV(50)에 전기적으로 연결되도록 형성된다. 전기 커넥터(72)는 재분배 라인/패드(70) 상에 형성될 수 있다. 전기 커넥터(72)는 솔더 볼(solder ball), 구리 기둥(copper pillar), 또는 구리 기둥과 솔더 캡(solder cap)을 포함하는 복합형 커넥터가 될 수 있다.
도 10 내지 도 13은 다른 실시형태에 의한 TSV(50)의 포메이션을 나타낸다. 다르게 명시하지 않으면, 본 실시형태에서의 콤포넌트의 재료 및 포메이션 방법은 도 1 내지 도 9에 도시된 실시형태에서 동일 도면부호로 나타낸 동일 콤포넌트와 근본적으로 동일하다. 따라서, 도 10 내지 도 13에 도시된 동일 콤포넌트의 세부사항은 도 1 내지 도 9에 도시된 실시형태의 설명에서 확인할 수 있다.
도 10을 참조하면, TSV(50)의 상면은 M0_폴리(56) 및 MD2(58)과 동일 레벨이다. 포메이션 처리는 각 스탑층(60)이 형성되기 전과 M0_폴리(56) 및 MD2(58)가 형성된 후 TSV(50)의 형성이 시작되는 것을 제외하면 도 8에 도시된 TSV(50)의 형성을 위한 처리와 마찬가지이다. 예컨대, 도 11은 TSV(50)의 형성에 있어서 중간 스테이지의 단면도를 나타낸다. 이러한 예시적 실시형태에 있어서, ILD1(54)와 M0_폴리(56)와 MD2(58)의 형성 후에 CMP 스탑층(38)이 형성되고, 이어서 TSV 개구(42)가 형성된다. 이어서, 절연층, 확산 장벽층, 및 시드층(미도시)이 형성된다. 이어서, 금속 재료는 나머지 TSV 개구(42)에 채워지도록 형성된다. 절연층, 확산 장벽층, 시드층, 및 금속 재료를 형성하기 위한 처리 스텝 및 재료는 도 4에 도시된 실시형태를 참조하여 확인할 수 있다. 이어서, CMP가 수행되고, 이에 따라 도 10에 도시된 바와 같은 TSV(50)가 형성된다. 이어서, 도 10에 도시된 바와 같이, 에치 스탑층(60), M0 비아(62), 및 금속 라인(64)을 포함하는 오버라잉 전면 구조(overlying front-side structure)가 형성된다. M0 비아(62)와 금속 라인(64) 중 일부는 TSV(50)와 그 위에서 접촉하여 형성된다. 이어서, 재분배 라인/패드(70)와 전기 커넥터(72)가 후속하는 기판(20)의 배면으로부터 TSV(50)가 노출되도록 배면 그라인딩이 수행된다.
도 12 및 도 13은 또 다른 실시형태에 의한 TSV(50)의 포메이션에 있어서 중간 스테이지의 단면도를 나타낸다. 본 실시형태에 있어서, TSV(50)는 근본적으로 도 2 내지 도 5에서와 마찬가지 방법을 사용하여 금속 라인(64)의 형성 후에 형성된다. 이어서, 에치 스탑층(68)이 형성된다. 따라서, TSV(50)의 상면은 언더라잉 비아0(62)를 가진 듀얼 다마신 구조를 형성할 수 있는 금속 라인(64)의 상면과 동일 레벨이 된다. 금속 라인(64), 비아(62), 및 유전체층(66)과 각각 유사한 추가적인 금속 라인, 비아, 및 유전체층은 도 12 및 도 13에 도시된 구조 위에 형성될 수 있다.
실시형태에 의하면, 디바이스는 반도체 기판과 MOS 트랜지스터를 포함한다. MOS 트랜지스터는 반도체 기판 상의 게이트 전극과 게이트 전극의 측면 상의 소스/드레인 영역을 포함한다. 소스/드레인 접촉 플러그는 하부와 그 위에 있는 상부를 포함하고, 소스/드레인 접촉 플러그는 소스/드레인 영역 위에 배치되어 전기적으로 접속된다. 게이트 접촉 플러그는 게이트 전극 위에 배치되어 전기적으로 접속되고, 게이트 접촉 플러그의 상면은 소스/드레인 접촉 플러그의 상부의 상면과 동일 레벨이 된다. TSV는 반도체 기판으로 연장된다. TSV의 상면은 게이트 접촉 플러그와 게이트 전극 사이의 인터페이스와 실질적으로 동일 레벨이 된다.
다른 실시형태에 의하면, 디바이스는 반도체 기판과 MOS 트랜지스터를 포함한다. MOS 트랜지스터는 반도체 기판 상의 게이트 전극과, 게이트 전극의 측면 상의 소스/드레인 영역을 포함한다. 소스/드레인 접촉 플러그는 하부와 그 위에 있는 상부를 포함하고, 소스/드레인 접촉 플러그는 소스/드레인 영역에 대하여 그 위에서 전기적으로 접속한다. 게이트 접촉 플러그는 게이트 전극에 대하여 그 위에서 전기적으로 접속하고, 게이트 접촉 플러그의 상면은 소스/드레인 접촉 플러그의 상부의 상면과 동일 레벨이 된다. TSV는 반도체 기판으로 연장되고, TSV의 상면은 소스/드레인 접촉 플러그의 상면과 실질적으로 동일 레벨이 된다. 에치 스탑층은 TSV 위에 배치되어 TSV와 접촉한다. 디바이스는 비아와 비아 위에 있는 금속 라인을 더 포함하고, 비아와 금속 라인은 듀얼 다마신 구조를 형성한다. 비아의 저면은 게이트 접촉 플러그의 상면과 접촉한다. 비아는 에치 스탑층으로 연장된다.
또 다른 실시형태에 의하면, 디바이스는 반도체 기판과 MOS 트랜지스터를 포함한다. MOS 트랜지스터는 반도체 기판 상의 게이트 전극과, 게이트 전극의 측면 상의 소스/드레인 영역을 포함한다. 소스/드레인 접촉 플러그는 하부와 그 위에 있는 상부를 포함하고, 소스/드레인 접촉 플러그는 소스/드레인 영역에 대하여 그 위에서 전기적으로 접속된다. 게이트 접촉 플러그는 게이트 전극 위에 배치되어 게이트 전극에 전기적으로 접속되고, 게이트 접촉 플러그의 상면은 소스/드레인 접촉 플러그의 상부의 상면과 동일 레벨이 된다. 디바이스는 비아와 그 위에 있는 금속 라인을 더 포함하고, 비아와 금속 라인은 듀얼 다마신 구조를 형성한다. 비아의 저면은 게이트 접촉 플러그의 상면과 접촉한다. TSV는 반도체 기판으로 연장되고, TSV의 상면은 금속 라인의 상면과 실질적으로 동일 레벨이 된다.
실시형태와 그 장점에 대하여 상세히 설명했지만, 청구범위에 의해 규정되는 실시형태의 사상과 범위로부터 벗어나지 않는 다양한 변경과 수정 및 대체물이 만들어질 수 있다는 것을 이해해야 한다. 또한, 본 출원의 범위는 본 명세서에 기재된 프로세스, 머신, 제조, 그리고 물질, 수단, 방법 및 스텝의 조합에 관한 특정 실시형태에 한정되지 않는다. 통상의 기술자는 현존하거나 나중에 개발될 물질, 수단, 방법, 또는 스텝의 조합, 프로세스, 머신, 제조, 및 설명으로부터 설명에 따라 여기서 구체화될 수 있게 기재된 대응 실시형태와 실질적으로 동일한 결과가 얻어지거나 동일한 기능이 수행된다는 것을 용이하게 이해할 것이다. 따라서, 청구범위는 이러한 프로세스, 머신, 제조, 물질의 조합, 수단 방법 또는 스텝과 같은 본 발명의 범위 내에 포함되는 것으로 의도된다. 또한, 각 청구항은 개별 실시형태를 구성하고, 여러 청구항 및 실시형태의 조합은 설명한 내용의 범위 내에 있다.

Claims (10)

  1. 반도체 기판;
    상기 반도체 기판 상의 게이트 전극 및 이 게이트 전극의 측면의 소스/드레인 영역을 구비한, 금속 산화물 반도체 트랜지스터;
    하부 및 이 하부 위에 있는 상부를 구비하고, 소스/드레인 영역과 그 위에서 전기적으로 접속된, 소스/드레인 접촉 플러그;
    상기 게이트 전극과 그 위에서 전기적으로 접속된 게이트 접촉 플러그로서, 그 상면이 상기 소스/드레인 접촉 플러그의 상부의 상면과 높이가 동일한, 상기 게이트 접촉 플러그; 및
    상기 반도체 기판으로 연장되는 관통-기판 비아(TSV)로서, 그 상면은 상기 게이트 접촉 플러그와 상기 게이트 전극 사이의 인터페이스와 높이가 동일한, 관통-기판 비아;
    를 포함하는, 장치.
  2. 제1항에 있어서,
    상기 반도체 기판 상의 층간 절연막으로서, 상기 소스/드레인 접촉 플러그의 하부 및 상기 게이트 전극이 상기 층간 절연막의 부분을 포함하는 것인, 상기 층간 절연막; 및
    상기 층간 절연막과 그 위에서 접촉하고, 상기 TSV의 상면과 접촉하는, 에치 스탑층;
    을 더 포함하는, 장치.
  3. 제1항에 있어서,
    비아 및 이 비아 위에 있는 금속 라인을 더 포함하고, 상기 비아 및 상기 금속 라인은 듀얼 다마신(dual damascene) 구조를 형성하고, 상기 비아의 저면은 상기 게이트 접촉 플러그의 상면과 접촉하는, 장치.
  4. 제1항에 있어서,
    TSV는,
    상기 반도체 기판과 접촉하는, 절연층;
    상기 절연층 상의, 확산 장벽층; 및
    상기 확산 장벽층 상의, 금속 재료;
    를 포함하고,
    상기 절연층, 상기 확산 장벽층, 및 상기 금속 재료는 각각 상기 인터페이스로부터 상기 반도체 기판으로 연장되어 있는, 장치.
  5. 반도체 기판;
    상기 반도체 기판 상의 게이트 전극 및 이 게이트 전극의 측면의 소스/드레인 영역을 구비한, 금속 산화물 반도체 트랜지스터;
    하부 및 그 위에 있는 상부를 구비하고, 상기 소스/드레인 영역과 그 위에서 전기적으로 접속된, 소스/드레인 접촉 플러그;
    상기 게이트 전극과 그 위에서 전기적으로 접속된 게이트 접촉 플러그로서, 그 상면이 상기 소스/드레인 접촉 플러그의 상부의 상면과 높이가 동일한, 상기 게이트 접촉 플러그;
    상기 반도체 기판으로 연장되는 관통-기판 비아(TSV)로서, 그 상면은 상기 소스/드레인 접촉 플러그의 상면과 높이가 동일한, 상기 관통-기판 비아;
    상기 TSV와 그 위에서 접촉하는, 제1 에치 스탑층; 및
    제1 비아와 그 위에 있는 제1 금속 라인으로서, 상기 제1 비아와 상기 제1 금속 라인은 제1 듀얼 다마신 구조를 형성하고, 상기 제1 비아의 저면은 상기 게이트 접촉 플러그의 상면과 접촉하고, 상기 제1 비아는 상기 제1 에치 스탑층으로 연장되어 있는, 상기 제1 비아와 상기 제1 금속 라인;
    을 포함하는, 장치.
  6. 제5항에 있어서,
    상기 반도체 기판 상의 층간 절연막으로서, 상기 소스/드레인 접촉 플러그의 하부 및 상기 게이트 전극은 상기 층간 절연막의 부분을 포함하는, 상기 층간 절연막; 및
    상기 층간 절연막과 그 위에서 접촉하는 제2 에치 스탑층으로서, 상기 소스/드레인 접촉 플러그의 하부 및 상부는 상기 제2 에치 스탑층의 저면과 높이가 동일한 인터페이스를 갖는, 상기 제2 에지 스탑층;
    을 더 포함하는, 장치.
  7. 제5항에 있어서,
    상기 TSV는,
    상기 반도체 기판과 접촉하는 절연층;
    상기 절연층 상의 확산 장벽층; 및
    상기 확산 장벽층 상의 금속 재료;
    를 포함하고,
    상기 절연층, 상기 확산 장벽층, 및 상기 금속 재료는 각각 상기 게이트 접촉 플러그의 상면으로부터 상기 반도체 기판으로 연장되어 있는, 장치.
  8. 반도체 기판;
    상기 반도체 기판 상의 게이트 전극 및 이 게이트 전극의 측면의 소스/드레인 영역을 구비한, 금속 산화물 반도체 트랜지스터;
    하부 및 그 위에 있는 상부를 구비하고, 상기 소스/드레인 영역과 그 위에서 전기적으로 접속된, 소스/드레인 접촉 플러그;
    게이트 전극과 그 위에서 전기적으로 접속된 게이트 접촉 플러그로서, 그 상면이 상기 소스/드레인 접촉 플러그의 상부의 상면과 높이가 동일한, 상기 게이트 접촉 플러그;
    제1 비아와 그 위에 있는 제1 금속 라인으로서, 상기 제1 비아와 상기 제1 금속 라인은 제1 듀얼 다마신 구조를 형성하고, 상기 제1 비아의 저면은 상기 게이트 접촉 플러그의 상면과 접촉하는, 상기 제1 비아와 상기 제1 금속 라인; 및
    상기 반도체 기판으로 연장되는 관통-기판 비아(TSV)로서, 그 상면은 상기 제1 금속 라인의 상면과 높이가 동일한, 관통-기판 비아;
    를 포함하는, 장치.
  9. 제8항에 있어서,
    상기 반도체 기판 상의 층간 절연막으로서, 상기 소스/드레인 접촉 플러그의 하부와 상기 게이트 전극은 상기 층간 절연막의 부분을 포함하는 것인, 상기 층간 절연막; 및
    상기 층간 절연막과 그 위에서 접촉하는 에치 스탑층으로서, 상기 소스/드레인 접촉 플러그의 상부와 하부는 상기 에치 스탑층의 저면과 높이가 동일한 인터페이스를 갖는, 상기 에치 스탑층;
    을 더 포함하는, 장치.
  10. 제8항에 있어서,
    상기 TSV는,
    상기 반도체 기판과 접촉하는 절연층;
    상기 절연층 상의 확산 장벽층; 및
    상기 확산 장벽층 상의 금속 재료;
    를 포함하고,
    상기 절연층, 상기 확산 장벽층, 및 상기 금속 재료는 각각 상기 제1 금속 라인의 상면으로부터 상기 반도체 기판으로 연장되어 있는, 장치.
KR1020120116153A 2012-04-27 2012-10-18 관통-기판 비아 및 그 제조 방법 KR101412828B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/457,823 US8803292B2 (en) 2012-04-27 2012-04-27 Through-substrate vias and methods for forming the same
US13/457,823 2012-04-27

Publications (2)

Publication Number Publication Date
KR20130121654A KR20130121654A (ko) 2013-11-06
KR101412828B1 true KR101412828B1 (ko) 2014-06-27

Family

ID=49462952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120116153A KR101412828B1 (ko) 2012-04-27 2012-10-18 관통-기판 비아 및 그 제조 방법

Country Status (4)

Country Link
US (3) US8803292B2 (ko)
KR (1) KR101412828B1 (ko)
CN (1) CN103378033B (ko)
TW (1) TWI503981B (ko)

Families Citing this family (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673132B2 (en) 2012-04-27 2017-06-06 Taiwan Semiconductor Manufacting Company, Ltd. Interconnection structure with confinement layer
US8624324B1 (en) * 2012-08-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting through vias to devices
US8901627B2 (en) 2012-11-16 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Jog design in integrated circuits
US9761481B2 (en) * 2013-01-23 2017-09-12 GlobalFoundries, Inc. Integrated circuits and methods of forming the same with metal layer connection to through-semiconductor via
US9245790B2 (en) * 2013-01-23 2016-01-26 GlobalFoundries, Inc. Integrated circuits and methods of forming the same with multiple embedded interconnect connection to same through-semiconductor via
US9105701B2 (en) * 2013-06-10 2015-08-11 Micron Technology, Inc. Semiconductor devices having compact footprints
US9514986B2 (en) 2013-08-28 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Device with capped through-substrate via structure
US9331038B2 (en) 2013-08-29 2016-05-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor interconnect structure
US9406588B2 (en) 2013-11-11 2016-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method thereof
US20150137323A1 (en) * 2013-11-15 2015-05-21 United Microelectronics Corp. Method for fabricating through silicon via structure
CN104752323B (zh) * 2013-12-27 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
US9093503B1 (en) * 2014-01-03 2015-07-28 International Business Machines Corporation Semiconductor chip with a dual damascene wire and through-substrate via (TSV) structure
US9865523B2 (en) 2014-01-17 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Robust through-silicon-via structure
US9831154B2 (en) 2014-07-14 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacuting method of the same
KR102299781B1 (ko) * 2014-07-21 2021-09-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
DE102014115105B4 (de) 2014-10-09 2023-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
CN105575946A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9431351B2 (en) 2014-10-17 2016-08-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US11018099B2 (en) 2014-11-26 2021-05-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having a conductive bump with a plurality of bump segments
US9659863B2 (en) 2014-12-01 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, multi-die packages, and methods of manufacture thereof
JP6442800B2 (ja) * 2014-12-25 2018-12-26 住友電工デバイス・イノベーション株式会社 半導体装置及び半導体装置を製造する方法
US9502272B2 (en) 2014-12-29 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Devices and methods of packaging semiconductor devices
US9601410B2 (en) 2015-01-07 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10319701B2 (en) 2015-01-07 2019-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded 3D integrated circuit (3DIC) structure
US9633958B2 (en) 2015-01-30 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad surface damage reduction in a formation of digital pattern generator
US10163709B2 (en) 2015-02-13 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10497660B2 (en) 2015-02-26 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US9786519B2 (en) 2015-04-13 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US10340258B2 (en) 2015-04-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US9748212B2 (en) 2015-04-30 2017-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shadow pad for post-passivation interconnect structures
US9969614B2 (en) 2015-05-29 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS packages and methods of manufacture thereof
US9520385B1 (en) 2015-06-29 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming same
US10170444B2 (en) 2015-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages for semiconductor devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US9536865B1 (en) 2015-07-23 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection joints having variable volumes in package structures and methods of formation thereof
US9570431B1 (en) 2015-07-28 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor wafer for integrated packages
US9570410B1 (en) 2015-07-31 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming connector pad structures, interconnect structures, and structures thereof
US9691695B2 (en) 2015-08-31 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Monolithic 3D integration inter-tier vias insertion scheme and associated layout structure
US10644229B2 (en) 2015-09-18 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US10784358B2 (en) * 2015-09-25 2020-09-22 Intel Corporation Backside contact structures and fabrication for metal on both sides of devices
US10269682B2 (en) 2015-10-09 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices
US10043761B2 (en) 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9659878B2 (en) 2015-10-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level shielding in multi-stacked fan out packages and methods of forming same
US10163856B2 (en) 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US9691723B2 (en) 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
US9911623B2 (en) 2015-12-15 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Via connection to a partially filled trench
US9972603B2 (en) 2015-12-29 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. Seal-ring structure for stacking integrated circuits
US9741694B2 (en) 2015-12-31 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method of manufacturing the same
US9589941B1 (en) 2016-01-15 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package system and methods of forming the same
US9773757B2 (en) 2016-01-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaged semiconductor devices, and semiconductor device packaging methods
US9741669B2 (en) 2016-01-26 2017-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Forming large chips through stitching
US10050018B2 (en) 2016-02-26 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and methods of forming
KR102493128B1 (ko) * 2016-04-12 2023-01-31 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 표시 장치 및 그 제조 방법
US9842829B2 (en) 2016-04-29 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US9859258B2 (en) 2016-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10147704B2 (en) 2016-05-17 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
US9748206B1 (en) 2016-05-26 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional stacking structure and manufacturing method thereof
US9881903B2 (en) 2016-05-31 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with epoxy flux residue
US9793246B1 (en) 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
US9875982B2 (en) 2016-06-01 2018-01-23 Taiwan Semiconductor Manufacturing Company Ltd Semiconductor device and manufacturing method thereof
US10050024B2 (en) 2016-06-17 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10854579B2 (en) 2016-06-23 2020-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10475769B2 (en) 2016-06-23 2019-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10229901B2 (en) 2016-06-27 2019-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Immersion interconnections for semiconductor devices and methods of manufacture thereof
US10115675B2 (en) 2016-06-28 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device and method of fabricating a packaged semiconductor device
US9941186B2 (en) 2016-06-30 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
US10685911B2 (en) 2016-06-30 2020-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10163805B2 (en) 2016-07-01 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US9966360B2 (en) 2016-07-05 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US9893046B2 (en) 2016-07-08 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Thinning process using metal-assisted chemical etching
US9870975B1 (en) 2016-07-14 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package with thermal dissipation structure and method for forming the same
US9875972B1 (en) 2016-07-14 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US10269732B2 (en) 2016-07-20 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Info package with integrated antennas or inductors
US10332841B2 (en) 2016-07-20 2019-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming the same
US10157885B2 (en) 2016-07-29 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having magnetic bonding between substrates
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
KR102652854B1 (ko) * 2016-08-17 2024-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10120971B2 (en) 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
US10276491B2 (en) * 2016-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and methods thereof
US10535632B2 (en) 2016-09-02 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method of manufacturing the same
US10049981B2 (en) 2016-09-08 2018-08-14 Taiwan Semiconductor Manufacturing Company Ltd. Through via structure, semiconductor device and manufacturing method thereof
US10290609B2 (en) 2016-10-13 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
US10529690B2 (en) 2016-11-14 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10141253B2 (en) 2016-11-14 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10153222B2 (en) 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10170429B2 (en) 2016-11-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming package structure including intermetallic compound
US10153218B2 (en) 2016-11-29 2018-12-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10290590B2 (en) 2016-11-29 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Stacked semiconductor device and method of manufacturing the same
US10153320B2 (en) 2016-11-29 2018-12-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of forming the same
US10825780B2 (en) 2016-11-29 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with electromagnetic interference protection and method of manufacture
US10269637B2 (en) 2016-12-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US11075286B2 (en) * 2016-12-12 2021-07-27 Intel Corporation Hybrid finfet structure with bulk source/drain regions
US10535597B2 (en) 2017-01-13 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10741537B2 (en) 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof
US10629545B2 (en) 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10790240B2 (en) 2017-03-17 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Metal line design for hybrid-bonding application
US11304290B2 (en) 2017-04-07 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
US9929128B1 (en) 2017-04-20 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with adhesive layer
US10014218B1 (en) 2017-04-20 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with bumps
US10319690B2 (en) 2017-04-28 2019-06-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10163627B2 (en) 2017-05-18 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US10468345B2 (en) 2017-05-19 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. 3D IC decoupling capacitor structure and method for manufacturing the same
US10879194B2 (en) 2017-05-25 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device package and method of manufacturing the same
US10290584B2 (en) 2017-05-31 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
JP6972686B2 (ja) * 2017-06-15 2021-11-24 株式会社ジェイテクト 半導体装置
US10510722B2 (en) 2017-06-20 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US10304800B2 (en) 2017-06-23 2019-05-28 Taiwan Semiconductor Manufacturing Company Ltd. Packaging with substrates connected by conductive bumps
US10535680B2 (en) 2017-06-29 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method with hybrid orientation for FinFET
US10483187B2 (en) 2017-06-30 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
DE102018106434B4 (de) 2017-06-30 2023-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US11121050B2 (en) 2017-06-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a semiconductor device
US10276528B2 (en) 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device and manufacturing method thereof
US10157774B1 (en) * 2017-07-25 2018-12-18 Globalfoundries Inc. Contact scheme for landing on different contact area levels
US10535591B2 (en) 2017-08-10 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US10074618B1 (en) 2017-08-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10510691B2 (en) 2017-08-14 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10461022B2 (en) 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10340242B2 (en) 2017-08-28 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
US10510718B2 (en) 2017-08-28 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10290610B2 (en) 2017-08-29 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. PoP device and method of forming the same
US10665521B2 (en) 2017-08-29 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Planar passivation layers
US10461014B2 (en) 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10510603B2 (en) 2017-08-31 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive vias in semiconductor packages and methods of forming same
US10157867B1 (en) 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10515888B2 (en) 2017-09-18 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method for manufacturing the same
US10468307B2 (en) 2017-09-18 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11018134B2 (en) 2017-09-26 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
DE102018107014A1 (de) 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co. Ltd. Bandsperrfilterstrukturen und Verfahren zum Ausbilden und Betreiben derselben
US10497690B2 (en) 2017-09-28 2019-12-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly
US10483936B2 (en) 2017-09-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Band stop filter structures and methods of forming and operating same
US10157892B1 (en) 2017-09-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same
US11394359B2 (en) 2017-09-28 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Band stop filter structure and method of forming
US10861761B2 (en) 2017-09-29 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaged wafer and method for forming the same
US10818624B2 (en) 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
US10163825B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10276543B1 (en) 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device package and method of forming semicondcutor device package
US10763239B2 (en) 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
US10665560B2 (en) 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10879214B2 (en) 2017-11-01 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure and method of fabricating the same
US10665582B2 (en) 2017-11-01 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor package structure
US10672737B2 (en) 2017-11-05 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and method of manufacturing the same
US10636715B2 (en) 2017-11-06 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating the same
US10170441B1 (en) 2017-11-07 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
DE102018111389A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung und Herstellungsverfahren
US10522436B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
US10586763B2 (en) 2017-11-15 2020-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10763296B2 (en) 2017-11-22 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Biometric sensor and methods thereof
US10797005B2 (en) 2017-11-27 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method for manufacturing the same
US10312201B1 (en) 2017-11-30 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring for hybrid-bond
US10371893B2 (en) 2017-11-30 2019-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid interconnect device and method
US11152295B2 (en) 2018-04-13 2021-10-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
US10468379B1 (en) 2018-05-15 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. 3DIC structure and method of manufacturing the same
US10475762B1 (en) 2018-05-17 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. 3DIC structure and method of manufacturing the same
US10515869B1 (en) 2018-05-29 2019-12-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure having a multi-thermal interface material structure
US10879183B2 (en) 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10847492B2 (en) 2018-06-25 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method for the same
US10672674B2 (en) 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
US11139282B2 (en) 2018-07-26 2021-10-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
US10867903B2 (en) 2018-07-27 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of forming the same
US10811316B2 (en) 2018-08-13 2020-10-20 Taiwan Semiconductor Manufacturing Company Ltd. Method and system of forming integrated circuit
US10784151B2 (en) * 2018-09-11 2020-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and manufacturing method for the same
US10504824B1 (en) 2018-09-21 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11172142B2 (en) 2018-09-25 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor for sensing LED light with reduced flickering
US11563167B2 (en) 2018-09-26 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for an MRAM device with a multi-layer top electrode
US11201122B2 (en) 2018-09-27 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device with reduced warpage and better trench filling performance
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
US11037952B2 (en) 2018-09-28 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Peripheral circuitry under array memory device and method of fabricating thereof
US11081392B2 (en) 2018-09-28 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing method for stacked semiconductor devices
KR102612592B1 (ko) * 2018-10-15 2023-12-12 삼성전자주식회사 반도체 소자
US10804230B2 (en) 2018-10-17 2020-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method of manufacturing the same
US11049767B2 (en) 2018-10-31 2021-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and methods of manufacturing thereof
US11183454B2 (en) 2018-11-30 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Functional component within interconnect structure of semiconductor device and method of forming same
DE102019130124A1 (de) 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
US11094811B2 (en) 2019-04-19 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10937772B2 (en) 2019-05-29 2021-03-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method for manufacturing the same
US10867982B1 (en) 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid integrated circuit package and method
US10937736B2 (en) 2019-06-14 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid integrated circuit package and method
US11387177B2 (en) 2019-06-17 2022-07-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for forming the same
US11837526B2 (en) 2019-06-24 2023-12-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for manufacturing the same
US11114413B2 (en) 2019-06-27 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Stacking structure, package structure and method of fabricating the same
US11063019B2 (en) 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
KR20210012084A (ko) * 2019-07-23 2021-02-03 삼성전자주식회사 반도체 장치
KR20210018669A (ko) 2019-08-08 2021-02-18 삼성전자주식회사 비아 및 배선을 포함하는 반도체 소자
US11164824B2 (en) 2019-08-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11257791B2 (en) 2019-08-28 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked die structure and method of fabricating the same
US11532580B2 (en) 2019-08-29 2022-12-20 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure, semiconductor structure including interconnect structure and method for forming the same
US11081447B2 (en) 2019-09-17 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene-assisted low-resistance interconnect structures and methods of formation thereof
US11503711B2 (en) 2019-09-27 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inserting dummy capacitor structures
US10879206B1 (en) 2019-10-16 2020-12-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US11189546B2 (en) * 2019-10-18 2021-11-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
US11133304B2 (en) 2019-11-27 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging scheme involving metal-insulator-metal capacitor
CN113035788A (zh) 2019-12-25 2021-06-25 台湾积体电路制造股份有限公司 封装结构及其制作方法
US11450654B2 (en) 2019-12-25 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11424219B2 (en) 2020-01-16 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11094682B2 (en) 2020-01-16 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11239134B2 (en) 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11201106B2 (en) 2020-01-24 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with conductors embedded in a substrate
DE102020121223A1 (de) 2020-04-24 2021-10-28 Taiwan Semiconductor Manufacturing Co., Ltd. Selektive Auskleidung auf Rückseitendurchkontaktierung und deren Verfahren
US11342413B2 (en) 2020-04-24 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Selective liner on backside via and method thereof
US11670692B2 (en) 2020-05-13 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around devices having self-aligned capping between channel and backside power rail
DE102021109275A1 (de) 2020-05-13 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-all-around-vorrichtungen mit selbstausgerichteter abdeckung zwischen kanal und rückseitiger leistungsschiene
US11996409B2 (en) 2020-05-20 2024-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking CMOS structure
US11443987B2 (en) 2020-05-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside air gap dielectric
US11631736B2 (en) 2020-06-15 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial source/drain feature with enlarged lower section interfacing with backside via
CN111883541A (zh) * 2020-06-30 2020-11-03 复旦大学 一种用于三维封装的soi有源转接板及其制备方法
US11233005B1 (en) 2020-07-10 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing an anchor-shaped backside via
US11778918B2 (en) 2020-08-20 2023-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic memory cell with low-resistive electrode via and method of forming same
US11482594B2 (en) 2020-08-27 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and method thereof
US11658119B2 (en) 2020-10-27 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Backside signal interconnection
US12021069B2 (en) 2020-10-27 2024-06-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor die and photoelectric device integrated in same package
US11940662B2 (en) 2020-10-27 2024-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US11521893B2 (en) 2020-10-30 2022-12-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US11437332B2 (en) 2020-10-30 2022-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method of manufacturing the same
CN112769033B (zh) * 2020-12-31 2024-06-21 联合微电子中心有限责任公司 一种背向集成激光器件及其制造方法
CN112769032B (zh) * 2020-12-31 2022-11-01 联合微电子中心有限责任公司 一种背向集成激光器件及其制造方法
US11710712B2 (en) 2021-01-05 2023-07-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
US11749643B2 (en) 2021-03-03 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods for forming the same
US12094848B2 (en) 2021-03-10 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods for forming the same
US11854987B2 (en) 2021-03-10 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with interconnection features in a seal region and methods for forming the same
US11756854B2 (en) 2021-03-18 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11823887B2 (en) 2021-03-19 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11854944B2 (en) 2021-03-26 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods for forming the same
US11784228B2 (en) 2021-04-09 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process and structure for source/drain contacts
US11848372B2 (en) 2021-04-21 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for reducing source/drain contact resistance at wafer backside
US12009316B2 (en) 2021-04-29 2024-06-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing a semiconductor structure
US12051683B2 (en) 2021-05-06 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods for forming the same
US11901349B2 (en) 2021-05-13 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods for forming the same
US11810847B2 (en) 2021-06-24 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11715646B2 (en) 2021-07-16 2023-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
CN115881687A (zh) * 2021-08-27 2023-03-31 长鑫存储技术有限公司 一种半导体结构、半导体结构制作方法和存储器
US20230064183A1 (en) * 2021-09-02 2023-03-02 Applied Materials, Inc. Self-aligned wide backside power rail contacts to multiple transistor sources

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100130002A1 (en) * 2008-11-25 2010-05-27 Dao Thuy B Multilayered through via
KR20120000748A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100146A (en) * 1996-10-30 2000-08-08 Advanced Micro Devices, Inc. Method of forming trench transistor with insulative spacers
US6376351B1 (en) * 2001-06-28 2002-04-23 Taiwan Semiconductor Manufacturing Company High Fmax RF MOSFET with embedded stack gate
US6927414B2 (en) 2003-06-17 2005-08-09 International Business Machines Corporation High speed lateral heterojunction MISFETs realized by 2-dimensional bandgap engineering and methods thereof
JP2005223109A (ja) 2004-02-05 2005-08-18 Renesas Technology Corp 半導体装置およびその製造方法
US7041576B2 (en) 2004-05-28 2006-05-09 Freescale Semiconductor, Inc. Separately strained N-channel and P-channel transistors
JP2006108365A (ja) 2004-10-05 2006-04-20 Renesas Technology Corp 半導体装置およびその製造方法
US7495335B2 (en) 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation
US7485544B2 (en) 2006-08-02 2009-02-03 Micron Technology, Inc. Strained semiconductor, devices and systems and methods of formation
US7799678B2 (en) * 2008-01-30 2010-09-21 Freescale Semiconductor, Inc. Method for forming a through silicon via layout
US7968460B2 (en) * 2008-06-19 2011-06-28 Micron Technology, Inc. Semiconductor with through-substrate interconnect
JP2010080750A (ja) * 2008-09-26 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
WO2010035379A1 (ja) * 2008-09-26 2010-04-01 パナソニック株式会社 半導体装置及びその製造方法
US20100301398A1 (en) 2009-05-29 2010-12-02 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
US8299583B2 (en) 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US7960282B2 (en) * 2009-05-21 2011-06-14 Globalfoundries Singapore Pte. Ltd. Method of manufacture an integrated circuit system with through silicon via
US8432038B2 (en) * 2009-06-12 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
US8264066B2 (en) * 2009-07-08 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Liner formation in 3DIC structures
US8264065B2 (en) 2009-10-23 2012-09-11 Synopsys, Inc. ESD/antenna diodes for through-silicon vias
JP2011228419A (ja) * 2010-04-19 2011-11-10 Renesas Electronics Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
US8951498B2 (en) * 2010-07-30 2015-02-10 University Of Iowa Research Foundation Synthesis of hierarchical nanocrystalline zeolites with controlled particle size and mesoporosity
US8659152B2 (en) * 2010-09-15 2014-02-25 Osamu Fujita Semiconductor device
US8847400B2 (en) * 2010-09-15 2014-09-30 Ps4 Luxco S.A.R.L. Semiconductor device, method for manufacturing the same, and data processing device
KR20120030782A (ko) 2010-09-20 2012-03-29 삼성전자주식회사 저유전 물질을 이용한 쓰루 실리콘 비아(ｔｓｖ) 형성방법
US8466061B2 (en) * 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same
JP2012164702A (ja) * 2011-02-03 2012-08-30 Elpida Memory Inc 半導体装置
US9177893B2 (en) * 2011-05-17 2015-11-03 Infineon Technologies Ag Semiconductor component with a front side and a back side metallization layer and manufacturing method thereof
CN102856246B (zh) 2011-06-27 2014-10-29 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法和半导体器件
US20130119543A1 (en) * 2011-11-16 2013-05-16 Globalfoundries Singapore Pte. Ltd. Through silicon via for stacked wafer connections
US8592279B2 (en) * 2011-12-15 2013-11-26 Semicondcutor Components Industries, LLC Electronic device including a tapered trench and a conductive structure therein and a process of forming the same
US20130200519A1 (en) * 2012-02-02 2013-08-08 Ji Feng Through silicon via structure and method of fabricating the same
US8624324B1 (en) 2012-08-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting through vias to devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100130002A1 (en) * 2008-11-25 2010-05-27 Dao Thuy B Multilayered through via
KR20120000748A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KR1020120030782 A (공개일:2012.03.29) *

Also Published As

Publication number Publication date
US20130285125A1 (en) 2013-10-31
CN103378033B (zh) 2016-01-20
US8803292B2 (en) 2014-08-12
KR20130121654A (ko) 2013-11-06
US10504776B2 (en) 2019-12-10
US20140319587A1 (en) 2014-10-30
TWI503981B (zh) 2015-10-11
CN103378033A (zh) 2013-10-30
US10049965B2 (en) 2018-08-14
US20180337112A1 (en) 2018-11-22
TW201344918A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
US10504776B2 (en) Methods for forming through-substrate vias penetrating inter-layer dielectric
US11791241B2 (en) Front-to-back bonding with through-substrate via (TSV)
US20210125900A1 (en) Through-Substrate Vias with Improved Connections
KR101803611B1 (ko) 3차원 집적회로 구조 및 그 제조 방법
US8836085B2 (en) Cost-effective TSV formation
US9847256B2 (en) Methods for forming a device having a capped through-substrate via structure
US11728296B2 (en) Interconnect structure and method of forming same
US8174124B2 (en) Dummy pattern in wafer backside routing
US8481425B2 (en) Method for fabricating through-silicon via structure
US8890293B2 (en) Guard ring for through vias
KR20130117329A (ko) 비아 라스트 관통 비아를 위한 방법 및 장치
US9818842B2 (en) Dynamic threshold MOS and methods of forming the same
TWI546866B (zh) 半導體元件與製作方法
CN109727952B (zh) 互连图案结构、半导体结构及其制造方法
TWI459507B (zh) 一種製作矽貫通電極的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 6