CN115881687A - 一种半导体结构、半导体结构制作方法和存储器 - Google Patents
一种半导体结构、半导体结构制作方法和存储器 Download PDFInfo
- Publication number
- CN115881687A CN115881687A CN202110996032.1A CN202110996032A CN115881687A CN 115881687 A CN115881687 A CN 115881687A CN 202110996032 A CN202110996032 A CN 202110996032A CN 115881687 A CN115881687 A CN 115881687A
- Authority
- CN
- China
- Prior art keywords
- layer
- contact structure
- contact
- contact hole
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 593
- 230000004888 barrier function Effects 0.000 claims abstract description 111
- 238000002955 isolation Methods 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000011241 protective layer Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 32
- 238000005137 deposition process Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 12
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052716 thallium Inorganic materials 0.000 description 5
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种半导体结构、半导体结构制作方法和存储器，半导体结构包括：基底包括层叠形成的衬底、第一隔离层、第一介质层和停止层；其中，在基底上形成第一接触孔，第一接触孔的孔口与停止层的上表面平齐；第一绝缘层和第一阻挡层在第一接触孔的内壁依次形成，第一接触结构设于第一接触孔内；保护层形成为覆盖第一接触结构的上表面；第二介质层和第二隔离层，第二介质层和第二隔离层在保护层上依次层叠形成；其中，在基底上形成第二接触孔，第二接触孔形成为贯穿第二介质层、第二隔离层和保护层，停止于第一接触结构；第二阻挡层和第二接触结构，第二阻挡层形成于第二接触孔的内壁，第二接触结构设于第二接触孔内。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体结构、半导体结构制作方法和存储器。
背景技术
随着技术的发展和进步，芯片的使用越来越广泛，芯片通过TSV(Through-SiliconVias，硅穿孔)实现多层硅片的连接。其中，一种Middle TSV结构，TSV制作步骤在后段制程中制作，即TSV制程在CT(contact hole,接触孔)制程之后，在布线制程之前，然而此种结果设计在制程中存在2个问题：
(1)在TSV CMP(Chemical Mechanical Polishing化学机械抛光)制程中，由于CMP制程无法得到很好的控制，造成制程后膜层厚度变化较大。
(2)在进行布线制程时，在布线区域存在电迁移污染问题。
因此，如何解决上述技术问题，成为本领域技术人员亟待解决的问题。
发明内容
本申请实施例的目的是提供一种半导体结构、半导体制作方法及存储器，能够解决上述的技术问题。
为解决上述问题，本申请实施例的第一方面提供一种半导体结构，包括：
基底，所述基底包括层叠形成的衬底、第一隔离层、第一介质层和停止层；其中，在所述基底上形成第一接触孔，所述第一接触孔形成为由所述停止层延伸至所述衬底内，所述第一接触孔的孔口与所述停止层的上表面平齐；
第一绝缘层、第一阻挡层和第一接触结构，所述第一绝缘层和所述第一阻挡层在所述第一接触孔的内壁依次形成，所述第一接触结构设于所述第一接触孔内；
保护层，所述保护层形成为覆盖所述第一接触结构的上表面；
第二介质层和第二隔离层，所述第二介质层和所述第二隔离层在所述保护层上依次层叠形成；其中，在所述基底上形成第二接触孔，所述第二接触孔形成为贯穿所述第二介质层、所述第二隔离层和所述保护层，停止于所述第一接触结构；
第二阻挡层和第二接触结构，所述第二阻挡层形成于所述第二接触孔的内壁，所述第二接触结构设于所述第二接触孔内。
一些实施例中，所述保护层的材料包括钽或氮化硅。
一些实施例中，利用沉积工艺形成所述保护层，所述保护层形成为覆盖所述第一接触结构的上表面和所述停止层的表面。
一些实施例中，利用沉积工艺形成所述停止层，所述停止层形成为覆盖所述第一介质层的表面，其中，所述停止层的材质包括氮化硅。
本申请实施例的第二方面提供一种半导体结构制作方法，包括：
提供基底，所述基底包括层叠形成的衬底、第一隔离层、第一介质层和停止层；
在所述基底上形成第一接触孔，所述第一接触孔形成为由所述停止层延伸至所述衬底内，所述第一接触孔的孔口与所述停止层的上表面平齐；
在所述第一接触孔的内壁依次形成第一绝缘层和第一阻挡层，及填充所述第一接触孔的第一接触结构，其中，所述第一接触结构的上表面露出；
形成保护层，所述保护层形成为覆盖所述第一接触结构的上表面；
在所述保护层上层叠形成第二介质层和第二隔离层；
形成第二接触孔，所述第二接触孔形成为贯穿所述第二介质层、所述第二隔离层和所述保护层，停止于所述第一接触结构，并暴露所述第一接触结构的上表面；
在所述第二接触孔的内壁形成第二阻挡层和填充所述第二接触孔内的第二接触结构。
一些实施例中，所述在所述第一接触孔的内壁依次形成第一绝缘层和第一阻挡层，及填充所述第一接触孔的第一接触结构，包括：
形成覆盖所述停止层的上表面和所述第一接触孔的内壁的第一绝缘层；
形成覆盖所述第一绝缘层上表面的第一阻挡层；
在所述第一阻挡层的表面上沉积半导体材料，形成覆盖第一阻挡层及填充所述第一接触孔的第一接触结构；
去除所述停止层上表面处的第一绝缘层、第一阻挡层和第一接触结构，使所述第一接触孔内的所述第一接触结构的上表面与所述停止层的上表面平齐。
一些实施例中，所述去除所述停止层上表面处的第一绝缘层、第一阻挡层和第一接触结构，使所述第一接触孔内的所述第一接触结构的上表面与所述停止层的上表面平齐，包括：
利用研磨工艺，去除所述停止层上表面处的第一绝缘层和第一阻挡层，及所述第一接触结构的部分结构，使所述第一接触结构的上表面与所述停止层的上表面平齐。
一些实施例中，所述形成保护层，所述保护层形成为覆盖所述第一接触结构的上表面，包括：
利用沉积工艺形成覆盖所述第一接触结构的上表面的保护层，其中，所述保护层的材料包括钽或氮化硅。
一些实施例中，所述形成保护层，所述保护层形成为覆盖所述第一接触结构的上表面，包括：
利用沉积工艺形成所述保护层，所述保护层形成为覆盖所述第一接触结构的上表面和所述停止层的表面。
一些实施例中，所述形成第二接触孔，所述第二接触孔形成为贯穿所述第二介质层、所述第二隔离层和所述保护层，停止于所述第一接触结构，并暴露所述第一接触结构的上表面，包括：
进行刻蚀处理，依次去除所述第二介质层、所述第二隔离层和所述保护层的部分结构，形成停止于所述第一接触结构，并暴露所述第一接触结构的上表面的第二接触孔。
一些实施例中，所述在所述第二接触孔的内壁形成第二阻挡层和填充所述第二接触孔内的第二接触结构，包括：
形成覆盖所述第二隔离层的表面和所述第二接触孔的内壁的第二阻挡层；
在所述第二阻挡层的表面上沉积半导体材料，形成覆盖第二阻挡层及填充所述第二接触孔的第二接触结构；
去除所述第二隔离层上表面处的第二阻挡层和第二接触结构，使所述第二接触孔内的所述第二接触结构的上表面与所述第二隔离层的上表面平齐。
一些实施例中，所述去除所述第二隔离层上表面处的第二阻挡层和第二接触结构，使所述第二接触孔内的所述第二接触结构的上表面与所述第二隔离层的上表面平齐，包括：
利用研磨工艺，去除所述第二隔离层上表面处的第二阻挡层，及所述第二接触结构的部分结构，使所述第二接触结构的上表面与所述第二隔离层的上表面平齐。
一些实施例中，利用沉积工艺形成所述停止层，所述停止层形成为覆盖所述第一介质层的表面，其中，所述停止层的材质包括氮化硅。
一些实施例中，还包括：
在所述基底上形成导电孔，所述导电孔形成为停止于半导体器件，并暴露所述半导体器件的上表面，和/或所述导电孔形成为停止于导电结构，并暴露所述导电结构的上表面；
形成填充所述导电孔的电接触结构。
一些实施例中，所述在所述基底上形成导电孔，所述导电孔形成为停止于半导体器件，并暴露所述半导体器件的上表面，和/或所述导电孔形成为停止于导电结构，并暴露所述导电结构的上表面，包括：
形成覆盖所述停止层的牺牲层；
进行刻蚀处理，依次去除所述牺牲层、所述停止层和所述第一介质层的部分结构，形成停止于所述半导体器件，和/或所述导电结构的导电孔，其中，所述导电孔的孔口形成于所述牺牲层的上表面。
一些实施例中，所述形成填充所述导电孔的电接触结构，包括：
在所述牺牲层的表面上沉积半导体材料，形成覆盖所述牺牲层及填充所述导电孔的电接触结构；
去除所述停止层上表面的电接触结构和牺牲层，使所述导电孔内的所述电接触结构的上表面与所述停止层的上表面平齐。
一些实施例中，所述去除所述停止层上表面的电接触结构和牺牲层，使所述导电孔内的所述电接触结构的上表面与所述停止层的上表面平齐，包括：
利用研磨工艺，去除所述停止层上表面的牺牲层，及电接触结构的部分结构，使所述电接触结构的上表面与所述停止层的上表面平齐。
一些实施例中，所述在所述基底上形成导电孔，所述导电孔形成为停止于半导体器件，并暴露所述半导体器件的上表面，和/或所述导电孔形成为停止于导电结构，并暴露所述导电结构的上表面，包括：
进行刻蚀处理，去除所述第一介质层的部分结构，形成停止于所述半导体器件，和/或所述导电结构的导电孔，其中，所述导电孔的孔口形成于所述第一介质层的上表面。
一些实施例中，所述形成填充所述导电孔的电接触结构，包括：
在所述第一介质层的表面上沉积半导体材料，形成覆盖所述第一介质层及填充所述导电孔的电接触结构；
去除所述第一介质层上表面的电接触结构，使所述导电孔内的所述电接触结构的上表面与所述第一介质层的上表面平齐。
一些实施例中，所述去除所述第一介质层上表面的电接触结构，使所述导电孔内的所述电接触结构的上表面与所述第一介质层的上表面平齐，包括：
利用研磨工艺，去除所述第一介质层上表面的电接触结构，使所述电接触结构的上表面与所述第一介质层的上表面平齐。
本申请实施例的第三方面提供一种存储器，包括上述任一项所述的半导体结构。
本申请的上述技术方案具有如下有益的技术效果：一方面，半导体制作中，在形成第二介质层之前，通过在第一介质层的上表面上形成停止层，可利用停止层用于控制半导体结构制作中基底的厚度尺寸；另一方面，通过在第一接触结构的上表面形成保护层，可防止第一接触结构与保护层上的第二介质层直接接触，避免发生电迁移的问题。
附图说明
图1为相关技术中半导体结构的结构示意图；
图2为图1的半导体结构的部分放大示意图；
图3为图1的半导体结构的俯视示意图；
图4为根据一示例性实施例示出的制备半导体结构制作方法的流程图；
图5-图17为根据一示例性实施例示出半导体结构制作方法流程图中各步骤所呈现的结构示意图；
图18-图29为根据另一示例性实施例示出半导体结构制作方法流程图中各步骤所呈现的结构示意图；
附图标记：
10、基底；20、第一绝缘层；30、第一阻挡层；40、第一接触结构；50、保护层；60、第二介质层；70、第二隔离层；80、第二阻挡层；90、第二接触结构；100、牺牲层；110、半导体器件；120、导电结构；130、电接触结构；11、衬底；12、第一隔离层；13、第一介质层；14、停止层；15、第一接触孔；21、第二接触孔；22、导电孔。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本申请进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本申请的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本申请的概念。
在本申请的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
如图1-图3所示，半导体结构包括基底10a、层间绝缘层20a、层间阻挡层30a、孔接触结构40a、顶阻挡层80a和顶接触结构90a。参考图1，基底10a包括层叠形成的衬底11a、隔离层12a、介质层13a和顶绝缘层14a；其中，在基底10a上形成有底接触孔15a，底接触孔15a形成为由介质层13a延伸至衬底11a内。层间绝缘层20a形成为覆盖底接触孔15a内壁，顶绝缘层14a形成为覆盖介质层13a的上表面。层间阻挡层30a形成为覆盖层间绝缘层20a的表面，孔接触结构40a设于底接触孔15a内。半导体结构形成有顶接触孔21a，顶接触孔21a形成为贯穿顶绝缘层14a停止于孔接触结构40a上表面，顶阻挡层80a形成于顶接触孔21a的内壁，并与孔接触结构40a连接，顶接触结构90a设于顶接触孔21a内。
需要指出的是，在形成顶绝缘层14a之前，需要对介质层13a的上表面进行CMP处理(Chemical Mechanical Polishing化学机械抛光)，即对介质层13a的上表面进行平坦化处理，以去除形成于介质层13a上表面的层间绝缘层20a、层间阻挡层30a和孔接触结构40a的部分结构。但是，相关技术中，CMP制程无法得到很好的控制，因此半导体结构的厚度变化较大，即基底10a制作后的厚度差异较大。另外，参考图2，由图2可看出，顶绝缘层14a的形成于顶接触孔21a间的结构与孔接触结构40a的上表面存在直接接触的现象。参考图3，需要理解的是，顶阻挡层80a和顶接触结构90a构成布线结构1，多条布线结构1间隔布置于基底10a上，且顶绝缘层14a形成为填充布线结构1的间隙。可以理解的是，形成于布线结构1的间隙内的顶绝缘层14a的结构与孔接触结构40a直接接触。其中，顶绝缘层14a的材质包括二氧化硅，孔接触结构40a的材质包括铜，由于顶绝缘层14a与孔接触结构40a的上表面的直接接触，导致电迁移的问题发生，从而影响制作后的半导体的可靠性。
因此，如何解决上述问题，成为本领域技术人员亟待解决的问题。
本申请实施例提供了一种半导体结构，半导体结构包括基底、第一绝缘层、第一阻挡层、第一接触结构、保护层、第二介质层、第二隔离层、第二阻挡层和第二接触结构。基底包括层叠形成的衬底、第一隔离层、第一介质层和停止层；其中，在基底上形成第一接触孔，第一接触孔形成为由停止层延伸至衬底内，第一接触孔的孔口与停止层的上表面平齐。第一绝缘层和第一阻挡层在第一接触孔的内壁依次形成，第一接触结构设于第一接触孔内。保护层形成为覆盖第一接触结构的上表面，第二介质层和第二隔离层在保护层上依次层叠形成；其中，在基底上形成第二接触孔，第二接触孔形成为贯穿第二介质层、第二隔离层和保护层，停止于第一接触结构。第二阻挡层形成于第二接触孔的内壁，第二接触结构设于第二接触孔内。
本申请实施例中，一方面，该半导体结构的制作中，在形成第二介质层之前，通过在第一介质层的上表面上形成停止层，可利用停止层用于控制半导体结构制作中的厚度尺寸；另一方面，通过在第一接触结构的上表面形成保护层，可防止第一接触结构与保护层上的第二介质层直接接触，避免发生电迁移的问题。
一些实施例中，保护层的材料包括钽或氮化硅。
一些实施例中，利用沉积工艺形成保护层，保护层形成为覆盖第一接触结构的上表面和停止层的表面。
一些实施例中，利用沉积工艺形成停止层，停止层形成为覆盖第一介质层的表面，其中，停止层的材质包括氮化硅。
本申请实施例的第二方面提供一种半导体结构制作方法，包括：
提供基底，基底包括层叠形成的衬底、第一隔离层、第一介质层和停止层；
在基底上形成第一接触孔，第一接触孔形成为由停止层延伸至衬底内，第一接触孔的孔口与停止层的上表面平齐；
在第一接触孔的内壁依次形成第一绝缘层和第一阻挡层，及填充第一接触孔的第一接触结构，其中，第一接触结构的上表面露出；
形成保护层，保护层形成为覆盖第一接触结构的上表面；
在保护层上层叠形成第二介质层和第二隔离层；
形成第二接触孔，第二接触孔形成为贯穿第二介质层、第二隔离层和保护层，停止于第一接触结构，并暴露第一接触结构的上表面；
在第二接触孔的内壁形成第二阻挡层和填充第二接触孔内的第二接触结构。
本申请实施例中，一方面，半导体制作中，在形成第二介质层之前，通过在第一介质层的上表面上形成停止层，可利用停止层用于控制半导体结构制作中的厚度尺寸；另一方面，通过在第一接触结构的上表面形成保护层，可防止第一接触结构与保护层上的第二介质层直接接触，避免发生电迁移的问题。
结合本申请一个实施例具体说明：
参考图4和图5-图17，本申请一实施例的半导体结构制作方法，包括：
S101、提供基底10，基底10包括层叠形成的衬底11、第一隔离层12、第一介质层13和停止层14；
S103、在基底10上形成第一接触孔15，第一接触孔15形成为由停止层14延伸至衬底11内，第一接触孔15的孔口与停止层14的上表面平齐；
S105、在第一接触孔15的内壁依次形成第一绝缘层20和第一阻挡层30，及填充第一接触孔15的第一接触结构40，其中，第一接触结构40的上表面露出；
S107、形成保护层50，保护层50形成为覆盖第一接触结构40的上表面；
S109、在保护层50上层叠形成第二介质层60和第二隔离层70；
S111、形成第二接触孔21，第二接触孔21形成为贯穿第二介质层60、第二隔离层70和保护层50，停止于第一接触结构40，并暴露第一接触结构40的上表面；
S113、在第二接触孔21的内壁形成第二阻挡层80和填充第二接触孔21内的第二接触结构90。
本申请实施例中，一方面，半导体制作中，在形成第二介质层60之前，通过在第一介质层13的上表面上形成停止层14，可利用停止层14用于控制半导体结构制作中基底10的厚度尺寸；另一方面，通过在第一接触结构40的上表面形成保护层50，可防止第一接触结构40与保护层50上的第二介质层60直接接触，避免发生电迁移的问题。
一些实施例中，步骤S105的在第一接触孔15的内壁依次形成第一绝缘层20和第一阻挡层30，及填充第一接触孔15的第一接触结构40，包括：
S1051、形成覆盖停止层14的上表面和第一接触孔15的内壁的第一绝缘层20；
参考图9，第一绝缘层20形成为覆盖停止层14的上表面和第一接触孔15的内壁，可以理解的是，第一接触孔15的内壁包括底壁和侧壁；其中，第一绝缘层20的材质为二氧化硅，其作为第一接触结构40热膨胀时的缓冲层。
S1053、形成覆盖第一绝缘层20上表面的第一阻挡层30；
参考图10，第一阻挡层30覆盖第一绝缘层20的于停止层14上的结构层的表面，及第一绝缘层20的于第一接触孔15内的结构层的表面；其中，第一阻挡层30的厚度尺寸小于第一绝缘层20的厚度尺寸。第一阻挡层30的材质为铊。
S1055、在第一阻挡层30的表面上沉积半导体材料，形成覆盖第一阻挡层30及填充第一接触孔15的第一接触结构40；
继续参考图10，第一接触结构40填充第一接触孔15并覆盖第一阻挡层30，第一接触结构40的材质为铜。
S1057、去除停止层14上表面处的第一绝缘层20、第一阻挡层30和第一接触结构40，使第一接触孔15内的第一接触结构40的上表面与停止层14的上表面平齐。
参考图11，去除停止层14上表面处的第一绝缘层20、第一阻挡层30和第一接触结构40，使停止层14的上表面露出，其中，去除处理后，第一接触孔15内的第一接触结构40的上表面，及第一绝缘层20和第一阻挡层30露出的表面均与停止层14的上表面平齐。
一些实施例中，步骤S1057的去除停止层14上表面处的第一绝缘层20、第一阻挡层30和第一接触结构40，使第一接触孔15内的第一接触结构40的上表面与停止层14的上表面平齐，包括：
利用研磨工艺，去除停止层14上表面处的第一绝缘层20和第一阻挡层30，及第一接触结构40的部分结构，使第一接触结构40的上表面、第一绝缘层20和第一阻挡层30的表面露出，并分别与停止层14的上表面平齐。
本申请实施例中，通过在第一介质层13的上表面上形成停止层14，并将该停止层14作为研磨工艺中的停止层14，有利于控制半导体结构制作中的厚度尺寸，保证半导体制作的产品良率。
一些实施例中，步骤S107的形成保护层50，保护层50形成为覆盖第一接触结构40的上表面，包括：
利用沉积工艺形成覆盖第一接触结构40的上表面的保护层50。参考图12，保护层50形成为覆盖停止层14露出的表面、第一绝缘层20露出的表面、第一阻挡层30露出的表面，及第一接触结构40露出的表面；其中，保护层50的材料为铊。
参考图13，利用刻蚀工艺对保护层50进行去除处理，以去除停止层14上的保护层50。由图13可看出，于第一接触结构40上方的保护层50分别覆盖第一接触结构40露出的表面，及第一绝缘层20和第一阻挡层30露出的表面。
本申请实施例中，通过在第一接触结构40的上表面形成保护层50，可防止第一接触结构40与保护层50上的第二介质层60直接接触，避免发生电迁移的问题。
一些实施例中，利用沉积工艺，在保护层50的上表面依次形成第二介质层60和第二隔离层70。参考图14，第二介质层60形成为覆盖保护层50的上表面和停止层14露出的表面，第二隔离层70形成为覆盖第二介质层60的上表面，其中，第二介质层60的材质为二氧化硅，第二隔离层70的材质为氮化硅。
一些实施例中，步骤S111的形成第二接触孔21，第二接触孔21形成为贯穿第二介质层60、第二隔离层70和保护层50，停止于第一接触结构40，并暴露第一接触结构40的上表面，包括：
参考图15，本实施例中可进行刻蚀处理，依次去除第二隔离层70、第二介质层60和保护层50的部分结构，形成停止于第一接触结构40，并暴露第一接触结构40的上表面的第二接触孔21。本实施例中，形成于第一接触结构40上部的第二接触孔21的数量为三个，三个第二接触孔21间隔布置，并分别暴露第一接触结构40的上表面。
一些实施例中，步骤S113的在第二接触孔21的内壁形成第二阻挡层80和填充第二接触孔21内的第二接触结构90，包括：
S1131、形成覆盖第二隔离层70的表面和第二接触孔21的内壁的第二阻挡层80；
参考图16，利用沉积工艺形成第二阻挡层80，第二阻挡层80形成为覆盖第二隔离层70的上表面和第二接触孔21的内壁。可以理解的是，参考图15，第二接触孔21的内壁包括底壁和侧壁，第二接触孔21的侧壁由第二隔离层70露出的侧壁、第二介质层60露出的侧壁和保护层50露出的侧壁构成。第二接触孔21的底壁为第一接触结构40露出的表面。其中，第二阻挡层80的材料为铊。
S1133、在第二阻挡层80的表面上沉积半导体材料，形成覆盖第二阻挡层80及填充第二接触孔21的第二接触结构90；
继续参考图16，形成的第二接触结构90覆盖第二阻挡层80的表面，且第二接触结构90完全填充第二接触孔21。其中，第二隔离结构的于第二隔离层70上表面处的结构层具有一定厚度尺寸。第二接触结构90的材料为铜。
S1135、去除第二隔离层70上表面处的第二阻挡层80和第二接触结构90，使第二接触孔21内的第二接触结构90的上表面与第二隔离层70的上表面平齐。
一些实施例中，去除第二隔离层70上表面处的第二阻挡层80和第二接触结构90，使第二接触孔21内的第二接触结构90的上表面与第二隔离层70的上表面平齐，包括：
参考图17，利用研磨工艺，去除第二隔离层70上表面处的第二阻挡层80，及第二接触结构90的部分结构。参考图17可看出，研磨处理后，第二隔离层70的上表面和第二接触结构90的上表面均露出，且第二接触结构90的上表面与第二隔离层70的上表面平齐。
一些实施例中，利用沉积工艺形成停止层14，停止层14形成为覆盖第一介质层13的表面，其中，停止层14的材质包括氮化硅。
一些实施例中，在第一接触孔15形成前，还包括：
在基底10上形成导电孔22，导电孔22形成为停止于半导体器件110，并暴露半导体器件110的上表面，和/或导电孔22形成为停止于导电结构120，并暴露导电结构120的上表面；
参考图7-17，半导体器件110和导电结构120形成于基底10内。半导体器件110置于衬底11的上表面并嵌于第一介质层13内，导电结构120形成于第一介质层13内。继续参考图7-17，导电孔22的孔口形成于停止层14的上表面，其形成为由停止层14向衬底11的方向延伸，并停止于半导体器件110的上表面，和/或导电结构120的上表面。
形成填充导电孔22的电接触结构130。
继续参考图5和图7-17，电接触结构130设于导电孔22内。本实施例中，具体示意出了三个导电孔22，一个半导体器件110和两个导电结构120，其中，一个半导体器件110和两个导电结构120的上表面处对应形成一个导电孔22，并在导电孔22内均设置电接触结构130。
一些实施例中，参考图5，在基底10上形成导电孔22，导电孔22形成为停止于半导体器件110，并暴露半导体器件110的上表面，和/或导电孔22形成为停止于导电结构120，并暴露导电结构120的上表面，包括：
形成覆盖停止层14的牺牲层100；
进行刻蚀处理，依次去除牺牲层100、停止层14和第一介质层13的部分结构，形成停止于半导体器件110，和/或导电结构120的导电孔22，其中，导电孔22的孔口形成于牺牲层100的上表面。
参考图5，牺牲层100形成于停止层14的上表面。本实施例中，沿牺牲层100指向衬底11的方向上，导电孔22的截面尺寸减缩。其中，牺牲层100的材料为二氧化硅。
一些实施例中，形成填充导电孔22的电接触结构130，包括：
在牺牲层100的表面上沉积半导体材料，形成覆盖牺牲层100及填充导电孔22的电接触结构130；
参考图6，沉积的半导体材料完全填充导电孔22，并在停止层14的上表面处形成一定厚度的结构层。电接触结构130的材料为钨或氮化钛。
去除停止层14上表面的电接触结构130和牺牲层100，使导电孔22内的电接触结构130的上表面与停止层14的上表面平齐。
一些实施例中，去除停止层14上表面的电接触结构130和牺牲层100，使导电孔22内的电接触结构130的上表面与停止层14的上表面平齐，包括：
参考图7，利用研磨工艺，去除停止层14上表面处的牺牲层100和电接触结构130的部分结构，使电接触结构130的上表面和停止层14的表面露出，且电接触结构130的上表面与停止层14的上表面平齐。
可以理解的是，一些实施例中，参考图13-图17，对保护层50进行去除处理时，保留形成于电接触结构130上表面的保护层50，并在对第一接触结构40上表面进行第二接触孔21的制作中，在电接触结构130的上方对应形成第二接触孔21。同时，利用上述的制作步骤，在电接触结构130对应的第二接触孔21内，形成第二阻挡层80和第二接触结构90。具体的制作方法，在上述内容中以描述，故不再赘述。
结合本申请另一个实施例具体说明：
参考图4和图18-图29，本申请一实施例的半导体结构制作方法，包括：
S101、提供基底10，基底10包括层叠形成的衬底11、第一隔离层12、第一介质层13和停止层14；
S103、在基底10上形成第一接触孔15，第一接触孔15形成为由停止层14延伸至衬底11内，第一接触孔15的孔口与停止层14的上表面平齐；
S105、在第一接触孔15的内壁依次形成第一绝缘层20和第一阻挡层30，及填充第一接触孔15的第一接触结构40，其中，第一接触结构40的上表面露出；
S107、形成保护层50，保护层50形成为覆盖第一接触结构40的上表面；
S109、在保护层50上层叠形成第二介质层60和第二隔离层70；
S111、形成第二接触孔21，第二接触孔21形成为贯穿第二介质层60、第二隔离层70和保护层50，停止于第一接触结构40，并暴露第一接触结构40的上表面；
S113、在第二接触孔21的内壁形成第二阻挡层80和填充第二接触孔21内的第二接触结构90。
本申请实施例中，一方面，半导体制作中，在形成第二介质层60之前，通过在第一介质层13的上表面上形成停止层14，可利用停止层14用于控制半导体结构制作中的厚度尺寸；另一方面，通过在第一接触结构40的上表面形成保护层50，可防止第一接触结构40与保护层50上的第二介质层60直接接触，避免发生电迁移的问题。
一些实施例中，步骤S105的在第一接触孔15的内壁依次形成第一绝缘层20和第一阻挡层30，及填充第一接触孔15的第一接触结构40，包括：
S1051、形成覆盖停止层14的上表面和第一接触孔15的内壁的第一绝缘层20；
参考图22，第一绝缘层20形成为覆盖停止层14的上表面和第一接触孔15的内壁，可以理解的是，第一接触孔15的内壁包括底壁和侧壁；其中，第一绝缘层20的材质为二氧化硅，其作为第一接触结构40热膨胀时的缓冲层。
S1053、形成覆盖第一绝缘层20上表面的第一阻挡层30；
参考图23，第一阻挡层30覆盖第一绝缘层20的于停止层14上的结构层的表面，及第一绝缘层20的于第一接触孔15内的结构层的表面；其中，第一阻挡层30的厚度尺寸小于第一绝缘层20的厚度尺寸。第一阻挡层30的材质为铊。
S1055、在第一阻挡层30的表面上沉积半导体材料，形成覆盖第一阻挡层30及填充第一接触孔15的第一接触结构40；
继续参考图23，第一接触结构40填充第一接触孔15并覆盖第一阻挡层30，第一接触结构40的材质为铜。
S1057、去除停止层14上表面处的第一绝缘层20、第一阻挡层30和第一接触结构40，使第一接触孔15内的第一接触结构40的上表面与停止层14的上表面平齐。
参考图24，去除停止层14上表面处的第一绝缘层20、第一阻挡层30和第一接触结构40，使停止层14的上表面露出，其中，去除处理后，第一接触孔15内的第一接触结构40的上表面，及第一绝缘层20和第一阻挡层30露出的表面均与停止层14的上表面平齐。
一些实施例中，步骤S1057的去除停止层14上表面处的第一绝缘层20、第一阻挡层30和第一接触结构40，使第一接触孔15内的第一接触结构40的上表面与停止层14的上表面平齐，包括：
利用研磨工艺，去除停止层14上表面处的第一绝缘层20和第一阻挡层30，及第一接触结构40的部分结构，使第一接触结构40的上表面、第一绝缘层20和第一阻挡层30的表面露出，并分别与停止层14的上表面平齐。
本申请实施例中，通过在第一介质层13的上表面上形成停止层14，并将该停止层14作为研磨工艺中的停止层14，有利于控制半导体结构制作中的厚度尺寸，保证半导体制作的产品良率。
一些实施例中，步骤S107的形成保护层50，保护层50形成为覆盖第一接触结构40的上表面，包括：
利用沉积工艺形成覆盖第一接触结构40的上表面的保护层50。参考图25，保护层50形成为覆盖停止层14露出的表面、第一绝缘层20露出的表面、第一阻挡层30露出的表面，及第一接触结构40露出的表面；其中，保护层50的材料为氮化硅。
本申请实施例中，通过在第一接触结构40的上表面形成保护层50，可防止第一接触结构40与保护层50上的第二介质层60直接接触，避免发生电迁移的问题。
一些实施例中，利用沉积工艺，在保护层50的上表面依次形成第二介质层60和第二隔离层70。参考图26，第二介质层60形成为覆盖保护层50的上表面，第二隔离层70形成为覆盖第二介质层60的上表面，其中，第二介质层60的材质为二氧化硅，第二隔离层70的材质为氮化硅。
一些实施例中，步骤S111的形成第二接触孔21，第二接触孔21形成为贯穿第二介质层60、第二隔离层70和保护层50，停止于第一接触结构40，并暴露第一接触结构40的上表面，包括：
参考图27，本实施例中可进行刻蚀处理，依次去除第二介质层60、第二隔离层70和保护层50的部分结构，形成停止于第一接触结构40，并暴露第一接触结构40的上表面的第二接触孔21。本实施例中，形成于第一接触结构40上部的第二接触孔21的数量为三个，三个第二接触孔21间隔布置，并分别暴露第一接触结构40的上表面。
一些实施例中，步骤S113的在第二接触孔21的内壁形成第二阻挡层80和填充第二接触孔21内的第二接触结构90，包括：
S1131、形成覆盖第二隔离层70的表面和第二接触孔21的内壁的第二阻挡层80；
参考图28，利用沉积工艺形成第二阻挡层80，第二阻挡层80形成为覆盖第二隔离层70的上表面和第二接触孔21的内壁。可以理解的是，参考图28，第二接触孔21的内壁包括底壁和侧壁，第二接触孔21的侧壁由第二隔离层70露出的侧壁、第二介质层60露出的侧壁和保护层50露出的侧壁构成。第二接触孔21的底壁为第一接触结构40露出的表面。其中，第二阻挡层80的材料为铊。
S1133、在第二阻挡层80的表面上沉积半导体材料，形成覆盖第二阻挡层80及填充第二接触孔21的第二接触结构90；
继续参考图28，形成的第二接触结构90覆盖第二阻挡层80的表面，且第二接触结构90完全填充第二接触孔21。其中，第二隔离结构的于第二隔离层70上表面处的结构层具有一定厚度尺寸。第二接触结构90的材料为铜。
S1135、去除第二隔离层70上表面处的第二阻挡层80和第二接触结构90，使第二接触孔21内的第二接触结构90的上表面与第二隔离层70的上表面平齐。
一些实施例中，去除第二隔离层70上表面处的第二阻挡层80和第二接触结构90，使第二接触孔21内的第二接触结构90的上表面与第二隔离层70的上表面平齐，包括：
参考图29，利用研磨工艺，去除第二隔离层70上表面处的第二阻挡层80，及第二接触结构90的部分结构，使第二接触结构90的上表面与第二隔离层70的上表面平齐。参考图29可看出，研磨处理后，第二隔离层70的上表面和第二接触结构90的上表面均露出，且第二接触结构90的上表面与第二隔离层70的上表面平齐。
一些实施例中，在第一接触孔15形成前，还包括：
在基底10上形成导电孔22，导电孔22形成为停止于半导体器件110，并暴露半导体器件110的上表面，和/或导电孔22形成为停止于导电结构120，并暴露导电结构120的上表面；
参考图21-29，半导体器件110和导电结构120形成于基底10内。半导体器件110置于衬底11的上表面并嵌于第一介质层13内，导电结构120形成于第一介质层13内。继续参考图21-29，导电孔22的孔口形成于第一介质层13的上表面，其形成为由第一介质层13向衬底11的方向延伸，并停止于半导体器件110的上表面，和/或导电结构120的上表面。
形成填充导电孔22的电接触结构130。
继续参考图21-29，电接触结构130设于导电孔22内。本实施例中，具体示意出了三个导电孔22，一个半导体器件110和两个导电结构120，其中，一个半导体器件110和两个导电结构120的上表面处对应形成一个导电孔22，并在导电孔22内均设置电接触结构130。
一些实施例中，在基底10上形成导电孔22，导电孔22形成为停止于半导体器件110，并暴露半导体器件110的上表面，和/或导电孔22形成为停止于导电结构120，并暴露导电结构120的上表面，包括：
进行刻蚀处理，去除第一介质层13的部分结构，形成停止于半导体器件110，和/或导电结构120的导电孔22，其中，导电孔22的孔口形成于第一介质层13的上表面。
参考图18，本实施例中，利用刻蚀工艺，对第一介质层13进行刻蚀，形成沿第一介质层13指向衬底11的方向上截面尺寸渐缩的导电孔22。
一些实施例中，形成填充导电孔22的电接触结构130，包括：
在第一介质层13的表面上沉积半导体材料，形成覆盖第一介质层13及填充导电孔22的电接触结构130；
参考图19，沉积的半导体材料完全填充导电孔22，并在第一介质层13的上表面处形成一定厚度的结构层。电接触结构130的材料为钨。
去除第一介质层13上表面的电接触结构130，使导电孔22内的电接触结构130的上表面与第一介质层13的上表面平齐。
一些实施例中，去除第一介质层13上表面的电接触结构130，使导电孔22内的电接触结构130的上表面与第一介质层13的上表面平齐，包括：
参考图20，利用研磨工艺，去除第一介质层13上表面的电接触结构130，使电接触结构130的上表面与第一介质层13的上表面平齐。
可以理解的是，一些实施例中，参考图21-图29，不同的是，本实施例中在对保护层50进行去除处理时，去除形成于电接触结构130上表面的保护层50及停止层14，并在对第一接触结构40上表面进行第二接触孔21的制作中，在电接触结构130的上方对应形成第二接触孔21。同时，利用上述的制作步骤，在电接触结构130对应的第二接触孔21内，形成第二阻挡层80和第二接触结构90。具体的制作方法，在上述内容中以描述，故不再赘述。
本申请实施例的第三方面提供一种存储器，包括上述的半导体结构。
应当理解的是，本申请的上述具体实施方式仅仅用于示例性说明或解释本申请的原理，而不构成对本申请的限制。因此，在不偏离本申请的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。此外，本申请所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (21)
1.一种半导体结构，其特征在于，包括：
基底，所述基底包括层叠形成的衬底、第一隔离层、第一介质层和停止层；其中，在所述基底上形成第一接触孔，所述第一接触孔形成为由所述停止层延伸至所述衬底内，所述第一接触孔的孔口与所述停止层的上表面平齐；
第一绝缘层、第一阻挡层和第一接触结构，所述第一绝缘层和所述第一阻挡层在所述第一接触孔的内壁依次形成，所述第一接触结构设于所述第一接触孔内；
保护层，所述保护层形成为覆盖所述第一接触结构的上表面；
第二介质层和第二隔离层，所述第二介质层和所述第二隔离层在所述保护层上依次层叠形成；其中，在所述基底上形成第二接触孔，所述第二接触孔形成为贯穿所述第二介质层、所述第二隔离层和所述保护层，停止于所述第一接触结构；
第二阻挡层和第二接触结构，所述第二阻挡层形成于所述第二接触孔的内壁，所述第二接触结构设于所述第二接触孔内。
2.根据权利要求1所述的半导体结构，其特征在于，
所述保护层的材料包括钽或氮化硅。
3.根据权利要求1所述的半导体结构，其特征在于，
利用沉积工艺形成所述保护层，所述保护层形成为覆盖所述第一接触结构的上表面和所述停止层的表面。
4.根据权利要求1所述的半导体结构，其特征在于，
利用沉积工艺形成所述停止层，所述停止层形成为覆盖所述第一介质层的表面，其中，所述停止层的材质包括氮化硅。
5.一种半导体结构制作方法，其特征在于，包括：
提供基底，所述基底包括层叠形成的衬底、第一隔离层、第一介质层和停止层；
在所述基底上形成第一接触孔，所述第一接触孔形成为由所述停止层延伸至所述衬底内，所述第一接触孔的孔口与所述停止层的上表面平齐；
在所述第一接触孔的内壁依次形成第一绝缘层和第一阻挡层，及填充所述第一接触孔的第一接触结构，其中，所述第一接触结构的上表面露出；
形成保护层，所述保护层形成为覆盖所述第一接触结构的上表面；
在所述保护层上层叠形成第二介质层和第二隔离层；
形成第二接触孔，所述第二接触孔形成为贯穿所述第二介质层、所述第二隔离层和所述保护层，停止于所述第一接触结构，并暴露所述第一接触结构的上表面；
在所述第二接触孔的内壁形成第二阻挡层和填充所述第二接触孔内的第二接触结构。
6.根据权利要求5所述的半导体结构制作方法，其特征在于，所述在所述第一接触孔的内壁依次形成第一绝缘层和第一阻挡层，及填充所述第一接触孔的第一接触结构，包括：
形成覆盖所述停止层的上表面和所述第一接触孔的内壁的第一绝缘层；
形成覆盖所述第一绝缘层上表面的第一阻挡层；
在所述第一阻挡层的表面上沉积半导体材料，形成覆盖第一阻挡层及填充所述第一接触孔的第一接触结构；
去除所述停止层上表面处的第一绝缘层、第一阻挡层和第一接触结构，使所述第一接触孔内的所述第一接触结构的上表面与所述停止层的上表面平齐。
7.根据权利要求6所述的半导体结构制作方法，其特征在于，所述去除所述停止层上表面处的第一绝缘层、第一阻挡层和第一接触结构，使所述第一接触孔内的所述第一接触结构的上表面与所述停止层的上表面平齐，包括：
利用研磨工艺，去除所述停止层上表面处的第一绝缘层和第一阻挡层，及所述第一接触结构的部分结构，使所述第一接触结构的上表面与所述停止层的上表面平齐。
8.根据权利要求5所述的半导体结构制作方法，其特征在于，所述形成保护层，所述保护层形成为覆盖所述第一接触结构的上表面，包括：
利用沉积工艺形成覆盖所述第一接触结构的上表面的保护层，其中，所述保护层的材料包括钽或氮化硅。
9.根据权利要求5所述的半导体结构制作方法，其特征在于，所述形成保护层，所述保护层形成为覆盖所述第一接触结构的上表面，包括：
利用沉积工艺形成所述保护层，所述保护层形成为覆盖所述第一接触结构的上表面和所述停止层的表面。
10.根据权利要求5所述的半导体结构制作方法，其特征在于，所述形成第二接触孔，所述第二接触孔形成为贯穿所述第二介质层、所述第二隔离层和所述保护层，停止于所述第一接触结构，并暴露所述第一接触结构的上表面，包括：
进行刻蚀处理，依次去除所述第二介质层、所述第二隔离层和所述保护层的部分结构，形成停止于所述第一接触结构，并暴露所述第一接触结构的上表面的第二接触孔。
11.根据权利要求5所述的半导体结构制作方法，其特征在于，所述在所述第二接触孔的内壁形成第二阻挡层和填充所述第二接触孔内的第二接触结构，包括：
形成覆盖所述第二隔离层的表面和所述第二接触孔的内壁的第二阻挡层；
在所述第二阻挡层的表面上沉积半导体材料，形成覆盖第二阻挡层及填充所述第二接触孔的第二接触结构；
去除所述第二隔离层上表面处的第二阻挡层和第二接触结构，使所述第二接触孔内的所述第二接触结构的上表面与所述第二隔离层的上表面平齐。
12.根据权利要求11所述的半导体结构制作方法，其特征在于，所述去除所述第二隔离层上表面处的第二阻挡层和第二接触结构，使所述第二接触孔内的所述第二接触结构的上表面与所述第二隔离层的上表面平齐，包括：
利用研磨工艺，去除所述第二隔离层上表面处的第二阻挡层，及所述第二接触结构的部分结构，使所述第二接触结构的上表面与所述第二隔离层的上表面平齐。
13.根据权利要求5所述的半导体结构制作方法，其特征在于，
利用沉积工艺形成所述停止层，所述停止层形成为覆盖所述第一介质层的表面，其中，所述停止层的材质包括氮化硅。
14.根据权利要求5所述的半导体结构制作方法，其特征在于，还包括：
在所述基底上形成导电孔，所述导电孔形成为停止于半导体器件，并暴露所述半导体器件的上表面，和/或所述导电孔形成为停止于导电结构，并暴露所述导电结构的上表面；
形成填充所述导电孔的电接触结构。
15.根据权利要求14所述的半导体结构制作方法，其特征在于，所述在所述基底上形成导电孔，所述导电孔形成为停止于半导体器件，并暴露所述半导体器件的上表面，和/或所述导电孔形成为停止于导电结构，并暴露所述导电结构的上表面，包括：
形成覆盖所述停止层的牺牲层；
进行刻蚀处理，依次去除所述牺牲层、所述停止层和所述第一介质层的部分结构，形成停止于所述半导体器件，和/或所述导电结构的导电孔，其中，所述导电孔的孔口形成于所述牺牲层的上表面。
16.根据权利要求15所述的半导体结构制作方法，其特征在于，所述形成填充所述导电孔的电接触结构，包括：
在所述牺牲层的表面上沉积半导体材料，形成覆盖所述牺牲层及填充所述导电孔的电接触结构；
去除所述停止层上表面的电接触结构和牺牲层，使所述导电孔内的所述电接触结构的上表面与所述停止层的上表面平齐。
17.根据权利要求16所述的半导体结构制作方法，其特征在于，所述去除所述停止层上表面的电接触结构和牺牲层，使所述导电孔内的所述电接触结构的上表面与所述停止层的上表面平齐，包括：
利用研磨工艺，去除所述停止层上表面的牺牲层，及电接触结构的部分结构，使所述电接触结构的上表面与所述停止层的上表面平齐。
18.根据权利要求14所述的半导体结构制作方法，其特征在于，所述在所述基底上形成导电孔，所述导电孔形成为停止于半导体器件，并暴露所述半导体器件的上表面，和/或所述导电孔形成为停止于导电结构，并暴露所述导电结构的上表面，包括：
进行刻蚀处理，去除所述第一介质层的部分结构，形成停止于所述半导体器件，和/或所述导电结构的导电孔，其中，所述导电孔的孔口形成于所述第一介质层的上表面。
19.根据权利要求18所述的半导体结构制作方法，其特征在于，所述形成填充所述导电孔的电接触结构，包括：
在所述第一介质层的表面上沉积半导体材料，形成覆盖所述第一介质层及填充所述导电孔的电接触结构；
去除所述第一介质层上表面的电接触结构，使所述导电孔内的所述电接触结构的上表面与所述第一介质层的上表面平齐。
20.根据权利要求19所述的半导体结构制作方法，其特征在于，所述去除所述第一介质层上表面的电接触结构，使所述导电孔内的所述电接触结构的上表面与所述第一介质层的上表面平齐，包括：
利用研磨工艺，去除所述第一介质层上表面的电接触结构，使所述电接触结构的上表面与所述第一介质层的上表面平齐。
21.一种存储器，其特征在于，包括权利要求1-4任一项所述的半导体结构。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110996032.1A CN115881687A (zh) | 2021-08-27 | 2021-08-27 | 一种半导体结构、半导体结构制作方法和存储器 |
| PCT/CN2021/124955 WO2023024233A1 (zh) | 2021-08-27 | 2021-10-20 | 一种半导体结构、半导体结构制作方法和存储器 |
| US17/809,502 US20230060502A1 (en) | 2021-08-27 | 2022-06-28 | Semiconductor structure, method for manufacturing semiconductor structure, and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110996032.1A CN115881687A (zh) | 2021-08-27 | 2021-08-27 | 一种半导体结构、半导体结构制作方法和存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881687A true CN115881687A (zh) | 2023-03-31 |
Family
ID=85321478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110996032.1A Pending CN115881687A (zh) | 2021-08-27 | 2021-08-27 | 一种半导体结构、半导体结构制作方法和存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115881687A (zh) |
| WO (1) | WO2023024233A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101118922B (zh) * | 2007-08-30 | 2010-12-15 | 复旦大学 | 以上电极作为保护层的CuxO电阻存储器及其制造方法 |
| CN102420175B (zh) * | 2011-06-15 | 2013-12-04 | 上海华力微电子有限公司 | 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法 |
| US8803292B2 (en) * | 2012-04-27 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias and methods for forming the same |
| CN103904025A (zh) * | 2014-03-24 | 2014-07-02 | 上海华力微电子有限公司 | 提高金属连线电迁移可靠性的方法 |
| US10147719B2 (en) * | 2016-11-17 | 2018-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor field effect transistors and manufacturing method thereof |
-
2021
- 2021-08-27 CN CN202110996032.1A patent/CN115881687A/zh active Pending
- 2021-10-20 WO PCT/CN2021/124955 patent/WO2023024233A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023024233A1 (zh) | 2023-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8039314B2 (en) | Metal adhesion by induced surface roughness | |
| JP4979320B2 (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
| JP5358848B2 (ja) | 削設構造の側壁に金属をパターニングする方法、及びメモリデバイスの製造方法 | |
| US7678696B2 (en) | Method of making through wafer vias | |
| WO2012013162A1 (zh) | 一种硅通孔互连结构及其制造方法 | |
| US20150332968A1 (en) | Semiconductor Having A High Aspect Ratio Via | |
| CN112567514B (zh) | 存储器结构及其形成方法 | |
| US20200075482A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN114446876B (zh) | 晶圆切割方法 | |
| JP2001308097A (ja) | 半導体装置およびその製造方法 | |
| US8691692B2 (en) | Semiconductor chips and methods of forming the same | |
| CN111244057B (zh) | 一种键合结构及其制造方法 | |
| JP4389227B2 (ja) | 半導体装置の製造方法 | |
| KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
| CN102683308B (zh) | 穿硅通孔结构及其形成方法 | |
| US11508619B2 (en) | Electrical connection structure and method of forming the same | |
| CN112447583B (zh) | 制造半导体结构的方法 | |
| CN115881687A (zh) | 一种半导体结构、半导体结构制作方法和存储器 | |
| CN104752320B (zh) | 半导体器件及其形成方法 | |
| WO2011027193A1 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
| JP2008166414A (ja) | 半導体装置及びその製造方法 | |
| CN110931373B (zh) | 一种半导体器件及其制造方法 | |
| US8384214B2 (en) | Semiconductor structure, pad structure and protection structure | |
| US20230060502A1 (en) | Semiconductor structure, method for manufacturing semiconductor structure, and memory | |
| JP2005101181A (ja) | 半導体装置のおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |