KR101409343B1

KR101409343B1 - 회로 기판의 제조 방법 및 회로 기판

Info

Publication number: KR101409343B1
Application number: KR1020127001993A
Authority: KR
Inventors: 히토시 시마즈; 타케히코 사와다; 토모아키 아사이; 료우 야마우치
Original assignee: 가부시키가이샤 도요다 지도숏키
Priority date: 2009-09-01
Filing date: 2010-09-01
Publication date: 2014-06-18
Also published as: JPWO2011027792A1; US8917495B2; KR20120035196A; EP2475231A1; CN102474979A; US20120160553A1; JP5488604B2; EP2475231B1; WO2011027792A1; CN102474979B; EP2475231A4

Abstract

(과제) 회로 패턴의 상대 위치를 유지한 상태로 판 형상 절연체에 고정할 수 있는 회로 기판의 제조 방법 및 복수의 회로 패턴의 상대 위치가 유지된 회로 기판을 제공한다.
(해결수단) 금속판으로부터 평면 형상으로 권수(券數)가 1인 제1 코일(30)을 형성한다. 다음으로, 금속판으로부터 평면 형상으로서 코일의 양단부(兩端部)(41, 42)가 인접하는 다른 부위에 연결부(43, 44)를 통하여 연결되는 권수가 4인 제2 코일(40)을 형성한다. 그리고, 한쌍의 제1 코일(30) 및 제2 코일(40)을, 복수의 프리프레그가 적층된 수지판(50)을 개재시켜 대향하도록 서로 겹치게 한 후, 연결부(43, 44)에 의한 연결의 해제를 실시한다.

Description

회로 기판의 제조 방법 및 회로 기판{CIRCUIT BOARD MANUFACTURING METHOD AND CIRCUIT BOARD}

본 발명은, 회로 기판의 제조 방법 및 회로 기판에 관한 것이다.

종래, 회로 기판의 제조 방법에 관한 기술로서, 하기 특허문헌 1에 나타내는 전력계 배선 기판이 알려져 있다. 이 전력계 배선 기판은, 도전로(導電路)가 판 형상의 절연 재료로 이루어진 기판의 표면 및 이면에 각각 형성된 것이다.

일본공개특허공보 2007-134393호

그런데, 전술한 바와 같이, 미리 형성된 도전로를 기판에 고정하여 전력계 배선 기판을 작성하는 경우에 있어서, 기판의 한쪽 면에 복수의 도전로를 고정하는 것을 생각할 수 있다. 그리고, 이들 도전로 사이에 부품을 실장하는 경우나, 도전로 사이에 높은 전압이 인가되는 경우에는, 당해 도전로 사이의 거리의 정밀도를 정해진 값으로 유지할 필요가 있다. 또한, 도전로가 기판 외부와 접속되는 경우에는, 각각의 도전로를 정밀도 좋게 위치 결정하는 것이 요구된다.

그러나, 복수의 도전로를 각각 개별적으로 위치 결정하면, 예를 들면 위치 결정 핀과 같은 위치 결정 수단이 각 도전로에 필요해진다고 하는 문제가 발생하였다.

본 발명은, 전술한 과제를 해결하기 위해 이루어진 것으로, 그 목적으로 하는 바는, 복수의 회로 패턴(도전로)의 상대 위치를 유지한 상태로 판 형상 절연체(기판)에 고정할 수 있는 회로 기판의 제조 방법 및 복수의 회로 패턴의 상대 위치가 유지된 회로 기판을 제공하는 것에 있다.

상기 목적을 달성하기 위해, 특허청구범위에 기재된 청구항 1의 회로 기판의 제조 방법에서는, 제1 회로 패턴 및 제2 회로 패턴을 갖는 회로 기판의 제조 방법으로서, 제1 회로 패턴 및 제2 회로 패턴을 제1 연결부로 연결시켜 형성하는 제1 공정과, 제1 회로 패턴 및 제2 회로 패턴을 판 형상 절연체에 고정하는 제2 공정과, 제1 연결부에 의한 연결의 해제를 실시하는 제3 공정을 구비하는 것을 특징으로 한다.

제2 공정에 의해 양(兩) 회로 패턴을 판 형상 절연체에 고정하는 경우, 양 회로 패턴은 제1 연결부를 통하여 연결되어 있기 때문에, 이들 양 회로 패턴을 상대적으로 위치 어긋남시키는 일 없이 판 형상 절연체에 대하여 고정할 수 있다.

청구항 2의 발명은, 청구항 1에 기재된 회로 기판의 제조 방법에 있어서, 제1 공정은, 판 형상 도체의 펀칭 가공에 의해 제1 회로 패턴 및 제2 회로 패턴을 제1 연결부로 연결하여 형성하는 것을 특징으로 한다.

예를 들면 순차 이송용 프레스(progressive press) 등에 의해, 제1 회로 패턴 및 제2 회로 패턴을 제1 연결부로 연결한 형상으로 펀칭할 수 있다.

청구항 3의 발명은, 청구항 1에 기재된 회로 기판의 제조 방법에 있어서, 제1 공정은, 제1 회로 패턴 내의 상이한 2개소를 연결하는 제2 연결부를 형성하고, 제3 공정은, 제1 연결부에 의한 연결과 제2 연결부에 의한 연결을 해제하는 것을 특징으로 한다.

연결부는, 상이한 회로 패턴 사이에만 형성될 수 있는 것이 아니라, 동일한 회로 패턴의 상이한 2점 사이에도 형성할 수 있다.

예를 들면, 코일 형상의 회로 패턴에서는, 형상을 안정시키기 위한 리브로서 연결부를 형성해도 좋다. 또한, 가늘고 긴 회로 패턴이 자중(自重)으로 변형되는 것을 방지하기 위한 보강부로서 형성해도 좋다.

청구항 4의 발명은, 청구항 3에 기재된 회로 기판의 제조 방법에 있어서, 판 형상 도체의 펀칭 가공에 의해 제1 회로 패턴 및 제2 회로 패턴을 제1 연결부로 연결하여 형성하는 것을 특징으로 한다.

청구항 5의 발명은, 청구항 1~4에 기재된 회로 기판의 제조 방법에 있어서, 제3 공정은, 펀칭 가공에 의해 제1 연결부, 또는 제1 연결부 및 제2 연결부를 펀칭함으로써 연결부에 의한 연결을 해제하는 것을 특징으로 한다.

청구항 6의 발명은, 청구항 5에 기재된 회로 기판의 제조 방법에 있어서, 판 형상 절연체에는, 펀칭 가공용의 공구가 삽입 관통하는 관통구멍이 제2 공정보다도 전에 형성되는 것을 특징으로 한다.

연결부를 해제하기 위한 펀칭시에, 회로 패턴만을 펀칭할 수 있다.

청구항 7의 발명은, 청구항 2에 기재된 회로 기판의 제조 방법에 있어서, 하나의 전자 부품을 실장하기 위한 실장용 패드가, 제1 회로 패턴과 제2 회로 패턴에 설치되어 있고, 실장용 패드가 제1 공정으로 형성되는 것을 특징으로 한다.

전자 부품의 실장용 패드를, 제1 회로 패턴 및 제2 회로 패턴의 펀칭시에 형성할 수 있다.

특허청구범위에 기재된 청구항 8의 회로 기판에서는, 제1 회로 패턴 및 제2 회로 패턴이 판 형상 절연체에 고정되는 회로 기판으로서, 제1 연결부로 연결되도록 하나의 판 형상 도체로부터 펀칭되어 형성된 제1 회로 패턴 및 제2 회로 패턴을 판 형상 절연체에 고정한 후에 제1 연결부가 제거됨으로써, 이들 제1 회로 패턴 및 제2 회로 패턴이 전기적으로 분리되어 있는 것을 특징으로 한다.

제1 회로 패턴과 제2 회로 패턴이 연결된 상태로 판 형상 절연체에 고정되기 때문에, 제1 회로 패턴과 제2 회로 패턴과의 상대 위치가 유지된다.

청구항 9의 발명은, 청구항 8에 기재된 회로 기판에 있어서, 제1 회로 패턴 내의 상이한 2개소를 연결하는 제2 연결부를 추가로 갖고, 제1 회로 패턴 및 제2 회로 패턴이 판 형상 절연체에 고정된 후, 제2 연결부에 의한 연결이 해제되는 것을 특징으로 한다.

청구항 10의 발명은, 청구항 8 또는 9에 기재된 회로 기판에 있어서, 판 형상 절연체에는, 제1 연결부 또는 제2 연결부의 연결을 해제하기 위한 펀칭 가공용의 공구가 삽입 관통하는 관통구멍이 형성되는 것을 특징으로 한다.

청구항 11의 발명은, 청구항 8에 기재된 회로 기판에 있어서, 하나의 전자 부품을 실장하기 위한 실장용 패드가, 상기 제1 회로 패턴 및 상기 제2 회로 패턴에 형성되는 것을 특징으로 한다.

하나의 전자 부품을 실장하기 위한 실장용 패드의 상대 위치가 유지된다. 또한, 동일한 판 형상 도체로부터 제1 회로 패턴과 제2 회로 패턴이 형성되기 때문에, 실장용 패드의 실장면의 평면도도 유지된다.

복수의 회로 패턴(도전로)의 상대 위치를 유지한 상태로 판 형상 절연체(기판)에 고정할 수 있는 회로 기판의 제조 방법 및 복수의 회로 패턴의 상대 위치가 유지된 회로 기판을 얻을 수 있다.

도 1은 제1 실시형태에 따른 회로 기판의 요부(要部)를 개념적으로 설명하는 측면도이다.
도 2(a)는, 도 1에 나타내는 2A-2A선 상당의 절단면에 의한 단면도이고, 도 2(b)는, 도 1에 나타내는 2B-2B선 상당의 절단면에 의한 단면도이다.
도 3은 제1 실시형태에 따른 회로 기판의 제조 공정의 일부를 나타내는 공정도이다.
도 4는 제1 실시형태에 따른 회로 기판의 제조 공정의 일부를 나타내는 공정도이다.
도 5는 제2 실시형태에 따른 회로 기판을 나타내는 설명도로서, 도 5(a)는 정면도를 나타내고, 도 5(b)는 측면도를 나타낸다.
도 6은 제2 실시형태에 따른 회로 기판의 제조 공정을 나타내는 공정도이다.
도 7은 제3 실시형태에 따른 회로 기판을 나타내는 설명도로서, 도 7(a)는 정면도를 나타내고, 도 7(b)는 측면도를 나타낸다.
도 8(a)는 제4 실시형태에 따른 회로 기판의 정면도이고, 도 8(b)는 측면도이다.
도 9는 제4 실시형태에 따른 회로 기판의 제조 공정을 나타내는 공정도로서, 도 9(a)는 펀칭 가공 직전의 상태를 나타내고, 도 9(b)는 펀칭 가공 직후의 상태를 나타낸다.
도 10은 제4 실시형태의 변형예에 따른 회로 기판의 제조 공정을 나타내는 공정도로서, 도 10(a)는 펀칭 가공 직전의 상태를 나타내고, 도 10(b)는 펀칭 가공 직후의 상태를 나타낸다.

(발명을 실시하기 위한 형태)

[제1 실시형태]

이하, 본 발명의 회로 기판 및 그 제조 방법을 구현화한 제1 실시형태에 대해서, 도면을 참조하여 설명한다.

도 1에 나타내는 회로 기판(10)은, 대전류(예를 들면 50~180A)에 대응하기 위해, 소정 판두께(예를 들면 0.6~0.8mm)의 구리판으로부터 평면 형상으로 형성된 제1 코일(30) 및 제2 코일(40)을 갖는 트랜스(20)를 구비하고 있다. 이 트랜스(20)는, 양 코일(30, 40)을 판 형상 절연체로서 기능하는 수지판(50)에 의해 각각 양면으로부터 절연한 코일 부재에 대하여 코어(61, 62)를 상하로부터 장착함으로써, 입력 단자로부터 입력되는 전압을 변압하여 출력 단자로부터 출력하는 변압 기능을 이룬다.

이 트랜스(20)는, 수지판(50)으로부터 하면에 노출되는 입력 단자 및 출력 단자의 일부가 판면(11) 상의 단자대(12)에 설치되는 소정의 단자에 전기적으로 접속되도록, 단자대(12) 및 지지대(13)에 나사(14)에 의해 체결된다. 그 때문에, 회로 기판(10)에는, 나사(14)가 삽입 관통하기 위한 6개의 관통구멍(21a~21f)(도 2(a) 및 도 2(b))이 형성되어 있다.

도 2(a)에 나타내는 바와 같이, 제1 코일(30)은 권수(券數)가 1인 평판 형상의 코일이며, 그 일측 단부(端部) 및 타측 단부는, 입력 단자를 구성하는 2개의 단자(71, 72)를 겸하도록 형성되어 있다. 이들 양 입력 단자(71, 72)는, 수지판(50)으로부터 노출되는 부위(이하, 노출부(71a, 72a)라고 함)가 당해 노출부 근방의 부위와 비교하여 작아지도록 각각 형성됨과 함께, 나사(14)가 삽입 관통하기 위한 관통구멍(21a, 21b)이 각각 형성되어 있다.

또한, 입력 단자(71)를 포함하는 평면 상에는, 출력 단자를 구성하는 2개의 단자(73, 74)가 각각 배치되어 있다. 이들 양 출력 단자(73, 74)는, 도시를 생략한 전극부를 통하여 제2 코일(40)의 후술하는 일측 단부(41) 및 타측 단부(42)에 각각 전기적으로 접속되어 있다. 또한, 상기 전극부는, 예를 들면 관통 전극이어도 좋고, 양 출력 단자(73, 74) 및 양단부(41, 42)의 일부를 각각 상대측으로 돌출시켜 이 돌출부끼리를 면접촉시킴으로써 형성되어도 좋다.

또한, 양 출력 단자(73, 74)는, 수지판(50)으로부터 길이 방향으로 노출되는 부위(이하, 노출부(73a, 74a)라고 함)가 당해 노출부 근방의 부위와 비교하여 작아지도록 각각 형성됨과 함께, 나사(14)가 삽입 관통하기 위한 관통구멍(21c, 21d)이 각각 형성되어 있다. 그리고, 각 단자(71~74)의 관통구멍(21a~21d)의 주위에는, 도통 부분으로의 수지의 침입을 방지하기 위한 환상(環狀) 볼록부가 단자대측에 각각 형성되어 있다.

또한, 제1 코일(30)과 동일 평면 상에는, 동일 재료의 금속 부재에 의해 형성되어, 나사 풀림 방지용 부재로서 기능하는 금속 시트(75e, 75f)가 각각 배치되어 있다. 이들 금속 시트(75e, 75f)의 중앙부에는, 나사(14)가 삽입 관통하기 위한 관통구멍(21e, 21f)이 각각 형성되어 있다. 이와 같이 나사(14)가 삽입 관통하는 부분에 금속 시트(75e, 75f)를 설치함으로써, 체결 부분에 차지하는 수지 부분이 적어지기 때문에, 수지 부분의 변형에 의해 나사가 풀리는 것을 방지할 수 있다.

도 2(b)에 나타내는 바와 같이, 제2 코일(40)은, 권수가 4인 평판 형상의 코일이며, 그 코일의 단부는, 출력 단자(73, 74)에 각각 전기적으로 접속하기 위해, 제2 코일(40)을 포함하는 평면에 출력 단자(73, 74)를 투영한 부위의 근방에, 일측 단부(41) 및 타측 단부(42)로서 형성되어 있다. 그리고, 타측 단부(42)에는, 나사(14)가 삽입 관통하기 위한 관통구멍(21d)이 형성되어 있다. 또한, 제2 코일(40)과 동일 평면 상에는, 동일 재료의 금속 부재에 의해 형성되어, 금속 시트(75e, 75f)와 마찬가지로 나사 풀림 방지용 부재로서 기능하는 금속 시트(76a, 76b, 76c, 76e, 76f)가 각각 배치되어 있다. 이들 금속 시트(76a, 76b, 76c, 76e, 76f)의 중앙부에는, 나사(14)가 삽입 관통하기 위한 관통구멍(21a, 21b, 21c, 21e, 21f)이 각각 형성되어 있다. 또한, 편의상 도 2에 있어서, 제2 코일(40) 및 출력 단자(73, 74)의 단면 부분의 사선 표시를 생략한다. 또한, 제2 코일(40)은, 도 2(b)에 나타내는 바와 같이, 수지판(50)의 외연 및 내연에까지 필요한 절연 거리에 대하여, 충분한 거리가 확보되도록 형성되어 있다. 이에 따라, 코어(61, 62)를 상하로부터 장착할 때 이들 코어(61, 62)가 어긋나게 장착되었다 하더라도, 양 코어(61, 62)에 대하여 제2 코일(40)에 필요한 절연 거리를 확실하게 확보할 수 있다.

다음으로, 전술한 바와 같이 구성되는 회로 기판(10)의 제조 공정에 대해서, 도 3 및 도 4를 참조하여 설명한다.

우선, 소재가 되는 판 형상 도체로서 소정 형상의 구리판을 준비하고, 도 3(a)에 나타내는 바와 같이, 권수가 1인 제1 코일(30) 및 출력 단자(73, 74)를 프레스 가공 등에 의해 평면 형상으로 복수 형성한다. 이 때, 제1 코일(30)의 일측 단부 및 타측 단부(입력 단자(71, 72))와 출력 단자(73, 74)는, 각각의 단부(도 3(a) 중의 우측 단부)가 지지부(81)에 의해 연결되어 있다. 이 지지부(81)는, 동시에 성형되는 다른 복수의 제1 코일(30) 및 출력 단자(73, 74)에도 연결되어 있다. 그리고, 지지부(81)에는, 입력 단자(71) 및 출력 단자(74)의 근방에 2개의 위치 결정용 관통구멍(81a)이 형성되어 있다. 또한, 노출부(71a, 72a, 73a, 74a)에 상당하는 부위가 당해 노출부 근방의 부위와 비교하여 작아지도록 각각 형성된다.

또한, 금속 시트(75e, 75f)는, 각각의 단부(도 3(a) 중의 좌측 단부)가 지지부(82)에 의해 연결되어 있고, 제1 코일(30)은, 지지부(82)의 근방에 형성되는 연결부(31)로 당해 지지부(82)에 연결되어 있다. 이 지지부(82)는, 동시에 성형되는 다른 복수의 제1 코일(30) 및 금속 시트(75e, 75f)에도 연결되어 있다. 그리고, 지지부(82)에는, 금속 시트(75e, 75f)의 근방에 2개의 위치 결정용 관통구멍(82a)이 형성되어 있다. 또한, 도 3(a)에 나타내는 공정은, 특허청구범위에 기재된 「제1 공정」의 일 예에 상당하고, 지지부(81) 및 지지부(82)는, 특허청구범위에 기재된 「제1 연결부」의 일 예에 상당한다.

다음으로, 소재가 되는 판 형상 도체로서 소정 형상의 구리판을 준비하고, 도 3(b)에 나타내는 바와 같이, 권수가 4인 제2 코일(40) 및 금속 시트(76a, 76b, 76c, 76e, 76f)를 프레스 가공 등에 의해 평면 형상으로 복수 형성한다. 이 때, 일측 단부(41)는, 인접하는 다른 부위에 연결부(43)를 통하여 연결되도록 형성되고, 타측 단부(42)는, 인접하는 다른 부위에 연결부(44)를 통하여 연결되도록 형성된다. 여기에서, 연결부(43, 44)는, 후술하는 바와 같이 수지판(50)에 서로 겹쳐질 때, 제1 코일(30)을 포함하는 평면으로의 투영이 당해 제1 코일(30)에 대하여 적어도 소정 거리 이간되도록 배치된다. 연결부(43) 및 연결부(44)는, 특허청구범위에 기재된 「제2 연결부」의 일 예에 상당한다.

제2 코일(40)의 타측 단부(42)와 금속 시트(76a~76c)는, 각각의 단부(도 3(b) 중의 우측 단부)가 지지부(83)에 의해 연결되어 있다. 이 지지부(83)는, 동시에 성형되는 다른 복수의 제2 코일(40) 및 금속 시트(76a~76c)에도 연결되어 있다. 그리고, 지지부(83)에는, 타측 단부(42) 및 금속 시트(76a)의 근방에 2개의 위치 결정용 관통구멍(83a)이 형성되어 있다.

금속 시트(76e, 76f)는, 각각의 단부(도 3(b) 중의 좌측 단부)가 지지부(84)에 의해 연결되어 있고, 제2 코일(40)은, 지지부(84)의 근방에 형성되는 연결부(45)로 당해 지지부(84)에 연결되어 있다. 이 지지부(84)는, 동시에 성형되는 다른 복수의 제2 코일(40) 및 금속 시트(76e, 76f)에도 연결되어 있다. 그리고, 지지부(84)에는, 금속 시트(76e, 76f)의 근방에 2개의 위치 결정용 관통구멍(84a)이 형성되어 있다. 또한, 도 3(b)에 나타내는 공정은, 특허청구범위에 기재된 「제1 공정」의 일 예에 상당하고, 지지부(83) 및 지지부(84)는, 특허청구범위에 기재된 「제1 연결부」의 일 예에 상당한다. 또한, 제1 코일(30) 및 제2 코일(40)을 동일 공정으로 형성해도 좋다.

계속해서, 도 4(c)에 나타내는 바와 같이, 복수의 수지, 예를 들면 프리프레그(prepreg)를 소정 매수 적층한 후, 지지부(81) 및 지지부(82)에 의해 연결된 복수의 제1 코일(30) 등을 이 프리프레그층 상에 나란히 배치하고, 추가로 복수의 프리프레그를 소정 매수 적층한 후, 지지부(83) 및 지지부(84)에 의해 연결된 복수의 제2 코일(40) 등을 이 프리프레그층 상에 나란히 배치하고, 추가로 복수의 프리프레그를 소정 매수 적층하여, 회로 기판을 형성한다. 이 때, 각 지지부(81~84)의 관통구멍(81a~84a)과, 이들 각 관통구멍(81a~84a)에 대응하여 각 프리프레그에 각각 형성되는 복수의 관통구멍을 위치 결정용 핀 등으로 함께 삽입 관통시킨 상태로, 복수의 제1 코일(30) 등을 동일 평면 상에서 프리프레그층에 대하여 소정의 위치에 배치함과 함께, 복수의 제2 코일(40)을 다른 동일 평면 상에서 프리프레그층에 대하여 소정의 위치에 배치한다. 이에 따라, 한쌍의 제1 코일(30) 및 제2 코일(40)이, 수지판(50)을 개재시켜 대향하도록 서로 겹쳐진다. 또한, 수지판(50)은, 대전류에 대응 가능한 판두께로 설정된 양 코일(30, 40)을 원활하게 절연하기 위해, 프리프레그가 복수 적층되어 형성된다.

여기에서, 도 4(c)에 나타내는 공정에서는, 수지판(50)을 통하여 양 코일(30, 40)을 서로 겹치게 하는 경우, 제2 코일(40)은 일측 단부(41) 및 타측 단부(42)가 인접하는 다른 부위에 연결부(43, 44)를 통하여 연결되어 있기 때문에, 양단부(41, 42)가 흔들리는 일도 없이 제2 코일(40)을 수지판(50)에 대하여 용이하게 배치할 수 있다. 또한, 제1 코일(30) 및 출력 단자(73, 74)는 지지부(81)에 의해 연결되고, 제1 코일(30) 및 금속 시트(75e, 75f)는 지지부(82)에 의해 연결되어 있기 때문에, 제1 코일(30)이나 금속 시트(75e, 75f) 및 출력 단자(73, 74)를, 각각의 상대 위치를 유지한 채, 프리프레그층(수지판)에 대하여 소정의 위치에 용이하게 배치할 수 있다. 마찬가지로, 제2 코일(40) 및 금속 시트(76a~76c)는 지지부(83)에 의해 연결되고, 제2 코일(40) 및 금속 시트(76e, 76f)는 지지부(84)에 의해 연결되어 있기 때문에, 제2 코일(40)과 금속 시트(76a~76c, 76e, 76f)의 상대 위치를 유지한 채로 프리프레그층(수지판)에 배치할 수 있다. 또한, 도 4(c)에 나타내는 공정은, 특허청구범위에 기재된 「제2 공정」의 일 예에 상당한다. 또한, 제1 코일(30)과 이 제1 코일(30)에 지지부(81)를 통하여 연결되는 출력 단자(73) 및 출력 단자(74) 중 적어도 어느 하나를, 특허청구범위에 기재된 「제1 회로 패턴」과 「제2 회로 패턴」으로 할 수도 있다. 또한, 제1 코일(30)과 이 제1 코일(30)에 지지부(82)를 통하여 연결되는 금속 시트(75e) 및 금속 시트(75f) 중 적어도 어느 하나를, 특허청구범위에 기재된 「제1 회로 패턴」과 「제2 회로 패턴」으로 할 수도 있다. 또한, 제2 코일(40)과 이 제2 코일(40)에 지지부(83)를 통하여 연결되는 금속 시트(76a, 76b, 76c) 중 적어도 어느 하나를, 특허청구범위에 기재된 「제1 회로 패턴」과 「제2 회로 패턴」으로 할 수도 있다. 또한, 제2 코일(40)과 이 제2 코일(40)에 지지부(84)를 통하여 연결되는 금속 시트(76e, 76f) 중 적어도 어느 하나를, 특허청구범위에 기재된 「제1 회로 패턴」과 「제2 회로 패턴」으로 할 수도 있다.

그리고, 도 4(d)에 나타내는 바와 같이, 순차 이송용 프레스 등에 의해, 한쌍의 제1 코일(30) 및 제2 코일(40)을 하나 포함하는 수지판(50)의 개편(個片)화와, 연결부(43, 44)에 의한 연결의 해제와, 각 지지부(81~84)의 제거를 동일 공정 내에서 실시한다. 구체적으로는, 예를 들면, 우선 첫번째 프레스형으로 연결부(43, 44)에 의한 연결을 해제하기 위한 관통구멍(22a, 22b)을 수지판(50) 등에 형성한다. 이에 따라, 연결부(43, 44)의 일부 또는 전부가 절단되어 제거된다. 계속해서, 다음 프레스형으로 나사(14)를 삽입 관통시키기 위한 관통구멍(21a~21f)이나 코어 삽입 구멍(51)을 수지판(50) 등에 형성한다.

그리고, 마지막 프레스형으로 연결부(31)나 연결부(45) 등을 절단하여 각 지지부(81~84)를 제거함과 함께 소정의 외형 형상을 형성하도록 분단(dividing) 등을 하여 개편화를 실시함으로써, 한쌍의 제1 코일(30) 및 제2 코일(40)을 하나 포함하는 개개의 코일 부재를 제조한다. 이 때, 개편화시의 수지판(50)의 절단면 중, 지지부(82, 84)의 제거에 의한 연결부(31)의 절단부가 수지판(50)의 절단면으로부터 노출되는 부분이 오목부(52a)로서 움푹 패이도록 형성되고, 지지부(82, 84)의 제거에 의한 연결부(45)의 절단부가 수지판(50)의 절단면으로부터 노출되는 부분이 오목부(52b)로서 움푹 패이도록 형성된다(도 2 참조).

여기에서, 도 4(d)에 나타내는 공정에서는, 순차 이송용 프레스 등에 의해, 개편화와 동일 공정에서 연결부(43, 44)에 의한 연결을 해제하는 가공이나 각 지지부(81~84)를 제거하는 가공이 행해지기 때문에, 연결부(43, 44)에 의한 연결을 해제하기 위한 공정이나 각 지지부(81~84)를 제거하기 위한 공정을 별도 공정으로 형성할 필요가 없어, 연결부(43, 44)나 각 지지부(81~84)를 설치하는 것에 의한 작업성의 악화를 억제할 수 있다. 또한, 개편화의 공정은, 연결부(43, 44)에 의한 연결을 해제하는 공정이나 각 지지부(81~84)를 제거하는 공정과 동일한 프레스형으로 실시해도 좋고, 도 4(d)에 나타내는 공정과 상이한 공정에서 실시해도 좋다. 또한, 도 4(d)에 나타내는 공정은, 특허청구범위에 기재된 「제3 공정」의 일 예에 상당한다.

그리고, 전술한 바와 같이 개편화된 코일 부재에 대하여 코어(61, 62)를 상하로부터 장착함으로써, 도 1에 나타내는 트랜스(20)(회로 기판(10))가 완성된다.

이상 설명한 바와 같이, 본 제1 실시형태에 따른 회로 기판(10)의 제조 방법에서는, 도 3(a)에 나타내는 공정에 의해, 금속판으로부터 평면 형상으로 권수가 1인 제1 코일(30)을 형성한다. 그리고, 도 3(b)에 나타내는 공정에 의해, 금속판으로부터 평면 형상으로서 코일의 양단부(41, 42)가 동일 패턴 내의 다른 부위에 연결부(43, 44)를 통하여 연결되는 권수가 4인 제2 코일(40)을 형성한다. 그리고, 도 4(c)에 나타내는 공정에 의해, 한쌍의 제1 코일(30) 및 제2 코일(40)을, 복수의 프리프레그가 적층된 수지판(50)을 개재시켜 대향하도록 복수 배열하여 적층함으로써 서로 겹치게 한다. 그리고, 도 4(d)에 나타내는 공정에 의해, 각 지지부(81~84)의 제거가 실시되고, 연결부(43, 44)에 의한 연결의 해제가 실시된다.

도 4(c)에 나타내는 공정에 의해 수지판(50)을 통하여 양 코일(30, 40)을 적층하는 경우, 제2 코일(40)은 양단부(41, 42)가 동일 패턴 내의 다른 부위에 연결부(43, 44)를 통하여 연결되어 있기 때문에, 권수가 많은 제2 코일(40)을, 그 양단부(41, 42)가 흔들리는 일도 없이 수지판(50)에 대하여 용이하게 배치할 수 있다.

또한, 본 제1 실시형태에 따른 회로 기판(10)의 제조 방법에서는, 도 4(d)에 나타내는 공정에 의해, 연결부(43, 44)에 의한 연결의 해제와, 한쌍의 제1 코일(30) 및 제2 코일(40)을 하나 포함하는 수지판(50)의 개편화가 동일 공정 내에서 실시된다. 이에 따라, 예를 들면 순차 이송용 프레스 등에 의해, 개편화와 동일한 공정에서 연결부(43, 44)에 의한 연결을 해제하는 가공이 행해지기 때문에, 연결부(43, 44)에 의한 연결을 해제하기 위한 공정을 개편화 공정과 별도 공정으로 형성할 필요가 없어, 연결부(43, 44)를 설치하는 것에 의한 작업성의 악화를 억제할 수 있다.

또한, 본 제1 실시형태에 따른 회로 기판(10)의 제조 방법에서는, 제1 코일(30)의 일측 단부 및 타측 단부를 겸하는 입력 단자(71, 72)는, 개편화시의 절단이 예정된 절단부인 노출부(71a, 72a)가 당해 노출부 근방의 부위와 비교하여 작아지도록 형성되기 때문에, 소형화를 도모하기 위해 제1 코일(30)을 구성하는 각 도전부끼리를 수지판(50)을 통하여 동일 평면 상으로 근접시켜 배치시키는 경우라도, 수지판(50)으로부터 노출되는 노출부(71a, 72a)끼리의 연면(沿面) 거리를 확실하게 확보할 수 있다.

또한, 본 제1 실시형태에 따른 회로 기판(10)의 제조 방법에서는, 지지부(81, 82)에는 위치 결정용 관통구멍(81a, 82a)이 복수 형성되어 있기 때문에, 도 4(c)에 나타내는 공정에 있어서, 각 관통구멍(81a, 82a)과 이들 각 관통구멍(81a, 82a)에 대응하여 각 프리프레그에 형성되는 복수의 관통구멍을 위치 결정용 핀 등으로 삽입 관통시킴으로써, 제1 코일(30) 및 지지부(81, 82)를 각 프리프레그가 적층된 수지판(50)에 대하여 소정의 위치에 정해진 정밀도로 배치할 수 있다.

또한, 본 제1 실시형태에 따른 회로 기판(10)의 제조 방법에서는, 지지부(83, 84)에는 위치 결정용 관통구멍(83a, 84a)이 복수 형성되어 있기 때문에, 도 4(c)에 나타내는 공정에 있어서, 각 관통구멍(83a, 84a)과 이들 각 관통구멍(83a, 84a)에 대응하여 각 프리프레그에 형성되는 복수의 관통구멍을 위치 결정용 핀 등으로 삽입 관통시킴으로써, 제2 코일(40) 및 지지부(83, 84)를 각 프리프레그가 적층된 수지판(50)에 대하여 소정의 위치에 정해진 정밀도로 배치할 수 있다.

또한, 본 제1 실시형태에 따른 회로 기판(10)의 제조 방법에서는, 도 4(d)에 나타내는 공정에 의해, 지지부(82, 84)의 제거에 의한 연결부(31)의 절단부가 수지판(50)의 절단면으로부터 노출되는 부분이 오목부(52a)로서 움푹 패이도록 형성되고, 지지부(82, 84)의 제거에 의한 연결부(45)의 절단부가 수지판(50)의 절단면으로부터 노출되는 부분이 오목부(52b)로서 움푹 패이도록 형성되기 때문에, 이 절단부로부터 다른 도전부, 예를 들면 케이스체 등과의 공간 거리를 확실하게 확보할 수 있다.

본 제1 실시형태의 제1 변형예로서, 제1 코일(30)을 폐지하고, 코일로서는 제2 코일(40)만을 갖도록 코일 부재 또는 회로 기판을 형성해도 좋다. 이와 같이 트랜스를 갖는 일 없이 하나의 코일을 갖는 코일 부재 또는 회로 기판이라도, 도 3(b)의 공정에서 제2 코일(40)을 형성하고, 도 4(c)의 공정을 거친 도 4(d)의 공정에서 개편화와 동일한 공정으로, 각 지지부(81~84)의 제거를 실시하고 연결부(43, 44)에 의한 연결을 해제하는 가공을 실시함으로써, 상기 제1 실시형태와 마찬가지로, 제2 코일(40)이 수지판(50)에 대하여 용이하게 배치되어, 대전류에 대응 가능한 코일을 갖는 코일 부재 또는 회로 기판을 용이하게 제조할 수 있다.

본 제1 실시형태의 제2 변형예에 따른 회로 기판(10)으로서, 제1 코일(30)과 제2 코일(40)을 동일 평면 상에 배치하도록 트랜스(20)가 형성되어도 좋다. 구체적으로는, 예를 들면 제1 코일(30)의 주위에 제2 코일(40)을 배치하도록 트랜스(20)가 형성된다. 이에 따라, 도 3(a) 및 도 3(b)의 공정이 하나의 공정에서 실시되고, 이 공정에 있어서, 제1 코일(30) 및 제2 코일(40)을 동일 재료의 연결부로 연결하고, 도 4(c)의 공정을 거친 도 4(d)의 공정에서 이 연결부의 일부 또는 전부를 절단한다. 이와 같이 하더라도, 상기 제1 실시형태와 마찬가지로, 제1 코일(30) 및 제2 코일(40)이 수지판(50)에 대하여 용이하게 배치되어, 대전류에 대응 가능한 트랜스를 갖는 회로 기판을 용이하게 제조할 수 있다.

또한, 어떤 회로 패턴(제1 회로 패턴)이 제2 코일(40)로서, 이 코일의 양단부 또는 그 근방 부위가 인접하는 다른 패턴(제2 회로 패턴)에 연결부를 통하여 연결되고, 수지판(50)에는, 제2 코일(40)(제1 회로 패턴) 및 제2 회로 패턴이 고정되는 측의 면에 대하여 반대측의 면에, 제1 코일(30)이 고정되어도 좋다. 이 경우, 도 3(a), (b)에 나타내는 공정에서는, 소재가 되는 소정 형상의 금속판으로부터 펀칭되어 평면 형상으로 제1 코일(30)과 제2 코일(40) 및 제2 회로 패턴이 형성되고, 도 4(c)에 나타내는 공정에서는, 제1 코일(30)과 제2 코일(40) 및 제2 회로 패턴이 수지판(50)을 개재시켜 대향하도록 서로 겹쳐지고, 도 4(d)에 나타내는 공정에서는, 각 지지부(81~84)의 제거의 실시 및 연결부에 의한 연결의 해제와, 한쌍의 제1 코일(30) 및 제2 코일(40)을 하나 포함하는 수지판(50)의 개편화가 동일 공정 내에서 실시되게 된다.

[제2 실시형태]

다음으로, 본 발명의 제2 실시형태에 따른 회로 기판 및 그 제조 방법에 대해서, 도 5 및 도 6을 참조하여 설명한다. 도 5(a)는 제2 실시형태에 따른 회로 기판(10a)의 정면도이고, 도 5(b)는 측면도이다. 도 6은, 제2 실시형태에 따른 회로 기판(10a)의 제조 공정을 나타내는 공정도이다.

도 5(a), (b)에 나타내는 바와 같이, 본 제2 실시형태에 따른 회로 기판(10a)은, 하나의 판 형상 도체, 예를 들면 소정 판두께의 구리판을 펀칭하여 평면 형상으로 형성한 제1 회로 패턴(91) 및 제2 회로 패턴(92)을 구비하고 있고, 서로 도통하는 일 없이 접착제(95)에 의해 판 형상 절연체(94)의 상면측에 고정되어 있다. 제1 회로 패턴(91) 및 제2 회로 패턴(92)에는, 전자 부품 실장용의 패드로서 오목 형상의 패드(91a, 92a)가 각각 소정수 형성되어 있고, 이들 각 패드(91a, 92a)에 고인 땜납을 이용함으로써, 전자 부품(96)이 제1 회로 패턴(91)과 제2 회로 패턴(92)과의 사이에 실장된다. 또한, 판 형상 절연체(94)의 하면측에는 제3 회로 패턴(93)이 접착제(95)에 의해 고정되어 있고, 이 제3 회로 패턴(93)은, 도시를 생략한 관통 전극 등에 의해, 회로 패턴(91)에 있어서의 소정의 도통 위치에 대하여 층간 도통이 취해지고 있다. 이 제3 회로 패턴(93)은, 제1 회로 패턴(91) 및 제2 회로 패턴(92)과 동등한 재료에 의해 구성되어 있고, 판 형상 절연체(94)의 선팽창 계수보다도 양 회로 패턴(91, 92)의 선팽창 계수에 가까워지도록 형성되어 있다.

판 형상 절연체(94)는, 유리 섬유 등의 코어재에 에폭시 등의 수지를 함침시킨 프리프레그를 경화시켜 구성되어 있고, 그 두께가 예를 들면 0.4~4.0mm, 보다 바람직하게는 0.5~0.8mm로 설정되어 있다.

접착제(95)로서는, 접착성, 열전도성, 절연성에 더하여 신축성 등을 고려하여 실리콘계 접착제가 채용되어 있고, 그 두께가 100㎛ 이하, 보다 바람직하게는 40~50㎛로 설정되어 있다. 또한, 접착제(95)로서 전술한 바와 같이 실리콘계 접착제를 채용하는 것에 한정되지 않고, 예를 들면 접착 강도를 중시하여 에폭시계의 접착제를 채용해도 좋고, 접착 강도 및 내열성을 중시하여 폴리이미드계의 접착제를 채용해도 좋다. 또한, 접착제(95)로서 프리프레그를 채용해도 좋다.

다음으로, 전술한 바와 같이 구성되는 회로 기판(10a)의 제조 공정에 대해서, 도 6을 참조하여 설명한다.

우선, 소재가 되는 판 형상 도체로서 소정 형상의 구리판을 준비하고, 도 6(a)에 나타내는 바와 같이, 각 패드(91a)를 갖는 제1 회로 패턴(91)과, 각 패드(92a)를 갖는 제2 회로 패턴(92)을, 상기 소정의 패턴에 따라서 프레스 가공에 의해 펀칭하여 성형한다. 또한, 각 패드(91a) 및 각 패드(92a)는, 패턴 성형시의 프레스 가공에 의해 형성된다. 이 단계에서는, 제1 회로 패턴(91) 및 제2 회로 패턴(92)은, 2개의 연결부(97)에 의해 연결되어 있다. 또한, 도 6(a)에 나타내는 공정은, 특허청구범위에 기재된 「제1 공정」의 일 예에 상당한다.

계속해서, 유리 섬유 등의 코어재에 에폭시 등의 수지를 함침시킨 프리프레그를 경화시켜 판 형상 절연체(94)를 형성한 후, 도 6(b)에 나타내는 바와 같이, 연결부(97)에 의해 연결된 제1 회로 패턴(91) 및 제2 회로 패턴(92)을 판 형상 절연체(94)의 상면측에 도포한 접착제(95)에 의해 고정한다. 또한, 마찬가지로 프레스 성형된 제3 회로 패턴(93)을 판 형상 절연체(94)의 하면측에 도포한 접착제(95)에 의해 고정한다. 또한, 도 6(b)에 나타내는 공정은, 특허청구범위에 기재된 「제2 공정」의 일 예에 상당한다. 또한, 접착제(95)는 각 회로 패턴(91~93)에 도포되어도 좋다. 또한, 접착제(95)로서 시트 형상의 접착제를 채용해도 좋다.

그리고, 도 6(c)에 나타내는 바와 같이, 순차 이송용 프레스 등에 의해 연결부(97)에 의한 연결의 해제를 실시하여, 도 5에 나타내는 회로 기판(10a)이 완성된다. 또한, 도 6(c)에 나타내는 공정은, 특허청구범위에 기재된 「제3 공정」의 일 예에 상당한다.

이상 설명한 바와 같이, 본 제2 실시형태에 따른 회로 기판(10a)의 제조 방법에서는, 도 6(a)에 나타내는 공정에 의해, 금속판으로부터 평면 형상으로 제1 회로 패턴(91) 및 제2 회로 패턴(92)을 연결부(97)로 연결시켜 형성한다. 그리고, 도 6(b)에 나타내는 공정에 의해, 제1 회로 패턴(91) 및 제2 회로 패턴(92)을, 접착제(95)에 의해 판 형상 절연체(94)에 고정한다. 그리고, 도 6(c)에 나타내는 공정에 의해, 연결부(97)에 의한 연결의 해제를 실시한다.

도 6(b)에 나타내는 공정에 의해 양 회로 패턴(91, 92)을 접착제(95)에 의해 판 형상 절연체(94)에 고정할 때, 당해 양 회로 패턴(91, 92)은 연결부(97)를 통하여 연결되어 있기 때문에, 이들 양 회로 패턴(91, 92)을 상대 위치를 유지한 채로 판 형상 절연체(94)에 고정할 수 있다.

또한, 제1 회로 패턴(91) 및 제2 회로 패턴(92) 중 적어도 어느 하나는, 코일 또는 트랜스의 권선을 포함하도록 형성되어도 좋다.

또한, 본 제2 실시형태에 따른 회로 기판(10a)에서는, 연결부(97)로 연결되도록 하나의 판 형상 도체로부터 펀칭되어 형성된 제1 회로 패턴(91) 및 제2 회로 패턴(92)은, 판 형상 절연체(94)에 고정한 후에 연결부(97)가 제거됨으로써 전기적으로 분리된다. 그 때문에, 제1 회로 패턴(91)의 실장면과 제2 회로 패턴(92)의 실장면과의 평면도를 유지할 수 있다.

또한, 본 제2 실시형태에 따른 회로 기판(10a) 및 그 제조 방법에서는, 접착제(95)는, 실리콘계 접착제이므로, 다른 접착제와 비교하여 신축성이 높기 때문에, 회로 패턴 성형시의 잔류 응력에 의해 회로 패턴이 변형되는 경우라도, 접착제의 박리나 당해 회로 패턴의 파손 등을 없앨 수 있다.

또한, 각 패드(91a, 92a)는 오목 형상으로 형성되기 때문에, 이 패드(91a, 92a)를 이용하여 전자 부품(96) 등을 실장할 때, 땜납이 실장 패드(91a, 92a) 밖으로 유출되는 것을 억제할 수 있다.

또한, 전자 부품 실장용의 패드(91a, 92a)는 오목 형상으로 형성되는 것에 한정되지 않고, 주위와 평탄해지도록 형성되어도 좋다. 이 때, 각 패드가 최표면이며 이들 각 패드보다 높은 부분을 그 실장면에 형성하지 않음으로써, 크림 땜납 등을 용이하게 도포할 수 있다.

또한, 본 제2 실시형태에 따른 회로 기판(10a) 및 그 제조 방법에서는, 판 형상 절연체(94)에는, 제1 회로 패턴(91) 및 제2 회로 패턴(92)이 고정되는 측의 면에 대하여 반대측의 면에, 당해 판 형상 절연체(94)의 선팽창 계수보다도 양 회로 패턴(91, 92)의 선팽창 계수에 가까운 제3 회로 패턴(93)이 고정된다. 선팽창 계수의 차이에 기인하는 회로 기판(10)의 열변형 등을 억제할 수 있다. 또한, 제3 회로 패턴(93)에 한정되지 않고, 판 형상 절연체(94)의 선팽창 계수보다도 양 회로 패턴(91, 92)의 선팽창 계수에 가까운 부재를 판 형상 절연체(94)의 하면측에 고정해도 좋다.

본 제2 실시형태의 변형예로서, 예를 들면 제1 회로 패턴(91) 상에만, 접착제(95)에 의해 판 형상 절연체(94)를 통하여 다른 회로 패턴을 겹치게 하여 다층 구조로서 고정해도 좋다. 이 경우, 제1 회로 패턴(91) 및 다른 회로 패턴에 의해, 예를 들면 트랜스가 구성된다. 이에 따라, 제1 회로 패턴(91) 및 다른 회로 패턴을 겹치게 하기 위해, 당해 회로 기판(10a)의 일면 모두를 성막하거나 할 필요가 없기 때문에, 일부에만 겹치게 한 회로 패턴 구성을 용이하게 실현할 수 있다.

[제3 실시형태]

다음으로, 본 발명의 제3 실시형태에 따른 회로 기판 및 그 제조 방법에 대해서, 도 7을 참조하여 설명한다. 도 7(a)는 제3 실시형태에 따른 회로 기판(10b)의 정면도이고, 도 7(b)는 측면도이다.

도 7(a), (b)에 나타내는 바와 같이, 본 제3 실시형태에 따른 회로 기판(10b)은, 상기 제2 실시형태에 따른 회로 기판(10a)에 대하여, 판 형상 절연체(94) 및 접착제(95) 대신, 상기 제1 실시형태에서 서술한 수지판(50)이 채용되어 구성되어 있다.

즉, 회로 기판(10b)은, 복수의 프리프레그를 소정 매수만 적층하여 형성되는 수지판(50)으로부터 유출되는 수지에 의해 당해 수지판(50)에 대하여 제1 회로 패턴(91) 및 제2 회로 패턴(92)의 적어도 일부가 매립되도록 하여 형성된다.

그리고, 본 제3 실시형태에 따른 회로 기판(10b)의 제조 방법에서는, 제1 회로 패턴(91) 및 제2 회로 패턴(92)을 연결부(97)로 연결시켜 형성한다(제1 공정). 그리고, 제1 회로 패턴(91) 및 제2 회로 패턴(92)을, 수지판(50)에 고정한다(제2 공정). 그리고, 연결부(97)에 의한 연결의 해제를 실시한다(제3 공정).

이에 따라, 제2 공정에 의해 양 회로 패턴(91, 92)을 수지판(50)에 고정할 때, 양 회로 패턴(91, 92)은 연결부(97)를 통하여 연결되어 있기 때문에, 고정시에 프리프레그층으로부터 수지가 유출되는 경우라도, 이들 양 회로 패턴(91, 92)을 상대 위치를 유지한 채로 수지판(50)에 고정할 수 있다.

또한, 상기 제1 공정에 의해, 제1 실시형태에 기재된 바와 같은 금속 시트(75e) 등과 같이, 나사 풀림 방지용 부재로서 기능하는 금속 부재를 지지부를 통하여 제1 회로 패턴(91)에 연결하도록 형성하고, 제3 공정에 의해, 지지부의 제거를 실시해도 좋다. 제1 회로 패턴(91) 및 금속 부재가 지지부를 통하여 연결되어 있기 때문에, 제2 공정에 있어서, 금속 부재를 제1 회로 패턴(91)과 함께 수지판(50)에 대하여 소정의 위치에 배치할 수 있음과 함께, 금속 부재와 제1 회로 패턴(91)과의 상대 위치를 유지할 수 있다. 또한, 상기 제3 공정에 의해, 연결부(97)에 의한 연결의 해제와 함께 지지부를 제거하는 가공을 실시함으로써, 지지부를 제거하기 위한 공정을 별도의 공정으로 형성할 필요가 없어, 지지부를 설치하는 것에 의한 작업성의 악화를 억제할 수 있다.

또한, 지지부에는 위치 결정용 관통구멍이 복수 형성되어도 좋다. 이에 따라, 제2 공정에 있어서, 지지부의 각 관통구멍과 이들 각 관통구멍에 대응하여 수지판(50)에 형성되는 관통구멍을 핀 등으로 삽입 관통시킴으로써, 제1 회로 패턴(91) 및 지지부를 수지판(50)에 대하여 소정의 위치에 정해진 정밀도로 배치할 수 있다.

또한, 전술한 지지부를, 제2 회로 패턴(92)과 금속 부재를 연결하도록 형성하더라도, 동일한 작용 효과를 나타낸다.

[제4 실시형태]

다음으로, 본 발명의 제4 실시형태에 따른 회로 기판과 그 제조 방법에 대해서, 도 8 및 도 9를 참조하여 설명한다. 도 8(a)는 제4 실시형태에 따른 회로 기판(10c)의 정면도이고, 도 8(b)는 측면도이다. 도 9는, 제4 실시형태에 따른 회로 기판(10c)의 제조 공정을 나타내는 공정도로서, 도 9(a)는 펀칭 가공 직전의 상태를 나타내고, 도 9(b)는 펀칭 가공 직후의 상태를 나타낸다.

도 8(a), (b)에 나타내는 바와 같이, 본 제4 실시형태에 따른 회로 기판(10c)은, 제2 실시형태에 따른 회로 기판(10a)에 대하여, 판 형상 절연체(94)에 관통구멍(94a)이 미리 형성되어 있는 점이 상이하다.

관통구멍(94a)은, 연결부(97)에 의한 연결을 해제하기 위해, 전술한 도 6(c)에서 예시하는 순차 이송용 프레스 등으로 펀칭 가공할 때, 펀칭 가공용의 공구(101)가 판 형상 절연체(94)를 가공하는 일 없이 삽입 관통하도록 판 형상 절연체(94)에 미리 형성되어 있다.

이와 같이 관통구멍(94a)을 판 형상 절연체(94)에 대하여 미리 형성하는 이유에 대해서 이하에 설명한다. 연결부(97)를 펀칭한 공구(101)가 판 형상 절연체(94)를 관통할 때, 이 관통구멍의 내면에 연결부(97)의 절단편이 부착되는 경우가 있다. 관통구멍의 내면에 부착된 절단편은, 그 후 진동 등으로 관통구멍 내면으로부터 박리되어, 단락의 원인이 될 가능성이 있다. 그래서, 본 제4 실시형태에서는, 이러한 단락을 확실하게 방지하기 위해, 판 형상 절연체(94)에 대하여 공구(101)가 삽입 관통하는 관통구멍(94a)이 미리 형성된다.

그리고, 본 제4 실시형태에 따른 회로 기판(10c)의 제조 방법에서는, 제1 회로 패턴(91) 및 제2 회로 패턴(92)을 연결부(97)로 연결시켜 형성하고, 연결부(97)에 의해 연결된 제1 회로 패턴(91) 및 제2 회로 패턴(92)을, 관통구멍(94a)이 형성된 판 형상 절연체(94)의 상면측에 접착제(95)를 통하여 고정한다. 또한, 마찬가지로 프레스 성형된 제3 회로 패턴(93)을 판 형상 절연체(94)의 하면측에 도포한 접착제(95)에 의해 고정한다. 그리고, 도 9(a)에 나타내는 바와 같이, 펀칭 가공용의 금형(102) 상에 설치한 후에, 펀칭 가공용의 공구(101)로 연결부(97)를 펀칭함으로써, 도 9(b)에 나타내는 바와 같이, 당해 연결부(97)에 의한 제1 회로 패턴(91) 및 제2 회로 패턴(92)의 연결이 해제된다. 또한, 도 8 및 도 9에 나타내는 부호 91b, 92b는, 상기 펀칭 가공에 의해 절단된 제1 회로 패턴(91) 및 제2 회로 패턴(92)의 각각의 절단면을 나타낸다.

이와 같이, 펀칭 가공시에는, 연결부(97)만이 제거되며, 판 형상 절연체(94)가 펀칭되는 일은 없어, 절단편이 판 형상 절연체(94)의 펀칭 단면에 부착되는 것을 방지할 수 있다.

도 10은, 제4 실시형태의 변형예에 따른 회로 기판(10c)의 제조 공정을 나타내는 공정도로서, 도 10(a)는, 펀칭 가공 직전의 상태를 나타내고, 도 10(b)는 펀칭 가공 직후의 상태를 나타낸다.

도 10(a), (b)에 나타내는 바와 같이, 본 제4 실시형태의 변형예로서, 연결부(97)를 펀칭 가공용의 금형(102)에 근접시킨 상태로 상기 펀칭 가공을 실시해도 좋다. 이에 따라, 당해 펀칭 가공에 의한 절단면(91b, 92b)(즉 연결부(97)의 절단 부분) 근방이 금형(102)에 의해 직접 지지되기 때문에, 연결부(97)의 절단 부분에 있어서의 시어 드루프(shear droop)가 발생하는 것을 방지할 수 있다.

또한, 상기 제1 실시형태에 있어서, 연결부(43, 44) 등을 펀칭 가공에 의해 펀칭함으로써 당해 연결부에 의한 연결을 해제하는 경우에, 수지판(50)에 펀칭 가공용의 공구가 삽입 관통하는 관통구멍을 미리 형성함으로써, 본 제4 실시형태와 동등한 작용ㆍ효과가 얻어진다. 또한, 다른 실시형태 및 그 변형예에 있어서도 동일하다.

또한, 본 발명은 상기 각 실시형태에 한정되지 않고, 이하와 같이 구체화해도 좋으며, 그 경우에도 상기 각 실시형태와 동등한 작용ㆍ효과가 얻어진다.

(1) 연결부(43)는, 일측 단부(41)에 연결되는 것에 한정되지 않고, 일측 단부(41)의 근방 부위에 연결되더라도 당해 일측 단부(41)의 흔들림을 없앨 수 있다. 또한, 연결부(44)는, 타측 단부(42)에 연결되는 것에 한정되지 않고, 타측 단부(42)의 근방 부위에 연결되더라도 당해 타측 단부(42)의 흔들림을 없앨 수 있다.

(2) 제1 코일(30) 및 제2 코일(40)의 권수는 1 및 4에 한정되지 않는다.

(3) 지지부(81, 82)에는, 하나의 제1 코일(30)에 대하여 2개씩 관통구멍(81a, 82a)이 형성되는 것에 한정되지 않고, 예를 들면 길이 방향으로 소정 간격으로 형성되어도 좋고, 길이 방향 양단부에 각각 하나씩만 형성되어도 좋다. 마찬가지로, 지지부(83, 84)에는, 하나의 제2 코일(40)에 대하여 2개씩 관통구멍(83a, 84a)이 형성되는 것에 한정되지 않고, 예를 들면 길이 방향으로 소정 간격으로 형성되어도 좋고, 길이 방향 양단부에 각각 하나씩만 형성되어도 좋다.

(4) 제1 실시형태에 있어서, 수지판(50) 대신 상기 판 형상 절연체(94)를 채용하여, 이 판 형상 절연체(94)에 대하여 제1 코일(30) 및 제2 코일(40)을 상기 접착제(95)에 의해 고정해도 좋다.

(5) 각 회로 기판(10, 10a, 10b, 10c)은, 대전류용으로서 사용되는 것에 한정되지 않고, 미세 전류용(예를 들면, 수mA)으로서 사용되어도 좋다.

(6) 제1 회로 패턴(91) 및 제2 회로 패턴(92)은, 접착제(95)에 의해 판 형상 절연체(94)에 고정되거나(제2 실시형태), 복수의 프리프레그가 적층하여 형성되는 수지판(50)에 고정되는(제3 실시형태) 것에 한정되지 않고, 판 형상 절연체에 단순히 고정되는 구성이어도 좋다.

10, 10a, 10b, 10c : 회로 기판
20 : 트랜스
22a, 22b : 관통구멍
30 : 제1 코일
31 : 연결부
40 : 제2 코일
41 : 일측 단부
42 : 타측 단부
43, 44, 45 : 연결부
50 : 수지판
61, 62 : 코어
71, 72 : 입력 단자
73, 74 : 출력 단자
71a, 72a, 73a, 74a : 노출부
75e, 75f : 금속 시트(제1 금속 부재)
76a, 76b, 76c, 76e, 76f : 금속 시트
81, 82 : 지지부(제1 지지부)
83, 84 : 지지부
81a~84a : 관통구멍
91 : 제1 회로 패턴
92 : 제2 회로 패턴
94 : 판 형상 절연체
94a : 관통구멍
95 : 접착제
97 : 연결부
101 : 공구
102 : 금형

Claims

제1 회로 패턴, 제2 회로 패턴 및 제3 회로 패턴을 갖는 회로 기판의 제조 방법으로서,
상기 제1 회로 패턴 및 상기 제2 회로 패턴을 제1 연결부로 연결하여 형성하는 제1 공정과,
상기 제1 회로 패턴 및 상기 제2 회로 패턴을 판 형상 절연체의 표면에 고정하고, 상기 제3 회로 패턴을 상기 판 형상 절연체의 이면에 고정하는 제2 공정과,
상기 제1 연결부에 의한 연결을 해제하는 제3 공정
을 구비하며,
상기 판 형상 절연체에는, 상기 제1 연결부의 연결을 해제하기 위한 펀칭 가공용의 공구가 삽입 관통하는 관통구멍이 상기 제2 공정보다도 전에 형성되며,
상기 관통구멍은, 상기 판 형상 절연체의 이면 중, 상기 제3 회로 패턴이 배치되어 있지 않은 부위에 형성되는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 제1 공정은, 판 형상 도체의 펀칭 가공에 의해 상기 제1 회로 패턴 및 상기 제2 회로 패턴을 제1 연결부로 연결하여 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항에 있어서,
상기 제1 공정은, 상기 제1 회로 패턴 내의 상이한 2개소를 연결하는 제2 연결부를 형성하고,
상기 제3 공정은, 상기 제1 연결부에 의한 연결과, 상기 제2 연결부에 의한 연결을 해제하는 것을 특징으로 하는 회로 기판의 제조 방법.
제3항에 있어서,
상기 제1 공정은, 판 형상 도체의 펀칭 가공에 의해 상기 제1 회로 패턴 및 상기 제2 회로 패턴을 제1 연결부로 연결하여 형성하는 것을 특징으로 하는 회로 기판의 제조 방법.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제3 공정은, 펀칭 가공에 의해 상기 제1 연결부, 또는 제1 연결부 및 제2 연결부를 펀칭함으로써 당해 연결부에 의한 연결을 해제하는 것을 특징으로 하는 회로 기판의 제조 방법.
삭제
제2항에 있어서,
하나의 전자 부품을 실장하기 위한 실장용 패드가, 상기 제1 회로 패턴과 상기 제2 회로 패턴에 설치되어 있고,
상기 실장용 패드가 상기 제1 공정에서 형성되는 것을 특징으로 하는 회로 기판의 제조 방법.
제1 회로 패턴, 제2 회로 패턴 및 제3 회로 패턴이 판 형상 절연체에 고정되는 회로 기판으로서,
제1 연결부로 연결되도록 하나의 판 형상 도체로부터 펀칭되어 형성된 상기 제1 회로 패턴 및 상기 제2 회로 패턴을 상기 판 형상 절연체의 표면에 고정하고 상기 제3 회로 패턴을 상기 판 형상 절연체의 이면에 고정한 후에 상기 제1 연결부가 제거됨으로써, 이들 상기 제1 회로 패턴 및 상기 제2 회로 패턴이 전기적으로 분리되어 있으며,
상기 판 형상 절연체에는, 상기 제1 연결부의 연결을 해제하기 위한 펀칭 가공용의 공구가 삽입 관통하는 관통구멍이 형성되어 있으며,
상기 관통구멍은, 상기 판 형상 절연체의 이면 중, 상기 제3 회로 패턴이 배치되어 있지 않은 부위에 형성되어 있는 것을 특징으로 하는 회로 기판.
제8항에 있어서,
상기 제1 회로 패턴 내의 상이한 2개소를 연결하는 제2 연결부를 추가로 갖고,
상기 제1 회로 패턴 및 상기 제2 회로 패턴이 상기 판 형상 절연체에 고정된 후, 상기 제2 연결부에 의한 연결이 해제되는 것을 특징으로 하는 회로 기판.
제9항에 있어서,
상기 판 형상 절연체에는, 상기 제2 연결부의 연결을 해제하기 위한 펀칭 가공용의 공구가 삽입 관통하는 관통구멍이 형성되는 것을 특징으로 하는 회로 기판.
제8항에 있어서,
하나의 전자 부품을 실장하기 위한 실장용 패드가, 상기 제1 회로 패턴 및 상기 제2 회로 패턴에 형성되는 것을 특징으로 하는 회로 기판.