KR101404576B1 - ＣＶＤ 및 ＡＬＤ ＳｉＯ２ 막을 위한 아미노비닐실란 - Google Patents

ＣＶＤ 및 ＡＬＤ ＳｉＯ２ 막을 위한 아미노비닐실란 Download PDF

Info

Publication number
KR101404576B1
KR101404576B1 KR1020110131008A KR20110131008A KR101404576B1 KR 101404576 B1 KR101404576 B1 KR 101404576B1 KR 1020110131008 A KR1020110131008 A KR 1020110131008A KR 20110131008 A KR20110131008 A KR 20110131008A KR 101404576 B1 KR101404576 B1 KR 101404576B1
Authority
KR
South Korea
Prior art keywords
bis
vinylsilane
precursor
silane
reactor
Prior art date
Application number
KR1020110131008A
Other languages
English (en)
Other versions
KR20120064635A (ko
Inventor
만차오 시아오
리우 양
커크 스코트 커트힐
히터 레지나 보웬
빙 한
마크 레오나르드 오’네일
Original Assignee
에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 filed Critical 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드
Publication of KR20120064635A publication Critical patent/KR20120064635A/ko
Application granted granted Critical
Publication of KR101404576B1 publication Critical patent/KR101404576B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 열적 CVD 공정, ALD 공정 또는 사이클릭 CVD 공정을 이용하여 HF 용액 중에서 극히 낮은 습식 에칭율을 지니는 실리콘 디옥사이드 막을 형성시키는 방법으로서, 실리콘 전구체가 R1 nR2 mSi(NR3R4)4-n-m 및 (R1R2SiNR3)p의 고리형 실라잔으로 이루어진 군으로부터 선택되고, 상기 식에서, R1이 알케닐 또는 방향족, 예컨대, 비닐, 알릴, 및 페닐이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2, p=3-4인 방법에 관한 것이다.

Description

ＣＶＤ 및 ＡＬＤ ＳｉＯ２ 막을 위한 아미노비닐실란{AMINOVINYLSILANE FOR CVD AND ALD SiO2 FILMS}
본 발명은 열적 CVD 공정을 사용하여 HF 용액중에서 극히 낮은 습식 에칭율을 지니는 실리콘-기반 막을 형성시키는 방법에 관한 것이다.
실리콘 디옥사이드, 실리콘 나이트라이드 및 이들의 혼합물의 박막은 이들의 우수한 유전성질로 인해서 반도체 제조에서 가장 일반적으로 사용되는 재료중 일부이다. 실리콘 기반 반도체 소자의 제조에서, 이들 재료는 게이트 절연, 확산 마스크, 측벽 스페이서, 하드 마스크, 반사방지 코팅, 부동화(passivation) 및 캡슐화(encapsulation) 등으로 사용될 수 있다. 실리콘-기반 막(silicon-based film)은 또한 다른 화합물 반도체 소자의 부동화에 점점 중요하게 되고 있다.
실리콘-기반 막이 습식 에칭 공정, 즉, 실리콘 집적회로의 제조를 위한 중요하고 통상적인 생산공정과 결부되어 사용되는 경우에, 실리콘 디옥사이드 막의 습식 에칭율이 많은 적용에서 중요하다. 일부의 경우에(예, 실리콘 디옥사이드가 측벽으로 사용되는 경우에), HF 용액중의 에칭율은 극히 낮을 필요가 있는데, 그 이유는 재료에 대한 너무 빠르고 지나친 작용이 언더컷(undercut)과 라인-폭(line-width)을 제어하는 것을 어렵게 하기 때문이다. 더 늦은 제어 가능한 에칭 속도가 더 높은 반조체 소자의 수율을 지지하는 우수한 제조 공정에 바람직하다. 실리콘-기반 막이 에치 스탑(etch stop), 하드 마스크, 또는 부동화층(passivation layer)으로서 사용되는 일부 다른 경우에, 재료가 습식 에칭에 극히 내성인 것이 바람직하다.
HF 용액중에서 낮은 에칭율을 지니는 실리콘-기반 막을 형성시키는 기존의 방법은
(1) 더 높은 온도에서 막을 증착시켜서 결함, 예컨대, 막 중의 다공성 또는 수소 농도를 감소시키거나,
(2) 추가의 원소를 도입하여 막 성질을 개질시키기 위해서 증착 공정 동안 실리콘 및 질소에 추가로 다른 전구체를 증착 공정에 첨가하는 것이다.
더 높은 온도는 항상 바람직할 수는 없으며, 다수 전구체의 사용은 공정을 복잡성을 부가할 수 있기 때문에, 막 성질을 제어하기 위한 대안이 요망되고 있다.
본 기술분야의 종래 기술에는 미국 공개특허 공보 US2010/0120262호 및 2010년 3월 5일자 출원된 미국특허출원 일련번호 제12/772,518호가 포함된다.
발명의 간단한 요약
본 발명은 HF 용액 중에서 극히 낮은 에칭율을 지니는 실리콘 디옥사이드 막을 형성시키는 저압 열적 화학적 기상 증착 방법으로서,
a. 실리콘 공급원을 제공하는 제 1 전구체를 저압 열적 화학적 기상 증착 반응기에 전달하는데, 제 1 전구체가 R1 nR2 mSi(NR3R4)4-n-m 및 (R1R2SiNR3)p의 고리형 실라잔으로 이루어진 군으로부터 선택되고, 상기 식에서, R1이 알케닐 또는 방향족, 예컨대, 비닐, 알릴, 및 페닐이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2, p=3-4가 되도록 하여, 상기 제 1 전구체를 저압 열적 화학적 기상 증착 반응기에 전달하는 단계;
b. 산소 공급원을 제공하는 제 2 전구체를 반응기에 전달하는 단계;
c. 100mT 내지 1T의 압력하에 400℃ 내지 700℃의 온도에서 제 1 전구체와 제 2 전구체를 반응시키는 단계를 포함하는 저압 열적 화학적 기상 증착 방법을 제공한다.
본 발명은 또한 HF 용액중에서 극히 낮은 습식 에칭율을 지니는 실리콘 디옥사이드 막을 형성시키는 원자층 증착 방법으로서,
a. 실리콘 공급원을 제공하는 제 1 전구체를 원자층 증착 반응기에 전달하는데, 제 1 전구체가 R1 nR2 mSi(NR3R4)4-n-m 및 (R1R2SiNR3)p의 고리형 실라잔으로 이루어진 군으로부터 선택되고, 상기 식에서, R1이 알케닐 또는 방향족, 예컨대, 비닐, 알릴, 및 페닐이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2, p=3-4가 되도록 하여, 상기 제 1 전구체를 원자층 증착 반응기에 전달하는 단계;
b. 반응기를 불활성 가스로 퍼징(purging)하는 단계;
c. 산소 공급원을 제공하는 제 2 전구체를 반응기에 전달하는 단계;
d. 반응기를 불활성 가스로 퍼징하는 단계;
e. 요망되는 막 두께가 달성될 때까지 단계(a) 내지 단계(d)를 반복하는 단계를 포함하는 원자층 증착 방법을 제공한다.
추가로, 본 발명은 HF 용액중에서 극히 낮은 습식 에칭율을 지니는 실리콘 디옥사이드 막을 형성시키는 사이클릭 화학적 기상 증착 방법(cyclic chemical vapor deposition method)으로서,
a. 실리콘 공급원을 제공하는 제 1 전구체를 사이클릭 화학적 기상 증착 반응기에 전달하는데, 제 1 전구체가 R1 nR2 mSi(NR3R4)4-n-m 및 (R1R2SiNR3)p의 고리형 실라잔으로 이루어진 군으로부터 선택되고, 상기 식에서, R1이 알케닐 또는 방향족, 예컨대, 비닐, 알릴, 및 페닐이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2, p=3-4가 되도록 하여, 상기 제 1 전구체를 사이클릭 화학적 기상 증착 반응기에 전달하는 단계;
b. 반응기를 불활성 가스로 0.1 내지 1 초 동안 퍼징하는 단계;
c. 산소 공급원을 제공하는 제 2 전구체를 반응기에 전달하는 단계;
d. 반응기를 불활성 가스로 0.1 내지 1 초 동안 퍼징하는 단계;
e. 요망되는 막 두께가 달성될 때까지 단계(a) 내지 단계(d)를 반복하는 단계를 포함하는 사이클릭 화학적 기상 증착 방법을 제공한다.
도 1은 CVD 반응기의 단면의 개략도이다.
도 2는 ALD 반응기의 단면의 개략도이다.
도 3은 저에칭율 SiO2 막의 X-선 광전자 분광분석(XPS)이다.
도 4는 본 발명에 따라서 증착된 벌크 조성물(bulk composition)의 깊이 프로파일을 나타내는 그래프이다.
발명의 상세한 설명
한 가지 관점으로, 본 발명은 열적 CVD 공정을 이용하여 HF 용액중에서 극히 낮은 습식 에칭율을 지니는 실리콘-기반 막을 형성시키는 방법을 개시하고 있다. 상기 방법은
a) 400-700℃의 온도에 있으며 Ar 또는 N2 가스로 퍼징되며 1 Torr 미만의 압력으로 유지되는 은폐된 반응기(concealed reactor)에 기판을 넣고;
b) 직접적인 액체 주입기를 사용함으로써 전달되며 하기 구조식 중 하나인 실리콘 전구체를 반응기에 공급하고:
R1 nR2 mSi(NR3R4)4-n-m, 및
(R1R2SiNR3)p의 사이클릭 실라잔, 예컨대,
Figure 112011097598273-pat00001
(상기 식에서, R1은 C2-C10 알케닐 또는 방향족, 예컨대, 비닐, 알릴, 또는 페닐이고; R2, R3, 및 R4는 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 및 방향족으로부터 선택되고, n=1-3, m=0-2, 및 p=3-4이다);
c) 동시에, 반응기에 산소 전구체, 예컨대, 순수한 산소 또는 오존을 공급하고;
d) 100 mTorr 내지 600 mTorr의 압력을 증착 공정 동안 유지시킴을 포함한다.
또 다른 관점으로, 본 발명은 원자층 증착 공정을 이용하여 HF 용액중에서 극히 낮은 습식 에칭율을 지니는 실리콘 디옥사이드 막을 형성시키는 방법을 특징으로 한다. 상기 방법은
a) 100-600℃의 온도에 있으며 Ar 또는 N2 가스로 퍼징되며 1 Torr 미만의 압력으로 유지되는 은폐된 반응기에 기판을 넣고;
b) 직접적인 액체 주입기를 사용함으로써 전달되며 하기 구조식 중 하나인 실리콘 전구체를 반응기에 공급하고:
R1 nR2 mSi(NR3R4)4-n-m, 및
(R1R2SiNR3)p의 사이클릭 실라잔, 예컨대,
Figure 112011097598273-pat00002
(상기 식에서, R1은 C2-C10 알케닐 또는 방향족, 예컨대, 비닐, 알릴, 또는 페닐이고; R2, R3, 및 R4는 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 및 방향족으로부터 선택되고, n=1-3, m=0-2, 및 p=3-4이다);
c) 실리콘 전구체의 투입량이 기판의 표면상에 전구체 분자의 단일층(monolayer)을 형성시키기에 단지 충분하며, 과량의 전구체가 반응기로부터 제거되고;
d) 반응기를 Ar 또는 N2로 다시 퍼징한 후에, 반응기에 산소 전구체, 예컨대, 순수한 산소 또는 오존을 공급하고, 또한, 산소 전구체의 투입량이 최종 단계동안 형성된 기판상의 단일층 실리콘 전구체와 완전히 반응하기에 단지 충분하고;
e) 요망되는 막 두께가 달성될 때까지 단계 b) 내지 단계 d)를 반복함을 포함한다.
또 다른 관점으로, 본 발명은 사이클릭 화학적 기상 증착 공정을 이용하여 HF 용액중에서 극히 낮은 습식 에칭율을 지니는 실리콘 디옥사이드 막을 형성시키는 방법을 특징으로 한다. 상기 방법은
a) 400-700℃의 온도에 있으며 Ar 또는 N2 가스로 퍼징되며 1 Torr 미만의 압력으로 유지되는 은폐된 반응기에 기판을 넣고;
b) 직접적인 액체 주입기를 사용함으로써 전달되며 하기 구조식 중 하나인 실리콘 전구체를 반응기에 공급하고:
R1 nR2 mSi(NR3R4)4-n-m, 및
(R1R2SiNR3)p의 사이클릭 실라잔, 예컨대,
Figure 112011097598273-pat00003
(상기 식에서, R1은 알케닐 또는 방향족, 예컨대, 비닐, 알릴, 또는 페닐이고; R2, R3, 및 R4는 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 및 방향족으로부터 선택되고, n=1-3, m=0-2, 및 p=3-4이다);
c) 실리콘 전구체의 투입량이 막의 요망되는 증착 속도를 달성하도록 조절(증가 또는 감소)되고;
d) 반응기에 산소 전구체, 예컨대, 순수한 산소 또는 오존을 공급하고, 또한, 산소 전구체의 투입량이 막의 요망되는 증착 속도를 달성하도록 조절(증가 또는 감소)되고;
e) 반응기를 Ar 또는 N2로 퍼징하고;
f) 요망되는 막 두께가 달성될 때까지 단계 b) 내지 단계 e)를 반복함을 포함한다.
아미노 비닐실란 전구체는 비스(이소프로필아미노)비닐메틸실란 (BIPAVNS), 비스(이소프로필아미노)디비닐실란(BIPADVS), 비스(이소프로필아미노)비닐실란, 비스(이소프로필아미노)알릴메틸실란, 비스(이소프로필아미노)디알릴실란, 비스(이소프로필아미노)알릴실란, 비스(t-부틸아미노)비닐메틸실란, 비스(t-부틸아미노아미노)디비닐실란, 비스(t-부틸아미노아미노)비닐실란, 비스(t-부틸아미노아미노)알릴메틸실란, 비스(t-부틸아미노아미노)디알릴실란, 비스(t-부틸아미노아미노)알릴실란, 비스(디에틸아미노)비닐메틸실란, 비스(디에틸아미노)디비닐실란, 비스(디에틸아미노)비닐실란, 비스(디에틸아미노)알릴메틸실란, 비스(디에틸아미노)디알릴실란, 비스(디에틸아미노)알릴실란, 비스(디메틸아미노)비닐메틸실란, 비스(디메틸아미노)디비닐실란, 비스(디메틸아미노)비닐실란, 비스(디메틸아미노)알릴메틸실란, 비스(디메틸아미노)디알릴실란, 비스(디메틸아미노)알릴실란, 비스(메틸에틸아미노)비닐메틸실란, 비스(메틸에틸아미노)디비닐실란, 비스(메틸에틸아미노)비닐실란, 비스(메틸에틸아미노)알릴메틸실란, 비스(메틸에틸아미노)디알릴실란, 비스(메틸에틸아미노)알릴실란, 디피페리디노비닐메틸실란, 디피페리디노디비닐실란, 디피페리디노비닐실란, 디피페리디노알릴메틸실란, 디피페리디노디알릴실란, 디피페리디노알릴실란, 디피롤리디노비닐메틸실란, 디피롤리디노디비닐실란, 디피롤리디노비닐실란, 디피롤리디노알릴메틸실란, 디피롤리디노디알릴실란, 디피롤리디노알릴실란, 트리스(이소프로필아미노)비닐실란, 트리스(이소프로필아미노)알릴실란, 트리스(t-부틸아미노)비닐실란, 트리스(t-부틸아미노)알릴실란, 트리스(디에틸아미노)비닐실란, 트리스(디에틸아미노)알릴실란, 트리스(디메틸아미노)비닐실란, 트리스(디메틸아미노)알릴실란, 트리스(메틸에틸아미노)비닐실란, 트리스(메틸에틸아미노)알릴실란, 트리피페리디노비닐실란, 트리피페리디노알릴실란, 트리피롤리디노비닐실란, 트리피롤리디노알릴실란, 1,3,5-트리비닐-1,3,5-트리메틸사이클로트리실라잔, 1,3,5-트리비닐사이클로트리실라잔, 1,1,3,3,5,5-헥사비닐사이클로트리실라잔, 1,3,5-트리알릴-1,3,5-트리메틸사이클로트리실라잔, 1,3,5-트리알릴사이클로트리실라잔, 1,1,3,3,5,5-헥사알릴사이클로트리실라잔, 1,3,5,7-테트라비닐-1,3,5,7-테트라메틸사이클로테트라실라잔, 1,3,5,7-테트라비닐사이클로테트라실라잔, 1,1,3,3,5,5,7,7-옥타비닐사이클로테트라실라잔, 1,3,5,7-테트라알릴-1,3,5,7-테트라메틸사이클로테트라실라잔, 1,3,5,7-테트라알릴사이클로테트라실라잔, 1,1,3,3,5,5,7,7-옥타알릴사이클로테트라실라잔을 포함하지만, 이로 한정되는 것은 아니다.
시험에 사용된 특정의 전구체는 비스(이소-프로필아미노)비닐메틸실란 (BIPAVMS)이다. 또 다른 유사한 전구체는 비스(이소-프로필아미노)디비닐실란 (BIPADVS)이다.
본 발명에 기재된 방법은 도 1에 예시된 저압 고온 벽 CVD 반응기를 사용함으로써 입증될 수 있다. CVD 반응기(300)는 주변의 가열 엘리먼트(201)에 의해서 가열된다. 모든 웨이퍼(203)는 그러한 웨이퍼들이 CVD 반응기의 축을 따라서 놓여서 그러한 웨이퍼들이 각각의 웨이퍼 내에서 균일하게 가열될 수 있게 하는 웨이퍼 홀더(wafer holder: 202) 상에 로딩(loading)된다. 단일 가동 동안 웨이퍼의 수는 25개 만큼 많을 수 있다.
막 증착 공정이 시작되기 전에, CVD 튜브가 유입구(103)를 통해서 불활성 가스(예, Ar 또는 N2)로 충전되며, 이어서, 진공 펌프 또는 공정 펌프(302)를 사용하여 1 mT 미만의 진공 수준으로 펌핑되고, 저감장치(abatement: 303)를 통해서 배출된다. 이어서, CVD 반응기는 불활성 가스로 다시 충전되고, 증착이 시작되도록 설정되는 온도로 가열된다. CVD 반응기가 설정된 온도에 도달하면, 밸브(103A)가 폐쇄되고, 밸브(101A) 및 밸브(102A)가 개방되어 전구체 증기 및 반응성 가스를 CVD 반응기에 도입시킨다. CVD 반응기의 압력은 트로틀 밸브(301)의 개방을 변화시킴으로써 제어된다.
반응성 가스(예, O2)는 유입구(102)를 통해서 CVD 반응기 내로 흐르고, 유속은 질량유량계(mass flow controller (MFC))에 의해서 제어된다. 실리콘 전구체는 액체 형태이며 액체 용기(101D)에 충전된다. 고압 He 가스가 사용되어 액체를 기화기((101B) 내로 압박하는 것을 돕고, 그러한 기화기는 액체를 가열하고 기화시킨다. 액체 전구체의 흐름은 액체유량계(liquid flow controller (LFC))를 사용함으로써 제어된다. 전구체 증기의 유량은 LFC(101C) 및 기화기(101B)의 가열 온도에 의해서 제어될 수 있으며, 주어진 LFC 설정의 경우에, 기화기 온도가 높으면 높을수록, 전구체 증기의 유량을 더 많고; 주어진 기화기 온도 설정의 경우에, LCF의 유량이 더 높으면 높을수록, 전구체 증기의 유량은 더 많다. 밸브(101A)는 CVD 반응기로의 전구체 증기의 흐름을 개방하거나 정지시킨다.
CVD 반응기의 압력은 약 0.01T 내지 1T의 범위에 있을 수 있다. 반응성 가스(예, O2)의 유량은 5 sccm 내지 200 sccm의 범위에 있을 수 있다. Si 전구체 증기의 유량은 5 sccm 내지 200 sccm의 범위에 있을 수 있다. 증착 온도는 반응기 벽 온도와 동일하다. 그러한 온도는 500℃ 내지 700℃의 범위에 있을 수 있다.
증착 시간은 요망되는 두께의 막을 얻기 위한 공정을 위해서 미리-설정된다. 증착 속도는 증착 온도, O2의 유량, 캐리어 가스(He)의 유량, Si 전구체의 액체 질량 흐름, 기화기의 온도, 및 반응기의 압력을 포함한 많은 공정 파라미터에 의존한다. 기화기 온도는 20℃ 내지 150℃의 범위에 있을 수 있다. 55℃의 기화기 온도에서, 증착 속도는 약 0.5 nm/min이다.
SiO2의 증착 속도는 분당 0.1 nm 내지 10 nm의 범위에 있을 수 있다. 그러한 증착 속도는 증착 온도, 기화기 온도, LFC의 흐름, 반응성 O2 가스의 유량, 및 CVD 반응기에서의 압력을 변화시킴으로써 제어될 수 있다.
ALD 공정을 이용하여 질소가 없는 균일한 실리콘 디옥사이드 막을 형성시키는 방법이 도 2에 예시된 ALD 반응기를 사용함으로써 입증될 수 있다. ALD 반응기(A200)는 챔버 벽(A300) 및 기판 홀더(A202)로 이루어진다. 이들 둘 모두는 상이한 온도에서 별도로 가열될 수 있다. 웨이퍼(또는 기판)(A203A)가 증착 공정 동안 홀더(A202)상에 놓인다.
막 증착 공정이 시작되기 전에, ALD 반응기(A200)가 유입구(A104) 및 밸브(A104A)를 통해서 불활성 가스(예, Ar 또는 N2)로 충전되고, 이어서, 진공 펌프 또는 공정 펌프(A302)를 사용함으로써 1mT 미만의 진공 수준으로 펌핑되고, 저감장치(A303)를 통해서 배출된다. 이어서, ALD 반응기(A200)는 불활성 가스로 다시 충전되고, 기판 홀더(A202) 및 반응기 벽이 히터(A201)에 의해서 증착이 시작되도록 설정되는 온도로 가열된다.
Si 전구체는 Si 전구체 용기(A101D)를 둘러싸고 있는 전기 히터(A101E)에 의해서 가열되는 증기 흡인기(A101)로부터 전달되고 증착 동안 일정한 온도로 유지된다. Si 전구체의 흐름은 고속 ALD 밸브(A101A), 질량유량계(A101B) 및 밸브(A101C)를 통해서 제어된다. 온도는 20℃ 내지 100℃이다. 헬륨이 라인(A103) 및 밸브(A103A)를 통해서 Si 전구체와 동시에 도입될 수 있다. 산소 전구체는 질량유량계(A102B) 및 밸브(A102C)와 함께 라인(A102)을 제어하는 고속 ALD 밸브(A102A)를 통해서 히터(A102E)를 지닌 용기(A102D)를 통해서 전달된다.
ALD 공정의 시퀀스는 다음과 같다:
· 0.1 내지 10초 동안 밸브(A301)를 폐쇄하고 밸브(A101A)를 개방함으로써 동일한 시간 동안 실리콘 전구체를 반응기(A200)에 공급하고;
· 0.5 내지 5초 동안 밸브(A101A)를 폐쇄하고 밸브(A301) 및 밸브(A104A)를 개방함으로써 동일한 시간 동안 반응기(A200)를 퍼징하고;
· 0.1 내지 10초 동안 밸브(A301)를 폐쇄하고 밸브(A102A)를 개방함으로써 동일한 시간 동안 산소를 반응기(A200) 내로 공급하고;
· 0.5 내지 5초 동안 밸브(A102A)를 폐쇄하고 밸브(A301)를 개방함으로써 동일한 시간 동안 반응기(A200)를 퍼징하고;
· 요망되는 두께의 막이 달성될 때까지 많은 횟수로 상기 사이클을 반복한다.
사이클릭 CVD 공정
질소가 없는 균일한 실리콘 디옥사이드 막을 형성시키는 사이클릭 CVD 공정이 또한 도 2에서 예시될 수 있다. 동일한 ALD 반응기가 사이클릭 CVD 공정을 위해서 사용될 수 있다. 질소가 없는 균일한 막을 증착시키기 위한 사이클릭 CVD 공정에서의 주된 차이는 실리콘 전구체와 산소 전구체의 투여량이 ALD의 경우에 사용된 투여량 보다 훨씬 더 많을 수 있으며, 그에 따라서, 증착 속도가 ALD보다 훨씬 더 빠르다는 것이다. 그러나, 증착 온도는 ALD 공정에서 이용된 온도보다 훨씬 더 높은 400 내지 700℃이다.
사이클릭 CVD 공정의 시퀀스는 다음과 같다:
· 5 내지 20초 동안 밸브(A301)를 폐쇄하고 밸브(A101A)를 개방함으로써 동일한 시간 동안 실리콘 전구체를 반응기(A200)에 공급하고;
· 0.1 내지 1초 동안 밸브(A101A)를 폐쇄하고 밸브(A301) 및 밸브(A104A)를 개방함으로써 동일한 시간 동안 반응기(A200)를 퍼징하고;
· 5 내지 20초 동안 밸브(A301)를 폐쇄하고 밸브(A102A)를 개방함으로써 동일한 시간 동안 산소를 반응기(A200) 내로 공급하고;
· 0.1 내지 1초 동안 밸브(A102A)를 폐쇄하고 밸브(A301) 및 밸브(A104A)를 개방함으로써 동일한 시간 동안 반응기(A200)를 퍼징하고;
· 요망되는 두께의 막이 달성될 때까지 많은 횟수로 상기 사이클을 반복한다.
막 두께 및 광학 성질
옥사이드 막의 두께 및 광학 성질, 예컨대, 굴절지수의 특정화가 FilmTek 2000SE 엘립소미터(FilmTek 2000SE ellipsometer)를 사용함으로써 수행된다. 수직 입사(입사각 =0°)에서의 분광 굴절 데이타가 테이타 피팅(data fitting)에 사용된다. 사용된 광의 파장 범위는 200 nm 내지 900 nm이다. 빛의 파장이 200 nm 내지 4000 nm인 경우의 SiO2에 대한 흡광계수(extinction coefficient)(k)가 0(제로)이고 SiO2의 분산성이 공지되어 있기 때문에, 데이타는 단지 고주파 유전상수에 대해서 피팅된다. 옥사이드 막의 두께 및 굴절지수는 미리-설정된 물리적 모델(예, Lorentz Osicliator model)에 대해서 막으로부터의 반사 데이타를 피팅함으로써 얻을 수 있다. 피팅의 양호함을 측정하기 위해서 RMSE(평균 제곱근 오차(root of mean square error))가 이용되며, 그 값은 신뢰할 만한 것으로 여겨지는 측정 결과의 경우에 1% 미만이어야 한다.
화학적 조성
막의 화학적 조성의 특정화는 X-선 광전자 분광분석법 (XPS)에 의해서 수행된다. X-선 광전자 분광분석 실험은 멀티플 채널스 플레이츠(Multiple Channels Plates: MCD)와 포커스 Al 단색 X-선 공급원(focused Al monochromatic X-ray source)이 장착된 PHI 5000 VersaProbe Spectrometer상에서 수행된다. 저해상도 서베이 스캔(low resolution survey scan)이 117.4 eV 패스 에너지(Pass Energy), 1.000 eV/스텝 및 50 msec/스텝의 드웰 타임(dwell time)으로 수행된다. 고해상도 멀티플렉스 스캔(high resolution multiplex scan)은 23.50 eV 패스 에너지, 0.100 eV/스텝 및 100 msec/스텝의 드웰 타임으로 수행된다. 분석 면적은 45°의 탈출 각도(take-off angle)를 지닌 직경 200 마이크론이다. 데이타는 시중 공급 소프트웨어를 이용하여 수집된다. 전송 함수(transmission function) 보정된 면적 민감성 인자(Area Sensitivity Factors (ASF))를 이용한 데이타를 얻기 위해서 CasaXPS가 사용된다. 모든 스펙트럼은 CHx=284.8 eV에 대해서 전하 보정된다. 에칭율은 203 nm SiO2/Si에 대해서 조정되고 대체로 120 A/min이다.
희석된 HF 용액에서의 에칭율
에칭 시험이 1중량% HF(탈이온(DI)수 중의) 용액에서 수행된다. 막(Si 웨이퍼상에 증착됨)이 HF 용액중에 30초 동안 담긴 후에, 탈이온수 중에서 웨이퍼가 세정되고, 건조된 후에, 에칭 동안 재료의 손실에 대해서 다시 측정된다. 참조로서 공지되고 일관된 에칭율을 지니는 두 개의 열적 실리콘 옥사이드 막이 특정화되는 막과 동일한 카세트에 로딩되고 동시에 에칭된다. 막이, 참조 열적 옥사이드 막과 함께, 상기 기재된 엘립소미터 및 방법을 이용함으로써 에칭 전후의 막을 가로지른 9곳의 상이한 지점에서 이들의 두께에 대해서 측정된다. 이어서, 에칭율이 막이 HF 용액내로 침지되는 시간으로 나눈 두께 감소로서 계산된다.
유전상수
유전상수 k는 MDC 802B-150 Mercury Probe로 측정된 C-V 곡선으로부터 계산된다. MDC 802B-150 Mercury Probe는 샘플을 고정하고 측정되는 막상에 전기 접촉부를 형성시키는 프로브 스테이지(probe stage), 케이트레이 236 소스 미터(Keithley 236 source meter) 및 C-V 측정을 위한 HP4284A LCR 미터로 이루어져 있다. 비교적 낮은 전기 저항(0.02ohm-cm 미만의 시트 저항)을 지니는 Si 웨이퍼를 사용하여 C-V 측정을 위한 막을 증착시킨다. 전면 접촉 모드(Front contact mode)가 사용되어 막에 대한 전기 접촉부를 형성시킨다. 액체 금속(수은)이 저장기로부터 웨이퍼의 표면으로 얇은 튜브를 통해서 압박되어 두 개의 전기전도성 접촉부를 형성시킨다. 접촉 면적은 수은이 압박되어 나오는 튜브의 직경을 기준으로 계산된다. 이어서, 유전상수가 식: k=정전용량 x 접촉면적 / 막의 두께로부터 계산된다.
실시예 1
막의 화학적 조성
질소가 없는 고도로 균일한 막의 전형적인 XPS가 도 3에 도시되어 있다. 질소를 포함하는 다양한 원소의 조성이 또한 표 1에 기재되어 있다. 도 3 및 표 1로부터 알 수 있는 바와 같이, 막에서 현저한 질소는 검출되지 않는다.
표 1. 저에칭율 실리콘 디옥사이드 막의 화학적 조성(%)
Figure 112011097598273-pat00004
실시예 2
막의 두께 및 에칭율
본 발명을 이용함으로써 형성된 실리콘 디옥사이드 막이 엘립소미터를 사용함으로써 이들의 두께에 대해서 측정된다. 막은 표준 열적 실리콘 디옥사이드와 함께 1중량% HF 용액중에서 에칭된다. 이어서, 에칭율이 막 두께 측정으로부터 계산되며, 열적 옥사이드의 측정과 비교된다. 결과가 표 2에 기재되어 있다. 표 2로부터 알 수 있는 바와 같이, 저에칭율 SiO2(본 발명)의 습식 에칭율이 열적 옥사이드 막보다 훨씬 더 낮다.
표 2. 저에칭율 SiO2 및 표준 열적 SiO2의 습식 에칭율(A/min)
Figure 112011097598273-pat00005
실시예 3
실리콘 옥사이드 증착
ATV PEO612 브랜드 저압 화학적 기상 증착(LPCVD) 반응기를 사용하여, 증착 가동 당 25개의 100mm Si 웨이퍼를 로딩하였다. 반응기의 문을 폐쇄하자마자 곧, 자동 시스템 시퀀서(automatic system sequencer)를 가동시켜서 공정을 시작할 것이다. 시퀀스는 우선 약 10분 동안 약 1 내지 5 mtorr의 베이스 압력으로 챔버를 펌핑한다. 이어서, 공정은 질소 퍼징 가스(약 40 내지 50 sccm)를 도입하고 트로틀 밸브를 사용하여 챔버 압력을 제어하기 시작하여 적절한 공정 압력(125 내지 500mtorr)을 얻는다. 이어서, 공정은 챔버의 온도를 요망되는 공정 온도(550℃ 또는 600℃)로 상승시킬 것이며, 이는 약 30분이 소요될 것이다. 공정 온도에 도달하면, 웨이퍼 온도가 30분 동안 안정화되게 하면서, 여전히 질소 퍼징 가스가 흐르게 하고 공정 압력을 유지시켰다. 안정화 기간이 완료된 후에, 질소 퍼징 가스를 차단하고, 전구체 (비스(이소프로필아미노)비닐메틸실란) 및 산소가 흐르기 시작하면서, 공정 압력 및 온도가 여전히 유지된다. 전구체 (비스(이소프로필아미노)비닐메틸실란) 흐름은 약 14 내지 19 sccm이었다. 산소 흐름은 20 sccm 또는 40 sccm이었다. 증착 단계가 완료된 후에, 전구체 (비스(이소프로필아미노)비닐메틸실란) 및 산소가 차단되고, 질소 퍼징 가스가 흐르게 하였다. 트로틀 밸브가 개방되도록 설정되어 전구체 (비스(이소프로필아미노)비닐메틸실란) 및 산소의 챔버의 퍼징을 가능하게 하였다. 이때, 시스템은 웨이퍼의 언로딩을 위해서 공정 챔버를 약 60℃로 저하시키기 시작하였다. 온도의 저하는 약 60분이 소요된다. 공정이 완료되면, 시스템은 자동적으로 챔버를 질소로 다시 채우고, 챔버가 대기압이 되게 하고, 챔버의 문이 웨이퍼의 언로딩을 위해서 개방될 수 있다.
Rudolph FOCUS 자동 엘립소미터(Rudolph FOCUS Automatic Ellipsometer)를 사용하여, 증착 당 3 내지 20개의 웨이퍼가 측정되었다. 9개 지점 측정 패턴이 각각의 웨이퍼에 대해서 이용되었다. 측정된 평균 막 두께는 이용된 공정에 따라서 350Å 내지 1000Å으로 다양하였다. 이는 증착 속도가 5.8Å/min 내지 17Å/min으로 다양함을 의미한다. 웨이퍼 두께 균일성은 2.0% 내지 6.9%로 다양하였다. 측정된 평균 굴절지수는 1.4375 내지 1.4828로 다양하였다.
도 4는 실리콘 옥사이드 막의 역학적 이차 이온 질량 분석(Dynamic Secondary Ion Mass Spectroscopy (SIMS) 깊이 프로파일 기본 분석을 나타내며, 이는 실리콘, 산소 및 탄소 뿐만 아니라 아주 적은 함량의 질소에 대한 막의 우수한 조성 균일성을 나타내고 있다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. HF 용액 중에서 열적 실리콘 디옥사이드 막의 에칭률보다 낮은 습식 에칭율을 지니는 실리콘 옥사이드 또는 실리콘 디옥사이드 막으로부터 선택되는 막을 형성시키는 원자층 증착 방법으로서,
    a. 실리콘 공급원을 제공하는 제 1 전구체를 원자층 증착 반응기에 전달하는 단계로서, 제 1 전구체가 R1 nR2 mSi(NR3R4)4-n-m 및 (R1R2SiNR3)p의 고리형 실라잔으로 이루어진 군으로부터 선택되고, 상기 식에서, R1이 C2-C10 알케닐 또는 방향족이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2, p=3-4인, 상기 제 1 전구체를 원자층 증착 반응기에 전달하는 단계;
    b. 반응기를 불활성 가스로 퍼징(purging)하는 단계;
    c. 산소 공급원을 제공하는 제 2 전구체를 반응기에 전달하는 단계;
    d. 반응기를 불활성 가스로 퍼징하는 단계;
    e. 요망되는 막 두께가 달성될 때까지 단계(a) 내지 단계(d)를 반복하는 단계를 포함하는, 원자층 증착 방법.
  6. 제 5항에 있어서, R1이 비닐, 알릴 및 페닐로 이루어진 군으로부터 선택되는, 원자층 증착 방법.
  7. 제 5항에 있어서, 제 1 전구체가 비스(이소프로필아미노)비닐메틸실란인, 원자층 증착 방법.
  8. 제 5항에 있어서, 제 2 전구체가 산소, 오존 및 이들의 혼합물로 이루어진 군으로부터 선택되는 원자층 증착 방법.
  9. HF 용액 중에서 열적 실리콘 디옥사이드 막의 에칭률보다 낮은 습식 에칭율을 지니는 실리콘 옥사이드 또는 실리콘 디옥사이드 막으로부터 선택되는 막을 형성시키는 사이클릭 화학적 기상 증착 방법(cyclic chemical vapor deposition method)으로서,
    a. 실리콘 공급원을 제공하는 제 1 전구체를 사이클릭 화학적 기상 증착 반응기에 전달하는 단계로서, 상기 제 1 전구체가 R1 nR2 mSi(NR3R4)4-n-m 및 (R1R2SiNR3)p의 고리형 실라잔으로 이루어진 군으로부터 선택되고, 상기 식에서, R1이 C2-C10 알케닐 또는 방향족이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2, p=3-4인, 상기 제 1 전구체를 사이클릭 화학적 기상 증착 반응기에 전달하는 단계;
    b. 반응기를 불활성 가스로 0.1 내지 1 초 동안 퍼징하는 단계;
    c. 산소 공급원을 제공하는 제 2 전구체를 반응기에 전달하는 단계;
    d. 반응기를 불활성 가스로 0.1 내지 1 초 동안 퍼징하는 단계;
    e. 요망되는 막 두께가 달성될 때까지 단계(a) 내지 단계(d)를 반복하는 단계를 포함하는, 사이클릭 화학적 기상 증착 방법.
  10. 제 9항에 있어서, R1이 비닐, 알릴 및 페닐로 이루어진 군으로부터 선택되는, 사이클릭 화학적 기상 증착 방법.
  11. 제 9항에 있어서, 제 1 전구체가 비스(이소프로필아미노)비닐메틸실란인, 사이클릭 화학적 기상 증착 방법.
  12. 제 9항에 있어서, 제 2 전구체가 산소, 오존 및 이들의 혼합물로 이루어진 군으로부터 선택되는, 사이클릭 화학적 기상 증착 방법.
  13. 실리콘 옥사이드 또는 실리콘 디옥사이드 막으로부터 선택되는 막을 형성시키는 원자층 증착 방법으로서,
    a. 실리콘 공급원을 제공하는 제 1 전구체를 원자층 증착 반응기에 전달하는 단계로서, 상기 제 1 전구체가 일반식 R1 nR2 mSi(NR3R4)4-n-m의 화합물을 포함하며, 상기 식에서, R1이 C2-C10 알케닐 또는 방향족이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2인, 상기 제 1 전구체를 원자층 증착 반응기에 전달하는 단계;
    b. 반응기를 불활성 가스로 퍼징하는 단계;
    c. 산소 공급원을 제공하는 제 2 전구체를 반응기에 전달하는 단계;
    d. 반응기를 불활성 가스로 퍼징하는 단계;
    e. 요망되는 막 두께가 달성될 때까지 단계(a) 내지 단계(d)를 반복하는 단계를 포함하는, 원자층 증착 방법.
  14. 제 13항에 있어서, 제 1 전구체가, 비스(이소프로필아미노)비닐메틸실란 (BIPAVNS), 비스(이소프로필아미노)디비닐실란(BIPADVS), 비스(이소프로필아미노)비닐실란, 비스(이소프로필아미노)알릴메틸실란, 비스(이소프로필아미노)디알릴실란, 비스(이소프로필아미노)알릴실란, 비스(t-부틸아미노)비닐메틸실란, 비스(t-부틸아미노아미노)디비닐실란, 비스(t-부틸아미노아미노)비닐실란, 비스(t-부틸아미노아미노)알릴메틸실란, 비스(t-부틸아미노아미노)디알릴실란, 비스(t-부틸아미노아미노)알릴실란, 비스(디에틸아미노)비닐메틸실란, 비스(디에틸아미노)디비닐실란, 비스(디에틸아미노)비닐실란, 비스(디에틸아미노)알릴메틸실란, 비스(디에틸아미노)디알릴실란, 비스(디에틸아미노)알릴실란, 비스(디메틸아미노)비닐메틸실란, 비스(디메틸아미노)디비닐실란, 비스(디메틸아미노)비닐실란, 비스(디메틸아미노)알릴메틸실란, 비스(디메틸아미노)디알릴실란, 비스(디메틸아미노)알릴실란, 비스(메틸에틸아미노)비닐메틸실란, 비스(메틸에틸아미노)디비닐실란, 비스(메틸에틸아미노)비닐실란, 비스(메틸에틸아미노)알릴메틸실란, 비스(메틸에틸아미노)디알릴실란, 비스(메틸에틸아미노)알릴실란, 디피페리디노비닐메틸실란, 디피페리디노디비닐실란, 디피페리디노비닐실란, 디피페리디노알릴메틸실란, 디피페리디노디알릴실란, 디피페리디노알릴실란, 디피롤리디노비닐메틸실란, 디피롤리디노디비닐실란, 디피롤리디노비닐실란, 디피롤리디노알릴메틸실란, 디피롤리디노디알릴실란, 디피롤리디노알릴실란, 트리스(이소프로필아미노)비닐실란, 트리스(이소프로필아미노)알릴실란, 트리스(t-부틸아미노)비닐실란, 트리스(t-부틸아미노)알릴실란, 트리스(디에틸아미노)비닐실란, 트리스(디에틸아미노)알릴실란, 트리스(디메틸아미노)비닐실란, 트리스(디메틸아미노)알릴실란, 트리스(메틸에틸아미노)비닐실란, 트리스(메틸에틸아미노)알릴실란, 트리피페리디노비닐실란, 트리피페리디노알릴실란, 트리피롤리디노비닐실란, 트리피롤리디노알릴실란으로 이루어진 군으로부터 하나 이상 선택되는, 원자층 증착 방법.
  15. 실리콘 옥사이드 또는 실리콘 디옥사이드 막으로부터 선택되는 막을 형성시키는 사이클릭 화학적 기상 증착 방법으로서,
    a. 실리콘 공급원을 제공하는 제 1 전구체를 사이클릭 화학적 기상 증착 반응기에 전달하는 단계로서, 상기 제 1 전구체가 R1 nR2 mSi(NR3R4)4-n-m의 화합물을 포함하며, 상기 식에서, R1이 C2-C10 알케닐 또는 방향족이고, R2, R3 및 R4가 H, 선형, 분지형 또는 고리형의 C1-C10 알킬, 선형, 분지형 또는 고리형의 C2-C10 알케닐, 또는 방향족으로부터 선택되고, n=1-3, m=0-2인, 상기 제 1 전구체를 사이클릭 화학적 기상 증착 반응기에 전달하는 단계;
    b. 반응기를 불활성 가스로 퍼징하는 단계;
    c. 산소 공급원을 제공하는 제 2 전구체를 반응기에 전달하는 단계;
    d. 반응기를 불활성 가스로 퍼징하는 단계;
    e. 요망되는 막 두께가 달성될 때까지 단계(a) 내지 단계(d)를 반복하는 단계를 포함하는, 사이클릭 화학적 기상 증착 방법.
  16. 제 15항에 있어서, 제 1 전구체가, 비스(이소프로필아미노)비닐메틸실란 (BIPAVNS), 비스(이소프로필아미노)디비닐실란(BIPADVS), 비스(이소프로필아미노)비닐실란, 비스(이소프로필아미노)알릴메틸실란, 비스(이소프로필아미노)디알릴실란, 비스(이소프로필아미노)알릴실란, 비스(t-부틸아미노)비닐메틸실란, 비스(t-부틸아미노아미노)디비닐실란, 비스(t-부틸아미노아미노)비닐실란, 비스(t-부틸아미노아미노)알릴메틸실란, 비스(t-부틸아미노아미노)디알릴실란, 비스(t-부틸아미노아미노)알릴실란, 비스(디에틸아미노)비닐메틸실란, 비스(디에틸아미노)디비닐실란, 비스(디에틸아미노)비닐실란, 비스(디에틸아미노)알릴메틸실란, 비스(디에틸아미노)디알릴실란, 비스(디에틸아미노)알릴실란, 비스(디메틸아미노)비닐메틸실란, 비스(디메틸아미노)디비닐실란, 비스(디메틸아미노)비닐실란, 비스(디메틸아미노)알릴메틸실란, 비스(디메틸아미노)디알릴실란, 비스(디메틸아미노)알릴실란, 비스(메틸에틸아미노)비닐메틸실란, 비스(메틸에틸아미노)디비닐실란, 비스(메틸에틸아미노)비닐실란, 비스(메틸에틸아미노)알릴메틸실란, 비스(메틸에틸아미노)디알릴실란, 비스(메틸에틸아미노)알릴실란, 디피페리디노비닐메틸실란, 디피페리디노디비닐실란, 디피페리디노비닐실란, 디피페리디노알릴메틸실란, 디피페리디노디알릴실란, 디피페리디노알릴실란, 디피롤리디노비닐메틸실란, 디피롤리디노디비닐실란, 디피롤리디노비닐실란, 디피롤리디노알릴메틸실란, 디피롤리디노디알릴실란, 디피롤리디노알릴실란, 트리스(이소프로필아미노)비닐실란, 트리스(이소프로필아미노)알릴실란, 트리스(t-부틸아미노)비닐실란, 트리스(t-부틸아미노)알릴실란, 트리스(디에틸아미노)비닐실란, 트리스(디에틸아미노)알릴실란, 트리스(디메틸아미노)비닐실란, 트리스(디메틸아미노)알릴실란, 트리스(메틸에틸아미노)비닐실란, 트리스(메틸에틸아미노)알릴실란, 트리피페리디노비닐실란, 트리피페리디노알릴실란, 트리피롤리디노비닐실란, 트리피롤리디노알릴실란으로 이루어진 군으로부터 하나 이상 선택되는, 사이클릭 화학적 기상 증착 방법.
KR1020110131008A 2010-12-09 2011-12-08 ＣＶＤ 및 ＡＬＤ ＳｉＯ２ 막을 위한 아미노비닐실란 KR101404576B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/964,266 2010-12-09
US12/964,266 US8460753B2 (en) 2010-12-09 2010-12-09 Methods for depositing silicon dioxide or silicon oxide films using aminovinylsilanes

Publications (2)

Publication Number Publication Date
KR20120064635A KR20120064635A (ko) 2012-06-19
KR101404576B1 true KR101404576B1 (ko) 2014-06-09

Family

ID=45440145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110131008A KR101404576B1 (ko) 2010-12-09 2011-12-08 ＣＶＤ 및 ＡＬＤ ＳｉＯ２ 막을 위한 아미노비닐실란

Country Status (6)

Country Link
US (1) US8460753B2 (ko)
EP (1) EP2463404B1 (ko)
JP (1) JP5357240B2 (ko)
KR (1) KR101404576B1 (ko)
CN (2) CN105239055A (ko)
TW (1) TWI444499B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9448564B2 (en) 2013-02-15 2016-09-20 Reno Technologies, Inc. Gas delivery system for outputting fast square waves of process gas during semiconductor processing
US9188989B1 (en) 2011-08-20 2015-11-17 Daniel T. Mudd Flow node to deliver process gas using a remote pressure measurement device
US9958302B2 (en) 2011-08-20 2018-05-01 Reno Technologies, Inc. Flow control system, method, and apparatus
DE102012203212A1 (de) * 2012-03-01 2013-09-05 Osram Opto Semiconductors Gmbh Beschichtungsanlage und verfahren zur durchführung eines aufwachsprozesses
US9460912B2 (en) 2012-04-12 2016-10-04 Air Products And Chemicals, Inc. High temperature atomic layer deposition of silicon oxide thin films
WO2014040002A2 (en) 2012-09-10 2014-03-13 Mudd Daniel T Pressure based mass flow controller
KR101993355B1 (ko) 2013-03-13 2019-09-30 삼성전자주식회사 반도체 장치의 제조 방법
KR102195139B1 (ko) * 2014-02-20 2020-12-24 삼성전자주식회사 반도체 장치의 제조 방법
US9875888B2 (en) 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
KR102332415B1 (ko) * 2014-10-24 2021-12-01 버슘머트리얼즈 유에스, 엘엘씨 실리콘-함유 막을 증착시키기 위한 조성물 및 이를 사용하는 방법
US10421766B2 (en) * 2015-02-13 2019-09-24 Versum Materials Us, Llc Bisaminoalkoxysilane compounds and methods for using same to deposit silicon-containing films
US20190292658A1 (en) * 2015-12-21 2019-09-26 Versum Materials Us, Llc Compositions and methods using same for deposition of silicon-containing film
SG11201807211XA (en) * 2016-02-26 2018-09-27 Versum Materials Us Llc Compositions and methods using same for deposition of silicon-containing film
US10303189B2 (en) 2016-06-30 2019-05-28 Reno Technologies, Inc. Flow control system, method, and apparatus
US11144075B2 (en) 2016-06-30 2021-10-12 Ichor Systems, Inc. Flow control system, method, and apparatus
US10838437B2 (en) 2018-02-22 2020-11-17 Ichor Systems, Inc. Apparatus for splitting flow of process gas and method of operating same
US10679880B2 (en) 2016-09-27 2020-06-09 Ichor Systems, Inc. Method of achieving improved transient response in apparatus for controlling flow and system for accomplishing same
US10663337B2 (en) 2016-12-30 2020-05-26 Ichor Systems, Inc. Apparatus for controlling flow and method of calibrating same
US11177127B2 (en) * 2017-05-24 2021-11-16 Versum Materials Us, Llc Functionalized cyclosilazanes as precursors for high growth rate silicon-containing films
EP3844319A4 (en) * 2018-10-04 2022-06-08 Versum Materials US, LLC HIGH TEMPERATURE ATOMIC LAYER DEPOSITION COMPOSITION OF HIGH QUALITY SILICON OXIDE THIN FILMS
CN112777565B (zh) * 2019-11-05 2022-11-22 中国科学院大连化学物理研究所 一种可抑制逆反应的半导体光催化分解水的方法
JP2023542236A (ja) * 2020-07-24 2023-10-05 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ゲルマニウムシード層のための組成物およびそれを使用する方法
WO2022186971A1 (en) 2021-03-03 2022-09-09 Ichor Systems, Inc. Fluid flow control system comprising a manifold assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224131A (ja) * 1993-01-26 1994-08-12 Osaka Gas Co Ltd Ｃｖｄ薄膜形成装置
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
KR20100053471A (ko) * 2008-11-12 2010-05-20 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 응력받은 ＳｉＮ 막에 대한 아미노 비닐실란 전구체

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1352951A (en) * 1971-12-08 1974-05-15 Shell Int Research Electrostatic coating of glass-fibre material
US4863755A (en) * 1987-10-16 1989-09-05 The Regents Of The University Of California Plasma enhanced chemical vapor deposition of thin films of silicon nitride from cyclic organosilicon nitrogen precursors
US5976991A (en) * 1998-06-11 1999-11-02 Air Products And Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane
JP4722269B2 (ja) * 2000-08-29 2011-07-13 Ａｚエレクトロニックマテリアルズ株式会社 低誘電率多孔質シリカ質膜、半導体装置およびコーティング組成物、ならびに低誘電率多孔質シリカ質膜の製造方法
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US20080268177A1 (en) 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US20040197474A1 (en) 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
JP3666751B2 (ja) 2003-11-28 2005-06-29 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜形成システム
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
US7312129B2 (en) * 2006-01-25 2007-12-25 Freescale Semiconductor, Inc. Method for producing two gates controlling the same channel
JP5177617B2 (ja) * 2006-12-25 2013-04-03 独立行政法人産業技術総合研究所 酸化シリコン薄膜形成装置
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
WO2009006272A1 (en) 2007-06-28 2009-01-08 Advanced Technology Materials, Inc. Precursors for silicon dioxide gap fill
US8703624B2 (en) 2009-03-13 2014-04-22 Air Products And Chemicals, Inc. Dielectric films comprising silicon and methods for making same
US8889235B2 (en) * 2009-05-13 2014-11-18 Air Products And Chemicals, Inc. Dielectric barrier deposition using nitrogen containing precursor
US8242029B2 (en) * 2009-11-23 2012-08-14 Asm International N.V. Method for forming a silicon dioxide/metal oxide-nanolaminate with a desired wet etch rate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224131A (ja) * 1993-01-26 1994-08-12 Osaka Gas Co Ltd Ｃｖｄ薄膜形成装置
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
KR20100053471A (ko) * 2008-11-12 2010-05-20 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 응력받은 ＳｉＮ 막에 대한 아미노 비닐실란 전구체

Also Published As

Publication number Publication date
TW201224193A (en) 2012-06-16
TWI444499B (zh) 2014-07-11
CN102534548A (zh) 2012-07-04
EP2463404A1 (en) 2012-06-13
KR20120064635A (ko) 2012-06-19
US8460753B2 (en) 2013-06-11
JP2012124492A (ja) 2012-06-28
CN105239055A (zh) 2016-01-13
JP5357240B2 (ja) 2013-12-04
US20120148745A1 (en) 2012-06-14
EP2463404B1 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
KR101404576B1 (ko) ＣＶＤ 및 ＡＬＤ ＳｉＯ２ 막을 위한 아미노비닐실란
KR101950956B1 (ko) 실리콘 함유 막을 제조하는 방법
TWI512136B (zh) 伴隨持續的電漿之ｐｅｃｖｄ多重步驟處理方法
TWI502645B (zh) 低溫含矽膜
US6217658B1 (en) Sequencing of the recipe steps for the optimal low-dielectric constant HDP-CVD Processing
TWI547587B (zh) 平滑之含矽膜
US6733830B2 (en) Processes for depositing low dielectric constant materials
US6531193B2 (en) Low temperature, high quality silicon dioxide thin films deposited using tetramethylsilane (TMS) for stress control and coverage applications
KR960011015B1 (ko) 유기디실란 소오스를 사용하여 저압 화학적 증착에 의해 100°c 정도의 저온에서 이산화규소막을 증착하는 방법
KR19980081561A (ko) 높은 디포지션 비율의 할로겐 도핑된 실리콘 산화물층을디포지트하는 프로세스
US10676823B2 (en) Processing method and processing apparatus
EP2363512A1 (en) Methods to prepare silicon-containing films
JP2003224126A (ja) 改善された薄い誘電性フィルムのシステムと方法
Hernández et al. Kinetics and Compositional Dependence on the Microwave Power and SiH4/N 2 Flow Ratio of Silicon Nitride Deposited by Electron Cyclotron Resonance Plasmas
TWI431147B (zh) 製備含矽膜的方法
KR101008490B1 (ko) 저온 화학기상증착에 의한 산화막 증착 방법
US9371430B2 (en) Porous film with high hardness and a low dielectric constant and preparation method thereof
Katz et al. Fast thermal kinetic growth of silicon dioxide films on InP by rapid thermal low-pressure chemical vapour deposition
WO1986000753A1 (en) Fabrication of devices with a silicon oxide region
Chen Synthesis and characterization of silicon dioxide thin films by plasma enhances chemical vapor deposition from diethylsilane and nitrous oxide
TW202334478A (zh) 氧化矽之拓撲選擇性膜形成之方法
Fan Low pressure chemical vapor deposition of silicon nitride films from ditertiarybutylsilane

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 5