KR101402924B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR101402924B1
KR101402924B1 KR1020120009720A KR20120009720A KR101402924B1 KR 101402924 B1 KR101402924 B1 KR 101402924B1 KR 1020120009720 A KR1020120009720 A KR 1020120009720A KR 20120009720 A KR20120009720 A KR 20120009720A KR 101402924 B1 KR101402924 B1 KR 101402924B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
heat
base
heat dissipation
solder
Prior art date
Application number
KR1020120009720A
Other languages
English (en)
Other versions
KR20120032497A (ko
Inventor
요시타카 니시무라
아키라 모로즈미
카즈나가 오니시
에이지 모치즈키
요시카즈 타카하시
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20120032497A publication Critical patent/KR20120032497A/ko
Application granted granted Critical
Publication of KR101402924B1 publication Critical patent/KR101402924B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D31/00—Materials specially adapted for outerwear
    • A41D31/02—Layered materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D31/00—Materials specially adapted for outerwear
    • A41D31/04—Materials specially adapted for outerwear characterised by special function or use
    • A41D31/26—Electrically protective, e.g. preventing static electricity or electric shock
    • A41D31/265—Electrically protective, e.g. preventing static electricity or electric shock using layered materials
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D31/00—Materials specially adapted for outerwear
    • A41D31/04—Materials specially adapted for outerwear characterised by special function or use
    • A41D31/30—Antimicrobial, e.g. antibacterial
    • A41D31/305—Antimicrobial, e.g. antibacterial using layered materials
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N2/00—Magnetotherapy
    • A61N2/06—Magnetotherapy using magnetic fields produced by permanent magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • A—HUMAN NECESSITIES
    • A41—WEARING APPAREL
    • A41D—OUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D2400/00—Functions or special features of garments
    • A41D2400/32—Therapeutic use
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Textile Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Radiology & Medical Imaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 환경에 미치는 영향을 고려한 고신뢰성의 반도체장치를 제공한다.
세라믹기판(2a)의 양면에 도체층(2b,2c)이 형성된 절연기판(2)이 방열 베이스(6) 위에 땜납층(5)을 사이에 두고 땜납접합되는 동시에, 그 절연기판(2) 위에 IGBT 등의 반도체 칩(4)이 땜납층(3)을 사이에 두고 땜납접합된 파워반도체모듈(1)을 형성할 때, 절연기판(2)과 반도체 칩(4)의 접합, 및 절연기판(2)과 방열 베이스(6)의 접합에 '납 프리 땜납'을 이용한다. 또한, 절연기판(2)과 방열 베이스(6)의 접합시에는, 접합 전에 미리 방열 베이스(6)에 절연기판(2)이 땜납접합되는 면과 반대되는 면쪽에 접합 후에 평탄하거나 평탄함에 가까운 상태가 얻어지도록 볼록한 형상의 휨을 부여해 둔다. 이로써, 방열 베이스(6)를 냉각 핀 등에 부착하였을 때, 이들의 열저항이 낮게 억제되어 반도체 칩(4)의 열이 효율적으로 방산되어 비정상적인 온도상승이 방지된다.

Description

반도체장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME}
본 발명은 반도체장치 및 그 제조방법에 관한 것으로서, 특히 파워반도체가 탑재된 파워반도체모듈 등의 반도체장치 및 그 제조방법에 관한 것이다.
최근에는 대전류·고전압의 환경 하에서도 동작할 수 있는 파워반도체모듈이 다양한 분야에서 이용되고 있다. 이러한 파워모듈은 주로 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor, IGBT)나 프리 휠링 다이오드(Free Wheeling Diode, FWD) 등의 파워반도체를 이용하여 구성된다.
도 11은 종래의 파워반도체모듈의 주요부에 대한 단면모식도이다.
상기 도 11에 도시된 파워반도체모듈(100)은, 질화 알루미늄(AlN) 등의 세라믹기판(101a)의 양면에 구리(Cu)나 알루미늄(Al) 등의 도체층(101b, 101c)이 형성된 절연기판(101) 위에, 땜납층(102)을 사이에 두고 파워반도체 등의 반도체 칩(103)이 접합되어 있다. 그리고, 이와 같이 반도체 칩(103)이 접합된 절연기판(101)은, 그 접합면쪽과 반대되는 면쪽이, 땜납층(104)을 사이에 두고, 반도체 칩(103)에서 발생된 열을 방산시키기 위하여 구리 등의 금속으로 형성된 방열 베이스(105)에 접합되어 있다.
그런데, 이러한 구조의 파워반도체모듈(100)을 형성하는 경우에는, 세라믹기판(101a)을 포함하는 절연기판(101)과 금속제의 방열 베이스(105)라는 2개의 열팽창계수가 다른 부재들을 땜납층(104)에 의해 접합하기 때문에, 땜납후에는 원래 평평했던 방열 베이스(105)가 휘는 경우가 있다.
도 12는 방열 베이스가 휜 상태의 주요부 단면모식도이다. 또한, 도 12에서는 도 11에 도시된 요소와 동일한 요소에 대해서는 동일한 부호가 사용된다.
예컨대, 절연기판(101)의 세라믹기판(101a)에 질화 알루미늄을 이용하고, 방열 베이스(105)에 구리를 이용한 경우, 질화 알루미늄의 열팽창계수는 약 4.5ppm/K, 구리의 열팽창계수는 약 16.5ppm/K로 비교적 큰 차이가 발생한다. 이 때문에, 땜납 후의 냉각단계에서는, 질화 알루미늄보다 구리의 수축이 커져 방열 베이스(105)가 절연기판(101)과의 접합면쪽으로 볼록한 형상으로 휘는 경우가 있다. 방열 베이스(105)에 이러한 휨이 발생하면, 그 휨의 정도에 따라서는 땜납이후의 조립공정 등에 지장을 초래하거나 파워반도체모듈(100)의 성능저하를 일으키는 경우가 있었다.
종래, 상기 방열 베이스(105)와 같은 방열부재에 땜납 등의 접합시에 볼록한 형상의 휨이 발생하는 것을 막기 위한 몇 가지 제안도 이루어지고 있다. 가령, 세라믹기판에 방열용 금속층을 접합하고, 이 방열용 금속층을, 납땜 재료층(brazing material layer)을 사이에 두고 접합면적이 300㎟이하가 되도록 하여 방열부재에 접합하도록 한 것이 제안되어 있다(특허문헌 1 참조). 더욱이, 세라믹기판을 방열부재에 접합하기 전에 미리 방열부재에 세라믹기판을 접합하는 면쪽과 반대되는 면쪽에 볼록한 형상으로 휨을 부여해 두고, 접합 후에 세라믹기판쪽에 발생하는 방열부재의 휨을 상쇄하여 억제하도록 한 제안도 이루어진 바 있다(특허문헌 2, 3 참조). 또한, 땜납층의 기포를 저감시킬 목적으로, 가령 세라믹기판의 양면에, 방열부재와의 접합면쪽이 두꺼워지도록 하여 다른 두께의 구리판을 고정부착하고, 접합시에 그 구리판의 두께차를 이용해 세라믹기판을 방열부재쪽으로 볼록하게 휘게 하여, 접합층으로부터 기포를 제거하도록 한 제안도 있다(특허문헌 4 참조).
일본국 특허공개공보 2004-140199호 일본국 특허공개공보 2003-46032호 일본국 특허공개공보 H4(1992)-96355호 일본국 특허공개공보 H10(1998)-270612호
그러나, 상기와 같은 파워반도체모듈을 형성함에 있어서, 각 부재간, 특히 열팽창계수에 차이가 있는 부재간의 접합에 땜납을 이용한 경우에는, 이하와 같은 문제점이 있다.
현재, 파워반도체모듈뿐만 아니라 전자기기·전자부품의 부재간 접합에 이용되는 땜납은, 그 성분에 납(Pb)이 포함되는 것이 적지않다. 이러한 납을 포함하는 땜납을 이용한 전자기기·전자부품은, 만일 그것이 파기되어 실외에 방치되고 산성비 등에 노출되면, 땜납 속의 납이 용출하여 환경오염을 일으킬 우려가 있다. 이 때문에, 각종 전자기기·전자부품에는 납을 포함하지 않는 주석(Sn) 등을 주성분으로 한 이른바 '납 프리 땜납'을 이용하는 것이 바람직한 것으로 여겨지고 있다.
그런데, 이러한 '납 프리 땜납'은, 납을 함유하는 땜납에 비해 그 경도가 높다는 성질이 있다. 상기 도 11 및 도 12에 나타낸 것과 같은 파워반도체모듈(100)의 절연기판(101)과 원래 평탄한 방열 베이스(105) 간의 접합에 납을 포함한 땜납을 이용하였을 경우에는, 땜납 시에 가령 방열 베이스(105)가 절연기판(101)쪽으로 볼록한 형상으로 휘어도, 땜납 자체가 부드럽기 때문에 땜납 직후부터 땜납층(104)이 크리프 변형(creep-deformed)되어 이들 사이의 응력이 완화된다. 그 결과, 방열 베이스(105)의 휨은 해소되고, 방열 베이스(105)는 원래의 평탄한 상태 혹은 평탄함에 가까운 상태로 돌아가게 된다.
이에 대하여, 이들의 접합에 '납 프리 땜납'을 이용하였을 경우에는, 땜납이 단단하여 땜납층(104)의 크리프변형이 일어나지 않기 때문에, 평탄했던 방열 베이스(105)에 발생한 볼록한 형상의 휨은 원래대로 돌아가지 않고 남게 된다. 그 휨의 양은 대략 200㎛ 내지 500㎛ 정도로 크며, 그 결과, 상술한 바와 같이 땜납 이후의 조립공정에 지장을 초래하거나 파워반도체모듈(100)의 성능저하를 일으키는 경우가 있다.
도 13은 파워반도체모듈의 조립공정의 주요부 단면모식도이다. 또, 도 13에서는 도 11 및 도 12에서 나타낸 요소와 동일한 요소에 대해서는 동일 부호를 사용한다.
파워반도체모듈(100)은 도 13에 나타낸 바와 같이, 통상적으로 절연기판(101)과 방열 베이스(105)와의 땜납 후에, 방열 베이스(105)가 냉각 핀(200)에 나사고정 등의 방법에 의해 고정되도록 되어 있다.
절연기판(101)과 방열 베이스(105)의 접합에 납을 포함한 땜납을 이용하였을 경우, 그 땜납 시에 방열 베이스(105)에 발생한 볼록한 형상의 휨은, 그 후 해소되는 방향으로 향한다. 이 때문에, 방열 베이스(105)와 냉각 핀(200)간의 접촉 열저항은 비교적 작게 억제되며, 반도체 칩(103)에서 발생한 열은 방열 베이스(105)로부터 효율적으로 방산되게 된다.
이에 대하여, 절연기판(101)과의 접합에 '납 프리 땜납'을 이용하여 방열 베이스(105)가 절연기판(101)쪽으로 볼록한 형상으로 크게 휘어졌을 경우에는, 도 13에 나타낸 바와 같이 냉각 핀(200)의 평탄한 면과의 사이에 커다란 갭(201)이 발생하게 된다. 이러한 갭(201)이 발생하면, 접촉 열저항이 커지기 때문에 반도체 칩(103)에서 발생한 열의 방산효율이 저하되고, 반도체 칩(103)의 접합부의 온도가 비정상(異常)적으로 상승하여 열파괴가 일어날 수 있다. 또, 방열 베이스(105)가 절연기판(101)쪽으로 볼록한 형상으로 크게 휘어졌을 경우에는, 방열 베이스(105)를 냉각 핀(200)에 나사고정 등을 할 때 세라믹기판(101a)이 깨지는 등의 문제가 발생하는 경우도 있다.
또, 상기와 같은, 예컨대 구리를 이용한 방열 베이스(105) 대신에, 구리 몰리브덴(CuMo) 복합재료나 알루미늄 실리콘 카바이트(AlSiC) 등의 열팽창계수가 낮은 재료를 이용하여, 절연기판(101)과의 열팽창계수차를 작게 함으로써 휨의 발생을 저감시킬 수도 있다. 단, 이러한 재료는 구리에 비해 열팽창계수는 작지만 열전도율이 낮아, 열의 방산성이라는 측면에서는 불리하다. 또, 구리에 비해 비용측면에서도 불리하다 할 수 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로서, 환경에 미치는 영향을 고려한, 저비용으로 실현가능한 신뢰성이 높은 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 문제를 해결하기 위하여, 세라믹기판의 양면에 도체층을 갖는 절연기판이 방열 베이스 위에 땜납접합되며, 상기 절연기판 위에 반도체 칩이 땜납접합된 구조를 갖는 반도체장치로서, 상기 반도체 칩과 상기 절연기판의 사이 및 상기 절연기판과 상기 방열 베이스의 사이가 납을 포함하지 않는 땜납을 이용하여 접합되며, 또한, 상기 방열 베이스가 상기 납을 포함하지 않는 땜납을 이용하여 대략 평탄한 상태로 접합되어 있는 것을 특징으로 하는 반도체장치가 제공된다.
이러한 반도체장치에서는, 절연기판과 방열 베이스의 접합 및 절연기판과 반도체 칩의 접합에, 납을 포함하지 않는 '납 프리 땜납'이 이용되므로, 이것이 실외에 방치된 경우에도 땜납접합부로부터의 납의 용출이 방지되게 된다. 또, 이러한 반도체장치에서는, 방열 베이스가 절연기판에 거의 평탄한 상태로 땜납접합되기 때문에, 방열 베이스를 냉각 핀 등의 다른 부재의 평탄한 면에 부착할 때, 그 부재와의 사이에 커다란 갭이 생기지 않아 필요한 접촉면적이 확보되게 된다. 또한, 부착 시의 세라믹기판의 파손이 방지되게 된다.
또, 본 발명에서는, 세라믹기판의 양면에 도체층을 갖는 절연기판이 방열 베이스 위에 땜납접합되며, 상기 절연기판 위에 반도체 칩이 땜납접합된 구조를 갖는 반도체장치의 제조방법에 있어서, 상기 절연기판 위에 상기 반도체 칩을 땜납접합할 때에는, 상기 절연기판 위에 납을 포함하지 않는 땜납을 이용하여 상기 반도체 칩을 땜납접합하고, 상기 방열 베이스 위에 상기 절연기판을 땜납접합할 때에는, 접합 전에 미리 상기 방열 베이스에 상기 절연기판이 땜납접합되는 면과 반대되는 면쪽에 접합 후에 대략 평탄한 상태를 얻을 수 있는 볼록한 형상의 휨을 부여해 두고, 상기 휨이 부여된 상기 방열 베이스 위에 상기 납을 포함하지 않는 땜납을 이용하여 상기 절연기판을 땜납접합하는 것을 특징으로 하는 반도체장치의 제조방법이 제공된다.
이러한 반도체장치의 제조방법에 따르면, 절연기판과 방열 베이스의 접합 및 절연기판과 반도체 칩의 접합에 '납 프리 땜납'이 이용되므로, 납의 용출이 방지되게 된다. 또, 방열 베이스와 절연기판을 땜납접합할 때에는, 미리 방열 베이스에 소정의 휨을 부여해 둔 다음에 '납 프리 땜납'을 이용하여 절연기판을 땜납접합하기 때문에, 땜납접합 후에는 방열 베이스가 절연기판에 거의 평탄한 상태로 땜납접합되게 된다.
본 발명의 반도체장치는, 절연기판과 방열 베이스의 접합 및 절연기판과 반도체 칩의 접합에 '납 프리 땜납'을 이용하므로, 납이 용출되지 않아 환경오염의 방지에 기여할 수 있다. 또, 본 발명의 반도체장치는 방열 베이스를, '납 프리 땜납'을 이용한 땜납접합 후에 거의 평탄한 상태로 얻을 수 있기 때문에, 냉각 핀 등과의 사이에 커다란 갭이 생기지 않아 접촉 열저항을 낮게 억제할 수 있으며, 반도체 칩에서 발생한 열을 유효하게 방산시킬 수가 있다. 이로써, 반도체 칩의 비정상적인 온도상승을 방지하여 안정적으로 동작하는 신뢰성 높은 반도체장치를 실현할 수가 있다. 더욱이, 반도체장치를 구성하는 부재의 재질은, '납 프리 땜납'을 이용하는 점을 제외하고 종래의 것과 변경되는 것이 없기 때문에, 저비용으로 고신뢰도의 반도체장치를 실현할 수 있다.
도 1은 파워반도체모듈의 주요부 단면모식도.
도 2는 땜납의 고상선 온도와 방열 베이스의 휨량의 관계를 나타낸 도면.
도 3은 '납 프리 땜납'을 이용했을 때의 히트쇼크시험의 결과를 나타낸 도면.
도 4는 절연기판과 방열 베이스간의 접합면적과 방열 베이스의 휨량의 관계를 나타낸 도면.
도 5는 절연기판의 분할이 방열 베이스의 휨량에 미치는 영향을 설명하는 도면.
도 6은 절연기판의 설계방법에 대한 설명도.
도 7은 땜납시의 절연기판과 방열 베이스의 주요부 단면모식도.
도 8은 구리박의 두께와 방열 베이스의 휨량의 관계를 나타낸 도면.
도 9는 세라믹기판의 두께와 방열 베이스의 휨량의 관계를 나타낸 도면.
도 10은 방열 베이스의 두께와 그 휨량의 관계를 나타낸 도면.
도 11은 종래의 파워반도체모듈의 주요부 단면모식도.
도 12는 방열 베이스가 휜 상태의 주요부 단면모식도.
도 13은 파워반도체모듈의 조립공정의 주요부 단면모식도.
이하, 본 발명의 실시형태를 파워반도체모듈에 적용한 경우를 예로 들어 도면을 참조하며 상세히 설명한다.
도 1은 파워반도체모듈의 주요부 단면 모식도이다.
상기 도 1에 도시된 파워반도체모듈(1)은, 세라믹기판(2a)의 양면에 도체층(2b,2c)이 설치된 절연기판(2) 위에, 땜납층(3)을 사이에 두고 반도체 칩(4)이 접합되어 있다. 그리고, 이와 같이 반도체 칩(4)이 접합된 절연기판(2)은, 그 접합면쪽과 반대되는 면쪽이 땜납층(5)을 사이에 두고 방열 베이스(6)에 접합되어 있다.
여기서, 절연기판(2)에 이용되는 세라믹기판(2a)은, 가령 알루미나(Al2O3)를 주성분으로 하는 적당한 두께의 기판이다. 또, 도체층(2b,2c)은 가령 적당한 두께의 구리박(銅箔)을 이용하여 형성되어 있다.
절연기판(2)과 반도체 칩(4)을 접합하는 땜납층(3), 및 절연기판(2)과 방열 베이스(6)를 접합하는 땜납층(5)은, 가령 그 성분으로 주석을 포함하는 주석계 땜납으로 구성되어 있다. 또, 이들 땜납층(3,5)에는 모두 성분으로 납을 포함하지 않는 '납 프리 땜납'이 이용된다. '납 프리 땜납'의 상세에 대해서는 후술하기로 한다.
반도체 칩(4)은, 가령 실리콘(Si)을 주성분으로 하는 IGBT나 FWD와 같은 파워반도체이며, 동작시에 비교적 고온의 발열을 수반할 수 있는 칩부품이다.
방열 베이스(6)는 주로 열전도율과 비용을 고려하여, 예컨대 구리를 이용해 구성되어 있다. 또, 여기서는 도시가 생략되어 있지만, 방열 베이스(6)의 하면측(절연기판(2)과의 접합면과 반대되는 면쪽)에는, 냉각 핀이 부착되게 되어 있다.
이러한 파워반도체모듈(1)은 동작시에는 반도체 칩(4)이 발열하며, 그 열이 땜납층(3), 절연기판(2), 땜납층(5), 방열 베이스(6)의 순으로 전달되어 방산되도록 되어 있다. 이에 따라, 반도체 칩(4)의 온도상승이 방지되어 그 정상적인 동작과 도체층(2b) 등과의 접속이 확보되게 되어 있다.
상기한 구성의 파워반도체모듈(1)을 형성하는 경우에는, '납 프리 땜납'을 이용한 땜납 전에 미리 방열 베이스(6)에 땜납층(5)의 형성면쪽과 반대되는 면쪽에 볼록한 형상의 휨을 부여해 둔다. 즉, 미리 방열 베이스(6)를 오목한 형상으로 형성해 두도록 한다. 이 때, 미리 방열 베이스(6)에 부여해두는 휨의 양은, 가령 상술한 바와 같이 땜납 시에 방열 베이스(6)가 평탄했던 경우에 발생하는 절연기판(2)쪽으로의 볼록한 형상의 휨이 약 200㎛ 내지 500㎛의 범위인 경우, 약 100㎛ 내지 600㎛의 범위로 한다. 또, 상기 미리 부여해 두는 휨의 양은 일례로, 방열 베이스의 두께, 면적, 절연기판의 두께, 면적, 절연기판에 접합되는 도체층의 두께, 면적에 따라 적당히 설정되는 값이다. 또, 후술하는 실시형태를 조합하여 적용함으로써 미리 부여하는 휨의 양을 보다 작게 할 수 있으며, 100㎛ 이하로 설정되는 경우도 있다.
이와 같이 방열 베이스(6)에 적당한 양의 휨을 부여해 둠으로써, 절연기판(2)을 납이 포함되지 않은 땜납층(5)을 사이에 두고 접합했을 때에는, 열팽창계수의 차로 인해 방열 베이스(6)는 접합 후의 냉각단계에서 절연기판(2)쪽으로 휘려고 한다. 그 결과, 그 휨이 방열 베이스(6)에 미리 부여되어 있던 휨과 상쇄되어, 최종적으로는 평탄하거나 평탄함에 가까운 오목한 형상 혹은 볼록한 형상의 방열 베이스(6)가 얻어지게 된다. 이때, 방열 베이스(6)는 최종적으로 평탄해지는 것이 이상적이지만, 평탄하지는 않더라도 평탄함에 가까운 오목한 형상이 되었을 경우나, 평탄한 상태를 넘어 볼록한 형상이 되었을 경우에도, 그 휨의 양이 미리 정한 범위 내라면, 냉각 핀에 대한 부착시에도 문제는 없으며, 또 성능저하를 일으키는 경우는 없다.
가령, 미리 방열 베이스(6)에 휨을 부여해두지 않고, '납 프리 땜납'을 이용하여 땜납했을 때에는, 상술한 바와 같이 절연기판(2)쪽으로 200㎛ 내지 500㎛ 정도의 볼록한 형상의 휨이 발생하여, 방열 베이스(6)와 냉각 핀의 사이에 커다란 갭이 생기는 경우가 있다. 이에 대하여, 땜납 전에 미리 방열 베이스(6)에 오목한 형상의 휨을 부여해 둠으로써, '납 프리 땜납'을 이용한 땜납 후에도 평탄하거나 평탄함에 가까운 상태의 방열 베이스(6)가 얻어지게 되므로, 방열 베이스(6)와 냉각 핀의 사이에 커다란 갭이 발생하는 것을 억제할 수 있다. 그 결과, 방열 베이스(6)와 냉각 핀간의 접촉 열저항을 낮게 억제하여, 반도체 칩(4)의 비정상적인 온도상승을 방지하고 열파괴를 방지하여, 신뢰성이 높은 파워반도체모듈(1)을 얻을 수 있게 된다.
여기서, 파워반도체모듈(1)에 이용되는 '납 프리 땜납'에 대해 설명한다.
파워반도체모듈(1)에 이용되는 '납 프리 땜납'으로서는, 그 성분으로 은(Ag), 비스무트(Bi), 구리(Cu), 인듐(In), 안티몬(Sb), 아연(Zn), 알루미늄(Al) 등을 포함하는 주석계 땜납이 이용된다. 또한, '납 프리 땜납' 중에서도 융점이 낮은 것을 이용할수록 땜납시에 방열 베이스(6)에 가해지는 열이 낮아지므로, 구리의 팽창·수축이 작아 방열 베이스(6)에 발생하는 휨을 작게 억제할 수 있게 된다.
도 2는 땜납의 고상선 온도(solidus temperature)와 방열 베이스의 휨량의 관계를 나타내는 도면이다. 도 2에 있어서, 횡축은 고상선 온도(℃)를 나타내고, 종축은 방열 베이스의 휨량(㎛)을 나타낸다.
여기서는, 방열 베이스로서 세로43mm×가로90mm×두께3mm의 구리제로서 휨을 부여하지 않은 평탄한 방열 베이스(A)와, 세로59.6mm×가로119.6mm×두께3mm의 구리제로서 휨을 부여하지 않은 평탄한 방열 베이스(B)의 2종류의 샘플을 이용하였다. 그리고, 각각의 샘플에 대해서 각종 조성의 '납 프리 땜납'을 이용하여, 알루미나를 주성분으로 하는 기판의 표리면에 구리박을 접합한 동일 구조의 절연기판을 땜납하고, 그 때의 최종적인 휨량을 측정하였다. 또한, 도 2에서 방열 베이스(A)를 이용한 경우를 검게 칠하여 나타내고, 방열 베이스(B)를 이용한 경우를 하얗게 나타낸다.
휨량은, 평탄한 상태를 0㎛로 하고, 땜납 후에 그로부터 방열 베이스(A,B)의 단부가 이동한 거리로 평가하였다. 여기서는 방열 베이스(A,B)의 최상단을 기준으로 하여, 이들 단부의 이동방향을 마이너스 방향으로 한다. 또, 주석-인듐계 땜납에 대해서는, 그 조성비를 변경하여 고상선 온도를 변화시킨다. 도 2에서, 땜납조성을 나타내는 원소의 앞에 붙인 수치는, 그 원소의 함유량(%)을 나타내는 것으로서, 예컨대 Sn-20In이라 표시된 땜납은, 그 조성에 20%의 인듐을 함유하는 것을 나타내는 것이다.
도 2에는, 접합에 이용된 각 '납 프리 땜납'의 고상선 온도에 대한 방열 베이스(A,B)의 휨량을 플롯화하였다. 도 2를 통해, 방열 베이스(A,B) 모두 고상선 온도가 낮아질수록 휨량이 적어지는 경향이 확인되었다. 특히 주석-인듐계 땜납의 경우, 인듐함유량이 5%, 15%, 20%로 증가함에 따라, 고상선 온도가 저하되어 방열 베이스(A,B)의 휨량이 적어진다. 또한, 방열 베이스(A)의 경우가 방열 베이스(B)의 경우에 비해 휨량이 적고, 방열 베이스(A)를 이용한 경우에는, 조성이 Sn-Sb나 Sn-Ag로 표시되는 '납 프리 땜납'을 이용한 경우에도 휨량을 적게 억제할 수 있다. 이와 같이 융점이 250℃를 밑도는 '납 프리 땜납'을 이용한 경우, '납 프리 땜납'의 융점이 낮아질수록 땜납 후에 방열 베이스(A,B)에 발생하는 휨의 양은 적어진다.
다시 말해, 상기 파워반도체모듈(1)을 형성하는 경우에는, 저융점의 '납 프리 땜납'을 이용할수록 땜납 시에 가해지는 열을 낮게 할 수 있으므로, 방열 베이스(6)에 미리 부여해두는 휨량을 적게 할 수 있다. 이에 따라, 커다란 휨을 부여한 방열 베이스(6)를 고온에서 처리하여 평탄해지도록 변형시키는 것보다, 최종적으로 방열 베이스(6)를 평탄하거나 평탄함에 가까운 상태로 제어하기가 쉬워진다. 따라서, 방열 베이스(6)가 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 방지할 수 있게 된다.
또한, 도 3은 '납 프리 땜납'을 이용했을 때의 히트쇼크시험의 결과를 나타내는 도면이다. 도 3에 있어서, 횡축은 히트쇼크사이클 수(회)를 나타내고, 종축은 방열 베이스와 절연기판의 땜납접합부 코너로부터의 크랙길이(mm)를 나타낸다.
여기서는, 상기 도 2에서 기술한 방열 베이스(A)와 절연기판을, 마찬가지로 도 2에 도시된 Sn-Ag, Sn-Sb, Sn-Ag-Bi-In의 3종의 '납 프리 땜납'으로 각각 접합한 샘플에 대하여 히트쇼크시험을 실시하였다. 히트쇼크시험은 '상온에서 1분간 유지'를 도중에 끼고, '-40℃에서 5분간 유지'와 '125℃에서 5분간 유지'를 반복함으로써 실시하였다. 또, 히트쇼크시험에는 액조(液槽)식 히트쇼크시험장치를 사용하였고, 그때의 온도상승·온도하강의 속도는 50℃/min으로 하였다.
도 3을 통해, 조성이 Sn-Ag로 표시되는 '납 프리 땜납'을 이용한 경우에 비해, 조성이 Sn-Sb, Sn-Ag-Bi-In로 표시되는 '납 프리 땜납'을 이용했을 경우에는, 방열 베이스(A)와 절연기판간의 땜납접합부에서 발생하는 크랙의 길이가 짧아지는 경향이 확인되었다. 특히 조성이 Sn-Ag-Bi-In로 표시되는 '납 프리 땜납'을 이용한 경우에는, 300회의 히트쇼크사이클 후에도 크랙이 발생하지 않았다. 이와 같이, 인듐이나 안티몬을 함유한 주석계의 '납 프리 땜납'을 이용함으로써, 땜납접합부의 크랙내성을 향상시킬 수 있게 된다.
예컨대, 상기 파워반도체모듈(1)에 있어서, 땜납층(5)에 발생한 크랙이 절연기판(2)상에 접합되는 반도체 칩(4)의 바로 아래에까지 도달한 경우에는, 반도체 칩(4)으로부터 방열 베이스(6)쪽으로의 전열효율이 저하되어, 반도체 칩(4)의 온도상승이 일어나 제품수명이 짧아지는 경우가 있다. 크랙내성을 향상시킴으로써 제품의 장수명화를 도모할 수 있게 된다. 또, 이와 같이 일정한 조성의 '납 프리 땜납'을 이용했을 때 크랙내성이 향상되는 효과는, 물론 절연기판(2)과 반도체 칩(4)의 사이에 형성되는 땜납층(3)에 대해서도 마찬가지로 얻어진다.
이상 기술한 바와 같이, 파워반도체모듈(1)의 절연기판(2)과 방열 베이스(6)의 접합에 '납 프리 땜납'을 이용하는 경우에는, 방열 베이스(6)에 미리 오목한 형상의 휨을 부여해 둔다. 또, 이와 동시에, 형성되는 파워반도체모듈(1)의 요구특성 등에 따라서, 이용할 '납 프리 땜납'의 조성을 적당히 선정한다. 이로써, 방열 베이스(6)가 절연기판(2) 쪽으로 볼록한 형상으로 크게 휘는 것을 억제하여 냉각 핀과의 사이에 커다란 갭을 형성하지 않으며, 또한 땜납층(5)에서의 크랙의 발생을 억제하여 양자의 열적·전기적 접속을 확보할 수 있게 된다. 또, 파워반도체모듈(1)의 반도체 칩(4)과 절연기판(2)과의 접합에도 '납 프리 땜납'을 이용함으로써, 땜납층(3)에서의 크랙의 발생을 억제하여 양자의 열적·전기적 접속을 확보할 수 있게 된다. 따라서, 고성능, 고신뢰성, 긴 수명의 파워반도체모듈(1)을 실현할 수 있게 된다.
더욱이, 절연기판(2)과 방열 베이스(6)의 접합 및 반도체 칩(4)과 절연기판(2)의 접합에 '납 프리 땜납'을 이용하기 때문에, 가령 상기 파워반도체모듈(1)이 실외에 방치된 경우에도 납의 용출을 방지할 수 있다.
이하에서는, 상기와 같은 파워반도체모듈(1)을 형성함에 있어서, 그 방열 베이스(6)의 휨량에 영향을 미치는 각종 요소에 대해 검토한다.
먼저, 절연기판(2)과 방열 베이스(6)간의 접합면적이 방열 베이스(6)의 휨량에 미치는 영향에 관해 설명한다.
도 4는 절연기판과 방열 베이스간의 접합면적과 방열 베이스의 휨량의 관계를 나타낸 도면이다. 도 4에 있어서, 횡축은 접합면적(㎟)을 나타내고, 종축은 방열 베이스의 휨량(㎛)을 나타낸다.
도 4에는, 미리 오목한 형상의 휨을 부여하지 않은 평탄한 구리제의 방열 베이스에 '납 프리 땜납'을 이용하여 각 절연기판(a 내지 f)을 접합한 경우의 방열 베이스에 발생하는 각 절연기판(a 내지 f)쪽으로의 볼록형상의 휨량을 측정한 결과를 나타낸다.
절연기판(a 내지 f)은 접합면적이 가장 작아지는 평면이 정방형형상인 절연기판(a)을 기준으로, 종횡방향의 길이의 비율을 일정하게 하고 면적을 증가시킨 평면이 정방형형상인 절연기판(b,c), 가로방향의 길이를 일정하게 하고 길이방향의 길이를 증가시킨 평면이 장방형형상인 절연기판(d,e), 절연기판(e)에 대해 길이방향의 길이를 일정하게 하고 가로방향의 길이를 증가시킨 평면이 장방형형상인 절연기판(f)의 관계를 갖는다. 또, 절연기판(b,d)은 길이방향의 길이가 동일하고 가로방향의 길이가 다르며, 마찬가지로 절연기판(e,f,c)은 길이방향의 길이가 동일하고 가로방향의 길이가 다르다. 또한, 절연기판(b,f)은 가로방향의 길이가 동일하고 길이방향의 길이가 다르다.
각 절연기판(a 내지 f)과 방열 베이스와의 접합에는 동종의 '납 프리 땜납'을 이용하였다. 또한, 방열 베이스는 두께가 3mm이고, 땜납하는 각 절연기판(a 내지 f)의 평면크기에 따른 평면크기의 것을 사용하였다. 여기서는, 방열 베이스가 평탄할 때 그 단부로부터 땜납할 각 절연기판(a 내지 f)의 단부까지의 거리가 10mm가 되는 평면크기의 방열 베이스를 이용하였다. 땜납 후의 방열 베이스의 휨량은, 길이방향 단부의 평탄한 상태로부터의 이동량으로 평가하였다. 여기서는 그 이동방향을 플러스방향으로 한다.
도 4에서, 먼저 절연기판(a,b,c)에 대하여, 방열 베이스의 휨량에 대한 접합면적의 영향을 보면, 접합면적의 증가에 따라 휨량이 비례적으로 증가해가는 경향이 확인되었다. 절연기판(a,d,e)에 대하여, 방열 베이스의 휨량에 대한 접합면 길이방향 길이의 영향을 보면, 길이방향 길이의 증가에 따라 휨량이 비례적으로 증가해가는 경향이 확인되었다. 또, 절연기판(e,f,c)에 대하여, 방열 베이스의 휨량에 대한 접합면 가로방향 길이의 영향을 보면, 가로방향 길이의 증가에 따라 휨량이 증가해가는 경향이 확인되었다. 이와 같이 절연기판(a 내지 f)과 방열 베이스와의 접합에 '납 프리 땜납'을 이용하였을 때의 방열 베이스의 휨량은, 절연기판(a 내지 f)의 접합면적에 의해 크게 영향을 받는 것을 알 수 있다.
다시 말해, 파워반도체모듈(1)을 형성할 경우에는, 상기 결과를 이용하여 '납 프리 땜납'을 이용해 접합하는 절연기판(2)의 크기에 따라 방열 베이스(6)에 미리 부여해 두는 휨량을 설정할 수 있게 된다. 이로써, 최종적으로 방열 베이스(6)를 평탄하거나 평탄함에 가까운 상태로 제어하기 쉬워지고, 방열 베이스(6)가 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 방지할 수 있게 된다.
또, 상기 도 4에 나타난 경향은, '납 프리 땜납'의 종류를 변경하였을 경우에도 마찬가지로 확인되었다.
또한, 동일한 정도의 접합면적의 절연기판(2)에서는, 그것이 분할된 상태로 되어있는지의 여부에 따라서도 방열 베이스(6)의 휨량이 변화하게 된다.
도 5는 절연기판의 분할이 방열 베이스의 휨량에 미치는 영향을 설명하는 도면이다. 도 5에 있어서, 횡축은 접합면적(㎟)을 나타내고, 종축은 방열 베이스의 휨량(㎛)을 나타낸다.
여기서는, 상기 도 4에서 기술한 절연기판(a)을 이용하여, 먼저 2장의 절연기판(a)을 방열 베이스에 2mm 간격으로 가로로 나란히 땜납접합한 것을 형성하여, 외관상 절연기판(d)이 2등분되어 방열 베이스에 땜납접합된 상태를 형성하였다(절연기판(d')). 마찬가지로 하여, 3장의 절연기판(a)을 방열 베이스에 2mm 간격으로 가로로 나란히 땜납접합한 것을 형성하여, 외관상 절연기판(e)이 3등분되어 방열 베이스에 땜납접합된 상태를 형성하였다(절연기판(e')). 또한, 4장의 절연기판(a)을 방열 베이스에 2mm 간격으로 종횡으로 나란하게 땜납접합한 것, 및 2장의 절연기판(d)을 방열 베이스에 2mm 간격으로 가로로 나란히 땜납접합한 것을 형성하여, 외관상 절연기판(b)이 4등분 혹은 2등분되어 방열 베이스에 땜납접합된 상태를 형성하였다(절연기판(b',b")).
상기 도 4와 마찬가지로, 각 절연기판(d',e',b',b")과 방열 베이스와의 접합에는 동종의 '납 프리 땜납'을 이용하였다. 또, 방열 베이스는 두께가 3mm이고, 땜납할 각 절연기판(d',e',b',b")의 평면크기에 따른 평면크기의 것을 이용하였다. 여기서는, 방열 베이스가 평탄할 때 그 단부로부터 각 절연기판(d',e',b',b")의 단부까지의 거리가 10mm가 되는 평면크기의 방열 베이스를 이용하였다. 땜납 후의 방열 베이스의 휨량은, 길이방향 단부의 평탄한 상태로부터의 이동량으로 평가하였다.
도 5로부터, 절연기판(d',e',b',b") 의 어느 경우에나, 대응하는 각각의 절연기판(d,e,b)에 비해 방열 베이스의 휨량이 대폭 감소함을 알 수 있다. 또, 상기 도 5에 나타낸 경향은, '납 프리 땜납'의 종류를 변경한 경우에도 마찬가지로 확인되었다.
이와 같이 파워반도체모듈(1)을 형성할 때에는, 절연기판(2)과 방열 베이스(6)간의 접합면적이 동일한 경우에도, 절연기판(2)이 분할된 상태에서 접합되는지의 여부에 따라 방열 베이스(6)에 미리 부여해두는 휨량을 설정할 수 있게 된다.
도 6은 절연기판의 설계방법에 대한 설명도이다.
여기서는, 절연기판의 가로방향 길이의 최대치를 50mm, 길이방향 길이(복수의 절연기판을 나란히 배치할 경우에는 각 절연기판의 길이방향 길이의 총합)의 최대치를 85mm로 하였을 경우, 상기 도 4 및 도 5에 나타낸 바와 같은 측정데이터를 바탕으로, 두께 3mm의 방열 베이스에 발생하는 휨량이 250㎛ 이하가 되는 절연기판의 크기를 계산에 의해 구한 결과를 나타낸다. 또, 절연기판의 알루미나를 주성분으로 하는 기판 및 구리박의 두께는 모두 0.25mm로 하였다.
휨량이 250㎛ 이하가 될 때의 절연기판의 최대크기는, 절연기판을 1장 사용했을 경우에는 50mm×50mm, 절연기판을 2장 사용했을 경우에는 70mm×46mm(절연기판 1장의 크기 : 35mm×46mm), 절연기판을 3장 사용했을 경우에는 85mm×43mm(절연기판 1장의 크기 : 28mm×43mm)이 되었다.
따라서, 파워반도체모듈(1)을 형성할 경우에는, 상기 도 6에 나타낸 바와 같은 데이터를 이용하여 절연기판(2)의 크기나 분할 수를 규정함으로써, 방열 베이스(6)에 미리 부여해 두는 휨량을 적절하게 설정할 수 있게 된다. 더욱이, 절연기판(2)의 최대 크기에 따른 크기의 파워반도체모듈(1)을 형성할 수 있게 된다. 절연기판(2)의 크기를 크게 한 경우에는, 반도체 칩(4)의 실장(實裝) 수를 늘릴 수 있게 되고, 또 도체층(2b,2c)의 설계융통성(design flexibility)을 증대시킬 수도 있게 된다.
다음으로, 절연기판(2)의 도체층(2b,2c)의 두께가 방열 베이스(6)의 휨량에 미치는 영향에 대해 설명한다.
파워반도체모듈(1)을 형성하는 경우에는, '납 프리 땜납'에 의한 땜납 전에 방열 베이스(6)에 오목한 형상의 휨을 부여해두기 때문에, 땜납시에는 평탄한 절연기판(2)과 방열 베이스(6)의 사이에 생기는 공간이 다소 커진다.
도 7은 땜납시의 절연기판과 방열 베이스의 주요부 단면모식도이다.
상기와 같이 도체층(2b,2c)의 두께를 적당하게 조정하는, 예컨대 상기 도 7과 같이 도체층(2c)을 도체층(2b)보다 두껍게 형성함으로써, '납 프리 땜납'에 의한 땜납처리시에는, 절연기판(2)이 방열 베이스(6)쪽으로 휘어, 방열 베이스(6)에 미리 부여되어 있는 오목한 형상의 휨과의 사이의 공간이 감소하게 된다. 그리고, 땜납 후에는, 절연기판(2)은 평탄한 형상으로 돌아가며, 한편, 방열 베이스(6)는 평탄하거나 평탄함에 가까운 형상으로 변형하게 된다. 그 결과, 절연기판(2)과 방열 베이스(6)의 사이에 생기는 공간이 감소하기 때문에, 땜납층(5)에 땜납량이 부족한 부분이 생기는 일이 없어, 미(未)접합부분의 발생을 억제할 수 있게 된다.
또, 도체층(2b,2c)은, 이용하는 구리박의 두께가 두꺼운 것이 절연기판(2)과 방열 베이스(6)와의 열팽창계수 차를 작게 하는데 기여하기 때문에, 방열 베이스(6)가 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 억제할 수 있게 된다.
도 8은 구리박의 두께와 방열 베이스의 휨량의 관계를 나타낸 도면이다. 도 8에 있어서, 횡축은 절연기판의 표리면에 형성된 구리박의 두께(mm)를 나타내고, 종축은 방열 베이스의 휨량(㎛)을 나타낸다.
여기서는, 알루미나를 주성분으로 하는 기판의 두께가 공통되며 구리박의 두께가 다른 절연기판을 사용하고, 방열 베이스에는, 상기 도 2에서 기술한 방열 베이스(A)를 이용하였다. 또, 각 절연기판의 표리면의 구리박은 동일한 두께로 하였다. 또한, 절연기판과 방열 베이스(A)의 접합에는, 동종의 '납 프리 땜납'을 사용하였다. 땜납 후의 방열 베이스의 휨량은, 길이방향 단부의 평탄한 상태로부터의 이동량으로 평가하였다.
도 8을 통해, 알루미나를 주성분으로 하는 기판에 형성되는 구리박의 두께가 0.4mm를 초과하는 영역에서 방열 베이스(A)의 휨량이 감소함을 알 수 있다. 이와 같이, 알루미나를 주성분으로 하는 기판에 형성되는 구리박을 두껍게 하여 절연기판과 방열 베이스(A)와의 열팽창계수차를 작게 함으로써, 방열 베이스(A)의 휨을 적게 할 수 있다. 또, 상기 도 8에 도시된 경향은 '납 프리 땜납'의 종류를 변경한 경우에도 마찬가지로 확인되었다.
이와 같이, 미리 오목한 형상의 휨이 부여된 방열 베이스(6)를 이용하여 파워반도체모듈(1)을 형성할 때에는, 도체층(2b)에 비해 도체층(2c)을 두껍게 형성하거나, 혹은 도체층(2b,2c)을 0.4mm를 초과하는 두께로 형성함으로써, 절연기판(2)과 방열 베이스(6)간의 미접합부분의 발생을 억제하는 동시에, 방열 베이스(6)가 오목한 형상에서 평탄한 상태가 된 후에 더욱 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 억제할 수 있게 된다. 또, 방열 베이스(6)에 미리 부여해 두는 휨량을 적게 설정할 수도 있게 된다.
또한, 도체층(2b)의 두께는, 도체층(2b)상에 접합되는 반도체 칩(4)에 원하는 전류를 흘릴 수 있는 두께를 감안하고, 더욱이 도체층(2b,2c)의 두께는 상기와 같은 열팽창계수차, 세라믹기판(2a)의 재질이나 두께를 고려하여, 그 두께를 0.4mm 이상으로 가능한 한 두껍게 하는 것이 바람직하다. 세라믹기판(2a)에 대한 도체층(2b,2c)의 접합성은, 세라믹기판(2a)의 재질이나 두께에도 의존하지만, 가령 세라믹기판(2a)에 질화규소를 주성분으로 하는 기판을 이용하였을 경우에는, 0.8mm보다 두꺼운 도체층(2b,2c)을 접합할 수 있으며, 알루미나를 주성분으로 하는 기판에 대해서도 마찬가지로 0.8mm보다 두꺼운 도체층(2b,2c)을 접합할 수 있다.
또, 여기서는 절연기판(2)의 도체층(2b,2c)의 두께에 주목하였으나, 도체층(2b,2c)의 체적에 주목하여 그 비를 적당히 설정하도록 하여도 된다. 예컨대, 도체층(2b)의 체적에 대한 도체층(2c)의 체적의 비가 1 이상이 되도록 한다. 이러한 체적비이면, 도체층(2b,2c)의 패턴형상에 따라서는, 도체층(2b)보다 도체층(2c)이 두꺼운 경우 외에, 도체층(2b,2c)의 두께가 동일하거나 혹은 도체층(2b)이 두꺼운 경우에도, 상기와 같은 미접합부분의 발생이나 방열 베이스(6)의 커다란 볼록 형상의 휨의 발생을 억제할 수 있게 되는 동시에, 방열 베이스(6)에 미리 부여해 두는 휨량을 적게 설정할 수 있게 된다.
다음으로, 절연기판(2)의 세라믹기판(2a)의 두께가 방열 베이스(6)의 휨량에 미치는 영향에 대해 설명한다.
상기와 같이 절연기판(2)을 구성하는 도체층(2b,2c)의 두께를 적당하게 설정하는 것과 동일한 견해에서, 세라믹기판(2a)의 두께를 얇게 함으로써 절연기판(2)과 방열 베이스(6)의 열팽창계수차를 작게 하도록 할 수도 있다.
도 9는 세라믹기판의 두께와 방열 베이스의 휨량의 관계를 나타낸 도면이다. 도 9에서 종축은 방열 베이스의 휨량(㎛)을 나타낸다.
여기서는, 방열 베이스로서 상기 도 2에서 기술한 2종류의 방열 베이스(A,B)로 오목한 형상의 휨이 미리 부여되어 있지 않은 평탄한 것을 이용하였다. 절연기판으로는, 두께 0.25mm, 0.32mm, 0.635mm의 각 알루미나를 주성분으로 하는 기판에, 공통되는 두께의 구리박을 형성한 절연기판을 이용하였다. 이들 방열 베이스(A,B)와 절연기판의 접합에는, 동종의 '납 프리 땜납'을 이용하였다. 땜납 후의 방열 베이스의 휨량은, 길이방향 단부의 평탄한 상태로부터의 이동량으로 평가하였다.
도 9를 통해, 어떠한 방열 베이스(A,B)의 경우에나, 알루미나를 주성분으로 하는 기판의 두께가 얇아짐에 따라 그 휨량이 감소함을 알 수 있다. 이와 같이 알루미나를 주성분으로 하는 기판을 얇게 하여 절연기판과 방열 베이스(A,B)의 열팽창계수차를 작게 함으로써, 방열 베이스(A,B)의 휨을 적게 할 수 있다. 특히 알루미나를 주성분으로 하는 기판은, 세라믹 중에서도 열팽창계수가 비교적 금속의 열팽창계수에 가깝고(약 8ppm/K), 방열 베이스(A,B)의 휨을 적게 한다는 점에서 효과적이다. 또, 상기 도 9에 도시된 경향은 '납 프리 땜납'의 종류를 변경한 경우에도 동일하다.
이와 같이, 파워반도체모듈(1)을 형성할 때에는, 세라믹기판(2a)인 알루미나를 주성분으로 하는 기판의 두께를 적당히 설정하여 절연기판(2)을 형성함으로써, 절연기판(2)과 방열 베이스(6)간의 미접합부분의 발생을 억제하는 동시에, 방열 베이스(6)가 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 억제할 수 있게 된다. 절연기판(2)의 세라믹기판(2a)으로서 질화규소를 주성분으로 하는 기판을 이용하였을 경우에도 동일하다 할 수 있다.
또한, 절연기판(2)의 세라믹기판(2a)은, 미접합부분의 발생과 방열 베이스(6)의 절연기판(2)쪽으로의 휨의 발생을 억제하는 것에 추가하여, 전열효율 및 절연기판(2) 자체의 강도를 일정 이상으로 유지한다는 필요성을 고려하여, 그 두께를 0.635mm 이하로 하는 것이 바람직하며, 나아가 세라믹기판(2a)의 열전도 등을 감안할 때, 0.2mm 내지 0.4mm의 범위로 하는 것이 바람직하다. 도 9에 나타낸 바와 같이, 세라믹기판(2a)의 두께가 0.635mm인 경우에는, 두께가 0.25mm, 0.32mm인 경우에 비해 그 휨량은 커지지만, 방열 베이스(6)의 형태를 적당히 선택하면, 절연기판(2)과 방열 베이스(6)간의 미접합부분의 발생을 억제하며, 더욱이 방열 베이스(6)가 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 억제할 수 있다.
다음으로, 방열 베이스(6)의 두께가 그 휨량에 미치는 영향에 대해 설명한다.
도 10은 방열 베이스의 두께와 그 휨량의 관계를 나타낸 도면이다. 도 10에 있어서, 횡축은 땜납처리시의 온도(℃)를 나타내고, 종축은 방열 베이스의 휨량(㎛)을 나타낸다.
여기서는, 방열 베이스로서 평면크기가 동일하고 두께가 2mm, 3mm, 4mm인 것을 이용하여, 이것을 '납 프리 땜납'을 이용한 통상적인 땜납조건과 동일한 조건에서 열처리하였을 때의 각 온도에서의 휨량을 측정하였다. 휨량은, 방열 베이스의 최상단을 기준(0㎛)으로 하여, 그 단부의 이동방향을 마이너스방향으로 하였을 때의 이동량으로 평가하였다.
도 10을 통해, 방열 베이스가 두꺼워질수록 온도에 대한 휨량의 변화는 작으며, 온도 30℃에서의 휨량, 즉 땜납 후의 휨량은, 가장 얇은 2mm의 방열 베이스에서 최대가 되고, 가장 두꺼운 4mm의 방열 베이스에서 최소가 되었다. 이와 같이 방열 베이스는, 두꺼워질수록 휨량이 작아짐을 알 수 있다. 특히, 방열 베이스의 두께가 3mm 이상인 경우에는 휨을 비교적 작게 억제할 수 있어, 미리 부여해 두는 휨량을 적게 설정할 수 있게 된다.
이와 같이 미리 오목한 형상의 휨이 부여된 방열 베이스(6)를 이용하여 파워반도체모듈(1)을 형성할 때에는, 방열 베이스(6)가 두꺼운 것이, 미리 부여해두는 휨량을 적게 설정할 수 있으며, 방열 베이스(6)가 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 방지할 수 있게 된다. 또한, 방열 베이스(6)는, 파워반도체모듈(1)의 형성상, 발생되는 휨의 크기, 평탄하거나 평탄함에 가까운 상태로 하기 쉽다는 점, 파워반도체모듈(1)의 크기 등을 고려하여, 그 두께를 3mm 내지 4mm의 범위로 하는 것이 바람직하다. 단, 방열 베이스(6)의 두께가 3mm를 밑도는 경우에도, 절연기판(2)측의 형태를 적당히 선택하면, 미리 부여해두는 휨량을 적게 하여 방열 베이스(6)가 절연기판(2)쪽으로 볼록한 형상으로 크게 휘는 것을 방지할 수 있다. 파워반도체모듈(1)을 형성함에 있어서는, 이 점도 고려하여 방열 베이스(6)의 두께를 2mm 내지 4mm의 범위로 할 수 있다.
이상 기술한 바와 같이, '납 프리 땜납'을 이용하여 파워반도체모듈(1)을 형성할 때에는, 방열 베이스(6)의 휨량에 영향을 미치는 각종 요소, 즉 절연기판(2)의 형태(방열 베이스(6)와의 접합면적, 분할상태, 도체층(2b,2c)의 두께, 세라믹기판(2a)의 두께)나 방열 베이스(6)의 형태(평면크기, 두께)에 따라 방열 베이스(6)에 미리 부여해두는 휨량을 설정할 수 있다. 그리고, 그 휨량을 적절히 설정함으로써, 절연기판(2)과 방열 베이스(6)간의 미접합부분의 발생이나 방열 베이스(6)와 냉각 핀간의 커다란 갭의 발생이 억제된, 크랙에 대한 내성이 높고 납의 용출이 없는 고성능, 고신뢰성, 긴 수명의 파워반도체모듈(1)이 실현된다.
마지막으로, 방열 베이스(6)의 형성방법에 대해 설명한다.
방열 베이스(6)는 프레스몰드를 이용하여 형성할 수 있다. 휨을 부여하여 방열 베이스(6)를 형성하는 경우에는, 부여되는 휨에 따른 형상의 프레스몰드를 준비하고 이것을 이용하여 형성한다. 예컨대, 구리제의 방열 베이스(6)를 형성할 경우, 소정 형상의 프레스몰드 내에 구리분말을 충전하여 이것을 프레스함으로써 성형체를 형성하고, 더욱이 이 성형체를 불활성 가스 분위기 내 등에서 열처리한다. 이로써, 프레스몰드에 따른 형상의 방열 베이스(6)가 형성된다. 이러한 방법에 따르면, 프레스몰드를 변경함으로써 기계적인 가공을 하지 않고 다양한 휨량 및 평면크기의 방열 베이스(6)를 형성할 수 있다.
이상 설명한 바와 같이, 상기 구성을 갖는 파워반도체모듈(1)에서는, 반도체 칩(4)과 절연기판(2)의 접합 및 절연기판(2)과 방열 베이스(6)의 접합에 '납 프리 땜납'을 이용하도록 하였기 때문에, 환경오염을 방지할 수 있게 된다. 더욱이, 이들의 접합에 '납 프리 땜납'을 이용하는 동시에 방열 베이스(6)에 미리 오목한 형상으로 휨을 부여해 두어, 땜납 후에 평탄하거나 평탄함에 가까운 상태가 얻어지도록 하였기 때문에, 방열 베이스(6)와 냉각 핀간의 접촉 열저항을 낮게 억제할 수 있게 된다. 그 결과, 반도체 칩(4)의 방열성을 확보하여 고성능 및 고신뢰성의 파워반도체모듈(1)이 실현될 수 있게 된다. 또, 파워반도체모듈(1)의 요구특성 등에 따라, 이용되는 '납 프리 땜납'을 적당히 선택함으로써 크랙내성을 향상시켜 파워반도체모듈(1)의 장수명화를 도모할 수 있다.
또한, 이상의 설명에서는 주로 파워반도체모듈(1)의 절연기판(2)과 방열 베이스(6)를 '납 프리 땜납'으로 접합하는 경우를 예로 들어 기술하였으나, 본 발명은 기타 반도체장치에서 열팽창계수차가 비교적 큰 부재간을 '납 프리 땜납'으로 접합하는 등의 경우에 마찬가지로 적용할 수 있다.
1 : 파워반도체모듈 2 : 절연기판
2a : 세라믹기판 2b,2c : 도체층
3,5 : 땜납층 4 : 반도체 칩
6 : 방열 베이스

Claims (10)

  1. 세라믹기판의 양면에 도체층을 갖는 절연기판이 방열 베이스 위에 땜납접합되며, 상기 절연기판 위에 반도체 칩이 땜납접합된 구조를 갖는 반도체장치로서,
    상기 반도체 칩과 상기 절연기판의 사이 및 상기 절연기판과 상기 방열 베이스의 사이가 납을 포함하지 않는 땜납을 이용하여 접합되며, 또한, 상기 방열 베이스가 상기 납을 포함하지 않는 땜납을 이용하여 접합되어 있고,
    상기 방열 베이스는, 구리를 이용하여 구성되며,
    상기 납을 포함하지 않는 땜납은, 은, 비스무트, 인듐, 안티몬, 아연, 알루미늄, 구리 중 적어도 1종과 주석을 포함하는, 융점이 250℃ 이하인 땜납이며,
    상기 절연기판은, 최대 사이즈를 70mm×46mm로 하며, 2장으로 분할된 상태에서 상기 방열 베이스 상에 땜납접합되고, 2장으로 분할된 각 절연기판의 상기 방열 베이스와의 접합면적이 400mm2 이상 1610mm2 이하인 것을 특징으로 하는 반도체장치.
  2. 세라믹기판의 양면에 도체층을 갖는 절연기판이 방열 베이스 위에 땜납접합되며, 상기 절연기판 위에 반도체 칩이 땜납접합된 구조를 갖는 반도체장치로서,
    상기 반도체 칩과 상기 절연기판의 사이 및 상기 절연기판과 상기 방열 베이스의 사이가 납을 포함하지 않는 땜납을 이용하여 접합되며, 또한, 상기 방열 베이스가 상기 납을 포함하지 않는 땜납을 이용하여 접합되어 있고,
    상기 방열 베이스는, 구리를 이용하여 구성되며,
    상기 납을 포함하지 않는 땜납은, 은, 비스무트, 인듐, 안티몬, 아연, 알루미늄, 구리 중 적어도 1종과 주석을 포함하는, 융점이 250℃ 이하인 땜납이며,
    상기 절연기판은, 최대 사이즈를 85mm×43mm로 하며, 3장으로 분할된 상태에서 상기 방열 베이스 상에 땜납접합되고, 3장으로 분할된 각 절연기판의 상기 방열 베이스와의 접합면적이 400mm2 이상 1204mm2 이하인 것을 특징으로 하는 반도체장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 절연기판은, 상기 반도체 칩 접합면 측에 설치된 상기 도체층의 두께와 상기 방열 베이스 접합면 측에 설치된 상기 도체층의 두께가 동일하거나, 상기 반도체 칩 접합면 측에 설치된 상기 도체층보다 상기 방열 베이스 접합면 측에 설치된 상기 도체층이 두껍게 형성되어 있는 것을 특징으로 하는 반도체장치.
  4. 제 1항 또는 제 2항에 있어서,
    상기 절연기판은, 상기 반도체 칩 접합면 측에 설치된 상기 도체층의 체적에 대한 상기 방열 베이스 접합면 측에 설치된 상기 도체층의 체적의 비가 1 이상인 것을 특징으로 하는 반도체장치.
  5. 제 1항 또는 제 2항에 있어서,
    상기 절연기판은, 상기 도체층에 구리박이 이용되며, 상기 세라믹기판은 알루미나 세라믹기판인 것을 특징으로 하는 반도체장치.
  6. 제 1항 또는 제 2항에 있어서,
    상기 절연기판은, 복수로 분할된 상태로 상기 방열 베이스 및 상기 반도체 칩에 접합되어 있는 것을 특징으로 하는 반도체장치.
  7. 제 1항 또는 제 2항에 있어서,
    상기 절연기판은, 상기 도체층의 두께가 적어도 0.4mm 인 것을 특징으로 하는 반도체장치.
  8. 제 1항 또는 제 2항에 있어서,
    상기 절연기판은, 상기 세라믹기판의 두께가 0.2mm 내지 0.635mm인 것을 특징으로 하는 반도체장치.
  9. 삭제
  10. 제 1항 또는 제 2항에 있어서,
    상기 방열 베이스는, 두께가 2mm 내지 4mm인 것을 특징으로 하는 반도체장치.
KR1020120009720A 2005-01-19 2012-01-31 반도체장치 및 그 제조방법 KR101402924B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-011369 2005-01-19
JP2005011369A JP4207896B2 (ja) 2005-01-19 2005-01-19 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005250A Division KR101194429B1 (ko) 2005-01-19 2006-01-18 반도체장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120032497A KR20120032497A (ko) 2012-04-05
KR101402924B1 true KR101402924B1 (ko) 2014-06-02

Family

ID=36650778

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060005250A KR101194429B1 (ko) 2005-01-19 2006-01-18 반도체장치 및 그 제조방법
KR1020120009720A KR101402924B1 (ko) 2005-01-19 2012-01-31 반도체장치 및 그 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020060005250A KR101194429B1 (ko) 2005-01-19 2006-01-18 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US20060157862A1 (ko)
JP (1) JP4207896B2 (ko)
KR (2) KR101194429B1 (ko)
CN (1) CN100589243C (ko)
DE (1) DE102006002452B4 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224430B2 (ja) * 2006-03-17 2013-07-03 株式会社豊田中央研究所 パワー半導体モジュール
JP2008270485A (ja) * 2007-04-19 2008-11-06 Toyota Industries Corp 半導体装置
US8253233B2 (en) * 2008-02-14 2012-08-28 Infineon Technologies Ag Module including a sintered joint bonding a semiconductor chip to a copper surface
CN101971329B (zh) * 2008-03-17 2012-11-21 三菱综合材料株式会社 带散热片的功率模块用基板及其制造方法、以及带散热片的功率模块、功率模块用基板
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
EP2265099B1 (en) * 2009-06-04 2013-11-27 Honda Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP5512377B2 (ja) 2010-04-28 2014-06-04 本田技研工業株式会社 回路基板
JP5268994B2 (ja) * 2010-05-31 2013-08-21 三菱電機株式会社 半導体モジュールとその製造方法
CN102447018A (zh) * 2010-10-12 2012-05-09 柏腾科技股份有限公司 基板与散热结构的结合改良及其方法
EP2998992B1 (en) 2011-06-27 2019-05-01 Rohm Co., Ltd. Semiconductor module
CN102856272A (zh) * 2011-06-27 2013-01-02 北京兆阳能源技术有限公司 一种绝缘散热电子组件
CN102916107A (zh) * 2011-08-05 2013-02-06 柏腾科技股份有限公司 复合散热板结构及应用其封装发光二极管的方法
JP5962752B2 (ja) * 2012-03-21 2016-08-03 富士電機株式会社 電力変換装置
DE102012205240B4 (de) * 2012-03-30 2016-08-04 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Substrats für mindestens ein Leistungshalbleiterbauelement, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul
JP6044097B2 (ja) * 2012-03-30 2016-12-14 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール
US8941208B2 (en) * 2012-07-30 2015-01-27 General Electric Company Reliable surface mount integrated power module
US9293291B2 (en) 2012-08-31 2016-03-22 Samsung Display Co., Ltd. Flexible display device manufacturing method and carrier substrate for the method
CN103887246A (zh) * 2012-12-20 2014-06-25 浙江大学 具有新型接合层的电力电子模块散热结构
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
JP5672324B2 (ja) 2013-03-18 2015-02-18 三菱マテリアル株式会社 接合体の製造方法及びパワーモジュール用基板の製造方法
JP6111764B2 (ja) * 2013-03-18 2017-04-12 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP6176320B2 (ja) * 2013-04-25 2017-08-09 富士電機株式会社 半導体装置
JP2015046236A (ja) * 2013-08-27 2015-03-12 東芝ライテック株式会社 発光装置及び照明装置
JP2015173215A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びその製造方法
JP6384112B2 (ja) 2014-04-25 2018-09-05 三菱マテリアル株式会社 パワーモジュール用基板及びヒートシンク付パワーモジュール用基板
JP6451180B2 (ja) * 2014-09-26 2019-01-16 富士電機株式会社 半導体装置の製造装置及び半導体装置
WO2018017216A1 (en) * 2016-07-18 2018-01-25 Applied Materials, Inc. A method and material for cmos contact and barrier layer
WO2018021473A1 (ja) * 2016-07-28 2018-02-01 株式会社 東芝 回路基板および半導体モジュール
KR102422070B1 (ko) * 2017-03-29 2022-07-15 미쓰비시 마테리알 가부시키가이샤 히트 싱크가 부착된 절연 회로 기판의 제조 방법
US11457513B2 (en) 2017-04-13 2022-09-27 Bradford White Corporation Ceramic heating element
CN108417501B (zh) 2018-03-05 2020-03-24 台达电子企业管理（上海）有限公司 功率模块及其制备方法
JP7334464B2 (ja) 2019-05-15 2023-08-29 富士電機株式会社 半導体モジュール、半導体モジュールの製造方法および段差冶具
JP7320446B2 (ja) * 2019-12-27 2023-08-03 株式会社 日立パワーデバイス 半導体装置およびその製造方法
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection
US11439039B2 (en) 2020-12-07 2022-09-06 Hamilton Sundstrand Corporation Thermal management of electronic devices on a cold plate
CN113620234B (zh) * 2021-05-28 2024-01-12 上海曦智科技有限公司 芯片封装结构、控制方法以及光计算设备
CN113539995B (zh) * 2021-07-16 2024-04-12 威星国际半导体(深圳)有限公司 一种高导热率碳化硅器件封装结构及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496355A (ja) * 1990-08-13 1992-03-27 Meidensha Corp 半導体デバイスの製造方法
JP2004356625A (ja) 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same
US4806309A (en) * 1988-01-05 1989-02-21 Willard Industries, Inc. Tin base lead-free solder composition containing bismuth, silver and antimony
JPH0277143A (ja) 1988-09-13 1990-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5043796A (en) * 1990-02-06 1991-08-27 Motorola, Inc. Isolating multiple device mount with stress relief
US5328751A (en) * 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
US5344607A (en) * 1993-06-16 1994-09-06 International Business Machines Corporation Lead-free, high tin, ternary solder alloy of tin, bismuth, and indium
US5985212A (en) * 1996-12-12 1999-11-16 H-Technologies Group, Incorporated High strength lead-free solder materials
EP0935286A4 (en) * 1997-05-26 2008-04-09 Sumitomo Electric Industries COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
CA2255441C (en) * 1997-12-08 2003-08-05 Hiroki Sekiya Package for semiconductor power device and method for assembling the same
JP2000153388A (ja) * 1998-09-14 2000-06-06 Murata Mfg Co Ltd はんだ付け物品
MY116246A (en) * 1999-01-28 2003-12-31 Murata Manufacturing Co Lead-free solder and soldered article
EP1315205A4 (en) * 2000-08-09 2009-04-01 Mitsubishi Materials Corp POWER MODULE AND POWER MODULE WITH COOLING BODY
JP4756200B2 (ja) * 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US7069645B2 (en) * 2001-03-29 2006-07-04 Ngk Insulators, Ltd. Method for producing a circuit board
JP2003046032A (ja) * 2001-07-26 2003-02-14 Hitachi Ltd 銅複合材放熱基板、半導体パワーモジュール及びその製造方法
JP4848539B2 (ja) * 2001-08-23 2011-12-28 Ｄｏｗａメタルテック株式会社 放熱板およびパワー半導体モジュール、ｉｃパッケージ
JP2003163315A (ja) * 2001-11-29 2003-06-06 Denki Kagaku Kogyo Kk モジュール
JP3964659B2 (ja) * 2001-11-30 2007-08-22 松下電器産業株式会社 荷電性粒子およびその製造方法ならびに電子回路基板
JP2003198117A (ja) * 2001-12-28 2003-07-11 Matsushita Electric Ind Co Ltd はんだ付け方法および接合構造体
JP2003204020A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置
JP4692708B2 (ja) * 2002-03-15 2011-06-01 Ｄｏｗａメタルテック株式会社 セラミックス回路基板およびパワーモジュール
JP4113971B2 (ja) * 2002-07-30 2008-07-09 株式会社豊田自動織機 低膨張材料及びその製造方法
JP4121827B2 (ja) * 2002-10-18 2008-07-23 電気化学工業株式会社 モジュール構造体の製造方法
KR100705868B1 (ko) * 2003-05-06 2007-04-10 후지 덴키 디바이스 테크놀로지 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4664816B2 (ja) * 2003-09-25 2011-04-06 株式会社東芝 セラミック回路基板、その製造方法およびパワーモジュール
US7532481B2 (en) * 2004-04-05 2009-05-12 Mitsubishi Materials Corporation Al/AlN joint material, base plate for power module, power module, and manufacturing method of Al/AlN joint material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496355A (ja) * 1990-08-13 1992-03-27 Meidensha Corp 半導体デバイスの製造方法
JP2004356625A (ja) 2003-05-06 2004-12-16 Fuji Electric Device Technology Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20120032497A (ko) 2012-04-05
US20140080262A1 (en) 2014-03-20
CN1815720A (zh) 2006-08-09
KR101194429B1 (ko) 2012-10-24
CN100589243C (zh) 2010-02-10
JP4207896B2 (ja) 2009-01-14
US9269644B2 (en) 2016-02-23
DE102006002452B4 (de) 2014-06-26
KR20060084373A (ko) 2006-07-24
JP2006202884A (ja) 2006-08-03
DE102006002452A1 (de) 2006-07-27
US20060157862A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
KR101402924B1 (ko) 반도체장치 및 그 제조방법
EP2259308B1 (en) Substrate for power module with heat sink and method for producing the same, power module with heat sink, and substrate for power module
US6844621B2 (en) Semiconductor device and method of relaxing thermal stress
KR102146589B1 (ko) 히트싱크가 부착된 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈, 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
JP4683043B2 (ja) 半導体装置の製造方法
KR100705868B1 (ko) 반도체 장치 및 그 제조 방법
EP3136431A1 (en) Substrate for power modules, substrate with heat sink for power modules and power module with heat sink
JP4560645B2 (ja) 複数の半導体基板を搭載するための放熱板およびそれを用いた半導体基板接合体
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP4989552B2 (ja) 電子部品
CN101587870A (zh) 半导体器件
JPWO2017221730A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2007214475A (ja) 放熱発光部品とその製造方法
KR102359146B1 (ko) 저항기 및 저항기의 제조 방법
JP2004356625A (ja) 半導体装置及びその製造方法
JP4458028B2 (ja) 半導体装置
KR20200135378A (ko) 전자 부품 실장 모듈
JPS62249429A (ja) 半導体装置
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
JP5195314B2 (ja) 半導体装置の製造方法
US8503181B2 (en) Semiconductor device with a zigzag radiator
WO2021240944A1 (ja) 半導体装置
JPH10223809A (ja) パワーモジュール
JPH10125831A (ja) ヒートシンク放熱フィン
JPS5952853A (ja) 半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
E801 Decision on dismissal of amendment
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 5