KR101373789B1 - 코딩 및 신호 처리 기능을 갖는 플래시 메모리 - Google Patents

코딩 및 신호 처리 기능을 갖는 플래시 메모리 Download PDF

Info

Publication number
KR101373789B1
KR101373789B1 KR1020087020393A KR20087020393A KR101373789B1 KR 101373789 B1 KR101373789 B1 KR 101373789B1 KR 1020087020393 A KR1020087020393 A KR 1020087020393A KR 20087020393 A KR20087020393 A KR 20087020393A KR 101373789 B1 KR101373789 B1 KR 101373789B1
Authority
KR
South Korea
Prior art keywords
data
code
encoder
encoding
solid state
Prior art date
Application number
KR1020087020393A
Other languages
English (en)
Other versions
KR20080098041A (ko
Inventor
지닝 유
판타스 수타르드자
Original Assignee
마벨 월드 트레이드 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마벨 월드 트레이드 리미티드 filed Critical 마벨 월드 트레이드 리미티드
Publication of KR20080098041A publication Critical patent/KR20080098041A/ko
Application granted granted Critical
Publication of KR101373789B1 publication Critical patent/KR101373789B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Error Detection And Correction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

고상 비휘발성 메모리 유닛은, 부분적으로, 엔코더와, 이 엔코더에 의해 엔코드된 데이터를 저장하도록 된 멀티 레벨의 고상 비휘발성 메모리 어레이와, 그리고 메모리 어레이로부터 검색된 데이터를 디코드하도록 된 디코더를 포함한다. 메모리 어레이는 플래시 EEPROM 어레이가 될 수 있다. 메모리 유닛은 변조기 및 복조기를 선택적으로 포함한다. 변조기에 의해 변조된 데이터는 메모리 어레이에 저장된다. 복조기는 메모리 어레이로부터 검색되는 변조된 데이터를 복조한다.
고상 비휘발성 메모리, 코딩, 신호 처리, 엔코더, 디코더

Description

코딩 및 신호 처리 기능을 갖는 플래시 메모리{FLASH MEMORY WITH CODING AND SIGNAL PROCESSING}
관련 출원
본 출원은 35 U.S.C §119(e) 하에서 하기의 미국 가 특허 출원들의 우선권을 주장하는 바, 이들 모두는 함께 양도되었으며, 그 전체 내용들이 본원의 참조로서 인용된다;
2006년 1월 20일 출원되었으며 그 명칭이 "플래시 메모리-에러 정정 코드 이슈(Flash Memory-Error Correction Issues)"인 가 특허 출원 60/760,622호;
2006년 1월 25일 출원되었으며 그 명칭이 "코딩 및 신호 처리를 통한 플래시 메모리의 저장 용량의 증가(Increase Storage Capacity of Flash Memory through Coding and Signal Processing)"인 가 특허 출원 60/761,888호; 및
2008년 2월 8일 출원되었으며 그 명칭이 "코딩 및 신호 처리를 통한 플래시 메모리의 저장 용량의 증가(Increase Storage Capacity of Flash Memory through Coding and Signal Processing)"인 가 특허 출원 60/771,621호.
본 출원은 또한, 그 명칭이 "플래시 메모리에서의 에러 정정을 위한 방법 및 시스템(Method And System For Error Correction In Flash Memory)"이며 동시에 출원된 미국 특허 출원 호 (대리인 문서 번호: MP0909)와 관련되는바, 이는 함께 양도 되었으며, 그 전체 개시 내용이 본원의 참조로서 인용된다.
본 발명은 일반적으로 집적 회로에 관한 것이다. 보다 특정하게는, 본 발명은 멀티 레벨의 고상 비휘발성 메모리들(multi-level solid state non-volatile memories)에서 에러 정정을 수행하기 위한 방법 및 시스템에 관한 것이다.
플래시 EEPROM 메모리들과 같은 고상 비휘발성 메모리들은 다양한 전자 기술 응용들에서 이용된다. 플래시 메모리들은 컴팩플래시(CF), 멀티미디어카드(MMC) 및 시큐어 디지털(SD)과 같은 많은 메모리 카드 포맷들에서 이용된다. 이러한 카드들이 이용되는 전자 시스템들은 개인용 및 노트북 컴퓨터들, 포켓용(hand-held) 컴퓨팅 디바이스들, 카메라들, MP3 오디오 플레이어들 등을 포함한다. 플래시 EEPROM 메모리들은 또한 많은 호스트 시스템들에서 대용량 저장 장치(bulk mass stoarge)로서 이용된다.
통상의 고상 메모리들은, 2개의 서로 다른 값들(0 또는 1)중 하나를 취할 수 있는 일련의 이진 디지트들, 즉 "비트들"로서 정보를 저장한다. 비트들은 함께 그룹화되어, 보다 큰 수들을 나타낸다.
대부분의 고상 비휘발성 디바이스들과 마찬가지로, 플래시 EEPROM은 결함 및 고장이 나기 쉽다. 에러들은, 프로그램, 소거 및 판독 동작들을 포함하는 메모리 디바이스의 정상 동작들로부터의 스트레스 및 주위 조건들의 결과로서 메모리 상태들의 임계 레벨의 점진적인 시프트를 포함하는 몇 개의 요인들로부터 비롯된다. 동작 동안의 에러들을 막기 위해, 플래시 메모리 디바이스에서는 에러 정정 코 드(ECC) 기술들이 이용된다. 전형적으로, 제어기는 프로그램 동작들 동안 데이터 섹터들의 끝에 부가되는 리던던트 비트들(패리티 비트들)을 발생시킨다. 예를 들어, 512 바이트 데이터 섹터는 부가된 ECC 데이터의 16 바이트를 가짐으로써, 528 바이트 페이지를 야기한다. 판독 동작들 동안, ECC 데이터의 16 바이트에 포함된 리던던트 데이터는 플래시 메모리로부터 판독되는 데이터 내의 에러를 검출하여 정정하는 데에 이용된다.
통상의 메모리에 있어서, 최대 저장 밀도는 단일의 집적 회로 칩 상에 집적될 수 있는 저장 엘리먼트들의 수 및 개별적인 저장 엘리먼트들의 사이즈에 의해 결정된다. 전형적으로, 메모리 밀도의 증가는 메모리 셀들을 제조하는 데에 이용되는 프로세스 형상(geometry)의 선폭을 축소시킴으로써 제공되었다.
고상 비휘발성 메모리 밀도를 증가시키는 데에 이용되는 다른 기술은 메모리 셀 당 1개 이상의 비트를 저장하는 것이며, 이는 멀티 레벨 메모리 셀이라 불린다. 소정의 메모리 셀(즉, 이진 셀) 내에 전하가 저장되었는 지를 감지하는 것이 아니라, 멀티 레벨 메모리들은 용량성 저장 셀 내에 저장된 전하의 양을 감지하는 센스 증폭기(sense amplifier)를 이용한다. 정보를 2진수 보다 큰 유닛들, 예를 들어 4-레벨(2비트/셀), 8-레벨(3비트/셀), 16-레벨(4비트/셀)로 양자화하고, 이러한 멀티 레벨 유닛들을 저장함으로써, 메모리 밀도를 증가시킬 수 있다. 예로서, 셀을 프로그램하여 4개의 개별적인 임계 레벨들을 생성함으로써, 4개의 별개의 판독 레벨들을 야기한다. 셀당 4개의 레벨 신호가 이용가능하게 되면, 2개의 데이터 비트들이 각각의 고상 비휘발성 메모리 셀로 엔코드될 수 있게 된다. 멀티 레벨 메모리들은 메모리 셀들의 수를 증가시키지 않으면서 보다 높은 밀도의 메모리들의 제조를 가능하게 하는데, 그 이유는 각 메모리 셀이 단일 비트 이상을 저장할 수 있기 때문이다. 단지 예로서, 셀당 2비트를 저장할 수 있는 메모리 셀에 대해서는, 3개의 프로그램 상태 및 하나의 소거 상태가 있을 수 있다. 도 1은 4-레벨 양자화를 갖는 고상 비휘발성 메모리 셀에 대한 전압의 함수로서의 확률 분포 함수(PDF)를 개략적으로 나타낸다. 도 1에 도시한 메모리 셀에서는, 4개의 프로그램 상태가 이용된다. 도시된 바와 같이, 어떠한 고상 비휘발성 메모리들에 있어서, 프로그래밍 특성의 PDF는 보다 낮은 전압 레벨들에서 보다 넓은 분포를 갖는다.
하지만, 셀 내에서의 양자화 레벨들의 수를 증가시키게 되면, 인접하는 레벨들 간의 전압 차이가 감소하게 된다. 멀티 레벨 엔코딩 시스템들에 있어서, 이러한 감소는 종종 감소된 신호 거리(reduced signal distance)(감소된 Dmin)라 지칭된다. 감소된 신호 거리는 기록(프로그램) 및 판독 동작 모두에서 비휘발성 메모리의 성능에 영향을 미칠 수 있다. 프로그래밍 동안, 단순히 셀을 완전히 충전시키거나 또는 완전히 방전시키는 것 보다, 다수의 개별적인 전하 유닛들을 용량성 셀로 전달하는 것디 더 어렵다. 따라서, 소정의 셀로 전달되는 전하의 양의 불확실성은 레벨 시프트를 야기함으로써, 틀린 레벨이 셀에 저장되는 "프로그램 디스터브(program disturb)"를 야기한다. 판독 동안, "판독 디스터브"는 하나의 신호 레벨의 분포가 인접하는 신호 레벨의 분포와 오버랩될 때에 발생한다. 신호 거리가 감소하기 때문에, 셀에 저장된 개별적인 값들의 수의 증가는 이진 저장 셀과 비교하여 셀의 노이 즈 마진을 감소시키며, 이에 의해 저장 셀은 잘못된 판독을 하게 되는 경향이 있다. 판독 디스터브는 로우 레벨 신호들에 대해 더 일반적인데, 이들은 도 1에 나타낸 바와 같이 보다 큰 노이즈 분포에 의해 특징화된다.
멀티 레벨의 고상 비휘발성 메모리의 인접하는 셀들 간의 전압 분리(즉, 거리)의 감소는 통상의 고상 비휘발성 메모리 셀들과 비교하여 에러의 수를 증가시킨다. 따라서, 멀티 레벨 셀을 갖는 고상 비휘발성 메모리를 동작시키기 위한 개선된 방법들 및 기술들을 제공하는 것이 바람직하다.
본 발명의 일 실시예에 따르면, 고상 비휘발성 메모리 유닛은, 부분적으로, 엔코더와, 이 엔코더에 의해 엔코드된 데이터를 저장하도록 된 멀티 레벨의 고상 비휘발성 메모리 어레이와, 그리고 메모리 어레이로부터 검색(retrieve)된 데이터를 디코드하도록 된 디코더를 포함한다. 일 실시예에서, 메모리 유닛은 집적 회로 내에 배치된다. 메모리 어레이는 플래시 EEPROM 어레이가 될 수 있다.
일 실시예에서, 메모리 유닛은 제 1 엔코더에 엔코딩된 데이터를 공급하도록 된 제 2 엔코더와, 그리고 제 1 디코더에 의해 공급된 데이터를 디코드하도록된 제 2 디코더를 더 포함한다. 제 1 엔코더는, 제 2 엔코더가 실행하도록 된 제 2 ECC와 다른 제 1 ECC를 실행한다. 일부 실시예들에서, 제 2 엔코더는 리드-솔로몬 엔코더(Reed-Solomon encoder)를 포함한다.
일부 실시예들에서, 메모리 유닛은, 부분적으로, 변조기 및 복조기를 더 포함한다. 변조기에 의해 변조된 데이터는 순차적으로 메모리 어레이에 저장된다. 복조기는 메모리 어레이로부터 검색된 변조된 데이터를 복조한다.
일부 실시예들에서, 제 1 엔코더는 이진 엔코더로서, 예를 들어 해밍 코드(Hamming code), BCH 코드, 리드-멀러 코드(Reed-Muller code) 및 어레이 코드에 따라 데이터를 엔코드한다. 또 다른 실시예들에서, 제 1 엔코더는 비 이진 엔코더(non-binary encoder)로서, 예를 들어 리드-솔로몬(RS) 코드에 따라 데이터를 엔코드한다.
일부 실시예들에서, 제 1 엔코더는 칸벌루션 엔코더(convolutional encoder)이다. 또 다른 실시예들에서, 제 1 엔코더 및 변조기는 트렐리스-코딩된 변조기(trellis-coded modulator)를 형성한다. 제 1 엔코더는, 예를 들어 저밀도 패리티 체크 코드 및 터보 코드에 따라 데이터를 엔코딩하는 반복적 엔코더(iterative encoder)가 될 수 있다. 제 1 엔코더는 또한 심볼 기반(symbol-based)의 반복적 엔코더가 될 수 있다.
본 발명의 일 실시예에 따르면, 고상 비휘발성 메모리 유닛을 동작시키는 방법은 제 1 데이터를 엔코딩하는 단계와; 상기 엔코딩된 제 1 데이터를 멀티 레벨의 고상 비휘발성 메모리 어레이 내에 저장하는 단계와; 상기 메모리 어레이로부터 검색된 상기 제 1 데이터를 디코딩하는 단계를 포함한다. 상기 메모리 어레이는 플래시 EEPROM 어레이가 될 수 있다.
일 실시예에서, 상기 방법은 상기 제 1 데이터를 발생시키기 위해 제 2 데이터를 엔코딩하는 단계와; 그리고 상기 제 2 데이터를 발생시키기 위해 상기 디코드된 제 1 데이터를 디코딩하는 단계를 더 포함한다. 상기 제 1 데이터의 엔코딩은, 상기 제 2 데이터의 엔코딩이 수행되는 제 2 ECC와 다른 제 1 ECC에 따라 수행된다. 상기 제 2 데이터는 리드-솔로몬 코드에 따라 엔코드될 수 있다.
일부 실시예들에서, 상기 방법은 또한, 부분적으로, 상기 엔코딩된 데이터를 변조하는 단계와; 상기 변조된 데이터를 상기 메모리 어레이에 저장하는 단계와; 상기 메모리 어레이로부터 변조된 데이터를 검색하는 단계와; 그리고 상기 메모리 어레이로부터 검색된 데이터를 복조하는 단계를 더 포함한다. 일부 실시예들에서, 데이터는 해밍 코드, BCH 코드, 리드-멀러 코드 또는 어레이 코드와 같은 이진 코드에 따라 엔코드될 수 있다. 또 다른 실시예들에서, 데이터는 리드-솔로몬 코드와 같은 비 이진 코드에 따라 엔코드될 수 있다.
일부 실시예들에서, 데이터는 칸벌루션 코드에 따라 엔코드될 수 있다. 또 다른 실시예들에서, 데이터의 엔코딩 및 변조는 트렐리스-코딩된 변조에 따라 수행될 수 있다. 일부 실시예들에서, 데이터는 저밀도 패리티 체크 코드 또는 터보 코드와 같은 반복적 코드(iterative code)에 의해 엔코딩될 수 있다. 반복적 코드는 심볼 기반의 반복적 코드가 될 수 있다.
본 발명의 일 실시예에 따르면, 고상 비휘발성 메모리 유닛은, 부분적으로, 제 1 데이터를 엔코딩하기 위한 수단과; 상기 엔코딩된 제 1 데이터를 멀티 레벨의 고상 비휘발성 메모리 어레이 내에 저장하기 위한 수단과; 그리고 상기 메모리 어레이로부터 검색된 상기 제 1 데이터를 디코딩하기 위한 수단을 포함한다. 상기 메모리 어레이는 플래시 EEPROM 어레이가 될 수 있다.
일 실시예에서, 상기 메모리 유닛은 상기 제 1 데이터를 발생시키기 위해 제 2 데이터를 엔코딩하기 위한 수단과; 그리고 상기 제 2 데이터를 발생시키기 위해 상기 디코드된 제 1 데이터를 디코딩하기 위한 수단을 더 포함한다. 상기 제 1 데이터를 엔코딩하기 위한 수단은, 상기 제 2 엔코딩 수단에 의해 실행되는 제 2 ECC 기술과 다른 제 1 ECC를 실행할 수 있다. 제 2 엔코딩 수단은 리드-솔로몬 엔코더가 될 수 있다.
일부 실시예들에서, 상기 메모리 유닛은, 부분적으로, 상기 엔코딩된 데이터를 변조하기 위한 수단과; 상기 메모리 어레이로부터 검색된 데이터를 복조하기 위한 수단을 더 포함한다. 일부 실시예들에서, 엔코딩 수단은 해밍 코드, BCH 코드, 리드-멀러 코드 및 어레이 코드와 같은 코드들을 이용하여 이진 엔코딩을 수행할 수 있다. 또 다른 실시예들에서, 엔코딩 수단은 리드-솔로몬 코드와 같은 코드들을 이용하여 비 이진 엔코딩을 수행할 수 있다.
일부 실시예들에서, 상기 엔코딩 수단은 칸벌루션 엔코딩을 수행할 수 있다. 또 다른 실시예들에서, 엔코딩 수단 및 변조 수단은 트렐리스-코딩된 변조를 수행할 수 있다. 다른 실시예들에서, 엔코딩 수단은 저밀도 패리티 체크 코드 또는 터보 코드와 같은 코드들을 이용하여 상기 반복적 엔코딩을 수행할 수 있다. 상기 반복적 코드는 심볼 기반의 반복적 코드가 될 수 있다.
본 발명의 일 실시예에 따르면, 고상 비휘발성 메모리 유닛은, 부분적으로, 제 1 데이터를 엔코딩하기 위한 코드와; 상기 엔코딩된 제 1 데이터를 멀티 레벨의 고상 비휘발성 메모리 어레이 내에 저장하기 위한 코드와; 그리고 상기 메모리 어레이로부터 검색된 상기 제 1 데이터를 디코딩하기 위한 코드를 포함한다. 상기 메모리 어레이는 플래시 EEPROM 어레이가 될 수 있다.
일 실시예에서, 상기 메모리 유닛은 상기 제 1 데이터를 발생시키기 위해 제 2 데이터를 엔코딩하기 위한 코드와; 그리고 상기 제 2 데이터를 발생시키기 위해 상기 디코드된 제 1 데이터를 디코딩하기 위한 코드를 더 포함한다. 상기 제 1 데이터를 엔코딩하기 위한 코드는, 제 2 데이터를 엔코드하는 데에 이용되는 제 2 ECC 코드와 다른 ECC 코드가 될 수 있다. 제 2 데이터를 엔코드하는 데에 이용되는 코드는 리드-솔로몬 코드가 될 수 있다.
일부 실시예들에서, 상기 메모리 유닛은, 부분적으로, 상기 엔코딩된 데이터를 변조하기 위한 코드와; 그리고 상기 메모리 어레이로부터 검색된 데이터를 복조하기 위한 코드를 더 포함한다. 일부 실시예들에서, 데이터를 엔코딩하기 위한 코드는 해밍 코드, BCH 코드, 리드-멀러 코드 및 어레이 코드와 같은 이진 코드가 될 수 있다. 또 다른 실시예들에서, 데이터를 엔코딩하기 위한 코드는 리드-솔로몬 코드와 같은 비 이진 코드가 될 수 있다.
일부 실시예들에서, 상기 데이터를 엔코딩하기 위한 코드는 칸벌루션 코드가 될 수 있다. 또 다른 실시예들에서, 엔코딩 코드 및 변조 코드는 트렐리스-코딩된 변조 코드가 될 수 있다. 일부 실시예들에서, 데이터를 엔코드하는 데에 이용되는 코드는 저밀도 패리티 체크 코드 또는 터보 코드와 같은 반복적 코드가 될 수 있다. 이러한 반복적 코드는 심볼 기반의 반복적 코드가 될 수 있다.
도 1은 4-레벨 양자화를 갖는 고상 비휘발성 메모리 셀에 대한 전압의 함수로서의 확률 분포 함수(PDF)를 개략적으로 나타낸다.
도 2A는 코딩되지 않은 일 비트 PAM 방식(scheme)에 대한 콘스텔레이션(constellation) 다이어그램이다.
도 2B는 1/2의 평균 전력을 갖는 PAM 방식을 이용하여 변조되는 2비트 데이터에 대한 콘스텔레이션 다이어그램이다.
도 2C는 고상 비휘발성 메모리 셀에서 이용하기 위한 ±1/2의 피크 한계를 갖는 PAM 방식을 이용하여 변조되는 2비트 데이터에 대한 콘스텔레이션 다이어그램이다.
도 3A는 본 발명의 일 실시예에 따른 에러 정정 코드를 갖는 예시적인 고상 비휘발성 메모리 유닛의 단순화된 블록도이다.
도 3B는 본 발명의 일 실시예에 따른 아날로그 디지털 변환기를 통합하는 고상 비휘발성 메모리 유닛의 단순화된 블록도이다.
도 4는 본 발명의 일 실시예에 따른 에러 정정을 갖는 고상 비휘발성 메모리 유닛의 단순화된 블록도이다.
도 5는 통상의 코딩되지 않은 시스템과 비교하여, 본 발명의 하나의 예시적인 실시예에 따른 메모리 유닛의 워드 에러율(word error rate, WER)을 보여준다.
도 6은 본 발명의 일 실시예에 따른 예시적인 레이트의 1/2 칸벌루션 엔코더의 다양한 블록들을 보여준다.
도 7은 본 발명의 일 실시예에 따른 2-D 세트 분할(set partitioning)을 보여준다.
도 8은 통상의 TCM 엔코더의 단순화된 블록도이다.
도 9는 본 발명의 일 실시예에 따른 반복적 코드(iterative code)와 세트 분할의 결합 예를 도시한다.
도 10A는 본 발명의 일 실시예에 따른 내부 엔코더 및 외부 엔코더를 포함하는 2-레벨 엔코딩을 개략적으로 나타낸다.
도 10B는 본 발명의 다른 예시적인 실시예에 따른 2-레벨 엔코딩의 단순화된 블록도이다.
도 11A-11C는 본 발명의 일 실시예에 따른, 다수의 예시적인 섹터들 및 코드워드(codeword) 사이즈를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 예시적인 3-웨이(way) 인터리브된 셀을 도시한다.
도 13A는 본 발명의 예시적인 실시예에 따른 인터리빙 기술의 단순화된 개략도이다.
도 13B는 도 13A에 도시된 인터리브된 시스템에 대한 SNR 함수로서 SER을 나타내는 플롯이다.
도 14A-14H는 본 발명이 구현될 수 있는 다양한 디바이스들을 보여준다.
도 2A는 코딩되지 않은 일 비트 PAM(펄스 진폭 변조) 방식에 대한 콘스텔레이션 다이어그램이며, 이러한 PAM 방식에 따라, 정보는 0(-1V) 또는 1(+1V)로서 저장된다. 도 2B는 PAM 방식을 이용하여 변조되는 2비트 데이터에 대한 콘스텔레이션 다이어그램이다. 2 비트에 의해 정의되는 4개의 상태들, 즉 상태(00, 01, 10 및 11)은 4개의 가능한 레벨들, 예를 들어
Figure 112012005217495-pct00001
,
Figure 112012005217495-pct00002
,
Figure 112012005217495-pct00003
및
Figure 112012005217495-pct00004
중 하나에 맵핑(mapping)된다. 이러한 전압들이 주어지면, 1/2 코드 레이트를 갖는 2-포인트 PAM (2-PAM) 및 4-포인트 PAM (4-PAM) 모두는 1 비트/셀 스텍트럼 효율을 제공하며, 균등한 전력에 의해 특징화된다. 도 2B에 도시된 변조 방식에 있어서, 그레이(Gray) 맵핑을 갖는 4-상태 코드는 4-상태 자연 맵핑(natural mapping)에 비해 비트 에러율을 감소시킨다.
고상 비휘발성 메모리 디바이스들에 있어서, 플로팅 게이트에 인가되는 최대 전압은 멀티 레벨 심볼들의 맵핑에 이용가능한 최대 전압을 제한한다. 이러한 전압 제한은 적용되는 변조 및 엔코딩 방식의 콘스텔레이션 값들에 대한 피크 제한을 야기한다. 따라서, 고상 비휘발성 메모리 디바이스에 있어서, 콘스텔레이션 포인트들은 이러한 제한을 고려해야 한다. 고상 비휘발성 메모리 유닛의 최대 전압 제한 특성은, 부가적인 전력 증가가 이용가능한 다른 채널들과 대조적이다. 따라서, 본 발명의 실시예들은 이러한 제약들에도 불구하고 동작가능하도록 설계된 멀티 레벨 비휘발성 고상 메모리들에 대해 변조 및 엔코딩 방식들을 이용한다.
도 2C는 고상 비휘발성 메모리 셀에서 이용하기 위하여 ±1로 제한된 피크 값을 갖는 PAM 방식을 이용하여 변조되는 2-비트 데이터에 대한 콘스텔레이션 다이어그램이다. 심볼(00)은 -1V의 신호 진폭에 맵핑되고, 심볼(10)은 +1V의 신호 진폭에 맵핑되는 바, 본 예에서, 이들은 소정의 고상 비휘발성 메모리 셀에 의해 저장되는 최대 전압들에 해당한다. 비휘발성 고상 메모리 셀들의 양단 간의 최대의 허용가능한 전압을 고려하여 스케일링된 전력을 인가하게 되면, 자유 거리의 제곱(squared free distance)가 5/9의 팩터 만큼 감소하게 되어, 코딩되지 않은 2-PAM 시스템에 대해 0dB의 코딩 이득을 야기하게 된다.
레벨들의 수가 증가함에 따라 신호 대 잡음비(SNR)는 감소한다. 하지만, SNR 감소의 기울기는 이러한 2개의 시스템들에 대해 같지 않다. 도 2B 및 2C를 참조하여, SNR은 콘스텔레이션 맵에 있어서 가장 가까운 이웃들 간의 최소 거리와 관련된다. 결과적으로, 고상 비휘발성 메모리 디바이스들에 있어서의 전압 제약은 유용한 최소 거리 및 SNR을 감소시킨다. 따라서, 소정 수의 레벨들에 대해, 메모리 시스템들은 일반적으로 기존의 다른 시스템들과 비교하여 더 낮은 SNR을 갖는다. 이러한 차이점들의 결과로서, 본 발명의 다양한 실시예들에 따른 엔코딩 및 변조 기술들은 고상의 비휘발성 메모리들의 환경(즉, 주위) 특성에 적합하게 된다.
코딩되지 않은 시스템에 대해, 같은 에너지 콘스텔레이션들을 가정하면, 에러 확률(Puncoded)은 하기의 식에 의해 상한이 정해진다:
Figure 112012005217495-pct00005
여기서, Amin은 가장 가까운 이웃들의 수이고, d2 min은 콘스텔레이션에서의 2개의 포인트들 간의 최소 거리의 제곱이며, 그리고 Q(x)는 상보적 에러 함수(co-error function)이다.
코드화된 시스템들에 대해서는 다음과 같다:
Figure 112012005217495-pct00006
여기서, dfree는 최소 거리이다.
점근적인 코딩 이득(asymptotic coding gain)은 다음에 의해 정의된다:
Figure 112012005217495-pct00007
일반적으로, 코드화된 시스템에 있어서, 최소 거리 dfree는 코드화되지 않은 시스템과 비교하여 증가됨으로써, 1 보다 큰 점진적인 코딩 이득을 가져온다. 하지만, 가장 가까운 이웃들의 수 역시 증가하게 되어, 실제 코딩 이득은 얼마간 감소하게 된다.
도 3A는 본 발명의 일 실시예에 따른 ECC를 갖는 예시적인 고상 비휘발성 메모리 유닛(300)의 단순화된 블록도이다. 멀티 레벨의 고상 비휘발성 메모리(314)의 멀티 레벨 메모리 셀들 내에 기록될 사용자 데이터는 리던던트 심볼들을 부가하기 위해 엔코더(310)에 의해 ECC 엔코드된다. 엔코드된 데이터는 채널 엔코딩을 위해 변조기(312)에 전달된다. 본 발명의 실시예들에 따르면, 다수의 엔코딩 및 변조 기술들중 임의의 하나가 이용될 수 있다.
멀티 레벨의 고상 비휘발성 메모리(314)는 변조기(312)로부터 엔코드 및 변조된 데이터를 수신한다. 멀티 레벨의 고상 비휘발성 메모리(314)는 플래시 EEPROM 등이 될 수 있다. 일반적으로, 멀티 레벨 플래시 메모리는 하나 이상의 플래시 메모리 셀 어레이들과, 판독 및 기록(프로그램) 회로를 포함한다. 멀티 레벨 플래시 메모리에 부가하여, 본 발명의 범위 내에 포함되는 다른 타입들의 고상 비휘발성 메모리 기술들이 있다. 플래시 메모리들과 같은 플로팅 게이트 메모리 셀들은 본원에서 단지 예로서 설명된다. 본 명세서를 통해 설명되는 본 발명의 실시예들은, 적절한 변경을 가하여, 플로팅 게이트 기술 이외의 다른 메모리 기술들에도 적용될 수 있다. 당업자라면 많은 변형들, 수정들 및 대안들을 인식할 것이다.
멀티 레벨의 고상 비휘발성 메모리(314)로부터 데이터가 읽혀진 다음, 복조기(316) 및 디코더(318)에 전달된다. 본 발명의 실시예들에서의 복조기는, 멀티 레벨의 고상 비휘발성 메모리(314)에 저장된 데이터와 관련된 소프트 정보(soft information)를 추출하도록 된 신호 처리 논리를 포함한다. 통상의 이진 비휘발성 메모리 유닛들에서는, 임계값 검출기(threshold detector)를 이용하여, 특정 셀과 관련된 전압 값이 소정의 임계값 보다 작은지 또는 큰지를 결정한다. 이러한 임계값 기반의 시도는 또한 멀티 레벨 메모리 유닛들에서도 이용되는 바, 여기서 임계값 검출 회로는 단지 더 많은 수의 임계값들을 이용한다. 비록 일부 멀티 레벨 메모리 유닛들이, 프로세스 또는 다른 변형을 추적한 다음 그에 따라 임계값들을 조정하는 회로를 포함하기는 하지만, 이러한 유닛들은 멀티 레벨 유닛 내의 레벨들의 수와 같은 다수의 가능한 값들로부터의 하나의 값을 출력한다. 따라서, 예를 들어 통상의 4-레벨 비휘발성 메모리에 대해, 센스 증폭기는 4개의 레벨들중 하나를 나타내는 데이터 신호를 생성할 것이다.
통상의 멀티 레벨 메모리 유닛들과 대조적으로, 본 발명의 실시예들은 멀티 레벨의 고상 비휘발성 메모리(314)에 의해 제공되는 레벨들의 수 보다 많은 다수의 가능한 값들을 갖는 출력을 생성하는 복조기를 이용한다. 이러한 정보는 종종 소프트 정보라 불리는데, 그 이유는 이러한 출력은 멀티 레벨 메모리 내에 저장된 값 외에 정보를 포함하기 때문이다. 단지 예로서, 복조기(316)의 일부로서 제공되거나 또는 복조기(316)와 관련하여 작동하는 아날로그 디지털 (A/D) 변환기는, 예를 들어 4-레벨 메모리와 통신하도록 배치된 센스 증폭기에 의해 검출되는 값들에 응답하여, 예를 들어 32개의 가능한 값들을 갖는 출력 신호를 제공한다. 본 발명의 실시예들은 32개의 레벨들을 갖는 출력 신호를 이용하는 것에 한정되지 않는데, 그 이유는 예를 들어 8개, 16개 또는 그 이상의 레벨들을 갖는 다른 출력 신호들도 본 발명의 범위 내에 포함되기 때문이다. 일부 응용들에서, 소프트 정보는 처리를 위해 소프트 입력 디코더(미도시)에 전달된다. 본 발명에 따르면, 복조기(316)에 의해 제공되는 소프트 정보는 신호 처리 동작들 동안 이용되어, 고상 비휘발성 메모리(314)로부터 데이터가 읽혀지는 신뢰성을 개선시킨다.
본 발명의 실시예들에서, 엔코더(310), 변조기(312), 복조기(316) 및 디코더(318)는 멀티 레벨의 고상 비휘발성 메모리(314)과 통신하는 제어기의 구성요소들이다. 메모리 디바이스들은 전형적으로 카드 상에 장착되는 하나 이상의 메모리 칩들을 포함한다. 메모리 칩들 각각은 메모리 셀들의 어레이 뿐 아니라, 프로그램, 판독 및 소거와 같은 동작들을 수행하는 집적 회로들을 포함한다. 본 발명의 실시예들에 따르면, 이러한 동작들을 수행하는 제어기 회로는 메모리 칩(들)이 또한 배치되는 집적 회로들(IC) 내에 배치되거나 또는 배치되지 않을 수 있다. 여기에서 제공되는 제어기들은 엔코딩/디코딩 및 변조/복조 프로세스들을 수행하는 것에 한정되지 않으며, 손모 평균화(wear leveling) 및 인터페이싱 프로세서들과 같은 다른 기능들을 또한 제공할 수 있다.
본 발명의 실시예들은 설계자들로 하여금 기존의 고상 비휘발성 메모리들의 메모리 밀도를 증가시키게 할 수 있다. 본 명세서를 통해 보다 충분하게 설명되는 바와 같이, 통상의 유닛들과 비교하여, 판독 및 기록 에러들의 증가된 레벨들은 여기에서 제공되는 기술들 및 방법들을 이용하여 정정된다. 따라서, 비록 부가적인 레벨들을 도입함으로써, 예를 들어 8-레벨 응용들에 대해, 예를 들어 4-레벨 메모리 시스템을 이용하도록 시도하는 것이, 소정의 성능 척도(measure) 하에서 수락가능한 것 보다, 판독 동작들 동안 보다 많은 수의 에러들을 발생시키기는 하지만, 여기에서 설명되는 기술들은 복조 프로세스 동안 이러한 에러들을 정정하고, 8-레벨 응용에서, 이를 테면 4-레벨 메모리 시스템의 이용을 가능하게 하는 데에 이용될 수 있다. 따라서, 본 발명에 따르면, 메모리 어레이들, 센스 증폭기들 등을 포함하여, 일부 동일한 구성요소들을 여전히 이용하면서, 기존의 고상 비휘발성 메모리 시스템들의 메모리 밀도가 증가될 수 있다.
도 3B는 본 발명의 일 실시예에 따른, A/D 변환기를 통합하는 고상 비휘발성 메모리 유닛(350)의 단순화된 블록도이다. 도 3B에 도시된 바와 같이, 엔코더(360) 및 변조기(362)는 엔코드 및 변조된 데이터를 멀티 레벨 비휘발성 고상 메모리(364)에 제공한다. A/D 변환기(366)는 멀티 레벨 비휘발성 고상 메모리(364)로부터 신호들을 수신한다. A/D 변환기(366)에 의해 출력되는 디지털 신호들은 멀티 레벨 비휘발성 고상 메모리(364)와 관련된 레벨들의 수 보다 (더 많은 레벨들에 의해 특징화되는) 더 높은 해상도(resolution)를 갖는다. 단지 예로서, 특정의 실시예에서, 멀티 레벨 비휘발성 고상 메모리(364)는, 예를 들어 4-레벨 메모리이며, 이에 의해 각 셀에서 2 비트에 대한 저장소를 제공한다. 판독 동안 동안, A/D 변환기(366)는 메모리(364)의 하나 이상의 셀들과 관련된 아날로그 신호를, 특정의 응용에 따라, 예를 들어 8, 16, 32 또는 64 레벨들중 하나로 변환한다. 다른 실시예들에서는, 4 레벨 보다 많은 다른 수의 레벨들이 이용된다. 복조기(368) 내에 상주하는 신호 처리 알고리즘들은 A/D 변환기(366)의 출력을 이용하여, 셀이 그 셀 내에 저장된 4 레벨들중 하나와 관련된 데이터를 포함하는 가능성을 결정한다. 당업자라면 많은 변형들, 수정들 및 대안들을 인식할 것이다.
통상의 고상 메모리들에 있어서, ECC 기술들은 메모리로부터 데이터가 읽혀질 때 그 데이터 내의 에러들을 검출하여 정정하는 데에 이용된다. 이러한 ECC 기술들은 단지 센스 증폭기에 의해 생성된 이진 또는 멀티 레벨 디지털 데이터에 대해서만 동작한다. 한편, 본 발명에 따르면, 복조기(316)에 의해 생성되고 이용되는 소프트 정보는 이진 또는 멀티 레벨 디지털 데이터 만을 포함하는 것이 아니라, 부가적인 정보도 포함한다. 전형적으로, 소프트 정보는, 일단 데이터가 멀티 레벨 시스템 내의 레벨들의 수와 같은 임계 기반의 디지털 값들로 감소되면 일반적으로 적용할 수 없는 신호 처리 기술들을 수행하는 데에 유용한 분포들에 의해 표현된다.
본 발명의 실시예들을 이용하게 되면, 코딩되지 않은 시스템들과 비교하여, 멀티 레벨의 고상 비휘발성 메모리 시스템들에 대해 양의 코딩 이득(positive coding gain)이 달성된다. 표 1은, 코드의 상태들의 수의 함수로서의, 코딩되지 않은 1 비트/셀 비휘발성 메모리에 대하여 칸벌루션 코딩된 2 비트/셀 멀티 레벨 비휘발성 메모리부터의 예시적인 코딩 이득을 도시한다. 제 1 로우 엔트리에 나타낸 바와 같이, (도 2A-2C에 의해 도시된) 4-상태 시스템에 대해, 코딩되지 않은 시스템과 비교하여 코딩 이득은 0dB이다. 하지만, 상태들의 수가 증가할 수록, 코딩되지 않은 시스템과 비교하여 코딩 이득은 양이 된다.
상태들의 수 코딩 이득(dB)
4 0
8 0.46
16 0.87
32 1.50
표 2는, 코드의 상태들의 수의 함수로서의, 코딩되지 않은 2 비트/셀 멀티 레벨 비휘발성 메모리에 대하여 칸벌루션 코딩된 3 비트/셀 멀티 레벨 비휘발성 메모리부터의 예시적인 코딩 이득을 도시한다. 4개 또는 그 이상의 상태들을 갖는 1 비트/셀 멀티 레벨 비휘발성 메모리에 대해 나타낸 바와 같이, 4개 또는 그 이상의 상태들을 갖는 시스템들에 대해, 코딩되지 않는 시스템과 비교하여 코딩 이득은 양이 된다.
상태들의 수 코딩 이득(dB)
4 2.18
8 2.64
16 3.05
32 3.78
도 4는 본 발명의 다른 실시예에 따른, 에러 정정을 갖는 고상의 비휘발성 메모리 유닛의 단순화된 블록도이다. 도 4에 도시된 바와 같이, 외부 엔코더(410)는 엔코드된 데이터를 내부 엔코더(412)에 제공된다. 예로서, 외부 엔코더(410)는 리드-솔로몬 엔코더가 될 수 있고, 내부 엔코더는 저 밀도 패리티-체크(low-density parity-check, LDPC) 엔코더가 될 수 있다. 이러한 엔코딩 기술들은 단지 예들로서 이용된 것으로서, 본 발명의 범위를 제한하는 것으로 의도되지 않는다. 당업자라면 많은 변형들, 수정들 및 대안들을 인식할 것이다. 변조기(414)는 내부 엔코더(412)로부터 엔코드된 데이터를 수신한 다음, 그 데이터를 프로그램 동작 동안 멀티 레벨의 고상 비휘발성 메모리(416)에 저장하기 전에 변조한다. 판독 동작 동안, 멀티 레벨의 고상 비휘발성 메모리(416)에 저장된 데이터가 검색되어, 복조기(418), 내부 디코더(420) 및 외부 디코더(422)에 제공된다.
본 발명의 실시예들에 따르면, 순방향 에러 정정(Forward Error Correction, FEC) 코드를 포함한 임의수의 에러 정정 코드(ECC)를 이용하여, 전송되는 데이터에 조직화된 리던던시(structured redundancy)를 부가함으로써 전력-제한된 그리고/또는 대역폭-제한된 채널들의 비트 에러율(BER) 성능을 개선한다. 예를 들어, 블록 코드들을 이용하여, 부가적인 버스트 노이즈(burst noise)(랜덤 멀티 비트 에러들)에 의해 채널들에 대한 데이터 블록을 엔코드할 수 있다. 본 발명은 엔코딩 및 저장 이전에 사용자 데이터를 처리하지 않는 시스메틱 엔코더(systematic encoder)들 뿐 아니라, 비 시스메틱 엔코더(non-systematic encoder)들 모두에 적용될 수 있다.
예를 들어 해밍 코드, BCH 코드, 리드-멀러 코드 및 어레이 코드와 같은 이진 코드들 및 리드-솔로몬(RS) 코드와 같은 비 이진 코드들을 포함하는 많은 수의 서로 다른 선형 블록 코드들중 임의의 코드가 이용될 수 있다. 블록 사이즈의 선택은 이용되는 코드 및 SNR에 달려있다. 예를 들어, 전압 레벨들이 셀 마다 4에서 8까지 증가하고, 각각의 3개의 셀들이 함께 그룹화되어 9-비트 심볼을 형성한다고 가정하자. GF(29)에 기초하여, (511,451) 리드-솔로몬 코드가 적용되면, 코드워드 길이는 511*9=4599 비트가 되고, 코드 레이트는 451/511~=0.883이 된다. 따라서, 코딩된 시스템에 대한 저장 용량은 3*451/511~=2.6비트/셀이 되는 바, 이는 코딩되지 않은 4-레벨 시스템에 비하여 32%의 용량 증가를 나타낸다. 이러한 코드화된 시스템의 워드 에러율(WER)은 도 5에서 4-레벨 코드화되지 않은 시스템과 비교된다. WER<10-8에서, RS 코드화된 시스템은 코드화되지 않는 시스템 보다 성능이 낫다는 것을 알 수 있다. 따라서, 상기 RS 코드를 이용하여, 보다 나은 신뢰성 및 보다 높은 용량이 달성된다.
본 발명의 다른 예시적인 실시예들에 따르면, 예를 들어, 노이즈가 심볼 간에 독립적일 때에는, 칸벌루션 코드들을 이용하여 데이터를 엔코드한다. 이러한 칸벌루션 코드들은 코드화된 데이터에 상관(correlation)을 도입시키며, 이에 따라 디코더에서 최소 거리를 증가시킨다. 칸벌루션 코드들은 가우션 노이즈의 영향을 받는 고상 비휘발성 메모리들 내에 저장되거나 또는 이들로부터 판독되는 직렬 전송 데이터(serially-transmitted data)에 적용된다. 칸벌루션 코드들은 전진 코드들(progressive codes)이다. 임의의 시간 포인트에서, 칸벌루션 엔코더의 출력은 과거 및 현재 입력 값들 모두에 의존한다. 따라서, 일반적으로, 칸벌루션 코드들은 데이터 값들의 정렬된 열(ordered progression)에 걸쳐있는 에러들을 정정하는 것과 관련된다. 이에 따라, 이러한 코드들은 정렬된 전진 스트림(progressive stream)(즉, 데이터 스트림)의 형태로 데이터를 저장하고 판독하는 멀티 레벨의 고상 비휘발성 메모리들에서 이용될 수 있다.
디코더는 하드 결정 입력들(hard decision inputs) 또는 멀티 레벨 양자화된 입력들을 수신한다. 소프트 입력들은 검출기에서 보다 적은 에러들을 야기하는 것으로 알려져있다. 도 6은 예시적인 레이트의 1/2 칸벌루션 엔코더(600)의 다양한 블록들을 보여준다. 모듈로-2 가산기(modulo-2 adder)(610)에 의해 생성되는 출력(C2)은 시프트 레지스터들(602, 606) 및 입력(U)에 의해 정의된다. 예를 들어 전압 레벨들이 4부터 8까지 증가되는 경우, 3*3/4=2.25 비트/셀을 얻기 위해 레이트 3/4 칸벌루션 코드를 인가하게 되면, 저장 용량의 10% 증가를 가져온다. 코드화되지 않은 4-레벨 시스템과 동일한 에러율을 달성하기 위해서는, 칸벌루션 코드의 자유 거리가 (7/3)2=5.44 보다 커야 한다. 6개의 메모리 유닛들을 갖는 3/4 칸벌루션 엔코더는 26=64 상태들을 갖는 비터비 디코더(Viterbi decoder)를 필요로 한다.
트렐리스 코드화된 변조(trellis coded modulation, TCM)는 높은 코드 레이트, 높은 코딩 이득 및 낮은 디코딩 복잡성을 달성하기 위해, 칸벌루션 코드와 세트 분할을 결합한다. 콘스텔레이션 포인트들의 세트는 보다 작은 서브셋(subset)으로 분할될 수 있는 바, 여기서 각 서브셋 내의 포인트들은 원래의 콘스텔레이션에서 보다 더 멀리 분리된다. 도 7은 2-D 세트 분할의 예를 나타내는 바, 여기서 점들 "
Figure 112012005217495-pct00008
"은 하나의 서브셋을 나타내고, 십자 기호 "x"는 나머지 서브셋을 나타낸다. 원래의 콘스텔레이션 포인트들 간의 최소 거리가 d이면, 각 서브셋의 포인트들 간의 최소 거리는
Figure 112012005217495-pct00009
이다. 플래시 메모리 시스템들의 판독 경로 채널들과 같은 AWGN(additive white Gaussian Noise) 채널들을 갖는 시스템들에서, 시스템의 성능을 지배하는 파라미터는 칸벌루션 코드의 자유 해밍 거리(free Hamming distance)가 아니라, 전송되는 신호 시퀀스들 간의 자유 유클리디안 거리(free Euclidean distance)이다. 따라서, TCM 설계의 최적화는 해밍 거리가 아니라 유클리디안 거리에 기초한다.
도 8은 TCM(800)의 예를 도시한다. 입력 비트들은 2개의 그룹들, 즉 서브셋들을 선택하기 위해 레이트 k1/(k1+1) 엔코더(802)를 통과하는 k1 비트들을 갖는 제 1 그룹; 및 각 서브셋 내에서, 콘스텔레이션 맵퍼(constellation mapper)(804)를 이용하여, 콘스텔레이션 포인트들을 선택하는 k-k1 비트들을 갖는 제 2 그룹으로 분리된다. 하기에서는, 2비트/셀에서 2.5비트/셀로의 예시적인 용량 증가에 대해 설명한다. 8개의 전압 레벨들이 있고, 2개의 인접하는 셀들 각각이 결합되어 64 QAM 콘스텔레이션을 형성한다고 가정하자. 64 QAM은 4개의 코우세트(coset)로 분할된다. 각 코우세트 내의 임의의 2개의 포인트들 간의 거리는 8*d0 이다. 코우세트를 선택하는 데에 레이트 3/4 칸벌루션 코드가 이용되고, 임의의 소정의 코우세트 내의 포인트를 선택하는 데에 2개의 코드화되지 않은 비트들이 이용된다고 가정하자. 이에 따라, 전체적인 코드 레이트는 5/6이 되어, 2.5 비트/셀을 야기한다. 전체적인 코딩 이득은 0.43dB 이다. 따라서, 이러한 TCM 코드화된 시스템은, 저장 용량을 25% 증가시키면서, 코드화되지 않은 4 레벨 시스템 보다 나은 성능을 갖는다.
랜덤 구성에 기초하는 어떠한 코드들은 반복적 검출 방법(iterative detection method)에 의해 효율적으로 디코드될 수 있다. 이러한 코드들은 터보 코드들, 즉 직렬 연결된 칸벌루션 코드들, 또는 병렬 연결된 칸벌루션 코드들, 저 밀도 패리티-체크(LDPC) 코드들, 터보 제품 코드(Turbo Product code), 및 이들의 변형들을 포함한다.
TCM의 코딩 이득은 2개의 영역들, 즉 각 서브셋 내의 콘스텔레이션 포인트들 간의 거리를 증가시키기 위한 세트 분할, 및 서로 다른 서브셋들 간에 높은 유클리디안 거리를 달성하기 위한 칸벌루션 코드로부터 비롯되는 바, 여기서 후자는 다른 높은 이득 코드들이 칸벌루션 코드에 대해 대체되는 경우에도 달성될 수 있다. 도 9는 반복적 코드(iterative code)와 세트 분할을 결합하는 예를 나타낸다. 16-PAM 시스템이 4개의 서브셋으로 분할된다고 가정하자. 그러면, 각 서브셋 내의 포인트들 간의 최소 거리는 4d0가 되며, 이에 따라 코딩되지 않은 시스템과 비교하여 12dB의 이득을 제공한다. 하지만, 서로 다른 서브셋들 간에는, 최소 거리가 d0에서 유지된다. 서브셋의 선택은 LDPC 엔코더(902)에 의해 공급되는 LDPC 코드화된 비트들에 의존하기 때문에, 12dB의 이득을 갖는 LDPC 코드가 이용되는 경우, 전체 시스템은 12dB의 개략적인 이득을 갖게 된다. 일반적으로, 전체 시스템 이득은 반복 코딩 이득과 세트 분할 이득의 최소치이다. 도 9에 나타낸 LDPC 엔코더(902)는 반복적 코드 블럭 사이즈에 의해 정의되는 전체 코드워드에 대해 처리를 행할 것이 요구된다. 반복적 코드들에 부가하여, 서브셋 선택에 대해 입력의 일부를 코드화하기 위해, RS 코드 및 BCH 코드를 포함하는 다른 높은 이득 코드들이 이용될 수 있다.
일부 실시예들에 따르면, 코딩 이득을 더욱 개선하기 위하여, 멀티 레벨 코딩이 이용될 수 있다. 도 10A는 내부 엔코더 및 외부 엔코더를 포함하는 2-레벨 엔코딩을 도시한다. 하나의 예시적인 실시예에서, 외부 코드 엔코더(1002)는 RS 엔코더가 될 수 있고, 내부 코드 엔코더(1004)는 TCM 엔코더가 될 수 있다. TCM 디코더(1006)에 의해 야기되는 버스티 에러(bursty error)들은 RS 디코더(1008)에 의해 정정된다.
다른 예시적인 실시예에서, 내부 엔코더(1004)는 LDPC 코드들 또는 터보 코드들과 같은 반복적 코드들을 수행하고, 외부 엔코더(1002)는 RS 코드를 수행한다. 반복적 코드들은 이진 코드들 또는 심볼 기반의 코드들이 될 수 있다. 각 심볼은 다수의 비트들을 포함할 수 있다. 반복적 코드들은 소프트 입력 소프트 출력(soft-input soft-output)(SISO) 디코더를 이용하여 디코드될 수 있고, RS 코드들은 SISO 또는 하드 결정 디코더(hard-decision decoder)를 이용하여 디코드될 수 있다. 외부 RS 디코더(1008)는 내부 디코더(1006)와 반복하여 소프트 정보를 교환할 수 있다. 이러한 반복은 소프트 정보의 품질을 개선함으로써, 각 반복 이후 비트 에러들의 수를 감소시킨다.
여기에서 제공되는 다양한 실시예들의 설명은 단지 예로서 제공되는 것으로서, 본 발명의 범위를 제한하는 것으로 의도되지 않는다. 다양한 다른 코딩 기술들, 인터리빙 기술들, 변조 기술들, 복조 기술들, 디코딩 기술들, 맵핑 기술들 등이 본 발명의 범위 내에 포함된다.
도 10B는 본 발명의 다른 예시적인 실시예에 따른 2-레벨 엔코딩(1020)의 단순화된 블록도이다. 외부 엔코더(1022)는 정정 파워(correction power)(t)를 갖는 리드-솔로몬 엔코더이다. 내부 엔코더(1030)는 코드 레이트 3/4를 갖는 TCM(1024) 및 임의의 2개의 포인트들 간의 간격이 2/15인 16-PAM 콘스텔레이션 맵퍼(1026)를 포함한다. 도 10B에 도시한 엔코딩 채널에 대해 수행되는 계산들에 대해서는, 3, 4 및 5차(order)의 다항식(polynomial)들을 갖는 칸벌루션 엔코더들이 이용된다. 이해될 사항으로서, 비록 도 10B에 도시된 예시적인 실시예가 리드-솔로몬 엔코더(1022), TCM(1024) 및 16-PAM 콘스텔레이션 맵퍼(1026)를 포함하기는 하지만, 본 발명의 다른 실시예들은 다른 엔코더들, 변조기들 및 맵퍼들을 포함할 수 있다. 또한, 도면들에 도시되고 여기에서 설명되는 예시적인 모든 실시예들에 대해, "Trellis-Coded Modulation with Multidimensional Constellations" IEEE Transactions on Information Theory, Volume IT-33, No. 4, (July 1987), pgs. 483-501에서 Wei에 의해 제안된 것과 같은 다차원의 것들; "A New Multilevel Coding Method Using Error-Correcting Codes" IEEE Transactions on Information Theory, Volume IT-23, No. 3, (May 1977) pgs. 371-377에서 Imai 및 Hirakawa에 의해 제안된 것과 같은 멀티레벨 코드들, 그 임의의 결합들 등을 포함하는 변조기들이 이용될 수 있다.
도 10B를 참조하면, 약 2kbits (2048 비트들)은 228개의 9-비트 심볼들에 의해 표현된다. 단지 예로서, 9-비트 심볼들은 3개의 인접하는 8-레벨 셀들을 결합함으로써 형성된다. 리드-솔로몬 엔코더(1022)는 228개의 9-비트 심볼들에 2t 심볼들을 추가하여 230개의 심볼들을 제공하는 바, 이들은 내부 엔코더(1030)에 입력된다. 예시적인 실시예에서, 228개의 9-비트 심볼들에 의해 표현되는 사용자 데이터는 30개의 3-비트 셀들과 같은 폭에 의해 특징화되는 메모리 어레이의 일부 내에 기록된다. 사용자 데이터가 연속적인 방식으로 메모리 어레이 내에 기록된 후에는, 3개의 인접하는 3-비트 셀들이 그룹화되어 9-비트 심볼을 형성한다. 이후, 이러한 9-비트 심볼들의 10개의 칼럼(column)들에는, 예를 들어 RS 엔코더(1022)에 의해 제공되는 칼럼 패리티 값들이 부가된다. 이렇게 부가되는 패리티 값들의 수는, 부분적으로, RS 엔코더(1022)에 대해 선택된 정정 파워에 의존한다. 각 3-비트 셀에 대해 TCM 엔코딩이 수행되어, 엔코드된 4-비트 심볼들을 제공하는 바, 이들은 이후 16-PAM 콘스텔레이션 맵퍼(1026)에 제공된 다음, 고상 비휘발성 메모리에 기록된다. 또한, 엔코딩은, 예를 들어 병렬로(즉, 동시에) 동작하는 다수의 TCM들(1024)을 제공함으로써 병렬로 수행될 수 있는바, 이에 의해 처리 속도를 증가시킬 수 있다. 사용자 데이터의 디코딩은 도 10B와 관련하여 설명되는 동작들을 거꾸로 함으로써 수행된다.
선택되는 엔코딩 기술에 따라, 복수개의 발생기 다항식(generator polynomial)들중 하나가 이용될 수 있다. 단지 예로서, 표 3에 도시한 발생기 다항식들은 어떠한 응용들에 대해 레이트 1/2 코드를 갖는 시스메틱 엔코더들과 함께 이용될 수 있다. 상태 마다의 브랜치(branch)들의 수는 2이다.
발생기 다항식들
차수 다항식
2 [1 D/D2+1 ]
3 [1 D2/D3+D+1]
4 [1 D2/D4+D+1]
5 [1 D2/D5+D2+1]
레벨 1에 대한 세트 분할은 다음과 같다:
Figure 112012005217495-pct00010
레벨 2에 대한 세트 분할을 다음과 같다:
Figure 112012005217495-pct00011
도 10B에 도시된 바와 같이, 본 발명의 일부 실시예들은 외부 엔코더(1022)로서 RS 엔코더를 이용한다. RS 엔코더들은 에러들의 버스트들이 존재하는 응용들에 대하여 잘 적합하게 되는 기능(functionality)을 제공한다. 고상 비휘발성 메모리 응용들에 있어서, 에러들은 몇개의 이유로 인해 버스트들로 발생한다. 첫번째로, 메모리 어레이 미디어의 일부 내의 결함들은 이러한 부분들에 배치되는 셀들에 의해 야기되는 에러에 영향을 미칠 수 있다. 또한, 에러 버스트들은 내부 엔코더(1024)의 동작으로부터 야기될 수 있다. 칸벌루션 디코더는 에러들의 버스트들을 생성할 수 있는데, 그 이유는 임의의 소정의 시간에서의 출력은 이전 출력들에 부분적으로 의존하기 때문이다. 따라서, 본 발명이 일부 실시예들은 에러 버스트들을 처리하는 데에 적합한 RS 엔코더들 및 디코더들을 이용한다.
도 1로부터 알 수 있는 바와 같이, 프로그램된 셀들의 PDF는 셀의 임계 전압에 따라 다르다. 4개의 레벨들이 균일하게 이격되는 경우, 2V 내지 4V 범위의 임계 전압에 의해 정의되는 PDF를 갖는 셀들에 해당하는 레벨은, 자신의 보다 넓은 폭으로 인해 다른 레벨들 보다 에러가 발생될 경향이 더 크다. 이에 따라, 일부 실시예들에서는, 강제적인 코딩(constrained coding)을 이용하여, 특정의 패턴들을 억제시키거나, 또는 이들의 빈도수를 감소시킨다. 예를 들어, 2V 내지 4V 범위의 임계 전압에 의해 정의되는 PDF를 갖는 셀들에 해당하는 데이터의 빈도수를 낮추게 되면, 전체 에러 확률을 떨어뜨린다.
일부 실시예들에서, 코드워드 사이즈는 섹터 사이즈와 정렬된다. 예를 들어, 섹터 사이즈가, 예를 들어 256 kbits이면, 내부 코드 및 외부 코드는 하나의 외부 코드워드가 256 kbits가 되도록 구성될 수 있다. 또한, 섹터 사이즈에 대해 보다 작거나 또는 보다 큰 코드워드 사이즈도 이용될 수 있다. 도 11A에서, 섹터 사이즈는 코드워드 사이즈와 같은 것으로 나타나있다. 보다 작은 코드워드 사이즈의 경우, 각 섹터는 도 11B에 나타낸 바와 같이 복수개의 코드워드들을 포함한다. 보다 큰 코드워드 사이즈의 경우, 각 코드워드는 도 11C에 나타낸 바와 같이 복수개의 섹터들을 포함한다. 일반적으로, 코드워드 사이즈가 커질수록, 코딩 이득이 커지고, 디코딩 지연이 길어지며, 그리고 디코더 복잡성이 더 커지게 된다.
코드워드들은 저장되기 전에 인터리브될 수 있다. 도 12는 예시적인 3-웨이 인터리브된 셀을 보여주는 바, 여기서 셀들(1202)은 코드워드 1을 형성하고, 셀들(1204)은 코드워드 2를 형성하며, 그리고 셀들(1206)은 코드워드 3을 형성한다. 결함이 단지 3개의 셀들에만 이른다면, 각 코드워드 내에 단지 1개의 심볼 에러 만을 야기하게 되는데, 이는 3개의 심볼 에러들의 버스트 보다 정정하기가 더 쉽다.
본 발명의 다른 예시적인 실시예들에 따르면, 상기 설명한 바와 같이, 데이터의 코딩은 다수의 비휘발성의 고상 반도체 메모리들에 걸쳐서 적용될 수 있으며, 이러한 메모리들은 서로의 상부에 물리적으로 스택(stack)된다. 예를 들어, 8개의 비휘발성의 고상 반도체 메모리들이 서로 스택된다면, GF(28) 기반의 RS 코드가 이러한 메모리들에 걸쳐서 적용될 수 있으며, 여기서 RS 코드 심볼의 각 비트는 이러한 메모리들중 하나로부터 비롯된다. 이러한 메모리들을 통한 코딩은, 이러한 메모리들중 하나가 큰 결함들을 갖는 경우 에러 복구를 개선시킨다.
도 13A는 본 발명의 예시적인 실시예에 따라 제공되는 인터리빙 기술의 단순화된 개략도이다. 도 13A에 나타낸 바와 같이, 예를 들어 TCM 엔코더와 같은 내부 엔코더는 데이터의 로우(row)들 상에서 이용되고, 예를 들어 RS 엔코더와 같은 외부 엔코더는 데이터의 블록 칼럼(column)들 상에서 이용된다. 이러한 예시적인 실시예는, 예를 들어 고상 비휘발성 메모리들에서 이용될 수 있는바, 여기서 데이터는 메모리 셀들 내에 직사각형 포맷, 즉 블록들로 기록된다. 상당한 길이의 멀티 비트 에러가 내부 TCM 코드 상에 존재하는 상황들에서, 본 발명의 실시예들에 따르면, 복수개의 독립적인 외부 RS 코드들이 멀티비트 에러에 의해 파괴(corrupt)된 데이터를 처리한다. 이에 따라, 개별적인 RS 코드에 영향을 주는 에러들의 수가 제한된다. 도 13A를 참조하여, 특정의 구현에 있어서의 칼럼들의 수는, 부분적으로, 최대 에러 버스트 길이에 의해 결정된다. 로우들의 수는, 부분적으로, 블록 코드워드 마다의 섹터들의 수에 의해 결정된다.
본 발명의 일부 실시예들에 따르면, 칼럼들의 수는 특정의 응용에 따라 미리 결정된다. 예를 들어, (인터리빙 깊이와 관련된) 칼럼들의 수가 최대 에러 버스트 길이 보다 큰 경우, 칼럼들을 처리하는 외부 엔코더는 특정의 심볼 에러율에 의해 특징화되는 메모리리스 채널(memoryless channel)과 유사하다. 따라서, 발생하는 에러 버스트들은 다른 외부 엔코더 코드들에 영향을 준다. 심볼 에러율은 전형적으로 TCM 시뮬레이션들을 독립적으로 이용함으로써 결정되며, 에러 확률은 독립적인 모델링(modeling)에 의해 추정될 수 있다. 예를 들어 RS 엔코더와 같은 외부 엔코더의 오버헤드 비율은 블록 코드워드의 로우 치수를 증가시킴으로써 감소될 수 있다. 대안적으로, 오버헤드 비율을 일정하게 유지하면서, RS 코드의 로우 치수를 증가시킴으로써, 칼럼당 더 높은 정정 파워를 가능하게 한다.
도 13B는 도 13A에 도시한 인터리브된 시스템에 대한 SNR의 함수로서의 SER의 플롯이다. 도 13B에 제시된 데이터를 계산하기 위해, 블록 코드워드당 10개의 칼럼들이 이용되었다. 다른 실시예들은 특정의 응용에 따라 블록 코드워드당 가변수의 칼럼들 및 섹터들을 이용한다. 비교를 위해, 코드화되지 않은 2 비트/셀 4-PAM 시스템에 대한 SER이 도시된다. 외부 엔코더(본 예에서는, RS 엔코더)의 강도(strength)가 정정 파워들의 범위에 따라 달라지는 구현들에 대한 SER 값들이 나타나있다(tRS는 각각 12, 14 및 16이다). 외부 엔코딩의 강도 또는 정정 파워가 증가함에 따라, 코드화된 시스템이 코드화되지 않은 시스템과 같은 레벨로 떨어지는 SNR은 감소한다. 도 13B를 참조하여, 이러한 교차점(cross-over point)은, 각각의 tRS=12, 14 및 16에 대해, 약 22.4dB, 22.2dB 및 22.0dB에 있다.
특정의 예시적인 실시예에서, 멀티 레벨의 고상 비휘발성 메모리들은, 예를 들어 2.5 비트/셀을 포함한다. 이러한 실시예들에서, 2개의 인접하는 8-레벨 셀들(3 비트/셀)은 64-QAM 변조 심볼을 형성한다. 이러한 64-QAM 변조 심볼의 6개의 비트들 중에서, 5개의 비트들은 데이터에 대해 이용되고, 1개의 비트는 엔코딩에 이용된다. 따라서, 이러한 예시적인 실시예들에서, 코드 레이트는 5/6 이고, 상태 마다의 브랜치들의 수는 4 이다. 이러한 시스템은, 5개의 데이터 비트들이 2개의 인접하는 셀들 간에 저장될 때 2.5 비트/셀을 제공한다. 이러한 예시적인 실시예들에서, 코드화되지 않은 4-PAM 시스템과 비교하여, 코딩 이득은, 예를 들어 16개의 상태들에 대해 0.423dB이 될 수 있다. 주목할 사항으로서, 계산 결과 내에 멀티플리시티(multiplicity)들이 포함되면, 이러한 계산 결과는 변경될 것이다. 예를 들어, 약 0.2dB의 손실은 멀티플리시티를 두배로 함으로써 기대된다. 당업자라면 많은 변형들, 수정들 및 대안들을 인식할 것이다.
다른 특정의 예시적인 실시예에서는, 예를 들어 3.5 비트/셀을 갖는 멀티 레벨의 고상 비휘발성 메모리들이 제공된다. 이러한 실시예들에서, 2개의 인접하는 16-레벨 셀들(4 비트/셀)은 256-QAM 변조 심볼을 형성한다. 이러한 256-QAM 변조 심볼의 8개의 비트들 중에서, 7개의 비트들은 데이터에 대해 이용되고, 1개의 비트는 엔코딩에 이용된다. 따라서, 이러한 예시적인 실시예들에서, 코드 레이트는 7/8 이고, 상태 마다의 브랜치들의 수는 4 이다. 이러한 시스템은, 7개의 데이터 비트들이 2개의 인접하는 셀들 간에 저장될 때 3.5 비트/셀을 제공한다. 코드화되지 않은 8-PAM 시스템과 비교하여, 코딩 이득은, 예를 들어 8개의 상태들에 대해서는 0.527dB 그리고 16개의 상태들에 대해서는 1.317dB이 될 수 있다. 주목할 사항으로서, 계산 결과 내에 멀티플리시티들이 포함되면, 이러한 계산 결과는 변경될 것이다. 예를 들어, 약 0.2dB의 손실은 멀티플리시티를 두배로 함으로써 기대된다. 당업자라면 많은 변형들, 수정들 및 대안들을 인식할 것이다.
도 14A 내지 도 14H는 본 발명의 예시적인 다양한 구현들을 나타낸다. 도 14A를 참조하여, 본 발명은 하드 디스크 드라이브(1400)에서 구현될 수 있다. 본 발명은, 일반적으로 도 14A에서 1402로 나타낸 신호 처리 그리고/또는 제어 회로중 어느 하나 또는 양쪽 모두를 구현할 수 있다. 어떠한 구현들에 있어서, HDD(1400) 내의 신호 처리 그리고/또는 제어 회로(1402) 그리고/또는 기타 회로(미도시)는 데이터를 처리하고, 코딩 그리고/또는 암호화를 행하고, 계산을 행하고, 그리고/또는 자기 저장 매체(1406)에 출력되고 그리고/또는 이로부터 수신되는 데이터의 포맷을 정한다.
HDD(1400)는 1개 이상의 유선 또는 무선 통신 링크(1408)를 통해 컴퓨터 등의 호스트 장치(미도시), 개인 휴대 단말, 셀 방식 전화, 미디어 또는 MP3 플레이어 등의 이동 컴퓨팅 장치, 그리고/또는 기타 장치들과 통신할 수 있다. HDD(1400)는 판독 전용 메모리(ROM), 플래시 메모리 등의 낮은 레이턴시 비휘발성 메모리, 랜덤 액세스 메모리(RAM) 등의 메모리(1409) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다.
도 14B를 참조하여, 본 발명은 디지털 다용도 디스크(digital versatile disc, DVD) 드라이브(1410)에서 구현될 수 있다. 본 발명은, DVD 드라이브(1410)의 대량 데이터 저장 장치(1418) 그리고/또는 신호 처리 그리고/또는 제어 회로(1412)중 어느 하나 또는 둘 모두를 구현할 수 있다. DVD(1410) 내의 신호 처리 그리고/또는 제어 회로(1412) 그리고/또는 기타 회로(미도시)는 데이터를 처리하고, 코딩 그리고/또는 암호화를 행하고, 계산을 행하고, 그리고/또는 광학 저장 매체(1416)로부터 읽혀지고 그리고/또는 이에 기록되는 데이터의 포맷을 정한다. 어떠한 구현들에 있어서, DVD(1410) 내의 신호 처리 그리고/또는 제어 회로(1412) 그리고/또는 기타 회로(미도시)는 엔코딩 그리고/또는 디코딩과 같은 다른 기능들, 그리고/또는 DVD 드라이브와 관련된 임의의 다른 신호 처리 기능들을 행할 수 있다.
DVD 드라이브(1410)는 1개 이상의 유선 또는 무선 통신 링크(1417)를 통해 컴퓨터, 텔레비젼 또는 기타 장치 등의 출력 장치(미도시)와 통신할 수 있다. DVD(1410)는 비휘발적인 방식으로 데이터를 저장하는 대량 데이터 저장 장치(1418)와 통신할 수 있다. 대량 데이터 저장 장치(1418)는 도 14A에 나타낸 것과 같은 하드 디스크 드라이브(HDD)를 포함할 수 있다. HDD는 약 1.8" 보다 작은 직경을 갖는 1개 이상의 플래터(platter)를 포함하는 미니(mini) HDD가 될 수 있다. DVD(1410)는 플래시 메모리 등의 낮은 레이턴시의 비휘발성 메모리, RAM, ROM 등의 메모리(1419) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다.
도 14C를 참조하여, 본 발명은 고선명 텔레비젼(HDTV)(1420)에서 구현될 수 있다. 본 발명은, HDTV(1420)의 신호 처리 그리고/또는 제어 회로(1422), WLAN 인터페이스 그리고/또는 대량 데이터 저장 장치중 어느 하나 또는 모두를 구현할 수 있다. HDTV(1420)는 유선 또는 무선 포맷중 어느 하나로 HDTV 입력 신호들을 수신한 다음, 디스플레이(1426)에 대해 HDTV 출력 신호들을 발생시킨다. 어떠한 구현들에 있어서, HDTV(1420)의 신호 처리 회로 그리고/또는 제어 회로(1422) 그리고/또는 기타 회로(미도시)는 데이터를 처리하고, 코딩 그리고/또는 암호화를 행하고, 계산을 행하고, 데이터의 포맷을 정하고, 그리고/또는 요구되는 임의의 다른 타입의 HDTV 처리를 행한다.
HDTV(1420)는 광학 그리고/또는 자기 저장 장치 등의, 비휘발적인 방식으로 데이터를 저장하는 대량 데이터 저장 장치(1427)와 통신할 수 있다. 적어도 1개의 HDD는 도 14A에 나타낸 구성을 가질 수 있고, 그리고/또는 적어도 1개의 DVD는 도 14B에 나타낸 구성을 가질 수 있다. HDD는 약 1.8" 보다 작은 직경을 갖는 1개 이상의 플래터를 포함하는 미니 HDD가 될 수 있다. HDTV(1420)는 플래시 메모리 등의 낮은 레이턴시의 비휘발성 메모리, RAM, ROM 등의 메모리(1428) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다. 또한, HDTV(1420)는 WLAN 네트워크 인터페이스(1429)를 통해 WLAN과의 접속을 지원할 수 있다.
도 14D를 참조하여, 본 발명은 차량(1430)의 제어 시스템, WLAN 인터페이스, 그리고/또는 차량 제어 시스템의 대량 데이터 저장 장치를 구현한다. 어떠한 구현들에 있어서, 본 발명은, 온도 센서, 압력 센서, 회전 센서, 기류 센서 그리고/또는 기타 임의의 적절한 센서 등의 1개 이상의 센서들로부터 입력들을 수신하고, 그리고/또는 엔진 동작 파라미터들, 전송 동작 파라미터들 그리고/또는 기타 제어 신호들 등의 1개 이상의 출력 제어 신호들을 발생시키는 파워트레인 제어 시스템(powertrain control system)(1432)을 구현한다.
또한, 본 발명은 차량(1430)의 기타 제어 시스템(1440)에서도 구현될 수 있다. 제어 시스템(1440) 역시 입력 센서들(1442)로부터 신호들을 수신하고 그리고/또는 1개 이상의 출력 장치(1444)에 제어 신호들을 출력할 수 있다. 어떠한 구현들에 있어서, 제어 시스템(1440)은 앤티록 브레이크 시스템(ABS), 네비게이션 시스템, 텔레매틱스 시스템(telematics system), 차량 텔레매틱스 시스템, 차선 이탈 경보 시스템(lane departure warning system), 차간 거리 적응 주행 제어 시스템, 그리고 스테레오, DVD, 컴팩 디스크 등의 차량 엔터테인먼트 시스템의 일부가 될 수 있다. 다른 구현들도 고려된다.
파워트레인 제어 시스템(1432)은 비휘발적인 방식으로 데이터를 저장하는 대량 데이터 저장 장치(1446)와 통신할 수 있다. 대량 데이터 저장 장치(1446)는, 예를 들어 하드 디스크 드라이브(HDD) 그리고/또는 DVD 등의 광학 그리고/또는 자기 저장 장치들을 포함할 수 있다. 적어도 1개의 HDD는 도 14A에 나타낸 구성을 가질 수 있고, 그리고/또는 적어도 1개의 DVD는 도 14B에 나타낸 구성을 가질 수 있다. HDD는 약 1.8" 보다 작은 직경을 갖는 1개 이상의 플래터를 포함하는 미니 HDD가 될 수 있다. 파워트레인 제어 시스템(1432)은 플래시 메모리 등의 낮은 레이턴시의 비휘발성 메모리, RAM, ROM 등의 메모리(1447) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다. 파워트레인 제어 시스템(1432)은 또한 WLAN 네트워크 인터페이스(1448)를 통해 WLAN과의 접속을 지원할 수 있다. 제어 시스템(1440)은 또한 대량 데이터 저장 장치, 메모리 그리고/또는 WLAN 인터페이스(이들 모두 미도시)를 포함할 수 있다.
도 14E를 참조하여, 본 발명은 셀룰러 안테나(1451)를 포함할 수 있는 셀룰러 폰(1450)에서 구현될 수 있다. 본 발명은 셀룰러 폰(1450)의 신호 처리 그리고/또는 제어 회로(1452), WLAN 인터페이스, 그리고/또는 대량 데이터 저장 장치중 어느 하나 또는 모두를 구현할 수 있다. 어떠한 구현들에 있어서, 셀룰러 폰(1450)은 마이크로폰(1456), 스피커 그리고/또는 오디오 출력 잭 등의 오디오 출력(1458), 디스플레이(1460), 그리고/또는 키패드, 포인팅 장치, 음성 작동(voice actuation) 등의 입력 장치(1462) 그리고/또는 기타 입력 장치를 포함한다. 셀룰러 폰(1450)의 신호 처리 그리고/또는 제어 회로(1452) 그리고/또는 기타 회로(미도시)는 데이터를 처리하고, 코딩 그리고/또는 암호화를 행하고, 계산을 행하고, 데이터의 포맷을 정하고, 그리고/또는 기타 셀룰러 폰 기능들을 행할 수 있다.
셀룰러 폰(1450)은, 예를 들어 하드 디스크 드라이브(HDD) 그리고/또는 DVD와 같은 광학 그리고/또는 자기 저장 장치들 등의, 비휘발적인 방식으로 데이터를 저장하는 대량 데이터 저장 장치(1464)와 통신할 수 있다. 적어도 1개의 HDD가 도 14A에 나타낸 구성을 가질 수 있고, 그리고/또는 적어도 1개의 DVD가 도 14B에 나타낸 구성을 가질 수 있다. HDD는 약 1.8" 보다 작은 직경을 갖는 1개 이상의 플래터를 포함하는 미니 HDD가 될 수 있다. 셀룰러 폰(1450)은 플래시 메모리 등의 낮은 레이턴시의 비휘발성 메모리, RAM, ROM 등의 메모리(1466) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다. 셀룰러 폰(1450)은 또한 WLAN 네트워크 인터페이스(468)를 통해 WLAN과의 접속을 지원할 수 있다.
도 14F를 참조하여, 본 발명은 셋톱박스(1480)에서 구현될 수 있다. 본 발명은 셋톱박스(1480)의 신호 처리 그리고/또는 제어 회로(1484), WLAN 인터페이스, 그리고/또는 대량 데이터 저장 장치(1490)중 어느 하나 또는 모두를 구현할 수 있다. 셋톱박스(1480)는 광대역 소스 등의 소스로부터 신호들을 수신하고, 텔레비젼 그리고/또는 모니터 그리고/또는 기타 비디오 그리고/또는 오디오 출력 장치들 등의 디스플레이(1488)에 적절한 표준 그리고/또는 고선명 오디오/비디오 신호들을 출력한다. 셋톱박스(1480)의 신호 처리 그리고/또는 제어 회로(1484) 그리고/또는 기타 회로(미도시)는 데이터를 처리하고, 코딩 그리고/또는 암호화를 행하고, 계산을 행하고, 데이터의 포맷을 정하고, 그리고/또는 임의의 다른 셋톱박스 기능을 행할 수 있다.
셋톱박스(1480)는 비휘발적인 방식으로 데이터를 저장하는 대량 데이터 저장 장치(1490)와 통신할 수 있다. 대량 데이터 저장 장치(1490)는, 예를 들어 하드 디스크 드라이브(HDD) 그리고/또는 DVD와 같은 광학 그리고/또는 자기 저장 장치들을 포함할 수 있다. 적어도 1개의 HDD가 도 14A에 나타낸 구성을 가질 수 있고, 그리고/또는 적어도 1개의 DVD가 도 14B에 나타낸 구성을 가질 수 있다. HDD는 약 1.8" 보다 작은 직경을 갖는 1개 이상의 플래터를 포함하는 미니 HDD가 될 수 있다. 셋톱박스(1480)는 플래시 메모리 등의 낮은 레이턴시의 비휘발성 메모리, RAM, ROM 등의 메모리(1494) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다. 셋톱박스(1480)는 또한 WLAN 네트워크 인터페이스(1496)를 통해 WLAN과의 접속을 지원할 수 있다.
도 14G를 참조하여, 본 발명은 미디어 플레이어(1472)에서 구현될 수 있다. 본 발명은 미디어 플레이어(1472)의 신호 처리 그리고/또는 제어 회로(1471), WLAN 인터페이스, 그리고/또는 대량 데이터 저장 장치중 어느 하나 또는 모두를 구현할 수 있다. 어떠한 구현들에 있어서, 미디어 플레이어(1472)는 디스플레이(1476) 그리고/또는 키패드, 터치패드 등의 사용자 입력(1477)을 포함한다. 어떠한 구현들에 있어서, 미디어 플레이어(1472)는, 전형적으로 디스플레이(1476) 그리고/또는 사용자 입력(1477)을 통해 메뉴들, 드롭 다운 메뉴들, 아이콘들 그리고/또는 포인트 앤 클릭 인터페이스(point and click interface)를 이용하는 그래픽 사용자 인터페이스(GUI)를 이용할 수 있다. 미디어 플레이어(1472)는 스피커 그리고/또는 오디오 출력 잭 등의 오디오 출력(1475)을 더 포함한다. 미디어 플레이어(1472)의 신호 처리 그리고/또는 제어 회로(1471) 그리고/또는 기타 회로(미도시)는 데이터를 처리하고, 코딩 그리고/또는 암호화를 행하고, 계산을 행하고, 데이터의 포맷을 정하고, 그리고/또는 임의의 다른 미디어 플레이어 기능을 행할 수 있다.
미디어 플레이어(1472)는 압축된 오디오 그리고/또는 비디오 콘텐츠 등의 데이터를 비휘발적인 방식으로 저장하는 대량 데이터 저장 장치(1470)와 통신할 수 있다. 어떠한 구현들에 있어서, 압축된 오디오 파일들은 MP3 포맷 또는 다른 적절한 압축된 오디오 그리고/또는 비디오 포맷들을 따르는 파일들을 포함한다. 대량 데이터 저장 장치는, 예를 들어 하드 디스크 드라이브(HDD) 그리고/또는 DVD와 같은 광학 그리고/또는 자기 저장 장치들을 포함할 수 있다. 적어도 1개의 HDD가 도 14A에 나타낸 구성을 가질 수 있고, 그리고/또는 적어도 1개의 DVD가 도 14B에 나타낸 구성을 가질 수 있다. HDD는 약 1.8" 보다 작은 직경을 갖는 1개 이상의 플래터를 포함하는 미니 HDD가 될 수 있다. 미디어 플레이어(1472)는 플래시 메모리 등의 낮은 레이턴시의 비휘발성 메모리, RAM, ROM 등의 메모리(1473) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다. 미디어 플레이어(1472)는 또한 WLAN 네트워크 인터페이스(1474)를 통해 WLAN과의 접속을 지원할 수 있다.
도 14H를 참조하여, 본 발명은 안테나(1439)를 포함할 수 있는 VoIP(Voice over Internet Protocol) 전화기(1483)에서 구현될 수 있다. 본 발명은 VoIP 전화기(1483)의 신호 처리 그리고/또는 제어 회로(1482), 무선 인터페이스, 그리고/또는 대량 데이터 저장 장치중 어느 하나 또는 모두를 구현할 수 있다. 어떠한 구현들에서, VoIP 전화기(1483)는, 부분적으로, 마이크로폰(1487), 스피커 그리고/또는 오디오 출력 잭 등의 오디오 출력(1489), 디스플레이 모니터(1491), 그리고/또는 키패드, 포인팅 장치, 음성 작동 등의 입력 장치(1492) 그리고/또는 기타 입력 장치들, 그리고 와이어리스 피델리티(Wireless Fidelity)(Wi-Fi) 통신 모듈(1486)을 포함한다. VoIP 전화기(1483)의 신호 처리 그리고/또는 제어 회로(1482) 그리고/또는 기타 회로(미도시)는 데이터를 처리하고, 코딩 그리고/또는 암호화를 행하고, 계산을 행하고, 데이터의 포맷을 정하고, 그리고/또는 기타 VoIP 폰의 기능들을 행할 수 있다.
VoIP 전화기(1483)는, 예를 들어 하드 디스크 드라이브(HDD) 그리고/또는 DVD와 같은 광학 그리고/또는 자기 저장 장치들 등의, 비휘발적인 방식으로 데이터를 저장하는 대량 데이터 저장 장치(1402)와 통신할 수 있다. 적어도 1개의 HDD가 도 14A에 나타낸 구성을 가질 수 있고, 그리고/또는 적어도 1개의 DVD가 도 14B에 나타낸 구성을 가질 수 있다. HDD는 약 1.8" 보다 작은 직경을 갖는 1개 이상의 플래터를 포함하는 미니 HDD가 될 수 있다. VoIP 전화기(1483)는 플래시 메모리 등의 낮은 레이턴시의 비휘발성 메모리, RAM, ROM 등의 메모리(1485) 그리고/또는 기타 적절한 전자 데이터 저장 장치에 연결될 수 있다. VoIP 전화기(1483)는 Wi-Fi 통신 모듈(1486)을 통해 VoIP 네트워크(미도시)와 통신 링크를 설정하도록 구성된다. 상기 설명된 것들 외의 다른 구현들이 또한 고려될 수 있다.
본 발명의 상기 실시예들은 예시적인 것으로서, 제한적인 것이 아니다. 다양한 대안들 및 등가물들이 가능하다. 본 발명은 이용되는 비교기, 카운터, 펄스폭 변조기, 드라이버, 또는 필터의 타입에 의해 제한되지 않는다. 본 발명은 기준 충전 및 방전 전류를 설정하는 데에 이용되는 증폭기의 타입에 의해 제한되지 않는다. 본 발명은 오실레이터의 타입에 의해 제한되지 않는다. 본 발명은 본 발표물(disclosure)이 배치되는 집적 회로의 타입에 의해 제한되지 않는다. 본 발명은 본 발표물을 제조하는 데에 이용될 수 있는 임의의 특정 타입의 공정 기술, 예를 들어, CMOS, 바이폴라, 또는 BICOMS로 제한되지 않는다. 본 발표물에 비추어 볼 때 다른 부가, 삭감 또는 변경이 명백하며, 이는 첨부된 청구항의 범위 내에 있는 것으로 의도된다.

Claims (40)

  1. 고상(solid state) 비휘발성 메모리 유닛으로서,
    제 1 엔코드된 데이터를 발생시키도록 구성된 제 1 엔코더와, 여기서 상기 제 1 엔코더는 GF(2N) 리드 솔로몬 코드를 적용하며, 각각의 N-비트 심볼의 비트들은 N개의 물리적 메모리 디바이스들에 각각 대응하며;
    상기 제 1 엔코더와 통신하며, 상기 제 1 엔코드된 데이터에 기초하여 제 2 엔코드된 데이터를 발생시키도록 구성된 제 2 엔코더와;
    변조된 데이터를 발생시키기 위해, 상기 제 2 엔코드된 데이터를 변조하도록 구성된 변조기와;
    상기 변조된 데이터를 저장하도록 구성된 멀티 레벨의 고상 비휘발성 메모리 어레이와, 여기서 상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 상기 변조된 데이터를 저장하기 위해 미리 결정된 수의 디지털 레벨들을 이용하며, 상기 미리 결정된 수는 2보다 크고, 상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 N개의 물리적 메모리 디바이스들을 포함하고, 상기 N개의 물리적 메모리 디바이스들은 서로 물리적으로 스택(stack)되어 있으며;
    상기 멀티 레벨의 고상 비휘발성 메모리 어레이로부터의 검색된 데이터에 기초하여, 상기 변조된 데이터를 저장하는 데에 이용되는 상기 미리 결정된 수의 디지털 레벨들보다 많은 수의 가능한 값들에 의해 특징화되는 신호를 발생시키도록 구성된 복조기와;
    상기 복조기로부터의 상기 신호를 디코드하도록 구성된 제 1 디코더와; 그리고
    상기 제 1 디코더와 통신하며, 상기 제 1 디코더의 출력을 디코드하도록 구성된 제 2 디코더를 포함하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  2. 제 1 항에 있어서,
    상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 플래시 EEPROM 어레이인 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  3. 제 1 항에 있어서,
    상기 제 1 엔코더는 상기 제 2 엔코더에 의해 실행되는 제 2 ECC 기술과 다른 제 1 ECC 기술을 실행하도록 구성되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 2 엔코더는 이진 엔코더인 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  7. 제 6 항에 있어서,
    상기 이진 엔코더는 해밍 코드(Hamming code), BCH 코드, 리드-멀러 코드(Reed-Muller code) 및 어레이 코드로 된 그룹으로부터 선택되는 이진 코드에 따라 엔코드하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  8. 제 1 항에 있어서,
    상기 제 2 엔코더는 비 이진 엔코더(non-binary encoder)와 칸벌루션 엔코더(convolutional encoder)로 된 그룹으로부터 선택되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  9. 제 1 항에 있어서,
    상기 제 2 엔코더는 트렐리스-코딩된 변조기(trellis-coded modulator) 내에 배치되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  10. 제 1 항에 있어서,
    상기 제 2 엔코더는 반복적 엔코더(iterative encoder)인 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  11. 제 10 항에 있어서,
    상기 반복적 엔코더는 저밀도 패리티 체크 코드 및 터보 코드로 된 그룹으로부터 선택되는 코드에 따라 엔코드하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  12. 제 10 항에 있어서,
    상기 반복적 엔코더는 심볼 기반(symbol-based)의 반복적 엔코더인 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  13. 제 1 항에 있어서,
    상기 고상 비휘발성 메모리 유닛은 집적 회로 내에 배치되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  14. 고상 비휘발성 메모리 유닛을 동작시키는 방법으로서,
    제 1 엔코드된 데이터를 발생시키기 위해, 제 1 데이터를 엔코딩하는 단계와, 여기서 상기 제 1 데이터를 엔코딩하는 단계는 GF(2N) 리드 솔로몬 코드를 적용하는 것을 포함하고, 각각의 N-비트 심볼의 비트들은 N개의 물리적 메모리 디바이스들에 각각 대응하며;
    제 2 엔코드된 데이터를 발생시키기 위해, 상기 제 1 엔코드된 데이터를 엔코딩하는 단계와;
    변조된 데이터를 발생시키기 위해, 상기 제 2 엔코드된 데이터를 변조하는 단계와;
    상기 변조된 데이터를 멀티 레벨의 고상 비휘발성 메모리 어레이에 저장하는 단계와, 여기서 상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 상기 변조된 데이터를 저장하기 위해 미리 결정된 수의 디지털 레벨들을 이용하며, 상기 미리 결정된 수는 2보다 크고, 상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 N개의 물리적 메모리 디바이스들을 포함하고, 상기 N개의 물리적 메모리 디바이스들은 서로 물리적으로 스택(stack)되어 있으며;
    상기 멀티 레벨의 고상 비휘발성 메모리 어레이로부터 데이터를 검색하는 단계와;
    상기 변조된 데이터를 저장하는 데에 이용되는 상기 미리 결정된 수의 디지털 레벨들 보다 많은 수의 가능한 값들에 의해 특징화되는 신호를 발생시키기 위해 상기 검색된 데이터를 복조하는 단계와;
    디코드된 데이터를 발생시키기 위해, 상기 신호를 디코드하는 단계와; 그리고
    상기 디코드된 데이터를 디코드하는 단계를 포함하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  15. 제 14 항에 있어서,
    상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 플래시 EEPROM 어레이인 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  16. 제 14 항에 있어서,
    상기 제 1 데이터의 엔코딩은, 상기 제 1 엔코드된 데이터가 엔코드되는 제 2 ECC 기술과 다른 제 1 ECC 기술에 따라 수행되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  17. 삭제
  18. 삭제
  19. 제 14 항에 있어서,
    이진 코드에 따라 상기 제 1 엔코드된 데이터를 엔코딩하는 단계를 더 포함하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  20. 제 19 항에 있어서,
    상기 이진 코드는 해밍 코드, BCH 코드, 리드-멀러 코드 및 어레이 코드로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  21. 제 14 항에 있어서,
    비 이진 코드와 칸벌루션 코드중 하나에 따라 상기 제 1 엔코드된 데이터를 엔코딩하는 단계를 더 포함하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  22. 제 19 항에 있어서,
    상기 제 1 엔코드된 데이터의 엔코딩은 트렐리스-코딩된 변조를 포함하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  23. 제 14 항에 있어서,
    상기 제 1 엔코드된 데이터의 엔코딩은 반복적 엔코딩인 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  24. 제 23 항에 있어서,
    상기 반복적 엔코딩은 저밀도 패리티 체크 코드 및 터보 코드로 이루어진 그룹으로부터 선택되는 코드에 따라 수행되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  25. 제 23 항에 있어서,
    상기 반복적 엔코딩은 심볼 기반의 반복적 엔코딩인 것을 특징으로 하는 고상 비휘발성 메모리 유닛을 동작시키는 방법.
  26. 고상 비휘발성 메모리 유닛으로서,
    제 1 엔코드된 데이터를 발생시키기 위해, 제 1 데이터를 엔코딩하기 위한 수단과, 여기서 상기 제 1 데이터를 엔코딩하기 위한 수단은 GF(2N) 리드 솔로몬 코드 엔코딩을 수행하고, 각각의 N-비트 심볼의 비트들은 N개의 물리적 메모리 디바이스들에 각각 대응하며;
    제 2 엔코드된 데이터를 발생시키기 위해, 상기 제 1 엔코드된 데이터를 엔코딩하기 위한 수단과;
    변조된 데이터를 발생시키기 위해, 상기 제 2 엔코드된 데이터를 변조하는 수단과;
    상기 변조된 데이터를 멀티 레벨의 고상 비휘발성 메모리 어레이에 저장하는 수단과, 여기서 상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 상기 변조된 데이터를 저장하기 위해 미리 결정된 수의 디지털 레벨들을 이용하며, 상기 미리 결정된 수는 2보다 크고, 상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 N개의 물리적 메모리 디바이스들을 포함하고, 상기 N개의 물리적 메모리 디바이스들은 서로 물리적으로 스택(stack)되어 있으며;
    상기 멀티 레벨의 고상 비휘발성 메모리 어레이로부터 데이터를 검색하는 수단과;
    상기 검색된 데이터에 기초하여, 상기 변조된 데이터를 저장하는 데에 이용되는 상기 미리 결정된 수의 디지털 레벨들 보다 많은 수의 가능한 값들에 의해 특징화되는 신호를 발생시키는 수단과;
    상기 검색된 데이터에 기초하여 상기 신호를 발생시키는 수단으로부터의 신호를 디코드하는 수단과; 그리고
    상기 신호를 디코드하는 수단의 출력을 디코드하는 수단을 포함하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  27. 제 26 항에 있어서,
    상기 멀티 레벨의 고상 비휘발성 메모리 어레이는 플래시 EEPROM 어레이인 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  28. 제 26 항에 있어서,
    상기 제 1 데이터를 엔코딩하기 위한 수단은, 상기 제 1 엔코드된 데이터를 엔코딩하기 위한 수단에 의해 실행되는 제 2 ECC 기술과 다른 제 1 ECC 기술을 실행하도록 구성되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  29. 삭제
  30. 삭제
  31. 제 26 항에 있어서,
    상기 제 1 엔코드된 데이터를 엔코딩하기 위한 수단은 이진 코드에 따라 엔코드하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  32. 제 28 항에 있어서,
    상기 제 1 엔코드된 데이터를 엔코딩하기 위한 수단은 해밍 코드, 리드-멀러 코드 및 어레이 코드로 이루어진 그룹으로부터 선택되는 이진 코드에 따라 엔코드하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  33. 제 26 항에 있어서,
    상기 제 1 엔코드된 데이터를 엔코딩하기 위한 수단은 비 이진 엔코더 및 칸벌루션 엔코더로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  34. 제 26 항에 있어서,
    상기 제 1 엔코드된 데이터를 엔코딩하기 위한 수단은 트렐리스-코딩된 변조기 내에 배치되는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  35. 제 26 항에 있어서,
    상기 제 1 엔코드된 데이터를 엔코딩하기 위한 수단은 반복적 엔코더인 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  36. 제 35 항에 있어서,
    상기 반복적 엔코더는 저밀도 패리티 체크 코드 및 터보 코드로 이루어진 그룹으로부터 선택되는 코드에 따라 엔코드하는 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  37. 제 35 항에 있어서,
    상기 반복적 엔코더는 심볼 기반의 반복적 엔코더인 것을 특징으로 하는 고상 비휘발성 메모리 유닛.
  38. 삭제
  39. 삭제
  40. 삭제
KR1020087020393A 2006-01-20 2007-01-19 코딩 및 신호 처리 기능을 갖는 플래시 메모리 KR101373789B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US76062206P 2006-01-20 2006-01-20
US60/760,622 2006-01-20
US76188806P 2006-01-25 2006-01-25
US60/761,888 2006-01-25
US77162106P 2006-02-08 2006-02-08
US60/771,621 2006-02-08
US11/598,178 US8055979B2 (en) 2006-01-20 2006-11-08 Flash memory with coding and signal processing
US11/598,178 2006-11-08
PCT/US2007/001623 WO2007084751A2 (en) 2006-01-20 2007-01-19 Flash memory with coding and signal processing

Publications (2)

Publication Number Publication Date
KR20080098041A KR20080098041A (ko) 2008-11-06
KR101373789B1 true KR101373789B1 (ko) 2014-03-13

Family

ID=38285376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087020393A KR101373789B1 (ko) 2006-01-20 2007-01-19 코딩 및 신호 처리 기능을 갖는 플래시 메모리

Country Status (6)

Country Link
US (1) US8055979B2 (ko)
EP (1) EP1984923B1 (ko)
JP (1) JP5232014B2 (ko)
KR (1) KR101373789B1 (ko)
TW (1) TWI352284B (ko)
WO (1) WO2007084751A2 (ko)

Families Citing this family (282)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605100B1 (ko) * 2003-11-05 2006-07-26 삼성전자주식회사 데이터 전송 속도가 향상된 아이씨 카드, 아이씨 카드프로세서 및 아이씨 카드 시스템
US9557994B2 (en) * 2004-07-13 2017-01-31 Arm Limited Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
CN103258572B (zh) 2006-05-12 2016-12-07 苹果公司 存储设备中的失真估计和消除
US7697326B2 (en) 2006-05-12 2010-04-13 Anobit Technologies Ltd. Reducing programming error in memory devices
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US20070266296A1 (en) * 2006-05-15 2007-11-15 Conley Kevin M Nonvolatile Memory with Convolutional Coding
US7840875B2 (en) * 2006-05-15 2010-11-23 Sandisk Corporation Convolutional coding methods for nonvolatile memory
JP4896605B2 (ja) * 2006-07-04 2012-03-14 株式会社東芝 不揮発性半導体記憶システム
US8046660B2 (en) * 2006-08-07 2011-10-25 Marvell World Trade Ltd. System and method for correcting errors in non-volatile memory using product codes
US7369434B2 (en) * 2006-08-14 2008-05-06 Micron Technology, Inc. Flash memory with multi-bit read
US8060806B2 (en) 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7904783B2 (en) * 2006-09-28 2011-03-08 Sandisk Corporation Soft-input soft-output decoder for nonvolatile memory
US7805663B2 (en) * 2006-09-28 2010-09-28 Sandisk Corporation Methods of adapting operation of nonvolatile memory
US7818653B2 (en) 2006-09-28 2010-10-19 Sandisk Corporation Methods of soft-input soft-output decoding for nonvolatile memory
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7821826B2 (en) 2006-10-30 2010-10-26 Anobit Technologies, Ltd. Memory cell readout using successive approximation
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US7827450B1 (en) 2006-11-28 2010-11-02 Marvell International Ltd. Defect detection and handling for memory based on pilot cells
US8190961B1 (en) 2006-11-28 2012-05-29 Marvell International Ltd. System and method for using pilot signals in non-volatile memory devices
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
JP5523835B2 (ja) 2006-12-06 2014-06-18 フュージョン−アイオー，インコーポレイテッド 高容量不揮発性ストレージ用のキャッシュとしてのソリッドステートストレージのための装置、システム、及び方法
KR100785925B1 (ko) * 2006-12-06 2007-12-17 삼성전자주식회사 Ｔｃｍ을 이용한 멀티 레벨 셀 메모리 장치
KR100766042B1 (ko) * 2006-12-06 2007-10-12 삼성전자주식회사 연접 부호화를 이용한 멀티 레벨 셀 메모리 장치
US9116823B2 (en) * 2006-12-06 2015-08-25 Intelligent Intellectual Property Holdings 2 Llc Systems and methods for adaptive error-correction coding
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
KR100822030B1 (ko) * 2006-12-26 2008-04-15 삼성전자주식회사 고 부호화율 부호를 이용한 멀티 레벨 셀 메모리 장치
US8583981B2 (en) * 2006-12-29 2013-11-12 Marvell World Trade Ltd. Concatenated codes for holographic storage
KR100842680B1 (ko) * 2007-01-08 2008-07-01 삼성전자주식회사 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US7904793B2 (en) * 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7975209B2 (en) * 2007-03-31 2011-07-05 Sandisk Technologies Inc. Non-volatile memory with guided simulated annealing error correction control
US7971127B2 (en) * 2007-03-31 2011-06-28 Sandisk Technologies Inc. Guided simulated annealing in non-volatile memory error correction control
US7966550B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Soft bit data transmission for error correction control in non-volatile memory
US7966546B2 (en) * 2007-03-31 2011-06-21 Sandisk Technologies Inc. Non-volatile memory with soft bit data transmission for error correction control
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8117520B2 (en) * 2007-06-15 2012-02-14 Micron Technology, Inc. Error detection for multi-bit memory
US8051358B2 (en) * 2007-07-06 2011-11-01 Micron Technology, Inc. Error recovery storage along a nand-flash string
US8065583B2 (en) 2007-07-06 2011-11-22 Micron Technology, Inc. Data storage with an outer block code and a stream-based inner code
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
KR101480383B1 (ko) * 2007-07-25 2015-01-09 삼성전자주식회사 코드 인코딩 장치
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
CN101779379B (zh) * 2007-08-08 2014-03-12 马维尔国际贸易有限公司 使用通用级联码(gcc)进行编码和解码
US7995412B2 (en) 2007-09-07 2011-08-09 Micron Technology, Inc. Analog-to-digital and digital-to-analog conversion window adjustment based on reference cells in a memory device
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
WO2009037697A2 (en) 2007-09-20 2009-03-26 Densbits Technologies Ltd. Improved systems and methods for determining logical values of coupled flash memory cells
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8527819B2 (en) 2007-10-19 2013-09-03 Apple Inc. Data storage in analog memory cell arrays having erase failures
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8301963B2 (en) * 2007-10-23 2012-10-30 Spansion Llc Low-density parity-check code based error correction for memory device
WO2009053961A2 (en) 2007-10-25 2009-04-30 Densbits Technologies Ltd. Systems and methods for multiple coding rates in flash devices
US8270246B2 (en) 2007-11-13 2012-09-18 Apple Inc. Optimized selection of memory chips in multi-chips memory devices
US8225180B2 (en) * 2007-11-20 2012-07-17 California Institute Of Technology Error correcting codes for rank modulation
US7633798B2 (en) * 2007-11-21 2009-12-15 Micron Technology, Inc. M+N bit programming and M+L bit read for M bit memory cells
US8499229B2 (en) 2007-11-21 2013-07-30 Micro Technology, Inc. Method and apparatus for reading data from flash memory
US8046542B2 (en) * 2007-11-21 2011-10-25 Micron Technology, Inc. Fault-tolerant non-volatile integrated circuit memory
US8327245B2 (en) * 2007-11-21 2012-12-04 Micron Technology, Inc. Memory controller supporting rate-compatible punctured codes
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
WO2009072105A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications
WO2009072100A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Systems and methods for temporarily retiring memory portions
WO2009072103A2 (en) 2007-12-05 2009-06-11 Densbits Technologies Ltd. Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells
US8234539B2 (en) * 2007-12-06 2012-07-31 Sandisk Il Ltd. Correction of errors in a memory array
WO2009074979A2 (en) * 2007-12-12 2009-06-18 Densbits Technologies Ltd. Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications
WO2009074978A2 (en) 2007-12-12 2009-06-18 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8327246B2 (en) 2007-12-18 2012-12-04 Densbits Technologies Ltd. Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8001316B2 (en) * 2007-12-27 2011-08-16 Sandisk Il Ltd. Controller for one type of NAND flash memory for emulating another type of NAND flash memory
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
KR101497073B1 (ko) * 2008-02-29 2015-03-02 삼성전자주식회사 메모리 셀에 저장되는 데이터의 비트 수를 결정하는 장치
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
JP2010513994A (ja) * 2008-03-07 2010-04-30 株式会社東芝 情報処理装置および不揮発性半導体メモリドライブ
KR20090097673A (ko) * 2008-03-12 2009-09-16 삼성전자주식회사 연판정 값에 기반하여 메모리에 저장된 데이터를 검출하는장치
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
WO2009118720A2 (en) 2008-03-25 2009-10-01 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8239728B1 (en) * 2008-06-27 2012-08-07 Link—A—Media Devices Corporation Set partitioning and multilevel coding
JP5621175B2 (ja) 2008-07-01 2014-11-05 エルエスアイコーポレーション 変調コーディングを使用するセル間干渉軽減のための方法および装置
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8406048B2 (en) * 2008-08-08 2013-03-26 Marvell World Trade Ltd. Accessing memory using fractional reference voltages
US8332725B2 (en) 2008-08-20 2012-12-11 Densbits Technologies Ltd. Reprogramming non volatile memory portions
US7986158B2 (en) * 2008-08-21 2011-07-26 OFID Microdevices, Inc. Methods, apparatuses, and products for a secure circuit
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
CN102203876B (zh) 2008-09-30 2015-07-15 Lsi公司 用于存储器器件的软数据生成的方法和装置
US8239734B1 (en) * 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US7852671B2 (en) * 2008-10-30 2010-12-14 Micron Technology, Inc. Data path for multi-level cell memory, methods for storing and methods for utilizing a memory array
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8291297B2 (en) * 2008-12-18 2012-10-16 Intel Corporation Data error recovery in non-volatile memory
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8665642B2 (en) 2008-12-31 2014-03-04 Rambus Inc. Pattern-sensitive coding of data for storage in multi-level memory cells
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
CN101847447A (zh) * 2009-03-27 2010-09-29 联发科技股份有限公司 存储控制器、存储控制方法及数据存取系统
US8418021B2 (en) 2009-03-27 2013-04-09 Mediatek Inc. Storage controller with encoding/decoding circuit programmable to support different ECC requirements and related method thereof
US8458574B2 (en) 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8370709B2 (en) * 2009-04-16 2013-02-05 Micron Technology, Inc. Multiple-level memory cells and error detection
US8341501B2 (en) * 2009-04-30 2012-12-25 International Business Machines Corporation Adaptive endurance coding of non-volatile memories
US8307261B2 (en) * 2009-05-04 2012-11-06 National Tsing Hua University Non-volatile memory management method
US8566510B2 (en) 2009-05-12 2013-10-22 Densbits Technologies Ltd. Systems and method for flash memory management
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8305812B2 (en) 2009-08-26 2012-11-06 Densbits Technologies Ltd. Flash memory module and method for programming a page of flash memory cells
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8868821B2 (en) 2009-08-26 2014-10-21 Densbits Technologies Ltd. Systems and methods for pre-equalization and code design for a flash memory
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8626988B2 (en) 2009-11-19 2014-01-07 Densbits Technologies Ltd. System and method for uncoded bit error rate equalization via interleaving
US8130553B2 (en) * 2009-12-02 2012-03-06 Seagate Technology Llc Systems and methods for low wear operation of solid state memory
US8176234B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Multi-write coding of non-volatile memories
US8176235B2 (en) * 2009-12-04 2012-05-08 International Business Machines Corporation Non-volatile memories with enhanced write performance and endurance
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
WO2011073940A1 (en) 2009-12-17 2011-06-23 International Business Machines Corporation Data management in solid state storage systems
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8607124B2 (en) 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
TWI419481B (zh) * 2009-12-31 2013-12-11 Nat Univ Tsing Hua 低密度奇偶檢查碼編解碼器及其方法
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8341502B2 (en) 2010-02-28 2012-12-25 Densbits Technologies Ltd. System and method for multi-dimensional decoding
WO2011108540A1 (ja) 2010-03-03 2011-09-09 国立大学法人大阪大学 ヌクレオチドを識別する方法および装置、ならびにポリヌクレオチドのヌクレオチド配列を決定する方法および装置
JP5806792B2 (ja) 2010-03-12 2015-11-10 エルエスアイ コーポレーション フラッシュメモリ用のｌｄｐｃ消失復号化
US8418022B2 (en) * 2010-03-25 2013-04-09 Allen LeRoy Limberg Utilization of non-systematic (207, 187) Reed-Solomon coding in mobile/hand-held digital television receivers
US8775913B2 (en) 2010-03-31 2014-07-08 Lsi Corporation Methods and apparatus for computing soft data or log likelihood ratios for received values in communication or storage systems
US8429500B2 (en) 2010-03-31 2013-04-23 Lsi Corporation Methods and apparatus for computing a probability value of a received value in communication or storage systems
US8504885B2 (en) 2010-03-31 2013-08-06 Lsi Corporation Methods and apparatus for approximating a probability density function or distribution for a received value in communication or storage systems
US8516274B2 (en) 2010-04-06 2013-08-20 Densbits Technologies Ltd. Method, system and medium for analog encryption in a flash memory
US8527840B2 (en) 2010-04-06 2013-09-03 Densbits Technologies Ltd. System and method for restoring damaged data programmed on a flash device
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US9021177B2 (en) 2010-04-29 2015-04-28 Densbits Technologies Ltd. System and method for allocating and using spare blocks in a flash memory
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8406051B2 (en) * 2010-05-17 2013-03-26 Seagate Technology Llc Iterative demodulation and decoding for multi-page memory architecture
US8386895B2 (en) 2010-05-19 2013-02-26 Micron Technology, Inc. Enhanced multilevel memory
US8489979B2 (en) * 2010-05-28 2013-07-16 Seagate Technology Llc Methods and devices to reduce outer code failure rate variability
US8572457B2 (en) * 2010-05-28 2013-10-29 Seagate Technology Llc Outer code protection for solid state memory devices
US8615703B2 (en) 2010-06-04 2013-12-24 Micron Technology, Inc. Advanced bitwise operations and apparatus in a multi-level system with nonvolatile memory
US11336303B2 (en) * 2010-06-04 2022-05-17 Micron Technology, Inc. Advanced bitwise operations and apparatus in a multi-level system with nonvolatile memory
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8539311B2 (en) 2010-07-01 2013-09-17 Densbits Technologies Ltd. System and method for data recovery in multi-level cell memories
US8468431B2 (en) 2010-07-01 2013-06-18 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
US8499227B2 (en) * 2010-09-23 2013-07-30 Micron Technology, Inc. Memory quality monitor based compensation method and apparatus
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
WO2012042444A1 (en) 2010-09-29 2012-04-05 International Business Machines Corporation Decoding in solid state memory devices
US8341498B2 (en) 2010-10-01 2012-12-25 Sandisk Technologies Inc. System and method of data encoding
US8769374B2 (en) 2010-10-13 2014-07-01 International Business Machines Corporation Multi-write endurance and error control coding of non-volatile memories
US20140136927A1 (en) * 2010-10-27 2014-05-15 Lsi Corporation Adaptive ecc techniques for flash memory based data storage
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8464137B2 (en) 2010-12-03 2013-06-11 International Business Machines Corporation Probabilistic multi-tier error correction in not-and (NAND) flash memory
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8719663B2 (en) 2010-12-12 2014-05-06 Lsi Corporation Cross-decoding for non-volatile storage
US8756473B1 (en) * 2010-12-23 2014-06-17 Sk Hynix Memory Solutions Inc. Solid state device coding architecture for chipkill and endurance improvement
US9898361B2 (en) 2011-01-04 2018-02-20 Seagate Technology Llc Multi-tier detection and decoding in flash memories
US9292377B2 (en) 2011-01-04 2016-03-22 Seagate Technology Llc Detection and decoding in flash memories using correlation of neighboring bits and probability based reliability values
US10079068B2 (en) 2011-02-23 2018-09-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Devices and method for wear estimation based memory management
US9502117B2 (en) 2011-03-14 2016-11-22 Seagate Technology Llc Cell-level statistics collection for detection and decoding in flash memories
US8693258B2 (en) 2011-03-17 2014-04-08 Densbits Technologies Ltd. Obtaining soft information using a hard interface
US8839076B2 (en) * 2011-03-31 2014-09-16 International Business Machines Corporation Encoding a data word for writing the encoded data word in a multi-level solid state memory
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US8719656B2 (en) * 2011-04-11 2014-05-06 Nec Laboratories America, Inc. Four-dimensional non-binary LDPC-coded modulation schemes for ultra high-speed optical fiber communication
US8996790B1 (en) 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US8780659B2 (en) 2011-05-12 2014-07-15 Micron Technology, Inc. Programming memory cells
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US8667211B2 (en) 2011-06-01 2014-03-04 Densbits Technologies Ltd. System and method for managing a non-volatile memory
US8588003B1 (en) 2011-08-01 2013-11-19 Densbits Technologies Ltd. System, method and computer program product for programming and for recovering from a power failure
US8527849B2 (en) * 2011-08-19 2013-09-03 Stec, Inc. High speed hard LDPC decoder
US8553468B2 (en) 2011-09-21 2013-10-08 Densbits Technologies Ltd. System and method for managing erase operations in a non-volatile memory
US8918705B1 (en) 2012-01-11 2014-12-23 Sk Hynix Memory Solutions Inc. Error recovery by modifying soft information
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8788743B2 (en) * 2012-04-11 2014-07-22 Micron Technology, Inc. Mapping between program states and data patterns
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8856611B2 (en) 2012-08-04 2014-10-07 Lsi Corporation Soft-decision compensation for flash channel variation
US8996957B1 (en) 2012-05-22 2015-03-31 Pmc-Sierra, Inc. Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes
US9047214B1 (en) 2012-05-22 2015-06-02 Pmc-Sierra, Inc. System and method for tolerating a failed page in a flash device
US8788910B1 (en) 2012-05-22 2014-07-22 Pmc-Sierra, Inc. Systems and methods for low latency, high reliability error correction in a flash drive
US9183085B1 (en) 2012-05-22 2015-11-10 Pmc-Sierra, Inc. Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency
US9021337B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive
US8793556B1 (en) 2012-05-22 2014-07-29 Pmc-Sierra, Inc. Systems and methods for reclaiming flash blocks of a flash drive
US9176812B1 (en) 2012-05-22 2015-11-03 Pmc-Sierra, Inc. Systems and methods for storing data in page stripes of a flash drive
US9021336B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages
US8972824B1 (en) 2012-05-22 2015-03-03 Pmc-Sierra, Inc. Systems and methods for transparently varying error correction code strength in a flash drive
US9021333B1 (en) 2012-05-22 2015-04-28 Pmc-Sierra, Inc. Systems and methods for recovering data from failed portions of a flash drive
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US8804415B2 (en) 2012-06-19 2014-08-12 Fusion-Io, Inc. Adaptive voltage range management in non-volatile memory
US8856431B2 (en) 2012-08-02 2014-10-07 Lsi Corporation Mixed granularity higher-level redundancy for non-volatile memory
US9239754B2 (en) 2012-08-04 2016-01-19 Seagate Technology Llc Single read based soft-decision decoding of non-volatile memory
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9577673B2 (en) 2012-11-08 2017-02-21 Micron Technology, Inc. Error correction methods and apparatuses using first and second decoders
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9059736B2 (en) * 2012-12-03 2015-06-16 Western Digital Technologies, Inc. Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme
WO2014098537A1 (ko) 2012-12-21 2014-06-26 삼성전자주식회사 무선 통신 시스템에서 복수의 변조 기법을 이용한 신호 송수신 방법 및 장치
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9047211B2 (en) 2013-03-15 2015-06-02 SanDisk Technologies, Inc. Managing data reliability
US9081701B1 (en) 2013-03-15 2015-07-14 Pmc-Sierra, Inc. Systems and methods for decoding data for solid-state memory
US9026867B1 (en) 2013-03-15 2015-05-05 Pmc-Sierra, Inc. Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory
US9208018B1 (en) 2013-03-15 2015-12-08 Pmc-Sierra, Inc. Systems and methods for reclaiming memory for solid-state memory
US9053012B1 (en) 2013-03-15 2015-06-09 Pmc-Sierra, Inc. Systems and methods for storing data for solid-state memory
US9009565B1 (en) 2013-03-15 2015-04-14 Pmc-Sierra, Inc. Systems and methods for mapping for solid-state memory
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9183095B1 (en) 2013-06-28 2015-11-10 Sk Hynix Memory Solutions Inc. Recovering from a program failure by combining write data
KR102068519B1 (ko) 2013-07-01 2020-01-21 삼성전자주식회사 저장 장치, 그것의 쓰기 방법 및 읽기 방법
WO2015016880A1 (en) 2013-07-31 2015-02-05 Hewlett-Packard Development Company, L.P. Global error correction
KR102120823B1 (ko) * 2013-08-14 2020-06-09 삼성전자주식회사 비휘발성 메모리 장치의 독출 시퀀스 제어 방법 및 이를 수행하는 메모리 시스템
CA2929929A1 (en) 2013-09-18 2015-03-26 Quantum Biosystems Inc. Biomolecule sequencing devices, systems and methods
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
JP2015077652A (ja) 2013-10-16 2015-04-23 クオンタムバイオシステムズ株式会社 ナノギャップ電極およびその製造方法
US9559725B1 (en) 2013-10-23 2017-01-31 Seagate Technology Llc Multi-strength reed-solomon outer code protection
US9230655B2 (en) * 2013-12-20 2016-01-05 Apple Inc. Data storage management in analog memory cells using a non-integer number of bits per cell
US11140018B2 (en) * 2014-01-07 2021-10-05 Quantumsine Acquisitions Inc. Method and apparatus for intra-symbol multi-dimensional modulation
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US10438811B1 (en) 2014-04-15 2019-10-08 Quantum Biosystems Inc. Methods for forming nano-gap electrodes for use in nanosensors
WO2015170782A1 (en) 2014-05-08 2015-11-12 Osaka University Devices, systems and methods for linearization of polymers
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9213602B1 (en) 2014-06-23 2015-12-15 Seagate Technology Llc Write mapping to mitigate hard errors via soft-decision decoding
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9710199B2 (en) 2014-11-07 2017-07-18 International Business Machines Corporation Non-volatile memory data storage with low read amplification
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US9983808B2 (en) * 2014-12-10 2018-05-29 California Institute Of Technology NAND flash reliability with rank modulation
US10162700B2 (en) 2014-12-23 2018-12-25 International Business Machines Corporation Workload-adaptive data packing algorithm
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US9811417B2 (en) 2015-03-12 2017-11-07 Toshiba Memory Corporation Semiconductor memory device
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US9712190B2 (en) 2015-09-24 2017-07-18 International Business Machines Corporation Data packing for compression-enabled storage systems
US9870285B2 (en) 2015-11-18 2018-01-16 International Business Machines Corporation Selectively de-straddling data pages in non-volatile memory
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
JP2019517056A (ja) * 2016-04-11 2019-06-20 クオンタムバイオシステムズ株式会社 生体データ管理のシステム及び方法
US9886979B1 (en) 2016-12-30 2018-02-06 Western Digital Technologies, Inc. Implementing BER-list modulation code for hard disk drives
US10552256B2 (en) * 2017-05-08 2020-02-04 Samsung Electronics Co., Ltd. Morphable ECC encoder/decoder for NVDIMM over DDR channel
US10304550B1 (en) 2017-11-29 2019-05-28 Sandisk Technologies Llc Sense amplifier with negative threshold sensing for non-volatile memory
TWI640997B (zh) * 2017-12-27 2018-11-11 群聯電子股份有限公司 資料保護方法、記憶體控制電路單元與記憶體儲存裝置
US10846172B2 (en) * 2018-01-08 2020-11-24 SK Hynix Inc. Encoding method and system for memory device including QLC cells
TWI759672B (zh) * 2018-04-20 2022-04-01 慧榮科技股份有限公司 解碼方法及相關的快閃記憶體控制器與電子裝置
US11003375B2 (en) 2018-05-15 2021-05-11 Micron Technology, Inc. Code word format and structure
US10831653B2 (en) * 2018-05-15 2020-11-10 Micron Technology, Inc. Forwarding code word address
US10862512B2 (en) 2018-09-20 2020-12-08 Western Digital Technologies, Inc. Data driven ICAD graph generation
US10735031B2 (en) 2018-09-20 2020-08-04 Western Digital Technologies, Inc. Content aware decoding method and system
US10643695B1 (en) 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
US11024392B1 (en) 2019-12-23 2021-06-01 Sandisk Technologies Llc Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory
US11822820B2 (en) * 2021-11-10 2023-11-21 Western Digital Technologies, Inc. Storage system and method for multi-cell mapping

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279133B1 (en) * 1997-12-31 2001-08-21 Kawasaki Steel Corporation Method and apparatus for significantly improving the reliability of multilevel memory architecture
US20010025358A1 (en) * 2000-01-28 2001-09-27 Eidson Donald Brian Iterative decoder employing multiple external code error checks to lower the error floor
US20040161048A1 (en) * 2003-02-13 2004-08-19 Broadcom Corporation Method and apparatus for performing trellis coded modulation of signals for transmission on a TDMA channel of a cable network

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011360B2 (ja) * 1981-12-15 1985-03-25 ケイディディ株式会社 音声符号化方式
NL9100218A (nl) * 1991-02-07 1992-09-01 Philips Nv Encodeer/decodeer-schakeling, alsmede digitaal video-systeem voorzien van de schakeling.
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5365530A (en) * 1992-05-12 1994-11-15 Mitsubishi Denki Kabushiki Kaisha Error-correction encoding and decoding system
US5539757A (en) * 1993-12-22 1996-07-23 At&T Corp. Error correction systems with modified Viterbi decoding
JPH0832633A (ja) * 1994-07-20 1996-02-02 Toshiba Corp トレリス復号器
JPH08163085A (ja) * 1994-12-02 1996-06-21 Toshiba Corp 情報通信装置
JPH09251427A (ja) 1996-03-18 1997-09-22 Nec Home Electron Ltd フラッシュメモリの符号誤り訂正装置及び方法
JPH09284348A (ja) * 1996-04-15 1997-10-31 Ricoh Co Ltd 復号方法
WO1998009219A1 (de) * 1996-08-30 1998-03-05 Siemens Aktiengesellschaft Fehlererkennung in einem speichersystem
KR100219842B1 (ko) * 1997-03-12 1999-09-01 서평원 이동 전화시스템
KR100246184B1 (ko) 1997-07-02 2000-03-15 김영환 리드-솔로몬 에러 정정 코드를 이용한 프레쉬 메모리 시스템의 운영 방법
JPH11136139A (ja) * 1997-11-04 1999-05-21 Hitachi Ltd 復号方法および装置、記憶装置およびこれを用いた情報機器、メモリチップ、記録符号、光通信システム
JPH11143787A (ja) * 1997-11-06 1999-05-28 Hitachi Ltd 記録再生装置
JP4099844B2 (ja) * 1998-01-21 2008-06-11 ソニー株式会社 メモリ装置
JPH11213693A (ja) * 1998-01-27 1999-08-06 Sony Corp メモリ装置
JP2000286719A (ja) * 1999-03-31 2000-10-13 Mitsubishi Electric Corp 誤り訂正システム
JP4074029B2 (ja) * 1999-06-28 2008-04-09 株式会社東芝 フラッシュメモリ
US7890846B2 (en) * 2000-01-06 2011-02-15 Supertalent Electronics, Inc. Electronic data flash card with Reed Solomon error detection and correction capability
US6715116B2 (en) * 2000-01-26 2004-03-30 Hewlett-Packard Company, L.P. Memory data verify operation
JP2001332982A (ja) * 2000-05-18 2001-11-30 Mitsubishi Electric Corp 光伝送システム、ｆｅｃ多重化装置、ｆｅｃ多重分離装置、および誤り訂正方法
JP2002100192A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 不揮発性半導体メモリ
JP3515519B2 (ja) * 2000-12-28 2004-04-05 三洋電機株式会社 データ受信装置
JP4417629B2 (ja) 2001-04-24 2010-02-17 エヌエックスピー ビー ヴィ ビット変更を可能にする、フラッシュメモリにおける使用のための、改良されたエラー修正方式
JP3578736B2 (ja) * 2001-08-07 2004-10-20 Ｎｅｃマイクロシステム株式会社 ブランチメトリック算出装置およびその算出方法
US7142612B2 (en) * 2001-11-16 2006-11-28 Rambus, Inc. Method and apparatus for multi-level signaling
EP1355234B1 (en) 2002-04-15 2016-06-29 Micron Technology, Inc. Use of an error correction circuit in program and erase verify procedures
US6751766B2 (en) * 2002-05-20 2004-06-15 Sandisk Corporation Increasing the effectiveness of error correction codes and operating multi-level memory systems by using information about the quality of the stored data
TW575806B (en) 2002-07-15 2004-02-11 Silicon Motion Tech Inc A method for enhancing flash memory error correction capability and providing data encryption in the same time
US20040083334A1 (en) * 2002-10-28 2004-04-29 Sandisk Corporation Method and apparatus for managing the integrity of data in non-volatile memory system
JP2005034758A (ja) * 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 厨芥処理機およびその制御方法
JP2005078721A (ja) * 2003-09-01 2005-03-24 Nippon Telegr & Teleph Corp <Ntt> 誤り訂正方法およびメモリ回路
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
KR100547146B1 (ko) * 2003-10-06 2006-01-26 삼성전자주식회사 영상처리장치 및 그 방법
JP4056488B2 (ja) 2004-03-30 2008-03-05 エルピーダメモリ株式会社 半導体装置の試験方法及び製造方法
JP4135680B2 (ja) * 2004-05-31 2008-08-20 ソニー株式会社 半導体記憶装置および信号処理システム
JP4614732B2 (ja) * 2004-10-22 2011-01-19 パナソニック株式会社 デコード装置
KR100680473B1 (ko) * 2005-04-11 2007-02-08 주식회사 하이닉스반도체 액세스 시간이 감소된 플래시 메모리 장치
US7844879B2 (en) * 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6279133B1 (en) * 1997-12-31 2001-08-21 Kawasaki Steel Corporation Method and apparatus for significantly improving the reliability of multilevel memory architecture
US20010025358A1 (en) * 2000-01-28 2001-09-27 Eidson Donald Brian Iterative decoder employing multiple external code error checks to lower the error floor
US20040161048A1 (en) * 2003-02-13 2004-08-19 Broadcom Corporation Method and apparatus for performing trellis coded modulation of signals for transmission on a TDMA channel of a cable network

Also Published As

Publication number Publication date
US20070171714A1 (en) 2007-07-26
US8055979B2 (en) 2011-11-08
EP1984923B1 (en) 2013-08-14
WO2007084751A3 (en) 2008-01-10
TW200739334A (en) 2007-10-16
JP5232014B2 (ja) 2013-07-10
KR20080098041A (ko) 2008-11-06
EP1984923A4 (en) 2009-07-22
JP2009524152A (ja) 2009-06-25
EP1984923A2 (en) 2008-10-29
TWI352284B (en) 2011-11-11
WO2007084751A2 (en) 2007-07-26

Similar Documents

Publication Publication Date Title
KR101373789B1 (ko) 코딩 및 신호 처리 기능을 갖는 플래시 메모리
KR101410434B1 (ko) 플래시 메모리에서 에러를 정정하기 위한 방법 및 시스템
US10355815B2 (en) Bitwise operations and apparatus in a multi-level system
JP5356214B2 (ja) Ｌｄｐｃおよびインターリーブによるマルチレベル信号メモリ
TWI451430B (zh) 用於利用乘積碼糾正非揮發性記憶體中的錯誤的系統和方法
US9047213B2 (en) Coding architecture for multi-level NAND flash memory with stuck cells
CN101405811B (zh) 具有编码和信号处理的闪存
Oh et al. Performance Comparison of Multi-level Coding Schemes for NAND Flash Memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 7