KR101367740B1 - 반도체 기판과 전극의 형성 방법 및 태양 전지의 제조 방법 - Google Patents

반도체 기판과 전극의 형성 방법 및 태양 전지의 제조 방법 Download PDF

Info

Publication number
KR101367740B1
KR101367740B1 KR1020097001621A KR20097001621A KR101367740B1 KR 101367740 B1 KR101367740 B1 KR 101367740B1 KR 1020097001621 A KR1020097001621 A KR 1020097001621A KR 20097001621 A KR20097001621 A KR 20097001621A KR 101367740 B1 KR101367740 B1 KR 101367740B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor substrate
electrode layer
layer
additive
Prior art date
Application number
KR1020097001621A
Other languages
English (en)
Other versions
KR20090057212A (ko
Inventor
나오키 이시카와
히로유키 오츠카
다케노리 와타베
사토유키 오지마
도요히로 우에구리
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
신에츠 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤, 신에츠 한도타이 가부시키가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20090057212A publication Critical patent/KR20090057212A/ko
Application granted granted Critical
Publication of KR101367740B1 publication Critical patent/KR101367740B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C03C8/18—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions containing free metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/05—Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Sustainable Development (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은, 적어도 전극이 형성된 반도체 기판으로서, 상기 전극은 2층 이상의 다층 구조를 갖는 것이고, 상기 다층 구조 중, 적어도 상기 반도체 기판에 직접 접합되는 제1 전극층은, 적어도 은과 글라스 프릿을 함유하며, 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 적어도 1종을 함유하는 것이고, 상기 제1 전극층 위에 형성되는 전극층 중, 적어도 배선과 접합되는 최표면층의 전극층은, 적어도 은과 글라스 프릿을 함유하며, 상기 첨가물을 함유하지 않는 것인 반도체 기판이다. 이것에 의해, 반도체 기판 위에, 콘택트 저항, 배선 저항을 모두 작게 하고, 반도체 기판과의 접착 강도, 땜납을 통한 배선과의 접착 강도를 충분히 갖는 전극을 형성할 수 있다.

Description

반도체 기판과 전극의 형성 방법 및 태양 전지의 제조 방법{SEMICONDUCTOR SUBSTRATE, METHOD FOR FORMING ELECTRODE, AND METHOD FOR MANUFACTURING SOLAR CELL}
본 발명은 전극이 형성된 반도체 기판과 반도체 기판에의 전극의 형성 방법 및 이것을 이용한 태양 전지의 제조 방법에 관한 것이다.
종래의 전형적인 태양 전지의 구조를 도 3에 도시한다. 두께 0.25 ㎜ 정도의 단결정 또는 다결정 Si로 이루어진 p형 Si 기판(21)의 일 주요면측에, 0.1 ㎛∼0.5 ㎛의 깊이로 P 등을 확산시킨 이미터층(n+층)(22)을 형성하고, 그 상측에는 표면 반사율을 저감시키기 위한 Si3N4이나 SiO2 등으로 이루어진 반사 방지막(23)과 전류를 취출하기 위한 표면 전극(수광면 전극)(34)이 형성되며, Si 기판의 다른 면측(이면측)에 Al 등을 고농도로 확산시킨 BSF층(P+층)(25)이 형성되고, 이 이면 위에 이면 전극(26)이 형성된 구조를 갖고 있다.
그리고, 이 종류의 태양 전지를 제조할 때, 표면 전극(34)은 용이하고 저비용 등의 이유 때문에, 일반적으로는, 이하에 나타낸 바와 같은 인쇄·소성법으로 형성된다. 즉, 표면 전극 재료에는 일반적으로 은 분말을 배합한 도전성 페이스트가 이용되고, 스크린 인쇄법 등에 의해 이 도전성 페이스트를 도포한 후, 소성로 안에서 고온 소결하여 표면 전극을 형성하는 것이다. 이 전극의 형성 방법에 의한 경우, 통상, 은 분말과, 글라스 프릿(glass frit)과, 유기 비히클(vehicle)과, 유기 용매를 주성분으로 하는 도전성 페이스트가 이용되고 있다.
이러한 방법에 의해 형성된 표면 전극(34)과 Si 기판(21)과의 콘택트 저항(접촉 저항)과 전극의 배선 저항은, 태양 전지의 변환 효율에 큰 영향을 미치고, 고효율[낮은 셀 직렬 저항, 높은 필(fill) 팩터(곡선 인자)]을 얻기 위해서는, 콘택트 저항과 표면 전극(34)의 배선 저항의 값이 충분히 낮은 것이 요구된다.
그러나, 상기와 같은 종래의 전극 구조에서는, 도전성 페이스트중의 글라스 프릿이 고온 소결중에 용융하고, 그 일부는 Si 기판과 은 전극 간의 계면에 유출되어 배리어층을 형성하며, 고효율의 태양 전지를 얻기 위해 충분히 낮은 콘택트 저항을 얻을 수 없었다.
이러한 문제에 대하여, 종래 고온 소결 후에, 수소 분위기에서의 열처리, 희불산 수용액에의 침지 등에 의해 콘택트 저항을 내리는 시도가 이루어졌다. 그러나 수소 처리를 하기 위해서는 특수한 장치가 필요하고, 대량의 투입 에너지가 필요한 것이나, 수소의 취급이 어려운 것 등을 고려하면, 양산성이나 비용의 점에서 불리한 면이 있다. 또한 불산 처리는 수십초∼수분 정도의 시간을 요하기 때문에, 은 전극 성분중에서 접착제로서 기능하고 있는 글라스 프릿이 용해되고, 접착력이 저하, 더 나아가서는 전극이 박리된다고 하는 문제가 있었다. 그리고, 이러한 문제가 있으면, 태양 전지셀의 신뢰성이 손상되어 버린다.
한편, 산화아연 등의 산화물을 도전성 페이스트에 배합함으로써, 고온 소성 후에 상기와 같은 수소 분위기하에서의 열처리나 불산 처리 등을 행하지 않고 콘택트 저항을 저하시킬 수 있고, 양호한 오믹 콘택트성의 확보가 가능한 것이 알려져 있다(예컨대 일본 특허 공개 제2001-313400호 공보, 일본 특허 공개 제2004-235276호 공보, 일본 특허 공개 제2005-129660호 공보 참조). 그러나 도전성 페이스트에의 산화아연 등의 산화물의 배합에 의한 오믹 콘택트성은, 그 첨가량을 높일수록 향상되지만, 반면 전극 소성시의 은의 소결을 저해하는 경향이 있고, 은 소결체의 고유 저항의 증가에 의한 배선 저항의 증가로 이어진다. 즉, 어느 정도의 첨가량을 초과하면, 오믹 콘택트성의 향상과 배선 저항의 증가 작용이 대항하여, 태양 전지의 성능은 종래에 비해 크게 향상되지 않는 문제가 있었다. 또한 태양 전지 연결용 땜납 코트 리본에의 납땜에 대하여 소결되지 못한 은이 땜납중의 Sn과의 화합물을 형성하여 땜납중에 취입되는 은 부식의 발생에 의한 전극과 배선과의 접착 강도의 저하 등의 결점이 있어 태양 전지의 성능 저하나 모듈화시의 장해가 된다고 하는 문제가 있었다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로, 반도체 기판 위에, 콘택트 저항, 배선 저항을 모두 작게 하고, 반도체 기판과의 접착 강도, 땜납을 통한 배선과의 접착 강도를 충분히 갖는 전극을 형성하는 것을 목적으로 한다.
본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 적어도 전극이 형성된 반도체 기판으로서, 상기 전극은 2층 이상의 다층 구조를 갖는 것이고, 상기 다층 구조 중, 적어도 상기 반도체 기판에 직접 접합되는 제1 전극층은, 적어도 은과 글라스 프릿을 함유하며, 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 적어도 1종을 함유하는 것이고, 상기 제1 전극층 위에 형성되는 전극층 중, 적어도 배선과 접합되는 최표면층의 전극층은, 적어도 은과 글라스 프릿을 함유하며, 상기 첨가물을 함유하지 않는 것을 특징으로 하는 반도체 기판을 제공한다.
이러한, 2층 이상의 다층 구조를 가지며, 적어도 제1 전극층은, 은과 글라스 프릿을 함유하고, 상기 첨가물을 더 함유하는 것이며, 상기 제1 전극층 위에 형성되는 전극층 중, 적어도 배선과 접합되는 최표면층의 전극층은, 적어도 은과 글라스 프릿을 함유하며, 상기 첨가물을 함유하지 않는 전극을 포함하는 반도체 기판을 이용하면, 전극의 반도체 기판과의 접착력이 충분하면서, 전극과 반도체 기판 사이의 콘택트 저항을 낮은 것으로 할 수 있다. 또한 최표면층의 전극층중의 은이 충분히 소결되어 있기 때문에, 배선 저항을 낮게 할 수 있고, 최표면층의 전극층에서 땜납과의 사이에서 은 부식 현상의 발생이 억제되며, 전극과 배선을 접속하는 납땜의 강도를 충분하게 할 수 있다.
이 경우, 적어도 상기 제1 전극층에 함유되는 첨가물의 함유량이 1 wt% 이상 15 wt% 미만인 것이 바람직하다.
이와 같이, 적어도 상기 제1 전극층에 함유되는 첨가물의 함유량이 1 wt% 이상 15 wt% 미만이면, 보다 확실하게 전극과 반도체 기판 사이의 콘택트 저항을 저하시킬 수 있다.
또한, 상기와 같은 반도체 기판으로서, 이 반도체 기판은 pn 접합을 가지며, 상기 전극은 표면 전극이고, 이 표면 전극측에 반사 방지막을 구비하며, 이면측에 이면 전극을 구비하는 것이고, 태양 전지로서 동작하는 것일 수 있다.
이와 같이, 전술의 반도체 기판을 태양 전지로서 동작하는 것으로 하면, 오믹 콘택트를 취하고, 콘택트 저항, 배선 저항 모두 작고, 특성이 안정된 고효율의 태양 전지로 할 수 있다. 또한, 표면 전극과 반도체 기판의 접착 강도, 표면 전극과 배선과의 접착 강도가 충분한 태양 전지로 할 수 있다.
또한, 본 발명은 적어도, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하고, 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 적어도 1종을 함유하는 도전성 페이스트를 반도체 기판 위에 도포하고 가열하여, 제1 전극층을 형성하는 공정과, 이 제1 전극층보다 위에, 적어도 은 분말과 글라스 프릿과 유기 비히클과 유기 용매를 함유하고, 상기 첨가물을 함유하지 않는 도전성 페이스트를 도포하고 가열하여, 배선과 접합되는 최표면층의 전극층을 형성하는 공정을 포함하는 것을 특징으로 하는 전극의 형성 방법을 제공한다.
이와 같이, 상기 첨가물을 함유하는 도전성 페이스트를, 반도체 기판 위에 도포하고 가열하여, 제1 전극층을 형성하는 공정과, 이 제1 전극층보다 위에 상기 첨가물을 함유하지 않는 도전성 페이스트를 도포하고 가열하여, 배선과 접합되는 최표면층의 전극층을 형성하는 공정을 포함하는 전극의 형성 방법을 이용하면, 반도체 기판 사이의 콘택트 저항을 낮게 한 전극을 반도체 기판 위에, 전극의 반도체 기판과의 접착력을 저하시키지 않고 형성할 수 있다. 또한 최표면층의 전극층중의 은이 충분히 소결되기 때문에, 배선 저항이 낮은 전극을 형성할 수 있고, 최표면층의 전극층에서 땜납과의 사이에서 은 부식 현상의 발생이 억제되며, 전극과 배선을 접속하는 납땜의 강도를 충분하게 할 수 있다. 또한 불산 처리를 행할 필요가 없기 때문에, 전극의 반도체 기판으로부터의 접착력을 저하시키는 것을 방지할 수 있다.
이 경우, 적어도 상기 제1 전극층을 형성하는 도전성 페이스트에 함유되는 상기 첨가물의 함유량을 1 wt% 이상 15 wt% 미만으로 하는 것이 바람직하다.
이와 같이, 적어도 제1 전극층을 형성하는 도전성 페이스트에 함유되는 상기 첨가물의 함유량을 1 wt% 이상 15 wt% 미만으로 하면, 보다 확실하게 반도체 기판과의 콘택트 저항을 저감할 수 있다.
또한, 본 발명은, 적어도 pn 접합을 갖는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조 방법으로서, 적어도 상기 표면 전극의 형성은 전술의 전극의 형성 방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조 방법을 제공한다.
이와 같이, 전술의 전극의 형성 방법에 따르는 전극의 형성 공정을 포함하는 태양 전지의 제조 방법이면, 표면 전극의 콘택트 저항, 배선 저항이 모두 낮고, 태양 전지 기판과의 접착력이 충분하며, 배선과의 납땜의 강도도 충분한 태양 전지를 제조할 수 있다. 그리고, 이러한 태양 전지를 이용하면, 필 팩터나 변환 효율 등을 양호하게 할 수 있다.
본 발명에 따르는 반도체 기판이면, 반도체 기판 사이의 콘택트 저항 및 배선 저항이 모두 낮고, 반도체 기판과의 접착력이 충분하며, 배선과의 납땜의 강도가 충분한 전극을 갖는 반도체 기판으로 할 수 있다.
또한, 본 발명에 따르는 전극의 형성 방법에 따르면, 반도체 기판과의 사이의 콘택트 저항 및 배선 저항이 모두 낮고, 반도체 기판과의 접착력이 충분하며, 배선과의 납땜의 강도도 충분한 전극을 반도체 기판 위에 형성할 수 있다. 또한, 콘택트 저항을 저하시키기 위한 추가 처리를 행할 필요가 없기 때문에, 제조 공정을 삭감할 수 있어, 저비용화가 가능해진다. 그리고, 이러한 반도체 기판 및 전극의 형성 방법을 태양 전지에 응용하면, 고효율로 저비용의 태양 전지를 제조할 수 있다.
도 1은 본 발명에 따른 전극을 구비하는 반도체 기판을 도시하는 개략 단면도이다.
도 2는 본 발명에 따른 전극을 구비하는 반도체 기판의 구체적인 일례를 도시하는 개략 단면도이다.
도 3은 종래의 태양 전지의 구조를 도시한 개략도이다.
이하, 본 발명에 대해서 더 상세히 설명한다.
전술한 바와 같이, 은 분말을 함유하는 도전성 페이스트를 반도체 기판에 도포하고, 고온으로 소성한 후, 수소 분위기에서의 열처리나 희불산 수용액에의 침지 등을 행하여, 전극과 반도체 기판 사이의 콘택트 저항을 저하시키고자 한 경우, 수 소 처리를 하기 위해서는 특수한 장치가 필요하고, 대량의 투입 에너지가 필요한 것이나, 수소의 취급이 어려우며, 양산성이나 비용의 점에서 문제가 있어, 불산 처리를 하면, 은 전극 성분중에서 접착제로서 기능하고 있는 글라스 프릿이 용해되고, 접착력이 저하, 더 나아가서는 전극이 박리한다고 하는 문제가 있었다.
또한, 산화아연 등의 산화물을 도전성 페이스트에 배합하는 경우는, 은의 소결을 저해하는 것에 의한 은 소결체의 고유 저항의 증가에 의한 배선 저항의 증가, 은 부식의 발생에 의한 전극과 배선과의 접착 강도의 저하 등의 문제가 있었다.
이들 문제에 대하여, 본 발명자 등은, 수소 분위기하에서의 열처리나 희불산 수용액에의 침지를 하지 않고, 가능한 한 전극의 콘택트 저항을 저하시키며, 전극과 배선과의 접합부에서 은 부식 현상을 발생시키지 않는 전극을 형성하는 방법에 대해서 예의 검토를 행하였다.
오믹 콘택트성의 향상을 도모하기 위해서는, 도전성 페이스트에의 산화아연 등의 산화물의 첨가량을 높여야 하지만, 전극 소성시의 은의 소결 저해가 발생하고, 배선 저항의 증가로 이어지기 때문에, 1층 전극의 경우, 첨가량에 일정한 제한이 있어 태양 전지의 성능의 향상 효과가 한정되어 왔다. 그래서 본 발명자 등은, 다층 전극으로 함으로써, 2층째 이상에 첨가물을 함유하지 않는 전극층, 즉 고유 저항이 충분히 낮은 전극층을 형성함으로써, 전극 전체로서 충분히 저항의 저감 효과를 얻을 수 있는 것을 발견하였다.
또한, 본 발명자 등은, 전극을 2층 이상의 다층 구조를 갖는 것으로 하고, 적어도 기판에 직접 접합되는 제1 전극층에 전술의 콘택트 저항의 저하에 효과가 있는 첨가물을 가하며, 적어도 배선과 접합되는 최표면층의 전극층에는, 배선 저항의 증가나 은 부식의 발생의 원인이 되는 이들 첨가물을 가하지 않는 것으로 하면, 반도체 기판과의 접합부에서는 콘택트 저항이 낮고, 접착력이 강하며, 배선과의 접합부에서는 은 부식을 잘 발생시키지 않는 전극으로 할 수 있는 것을 발견하였다.
그리고 본 발명자 등은, 실험 및 검토를 더 행하고, 여러 가지의 조건을 최적화하여 본 발명을 완성시켰다.
이하, 본 발명에 대해서 도면을 참조하면서 더 구체적으로 설명하지만, 본 발명은 이에 한정되는 것이 아니다.
도 1은 본 발명에 따른 반도체 기판(1)의 개략도이다.
예컨대, 실리콘 단결정 기판 등의 지지 기판이 되는 반도체 기판(11) 표면 위에 전극(12)이 형성되어 있고, 이 전극(12)은 2층 이상의 다층 구조를 갖는 것이다. 전극(12)의 다층 구조는, 반도체 기판(11)에 직접 접합되는 제1 전극층(13)과, 제1 전극층 바로 위에 형성되어 있는 제2 전극층, 제2 전극층 바로 위에 형성되어 있는 제3 전극층, …, 과 같이 구성되어 있는 중간 전극층(14)이 형성되어 있고, 최표면층에는 최표면층의 전극층(15)이 형성되어 있다. 또한, 전극(12)은 2층 이상이면 좋고, 전극(12)이 2층으로 구성되는 경우는, 중간 전극층(14)이 존재하지 않으며, 제1 전극층(13)의 바로 위에 제2 전극층이 최표면층의 전극층(15)으로서 형성된다. 최표면층의 전극층(15)은 배선(16)에 땜납(17)으로 접합된다. 전극(12)을 구성하는 전극층 중 적어도 제1 전극층(13)은, 적어도 은과 글라스 프릿을 함유하고, 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 적어도 1종을 함유하는 것이며, 적어도 최표면층의 전극층(15)은, 적어도 은과 글라스 프릿을 함유하고, 상기 첨가물을 함유하지 않는 것이다. 중간 전극층(14)은, 적어도 은과 글라스 프릿을 함유하지만, 상기 첨가물에 대해서는 함유하는 것이어도 함유하지 않는 것이어도 좋다.
이러한 구조를 갖는 본 발명의 반도체 기판에서의 전극은, 이하와 같이 하여 형성할 수 있다.
지지 기판이 되는 반도체 기판(11)을 준비한 후, 우선, 반도체 기판(11) 위에 제1 전극층(13)을 형성한다. 이 때, 후술하는 이유에 의해, 반도체 기판(11) 위에는 얇은 산화막이나 질화막 등이 형성되어 있어도 좋다. 제1 전극층(13)은, 적어도 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하고, 또한 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 적어도 1종을 함유하는 도전성 페이스트를 반도체 기판(11) 위에 도포하고, 예컨대 150℃∼200℃로 가열해서, 도전성 페이스트중의 유기 용매를 증발시킴으로써 형성할 수 있다. 유기 비히클, 유기 용매는 통상 이용되는 것을 배합하면 좋다.
다음에, 전극(12)이 3층 이상으로 구성되는 것인 경우에는, 이하와 같이, 제1 전극층(13)과 최표면층의 전극층(15) 사이에 중간 전극층(14)이 형성된다. 중간 전극층(14)은, 적어도 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하는 도전성 페이스트를 제1 전극층(13) 위에 도포하고, 예컨대 150℃∼200℃로 가열해서, 도전성 페이스트중의 유기 용매를 증발시킴으로써 형성할 수 있다. 또한, 중간 전극층(14)을 형성하기 위해 이용하는 도전성 페이스트에는, 상기 첨가물을 함유시켜도 좋고 함유시키지 않아도 좋으며, 적절하게 선택할 수 있다. 이 공정을 반복함으로써 중간 전극층(14)이 1층, 또는 복수층 형성된다.
다음에, 최표면층의 전극층(15)을 형성한다. 최표면층의 전극층(15)은, 적어도 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하고, 상기 첨가물을 함유하지 않는 도전성 페이스트를 중간 전극층(14) 위에 도포하고, 예컨대 15O℃∼20O℃로 가열해서 도전성 페이스트중의 유기 용매를 증발시킴으로써 형성할 수 있다.
전극(12)이 2층인 경우에는, 최표면층의 전극층(15)은 제1 전극층(13)의 바로 위에 형성되지만, 그 형성 방법은 전술한 바와 다르지 않다.
이와 같이 전극(12)중의 각 층이 형성된 후, 예컨대 600℃∼85O℃의 고온으로 예컨대 1분∼5분의 소성을 행한다. 이 소성에 의해 각 층의 도전성 페이스트중의 유기 비히클이 소실되고, 전극의 각 층중의 은이 소결되며, 전극(12)이 형성된다. 또한, 이러한 소성을 위한 가열이 행해지기 때문에, 전극(12)을 예컨대 100 ㎚ 이하와 같은 얇은 산화막 등의 위에 형성하여도, 소성을 위한 가열시에 이 산화막 등은 동시에 용융되고, 전극은 산화막 등을 돌파하여 반도체 기판(11)의 반도체층 자체와 직접 접합하도록 접착한다[이것을 파이어 스루(fire through)라고 함].
반도체 기판 위에 형성되는 전극이 상기와 같이 구성되어 있는 것에 의해, 이하와 같은 작용을 나타낸다.
즉, 반도체 기판(11)에 직접 접합되어 있는 제1 전극층(13)에서는, 상기 첨 가물이 첨가되어 있기 때문에, 반도체 기판과의 사이의 콘택트 저항이 낮고, 오믹 콘택트를 안정적으로 확보할 수 있다. 이와 같이, 이들 첨가물을 함유함으로써 콘택트 저항이 저하되는 원인은 완전히 해명되어 있는 것은 아니지만, 상기 산화물중의, Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn 성분이, 소성중에, 글라스 프릿에 작용하여 그 일부가 용해되고, 그 후, 이 용해되는 것에 의해 생긴 혼합체가, 반도체 기판 위의 산화막 등에 작용하며, 그 결과 콘택트성 및 접착 강도를 향상시키는 것에 의한 것으로 생각되고 있다. 원래, 글라스 프릿은 Pb, B, Si 등의 산화물을 포함하고 있고, 글라스 프릿에 의해 전극과 반도체 기판 사이의 콘택트 저항을 저하시킬 수 있지만, 전극층중에 이들 첨가물을 더 함유시키는 것에 의해, 콘택트 저항을 한층 더 저하시킬 수 있다.
또한, 땜납(17)을 통해 배선(16)과 접합되는 최표면층의 전극층(15)은, 상기 첨가물을 함유하지 않는다.
전술한 바와 같이, 상기 첨가물이 함유되어 있는 전극층에서는, 은의 소결이 저해된다. 이와 같이 은의 소결이 저해되면, 전극층의 고유 저항을 상승시키는 요인이 되고, 배선과 접속하기 위해 땜납과 접촉시키면, 땜납중의 Sn과 반응하여, 땜납중에 용해되는 소위 은 부식 현상이 발생하기 쉬워진다.
이에 대하여, 본 발명에 따른 반도체 기판에 형성되는 전극(12)의 최표면층의 전극층(15)은, 상기 첨가물을 함유하지 않기 때문에, 전극의 소성 공정에서, 은의 소결이 충분히 행해지고, 전극층의 고유 저항도 충분히 저하시킬 수 있으며, 은 부식의 발생도 억제할 수 있다.
즉, 전극(12) 전체로서는, 전극과 반도체 기판 사이의 콘택트 저항이 낮게, 배선 저항도 낮게 할 수 있으며, 전극에의 배선의 납땜도 양호하게 행할 수 있다.
그리고, 이러한 전극을 형성할 때는, 수소 분위기에서의 열처리, 희불산 수용액에의 침지 등을 행할 필요가 없기 때문에, 전극 형성의 공정을 삭감할 수 있어, 비용을 낮게 억제할 수 있다. 또한 희불산 수용액에의 침지한 경우에 현저해지는, 전극과 반도체 기판과의 접착력이 저하되는 것을 방지할 수 있다.
또한, 제1 전극층(13)에 첨가하는 상기 첨가물의 함유량은 1 wt% 이상 15 wt% 미만으로 하는 것이 바람직하다. 또한, 중간 전극층(14)에 상기 첨가물을 첨가하는 경우도, 같은 함유량으로 한다. 전극층중의 상기 첨가물을 이러한 함유량으로 하기 위해서는, 도전성 페이스트에 의해 제1 전극층(13)을 형성할 때에, 도전성 페이스트중의 상기 첨가물의 함유량을 1 wt% 이상 15 wt% 미만으로 하면 대략 달성할 수 있다.
전극층중의 상기 첨가물의 함유량을 이러한 값으로 하면, 보다 확실하게 전극과 반도체 기판 사이의 콘택트 저항을 저하시킬 수 있기 때문에 바람직하다. 상기 첨가물의 함유량이 1 wt% 이상이면, 콘택트 저항의 저하 효과는 충분하다. 한편 상기 첨가물의 함유량이 15 wt% 미만이면, 은의 소결을 저해하거나, 전극의 고유 저항을 상승시키는 영향이 없어지고, 전극을 포함하는 반도체 기판 전체로서, 충분히 저항의 저하 효과를 얻을 수 있다.
이러한 전극(12)은, 특별히 태양 전지의 표면 전극으로서 적용하는 것이 적합하다.
본 발명에 따른 태양 전지의 일례를 도시하는 개략도를 도 2에 도시하였다. 그 구조는, 표면 전극 이외는 종래의 태양 전지와 같은 것이고, 예컨대 이하와 같이 할 수 있다. 단결정 또는 다결정 Si으로 이루어지는 p형 Si 기판(21)의 일 주요면측에, 0.1 ㎛∼0.5 ㎛의 깊이로 P 등을 확산시킨 이미터층(n+층)(22)이 형성되고, 그 상측에는 표면 반사율을 저감시키기 위한 Si3N4나 SiO2 등을 포함하는 반사 방지막(23)과 전류를 취출하기 위한 표면 전극(수광면 전극)(27)이 형성되며, Si 기판의 다른 면측(이면측)에 이면 전극(26)이 형성되고, 필요에 따라서 Al 등을 고농도로 확산시킨 BSF층(p+층)(25)이 형성되어 있다. 이 중, 표면 전극(27)은 제1 전극층(27a), 제2 전극층(최표면층의 전극층)(27b)을 포함하고, 제1 전극층(27a)은 적어도 은과 글라스 프릿을 함유하며, 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 적어도 1종을 함유하는 것이고, 제2 전극층(27b)(최표면층의 전극층)은 적어도 은과 글라스 프릿을 함유하고, 상기 첨가물을 함유하지 않는 것이다.
도 2에는, 표면 전극(27)이 2층으로 구성되는 경우를 도시하였지만, 표면 전극(27)은, 도 1에 도시한 전극 구조를 적용할 수 있고, 중간의 전극층을 가지며, 3층 이상의 전극층으로 구성되는 것이어도 좋다. 또한, 여기서는, 본 발명의 반도체 기판을 태양 전지용으로서 이용하는 예를 진술했지만, 본 발명은 이것에는 한정되지 않고, 전극을 갖는 반도체 기판이면, 어떠한 것이어도 적용할 수 있다.
이러한 태양 전지는 예컨대 이하와 같이 하여 제조할 수 있다.
고순도 실리콘에 붕소 또는 갈륨과 같은 III족 원소를 도핑하여, 비저항을 0.1 Ω·cm∼5 Ω·cm로 하고, 0.1 ㎜∼1.0 ㎜ 정도의 두께를 갖는 애즈컷(as-cut) 단결정 {100} p형 실리콘 기판(21)에 대하여, 슬라이스의 손상 제거 처리와 텍스처(광 제한용 요철) 형성을 행한다. 텍스처는 가열한 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨 등의 알칼리용액(농도 수% 내지 수십%, 온도 60℃∼10O℃)중에 10분 내지 30분 정도 침지함으로써 용이하게 제작된다. 상기 용액중에 소정량의 2-프로판올을 용해시켜 반응을 촉진시키는 경우가 많다. 균일한 텍스처 형성을 위해서는 60℃∼7O℃로 가열한 농도 수%의 수산화나트륨 또는 수산화칼륨 용액중에 수%의 2-프로판올을 혼합한 용액을 이용하는 것이 바람직하다.
텍스처 형성 후, 염산, 황산, 질산, 불산 등, 또는 이들 혼합액의 산성 수용액중에서 반도체 기판(21)을 세정한다. 경제적 및 효율적 견지로부터, 염산중에서의 세정이 바람직하다. 청정도를 향상하기 위해, 염산 용액중에 수%의 과산화수소를 혼합시켜 60℃∼9O℃로 가온하여 세정하여도 좋다.
다음에, 옥시염화인을 이용한 기상 확산법에 의해 이미터층(22)을 형성한다. 이면에의 확산을 막기 위해, 이면끼리를 중첩시키고, 2장 일조로 확산 보드에 나열하여 기상 확산하는 것이 바람직하다. 구체적으로는, 옥시염화인 분위기중에서 820℃∼88O℃로 수십분 열처리하여, 수광면에 n형층을 형성한다. 형성된 이미터층 깊이는 0.2 ㎛∼1.0 ㎛로 하고, 시트 저항은 40 Ω/□∼150 Ω/□로 한다. 확산 후, 확산으로 형성된 인 글라스를 수%의 불산 수용액중에 수분 침지하여 제거한다.
이 후, 표면의 반사 방지막(23)의 형성을 행한다. 반사 방지막(23)으로서는, 산화실리콘, 질화실리콘을 비롯하여, 산화세륨, 알루미나, 이산화주석, 이산화티탄, 불화마그네슘, 산화탄탈 등, 및 이들을 2종 조합한 2층막이 사용되고, 어느 것을 이용하여도 문제없다. 반사 방지막 형성에는 PVD법, CVD법 등이 이용되고, 어느 방법으로도 가능하다. 고효율 태양 전지 제작을 위해서는 질화실리콘을 리모트 플라즈마 CVD법으로 형성한 것이, 작은 표면 재결합 속도를 달성 가능하고, 바람직하다.
계속해서, 이면에 이면 전극(26)을 10 ㎛∼50 ㎛ 형성한다. 이면 전극(26)에는 은이나 구리 등의 금속이 이용되지만, 경제성, 가공성, 실리콘과의 접촉성의 관점에서 Al이 가장 바람직하다. 금속층의 퇴적은 스퍼터법, 진공증착법, 스크린 인쇄법 등 어느 방법으로도 가능하다. 전극 금속은 이면에 균일하게 퇴적된다. 여기서, 스크린 인쇄법을 이용하여 Al을 주성분으로 한 전극을 소성함으로써, Si 기판과의 접합 부분에 있어서 Al이 Si 기판의 내부에 확산되어, Si 기판이 p형 불순물을 다량으로 포함한 이면 전계 영역(BSF층; 고농도 p+영역)(25)을 형성시킬 수 있기 때문에 바람직하다.
다음에, 본 발명에 의한 표면 전극(27)을 이하와 같이 형성한다. 제1 전극층(27a)은 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고, 상기 첨가물을 첨가한 도전성 페이스트를, 제2 전극층(이 경우, 「최표면층의 전극층」이 된다)(27b)은 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하며, 상기 첨가물을 함유하지 않는 도전성 페이스트를 반사 방지막의 표면 위에 배치한 후에, 유기 용매를 건조시켜, 600℃∼85O℃로 1분∼5분의 소성으로 형성한다. 이 때, 전술과 같이, 표면 전극(27)의 각 층을 반사 방지막 위에 형성하여도, 반사 방지막은 소성을 위한 가열시에 모두 용융되고, 표면 전극(27)이 반사 방지막을 돌파하여 전극이 반도체 기판(21)의 반도체층 자체와 직접 접합하도록 접착한다. 또한, 표면 전극(27)의 형성 및 이면 전극(26)의 형성 순서는 반대여도 좋다.
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것이 아니다.
(실시예 1)
이하의 공정을 반도체 기판 10장에 대해서 행하고, 태양 전지 10장을 제작하였다.
우선 한 변이 15 cm인 정사각형, 두께 250 ㎛, 비저항 2.0 Ω·cm의, 붕소 도핑 {100} p형 애즈컷 실리콘 기판(21)을 준비하고, 고농도 수산화칼륨 수용액에 의해 손상층을 제거, 텍스처를 형성, 옥시염화인 분위기 하에서 85O℃로 열처리하여 이미터층(22)을 형성하며, 인 글라스를 제거하고, 반사 방지막(23)을 형성하며, 이면 전체면에는 알루미늄을 주성분으로 하는 페이스트를 스크린 인쇄하고, 유기 용매를 건조하여 이면 전극(26)을 형성한 반도체 기판을 제작했다.
이 이면 전극(26)을 형성하는 공정까지 행한 반도체 기판 위에, 표면 전극(27)을 이하와 같이 하여 형성하였다.
우선, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고 첨가물로서 ZnO를 5 wt% 함유한 도전성 페이스트를, 스크린 인쇄로 반도체 기판 위에 형성된 반사 방지막 위에 도포하며, 15O℃의 크린 오븐에서 유기 용매의 건조를 행하여, 제1 전극층(27a)을 형성하였다. 다음에, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고 ZnO 등의 첨가물을 함유하지 않는 도전성 페이스트를, 제1 전극층 위에 도포하고, 15O℃의 크린 오븐에서 유기 용매를 건조하여, 최표면층의 전극층이 되는 제2 전극층(27b)을 형성하였다. 이와 같이 전극 각 층을 형성한 반도체 기판에 대해서, 최고 온도를 75O℃로 설정한 근적외선로 내에서 5분에 걸쳐 가열하여, 전극(27) 전체를 소성하였다.
이와 같이 제작한 태양 전지 10장에 대해서, 태양 전지로서의 특성 평가와 전극의 인장 강도를 측정하였다.
특성 평가는 25℃의 분위기 중, 솔라 시뮬레이터(조사 강도: 1 kW/m2, 스펙트럼: AM1.5 글로벌) 하에서 전기 측정(단락 전류 밀도, 개방 전압, 곡선 인자, 변환 효율)을 행했다. 이 측정 결과에 의해 전극의 콘택트 저항의 저하와 배선 저항의 저하의 효과를 평가할 수 있다.
전극부의 인장 강도의 측정은, 동박을 땜납에 의해 전극부에 부착하고, 이것을 수직 방향으로 잡아당겼을 때에, 동박이 박리되거나, 또는 셀이 파괴되는 인장력을 측정하여, 인장 강도로 하였다.
(실시예 2)
실시예 1과 같은 방법으로, 단, 이하와 같이, 전극층의 형성을 3회 행하고, 표면 전극을 3층 구조로 한 태양 전지를 10장 제작하였다.
우선, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고 첨가물로서 ZnO를 5 wt% 함유한 도전성 페이스트를 도포하고, 15O℃의 크린 오븐에서 유기 용매를 건조하여, 제1 전극층을 형성하였다. 다음에, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고 ZnO 등의 첨가물을 함유하지 않는 도전성 페이스트를, 제1 전극층 위에 도포하고 15O℃의 크린 오븐에서 유기 용매를 건조하여, 제2 전극층을 형성하였다. 다음에 제2 전극층을 형성한 도전성 페이스트와 동일한, 즉 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고 ZnO 등의 첨가물을 함유하지 않는 도전성 페이스트를, 제2 전극층 위에 도포하며, 15O℃의 크린 오븐에서 유기 용매를 건조하여, 최표면층의 전극층이 되는 제3 전극층을 형성하였다.
이와 같이 전극 각 층을 형성한 반도체 기판에 대해서, 최고 온도를 75O℃로 설정한 근적외선로 내에서 5분에 걸쳐 가열하고, 전극 전체를 소성하였다.
이와 같이 제작한 태양 전지 10장에 대해서, 실시예 1과 마찬가지로 특성 평가와, 전극의 인장 강도를 측정하였다.
(실시예 3, 4, 5)
실시예 1과 마찬가지로, 단, 제1 전극층(27a)의 첨가물을 ZnO로 하고, 그 함유량을 10 wt%(실시예 3), 15 wt%(실시예 4), 20 wt%(실시예 5)로 하여, 태양 전지 위에 2층으로 이루어지는 전극을 형성하며, 각각의 경우에 대해서 10장씩 태양 전지를 제작하였다.
이와 같이 제작한 태양 전지 각 10장에 대해서, 실시예 1과 마차가지로 특성 평가와, 전극의 인장 강도를 측정하였다.
(비교예 1)
이면 전극(26)의 형성 공정까지는 실시예 1과 같은 방법으로 행하고, 표면 전극의 형성에 있어서, 이하와 같이, 전극층의 형성은 1회만으로 하며, 표면 전극을 단층 구조로 한 태양 전지, 즉 도 3에 도시한 바와 같은 구조를 갖는 태양 전지를 10장 제작하였다.
표면 전극(34)의 형성은, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고 ZnO 등의 첨가물을 함유하지 않는 도전성 페이스트를, 도포하고, 15O℃의 크린 오븐에서 유기 용매를 건조하여 형성한 후, 최고 온도를 75O℃로 설정한 근적외선로 내에서 5분에 걸쳐 가열하고, 표면 전극(34)을 소성하였다.
이와 같이 제작한 태양 전지 10장에 대해서, 실시예 1과 마찬가지로 특성 평가와, 전극의 인장 강도를 측정하였다[측정(a)].
또한, 측정(a) 후, 희불산 수용액에 20초간 침지하는 처리를 하였다. 이러한 처리를 실시한 태양 전지 10장에 대해서, 재차 실시예 1과 마찬가지로 특성 평가와, 전극의 인장 강도를 측정하였다[측정(b)].
(비교예 2)
비교예 1과 마찬가지로, 이면 전극(26)의 형성 공정까지는 실시예 1과 같은 방법으로 행하고, 표면 전극의 형성은, 이하와 같이, 전극층의 형성을 1회만으로 하여 행하며, 표면 전극을 단층 구조로 한 태양 전지, 즉 도 3에 도시한 바와 같은 구조를 갖는 태양 전지를 10장 제작하였다.
표면 전극(34)의 형성은, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고 첨가물로서 ZnO를 5 wt% 함유한 도전성 페이스트를, 도포하고, 15O℃의 크린 오븐에서 유기 용매를 건조하여 형성한 후, 최고 온도를 75O℃로 설정한 근적외선로 내에서 5분에 걸쳐 가열하고, 표면 전극(34)을 소성하였다.
이와 같이 제작한 태양 전지 10장에 대해서, 실시예 1과 마찬가지로 특성 평가와, 전극의 인장 강도를 측정하였다.
(비교예 3)
실시예 1과 마찬가지로 하되, 단 제1 전극층(27a)의 첨가물을 ZnO로 하고, 그 함유량을 5 wt%로 하고, 제2 전극층(27b)의 첨가물을 ZnO로 하며, 그 함유량을 5 wt%로 하여, 태양 전지 위에 2층으로 이루어지는 전극을 형성하고, 태양 전지를 10장 제작하였다.
이와 같이 제작한 태양 전지에 대해서, 실시예 1과 마찬가지로 특성 평가와, 전극의 인장 강도를 측정하였다.
실시예 1∼5, 비교예 1∼3의 결과를 하기의 표에 나타내었다. 표 1은 각각 태양 전지 10장의 전기 특성의 측정 평균값을 나타내는 것이고, 표 2는 각각 태양 전지 10장의 인장 강도의 측정 평균값을 각각 나타내는 것이다. 또한, 비교예 1에 대해서는 측정(a),(b)의 결과를 각각 비교예1(a), 비교예1(b)로서 나타내었다.
[표 1]
Figure 112009004785940-pct00001
[표 2]
Figure 112009004785940-pct00002
표 1로부터 이하의 것이 명백해졌다. 기판 위의 직접 형성되는 제1 전극층에 ZnO가 포함되어 있지 않는 비교예 1(a)에 비해, ZnO이 포함되어 있는 비교예 2는, 태양 전지의 콘택트 저항 저하에 따라 곡선 인자가 향상되고 변환 효율이 높지만, 전극이 단층인 비교예 2에 비해, 전극이 2층 이상으로 구성되는 비교예 3, 실시예 1∼5의 태양 전지의 곡선 인자가 보다 향상되고, 변환 효율이 높다.
전극이 2층 이상의 구조를 취하고 있는 태양 전지 중에서도, 제2 전극층에 ZnO가 포함되는 비교예 3에 비해, 제2 전극층 이상으로 ZnO가 포함되어 있지 않는 실시예 1∼5의 태양 전지의 곡선 인자가 보다 향상되고, 변환 효율이 높다. 전극에 ZnO가 함유되면 은의 소결체인 전극의 고유 저항이 상승하고, 전극 배선 저항이 증가하기 때문이다. 이 것은 비교예 1(a)와 비교예 2의 비교로도 명백하다.
또한, 실시예 5는 실시예 1∼4에 비해 태양 전지의 곡선 인자가 저하되고, 변환 효율이 낮아졌다. 이것은 제2 전극층에 ZnO가 포함되어 있지 않지만, 제1 전극층에 과잉의 ZnO가 포함되어 있기 때문에, 전극 배선 저항이 증가했기 때문이라고 생각된다.
또한, 기판 위의 직접 형성되는 전극에 ZnO가 포함되어 있지 않는 비교예 1(a)를 5%의 희불산 수용액에 20초간 딥(dipping) 처리를 행한 비교예 1(b)는, ZnO가 포함되어 있는 비교예 2보다 곡선 인자가 향상되고 변환 효율이 높은 것이 나타나 있다.
한편, 표 2에 나타낸 전극의 인장 강도 측정의 결과에 의해, 이하의 것이 명백해졌다. 땜납에 의해 전극부에 부착된 동박의 강도로서는, 단층, 다층 구조에 관계없이 땜납의 접착면이 되는 전극층에 ZnO가 포함되어 있는 비교예 2, 3의 인장 강도가 낮다.
전극에 ZnO가 포함되어 있지 않지만 희불산 처리를 실시한 비교예 1(b)는 상 기와 같이 변환 효율은 회복하고 있지만, 인장 강도가 저하되어, 실용적이지 않다.
단층, 다층 구조에 관계없이 땜납의 접착면이 되는 전극층에 ZnO가 포함되어 있지 않는 비교예 1(a), 실시예 1∼5의 인장 강도는 높아, 모듈화를 견디는 데 충분한 것이고, 장기간 신뢰성도 높다.
이상의 것으로부터, 실시예 1∼5, 특히 실시예 1∼4의 태양 전지가, 전기 특성이 양호하고, 높은 인장 강도를 갖는 것을 알 수 있으며, 본 발명의 효과가 명백하였다.
(실시예 6∼8, 비교예 4)
실시예 1과 마찬가지로, 단 제1 전극층(27a)의 첨가물을 TiO2로 하고, 그 함유량을 5 wt%(실시예 6), 15 wt%(실시예 7), 20 wt%(실시예 8)로 하여, 태양 전지 위에 2층으로 이루어지는 전극의 형성을 행하며, 각각의 경우에 대해서 10장씩 태양 전지를 제작하였다.
또한, 비교예 2와 마찬가지로 하되, 단 표면 전극(34)의 첨가물을 TiO2로 하여, 표면 전극을 단층 구조로 한 태양 전지를 10장 제작하였다(비교예 4).
(실시예 9∼11, 비교예 5)
실시예 1과 마찬가지로, 단 제1 전극층(27a)의 첨가물을 Bi2O3로 하고, 그 함유량을 5 wt%(실시예 9), 15 wt%(실시예 10), 20 wt%(실시예 11)로 하여, 태양 전지 위에 2층으로 이루어지는 전극의 형성을 행하며, 각각의 경우에 대해서 10장씩 태양 전지를 제작하였다.
또한, 비교예 2와 마찬가지로 하되, 단, 표면 전극(34)의 첨가물을 Bi2O3로 하여, 표면 전극을 단층 구조로 한 태양 전지를 10장 제작하였다(비교예 5).
(실시예 12∼14, 비교예 6)
실시예 1과 마찬가지로 하되, 단, 제1 전극층(27a)의 첨가물을 PbO로 하고, 그 함유량을 5 wt%(실시예 12), 15 wt%(실시예 13), 20 wt%(실시예 14)로 하여, 태양 전지 위에 2층으로 이루어지는 전극을 형성하고, 각각의 경우에 대해서 10 장씩 태양 전지를 제작하였다.
또한, 비교예 2와 마찬가지로, 단 표면 전극(34)의 첨가물을 PbO로 하고, 표면 전극을 단층 구조로 한 태양 전지를 10장 제작하였다(비교예 6).
이와 같이 제작한 태양 전지 각 10장에 대해서, 실시예 1과 마찬가지로 특성 평가와, 전극의 인장 강도를 측정하였다.
실시예 6∼8, 비교예 4(표 3, 4), 실시예 9∼11, 비교예 5(표 5, 6), 실시예 12∼14, 비교예 6(표 7, 8)의 특성 평가와 인장 강도의 측정 결과를 ZnO의 경우와 마찬가지로 이하의 표 3∼8에 나타내었다. 표중의 수치는 태양 전지 각 10장에 대한 평균값을 나타내는 것이다.
[표 3]
Figure 112009004785940-pct00003
[표 4]
Figure 112009004785940-pct00004
[표 5]
Figure 112009004785940-pct00005
[표 6]
Figure 112009004785940-pct00006
[표 7]
Figure 112009004785940-pct00007
[표 8]
Figure 112009004785940-pct00008
첨가물을 TiO2, Bi2O3, PbO로 한 경우에도, ZnO의 경우와 마찬가지로, 제1 전극층중의 첨가물의 함유량을 20 wt%로 한 경우는, 5 wt% 또는 15 wt%로 한 경우보 다 태양 전지의 곡선 인자가 저하되고, 변환 효율이 낮아졌다. 이것은 ZnO의 경우와 마찬가지로 제2 전극층에 첨가물이 포함되어 있지 않지만, 제1 전극층에 과잉의 첨가물이 포함되어 있기 때문에, 전극 배선 저항이 증가했기 때문이라고 생각된다.
한편, 전극의 인장 강도 측정의 결과에 의하면, 땜납에 의해 전극부에 부착된 동박의 강도는, 단층 구조의 전극이고, 땜납의 접착면이 되는 전극층에 첨가물이 포함되어 있는 비교예 4, 5, 6의 인장 강도가 낮다.
땜납의 접착면이 되는 전극층에 첨가물이 포함되어 있지 않는 실시예 6∼14의 인장 강도는 높고, 모듈화에 견디는 데 충분한 것이며, 장기간 신뢰성도 높다.
이상의 것으로부터, 첨가물을 TiO2, Bi2O3, PbO로 한 경우라도, 제2 전극층에 첨가물을 함유시킨 경우(실시예 6∼14), 특히 첨가물의 함유량이 5 wt%, 15 wt%인 경우(실시예 6, 7, 9, 10, 12, 13)의 태양 전지가, 전기 특성이 양호하고, 높은 인장 강도를 갖는 것을 알 수 있으며, 본 발명의 효과가 명백해졌다.
또한, 본 발명은, 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시하고, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (6)

  1. 전극을 포함하는 반도체 기판으로서, 상기 전극은 2층 이상의 다층 구조를 갖는 것이고,
    상기 다층 구조 중, 적어도 상기 반도체 기판에 직접 접합되는 제1 전극층은, 은과 글라스 프릿을 함유하며, 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 1종 이상을 함유하는 것이고,
    상기 제1 전극층 위에 형성되는 전극층 중, 적어도 배선과 접합되는 최표면층의 전극층은, 은과 글라스 프릿을 함유하며, 상기 첨가물을 함유하지 않는 것을 특징으로 하는 반도체 기판.
  2. 제1항에 있어서, 적어도 상기 제1 전극층에 함유되는 첨가물의 함유량은 1 wt% 이상 15 wt% 미만인 것을 특징으로 하는 반도체 기판.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 기판은 pn 접합을 포함하고, 상기 전극은 표면 전극이며, 이 표면 전극측에 반사 방지막을 포함하고, 이면측에 이면 전극을 포함하는 것이며, 상기 반도체 기판은 태양 전지로서 동작하는 것을 특징으로 하는 반도체 기판.
  4. 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하고, 첨가물로서 Ti, Bi, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Fe, Co, Ni, Si, Al, Ge, Sn, Pb, Zn의 산화물 중 1종 이상을 함유하는 도전성 페이스트를 반도체 기판 위에 도포하고, 가열하여 제1 전극층을 형성하는 공정과,
    상기 제1 전극층보다 위에, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하고 상기 첨가물을 함유하지 않는 도전성 페이스트를 도포하고 가열하여, 배선과 접합되는 최표면층의 전극층을 형성하는 공정
    을 포함하는 것을 특징으로 하는 전극의 형성 방법.
  5. 제4항에 있어서, 상기 제1 전극층을 형성하는 도전성 페이스트에 함유되는 상기 첨가물의 함유량을 1 wt% 이상 15 wt% 미만으로 하는 것을 특징으로 하는 전극의 형성 방법.
  6. pn 접합을 갖는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조 방법으로서, 상기 표면 전극, 또는 상기 표면 전극 및 이면 전극의 형성은 제4항 또는 제5항에 기재한 전극의 형성 방법에 의해 형성되는 것을 특징으로 하는 태양 전지의 제조 방법.
KR1020097001621A 2006-08-09 2007-07-12 반도체 기판과 전극의 형성 방법 및 태양 전지의 제조 방법 KR101367740B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006217439A JP5528653B2 (ja) 2006-08-09 2006-08-09 半導体基板並びに電極の形成方法及び太陽電池の製造方法
JPJP-P-2006-217439 2006-08-09
PCT/JP2007/063881 WO2008018265A1 (en) 2006-08-09 2007-07-12 Semiconductor substrate, method for forming electrode, and method for manufacturing solar cell

Publications (2)

Publication Number Publication Date
KR20090057212A KR20090057212A (ko) 2009-06-04
KR101367740B1 true KR101367740B1 (ko) 2014-02-27

Family

ID=39032801

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097001621A KR101367740B1 (ko) 2006-08-09 2007-07-12 반도체 기판과 전극의 형성 방법 및 태양 전지의 제조 방법

Country Status (8)

Country Link
US (1) US8319096B2 (ko)
EP (1) EP2051304B1 (ko)
JP (1) JP5528653B2 (ko)
KR (1) KR101367740B1 (ko)
CN (1) CN101506992B (ko)
AU (1) AU2007282721B2 (ko)
TW (1) TWI407496B (ko)
WO (1) WO2008018265A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200926210A (en) * 2007-09-27 2009-06-16 Murata Manufacturing Co Ag electrode paste, solar battery cell, and process for producing the solar battery cell
CN102077358B (zh) * 2008-07-03 2015-09-09 三菱电机株式会社 光电动势装置及其制造方法
DE102009009840A1 (de) * 2008-10-31 2010-05-27 Bosch Solar Energy Ag Verfahren, Vorrichtung und Drucksubstanz zur Herstellung einer metallischen Kontaktstruktur
US8231934B2 (en) 2008-11-26 2012-07-31 E. I. Du Pont De Nemours And Company Conductive paste for solar cell electrode
TWI420679B (zh) * 2008-12-31 2013-12-21 Mosel Vitelic Inc 太陽能電池
JP5353282B2 (ja) * 2009-02-12 2013-11-27 信越化学工業株式会社 太陽電池
TWI419341B (zh) 2009-05-18 2013-12-11 Ind Tech Res Inst 量子點薄膜太陽能電池
US8436251B2 (en) * 2009-07-08 2013-05-07 Medtronic, Inc. Ribbon connecting electrical components
JP5559509B2 (ja) 2009-10-28 2014-07-23 昭栄化学工業株式会社 太陽電池電極形成用導電性ペースト
KR101113503B1 (ko) * 2009-10-30 2012-02-29 고려대학교 산학협력단 유도전류 장치를 이용한 실리콘 태양전지의 제조 방법
TWI503385B (zh) * 2009-11-16 2015-10-11 Heraeus Precious Metals North America Conshohocken Llc 導電性糊組成物
KR101332429B1 (ko) * 2009-12-17 2013-11-22 제일모직주식회사 태양전지 전극용 페이스트 및 이를 이용한 태양전지
JP5405339B2 (ja) * 2010-02-03 2014-02-05 日本メクトロン株式会社 配線回路基板及びその製造方法
US8535971B2 (en) * 2010-02-12 2013-09-17 Heraeus Precious Metals North America Conshohocken Llc Method for applying full back surface field and silver busbar to solar cell
CN101789382B (zh) * 2010-03-22 2011-07-20 浙江正邦电力电子有限公司 钛镍银多层金属电力半导体器件电极的制备方法
JP5424270B2 (ja) * 2010-05-11 2014-02-26 国立大学法人東京農工大学 半導体ソーラーセル
EP2398061B1 (en) * 2010-06-21 2020-04-29 Lg Electronics Inc. Solar cell
JP5379767B2 (ja) * 2010-09-02 2013-12-25 ＰＶＧ Ｓｏｌｕｔｉｏｎｓ株式会社 太陽電池セルおよびその製造方法
JP5011428B2 (ja) 2010-10-07 2012-08-29 昭栄化学工業株式会社 太陽電池素子並びにその製造方法
JPWO2012050186A1 (ja) * 2010-10-14 2014-02-24 株式会社カネカ 結晶シリコン系太陽電池の製造方法
JP2012129407A (ja) * 2010-12-16 2012-07-05 Kyocera Corp 太陽電池素子の製造方法
US20140026953A1 (en) * 2011-01-18 2014-01-30 Heraeus Precious Metals North America Conshohocken Llc Electroconductive Paste Compositions and Solar Cell Electrodes and Contacts Made Therefrom
KR101103501B1 (ko) * 2011-05-30 2012-01-09 한화케미칼 주식회사 태양전지 및 이의 제조방법
CN102810574A (zh) * 2011-05-31 2012-12-05 联景光电股份有限公司 太阳能电池的电极
KR20130045568A (ko) * 2011-10-26 2013-05-06 삼성전자주식회사 도전성 페이스트, 상기 도전성 페이스트를 사용하여 형성된 전극을 포함하는 전자 소자 및 태양 전지
WO2013096715A1 (en) * 2011-12-22 2013-06-27 Ferro Corporation Solar cell pastes for low resistance contacts
KR20130096823A (ko) * 2012-02-23 2013-09-02 엘지전자 주식회사 태양 전지 모듈
TWI584486B (zh) * 2012-02-24 2017-05-21 Pvg Solutions Inc Solar cell and manufacturing method thereof
US9818890B2 (en) 2012-04-18 2017-11-14 Ferro Corporation Solar cell contacts with nickel intermetallic compositions
EP2839510A4 (en) * 2012-04-18 2015-12-02 Heraeus Precious Metals North America Conshohocken Llc PROCESS FOR PRINTING SOLAR CELL CONTACTS
JP5937904B2 (ja) * 2012-06-26 2016-06-22 株式会社ノリタケカンパニーリミテド 太陽電池電極用ペースト組成物
US9227259B2 (en) * 2012-08-22 2016-01-05 International Business Machines Corporation Increasing the efficiency of solar cells by transfer of solder
KR101397708B1 (ko) * 2013-01-04 2014-05-23 제일모직주식회사 태양전지 전극용 페이스트, 그 제조방법 및 이를 이용한 태양전지 전극
TWI489636B (zh) * 2013-03-13 2015-06-21 Neo Solar Power Corp 具有金屬堆疊電極之太陽能電池及其製造方法
JP5541395B2 (ja) * 2013-06-20 2014-07-09 信越化学工業株式会社 太陽電池の製造方法
JP6375298B2 (ja) * 2013-07-25 2018-08-15 ナミックス株式会社 結晶系シリコン太陽電池及びその製造方法
JP2015130405A (ja) * 2014-01-07 2015-07-16 三菱電機株式会社 光起電力装置の製造方法
JP6238803B2 (ja) * 2014-03-20 2017-11-29 シャープ株式会社 光電変換素子
CN104465881A (zh) * 2014-12-17 2015-03-25 常州天合光能有限公司 太阳能电池的多层金属化结构的实现方法
KR101633192B1 (ko) * 2014-12-22 2016-06-24 오씨아이 주식회사 태양전지의 전면 전극 및 이의 제조 방법
US20180006172A1 (en) * 2016-07-01 2018-01-04 Sunpower Corporation Metallization structures for solar cells
JPWO2022075457A1 (ko) * 2020-10-08 2022-04-14
JPWO2022075456A1 (ko) * 2020-10-08 2022-04-14

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167056A (ja) * 1983-03-12 1984-09-20 Agency Of Ind Science & Technol シリコン半導体電極
JPH06313724A (ja) * 1993-04-30 1994-11-08 Tokyo Electric Co Ltd ロードセル秤
JPH11312813A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 太陽電池素子の製造方法
JP2001313400A (ja) 2000-04-28 2001-11-09 Kyocera Corp 太陽電池素子の形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208701A (ja) * 1985-03-13 1986-09-17 株式会社村田製作所 導電ペ−スト
EP0452118B1 (en) * 1990-04-12 1996-08-21 Matsushita Electric Industrial Co., Ltd. Conductive ink composition and method of forming a conductive thick film pattern
WO1992022928A1 (en) * 1991-06-11 1992-12-23 Mobil Solar Energy Corporation Improved solar cell and method of making same
JPH06318724A (ja) * 1993-05-07 1994-11-15 Canon Inc 電極及び光起電力素子
US20030178057A1 (en) * 2001-10-24 2003-09-25 Shuichi Fujii Solar cell, manufacturing method thereof and electrode material
JP2004235276A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 太陽電池素子およびその形成方法
JP2005129660A (ja) * 2003-10-22 2005-05-19 Kyocera Corp 太陽電池素子とその形成方法
US7525240B2 (en) * 2004-04-26 2009-04-28 Tdk Corporation Electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167056A (ja) * 1983-03-12 1984-09-20 Agency Of Ind Science & Technol シリコン半導体電極
JPH06313724A (ja) * 1993-04-30 1994-11-08 Tokyo Electric Co Ltd ロードセル秤
JPH11312813A (ja) * 1998-04-27 1999-11-09 Kyocera Corp 太陽電池素子の製造方法
JP2001313400A (ja) 2000-04-28 2001-11-09 Kyocera Corp 太陽電池素子の形成方法

Also Published As

Publication number Publication date
US20090194151A1 (en) 2009-08-06
EP2051304A4 (en) 2016-08-10
CN101506992B (zh) 2011-03-23
CN101506992A (zh) 2009-08-12
WO2008018265A1 (en) 2008-02-14
AU2007282721A1 (en) 2008-02-14
JP5528653B2 (ja) 2014-06-25
KR20090057212A (ko) 2009-06-04
EP2051304A1 (en) 2009-04-22
JP2008042095A (ja) 2008-02-21
TWI407496B (zh) 2013-09-01
TW200826168A (en) 2008-06-16
EP2051304B1 (en) 2018-10-24
US8319096B2 (en) 2012-11-27
AU2007282721B2 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
KR101367740B1 (ko) 반도체 기판과 전극의 형성 방법 및 태양 전지의 제조 방법
KR101388200B1 (ko) 반도체 기판과 전극의 형성방법 및 태양 전지의 제조방법
JP5734304B2 (ja) 太陽電池用導電性ペーストおよびこれを用いた太陽電池素子の製造方法
JP5440433B2 (ja) 太陽電池の製造方法及び製膜装置
US8481419B2 (en) Method for producing a metal contact on a coated semiconductor substrate
US20040200522A1 (en) Solar cell element and solar cell module
CN108431964A (zh) 用于太阳能电池正面电极的浆料组合物及利用该浆料组合物的太阳能电池
TW201535756A (zh) 太陽能電池單元及太陽能電池單元之製造方法
JP2008166344A (ja) 光電変換素子用導電性ペースト、光電変換素子、および光電変換素子の作製方法
JP6495713B2 (ja) 太陽電池素子およびその製造方法
JP2003273377A (ja) 太陽電池素子
JP4627511B2 (ja) 光電変換素子および光電変換素子の作製方法
JP2005129660A (ja) 太陽電池素子とその形成方法
JP2010263136A (ja) 電極、太陽電池セル及びその製造方法
JP2008078239A (ja) 太陽電池セルの製造方法
JP2015032645A (ja) 太陽電池モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 7