KR101388200B1

KR101388200B1 - 반도체 기판과 전극의 형성방법 및 태양 전지의 제조방법

Info

Publication number: KR101388200B1
Application number: KR1020097003265A
Authority: KR
Inventors: 나오키 이시카와; 사토유키 오지마; 히로유키 오츠카; 다케노리 와타베; 시게노리 사이스; 도요히로 우에구리
Original assignee: 신에쓰 가가꾸 고교 가부시끼가이샤; 신에츠 한도타이 가부시키가이샤
Priority date: 2006-08-31
Filing date: 2007-08-02
Publication date: 2014-04-24
Also published as: EP2058865A4; ES2611937T3; TWI398955B; JPWO2008026415A1; CN101512778A; KR20090049588A; WO2008026415A1; EP2058865B1; US20120289044A1; US20090243111A1; CN101512778B; TW200830561A; AU2007289892B2; EP2058865A1; AU2007289892A1; US8766089B2; US8253011B2; JP5118044B2

Abstract

본 발명은, 전극이 형성된 반도체 기판으로서, 상기 전극은 적어도 은과, 글라스 프릿을 함유하는 것이고, 상기 반도체 기판에 직접 접합하는 제1 전극층과, 이 제1 전극층 위에 배치되며, 적어도 1층으로 이루어지는 상부 전극층을 포함하는 다층 구조를 갖는 것이고,

상기 상부 전극층은, 은의 총 함유 비율이 75 wt% 이상 95 wt% 이하인 도전성 페이스를 소성한 것이며, 상기 상부 전극층의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율이, 상기 제1 전극층중의 함유 비율보다 높은 것인 반도체 기판이다. 이것에 의해, 반도체 기판 위에, 높은 종횡비를 가지며 단선 등의 문제점이 잘 발생하지 않는 전극을, 간편한 방법에 의해 형성할 수 있다.

Description

반도체 기판과 전극의 형성방법 및 태양 전지의 제조방법{METHOD FOR FORMING SEMICONDUCTOR SUBSTRATE AND ELECTRODE, AND METHOD FOR MANUFACTURING SOLAR BATTERY}

본 발명은 전극이 형성된 반도체 기판과 반도체 기판에의 전극의 형성방법 및 이것을 이용한 태양 전지의 제조방법에 관한 것이다.

종래의 전형적인 태양 전지의 구조를 도 3에 도시한다. 두께 0.25 ㎜ 정도의 단결정 또는 다결정 Si로 이루어진 p형 Si 기판(21)의 일 주요면측에, 0.1 ㎛∼0.5 ㎛의 깊이에 P 등을 확산시킨 이미터층(n⁺층)(22)을 설치하고, 그 상측에는 표면 반사율을 저감시키기 위한 Si₃N₄이나 SiO₂ 등으로 이루어진 반사 방지막(23)과 전류를 취출하기 위한 표면 전극(수광면 전극)(34)이 형성되며, Si 기판의 다른 면측(이면측)에 Al 등을 고농도로 확산시킨 BSF층(P⁺층)(25)이 형성되고, 이 이면 위에 이면 전극(26)이 형성된 구조를 갖고 있다.

그리고, 이 종류의 태양 전지를 제조할 때, 표면 전극(34)은 용이하고 저비용 등의 이유 때문에, 일반적으로는, 이하에 나타낸 바와 같은 인쇄·소성법으로 형성된다. 즉, 표면 전극 재료에는 일반적으로 은 분말을 배합한 도전성 페이스트 가 이용되고, 스크린 인쇄법 등에 의해 이 도전성 페이스트를 도포한 후, 소성로중에서 고온 소결하여 표면 전극을 형성하는 것이다. 이 전극의 형성방법에 의한 경우, 통상, 은 분말과, 글라스 프릿과(glass frit), 유기 비히클(vehicle)과, 유기 용매를 주성분으로 하는 도전성 페이스트가 이용되고 있다.

이 수광면 전극은, 광을 차단하지 않도록, 점유 면적이 적고, 저저항인 것이 필요하기 때문에, 라인폭이 좁고 두꺼운[종횡비(aspect ratio)가 높은] 전극인 것이 요구된다. 그러나 스크린 인쇄법에서는 1회의 인쇄에 의해 종횡비가 높은 전극을 형성하는 것은 원리적으로 곤란하다. 그래서, 태양 전지 기판 위에 복수회 스크린 인쇄법에 의한 전극 페이스트의 중첩 인쇄를 행한 다층 전극 구조로 함으로써, 높은 종횡비를 실현하는 것이, 유력한 해결책으로서 공지되어 있다(예컨대 일본 특허 공개 평11-103084호 공보 참조).

그러나, 상기와 같은 종래의 다층 전극 구조와 같이, 단순히 종래의 태양 전지용 전극 페이스트의 스크린 인쇄와 건조를 반복하여 높은 종횡비로 한 전극을 형성하면, 소결할 때에 은 입자가 수축함으로써 단선이 발생하고, 전극으로서 기능하지 않는 경우가 있다고 하는 문제가 있었다. 또한, 다층 전극의 페이스트를 소결하는 과정에서, 하층(기판측)의 도전성 페이스트중의 유기 바인더의 불완전 연소나 발포, 균열 등이 발생하고, 전극 특성의 저하로 이어진다고 하는 문제가 있었다.

본 발명은 이러한 문제를 감안하여 이루어진 것으로, 반도체 기판 위에, 높은 종횡비를 가지며 단선 등의 문제점이 잘 발생하지 않는 전극을, 간편한 방법에 의해 형성하는 것을 목적으로 한다.

본 발명은, 상기 과제를 해결하기 위해 이루어진 것으로, 전극이 형성된 반도체 기판으로서, 상기 전극은, 적어도 은과 글라스 프릿을 함유하는 것이고, 상기 반도체 기판에 직접 접합하는 제1 전극층과, 이 제1 전극층 위에 배치되며, 적어도 1층으로 이루어지는 상부 전극층을 포함하는 다층 구조를 갖는 것이고, 상기 상부 전극층은, 은의 총 함유 비율이 75 wt% 이상 95 wt% 이하인 도전성 페이스트를 소성한 것이며, 상기 상부 전극층의 은의 총 함유량에 대한 평균 입경 4 ㎛ 이상 8 ㎛ 이하의 은 입자의 함유 비율이, 상기 제1 전극층중의 함유 비율보다 높은 것을 특징으로 하는 반도체 기판을 제공한다.

이러한 다층 구조를 갖는 전극이 형성된 반도체 기판으로, 상부 전극층은, 은의 총 함유 비율이 75 wt% 이상 95 wt% 이하인 도전성 페이스트를 소성한 것이고, 상부 전극층의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율이, 제1 전극층중의 함유 비율보다 높은 것인 반도체 기판을 이용하면, 높은 종횡비를 가지며 은 입자의 수축에 의한 단선 등의 문제점이 잘 발생하지 않는 전극을 포함하는 반도체 기판으로 할 수 있다. 그리고, 높은 종횡비를 갖는 전극이기 때문에, 반도체 기판 위의 점유 면적이 좁음에도 불구하고 저저항인 전극으로 할 수 있다.

이 경우, 상기 상부 전극층중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은, 각각 20 wt% 이상 80 wt% 이하인 것이 바람직하다. 또한, 상기 상부 전극층의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나, 또는 8 ㎛보다 큰 은 입자의 함유 비율은 30 wt% 이하인 것이 바람직하다.

이와 같이, 상부 전극층중 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은, 각각 20 wt% 이상 80 wt% 이하이거나, 상부 전극층의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나, 또는 8 ㎛보다 큰 은 입자의 함유 비율은 30 wt% 이하이거나 하면, 보다 확실하게, 높은 종횡비를 가지면서, 전극중의 은 입자의 수축을 억제할 수 있다.

또한, 상기와 같은 반도체 기판으로서, 이 반도체 기판은 pn 접합을 가지며, 상기 전극은 표면 전극이고, 이 표면 전극측에 반사 방지막을 포함하며, 이면측에 이면 전극을 포함하는 것이고, 태양 전지로서 동작하는 것일 수 있다.

이와 같이, 전술의 반도체 기판을 태양 전지로서 동작하는 것으로 하면, 높은 종횡비를 가지며, 은 입자의 수축에 의한 단선 등의 문제점이 잘 발생하지 않는 표면 전극(수광면 전극)을 갖는 태양 전지로 할 수 있다. 이러한 태양 전지를 이용하면, 수광면에서의 수광면 전극의 점유 면적을 작게 할 수 있기 때문에, 수광 면적을 크게 취할 수 있어, 변환 효율을 향상시킬 수 있다. 또한 저저항인 전극이기 때문에, 직렬 저항을 낮출 수 있고, 고효율인 태양 전지로 할 수 있다.

또한, 본 발명은, 적어도, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하는 도전성 페이스트를 이용하여, 스크린 인쇄법에 의해, 반도체 기판 위에 전극을 형성하는 방법이고, 상기 반도체 기판과 직접 접합하는 제1 전극층을 형성하는 공정과, 이 제1 전극층 위에, 적어도 1층으로 이루어지는 상부 전극층을 형성하는 공정을 포함하는, 다층 구조를 갖는 전극을 형성하는 방법으로서, 상기 상부 전극층을 형성하기 위한 상부 전극층용 도전성 페이스트로서, 은의 총 함유 비율을 75 wt% 이상 95 wt% 이하로 하며 상기 상부 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을, 상기 제1 전극층을 형성하기 위한 제1 전극층용 도전성 페이스트중의 함유 비율보다 높게 한 도전성 페이스트를 이용하여 상기 전극을 형성하는 것을 특징으로 하는 전극의 형성방법을 제공한다.

이와 같이, 다층 구조를 갖는 전극을 형성하는 방법으로서, 상부 전극층용 도전성 페이스트로서, 은의 총 함유 비율을 75 wt% 이상 95 wt% 이하로 하고, 상부 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을, 제1 전극층용 도전성 페이스트중의 함유 비율보다 높게 한 도전성 페이스트를 이용하여 전극을 형성하는 것을 특징으로 하는 전극의 형성 방법이면, 간편한 방법에 의해, 높은 종횡비를 가지며, 은 입자의 수축에 의한 단선 등의 문제점이 잘 발생하지 않는 전극을 형성할 수 있다. 그리고, 이러한 높은 종횡비를 갖는 전극이면, 반도체 기판 위의 점유 면적이 좁음에도 불구하고 저저항인 전극이 된다.

이 경우, 상기 상부 전극층용 도전성 페이스트에 함유되는 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을, 각각 20 wt% 이상 80 wt% 이하로 하는 것이 바람직하다. 또한, 상기 상부 전극층용 도전성 페이스트에 함유되는 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나, 또는 8 ㎛보다 큰 은 입자의 함유 비율을 30 wt% 이하로 하는 것이 바람직하다.

이와 같이, 상부 전극층용 도전성 페이스트에 함유되는 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하의 은 입자의 함유 비율을, 각각 20 wt% 이상 80 wt% 이하로 하거나, 상부 전극층용 도전성 페이스트에 함유되는 은의 총 함유량에 대한 평균 입경 0.5 ㎛보다 작거나, 또는 평균 입경 8 ㎛보다 큰 은 입자의 함유 비율을 30 wt% 이하로 하거나 하면, 보다 확실하게, 높은 종횡비를 가지면서, 은 입자의 수축이 억제된 전극을 형성할 수 있다.

또한, 상기 제1 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 250℃보다 높은 것을 이용하여, 상부 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가, 170℃ 이상 250℃ 이하의 것을 이용하는 것이 바람직하다.

이와 같이, 제1 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 250℃보다 높은 것을 이용하여, 상부 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가, 170℃ 이상 250℃ 이하인 것을 이용하면, 다층 전극의 하층의 페이스트를 가열, 소결할 때에, 연소 가스가 폐색되는 것을 억제하여, 불완전 연소나 발포, 균열 등이 발생하는 것을 막을 수 있다.

또한, 상기 제1 전극층용 및 상부 전극층용 도전성 페이스트의 점도를, 80 Pa·s 이상 200 Pa·s 이하로 하는 것이 바람직하다. 또한, 상기 제1 전극층용 및 상부 전극층용 도전성 페이스트의 5 rpm/50 rpm에서의 요변성(TI값)을, 제1 전극층은 1.5 이상 5.0 이하, 상부 전극층은 1.2 이상 3.5 이하로 하는 것이 바람직하다.

이와 같이, 제1 전극층용 및 상부 전극층용 도전성 페이스트의 점도를, 80 Pa·s 이상 200 Pa·s 이하로 하거나, 제1 전극층용 및 상부 전극층용 도전성 페이스트의 5 rpm/50 rpm에서의 요변성(TI값)을, 제1 전극층은 1.5 이상 5.0 이하, 상부 전극층은 1.2 이상 3.5 이하로 하거나 하면, 도전성 페이스트를 스크린 인쇄에 의해 인쇄할 때의 인쇄성을 양호하게 유지할 수 있다.

또한, 본 발명은, 적어도 pn 접합을 갖는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은, 전술의 전극 형성 방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법을 제공한다.

이와 같이, 전술의 전극 형성 방법에 따르는 표면 전극의 형성 공정을 포함하는 태양 전지의 제조방법을 이용하면, 간편한 방법에 의해, 높은 종횡비를 가지며, 은 입자의 수축에 의한 단선 등의 문제점이 잘 발생하지 않는 표면 전극을 포함하는 태양 전지를 제조할 수 있다. 그리고, 이러한 태양 전지를 이용하면, 수광면에서의 수광면 전극의 점유 면적을 작게 할 수 있기 때문에, 수광 면적을 크게 취할 수 있고, 변환 효율을 향상시킬 수 있다. 또한 저저항인 전극이기 때문에, 직렬 저항을 낮게 할 수 있어, 고효율인 태양 전지로 할 수 있다.

본 발명에 따르는 반도체 기판이면, 높은 종횡비를 가지며, 단선 등의 문제점이 억제된 전극을 포함하는 반도체 기판으로 할 수 있다.

또한, 본 발명에 따르는 전극의 형성방법에 따르면, 반도체 기판 위에, 또한 간편한 방법에 의해, 종횡비가 높고, 양호한 전류 성능의 전극을 형성할 수 있다.

또한, 간편한 전극 형성 방법이기 때문에, 저비용화가 가능해진다. 그리고, 이러한 반도체 기판 및 전극의 형성방법을, 태양 전지에 응용하면, 고효율로 저비용의 태양 전지를 제조할 수 있다.

도 1은 본 발명에 따른 전극을 구비하는 반도체 기판을 도시하는 개략 단면도이다.

도 2는 본 발명에 따른 전극을 구비하는 반도체 기판이 구체적인 일례로서 태양 전지의 구조를 도시하는 개략 단면도이다.

도 3은 종래의 태양 전지의 구조를 도시하는 개략도이다.

이하, 본 발명에 대해서 더 상세히 설명한다.

전술한 바와 같이, 반도체 기판 위에 형성된 전극으로서, 종래의 다층 전극 구조와 같이, 단순히 태양 전지용 전극 페이스트의 스크린 인쇄와 건조를 반복하여 높은 종횡비로 한 전극을 이용하면, 소결할 때에 은 입자가 수축함으로써 단선이 발생하여, 전극으로서 기능하지 않는 경우가 있다고 하는 문제가 있었다.

이러한 문제에 대하여, 본 발명자 등은 높은 종횡비를 갖는 전극을 형성하는 경우여도, 단선 등의 문제점을 억제할 수 있는 전극에 대해서 예의 검토하였다.

그래서, 본 발명자 등은, 전극을 2층 이상의 다층 구조를 갖는 것으로 하고, 반도체 기판과의 콘택트성을 유지하기 위해, 태양 전지 기판 위에 직접 형성되는 제1 층은 콘택트 성능이 우수한 은 입자로 구성된 것으로 하며, 제2 층은 이후에는 내수축성이 높은 은 입자와 글라스 프릿을 주성분으로 한 소결체를 포함하는 구조, 즉 다층 전극 구조에 있어서, 기판과의 콘택트 기능, 저저항 특성, 내수축성을 각 층에 분담시킴으로써, 종래의 전극 구조에서는 실현되지 않은 고성능 전극을 형성할 수 있는 것을 발견하였다.

그리고, 본 발명자 등은, 실험 및 검토를 더 행하여, 여러 가지의 조건을 최적화하여 본 발명을 완성시켰다.

이하, 본 발명에 대해서 도면을 참조하면서 더 구체적으로 설명하지만, 본 발명은 이것에 한정되는 것이 아니다.

도 1은 본 발명에 따른 반도체 기판(1)의 개략도이다.

예컨대, 실리콘 단결정 기판 등의 원료 기판(11)의 표면 위에 전극(12)이 형성되어 있고, 전극(12)은 원료 기판(11)에 직접 접합하는 제1 전극층(13)과, 제1 전극층 위에 배치되며 적어도 1층으로 이루어지는 상부 전극층(14)을 포함하는 다층 구조를 갖는 것이다. 전극(12)은 상부 전극층(14)의 표면에서, 도시하지 않는 배선과 접속된다.

전극(12)을 구성하는 전극층 중, 제1 전극층(13)은 적어도 은과 글라스 프릿을 함유하는 것이다. 또한, 상부 전극층(14)은 적어도 은과 글라스 프릿을 함유하 는 것이고, 은의 총 함유 비율이 75 wt% 이상 95 wt% 이하인 도전성 페이스트를 소성한 것이며, 상부 전극층의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율이, 제1 전극층중의 함유 비율보다 높은 것이다.

또한, 여기서의 평균 입경이란, SEM 사진을 기초하여 입자의 직경을 계측하여 평균값을 산출한 것(SEM 입경)을 말한다.

또한, 상기 전극(12)에 있어서, 상부 전극층(14)중의 은의 총 함유량에 대하여 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은 각각 20 wt% 이상 80 wt% 이하가 되도록 구성하고, 상부 전극층(14)의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나, 또는 8 ㎛보다 큰 은 입자의 함유 비율은 30 wt% 이하가 되도록 구성하는 것이 보다 바람직하다.

이러한 구성을 갖는 본 발명의 반도체 기판에서의 전극은, 이하와 같이 하여 형성할 수 있다.

원료 기판(11)을 준비한 후, 우선 원료 기판(11) 위에 제1 전극층(13)을 형성한다. 이 때, 후술하는 이유에 의해, 원료 기판(11) 위에는 얇은 산화막이나 질화막 등이 형성되어 있어도 좋다. 제1 전극층(13)의 형성은, 적어도 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하는 도전성 페이스트를 원료 기판(11) 위에 도포하고, 예컨대 150℃∼200℃로 가열함으로써, 도전성 페이스트중의 유기 용매를 증발시키는 것에 의해 행할 수 있다.

또한, 이 제1 전극층용 도전성 페이스트의 유기 비히클, 유기 용매는 통상 이용되는 것을 배합하면 좋지만, 후술의 이유에 의해, 유기 비히클은 분해 시작 온도를 250℃보다 높은 것을 이용하는 것이 바람직하다.

또한, 제1 전극층용 도전성 페이스트의 점도는, 80 Pa·s 이상 200 Pa·s 이하로 하거나, 요변성(TI값)을 1.5 이상 5.0 이하(5 rpm/50 rpm)로 하는 것에 의해, 인쇄성을 보다 양호하게 하는 것이 바람직하다. 이와 같은 방법에 의해 제1 전극층의 인쇄는 파인 라인(fine line)이 된다. 또한, 여기서의 점도는 온도 25℃에서, Brookfield 회전 점도계(예컨대 HB형 SSA 15/6R)의 회전 속도를 50 rpm으로 설정한 경우의 측정값이다. 또한, 요변성(TI값)은 온도 25℃에서 회전 속도 5 rpm과 50 rpm에서의 각각의 점도를 비로 나타낸 것이다. 도전성 페이스트를 이러한 점도, 요변성으로 하기 위해서는, 유기 용매나 유기 비히클의 종류나 함유량을 조절하면 좋다.

또한, 이 때, 제1 전극층용 도전성 페이스트의 인쇄성을 양호하게 하기 위해, 제1 전극층용 도전성 페이스트중 은의 총 함유 비율을, 75 wt% 이상 95 wt% 이하로 하는 것이 바람직하다. 이와 같이 하면, 형성되는 제1 전극층중 은의 총 함유 비율도 대략 75 wt% 이상 95 wt% 이하가 된다.

또한, 제1 전극층과 반도체 기판과의 콘택트성을 보다 향상시키기 위해, 제1 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율을, 비교적 다량으로, 예컨대 80 wt% 이상으로 하는 것이 바람직하다. 이와 같이 하면, 형성되는 제1 전극층중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율도 대강 80 wt% 이상 이 된다.

다음에, 이하와 같이, 제1 전극층(13) 위에 상부 전극층(14)을 형성한다. 즉 도전성 페이스트로서, 적어도 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하고, 은의 총 함유 비율을 75 wt% 이상 95 wt% 이하로 하며, 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을, 제1 전극층용 도전성 페이스트중의 함유 비율보다 높게 한 것을, 제1 전극층(13) 위에 도포하고 예컨대 150℃∼200℃로 가열함으로써, 도전성 페이스트중의 유기 용매를 증발시키는 것에 의해 상부 전극층중 제1 층을 형성한다. 이 공정을 1회 이상 반복함으로써 상부 전극층(14)을 1층, 또는 복수층으로 형성할 수 있다.

또한, 상기 전극(12)에서, 상부 전극층(14)중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은, 각각 20 wt% 이상 80 wt% 이하가 되도록 구성하고, 상부 전극층(14)의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나, 또는 8 ㎛보다 큰 은 입자의 함유 비율은 30 wt% 이하가 되도록 구성하는 것은, 상부 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은, 각각 20 wt% 이상 80 wt% 이하가 되도록 조절하며, 상부 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나, 또는 8 ㎛보다 큰 은 입자의 함유 비율은 30 wt% 이하가 되도록 조절함으로써 대략 달성할 수 있다.

또한, 이 상부 전극층용 도전성 페이스트의 유기 비히클, 유기 용매는 통상 이용되는 것을 배합하면 좋지만, 유기 비히클은 분해 시작 온도를 170℃ 이상 250℃ 이하의 것을 이용하는 것이 바람직하다. 전술과 같이 제1 전극층용 도전성 페이스트의 유기 비히클의 분해 시작 온도를 250℃보다 높아지도록 하고, 상부 전극층용 도전성 페이스트의 유기 비히클의 분해 시작 온도를 제1 전극층용 도전성 페이스트보다 저온으로 하는 것에 의해, 제1 전극층을 연소, 소결할 때에, 연소 가스가 폐색하는 것을 억제하고, 불완전 연소나 발포, 균열 등이 발생하는 것을 보다 효과적으로 방지할 수 있다.

또한, 이 상부 전극층용 도전성 페이스트를, 점도를 80 Pa·s 이상 200 Pa·s 이하로 하거나, 요변성(TI값)을 1.2 이상 3.5 이하(5 rpm/50 rpm)로 함으로써, 양호한 중첩 인쇄가 가능해진다.

이와 같이 전극(12)중의 각 층이 형성된 후, 예컨대 600℃∼850℃의 고온으로 예컨대 1분∼5분의 소성을 행한다. 이 소성에 의해 각 층의 도전성 페이스트중의 유기 비히클이 소실되고, 전극의 각 층중의 은이 소결되어, 전극(12)이 형성된다. 또한, 이러한 소성을 위한 가열이 행해지기 때문에, 전극(12)을 예컨대 100 nm 이하와 같은 얇은 산화막 등 위에 형성하여도, 소성을 위한 가열시에 이 산화막 등은 동시에 용융되고, 전극은 산화막 등을 돌파하여 원료 기판(11)의 반도체층 자체와 직접 접합하도록 접착한다(이것을 파이어스루(fire-through)라고 함).

반도체 기판 위에 형성되는 전극이 상기와 같이 구성되어 있는 것에 의해, 이하와 같은 작용을 나타낸다.

즉, 제1 전극층(13)중의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율보다, 상부 전극층(14)중의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을 높게 하는 것에 의해, 상부 전극층의 내수축성을 높이고, 전극(12) 전체의 내수축성을 높일 수 있다. 이것은, 평균 입경이 4 ㎛ 이상 8 ㎛ 이하와 같이, 비교적 큰 은 입자가, 그것 보다 작은 은 입자보다, 수축 폭이 작기 때문이다. 그리고, 이러한 내수축성이 높은 전극을 이용하면, 단선 등의 문제점의 발생을 종래의 다층 구조 전극보다 억제할 수 있다.

이러한 전극(12)은, 특히 태양 전지의 표면 전극으로서 적용하는 것이 적합하다.

본 발명에 따른 태양 전지의 일례를 도시한 개략도를 도 2에 도시하였다. 그 구조는, 표면 전극 이외는 종래의 태양 전지와 같은 것이고, 예컨대 이하와 같이 할 수 있다. 단결정 또는 다결정 Si로 이루어진 p형 Si 기판(21)의 일주면측에, 0.1 ㎛∼0.5 ㎛의 깊이에 P 등을 확산시킨 이미터층(n⁺층)(22)이 설치되고, 그 상측에는 표면 반사율을 저감시키기 위한 Si₃N₄나 SiO₂ 등을 포함하는 반사 방지막(23)과 전류를 취출하기 위한 표면 전극(수광면 전극)(27)이 형성되며, Si 기판의 다른 면측(이면측)에 이면 전극(26)이 형성되고, 필요에 따라서 Al 등을 고농도로 확산시킨 BSF층(p⁺층)(25)이 형성되어 있다. 이 중, 표면 전극(27)은 제1 전극층(27a), 상부 전극층(27b)을 포함하고, 제1 전극층(27a)은 적어도 은과 글라스 프릿을 함유 하는 것이며, 상부 전극층(27b)은 적어도 은과 글라스 프릿을 함유하고, 상부 전극층(27b)중의 은의 총 함유 비율은, 75 wt% 이상 95 wt% 이하이며, 상부 전극층(27b)의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은, 제1 전극층(27a)중의 함유 비율보다 높은 것이다.

도 2에는, 표면 전극(27)이 2층으로 구성되는 경우를 도시하였지만, 표면 전극(27)은 도 1에 도시한 전극 구조를 적용할 수 있고, 상부 전극층(27b)으로서 2층 이상으로 이루어지는 것을 포함하며, 표면 전극(27)이 3층 이상의 전극층으로 구성되는 것이어도 좋다. 또한, 여기서는, 본 발명의 반도체 기판을 태양 전지용으로서 이용하는 예를 진술했지만, 본 발명은 이것에는 한정되지 않고, 전극을 포함하는 반도체 기판이면, 어떠한 것이어도 적용할 수 있다.

이러한 태양 전지는 예컨대 이하와 같이 하여 제조할 수 있다.

고순도 실리콘에 붕소 또는 갈륨과 같은 III족 원소를 도핑하고 비저항 0.1 Ω·cm∼5 Ω·cm로 한, 0.1 ㎜∼1.0 ㎜ 정도의 두께를 갖는 애즈컷 단결정 {100}p형 실리콘 기판(21)에 대하여, 슬라이스의 손상 제거 처리와 텍스처(광 제한용 요철)를 형성한다. 텍스처는 가열한 수산화나트륨, 수산화칼륨, 탄산칼륨, 탄산나트륨, 탄산수소나트륨 등의 알칼리용액(농도 수% 내지 수십%, 온도 60℃∼10O℃)중에 10분 내지 30분 정도 침지함으로써, 용이하게 제작된다. 상기 용액중에 소정량의 2-프로판올을 용해시켜, 반응을 촉진시키는 경우가 많다. 균일한 텍스처 형성을 위해서는 60℃∼7O℃로 가열한 농도 수%의 수산화나트륨 또는 수산화칼륨 용액중에, 수%의 2-프로판올을 혼합한 용액을 이용하는 것이 바람직하다.

텍스처 형성 후, 염산, 황산, 질산, 불산 등, 또는 이들 혼합액의 산성 수용액중에서 반도체 기판(21)을 세정한다. 경제적 및 효율적 견지로부터, 염산중에서의 세정이 바람직하다. 청정도를 향상시키기 위해, 염산 용액중에, 수%의 과산화수소를 혼합시켜 60℃∼9O℃로 가온하여 세정하여도 좋다.

다음에, 옥시염화인을 이용한 기상 확산법에 의해 이미터층(22)을 형성한다. 이면에의 확산을 막기 위해, 이면끼리를 중첩시키고, 2장 1조로 확산 보드에 나열하여 기상 확산시키는 것이 바람직하다. 구체적으로는, 옥시염화인 분위기중에서, 820℃∼88O℃로 수십분 열처리하고, 수광면에 n형층을 형성한다. 형성한 이미터층 깊이는 0.2 ㎛∼1.0㎛로 하고, 시트 저항은 40 Ω/□∼150 Ω/□로 한다. 확산 후, 확산으로 형성된 인 글라스를, 수%의 불산 수용액중에 수분 침지하여 제거한다.

이 후, 표면의 반사 방지막(23)의 형성을 행한다. 반사 방지막(23)으로서는, 산화실리콘, 질화실리콘을 비롯하여, 산화세륨, 알루미나, 이산화주석, 이산화티탄, 불화마그네슘, 산화탄탈 등, 및 이들을 2종 조합한 2층막이 사용되고, 어느 것을 이용하여도 문제없다. 반사 방지막 형성에는 PVD법, CVD법 등이 이용되고, 어느 방법으로도 가능하다. 고효율 태양 전지 제작을 위해서는 질화실리콘을 리모트 플라즈마 CVD법으로 형성한 것이, 작은 표면 재결합 속도를 달성할 수 있고, 바람직하다.

계속해서, 이면에 이면 전극(26)을 10 ㎛∼50 ㎛ 형성한다. 이면 전극(26)에는 은이나 구리 등의 금속이 이용되지만, 경제성, 가공성, 실리콘과의 접촉성의 관점에서 Al이 가장 바람직하다. 금속층의 퇴적은 스퍼터법, 진공증착법, 스크린 인 쇄법 등 어느 방법으로도 가능하다. 전극 금속은 이면에 균일하게 퇴적된다. 여기서, 스크린 인쇄법을 이용하여 Al을 주성분으로 한 전극을 소성함으로써, Si 기판과의 접합 부분에 있어서 Al이 Si 기판의 내부로 확산하고, Si 기판은 p형 불순물을 다량으로 포함한 이면 전계 영역(BSF층; 고농도 p⁺영역)(25)을 형성시킬 수 있기 때문에, 바람직하다.

다음에, 본 발명에 의한 표면 전극(27)을 이하와 같이 형성한다. 제1 전극층(27a)은 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 한 도전성 페이스트로 이루어지고, 상부 전극층(27b)은, 은 총 함유 비율을 75 wt% 이상 95 wt% 이하로 하고 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을 제1 전극층용 도전성 페이스트중의 함유 비율보다 높게 한 도전성 페이스트를 반사 방지막의 표면 위에 배치한 후에, 유기 용매를 건조시키고, 600℃∼85O℃로 1분∼5분의 소성으로 형성된다. 이 때, 전술과 같이, 표면 전극(27)의 각 층을 반사 방지막 위에 형성하여도, 반사 방지막은 소성을 위한 가열시에 모두 용융하고, 표면 전극(27)이 반사 방지막을 돌파하여 전극이 반도체 기판(21)의 반도체층 자체와 직접 접합하도록 접착한다. 또한, 표면 전극(27)의 형성 및 이면 전극(26)의 형성 순서는 반대여도 좋다.

실시예

이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것이 아니다.

(실시예 1∼10, 비교예 1, 2)

이하의 공정을 각각의 반도체 기판 10장씩에 대해서 행하고, 태양 전지 10장씩을 제작하였다.

우선 15 cm각, 두께 250 ㎛, 비저항 2.0 Ω·cm의, 붕소 도프 {100}p형 애즈컷 실리콘 기판(21)을 준비하고, 짙은 수산화칼륨 수용액에 의해 손상층을 제거, 텍스처를 형성, 옥시염화인 분위기 하에서 85O℃로 열처리한 이미터층(22)을 형성하며, 인 글라스를 제거하고, 반사 방지막(23)을 형성하며, 이면 전체면에는 알루미늄을 주성분으로 하는 페이스트를 스크린 인쇄하고 유기 용매를 건조하여, 이면 전극(26)을 형성한 반도체 기판을 제작하였다.

이 이면 전극(26)을 형성하는 공정까지 행한 반도체 기판 위에, 표면 전극(27)을 이하와 같이 하여 형성하였다.

우선, 제1 전극층용 도전성 페이스트로서, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고, 은의 총 함유 비율을 80 wt%로 하며, 은의 총 함유량에 대한 각 입경 범위의 은 입자의 함유 비율을, 0.5 ㎛ 이상 4 ㎛ 미만의 것을 90 wt%, 4 ㎛ 이상 8 ㎛ 이하의 것을 5 wt%, 0.5 ㎛보다 작거나, 8 ㎛보다 큰 것을 5 wt%로 하며, 점도를 120 Pa·s, 요변성(TI값)을 2.5로 한 것(즉, 후술의 비교예 4에 이용한 도전성 페이스트와 동일한 것)을 이용하여, 스크린 인쇄로 반도체 기판 위에 형성된 반사 방지막 위에 도포하고, 150℃로의 클린오븐으로 유기 용매를 건조하여, 제1 전극층(27a)을 형성하였다.

다음에, 상부 전극층용 도전성 페이스트로서, 은 분말과, 글라스 프릿과, 유 기 비히클과, 유기 용매를 주성분으로 하고, 은의 총 함유 비율, 상부 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 각 입자 직경 범위의 은 입자의 함유 비율, 점도, 요변성을 하기의 표 1중에 나타낸 바와 같이 한 것을 이용하여, 제1 전극층 위에 도포하며, 150℃의 클린오븐으로 유기 용매를 건조하여, 상부 전극층(27b)을 형성하였다. 이와 같이 전극 각층을 형성한 반도체 기판에 대해서, 최고 온도를 750℃로 설정한 근적외선로 내에서 5분 동안 가열하고, 전극(27) 전체를 소성하였다. 또한, 비교예 1, 2는, 상부 전극층용 도전성 페이스트중의 은의 총 함유 비율이 각각 70 wt%, 97 wt%이고, 본 발명의 범위인 75 wt% 이상 95 wt% 이하로부터 벗어나 있는 예이다.

[표 1]

이와 같이 제작한 태양 전지 1O장의 각각에 대해서, 태양 전지로서의 특성을 평가하였다.

특성 평가는, 25℃의 분위기 중, 솔라 시뮬레이터(조사 강도: 1 kW/m², 스펙트럼: AM1.5 글로벌) 하에서 전기 측정(단락 전류 밀도, 개방 전압, 곡선 인자, 변환 효율)을 행하였다.

(실시예 11)

실시예 1과 같은 방법으로, 단, 이하와 같이, 상부 전극층을 2층으로 하고, 표면 전극 전체로는 3층 구조로 한 태양 전지를 10장 제작하였다.

우선, 실시예 1과 마찬가지로, 제1 전극층을 형성하였다. 다음에, 상부 전극층용 도전성 페이스트로서, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고, 은의 총 함유 비율, 상부 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 각 입경 범위의 은 입자의 함유 비율, 점도, 요변성을 표 1중에 나타낸 바와 같이 한 것을 이용하여, 제1 전극층 위에 도포하고, 150℃에서의 클린오븐으로 유기 용매를 건조하여, 상부 전극층 중 제1 층을 형성하였다. 다음에, 상부 전극층 중 제1 층을 형성한 도전성 페이스트와 동일한 도전성 페이스트를 상부 전극층중 제1 층 위에 도포하고, 150℃의 클린오븐으로 유기 용매를 건조하여, 상부 전극층 중 제2 층을 형성하였다.

이와 같이 전극 각층을 형성한 반도체 기판에 대해서, 최고 온도를 750℃로 설정한 근적외선로 내에서 5분 동안 가열하고, 전극 전체를 소성하였다.

이와 같이 제작한 태양 전지 10장에 대해서, 실시예 1과 마찬가지로 특성 평 가를 행하였다.

(비교예 3, 4)

이면 전극(26)의 형성 공정까지는 실시예 1과 같은 방법으로 행하고, 표면 전극의 형성은, 이하와 같이, 전극층의 형성은 일회만으로 하고, 표면 전극을 단층 구조로 한 태양 전지, 즉, 도 3에 도시한 바와 같은 구조를 갖는 태양 전지를 10장씩 제작하였다.

표면 전극(34)의 형성은 이하와 같이 행하였다. 즉, 도전성 페이스트로서, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 주성분으로 하고, 은의 총 함유 비율, 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 각 입경 범위의 은 입자의 함유 비율, 점도, 요변성을 하기의 표 2중에 나타낸 것을 이용하여, 반도체 기판 위에 도포하고, 150℃의 클린오븐으로 유기 용매를 건조하여 형성한 후, 최고 온도를 750℃로 설정한 근적외선로 내에서 5분 동안 가열하여, 표면 전극(34)을 소성하였다.

이와 같이 제작한 태양 전지 10장씩에 대해서, 실시예 1과 마찬가지로 특성 평가를 행하였다.

(비교예 5, 6)

이면 전극(26)의 형성 공정까지는 실시예 1과 같은 방법으로 행하고, 단 표면 전극의 형성은, 이하와 같이, 제1 전극층용 및 상부 전극층용 도전성 페이스트로서 동일한 조성의 것을 이용하여 행하는 것 이외는 실시예 1과 마찬가지로 하여 태양 전지를 10장씩 제작하였다. 또한, 제1 전극층용 및 상부 전극층용 도전성 페 이스트로서는, 표 2중에 나타낸 것을 이용하였다.

이와 같이 제작한 태양 전지 10장씩에 대해서, 실시예 1과 같이 특성 평가를 행하였다.

[표 2]

실시예 1∼11, 비교예 1∼6의 결과를 하기의 표 3에 나타내었다. 또한 표 3은 각각 태양 전지 10장의 전기 특성의 측정 평균값을 나타내는 것이다.

[표 3]

표 3으로부터 이하의 것이 명백해졌다.

실시예 1∼11은, 모두 높은 효율의 태양 전지가 얻어져 있다. 단, 실시예 10은 상부 전극층의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나, 또는 평균 입경이 8 ㎛보다 큰 은 입자의 함유 비율은 40 wt%로 비교적 높은 것이고, 변환 효율은 약간 낮게 되어 있다. 이것은, 내수축성이 높은 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은 낮고, 은 입자의 수축에 의한 단선의 발생이나 전극의 높이가 불충분하게 되었기 때문에, 필팩터(곡선 인자)가 저하되었기 때문이라고 생각된다.

한편, 비교예 1∼6은, 주로 필팩터(곡선 인자)가 저하되고, 실시예에 비해 변환 효율은 낮다.

비교예 1은, 상부 전극층용 도전성 페이스트의 은의 총 함유율이 본 발명의 범위보다 낮은 예로, 은 입자의 수축에 의한 단선의 발생이나 전극의 높이가 불충분하게 된 예이다. 그 결과, 태양 전지의 직렬 저항의 증가를 초래하고, 필팩터(곡선 인자)가 저하됨으로써 효율이 저하된 것으로 생각된다.

비교예 2는, 상부 전극층용 도전성 페이스트의 은의 총 함유율이 본 발명의 범위보다 높은 예로, 인쇄성이 극단적으로 손상되고 상부 전극층이 충분히 형성되지 않은 예이다. 그 결과, 태양 전지의 직렬 저항의 증가를 초래하고, 필팩터(곡선 인자)가 저하됨으로써 효율이 저하된 것으로 생각된다.

비교예 3은 실시예 1에서 상부 전극층용 도전성 페이스트로서 이용한 도전성 페이스트를 이용하여 단층 전극 구조로 한 예이다. 평균 입경이 4 ㎛ 이상 8 ㎛ 이하와 같은, 비교적 사이즈가 큰 은 입자의 영향으로, 기판과의 콘택트 지점이 감소하고, 태양 전지의 직렬 저항의 증가를 초래하며, 필팩터(곡선 인자)가 저하됨으로써 효율이 저하되었다고 생각된다.

비교예 4는 실시예 1∼11에서 제1 전극층용 도전성 페이스트로서 이용한 도전성 페이스트를 이용하여 단층 전극 구조로 한 예이다. 오믹 콘택트 특성은 양호하지만, 전극의 높이가 불충분해지고, 그 결과, 태양 전지의 직렬 저항의 증가를 초래하며, 필팩터(곡선 인자)가 저하됨으로써 변환 효율이 저하되었다고 생각된다.

비교예 5는 실시예 1에서 상부 전극층용 도전성 페이스트로서 이용한 도전성 페이스트를 제1 전극층용 및 상부 전극층용 양쪽 모두에 사용한 예이다. 전극의 높이는 충분히 얻어졌지만, 평균 입경이 4 ㎛ 이상 8 ㎛ 이하와 같은, 비교예 3과 마찬가지로 비교적 사이즈가 큰 은 입자의 영향으로, 기판과의 콘택트 지점이 감소하고, 태양 전지의 직렬 저항의 증가를 초래하며, 필팩터(곡선 인자)가 저하됨으로써 변환 효율이 저하된 것으로 생각된다.

비교예 6은 실시예 1∼11에서 제1 전극층용 도전성 페이스트로서 이용한 도전성 페이스트를 제1 전극층용 및 상부 전극층용 양쪽 모두에 사용한 예이다. 연소, 소결 과정에서 제1 전극층용 도전성 페이스트의 불완전 연소나 발포, 균열 등이 발생, 전극이 수축하여 단선을 더 야기하고, 태양 전지의 직렬 저항의 증가를 초래하며, 필팩터(곡선 인자)가 저하됨으로써 변환 효율이 저하된 것으로 생각된다.

이상의 것으로부터, 실시예 1∼11, 특히 실시예 1∼9, 11의 태양 전지가, 전기 특성이 양호하고, 본 발명의 효과가 명백해졌다.

또한, 본 발명은, 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시이고, 본 발명의 특허청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims

전극이 형성된 반도체 기판으로서,

상기 전극은 적어도 은과 글라스 프릿을 함유하는 것이고, 상기 전극은 상기 반도체 기판에 직접 접합하는 제1 전극층과, 이 제1 전극층 위에 배치되며, 1층 이상을 갖는 상부 전극층을 포함하는 다층 구조를 갖는 것이고,

상기 상부 전극층은, 은의 총 함유 비율이 75 wt% 이상 95 wt% 이하인 도전성 페이스트를 소성한 것이며, 상기 상부 전극층의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율이 상기 제1 전극층 중의 함유 비율보다 높은 것을 특징으로 하는 반도체 기판.
제1항에 있어서, 상기 상부 전극층 중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율은 각각 20 wt% 이상 80 wt% 이하인 것을 특징으로 하는 반도체 기판.
제1항에 있어서, 상기 상부 전극층의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나 또는 평균 입경이 8 ㎛보다 큰 은 입자의 함유 비율은 30 wt% 이하인 것을 특징으로 하는 반도체 기판.
제2항에 있어서, 상기 상부 전극층의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나 또는 평균 입경이 8 ㎛보다 큰 은 입자의 함유 비율은 30 wt% 이하인 것을 특징으로 하는 반도체 기판.
제1항 내지 제4항 중 어느 한 항에 있어서, pn 접합을 포함하고, 상기 전극은 표면 전극이며, 이 표면 전극측에 반사 방지막을 포함하고, 이면측에 이면 전극을 포함하는 것이며, 태양 전지로서 동작하는 것을 특징으로 하는 반도체 기판.
적어도, 은 분말과, 글라스 프릿과, 유기 비히클과, 유기 용매를 함유하는 도전성 페이스트를 이용하여, 스크린 인쇄법에 의해, 반도체 기판 위에 전극을 형성하는 방법이고, 상기 반도체 기판과 직접 접합하는 제1 전극층을 형성하는 공정과, 이 제1 전극층 위에, 1층 이상을 갖는 상부 전극층을 형성하는 공정을 포함하는, 다층 구조를 갖는 전극을 형성하는 방법으로서,

상기 상부 전극층을 형성하기 위한 상부 전극층용 도전성 페이스트로서, 은의 총 함유 비율을 75 wt% 이상 95 wt% 이하로 하고, 상기 상부 전극층용 도전성 페이스트 중의 은의 총 함유량에 대한 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을, 상기 제1 전극층을 형성하기 위한 제1 전극층용 도전성 페이스트 중의 함유 비율보다 높게 한 도전성 페이스트를 이용하여 상기 전극을 형성하는 것을 특징으로 하는 전극의 형성방법.
제6항에 있어서, 상기 상부 전극층용 도전성 페이스트에 함유되는 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율 및 평균 입경이 4 ㎛ 이상 8 ㎛ 이하인 은 입자의 함유 비율을 각각 20 wt% 이상 80 wt% 이하로 하는 것을 특징으로 하는 전극의 형성방법.
제6항에 있어서, 상기 상부 전극층용 도전성 페이스트에 함유되는 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나 또는 평균 입경이 8 ㎛보다 큰 은 입자의 함유 비율을 30 wt% 이하로 하는 것을 특징으로 하는 전극의 형성방법.
제7항에 있어서, 상기 상부 전극층용 도전성 페이스트에 함유되는 은의 총 함유량에 대한 평균 입경이 0.5 ㎛보다 작거나 또는 평균 입경이 8 ㎛보다 큰 은 입자의 함유 비율을 30 wt% 이하로 하는 것을 특징으로 하는 전극의 형성방법.
제6항에 있어서, 상기 제1 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 250℃보다 높은 것을 이용하고, 상부 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 170℃ 이상 250℃ 이하의 것을 이용하는 것을 특징으로 하는 전극의 형성방법.
제7항에 있어서, 상기 제1 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 250℃보다 높은 것을 이용하고, 상부 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 170℃ 이상 250℃ 이하의 것을 이용하는 것을 특징으로 하는 전극의 형성방법.
제8항에 있어서, 상기 제1 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 250℃보다 높은 것을 이용하고, 상부 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 170℃ 이상 250℃ 이하의 것을 이용하는 것을 특징으로 하는 전극의 형성방법.
제9항에 있어서, 상기 제1 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 250℃보다 높은 것을 이용하고, 상부 전극층용 도전성 페이스트에 함유되는 유기 비히클은 분해 시작 온도가 170℃ 이상 250℃ 이하의 것을 이용하는 것을 특징으로 하는 전극의 형성방법.
제6항 내지 제13항 중 어느 한 항에 있어서, 상기 제1 전극층용 및 상부 전극층용 도전성 페이스트의 점도를 80 Pa·s 이상 200 Pa·s 이하로 하는 것을 특징으로 하는 전극의 형성방법.
제6항 내지 제13항 중 어느 한 항에 있어서, 상기 제1 전극층용 및 상부 전극층용 도전성 페이스트의 5 rpm/50 rpm에서의 요변성(TI값)을, 제1 전극층은 1.5 이상 5.0 이하, 상부 전극층은 1.2 이상 3.5 이하로 하는 것을 특징으로 하는 전극의 형성방법.
제14항에 있어서, 상기 제1 전극층용 및 상부 전극층용 도전성 페이스트의 5 rpm/50 rpm에서의 요변성(TI값)을, 제1 전극층은 1.5 이상 5.0 이하, 상부 전극층은 1.2 이상 3.5 이하로 하는 것을 특징으로 하는 전극의 형성방법.
제6항 내지 제13항 중 어느 한 항에 있어서, 상기 제1 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율을 80 wt% 이상으로 하는 것을 특징으로 하는 전극의 형성방법.
제14항에 있어서, 상기 제1 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율을 80 wt% 이상으로 하는 것을 특징으로 하는 전극의 형성방법.
제15항에 있어서, 상기 제1 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율을 80 wt% 이상으로 하는 것을 특징으로 하는 전극의 형성방법.
제16항에 있어서, 상기 제1 전극층용 도전성 페이스트중의 은의 총 함유량에 대한 평균 입경이 0.5 ㎛ 이상 4 ㎛ 미만인 은 입자의 함유 비율을 80 wt% 이상으로 하는 것을 특징으로 하는 전극의 형성방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제6항 내지 제13항 중 어느 한 항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제14항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제15항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제16항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제17항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제18항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제19항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.
적어도, pn 접합을 포함하는 반도체 기판의 표면측에 반사 방지막을 형성하는 공정과, 이 반사 방지막 부분에 표면 전극을 형성하는 공정과, 이면측에 이면 전극을 형성하는 공정을 포함하는 태양 전지의 제조방법으로서, 적어도 상기 표면 전극의 형성은 제20항에 기재한 전극의 형성방법에 의해 형성하는 것을 특징으로 하는 태양 전지의 제조방법.