KR101346956B1 - 2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법 - Google Patents

2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법 Download PDF

Info

Publication number
KR101346956B1
KR101346956B1 KR1020117027236A KR20117027236A KR101346956B1 KR 101346956 B1 KR101346956 B1 KR 101346956B1 KR 1020117027236 A KR1020117027236 A KR 1020117027236A KR 20117027236 A KR20117027236 A KR 20117027236A KR 101346956 B1 KR101346956 B1 KR 101346956B1
Authority
KR
South Korea
Prior art keywords
active material
silicon
negative electrode
film
material film
Prior art date
Application number
KR1020117027236A
Other languages
English (en)
Other versions
KR20120003485A (ko
Inventor
토시오 타니
마사아키 쿠보타
히데토시 아베
Original Assignee
후루카와 덴치 가부시키가이샤
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴치 가부시키가이샤, 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴치 가부시키가이샤
Publication of KR20120003485A publication Critical patent/KR20120003485A/ko
Application granted granted Critical
Publication of KR101346956B1 publication Critical patent/KR101346956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/134—Electrodes based on metals, Si or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H01M10/0525—Rocking-chair batteries, i.e. batteries with lithium insertion or intercalation in both electrodes; Lithium-ion batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
    • H01M10/0564—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of organic materials only
    • H01M10/0566—Liquid materials
    • H01M10/0569—Liquid materials characterised by the solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H01M4/1395—Processes of manufacture of electrodes based on metals, Si or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M2004/021—Physical characteristics, e.g. porosity, surface area
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Cell Electrode Carriers And Collectors (AREA)
  • Battery Electrode And Active Subsutance (AREA)
  • Secondary Cells (AREA)

Abstract

본 발명은 충방전에서 고용량이 얻어지고, 또한 그 반복 사이클에 의해서도 용량의 저하를 억제할 수 있는 비수용매 전해액 2차전지용 음극전극 등을 제공하는 것을 목적으로 한다. 소정의 표면을 갖는 집전체 기재 상에 소정의 수소농도의 수소화 실리콘을 포함하는, 소정의 두께의 Si계 음극활물질 피막을 형성한 2차 전지용 음극이다. 또한 소정의 표면형상을 갖는 집전체 기재 상에 소정의 표면형상을 갖는 Si계 음극활물질 피막을 소정의 방법으로 형성한 2차전지용 음극이다. 또한 집전체 기재 상에 소정의 전기이중층 용량의 역수를 갖는 Si계 음극활물질 피막을 소정의 방법으로 형성한 2차전지용 음극이다.

Description

2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법{NEGATIVE ELECTRODES FOR SECONDARY BATTERY, COPPER FOIL FOR ELECTRODE, SECONDARY BATTERY, AND PROCESSES FOR PRODUCING NEGATIVE ELECTRODES FOR SECONDARY BATTERY}
본 발명은 2차 전지에 관한 것이며, 특히 비수용매 전해액을 이용하는 리튬 이온 2차 전지와, 이것에 이용되는 음극 전극과 그 제조방법, 및 음극용 동박에 관한 것이다.
최근 전자기기의 모바일화와 고기능화와 더불어, 구동전원인 2차 전지는 가장 중요한 부품 중 하나가 되고 있다. 특히 리튬(Li) 이온 2차 전지는 이용되는 양극활물질과 음극활물질의 높은 전압으로부터 얻어지는 에너지 밀도의 높이로 인해, 종래의 NiCd 전지나 Ni 수소전지를 대신하여 2차 전지의 주류의 위치를 점유하고 있다. 그러나, 현재의 Li 이온 전지에 표준적으로 이용되는 코발트산 리튬(LiCoO2)계 양극활물질과, 흑연 주체의 카본계 음극활물질의 조합에 의한 Li 이온 2차 전지는 오늘날의 고기능 고부하 전자부품의 소비전력량을 장시간 충분히 공급할 수 없어, 휴대전원으로서는 요구성능을 만족하지 못하고 있다. 양극활물질의 이론 전기화학 비용량은 일반적으로 작고, 장래 실용화를 목적으로 하는 물질이라고 해도, 현재의 카본계 음극활물질의 이론 비용량보다 작은 값에 머문다.
또한 해마다 성능을 향상시켜온 카본계 음극도 이론 비용량의 한계에 부딪치고 있으며, 현재 사용하는 양극활물질과 음극활물질의 조합으로는 더 이상 큰 전원용량의 향상은 기대할 수 없다. 그렇기 때문에, 앞으로의 추가적인 전자기기의 고기능화와 장시간 휴대화에 대한 요구나, 전동공구, 무정전전원, 축전장치 등의 산업용도, 및 전기자동차용도에의 탑재에는 한계가 있다.
이와 같은 상황에서, 현상보다 비약적으로 전기용량을 증가시킬 수 있는 방법으로서, 카본(C)계 음극활물질을 대신하는 금속계 음극활물질을 적용하기 위한 검토가 행해지고 있다. 이것은 현행의 C계 음극의 수배 내지 십배의 이론 비용량을 갖는 게르마늄(Ge)이나 주석(Sn), 실리콘(Si)계 물질을 음극활물질에 이용하는 것이며, 특히 Si는 실용화가 어려운 것으로 알려진 금속 Li에 필적하는 비용량을 가지는 것이므로 검토의 중심이 되고 있다.
그런데, 2차 전지에 요구되는 기본성능은 충전에 의해 보유할 수 있는 전기용량이 큰 것과, 충전과 방전을 반복하는 사용 사이클에 의해서도 이 전기용량의 크기를 가능한 한 유지할 수 있는 것이다. 첫번째 충전용량이 큰 경우에도, 충방전의 반복에 의해 충전할 수 있는 용량이나 방전 가능한 용량이 즉시 작아지게 되면 수명이 짧아지고, 2차 전지로서 사용하는 가치가 작다. 그러나, Si를 비롯한 금속계 음극에서는 모두 충방전 사이클 수명이 짧은 것이 문제로 되어 있다. 이 원인으로 집전체와 활물질과의 밀착성이 작은 것을 들 수 있고, 이에 대한 대책으로서 집전체 표면의 형상을 규정하는 것이나, 집전체 성분이 활물질 피막에 확산 또는 합금화된 구성이 이용되고 있다(예를 들어 일본국 특개2002-319408호 공보, 특허3733068호 공보, 특허3733069호 공보, 특허3935067호 공보 참조).
또한 본 발명자들은 집전체용 동박 표면의 유전체층과 전기이중층 용량의 역수와의 관계를 파악하여, 2차 전지 음극 집전체용 동박을 발명했다(일본국 특허3581784호 공보 참조).
특개2002-319408호 공보 특허3733068호 공보 특허3733069호 공보 특허3935067호 공보 특허3581784호 공보
그러나, 상기 특허문헌1~4에 기재한 발명에서는, 충방전 사이클 특성의 개선은 불충분하므로 실용화의 목적을 이루고 있지 않다. 또한 기재 집전체와 금속계 피막의 확산합금상은 Li 이온 전지에서 충전용량에는 기여하지 않고, 고비용량 활물질의 특성이 저하되는 결점도 있었다.
본 발명은 Li 이온 2차 전지 등에 사용하기 위해서 검토되고 있는, 음극 집전체 상에 Si 등의 음극활물질을 직접적으로 형성한 음극전극과, 이들을 사용한 2차 전지에 관한 것이며, 충방전으로 고용량이 얻어지고, 그 반복 사이클에 의해서도 용량의 저하를 종래보다 억제할 수 있는 음극전극과 2차 전지를 제공하는 것을 목적으로 한다.
본 발명자들은 종래 지견에 구애받지 않고, 특히 Li 이온 전지용 음극의 충방전의 사이클 수와 용량, 및 음극재료 구성형태에 대해서 예의 검토한 결과, 종래의 실리콘계 활물질을 사용하면, 충방전 반복 사이클에 따른 충방전 용량의 저하가 크고, 전지의 수명이 짧은 것이 실리콘계 피막 막질과 관계있는 것을 알아내어 본 발명을 발견했다. 본 발명의 소정의 Si계 음극활물질을 갖는 음극을 사용함으로써 본래 갖는 높은 충방전 용량이 확실하게 얻어지고, 집전체와 활물질의 양호한 밀착성 하에 그 유연성으로부터 충방전 시의 팽창수축의 체적변화에 대응하기 쉽고, 사이클 특성이 개선될 수 있는 것을 발견했다.
또한 본 발명자들은 종래의 집전체 표면형상의 지견(예를 들어 특허3733069호 공보 참조)만으로는 사이클 특성이 개선되지 않는 경우가 많고, 집전체 표면에 형성한 활물질 표면의 형상이 크게 사이클 특성에 영향을 미치는 것을 발견했다. 소정의 Si계 음극활물질을 갖고, 소정의 표면형상을 갖는 음극을 사용함으로써 본래 갖는 높은 충방전 용량이 확실하게 얻어진다. 또한 집전체와 활물질의 양호한 밀착성에 기초하여, 그 음극표면 형상으로부터 확보할 수 있는, Li 이온의 활물질에의 삽입 이탈이 가능한 무수의 마이크로사이트에 의해 충방전 사이클 수명도 길계 유지될 수 있다.
또한 본 발명자들은 종래의 집전체 표면형상의 지견으로는 사이클 특성이 개선되지 않는 경우가 많고, 집전체 표면에 형성한 활물질 표면의 형상이 크게 사이클 특성에 영향을 미치는 것을 발견했다. 소정의 Si계 음극활물질을 갖고, 소정의 표면형상을 갖는 음극을 사용함으로써, 본래 갖는 높은 충방전 용량이 확실히 얻어진다. 또한 집전체와 활물질의 양호한 밀착성에 기초하여 그 음극표면 형상으로부터 확보할 수 있는, Li 이온의 활물질에의 삽입 이탈이 가능한 무수의 마이크로사이트에 의해 충방전 사이클 수명도 길게 유지될 수 있다. 종래의 집전체 표면형상을 규정하는 것이 가장 중요한 것이 아니라, 활물질을 형성한 표면형상이 중요하며, 특히 표면적이 큰 것과 적당한 조면 형상이 바람직하다.
집전체의 표면이나 활물질 등을 형성한 표면에는 산화막을 주체로 하는 불가피적 유전체층과, 본 발명에서 구성되는 방청층 등 패시베이션 피막으로 이루어지는 복합유도체층이 존재한다. 이들 박층은 분극성이며, 전해액 침지에 의한 생성전기이중층에 축적되는 용량(C : F 패럿)은 일반적으로 다음 식에 나타나는 관계에 기초하여 측정 가능하다.
1/C = Aㆍd + B …(1)
(d는 동박 표면에 형성되어 있는 분극성층의 두께, A, B는 정수)
본 발명자들은 우선 이 관계에 의해 집전체용 동박 표면의 유전체층과 전기이중층 용량의 역수와의 관계를 파악하고, 2차 전지 음극 집전체용 동박을 발명하여 범용적으로 실용화되기에 이르렀다(특허3581784호 공보). 그런데, 식(1)의 정수 A에는 표면적의 항이 포함되고, 전기이중층 용량은 표면적에 비례하므로, 단위면적당 값으로서 평가된다. 다음과 같이 나타낼 수도 있다.
1/C = A'ㆍdㆍ1 / S + B' …(2)
(d는 동박 표면에 형성되어 있는 분극성층의 두께, S는 실표면적, A', B'는 정수)
따라서, 전기이중층 용량은 표면형상에 따라서 상이한 단위면적당 실표면적의 크기를 나타내는 지표 중 하나가 될 수 있다. 한편, 상기 유전체 피막에 의한 전기이중층 용량의 값도 영향을 미치므로, 전체적으로 단순한 경향이 얻어지는 것은 아니다. 예를 들어 유전체층을 생성하기 쉬운 피막성분인지, 또는 유전체층을 생성하기 어려운 피막성분인지에 따라서 다르다. 유전체층이 두꺼우면 그 용량은 작아지고, 그 역수의 값은 커지므로, 일정한 측정조건에 기초해도 전극이나 전극표면에 의해 이들 크기의 수준이 다른 것으로 생각할 수 있다. 그러나, 일정한 성분이나 시료에 기초하면, 표면적의 대소에 따라서 생성하는 자연산화 피막량도 변화되지만, 측정시료의 외관상의 면적은 일정하므로, 실표면적의 효과와 그에 의한 유전체층의 영향은 전기이중층 용량 또는 그 역수의 값에 나타나게 된다.
이와 같은 음극전극의 실표면적과, 이에 의한 유전체 두께를 나타내는 전기이중층 용량, 또는 전기이중층 용량의 역수와, 2차 전지의 충방전에 의한 사이클 수와 충방전용량의 관계를 파악, 고찰함으로써, 상기 전지 특성의 종래 문제점을 해소할 수 있는 것을 발견하였으며, 본 발명은 이와 같은 지견에 기초하여 이루어진 것이다. 상세한 검토 결과, 어느 정도 일정한 유전체층을 생성하는 활물질 피막 성분군에서는, 전극표면의 실표면적의 크기의 효과로부터 얻어지는 경향으로서 포착되는 것이 판명되었고, 전기이중층에 축적되는 용량 C, 또는 그 역수 1/C로 나타나는 지표범위와, 충방전 특성이 우수한 음극, 또는 음극 집전체와의 관계를 발견한 것이다.
즉, 본 발명은
(1) 일본 공업규격에서 규정되는 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)가 1㎛ 이상인 조면을 갖는 동박을 이용한 집전체 기재의 상기 조면 상에 실리콘계 활물질 피막이 형성되어 있는 비수용매 전해액 2차 전지용 음극이며, 상기 집전체 기재의 한쪽 면 또는 양면의 조면 상에 1~18g/㎡의 실리콘계 활물질 피막이 형성되고, 상기 활물질 피막은 수소화 실리콘을 포함하고, 상기 활물질 피막 전체에 대한 수소 함유량이 0.1원자% 이상 30원자% 이하인 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극.
(2) 조면을 갖는 동박을 이용한 집전체 기재의 한쪽면 또는 양면에 실리콘계 활물질 피막이 형성되어 있는 비수용매 전해액 2차 전이용 음극이며, 상기 실리콘계 활물질 피막의 두께는 0.5㎛ 이상 6㎛ 이하이며, 상기 실리콘계 활물질 피막 표면의 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)가 2㎛ 이상 20㎛ 이하이며, 상기 실리콘계 활물질 피막 표면의 S(JIS B0601-1994 국부 산정상의 평균간격)의 3점 평균값이 0.005㎜ 이상 0.014㎜ 이하이며, 상기 실리콘계 활물질 피막 표면의 Sm(JIS B0601-1994 요철의 평균간격)의 3점 평균값이 0.015㎜ 이상 0.040㎜ 이하인 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극.
(3) 상기 집전체 기재는 적어도 활물질 피막 형성면이 비평활면 또는 비광택면이며, 상기 집전체 기재의 활물질 피막 형성면의 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)가 2㎛ 이상 20㎛ 이하이며, 상기 집전체 기재의 활물질 피막 형성면의 S(JIS B0601-1994 국부 산정상의 평균간격)이 0.004㎜ 이상 0.015㎜ 이하이며, 상기 집전체 기재 표면의 활물질 피막 형성면의 Sm(JIS B0601-1994 요철의 평균간격)이 0.015㎜ 이상 0.035㎜ 이하인 것을 특징으로 하는 (2)에 기재한 2차 전지용 음극.
(4) 동박을 이용한 집전체 기재의 한쪽 면 또는 양면에 실리콘계 활물질 피막이 형성되어 있는 비수용매 전해액 2차 전지용 음극이며, 상기 집전체 기재 상에 1~14g/㎡의 실리콘계 활물질 피막이 형성되고, 상기 실리콘계 활물질 피막이 형성된 음극 표면의 전기이중층 용량의 역수가 0.1~3㎠/㎌인 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극.
(5) 상기 집전체 기재의 활물질 피막 형성면이 비평활면 또는 비광택면이며, 상기 집전체 기재의 활물질 피막 형성면은 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)가 1.5㎛ 이상인 조면을 갖고, 상기 집전체 기재의 활물질 피막 형성면의 전기이중층 용량의 역수가 0.03~0.1㎠/㎌인 것을 특징으로 하는 (4)에 기재한 2차 전지용 음극.
(6) 상기 집전체 기재와 상기 실리콘계 활물질 피막과의 사이, 또는 상기 실리콘계 활물질 피막의 상층의 적어도 한쪽에, 인 또는 보론을 함유하는 실리콘층이 1층 이상 형성되어 있는 것을 특징으로 하는 (1)과 (2)와 (4) 중 어느 하나에 기재한 2차 전지용 음극.
(7) 상기 실리콘계 활물질 피막은 인을 포함하고, 상기 활물질 피막 전체에 대한 인 함유량이 0.1원자% 이상 30원자% 이하인 것을 특징으로 하는 (1)과 (2)와 (4) 중 어느 하나에 기재한 2차 전지용 음극.
(8) 상기 실리콘계 활물질 피막은 산소를 더 포함하고, 상기 활물질 피막 전체에 대한 산소함유량이 1원자% 이상 50원자% 이하인 것을 특징으로 하는 (7)에 기재한 2차 전지용 음극.
(9) 상기 집전체 기재의 활물질 피막 형성면 상에 니켈을 0.01~0.5g/㎡ 함유하는 층 또는 아연을 0.001~0.1g/㎡ 함유하는 층의 적어도 한쪽이 형성된 내열성층 또는 내열성 배리어 피막을 갖는 것을 특징으로 하는 (1)과 (2)와 (4) 중 어느 하나에 기재한 2차 전지용 음극.
(10) 상기 내열성층 또는 상기 내열성 배리어 피막의 상층에 방청층 및/또는 실란커플링 처리층이 더 형성되어 있는 것을 특징으로 하는 (9)에 기재한 2차 전지용 음극.
(11) 상기 내열성층 또는 상기 내열성 배리어 피막에서의 상기 아연이 단층 아연으로서 존재하는 것을 특징으로 하는 (9)에 기재한 2차 전지용 음극.
(12) 상기 내열성층 또는 상기 내열성 배리어 피막에서의 상기 아연이 집전체 기재 또는 니켈층에 확산되어 있는 것을 특징으로 하는 (9)에 기재한 2차 전지용 음극.
(13) (1)과 (2)와 (4) 중 어느 하나에 기재한 2차 전지용 음극에 이용되고, 일본공업규격(JIS B0601-1994 십점 평균조도)에서 규정되는 표면 조도(Rz)가 1㎛ 이상 20㎛ 이하인 조면을 갖는 것을 특징으로 하는 전극용 동박.
(14) (1)과 (2)와 (4) 중 어느 하나에 기재한 음극을 이용한 것을 특징으로 하는 비수용매 전해액을 사용한 2차 전지.
(15) 상기 비수용매 전해액이, 불소를 포함하는 비수용매를 함유하는 것을 특징으로 하는 (14)에 기재한 2차 전지.
(16) 일본공업규격에서 규정되는 조면 조도(Rz)(JIS B0601-1994 십점 평균조도)가 1㎛ 이상인 조면을 갖는 동박을 사용하고, 온도 180℃에서의 신률이 5% 이상인 집전체 기재를, 공급농도비 [H2]/[SiH4]가 0~100인 범위 내에서 실란 가스와 수소가스가 공급되는 제막실 내에 연속적으로 도입하는 공정과, 상기 집전체 기재의 온도를 100℃~350℃의 범위 내로 유지한 CVD법에 의해, 연속적으로 도입한 상기 집전체 기재의 한쪽 면 또는 양면에 연속적으로 0.1원자% 이상 30원자% 이하의 수소를 함유하는 실리콘계 활물질층을 형성하는 공정을 구비하는 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극의 제조방법.
(17) 조면을 갖는 동박을 이용한 집전체 기재의 한쪽 면 또는 양면에 CVD(화학적 기상성장)법 또는 EB(전자빔) 증착법에 의해 실리콘계 활물질 피막을 형성하는 공정을 구비하고, 상기 실리콘계 활물질 피막의 두께를 0.5㎛ 이상 6㎛ 이하로 하고, 상기 실리콘계 활물질 피막 표면의 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)를 2㎛ 이상 20㎛ 이하로 하고, 상기 실리콘계 활물질 피막 표면의 S(JIS B0601-1994 국부 산정상의 평균간격)의 3점 평균값을 0.005㎜ 이상 0.014㎜ 이하로 하고, 또한 상기 실리콘계 활물질 피막 표면의 Sm(JIS B0601-1994 요철의 평균간격)의 3점 평균값을 0.015㎜ 이상 0.040㎜ 이하로 하는 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극의 제조방법.
(18) 조면을 갖는 동박을 이용한 집전체 기재의 한쪽 면 또는 양면에 CVD(화학적 기상성장)법 또는 EB(전자빔) 증착법에 의해 1~14g/㎡의 실리콘계 활물질 피막을 형성하는 공정을 구비하고, 상기 실리콘계 활물질 피막을 형성한 음극 표면의 전기이중층 용량의 역수를 0.1~3㎠/㎌으로 하는 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극의 제조방법.
(19) 상기 CVD법에서 포스핀 가스를 연속적으로 더 공급하고, 실리콘계 활물질 피막을 형성하는 상기 공정에서, 인을 함유하는 실리콘계 활물질 피막을 형성하는 것을 특징으로 하는 (16)~(18) 중 어느 하나에 기재한 2차 전지용 음극의 제조방법.
(20) 실리콘계 활물질 피막을 형성하는 상기 공정 후, 대기 산화 또는 열처리에 의해 상기 실리콘계 활물질 피막에 산소를 도입하는 공정을 더 구비하는 것을 특징으로 하는 (16)~(18) 중 어느 하나에 기재한 2차 전지용 음극의 제조방법
을 제공하는 것이다.
본 발명의 2차 전지용 음극은 동박을 이용한 집전체 기재 표면에 형성하는 실리콘계 활물질에 수소화 실리콘을 포함하므로, 실리콘에의 수소기 결합구조에 의한 유연성을 갖고, 피막은 지나치게 치밀하지 않고 결함도 적으므로, 상기 충방전 시의 팽창 수축에 의한 체적 변화에 대해서도 깨짐 등을 억제하는 내성이 되어, 사이클 수명의 유지로 연결된다. 또한 수소화 실리콘의 존재에 의해 실리콘과 산소의 결합을 억제하므로, 충방전 시의 리튬 이온의 침입 이탈에서의 리튬과 산소의 결합을 억제하고, 불가역 용량을 감소시킬 수 있다. 그렇기 때문에, 충방전의 초기용량을 높일 수 있고, 사이클을 되풀이하는 용량의 저하를 억제할 수 있다.
또한 본 발명의 2차 전지용 음극은 동박을 이용한 집전체 기재 표면에 형성하는 실리콘계 활물질 피막의 두께를 규정하고, 그 피막을 형성한 집전체 기재 표면의 조도 특성값을 규정하고 있으므로, 충방전 시의 Li 이온과 활물질과의 반응 사이트가 확보되는 미세 표면형상을 가짐으로 인해, 장애 없이 Li 이온의 삽입 이탈이 행해진다. 그 결과, 충방전의 반복에 의한 긴 사이클을 거쳐도, 용량의 저하비율이 종래에 비해 감소되는 효과가 얻어진다. 또한 활물질 피막에는 실리콘을 포함하므로 고용량을 갖는다.
본 발명의 2차 전지용 음극은 동박을 이용한 집전체 기재 표면에 형성하는 실리콘계 활물질 피막의 두께를 규정하고, 그 피막을 형성한 전극의 미세표면의 미크로한 실표면적을 포함하는 총면적의 크기의 지표로 생각할 수 있는 단위면적당 전기이중층 용량(의 역수)에 의해 그 실표면적의 크기 지표와 범위를 규정하고 있으므로, 충방전 시의 Li 이온과 활물질의 반응 사이트가 확보되어, Li 이온의 삽입 이탈이 장애 없이 행해진다. 그 결과, 반복에 의한 긴 사이클을 거쳐도, 충방전 용량의 저하비율이 종래에 비해서 감소되는 효과가 얻어진다. 또한 활물질 피막에는 실리콘을 포함하므로 고용량을 갖는다.
또한 주로 CVD법이나 EB 증착법에 의한 실리콘계 피막을 이용하므로, 균일하고 균질한 활물질 피막을 공업상 경제적으로 형성할 수 있다. 또한 실리콘계 활물질 피막의 상층 또는 하층에 인 또는 보론을 함유하는 층을 형성하면 활물질의 도전성이 향상되고, 충방전 시의 Li 이온의 이동이 촉진되고, 특히 고율에서의 충방전 시에 효과가 있다. 또한 실리콘 활물질 피막에 인을 포함하면 도전성이 향상되고, Li 이온의 삽입 이탈이 이루어지기 쉬우며, 또한 산소를 더 함유하면 Li 이온의 삽입 이탈에 의한 체적변화를 완화하므로 충방전 사이클 수명이 향상된다.
집전체 동박 상에 내열성층 또는 내열성 배리어 피막과, 방청능을 갖는 층과, 실란커플링 처리층을 형성하면, 활물질 형성까지의 경시열화나 제막 시의 고온의 내열성을 보유하여, 형성 활물질 피막과 집전체 표면과의 밀착성이 향상된다. 또한 집전체 성분의 동이 실리콘계 활물질 피막으로 확산되는 것을 억제하므로, 활물질과 동의 확산 합금화에 의한 충방전 용량의 저하를 방지하고, 본래 갖는 실리콘의 높은 비용량을 얻을 수 있다. 특히, 아연층의 상층에 니켈층을 갖는 내열성 배리어 피막을 형성하면 확산 합금화를 방지할 수 있다. 이들 상기 음극을 이용한 2차 전지는 고용량으로 장수명을 얻을 수 있고, 추가로 사용하는 전해액의 비수용매에 불소를 함유하는 전해액을 사용하면, 충방전 반복에 의해서도 용량 저하가 더 적은 2차 전지를 얻을 수 있다.
도 1은 본 발명의 2차 전지용 음극의 제1 제작예를 도시하는 확대 모식단면도이다.
도 2는 본 발명의 2차 전지용 음극의 제2 제작예를 도시하는 확대 모식단면도이다.
도 3은 본 발명의 2차 전지용 음극의 제3 제작예를 도시하는 확대 모식단면도이다.
도 4는 본 발명의 2차 전지용 음극의 제4 제작예를 도시하는 확대 모식단면도이다.
(제1 실시형태)
제1 실시형태에 따른 2차 전지용 음극은 동박을 이용한 집전체 기재 상에 적어도 0.1원자%의 수소량인 수소화 실리콘을 포함하는 실리콘계 활물질 피막을 형성하는 구성형태로 제공된다. 또한 제1 실시형태에 따른 2차 전지는 제1 실시형태에 따른 2차 전지용 음극을 사용하고, 음극이나 세퍼레이터, 전해액 등 다른 구성재료를 함께 2차 전지로서 조립하여 제공된다.
우선, 제1 실시형태의 2차 전지용 음극전극에 이용되는 집전체의 기재(집전체 기재)에는 동박이 이용된다. 충방전 시에 Li 이온의 삽입 이탈에 의해 활물질의 체적이 팽창 수축되므로, 180℃의 고온 시의 인장시험에서 파단에 이르는 신률이 3% 이상인 동박을 이용하는 것이 바람직하고, 충방전에 의한 신축에 추종 가능하다는 의미로, 보다 바람작하게는 파단에 이르는 신률이 5% 이상인 동박을 이용한다.
또한 집전체 기재에 사용하는 동박의 인장강도가 300MPa~1000MPa(1GPa)의 범위에 있는 것이 바람직하다. 실리콘 등의 고용량이 얻어지는 활물질은 리튬 이온과의 합금화에 의해 2~4배의 체적 팽창을 발생시킨다. 그렇기 때문에, 충전 시의 합금화에서는, 집전체 기재와 활물질 피막의 계면에서 활물질의 체적 팽창에 의해 동박을 신장시키는 응력이나 왜곡이 발생한다. 한편, 방전 시의 탈합금화에서는 동박을 수축시키는 응력이나 왜곡이 발생한다. 동박의 강도가 작은 경우에는 이 충방전 반복 사이클에 의해 동박에 주름을 발생시키고, 심한 경우에는 동박이 파단된다. 즉, 사이클 수명이 작아진다. 한편, 동박의 강도가 1GPa를 초과하는 경우에는 동박이 지나치게 경화되어, 오히려 팽창 수축에 추종 가능한 신률이 작아지게 된다.
또한 집전체 기재에 이용되는 동박으로는 표면이 평활하지 않고, 또한 광택을 갖지 않으며, 적어도 활물질을 형성하는 표면이 조면을 나타내는 동박만을 이용한다. 표면이 평활한 동박이나 광택 동박을 집전체 기재에 이용하면, 그 면에 형성하는 실리콘계 활물질 피막의 밀착성이 떨어지고, 활물질 피막이 박리되는 경우가 있다. 그러므로, JIS B0601-1994에서 규정되는 십점 평균조도(Rz)가 1㎛ 이상인 조면을 활물질면에 갖는 동박을 집전체 기재로서 이용하는 것이 바람직하다. 이들 조면은 동박의 한쪽 면 또는 양면 중 어느 것이어도 된다. 동박에는 전해 동박과 압연 동박의 2종류가 있으며, 압연 동박의 경우에는 그 자체는 양면 광택을 갖는 평활한 박에 상당하므로, 적어도 활물질을 형성하는 면에는 예를 들어 에칭이나 도금 등에 의한 조면화 처리가 필요하다. 전해 동박의 양면 광택박의 경우에도 마찬가지이다.
압연 동박은 예를 들어 순동재료를 용해 주조하여 얻어지는 잉곳을 통상적인 방법에 의해 순서대로 열간압연, 냉간압연, 균질화 처리 및 탈지하는 공정에 의해 소정 박 두께로 제조할 수 있다. 전해 동박은 프린트 회로용 동박 원박을 동박의 기재로 할 수 있고, 스테인리스나 티탄제의 회전 드럼을 황산과 동이온을 주체로 하는 산성 전해액 속에 그 일부를 침지 환원 전해함으로써 전착되는 동박을 연속적으로 박리, 권취함으로써 제조된다. 소정의 박 두께는 전해 전류와 드럼 회전속도의 설정에 의해 얻어진다. 전해 동박의 경우에는 전착면측(회전 드럼면측)은 항상 광택 평활면이지만, 전해액면측은 조면인 경우와 광택 평활면인 경우를 모두 포함한다. 조면의 경우에는 그대로 제1 실시형태에도 사용할 수 있으며, 비교적 바람직하게 활물질 형성면으로 이용할 수 있다. 어느 동박에서도 그 양면에 활물질을 형성하는 경우에는 적어도 한쪽 면의 조면화 처리가 필요하게 된다. 상기 조면화 처리 중 에칭에서는 염소 이온을 함유하는 전해액에 의한 교류 에칭, 도금에서는 프린트 회로용 동박에서 종래 이용되고 있는 황산동계 전해액에 의한 한계전류밀도 전후의 전류밀도를 이용한 전해 동도금에 의해 미소 동입자를 생성 전착시키는 조화처리가 특히 유효하다.
이와 같은 동박을 이용한 집전체 기재를 이용하고, 표면에 상기 두께의 실리콘계 활물질을 형성함으로써 제1 실시형태의 음극이 얻어진다. 형성하는 피막 두께는 2차 전지에서의 실용량 사양을 고려하여 결정된다. 피막이 지나치게 얇으면 용량이 지나치게 작아져서 현실적이지 않고, 또한 피막이 지나치게 두꺼우면 집전체 표면과 활물질 피막이 평활상이 되어 그 실표면적이 작아지므로, 충방전의 반응 사이트나 표면적이 작아져서, 오히려 충방전 용량과 사이클 수명이 저하되는 경우가 있다. 피막 두께의 하한은 0.5㎛ 정도(단위면적당 질량으로 1g/㎡), 상한은 8㎛ 정도(단위면적당 질량으로 18g/㎡)로 할 수 있다. 고에너지를 필요로 하는 고용량 타입 용도로도 충분한 실용량 사양을 만족시키기 위해서는 피막 두께를 6㎛ 이상으로 하는 것이 요구되는데, 제1 실시형태의 음극은 이것을 만족한다. 따라서 무정전 전원이나 엔진 시동 보조전원, 하이브리드 자동차 등의 고출력용도 2차 전지에 적용 가능하다. 제1 실시형태의 음극에서 집전체 기재 상에 형성되는 활물질은 실리콘을 주체로 하는 물질로 구성되고, 수소 함유량이 적어도 0.1원자%인 수소화 실리콘을 포함하는 실리콘계 활물질 피막이다. 대면적 제막이 경제적으로 가능한 각종 CVD(화학적 기상성장)법이나 수소함유 분위기에서의 EB(전자빔) 증착법에 의해 균일하고 균질한 피막을 집전체 표면 상에 형성할 수 있다. 이와 같이 하여, 상기 집전체 기재의 조면 상에 0.5㎛~8㎛(단위면적당 질량으로 1~18g/㎡)의 두께의 활물질 피막이 형성된다.
이에 의해 제1 실시형태의 효과가 기본적으로 얻어진다.
제1 실시형태에서, 집전체 동박 상에 직접적으로 형성되는, 실리콘을 주체로 하는 음극활물질 피막은 다음과 같이 형성된다. 이러한 목적의 제막방법 중 하나로 CVD(화학적 기상성장)법을 들 수 있다. 예를 들어 플라즈마 CVD(PECVD, 특히 VHF 사용)나 촉매 CVD(Cat-CVD, 핫 와이어 CVD)가 바람직하게 사용된다. 이들 제막법에 의한 음극활물질 피막에는 수소화 실리콘이 포함되고, 실리콘기의 1 또는 2의 결합수에 수소가 결합한 SiH 또는 SiH2가 주로 포함되고, 그 결합농도는 대략 0.1~12원자% 정도이며, 수소농도로서 0.1원자% 이상이 포함된다. 제막방법에 따라서, 또한 그 제막조건, 예를 들어 제막온도와 실리콘 원료에 따라서 함유비율은 다르고, 주로 집전체 기재의 보유온도와 실리콘 원료에 의해 제어할 수 있다. 특히, PE-CVD 또는 Cat-CVD법에서는 주원료인 모노실란가스(또는 디실란 또는 헥사메틸디실란 HMDS : Si(CH3)6NH 등)의 공급량이나, 가할 수 있는 수소가스의 공급비율에 의해서도 수소농도를 제어할 수 있다. 또한 수소가스를 가하지 않고 실란가스만을 원료로 할 수도 있고, 특히 가스분해효율이 높고, 원자상 수소를 고농도화할 수 있는 Cat-CVD법에서는 유효하며, 이에 의해 저비용화를 도모할 수 있다.
수소화 실리콘 또는 실리콘에의 수소기의 도입에 의해, 실리콘 단일체의 경우와 비교하여 유연성이 우수한 구조가 되고, 음극활물질인 실리콘이 충전 시에 Li 이온을 받아 들여서 합금화될 때의 체적 팽창에 대해서 실리콘계 활물질 피막(음극활물질 피막) 자체에 깨짐이나 결함을 발생시켜서 이온의 이동이나 도전경로가 끊어지거나, 실리콘계 활물질 피막의 일부가 집전체로부터 이탈되는 것을 억제할 수 있게 된다. 특히, 2수소화 실리콘의 SiH2를 가지면, 실리콘은 2배위가 되므로 구조유연성이 증가되어 그 효과가 증가된다. 또한 수소화 실리콘은 실리콘계 피막에 불가피적으로 존재하는 미결합수(댕글링 본드)의 결함을 수소 종단하고 있으므로, 불안정한 실리콘 결함의 감소로 연결되어, 상기 도전경로에 결함이 발생되는 것을 억제한다. 이에 반해, 수소화 실리콘 비율이 작거나, 포함하지 않는 실리콘계 피막은 치밀하고 단단한 피막이 되므로 본 용도에는 적합하지 않고, 충방전의 반복에 의한 체적 변화에 의해 실리콘계 피막이 파괴되기 쉽고, 집전체로부터 이탈되기 쉬운 경향이 인정된다.
실리콘계 활물질을 주체로 하고, 상기 수소 외에 불가피적으로 포함되는 물질로 이루어지며, 특히 어떠한 특성향상효과를 발생시키는 경우 외에는 원칙으로서 합금화 성분 등 다른 원소는 포함하지 않는 것이 바람직하다. 또한 수소화 실리콘의 존재에 의해 실리콘과 산소의 결합을 억제하므로, 결과적으로 충방전 시의 리튬 이온 침입 이탈에서의 리튬과 산소의 결합을 억제하고, 불가역 용량을 감소시킬 수 있으며, 첫번째 충방전 용량이 높아져서, 충방전 반복 사이크를 되풀이해나감에 따라서 발생하는 용량의 저하를 작게 억제할 수 있다. 상기 집전체 기재 표면에는 이와 같은 실리콘계 활물질 피막이 1g/㎡~18g/㎡ 형성된다. 또한 형성되는 실리콘계 활물질 피막의 결정성은 문제시 하지 않는다. 비정질이어도, 다결정이나 미결정과 같은 결정질이어도, 또는 이들이 혼재되는 형태이어도 상관없다. 어떠한 실리콘계 활물질 피막에서도 제1 실시형태의 효과는 기본적으로 동일하게 얻어진다.
상기 음극의 제조방법 중, 특히 다음과 같은 방법이 권장된다. 집전체 기재로서, 상기 180℃ 신률이 5% 이상이며, 또한 활물질 형성면이 평활하지 않거나 또는 광택을 갖지 않는, 표면조도(JIS B0601 십점 평균조도)(Rz)가 1㎛ 이상인 조면을 갖는 동박을 이용하고, 제막실 내에 수소가스와 실란가스를 공급농도비 [H2]/[SiH4]가 0~100인 범위 내에서 연속적으로 공급하고, 동박 온도를 100℃~350℃의 범위 내로 유지한 CVD 제막법에 의해, 연속적으로 도입한 이 코일형 동박의 한쪽 면 또는 양면의 활물질 형성면에 연속적으로 0.1원자% 이상 30원자% 이하(바람직하게는 20원자% 이하)의 수소를 함유하는 실리콘계 활물질층을 형성하는 방법이다. 상기 원료가스 공급농도비가 0인(즉 수소가스를 공급하지 않는) 조건은 상기 Cat-CVD법에서 특히 유효하다. 1장씩의 매엽을 집전체로서 이용하는 경우에는 배치 제막이 되는데, 코일형의 대면적 동박 등을 대량생산하는 경우에는 롤투롤 형태의 연속처리에 의한 제막이 경제적으로 우수하다.
제1 실시형태에서는, 실리콘계 활물질 피막의 하층 또는 상층의 적어도 한쪽에 인 또는 보론을 함유하는 층을 더 형성하면, 실리콘 자체의 부족한 도전성이 향상되고, 충전 시의 Li 이온의 실리콘과의 합금화, 및 방전 시의 Li 이온의 이탈 시의 층 내외로의 이동을 용이하게 한다. 특히, 실리콘계 피막의 하층에 인을 형성하고, 또한 상층에 보론을 형성하면, 충전 시에 Li 이온의 실리콘계 피막에의 침입 합금화가 충분히 행해진다. 또한 실리콘계 피막 하층에 보론을 형성하고, 또한 상층에 인을 형성한 구성은, 충전 후에 실리콘계 피막과 합금화하여 존재하는 Li 이온의 방전 시의 실리콘계 피막으로부터의 탈합금화에 의한 방출을 용이하게 한다. 이에 의해, Li 이온이 방출되지 않고 실리콘계 피막 내에 잔존함으로 인한, 충전하면서 방전할 수 없는 전기량의 손실이나 불가역 용량의 발생을 억제한다.
여기서는, 실리콘계 피막 자체의 도전성을 규정하는 것이 아니지만, 순시에 고출력 방전을 필요로 하는 용도나 고속 충전시 등의 고율 조건을 고려하면, 10-2S/㎝ 이상의 도전성을 갖는 것이 바람직하다. 실리콘계 피막 자체에 인이나 보론을 도핑하여 도전성을 올리는 것도 가능하다. 인이나 보론을 도핑한 실리콘계 피막, 및 상층에 인 또는 보론을 형성한 실리콘계 피막은 실리콘의 산화막 생성을 억제하므로, 상기 수소화 실리콘에 의한 효과와 더불어, 산소와 Li 이온의 결합에 의한 불가역 용량의 증가와 충방전용량 저하를 감소시킬 수 있다.
한편, 인을 도핑한 실리콘계 피막에 산소를 함유시키면, 초기의 충방전효율은 저하되지만, 충방전 반복의 사이클 수명이 향상된다. 이는 상기 인의 효과와 더불어, 산소의 도입 또는 실리콘의 산화에 의해, 충방전 시의 리튬의 합금화, 탈합금화에 의한 체적 변화가 억제되는 효과로 추정된다. 실리콘계 피막 전체에 대한 인의 함유량은 0.1원자% 이상 30원자% 이하인 것이 바람직하고, 더 바람직하게는 0.5원자% 이상 10원자% 이하이다. 인이 0.1원자% 미만이면 도전성 향상이나 Li 이온의 실리콘 속으로의 침입, 이탈에의 효과 발현이 작고, 30원자%를 초과하면 실리콘에 대해서 과잉 도입량이 되어서 인 자체의 Li 이온과의 삽입 이탈까지 발생시키는 경우도 있어, 오히려 삽입 이탈에 장애를 발생시키게 된다.
실리콘계 피막 전체에 대한 산소의 함유량은 1원자% 이상 50원자% 이하인 것이 바람직하고, 충방전효율과 사이클성능이나 인 농도와의 관계로부터 선택된다. 1원자% 미만에서는 Li 이온의 삽입 이탈에 의한 체적변화 억제효과가 인정되지 않고, 50원자%를 초과하는 도입농도에서는 실리콘량에 대해서 과잉이 되어, 활물질의 두께나 체적이 증대되거나, 충방전 용량이 작아지거나, 또는 산소와 Li 이온과의 결합량 증가에 의한 초기 불가역 용량이 커져서 양극과의 밸런스가 무너지므로 2차 전지로 할 수 없다.
실리콘에 인을 도핑하는 경우에는 예를 들어 포스핀 가스 등을, 보론을 도핑하는 경우에는 디보란 등의 원료가스를, 상기 모노실란가스 등의 실리콘 원료가스나 수소의 공급량을 기준으로 함유농도에 따라서 동일하게 연속적으로 공급시키면서 제막할 수 있다.
또한 상기 실리콘계 피막, 또는 인이나 보론을 함유하는 실리콘계 피막을 대기 산화나 산소량을 제어한 분위기 속에서 열처리함으로써 산소를 실리콘계 피막에 도입시킬 수 있다. 산소량과 열처리온도, 처리시간은 함유시키고 싶은 산소농도에 따른다.
또한 Si를 타겟으로 하는 스퍼터링 장치나 증착장치를 이용하여 제막영역의 분위기를 아르곤(Ar)과 산소(O2)의 가스농도에 의해 조정 제어함으로써, 원하는 산소량을 함유하는 반응성 스퍼터링 Si막이나 증착막을 형성할 수 있다. 또한 SiO를 직접 타겟으로 하는 스퍼터링이나 증착에 의해, 산소함유비율을 제어한 Si막을 제막하는 것도 가능하다. 이 경우에는 SiO와 함께 Si 단일체나 SiO2의 타겟도 산소농도 제어를 위해서 이용할 수 있다. 또한 상기 제막영역에서의 분위기의 산소가스농도 제어를 병용함으로써, 미량의 산소농도 함유 Si 제막의 제어가 더 가능하게 된다.
제1 실시형태에 따른 음극에서, 실리콘계 활물질 피막의 하층(실리콘계 활물질 피막의 하층에 인 또는 보론의 층이 형성되는 경우에는 그 하층)에 내열성 또는 내열 배리어성을 갖는 층, 방청층, 및 실란커플링 처리층의 각 처리층을 형성하면, 활물질 형성까지의 경시열화나 제막시 고온의 내열성을 보유하고, 형성된 음극활물질 피막과 집전체 피막과의 밀착성이 향상된다. 또한 집전체 기재 성분의 동과 활물질이 확산 합금화되지 않으므로, 이에 의한 충방전 용량의 저하를 방지할 수 있고, 본래 갖는 실리콘의 높은 비용량을 얻을 수 있다. 특히 아연층의 상층에 니켈층을 갖는 내열성 배리어 피막을 형성하면 확산 합금화를 방지한다.
이 내열성층 또는 내열성 배리어 피막은 동박표면을 덮고, 집전체 동박의 동과 음극활물질인 실리콘이 서로 용이하게 혼합되지 않도록 양자 사이에 형성되는 적어도 1층의 피막이며, 또한 집전체 동박 상에 형성하는 실리콘 제막 시의 고온이나, 2차 전지로서 사용되는 동안의 환경온도와 장기 경시에 대해서도, 집전체 성분의 동의 실리콘 활물질 속으로의 확산 합금화를 억제 또는 방지하는 피막이라고도 정의할 수 있다. 동의 확산을 억제하고 어느 정도 범용적인 내열성 원소로서는 아연이나 니켈, 코발트, 주석 등이 있다. 주석과 같은 리튬과 합금화하는 원소를 사용하는 경우에는 그 자체가 활물질로서 기능하므로 주의가 필요하게 되고, 동과도 용이하게 확산화합물을 형성해나간다. 이 내열성층 또는 내열성 배리어 피막은 적어도 니켈 주체 또는 아연 주체의 층으로 구성되는 층이며, 배리어성을 완비할 필요가 없는 내열성층의 경우에는 동박 상층의 니켈층과 아연층의 순서는 문제시 하지 않는다. 내열성 배리어 피막으로서, 집전체 기재 성분인 동의 활물질 피막으로의 확산을 방지하는 기능 목적의 경우에는, 동박 상에 아연을 형성하고, 그 후에 니켈층을 형성하는 것이 바람직하다. 이에 의해 형성된 아연 자체의 활물질 피막으로의 확산도 억제할 수 있다. 코발트는 제1 실시형태에서의 니켈과 동일한 합목적 기능 특성을 갖는데, 니켈보다 더 고비용이 되어 경제성이 떨어질 우려가 있다.
상기 완전한 배리성까지 요구하지 않는 내열성층으로서, 예를 들어 바람직하게는 동박 표면 상에 적어도 니켈을 함유하는 내열 피막이 형성되어, 동박면 상층에 존재하고 있다. 상기 내열성층은 니켈의 함유량이 0.01~0.2g/㎡인 것이 바람직하다. 니켈의 함유량이 적으면 내열성이 떨어지고, 너무 많으면 집전체 기재의 동박 표면의 조면형상을 평활화하게 되어, 활물질과의 밀착성을 오히려 저하시키기 때문이다. 또한 니켈의 상층에는 아연이 단층으로 존재하거나, 또는 니켈이나 동박의 면 상에 확산되어 내열성층이 형성될 필요가 있다.
아연은 극히 용이하게 동에 확산 합금화하고, 동의 산화, 특히 고온산화를 방지하는 내열성을 부여할 수 있다. 그 총량이 너무 적으면 상기 효과가 작고, 너무 많으면 동의 접전성을 저하시키거나, 상층 피막과의 사이에서 농화되어 오히려 밀착성을 저하시키는 경우가 있어, 0.003~0.05g/㎡의 범위인 것이 바람직하다. 아연은 상기와 같이 동에의 확산에 의해 내열성을 부여하는데, 상층의 활물질층에의 동의 확산 방지의 점에서 불충분하고, 자신이 확산되지 않고 물리적 차폐층으로서 기능하는 니켈을 함유하는 층을 형성함으로써, 집전체 성분의 동 등을 활물질 속으로 확산시키지 않는 내열성이 달성된다. 또한 니켈과 아연 피막의 형성방법으로는 습식법이나 건식법 등의 각종 형성방법을 사용할 수 있는데, 경제성과 균일하고 균질한 피막이 전해조건에 의해 용이하게 얻어지기 때문에, 공지된 황산욕 등을 이용한 전기 도금법이 권장될 수 있다.
또한 상기 내열성 배리어 피막의 바람직한 예로서는, 동박 표면 상에 적어도 아연이 형성되어 동박면 상층에 확산되어 있거나, 또는 아연 단층에서 동박면 상에 존재하고 있다. 아연은 극히 용이하게 동에 확산되고, 동의 산화, 특히 고온산화를 방지하는 내열성을 부여할 수 있다. 그 총량이 지나치게 적으면 상기 효과가 작고, 지나치게 많으면 동의 집전성을 저하시키거나, 상층 피막과의 사이에서 농화되어 오히려 밀착성을 저하시키는 경우가 있어, 0.001~0.1g/㎡의 범위로 형성하는 것이 바람직하고, 0.003~0.07g/㎡의 범위로 형성하는 것이 더 바람직하다.
또한 아연의 상층에는 니켈을 함유하는 내열 피막이 형성된 구성이 양호하다. 아연은 상기와 같이 동에의 확산에 의해 내열성을 부여하는데, 그 형성량이 작은 경우에는 상층의 활물질층에의 동 및 아연 자신의 확산 방지의 점에서 불충분하고, 형성량이 큰 경우에는 활불질층에의 확산을 발생시켜서 충방전 용량의 저하를 초래하는 경우가 있다. 또한 자신은 확산되기 어려운 물리적 배리어 피막으로서 기능하는 니켈이나 코발트 등의 함유층을 형성하면, 집전체 성분의 동 등을 활물질 속으로 확산시키지 않는 내열 배리어성이 향상된다. 예를 들어, 상기 내열성 배리어 피막은 니켈의 함유량이 0.01~0.5g/㎡인 것이 바람직하고, 적으면 배리어성이 떨어지고, 너무 두꺼우면 집전체 동박 표면의 조면형상을 평활화하게 되어, 활물질과의 밀착성을 저하시키고, 또한 피막 깨짐을 발생시킬 가능성도 있으므로, 이 경우에는 도전성과 집전성을 열화시켜서 사이클 수명을 단축시킨다. 또한 아연과 니켈 등의 적당한 형성량의 조합을 이용할 수 있다. 또한 아연과 니켈 피막의 형성방법으로는 상기 내열성층과 동일하게, 공지된 황산욕 등을 이용한 전기 도금법이 권장될 수 있다.
상기 내열성 또는 내열성 배리어 처리층 상에는 방청처리를 행해도 된다. 이는 상기 집전체 제조 후 즉시 활물질 피막을 형성하는 것에 한정되지 않기 때문이다. 유기피막이나 무기피막 유전체에 의한 패시베이션 기능을 갖는 박층을 형성함으로써 방청층은 얻어진다. 유기피막으로서는, 신동품이나 압연동박 등에 사용되는 트리아졸류의 벤조트리아졸이나 트릴트리아졸 외에 티아졸류, 이미다졸류, 메르캅탄류, 트리에탄올아민류 등의 수용액 또는 알코올 함유 용매에 침지하여 얻어지는 형성 유기 박층이 바람직하다. 무기 피막으로서는, 크롬 염산이나 중크롬산염의 수용액에의 침지 또는 전해처리에 의한 크롬 수화산화물인 크로메이트 박층이 바람직하게 이용되고, 유기 박층과 달리 내열성도 양호하다. 또한 집전체 기재의 동박 제조로부터 활물질 피막 형성까지의 동안의 동박의 환경 열화를 방지함과 동시에, 활물질 제막 시의 내열성에도 도움이 된다. 또한 상기 방청처리층 상이나 내열성 처리층 상에 실란커플링 처리층을 형성하고, 내열성 처리층이나 집전체와 실리콘계 활물질 피막과의 밀착성을 향상시킬 수도 있다. 실란커플링 처리는 일반적으로 실란커플링제를 용해한 수용액에, 상기 내열성 처리층이나 방청처리층을 형성한 집전체용 동박을 침지하여 행해진다. 실란커플링제는 그 화학구조 치환기로부터 내열성 처리층이나 방청 처리층에 따라서 바람직한 것을 선택한다. 특히 크릴록시계나 에폭시계 등의 실란커플링제가 권장될 수 있다.
이상의 제1 실시형태에서의 음극을 이용한 2차 전지에서는 용량이 높고, 충방전의 반복 사이클에 의해서도 충방전 용량이 저하되지 않는 특성이 얻어진다. 또한 2차 전지를 구성하는 비수용매를 이용하는 전해액에, 불소를 함유하는 비수용매를 이용하거나 첨가하면, 충방전에 의한 반복을 거쳐도 용량이 저하되지 않는 기간이 더 늘어나서 장수명이 된다. 불소 함유 용매는 충전시, 특히 첫번째 충전처리시의 Li 이온과의 합금화에 의한 실리콘계 피막의 체적 팽창을 완화하므로, 충방전에 의한 용량저하를 억제할 수 있다. 불소 함유 비수용매에는 불소화 에틸렌 카보네이트나 불소화 사슬형 카보네이트 등을 이용할 수 있다. 불소화 에틸렌 카보네이트에는 모노-테트라-플루오로에틸렌카보네이트(4-플루오로-1,3-디옥솔란-2-온, FEC)가 있고, 불소화 사슬형 카보네이트에는 메틸 2,2,2-트리플루오로에틸카보네이트, 에틸 2,2,2-트리플루오로에틸카보네이트 등이 있으며, 이들을 단일로 또는 복수 병용하여 전해액에 첨가하여 이용할 수 있다. 불소기는 실리콘과 결합하기 쉽고 견고하기도 하므로, Li 이온과의 충전 합금화에 의한 팽창 시에도 피막을 안정화시켜, 팽창의 억제에 기여할 수 있는 것으로 보여진다. 이와 같이, 제1 실시형태에 의한 음극, 음극집전체, 및 비수용매 전해액 2차 전지는 장기간에 걸쳐서 모바일 전자기기의 구동전원이나 전동공구 외에 산업용도로 또는 고에너지를 필요로 하는 전기자동차 용도 등으로 이용할 수 있다.
(제2 실시형태)
제2 실시형태의 2차 전지용 음극전극에 이용되는 집전체의 기재(집전체 기재)에는 동박이 이용된다. 충방전 시에 Li 이온의 삽입 이탈에 의해 활물질의 체적이 팽창 수축되므로, 180℃의 고온 시의 인장시험에서 파단에 이르는 신률이 3% 이상인 동박을 이용하는 것이 바람직하고, 충방전에 의한 신축에 추종 가능하다는 의미로, 보다 바람직하게는 파단에 이르는 신률이 5% 이상인 동박을 이용한다. 또한 집전체 기재에 사용하는 동박의 인장강도가 300MPa~1000MPa(1GPa)의 범위에 있는 것이 바람직하다.
또한 집전체 기재에 이용되는 동박으로는, 표면이 평활하지 않고, 또한 광택을 갖지 않으며, 적어도 활물질을 형성하는 표면이 조면을 나타내는 동박만을 이용한다. 이들 조면은 동박의 한쪽 면에 형성되어 있어도 되고, 양면에 형성되어 있어도 된다. 동박에는 전해 동박과 압연 동박의 2종류가 있으며, 압연 동박의 경우에는 그 자체는 양면 광택을 갖는 평활한 박에 상당하므로, 적어도 활물질을 형성하는 면에는 예를 들어 에칭이나 도금 등에 의한 조면화 처리가 필요하다. 전해 동박의 양면 광택박의 경우에도 마찬가지이다.
압연 동박은 예를 들어 순동재료를 용해 주조하여 얻어지는 잉곳을 통상적인 방법에 의해 순서대로 열간압연, 냉간압연, 균질화 처리 및 탈지하는 공정에 의해 소정 박 두께로 제조할 수 있다. 전해 동박은 프린트 회로용 동박 원박을 동박의 기재로 할 수 있고, 스테인리스제나 티탄제의 회전 드럼을 황산과 동이온을 주체로 하는 산성 전해액 속에 그 일부를 침지 환원 전해함으로써 전착되는 동박을 연속적으로 박리, 권취함으로써 제조된다. 소정의 박 두께는 전해 전류와 드럼 회전속도의 설정에 의해 얻어진다. 전해 동박의 경우에는 전착면측(회전 드럼면측)은 항상 광택 평활면이지만, 전해액면측은 조면인 경우와 광택 평활면인 경우를 모두 포함한다. 조면인 경우에는 그대로 제2 실시형태에도 사용할 수 있으며, 비교적 바람직하게 활물질 형성면으로 이용할 수 있다. 어떠한 동박에서도 그 양면에 활물질을 형성하는 경우에는 적어도 한쪽 면의 조면화 처리가 필요하게 된다. 상기 조면화 처리 중 에칭에서는 염소 이온을 함유하는 전해액에 의한 교류 에칭, 도금에서는 프린트 회로용 동박에서 종래 이용되고 있는 황산동계 전해액에 의한 한계전류밀도 전후의 전류밀도를 이용한 전해 동도금에 의해 미소 동입자를 생성 전착시키는 조화 처리를 이용할 수 있다. 제2 실시형태의 2차 전지용 음극의 집전체에 이용되는 미세한 표면형상을 갖는 동박 표면을 얻기 위해서는 특히 후자가 유효하다. 황산과 동을 주성분으로 하는 수용액에서, 통상적인 동도금액보다 동 농도를 낮게 억제한 전해액에 침지하고, 실온역에서 높은 전류밀도로 캐소드 전해를 행함으로써, 미소 동입자가 동박 표면 상에 환원 생성, 및 처리시간에 따라서 성장한다(이른바 버닝 도금). 이이서, 즉시 일반적인 동도금, 높은 동 농도를 갖는 황산동계 전해액을 가온한 일반적인 낮거나 중간정도의 전류밀도로 전해 도금을 행하여, 직전의 생성 동입자를 동박 표면에 고착 전착시킨다. 이상의 2단계의 전해처리에서의 동 농도나 성분, 액온, 및 전류밀도와 전해시간 등을 조정함으로써, 미세 표면형상을 갖는 집전체용 동박을 제조할 수 있다.
제2 실시형태의 음극에서 집전체 동박 상에 형성되는 활물질은 실리콘을 주체로 하는 물질로 구성되고, 적어도 실리콘을 포함하는 실리콘계 활물질 피막이다. 대면적 제막이 경제적으로 가능한 각종 CVD(화학적 기상성장)법이나 EB(전자빔) 증착법에 의해 균일하고 균질한 피막을 집전체 표면 상에 형성할 수 있다. 상기 집전체 조면 상에 0.5㎛~6㎛(단위면적당 질량으로 1~14g/㎡)의 두께가 형성되고, 피막 형성후의 표면 조도(Rz)(JIS B0601-1994에 나타나는 십점 평균조도)가 2~20㎛를 나타내고, 조면의 국부 산정상의 간격(S)(상기 JIS B0601-1994)의 3점 평균값이 0.005~0.014㎜이며, 또한 조면 요철의 평균간격(Sm)(상기 JIS B0601-1994)의 3점 평균값이 0.015~0.040㎜인 조면형상을 필요로 한다. 이와 같은 표면형상을 갖는 실리콘계 활물질 피막을 0.5~6㎛ 두께로 형성하면, 제2 실시형태의 효과가 기본적으로 얻어진다. 미세 균일한 요철 조면형상을 갖는 활물질 피막 표면을 유지하고 있으므로, Li 이온과의 충방전의 합금화ㆍ탈합금화 반응 시에 큰 실표면적으로 반응할 수 있고, 충방전의 반복에 의해서도 큰 비용량의 저하가 적으므로, 제2 실시형태의 음극이나 음극 집전체를 이용한 2차 전지는 장기에 걸쳐서 사용할 수 있다. 여기서, Rz의 상한을 20㎛로 규정하는 것은, 활물질 자체가 작은 피막 두께로 고용량을 가짐에도 불구하고, 너무나 큰 요철의 높이를 갖는 음극이 되면 박막전극으로서의 효과가 없어지기 때문이다. 큰 요철은 큰 요철을 갖는 음극전극 자체의 성능을 저하시키는 것은 아니지만, 2차 전지의 최종형태인 원통형이나 각형, 또는 모듈 제품의 경우에는 전체의 총용량이 작아질 가능성이 있으므로, 박막 음극의 효과를 확보하기 위해서 상한 두께를 제한할 필요가 있다.
상기 실리콘계 활물질 피막을 형성한 후의 표면 조도를 얻기 위해서, 또는 제2 실시형태에 적합한 2차 전지용 음극을 얻기 위해서, 집전체 표면이 적어도 활물질을 형성하는 표면의 표면조도(Rz)가 2~20㎛이며, 상기 조면의 국부 산정상의 간격(S)이 0.004~0.015㎜의 간격을 갖고, 또한 조면 요철의 평균간격(Sm)이 0.015~0.035㎜를 나타내는 표면형상을 갖는 집전체 동박을 이용할 수 있다. 그 표면은 조면형상이며, 평활하지 않고 광택도 갖지 않는다. 이와 같은 동박을 이용하여, 표면에 상기 두께의 실리콘계 활물질을 형성함으로써 제2 실시형태의 음극이 얻어지는데, 집전체 표면조도와 형성하는 실리콘계 활물질 피막의 두께의 관계를 고려할 필요가 있다. 즉, 작은 표면조도를 갖는 집전체 동박 표면에 너무 두꺼운 활물질 피막을 형성하면, 동박 조면을 평활화하는 것으로 연결되어, 형성 후의 표면조도가 작아지는 경우가 있으므로 주의를 요한다. 두꺼운 피막을 필요로 하는 용도에는 표면조도가 큰 동박을 집전체에 이용할 필요가 있다. 그러나, Rz의 상한은, 상기와 동일한 박막전극으로서의 목적으로부터 막 두께 제한을 마련할 필요가 있으므로, 활물질 피막 형성 후와 동일하게 20㎛ 이하로 할 필요가 있다. 한편, 형성하는 피막 두께는 2차 전지에서의 실용량 사양을 고려해서 결정될 수도 있다. 너무 얇으면 용량이 너무 작아서 현실적이지 않고, 또한 너무 두꺼우면 집전체 조면이 평활화되어서 충방전 사이클 수명이 저하된다. 무정전 전원이나 엔진 시동 보조전원, 하이브리드 자동차 등의 고출력용도 2차 전지에 적용 가능한 하한은 0.5㎛ 정도로 할 수 있고, 또한 고에너지를 필요로 하는 고용량 타입 용도에도 충분한 실용량 사양을 만족하는 6㎛ 정도를 상한 두께로 할 수 있다. 따라서, 상기 형성 활물질 표면의 표면조도의 범위가 얻어질 수 있도록, 이용하는 집전체 동박 표면조도와 형성 활물질 피막 두께를 고려함으로써 설계된다.
제2 실시형태에서, 집전체 동박 상에 직접적으로 형성되는, 실리콘을 주체로 하는 음극활물질 피막은 다음과 같이 형성된다. 하나의 제막방법으로서 CVD(화학적 기상성장)법을 들 수 있다. 예를 들어 플라즈마 CVD(PECVD, 특히 VHF 사용)나 촉매 CVD(Cat-CVD, 핫 와이어 CVD)가 바람직하게 사용되고, 그 외에 앞으로 기대되는 LPCVD나 대기압 플라즈마 CVD를 이용하는 것도 장래 가능할 것으로 생각된다. 또한 증착법을 이용할 수도 있으며, 특히 대면적 제막이 가능한 전자빔(EB) 증착법이 경제적이어서 바람직하다. 주로 CVD계 제막법에 의한 실리콘제 막층에는 수소화 실리콘이 포함되고, 실리콘기의 1 또는 2의 결합수에 수소가 결합한 SiH 또는 SiH2가 주로 포함되고, 그 결합농도는 대략 0.1~12원자% 정도이며, 수소농도로서 0.1원자% 이상이 포함된다. 제막방법에 따라서, 또한 그 제막조건, 예를 들어 제막온도와 실리콘 원료에 따라서 함유비율은 다르고, 주로 집전체 동박의 보유온도와 실리콘 원료에 의해 제어할 수 있다. 특히, PE- 또는 Cat-의 각 CVD법에서는 주원료인 모노실란가스의 공급량이나, 가할 수 있는 수소가스의 공급비율에 의해서도 제어할 수 있다. 수소화 실리콘 또는 실리콘에의 수소기의 도입에 의해, 실리콘 단일체인 경우와 비교하여 유연성이 우수한 구조가 되고, 음극활물질인 실리콘이 충전 시에 Li 이온을 받아 들여서 합금화될 때의 체적 팽창에 대해서 실리콘계 피막 자체에 깨짐이나 결함을 발생시켜서 이온의 이동이나 도전경로가 끊어지거나, 그 일부가 집전체로부터 이탈되는 것을 방지할 수 있게 된다. 또한 수소화 실리콘은 실리콘계 피막에 불가피적으로 존재하는 미결합수(댕글링 본드)의 결함을 수소 종단하고 있으므로, 불안정한 실리콘 결함의 감소로 연결되어, 상기 도전경로에 결함이 발생되는 것을 억제한다. 실리콘계 활물질은 실리콘을 주체로 하고, 상기 수소 외에 불가피적으로 포함되는 물질로 이루어지고, 특히 어떠한 특성향상효과를 발생시키는 경우 외에는 원칙으로서 합금화 성분 등 다른 원소는 포함하지 않는 것이 바람직하다.
제2 실시형태에서는, 실리콘계 활물질 피막의 하층 또는 상층의 적어도 한쪽에 인 또는 보론을 함유하는 층을 더 형성하면, 실리콘 자체의 부족한 도전성이 향상되고, 충전 시의 Li 이온의 실리콘과의 합금화, 및 방전 시의 Li 이온의 이탈 시의 층 내외로의 이동을 용이하게 한다. 특히, 실리콘계 피막의 하층에 인을 형성하고, 또한 상층에 보론을 형성하면, 충전 시에 Li 이온의 실리콘계 피막에의 침입 합금화가 충분히 행해진다. 또한 실리콘계 피막 하층에 보론을 형성하고, 또한 상층에 인을 형성한 구성은, 충전 후에 실리콘계 피막과 합금화하여 존재하는 Li 이온의 방전 시의 실리콘계 피막으로부터의 탈합금화에 의한 방출을 용이하게 하여, 방출되지 않고 실리콘계 피막 내에 잔존하여, 충전하면서 방전할 수 없는 전기량의 손실, 불가역 용량의 발생을 억제한다. 실리콘계 피막 자체의 도전성을 규정하는 것이 아니지만, 순시에 고출력 방전을 필요로 하는 용도나 고속 충전시 등의 고율 조건을 고려하면, 10-2S/㎝ 이상의 도전성을 갖는 것이 바람직하다. 실리콘계 피막 자체에 인이나 보론을 도핑하여 도전성을 높이는 것도 가능하다. 인이나 보론을 도핑한 실리콘계 피막, 및 상층에 인 또는 보론을 형성한 실리콘계 피막은 실리콘의 산화막 생성을 억제하므로, 산소와 Li 이온의 결합에 의한 불가역 용량의 증가, 즉 충방전용량 저하를 방지할 수 있다.
한편, 인을 도핑한 실리콘계 피막에 산소를 함유시키면, 초기의 충방전효율은 저하되지만, 충방전 반복의 사이클 수명이 향상된다. 이는 상기 인의 효과와 더불어, 산소의 도입 또는 실리콘의 산화에 의해, 충방전 시의 리튬의 합금화, 탈합금화에 의한 체적 변화가 억제되는 효과로 추정된다. 실리콘계 피막 전체에 대한 인의 함유량은 0.1원자% 이상 30원자% 이하인 것이 바람직하고, 0.5원자% 이상 10원자% 이하인 것이 더 바람직하다. 인이 0.1원자% 미만이면 도전성 향상이나 Li 이온의 실리콘 속으로의 침입, 이탈에의 효과 발현이 작고, 인이 30원자%를 초과하면 실리콘에 대해서 과잉 도입량이 되어서 인 자체의 Li 이온과의 삽입 이탈까지 발생시키는 경우도 있어, 오히려 삽입 이탈에 장애를 발생시키게 된다.
실리콘계 피막 전체에 대한 산소의 함유량은 1원자% 이상 50원자% 이하인 것이 바람직하고, 충방전효율과 사이클성능이나 인 농도와의 관계로부터 선택된다. 1원자% 미만에서는 Li 이온의 삽입 이탈에 의한 체적변화 억제효과가 인정되지 않고, 50원자%를 초과하는 도입농도에서는 실리콘량에 대해서 과잉이 되어, 활물질의 두께나 체적이 증대되거나, 충방전 용량이 작아지거나, 또는 산소와 Li 이온과의 결합량 증가에 의한 초기 불가역 용량이 커져서 양극과의 밸런스가 무너지므로 2차 전지로 할 수 없다.
실리콘에 인을 도핑하는 경우에는 예를 들어 포스핀 가스 등을, 보론을 도핑하는 경우에는 디보란 등의 원료가스를, 상기 모노실란가스 등의 실리콘 원료가스나 수소의 공급량을 기준으로 함유농도에 따라서 동일하게 연속적으로 공급시키면서 제막할 수 있다.
또한 상기 실리콘계 피막, 또는 인이나 보론을 함유하는 실리콘계 피막을 대기 산화나 산소량을 제어한 분위기 속에서 열처리함으로써 산소를 실리콘계 피막에 도입시킬 수 있다. 산소량과 열처리온도, 처리시간은 함유시키고 싶은 산소농도에 따른다. 다른 산소를 도입한 실리콘계 피막의 제막방법으로서 스퍼터링이나 산소를 도입한 진공증착 등에 따를 수도 있다.
제2 실시형태에 따른 음극에서, 실리콘계 활물질 피막의 하층 또는 집전체 동박의 조면 상에 내열성을 갖고, 또한 방청 및 실란커플링의 각 처리층을 형성하면, 활물질 형성까지의 경시열화나 제막시 고온의 내열성을 보유하고, 활물질 피막과 집전체 피막과의 밀착성이 향상된다. 또한 집전체 성분의 동과 활물질의 확산 합금화을 억제하므로, 이에 의한 충방전 용량의 저하를 방지할 수 있다.
이 내열성층은 집전체 기재의 성분인 동과 음극활물질인 실리콘이 서로 혼합되는 것을 억제하는, 양자 사이에 형성되는 적어도 1층의 피막이며, 동박 표면에 덮여진다. 바람직하게는, 동박 표면 상에 적어도 니켈을 함유하는 내열 피막이 형성된다. 자신이 확산되지 않고 물리적 차폐층으로서 기능하는 니켈을 함유하는 층을 형성함으로써, 실리콘계 피막 제막시의 고온 폭로나 장기 경시에서의 집전체 기재의 성분인 동의 활물질 속으로의 확산을 억제하는 내열성이 달성된다. 상기 내열성층이 니켈을 함유하는 양이 0.01~0.2g/㎡인 것이 바람직하며, 이는 상기 양이 적으면 내열성이 떨어지고, 너무 많으면 집전체의 동박 표면의 조면형상을 평활화하게 되어, 활물질과의 밀착성을 오히려 저하시키기 때문이다.
또한 동박 조면 상 또는 상기 니켈의 상층에 적어도 아연을 형성하는 방법도 바람직하다. 아연은 동박면 상층에 확산되어 있거나, 또는 아연 단층에서 동박면 상 또는 니켈 피막 상에 존재하고 있다. 아연은 극히 용이하게 동에 확산 합금화되거나, 또는 니켈 상에 존재하여 동이나 니켈의 산화, 특히 고온산화를 방지하는 내열성을 부여할 수 있다. 그 총량이 너무 적으면 상기 효과가 작고, 너무 많으면 동이나 니켈의 집전성을 저하시키거나, 상층 피막과의 사이에서 농화되어 오히려 밀착성을 저하시키는 경우가 있으므로, 0.003~0.05g/㎡의 범위인 것이 바람직하다. 아연은 상기와 같이 동이나 니켈에의 확산이나 표층에의 존재에 의해 내열성을 부여하는데, 아연이 너무 많으면 상층 활물질층에의 아연 자신의 확산도 있으므로 고려할 필요가 있다. 또한 아연 형성 후에 니켈을 포함하는 층을 형성하는 조합도 바람직하다. 또한 니켈과 아연의 형성방법으로는 습식법이나 건식법 등의 각종 형성방법을 사용할 수 있는데, 경제성과 균일하고 균질한 피막이 전해조건에 의해 용이하게 얻어지기 때문에, 공지된 황산욕 등을 이용한 전기 도금법이 권장될 수 있다.
또한 제2 실시형태에서도, 내열성층 대신에 제1 실시형태에서 사용한 내열성 배리어 피막을 사용해도 된다. 내열성 배리어 피막은 니켈을 0.01~0.5g/㎡함유하는 층 또는 아연을 0.001~0.1g/㎡ 함유하는 층 중 적어도 한쪽을 갖는다.
상기 내열성층 상 또는 집전체 동박 조면 상에 형성되는 방청 처리층으로는 유기피막이나 무기피막 유전체에 의한 패시베이션 기능을 갖는 박층이 이용된다. 방청층은 집전체 동박 제조로부터 활물질 피막 형성까지의 동안의 동박의 환경열화를 방지함과 동시에, 활물질 제막 시의 내열성에도 도움이 된다. 유기피막으로서는, 신동품이나 압연동박 등에 사용되는 트리아졸류의 벤조트리아졸이나 트릴트리아졸 외에 티아졸류, 이미다졸류, 메르캅탄류, 트리에탄올아민류 등의 수용액 또는 알코올 함유 용매에 침지하여 얻어지는 형성 유기 박층이 바람직하다. 무기 피막으로서는, 크롬산염이나 중크롬산염의 수용액에의 침지 또는 전해처리에 의한 크로메이트 박층이 바람직하게 이용되고, 유기 박층과 달리 내열성도 양호하다.
또한 상기 방청 처리층 상 또는 내열성층 또는 집전체 조면 상에 실란커플링 처리층을 형성하면, 내열성 처리층이나 집전체와 실리콘계 활물질 피막과의 밀착성과 부식성이 향상된다. 실란커플링 처리는 일반적으로 실란커플링제를 용해한 수용액에, 상기 내열성이나 방청 처리층을 형성한 집전체용 동박을 침지하여 행해진다. 실란커플링제는 그 화학구조 치환기로부터 내열성이나 방청층에 따라서 바람직한 것을 선택한다. 특히 크릴록시계나 에폭시계 등의 실란커플링제가 권장될 수 있다.
이상의 제2 실시형태에서의 음극, 또는 집전체를 이용한 음극으로 구성되는 2차 전지에서는 용량이 높고, 충방전의 반복 사이클에 의해서도 충방전 용량이 저하되지 않는 특성이 얻어진다. 또한 2차 전지를 구성하는 비수용매를 이용하는 전해액에, 불소를 함유하는 비수용매를 이용하거나 첨가하면, 충방전에 의한 반복을 거쳐도 용량이 저하되지 않는 기간이 더 늘어나서 장수명이 된다. 불소 함유 용매는 충전시의 Li 이온과의 합금화에 의한 실리콘계 피막의 체적 팽창을 완화하므로, 충방전에 의한 용량저하를 억제할 수 있다. 불소 함유 비수용매에는 불소화 에틸렌카보네이트나 불소화 사슬형 카보네이트 등을 이용할 수 있다. 불소화 에틸렌 카보네이트에는 모노-테트라-플루오로에틸렌카보네이트(4-플루오로-1,3-디옥솔란-2-온, FEC)가 있고, 불소화 사슬형 카보네이트에는 메틸 2,2,2-트리플루오로에틸카보네이트, 에틸 2,2,2-트리플루오로에틸카보네이트 등이 있으며, 이들을 단일로 또는 복수 병용하여 전해액에 첨가하여 이용할 수 있다. 불소기는 실리콘과 결합하기 쉽고 단단하기도 하므로, Li 이온과의 충전 합금화에 의한 팽창 시에도 피막을 안정화시켜, 팽창의 억제에 기여할 수 있는 것으로 보여진다. 이와 같이, 제2 실시형태에 의한 음극, 음극집전체, 및 비수용매 전해액 2차 전지는 장기간에 걸쳐서 모바일 전자기기의 구동전원이나 전동공구 외에 산업용도로 또는 고에너지를 필요로 하는 전기자동차 용도 등으로 이용할 수 있다.
(제3 실시형태)
제3 실시형태의 2차 전지용 음극전극에 이용되는 집전체의 기재(집전체 기재)에는 동박이 이용된다. 충방전 시에 Li 이온의 삽입 이탈에 의해 활물질의 체적이 팽창 수축되므로, 180℃의 고온 시의 인장시험에서 파단에 이르는 신률이 3% 이상인 동박을 이용하는 것이 바람직하고, 충방전에 의한 신축에 추종 가능하다는 의미로, 보다 바람직하게는 파단에 이르는 신률이 5% 이상인 동박을 이용한다. 또한 집전체 기재에 사용하는 동박의 인장강도가 300MPa~1000MPa(1GPa)의 범위에 있는 것이 바람직하다.
또한 집전체 기재에 이용되는 동박으로는 표면이 평활하지 않고, 또한 광택을 갖지 않으며, 적어도 활물질을 형성하는 표면이 조면을 나타내는 동박만을 이용한다. 이들 조면은 동박의 한쪽 면에 형성되어 있어도 되고, 양면에 형성되어 있어도 된다. 동박에는 전해 동박과 압연 동박의 2종류가 있으며, 압연 동박의 경우에는 그 자체는 양면 광택을 갖는 평활한 박에 상당하므로, 적어도 활물질을 형성하는 면에는 예를 들어 에칭이나 도금 등에 의한 조면화 처리가 필요하다. 전해 동박의 양면 광택박의 경우에도 마찬가지이다.
압연 동박은 예를 들어 순동재료를 용해 주조하여 얻어지는 잉곳을 통상적인 방법에 의해 순서대로 열간압연, 냉간압연, 균질화 처리 및 탈지하는 공정에 의해 소정 박 두께로 제조할 수 있다. 전해 동박은 프린트 회로용 동박 원박을 동박의 기재로 할 수 있고, 스테인리스제나 티탄제의 회전 드럼을 황산과 동이온을 주체로 하는 산성 전해액 속에 그 일부를 침지 환원 전해함으로써 전착되는 동박을 연속적으로 박리, 권취함으로써 제조된다. 소정의 박 두께는 전해 전류와 드럼 회전속도의 설정에 의해 얻어진다. 전해 동박의 경우에는 회전드럼면 전착면측(회전 드럼면측)은 항상 광택 평활면이지만, 전해액면측은 조면인 경우와 광택 평활면인 경우를 모두 포함한다. 조면인 경우에는 그대로 제3 실시형태에도 사용할 수 있으며, 비교적 바람직하게 활물질 형성면으로 이용할 수 있다. 어떠한 동박도 그 양면에 활물질을 형성하는 경우에는 적어도 한쪽 면의 조면화 처리가 필요하게 된다. 상기 조면화 처리 중 에칭에서는 염소 이온을 함유하는 전해액에 의한 교류 에칭, 도금에서는 프린트 회로용 동박에서 통상적인 방법의 황산동계 전해액에 의한 한계전류밀도 전후의 전류밀도를 이용한 전해 동도금에 의해 미소 동입자를 생성 전착시키는 조화 처리를 이용할 수 있다. 제3 실시형태의 2차 전지용 음극의 집전체에 이용되는 미세한 표면형상을 갖는 동박 표면을 얻기 위해서는 특히 후자가 유효하다. 황산과 동을 주성분으로 하는 수용액에서, 통상적인 동도금액보다 동 농도를 낮게 억제한 전해액에 침지하여, 실온역에서 높은 전류밀도로 캐소드 전해를 행함으로써, 미소 동입자가 동박 표면 상에 환원 생성, 및 처리시간에 따라서 성장한다(이른바 버닝 도금). 이어서, 즉시 일반적인 동도금, 높은 동 농도를 갖는 황산동계 전해액을 가온한 일반적인 낮거나 중간정도의 전류밀도로 전해 도금을 행하여, 직전의 생성 동입자를 동박 표면에 고착 전착시킨다. 이상의 2단계의 전해처리에서의 동 농도나 성분, 액온, 및 전류밀도와 전해시간 등을 조정함으로써, 미세 표면형상을 갖는 집전체용 동박을 제조할 수 있다.
제3 실시형태의 음극에 사용되고, 집전체 동박 상에 형성되는 활물질은 실리콘을 주체로 하는 물질로 구성되고, 적어도 실리콘을 포함하는 실리콘계 피막이다. 대면적 제막이 경제적으로 가능한 각종 CVD(화학적 기상성장)법이나 EB(전자빔) 증착법에 의해 균일하고 균질한 피막을 집전체 표면 상에 형성할 수 있다. 상기 집전체 동박의 미세 조면 상에 0.5㎛~6㎛(단위면적당 질량으로 1~14g/㎡)의 두께의 실리콘계 피막이 형성되고, 피막 형성후의 표면의 전기이중층 용량의 역수가 0.1~3㎠/㎌를 갖는 것을 필요로 한다. 이에 의해 제3 실시형태의 효과가 기본적으로 얻어진다.
상기 실리콘계 활물질 피막을 형성한 후의 음극표면의 전기이중층 용량의 역수를 얻기 위해서, 집전체 표면이 적어도 활물질을 형성하는 표면의 전기이중층 용량의 역수가 0.03~0.1㎠/㎌인 동박을 이용하면 그 특징이 쉽게 얻어진다. 또한 이 동박은 적어도 활물질 형성면이 평활하지 않거나, 또는 광택을 갖지 않는, 표면 조도(JIS B0601-1994년판 십점 평균조도)(Rz)가 1.5㎛ 이상인 조면을 갖는 동박이다. 표면이 조면형상이 아니라 평활하거나 광택을 갖는 동박을 이용하면, 제막한 활물질 실리콘이 일부 박리되는 경우가 있는 것으로 인해, 상기 조면의 동박을 집전체 기재에 이용하는 것이 바람직하다. 이와 같은 제3 실시형태의 집전체 동박을 이용하여 표면에 상기 두께의 실리콘계 활물질을 형성함으로써 제3 실시형태의 음극이 얻어지는데, 집전체 표면의 조면형상과 표면적의 지표에 상당하는 표면의 전기이중층 용량의 역수와, 형성하는 실리콘계 활물질 피막의 두께의 관계는 고려할 필요가 있다. 즉, 제3 실시형태의 집합체 동박의 큰 실표면적을 갖는 미세 조면형상에 두꺼운 활물질 피막을 형성하면 조면을 평활화하는 것에 연결되어, 활물질 형성 후의 표면의 전기이중층 용량이 작아지는(그 역수가 커지는) 일이 있으므로 주의를 요한다. 두꺼운 피막을 필요로 하는 용도에는 전기이중층 용량이 작고, 또한 표면조도가 큰 동박을 이용하는 것이 바람직하다. 한편, 형성하는 피막 두께는 2차 전지에서의 실용량 사양을 고려해서 결정될 수도 있다. 활물질 피막이 너무 얇으면 용량이 너무 작아져서 현실적이지 않고, 또한 너무 두꺼우면 집전체 표면이 평활화되어서 그 실표면적이 작아지므로, 충방전의 반응 사이트나 표면적이 작아지고, 결과적으로 사이클 수명의 저하로 연결된다. 무정전 전원이나 엔진 시동 보조전원, 하이브리드 자동차 등의 고출력용도 2차 전지에 적용 가능한 하한 두께는 0.5㎛ 정도로 할 수 있고, 이 경우에는 0.1㎠/㎌ 정도의 동박 표면의 전기이중층 용량 역수의 상한 사양으로 할 수 있다. 두께의 상한은 고에너지 고용량 사양용도의 실용량을 만족하는 6㎛ 정도까지 가능하고, 이 경우에는 0.03㎠/㎌ 정도를 전기이중층 용량 역수의 하한 사양으로 하는 동박을 이용할 수 있다. 또한 집전체 동박 표면의 전기이중층 용량 역수와 상기 활물질 피막 형성표면의 전기이중층 용량 역수의 관계는 동일한 실리콘계 활물질 피막군 중에서는 형성피막 두께 등을 고려하면 대략 그 관련이 인정된다. 따라서, 상기 형성 활물질 표면의 전기이중층 용량 역수의 0.1~3㎠/㎌ 범위가 얻어질 수 있도록, 이용하는 집전체 동박 표면의 전기이중층 용량의 역수와 형성 활물질 피막 두께 등을 고려함으로써 설계된다.
제3 실시형태에서, 집전체 동박 상에 직접적으로 형성되는, 실리콘을 주체로 하는 음극활물질 피막은 다음과 같이 형성된다. 하나의 제막방법으로서 CVD(화학적 기상성장)법을 들 수 있다. 예를 들어 플라즈마 CVD(PECVD, 특히 VHF 사용)나 촉매 CVD(Cat-CVD, 핫 와이어 CVD)가 바람직하게 사용되고, 그 외에 앞으로 기대되는 LPCVD나 대기압 플라즈마 CVD를 이용하는 것도 장래 가능할 것으로 생각된다. 또한 증착법을 이용할 수도 있으며, 특히 대면적 제막이 가능한 EB(전자빔) 증착법이 경제적이어서 바람직하다. CVD계 제막법에 의한 실리콘제 막층에는 수소화 실리콘이 포함되고, 실리콘기의 1 또는 2의 결합수에 수소가 결합한 SiH 또는 SiH2가 주로 포함되고, 그 결합농도는 대략 0.1~12원자% 정도이며, 수소농도로서 0.1원자% 이상이 포함된다. 제막방법에 따라서, 또한 그 제막조건, 예를 들어 제막온도와 실리콘 원료에 따라서 함유비율은 다르고, 주로 기재 집전체 동박의 보유온도와 실리콘 원료에 의해 제어할 수 있다. 특히, PE-CVD법 또는 Cat-CVD법에서는 주원료인 실란가스의 공급량이나, 가할 수 있는 수소가스의 공급비율에 의해서도 제어할 수 있다. 수소화 실리콘 또는 실리콘에의 수소기의 도입에 의해, 실리콘 단일체의 경우와 비교하여 유연성이 우수한 구조가 되고, 음극활물질인 실리콘이 충전 시에 Li 이온을 받아 들여서 합금화할 때의 체적 팽창에 대해서 실리콘계 피막 자체에 깨짐이나 결함을 발생시켜서 이온의 이동이나 도전경로가 끊어지거나, 그 일부가 집전체로부터 이탈되는 것을 억제할 수 있게 된다. 또한 수소화 실리콘은 실리콘계 피막에 불가피적으로 존재하는 미결합수(댕글링 본드)의 결함을 수소 종단하고 있으므로, 불안정한 실리콘 결함의 감소로 연결되어, 상기 도전경로에 결함이 발생하는 것을 억제한다. 실리콘계 활물질은 실리콘을 주체로 하고, 상기 수소 외에 불가피적으로 포함되는 물질로 이루어지며, 특히 어떠한 특성향상효과를 발생시키는 경우 외에는 원칙으로서 합금화 성분 등 다른 원소는 포함하지 않는 것이 바람직하다. 이와 같은 실리콘계 활물질 피막이 상기 집전체 동박 표면에 0.5~6㎛ 두께로 형성된다.
제3 실시형태에서는, 실리콘계 활물질 피막의 하층 또는 상층의 적어도 한쪽에 인 또는 보론을 함유하는 층을 더 형성하면, 실리콘 자체의 부족한 도전성이 향상되고, 충전 시의 Li 이온의 실리콘과의 합금화, 및 방전 시의 Li 이온의 이탈 시의 층 내외로의 이동을 용이하게 한다. 특히, 실리콘계 피막의 하층에 인을 형성하고, 또한 상층에 보론을 형성하면, 충전 시에 Li 이온의 실리콘계 피막에의 침입 합금화가 충분히 행해진다. 또한 실리콘계 피막 하층에 보론을 형성하고, 또한 상층에 인을 형성한 구성은, 충전 후에 실리콘계 피막과 합금화하여 존재하는 Li 이온의 방전 시의 실리콘계 피막으로부터의 탈합금화에 의한 방출을 용이하게 하고, 방출되지 않고 실리콘계 피막 내에 잔존하여, 충전하면서 방전할 수 없는 전기량의 손실, 불가역 용량의 발생을 억제한다. 실리콘계 피막 자체의 도전성을 규정하는 것은 아니지만, 순시에 고출력 방전을 필요로 하는 용도나 고속 충전시 등의 고율 조건을 고려하면, 10-2S/㎝ 이상의 도전성을 갖는 것이 바람직하다. 실리콘계 피막 자체에 인이나 보론을 도핑하여 도전성을 높이는 것도 가능하다. 인이나 보론을 도핑한 실리콘계 피막, 및 상층에 인 또는 보론을 형성한 실리콘계 피막은 실리콘의 산화막 생성을 억제하므로, 산소와 Li 이온의 결합에 의한 불가역 용량의 증가, 즉 충방전용량 저하를 방지할 수 있다.
한편, 인을 도핑한 실리콘계 피막에 산소를 함유시키면, 초기의 충방전효율은 저하되지만, 충방전 반복의 사이클 수명이 향상된다. 이것은 상기 인의 효과와 더불어, 산소의 도입 또는 실리콘의 산화에 의해, 충방전 시의 리튬의 합금화, 탈합금화에 의한 체적 변화가 억제되는 효과로 추정된다. 실리콘계 피막 전체에 대한 인의 함유량은 0.1원자% 이상 30원자% 이하인 것이 바람직하고, 0.5원자% 이상 10원자% 이하인 것이 더 바람직하다. 인이 0.1원자% 미만이면 도전성 향상이나 Li 이온의 실리콘 속으로의 침입, 이탈에의 효과 발현이 작고, 30원자%를 초과하면 실리콘에 대해서 과잉 도입량이 되어서 인 자체의 Li 이온과의 삽입 이탈까지 발생하는 경우도 있으므로, 오히려 삽입 이탈에 장애를 발생시키게 된다.
실리콘계 피막 전체에 대한 산소의 함유량은 1원자% 이상 50원자% 이하인 것이 바람직하고, 충방전효율과 사이클성능이나 인 농도와의 관계로부터 선택된다. 1원자% 미만에서는 Li 이온의 삽입 이탈에 의한 체적변화 억제효과가 인정되지 않고, 50원자%를 초과하는 도입농도에서는 실리콘량에 대해서 과잉이 되어, 활물질의 두께나 체적이 증대되거나, 충방전 용량이 작아지거나, 또는 산소와 Li 이온과의 결합량 증가에 의한 초기 불가역 용량이 커져서 양극과의 밸런스가 무너지므로 2차 전지로 할 수 없다.
실리콘에 인을 도핑하는 경우에는 예를 들어 포스핀 가스 등을, 보론을 도핑하는 경우에는 디보란 등의 원료가스를, 상기 모노실란가스 등의 실리콘 원료가스나 수소의 공급량을 기준으로 함유농도에 따라서 동일하게 연속적으로 공급시키면서 제막할 수 있다.
또한 상기 실리콘계 피막, 또는 인이나 보론을 함유하는 실리콘계 피막을 대기 산화나 산소량을 제어한 분위기 속에서 열처리함으로써 산소를 실리콘계 피막에 도입시킬 수 있다. 산소량과 열처리온도, 처리시간은 함유시키고 싶은 산소농도에 따른다. 다른 산소를 도입한 실리콘계 피막의 제막방법으로서 스퍼터링이나 산소를 도입한 진공증착 등에 따를 수도 있다.
제3 실시형태에 따른 음극에서, 실리콘계 활물질 피막의 하층 또는 그 하층에 형성되는 경우가 있는 인 또는 보론의 하층 중 어느 하나에 내열성이며, 또한 방청 및 실란커플링의 각 처리층을 형성하면, 활물질 형성까지의 경시열화나 제막시 고온의 내열성을 보유하고, 형성 활물질 피막과 집전체 피막과의 밀착성이 향상된다. 또한 피막 집전체 성분의 동과 활물질이 확산 합금화되지 않으므로, 이에 의한 충방전 용량의 저하를 방지할 수 있다.
이 내열성층은 집전체 동박의 동과 음극활물질인 실리콘이 서로 혼합되는 것을 억제하는, 양자 사이에 형성되는 적어도 1층의 피막이며, 동박 표면에 덮여진다. 바람직하게는, 동박 표면 상에 적어도 니켈을 함유하는 내열 피막이 형성된다. 자신이 확산되지 않고 물리적 차폐층으로서 기능하는 니켈을 함유하는 층을 형성함으로써, 실리콘계 피막 제막시의 고온 폭로나 장기 경시에서의 집전체 성분인 동의 활물질 속으로의 확산을 억제하는 내열성이 달성된다. 상기 내열성층이 니켈을 포함하는 양이 0.01~0.2g/㎡인 것이 바람직하고, 이는 상기 양이 적으면 내열성이 떨어지고, 너무 많으면 집전체 동박 표면의 조면형상을 평활화하게 되어, 활물질과의 밀착성을 오히려 저하시키기 때문이다.
또한 동박 조면 상 또는 상기 니켈의 상층에 적어도 아연을 형성하는 방법도 바람직하다. 아연은 동박면 상층에 확산되어 있거나, 또는 아연 단층에서 동박면 상 또는 니켈 피막 상에 존재하고 있다. 아연은 극히 용이하게 동에 확산 합금화되거나, 또는 니켈 상에 존재하여 동이나 니켈의 산화, 특히 고온산화를 방지하는 내열성을 부여할 수 있다. 그 총량이 너무 적으면 상기 효과가 작고, 너무 많으면 동이나 니켈의 집전성을 저하시키거나, 상층 피막과의 사이에서 농화되어 오히려 밀착성을 저하시키는 경우가 있어, 0.003~0.05g/㎡의 범위인 것이 바람직하다. 아연은 상기와 같이 동이나 니켈에의 확산이나 표층에의 존재에 의해 내열성을 부여하는데, 아연이 너무 많으면 상층 활물질층에의 아연 자신의 확산도 있으므로 고려할 필요가 있다. 또한 아연 형성 후에 니켈을 포함하는 층을 형성하는 조합도 바람직하다. 또한 니켈과 아연의 형성방법으로는 습식법이나 건식법 등의 각종 형성방법을 사용할 수 있는데, 경제성과 균일하고 균질한 피막이 전해조건에 의해 용이하게 얻어지기 때문에, 공지된 황산욕 등을 이용한 전기 도금법이 권장될 수 있다.
또한 제3 실시형태에서도, 내열성층 대신에 제1 실시형태에서 사용한 내열성 배리어 피막을 사용해도 된다. 내열성 배리어 피막은 니켈을 0.01~0.5g/㎡함유하는 층 또는 아연을 0.001~0.1g/㎡ 함유하는 층의 적어도 한쪽을 갖는다.
상기 내열성 처리층 상에 형성되는 방청 처리층으로는 유기피막이나 무기피막 유전체에 의한 패시베이션 기능을 갖는 박층이 이용된다. 방청층은 집전체 동박 제조로부터 활물질 피막 형성까지의 동안의 동박의 환경열화를 방지함과 동시에, 활물질 제막 시의 내열성에도 도움이 된다. 유기피막으로서는, 신동품이나 압연동박 등에 사용되는 트리아졸류의 벤조트리아졸이나 트릴트리아졸 외에 티아졸류, 이미다졸류, 메르캅탄류, 트리에탄올아민류 등의 수용액 또는 알코올 함유 용매에 침지하여 얻어지는 형성 유기 박층이 바람직하다. 무기 피막으로서는, 크롬산염이나 중크롬산염의 수용액에의 침지 또는 전해처리에 의한 크롬 수화산화물인 크로메이트 박층이 바람직하게 이용되고, 유기 박층과 달리 내열성도 양호하다.
또한 상기 방청 처리층 상에 실란커플링 처리층을 형성하면, 내열성 처리층이나 집전체와 실리콘계 활물질 피막과의 밀착성이 향상된다. 실란커플링 처리는 일반적으로 실란커플링제를 용해한 수용액에, 상기 내열성이나 방청 처리층을 형성한 집전체용 동박을 침지하여 행해진다. 실란커플링제는 그 화학구조 치환기로부터 내열성이나 방청층에 따라서 바람직한 것을 선택한다. 특히 크릴록시계나 에폭시계 등의 실란커플링제가 권장될 수 있다.
이상의 제3 실시형태에서의 음극, 또는 집전체를 이용한 음극으로 구성되는 2차 전지에서는 용량이 높고, 충방전의 반복 사이클에 의해서도 충방전 용량이 저하되지 않는 특성이 얻어진다. 2차 전지를 구성하는 비수용매를 이용하는 전해액에, 불소를 함유하는 비수용매를 이용하거나 첨가하면, 충방전에 의한 반복을 거쳐도 용량이 저하되지 않는 기간이 더 늘어나서 장수명이 된다. 불소 함유 용매는 충전시의 Li 이온과의 합금화에 의한 실리콘계 피막의 체적 팽창을 완화하므로, 충방전에 의한 용량저하를 억제할 수 있다. 불소 함유 비수용매에는 불소화 에틸렌 카보네이트나 불소화 사슬형 카보네이트 등을 이용할 수 있다. 불소화 에틸렌 카보네이트에는 모노-테트라-플루오로에틸렌카보네이트(4-플루오로-1,3-디옥솔란-2-온, FEC)가 있고, 불소화 사슬형 카보네이트에는 메틸 2,2,2-트리플루오로에틸카보네이트, 에틸 2,2,2-트리플루오로에틸카보네이트 등이 있으며, 이들을 단일로 또는 복수 병용하여 전해액에 첨가하여 이용할 수 있다. 불소기는 실리콘과 결합하기 쉽고 단단하기도 하므로, Li 이온과의 충전 시의 합금화에 의한 팽창에 대해서도 피막을 안정화시켜, 팽창의 억제에 기여할 것으로 보여진다. 이와 같이, 제3 실시형태에 의한 음극, 음극집전체, 및 비수용매 전해액 2차 전지는 장기간에 걸쳐서 모바일 전자기기의 구동전원이나 전동공구 외에 산업용도로 또는 고에너지를 필요로 하는 전기자동차 용도 등으로 이용할 수 있다.
(본 발명의 2차 전지용 음극의 바람직한 제작예)
이하에 본 발명의 2차 전지용 음극의 바람직한 제작예를 도면을 참조하여 설명한다. 또한 본 발명은 이들 제작예에 한정되는 것은 아니다.
도 1은 본 발명의 음극의 제1 제작예를 도시하는 확대 모식단면도이다.
집전체 동박 원박(1)의 산형 조면을 새로 조면화 처리하지 않고 그대로 집전체 기재로서 이용한다. 집전체 동박 원박(1)의 산형 조면으로는 예를 들어 전해 동박의 전해액면 측에 형성된 조면을 들 수 있다. 이 표면에 내열성층 또는 내열성 배리어층과 방청 처리층 또는 실란커플링 처리층(2)을 형성한 후 실리콘계 활물질 피막(3)을 마련하고 있다.
도 2은 본 발명의 음극의 제2 제작예를 도시하는 확대 모식단면도이다.
집전체 동박 원박(1)의 산형 조면에, 미세 동입자(4)에 의한 조면화 처리를 더 행한 것을 기재로서 이용한다. 이 표면에 내열성층 또는 내열성 배리어층과 방청 처리층 또는 실란커플링 처리층(2)을 형성한 후 실리콘계 활물질 피막(3)을 마련하고 있다.
도 3은 본 발명의 음극의 제3 제작예를 도시하는 확대 모식단면도이다.
집전체 동박 원박(5)의 양면 평활 또는 광택의 한쪽 면에 미세 동입자(4)에 의한 조면화 처리를 더 행한 것을 기재로서 이용한다. 집전체 동박 원박(5)의 양면 평활 또는 광택의 한쪽 면으로는 예를 들어 압연 동박의 면이나 전해 동박의 회전 드럼면측의 면 등을 들 수 있다. 이 표면에 내열성층 또는 내열성 배리어층과 방청 처리층 또는 실란커플링 처리층(2)을 형성한 후 실리콘계 활물질 피막(3)을 마련하고 있다.
도 4는 본 발명의 음극의 제4 제작예를 도시하는 확대 모식단면도이다.
집전체 동박 원박(5)의 양면 평활 또는 광택의 양쪽 면에 미세 동입자(4)에 의한 조면화 처리를 더 행한 것을 기재로서 이용한다. 이 양쪽의 조면화 표면에 내열성층 또는 내열성 배리어층과 방청 처리층 또는 실란커플링 처리층(2)을 각각 형성한 후 각각의 면에 실리콘계 활물질 피막(3)을 마련하고 있으며, 도 3의 한쪽 면 피막구성을 양면에 구성한 형태이다. 또한 도 3, 도 4에서는 미세 동입자(4)는 한층만 적층하는 것으로 되어 있으나, 실제로 조면화 처리를 행할 때에는 미세 동입자(4)는 복수층으로 적층하는 경우가 많다.
도 1, 도 2, 도 3, 및 도 4에 도시한 본 발명의 2차 전지용 음극은 집전체 기재를 구성하는 소정의 조면을 갖는 동박 상에 내열성층 또는 내열성 배리어층과 방청 처리층 또는 실란커플링 처리층을 마련한 후에 실리콘계 활물질 피막을 형성하고 있으므로, 집전체 기재의 동 성분이 활물질에 확산 합금화되지 않고 양호한 밀착성을 가짐으로 인해, 원래 실리콘이 갖는 높은 용량을 충방전 시에 얻을 수 있다.
실시예
(제1 실시형태에 대한 실시예)
실시예1-1~1~52, 및 비교예1-1~1-14
이하에 제1 실시형태를 실시예에 의해 상세히 설명한다. 본 실시예에서는 도 1~3에 설명한 한쪽 면 피막 구성의 본 발명의 예를 도시하나, 이들에 한정되지 않고, 예를 들어 한쪽 면의 피막형성처리를 양면에 행한 도 4의 양면 피막 형성형태에서도 동일하게 실시할 수 있다.
(1) 실시예와 비교예의 시료 제작
우선, 시험평가용 본 발명에 의한 실리콘계 음극 시료와, 이것에 이용하는 음극집전체 및 비교에 이용하는 실리콘계 음극 시료를 이하와 같이 제작했다.
집전체 동박에 이용하는 동박 원박(표면 처리하지 않은 동박 기체)에는 각종 두께의 압연 동박(니혼세이하쿠 가부시키카이샤 제품)과 전해 동박(후루카와 덴키코교 가부시키카이샤 제품)을 이용했다. 압연박 원박은 양면 광택 타입 12㎛을 사용하고, 전해박 원박은 양면 광택 타입 12㎛, 및 한쪽 면 광택 타입 12㎛와 18㎛를 사용했다. 이들 원박의 표면을 조면화하는 경우에는, 프린트 회로용도 동박에서 공지된 황산동계 수용액을 사용한 동도금인 (a) 동미립자 성장 도금(한계전류밀도 이상이거나, 그것에 가까운 고전류밀도로 행하는 이른바 버닝 도금)과 (b) 통상적인 동 평활상 도금(부여 미립자가 탈락하지 않도록 한계전류밀도 미만에서 행하는 일반적인 동도금)에 의한 조화처리를 행했다. 또한 내열성층을 마련하는 처리예로서 (c) 공지된 황산 니켈계 도금액을 이용한 니켈 도금, 또는 (d) 공지된 황산아연계 도금액에 의한 아연 도금을 실시하고, 복층의 경우에는 니켈 도금 후에 아연 도금을 행했다. 한편, 내열성 배리어 피막을 형성하는 예로서 복층을 형성하는 경우에는, 아연 도금 후에 니켈 도금을 행했다. 또한 방청 처리에는 (e) 벤조트리아졸 수용액에의 침지나 (f) 삼산화 크롬 수용액 속에서의 전해를 이용하고, 밀착향상처리에는 (g) 실란커플링제 수용액으로의 침지 처리를 행했다. 이들 동박을 집전체로서 이용하기 위해서, 실리콘계 활물질을 제막하기 전에 3개월간 실내 보관을 했다. 또한 이들 집전체용 동박의 180℃로 5분간 유지한 후의 신률을 텐시론 시험기에 의한 인장시험으로 측정하고, 표면조도(Rz)를 JIS B0601(1994년판)에 따른 촉침식 조도 시험기(고사카 겐큐쇼 제품)로 측정했다. 내열성층의 니켈과 아연량은 단위면적당 시료 표면 피막을 용해한 수용액을 ICP(유도결합 플라즈마) 발광분광 분석함으로써 측정했다.
실리콘계 활물질 피막의 제막을 하기 (h)~(l)의 방법에 의해 실시하여, 실시예1-1~1-52, 비교예1-1~1-14로 했다. 실리콘의 제막은 미리 구한 제막 속도에 기초한 제막 두께와 제막시간의 관계로부터 각 시료에 대하여 소정시간 제막을 행하고, 제막 후에 샘플 단면의 SEM(주사형 전자현미경)상 관찰로부터 확인을 행했다. 또한 실리콘의 제막 전후의 단위면적당 질량 측정으로부터 음극활물질인 실리콘제 막량을 구했다. 우선 제막한 실리콘계 피막의 FT-IR(퓨리에 변환 적외분광 광도계)를 이용한 적외흡수 스펙트럼 분석으로부터 수소의 결합상태 분석을 행하고, 이어서, SIMS(2차 이온 질량분석법)에 의해 수소 농도를 측정했다. 이상의 우선 (가) 내열성층으로서 니켈 도금 후에 아연 도금을 형성한 실시예를 포함하는 일련에 대해서, 각 시료에 이용한 집전체 동박의 사양을 표 1에 나타내고, 제막 전의 실내 보관 후의 외관이상과 제막 사양을 표 2에 나타냈다. 다음에 (나) 내열성 배리어 피막 형성 실시예에 대해서 언급하는 일련에 대해서, 마찬가지로 각 사양을 표 4에 나타내고, 실내 보관 후의 외관이상과 제막 사양을 표 5에 나타냈다. 실시예1-12의 제막조건에 의해 제막 두께를 바꾼 실시예1-53~1-55를 제작한 후, 하기 (m)의 방법에 의해 산소를 도입했다. 이는 하기에 나타내는 시험평가결과와 함께 표 7에 나타냈다. 실리콘계 활물질에 함유시킨 인이나 산소는 상기 ICP 분석에 따른다.
(a) 조화처리의 버닝 도금 : 동 30g/d㎥, 황산 150g/d㎥을 주성분으로 하는 전해액 속에서 가온하지 않고, 전류밀도 10~20A/d㎡의 범위에서 전해시간과 함께 적절히 선택하고, 미리 결정한 소정의 표면형상을 얻는 조건에 의해 캐소드 전해를 행했다.
(b) 조화처리의 평활상 동도금 : 동 70g/d㎥, 황산 100g/d㎥을 주성분으로 하고 액온 40℃로 유지한 전해액 속에서 전류밀도 5~10A/d㎡의 범위에서 미리 (a)의 조건과 함께 결정한 소정의 표면형상을 얻는 전해시간과 함께 적절히 선택한 조건에 의해 캐소드 전해를 행했다.
(c) 니켈 도금액 : 황산 니켈(6수화물) 160g/d㎥, 붕산 30g/d㎥, 1A/d㎡의 조건으로 형성량에 따른 시간을 선정하여 캐소드 전해를 행했다.
(d) 아연 도금 : 아연 10g/d㎥, pH12, 0.1A/d㎡의 조건으로 도금량에 따른 도금시간을 적절히 선택하여 캐소드 전해를 행했다.
(e) 방청처리1 : 1중량% 벤조트리아졸 수용액에의 침지
(f) 방청처리2 : 70g/d㎥ 삼산화 크롬 수용액, pH2, 1C/d㎥, 캐소드 전해
(g) 실란커플링 처리 : 크릴록시계 실란커플링제(신에츠 가가쿠 가부시키카이샤 제품) 4g/d㎥ 수용액으로의 침지
(h) 실리콘 제막법1, 및 실리콘에의 인 또는 보론 도핑방법 : Cat-CVD 장치(아네르바 가부시키카이샤 제품, 방전주파수 13.56~40㎒)에 의해 모노실란가스 20sccm(Standard cc/min. : 표준조건 체적유량), 집전체 온도 250℃, 텅스텐 선촉매체 온도 1800℃를 기본조건으로 하여 제막 두께에 따라서 적절히 제막시간을 선택했다. 인을 도핑하면서 제막하는 경우에는 포스핀가스 10sccm을, 보론을 도핑하는 경우에는 디보란 가스를 각각 모노실란가스와 동시에 공급하면서 제막했다. 또한 실리콘계 피막의 상층 또는 하층에 인 또는 보론을 함유하는 층을 형성하는 경우에는 상기 인 또는 보론을 도핑하는 제막방법에 따라서 제막했다. 시료에 따라서는, 상기 실란가스 등의 원료가스에 수소가스를 더 동시에 공급하여 제막했다. 수소가스와 모노실란가스의 공급농도비 [H2]/[SiH4], 즉 수소 희석비를 바꾸어서 수소화 실리콘 함유비율이 다른 실리콘계 활물질 피막을 형성했다.
(i) 실리콘 제막법2 : 샤워 헤드구조의 플라즈마 전극을 구비한 평행평판형 CVD(PECVD) 장치(방전주파수 60㎒)에 의해 집전체 온도 200℃, 수소희석비=0의 실란가스 100sccm 단독공급농도를 표준조건으로 하여 상기와 같이 수소희석비를 바꾸어서 제막했다.
(j) 실리콘 제막법3 : EB(전자빔) 건과 실리콘 증발원을 구비한 증착장치(주식회사 알박 제품)에 의해 고순도 실리콘 원료를 EB에 의해 200W 가온 승화시켜서 집전체 상에 퇴적시켰다. 여기서는, 수소가스 공급 등에 의한 수소존재 분위기로는 하지 않았다.
(k) 실리콘 제막법4 : 고순도 실리콘 원료, 스퍼터 캐소드를 구비한 스퍼터링 장치(주식회사 알박 제품)에 의해 아르곤 가스(스퍼터 가스) 80sccm, 고주파 출력 1kW으로 집전체 상에 부착 형성시켰다.
(l) 실리콘 제막법5 : 고순도 실리콘 원료, 저항가열원을 구비한 진공증착장치(주식회사 알박 제품)에 의해 원료를 저항가열 용융 휘발시켜서 제막시켰다.
(m) 산화처리 : 대기 중 100℃에서 가열처리를 도입 산소농도에 따라서 소정시간 실시했다.
(2) 시료의 시험평가
다음에 상기와 같이 제작했다. 본 발명에 의한 실리콘계 음극시료, 및 비교에 이용하는 실리콘계 음극시료의 시험평가를 다음과 같이 실시했다.
상기 음극시료에 20mm 지름으로 구멍을 내서 이것을 시험극으로 하고, 리튬박을 쌍극과 참조극으로 이용한 3극식 셀은, 비수용매 전해액에, 에틸렌 카보네이트(EC)와 디에틸카보네이트(DEC)가 3 : 7의 용량비인 용매에 1M의 육불화 인산 리튬(LiPF6)을 용해시킨 전해액을 이용하여 습도 7% 이하의 건조 분위기에서 25℃로 밀폐 셀로서 조립했다. 단, 일부 실시예에서는, 불소를 그 화학구조에 포함하는 비수용매인 플루오로에틸렌카보네이트(FEC)와 메틸트리플루오로에틸카보네이트(MFEC)가 1 : 3의 용량비를 갖는 용매를 사용했다. 첫번째 충전처리는 0.1C 레이트 정전류로 상기와 같은 리튬의 산화환원전위를 기준으로 하여 +0.02V의 전위까지 행하고, 이 때 얻어진 첫번째 충전용량을 각 시료에 대해서 시험 측정하여, 활물질 실리콘의 단위질량당으로 환산했다. 이에 이어지는 첫번째 방전처리에는 0.1C 레이트 정전류로 상기와 동일한 리튬 전위 기준에 대해서 1.5V까지 방전시키고, 마찬가지로 그 첫번째 방전용량을 각각에 대해서 측정하고, 실리콘 단위질량당으로 환산했다. 또한 앞서 측정해둔 실리콘 활물질의 제막 질량과 방전전류량으로부터 첫번째 실방전용량값을 구했다. 첫번째 충방전처리 종료 후에 충방전 레이트를 0.2C로 하고, 상기 첫번째 충방전 처리의 각 종료전위까지 충방전을 반복하는 사이클을 50회 실시했다. 50사이클 종료 시의 방전용량을 각각의 시료에 대해서 구하고, 단위질량당으로 환산했다. 이상의 첫번째 충방전용량과 실방전용량값, 및 50사이클 후의 방전용량값을 (가) 내열성층을 포함하는 일련의 시료에 대해서는 표 3에 나타내고, (나) 내열성 배리어 피막에 대해서는 표 6에 나타냈다. 실시예1-5, 1-12, 1-53~1-55의 샘플에 대해서는 충전용량을 1000mAh/g으로 규제하고, 상기와 같이 방전시키는 용량규제에 의한 충방전 사이클시험을 1000사이클 실시하여 표 7에 나타냈다.
No.

 집전체 동박
제조법과 박 두께(㎛) 원박 타입
 조화처리 실시유무
 활물질 형성면 외관
 180℃ 신률
 표면조도(Rz)(㎛)
 내열성층(g/㎡) 방청 처리층
 밀착향상 처리층
1층의 Ni 2층의 Zn
실시예1-1 압연12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.0 3.0 0.015 0.01 벤조트리아졸 실란커플링
비교예1-1 압연12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.0 0.8 0.015 0.01 벤조트리아졸 실란커플링
실시예1-2 압연12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.8 1.3 0.016 0.007 크로메이트 실란커플링
실시예1-3 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.8 1.5 0.016 0.007 크로메이트 실란커플링
실시예1-4 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 3.9 0.01 0.008 크로메이트 실란커플링
비교예1-2 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 3.9 0.01 0.008 크로메이트 실란커플링
실시예1-5 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 2.2 0.01 0.008 크로메이트 실란커플링
비교예1-3 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 2.2 0.01 0.008 크로메이트 실란커플링
실시예1-6 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.1 2.2 0.015 0.011 크로메이트 실란커플링
실시예1-7 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 3.3 0.05 0.01 크로메이트 실란커플링
실시예1-8 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 3.3 0.05 0.01 크로메이트 실란커플링
비교예1-4 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 3.3 0.05 0.01 크로메이트 실란커플링
실시예1-9 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 4.0 0.01 0.006 크로메이트 실란커플링
비교예1-5 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 4.0 0.01 0.006 크로메이트 실란커플링
비교예1-6 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 4.0 0.01 0.006 크로메이트 실란커플링
실시예1-10 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 4.0 0.01 0.006 크로메이트 실란커플링
비교예1-7 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 4.0 0.01 0.006 크로메이트 실란커플링
실시예1-11 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 4.0 0.01 0.006 크로메이트 실란커플링
실시예1-12 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링
비교예1-8 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.1 2.0 0.013 0.01 크로메이트 실란커플링
실시예1-13 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링
비교예1-9 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 2.4 0.009 0.008 크로메이트 실란커플링
실시예1-14 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링
비교예1-10 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링
실시예1-15 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링
실시예1-16 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링
실시예1-17 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 3.5 0.01 0.008 크로메이트 실란커플링
실시예1-18 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 2.5 0.008 0.05 크로메이트 실란커플링
실시예1-19 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 3.5 0.011 0.05 크로메이트 실란커플링
실시예1-20 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 3.7 - 0.04 크로메이트 실란커플링
실시예1-21 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 - 0.06 크로메이트 실란커플링
실시예1-22 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.008 0.004 크로메이트 실란커플링
실시예1-23 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.008 0.002 크로메이트 실란커플링
실시예1-24 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.008 - 크로메이트 실란커플링
실시예1-25 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.012 - 크로메이트 실란커플링
실시예1-26 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.18 - 크로메이트 실란커플링
실시예1-27 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.22 - 크로메이트 실란커플링
실시예1-28 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 - - 크로메이트 실란커플링
실시예1-29 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.01 0.01 없음 없음
실시예1-30 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.01 0.01 크로메이트 없음
실시예1-31 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.01 0.01 없음 실란커플링
실시예1-32 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링
실시예1-33 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링
비교예1-11 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링
비교예1-12 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링
비교예1-13 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링
실시예1-34 전해12 한쪽 면광택(도1) 없음 비광택 조면 3.1 4.0 0.011 0.01 크로메이트 실란커플링
실시예1-35 전해12 한쪽 면광택(도1) 없음 비광택 조면 5.3 3.8 0.012 0.01 크로메이트 실란커플링
실시예1-36 전해12 한쪽 면광택(도1) 없음 비광택 조면 2.5 4.2 0.01 0.01 크로메이트 실란커플링
실시예1-37 전해12 한쪽 면광택(도2) 한쪽 면 있음 비광택 조면 7.7 6.8 0.015 0.006 크로메이트 실란커플링
실시예1-38 전해12 한쪽 면광택(도1) 없음 비광택 조면 7.7 4.7 0.013 0.008 크로메이트 실란커플링
실시예1-39 전해18 한쪽 면광택(도2) 한쪽 면 있음 비광택 조면 8.7 8.2 0.018 0.012 크로메이트 실란커플링
실시예1-40 전해12 한쪽 면광택(도1) 없음 비광택 조면 7.7 4.7 0.011 0.01 크로메이트 실란커플링
비교예1-14 전해12 양면광택(도3) 없음 광택 7.2 1.0 0.02 0.005 크로메이트 실란커플링
No.
 제막전 외관(3개월 실내보관후) 하층 피막 활물질 피막 상층 피막 비고
P,B 함유 Si층 두께(㎛) 질량(g/㎡) Si SiHx(FT-IR) H농도(%) 도프 원소 수소희석비[H2]/[SiH4] 집전체 가열온도(℃) 제막법 제막시간(분) P,B함유 Si층
실시예1-1 - 1.0 2.30 ○ SiH,SiH2 15 - 10 200 PECVD - - -
비교예1-1 - 1.0 2.30 ○ SiH,SiH2 14 - 10 200 PECVD - - -
실시예1-2 - 1.0 2.30 ○ SiH,SiH2 14 - 10 200 PECVD 6 - -
실시예1-3 - 1.0 2.30 ○ SiH,SiH2 12 - 8 250 PECVD 6 - -
실시예1-4 - 0.6 1.40 ○ SiH,SiH2 4 - 1 250 PECVD - - -
비교예1-2 - 0.3 0.70 ○ SiH,SiH2 4 - 1 250 PECVD - - -
실시예1-5 - 5.0 11.50 ○ SiH,SiH2 3 - 0.5 350 PECVD - - -
비교예1-3 - 8.5 19.50 ○ SiH,SiH2 2 - 0.5 350 PECVD - - -
실시예1-6 - 7.5 17.30 ○ SiH,SiH2 2 - 0.5 350 PECVD - - -
실시예1-7 - 2.0 4.70 ○ SiH,SiH2 20 - 50 250 PECVD - - -
실시예1-8 - 2.0 4.70 ○ SiH,SiH2 30 - 50 125 PECVD - - -
비교예1-4 - 2.0 4.70 ○ SiH,SiH2 50 - 120 85 PECVD - - 파티클 발생
실시예1-9 - 2.0 4.70 ○ SiH,SiH2 0.15 - 0 350 PECVD - - -
비교예1-5 - 2.0 4.70 ○ SiH 0.05 - 0 450 PECVD - - -
비교예1-6 - 2.0 4.70 ○ (H) 0.03 - 0 550 PECVD - - -
실시예1-10 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD 11 - -
비교예1-7 - 2.0 4.70 ○ SiH 0.05 - 110 450 Cat-CVD 11 - -
실시예1-11 - 2.0 4.70 ○ SiH,SiH2 0.15 - 90 400 Cat-CVD 11 - -
실시예1-12 - 1.0 2.30 ○ SiH,SiH2 7 P 0.5 250 Cat-CVD - - -
비교예1-8 - 1.0 2.30 ○ SiH 0.08 P 20 400 Cat-CVD - - -
실시예1-13 - 1.0 2.30 ○ SiH,SiH2 5 B 1 250 Cat-CVD - - -
비교예1-9 - 1.0 2.30 ○ SiH 0.07 B 30 450 Cat-CVD - - -
실시예1-14 P0.1㎛ 1.0 2.30 ○ SiH,SiH2 9 - 2 250 Cat-CVD - - -
비교예1-10 P0.1㎛ 1.0 2.30 ○ SiH 0.06 - 0 450 Cat-CVD - - -
실시예1-15 - 1.0 2.30 ○ SiH,SiH2 5 - 0 300 Cat-CVD - B0.1㎛ -
실시예1-16 P0.1㎛ 1.0 2.30 ○ SiH,SiH2 6 - 0 250 Cat-CVD - B0.1㎛ -
실시예1-17 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-18 - 1.0 2.30 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD 6 - (Zn 미량확산)
실시예1-19 - 1.0 2.30 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-20 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-21 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - (Zn미량확산)
실시예1-22 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-23 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - Cu소량확산
실시예1-24 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - Cu소량확산
실시예1-25 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-26 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-27 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-28 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - Cu확산합금화
실시예1-29 갈색녹 변색 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-30 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-31 반점 변색 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-32 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD 12 - -
실시예1-33 - 2.0 4.70 ○ SiH,SiH2 8 - 5 250 PECVD 33 - -
비교예1-11 - 2.0 4.70 ○ (H) - - - - EB증착 50 - -
비교예1-12 - 2.0 4.70 ○ - - - - - 스퍼터 333 - -
비교예1-13 - 2.0 4.70 ○ (H) - - - - 저항가열증착 167 - -
실시예1-34 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-35 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-36 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-37 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-38 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-39 - 2.5 5.80 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
실시예1-40 - 2.0 4.70 ○ SiH,SiH2 7 - 0.5 250 Cat-CVD - - -
비교예1-14 - 부분 박리 - ○ - - - 0.5 250 Cat-CVD - - -
No.
 시험평가결과
전해액의 비수용매 첫번째 충전용량(mAh/g) 첫번째 방전용량(mAh/g) 실방전용량(mAh) 충방전 50회 후의 방전용량(mAh/g)
실시예1-1 F비함유 3,415 3,210 2.6 1,368
비교예1-1 F비함유 2,654 2,442 2.0 354
실시예1-2 F비함유 3,078 2,770 2.2 621
실시예1-3 F비함유 3,537 3,360 2.7 1,025
실시예1-4 F비함유 3,370 3,134 1.5 1,008
비교예1-2 F비함유 2,314 2,025 0.5 426
실시예1-5 F비함유 3,380 3,177 12.7 876
비교예1-3 F비함유 2,865 2,664 18.1 208
실시예1-6 F비함유 3,055 2,933 17.6 603
실시예1-7 F비함유 3,076 2,922 4.7 1,022
실시예1-8 F비함유 2,881 2,737 4.4 964
비교예1-4 F비함유 2,069 1,966 3.1 652
실시예1-9 F비함유 3,462 3,289 5.3 916
비교예1-5 F비함유 3,046 2,894 4.6 388
비교예1-6 F비함유 2,765 2,627 4.2 152
실시예1-10 F비함유 3,507 3,332 5.3 1,327
비교예1-7 F비함유 3,211 3,050 4.9 447
실시예1-11 F비함유 3,464 3,291 5.3 1,045
실시예1-12 F비함유 3,706 3,521 2.8 1,697
비교예1-8 F비함유 3,288 3,124 2.5 605
실시예1-13 F비함유 3,744 3,557 2.8 1,733
비교예1-9 F비함유 3,355 3,187 2.5 633
실시예1-14 F비함유 3,742 3,555 2.8 1,733
비교예1-10 F비함유 3,156 2,998 2.4 677
실시예1-15 F비함유 3,752 3,564 2.9 1,742
실시예1-16 F비함유 3,760 3,572 2.9 1,799
실시예1-17 F비함유 3,674 3,490 5.6 1,206
실시예1-18 F비함유 3,311 3,152 2.5 1,285
실시예1-19 F비함유 3,452 3,269 2.6 1,397
실시예1-20 F비함유 2,941 2,800 4.5 1,266
실시예1-21 F비함유 2,779 2,646 4.2 1,130
실시예1-22 F비함유 3,016 2,871 4.6 1,169
실시예1-23 F비함유 2,813 2,644 4.2 964
실시예1-24 F비함유 2,725 2,578 4.1 918
실시예1-25 F비함유 2,133 2,983 4.8 1,084
실시예1-26 F비함유 3,374 3,212 5.1 1,226
실시예1-27 F비함유 3,246 3,090 4.9 1,023
실시예1-28 F비함유 2,025 1,928 3.1 623
실시예1-29 F비함유 1,807 1,446 2.3 545
실시예1-30 F비함유 3,198 3,029 4.8 1,234
실시예1-31 F비함유 2,506 2,373 3.8 718
실시예1-32 F비함유 3,657 3,474 5.6 1,438
실시예1-33 F비함유 3,315 3,149 5.0 1,165
비교예1-11 F비함유 3,207 3,047 4.9 946
비교예1-12 F비함유 2,819 2,678 4.3 374
비교예1-13 F비함유 2,944 2,797 4.5 634
실시예1-34 F비함유 3,421 3,259 5.2 1,010
실시예1-35 F비함유 3,601 3,448 5.5 1,259
실시예1-36 F비함유 3,369 3,260 5.2 789
실시예1-37 F비함유 3,483 3,309 5.3 975
실시예1-38 F비함유 3,657 3,474 5.6 1,452
실시예1-39 F비함유 3,434 3,262 6.5 1,238
실시예1-40 F함유 3,766 3,578 5.7 1,804
비교예1-14 - - - - -
No.

 집전체 동박
제조법과 박 두께(㎛) 원박 타입
 조화처리 실시유무
 활물질 형성면 외관
 180℃ 신률(%)
 표면 조도(Rz)(㎛)
 내열성 배리어 피막(g/㎡) 방청 처리층
 밀착향상 처리층
1층 Zn 2층 Ni
실시예1-41 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 5.6 3.1 0.03 - 크로메이트 실란커플링
실시예1-42 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 7.3 2.6 0.05 0.008 크로메이트 실란커플링
실시예1-43 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 7.3 2.6 0.05 0.011 크로메이트 실란커플링
실시예1-44 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 5.6 3.1 0.09 - 크로메이트 실란커플링
실시예1-45 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 5.6 3.1 0.11 - 크로메이트 실란커플링
실시예1-46 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 5.6 3.1 0.004 0.008 크로메이트 실란커플링
실시예1-47 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 5.6 3.1 0.002 0.008 크로메이트 실란커플링
실시예1-48 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 8.1 2.4 - 0.008 크로메이트 실란커플링
실시예1-49 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 8.1 2.4 - 0.012 크로메이트 실란커플링
실시예1-50 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 8.1 2.4 - 0.48 크로메이트 실란커플링
실시예1-51 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 8.1 2.4 - 0.52 크로메이트 실란커플링
실시예1-52 전해12 양면 광택(도3) 한쪽 면 있음 비광택 조면 8.1 2.4 - - 크로메이트 실란커플링
No.
 제막전 외관(3개월 실내 보관후) 하층 피막 활물질 피막 상층 피막 집전체 성분의 확산
P,B 두께(㎛) 질량(g/㎡) 실리콘 SiHx(FT-IR) H농도(%) 도프 원소 수소희석비[H2]/[SiH4] 집전체 가열온도(℃) 제막법 P,B
실시예1-41 - 1.5 3.50 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -
실시예1-42 - 1.0 2.30 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -(Zn미량확산)
실시예1-43 - 1.0 2.30 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -
실시예1-44 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -(Zn미량확산)
실시예1-45 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -(Zn미량확산)
실시예1-46 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -
실시예1-47 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - Cu소량확산
실시예1-48 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - Cu소량확산
실시예1-49 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -
실시예1-50 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -
실시예1-51 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - -
실시예1-52 - 2.0 4.70 ○ SiH,SiH2 5 - 0 250 Cat-CVD - Cu확산합금화
No.
 시험평가결과
전해액의 비수용매 첫번째 충전용량(mAh/g) 첫번째 방전용량(mAh/g) 실방전용량(mAh) 충방전 50사이클 후의 방전용량(mAh/g)
실시예1-41 F비함유 3,286 3,128 3.8 1,315
실시예1-42 F비함유 3,305 3,146 2.5 1,338
실시예1-43 F비함유 3,410 3,229 2.6 1,462
실시예1-44 F비함유 2,946 2,805 4.5 1,271
실시예1-45 F비함유 2,832 2,696 4.3 1,115
실시예1-46 F비함유 2,887 2,748 4.4 1,066
실시예1-47 F비함유 2,802 2,634 4.2 894
실시예1-48 F비함유 2,751 2,619 4.2 813
실시예1-49 F비함유 3,278 3,121 5.0 1,079
실시예1-50 F비함유 3,459 3,293 5.3 1,246
실시예1-51 F비함유 3,450 3,284 5.3 1,097
실시예1-52 F비함유 1,898 1,807 2.9 644
No.
 활물질 피막 100℃ 대기산화처리 시험평가결과
두께(㎛) 질량(g/㎡) Si P도프/원자% 산소/원자% 전해액의 비수용매 첫번째 충전용량(mAh/g) 첫번째 방전용량(mAh/g) 천번째 충전용량(mAh/g) 천번째 방전용량(mAh/g)
실시예1-5 5.0 11.50 ○ - - F비함유 1,000 1,000 - -
실시예1-12 1.0 2.30 ○ 3 - F비함유 1,000 1,000 541 528
실시예1-53 5.0 11.50 ○ 10 40 F비함유 1,000 1,000 1,000 1,000
실시예1-54 3.0 6.90 ○ 3 25 F비함유 1,000 1,000 1,000 1,000
실시예1-55 1.0 2.30 ○ 1 10 F비함유 1,000 1,000 1,000 1,000
이상의 시료 제작과 시험평가로부터 이하와 같은 것을 알 수 있다. 우선 (가) 표1~3에 나타낸 내열성층을 포함하는 일련의 실시예1-1~1-40 및 비교예1-1~1-14에 의해 주요한 실시예에 대해서 언급한다. 각 시료의 첫번째 충전용량, 방전용량 및 50사이클 후의 방전용량을 비교하면, 실시예에 의한 시료의 충방전특성이 양호한 것을 알 수 있다. 예를 들어, 집전체에 압연 동박을 이용한 실시예1-1~1-2와 비교예1-1에서는, 그 동박 표면 조도(Rz)가 0.8㎛로 작은 비교예에서는 집전체 표면의 실면적과 요철이 불충분함으로 인해 집전체와 활물질 피막의 밀착이 약하고, 충방전 반복 50사이클 후의 용량이 크게 저하되어, 400mAh/g를 밑도는 결과로 되어 있다. 이는 충방전 시의 체척 팽창수축의 반복에 의해, 활물질과 동박 계면에 괴리가 발생하여 집전성 등의 열화를 초래한 것으로 보여진다. Rz 1㎛ 이상, 소정의 집전체 표면 조도를 갖는 실시예1-1~1-2에서는 500mAh/g를 초과하는 50사이클 후의 방전용량을 나타낸다. 또한 동일한 양면 광택박의 전해박을 이용한 Rz 1㎛를 초과하는 실시예1-3도 양호한 충방전 특성을 나타내고, 50사이클 후 방전용량이 1000mAh/g 이상으로 되어 있다.
실리콘계 활물질의 피막 형성량은 실시예1-4~1-6과 비교예1-2~1-3의 비교로부터 알 수 있다. 비교예1-2와 같이 너무 얇은 경우에는 단위질량당 초기용량도 다른 것에 비해서 낮아지고, 일반적으로 기기에 필요한 전기량의 실용량으로는 너무 작아서, 전자기기에서 필요한 약 5mAh의 10분의 1의 용량에 머물고 있다. 또한 불가역 용량에 의한 것으로 추정하는 사이클 후의 방전용량의 큰 저하도 보여진다. 단위셀당 적은 용량이어도 적용 가능한 고출력 용도 등의 경우에도 실시예1-4의 0.5㎛ 이상, 또는 1g/㎡ 이상인 것이 바람직하다. 또한 활물질 피막의 상한을 8㎛ 또는 18g/㎡으로 설정하는 것은, 표면 조도가 낮은 집전체를 이용하는 경우, 두꺼운 피막을 형성하면 미세표면형상을 평탄화하여 밀착성 저하를 초래함으로 인해, 비교예1-3에 나타내는 8.5㎛의 너무 두꺼운 활물질 형성예에서는 충방전 사이클 후의 방전용량을 크게 열화시키기 때문이다. 그렇기 때문에, 이와 같은 낮은 조도의 집전체를 이용하는 경우도 상정한 실시예1-5~1-6에 나타내는 8㎛ 이상의 두께 또는 18g/㎡ 이하의 형성량으로 억제하는 것이 좋다.
실시예1-7~1-11과 비교예1-4~1-7로부터, 실리콘계 활물질에 포함되는 수소화 실리콘이나 수소농도, 및 공급원료가스의 수소희석비, 및 제막 시의 집전체 온도에 대한 양호 여부가 얻어진다. 실시예1-7에서는 제막 시의 표준적인 기재 집전체 동박 가열온도 250℃로 원료가스의 수소공급농도를 높인 조건으로부터 20원자%의 수소를 포함하는 실리콘계 피막이 얻어지고, 초기용량이 저하되나, 사이클 시험후의 용량은 1000mAh/g를 유지했다. 그러나, 실시예1-8의 집전체 온도를 저하시킨 조건에서는 수소농도 30원자%의 피막이 얻어져, 초기용량은 3000mAh/g를, 사이클 시험후의 용량은 1000mAh/g를 밑돌았다. 또한 가열온도를 100℃ 미만으로 하고, 수소공급농도를 희석비 120까지 높인 비교예1-4의 제막 조건에서는 파티클이 발생하여 제막의 불량상태를 나타냈다. 수소공급비율이나 수소함유비율을 높이면, 제막 시의 파티클(입상 퇴적) 경향이 보여지고, 또한 초기용량의 저하, 및 사이클 후의 용량에도 저하경향이 인정되므로, 실리콘계 피막 속의 수소함유비율은 30원자% 정도를 상한으로 하고, 제막 조건의 집전체 가열온도는 100℃정도 이상, 및 원료가스의 수소희석비는 최대 100 이하로 하는 것이 바람직하다. 또한 비교예1-5~1-6의 PECVD에서의 수소 희석을 하지 않고 집전체를 450℃와 550℃의 고온으로 한 조건, 및 비교예1-7의 Cat-CVD에서의 수소희석비를 110으로, 집전체를 450℃로 한 조건에서는, 수소함유비율이 0.1원자%를 밑도는 실리콘계 피막이 얻어져, 사이클 후의 방전용량이 500mAh/g를 밑도는 결과를 나타냈다. 한편, 실시예1-9와 실시예1-11의 0.15원자% 수소를 함유하는 실리콘계 피막은 동 용량 1000mAh/g 전후를 나타냈으므로, 수소를 수소화 실리콘으로서 실리콘계 피막 속에 어느 정도의 양을 포함하는 것이 필요하고, 수소량은 0.1원자% 이상인 것이 바람직하다. 또한 비교예1-5와 비교예1-7의 실리콘계 피막의 FT-IR 분석으로부터는 SiH만 검출되므로, 유구조를 나타내는 SiH2를 포함하지 않는 것도, 실시예1-9 또는 실시예1-11과의 비교로부터 사이클 후의 방전용량이 작아지는 원인인 것으로 추정된다. 또한 수소량이 적은 비교예1-6에서는 SiH도 검출되지 않는, 수소화 실리콘을 포함하지 않는 실리콘계 피막이 되어 있는 것으로 지정되고, 더 낮은 충방전 특성을 나타냈다. 즉, 수소기를 포함하지 않는 실리콘계 피막은 치밀하고 단단하므로, 초기용량은 비교적 높게 얻어져도, 충방전의 Li 이온과의 합금화, 탈합금화의 반복과정에서 피막 열화를 발생시키는 것으로 추정된다. 또한 실시예1-10에는 Cat-CVD 제막에 의하면, 수소희석이 없는 실란가스 단독 공급원료의 조건으로부터도, 수소화 실리콘을 충분히 포함하는 피막을 얻을 수 있는 예를 나타내고 있다.
실시예1-12~1-13과 비교예1-8~1-9에는 활물질의 실리콘에 인 또는 보론을 도핑한 피막 형성예를 나타냈다. 도핑한 실시예1-12 및 1-13은 도핑하지 않은 실시예와 동일하게 양호한 충방전 특성을 나타낸다. 그러나, 수소화 실리콘이 수소농도로서 0.1원자%를 충족하지 않는 비교예는 모두 실시예와의 비교에서 50사이클 후의 용량이 크게 저하되었다. 비교예에서는 상기 예와 동일하게, SiH2도 포함하고 있지 않은 제막 결과이었다.
실시예1-14~1-16과 비교예1-10에는 실리콘 활물질 피막의 하층 또는 상층에, 인 또는 보론을 함유한 실리콘층을 더 형성한 예를 나타냈다. 비교예1-10의 수소농도가 낮은 실리콘계 피막은 상기와 동일하게 실시예1-14와 비교하면 크게 방전용량이 저하되었다. 3개의 실시예에 의한 본 발명 예에서는, 양호한 충방전 특성을 나타내고, 특히 실시예1-16은 비불소 함유 비수용매 전해액을 이용한 시험 중에서는 가장 좋은 결과를 나타냈다. 이것은, 하층에 인을, 상층에 보론을 함유한 층을 형성한 피막 구성이 전계 드리프트 효과에 의한 Li 이온과 전자의 이동이 촉진되어, 2차 전지에 수반되는 불가역 용량을 저하시키기 때문인 것으로 추정된다.
내열성층으로서 적어도 일부에 형성한 니켈층과 아연층의 형성량과 평가에 대해서는 주로 1-17~1-28의 비교로부터 판명한다. 어떠한 피막도 형성하지 않는 실시예1-28에서는 집전체 성분의 동이 활물질 피막에 확산 합금화되고, 첫번째 충방전용량이 2000mAh/g 정도로 다른 것과 비교하여 낮고, 50사이클 후의 용량도 700mAh/g를 밑돌고 있다. 니켈 단일층의 경우, 실시예1-24의 0.008g/㎡에서는 동의 소량확산이 남고, 실시예1-25의 0.012g/㎡에서는 이것이 일어나지 않았으므로, 0.01g/㎡ 이상을 형성하면 좋다. 실시예1-26~1-27에서는 사이클을 되풀이하면 용량저하도 나타나고 있으므로, 내열성층의 경우의 상한은 0.2g/㎡ 이하인 것이 바람직하다. 0.003g/㎡ 이상의 아연층과 조합시키는 경우에는 0.01g/㎡ 이하의 니켈량이어도 되고, 실시예1-22~1-23의 비교로부터 알 수 있다. 또한 실시예1-18~1-21에 보여지는 바와 같이, 아연량이 많은 경우에는 아연의 실리콘계 피막에의 확산에 의한 활물질 용량이 저하되는 경향도 인정되므로 고려할 필요가 있는 것을 알 수 있다. 또한 0.02~0.04g/㎡ 정도로 아연량을 높인 단층 피막도 유효하지만, 너무 높으면 용량 저하를 나타내므로, 내열성층의 경우에는 0.05g/㎡ 정도를 상한으로 하는 것이 좋다. 실시예1-17의 특별히 두꺼운 내열층을 부여하지 않는 실시예에서도 표준적으로 양호한 사이클 특성을 나타내고, 두꺼운 내열층에 의한 초기용량 저하의 폐해도 인정되므로, 통상적으로는 2층에 의한 밸런스가 잡힌 내열층인 것이 바람직하다.
다음에, 방청 처리와 밀착향상처리의 효과에 대해서 실시예1-29~1-31 및 이들 이외의 예와의 비교로부터 판명한다. 어떠한 것도 행하지 않는 실시예1-29에서는 제막까지의 실내보관 중에 녹이 발생하고, 충방전특성도 떨어져 있다. 그 반면, 방청 처리만을 실시한 실시예1-30은 양호한 충방전특성을 나타내고, 밀착향상처리만을 행한 실시예1-31은 첫번째 충방전용량이 낮고, 반점 변색도 발생했으나, 사이클 종료 후에는 700mAh/g 이상의 용량을 가졌다. 제막까지 장기 재고 가능성이 있는 경우에 대비하여, 방청 처리 또는 밀착향상처리도 실시하는 것이 바람직하다. 또한 실시예1-1의 유기계 유전체 피막인 벤조트리아졸에 의한 방청처리도 크로메이트 처리층과 동일하게 방청효과를 나타내고 충방전 특성도 양호했다.
다음에, 실리콘계 활물질 피막의 제막법에 대해서 실시예1-32~1-33과 비교예1-11~1-13을 비교하면, 2㎛를 제막하는데 필요한 시간은 Cat-CVD와 PECVD가 비교적 짧고, 그 다음이 EB 증착에 의하는 경우였다. 스퍼터링이나 저항가열원 증착법으로 양산화하기에는 어려운 제막속도였다. 또한 비교예의 제막 피막에는 수소화 실리콘이 검출되지 않았다. 단 양산 적용이 가능한 EB 증착법의 경우에는 비교예에서는 행하지 않았던 수소가스 공급분위기 등에 의한 증착 제막으로는 수소화 실리콘의 도입도 가능하다. 이들에 의해, 본 발명의 집전체 동박의 대면적 제막 용도에는 전자의 2개의 제막방법이 바람직하나, 이어서 수소분위기 EB 증착법에 가능성이 있는 것으로 인정된다. 또한 후자의 2개의 제막방법에 의하면, 사이클 종료후의 방전용량은 떨어져 있으며, 이는 낮은 피막 밀착성이나 기재 가열은 없음에도 불구하고, 장시간 제막에 의한 복사열 등에 의한 열화의 영향인 것으로 생각된다. 즉, CVD법에 의한 제막법이 양호하며, 그 중에서도 이미 상기 나타낸 표면조도(Rz)가 1㎛ 이상인 집전체 동박을 이용하고, 실란과 수소의 원료가스 공급농도비, 및 집전체 가열온도에 의한 제조방법에 따른 수소농도 0.1원자%~30원자%를 포함하는 실리콘계 피막을 갖는 음극전극이 우수한 충방전 특성을 나타내는 것을 알았다.
실시예1-34~1-36에는 집전체 동박의 기계적 특성인 180℃에서의 고온 신률의 값과 충방전 특성을 알 수 있고, 신률이 3.1%를 나타내는 실시예1-34에서는 사이클 시험종료 후에 1000mAh/g를 유지했으나, 신률이 3%를 밑도는 실시예1-36에서는 낮은 용량을 나타내고, 이 경우에는 충방전의 반복에 의한 실리콘계 피막의 체적 팽창 수축에 의해 집전체와 활물질 피막과의 계면밀착성의 열화가 발생한 결과, 집전성과 피막 도전성이 열화된 부분이 일부에 발생한 것으로 생각된다. 5% 이상의 신률을 나타내는 실시예1-35에서는 다른 실시예와 동일한 정도의 사이클 특성을 나타냈다. 다른 실시예의 결과도 고려하면, 집전체 동박의 기계적 특성의 하나인 180℃ 고온 신률은 3% 이상, 나아가 5% 이상을 갖는 것이 바람직하다고 말할 수 있다. 체적 팽창 시나 온도 상승 시에는 집전체 단열이나 입계 균열에 의해 문제가 발생할 가능성이 저하된다.
또한 실시예1-34~1-40의 집전체 동박에는 프린트 회로용도 범용 박이기도 한 한쪽 면 광택박을 이용하고, 이 중 실시예1-37과 1-39에서는 그 조면 측에 조화처리를 행한 박에 실리콘계 피막을 형성했다. 상기 집전체의 기계적 특성의 영향이 인정되는 예는 있으나, 어느 것이나 특별히 문제가 없는 충방전 특성을 나타냈다.
실시예1-40에는 3극 셀 시험의 전해액에 불소를 함유하는 비수용매를 포함하는 실시예를 들었다. 이에 의하면, 첫번째 충방전용량도 높고, 50사이클 시험후의 방전용량은 가장 높게 잔존하는 결과를 나타냈다. 이는 불소를 함유하지 않는 종래 타입의 비수용매와 비교하여, Li 이온과 실리콘의 합금화와 탈합금화에 의한 충방전 시의 체적 팽창 수축의 체적변화가 적고, 활물질과 집전체와의 밀착성과 집전성, 및 활물질 피막 내의 도전성의 열화가 억제되는 결과인 것으로 생각된다.
비교예1-14에서는 조화처리를 실시하지 않는 양면광택박 원박 그대로의 광택면에 직접 실리콘을 제막하려고 했으나, 부분적인 피막 박리를 발생시켰으므로, 전지용 음극시료로서 시험 평가에 도움이 될 수 없었다.
다음에, (나) 표4~6에 나타낸 실시예1-41~1-52에 의해 내열성 배리어 피막에 대해서 언급한다. 내열성 배리어 피막으로서 적어도 일부에 형성한 아연층과 니켈층의 형성량과 평가에 대해서는 주로 실시예1-41~1-52의 비교로부터 판명한다. 어떠한 피막도 형성하지 않는 실시예1-52에서는 집전체 성분의 동이 활물질 피막에 확산 합금화되고, 첫번째 충방전용량이 2000mAh/g를 밑도는 낮은 값이며, 50사이클 후의 용량도 1000mAh/g를 밑돌고 있다. 주된 배리어 피막인 니켈 단층의 경우, 실시예1-48의 0.008g/㎡에서는 동의 소량확산이 물론 일어나고, 이것이 실시예1-49의 0.012g/㎡에서는 일어나지 않으므로, 0.01g/㎡ 이상을 형성하는 것이 좋다. 너무 두껍게 형성하면 피막 깨짐이 발생할 가능성이 있고, 실시예1-50~1-51에서는 사이클을 되풀이하면 용량 저하도 나타나고 있으므로, 상한은 0.5g/㎡ 이하인 것이 바람직하다. 0.003g/㎡ 이상의 아연층과 조합시키는 경우에는 0.01g/㎡ 이하의 니켈량이어도 내열성 배리어 피막에서는 충분한 것이 실시예1-46과 실시예1-47로부터 알 수 있다. 또한 실시예1-41~1-45에 보여지는 바와 같이, 아연량이 많은 경우에는 아연의 확산에 의한 활물질 용량이 저하되는 경향도 인정되므로, 2층 형성의 니켈량은 0.01g/㎡ 이상인 것이 바람직하다. 또한 실시예1-41의 0.03g/㎡ 정도로 아연량을 높인 단층 피막도 내열성을 충분히 가지며, 실시예1-44~1-45와 같은 정도로 높이면, 아연 자신의 실리콘계 피막 속으로의 확산에 의한 것으로 보여지는 방전용량 저하도 초래하므로, 0.1g/㎡ 정도를 상한으로 하는 것이 좋다.
또한 표7의 용량규제 사이클 시험결과에 나타낸 바와 같이, 실시예1-5의 P도프도 산소를 함유하지 않는 조건에서는 용량을 취할 수 없으나, 실시예1-12의 P도프 Si에서는 1000 사이클 후에도 충방전 용량이 남아, P도프와 산소원자를 소정농도 도입한 실시예1-53~1-55는 모두 1000mAh/g를 보유하므로 양호하다. 즉, P도프를 하고, 산소를 함유하는 실리콘계 피막의 충방전 사이클 특성이 더 양호한 것을 알 수 있다.
(제2 실시형태에 대한 실시예)
실시예2-1~2-35 및 비교예2-1~2-8
이하에 제2 실시형태를 실시예에 의해 보다 상세히 설명한다. 본 실시예에서는 도 1~3에 설명한 한쪽 면 피막 구성의 본 발명의 예를 도시하나, 이들에 한정되지 않으며, 예를 들어 한쪽 면의 피막형성처리를 양면에 행한 도 4의 양면 피막 형성형태에서도 동일하게 실시할 수 있다.
(1) 실시예와 비교예의 시료 제작
우선, 시험평가용 본 발명에 의한 실리콘계 음극시료와, 이것에 이용하는 음극집전체, 및 비교에 이용하는 실리콘계 음극시료를 이하와 같이 제작했다.
집전체 동박에 이용하는 동박 원박(표면 처리하지 않은 동박 기체)에는 각종 두께의 압연 동박(니혼세이하쿠 가부시키카이샤 제품)과 전해 동박(후루카와 덴키코교 가부시키카이샤 제품)을 이용했다. 압연박 원박은 양면 광택 타입 12㎛를 이용하고, 전해박 원박은 양면 광택 타입의 12㎛, 및 한쪽 면 광택 타입 12㎛와 18㎛를 사용했다. 이들 원박의 표면을 조면화하는 경우에는, 프린트 회로용도 동박에서 공지된 황산동계 수용액을 사용한 동도금인 (a) 동미립자 성장 도금(한계전류밀도 이상이거나, 그것에 가까운 고전류밀도로 행하는 이른바 버닝 도금)과 (b) 통상적인 동 평활상 도금(부여 미립자가 탈락하지 않도록 한계전류밀도 미만에서 행하는 일반적인 동도금)에 의한 조화처리를 행했다. 또한 내열성층을 마련하는 처리로서 (c) 공지된 황산 니켈계 도금액을 이용한 니켈 도금, 또는 (d) 공지된 황산아연계 도금액에 의한 아연 도금을 실시했다. 또한 방청 처리에는 (e) 벤조트리아졸 수용액에의 침지나 (f) 삼산화 크롬 수용액 속에서의 전해를 이용하고, 밀착향상처리에는 (g) 실란커플링제 수용액으로의 침지 처리를 행했다. 이들 동박을 집전체로서 이용하기 위해서, 실리콘계 활물질을 제막하기 전에 3개월간 실내 보관을 했다. 또한 이들 집전체용 동박의 180℃로 5분간 유지한 후의 신률을 텐시론 시험기에 의한 인장시험으로 측정하고, 표면조도(Rz, S, Sm)를 JIS B0601(1994년판)에 따른 촉침식 조도 시험기(고사카 겐큐쇼 제품)로 측정했다. 내열성층의 니켈과 아연량은 단위면적당 시료 표면 피막을 용해한 수용액을 ICP(유도결합 플라즈마) 발광분광 분석함으로써 측정했다. 실리콘계 활물질 피막의 제막을 하기 (h)~(l)의 방법에 의해 실시하여, 실시예2-1~2-35, 비교예2-1~2-8로 했다. 실리콘의 제막은 미리 구한 제막 속도에 기초한 제막 두께와 제막시간의 관계로부터 각 시료에 대하여 소정시간 제막을 행하고, 제막 후에 샘플 단면의 SEM(주사형 전자현미경)상 관찰로부터 확인을 행했다. 또한 실리콘의 제막 전후의 단위면적당 질량 측정으로부터 음극활물질인 실리콘 제막량을 구했다. 그리고, 제막한 실리콘계 피막의 FT-IR(퓨리에 변환 적외분광 광도계)를 이용한 분석으로부터 수소의 결합상태 분석을 행했다. 또한 제막 후의 실리콘계 활물질 표면의 표면조도(Rz, S, Sm)를 상기와 동일하게 촉침식 조도 시험기로 측정했다. 이상 각 시료에 이용한 집전체 동박의 사양을 표 8에 나타내고, 제막 전의 실내 보관 후의 외관이상과 제막 사양을 표 2에 나타냈다. 실시예2-19의 기재를 이용하여 하기 (h)의 인 도프 실리콘 제막조건에 의해 제막 두께를 바꾼 실시예2-36~2-39를 제작한 후, 하기 (m)의 방법에 의해 산소를 도입했다. 이를 하기에 나타내는 시험평가결과와 함께 표 11에 나타냈다. 실리콘계 활물질에 함유시킨 인이나 산소는 상기 ICP 분석에 따른다.
(a) 조화처리의 버닝 도금 : 동 30g/d㎥, 황산 150g/d㎥을 주성분으로 하는 전해액 속에서 가온하지 않고, 전류밀도 10~20A/d㎡의 범위에서 전해시간과 함께 적절히 선택하고, 미리 결정한 소정의 표면형상을 얻는 조건에 의해 캐소드 전해를 행했다.
(b) 조화처리의 평활상 동도금 : 동 70g/d㎥, 황산 100g/d㎥을 주성분으로 하고 액온 40℃로 유지한 전해액 속에서 전류밀도 5~10A/d㎡의 범위에서 미리 (a)의 조건과 함께 결정한 소정의 표면형상을 얻는 전해시간과 함께 적절히 선택한 조건에 의해 캐소드 전해를 행했다.
(c) 니켈 도금액 : 황산 니켈(6수화물) 160g/d㎥, 붕산 30g/d㎥, 1A/d㎡의 조건으로 형성량에 따른 시간을 선정하여 캐소드 전해를 행했다.
(d) 아연 도금 : 아연 10g/d㎥, pH12, 0.1A/d㎡의 조건으로 도금량에 따른 도금시간을 적절히 선택하여 캐소드 전해를 행했다.
(e) 방청 처리1 : 1중량% 벤조트리아졸 수용액에의 침지
(f) 방청 처리2 : 70g/d㎥ 삼산화 크롬 수용액, pH12, 1C/d㎥, 캐소드 전해
(g) 실란커플링 처리 : 크릴록시계 실란커플링제(신에츠 가가쿠 가부시키카이샤 제품) 4g/d㎥ 수용액에의 침지
(h) 실리콘 제막법1, 및 실리콘에의 인 또는 보론 도핑방법 : Cat-CVD 장치(아네르바 가부시키카이샤 제품, 방전주파수 13.56~40㎒)에 의해 모노실란가스 20sccm(Standard cc/min. : 표준조건 체적유량), 집전체 온도 250℃, 텅스텐 선촉매체 온도 1800℃를 기본조건으로 하여 제막 두께에 따라서 적절히 제막시간을 선택했다. 인을 도핑하면서 제막하는 경우에는 포스핀가스 10sccm을, 또한 보론을 도핑하는 경우에는 디보란 가스를 각각 모노실란가스와 동시에 공급하면서 제막했다. 또한 실리콘계 피막의 상층 또는 하층에 인 또는 보론을 함유하는 층을 형성하는 경우에는 상기 인 또는 보론을 도핑하는 제막방법에 의해 제막했다. 또한, 시료에 따라서는 수소가스를 실란가스와 동일한 양 정도 공급하여 제막했다.
(i) 실리콘 제막법2 : 샤워 헤드구조의 플라즈마 전극을 구비한 평행평판형 CVD(PECVD) 장치(방전주파수 60㎒)에 의해 수소희석 10%의 모노실란가스 100sccm 공급유량, 집전체 온도 200℃로 제막했다.
(j) 실리콘 제막법3 : 전자빔(EB) 건과 실리콘 증발원을 구비한 증착장치(주식회사 알박 제품)에 의해 고순도 실리콘 원료를 EB에 의해 200W 가온 승화시켜서 집전체 상에 퇴적시켰다.
(k) 실리콘 제막법4 : 고순도 실리콘 원료, 스퍼터 캐소드를 구비한 스퍼터링 장치(주식회사 알박 제품)에 의해 아르곤 가스(스퍼터 가스) 80sccm, 고주파 출력 1kW에서 집전체 상에 부착 형성시켰다.
(l) 실리콘 제막법5 : 고순도 실리콘 원료, 저항가열원을 구비한 진공증착장치(주식회사 알박 제품)에 의해 원료를 저항가열 용융 휘발시켜서 제막시켰다.
(m) 산화처리 : 대기 중 100℃에서 가열처리를 도입 산소농도에 따라서 소정시간 실시했다.
(2) 시료의 시험평가
다음에 상기와 같이 제작했다. 본 발명에 의한 실리콘계 음극시료, 및 비교에 이용하는 실리콘계 음극시료의 시험평가를 다음과 같이 실시했다.
상기 음극시료에 20mm 지름으로 구멍을 내서 이것을 시험극으로 하고, 리튬박을 쌍극과 참조극으로 이용한 3극식 셀은 비수용매 전해액에, 에틸렌 카보네이트(EC)와 디에틸카보네이트(DEC)가 3 : 7의 용량비를 갖는 용매에 1M의 육불화 인산 리튬(LiPF6)을 용해시킨 전해액을 이용하여 습도 7% 이하의 건조 분위기로 25℃로 밀폐 셀로서 조립했다. 단, 일부 실시예에서는, 불소를 그 화학구조에 포함하는 비수용매인 플루오로에틸렌카보네이트(FEC)와 메틸트리플루오로에틸카보네이트(MFEC)가 1 : 3의 용량비를 갖는 용매를 사용했다. 첫번째 충전처리는 0.1C 레이트 정전류로 리튬의 산화환원전위를 기준으로 하여 +0.02V의 전위까지 행하고, 이 때 얻어진 첫번째 충전용량을 각 시료에 대해서 시험 측정하여, 활물질 실리콘의 단위질량당으로 환산했다. 이에 이어지는 첫번째 방전처리에는 0.1C 레이트 정전류로 상기와 동일한 리튬 전위 기준에 대해서 1.5V까지 방전시키고, 마찬가지로 그 첫번째 방전용량을 각각에 대해서 측정하고, 실리콘 단위질량당으로 환산했다. 또한 앞서 측정해둔 실리콘 활물질의 제막 질량과 방전전류량으로부터 첫번째 실방전용량값을 구했다. 첫번째 충방전처리 종료 후에 충방전 레이트를 0.2C로 하고, 상기 첫번째 충방전 처리의 각 종료전위까지 충방전을 반복하는 사이클을 50회 실시했다. 50사이클 종료 시의 방전용량을 각각의 시료에 대해서 구하고 단위질량당으로 환산했다. 이상의 첫번째 충방전용량과 실방전용량값, 및 50사이클 후의 방전용량값을 각 시료에 대해서 표 10에 나타냈다. 실시예2-18, 2-19, 2-36~2-39의 샘플에 대해서는 충전용량을 1000mAh/g로 규제하여, 상기와 같이 방전시키는 용량규제에 의한 충방전 사이클 시험을 1000사이클 실시하여 표 11에 나타냈다.
No.

 집전체 동박
제조법과 박 두께(㎛) 원박 타입
 조화처리 실시유무
 활물질 형성면 외관
 180℃ 신률
 표면조도(Rz)(㎛)
 표면조도(S)(㎜) 표면조도(Sm)(㎜)
 내열성층(g/㎡) 방청 처리층
 밀착향상 처리층
1층 Ni 2층 Zn
실시예2-1 압연12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.0 3.4 0.007 0.028 0.015 0.01 벤조트리아졸 실란커플링
비교예2-1 압연12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.0 1.8 0.003 0.009 0.015 0.01 벤조트리아졸 실란커플링
실시예2-2 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.8 2.2 0.004 0.016 0.016 0.007 크로메이트 실란커플링
실시예2-3 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.6 4.1 0.009 0.028 - 0.03 크로메이트 실란커플링
실시예2-4 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 3.5 0.008 0.025 0.008 0.02 크로메이트 실란커플링
실시예2-5 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 3.5 0.008 0.025 0.011 0.02 크로메이트 실란커플링
실시예2-6 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.009 0.028 - 0.04 크로메이트 실란커플링
실시예2-7 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.009 0.028 - 0.06 크로메이트 실란커플링
실시예2-8 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.009 0.028 0.008 0.004 크로메이트 실란커플링
실시예2-9 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.009 0.028 0.008 0.002 크로메이트 실란커플링
실시예2-10 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.008 0.026 0.008 - 크로메이트 실란커플링
실시예2-11 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.008 0.026 0.012 - 크로메이트 실란커플링
실시예2-12 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.008 0.026 0.18 - 크로메이트 실란커플링
실시예2-13 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.008 0.026 0.22 - 크로메이트 실란커플링
실시예2-14 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.008 0.026 - - 크로메이트 실란커플링
실시예2-15 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.01 0.01 없음 없음
실시예2-16 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.01 0.01 크로메이트 없음
실시예2-17 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.01 0.01 없음 실란커플링
비교예2-2 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 3.5 0.008 0.025 0.016 0.007 크로메이트 실란커플링
실시예2-18 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 3.5 0.008 0.025 0.016 0.007 크로메이트 실란커플링
비교예2-3 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 3.5 0.008 0.025 0.22 0.01 크로메이트 실란커플링
비교예2-4 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.5 5.5 0.014 0.037 0.01 0.01 크로메이트 실란커플링
실시예2-19 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.5 5.0 0.015 0.034 0.01 0.01 크로메이트 실란커플링
비교예2-5 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.5 5.9 0.016 0.040 0.01 0.01 크로메이트 실란커플링
실시예2-20 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.5 3.6 0.009 0.021 0.01 0.01 크로메이트 실란커플링
실시예2-21 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-22 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-23 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
비교예2-6 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
비교예2-7 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-24 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-25 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-26 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-27 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-28 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.010 0.030 0.05 0.01 크로메이트 실란커플링
실시예2-29 전해12 한쪽 면 광택(도1) 없음 비광택 조면 3.1 4.0 0.013 0.032 0.011 0.016 크로메이트 실란커플링
실시예2-30 전해12 한쪽 면 광택(도1) 없음 비광택 조면 5.3 3.8 0.012 0.030 0.012 0.015 크로메이트 실란커플링
실시예2-31 전해12 한쪽 면 광택(도1) 없음 비광택 조면 2.5 4.2 0.014 0.030 0.01 0.014 크로메이트 실란커플링
실시예2-32 전해12 한쪽 면 광택(도2) 한쪽 면 있음 비광택 조면 7.7 6.8 0.014 0.030 0.015 0.006 크로메이트 실란커플링
실시예2-33 전해12 한쪽 면 광택(도1) 없음 비광택 조면 7.7 4.7 0.015 0.035 0.013 0.008 크로메이트 실란커플링
실시예2-34 전해18 한쪽 면 광택(도2) 한쪽 면 있음 비광택 조면 8.7 8.2 0.018 0.035 0.018 0.012 크로메이트 실란커플링
실시예2-35 전해12 한쪽 면 광택(도1) 없음 비광택 조면 7.7 4.7 0.015 0.035 0.013 0.008 크로메이트 실란커플링
비교예2-8 전해12 양면광택(도3) 없음 광택 7.2 1.7 0.002 0.008 0.02 0.005 크로메이트 실란커플링
No.
 제막 전 외관(3개월 실내 보관후) 하층 피막 활물질 피막 상층 피막
P,B함유 Si층 두께(㎛) 질량(g/㎡) 표면조도(Rz)(㎛)
 표면조도(S)(㎜) 표면조도(Sm)(㎜)
 Si 그 외 성분 집전체 성분의 확산 제막법 제막시간(분) P,B함유 Si층
실시예2-1 - 1.5 3.50 3.2 0.009 0.030 ○ H,SH,SH2 - Cat-CVD - -
비교예2-1 - 1.5 3.50 1.8 0.004 0.014 ○ H,SH,SH2 - Cat-CVD - -
실시예2-2 - 1.5 3.50 2.2 0.005 0.016 ○ H,SH,SH2 - Cat-CVD 8 -
실시예2-3 - 1.5 3.50 3.8 0.010 0.030 ○ H,SH,SH2 - Cat-CVD - -
실시예2-4 - 1.0 2.30 3.4 0.008 0.026 ○ H,SH,SH2 -(Zn미량확산 Cat-CVD 6 -
실시예2-5 - 1.0 2.30 3.4 0.009 0.029 ○ H,SH,SH2 - Cat-CVD - -
실시예2-6 - 2.0 4.70 3.5 0.010 0.033 ○ H,SH,SH2 -(Zn미량확산 Cat-CVD - -
실시예2-7 - 2.0 4.70 3.3 0.011 0.035 ○ H,SH,SH2 -(Zn미량확산 Cat-CVD - -
실시예2-8 - 2.0 4.70 4.0 0.011 0.031 ○ H,SH,SH2 - Cat-CVD - -
실시예2-9 - 2.0 4.70 4.0 0.011 0.031 ○ H,SH,SH2 Cu소량확산 Cat-CVD - -
실시예2-10 - 2.0 4.70 3.3 0.010 0.033 ○ H,SH,SH2 Cu소량확산 Cat-CVD - -
실시예2-11 - 2.0 4.70 3.5 0.011 0.035 ○ H,SH,SH2 - Cat-CVD - -
실시예2-12 - 2.0 4.70 3.0 0.012 0.035 ○ H,SH,SH2 - Cat-CVD - -
실시예2-13 - 2.0 4.70 2.7 0.013 0.039 ○ H,SH,SH2 - Cat-CVD - -
실시예2-14 - 2.0 4.70 3.8 0.009 0.030 ○ H,SH,SH2 Cu확산 합금화 Cat-CVD - -
실시예2-15 갈색녹 변색 - 2.0 4.70 4.5 0.012 0.035 ○ H,SH,SH2 - Cat-CVD - -
실시예2-16 - 2.0 4.70 4.5 0.012 0.035 ○ H,SH,SH2 - Cat-CVD - -
실시예2-17 반점 변색 - 2.0 4.70 4.5 0.012 0.035 ○ H,SH,SH2 - Cat-CVD - -
비교예2-2 - 0.4 0.90 3.7 0.007 0.026 ○ H,SH,SH2 - Cat-CVD - -
실시예2-18 - 5.9 13.75 2.5 0.013 0.037 ○ H,SH,SH2 - Cat-CVD - -
비교예2-3 - 6.5 15.20 1.9 0.015 0.043 ○ H,SH,SH2 - Cat-CVD - -
비교예2-4 - 2.0 4.70 6.3 0.014 0.060 ○ H,SH,SH2 - Cat-CVD - -
실시예2-19 - 2.0 4.70 4.8 0.014 0.038 ○ H,SH,SH2 - Cat-CVD - -
비교예2-5 - 2.0 4.70 5.7 0.020 0.071 ○ H,SH,SH2 - Cat-CVD - -
실시예2-20 - 2.0 4.70 4.0 0.014 0.045 ○ H,SH,SH2 - Cat-CVD - -
실시예2-21 - 2.0 4.70 4.5 0.012 0.035 ○ H,SH,SH2 - Cat-CVD 12 -
실시예2-22 - 2.0 4.70 4.6 0.012 0.037 ○ H,SH,SH2 - PECVD 33 -
실시예2-23 - 2.0 4.70 4.8 0.014 0.040 ○ H - EB증착 50 -
비교예2-6 - 2.0 4.70 4.7 0.013 0.040 ○ - - 스퍼터 333 -
비교예2-7 - 2.0 4.70 5.0 0.013 0.040 ○ H - 저항가열증착 167 -
실시예2-24 P0.1㎛ 2.0 4.70 4.5 0.011 0.037 ○ H,SH,SH2 - Cat-CVD - -
실시예2-25 - 2.0 4.70 4.5 0.012 0.034 ○ H,SH,SH2 - Cat-CVD - B0.1㎛
실시예2-26 P0.1㎛ 2.0 4.70 4.5 0.012 0.036 ○ H,SH,SH2 - Cat-CVD - B0.1㎛
실시예2-27 - 2.0 4.70 4.5 0.012 0.038 ○ P,H,SH,SH2 - Cat-CVD - -
실시예2-28 - 2.0 4.70 4.5 0.012 0.038 ○ B,H,SH,SH2 - Cat-CVD - -
실시예2-29 - 2.0 4.70 3.7 0.014 0.038 ○ H,SH,SH2 - Cat-CVD - -
실시예2-30 - 2.0 4.70 3.5 0.013 0.035 ○ H,SH,SH2 - Cat-CVD - -
실시예2-31 - 2.0 4.70 3.1 0.013 0.032 ○ H,SH,SH2 - Cat-CVD - -
실시예2-32 - 2.0 4.70 7.5 0.015 0.035 ○ H,SH,SH2 - Cat-CVD - -
실시예2-33 - 2.0 4.70 4.4 0.012 0.032 ○ H,SH,SH2 - Cat-CVD - -
실시예2-34 - 2.5 5.90 8.5 0.014 0.040 ○ H,SH,SH2 - Cat-CVD - -
실시예2-35 - 2.0 4.70 4.4 0.012 0.032 ○ H,SH,SH2 - Cat-CVD - -
비교예2-8 - 부분박리 - ○ H,SH,SH2 - Cat-CVD - -
No.
 시험평가결과
전해액의 비수용매 첫번째 충전용량(mAh/g) 첫번째 방전용량(mAh/g) 실방전용량(mAh) 충방전 50회 후의 방전용량(mAh/g)
실시예2-1 F비함유 3,325 3,209 3.9 1,248
비교예2-1 F비함유 2.765 2,544 3.1 587
실시예2-2 F비함유 2,887 2,743 3.3 1,056
실시예2-3 F비함유 3,128 2,978 3.6 1,273
실시예2-4 F비함유 3,329 3,169 2.5 1,305
실시예2-5 F비함유 3,510 3,324 2.7 1,402
실시예2-6 F비함유 2,941 2,800 4.5 1,285
실시예2-7 F비함유 2,826 2,690 4.3 1,132
실시예2-8 F비함유 3,046 2,900 4.6 1,191
실시예2-9 F비함유 2,854 2,683 4.3 972
실시예2-10 F비함유 2,746 2,598 4.2 923
실시예2-11 F비함유 3,185 3,032 4.9 1,104
실시예2-12 F비함유 3,395 3,232 5.2 1,238
실시예2-13 F비함유 3,276 3,119 5.0 1,032
실시예2-14 F비함유 2,033 1,935 3.1 678
실시예2-15 F비함유 1,828 1,462 2.3 459
실시예2-16 F비함유 3,226 3,055 4.9 1,245
실시예2-17 F비함유 2,512 2,379 3.8 725
비교예2-2 F비함유 2,895 2,533 0.8 516
실시예2-18 F비함유 3,562 3,420 16.1 664
비교예2-3 F비함유 3,488 3,314 17.2 294
비교예2-4 F비함유 3,562 3,384 5.4 568
실시예2-19 F비함유 3,645 3,463 5.5 1,409
비교예2-5 F비함유 3,529 3,353 5.4 468
실시예2-20 F비함유 2,851 2,708 4.3 840
실시예2-21 F비함유 3,469 3,296 5.3 1,472
실시예2-22 F비함유 3,324 3,158 5.1 1,175
실시예2-23 F비함유 3,237 3,075 4.9 955
비교예2-6 F비함유 2,803 2,663 4.3 378
비교예2-7 F비함유 2,954 2,806 4.5 641
실시예2-24 F비함유 3,637 3,455 5.5 1,645
실시예2-25 F비함유 3,734 3,547 5.7 1,678
실시예2-26 F비함유 3,762 3,574 5.7 1,745
실시예2-27 F비함유 3,496 3,321 5.3 1,515
실시예2-28 F비함유 3,536 3,359 5.4 1,552
실시예2-29 F비함유 3,430 3,259 5.2 1,016
실시예2-30 F비함유 3,629 3,448 5.5 1,277
실시예2-31 F비함유 3,432 3,260 5.2 685
실시예2-32 F비함유 3,512 3,336 5.3 986
실시예2-33 F비함유 3,675 3,491 5.6 1,468
실시예2-34 F비함유 3,440 3,268 6.5 1,246
실시예2-35 F함유 3,775 3,586 5.7 1,853
비교예2-8 - - - - -
No.

 활물질 피막 100℃ 대기산화처리 시험평가결과
두께(㎛) 질량(g/㎡) 표면조도 Si
 P도프/원자%
 전해액의 비수용매 첫번째 충전용량(mAh/g)
 첫번째 방전용량(mAh/g)
 1천번째 충전용량(mAh/g)

 1천번후의방전용량(mAh/g)
Rz(㎛) S(㎜) Sm(㎜) 산소/원자%
실시예2-18 5.9 13.75 2.5 0.013 0.037 ○ - - F비함유 1,000 1,000 - -
실시예2-19 2.0 4.70 4.8 0.014 0.038 ○ - - F비함유 1,000 1,000 258 246
실시예2-36 5.5 12.80 2.7 0.011 0.036 ○ 10 - F비함유 1,000 1,000 418 405
실시예2-37 3.0 6.90 3.5 0.013 0.039 ○ 3 - F비함유 1,000 1,000 511 502
실시예2-38 5.3 12.35 2.8 0.012 0.036 ○ 5 50 F비함유 1,000 1,000 1,000 1,000
실시예2-39 2.5 5.75 4.0 0.014 0.040 ○ 1.5 10 F비함유 1,000 1,000 1,000 1,000
이상의 시료 제작과 시험평가로부터 이하와 같은 것을 알 수 있다.
각 시료의 첫번째 충전용량, 방전용량 및 50사이클 후의 방전용량을 비교하면, 실시예에 의한 시료의 충방전특성이 양호한 것을 알 수 있다. 예를 들어, 압연 동박을 이용한 실시예2-1과 비교예2-1에서는, 표면 조도(Rz)가 1.8㎛로 작은 비교예에서는 밀착성이 떨어지고, 활물질의 충방전 반복의 체적 팽창수축에 의한 집전성 등의 열화를 발생시킨 것으로 보여지고, 50사이클 후의 용량이 600mAh/g를 밑도는 결과로 되어 있다. 한편, 동일한 양면 광택박의 전해박을 이용한 Rz 2.2㎛의 실시예2-2의 경우에는 50사이클 후에도 1000mAh/g 이상으로 되어 있다.
내열성층으로서 적어도 일부에 형성한 니켈층과 아연층의 형성량과 평가에 대해서는 주로 실시예2-3~2-14의 비교로부터 판명한다. 어떠한 피막도 형성하지 않는 실시예2-14에서는 집전체 성분의 동이 활물질 피막에 확산 합금화되고, 첫번째 충방전용량이 2000mAh/g 정도로 다른 것과 비교하여 낮은 값이며, 50사이클 후의 용량도 700mAh/g를 밑돌고 있다. 니켈 단층의 경우, 실시예2-10의 0.008g/㎡에서는 동의 소량확산이 남고, 이것이 실시예2-11의 0.012g/㎡에서는 일어나지 않았으므로, 0.01g/㎡ 이상을 형성하면 좋다. 너무 두껍게 형성하면 피막 깨짐을 발생시킬 가능성이 있고, 실시예2-12~2-13에서는 사이클을 되풀이하면 용량저하도 나타나고 있으므로, 상한은 0.2g/㎡ 이하인 것이 바람직하다. 0.003g/㎡ 이상의 아연층과 조합시키는 경우에는 0.01g/㎡ 이하의 니켈량이어도 되고, 실시예2-8~2-9의 비교로부터 알 수 있다. 또한 실시예2-4~2-7에 보여지는 바와 같이, 아연량이 많은 경우에는 아연의 확산에 의한 활물질 용량이 저하되는 경향도 인정되므로 2층 형성의 니켈량은 0.01g/㎡ 이상인 것이 바람직하다. 또한 0.03g/㎡ 정도로 아연량을 높인 단층 피막도 유효하나, 너무 높으면 용량 저하를 나타내므로, 0.05g/㎡ 정도를 상한으로 하는 것이 좋다.
다음에, 방청 처리와 실란커플링 처리의 효과에 대해서 실시예2-15~2-17 및 이들 이외의 예와의 비교로부터 판명한다. 어떠한 것도 행하지 않는 실시예2-15에서는 제막까지의 실내보관 중에 녹이 발생하고, 충방전특성도 떨어져 있다. 그 반면, 방청 처리만을 실시한 실시예2-16은 양호한 충방전특성을 나타내고, 밀착향상처리만을 행한 실시예2-17은 첫번째 충방전용량이 낮고, 반점 변색도 발생했으나, 사이클 종료 후에는 700mAh/g 이상의 용량을 가졌다. 제막까지 장기 재고 가능성이 있는 경우에 대비하여, 방청 처리 또는 밀착향상처리도 실시하는 것이 바람직하다. 또한 실시예2-1의 유기계 유전체 피막인 벤조트리아졸에 의한 방청 처리도 크로메이트 처리층과 동일하게 방청 효과를 나타내고 충방전 특성도 양호했다.
실리콘계 활물질의 피막 형성량은 실시예2-2와 같이 너무 얇은 경우에는 단위질량당 충방전특성값으로서 문제가 없어도, 일반적으로 기기에 필요한 전기량의 절대값인 실용량으로는 너무 작은 예이며, 예를 들어 전자기기에서 필요한 약 5mAh의 6분의 1 정도의 용량에 머물고, 나아가 불가역 용량에 의한 것으로 추정하는 사이클 후의 방전용량의 저하도 보여진다. 또한 본 발명에서 활물질 피막의 상한을 6㎛로 설정하는 것은, 비교예2-3에 나타내는 6.5㎛의 너무 두꺼운 제막 사양에서 표면 조도가 작은 집전체를 이용하는 경우에는 그 표면조도를 더 작게 하고, 또한 특정하는 미세표면형상을 평탄화하므로, 충방전 사이클특성을 열화시키기 때문이다. 실시예2-18의 5.6㎛ 두께에서는 700mAh/g에 근접해 있으며, 6㎛를 초과한 상기 예보다 2배 이상 우수하기 때문이기도 하다.
실리콘계 피막을 형성한 후의 표면형상과 평가에 대해서 나타낸다. 표면조도 S와 Sm의 하한에 대해서 상기 비교예2-1과 실시예2-2로부터 상기 Rz와 함께 S가 0.005 이상, Sm이 0.015 이상이면, 50회 반복후의 용량이 1000mAh/g을 초과하고 있어서 양호하다. 또한 상한에 대해서는 비교예2-4~2-5와 실시예2-19~2-20, 및 실시예2-32와 2-34의 비교로부터 양호 여부를 평가할 수 있다. Rz가 2를 초과하고, S가 0.014를 나타내는 실시예2-32 이외의 예 중에서 Sm이 0.040 이하인 실시예2-19와 실시예2-34만이 50사이클 후에 1000mAh/g를 초과하는 높은 용량을 보유했다. Sm이 0.040 이하이어도 S가 0.014를 약간 초과하는 실시예2-32는 1000mAh/g를 약간 밑도는 용량을 나타냈다. 다른 통상적인 내열성층과 방청층 등을 갖고, 상기 S와 Sm의 범위 내를 나타내는 예에서도 마찬가지로 1000mAh/g를 초과하는 반복 충방전 후의 용량을 나타내고 있다. 따라서, 양호한 충방전용량을 얻기 위한 실리콘계 피막 형성 후의 음극표면형상은 Rz가 2㎛ 이상이고, S가 0.005에서 0.014의 범위에 있으며, 또한 Sm이 0.015에서 0.040을 나타내는 형상이 우수한 것으로 보여진다.
실리콘계 피막을 형성하기 전의 집전체 동박 표면의 형상을 나타내는 조도는 하한에 대해서는 상기 비교예2-1과 실시예2-2로부터 판명한다. Rz, S, Sm 모두 너무 작으면 상기 실리콘계 피막 형성후의 소정의 조도를 밑돌기 때문이다. 상한도 상기 비교예2-4~2-5와 실시예2-19~2-20 및 실시예2-32와 실시예2-34로부터 너무 크면 실리콘계 피막을 형성한 후에 상기 소정의 조도를 초과하는 경우가 많아지기 때문이며, S는 0.015 이하, Sm은 0.035 이하인 것이 바람직하다. 단, 조면형상에 따라서는, 또는 실리콘계 피막 형성조건에 따라서는 집전체 표면의 조도 파라미터가 규정 외이어도 피막 형성후에 소정 범위내를 나타내면 양호한 충방전특성을 나타낸다. 실시예2-34가 그 예이며, 집전체 표면(S)이 0.018로 높은 값을 나타내지만, 피막 형성 후의 표면 S와 Sm 모두 규정 내를 나타내고, 50사이클 후의 방전용량도 양호했다. 이것은 산형상의 균일한 조면형상을 나타내는 집전체 표면이 본 발명의 음극제조법에 적합하기 때문인 것으로 생각된다.
다음에, 실리콘계 활물질 피막의 제막법에 대해서 실시예2-21~2-23과 비교예2-6~2-7을 비교하면, 2㎛를 제막하는데 소요된 시간은 Cat-CVD와 PECVD, EB 증착에 의한 경우에 비교적 짧고, 스퍼터링과 저항가열원에 의한 증착법에서는 2시간을 크게 초과하는 장시간이 소요되었다. 집전체 동박의 대면적 제막용도로는 전자의 3개의 제막방법이 바람직하다. 또한 후자의 2개의 제막방법에 의하면, 사이클 종료후의 방전용량은 떨어져있다. 이는 낮은 피막밀착성이나 기재가열은 없음에도 불구하고, 장시간 제막에 의한 복사열에 의한 열화의 영향인 것으로 생각된다.
실시예2-24~2-26의 실리콘 활물질 피막의 하층 또는 상층에 인 또는 보론을 함유한 실리콘층을 형성한 실시예로부터는 이들을 형성하지 않는 다른 실시예와 비교해서도 우수한 충방전특성이 얻어졌다. 특히, 하층에 인을, 상층에 보론을 함유한 층을 형성한 실시예2-26에서는 비불소 함유 비수용매 전해액을 이용한 시험 중에서는 가장 좋은 결과를 나타냈다. 이는 전계 드리프트 효과에 의한 Li 이온과 전자의 이동이 촉진되어, 2차 전지에 수반되는 불가역 용량이 저하된 것으로 생각된다.
실시예2-27~2-28의 실리콘에 인 또는 보론을 도핑한 예에서도, 도핑하지 않은 실시예와 동일하게 양호한 충방전 특성을 나타내고, 50사이클 후의 용량에서는 비교적 우수한 용량을 남겼다.
실시예2-29~2-31에는 집전체 동박의 기계적 특성인 180℃에서의 고온 신률의 값과 충방전 특성을 알 수 있고, 3%의 신률을 나타내는 실시예2-29에서는 사이클 시험종료 후에 1000mAh/g를 유지했으나, 신률이 3%를 밑도는 실시예2-31에서는 낮은 용량을 나타내고, 이 경우에는 충방전의 반복에 의한 실리콘계 피막의 체적 팽창 수축에 의해 집전체와 활물질 피막과의 계면밀착성의 열화가 발생한 결과, 집전성과 피막 도전성이 열화된 부분이 많이 발생한 것으로 생각된다. 5% 이상의 신률을 나타내는 실시예2-30에서는 다른 실시예와 동일한 정도의 사이클 특성을 나타냈다.
실시예2-29~2-35의 집전체 동박에는 프린트 회로용도 범용 박이기도 한 한쪽 면 광택박을 이용하고, 이 중 실시예2-32와 2-34에서는 그 조면 측에 조화처리를 행한 박에 실리콘계 피막을 형성했다. 모두 특별히 문제가 없는 충방전 특성을 나타냈다.
실시예2-35에는 3극 셀 시험의 전해액에 불소를 함유하는 비수용매를 포함하는 실시예를 들었다. 이에 의하면, 첫번째 충방전용량도 높고, 50사이클 시험후의 방전용량은 가장 높게 잔존하는 결과를 나타냈다. 이는 불소를 함유하지 않는 종래 타입의 비수용매와 비교하여, Li 이온과 실리콘의 합금화와 탈합금화에 의한 충방전 시의 체적 팽창 수축의 체적변화가 적고, 활물질과 집전체와의 밀착성과 집전성, 및 활물질 피막 내의 도전성의 열화가 억제되는 결과로 생각된다.
비교예2-8에서는 조화처리를 실시하지 않는 양면광택박 원박 그대로의 광택면에 직접 실리콘을 제막하려고 하였으나, 부분적인 피막 박리를 발생시켰으므로, 전지용 음극시료로서 시험 평가에 도움이 될 수 없었다.
또한 표11의 용량규제 사이클 시험결과에 나타낸 바와 같이, 실시예2-18, 2-19의 P도프도 산소를 함유하지 않은 조건보다 실시예2-36, 2-37의 P도프 Si 쪽이 1000사이클 후의 충방전 용량이 크고, P도프와 산소원자를 소정농도 도입한 실시예2-38~2-39는 모두 1000mAh/g를 보유하여 양호하다. 즉, P도프를 하고, 나아가 산소를 함유하는 실리콘계 피막의 충방전 사이클 특성이 양호한 것을 알 수 있다.
(제3 실시형태에 대한 실시예)
실시예3-1~3-43 및 비교예3-1~3-15
이하에 제3 실시형태를 실시예에 의해 상세히 설명한다. 본 실시예에서는 도 1~3에 설명한 한쪽 면 피막 구성의 본 발명의 예를 도시하나, 이들에 한정되지 않으며, 예를 들어 한쪽 면의 피막형성처리를 양면에 행한 도 4의 양면 피막 형성형태에서도 동일하게 실시할 수 있다.
(1) 실시예와 비교예의 시료 제작
우선, 시험평가용 본 발명에 의한 실리콘계 음극시료와, 이것에 이용하는 음극집전체, 및 비교에 이용하는 실리콘계 음극시료를 이하와 같이 제작했다.
집전체 동박에 이용하는 동박 원박(표면 처리하지 않은 동박 기체)에는 각종 두께의 압연 동박(니혼세이하쿠 가부시키카이샤 제품)과 전해 동박(후루카와 덴키코교 가부시키카이샤 제품)을 이용했다. 압연박 원박은 양면 광택 타입 12㎛를, 전해박 원박은 양면 광택 타입 12㎛, 및 한쪽 면 광택 타입 12㎛와 18㎛를 사용했다. 이들 원박의 표면을 조면화하는 경우에는, 프린트 회로용도 동박에서 공지된 황산동계 수용액을 사용한 동도금인 (a) 동미립자 성장 도금(한계전류밀도 이상이거나, 그것에 가까운 고전류밀도로 행하는 이른바 버닝 도금)과 (b) 통상적인 동 평활상 도금(부여 미립자가 탈락하지 않도록 한계전류밀도 미만에서 행하는 일반적인 동도금)에 의한 조화처리를 행했다. 또한 내열성층을 마련하는 처리로서 (c) 공지된 황산 니켈계 도금액을 이용한 니켈 도금, 또는 (d) 공지된 황산아연계 도금액에 의한 아연 도금을 실시했다. 또한 방청 처리에는 (e) 벤조트리아졸 수용액에의 침지나 (f) 삼산화 크롬 수용액 속에서의 전해를 이용하고, 실란커플링 처리에는 (g) 실란커플링제 수용액으로의 침지 처리로 했다. 이들 동박을 집전체로서 이용하기 위해서, 실리콘계 활물질을 제막하기 전에 3개월간 실내 보관을 했다. 또한 이들 집전체용 동박의 180℃로 5분간 유지한 후의 신률을 텐시론 시험기에 의한 인장시험으로 측정하고, 표면조도(Rz)를 JIS B0601(1994년판)에 따른 촉침식 조도 시험기(고사카 겐큐쇼 제품)로 측정했다. 내열성층의 아연과 니켈량은 단위면적당 시료 표면 피막을 용해한 수용액을 ICP(유도결합 플라즈마) 발광분광 분석함으로써 측정했다. 실리콘계 활물질 피막의 제막을 하기 (h)~(l)의 방법에 의해 실시하여, 실시예3-1~3-43, 비교예3-1~3-15로 했다. 실리콘의 제막은 미리 구한 제막 속도에 기초한 제막 두께와 제막시간의 관계로부터 각 시료에 대하여 소정시간 제막을 행하고, 제막 후에 샘플 단면의 SEM(주사형 전자현미경)상 관찰로부터 확인을 행했다. 또한 실리콘의 제막 전후의 단위면적당 질량 측정으로부터 음극활물질인 실리콘 제막량을 구했다. 그리고, 제막한 실리콘계 피막의 FT-IR(퓨리에 변환 적외분광 광도계)를 이용한 분석으로부터 수소의 결합상태 분석을 행했다. 또한 제막 전후의 표면의 전기이중층 용량을 직독식 이중층용량 측정기(가부시키카이샤 기타덴시 제품)에 의해 전해액에 0.1N 초산 칼륨 수용액을 사용하여 스텝 전류 50㎂/㎠ 조건으로 측정하고, 그 역수(1/C)를 산출 출력했다. 이상의 각 시료에 이용한 집전체 동박의 사양을 표 12에 나타내고, 제막 전의 실내 보관후의 외관이상과 제막사양을 표 13에 나타냈다. 또한 실시예3-9, 3-11을 사용하여 하기 (m)의 방법에 의해 활물질 피막에 산소를 도입한 실시예3-44, 3-45를 제작했다. 이는 하기에 나타내는 시험평가결과와 함께 표 15에 나타냈다. 실리콘계 활물질에 함유시킨 인이나 산소는 상기 ICP 분석에 따른다.
(a) 조화처리의 버닝 도금 : 동 30g/d㎥, 황산 150g/d㎥을 주성분으로 하는 전해액 속에서 가온하지 않고, 전류밀도 10~20A/d㎡의 범위에서 전해시간과 함께 적절히 선택하고, 미리 결정한 소정의 표면형상을 얻는 조건에 의해 캐소드 전해를 행했다.
(b) 조화처리의 평활상 동도금 : 동 70g/d㎥, 황산 100g/d㎥을 주성분으로 하고 액온 40℃로 유지한 전해액 속에서 전류밀도 5~10A/d㎡의 범위에서 미리 (a)의 조건과 함께 결정한 소정의 표면형상을 얻는 전해시간과 함께 적절히 선택한 조건에 의해 캐소드 전해를 행했다.
(c) 니켈 도금액 : 황산 니켈(6수화물) 160g/d㎥, 붕산 30g/d㎥, 1A/d㎡의 조건으로 형성량에 따른 시간을 선정하여 캐소드 전해를 행했다.
(d) 아연 도금 : 아연 10g/d㎥, pH12, 0.1A/d㎡의 조건으로 도금량에 따른 도금시간을 적절히 선택하여 캐소드 전해를 행했다.
(e) 방청 처리1 : 1중량% 벤조트리아졸 수용액에의 침지
(f) 방청 처리2 : 70g/d㎥ 삼산화 크롬 수용액, pH12, 1C/d㎥, 캐소드 전해
(g) 실란커플링 처리 : 크릴록시계 실란커플링제(신에츠 가가쿠 가부시키카이샤 제품) 4g/d㎥ 수용액에의 침지
(h) 실리콘 제막법1, 및 실리콘에의 인 또는 보론 도핑방법 : Cat-CVD 장치(아네르바 가부시키카이샤 제품, 방전주파수 13.56~40㎒)에 의해 모노실란가스 20sccm(Standard cc/min. : 표준조건 체적유량), 집전체 온도 250℃, 텅스텐 선촉매체 온도 1800℃를 기본조건으로 하여 제막 두께에 따라서 적절히 제막시간을 선택했다. 인을 도핑하면서 제막하는 경우에는 포스핀가스 10sccm을, 또한 보론을 도핑하는 경우에는 디보란 가스를 각각 모노실란가스와 동시에 공급하면서 제막했다. 또한 실리콘계 피막의 상층 또는 하층에 인 또는 보론을 함유하는 층을 형성하는 경우에는 상기 인 또는 보론을 도핑하는 제막방법에 의해 제막했다. 또한, 시료에 따라서는 수소가스를 실란가스와 동일한 양 정도 공급하여 제막했다.
(i) 실리콘 제막법2 : 샤워 헤드구조의 플라즈마 전극을 구비한 평행평판형 CVD(PECVD) 장치(방전주파수 60㎒)에 의해 수소희석 10%의 실란가스 100sccm 공급유량, 집전체 온도 200℃로 제막했다.
(j) 실리콘 제막법3 : BE(전자빔) 건과 실리콘 증발원을 구비한 증착장치(주식회사 알박 제품)에 의해 고순도 실리콘 원료를 EB에 의해 200W 가온 승화시켜서 집전체 상에 퇴적시켰다.
(k) 실리콘 제막법4 : 고순도 실리콘 원료, 스퍼터 캐소드를 구비한 스퍼터링 장치(주식회사 알박 제품)에 의해 아르곤 가스(스퍼터 가스) 80sccm, 고주파 출력 1kW으로 집전체 상에 부착 형성시켰다.
(l) 실리콘 제막법5 : 고순도 실리콘 원료, 저항가열원을 구비한 진공증착장치(주식회사 알박 제품)에 의해 원료를 저항가열 용융 휘발시켜서 제막시켰다.
(m) 산화처리 : 대기 중 100℃에서 가열처리를 도입 산소농도에 따라서 소정시간 실시했다.
(2) 시료의 시험평가
다음에 상기와 같이 제작했다. 본 발명에 의한 실리콘계 음극시료, 및 비교에 이용하는 실리콘계 음극시료의 시험평가를 다음과 같이 실시했다.
상기 음극시료에 20mm 지름으로 구멍을 내서 이것을 시험극으로 하고, 리튬박을 쌍극과 참조극으로 이용한 3극식 셀은 비수용매 전해액에, 에틸렌 카보네이트(EC)와 디에틸카보네이트(DEC)가 3 : 7의 용량비를 갖는 용매에 1M의 육불화 인산 리튬(LiPF6)을 용해시킨 전해액을 이용하여 습도 7% 이하의 건조 분위기에서 25℃로 밀폐 셀로서 조립했다. 단, 일부의 실시예에서는, 불소를 그 화학구조에 포함하는 비수용매인 플루오로에틸렌카보네이트(FEC)와 메틸트리플루오로에틸카보네이트(MFEC)가 1 : 3의 용량비를 갖는 용매를 사용했다. 첫번째 충전처리는 0.1C 레이트 정전류로 리튬의 산화환원전위를 기준으로 하여 +0.02V의 전위까지 행하고, 이 때 얻어진 첫번째 충전용량을 각 시료에 대해서 시험 측정하여, 활물질 실리콘의 단위질량당으로 환산했다. 이에 이어지는 첫번째 방전처리에는 0.1C 레이트 정전류로 상기와 동일한 리튬 전위 기준에 대해서 1.5V까지 방전시키고, 마찬가지로 그 첫번째 방전용량을 각각에 대해서 측정하고, 실리콘 단위질량당으로 환산했다. 또한 앞서 측정해둔 실리콘 활물질의 제막 질량과 방전전류량으로부터 첫번째 실방전용량값을 구했다. 첫번째 충방전처리 종료 후에 충방전 레이트를 0.2C로 하고, 상기 첫번째 충방전 처리의 각 종료전위까지 충방전을 반복하는 사이클을 50회 실시했다. 50사이클 종료 시의 방전용량을 각각의 시료에 대해서 구하고 단위질량당으로 환산했다. 이상의 첫번째 충방전용량과 실방전용량값, 및 50사이클 후의 방전용량값을 각 시료에 대해서 표 14에 나타냈다. 실시예3-4, 3-9, 3-11, 3-44~3-45의 샘플에 대해서는 충전용량을 1000mAh/g로 규제하여, 상기와 같이 방전시키는 용량규제에 의한 충방전 사이클 시험을 1000사이클 실시하여 표 15에 나타냈다.
No.

 집전체 동박
제조법과 박 두께(㎛) 원박 타입
 조화처리 실시유무 활물질 형성면 외관
 180℃ 신률(%)
 표면조도(Rz)(㎛)
 내열성층(g/㎡) 방청 처리층
 밀착향상 처리층
 전기이중층 용량 역수(㎠/㎌)
1층 Ni 2층Zn
실시예3-1 압연12 양면광택(도3) 한쪽 면 있음 비광택조면 5.0 2.8 0.015 0.01 벤조트리아졸 실란커플링 0.08
비교예3-1 압연12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.0 1.2 0.015 0.01 벤조트리아졸 실란커플링 0.13
비교예3-2 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.8 1.7 0.016 0.007 크로메이트 실란커플링 0.11
실시예3-2 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.8 1.7 0.016 0.007 크로메이트 실란커플링 0.11
실시예3-3 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.8 2.0 0.01 0.005 크로메이트 실란커플링 0.09
비교예3-3 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.2 2.1 0.01 0.005 크로메이트 실란커플링 0.05
실시예3-4 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-5 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
비교예3-4 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
비교예3-5 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-6 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 3.3 0.05 0.01 크로메이트 실란커플링 0.06
실시예3-7 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 2.5 0.02 0.009 크로메이트 실란커플링 0.04
비교예3-6 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.6 2.0 0.03 0.007 크로메이트 실란커플링 0.02
실시예3-8 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-9 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-10 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-11 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
비교예3-7 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
비교예3-8 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.1 2.5 0.015 0.011 크로메이트 실란커플링 0.04
비교예3-9 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.1 2.0 0.013 0.01 크로메이트 실란커플링 0.02
실시예3-12 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 9.1 1.3 0.025 0.009 크로메이트 실란커플링 0.12
비교예3-10 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 2.4 0.009 0.008 크로메이트 실란커플링 0.11
실시예3-13 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-14 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-15 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-16 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
비교예3-11 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 2.9 0.01 0.01 크로메이트 실란커플링 0.05
실시예3-17 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
비교예3-12 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 2.9 0.01 0.01 크로메이트 실란커플링 0.05
실시예3-18 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-19 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.2 4.1 0.01 0.008 크로메이트 실란커플링 0.08
실시예3-20 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 2.5 0.008 0.05 크로메이트 실란커플링 0.07
실시예3-21 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 7.4 3.5 0.011 0.05 크로메이트 실란커플링 0.07
실시예3-22 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 3.7 - 0.04 크로메이트 실란커플링 0.07
실시예3-23 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 - 0.06 크로메이트 실란커플링 0.07
실시예3-24 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.008 0.004 크로메이트 실란커플링 0.07
실시예3-25 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 5.7 4.0 0.008 0.002 크로메이트 실란커플링 0.07
실시예3-26 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.008 - 크로메이트 실란커플링 0.07
실시예3-27 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.012 - 크로메이트 실란커플링 0.07
실시예3-28 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.18 - 크로메이트 실란커플링 0.07
실시예3-29 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 0.22 - 크로메이트 실란커플링 0.07
실시예3-30 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 8.2 3.5 - - 크로메이트 실란커플링 0.07
실시예3-31 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.01 0.01 없음 없음 0.07
실시예3-32 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.01 0.01 크로메이트 없음 0.07
실시예3-33 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.01 0.01 없음 실란커플링 0.07
실시예3-34 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링 0.07
실시예3-35 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링 0.07
실시예3-36 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링 0.07
비교예3-13 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링 0.07
비교예3-14 전해12 양면광택(도3) 한쪽 면 있음 비광택 조면 6.3 4.3 0.05 0.01 크로메이트 실란커플링 0.07
실시예3-37 전해12 한쪽 면 광택(도1) 없음 비광택 조면 3.1 4.0 0.011 0.01 크로메이트 실란커플링 0.07
실시예3-38 전해12 한쪽 면 광택(도1) 없음 비광택 조면 5.3 3.8 0.012 0.01 크로메이트 실란커플링 0.08
실시예3-39 전해12 한쪽 면 광택(도1) 없음 비광택 조면 2.5 4.2 0.01 0.01 크로메이트 실란커플링 0.06
실시예3-40 전해12 한쪽 면 광택(도2) 한쪽 면 있음 비광택 조면 7.7 6.8 0.015 0.006 크로메이트 실란커플링 0.06
실시예3-41 전해12 한쪽 면 광택(도1) 없음 비광택 조면 7.7 4.7 0.013 0.008 크로메이트 실란커플링 0.07
실시예3-42 전해18 한쪽 면 광택(도2) 한쪽 면 있음 비광택 조면 8.7 8.2 0.018 0.012 크로메이트 실란커플링 0.04
실시예3-43 전해12 한쪽 면 광택(도1) 없음 비광택 조면 7.7 4.7 0.011 0.01 크로메이트 실란커플링 0.05
비교예3-15 전해12 양면광택(도3) 없음 광택 7.2 1.0 0.02 0.005 크로메이트 실란커플링 0.20
No.
 제막 전 외관(3개월 실내 보관후) 하층 피막 활물질 피막 상층 피막
P,B함유 Si층 두께(㎛) 질량(g/㎡) Si 그 외 성분 집전체 성분의 확산 제막법 제막시간(분) P,B함유 Si층 전기이중층 용량 역수(㎠/㎌)
실시예3-1 - 2.0 4.66 ○ H,SH,SH2 - Cat-CVD - - 1.25
비교예3-1 - 3.0 6.99 ○ H,SH,SH2 - Cat-CVD - - 0.09
비교예3-2 - 5.0 11.65 ○ H,SH,SH2 - Cat-CVD 28 - 0.08
실시예3-2 - 1.5 3.50 ○ H,SH,SH2 - Cat-CVD 8 - 0.10
실시예3-3 - 1.5 3.50 ○ H,SH,SH2 - Cat-CVD - - 0.80
비교예3-3 - 1.0 2.33 ○ H,SH,SH2 - Cat-CVD - - 3.15
실시예3-4 - 2.5 5.83 ○ H,SH,SH2 - Cat-CVD - - 1.50
실시예3-5 - 1.5 3.50 ○ H,SH,SH2 - Cat-CVD - - 2.50
비교예3-4 - 0.5 1.17 ○ H,SH,SH2 - Cat-CVD - - 3.30
비교예3-5 - 0.3 0.70 ○ H,SH,SH2 - Cat-CVD - - 4.20
실시예3-6 - 1.0 2.33 ○ H,SH,SH2 - Cat-CVD - - 1.00
실시예3-7 - 1.0 2.33 ○ H,SH,SH2 - Cat-CVD - - 0.50
비교예3-6 - 1.0 2.33 ○ H,SH,SH2 - Cat-CVD - - 0.08
실시예3-8 - 1.0 2.31 ○ P,H,SH,SH2 - Cat-CVD - - 0.50
실시예3-9 - 2.5 5.77 ○ P,H,SH,SH2 - Cat-CVD - - 0.20
실시예3-10 - 2.5 5.82 ○ 미량 P,H,SH,SH2 - Cat-CVD - - 0.15
실시예3-11 - 5.0 11.53 ○ P,H,SH,SH2 - Cat-CVD -- - 0.15
비교예3-7 - 6.5 14.99 ○ P,H,SH,SH2 - Cat-CVD - - 0.08
비교예3-8 - 5.5 12.69 ○ P,H,SH,SH2 - Cat-CVD - - 0.08
비교예3-9 - 2.5 5.77 ○ P,H,SH,SH2 - Cat-CVD - - 0.06
실시예3-12 - 2.5 5.77 ○ P,H,SH,SH2 - Cat-CVD - - 0.11
비교예3-10 - 1.0 2.32 ○ B,H,SH,SH2 - Cat-CVD - - 0.09
실시예3-13 - 1.0 2.32 ○ B,H,SH,SH2 - Cat-CVD - - 0.60
실시예3-14 - 2.0 4.64 ○ B,H,SH,SH2 - Cat-CVD - - 0.40
실시예3-15 P0.1㎛ 2.0 4.66 ○ H,SH,SH2 - Cat-CVD - - 0.25
실시예3-16 P0.1㎛ 1.0 2.33 ○ H,SH,SH2 - Cat-CVD - - 0.55
비교예3-11 - 3.5 8.16 ○ H,SH,SH2 - Cat-CVD - B0.1㎛ 0.09
실시예3-17 - 2.0 4.66 ○ H,SH,SH2 - Cat-CVD - B0.1㎛ 0.30
비교예3-12 P0.1㎛ 3.0 6.99 ○ H,SH,SH2 - Cat-CVD - B0.1㎛ 0.08
실시예3-18 P0.1㎛ 2.0 4.66 ○ H,SH,SH2 - Cat-CVD - B0.1㎛ 0.24
실시예3-19 - 2.0 4.66 ○ H,SH,SH2 - Cat-CVD - - 1.60
실시예3-20 - 1.0 2.30 ○ H,SH,SH2 -(Zn 미량확산) Cat-CVD 6 - 2.60
실시예3-21 - 1.0 2.30 ○ H,SH,SH2 - Cat-CVD - - 2.50
실시예3-22 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 2.05
실시예3-23 - 2.0 4.70 ○ H,SH,SH2 -(Zn 미량확산) Cat-CVD - - 2.00
실시예3-24 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 1.80
실시예3-25 - 2.0 4.70 ○ H,SH,SH2 Cu 소량확산 Cat-CVD - - 1.70
실시예3-26 - 2.0 4.70 ○ H,SH,SH2 Cu 소량확산 Cat-CVD - - 1.75
실시예3-27 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 1.65
실시예3-28 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.90
실시예3-29 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.60
실시예3-30 - 2.0 4.70 ○ H,SH,SH2 Cu 확산 합금화 Cat-CVD - - 2.20
실시예3-31 갈색녹 변색 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 1.80
실시예3-32 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 1.85
실시예3-33 반점 변색 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 1.75
실시예3-34 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD 12 - 1.85
실시예3-35 - 2.0 4.70 ○ H,SH,SH2 - PECVD 33 - 2.00
실시예3-36 - 2.0 4.70 ○ H - EB증착 50 - 1.40
비교예3-13 - 2.0 4.70 ○ - - 스퍼터 333 - 1.20
비교예3-14 - 2.0 4.70 ○ H - 저항가열증착 167 - 1.00
실시예3-37 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.60
실시예3-38 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.70
실시예3-39 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.50
실시예3-40 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.20
실시예3-41 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.40
실시예3-42 - 2.5 5.90 ○ H,SH,SH2 - Cat-CVD - - 0.12
실시예3-43 - 2.0 4.70 ○ H,SH,SH2 - Cat-CVD - - 0.25
비교예3-15 - 부분박리 - ○ H,SH,SH2 - Cat-CVD - - -
No.
 시험평가결과
전해액의 비수용매 첫번째 충전용량(mAh/g) 첫번째 방전용량(mAh/g) 실방전용량(mAh) 충방전 50회 후의 방전용량(mAh/g)
실시예3-1 F비함유 3,286 3,089 4.9 1,220
비교예3-1 F비함유 2,654 2,442 5.9 276
비교예3-2 F비함유 3,078 2,770 11.1 251
실시예3-2 F비함유 3,294 3,129 3.8 854
실시예3-3 F비함유 3,428 3,257 3.9 1,067
비교예3-3 F비함유 2,815 2,618 2.1 588
실시예3-4 F비함유 3,543 3,295 6.6 1,077
실시예3-5 F비함유 3,418 3,179 3.8 1,482
비교예3-4 F비함유 3,004 2,794 1.1 467
비교예3-5 F비함유 2,661 2,328 0.6 244
실시예3-6 F비함유 3,717 3,531 2.8 1,656
실시예3-7 F비함유 3,630 3,449 2.8 1,465
비교예3-6 F비함유 3,016 2,865 2.3 483
실시예3-8 F비함유 3,725 3,539 2.8 1,688
실시예3-9 F비함유 3,580 3,401 6.8 1,533
실시예3-10 F비함유 3,682 3,498 7.0 1,078
실시예3-11 F비함유 3,615 3,398 13.6 883
비교예3-7 F비함유 3,367 3,131 16.3 294
비교예3-8 F비함유 3,551 3,409 15.0 753
비교예3-9 F비함유 3,484 3,310 6.6 377
실시예3-12 F비함유 3,525 3,349 6.7 881
비교예3-10 F비함유 3,678 3,494 2.8 655
실시예3-13 F비함유 3,744 3,557 2.8 1,660
실시예3-14 F비함유 3,667 3,484 5.6 1,503
실시예3-15 F비함유 3,691 3,506 5.6 1,654
실시예3-16 F비함유 3,765 3,577 2.9 1,716
비교예3-11 F비함유 3,540 3,363 9.4 706
실시예3-17 F비함유 3,771 3,582 5.7 1,724
비교예3-12 F비함유 3,603 3,387 8.1 722
실시예3-18 F비함유 3,790 3,601 5.8 1,756
실시예3-19 F비함유 3,674 3,490 5.6 1,206
실시예3-20 F비함유 3,311 3,152 2.5 1,285
실시예3-21 F비함유 3,452 3,269 2.6 1,397
실시예3-22 F비함유 2,941 2,800 4.5 1,266
실시예3-23 F비함유 2,779 2,646 4.2 1,130
실시예3-24 F비함유 3,016 2,871 4.6 1,169
실시예3-25 F비함유 2,813 2,644 4.2 964
실시예3-26 F비함유 2,725 2,578 4.1 918
실시예3-27 F비함유 3,133 2,983 4.8 1,084
실시예3-28 F비함유 3,374 3,212 5.1 1,226
실시예3-29 F비함유 3,246 3,090 4.9 1,023
실시예3-30 F비함유 2,025 1,928 3.1 623
실시예3-31 F비함유 1,807 1,446 2.3 545
실시예3-32 F비함유 3,198 3,029 4.8 1,234
실시예3-33 F비함유 2,506 2,373 3.8 718
실시예3-34 F비함유 3,657 3,474 5.6 1,438
실시예3-35 F비함유 3,315 3,149 5.0 1,165
실시예3-36 F비함유 3,207 3,047 4.9 946
비교예3-13 F비함유 2,819 2,678 4.3 374
비교예3-14 F비함유 2,944 2,797 4.5 634
실시예3-37 F비함유 3,421 3,259 5.2 1,010
실시예3-38 F비함유 3,601 3,448 5.5 1,259
실시예3-39 F비함유 3,369 3,260 5.2 789
실시예3-40 F비함유 3,483 3,309 5.3 975
실시예3-41 F비함유 3,657 3,474 5.6 1,452
실시예3-42 F비함유 3,434 3,262 6.5 1,238
실시예3-43 F함유 3,766 3,578 5.7 1,804
비교예3-15 - - - - -
No.
 활물질 피막 100℃ 대기산화처리 시험평가결과
두께(㎛) 질량(g/㎡) 전기이중층 용량 역수(㎠/㎌) Si P도프/원자% 산소/원자% 전해액의 비수용매 첫번째 충전용량(mAh/g) 첫번째 방전용량(mAh/g) 1천번째 충전용량(mAh/g) 1천번째 방전용량(mAh/g)
실시예3-4 2.5 5.83 1.50 ○ - - F비함유 1,000 1,000 - -
실시예3-9 2.5 5.77 0.20 ○ 3 - F비함유 1,000 1,000 455 439
실시예3-11 5.0 11.53 0.15 ○ 10 - F비함유 1,000 1,000 220 211
실시예3-44 2.5 5.80 0.15 ○ 2 10 F비함유 1,000 1,000 1,000 1,000
실시예3-45 5.0 11.60 0.10 ○ 5 45 F비함유 1,000 1,000 1,000 1,000
이상의 시료 제작과 시험평가로부터 이하와 같은 것을 알 수 있다.
각 시료의 첫번째 충전용량, 방전용량 및 50사이클 후의 방전용량을 비교하면, 실시예에 의한 시료의 충방전특성이 양호한 것을 알 수 있다. 예를 들어, 압연 동박을 이용한 실시예3-1과 비교예3-1에서는, 표면 조도(Rz)가 1.2㎛로 작은 비교예에서는 집전체 표면의 실면적과 요철이 불충분함으로 인해 집전체 표면의 전기이중층 용량 역수값이 크고, 또한 피막 표면의 유전체층의 단위면적당 두께가 두꺼움으로 인해 제막 후의 표면 전기이중층 용량 역수값(이하 1/C로 칭함)도 작아져서, 50사이클 후의 용량이 300mAh/g를 밑도는 결과로 되어 있다. 활물질의 충방전 반복의 체적 수축 팽창에 의한 집전성 등의 열화를 발생시킨 것으로 보여진다. 소정 내의 집전체 표면의 조도와 1/C, 및 피막 표면의 1/C를 갖는 실시예3-1에서는, 1000mAh/g 이상의 50사이클 후의 방전용량을 나타낸다. 한편, 동일한 양면 광택박의 전해박을 이용한 Rz 1.7㎛의 비교예3-2와 실시예3-2는 집전체 표면 1/C로부터 벗어나 있으나, 피막 형성후의 1/C 규정 외의 비교예3-2에서는 사이클 시험후 300mAh/g를 밑돌지만, 규정 내에 들어가는 실시예3-2는 1000mAh/g를 밑돌지만 800mAh/g를 초과하는 용량을 유지한다. 실시예3-3은 집전체 표면의 Rz는 2㎛이고, 집전체와 피막 표면의 양쪽 1/C가 규정 내에 들어가는 실시예3-3에서는 50사이클 후 방전용량이 1000mAh/g 이상으로 되어 있다. 한편, 집전체(Rz)는 2.1㎛로 동일하지만, 1/C가 작고, 1㎛ Si 피막 형성 후의 1/C가 규정의 3㎠/㎌를 초과하는 비교예3-3은 초기용량이 작아져서, 사이클 후의 용량도 600mAh/g를 밑돌고 있다. 표면 유전체층 박층이 단위면적당 두꺼워지고, 불가역 용량 등도 증가된 것으로 보여진다. 마찬가지로, 피막 성막 후의 1/C가 규정값 3을 초과하는 비교예3-4~3-5에서는 초기용량이 낮고, 사이클 후의 값도 500mAh/g을 밑도는 낮은 방전용량만 얻을 수 있다. 그러나, 1/C가 규정 내의 실시예3-4~3-5에서는 1000mAh/g를 유지하는 용량을 나타냈다. 또한 집전체 1/C의 하한 측을 나타내는 실시예3-6~3-7과 비교예3-6의 비교에서는, 집전체 1/C가 0.02를 나타내는 비교예3-6은 피막 형성 후의 1/C도 규정을 밑도는 0.08을 나타내고, 사이클 후의 용량도 낮으나, 하한 이상의 규정 내 1/C를 나타내는 실시예3-6~3-7은 피막 표면의 1/C도 규정 내를 나타내고, 또한 사이클 후 방전용량도 1000mAh/g 이상이었다.
실시예3-8~3-14 및 비교예3-7~3-10에는 활물질의 실리콘에 인 또는 보론을 도핑한 피막 형성예를 나타냈다. 도핑한 실시예는 도핑하지 않은 실시예와 동일하게 양호한 충방전특성을 나타낸다. 그러나, 피막 두께가 두꺼운 비교예3-7~3-8은 50사이클 후의 용량이 낮고, 피막 표면형상이 평탄화되어 사이클 특성이 열화된 것으로 보여진다. 1/C 하한을 밑도는 집전체를 이용한 비교예3-9는 피막 형성후 1/C도 밑돌고, 사이클 후의 방전용량도 낮은 결과를 나타냈다. 또한 실시예3-12에서는 집전체 Rz와 1/C가 규정 외이지만, 인 도핑 실리콘계 피막 형성 후의 1/C가 규정 하한값을 초과하고 있어, 1000mAh/g를 충족하지 않으나 900에 가까운 방전용량을 나타내고, 비교적 우수한 용량을 남겼다. 보론 도프 피막의 경우에도 1/C가 규정 외의 비교예3-10에서는 사이클 용량이 낮고, 본 발명 예의 실시예3-13~3-14에서는 양호한 결과를 나타냈다.
실시예3-15~3-18, 비교예3-11~3-12에는 실리콘 활물질 피막의 하층 또는 상층에, 인 또는 보론을 함유한 실리콘층을 더 형성한 예를 나타냈다. 피막 형성 후의 1/C 규정을 밑도는 비교예로부터는, 규정 내의 실시예와 비교하여 사이클 후의 방전용량이 저하되는 결과가 얻어졌다. 규정 내를 나타내는 실시예는 전반적으로 다른 실시예와 비교해도, 첫번째 충방전용량, 및 사이클 후의 방전용량 모두 양호한 결과를 나타냈다. 특히 하층에 인을, 상층에 보론을 함유하는 층을 형성한 실시예3-18은 비불소 함유 비수용매 전해액을 이용한 시험 중에서는 가장 좋은 결과를 나타냈다. 이는 전계 드리프트 효과에 의한 Li 이온과 전자의 이동이 촉진되어, 2차전지에 수반되는 불가역 용량이 저하된 것으로 생각된다.
내열성층으로서 적어도 일부에 형성한 니켈층과 아연층의 형성량과 평가에 대해서는 주로 실시예3-19~3-30의 비교로부터 판명한다. 어떠한 피막도 형성하지 않는 실시예3-30에서는 집전체 성분의 동이 활물질 피막에 확산 합금화되고, 첫번째 충방전용량이 2000mAh/g 정도로 다른 것과 비교하여 낮고, 50사이클 후의 용량도 700mAh/g를 밑돌고 있다. 니켈 단층의 경우, 실시예3-26의 0.008g/㎡에서는 동의 소량확산이 남고, 이것이 실시예3-27의 0.012g/㎡에서는 일어나지 않았으므로, 0.01g/㎡ 이상을 형성하면 좋다. 너무 두껍게 형성하면 피막 깨짐을 발생시킬 가능성이 있고, 실시예3-28~3-29에서는 사이클을 되풀이하면 용량저하도 나타나고 있으므로, 상한은 0.2g/㎡ 이하인 것이 바람직하다. 0.003g/㎡ 이상의 아연층과 조합시키는 경우에는 0.01g/㎡ 이하의 니켈량이어도 되고, 실시예3-24~3-25의 비교로부터 알 수 있다. 또한 실시예3-20~3-23에 보여지는 바와 같이, 아연량이 많은 경우에는 아연의 확산에 의한 활물질 용량이 저하되는 경향도 인정되므로 2층 형성의 니켈량은 0.01g/㎡ 이상인 것이 바람직하다. 또한 0.02~0.04g/㎡ 정도로 아연량을 높인 단층 피막도 유효하나, 너무 높으면 용량 저하를 나타내므로, 0.05g/㎡ 정도를 상한으로 하는 것이 좋다. 실시예3-19의 특별히 두꺼운 내열층을 부여하지 않는 실시예에서도 표준적으로 양호한 사이클 특성을 나타내고, 두꺼운 내열층에 의한 초기용량 저하의 폐해도 인정되므로, 통상적으로는 2층에 의한 균형이 잡힌 내열층이 바람직하다.
다음에, 방청 처리와 밀착성 향상처리의 효과에 대해서 실시예3-31~3-33 및 이들 이외의 예와의 비교로부터 판명한다. 어떠한 것도 행하지 않는 실시예3-31에서는 제막까지의 실내보관 중에 녹이 발생하고, 충방전특성도 떨어져 있다. 그 반면, 방청 처리만을 실시한 실시예3-32는 양호한 충방전특성을 나타내고, 밀착향상처리만을 행한 실시예3-33은 첫번째 충방전용량이 낮고, 반점 변색도 발생했으나, 사이클 종료 후에는 700mAh/g 이상의 용량을 가졌다. 제막까지 장기 재고 가능성이 있는 경우에 대비하여, 방청 처리 또는 밀착향상처리도 실시하는 것이 바람직하다. 또한 실시예3-1의 유기계 유전체 피막인 벤조트리아졸에 의한 방청 처리도 크로메이트 처리층과 동일하게 방청 효과를 나타내고 충방전 특성도 양호했다.
실리콘계 활물질의 피막 형성량은 비교예3-5와 같이 너무 얇은 경우에는 단위질량당 충방전특성값으로서 다른 실시예와 비교하여 낮아도 문제가 없으나, 일반적으로 기기에 필요한 전기량의 절대값인 실용량으로는 너무 작은 예이며, 예를 들어 전자기기에서 필요한 약 5mAh의 8분의 1 정도의 용량에 머물고, 나아가 불가역 용량에 의한 것으로 추정하는 사이클 후의 방전용량의 저하도 보여진다. 단위셀당 적은 용량으로도 적용 가능한 고출력용도 등의 경우에도 비교예3-4의 0.5㎛ 이상인 것이 바람직하다. 또한 본 발명에서 활물질 피막의 상한을 6㎛로 설정하는 것은, 비교예3-7에 나타내는 6.5㎛의 너무 두꺼운 제막 사양과, 비교예3-8의 조도가 낮은 집전체를 이용한 두꺼운 피막을 형성하는 경우에는, 특정하는 미세표면형상을 평탄화함으로 인해 실표면적이 저하되는 결과, 1/C도 0.1의 하한값을 밑돌고, 충방전 사이클 후의 방전용량을 저하시키기 때문이다. 이용하는 집전체 표면형상에도 따르지만, 적절한 집전체의 경우에도 6㎛ 정도의 두께로 억제하는 것이 바람직하다.
다음에, 실리콘계 활물질 피막의 제막법에 대해서 실시예3-34~3-36과 비교예3-13~3-14를 비교하면, 2㎛를 제막하는데 소요되는 시간이 Cat-CVD와 PECVD, EB 증착에 의한 경우가 비교적 짧고, 스퍼터링과 저항가열원에 의한 증착법으로는 2시간을 크게 초과하는 장시간을 소요했다. 집전체 동박의 대면적 제막용도로는 전자의 3개의 제막방법이 바람직하다. 또한 후자의 2개의 제막방법에 의하면, 사이클 종료후의 방전용량은 떨어져 있다. 이는 낮은 피막밀착성이나 기재가열은 없음에도 불구하고, 장시간 제막으로 인한 복사열에 의한 열화의 영향인 것으로 생각된다.
실시예3-37~3-39에는 집전체 동박의 기계적 특성인 180℃에서의 고온 신률의 값과 충방전 특성을 알 수 있고, 3.1%의 신률을 나타내는 실시예3-37에서는 사이클 시험종료 후에 1000mAh/g를 유지했으나, 3%를 밑도는 신률을 나타내는 실시예3-39에서는 낮은 용량을 나타내고, 이 경우에는 충방전의 반복에 의한 실리콘계 피막의 체적 팽창 수축에 의해 집전체와 활물질 피막과의 계면밀착성의 열화가 발생한 결과, 집전성과 피막 도전성이 열화된 부분이 일부에 발생한 것으로 생각된다. 5% 이상의 신률을 나타내는 실시예3-38에서는 다른 실시예와 동일한 정도의 사이클 특성을 나타냈다. 다른 실시예의 결과도 고려하면, 집전체 동박의 기계적 특성의 하나인 180℃ 고온 신률은 3% 이상, 나아가 5% 이상을 갖는 것이 바람직하다고 말할 수 있다. 체적 팽창시의 온도 상승시에는 집전체 단열이나 입계 균열로 인한 문제가 발생할 가능성이 저하된다.
또한 실시예3-37~3-43의 집전체 동박에는 프린트 회로용도 범용 박이기도 한 한쪽 면 광택박을 이용하고, 이 중 실시예3-40과 3-42에서는 그 조면 측에 조화처리를 행한 박에 실리콘계 피막을 형성했다. 상기 집전체의 기계적 특징의 영향이 인정되는 예는 있으나, 모두 특별히 문제가 없는 충방전 특성을 나타냈다.
실시예3-43에는 3극 셀 시험의 전해액에 불소를 함유하는 비수용매를 포함하는 실시예를 들었다. 이에 의하면, 첫번째 충방전용량도 높고, 50사이클 시험후의 방전용량은 가장 높게 잔존하는 결과를 나타냈다. 이는 불소를 함유하지 않는 종래 타입의 비수용매와 비교하여, Li 이온과 실리콘의 합금화와 탈합금화에 의한 충방전 시의 체적 팽창 수축의 체적변화가 적고, 활물질과 집전체와의 밀착성과 집전성, 및 활물질 피막 내의 도전성의 열화가 억제되는 결과로 생각된다.
비교예3-15에서는 조화처리를 실시하지 않는 양면광택박 원박 그대로의 광택면에 직접 실리콘을 제막하려고 하였으나, 부분적인 피막 박리를 발생시켰으므로, 전지용 음극시료로서 시험 평가에 도움이 될 수 없었다.
또한 표15의 용량규제 사이클 시험결과에 나타낸 바와 같이, 실시예3-4의 P도프도 산소를 함유하지 않은 조건의 1000사이클 후에는 용량을 취할 수 없으나, 실시예3-9, 3-11의 P도프 Si의 1000사이클 후의 충방전 용량에는 어느 정도 잔존하고, 나아가 P도프와 산소원자를 소정 농도 도입한 실시예3-44~3-45에서는 모두 1000mAh/g를 유지하여 양호하다. 즉, P도프를 하고, 나아가 산소를 함유하는 실리콘계 피막의 충방전 사이클 특성이 양호한 것을 알 수 있다.
이상 설명한 바와 같이, 본 발명에 나타낸 소정의 실리콘계 피막을 소정의 집전체 동박에 형성한 음극전극은 비수용매를 전해액에 이용하는 리튬 이온 2차전지를 비롯한 충방전 가능한 2차전지에서, 우수한 충방전특성을 나타내는 음극으로서 사용할 수 있다. 종래의 전기기용도를 비롯하여, 앞으로 실용화가 시작되는 산업용 용도나 자동차 용도의 2차 전지에, 종래에 없는 고에너지나 고출력을 나타내는 특성을 부여할 수 있다. 더구나 이미 양산되어 있는 동박을 집전체로서 사용할 수 있고, 또한 직접적으로 대면적 제막 가능한 방법으로 활물질을 형성할 수 있으므로 경제적으로도 유리한 조건에서 산업상 이용 가능하게 된다.
1 : 집전체 동박 기재(산형 조면을 갖는 원박)
2 : 내열성층 또는 내열성 배리어층과 방청 처리층 또는 실란커플링 처리층
3 : 실리콘계 활물질 피막
4 : 조화처리에 의해 부착된 동계 미세입자
5 : 집전체 동박 기재(평면 평활한 박 또는 광택박)

Claims (20)

  1. 조면을 갖는 동박을 이용한 집전체 기재의 한쪽면 또는 양면에 실리콘계 활물질 피막이 형성되어 있는 비수용매 전해액 2차 전지용 음극이며,
    상기 실리콘계 활물질 피막의 두께는 0.5㎛ 이상 6㎛ 이하이며,
    상기 실리콘계 활물질 피막 표면의 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)가 2㎛ 이상 20㎛ 이하이며,
    상기 실리콘계 활물질 피막 표면의 S(JIS B0601-1994 국부 산정상의 평균간격)의 3점 평균값이 0.005㎜ 이상 0.014㎜ 이하이며,
    상기 실리콘계 활물질 피막 표면의 Sm(JIS B0601-1994 요철의 평균간격)의 3점 평균값이 0.015㎜ 이상 0.040㎜ 이하인 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극.
  2. 제1항에 있어서, 상기 집전체 기재는 적어도 활물질 피막 형성면이 비평활면 또는 비광택면이며,
    상기 집전체 기재의 활물질 피막 형성면의 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)가 2㎛ 이상 20㎛ 이하이며,
    상기 집전체 기재의 활물질 피막 형성면의 S(JIS B0601-1994 국부 산정상의 평균간격)이 0.004㎜ 이상 0.015㎜ 이하이며,
    상기 집전체 기재 표면의 활물질 피막 형성면의 Sm(JIS B0601-1994 요철의 평균간격)이 0.015㎜ 이상 0.035㎜ 이하인 것을 특징으로 하는 2차 전지용 음극.
  3. 제1항에 있어서, 상기 집전체 기재와 상기 실리콘계 활물질 피막 사이, 또는 상기 실리콘계 활물질 피막의 상층의 적어도 한쪽에
    인 또는 보론을 함유하는 실리콘층이 1층 이상 형성되어 있는 것을 특징으로 하는 2차 전지용 음극.
  4. 제1항에 있어서, 상기 실리콘계 활물질 피막은 인을 포함하고, 상기 활물질 피막 전체에 대한 인 함유량이 0.1원자% 이상 30원자% 이하인 것을 특징으로 하는 2차 전지용 음극.
  5. 제4항에 있어서, 상기 실리콘계 활물질 피막은 산소를 더 포함하고, 상기 활물질 피막 전체에 대한 산소함유량이 1원자% 이상 50원자% 이하인 것을 특징으로 하는 2차 전지용 음극.
  6. 제1항에 있어서, 상기 집전체 기재의 활물질 피막 형성면 상에 니켈을 0.01~0.5g/㎡ 함유하는 층 또는 아연을 0.001~0.1g/㎡ 함유하는 층의 적어도 한쪽이 형성된 내열성층 또는 내열성 배리어 피막을 갖는 것을 특징으로 하는 2차 전지용 음극.
  7. 제6항에 있어서, 상기 내열성층 또는 상기 내열성 배리어 피막의 상층에 방청층 및/또는 실란커플링 처리층이 더 형성되어 있는 것을 특징으로 하는 2차 전지용 음극.
  8. 제6항에 있어서, 상기 내열성층 또는 상기 내열성 배리어 피막에서의 상기 아연이 단층 아연으로서 존재하는 것을 특징으로 하는 2차 전지용 음극.
  9. 제6항에 있어서, 상기 내열성층 또는 상기 내열성 배리어 피막에서의 상기 아연이 집전체 기재 또는 니켈층에 확산되어 있는 것을 특징으로 하는 2차 전지용 음극.
  10. 제1항에 기재한 음극을 이용한 것을 특징으로 하는 비수용매 전해액을 사용한 2차 전지.
  11. 제10항에 있어서, 상기 비수용매 전해액이 불소를 포함하는 비수용매를 함유하는 것을 특징으로 하는 2차 전지.
  12. 조면을 갖는 동박을 이용한 집전체 기재의 한쪽 면 또는 양면에 CVD(화학적 기상성장)법 또는 EB(전자빔) 증착법에 의해 실리콘계 활물질 피막을 형성하는 공정을 구비하고,
    상기 실리콘계 활물질 피막의 두께를 0.5㎛ 이상 6㎛ 이하로 하고,
    상기 실리콘계 활물질 피막 표면의 표면 조도(Rz)(JIS B0601-1994 십점 평균조도)를 2㎛ 이상 20㎛ 이하로 하고,
    상기 실리콘계 활물질 피막 표면의 S(JIS B0601-1994 국부 산정상의 평균간격)의 3점 평균값을 0.005㎜ 이상 0.014㎜ 이하로 하고,
    또한 상기 실리콘계 활물질 피막 표면의 Sm(JIS B0601-1994 요철의 평균간격)의 3점 평균값을 0.015㎜ 이상 0.040㎜ 이하로 하는 것을 특징으로 하는 비수용매 전해액 2차 전지용 음극의 제조방법.
  13. 제12항에 있어서, 상기 CVD법에서 포스핀 가스를 연속적으로 더 공급하고,
    실리콘계 활물질 피막을 형성하는 상기 공정에서, 인을 함유하는 실리콘계 활물질 피막을 형성하는 것을 특징으로 하는 2차 전지용 음극의 제조방법.
  14. 제12항에 있어서, 실리콘계 활물질 피막을 형성하는 상기 공정 후, 대기 산화 또는 열처리에 의해 상기 실리콘계 활물질 피막에 산소를 도입하는 공정을 더 구비하는 것을 특징으로 하는 2차 전지용 음극의 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020117027236A 2009-05-08 2010-05-10 2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법 KR101346956B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2009-113952 2009-05-08
JP2009113952 2009-05-08
JPJP-P-2009-113944 2009-05-08
JP2009113944 2009-05-08
JP2009113948 2009-05-08
JPJP-P-2009-113948 2009-05-08
PCT/JP2010/057875 WO2010128681A1 (ja) 2009-05-08 2010-05-10 ２次電池用負極、電極用銅箔、２次電池および２次電池用負極の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026008A Division KR20130119007A (ko) 2009-05-08 2010-05-10 2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법

Publications (2)

Publication Number Publication Date
KR20120003485A KR20120003485A (ko) 2012-01-10
KR101346956B1 true KR101346956B1 (ko) 2014-01-02

Family

ID=43050177

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117027236A KR101346956B1 (ko) 2009-05-08 2010-05-10 2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법
KR1020137026008A KR20130119007A (ko) 2009-05-08 2010-05-10 2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137026008A KR20130119007A (ko) 2009-05-08 2010-05-10 2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법

Country Status (4)

Country Link
KR (2) KR101346956B1 (ko)
CN (1) CN102422465A (ko)
TW (1) TWI499116B (ko)
WO (1) WO2010128681A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5666839B2 (ja) 2010-06-30 2015-02-12 古河電気工業株式会社 ２次電池用負極、負極集電体、２次電池及びこれらの製造方法
JP2012178309A (ja) * 2011-02-28 2012-09-13 Furukawa Electric Co Ltd:The リチウムイオン二次電池用負極と、これを用いたリチウムイオン二次電池
CN102263268A (zh) * 2011-06-20 2011-11-30 深圳市豪鹏科技有限公司 基体及其制造方法、电池及其制造方法
TWI596220B (zh) * 2012-05-22 2017-08-21 三井金屬鑛業股份有限公司 銅箔、負極集電體以及非水系二次電池的負極材
US10170747B2 (en) 2013-06-14 2019-01-01 Ford Global Technologies, Llc Treated current collector foil
JP6172083B2 (ja) * 2014-08-04 2017-08-02 トヨタ自動車株式会社 リチウム固体二次電池およびその製造方法
KR102130011B1 (ko) 2015-06-23 2020-07-03 케이씨에프테크놀로지스 주식회사 리튬 이차전지용 전해동박 및 이를 포함하는 리튬 이차전지
JP6726780B1 (ja) * 2019-03-04 2020-07-22 ナミックス株式会社 銅箔並びにそれを含むリチウムイオン電池の負極集電体及びその製造方法
LU502546B1 (en) * 2022-07-21 2024-01-22 Circuit Foil Luxembourg Copper foil, secondary battery comprising the same and production method thereof
CN116056344B (zh) * 2023-03-22 2023-09-01 浙江花园新能源股份有限公司 一种埋入式电阻铜箔的生产工艺及其产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004171904A (ja) * 2002-11-20 2004-06-17 Sanyo Electric Co Ltd リチウム二次電池用電極の製造方法
JP2004288564A (ja) 2003-03-25 2004-10-14 Shin Etsu Chem Co Ltd 非水電解質二次電池用電極及びその製造方法
JP2007294432A (ja) 2006-03-31 2007-11-08 Sanyo Electric Co Ltd 非水電解液二次電池
JP2008117655A (ja) 2006-11-06 2008-05-22 Sony Corp 非水電解質二次電池用負極集電体及び非水電解質二次電池

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393243B2 (ja) * 1995-04-28 2003-04-07 ソニー株式会社 非水電解液二次電池
JP4199871B2 (ja) * 1999-02-22 2008-12-24 株式会社トクヤマ 非水電解液二次電池負極材料および非水電解液二次電池
WO2001029913A1 (en) * 1999-10-22 2001-04-26 Sanyo Electric Co., Ltd. Method for producing material for electrode for lithium cell
JP2002083594A (ja) * 1999-10-22 2002-03-22 Sanyo Electric Co Ltd リチウム電池用電極並びにこれを用いたリチウム電池及びリチウム二次電池
JP2001210315A (ja) * 2000-01-25 2001-08-03 Sanyo Electric Co Ltd リチウム二次電池用電極及びこれを用いたリチウム二次電池
JP2001313037A (ja) * 2000-04-28 2001-11-09 Sony Corp 負極及び非水電解質電池、並びにそれらの製造方法
JP2003223898A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 非水電解質電池
JP4107004B2 (ja) * 2002-07-30 2008-06-25 日立電線株式会社 リチウムイオン二次電池用負極集電体及びリチウムイオン二次電池用負極集電体の製造方法
JP2004281317A (ja) * 2003-03-18 2004-10-07 Matsushita Electric Ind Co Ltd 非水電解質二次電池用電極材料とその製造方法、ならびにそれを用いた非水電解質二次電池
WO2005008809A1 (ja) * 2003-07-23 2005-01-27 Matsushita Electric Industrial Co., Ltd. 非水電解質二次電池用負極および非水電解質二次電池
FR2862436B1 (fr) * 2003-11-14 2006-02-10 Commissariat Energie Atomique Micro-batterie au lithium munie d'une enveloppe de protection et procede de fabrication d'une telle micro-batterie
JP3644542B1 (ja) * 2003-12-12 2005-04-27 三井金属鉱業株式会社 非水電解液二次電池用負極集電体
JP2006012576A (ja) * 2004-06-25 2006-01-12 Shin Etsu Chem Co Ltd 非水電解質二次電池用電極及びその作製方法
US20080135801A1 (en) * 2004-07-29 2008-06-12 Shingo Kizaki Silicon Monoxide Powder For Secondary Battery and Method For Producing the Same
JP2007213825A (ja) * 2006-02-07 2007-08-23 Matsushita Electric Ind Co Ltd 非水電解質二次電池と、その負極活物質および負極、ならびにそれらの製造方法
JP4470917B2 (ja) * 2006-06-29 2010-06-02 ソニー株式会社 電極集電体、電池用電極及び二次電池
JP4635978B2 (ja) * 2006-08-02 2011-02-23 ソニー株式会社 負極及び二次電池
JP2008047308A (ja) * 2006-08-10 2008-02-28 Mitsui Mining & Smelting Co Ltd 非水電解液二次電池
JP5090028B2 (ja) * 2007-03-16 2012-12-05 福田金属箔粉工業株式会社 リチウム二次電池負極集電体用銅箔およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004171904A (ja) * 2002-11-20 2004-06-17 Sanyo Electric Co Ltd リチウム二次電池用電極の製造方法
JP2004288564A (ja) 2003-03-25 2004-10-14 Shin Etsu Chem Co Ltd 非水電解質二次電池用電極及びその製造方法
JP2007294432A (ja) 2006-03-31 2007-11-08 Sanyo Electric Co Ltd 非水電解液二次電池
JP2008117655A (ja) 2006-11-06 2008-05-22 Sony Corp 非水電解質二次電池用負極集電体及び非水電解質二次電池

Also Published As

Publication number Publication date
KR20130119007A (ko) 2013-10-30
WO2010128681A1 (ja) 2010-11-11
TWI499116B (zh) 2015-09-01
TW201112480A (en) 2011-04-01
KR20120003485A (ko) 2012-01-10
CN102422465A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
KR101346956B1 (ko) 2차 전지용 음극, 전극용 동박, 2차 전지 및 2차 전지용 음극의 제조방법
JP5666839B2 (ja) ２次電池用負極、負極集電体、２次電池及びこれらの製造方法
JP2022544754A (ja) バッテリーアノードとして使用するためのケイ素組成物材料
JP5791718B2 (ja) 集電体、電極構造体、非水電解質電池、蓄電部品
JP5437155B2 (ja) ２次電池用負極、電極用銅箔、２次電池および２次電池用負極の製造方法
KR100855842B1 (ko) 리튬이온 이차전지용 음극, 그 제조 방법 및 이것을 이용한리튬이온 이차전지
US20100266898A1 (en) Electrode for electrochemical device
JP4245270B2 (ja) 二次電池用電極の製造方法
JP5598884B2 (ja) リチウムイオン二次電池、該二次電池の負極電極を構成する集電体、ならびに該負極電極集電体を構成する電解銅箔
JP5437536B2 (ja) 電極用集電体、非水電解質二次電池用負極、非水電解質二次電池
JP5356309B2 (ja) ２次電池用負極、電極用銅箔、２次電池および２次電池用負極の製造方法
KR101787619B1 (ko) 도전층 피복 알루미늄재와 그 제조 방법
JP2021103697A (ja) リチウムイオン電池集電体用圧延銅箔及びリチウムイオン電池
JP2013077462A (ja) Ｌｉ電池集電体用銅箔、該銅箔を用いたＬｉ電池用電極およびＬｉ電池
JP5356308B2 (ja) ２次電池用負極、電極用銅箔、２次電池および２次電池用負極の製造方法
JP2014107019A (ja) リチウムイオン二次電池用負極およびその製造方法
JP6611751B2 (ja) リチウムイオン電池集電体用圧延銅箔及びリチウムイオン電池
JP5873711B2 (ja) 銅箔、二次電池の電極、二次電池、並びにプリント回路基板
KR20190114814A (ko) 리튬 이온 전지 집전체용 압연 동박 및 리튬 이온 전지
JP2008108459A (ja) 非水電解質二次電池用電極材の製造方法、非水電解質二次電池用電極及び非水電解質二次電池
JP2014063659A (ja) リチウムイオン二次電池用負極およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 7