KR101250514B1 - 양자소자를 포함하는 아날로그 프로세서 - Google Patents

Abstract

여러 계산문제를 풀기 위한 아날로그 프로세서가 제공된다. 아날로그 프로세서는 격자형으로 배치되는 복수의 양자소자 및 복수의 결합소자를 포함한다. 아날로그 프로세서는 해당 양자소자에 유효 로컬 바이어스를 인가하는 복수의 바이어스 제어 시스템을 더 포함한다. 복수의 결합소자 중 결합소자의 일 집합은 격자에서 최근접 이웃 양자소자들을 결합시킨다. 결합소자의 다른 집합은 차근접 이웃 양자소자들을 결합시킨다. 아날로그 프로세서는 해당 결합소자의 결합 값을 조정하는 복수의 결합 제어 시스템을 더 포함한다. 아날로그 프로세서는 해당 양자소자로부터 정보를 측정하는 복수의 판독소자를 더 포함한다.

아날로그 프로세서, 양자 프로세서, 양자소자, 결합소자, 판독소자, 격자

Description

양자소자를 포함하는 아날로그 프로세서 {ANALOG PROCESSOR COMPRISING QUANTUM DEVICES}

본 방법, 물품과 시스템은 아날로그 처리 및 양자 계산장치에 관한 것이다.

1. 아날로그 컴퓨팅

아날로그 컴퓨팅은 물리량 (압력, 전압, 위치 등)을 사용하는 관심 있는 문제를 모델링하기 위해 물리적 (기계적, 전기적 등) 현상을 이용하여 문제의 변수들을 나타내고, 이 문제는 추상적인 수학적 문제이거나 다른 물리량을 포함하는 물리적 문제이다. 단순하게 표현하면, 아날로그 컴퓨터와 같은 아날로그 시스템은 문제를 풀기 위해, 문제에서 하나 이상의 입력 변수를 취하여 물리량으로 표현하고 물리 법칙에 따라 변수의 상태를 진전시킨다. 그 문제에 대한 해답은 판독 가능한 물리적 변수로 산출된다.

아날로그 시스템에는 두 가지의 장점이 있다. 첫째, 연산들이 진정으로 병렬적으로 (truly parallel) 실행된다. 연산들은 대개 물리 법칙에 의해 지배되므로, 아날로그 시스템의 일 부분의 연산이 타 부분의 다른 연산과 함께 동시에 일어나는 것을 금지하는 것은 대부분의 아날로그 시스템에서 사실상 없다. 둘째, 아날로그 시스템은 시간 영역(time-domain) 계산을 포함하지 않기 때문에, 시계(clock) 의 사용이 요구되지 않는다. 대개의 물리적 응용에 있어서, 아날로그 시스템은 실시간으로 전개되어 디지털 컴퓨터로 동일한 계산을 하는 것보다 빠르다.

종래에, 아날로그 시스템에서는 연속적인 변수를 나타내기 위해 어떤 물리량 (전압, 압력, 온도 등)이 사용된다. 이는 정확도에 부정적 영향을 미친다. 문제에 대한 해답의 정밀도는 연속적인 변수를 정량화 할 수 있는 정도에 의해 제한되기 때문이다. 이러한 사실은, 아날로그 시스템이 문제의 변수를 표현하기 위해 대체로 물리량을 사용하고, 자연에서 찾아지는 물리량은 본질적으로 연속적이기 때문에 아날로그 시스템에 그대로 적용된다. 반면, 디지털 컴퓨터는 가능한 비트의 값으로서 '0' 과 '1'을 구분하여, 정확한 상태를 쉽게 확인할 수 있다. 아날로그 시스템은 또한 해결할 수 있는 문제들의 유형에도 제한이 있다. 예를 들면, 해시계와 나침반은 모두 초보적인 아날로그 컴퓨터이다. 그러나, 그것들은 각기 단지 한가지의 연산 (즉, 태양의 위치에 근거하여 시간을 계산하는 것, 지구 자기장의 방향을 계산하는 것) 만을 할 수 있다. 하나의 디지털 컴퓨터는 동일한 포괄적인 장치를 사용하여 위의 두 문제를 계산하도록 재프로그램 될 수 있다. 아날로그 시스템은 대개 디지털 컴퓨터보다 복잡하다. 또한, 아날로그 시스템이 수행할 수 있는 연산의 개수는 종종 회로/소자의 중복 가능성 정도에 의해 제한된다.

디지털 컴퓨터가 많은 포괄적인 문제들을 해결하는데 유용하기는 하지만, 해답들이 종래의 디지털 컴퓨터로 효율적으로 계산될 수 없다는 문제들이 여전히 있다. 바꾸어 말하면, 어떤 문제의 해답을 구하는데 필요한 시간(time)은 그 문제의 크기(size)에 다항식적으로 증가 (polynomially scale) 하지 않는다. 어떤 경우에 는 문제를 병렬화 할 수도 있지만, 병렬화는 종종 비용의 관점에서 비현실적일 수 있다. 디지털 컴퓨터는 유한 상태 기계 방식 (finite state machine approach)을 사용한다. 유한 상태 기계 방식은 넓은 유형의 계산 문제에 잘 적용되지만, 해결 가능한 문제의 복잡도(complexity)에 근본적인 제약을 가한다. 이것이 유한 상태 기계 방식이 작동하기 위해 시계 또는 타이머를 필요로 하는 까닭이다. 현재 수준의 CMOS 기술로 구현된 시계는 약 5 GHz의 최대 클록 속도 (clock rate, 주파수)를 갖는다. 반면에, 많은 아날로그 시스템은 시계를 요구하지 않는다. 따라서, 아날로그 시스템에서는 문제에 대한 해답을, 종종 상응하는 디지털 컴퓨팅에 의한 계산보다 훨씬 빠른 어쩌면 지수 함수적으로 빠른 속도로, 자연스럽게 이끌어낼 수 있다.

디지털 컴퓨터는 낮은 전력 소모, 상태 구별을 쉽게 하는 이산적 이진성 및 광범위한 영역의 일반적 목적의 계산 문제들을 해결하는 능력으로 인하여 효용을 보여왔다. 그러나, 여러 구체적인 양자 시뮬레이션 및 최적화 문제에 있어서, NP-hard 및 NP-complete 문제들은 디지털 컴퓨터에서 다루기 어려운 (intractable) 문제로 남아있다. 제한적인 유한 정밀도와 같은 아날로그 시스템의 단점들이 극복될 수 있다면, 아날로그 시스템은 중요한 계산 문제들을 해결하는데 있어서 고전적인 디지털 컴퓨터를 쉽게 능가할 수 있을 것이다.

2. 복잡도 부류

복잡도를 다루는 컴퓨터 과학자들은 일상적으로 다른 복잡도 부류 (complexity classes) 정의를 사용한다. 컴퓨터 과학의 발전에 따라 새로운 복잡 도 부류가 정의되고 기존의 복잡도 부류들이 통합되는 과정을 거쳐 복잡도 부류의 개수는 계속 변한다. 판단 문제(decision problem)들에 대하여, 다항식 시간(polynomial-time, P), 비결정적 다항식 시간(non-deterministic polynomial-time, NP), NP-complete(NPC) 및 NP-hard(NPH)의 복잡도 부류가 알려져 있다. 판단 문제들은 이진(binary) 결과를 갖는다.

NP 문제는 다항식 시간 검증이 가능한 계산 문제이다. 즉, 잠재적인 해답 (potential solution)을 검증하는데 문제의 크기가 다항식 시간(P)이면 충분하다. 잠재적 해답을 찾는 데에는 다항식 시간보다 더 많은 시간이 필요할 수 있다. NP-hard 문제들에 대해서는 잠재적인 해답을 검증하는데 더 많은 시간이 필요할 수 있다.

NPC 문제는 공지의 NPC 문제와 동등하거나 또는 더 풀기 어려운 문제라고 증명되는 NP 문제로 정의될 수 있다. 즉, NPC 문제는 NP 문제이고 또한 NPH 문제이다. 이를 식 NPC = NP ∩ NPH로 표현할 수 있다.

공지의 NPC 문제로부터 주어진 문제로의 다항식 시간 변환 (polynomial time reduction)이 존재한다면, 주어진 문제는 공지의 NPC 문제와 동등하거나 또는 더 풀기 어려운 문제라 한다. 이 변환은 사상(mapping)을 일반화한 것이라 볼 수 있다. 사상들은 일대일 함수, 일대다 함수, 또는 신탁(oracle)을 사용한 것일 수 있다. 복잡도 부류의 개념과 복잡도 부류를 계산 문제의 다루기 어려움 (intractability)을 정의하는 방식은, 예를 들어, 가레이(Garey)와 존슨(Johnson)의 책 (Computers and Intractability: A Guide to the Theory of NP- Completeness, 1979, Freeman, San Francisco, ISBN: 0716710455)에 설명되어 있다. 또한, 코르먼 (Cormen), 라이서슨 (Leiserson) 및 리베스트 (Rivest)의 책 (Introduction to Algorithms, 1990, MIT Press, Cambridge, ISBN: 0262530910)을 참조할 수도 있다.

대개, 판단 문제에는 올바른 판단인지를 결정하기 위해 풀어야 하는 관련된 최적화 문제가 있다. 판단-기반(decision-based) NP-complete 문제를 푸는 효율성은 대응되는 최적화-기반(optimization-based) 문제를 해결하는 효율성을 높이는데 기여할 수 있다. 이 사실은 어떤 NP 문제에도 일반적으로 적용된다. 해답을 찾는 대상은 종종 최적화-기반 문제이다.

3. 양자 소자

양자 컴퓨팅은, 기존의 디지털 컴퓨터보다 빠르게 특정 계산을 하기 위하여, 기저 상태(basis states)의 중첩(superposition) 및 양자소자(quantum devices)의 얽힘(entanglement)과 같은 양자 효과를 이용하기 위해 양자 소자를 이용하는 비교적 새로운 방식의 컴퓨팅이다. 디지털 컴퓨터에서는 정보가 '0' 또는 '1' 상태를 갖는 비트(bit)로 저장된다. 예를 들어, 1 비트는 낮은 전압 값으로 논리 '0'을 표현하고 높은 전압 값으로 논리 '1'을 나타낼 수 있다. 디지털 컴퓨터의 비트와는 대조적으로, 양자 컴퓨터는 정보를 양자소자의 한 유형인 큐비트(qubit, quantum bit)로 나타낸다. 큐비트에서 데이터는 식(1)에 나타난 바와 같이 '0', '1' 상태, 또는 이 두 상태의 임의의 중첩 일 수 있다.

α│0〉+β│1〉 (1)

식 (1)의 용어법에 따른다면, 디지털 컴퓨터의 '0' 상태는 큐비트 기저상태│0〉 와 유사하고, '1' 상태는 큐비트 기저상태 │1〉과 유사하다. 식 (1)에 따르면, 큐비트는 큐비트 기저상태들의 중첩을 허용하는데, 큐비트가 │0〉 또는 │1〉 상태에 있을 특정 확률이 있다. │α│²은 │0〉상태에 있을 확률, │β│²은 │1〉상태에 있을 확률을 각각 나타내고, │α│²+ │β│²=1이다. 분명하게, 상태가 단순히 0과 1들인 디지털 컴퓨터의 비트 상태들에 비하여, 연속 변수 α와 β는 훨씬 많은 정보를 포함한다. 한 큐비트의 상태는 다음의 식 (2)와 같이 벡터로 표현될 수 있다.

(2)

큐비트는 상태들의 선형 조합 (또는 중첩)을 취할 수 있으나, 큐비트의 판독 또는 측정은 │0〉 또는 │1〉 상태에 있을 때만 가능하다. 양자소자들은 양자 기저 상태들간의 양자 터널링, 기저 상태들의 중첩, 큐비트들의 얽힘, 결맞음(coherence) 및 파동-입자 이중성 등의 양자 거동을 나타낸다. 양자계산 표준 모델(또는 양자계산 회로 모델로 알려짐)에서, 양자 게이트(quantum gate) 연산은 양자 계산소자 내의 큐비트들에 시간영역에서 적용된다. 환언하면, 양자 계산을 수행하려면, 개별 게이트들이 양자 계산소자 내의 하나 이상의 큐비트들의 상태에 소정의 시간 동안 작용하여야 한다. 게이트들은 큐비트들에 작용되는 상태 벡터(state vector)에 곱해지는 행렬들(matrices)로 표현된다. 가장 기본적인 단일- 큐비트 게이트들은 식(3)에 나타난 파울리 행렬들(Pauli matrices) 이다.

(3)

다른 단일-큐비트 게이트로는 하다마드 게이트 (Hadamard gate), 상 게이트 (phase gate) 및 π/8 게이트가 있다. 필요하다면, 예를 들어, 닐슨 (Nielson)과 추앙 (Chuang)의 책 (Quantum Computation and Quantum Information, 2000, Cambridge University Press, Cambridge, pp. 174-177)을 참조하라.

결합된 2 큐비트들 역시 식(4)와 같은 중첩을 따른다.

(4)

2-큐비트 시스템의 상태는 4-요소 벡터로 나타내고, 2-큐비트 게이트 연산들은 4 × 4 행렬들로 나타낸다. 따라서, n-큐비트 시스템은 연속 변수들의 2ⁿ 벡터로 나타낸다. 식 (3)에 나타난 바와 같은 기본적인 단일 게이트 연산들의 부분집합과 하나 이상의 2-큐비트 게이트 연산들은 양자계산에 대하여 보편적(universal)이라는 게이트 집합을 이룬다. 양자 연산의 보편 집합(universal set)은 모든 양자계산을 가능하게 하는 임의의 양자 연산들의 집합이다.

4. 양자 컴퓨팅의 요구사항

일반적으로 말하자면, 큐비트는 (i) 다수의 양자 상태를 갖고, (ii) 외부 환경으로부터 일관되게 차단될 수 있으며, (iii) 연관된 둘 이상의 양자 상태들간의 양자 터널링을 허용하는 특성을 갖는 잘 정의된 하나의 물리적 구조이다. 예를 들 어 무지 (Mooji) 등의 논문 (Science 285, 1999, p. 1036, 이하 "무지"로 칭함)을 보라. 이 논문은 본 출원에 참조 병합된다. 큐비트들을 형성할 수 있는 물리적 시스템에 대한 최신 개요가 브라운스테인(Braunstein)과 로(Lo)가 편집한 책(Scalable Quantum Computers, 2001, Wiley-VCH, Berlin, 이하 "브라운스테인과 로"로 칭함)에 나와 있다.

어떤 물리적 시스템이 하나의 큐비트로 거동하기 위해서는 몇 가지 요구사항이 만족되어야만 한다. 디빈센조(DiVincenzo)가 쓴 브라운스테인과 로의 제1장을 참조하라. 여기에는, 물리적 시스템(큐비트)이 확장 가능(scalable)하여야 한다는 조건이 있다. 환언하면, 적정한 개수의 큐비트들을 일관되게 결합할 수 있어야 한다는 것이다. 확장성과 연관된 것으로, 큐비트 비결맞음(decoherence)을 제거할 필요가 있다. 또한, 큐비트가 양자 컴퓨팅에 유용하기 위해서는, 큐비트를 초기화하고, 제어하고, 결합하는 연산들을 수행할 수 있어야 한다. 큐비트의 제어는 2 이상의 큐비트들에 대한 연산과 단일 큐비트 연산들을 포함한다. 양자 컴퓨팅을 지원하기 위해서는, 이러한 연산들의 집합이 보편 집합이 되어야 할 필요가 있다. 다수의 게이트 집합들이 보편적이다. 예를 들어, 바렌코(Barenco) 등의 논문 (Physical Review A 52, 1995, p. 3457)을 참조하되, 이 논문은 본 출원에 참조 병합된다. 또한, 양자 컴퓨팅의 다른 요건으로는 컴퓨팅 연산을 하고 정보를 추출하기 위하여 큐비트의 상태를 측정할 수 있어야 한다는 것이다. 상기의 요건들은 양자계산을 위한 회로 모델(circuit model)을 대상으로 도출된 것으로, 다른 모델에서는 이 요건들이 완화될 수 있다.

5. 초전도 큐비트

양자 컴퓨팅 하드웨어에 대한 여러 가지 제안이 있다. 여러 하드웨어 제안 중에서, 가장 확장성 있는 물리적 시스템은 초전도 구조(superconducting structures)인 것으로 보인다. 초전도 물질은 임계 수준 미만의 전류, 자기장 및 온도에서 전기적 저항을 갖지 않는 물질이다. 조셉슨 접합(Josephson junction)이 이러한 구조의 예이다.

초전도 큐비트를 실현하는 두 가지의 주요 수단이 있다. 하나는 잘 정의된 전하(charge)의 한계에 해당하고(전하 큐비트), 다른 하나는 잘 정의된 상(phase)의 한계에 해당한다(상/플럭스 큐비트). 상과 전하는 서로 연관된 변수로서, 기본적인 양자 원리에 따르면, 정준 짝 (canonical conjugate)을 이룬다. 이 두 종류의 소자에 대한 구분이 마크린(Makhlin) 등의 논문 (Reviews of Modern Physics 73, 2001, pp. 357-400, 이하 "마크린"으로 칭함)에 약술되어 있으며, 이 논문은 본 출원에 참조 병합된다. 초전도 큐비트에는 조셉슨 접합 큐비트와 같이 널리 알려진 소자들이 있다. 예를 들어, 본 출원에 참조 병합된 바로네(Barone)와 파테르노(Patern)의 책 (Physics and Applications of the Josephson Effect, 1982, John Wiley and Sons, New York); 마티니스(Martinis) 등의 논문 (Physical Review Letters 89, 2002, 117901) 및 본 출원에 참조 병합된 한(Han) 등의 논문 (Science 293, 2001, p. 1457)을 참조하라.

5.1 플럭스 큐비트

플럭스 큐비트 (flux qubit)의 일종으로 지속전류(persistent current) 큐비 트가 있다. 무지 및 본 출원에 참조 병합된 올란도 (Orlando) 등의 논문 (Physical Review B 60, 1999, 15398-15413, 이하 "올란도"로 칭함)을 참조하라. 초전도 상 큐비트는 널리 알려져 있고, 긴 결맞음 시간(coherence time)을 입증하였다. 예를 들어, 올란도 및 본 출원에 참조 병합된 일이체브 (Il'ichev) 등의 논문 (Physical Review Letters 91, 2003, 097906, 이하 "일이체브"로 칭함)을 참조하라. 다른 형태의 상 큐비트로는 3개 정도의 조셉슨 접합을 갖는 초전도 루프(loops)가 있다. 예를 들어, 지. 브래터 (G. Blatter) 등의 논문 (Physical Review B, 63, 2001, 17451); 및 2000년 프리드맨 (Friedman) 등의 논문 (Nature 406, 43, 이하 "프리드맨 2000"으로 약칭)을 참조하되, 이 두 논문은 본 출원에 참조 병합된다. 플럭스 큐비트에 대한 더 상세한 사항은 다음의 미국 특허 제6,960,780호의 "공명 제어 큐비트 시스템", 제6,897,468호의 "공명 제어 큐비트 시스템", 제6,784,451호의 "다접합 상 큐비트", 제6,885,325호의 "서브-플럭스(Sub-flux) 양자 생성자", 제6,670,630호의 "양자 상-전하 결합 소자", 제6,822,255호의 "핑거 스퀴드 (Finger squid) 큐비트 장치", 제6,979,836호의 "초전도 저 인덕턴스 큐비트", 미국 특허 출원 공개 제2004-0140537호의 "여분-기판 제어 시스템", 제2004-0119061호의 "단일 큐비트 텔레포테이션 방법", 제2004-0016918호의 "초전도 큐비트의 제어 방법 및 시스템", 제2004-0000666호의 "초전도 양자 컴퓨터를 위한 부호화 및 오류 억제", 제2003-0173498호의 "양자 상-전하 결합 소자", 제2003-0169041호의 "양자 계산 통합 개발 환경", 제2003-0121028호의 "양자 계산 통합 개발 환경", 제2003-0107033호의 "3층 헤테로구조 접합" 및 제2002-0121636호의 "다 터미널 접합 양자 비트 및 상 이전 루프" 을 참조하되, 이들은 본 출원에 참조 병합된다.

도 1a는 초전도 상 큐비트(100)를 나타낸다. 상 큐비트(100)는 조셉슨 접합(101-1, 101-2, 101-3)에 의해 차단되는(interrupted) 초전도 재료의 루프(103)를 포함한다. 조셉슨 접합은 보통 일반적인 재료의 증착 및 리소그래피 단계를 포함하는 표준 제조 공정을 이용하여 형성된다. 예를 들어, 마도우 (Madou)의 책 (Fundamentals of Microfabrication, Second Edition, 2002, CRC Press); 반 잔트 (Van Zant)의 책 (Microchip Fabrication, Fourth Edition, 2000, McGraw-Hill, New York); 레빈슨 (Levinson)의 책 (Principles of Lithography, The International Society for Optical Engineering, 2001, Bellingham Washington); 및 코우드허리 (Choudhury)의 책 (Handbook of Microlithography, Micromachining and Microfabrication Volume 1: Microlithography, 1997, The International Society for Optical Engineering, Bellingham Washington) 들을 참조하라. 조셉슨 접합을 제조하는 방법은, 예를 들어, 라모스 (Ramos) 등의 논문 (IEEE Transactions on Applied Superconductivity 11, 2001, p. 998)에 기술되어 있다. 공통 기판은, 예를 들면, 실리콘, 실리콘 산화물, 또는 사파이어를 포함한다. 조셉슨 접합들(101)은 또한 산화 알루미늄 등의 절연성 재료를 포함한다. 초전도 루프(103)를 형성하는데 유용한 초전도 재료의 예로는 알루미늄과 니오브가 있다. 조셉슨 접합들(101)의 크기는 약 10nm (나노미터)에서 약 10㎛ (마이크로미터)의 범위에 있다. 하나 이상의 조셉슨 접합(101)은 상 큐비트(100) 내의 나머지 조셉 슨 접합과는 다른 파라미터 값을 갖는다. 여기서, 파라미터로는 접합의 크기, 접합의 표면적 및 조셉슨 에너지 또는 충전 에너지 (charging energy) 등이 있다. 상 큐비트(100) 내의 어떤 두 조셉슨 접합들(101)의 차이는 계수 α에 의해 특징지어지는데, 계수 α는 보통 약 0.5와 1.3사이의 값을 갖고, 계수 α가 1일 때 동등한 파라미터를 갖는 접합을 나타낸다. 어떤 경우에는, 상 큐비트 내의 한 쌍의 조셉슨 접합에 대하여, 계수 α가 각 조셉슨 접합의 임계 전류의 비율로 나타난다. 조셉슨 접합의 임계 전류는 접합이 더 이상 초전도 하지 않게 되는 전류를 의미한다. 즉, 임계 전류 미만에서는 그 접합이 초전도하고, 임계 전류를 초과하면 그 접합은 초전도 하지 않는다. 따라서, 예를 들어, 상기 접합들(101-1, 101-2)에 대한 계수 α는 접합(101-1)의 임계전류와 접합(101-2)의 임계전류의 비로 정의 된다.

도 1a를 참조하면, 바이어스 소스(110)는 상 큐비트(100)와 유도적으로 결합한다 (inductively coupled). 바이어스 소스(110)는 상 큐비트(100)를 통해 자속 Φ_x을 연결하여(thread) 상 큐비트의 상태를 제어하도록 한다. 상 큐비트(100)는 보통 약 0.2·Φ₀ 와 0.8·Φ₀ 사이의 자속 Φ_x 바이어스에서 동작하는데, 여기서 Φ₀는 자속 양자(flux quantum)이다.

상 큐비트(100)는 조셉슨 접합들(101) 간의 상을 기준으로 하여 간략화된 2차원 퍼텐셜을 갖는다. 상 큐비트(100)는 보통 자속 Φ_x으로 바이어스되어, 2차원 퍼텐셜 분포 (potential profile)는 국부 에너지 최소치 (local energy minima)의 영역들을 포함하되, 국부 에너지 최소치들은 작은 에너지 장벽으로 서로 분리되고 또한 큰 에너지 장벽으로 다른 영역들로부터 분리된다. 이 퍼텐셜은, 도 1b에 나타난 바와 같이, 도 1a의 상 큐비트(100) 내에서 시계방향의 초전도 전류(102-0)를 나타내는 좌측 우물(160-0) 및 반 시계방향의 초전도 전류(102-1)를 나타내는 우측 우물(160-1)을 포함하는 이중우물 퍼텐셜(150)이 된다. 약 0.5·Φ₀의 자속 바이어스가 인가될 때 이중우물 퍼텐셜(150)이 형성될 수 있다.

좌측 우물(160-0)과 우측 우물(160-1)이 축퇴(degeneracy) 또는 축퇴에 가까운 상태에 있을 때 (즉, 도 1B와 같이 우물들이 같은 또는 거의 같은 에너지 퍼텐셜에 있을 때), 상 큐비트(100)의 양자 상태는 상 또는 기저 상태들의 일관된 중첩 (coherent superposition)이 되고 이 장치는 하나의 상 큐비트로서 동작 가능하다. 축퇴 또는 축퇴에 가까운 점 (point at or near degeneracy)을 상 큐비트(100)의 계산연산 점 (point of computational operation) 이라 칭한다. 상 큐비트(100)의 계산연산 도중에, 상 상태들에 저장된 양자 정보를 양자 컴퓨팅 규칙에 따라 처리하기 위해 제어 가능한 양자 효과가 사용될 수 있다. 상 큐비트에서 저장되고 처리되는 양자 정보는 상 기저(phase basis)에 있기 때문에, 전하 기저(charge basis)의 노이즈에 민감하지 않다. 일이체브 등은 3-조셉슨 접합 플럭스 큐비트를 고성능 탱크 회로에 연결하여 라비(Rabi) 진동을 연속적으로 관찰하는 데에 사용하였다.

양자계산 표준 모델에는 양자계산을 과학 기술의 이루기 힘든 위업으로 만드는 여러 문제점들이 있다. 양자 컴퓨팅은 양자 정보의 일관성 있는 처리를 요구한다. 이는 노이즈와 오류에 대한 면역성(immunity) 뿐만 아니라 큐비트들에서 충분히 긴 비결맞음 시간 (decoherence time)을 요구한다. 비결맞음은 시간영역 게이트 수준 표준모델 양자계산을 어렵게 한다. 따라서, 유용한 문제를 풀기 위하여 결맞지 않은 터널링 (incoherent tunneling)과 같은 양자효과를 이용하는 것이 바람직하고, 또한 표준모델 양자계산의 난점을 극복하게 할 수 있을 것이다.

(i) 본 발명의 일 측면에 따르면, 아날로그 (양자) 프로세서를 포함하는 계산 시스템이 제공된다. 양자 프로세서는 격자(lattice)의 노드들을 형성하는 복수의 양자소자들을 포함하고, 양자소자들은 제1 및 제2 기저 상태를 가지며 또한 조셉슨 접합들에 의해 차단되는 초전도 재료의 루프를 포함한다. 양자 프로세서는 또한 양자소자들을 최근접 이웃(nearest-neighbor) 또는 차근접 이웃(next-nearest neighbor) 형상으로 결합하는 복수의 결합소자를 포함한다.

(ii) 본 발명의 다른 일 측면에 따르면, 복수의 양자소자 및 양자소자들을 결합시키는 복수의 결합소자를 포함하는 양자 프로세서를 이용하여, 계산문제의 결과를 결정하는 방법이 제공된다. 상기 방법은 복수의 양자소자에서 각 양자소자의 상태 및 복수의 결합소자에서 각 결합소자의 결합강도(coupling strength)를 설정하여 양자 프로세서를 초기 상태로 초기화하는 단계, 양자 프로세서가 계산문제의 자연적 바닥상태(natural ground state)에 근접하는 최종 상태에 도달하도록 전개(evolve)하는 단계, 및 복수의 양자소자 중 하나 이상의 양자소자의 최종 상태를 판독하여 계산문제의 결과를 결정하는 단계를 포함한다.

(iii) 본 발명의 또 다른 일 측면에 따르면, 계산문제의 결과를 결정하기 위해, 중앙처리장치 및 중앙처리장치에 결합된 메모리를 포함하는 컴퓨터 시스템이 제공된다. 메모리는 계산문제를 정의하는 명령문들(instructions)을 포함하는 사용자 인터페이스 모듈, 계산문제의 사상(mapping)을 정의하는 명령문들을 포함하는 사상 모듈(mapper module) 및 아날로그 프로세서 인터페이스 모듈을 포함한다. 아날로그 프로세서 인터페이스 모듈은 상기 사상을 아날로그 프로세서에 전송하는 명령문 및 전송한 사상에 상응하는 결과를 아날로그 프로세서로부터 수신하는 명령문을 포함한다. 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함한다. 사상은 각 양자소자에 대한 초기값들 및 각 결합소자에 대한 초기값들을 포함한다. 결합소자들은 양자소자들을 최근접 이웃 및 차근접 이웃으로 결합시킨다.

(iv) 본 발명의 또 다른 일 측면에 따르면, 디지털 컴퓨터 시스템과 함께 사용될 컴퓨터 프로그램 제품이 제공된다. 컴퓨터 프로그램 제품은 컴퓨터로 읽을 수 있는 저장 매체 및 상기 저장 매체에 담긴 컴퓨터 프로그램 절차(mechanism)를 포함한다. 컴퓨터 프로그램 절차는 계산문제를 정의하는 명령문들을 포함하는 사용자 인터페이스 모듈, 계산문제의 사상을 생성하는 명령문들을 포함하는 사상 모듈, 상기 사상을 아날로그 프로세서에 전송하는 명령문 및 전송한 사상에 상응하는 결과를 아날로그 프로세서로부터 수신하는 명령문을 포함하는 아날로그 프로세서 인터페이스 모듈을 포함한다. 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함하고, 사상은 각 양자소자에 대한 초기값들 및 각 결합소자에 대한 초기값들을 포함하고, 결합소자들은 양자소자들을 최근접 이웃 및 차근접 이웃으로 결합시킨다.

(v) 본 발명의 또 다른 일 측면에 따르면, 양자 프로세서가 제공된다. 양자 프로세서는 격자형으로 배열된 복수의 양자소자, 복수의 제1 결합소자 및 복수의 제2 결합소자를 포함한다. 복수의 제1 결합소자 중 하나의 결합소자는 격자에서 가장 근접한 제1 양자소자와 제2 양자소자를 결합시키고, 복수의 제2 결합소자에서 하나의 결합소자는 격자에서 다음으로 근접한 제3 양자소자와 제4 양자소자를 결합시킨다.

(vi) 본 발명의 또 다른 일 측면에 따르면, 양자 프로세서가 제공된다. 양자 프로세서는 복수의 양자소자, 복수의 제1 결합소자, 복수의 제2 결합소자, 적어도 하나의 양자소자와 결합되는 판독소자(read out device) 및 적어도 하나의 양자소자와 결합되는 로컬 바이어스 소자(local bias device)를 포함한다. 복수의 양자소자들과 복수의 제1 결합소자들은 대각선(diagonal)을 갖는 평면 직사각형 배열을 형성하고, 적어도 하나의 제1 결합소자는 제1 양자소자와 제2 양자소자를 최소 음의 결합강도와 최대 양의 결합강도 사이의 결합강도로 결합시킨다. 적어도 하나의 제2 결합소자는 배열의 대각선을 따라 배치된 제3 양자소자와 제4 양자소자를 최소 음의 결합강도와 제로 (zero) 결합강도 사이의 결합강도로 결합시킨다.

(vii) 본 발명의 또 다른 일 측면에 따르면, 양자 프로세서를 포함하는 계산 시스템이 제공된다. 양자 프로세서는 격자의 노드들을 형성하는 복수의 큐비트 수단 및 복수의 결합 수단을 포함한다. 복수의 결합 수단 중 제1 결합 수단은 제1 큐비트 수단과 제2 큐비트 수단을 결합시키는데, 상기 제1 큐비트 수단과 제2 큐비트 수단은 최근접 이웃이거나 차근접 이웃 관계에 있다.

(viii) 본 발명의 또 다른 일 측면에 따르면, 격자로 배열된 복수의 큐비트 수단, 복수의 제1 결합 수단 및 복수의 제2 결합 수단을 포함하는 양자 프로세서가 제공된다. 제1 결합 수단은 제1 큐비트 수단과 제2 큐비트 수단을 결합시키는데, 상기 제1 큐비트 수단과 제2 큐비트 수단은 격자에서 최근접 이웃을 이루고, 제2 결합 수단은 제3 큐비트 수단과 제4 큐비트 수단을 결합시키는데, 상기 제3 큐비트 수단과 제4 큐비트 수단은 격자에서 차근접 이웃을 이룬다.

(ix) 본 발명의 또 다른 일 측면에 따르면, 양자 프로세서를 이용하여 계산문제의 결과를 결정하는 방법이 제공된다. 양자 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함하는데, 각 결합소자는 한 쌍의 양자소자들을 결합시킨다. 상기 방법은 각 양자소자의 상태 및 각 결합소자의 결합강도를 설정하여 양자 프로세서를 초기 상태로 초기화하는 단계, 양자 프로세서가 계산문제의 자연적 바닥상태에 근접하는 최종 상태에 도달하도록 전개하는 단계, 하나 이상의 양자소자의 최종 상태를 판독하여 계산문제의 결과를 결정하는 단계, 및 계산문제의 결과를 포함하는 데이터 신호를 싣는 반송파(carrier wave)를 발생하는 단계를 포함한다.

(x) 본 발명의 또 다른 일 측면에 따르면, 컴퓨터 시스템이 제공된다. 컴퓨터 시스템은 해결할 P, NP, NP-Hard 및 NP-Complete 계산문제를 입력하는 수단, 계산문제를 큐비트 수단 및 최근접 이웃과 차근접 이웃 큐비트 수단들을 결합시키는 결합 수단을 포함하는 양자 프로세서로 사상화하는 수단, 계산문제에 대한 해답을 양자 프로세서를 이용하여 구하는 수단, 계산문제의 해답을 출력하는 수단 및 해답을 반송파에 실리는 데이터 신호로서 전송하는 수단을 포함한다.

(xi) 본 발명의 또 다른 일 측면에 따르면, 복수의 노드에 대하여 각 노드의 값을 포함하고 반송파에 실리는 디지털 신호가 제공된다. 양자 프로세서에서 격자를 이루는 적어도 두개의 노드가 있다. 격자의 각 노드는 양자소자이다. 적어도 하나의 노드의 값은 개별적 또는 집단적으로 계산문제에 대한 해답을 표현하는데, 상기 계산문제는 그것을 표현하는 그래프가 격자의 적어도 일부에 사상된 다음에 양자 프로세서를 한번에 전개시켜 해결한 것이다.

(xii) 본 발명의 또 다른 일 측면에 따르면, 복수의 노드에 대하여 각 노드의 값을 평가하여 결정된 계산문제에 대한 해답을 포함하고 반송파에 실리는 디지털 신호가 제공된다. 양자 프로세서에서 격자를 이루는 적어도 두개의 노드가 있고, 격자의 각 노드는 양자소자이다. 적어도 한 노드의 값은 계산문제를 표현하는 그래프가 격자의 적어도 일부에 사상 되고 양자 프로세서를 한번에 전개시킨 다음에 결정된다.

(xiii) 본 발명의 또 다른 일 측면에 따르면, 격자를 이루는 양자소자를 포함하는 양자 프로세서에 의해 풀어야 할 계산문제의 그래프를 포함하고 반송파에 실리는 디지털 신호가 제공된다. 풀어야 할 계산문제의 그래프는 복수의 노드 및 각 노드에 대한 초기 값과 상기 노드와 다른 노드 사이의 결합 상수(coupling constant)를 포함한다. 풀어야 할 계산문제의 그래프는 양자 프로세서의 격자에 사상 될 수 있도록 설정된다.

(xiv) 본 발명의 또 다른 일 측면에 따르면, 양자 프로세서에 의해 풀어야 할 계산문제를 포함하고 반송파에 실리는 디지털 신호가 제공된다. 양자 프로세서는 격자를 이루는 양자소자를 포함한다. 풀어야 할 계산문제는 복수의 노드 및 각 노드에 대한 초기 값과 상기 노드와 다른 노드 사이의 결합 상수를 포함하는 그래프로 변환된다. 풀어야 할 계산문제의 그래프는 양자 프로세서의 격자에 사상 될 수 있도록 설정된다.

(xv) 본 발명의 또 다른 일 측면에 따르면, 계산문제에 대한 해답을 구하기 위한 제1 표시 필드 및 제2 표시 필드를 포함하는 그래픽 사용자 인터페이스가 제공된다. 제1 표시 필드는 언제 복수의 노드 각각에 대한 값을 가지고 반송파에 실리는 디지털 신호가 수신되었는지 나타낸다. 적어도 2 노드가 양자 프로세서내에 격자형으로 배치되고, 각 노드는 양자소자이다. 적어도 한 노드의 값은 개별적 또는 집단적으로 계산문제에 대한 해답을 표현하는데, 상기 계산문제는 그것을 표현하는 그래프가 격자의 적어도 일부에 사상된 다음에 양자 프로세서를 한번에 전개시켜 해결한 것이다. 제2 표시 필드는 계산문제에 대한 해답을 표시한다.

(xvi) 본 발명의 또 다른 일 측면에 따르면, 계산문제에 대한 해답을 구하기 위한 제1 표시 필드 및 제2 표시 필드를 포함하는 그래픽 사용자 인터페이스가 제공된다. 제1 표시 필드는 언제 계산문제에 대한 해답을 포함하고 반송파에 실리는 디지털 신호가 수신되었는지 나타낸다. 계산문제에 대한 해답은 복수의 노드에 대하여 각 노드의 값을 평가하여 결정된다. 양자 프로세서에서 격자를 이루는 적어도 두개의 노드가 있고, 격자의 각 노드는 양자소자이다. 적어도 한 노드의 값은 계산문제를 표현하는 그래프가 격자의 적어도 일부에 사상되고 양자 프로세서를 한번에 전개시킨 다음에 결정된다. 제2 표시 필드는 계산문제에 대한 해답을 표시한다.

(xvii) 본 발명의 또 다른 일 측면에 따르면, 계산문제에 대한 해답을 구하기 위한 제1 표시 필드 및 제2 표시 필드를 포함하는 그래픽 사용자 인터페이스가 제공된다. 제1 표시 필드는 언제 양자 프로세서에 의해 풀어야 할 계산문제를 포함하고 반송파에 실리는 디지털 신호가 생성되었는지 나타낸다. 양자 프로세서는 격자를 이루는 양자소자를 포함한다. 풀어야 할 계산문제는 복수의 노드 및 각 노드에 대한 초기 값과 상기 노드와 다른 노드 사이의 결합 상수를 포함한다. 풀어야 할 계산문제는 양자 프로세서의 격자에 사상 될 수 있도록 설정된다. 제2 표시 필드는 수신된 계산문제에 대한 해답을 표시한다.

(xviii) 본 발명의 또 다른 일 측면에 따르면, 계산 시스템이 제공된다. 계산 시스템은 로컬 컴퓨터, 원격 컴퓨터, 및 상기 원격 컴퓨터와 통신하는 원격 양자 프로세서를 포함한다. 양자 프로세서는 복수의 양자소자를 포함하는데, 각 양자소자는 격자의 노드이며, 제1 양자소자는 제1 기저 상태와 제1 기저 상태를 갖는다. 양자 프로세서는 복수의 결합소자를 더 포함하는데, 제1 결합소자는 제1 양자소자와 제2 양자소자를 결합시키고, 제1 양자소자와 제2 양자소자의 형상은 격자에서 가장 근접한 형상과 다음으로 근접한 형상으로 이루어진 그룹으로부터 선택된다. 로컬 컴퓨터는 풀어야 할 계산문제를 원격 컴퓨터로 보낸다. 원격 컴퓨터는 계산문제에 대한 해답을 로컬 컴퓨터로 보낸다.

(xix) 본 발명의 또 다른 일 측면에 따르면, 계산문제의 결과를 결정하는 컴퓨터 시스템이 제공된다. 컴퓨터 시스템은 로컬 컴퓨터, 원격 컴퓨터 및 아날로그 프로세서를 포함한다. 로컬 컴퓨터는 중앙처리장치 및 중앙처리장치에 결합된 메모리를 포함한다. 로컬 컴퓨터의 메모리는 계산문제를 정의하는 명령문들을 포함하는 사용자 인터페이스 모듈, 계산문제의 사상을 생성하는 명령문들을 포함하는 사상 모듈 및 사상을 원격 컴퓨터로 보내는 명령문들을 포함하는 전송 모듈을 포함한다. 원격 컴퓨터는 중앙처리장치 및 중앙처리장치에 결합된 메모리를포함한다. 원격 컴퓨터의 메모리는 로컬 컴퓨터로부터 사상을 수신하는 명령문들을 포함하는 수신 모듈 및 상기 사상을 아날로그 프로세서에 전송하는 명령문을 포함하는 아날로그 프로세서 인터페이스 모듈을 포함한다. 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함한다. 사상은 적어도 하나의 양자소자에 대한 초기값들 및 적어도 하나의 결합소자에 대한 초기값들을 포함한다. 결합소자는 상응하는 양자소자를 최근접 이웃 및 차근접 이웃 중 적어도 하나와 결합시킨다.

(xx) 본 발명의 또 다른 일 측면에 따르면, 계산문제의 결과를 결정하는 컴퓨터 시스템이 제공된다. 컴퓨터 시스템은 로컬 컴퓨터, 원격 컴퓨터 및 아날로그 프로세서를 포함한다. 로컬 컴퓨터는 중앙처리장치 및 중앙처리장치에 결합된 메모리를 포함한다. 로컬 컴퓨터의 메모리는 계산문제를 정의하는 명령문들 및 계산문제를 원격 컴퓨터로 보내는 명령문들을 포함하는 전송 모듈을 포함한다. 원격 컴퓨터는 중앙처리장치 및 중앙처리장치에 결합된 메모리를 포함한다. 원격 컴퓨터의 메모리는 로컬 컴퓨터로부터 계산문제를 수신하는 명령문들을 포함하는 수신 모듈, 계산문제의 사상을 생성하는 명령문들을 포함하는 사상 모듈 및 상기 사상을 아날로그 프로세서에 전송하는 명령문을 포함하는 아날로그 프로세서 인터페이스 모듈을 포함한다. 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함한다. 사상은 적어도 하나의 양자소자에 대한 초기값들 및 적어도 하나의 결합소자에 대한 초기값들을 포함하고, 결합소자는 상응하는 양자소자를 최근접 이웃 및 차근접 이웃 중 적어도 하나와 결합시킨다.

도 1a 및 1b는 종래 기술에 따른 플럭스 큐비트 및 상응하는 이중 우물 퍼텐셜 분포를 나타낸다.

도 2a는 본 발명의 일 실시예에 따른 노드간 직교 결합을 갖는 격자를 나타낸다.

도 2b는 본 발명의 일 실시예에 따른 노드간 직교 및 대각 결합을 갖는 격자를 나타낸다.

도 2c는 본 발명의 일 실시예에 따른 다른 격자를 나타낸다.

도 2d는 본 발명의 일 실시예에 따라 도 2b의 격자를 45°회전시킨 격자를 나타낸다.

도 3a 및 3b는 본 발명의 일 실시예에 따른 5-노드 평면 그래프를 상응하는격자-기반 아날로그 그래프로 사상하는 예를 나타낸다.

도 4a 및 4b는 본 발명의 일 실시예에 따른 6-노드 평면 그래프를 상응하는격자-기반 아날로그 그래프로 차근접 이웃 결합을 이용하여 사상하는 예를 나타낸 다.

도 5는 본 발명의 일 실시예에 따른 복수의 결합소자 및 노드들을 동등한 단일 결합소자로 형성하는 예를 나타낸다.

도 6a 및 6b는 본 발명의 일 실시예에 따른 평면 그래프를 상응하는 격자-기반 아날로그 그래프로 사상하는 예를 나타낸다.

도 7은 종래 기술에 따른 첫 다섯 가지의 완전 그래프, K₁ 내지 K₅를 나타낸다.

도 8은 종래 기술에 따른 K_{3 ,3} 이분할 그래프를 나타낸다.

도 9a 및 9b는 본 발명의 일 실시예에 따라 비평면 그래프를 상응하는 격자-기반 아날로그 그래프로 차근접 이웃 결합을 이용하여 사상하는 예를 나타낸다.

도 10a 및 10b는 본 발명의 일 실시예에 따라 비평면 그래프를 상응하는 격자-기반 아날로그 그래프로 차근접 이웃 결합을 이용하여 사상하는 예를 나타낸다.

도 11은 본 발명의 일 실시예에 따라 동작하는 시스템을 나타낸다.

도 12a 및 12b는 본 발명의 일 실시예에 따라 격자-기반 그래프를 집적회로로 사상하는 예를 나타낸다.

도 13a 및 13b는 본 발명의 다른 실시예에 따라 격자-기반 그래프를 집적회로로 사상하는 예를 나타낸다.

도 14a 및 14b는 본 발명의 다른 실시예에 따라 격자-기반 그래프를 집적회로로 사상하는 예를 나타낸다.

도 15는 본 발명의 일 실시예에 따라 서로 결합된 4 양자소자들의 집합을 보여주는 사진이다.

도 16은 본 발명의 일 실시예에 따른 아날로그 프로세서의 배치를 나타낸다.

도 17a 및 17b는 본 발명의 일 실시예에 따른 이중 우물 퍼텐셜 제어를 나타낸다.

도 18은 종래 기술에 따른 지속 전류 큐비트를 나타낸다.

도면에서, 동일한 참조 부호는 유사한 구성요소 및 동작을 가리킨다. 도면에서, 구성요소들의 크기 및 상대적인 위치는 일정한 비례로 그려진 것이 아닐 수 있다. 예를 들면, 여러 가지 구성요소의 형태와 각도들은 일정한 비례로 그려진 것이 아니고 이중의 일부는 가독성을 높이기 위해 임의로 확대 및 배치된다. 또한, 구성요소의 형태는 해당 요소의 실제 형태에 관한 정보를 전달하고자 그려진 것이 아니고, 단지 도면에서 인식의 편의를 위해 선택된 것이다. 덧붙여, 도면이 특정 배치를 보여줄 수 있으나, 당업자는 설계, 배치 및 구조에 있어서 변화가 가능하다는 것과, 나타난 배치가 본 발명을 제한하는 것으로 해석해서는 안 된다는 것을 이해하여야 할 것이다.

다음의 기술에서, 어떤 구체적인 사항은 본 발명의 여러 실시예에 대한 완전한 이해를 위해 제시된 것이다. 그러나, 당업자는 본 발명이 이러한 제시된 사항이 없더라도 실시 가능할 수 있다는 것을 이해하여야 할 것이다. 한편, 아날로그 프로세서와 관련된 양자소자, 결합소자 및 마이크로프로세서와 구동회로를 포함하 는 제어 시스템 등과 같이 널리 알려진 구성은 본 발명의 실시예에 대한 기술을 불필요하게 흐리지 않도록 도시 되지 않거나 상세하게 기술되지 않았다. 명세서 및 청구범위를 통하여, 문맥에 의하여 다르게 해석되지 않는 한, 단어 '포함하다' 및 이의 변경인 '포함한다' 및 '포함하는'은 개방 및 포괄적인 의미 즉, "포함하되, 거기에 제한되지 않는"의 의미로 해석되어야 한다. 본 명세서에서 일 "실시예"는 특정한 효과, 구성 또는 특성이 본 발명의 기술된 적어도 하나의 실시예에 포함되었다는 것을 뜻한다. 따라서, 이 명세서의 여러 곳에 나타난 "실시예"가 반드시 동일한 실시예를 가리킬 필요는 없다. 더욱이, 특정한 효과, 구성 또는 특성이 적절한 형태로 하나 이상의 실시예에서 결합될 수도 있다. 표제어(headings)는 단지 편의를 위하여 제공된 것이고 본 발명의 범위 또는 의미를 해석하는 것이 아니다.

본 발명에 따라, 아날로그프로세서들이 기술된다. 일 실시예에서, 아날로그 프로세서는 격자 형태로 배치된 복수의 양자소자 및 양자소자들을 서로 결합시키는 복수의 결합소자를 포함한다. 일 실시예에서, 결합소자는 개별적인 양자소자들을 최근접 이웃 및/또는 차근접 이웃과 결합시킨다. 일 실시예에서, 아날로그 프로세서는 NP(nondeterministic polynomial time) 급에 속하는 문제에 대한 해답을 근사적으로 구할 수 있다.

NP 급의 문제들은 비결정적인 튜링 기계(Turing machine)에 의해 다항식 시간 (polynomial time)에 검증 가능한 문제들이다. NP 급 문제의 예로서 이징 스핀 유리(ising spin glass, ISG) 문제, 최대 독립 집합(maximum independent set), 최대 파벌(max clique), 최대 컷 (max cut), 정점 커버(vertex cover), 순회하는 판 매원(traveling salesperson, TSP) 문제, k-SAT, 정수 선형 프로그래밍(integer linear programming) 및 비-바이어스 비-터널링 스핀유리의 바닥상태 찾기 문제 등을 들 수 있다. 이러한 문제들은 모두 정점(vertices)과 정점간을 잇는 간선(edges)을 이용하는 그래프(graph)로 표현 될 수 있다. 일반적으로, 각 정점과 간선은 다른 값 또는 가중치를 가질 수 있으므로, 그래프는 정점간의 관계에 있어서 다른 특성들을 가질 수 있다.

아날로그 프로세서에 의해 풀 수 있는 계산문제의 하나는 최대 독립 집합 문제이다. 가레이와 존슨은 최대 독립 집합 문제를 다음과 같이 정의하였다:

사례(INSTANCE): 그래프 G = (V, E), 양의 정수 K≤|V|.

질문: G가 크기 K 이상인 독립 집합을 포함하는가? 즉, |V'|≥K에 대하여 V'에 속하는 두 정점이 E에 속하는 어떤 간선에 의해서도 이어지지 않는 V의 부분집합(V'⊆V)이 존재하는가?

여기서 주안점은 최대 독립 집합 문제와 다음에 기술되는 파벌(clique) 문제와의 차이점을 밝히는 데에 있다. 위의 정의에 근거하여, 정점들의 집합과 간선들의 집합을 갖는 무방향 간선-가중치 (undirected edge-weighted) 그래프 및 상기 그래프의 정점들의 개수 이하인 양의 정수 K 를 생각하자. 계산문제로 표현된 독립 집합 문제는 그래프의 간선에 의해 연결되는 두 정점을 포함하지 않는 크기 K 인 정점들의 부분집합이 존재하는지 묻는 것이다. 이러한 계산문제에 기반한 변형 된 문제들이 다수 있고 최적화 문제도 있다. 최적화 문제의 예로서, 그래프에서 최대의 K 값을 갖는 독립 집합을 찾는 문제가 바로 최대 독립 집합 문제이다.

수학적으로, 독립 집합 문제를 푸는 것은 파벌 문제라 알려진 다른 문제를 푸는 것으로 연결된다. 이것은 그래프에서 파벌을 찾는 것이다. 파벌은 그래프에서 서로 연결된 정점들의 집합이다. 하나의 그래프와 양의 정수 K 가 있을 때, 파벌에 대한 질문은 서로 연결된 K 개의 정점들(이러한 정점들을 서로 "이웃" (neighbors)이라 부른다)이 있는가의 여부이다. 독립 집합 문제와 마찬가지로, 파벌 문제도 최적화 문제로 바뀔 수 있다. 파벌의 계산은 경제학 및 암호학에서 이용된다. 그래프 G₁ = (V, E) 에서 독립 집합을 찾는 것은 G₁의 보수(complement) 그래프 G₂ = (V,(V×V)-E), (즉,E에 속하는 간선으로 연결된 모든 정점들에 대하여, 간선을 제거하고 G₁에서 연결되지 않은 정점들을 연결하는 간선들을 G₂에 추가한다), 에서 파벌을 찾는 것과 동등하다. 가레이와 존슨은 파벌 문제를 다음과 같이 정의한다:

사례(INSTANCE): 그래프 G = (V, E), 양의 정수 K ≤ |V|.

질문: G가 크기 K 이상인 파벌을 포함하는가? 즉, |V'|≥K에 대하여, V'에 속하는 모든 두 정점은 E에 속하는 간선에 의해서 연결되는 V의 부분집합(V'⊆V)이 존재하는가?

여기서 주안점은 파벌 문제와 앞서 기술한 독립 집합 문제와의 차이점을 밝히는 데에 있다. 또한, 파벌 문제는 정점 커버 문제와 어떻게 관계된다는 것도 보일 수 있다. 다시, 모든 NP-complete 문제들은 다항식 시간 내에 서로 변환되므로, 어떤 NP-complete 문제를 효율적으로 풀 수 있는 장치는 다른 NP-complete 문제들을 푸는 데에도 잠재적으로 유용할 수 있다.

정점들의 집합 V 및 정점 쌍을 연결하는 간선들의 집합 E로 이루어지는 그래프 G = (V, E)에 대하여, G = (V, E)의 최대 독립 집합은 E에 속하는 간선에 의해 연결된 정점이 없는 V의 가장 큰 부분 집합이다. 최대 독립 집합 M⊆V은 다음의 목표식(objective)을 최소화함으로써 구할 수 있다:

(5)

여기서, N은 V에 속하는 정점들의 개수이고, i 는 정점을 가리키고, (i, j)는 정점 i 와 j간의 E에 속하는 간선을 가리키며, x 는 0 또는 1이다. 지시 변수x_i 는 노드 i 가 M에 속하면 1이고, 그렇지 않으면 0이다. 식 (5)의 첫 항은 큰 집합 M을 선호하고, 둘째 항은 M에 속하는 정점들이 간선에 의해 서로 연결될 수 없다는 제약조건을 강제하는 벌칙으로 볼 수 있다. λ는 라그랑지 승수 (Lagrange multiplier) 역할을 하고, 벌칙항에 가중치를 부여한다. 충분히 큰 λ에 대하여, 상기 제약조건이 만족됨을 보증할 수 있다. 어떤 경우에는 라그랑지 승수 λ가 2와 같다.

그래프 G의 정점들을 -1과 +1의 값을 갖는 물리적 스핀들 s_i 로 표현할 수 있다. 그러나, 그렇게 하려면, x_i를 스핀 s_i로 사상(mapping) 하여야 한다. 그래프 G에 존재하는 정점들은 스핀 +1을 갖도록 하고, 최대 독립 집합 M에 속하지 않는 그래프 G의 노드 정점들은 스핀 -1을 갖도록 한다. 사상은 다음의 식으로 정의된다:

(6)

식 (6)을 식 (5)에 대입하면, 다음과 같은 에너지 함수(energy function)를 얻는다.

(7)

여기서, N은 G의 정점들의 총 개수이고, E는 G의 간선들의 총 개수이고, d_i는 정점 i에 연결된 간선들의 총 개수이다. 최대 독립 집합 문제에 대한 해답은 식 (7)을 최소화함으로써 구할 수 있다.

NP급 문제의 또 다른 예로서, 다음의 식과 같이 정의되는 이징 스핀 유리(ising spin glass, ISG) 모델이 있다:

(8)

여기서, s₁ 내지 s_N 은 각 노드 s의 값을 나타내고, J_ij 는 노드 s_i와 s_j간 결합의 값을 나타내고, h_i는 노드 n_i에 걸리는 바이어스를 나타낸다. 최대 독립 집합 문제를 풀기 위해서, 식 (8)을 다음과 같이 제약한다. 결합 (J _ij )는 노드 i 와 j사이에 간선이 존재하면 값 +λ/4를 갖고 간선이 존재하지 않으면 값 0를 갖도록 하고, 노드 바이어스 h_i는 +a의 값을 갖도록 하되, a는 식 (8)이

일 때 구한다.

그래프로 표현되는 NP급 문제의 또 다른 예로서 순회하는 판매원 문제(traveling salesperson problem, TSP)가 있다. TSP 문제에서, 여러 도시들은 정점으로 나타내고, 도시간 도로들은 간선으로 나타낸다. TSP 문제의 특정 사례에 대한 해답은 모든 도시를 정확히 한번씩 통과하는 최단경로(shortest path)이다.

TSP 문제는 현재 수준의 디지털 컴퓨터의 한계를 명확하게 보여 준다. TSP 문제에서, 판매원은 N 도시들을 정확히 한번만 방문하고 순회의 끝에는 처음 시작점으로 돌아와야 한다. 결정해야 할 것은 취할 최적의 경로이다. 여기서, '최적'은 주어진 우선순위에 따라 좌우되지만, 단순화를 위해, '최적'은 전체 여행 거리가 최소인 것을 의미할 수 있다. 더 실제적으로, '최적'은 비행 시간과 요금의 어떤 조합을 최소로 하는 것을 의미할 수 있다. 물리적인 용어로 말하면, 바닥상태 해답 또는 어떤 복잡한 시스템의 최소화를 찾는 것일 수 있다. 즉, TSP 문제는 최소 에너지 형상 (또는, 이 경우에 최소 에너지 여정)을 찾는 것이다. 가능한 여정의 개수는 도시의 개수에 의존한다. 판매원의 출발지를 포함하여 N개의 도시가 있다고 하면, 각 도시를 정확히 한번씩 방문하는 가능한 경로의 수는 (N-1)! 이다: 첫번째 도시에 대해서 N-1 가지 수, 다음 도시에 대해서 N-2 가지 수 등. N = 10 도시인 경우는 그렇게 나쁘지 않다: 단지 362,880. 각 여정에 대해 비용을 계산하는 것은 디지털 컴퓨터에게 지나치게 소모적인 것은 아닐 것이고, 최소의 비용을 갖는 여정을 결정할 수 있을 것이다. 이러한 방식은 완력식(brute-force) 또는 고갈식 (exhaustive) 탐색이라 알려져 있다. 그러나 계승 함수는 N의 값과 함께 매우 빠르게 증가한다. 사실, 계승함수는 지수함수 보다도 빨리 증가한다. N이 20일 경우, N!

2×10¹⁸. 100 테라플롭의 속도로 동작하는 대규모 병렬(massively parallel) 디지털 컴퓨터라도 이러한 크기의 문제를 풀기 위해서는 수 시간이 걸릴 것이다. N이 40일 경우, N!

8×10⁴⁷ 현재의 디지털 컴퓨터로 고갈식 탐색을 사용하여 이러한 문제를 풀 수 없을 것이다. 복수의 양자소자와 복수의 결합소자를 포함하는 아날로그 컴퓨터는 이러한 문제점을 최소화하는데 사용될 수도 있다.

1. 사상

본 발명의 실시예에서, 사용자는 그래프적 술어 (예, 정점의 집합 및 간선의 집합)를 사용하여 문제 (예, NP 급 문제)를 정의하고, 인터페이스 컴퓨터는 격자 (lattice)로의 사상을 결정하기 위해 입력을 처리한다. 여기서, 격자는 양자소자들의 집합과 결합의 집합으로 구성되고, 그리드(grid)일 수 있다. 본 명세서에서, 격자는 양자소자들이 규칙적 주기적으로 배치된 것이다. 상기 사상에 근거하여 아날로그 프로세서는 초기화되고, 계산을 수행하며, 그 결과가 판독되어 인터페이스 컴퓨터로 보내진다. 인터페이스 컴퓨터는 디지털 컴퓨터일 수 있다. 디지털 컴퓨터의 예로서, 슈퍼컴퓨터, 컴퓨터 네트워크로 연결된 컴퓨터들의 클러스터 (cluster), 데스크 톱 컴퓨터 등을 들 수 있다.

전술한 식 (8)의 최소화로 정의되는 ISG 문제는 NP급에 속하고, 그래프 상에 정의 될 수 있는 문제의 예이다. 예를 들어, 리달 (Lidar)의 논문 (New Journal of Physics 6, 2004, p. 167)을 참조하되, 이 논문은 본 출원에 참조 병합된다. 다른 NP급 문제들도 다항식 단계들을 통하여 ISG 문제로 사상 될 수 있다는 것이 증명되었다. 예를 들면, 옥잔 (Wocjan) 등의 논문 ("Treating the Independent Set Problem by 2D Ising Interactions with Adiabatic Quantum Computing," arXiv.org: quant-ph/0302027, 2003)을 참조하되, 이 논문은 본 출원에 참조 병합된다. 본 발명에 따르면, 양자 특성을 갖는 아날로그 프로세서는 ISG 문제 및 확장에 의해 사상 될 수 있는 NP급 문제들의 해답에도 근접하도록 설계되었다고 기술된다.

ISG 문제는 정점, 노드라고도 칭함, 들을 포함하는 2차원 격자로 표현된다. 선 (line), 간선이라고도 칭함, 들은 노드들을 연결한다. 문제의 각 사례에 대하여, 격자에서 각 노드의 초기 상태, 각 노드의 가중치 및 각 간선의 가중치가 명시될 수 있다. 각 노드는 정보 상태(information state)를 가진다. 크기 N × M (N, M은 격자의 변을 따라 배치된 노드들의 수) 인 격자에 주어진 노드 가중치 및 간선 가중치에 대하여, ISG 문제는 노드들의 시스템의 바닥 상태(ground state)를 결정하여야 한다. 어떤 경우에는, 문제의 한 간선이 약 0인 가중치를 가질 수 있는데, 이는 해당 노드들 사이의 연결이 없다는 것을 뜻한다. 간선 가중치는

와

사이의 값을 가질 수 있는데, 여기서

는 노드간 강자성 결합(ferromagnetic coupling)에 대하여 가능한 최대의 결합 값이고

는 노드간 반강자성 결합(anti-ferromagnetic coupling)에 대하여 가능한 최대의 결합 값이다. 대안으로,

는 제로 미만이고

는 제로 보다 클 수 있다. 다른 대안으로, |

|이 |

| 보다 크다. 또 다른 대안으로, |

|이 |

|와 같거나 근사적으로 같다. 예를 들어, 미국 특허출원 번호 60/640,420 (명칭 "정보처리를 위한 결합 방식") 및 미국 특허출원 번호 11/247,857 (명칭 "정보처리를 위한 결합 방법 및 구조")를 참조하되, 이 출원들은 본 출원에 참조 병합된다.

도 2a에 본 발명의 일 실시예에 따른 4 × 4 사각 격자(200)가 예시되어 있는데, 상기 격자(200)는 노드(N1 - N16) 및 총 24개의 결합(J1-2 - J15-16)을 포함한다. 결합(Ji-j)는 노드(Ni)와 노드(Nj)를 연결한다. 예를 들면, 결합(J3-4)은 노드(N3)와 노드(N4)를 연결한다. 노드는 그래프 문제의 정점을 나타낼 수 있고, 결합은 그래프 문제의 간선을 나타낼 수 있다. 명료성 및 번호 붙이기 방식을 강조하기 위해, 도 2a에서는 격자(200)에 존재하는 전체 노드와 결합들의 일부에만 참조부호가 붙어있다. 부분격자(280)는 5개의 노드 및 4개의 결합을 포함하는 격자(200)의 부분집합이다. 부분격자(280)의 중심 노드는 4개의 최근접 이웃 결합(nearest-neighbor coupling)을 갖는데, 이 노드는 격자(200) 내에서 가장 많은 수의 최근접 이웃 결합을 갖는다.

격자(200)의 주변부에 있는 노드들은 단지 2 또는 3개의 최근접 이웃을 갖는다. 격자(200)는 비주변부의 노드 각각이 4개의 최근접 이웃 결합을 가지므로 연결도(connectivity) 4를 갖는다. 본 발명에 사용되는 격자들 중에는 연결도 3인 격자도 있는데, 이 경우 비주변부의 양자 소자의 각 노드가 3개의 최근접 이웃 결합을 갖는다.

도 2b에 본 발명의 일 실시예에 따른 4 × 4 사각 격자(202)가 예시되어 있는데, 상기 격자(202)는 양자소자(N1 - N16) 및 총 42개의 결합에 대한 결합소자 (J1-2 - J15-16)을 포함한다. 격자(202)의 각 양자소자는 하나의 노드(N)에 해당된다. 명료성 및 번호 붙이기 방식을 강조하기 위해, 도 2b에서는 격자(202)에 존재하는 전체 양자소자와 결합소자들의 일부에만 참조부호가 붙어있다. 부분격자(282)는 9개의 양자소자 및 20개의 결합소자들을 포함하는 격자(202)의 부분집합이다. 부분격자(282)의 중심 양자소자는 결합(J14-15)과 같은 4개의 최근접 이웃 결합 및 결합(J1-6, J8-11)과 같은 4개의 차근접 이웃 결합(next-nearest neighbor coupling)을 갖는데, 이 양자소자는 격자(202) 내에서 가장 많은 수의 최근접 이웃 결합을 갖는다. 격자(202)의 주변부에 있는 양자소자는 2 또는 3개의 최근접 이웃 및 1 또는 2개의 차근접 이웃을 가지므로, 총 3 또는 5개의 결합을 갖는다. 격자(202)는 비주변부의 양자소자 각각이 8개의 이웃에 결합되므로 연결도 8을 갖는다.

도 2c는 본 발명의 다른 실시예에 따른 격자를 예시한다. 도 2c에는 연결도 4인 흑과 백 두개의 격자(204, 205)가 있다. 두 격자(204, 205)는 간선(J2-17)과 같은 대각 간선(diagonal edge)에 의해 연결되는데, 여기서 대각 간선(J2-17)은 격자(205)의 노드(N2)와 격자(204)의 노드(N17)를 연결한다. 따라서, 이와 같은 구성에서는, 두 격자(204, 205) 중의 일 격자의 노드는 타 격자의 노드에 대각으로 연결된다. 환언하면, 상기 구성은 두개의 격자를 포함하는 것과 유사한데, 일 격자가 타 격자 위에 있고, 일 격자의 노드는 타 격자의 해당 노드에 각각 연결되고, 하나의 격자를 대각으로 이동시킨 것이다. 도 2d는 또 다른 실시예에 따른 연결도 8인 격자(206) 및 부분격자(286)를 예시한다. 도 2d의 격자는 구조에 있어서 45° 회전된 것을 제외하고는 도 2b의 격자와 같다. 어떤 경우에는, 격자의 방향이 기능성의 손상 없이 임의의 각도로 회전될 수 있다. 도 2c의 격자들(204, 205)은 도 2d의 격자(206)로 어려움 없이 사상 될 수 있다.

연결도 2, 3, 5, 6, 또는 7을 갖는 격자처럼, 연결도가 4나 8이 아닌 격자들도 사용될 수 있다. 연결도 4 미만인 격자는 연결도 4인 격자에 의해 특정 결합들을 사용하지 않음으로써 시뮬레이션 될 수 있다. 예를 들면, 도 2a에서 수직 결합을 사용하지 않음으로써 격자(200)는 연결도 2인 격자가 된다. 마찬가지로, 연결도 8 미만인 격자는 연결도 8인 격자에 의해 특정 결합들을 사용하지않음으로써 시뮬레이션 될 수 있다. 예를 들면, 도 2b에서 줄무늬 대각 결합을 사용하지 않음으로써 부분격자(282)는 연결도 6인 격자가 된다. 어떤 상황에서는, 특정 결합을 사용하지 않는 것은 결합소자의 결합강도가 제로 또는 거의 제로가 되도록 해당 결합소자를 조정함으로써 달성될 수 있다.

격자들(200, 202)의 각 양자소자는 이진 값과, 100×

와 +100×

사이의 어떤 값에 해당하는 유효 로컬 바이어스(local effective bias)를 갖는다. 또한, 격자(202)의 각 결합소자는

와

사이의 값을 갖는다.

와

의 절대값은 약 30 미리켈빈 (mK)과 10 켈빈 (K) 사이 또는 약 100 mK와 1.5 K 사이에 있을 수 있다. J의 원래 단위는 에너지이나, 에너지 단위는 식 E=k_BT (k_B는 볼츠만 (Boltzmann) 상수)을 사용하여 켈빈과 같은 동등한 온도의 단위로 변환될 수 있다. 격자들(200, 202)의 각 양자소자에 유효 로컬 바이어스가 동시에 인가되어 하나 이상의 양자소자가 동시에 바이어스될 수 있다.

도 3a 및 3b는 본 발명의 일 실시예에 따른 5개의 노드(N1-N5)와 4개의 결합(J1-3, J2-3, J3-4, J3-5)을 갖는 임의의 평면 그래프(300, 도 3a)와 격자-기반 연결도 4인 격자(301, 도 3b) 사이의 변환을 예시한다. 도 3a의 노드는 같은 도면부호를 갖는 도 3b의 양자소자에 대응한다. 도 3b에는 9개의 양자소자가 있는데, 5 개의 양자소자들(N1-N5)은 활성이고(active) 나머지 4개의 양자소자들은 비활성이다(inactive). 도 3b에서, 노드(N')와 같이 파선으로 정의된 양자소자는 현재 비활성인 것이며 나머지 시스템으로부터 분리되어 있다. 비활성 양자소자를 이웃 양자소자와 결합시키는 결합의 결합 값을 제로로 설정함으로써 비활성 양자소자는활성 양자소자로부터 분리된다. 명료함과 기하학적 배열을 유지하기 위해, 도 3a의 이름 붙이는 방식이 도 3b에서 유지되어, 도 3b의 왼쪽 위로부터 도 3b의 오른쪽 아래로 진행된다는 것에 주의하라. 일반적으로, 임의의 평면 그래프에서 연결 도 4인 격자로의 사상은 잘 알려져 있고 효율적이다. 예를 들어, 옥잔을 참조하라.

도 4a 및 4b는 본 발명의 일 실시예에 따라 평면 그래프(400, 도 4a)와 격자(402, 도 4b) 사이의 변환을 예시하는데, 평면 그래프(400)는 6개의 노드(N1-N6)와 5개의 결합(J1-4, J2-4, J3-4, J4-5, J4-6)을 갖고 격자(402)는 최근접 이웃 결합(J2-4, J4-5, J3-4) 및 차근접 이웃 결합(J1-4, J4-6)을 갖는다. 도 4a의 노드는 같은 도면부호를 갖는 도 4b의 양자소자에 대응한다. 최근접 이웃 결합과 차근접 이웃 결합을 함께 이용하는 격자는 연결도 8인 격자이다. 도 4b에는 6개의 양자소자(N1-N6)가 있는데, 모두 활성이다. 도 4a의 연결도 5인 그래프를 연결도 4이고 최근접 이웃 결합만을 갖는 격자에 내장(embed) 시키기 위해서는 9개의 양자소자를 갖는 격자에서 7개의 활성 양자소자를 필요로 할 것이다. 최근접 이웃 결합과 차근접 이웃 결합을 함께 이용하는 것이 보다 효율적이고 간단한 사상을 얻을 수 있게 한다는 것은 분명하다.

어떤 주어진 양자소자와 동일한 그래프 내에 있는 각 양자소자를 주어진 양자소자의 이웃(neighboring) 양자소자라고 생각할 수 있다. 선택적으로, 최근접 이웃 양자소자를 순간의 양자 소자와 동일한 그래프 내에 있으며 순간의 양자소자와 같은 간선을 공유하는 양자소자라고 정의할 수 있다. 다른 대안으로, 차근접 이웃 양자소자는 순간의 양자소자와 동일한 그래프 내에 있으며 두 개의 직교 간선 및 제3의 양자소자를 통하여 순간의 양자소자와 연결되는 양자소자라고 정의할 수 있다. 또 다른 대안으로, 차근접 이웃 양자소자들을 2 직각거리(Manhattan distance) 떨어진 양자소자들이라고 정의할 수 있다. 직각거리 1은 단일 간선에 의해 떨어져 있는 직교 이차원 그래프의 두 노드간의 거리이다. 예를 들어, 그래프(402)에서 N5과 N6는 직각거리로 1 떨어져 있다. N4과 N5의 경우, N5에서 N6으로의 1 및 N6에서 N4으로의 1 모두 2 직각거리 떨어져 있다. 그래프(402)에서, 결합(J3-4)과 같은 최근접 이웃 결합은 수직 및 수평선으로 그려져 있고, 결합(J1-4)과 같은 차근접 이웃 결합은 45°각을 이루어 그려져 있다. 수직 및 수평을 최근접 이웃 결합에 지정하고, 대각을 차근접 이웃 결합에 지정하는 것은 임의적인 것이다. 차근접 이웃 결합을 수직 및 수평 간선으로 그리고, 최근접 이웃 결합을 대각 간선으로 그릴 수 있다. 예를 들어, 이러한 경우에는, 그래프(402)의 노드들(N1, N4)은 1 직각거리에 있을 것이고, 노드들(N1, N3)은 2 직각거리에 있을 것이다. 한 쌍의 차근접 이웃 결합 (예, 그래프(402)의 결합들(J1-4, J2-3))은 만날 수 있는 반면, 최근접 이웃 결합들은 만나지 않는다. 대안으로, 각 차근접 이웃 결합은 타 차근접 이웃 결합과 교차할 수 있다. 또 다른 대안으로, 한 쌍의 최근접 이웃 결합들은 만날 수 있는 반면, 차근접 이웃 결합은 만나지 않는다.

두 양자소자간의 하나의 결합이 3 이상의 양자소자간의 하나 이상의 결합으로 사상 될 수도 있다. 이러한 사상은 격자 기반 레이아웃(lattice-based layout)에서 양자소자를 인접하게 둘 수 없는 경우에 유용하다. 도 5에서 그래프(500)는 노드들(Ni, Nj) 사이에 단순 결합(Ji-j)을 포함한다. 그래프(502)는 중간 노드들(N1-Nn)을 결합시킴으로써 끝 노드들(Ni, Nj)을 결합하는 일련의 결합들(Ji-1 - Jn-j)을 예시한다. 상기 노드들(N1-Nn)을 촉진자(facilitator) 노드라 하고, 끝 노드들(Ni, Nj)이 격자에서 인접한 위치에 놓일 수 없을 때 이러한 끝 노드들의 결합을 촉진시키는데 사용된다. 결합들(Ji-1 - Jn-j) 중의 하나는 부호 결합(sign coupling)이라고 볼 수 있다. 부호 결합은 임의의 평면 그래프(500)에서 결합(Ji-j)과 같은 부호를 띠는데, 나머지 결합들을 강자성 결합 상태로 고정한다. 예를 들어, 그래프(500)에서 결합(Ji-j)의 부호가 양 또는 반강자성 이고, 그래프(502)에서 결합(Ji-1)이 부호 결합인 경우를 고려하자. 이때, 그래프(502)가 그래프(500)의 결합(Ji-j)를 표현한다면, 결합(Ji-1)은 양 또는 반강자성으로 설정되는 반면, 그래프(502)에서 노드들(Ni-Nj) 사이의 나머지 결합들은 음 또는 강자성으로 설정된다. 마찬가지로, 그래프(500)에서 결합(Ji-j)의 부호가 음 또는 강자성 이고, 그래프(502)에서 결합(Ji-1)이 부호 결합인 경우를 고려하자. 이 경우, 그래프(502)에서 결합(Ji-1)은 음 또는 강자성으로 설정되는 반면, 나머지 결합들은 여전히 음 또는 강자성으로 설정된다. 그러므로, 결합(Ji-1)은 부호를 갖는 결합이고, 나머지 결합들(J1-2 - Jn-j)은 음 또는 강자성으로 설정된다. 상호작용을 촉진하기 위해, 노드들(N1-Nn)은 제로 유효 로컬 필드 바이어스(effective local field bias)를 갖도록 설정되어, 수동적인 노드가 되어 간섭 없이 노드들(Ni, Nj) 사이의 정보를 전달하도록 한다. 전술한 예들에서, 그래프(502)의 결합들 중의 하나는 그래프(500)의 결합(Ji-j)과 동일하도록 설정되고, 그래프(502)의 나머지 모든 결합은 음 또는 강자성으로 설정된다.

그래프(502)의 결합들 중의 하나는 그래프(500)의 결합(Ji-j)과 동일하도록 설정되고, 그래프(502)의 나머지 모든 결합은 음 또는 강자성으로 설정되는 경우 에, 결합은 rf-SQUID 또는dc-SQUID (다음에 설명됨)를 결합소자로 사용함으로써 얻어질 수 있다. 대안으로, 그래프(502)의 결합들은 모두 노드(Ni)가 노드(Nj)와 전기적으로 연결되는 직접 갈바니 연결(direct galvanic connection)일 수 있는데, 이 경우 모든 개별 결합들은 강자성이고 따라서 전체적인 결합(Ji-j)은 강자성이며 노드들(Ni, Nj)은 동일한 양자 상태를 갖는다. 또 다른 대안으로, 그래프(502)의 결합들은 갈바니 결합, rf-SQUID 결합 및 dc-SQUID 결합의 혼합을 포함할 수 있는데, 이 경우에 하나의 rf-SQUID 또는 dc-SQUID 결합이 그래프(500)의 결합(Ji-j)과 동일하도록 설정되고 그래프(502)의 나머지 모든 결합은 음 또는 강자성이 된다.

도 6a 및 6b는 본 발명의 일 실시예에 따라 평면 그래프(600, 도 6a)와 격자(602, 도 6b) 사이의 변환을 예시하는데, 평면 그래프(600)는 5개의 노드(N1-N5)와 5개의 결합(J1-3, J2-3, J3-4, J4-5)을 갖고 격자(602)는 연결도 4이다. 도 6a의 노드는 같은 도면부호를 갖는 도 6b의 양자소자에 대응한다. 도 6a은 노드들(N4, N5)의 결합(J4-5)을 예시한다. 도 6b는 연결도 4인 격자로의 사상을 예시하고, 나아가 노드들(N4, N5)의 결합(J4-5)을 실현하기 위한 촉진자 노드(양자소자)로서 6번째의 양자소자(N6)의 사용을 예시한다. 도 6b에서, N4는 유효 결합(J4-5)을 통해 N5에 연결된다. 상기 유효 결합(J4-5)은 양자소자(N6) 및 결합들(J4-6, J5-6)을 포함한다.

그래프(600)에서 결합(J4-5)가 반강자성 일 때, 격자(602)에서 결합(J4-6)에 양의 부호인 값을 지정할 수 있는데, 양의 부호는 반강자성 결합을 가리킨다. 그리고, 결합 J5-6에는 적절한 크기의 음의 값이 지정되는데, 음의 값은 강자성 결합 을 가리킨다. 그러면, N6의 스핀은 N5의 스핀을 추적(track) 하게 된다. 환언하면, N5의 스핀이 N6에 복제(copy) 된다. 대안으로, 격자(602)의 결합(J5-6)을 부호 결합으로 선택하여 그래프(600)의 결합(J4-5)과 동일한 부호 (양의 부호가 반강자성 결합을 가리킴)를 띄게 하고, 결합(J4-6)은 강자성 결합으로 고정되게 할 수도 있다. 이렇게 하면, N6의 스핀은 N4의 스핀을 추적(track) 하게 된다. 환언하면, N4의 스핀이 N6에 복제 된다. 위의 두 예에서 모두, 양자소자(N6)는 촉진자 양자소자로서 제로 유효 로컬 필드 바이어스가 인가되어 N6의 스핀 상태는 강자성적으로 결합되는 양자소자의 스핀 상태를 추적하게 된다.

본 발명의 일 실시예에 따라, 비평면 그래프(non-planar graph)를 그리드 기반 레이아웃에서 최근접 이웃 및 차근접 이웃 결합 정점들을 이용하여 그리드 기반 2차원 레이아웃에 내장(embedding) 시키는 방식을 제공한다. 당업자에게 알려져 있듯이, n개의 정점을 갖는 완전(complete) 그래프 Kn 는 각 정점이 나머지 모든 정점과 연결된 (각 정점 쌍 사이에 하나의 간선) n개의 정점을 갖는 그래프이다. 첫 다섯 가지의 완전 그래프들(K₁ - K₅)이 도 7에 예시되어 있다. 여기에 정의된 바와 같이, 비평면 그래프는 완전 그래프 K₅ 또는 이분할 그래프 K_{3 , 3}를 부분 그래프(subgraph)로서 포함하는 그래프이다. 이분할(bipartite) 그래프는 정점들이 분리된 부분집합 U와 V로 나누어지되 각 간선이 U에 속하는 한 정점과 V에 속하는 한 정점을 연결하는 그래프이다. U에 속하는 모든 정점이 V에 속하는 모든 정점과 연결되면 이분할 그래프는 완전 이분할 그래프이다. U가 n 원소를 갖고, V가 m 원소 를 갖는 완전 이분할 그래프를 K_{n ,m}로 나타낸다. 도 8은 K_{3 ,3} 이분할 그래프를 예시하고 있다. 어떠한 비평면 그래프도 K₅ 또는 K_{3 ,3}의 확장이다. 그래프는 간선과 노드를 추가함으로써 확장된다. 평면 배열(planar array)은 직사각형일 수 있다. 응용으로는 최근접 이웃 결합과 차근접 이웃 결합을 갖는 평면 배열에 내장된 비평면 그래프 상에 정의된 문제의 사례를 해결하는 것을 들 수 있다.

도 9a 및 9b는 본 발명의 일 실시예에 따라 비평면 그래프(901, 도 9a)와 격자(951, 도 9b) 사이의 변환을 예시하는데, 비평면 그래프(901)는 5개의 노드(N1-N5)와 10개의 결합을 갖고 격자(951)는 최근접 이웃 결합과 차근접 이웃 결합을 갖는다 (도 9a 및 9b에서 나중에 참조되는 결합들에만 도면부호가 붙여졌다). 도 9b에서 결합(970)과 같은 차근접 이웃 결합은 45°각을 이루는 결합이다. 격자(951)는 16개의 양자소자를 포함하는데, 그 가운데 12개의 양자소자들(N1-N12)이 활성, 즉, 적어도 다른 하나의 양자소자와 결합되어 있다. 도 9a에 예시된 그래프는 K₅라 불리는 5개의 노드를 갖는 완전그래프로서, 각 노드는 타 모든 노드와 연결된다. K₅는 최소의 비평면 그래프이다. 부분 그래프로서 K₅를 포함하는 모든 그래프 또한 비평면 그래프가 된다. 도 9a에 도시된 K₅ 그래프(901)는 도 9b에 도시된 사각 격자(951)와 같은 격자에 내장될 수 있다. 마찬가지로, 부분 그래프로서 K₅를 포함하는 어떤 비평면 그래프라도 격자(951)와 유사한 격자에 내장될 수 있다. 도 9b에서 비활성 노드들(N')은 파선으로 도시되었고 시스템의 나머지로부터 분리되어 있 다. 실제적으로, 비활성 양자소자는 인접 결합 (예, 결합(971))의 결합 값을 제로로 또는, 보다 일반적으로는, 무시할만한 값으로 설정함으로써 활성 양자소자들로부터 분리된다.

촉진자 양자소자는 평면 그래프에서 2차원 격자형 배치로의 변환을 이루기 위해 이용된다. 비평면 그래프(901)에서 2차원 격자(951)로의 변환은 양자소자, 촉진자 양자소자의 사용에 더해진 반강자성 결합 및 강자성 결합의 동형사상(isomorphism) 이다. 그래프(901)에서 노드들(N1-N5)은 격자(951)의 양자소자들(N1-N5)에 대응한다. 노드들간의 부호 결합은 부분적으로 그래프(901)의 간선에 해당한다. 그래프(901)의 간선은 격자(951)에서 부호 결합 및 강자성 결합의 조합으로 표현된다. 부호 결합은 결합(973)과 같이 격자(951)에서 한 쌍의 양자소자들 사이의 굵은 실선으로 표시된다. 강자성 결합은 결합(972)과 같이 격자(951)에서 굵은 파선으로 표시된다. 격자(951)에서 각 강자성 결합은 하나의 촉진자 양자소자를 통과한다. 격자(951)에서 촉진자 양자소자는 양자소자들(N6-N12)을 포함하고 체크무늬로 묘사되었기 때문에 구별이 가능하다. 각 촉진자 양자소자의 로컬 필드 바이어스는 제로로 설정될 수 있다. 촉진자 양자소자는 강자성 결합과 협력하여 부호 결합을 전파한다. 예를 들면, 촉진자 양자소자(N12)는 강자성 결합(980)과 함께 부호 결합(973)을 전파한다.

2차원 격자형 배치 (예, 격자(951))에서 각 부호 결합은 강자성 결합이거나 반강자성 결합일 수 있다. 대안으로, 2차원 격자형 배치에서 각 부호 결합은 반강자성 결합일 수 있다.

도 10a 및 10b는 본 발명의 일 실시예에 따라 비평면 K_{3 ,3} 그래프(1001, 도 10a)가 격자(1051, 도 10b)에 내장되는 것을 예시하는데, K_{3 ,3} 그래프(1001)는 6개의 노드(N1-N6)를 갖고 격자(1051)는 최근접 이웃 결합과 차근접 이웃 결합을 갖는다. 격자(1051)는 3 × 4 배열에 내장된 K_{3 ,3} 그래프이다. 그래프(1001)의 노드들(N1-N6)은 격자(1051)의 양자소자들(N1-N6)에 대응된다. 격자(1051)의 결합들((N1, N2), (N1, N4), (N3, N2), (N3, N4), (N3, N6), (N5, N4), (N5, N6))은 그래프(1001)의 간선에 해당하는 반강자성 결합들이고, 굵은 선으로 표시되었다. 예를 들면, 격자(1051)에서 반강자성 결합(1070)은 N1과 N2를 결합시키고, 그래프(1001)의 간선(1020)에 해당한다.

결합(N1, N6)은 굵은 직선의 반강자성 결합(N1, N8)과 굵은 파선의 강자성 결합(N7, N2)에 의해 체크무늬의 촉진자 노드(N7)을 통하여 전파된다. 결합(N5, N2)은 반강자성 결합(N5, N7)과 강자성 결합((N8, N10), (N10, N9), (N9, N11), (N11, N6))에 의해 촉진자 노드(N8, N10, N9, N11)를 통해 전파된다. 촉진자 양자소자들(예, N7, N8, N9, N10, N11)은 제로 로컬 필드 바이어스를 가지고 강자성 결합과 협력하여 반강자성 결합을 전파한다. 격자(1051)에서, 11개의 양자소자들이 그래프(1001)를 내장하기 위해 사용되었으나, 대각 결합 ((N8, N9), (N9, N6)을 사용하여 두 양자소자(N9, N11)를 건너뛴다면 9개의 양자소자들만으로 그래프(1001)를 내장할 수 있을 것이다. 비활성 양자소자(N')는 파선 외각선으로 나타내었다.

도 7에 예시된 K₅ 그래프와 마찬가지로, 부분 그래프로서 K_{3 , 3}를 포함하는 모 든 비평면 그래프는 격자(1051)와 같은 격자에 내장될 수 있다.

도 11은 본 발명의 일 실시예에 따라 동작하는 시스템(1100)을 예시한다. 시스템(1100)은 디지털 컴퓨터(1102)를 포함하고, 상기 디지털 컴퓨터(1102)는

·적어도 하나의 CPU(1110);

·제어부(1125)에 의해 제어되는 비휘발성 저장부(1120);

·운영체제(1130)와 같은 시스템 제어 프로그램, 비휘발성 저장부(1120)로부터 적재된 데이터와 응용 프로그램을 저장하는, 바람직하게는 고속의 임의 접근 메모리(RAM)인, 시스템 메모리부(1126) (상기 시스템 메모리부(1126)는 읽기 전용 메모리(ROM)를 더 포함할 수 있다.);

·적어도 하나 이상의 입력 장치(예로서, 키보드(1118) 및 마우스(1116)), 표시부(1112) 및 기타의 주변 장치를 포함하는 사용자 인터페이스(1114);

·네트워크 접속 카드(NIC, network interface card) (1124) 또는 기타의 통신 회로; 및

·시스템(1100)의 상기 구성요소들을 서로 연결하는 내부 버스(1106)를 포함한다.

시스템(1100)은 아날로그 프로세서(1150)를 더 포함한다. 아날로그 프로세서(1150)는 복수의 양자소자 노드(1172) 및 복수의 결합소자(1174)를 포함한다. 도 11에 도시되지 않았지만, 양자소자 노드(1172) 및 결합소자(1174)는, 예를 들어 도 2a, 3b, 6b, 12a, 12b, 13a 및 13b에 나타난 바와 같이, 격자 기반 연결도 4 레이아웃으로 배치될 수 있다. 대안으로, 양자소자 노드(1172) 및 결합소자(1174) 는, 예를 들어 도 2b, 4b, 9b, 10b 및 14b에 나타난 바와 같이, 격자 기반 연결도 8 레이아웃으로 배치될 수 있다. 따라서, 노드(1172) 및 결합소자들(1174)은 위 도면들과 관련하여 도시되거나 기술된 노드나 결합소자들과 모든 면에 있어서 동등하다.

아날로그 프로세서(1150)는 판독소자(1160)를 더 포함한다. 판독소자(1160)는 복수의 dc-SQUID 자기 탐지기(magnetometer)를 포함할 수 있는데, 각 dc-SQUID 자기 탐지기는 서로 다른 양자소자 노드(1172)에 유도적으로(inductively) 연결되고 상기 NIC(1124)는 판독소자(1160)로부터, 각 dc-SQUID 자기 탐지기에 의해 측정된 대로, 전압이나 전류를 수신한다.

아날로그 프로세서(1150)는 결합소자 제어시스템(1164)을 더 포함하는데, 상기 결합소자 제어시스템(1164)은 각 결합소자(1174)에 대하여 하나의 결합 제어기를 포함한다. 결합소자 제어시스템(1164)의 각 결합 제어기는 해당하는 결합소자(1174)의 결합강도를

와

사이의 값으로 조정할 수 있는데, 여기서

는 노드간 강자성 결합에 대해 가능한 최대의 결합 값이고

는 노드간 반강자성 결합에 대해 가능한 최대의 결합 값이다. 아날로그 프로세서(1150)는 양자소자 제어시스템(1162)을 더 포함하는데, 상기 양자소자 제어시스템(1162)은 각 양자소자 노드(1172)에 대하여 하나의 제어기를 포함한다.

다수의 프로그램 모듈과 데이터 구조가 시스템(1100)에 의해 저장 및 처리될 수 있다. 보통, 모든 데이터 구조 또는 그 일부분은 시스템 메모리부(1126)에 저 장되는데, 프로그램 모듈과 데이터 구조는 본 발명의 여러 특징 및 장점들을 쉽게 제시하기 위해 시스템 메모리부(1126)의 구성요소로서 도시되었다. 그러나, 임의의 시간에, 시스템 메모리부(1126)에 도시된 프로그램 모듈과 데이터 구조는 비휘발성 저장부(1120)에 저장될 수 있다. 또한, 모든 데이터 구조와 프로그램 모듈 또는 그 일부는 원격 컴퓨터 (도 11에 도시 안됨)에 저장될 수 있는데, 여기서 원격 컴퓨터는 디지털 컴퓨터(1102)에 의해 주소지정 가능(addressable) 하여야 한다. 주소지정 가능성은 원격 컴퓨터와 디지털 컴퓨터(1102) 사이에 어떤 통신 수단이 존재하여 데이터 네트워크 (예, 인터넷, 직렬 연결, 병렬 연결, 이더넷 등)를 통해 통신 프로토콜 (예, FTP, 텔넷(telnet), SSH, IP 등)을 이용하여 두 컴퓨터 사이에 데이터가 교환될 수 있음을 의미한다. 이러한 사실을 염두에 두고, 데이터 구조와 프로그램 모듈에 대해 기술한다.

디지털 컴퓨터(1102)는 파일 서비스와 같은 여러 시스템 서비스를 처리하고 하드웨어 의존 태스크를 수행하기 위해 운영체제(1130)를 포함할 수 있다. 기존의 알려진 UNIX, Windows NT, Windows XP, DOS, LINUX, VMX 등과 같은 것을 포함하는 많은 운영체제가 상기 운영체제(1130)의 역할을 할 수 있다. 대안으로, 운영체제 없이, 명령문들(instructions)이 데이지 체인(daisy chain) 방식으로 실행될 수 있다.

사용자 인터페이스 모듈(1132)은 사용자가 아날로그 프로세서(1150)로 풀어야 할 문제를 정의하고 실행하는데 도움을 준다. 구체적으로, 사용자 인터페이스 모듈(1132)은 노드간 결합 값 J_ij 및 노드의 로컬 바이어스 h _i 를 설정하고, 어닐링 계획(annealing schedule)과 같은 실행 제어 파라미터의 조절을 통해 사용자가 풀어야 할 문제를 정의할 수 있게 한다. 사용자 인터페이스 모듈(1132)은 계산을 계획하고 문제에 대한 해답을 구하는 명령문들을 제공한다. 구체적으로, 계산의 해답은 아날로그 프로세서(1150)의 한 출력으로서 수집된다. 사용자 인터페이스 모듈(1132)은 그래픽 사용자 인터페이스(GUI)를 포함할 수도 또는 포함하지 않을 수도 있다. GUI를 포함하지 않는 경우, 사용자 인터페이스 모듈(1132)은 풀어야 할 문제를 정의하는 일련의 명령문을 수신한다. 이 일련의 명령문은 사용자 인터페이스 모듈(1132)에 의해 분석되는(parsed) 매크로 언어(macro language)의 형태일 수 있다. 명령문은 XML 명령문일 수 있고, 사용자 인터페이스 모듈(1132)은 XML 해석기(interpreter) 일 수 있다.

사상 모듈(1136)은 사용자 인터페이스 모듈(1132)에 의해 정의된 풀어야 할 계산문제를 아날로그 프로세서(1150)로 풀 수 있는 상응하는 문제 서술(problem description)로 사상한다. 사상 모듈(1136)은 하나의 입력 그래프 표현을 아날로그프로세서(1150)의 특정 구성에 요구되는 그래프 표현으로 사상할수 있다. 사상 모듈(1136)은 연결도 8이 아닌 그래프 표현으로 정의된 문제를 연결도 8인 그래프 표현으로 정의된 동등한 문제로 사상하는 명령문들을 포함할 수 있다. 사상 모듈(1136)은 특정 NP 문제 (예, 최대 독립 집합, 최대 파벌, 최대 컷, TSP 문제, k-SAT, 정수 선형 프로그래밍 등) 를 ISG 모델상의 동등한 표현으로 사상할수 있다.

주어진 문제를 푸는데 필요한 바람직한 그래프 표현이 사상 모듈(1136)에 의해 사상 되면, 아날로그 프로세서 인터페이스 모듈(1138)을 사용하여 아날로그프로세서(1150)의 각 결합소자(1174) 및 양자소자 노드(1172)에 대한 결합 값과 로컬 바이어스 값을 설정한다. 아날로그 프로세서 인터페이스 모듈(1138)의 기능은 초기화 모듈(1140), 전개 모듈(1142) 및 출력 모듈(1144)의 세 프로그램 모듈로 나누어 질 수 있다.

초기화 모듈(1140)은 아날로그 프로세서(1150)의 결합소자(1174)에 대한 결합 값 J_ij 및 양자소자 노드(1172)에 대한 로컬 바이어스 값 h_i 을 설정한다. 초기화 모듈(1140)은 문제 정의의 측면을 결합강도 값 노드 바이어스 값과 같이 아날로그 프로세서(1150)에서 프로그램될 수 있는 물리적인 값으로 변환하기 위한 명령문들을 포함할 수 있다. 다음, 초기화 모듈(1140)은 적절한 신호를 내부 버스(1106)를 통해 NIC(1124)로 보내고, NIC(1124)는 다시 이러한 명령을 양자소자 제어시스템(1162)과 결합소자 제어시스템(1164)으로 보낸다.

어떤 주어진 문제에 대하여, 전개 모듈(1142)은 아날로그 프로세서(1150)의 결합소자(1174)에 대한 결합 값 J_ij 및 양자소자 노드(1172)에 대한 로컬 바이어스 값 h_i을, 전개 기간 동안 매 시점마다, 결정하여 소정의 전개 계획(evolution schedule)을 달성할 수 있도록 한다. 전개 모듈(1142)이 소정의 전개 계획에 따른 결합소자 값 및 로컬 바이어스 값들을 결정하면, 이러한 신호는 내부 버스(1106)를 통해 NIC(1124)로 보내진다. NIC(1124)는 다시 이러한 명령을 양자소자 제어시스 템(1162)과 결합소자 제어시스템(1164)으로 보낸다.

아날로그 프로세서(1150)의 전개는 단열 전개(adiabatic evolution) 또는 어닐링 전개(annealing evolution) 일 수 있다. 단열 전개는 단열 양자 계산에 사용되는 전개 방식이며, 전개 모듈(1142)은 단열 양자 계산에 사용되는 전개 방식에 따라 아날로그 프로세서(1150)의 상태를 전개시키는 명령문을 포함할 수 있다. 예를 들어, 미국 특허공개공보 2005-0256007호, 2005-0250651호 및 2005-0224784호 (명칭은 모두 "초전도 큐비트를 이용한 단열 양자 계산")를 참조하되, 이들은 본 출원에 참조 병합된다. 어닐링 전개는 특정 아날로그 프로세서(1150)에 적용 가능한 다른 형태의 전개 방식이며, 전개 모듈(1142)은 어닐링 전개 방식에 따라 아날로그 프로세서(1150)의 상태를 전개시키는 명령문을 포함할 수 있다.

아날로그 프로세서(1150)는 초기화 모듈(1140)과 전개 모듈(1142)에서 제공하는 신호에근거하여 양자 문제를 푼다. 문제가 풀리면, 문제에 대한 해답은 양자소자 노드(1172)의 상태로부터 판독소자(1160)에 의해 측정될 수 있다. 출력 모듈(1144)은 양자 프로세서(1150)의 판독소자(1160)와 함께 동작하여 이 해답을 판독한다.

시스템 메모리부(1126)는 신호를 아날로그 프로세서(1150)로 출력하는 구동 모듈(driver module)(1146)을 더 포함할 수 있다. NIC(1124)는 아날로그 프로세서(1150)의 양자소자 노드(1172) 및 결합소자(1174)와 접속하는 데 요구되는 적절한 하드웨어를 포함할 수 있는데, 상기 접속은 직접적으로 또는 판독소자(1160), 양자소자 제어시스템(1162) 및 결합소자 제어시스템(1164) 중의 적어도 하나를 통 하여 이루어 질 수 있다. 대안으로, NIC(1124)는 구동 모듈(1146)의 명령을 양자소자 노드(1172) 및 결합소자(1174)에 직접 인가될 수 있는 신호 (즉, 전압 및 전류)로 변환하는 소프트웨어 및 하드웨어 중 적어도 하나를 포함할 수 있다. 다른 대안으로, NIC(1124)는 양자소자 노드(1172) 및 결합소자(1174)의 신호 (문제에 대한 해답 또는 어떤 형태의 피드백)를 출력 모듈(1144)이 해석할 수 있도록 변환하는 소프트웨어 및 하드웨어 중 적어도 하나를 포함할 수 있다. 따라서, 어떤 경우에는, 초기화 모듈(1140), 전개 모듈(1142) 및 출력 모듈(1144) 중의 적어도 하나는 직접 NIC(1124)와 통신하기보다는 구동 모듈(1146)과 통신하여 신호를 아날로그 프로세서(1150)로 보내거나 그 것으로부터 신호를 받는다.

NIC(1124)의 기능은 데이터 획득과 제어의 두 부류로 나누어질 수 있다. 다른 종류의 칩이 각 기능 부류를 처리하는데 사용될 수 있다. 데이터 획득 기능은 아날로그 프로세서(1150)가 계산을 완료한 후에 양자소자 노드(1172)의 물리적 특성을 측정하는데 이용된다. 이러한 데이터는 주문식(customized) 또는 상업적으로 판매되는 여러 개의 데이터 획득용 마이크로제어기(microcontroller)를 사용하여 측정될 수 있다. 이러한 마이크로제어기의 예로서 엘란 디지털 시스템스 (Elan Digital Systems) (Fareham, 영국)이 제조한AD132, AD136, MF232, MF236, AD142, AD218 및 CF241 데이터 획득 카드를 들 수 있다. 대안으로, 데이터 획득과 제어가 Elan D403C 또는 D480C 마이크로프로세서와 같은 단일 형 마이크로프로세서에 의해 처리될 수 있다. 양자소자 노드(1172) 및 결합소자(1174)에 대한 충분한 제어를 제공하고 또한 아날로그 프로세서(1150)의 양자 계산 결과를 측정하기 위해 다수의 NIC(1124)가 이용될 수 있다.

디지털 컴퓨터(1102)는 아날로그 프로세서(1150)에 의해 처리된 계산문제의 해답을 타 시스템으로 보내기 위한 전송 수단을 더 포함할 수 있다. 이러한 전송 수단을 이루는 장치로는 전화 모뎀, 무선 모뎀, 근거리 네트워크 연결, 또는 광역 네트워크 연결 등이 있다. 디지털 컴퓨터(1102)는 데이터 신호를 싣는 반송파(carrier wave)를 발생할 수 있는데, 여기서 데이터 신호는 아날로그프로세서(1150)에 의해 처리된 계산문제의 해답을 부호화(encode)한 것이다.

아날로그 프로세서(1150)는 초전도 양자 컴퓨터일 수 있고, 예를 들어, 큐비트 레지스터, 판독소자 및 보조 장치를 포함할 수 있다. 초전도 양자 컴퓨터는 보통 millikelvin 수준의 온도에서 동작되고, 대개 희석 냉동기(dilution refrigerator) 내에서 동작된다. 희석 냉동기의 예로서 라이덴 크리오제닉스 (Leiden Cryogenics) B.V. MNK 126 시리즈 (Galgewater No. 21, 2311 VZ Leiden, 네덜란드)를 들 수 있다. 아날로그 프로세서(1150)의 모든 또는 일부의 구성 요소들은 희석 냉동기 내에 장착될 수 있다. 예를 들면, 양자소자 제어시스템(1162)과 결합소자 제어시스템(1164)은 희석 냉동기 바깥에 장착되고, 아날로그 프로세서(1150)의 나머지 구성 요소들은 희석 냉동기 내에 장착될 수 있다.

사용자 인터페이스 모듈(1132), 아날로그 프로세서 인터페이스 모듈(1138), 구동 모듈(1146) 및 이들의 조합은 기존의 소프트웨어 패키지로써 구현될 수 있다. 적합한 소프트웨어 패키지로서 MATLAB (MathWorks, Natick, Massachusetts) 및 LabVIEW (National Instruments, Austin, Texas) 등을 들 수 있다.

본 발명의 방법, 물품 및 시스템은 컴퓨터로 읽을 수 있는 저장 매체에 담긴 컴퓨터 프로그램 절차(mechanism)를 포함하는 컴퓨터 프로그램 제품으로 구현될 수 있다. 예를 들면, 컴퓨터 프로그램 제품은 도 11에 도시 된 프로그램 모듈들을 포함할 수 있다. 이러한 프로그램 모듈들은 CD-ROM, DVD, 자기 디스크 저장 제품 또는 기타의 컴퓨터로 읽을 수 있는 데이터/프로그램 저장 제품에 저장될 수 있다. 또한, 컴퓨터 프로그램 제품의 소프트웨어 모듈은 인터넷을 통하여 또는 반송파에 실린 (소프트웨어 모듈을 포함하는) 데이터 신호의 전송에 의해 전자적으로 배포될 수 있다.

2. 프로세서와 양자소자

본 발명의 일 실시예에 따라, 바닥 상태 해답에 접근하는 ISG 문제의 기계적 표현(machine analog)이 아날로그 프로세서의 형태 (예, 도 11의 아날로그 프로세서(1150))로 제공될 수 있다. 이러한 아날로그 프로세서는 복수의 양자소자 (예, 도 11의 양자소자 노드(1172))를 포함하는 하드웨어 구조를 포함한다. 각 양자소자는 적어도 2 개의 기저 상태에 의해 정의되고, 기저 상태에 이진 정보를 저장할 수 있다. 아날로그 프로세서는 해당 양자소자들에 저장된 이진 정보를 검출하는 양자소자에 대한 판독소자 (예, 도 11의 판독소자(1160))를 더 포함한다. 아날로그 프로세서는 복수의 결합소자 (예, 도 11의 결합소자(1174))를 더 포함하는데, 예를 들어 도2a, 2b, 3a, 3b, 4a, 4b, 6a, 6b, 9a, 9b, 10a 및 10b와 결부되어 기술된 바와 같이, 결합소자는 각 노드를 최근접 이웃 및 차근접 이웃 중 적어도 하나에 연결한다. 아날로그 프로세서는 각 결합소자에 대하여 하나의 결합 제어기 (예, 도 11의 결합소자 제어시스템(1164)에 장착) 를 더 포함한다. 각 결합 제어기는 해당 양자소자의 결합강도 J를

와

사이의 값으로 조정하는데, 여기서

는 최대 강자성 결합강도이며 음이고

는 최대 반강자성 결합강도이며 양이다. 두 노드간에 주어진 결합에 대해 J 값이 제로이면 상기 두 노드는 서로 결합되지 않았다는 것을 의미한다.

아날로그 프로세서는 각 양자소자에 대하여 하나의 노드 제어기 (예, 도 11의 양자소자 제어시스템(1162)에 장착) 를 더 포함한다. 각 노드 제어기는 해당 양자소자에 인가되는 유효 바이어스를 제어한다. 유효 바이어스는 약 -100|J| 및 +100|J| 사이의 값을 갖는데, 여기서 J 는 해당 노드에 대한 평균 최대 결합 값 이다.

양자 프로세서의 양자소자들은판독과 초기화의 편의를 위해 별개의 정보 기저 상태를 가질 수 있다. 양자소자들은 기저 상태간 결맞지 않은 양자 터널링, 기저 상태간 결맞는 양자 터널링, 다른 양자소자들의 상태간의 얽힘 등의 양자 특성들을 이용할 수 있는데, 이러한 양자소자의 양자 특성들은 아날로그 프로세서의 계산 능력을 향상시킬 수 있다.

아날로그 프로세서는 사상된 시스템의 바닥 상태에 근접하기 위한 계산을 수행한다. 정보 상태는 문제의 사례에 의해 부과되는 조건들에 따르는 에너지 지형(energy landscape)을 순회한다. 이러한 에너지 지형에서, 바닥 상태 에너지는 최저 에너지 점 (전체적인 최소) 이다. 에너지 지형은 로컬 최소들을 포함하는데, 이 로컬 최소들은 시스템의 상태(격자 내의 모든 양자소자와 결합을포함)를 포획(trap) 하여 시스템의 상태가 더 낮은 에너지 최소로 이동하지 못하게 할 수 있다. 양자 특성을 도입함으로써 아날로그 프로세서의 상태가 이러한 로컬 최소들로부터 탈출할(tunnel out) 수 있도록 하여, 상태가 양자 터널링이 없는 경우 보다 더 쉽게 또는 더 큰 확률로 더 낮은 에너지 최소로 이동할 수 있다. 이러한 아날로그 프로세서는 디지털 프로세서에 비하여 실질적으로 줄어든 제약사항을 가지고 정보를 처리할 수 있다.

2.1 초전도 소자

본 발명의 일 실시예에 있어서, 아날로그 프로세서의 양자소자들 (예, 도 11의 양자소자 노드(1172))은 초전도 큐비트이다. 이러한 경우에, 아날로그 프로세서는 임의의 개수 (예, 4 이상, 10 이상, 20 이상, 100 이상, 1,000과 1,000,000 사이)의 초전도 큐비트를 포함할 수 있다.

초전도 큐비트는 정보가 저장되는 상태의 국부화(localization)와 관련하여 두 가지의 동작 모드를 갖는다. 큐비트가 초기화 되거나 측정될 때, 정보는 고전적인 0 또는 1 이고, 신뢰성 있는 상태 준비를 촉진하기 위해 고전적인 정보를 표현하는 상태들 또한 고전적이다. 따라서, 큐비트의 제1 동작 모드는 고전적인 정보에 대한 상태 준비 및 측정을 가능하게 한다. 제1 동작 모드는 본 발명의 실시예에 유용하다.

큐비트의 제2 동작 모드는 양자 계산 중에 나타난다. 양자 계산 중에, 소자의 정보 상태들은 양자 효과에 의해 좌우되어, 큐비트는 정보 상태들의 결맞는 중 첩으로서 제어 가능하게 전개되고, 어떤 경우에는, 양자 컴퓨터의 타 큐비트와 얽히게 된다. 그러나, 제2의 동작 모드를 보편적인 양자계산을 하기에 충분한 정도로 구현하기는 어렵다.

초전도 큐비트는 노드로서 사용될 수 있다. 제1 동작 모드의 연산으로 인해 초전도 큐비트의 판독이 이상적으로 되고, 큐비트 판독의 어려움 및 결맞음 시간 요건 등의 제2의 동작 모드의 제약 조건들이 상당히 완화된다. 초전도 큐비트는 아날로그 프로세서에서 노드로 역할 할 수 있고 제1 동작 모드에 머물 수 있어서, 판독이 진행 중이 아닐 때 큐비트는 제1 동작 모드에서 머물고 계산은 계속된다. 이와 같이, 최소의 양자 특성들이 분명히 나타나고 큐비트의 상태에 미치는 영향이 최소화 된다.

초전도 큐비트는 일반적으로 상 큐비트(phase qubit)와 전하 큐비트(charge qubit)의 두 범주로 나누어지는 특성을 가진다. 상 큐비트는 소자의 상 상태에 정보를 저장하고 조작하는 큐비트이다. 환언하면, 상 큐비트는 상을 정보를 지닌 자유도(information-bearing degree of freedom)로서 이용한다. 초전도 재료에서, 초전도 재료의 다른 점간에 상의 차이가 존재하며, 기본 전하(elementary charge)는 초전도 재료를 흐르는 Cooper 쌍이라 부르는 전자 쌍에 의해 표현된다. 이러한 소자를 두 부류로 구분하는 방식은 마크린에 약술되어 있다. 상과 전하는 초전도체에서 연관된 값으로, 양자 효과가 지배하는 에너지 규모에서, 상 큐비트는 양자 정보를 저장하는 잘 정의된 상 상태들을 가지는 반면 전하 큐비트는 양자 정보를 저장하는 잘 정의된 전하 상태들을 가진다. 본 발명에 있어서, 상 큐비트, 전하 큐비트 또는 상 큐비트와 전하 큐비트의 혼성인 초전도 큐비트가 아날로그 프로세서에 사용될 수 있다.

나카무라 (Nakamura) 등이 (Nature 398, 1999, p. 786) 초전도 소자를 큐비트로서 실험적으로 구현하였는데, 이 논문은 본 출원에 참조 병합된다. 이들은 큐비트에 대한 기본적인 실용적 요구사항을 입증하는 전하 큐비트를 개발하였으나 짧은 비결맞음 시간과 엄격한 제어 파라메터의 한계가 있었다.

3. 초전도 집적회로로의 사상

본 발명의 실시예에 따르면, ISG 격자-기반 레이아웃은 시스템의 바닥 상태에 근접하거나 바닥상태를 결정하는계산을 수행하기 위한 모든 요구 사항을 만족하는 집적회로로 직접 사상 된다. 아날로그 프로세서는 다음을 포함한다:

(i) 노드의 집합, 각 노드는 하나 이상의 조셉슨 접합에 의해 차단된 초전도 재료로 된 루프를 포함함

(ii) 결합소자들의 집합, 각 결합소자는 두 노드를 결합시킴

(iii) 판독소자들의 집합, 각 판독소자는 하나 이상의 해당 노드의 상태를 판독함 및

(iv) 로컬 바이어스 소자의 집합, 여기서 각 로컬 바이어스 소자는 하나 이상의 해당 노드에 로컬 바이어스 필드를 인가한다.

하나 이상의 결합소자는 각각 하나 이상의 조셉슨 접합에 의해 차단된 초전도 재료로 된 루프를 포함할 수 있다. 결합소자의 파라미터는 루프의 크기 및 조셉슨 접합의 특성에 근거하여 설정된다. 결합소자는 통상 자기적 또는 전기적 바 이어스를 인가하는 해당 제어 시스템에 의해 조정된다.

도 12a는 2개의 노드(N1, N2) 및 상기 노드들(N1, N2)을 결합하는 하나의 결합소자(J1-2)를 포함하는 그래프(1200)를 예시한다. 도 12b는 그래프(1200)의 노드(N1, N2)와 결합소자(J1-2)를 집적회로(1202)로 변환한 것을 예시한다. 집적회로(1202)는 초전도 노드들(N1, N2)을 포함하는데, 이 초전도 노드들(N1, N2)은 그래프(1200)의 노드들(N1, N2)에 해당한다. 집적회로(1202)는 바이어스 소자(110-1, 110-2), 판독소자(120-1, 120-2) 및 하나의 결합소자(J1-2)를 더 포함한다. 도 12b에서 노드들(N1, N2)은 rf-SQUID이고 단일 조셉슨 접합(130) 또는 복합 조셉슨 접합(131)을 포함할 수 있다. 복합 조셉슨 접합(131)는 초전도 루프를 차단하는 dc-SQUID로서 서술될 수 있다. 자속이 복합 조셉슨 접합(131)에 인가되어 노드 파라메타를 추가적으로 변조할 수 있다. 구체적으로, 소자(111)에 의해 인가되는 전류를 변화시킴으로써 양자 소자(초전도 노드 N1)의 양자 투과율(tunneling rate)이 조절될 수 있다. 동등하게, 시스템의 에너지 장벽(1700) (도 17, 추후에 설명됨)의 높이가 조절될 수 있다.

노드들(N1, N2)은 3개의 조셉슨 접합 큐비트일 수 있다. 이러한 구조는 3개의 조셉슨 접합들에 의해 차단된 초전도 루프를 포함한다. 집적회로(1202)의 각 노드(N1, N2)는 해당하는 초전도 루프에서 전류 또는 초전도 전류 흐름의 가능한 두 방향에 해당하는 2가지 상태를 갖는다. 예를 들면, 노드(N1)과 노드(N2)의 제1 상태는 해당하는 초전도 루프에서 시계 방향의 순회 전류로 표현되고 제2 상태는 반시계 방향의 순회 전류로 표현된다. 각 상태에 상응하는 순회 전류는 그 순회 전류에 의해 생성된 자기장을 특징짓는다.

도 12b에서 판독소자(120-1, 120-2)와 결합소자(J1-2)는 동일한 음영 상자로 도시 되었는데, 어떤 실시예에서는 이들이 유사한 구조와 구성요소를 가지며 단지 집적회로(1202)에서 다른 기능을 하도록 구성되었기 때문이다. 예를 들면, 결합소자(J1-2)는 노드(N1)과 노드(N2)를 조정 가능하게 결합시키도록 구성된 dc-SQUID일 수 있다. 결합소자(J1-2)는 하나의 퍼텐셜 최소를 갖는 단안정(monostable) 소자일 수 있다. 각 판독소자(120-1, 120-2)는 해당 노드에 유도결합 되고 그 노드의 전류를 제어 가능하게 검출하도록 구성된 dc-SQUID일 수 있다. 대안으로, 판독소자(120-1, 120-2)는 노드(N1, N2)의 상태를 검출할 수 있는 임의의 소자일 수 있다.

도 12b에서 바이어스 소자(110-1, 110-2)는 금속의 루프로 도시 되었다. 바이어스 소자의 루프를 통해서 전류를 구동함으로써 해당하는 노드에 로컬 자기장이 인가될 수 있다. 바이어스 소자(110)는 알루미늄과 니오브와 같이 저온에서 초전도 하는 금속으로 만들어질 수 있다. 바이어스 소자는 루프가 아니고, 해당 노드(N) 가까이 지나감으로써 자속을 루프에 결합하는 도선(wire) 일 수 있다. 각 바이어스 소자(110)는 하나의 도선을 포함할 수 있는데, 이 도선은 해당 노드 가까이 지나서 비아(via)를 통해 칩의 접지 판과 같은 다른 금속 층에 연결될 수 있다. 도 12b의 회로(1202)와 같은 집적회로는 ISG 격자로부터 직접 사상 되어, 정보 처리에 필요한 정도의 모든 제어를 포함할 수 있다.

도 13a는 그래프를 포함하는 격자(1300)의 실시예를 도시하는데, 상기 그래 프는 5개의 노드(N1-N5)와 4개의 결합소자(J1-3, J2-3, J3-4, J3-5)를 가지고 있다. 도 13b는 격자(1300)를 집적회로(1302)로 변환한 것을 예시한다. 집적회로(1302)는 격자(1300)의 노드에 상응하는 5개의 양자소자(N1-N5) 및 격자(1300)의 결합소자에 상응하고 양자소자를 연결하는 4개의 결합소자(J1-3, J2-3, J3-4, J3-5)를 포함한다. 집적회로(1302)는 로컬 바이어스 소자(110-1, 110-2, 110-4, 110-5)와 판독소자(120-1, 120-2, 120-4, 120-5)를 더 포함한다. 명료성을 위해, 노드(N3)에 대한 로컬 바이어스 소자 또는 판독소자가 도 13b에 도시 되지 않았다. 공간적 제약에 대한 최적화를 위해 집적회로(1302)는 별도의 층으로 배치될 수 있다. 이 경우에, 노드(N3)에 대한 로컬 바이어스 소자 또는 판독소자는 노드(N3)가 제작되는 층의 위 또는 아래 층에 배치될 수 있을 것이다. 집적회로(1302)의 각 구성요소는, 중앙의 노드(N3)가 4개의 결합소자를 인접한 노드들(N1, N2, N4, N5)과 공유한다는 점을 제외하고, 도 12b의 회로(1202)의 상응하는 구성요소와 동일할 수 있다.

집적회로(1302)에서 N1, N2, N4 및 N5에 인접하여 사용되지 않는 양자소자가 있을 수 있으나, 명료성을 위해, 사용되지 않는 양자소자는 도 13b에 도시 되지 않았다. 집적회로(1302)에 부호화된 그래프는 집적회로에 존재하는 몇 개의 큐비트라도 사용할 수 있다.

집적회로(1302)에서 하나 이상의 양자소자(N1-N5)가 경도측정 루프 (gradiometric loop)로 구성되어, 루프에 걸치는 자기장이 불균일할 때에만 자기장이 경도측정 루프에 영향을 미치도록 할 수 있다. 경도측정 루프는 결합을 촉진하 고 외부 자기장 노이즈에 대한 시스템의 민감성을줄이는 데 유용할 수 있다. 최근접 이웃 노드들을 직각 또는 직각에 가까운 각도로 배치하여이웃 노드 사이의 기생 결합 (예, 누화(crosstalk))을 줄일 수 있다. 제1 노드의 제1 주축과 제2 노드의 제2 주축이 서로 수직으로 정렬되었을 때, 제1 노드와 제2 노드가 서로 수직으로 배치된 것으로 간주된다.

도 14a는 9개의 활성 노드(N1-N9)와 각 결합소자를 포함하는 격자(1400)의 예를 도시하고, 도 14b는 격자(1400)를 9개의 노드(N1-N9)와 20개의 결합소자를 포함하는 집적회로(1402)로 변환한 것을 예시한다. 명료함을 위해, 도 14a 및 14b에서 도면부호는 노드(N1, N2, N4, N5)와 결합(J1-4, JN1-5, JN2-4, J4-5)에만 붙였다. 집적회로(1402)에서는 로컬 바이어스 소자(110-1, 110-7, 110-8, 110-9), 판독소자(120-3, 120-6, 120-9)에 도면부호가 붙었다. 도 14b에서 모든 노드에 대해 로컬 바이어스 소자를 도시한 것은 아니다. 공간적 제약에 대한 최적화를 위해 집적회로(1402)는 별도의 층으로 배치될 수 있다. 이 경우에, 도 14b에서 로컬 바이어스 소자를 갖지 않은 노드에 대한 로컬 바이어스 소자 또는 판독소자는 해당노드가 제작되는 층의 위 또는 아래 층에 배치될 수 있을 것이다. 바이어스 소자는 루프가 아니고, 해당 노드 가까이 지나감으로써 자속을 루프에 결합하는 도선일 수 있다. 각 바이어스 소자는 하나의 도선으로 이루어질 수 있는데, 이 도선은 동일 또는 다른 층에 있는 해당 큐비트 가까이 지나서 비아(via)에 연결되고, 이 비아는 칩의 접지 판과 같은 다른 금속 층에 연결될 수 있다.

집적회로(1402)의 각 구성요소는 이전의 집적회로(1202, 1302)의 상응하는 구성요소와 동일할 수 있다. 이러한 구성요소들은 도 12b 및 13b과 관련하여 앞에서 기술되었다. 집적회로(1402)가 이전의 회로와 다른점은 차근접 이웃 결합소자(JN) (예, JN2-4 및 JN1-5)을 추가적으로 갖는 것이다. 도시 된 바와 같이, 차근접 이웃 결합소자(JN2-4)는 차근접 이웃 결합소자(JN1-5)의 위를 가로지른다. 결합소자들(JN1-5, JN2-4) 중의 하나 또는 모두에서 도선들은 여러 층에 있을 수 있다.

결합소자(JN1-5, JN2-4)와 같은 차근접 이웃 결합소자들은 dc-SQUID 이거나 rf-SQUID일 수 있다. 이들은 도 12b의 결합소자(J)와 동등할 수 있으나, 구조에서는 다를 수 있다. 도 14b에서 단지 3개의 판독소자(120-3, 120-6, 120-9) 만이, 각각 해당 노드(N3, N6, N9)를 판독하도록, 도시 되었다. 다른 모든 노드는 해당하는 판독소자(120)를 가질 수 있다. 대안으로, 단지 몇 개의 판독소자 만을 사용하고, 고전적인 상태-복제 기법을 이용하여 내부 노드들의 상태를 주변부 노드(N3, N6, N9)로 복제할 수 있다. 예를 들어, 이러한 상태-복제 기법이 미국 특허 출원 제60/675,139 (명칭, "강자성 및 고전적 큐비트 상태 복제의 방법")에 기술되어 있는데, 이 출원은 본 출원에 참조 병합된다.

도 14b에 도시 되지는 않았지만, 집적회로(1402)에는 주변부 양자소자들(N1, N2, N3, N4, N6, N7, N8, N9) 근처에 사용되지 않은 양자소자가 있을 수 있다. 집적회로(1402)에서 하나 이상의 양자소자(N1-N9)가 경도측정 루프로 구성되어, 양자소자의 초전도 루프에 걸치는 자기장이 불균일 할 때에만 자기장이 양자소자에 영향을 미치도록 할 수 있다. 경도측정 루프는 결합을 촉진하고 외부 자기장 노이즈 에 대한 시스템의 민감성을 줄이는 데 유용할 수 있다. 최근접 이웃 노드들을 직각 또는 직각에 가까운 각도로 배치하여 이웃 노드 사이의 기생 결합 (예, 누화)을 줄일 수 있다.

도 15는 본 발명에 따른 물리적 레이아웃의 예를 보여주는 사진이다. 4개의 플럭스 기반 양자소자(1501-1 - 1501-4)가 초전도 집적회로에 제작되었다. 사진에서, 각 양자소자는 최근접 이웃 및 차근접 이웃 결합을 통해 모든 다른 양자소자와 결합되었다. 예를 들어, 결합소자(J1-3)는 양자소자들(1501-1, 1501-3)을 서로 결합시키는최근접 이웃 결합소자이다. 도면부호가 결합소자에 명시적으로 붙지는 않았지만, 최근접 이웃 결합은 양자소자들(1501-1, 1501-2) 사이, 양자소자들(1501-2, 1501-4) 사이및 양자소자들(1501-3, 1501-4) 사이에도 존재한다. 결합소자(J2-3)는 차근접 이웃 결합의 예이고, 양자소자들(1501-2, 1501-3)을 서로 결합시킨다. 도면부호가 명시적으로 붙지는 않았지만, 또 하나의 차근접 이웃 결합이 양자소자들(1501-1, 1501-4) 사이에 존재한다. 도 15에 도시 되지는 않았지만, 판독소자와 로컬 바이어스 소자 또한 회로에 존재한다.

도 16는 본 발명에 따른 물리적 레이아웃의 다른예를 보여주는 사진이다. 6개의 양자소자가 나타나있는데, 그 중에 3개에 부호 1601-1, 1601-2 및 1601-3 가 붙여져 있다. 그러나, 도시 된 레이아웃은 어떤 개수의 양자소자로도 확장될 수 있다. 양자소자들(1601-1, 1601-2)은 결합소자(J1-2)를 통해 서로 결합되었다. 결합소자(J1-2)는 rf-SQUID이거나 dc-SQUID일 수 있다. 양자소자들(1601-1, 1601-3)은 결합소자(J1-3)를 통하여 서로 결합되는데, 결합소자(J1-3)는 직접 갈바니 결 합이다. 따라서, 양자소자들(1601-1, 1601-3)은 강자성으로 결합되어 동일한 양자 상태를 갖는다. 결합소자(J1-3)의 구현에는 복수의 금속 층을 사용하는 결합소자를 위한 경로를 만들기 위해 비아를 이용할 수 있다. 그 예가 도 16의 교차점(J1-3-A)인데, 여기서 결합소자(J1-3)의 일부는 다른 금속 층에 제작되고 두개의 비아를 통해 원래의 층에 연결된다. 이러한 기법은 당업자에게 잘 알려져 있다.

4. 아날로그 처리

4.1 시스템 수준

본 발명의 일 실시예는 주어진 초기 조건의 집합에 대하여 최소 에너지 형상 또는 근사 최소 에너지 형상을 찾는 방법을 제공한다. 이러한 방법은 일반적으로 풀어야 할 문제를 격자형 레이아웃으로 사상하는 과정을 포함한다. 이 격자형 레이아웃은 회로로 사상 되는데, 상기 회로는 양자소자의 격자를 포함하고 양자소자 간에 결합이 배치된다. 양자소자와 결합들은 개별적으로 초기화되고, 실행시 제어(run-time control)가 양자소자 및 결합들에 대한 로컬 바이어스 제어의 사용 또는 전역 바이어스 필드의 사용을 통해 적용된다. 이러한 방식으로, 풀어야 할 문제를 표현하는 격자형 레이아웃이 양자소자의 물리적 격자로 사상 된다. 문제에 대한 해답은 양자소자 격자의 최종 상태로서 판독된다. 이 해답은 이진수의 형태를 취할 수 있다.

4.2 초기화

양자 특성을 갖는 아날로그 프로세서의 초기화는 각 양자소자의 상태를 초기화하고, 풀 문제를 표현하는데 사용되는 각 결합소자의 상태를 초기화하는 과정을 포함한다. 풀어야 할 그래프의 노드를 표현하는 양자소자의 퍼텐셜 에너지 분포는 이중우물 퍼텐셜일 수 있다. 프리드맨 등의 논문 ("Detection of a Schrdinger's Cat State in an rf-SQUID, arXiv.org:cond-mat/0004293v2)에 유사한 이중우물 퍼텐셜이 기술되어있는데, 이 논문은 본 출원에 참조 병합된다. 도 17a와 17b는 각각 이중우물 퍼텐셜 그래프를 나타내고 있다. 에너지는 y 축에 나타나고, 양자소자의 내부 플럭스와 같이 소자와 관련된 어떤 종속 변수가 x 축으로 나타낸다. 시스템은 이러한 퍼텐셜 분포 내에서 움직이는 입자(particle)에 의해 기술된다. 입자가 좌측 우물에 있으면

상태이고, 입자가 우측 우물에 있으면

상태 이다. 이 두 상태를 각각

과

또는

과

으로 지칭할 수 있다. 초전도 플럭스 큐비트나 지속전류 큐비트에서는, 이 두 상태가 왼쪽 순회와 오른쪽 순회의 순회 전류의 2가지 다른 방향에 대응한다. 각 노드의 상태 초기화는 각 노드에서의 바이어스를 국부적으로 조정하거나 또는 전역 바이어스 필드를 사용하여 수행된다. 선택적으로, 이러한 조정은 상태간 장벽 높이(1700)을 낮춤으로써 실행될 수도 있다. 만약 도 17a에 나타난 바와 같이 퍼텐셜 에너지 분포가 어느 한 방향으로 기울면(tilt), 입자가 낮은 에너지 우물쪽으로 움직일 확률이 더 높다. 도 17a의 경우에, 이것은

상태(160-1)일 것이다. 만약, 퍼텐셜 에너지 분포가 타 방향으로 기운다면, 입자가 반대쪽 우물로 움직일 확률이 더 높다. 도 17a의 경우에, 이것은

상태(160-0)일 것이다.

상태가 이중우물 퍼텐셜 내에서 입자의 위치로 기술되는 양자소자를 초기화하는 것은 그 노드에서의 로컬 필드 바이어스를 조정하여 퍼텐셜을 어느 한 쪽으로 기울이고, 입자가 어느 정도 높은 확률로 보다 낮은 퍼텐셜로 이동하기 충분한 시간 동안 기다리는 과정을 포함한다. 로컬 필드 바이어스는 자기장일 수 있으며, 노드에서의 로컬 필드 바이어스 조정은 양자 소자로부터 아주 가까운 초전도 루프나 코일에 전류를 인가하여 양자 소자에 로컬 자기장 바이어스를 발생시키도록 하는 과정을 포함할 수 있다. 충분한 시간이 지난 후에, 소자의 상태는 이중우물 퍼텐셜의 낮은 에너지 우물에 진입할 것이고, 이 것이 바람직한 초기 상태이다. 소자의 상태는 열 탈출 과정을 통해 낮은 에너지 우물에 떨어질 수 있고, 또는 소자의 상태는 터널링 과정으로장벽(1700)을 통해 가장 낮은 에너지 상태에 도달할 수도 있다. 어떤 경우에는, 열 탈출과 터널링 과정 모두 초기화에 기여한다.

각 양자소자에서의 로컬 필드 바이어스 초기화는 양자 소자 격자의 전체에 걸치는 전역 필드 바이어스를 설정하고 일정 시간 동안 기다리는 과정을 포함할 수 있다. 전역 필드 바이어스는 자기장일 수 있다. 하나의 노드를 표현하는 각 양자소자는 하나 이상의 조셉슨 접합에 의해 차단되는 초전도 재료의 루프를 포함할 수 있는데, 여기서 각 양자소자가 동일한 지속전류 상태로 초기화 되도록 하는 전역 자기장을 모든 양자소자에 인가하여 초기화를 실현 할 수 있다.

계산문제를 푸는데 이용될 수 있는 집적회로에서 양자소자는 하나 이상의 조셉슨 접합에 의해 차단되는 초전도 재료의 루프이다. 이러한 루프는 도 17a 또는 17b에 도시 된 것과 같은 이중우물 퍼텐셜에 의해 기술되는 퍼텐셜 에너지 분포를 갖도록 구축될 수 있다. 이중우물 퍼텐셜에서 2개의 우물은 초전도 재료의 루프에 흐르는 지속전류의 2개의 다른 방향 (예, 도 1A의 전류(102-0, 102-1))에 대응한다. 루프는 도 17a와 같이 이중우물 퍼텐셜을 기울임으로써 원하는 상태로 초기화 될 수 있다. 기울임은, 예를 들면, 초전도 루프를 통해 외부 플럭스 바이어스를 인가함으로써 성취될 수 있다. 어떤 경우에, 양자소자의 상태가 가장 낮은 에너지 상태로 초기화 된 것이 확실하면, 외부 플럭스 바이어스를 제거할 수 있다. 초전도 루프에 아주 가깝게 도선의 루프나 코일을 놓고 도선의 루프나 코일에 바이어스 전류를 흘리면 외부 플럭스 바이어스를 초전도 루프에 인가할 수 있다. 이 바이어스 전류는 초전도 루프를 통해 양자소자의 퍼텐셜에 영향을 미치는 자기장에 변화를 유발한다.

초전도 루프를 차단하는 조셉슨 접합의 임계전류를 변화시킴으로써 장벽(1700)의 높이를 변화시킬 수 있다. 표준 rf-SQUID인 경우, 임계전류를 제작 중에는 변화시킬 수 있으나, 일단 소자가 제작되면 접합의 임계전류는 대개고정된다. rf-SQUID에서 단일 조셉슨 접합이 복합 조셉슨 접합으로 대체 되면, 제작 후에라도 유효 임계전류를 조정하는 것이 가능해진다. 즉, 작은 조각 접합 루프(small split junction loop)에 자기장을 인가하고 이 자기장을 조정함으로써 rf-SQUID의 유효 임계전류를 변화시킨다.

집적회로에서 노드 역할을 하는 하나 이상의 양자소자는 rf-SQUID일 수 있다. rf-SQUID는 초전도 재료의 루프로서루프를 차단하는 하나 이상의 조셉슨 접합을 갖는다. 루프가 3개의 조셉슨 접합을 갖는 소자는 3JJ 큐비트로 알려져 있다. 이러한 rf-SQUID 형 소자는 퍼텐셜 에너지 분포가 이중우물 퍼텐셜로 기술되도록 구성될 수 있다. 이중우물 퍼텐셜에서 2개의 우물은 초전도 재료의 루프에 흐르는 지속전류의 2개의 다른 방향에 해당한다. 양자 거동을 보이는 rf-SQUID를 갖는 소자들이 프리드맨 2000에 나타나 있다. rf-SQUID의 초전도 루프에 아주 가깝게 놓인 도선의 루프나 코일에 바이어스 전류를 공급하여 외부 플럭스 바이어스를 rf-SQUID의 초전도 루프에 인가할 수 있다.

양자문제를 푸는데 이용될 수 있는 집적회로(예, 양자 프로세서)에서 각 양자소자는 3개의 조셉슨 접합에 의해 차단되는 초전도 재료의 루프일 수 있다. 이러한 형태의 큐비트를 초기화하는 방법은 앞서 기술한 rf-SQUID 양자소자의 경우와 같을 수 있다. 이러한 형태의 소자는 큰 루프 인덕턴스를 요구하지 않으므로, 이중우물 퍼텐셜 에너지 분포를 위한 큰 루프 영역(loop area)을 요구하지 않는다. 3개의 조셉슨 접합을 갖는 소자들은 올란도에 기술되어 있다. 하나 이상의 양자소자가도 18에 나타난 것(올란도에서 발췌)과 같은 지속전류 큐비트일 수 있다. 이러한 소자는 본 발명의 집적회로에서양자소자의 역할을 할 수 있다. 도 18의 초전도 루프에서 각 조셉슨 접합은 X로 표시되었고, 이상적 조셉슨 접합과 커패시터(C_i)의 병렬 조합으로 모델링 된다. 병렬 저항성 채널(parallel resistive channel)은 무시할 수 있다고 가정한다. 이상적 조셉슨 접합은 전류-상(current-phase) 관계 I _i = I ₀ sin

j를 갖는데, 여기서

j 는 접합 i의 게이지 불변 상(gauge-invariant phase) 이다. 도 18에서 각 접합(X)의 조셉슨 에너지의 한 특성은 두 상의 함수라는 것이다. 일정 범위의 자기 불규칙화(magnetic frustration) f에 대하여, 이 두 상(

1,

2)은 2 개의 안정한 구성 (반대방향으로 흐르는 DC 전류에 해당)을 가능하게 한다. 올란도에 기술되었듯이, 접합의 충전 에너지(용량성 에너지)를 고려하고 회로를 양자 역학적으로 고려하면, f = 1/2 근처에서 시스템의 두 최저 상태가 반대방향의 전류라는 두 고전적인 상태에 해당하도록 이 회로의 파라메터를 조절할 수 있다.

계산문제를 푸는데 이용될 수 있는 집적회로에서 모든 또는 일부의 양자소자는 복합 조셉슨 접합 rf-SQUID 일 수 있다. 복합 조셉슨 접합 rf-SQUID는, 단일 조셉슨 접합이 rf-SQUID 루프에 연결된 dc-SQUID (복합 조셉슨 접합이라고도 함)로 대체된 것을 제외하고, rf-SQUID와 유사하다. dc-SQUID는 접합 사이에 형성된 2 전기적 접점으로 병렬 연결된 2 이상의 조셉슨 접합으로 구성된다. 이 소자는, dc-SQUID 루프를 통한 플럭스를 조정함으로써 루프의 임계전류가변할 수 있다는 추가적인 제어도를 제외하고, rf-SQUID와 유사한 방식으로 거동한다. 임계전류의 조정은 이중우물 퍼텐셜에서 좌측 우물과 우측 우물 상태 (

,

)를 구분하는 장벽의 높이를 변화시킨다. 큰 rf-SQUID 루프를 통한 플럭스는 여전히 표준 rf-SQUID와 같이 이중우물 퍼텐셜의 기울기를 조정한다. 양자 소자 초기화는 rf-SQUID 루프에 플럭스 바이어스를 가하여 이중우물 퍼텐셜을 기울이는 과정 및 dc-SQUID 루프에 바이어스를 가하여 두 우물 사이의 장벽 높이를 줄이는 과정 중 어느 하나 또는 모두, 그리고 소자가 바닥 상태에서 초기화 되도록 기다리는 과정을 포 함할 수 있다. dc-SQUID 루프를 통한 플럭스의 조정은 양자소자의 상태에 대한X 제어를 나타낸다.

계산문제를 푸는데 이용될 수 있는 집적회로에서 각 양자소자는 경도측정큐비트(gradiometer qubit) 일 수 있다. 경도측정 큐비트의 초기화는 rf-SQUID의 경우와 유사한 방식으로행해진다. 경도측정 큐비트의 초기화 방법은 플럭스 바이어스를 인가하고 약간의 시간동안 기다리는 과정을 포함한다. 루프에 아주 가깝게 놓인 도선의 루프나 코일에 바이어스 전류를 공급하여 외부 플럭스를 루프에 인가할 수 있다. 경도측정 큐비트는 전기적으로 상호작용 하고 반대되는 전류 방향성을 갖는 두개의 초전도 돌출부(lobe)로 구성된다. 초기화는 두 돌출부 중 적어도 하나에 플럭스 바이어스를 인가하는 과정을 포함할 수 있다.

양자소자의 초기화 방법에 대해 먼저 설명하였다. 결합소자 또한 초기화 된다. 어떤 경우에, 결합소자를 원하는 초기 상태로 설정한 다음, 그 결합소자가 실제로 원하는 초기 상태로 설정되는 것을 보장하기 위해 그 결합소자의 특성에 따른 시간동안 기다림으로써 결합소자는 초기화된다. 초기화의 결과로서, 결합소자는

또는

인 상태로 초기화 되는데, 여기서 결합강도 J 는 주어진 문제에 대한 원하는 결합강도가

에 해당하도록 정규화 된다(normalized).

집적회로에서 적어도 하나의 결합소자는 양자 초전도 소자일 수 있다. 예를 들면, 결합소자는 집적회로의 rf-SQUID일 수 있다. 이 경우에, 결합소자 역할을 하는 rf-SQUID의 초기화는 결합소자에 로컬 플럭스 바이어스를 인가하는 과정을 포 함할 수 있다. 이것은 결합소자에 아주 가깝게 놓인 초전도 루프나 코일에 바이어스 전류를 공급하여 이루어질 수 있다. 결합소자로 사용되는 rf-SQUID는 단안정일 수 있는데, 이는 퍼텐셜 함수가 단지 하나의 최소 값을 갖는다는 것을 뜻한다. 집적회로 (예, 양자 프로세서)에서 모든 또는 일부의 결합소자는 dc-SQUID일 수 있고, 이러한 결합소자의 초기화는 결합소자에 직접 바이어스 전류를 인가하는 과정을포함한다.

집적회로 (예, 양자 프로세서)에서 모든 또는 일부의 결합소자는 경도측정 결합일 수 있다. 집적회로에서 결합소자 역할을 하는 경도측정 결합을 초기화하는 방법은 경도 측정기의 하나의 돌출부 또는 양 돌출부 모두에 플럭스 바이어스를 인가하는 과정을 포함한다.

4.3 실행시 제어

본 발명의 실시예에 있어서, 아날로그 프로세서에 대한 실행시 제어 (run-time control) 방법은 양자소자 유효 바이어스를 변화시키는 과정을 포함한다. 이것은 아날로그 프로세서의 각 양자소자에서 로컬 필드 바이어스를 조정하는 과정, 아날로그 프로세서의 양자소자 쌍 사이의 결합의 결합강도를 조정하는 과정, 또는 개별 양자소자의 장벽 높이를 조정하는 과정을 통해 이루어질 수 있고, 여기서 상기 마지막 과정은시스템의 유효 온도(effective temperature)를 변화시키는 것과 동등하며 시스템은 양자소자와 결합요소의 격자로 구성된다.

시스템의 유효 온도를 증가시키거나 감소시키기 위해서는, 양자소자의 장벽 높이를 낮추거나 높이는 것으로 충분하다. 양자소자의 장벽 높이는 에너지 분포에 서두 퍼텐셜 우물 사이의 퍼텐셜 장벽이다 (예, 도 17a 및 17b의 장벽(1700)). 만약, 양자소자가 복합 접합을 포함한다면, 복합 접합의 루프를 통한 외부 자기장을 조정함으로써 양자소자의 장벽 높이를 변화시킬 수 있다.

유효 온도를 사용하여 아날로그 프로세서의 최종 상태에 도달시킬 경우, 양자소자들의 퍼텐셜 장벽을 먼저 낮추는데, 이는 아날로그 프로세서의 양자 상태가 로컬 최소에서 열적으로 탈출하기 쉽도록 하여 유효 온도를 증가시킨다. 다음, 양자소자들의 퍼텐셜 장벽을 서서히 높여 유효 온도를 감소시키는데, 이는 아날로그 프로세서의 양자 상태가 더 낮은 최소를 찾을 수 있도록 한다.

순전히 열 탈출만으로 행하는 어닐링을 고전적 어닐링이라 하는데, 시스템의 양자 효과를 이용하지 않기 때문이다. 아날로그 프로세서의 최종 상태를 찾는 방법은 전적으로 고전적일 수 있다. 대안으로, 고전적 어닐링에 더하여 양자 어닐링이 일어날 수 있다. 양자 어닐링의 한 형태가 양자 터널링인데, 여기서 아날로그 프로세서의 양자 상태가 열적 탈출 대신에 퍼텐셜 장벽 터널링을 통해 현재보다 더 낮은 최소를 찾는다. 그러므로, 현재의 최소를 열적으로 탈출할통계적 가능성이 낮을 때, 양자 어닐링은 양자 상태가 더 낮은 최소를 찾는데 도움을 줄 수 있다.

아날로그 프로세서의 최종 상태는 단열적 양자 전개(adiabatic quantum evolution) 과정을 통해 찾을 수 있다. 단열적 양자 전개에서, 아날로그 프로세서는 알려진 해밀토니안(Hamiltonian)의 양자 상태의 바닥 상태에 초기화 된다. 다음, 양자 상태는 최종 해밀토니안을 향해 단열적으로 전개되도록 허용된다. 보통 단열적 전개는 양자상태가 바닥상태에서 여기 상태(excited state)로의 이동을 방 지할 정도로 느리다. 프로세서의 양자소자 사이의 결합강도를 조정하거나, 양자소자의 개별적 바이어스를 조정하거나, 모든 양자소자에 영향을 미치는 전역 바이어스를 조정하여 단열적 전개를 실행 할 수 있다. 최종 바닥 상태는 최종 해밀토니안에 의해 부호화된 계산문제에 대한 해답을 표현한다. 이 과정에 대한 더 자세한 정보는 앞서 언급한 미국 특허공개공보 2005-0256007호, 2005-0250651호 및 2005-0224784호를 참조하라.

아날로그 프로세서에 대한 실행시 제어 방법은 열적 어닐링 과정을 통해 아날로그 프로세서의 실제 온도를 높이는 과정을 포함한다. 열적 어닐링 과정은 시스템의 온도를 기저 온도(base temperature)에서 30mK과3K 사이의 온도로 높인 다음, 시스템의 온도를 기저 온도로 낮추는 과정을 포함할 수 있다.

4.4 판독

집적회로(예, 양자 프로세서)에서 양자소자의 상태를 판독하는 방법은 판독소자를 초기화하는 단계 및 판독소자의 물리적 특성을 측정하는 단계를 포함할 수 있다. 양자소자에 대해 2가지 가능한 판독 상태는

상태와

상태이다. 양자소자의 판독은 소자의 양자 상태를 2가지 전통적인 상태 중의 하나로 붕괴시킨다. 양자소자에 대한 장벽 높이가 조정 가능한 경우, 양자소자의 상태를 판독하기 전에 장벽 높이를 증가시킬 수 있다. 장벽 (예, 도 17의 장벽(1700))의 높이를 증가시키면 양자소자는

상태이거나

상태로 동결된다.

판독소자는 양자소자에 유도적으로 연결된 dc-SQUID 자기 탐지기를 포함할 수 있는데, 이 경우에 양자소자의 상태 결정은 dc-SQUID 자기 탐지기로부터 전압 또는 전류를 측정하는 과정을 포함한다. 이러한 전압 또는 전류는 양자소자에서의 자기장을 표현하는 값으로 변환된다.

전통적인 상태 복제 방식이 요구되는 판독소자의 개수를 줄이기 위해 사용될 수 있다. 예를 들어, 앞서 언급한 미국 특허 출원 제60/675,139를 참조하라.

양자소자의 상태가 판독된 다음, 측정의 결과는 반송파에 실리는 데이터 신호를 이용하여 전송될 수 있다. 어떤 경우에, 이 데이터 신호는 디지털 신호일 수 있고, 디지털 컴퓨터(1102) (도 11)를 이용하여 반송파를 생성할 수 있다.

5. 참고 문헌

본 명세서에서 참조된 다음의 모든 미국 특허, 미국 특허 공개 공보, 미국 특허 출원, 외국 특허, 외국 특허 출원 및 비특허 공개 자료(US 6,670,630, US 6,784,451, US 6,822,255, US 6,885,325, US 6,897,468, US 6,960,780, US 6,979,836, US 2002-0121636, US 2003-0107033, US 2003-0121028, US 2003-0169041, US 2003-0173498, US 2004-0000666, US 2004-0016918, US 2004-0119061, US 2004-0140537, US 2005-0224784, US 2005-0250651, US 2005-0256007; 미국 특허출원 제 60/640,420, 60/675,139, 11/247,857) 등은 제한 없이 본 명세서에 참조 병합된다.

당업자에게 명백하듯이, 전술한 여러 실시예들이 결합되어 추가적인 실시예를 제공할 수 있다. 본 발명의 특성들은 필요시 여러 특허, 출원 및 공개 된 시스 템, 회로 및 개념을 채용하여 변경되어 본 발명의 또 다른 실시예를 제공할 수 있다. 이러한 그리고 다른 변경을 개시된 사항에 기초하여 본 발명에 가할 수 있다. 일반적으로 다음의 특허청구범위에서 사용된용어는 명세서에 개시된 실시예 및 특허청구범위를 제한하기 위한 것으로 해석되어서는 안되고, 특허청구범위가 허용하는 균등성의 전 범위와 함께 모든 가능한 실시예를 포함하기 위한 것으로 해석되어야 한다. 따라서, 본 발명은 개시된 사항에 의해 제한되는 것이 아니고, 본 발명의 범위는 다음의 특허청구범위에 의해서만 결정되어야 할 것이다.

Claims (79)

1. 계산 시스템에 있어서,

   컴퓨터; 및

   상기 컴퓨터와 통신하고 복수의 양자소자 및 복수의 결합소자를 포함하는 양자 프로세서를 포함하되,

   상기 복수의 양자소자 중 각각은 격자의 노드이고 제1 기저 상태와 제2 기저 상태를 갖고,

   상기 복수의 결합소자 중 제1 결합소자는 상기 복수의 양자소자 중에서 제1 양자소자를 제2 양자소자에 조정 가능하게 결합시키고, 상기 격자에서 상기 제1 양자소자와 제2 양자소자의 구성은 최근접 이웃 구성 및 차근접 이웃 구성으로 이루어진 그룹에서 선택되는 것을 특징으로 하는 계산 시스템.
2. 제 1항에 있어서, 상기 복수의 양자소자 중의 하나는 적어도 하나의 조셉슨 접합에 의해 차단되는 초전도 재료의 루프를 포함하는 것을 특징으로 하는 계산 시스템.
3. 제 2항에 있어서, 상기 양자소자에서 상기 조셉슨 접합 중 적어도 하나는 복합 조셉슨 접합인 것을 특징으로 하는 계산 시스템.
4. 제 1항에 있어서, 상기 복수의 양자소자는 2 차원 배열로 배치되고, 상기 2 차원 배열은 n개의 제1 노드로 정의되는 너비 및 m개의 제2 노드로 정의되는 길이를 가지며, 상기 2 차원 배열은 내부와 주변부를 포함하는 것을 특징으로 하는 계산 시스템.
5. 제 4항에 있어서, 상기 내부의 각 양자소자는 상기 격자의 4개의 최근접 이웃 양자소자와 조정 가능하게 결합되고 또한 4개의 차근접 이웃 양자소자와 조정 가능하게 결합되는 것을 특징으로 하는 계산 시스템.
6. 제 1항에 있어서, 상기 복수의 양자소자는 경도측정(gradiometric) 구성을 갖는 것을 특징으로 하는 계산 시스템.
7. 제 1항에 있어서, 상기 제1 양자소자와 제2 양자소자는 상기 격자에서 최근접 이웃이고,

   상기 복수의 결합소자 중 제2 결합소자는 상기 복수의 양자소자 중에서 상기 제1 양자소자를 제3 양자소자에 조정 가능하게 결합시키되 상기 제1 양자소자와 제3 양자소자는 상기 격자에서 차근접 이웃인 것을 특징으로 하는 계산 시스템.
8. 제 1항에 있어서, 상기 복수의 결합소자 중 적어도 하나는 적어도 하나의 조셉슨 접합에 의해 차단되는 초전도 재료의 루프를 포함하는 것을 특징으로 하는 계 산 시스템.
9. 제 1항에 있어서, 상기 복수의 결합소자 중 적어도 하나는 적어도 하나의 복합 조셉슨 접합에 의해 차단되는 초전도 재료의 루프를 포함하는 것을 특징으로 하는 계산 시스템.
10. 제 1항에 있어서, 상기 복수의 결합소자 중 적어도 하나는 rf-SQUID 및 dc-SQUID 로 이루어진 그룹에서 선택되는 것을 특징으로 하는 계산 시스템.
11. 제 1항에 있어서, 상기 양자 프로세서는 상기 복수의 양자소자 중 적어도 하나의 상태를 판독하도록 구성된 판독소자를 더 포함하는 것을 특징으로 하는 계산 시스템.
12. 제 11항에 있어서, 상기 판독소자는 dc-SQUID 및 자기 탐지기로 이루어진 그룹에서 선택되는 것을 특징으로 하는 계산 시스템.
13. 제 1항에 있어서, 상기 제1 결합소자는 상기 제1 양자소자와 제2 양자소자가 강자성으로 결합하도록 상기 제1 양자소자와 제2 양자소자 사이의 결합강도를 조정하는 것을 특징으로 하는 계산 시스템.
14. 제 13항에 있어서, 상기 제1 결합소자는 상기 제1 양자소자에 제로 로컬 필드 바이어스가 인가되도록 하는 것을 특징으로 하는 계산 시스템.
15. 제 1항에 있어서, 상기 제1 결합소자는 상기 제1 양자소자와 제2 양자소자가 반강자성으로 결합하도록 상기 제1 양자소자와 제2 양자소자 사이의 결합강도를 조정하는 것을 특징으로 하는 계산 시스템.
16. 제 1항에 있어서, 상기 제1 양자소자와 제2 양자소자는 상기 격자에서 최근접 이웃인 것을 특징으로 하는 계산 시스템.
17. 제 1항에 있어서, 상기 제1 양자소자와 제2 양자소자는 상기 격자에서 차근접 이웃인 것을 특징으로 하는 계산 시스템.
18. 제 1항에 있어서, 상기 양자 프로세서는 복잡도 P인 문제, 복잡도 NP인 문제, 복잡도 NP-Hard인 문제 및 복잡도 NP-Complete인 문제들로 이루어진 그룹에서 선택되는 계산문제를 해결하는데 사용되는 것을 특징으로 하는 계산 시스템.
19. 제 18항에 있어서, 상기 양자 프로세서는 전송부에 연결되고, 상기 전송부는 상기 계산문제의 해답을 반송파에 실리는 데이터 신호로서 전송하는 것을 특징으로 하는 계산 시스템.
20. 제 1항에 있어서, 상기 컴퓨터는 디지털 컴퓨터인 것을 특징으로 하는 계산 시스템.
21. 양자 프로세서를 이용한 계산문제의 결과 결정 방법에 있어서,

    (i) 상기 양자 프로세서를 초기 상태로 초기화하는 초기화 단계-여기서, 상기 양자 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함하고, 상기 복수의 결합소자 중 각각은 상기 복수의 양자소자 중의 한 쌍을 서로 조정 가능하게 결합시키되, 상기 초기화 단계는 상기 복수의 양자소자 중 적어도 하나의 소자의 상태를 설정하는 단계 및 상기 복수의 결합소자 중 적어도 하나의 소자의 결합강도를 설정하는 단계를 포함함-;

    (ii) 상기 양자 프로세서가 상기 계산문제의 자연적 바닥상태에 근접하는 최종 상태로 전개하도록 하는 전개 단계; 및

    (iii) 상기 복수의 양자소자 중 적어도 하나의 소자의 최종 상태를 판독하여 상기 계산문제의 결과를 결정하는 단계를 포함하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
22. 제 21항에 있어서, 상기 복수의 양자소자 중 적어도 하나는 적어도 하나의 조셉슨 접합에 의해 차단되는 초전도 재료의 루프를 포함하는 것을 특징으로 하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
23. 제 21항에 있어서, 상기 복수의 양자소자 중 적어도 하나는 rf-SQUID인 것을 특징으로 하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
24. 제 21항에 있어서, 상기 복수의 양자소자 중 적어도 하나는 적어도 하나의 조셉슨 접합 및 적어도 하나의 복합 조셉슨 접합에 의해 차단되는 초전도 재료의 루프를 포함하는 것을 특징으로 하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
25. 제 21항에 있어서, 상기 양자 프로세서를 최총 상태로 전개하는 단계는 상기 양자 프로세서의 유효 온도를 낮추는 과정 및 상기 양자 프로세서를 단열적으로 전개하는 과정 중 적어도 하나를 포함하는 것을 특징으로 하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
26. 제 21항에 있어서, 상기 계산문제는 복잡도 P인 문제, 복잡도 NP인 문제, 복잡도 NP-Hard인 문제 및 복잡도 NP-Complete인 문제들로 이루어진 그룹에서 선택되는 것을 특징으로 하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
27. 제 21항에 있어서, 상기 양자 프로세서 초기화 단계는

    상기 복수의 양자소자 중의 제1 양자소자가 제로 로컬 필드 바이어스를 갖도 록 초기화하는 단계; 및

    상기 제1 양자소자가 상기 복수의 양자소자 중의 제2 양자소자와 강자성으로 결합하도록 상기 복수의 결합소자 중의 하나를 초기화하는 단계를 포함하는 것을 특징으로 하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
28. 제 27항에 있어서, 상기 계산문제는 최대 독립 집합 문제인 것을 특징으로 하는 양자 프로세서를 이용한 계산문제의 결과 결정 방법.
29. 계산문제의 결과를 결정하는 컴퓨터 시스템에 있어서,

    중앙 처리 장치; 및

    상기 중앙 처리 장치에 연결되는 메모리부를 포함하고,

    상기 메모리부는

    상기 계산문제를 정의하는 명령문을 포함하는 사용자 인터페이스 모듈;

    상기 계산문제의 사상(mapping)을 생성하는 명령문을 포함하는 사상 모듈; 및

    아날로그 프로세서 인터페이스 모듈을 저장하고,

    상기 아날로그 프로세서 인터페이스 모듈은

    (i) 아날로그 프로세서로 상기 사상을 전송하는 명령문-여기서, 상기 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함하고, 상기 사상은 상기 복수의 양자소자 중 적어도 하나에 대한 초기값 및 상기 복수의 결합소자 중 적어도 하나에 대한 초기값을 포함하고, 상기 복수의 결합소자 중의 하나는 상기 복수의 양자소자 중 해당하는 양자소자를 상기 해당하는 양자소자의 최근접 이웃 양자소자 및 차근접 이웃 양자소자 중 적어도 하나에 조정 가능하게 결합시킴-; 및

    (ii) 상기 사상에 응답하는 결과를 상기 아날로그 프로세서로부터 수신하는 명령문을 포함하는 것을 특징으로 하는 계산문제의 결과를 결정하는 컴퓨터 시스템.
30. 제 29항에 있어서, 상기 메모리부는 구동 모듈을 더 저장하고, 상기 구동 모듈은

    상기 아날로그 프로세서로 상기 사상을 전송하는 명령문 및

    상기 결과를 상기 아날로그 프로세서로부터 수신하는 명령문을 포함하되,

    상기 아날로그 프로세서 인터페이스 모듈의 아날로그 프로세서로 상기 사상을 전송하는 명령문은 상기 사상을 상기 구동 모듈로 전송하는 명령문을 포함하고,

    상기 아날로그 프로세서 인터페이스 모듈의 아날로그 프로세서로부터 결과를 수신하는 명령문은 상기 사상에 응답하는 결과를 상기 구동 모듈로부터 받는 명령문을 포함하는 것을 특징으로 하는 계산문제의 결과를 결정하는 컴퓨터 시스템.
31. 제 29항에 있어서, 상기 계산문제를 정의하는 상기 명령문은 상기 계산문제를 코드화하는 명령 집합(instruction set)을 분석하는 명령문을 포함하는 것을 특징으로 하는 계산문제의 결과를 결정하는 컴퓨터 시스템.
32. 제 29항에 있어서, 상기 계산문제는 복잡도 P인 문제, 복잡도 NP인 문제, 복잡도 NP-Hard인 문제 및 복잡도 NP-Complete인 문제들로 이루어진 그룹에서 선택되는 것을 특징으로 하는 계산문제의 결과를 결정하는 컴퓨터 시스템.
33. 제 29항에 있어서, 상기 계산문제는 이징 스핀 유리 문제, 최대 독립 집합 문제, 최대 파벌 문제, 최대 컷 문제, 순회하는 판매원 문제, k-SAT 문제 및 정수 선형 프로그래밍 문제로 이루어진 그룹에서 선택되는 것을 특징으로 하는 계산문제의 결과를 결정하는 컴퓨터시스템.
34. 컴퓨터 시스템과 함께 사용되고 컴퓨터 프로그램 절차를 포함하는 컴퓨터 프로그램이 저장된, 컴퓨터로 읽을 수 있는 저장 매체에 있어서,

    상기 컴퓨터 프로그램 절차는

    (A) 계산문제를 정의하는 명령문을 포함하는 사용자 인터페이스 모듈;

    (B) 상기 계산문제의 사상을 생성하는 명령문을 포함하는 사상 모듈; 및

    (C) 아날로그 프로세서 인터페이스 모듈을 포함하고, 상기 아날로그 프로세서 인터페이스 모듈은

    (i) 아날로그 프로세서로 상기 사상을 전송하는 명령문-여기서, 상기 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함하고, 상기 사상은 상기 복수의 양자소자 중 적어도 하나에 대한 초기값 및 상기 복수의 결합소자 중 적어도 하나에 대한 초기값을 포함하고, 상기 복수의 결합소자 중의 하나는 상기 복수의 양자소자 중 해당하는 양자소자를 상기 해당하는 양자소자의 최근접 이웃 양자소자 및 차근접 이웃 양자소자 중 적어도 하나에 결합시킴-; 및

    (ii) 상기 사상에 응답하는 결과를 상기 아날로그 프로세서로부터 수신하는 명령문을 포함하는 것을 특징으로 하는 컴퓨터로 읽을 수 있는 저장 매체.
35. 제 34항에 있어서, 상기 컴퓨터 프로그램 절차는 (D) 구동 모듈을 더 포함하고, 상기 구동 모듈은

    상기 아날로그 프로세서로 상기 사상을 전송하는 명령문 및

    상기 사상에 응답하는 결과를 상기 아날로그 프로세서로부터 수신하는 명령문을 포함하되,

    상기 아날로그 프로세서 인터페이스 모듈의 아날로그 프로세서로 사상을 전송하는 명령문은 상기 사상을 상기 구동 모듈로 보내는 명령문을 포함하고,

    상기 아날로그 프로세서 인터페이스 모듈의 아날로그 프로세서로부터 결과를 수신하는 명령문은 상기 사상에 응답하는 결과를 상기 구동 모듈로부터 받는 명령문을 포함하는 것을 특징으로 하는 컴퓨터로 읽을 수 있는 저장 매체.
36. 제 34항에 있어서, 상기 계산문제를 정의하는 상기 명령문은 상기 계산문제를 코드화하는 명령 집합을 분석하는 명령문을 포함하는 것을 특징으로 하는 컴퓨터로 읽을 수 있는 저장 매체.
37. 제 34항에 있어서, 상기 계산문제는 복잡도 P인 문제, 복잡도 NP인 문제, 복잡도 NP-Hard인 문제 및 복잡도 NP-Complete인 문제들로 이루어진 그룹에서 선택되는 것을 특징으로 하는 컴퓨터로 읽을 수 있는 저장 매체.
38. 제 34항에 있어서, 상기 계산문제는 이징 스핀 유리 문제, 최대 독립 집합 문제, 최대 파벌 문제, 최대 컷 문제, 순회하는 판매원 문제, k-SAT 문제 및 정수 선형 프로그래밍 문제로 이루어진 그룹에서 선택되는 것을 특징으로 하는 컴퓨터로 읽을 수 있는 저장 매체.
39. 격자에 배치된 복수의 양자소자;

    복수의 제1 결합소자-여기서, 상기 복수의 제1 결합소자 중의 하나는 상기 복수의 양자소자 중의 제1 양자소자와 제2 양자소자를 조정 가능하게 결합시키되, 상기 제1 양자소자와 제2 양자소자는 상기 격자에서 최근접 이웃임-; 및

    복수의 제2 결합소자-여기서, 상기 복수의 제2 결합소자 중의 하나는 상기 복수의 양자소자 중의 제3 양자소자와 제4 양자소자를 조정 가능하게 결합시키되, 상기 제3 양자소자와 제4 양자소자는 상기 격자에서 차근접 이웃임-를 포함하는 것을 특징으로 하는 양자 프로세서.
40. 제 39항에 있어서, 상기 복수의 양자소자 중의 하나의 상태를 측정할 수 있도록 상기 양자소자에 결합되는 판독소자를 더 포함하는 것을 특징으로 하는 양자 프로세서.
41. 제 40항에 있어서, 상기 판독소자는 상기 격자의 주변부에 배치되는 것을 특징으로 하는 양자 프로세서.
42. 제 39항에 있어서, 상기 복수의 양자소자 중의 적어도 하나와 결합되는 로컬 바이어스 소자를 더 포함하는 것을 특징으로 하는 양자 프로세서.
43. 삭제
44. 제 39항에 있어서, 그래프가 상기 격자에 내장되고,

    상기 복수의 양자소자 중에서 선택된 양자소자들은 상기 그래프의 노드이고,

    상기 복수의 제1 결합소자 중에서 선택된 결합소자들은 제로 아닌 값으로 설정되어 상기 선택된 양자소자들 중 적어도 2 개의 소자를 상기 그래프에 의거하여 서로 조정 가능하게 결합시키고,

    상기 복수의 제2 결합소자 중에서 선택된 결합소자들은 제로 아닌 값으로 설정되어 상기 선택된 양자소자들 중 적어도 2 개의 소자를 상기 그래프에 의거하여 서로 조정 가능하게 결합시키는 것을 특징으로 하는 양자 프로세서.
45. 제 44항에 있어서, 상기 그래프는 비평면 그래프인 것을 특징으로 하는 양자 프로세서.
46. 제 44항에 있어서, 상기 그래프는 K₅, K_{3 ,3}, K₅의 확장 및 K_{3 ,3}의 확장으로 이루어진 그룹에서 선택되는 것을 특징으로 하는 양자 프로세서.
47. 제 39항에 있어서, 상기 제1 양자소자와 제2 양자소자는 상기 격자에서 직각거리에 의한 최근접 이웃이고,

    상기 제3 양자소자와 제4 양자소자는 상기 격자에서 직각거리에 의한 차근접 이웃인 것을 특징으로 하는 양자 프로세서.
48. 제 39항에 있어서, 상기 복수의 제1 결합소자 중의 적어도 2개의 소자는 서로 만나지 않도록 배치되고,

    상기 복수의 제2 결합소자 중의 적어도 2개의 소자는 서로 만나도록 배치되는 것을 특징으로 하는 양자 프로세서.
49. 복수의 양자소자;

    복수의 제1 결합소자-여기서, 상기 복수의 양자소자와 상기 복수의 제1 결합소자는 대각선을 갖는 평면 직사각형 배열을 형성하고, 상기 복수의 제1 결합소자 중 적어도 하나는 상기 복수의 양자소자 중 제1 양자소자와 제2 양자소자를 최소 음의 결합강도와 최대 양의 결합강도 사이의 결합강도로 조정 가능하게 결합시킴-;

    복수의 제2 결합소자-여기서, 상기 복수의 제2 결합소자 중 적어도 하나는 상기 복수의 양자소자 중 제3 양자소자와 제4 양자소자를 최소 음의 결합강도와 제로 결합강도 사이의 결합강도로 조정 가능하게 결합시키고, 상기 제3 양자소자와 제4 양자소자는 상기 평면 직사각형 배열의 대각선에 따라 배치됨-;

    상기 복수의 양자소자 중 적어도 하나와 결합되는 판독소자; 및

    상기 복수의 양자소자 중 적어도 하나와 결합되는 로컬 바이어스 소자를 포함하는 것을 특징으로 하는 양자 프로세서.
50. 제 49항에 있어서, 그래프가 상기 배열에 내장되고,

    상기 복수의 양자소자 중 한 세트의 양자소자들은 상기 그래프의 노드이고,

    상기 복수의 제1 결합소자 중 한 세트의 결합소자들은 제로 아닌 값으로 설정되어 상기 한 세트의 양자소자들 중 적어도 2개의 소자를 상기 그래프에 의거하 여 서로 결합시키고,

    상기 복수의 제2 결합소자 중 한 세트의 결합소자들은 제로 아닌 값으로 설정되어 상기 한 세트의 양자소자들 중 적어도 2개의 소자를 상기 그래프에 의거하여 서로 결합시키는 것을 특징으로 하는 양자 프로세서.
51. 제 50항에 있어서, 상기 그래프는 비평면 그래프인 것을 특징으로 하는 양자 프로세서.
52. (i) 격자의 노드를 형성하는 복수의 큐비트 수단 및

    (ii) 복수의 결합수단을 포함하고, 상기 복수의 결합수단 중의 제1 결합 수단은 상기 복수의 큐비트 수단 중에서 제1 큐비트 수단과 제2 큐비트 수단을 조정 가능하게 결합시키고, 상기 격자에서 상기 제1 큐비트 수단과 제2 큐비트 수단의 구성은 최근접 이웃 구성 및 차근접 이웃 구성으로 이루어진 그룹에서 선택되는 것을 특징으로 하는 양자 프로세서.
53. 삭제
54. 삭제
55. 풀어야 할 계산문제를 입력하는 수단-여기서, 상기 계산문제는 복잡도 P인 문제, 복잡도 NP인 문제, 복잡도 NP-Hard인 문제 및 복잡도 NP-Complete인 문제들로 이루어진 그룹에서 선택됨-;

    상기 계산문제를 양자 프로세서로 사상하는 수단-여기서, 상기 양자 프로세서는 큐비트 수단 및 최근접 이웃과 차근접 이웃 큐비트 수단을 결합시키는 수단을 포함함-;

    상기 양자 프로세서를 이용하여 상기 계산문제에 대한 해답을 구하는 수단;

    상기 계산문제에 대한 해답을 출력하는 수단; 및

    상기 해답을 반송파에 실리는 데이터 신호로서 전송하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템.
56. 반송파에 실리는 디지털 신호를 전송하는 수단을 포함하는 컴퓨터 시스템에 있어서,

    상기 디지털 신호는 복수의 노드에 대하여 각 노드의 값을 포함하고,

    상기 복수의 노드는 양자 프로세서에서 노드의 격자를 이루는 적어도 두 개의 노드이고, 상기 격자의 각 노드는 양자소자이며,

    상기 복수의 노드 중 적어도 한 노드의 값은 개별적 또는 집단적으로 계산문제에 대한 해답을 표현하는데, 상기 계산문제는 그것을 표현하는 그래프가 상기 격자의 적어도 일부에 사상 된 다음에 상기 양자 프로세서를 한번에 전개시켜 해결한 것임을 특징으로 하는 컴퓨터 시스템.
57. 제 56항에 있어서, 상기 계산문제는 복잡도 P인 문제, 복잡도 NP인 문제, 복잡도 NP-Hard인 문제 및 복잡도 NP-Complete인 문제들로 이루어진 그룹에서 선택되는 것을 특징으로 하는 컴퓨터 시스템.
58. 제 56항에 있어서, 상기 복수의 노드는 적어도 16개의 노드를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
59. 제 56항에 있어서, 상기 복수의 노드에 대하여 상기 각 노드의 값은 이진 값인 것을 특징으로 하는 컴퓨터 시스템.
60. 제 56항에 있어서, 상기 그래프는 K₅, K_3,3, K₅의 확장 및 K_3,3의 확장으로 이루어진 그룹에서 선택되는 것을 특징으로 하는 컴퓨터 시스템.
61. 반송파에 실리는 디지털 신호를 전송하는 수단을 포함하는 컴퓨터 시스템에 있어서,

    상기 디지털 신호는 계산문제에 대한 해답을 포함하고,

    상기 계산문제에 대한 해답은 복수의 노드에 대하여 각 노드의 값을 평가하여 결정되고,

    상기 복수의 노드는 양자 프로세서에서 노드의 격자를 이루는 적어도 두 개의 노드이고, 상기 격자의 각 노드는 양자소자이며,

    상기 복수의 노드 중 적어도 하나의 노드의 값은 상기 계산문제를 표현하는 그래프가 상기 격자의 적어도 일부에 사상 된 다음에 상기 양자 프로세서를 한번에 전개시킨 후에 결정된 것임을 특징으로 하는 컴퓨터 시스템.
62. 반송파에 실리는 디지털 신호를 전송하는 수단을 포함하는 컴퓨터 시스템에 있어서,

    상기 디지털 신호는 양자 프로세서를 이용하여 풀어야 할 계산문제에 대한 그래프를 포함하고,

    상기 양자 프로세서는 양자소자의 격자를 포함하고,

    상기 풀어야 할 계산문제에 대한 그래프는 복수의 노드를 포함하고 상기 복수의 노드 중 각 노드에 대한 초기값 및 상기 노드와 다른 노드 사이의 결합 상수를 더 포함하며,

    상기 계산문제에 대한 상기 그래프는 상기 양자 프로세서의 상기 격자에 사상 될 수 있도록 구성되는 것을 특징으로 하는 컴퓨터 시스템.
63. 반송파에 실리는 디지털 신호를 포함하는 컴퓨터 시스템에 있어서,

    상기 디지털 신호는 양자 프로세서를 이용하여 풀어야 할 계산문제를 포함하고,

    상기 양자 프로세서는 양자소자의 격자를 포함하고,

    상기 풀어야 할 계산문제는 그래프로 변환되는데, 상기 그래프는 복수의 노드를 포함하고 상기 복수의 노드 중 각 노드에 대한 초기값 및 상기 노드와 다른 노드 사이의 결합 상수를 더 포함하며,

    상기 풀어야 할 계산문제에 대한 상기 그래프는 상기 양자 프로세서의 상기 격자에 사상 될 수 있도록 구성되는 것을 특징으로 하는 컴퓨터 시스템.
64. 삭제
65. 삭제
66. 삭제
67. 삭제
68. 삭제
69. 삭제
70. 삭제
71. 삭제
72. 삭제
73. 삭제
74. 삭제
75. 삭제
76. 삭제
77. 계산 시스템에 있어서,

    로컬 컴퓨터;

    원격 컴퓨터; 및

    상기 원격 컴퓨터와 통신하는 원격 양자 프로세서를 포함하고,

    상기 양자 프로세서는

    (i) 복수의 양자소자-여기서, 상기 복수의 양자소자 각각은 격자의 노드이고, 상기 복수의 양자소자 중 제1 양자소자는 제1 기저 상태와 제2 기저 상태를 가짐-; 및

    (ii) 복수의 결합소자-여기서, 상기 복수의 결합소자 중의 하나는 상기 복수의 양자소자 중의 제1 양자소자와 제2 양자소자를 조정 가능하게 결합시키되, 상기 제1 양자소자와 제2 양자소자의 구성은 상기 격자에서 최근접 이웃 구성 및 차근접 이웃 구성으로 이루어진 그룹에서 선택됨-;를 포함하고,

    상기 로컬 컴퓨터는 해결해야 할 계산문제를 상기 원격 컴퓨터로 전송하며,

    상기 원격 컴퓨터는 상기 계산문제에 대한 해답을 상기 로컬 컴퓨터로 전송하는 것을 특징으로 하는 계산 시스템.
78. 계산문제의 결과를 결정하는 컴퓨터 시스템에 있어서,

    로컬 컴퓨터;

    원격 컴퓨터; 및

    아날로그 프로세서를 포함하고,

    상기 로컬 컴퓨터는 중앙 처리 장치 및 상기 중앙 처리 장치에 연결되는 메모리부를 포함하되, 상기 메모리부는 상기 계산문제를 정의하는 명령문을 포함하는 사용자 인터페이스 모듈, 상기 계산문제의 사상을 생성하는 명령문을 포함하는 사상 모듈 및 상기 원격 컴퓨터로 상기 사상을 보내는 명령문을 포함하는 전송 모듈을 저장하고,

    상기 원격 컴퓨터는 중앙 처리 장치 및 상기 중앙 처리 장치에 연결되는 메모리부를 포함하되, 상기 메모리부는 상기 로컬 컴퓨터로부터 상기 사상을 받는 명령문을 포함하는 수신 모듈 및 상기 사상을 상기 아날로그 프로세서로 보내는 명령문을 포함하는 아날로그 프로세서 인터페이스 모듈을 저장하고,

    상기 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함하고, 상기 사상은 상기 복수의 양자소자 중 적어도 하나에 대한 초기값 및 상기 복수의 결합소자 중 적어도 하나에 대한 초기값을 포함하고, 상기 복수의 결합소자 중의 하나는 상기 복수의 양자소자 중 해당하는 양자소자를 상기 해당하는 양자소자의 최근접 이웃 양자소자 및 차근접 이웃 양자소자 중 적어도 하나에 조정 가능하게 결합시키는 것을 특징으로 하는 계산문제의 결과를 결정하는 컴퓨터 시스템.
79. 계산문제의 결과를 결정하는 컴퓨터 시스템에 있어서,

    로컬 컴퓨터;

    원격 컴퓨터; 및

    아날로그 프로세서를 포함하고,

    상기 로컬 컴퓨터는 중앙 처리 장치 및 상기 중앙 처리 장치에 연결되는 메모리부를 포함하되, 상기 메모리부는 상기 계산문제를 정의하는 명령문을 포함하는 사용자 인터페이스 모듈 및 상기 원격 컴퓨터로 상기 계산문제를 보내는 명령문을 포함하는 전송 모듈을 저장하고,

    상기 원격 컴퓨터는 중앙 처리 장치 및 상기 중앙 처리 장치에 연결되는 메모리부를 포함하되, 상기 메모리부는 상기 로컬 컴퓨터로부터 상기 계산문제를 받는 명령문을 포함하는 수신 모듈, 상기 계산문제의 사상을 생성하는 명령문을 포함하는 사상 모듈 및 상기 사상을 상기 아날로그 프로세서로 보내는 명령문을 포함하는 아날로그 프로세서 인터페이스 모듈을 저장하고,

    상기 아날로그 프로세서는 복수의 양자소자 및 복수의 결합소자를 포함하고, 상기 사상은 상기 복수의 양자소자 중 적어도 하나에 대한 초기값 및 상기 복수의 결합소자 중 적어도 하나에 대한 초기값을 포함하고, 상기 복수의 결합소자 중의 하나는 상기 복수의 양자소자 중 해당하는 양자소자를 상기 해당하는 양자소자의 최근접 이웃 양자소자 및 차근접 이웃 양자소자 중 적어도 하나에 조정 가능하게 결합시키는 것을 특징으로 하는 계산문제의 결과를 결정하는 컴퓨터 시스템.

Images