JPH05190922A - 量子メモリ装置 - Google Patents
量子メモリ装置Info
- Publication number
- JPH05190922A JPH05190922A JP4002066A JP206692A JPH05190922A JP H05190922 A JPH05190922 A JP H05190922A JP 4002066 A JP4002066 A JP 4002066A JP 206692 A JP206692 A JP 206692A JP H05190922 A JPH05190922 A JP H05190922A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic flux
- quantum
- magnetic field
- josephson
- superconducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 claims abstract description 92
- 230000004907 flux Effects 0.000 claims abstract description 68
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000015654 memory Effects 0.000 claims description 63
- 239000010408 film Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 9
- 229910002480 Cu-O Inorganic materials 0.000 claims description 6
- 239000002887 superconductor Substances 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000002238 attenuated effect Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000021715 photosynthesis, light harvesting Effects 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 230000005284 excitation Effects 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 claims 1
- 241000238366 Cephalopoda Species 0.000 abstract description 28
- 238000010586 diagram Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000005667 quantum oscillations Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000005381 potential energy Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/831—Static information storage system or device
- Y10S505/832—Josephson junction type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S505/00—Superconductor technology: apparatus, material, process
- Y10S505/825—Apparatus per se, device per se, or process of making or operating same
- Y10S505/831—Static information storage system or device
- Y10S505/838—Plural, e.g. memory matrix
- Y10S505/841—Random access, i.e. bit organized memory type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Artificial Intelligence (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】
【目的】ジョセフソン素子の構造が微細化されても記憶
動作が行なえる情報の記録方式及びその方式に基づくメ
モリ構造を提供することにある。 【構成】ジョセフソン接合J1、J2からなる超伝導量
子干渉素子と、それに電流を供給する書込ワード線2、
それと磁気的に結合する書込データ線1、磁場検出線
5、及び、磁場検出線の信号をオンオフし読出データ線
3に信号を伝える三端子スィッチング素子S1ならび
に、S1のゲートに接続される読出ワード線4から構成
される。本発明のメモリは、上記接合の面積を微小な値
にして磁束を振動させ、磁束振動の位相により情報を蓄
える。ダミーセルの振動磁束による誘導電流と、個々の
メモリセルの振動磁束による誘導電流とを比較して磁束
振動の位相を検出する。 【効果】動作が安定かつ高集積化が可能な超伝導量子干
渉素子を用いた高速メモリを構成できる。
動作が行なえる情報の記録方式及びその方式に基づくメ
モリ構造を提供することにある。 【構成】ジョセフソン接合J1、J2からなる超伝導量
子干渉素子と、それに電流を供給する書込ワード線2、
それと磁気的に結合する書込データ線1、磁場検出線
5、及び、磁場検出線の信号をオンオフし読出データ線
3に信号を伝える三端子スィッチング素子S1ならび
に、S1のゲートに接続される読出ワード線4から構成
される。本発明のメモリは、上記接合の面積を微小な値
にして磁束を振動させ、磁束振動の位相により情報を蓄
える。ダミーセルの振動磁束による誘導電流と、個々の
メモリセルの振動磁束による誘導電流とを比較して磁束
振動の位相を検出する。 【効果】動作が安定かつ高集積化が可能な超伝導量子干
渉素子を用いた高速メモリを構成できる。
Description
【0001】
【産業上の利用分野】本発明は、量子効果を用いた任意
読み出し書き込み可能メモリに関する。
読み出し書き込み可能メモリに関する。
【0002】
【従来の技術】ジョセフソン素子は半導体では実現でき
ない高速性と低消費電力を兼備えた素子として期待さ
れ、メモリ、論理回路あるいはセンサーなどへの応用が
提案されてきている。例えば、本特許の対象とするジョ
セフソン素子を用いたメモリは、超伝導リングに捕捉さ
れる磁束の有無、もしくは磁束の向きにより情報を蓄え
るものである。捕捉される磁束の大きさは磁束量子Φ0
=h/(2e)(ここで、h:プランク定数;e:素電
荷)の整数倍に限られ、磁束量子の整数倍の磁束が超伝
導リングに捕捉された状態は安定状態であると考えられ
ている。
ない高速性と低消費電力を兼備えた素子として期待さ
れ、メモリ、論理回路あるいはセンサーなどへの応用が
提案されてきている。例えば、本特許の対象とするジョ
セフソン素子を用いたメモリは、超伝導リングに捕捉さ
れる磁束の有無、もしくは磁束の向きにより情報を蓄え
るものである。捕捉される磁束の大きさは磁束量子Φ0
=h/(2e)(ここで、h:プランク定数;e:素電
荷)の整数倍に限られ、磁束量子の整数倍の磁束が超伝
導リングに捕捉された状態は安定状態であると考えられ
ている。
【0003】ジョセフソン素子を用いた従来のメモリセ
ルの典型例を図1に示す。磁束を捕捉する超伝導リング
はジョセフソン素子J1、J2が挿入され、DC超伝導
量子干渉素子(SQUID:Superconducting Quantum
Interference Device)構造をなしている。SQUID
にはワード線11が接続され外部から電流Iwが供給され
る。また、SQUIDに磁気的に結合する書込データ線
12及び読み出しデータ線13が隣接し、読み出しデー
タ線13の途中にはジョセフソン接合J3が挿入されて
いる。超伝導リング15には超伝導ル−プ電流14(I
L)が流れ、超伝導リング15には磁束が捕捉される。
ルの典型例を図1に示す。磁束を捕捉する超伝導リング
はジョセフソン素子J1、J2が挿入され、DC超伝導
量子干渉素子(SQUID:Superconducting Quantum
Interference Device)構造をなしている。SQUID
にはワード線11が接続され外部から電流Iwが供給され
る。また、SQUIDに磁気的に結合する書込データ線
12及び読み出しデータ線13が隣接し、読み出しデー
タ線13の途中にはジョセフソン接合J3が挿入されて
いる。超伝導リング15には超伝導ル−プ電流14(I
L)が流れ、超伝導リング15には磁束が捕捉される。
【0004】上記のSQUID構造にける磁束とポテン
シャルエネルギ−との関係を図2に示す。図2に示すよ
うに、超伝導リングに捕捉されている磁束Φを横軸に、
系のポテンシャルエネルギーUを縦軸にとるとΦ=0及
びΦ=Φ0の点で極小値を生じるため、安定な磁束状態
が複数存在する。この状態は低温下では半永久的に存続
するので、蓄える情報と対応付けることによりメモリを
構成できる。
シャルエネルギ−との関係を図2に示す。図2に示すよ
うに、超伝導リングに捕捉されている磁束Φを横軸に、
系のポテンシャルエネルギーUを縦軸にとるとΦ=0及
びΦ=Φ0の点で極小値を生じるため、安定な磁束状態
が複数存在する。この状態は低温下では半永久的に存続
するので、蓄える情報と対応付けることによりメモリを
構成できる。
【0005】このメモリセルは図3のタイミングチャー
トに従い以下のように動作する。
トに従い以下のように動作する。
【0006】書き込みデータ線にはバイアス電流が流れ
ており、SQUIDにはバイアス磁場が印加されている。ま
ず、情報0をメモリセルに書き込む場合、ワード線電流
IwをHighレベルとして、ジョセフソン接合が有限電圧状
態に遷移する臨界電流Icよりも大きく、且つ2Icより小
さい電流をワード線に流す。そして書き込みデータ線電
流IDwを0にするとJ1、J2ともに零電圧状態となる
のでワード線に通じた電流Iwは二分割され、SQUID
を貫く磁束は零となって状態0が実現する。一方、書込
データ線電流IDwを0でなくHighレベルにした場合に
は、IDwにより生じる磁場はJ1、J2のうち一方の臨
界電流を増大させ、他方を減少させる。その結果、J
1、J2の一方のみが電圧状態となり、零電圧状態の接
合のみを電流が流れるようになり情報1が書き込まれ
る。その後、IDw、Iwを非書込状態に復帰しても超伝導
ループ電流ILが維持され、ループには磁束Φ0が捕捉さ
れることになる。
ており、SQUIDにはバイアス磁場が印加されている。ま
ず、情報0をメモリセルに書き込む場合、ワード線電流
IwをHighレベルとして、ジョセフソン接合が有限電圧状
態に遷移する臨界電流Icよりも大きく、且つ2Icより小
さい電流をワード線に流す。そして書き込みデータ線電
流IDwを0にするとJ1、J2ともに零電圧状態となる
のでワード線に通じた電流Iwは二分割され、SQUID
を貫く磁束は零となって状態0が実現する。一方、書込
データ線電流IDwを0でなくHighレベルにした場合に
は、IDwにより生じる磁場はJ1、J2のうち一方の臨
界電流を増大させ、他方を減少させる。その結果、J
1、J2の一方のみが電圧状態となり、零電圧状態の接
合のみを電流が流れるようになり情報1が書き込まれ
る。その後、IDw、Iwを非書込状態に復帰しても超伝導
ループ電流ILが維持され、ループには磁束Φ0が捕捉さ
れることになる。
【0007】次に、データを読み出す場合には書き込み
時と同様にIwをHighレベルとしておき、読み出しデータ
線に電流IDRを通じる。情報1が蓄えられている場合に
は、Iwによる磁場とILによる磁場が強め合い、ジョセフ
ソン接合J3の臨界電流を減少させる。その結果、J3
は有限電圧状態に遷移しVoutはHighとなる。ILが0の場
合にはIDRは臨界電流より小さく、Voutは0状態のまま
となる。
時と同様にIwをHighレベルとしておき、読み出しデータ
線に電流IDRを通じる。情報1が蓄えられている場合に
は、Iwによる磁場とILによる磁場が強め合い、ジョセフ
ソン接合J3の臨界電流を減少させる。その結果、J3
は有限電圧状態に遷移しVoutはHighとなる。ILが0の場
合にはIDRは臨界電流より小さく、Voutは0状態のまま
となる。
【0008】
【発明が解決しようとする課題】単体素子としてはサブ
ピコ秒オーダーの応答が原理的に期待されるジョセフソ
ン素子も、論理回路、メモリ集積回路のようなシステム
として考えると、半導体集積回路の特性限界を越えるも
のは未だ現われていない。動作速度を更に向上させるた
めには素子の一層の微細化が望まれている。
ピコ秒オーダーの応答が原理的に期待されるジョセフソ
ン素子も、論理回路、メモリ集積回路のようなシステム
として考えると、半導体集積回路の特性限界を越えるも
のは未だ現われていない。動作速度を更に向上させるた
めには素子の一層の微細化が望まれている。
【0009】しかし、接合面積を縮小していくと、これ
までは予想できなかった新たな量子効果が発生し得るこ
とがエイ.ジェイ.レゲット、フィジカルレビューレタ
ーズ第54巻857頁から860頁、1985年3月
(A.J.Leggett,Physical ReviewLetters Vol. 54, p.857
-860,March,1985)により指摘されている。即ち、接合面
積の微細化にともないジョセフソン接合の静電容量が減
少すると、クーパー対の有する静電エネルギーが超伝導
電流の磁気エネルギーに対して無視できなくなる。この
条件は超伝導のエネルギーギャップをΔ、ジョセフソン
接合容量をCとすると、e2/C〜Δで与えられる。この
SQUIDの磁束状態は図4に示すようにポテンシャル
極小値の点に局在するのではなく不確定性原理により広
がりを有するようになる。そしてポテンシャル障壁を越
えてトンネル現象が生じる。こうした磁束状態のトンネ
ルはマクロスコピックトンネルと呼ばれている。このよ
うに超伝導リングに捕捉された磁束がトンネル効果によ
り減衰し、磁束量子の整数倍の磁束が捕捉された状態は
不安定となるため、図1に示すような従来のジョセフソ
ンメモリは記憶動作としての限界に達する。
までは予想できなかった新たな量子効果が発生し得るこ
とがエイ.ジェイ.レゲット、フィジカルレビューレタ
ーズ第54巻857頁から860頁、1985年3月
(A.J.Leggett,Physical ReviewLetters Vol. 54, p.857
-860,March,1985)により指摘されている。即ち、接合面
積の微細化にともないジョセフソン接合の静電容量が減
少すると、クーパー対の有する静電エネルギーが超伝導
電流の磁気エネルギーに対して無視できなくなる。この
条件は超伝導のエネルギーギャップをΔ、ジョセフソン
接合容量をCとすると、e2/C〜Δで与えられる。この
SQUIDの磁束状態は図4に示すようにポテンシャル
極小値の点に局在するのではなく不確定性原理により広
がりを有するようになる。そしてポテンシャル障壁を越
えてトンネル現象が生じる。こうした磁束状態のトンネ
ルはマクロスコピックトンネルと呼ばれている。このよ
うに超伝導リングに捕捉された磁束がトンネル効果によ
り減衰し、磁束量子の整数倍の磁束が捕捉された状態は
不安定となるため、図1に示すような従来のジョセフソ
ンメモリは記憶動作としての限界に達する。
【0010】本発明の目的は、ジョセフソン素子の構造
が微細化されても記憶動作が行なえる情報の記録方式及
びその方式に基づくメモリ構造を提供することにある。
が微細化されても記憶動作が行なえる情報の記録方式及
びその方式に基づくメモリ構造を提供することにある。
【0011】
【課題を解決するための手段】微細ジョセフソン接合か
らなるSQUIDの磁束状態は、トンネル効果により、
もう一つの磁束状態に遷移する。ところが、ジョセフソ
ン接合の等価電気抵抗Rが充分大きく、R》h/(C
Δ)の条件を満足する場合にはエネルギー散逸が小さ
く、もう一つの磁束状態も安定ではない。そして、再び
トンネル効果により最初の状態に復帰する。この過程が
繰り返され、磁束の振動が発生する。本発明は、個々の
メモリセルとは別にダミーセルを用意し、その振動磁束
による誘導電流と、個々のメモリセルの振動磁束による
誘導電流を比較することで磁束振動の位相を検出し、こ
の位相から記録されている情報を読み取る。また、この
振動の位相は書き込み時におけるデータ書込電流の方向
により決定される。
らなるSQUIDの磁束状態は、トンネル効果により、
もう一つの磁束状態に遷移する。ところが、ジョセフソ
ン接合の等価電気抵抗Rが充分大きく、R》h/(C
Δ)の条件を満足する場合にはエネルギー散逸が小さ
く、もう一つの磁束状態も安定ではない。そして、再び
トンネル効果により最初の状態に復帰する。この過程が
繰り返され、磁束の振動が発生する。本発明は、個々の
メモリセルとは別にダミーセルを用意し、その振動磁束
による誘導電流と、個々のメモリセルの振動磁束による
誘導電流を比較することで磁束振動の位相を検出し、こ
の位相から記録されている情報を読み取る。また、この
振動の位相は書き込み時におけるデータ書込電流の方向
により決定される。
【0012】データを書き込む際には、書込ワード線に
電流を通じると同時に、書込データ線にあらかじめ定め
た方向の電流を流して情報を書き込む。これを1の書込
とすると、逆に0を書き込む場合は、1を書き込む場合
と逆方向の電流を書込ワード線に流すことにより行な
う。このようにして、0と1の状態ではリングに捕捉さ
れた磁束を互いに逆の位相で振動させることができる。
電流を通じると同時に、書込データ線にあらかじめ定め
た方向の電流を流して情報を書き込む。これを1の書込
とすると、逆に0を書き込む場合は、1を書き込む場合
と逆方向の電流を書込ワード線に流すことにより行な
う。このようにして、0と1の状態ではリングに捕捉さ
れた磁束を互いに逆の位相で振動させることができる。
【0013】データを読み出す際には、まず、読み出し
ワード線に電流を通じて超伝導リングに隣接する磁束検
出線とデータ線を接続するスイッチング素子を導通状態
とする。その結果、データ線には読み出したいセルの磁
束の振動により誘導電流が流れる。この誘導電流の位相
と、セルの磁束振動数と同一の振動数で振動しているダ
ミーセルの誘導電流位相を比較することによりセルに蓄
えられた情報を検出する。
ワード線に電流を通じて超伝導リングに隣接する磁束検
出線とデータ線を接続するスイッチング素子を導通状態
とする。その結果、データ線には読み出したいセルの磁
束の振動により誘導電流が流れる。この誘導電流の位相
と、セルの磁束振動数と同一の振動数で振動しているダ
ミーセルの誘導電流位相を比較することによりセルに蓄
えられた情報を検出する。
【0014】
【作用】磁束の有無ではなく、磁束振動の位相を情報と
して蓄えるので、トンネル効果による情報消失の問題を
回避できる。また、これまで熱揺らぎまたは量子揺らぎ
により制限されていた接合面積の縮小化を達成できる。
接合面積の縮小化に伴う接合の静電容量の減少は、電圧
状態から零電圧状態への遷移時間の減少をもたらし、高
集積化と同時に高速化を達成できる。
して蓄えるので、トンネル効果による情報消失の問題を
回避できる。また、これまで熱揺らぎまたは量子揺らぎ
により制限されていた接合面積の縮小化を達成できる。
接合面積の縮小化に伴う接合の静電容量の減少は、電圧
状態から零電圧状態への遷移時間の減少をもたらし、高
集積化と同時に高速化を達成できる。
【0015】
【実施例】本発明の量子メモリ装置を構成する量子振動
メモリセルの一実施例を図5に示す。DCーSQUI
D、書込データ線1及び書込ワード線2の構造は従来の
ジョセフソンメモリと同様である。ただし、ジョセフソ
ン接合J1、J2の接合面積はクーパー対の静電エネル
ギーがSQUIDの捕捉磁場エネルギーと同程度になる
位に小さいものとする。このトンネル現象の繰り返しに
より、SQUIDループ内に磁束振動が発生する。こう
した量子効果による振動磁場を用いたメモリにおいて
は、データが静磁場としてではなく振動磁場として蓄え
られるため、データの読出機構として磁場の振動を検出
する機構が必要である。従来のジョセフソンメモリでは
磁場検出のため第三のジョセフソン接合J3を必要とし
たが、本発明の量子振動メモリでは、代わりにSQUI
Dリングと磁気結合する磁場検出線5を用いる。磁場検
出線の一方の端6はグランドプレーンに接地されてお
り、もう一方の端は三端子スイッチング素子S1を介し
て読出データ線3に接続される。S1のゲートには読出
ワード線4が接続され、電圧が印加されるとS1は導通
状態となる。S1としては例えば、ケイ.ケイ.リカレ
フ、アイ.イー.イー.イー.トランザクション オン
マグネティクス MAGー23巻の2、1142頁か
ら1145頁、1987年3月(K.K.Likharev,IEEE Tra
nsaction on Magnetics Vol.MAG-23,No.2, p.1142-114
5,March,1987) により提案されている単一電子トランジ
スタが利用できる。単一電子トランジスタは図6に示す
ように微小キャパシタンスを2個直列接続した構造をな
しており、ジョセフソン接合のトンネル絶縁膜の部分に
電圧を印加する端子を付けたものである。三端子素子と
して、単一電子トランジスタを用いることで全て同一構
造の素子からメモリセルを構成することができ、製造工
程が大幅に簡略化される。この素子は読出ワード線4に
電圧が印加されない状態では、クーロンブロッケイド現
象により非導通状態を保ち、電圧が印加されるとクーロ
ンブロッケイドが解除されてトンネル電流が流れるよう
になりスイッチング動作をさせることができる。
メモリセルの一実施例を図5に示す。DCーSQUI
D、書込データ線1及び書込ワード線2の構造は従来の
ジョセフソンメモリと同様である。ただし、ジョセフソ
ン接合J1、J2の接合面積はクーパー対の静電エネル
ギーがSQUIDの捕捉磁場エネルギーと同程度になる
位に小さいものとする。このトンネル現象の繰り返しに
より、SQUIDループ内に磁束振動が発生する。こう
した量子効果による振動磁場を用いたメモリにおいて
は、データが静磁場としてではなく振動磁場として蓄え
られるため、データの読出機構として磁場の振動を検出
する機構が必要である。従来のジョセフソンメモリでは
磁場検出のため第三のジョセフソン接合J3を必要とし
たが、本発明の量子振動メモリでは、代わりにSQUI
Dリングと磁気結合する磁場検出線5を用いる。磁場検
出線の一方の端6はグランドプレーンに接地されてお
り、もう一方の端は三端子スイッチング素子S1を介し
て読出データ線3に接続される。S1のゲートには読出
ワード線4が接続され、電圧が印加されるとS1は導通
状態となる。S1としては例えば、ケイ.ケイ.リカレ
フ、アイ.イー.イー.イー.トランザクション オン
マグネティクス MAGー23巻の2、1142頁か
ら1145頁、1987年3月(K.K.Likharev,IEEE Tra
nsaction on Magnetics Vol.MAG-23,No.2, p.1142-114
5,March,1987) により提案されている単一電子トランジ
スタが利用できる。単一電子トランジスタは図6に示す
ように微小キャパシタンスを2個直列接続した構造をな
しており、ジョセフソン接合のトンネル絶縁膜の部分に
電圧を印加する端子を付けたものである。三端子素子と
して、単一電子トランジスタを用いることで全て同一構
造の素子からメモリセルを構成することができ、製造工
程が大幅に簡略化される。この素子は読出ワード線4に
電圧が印加されない状態では、クーロンブロッケイド現
象により非導通状態を保ち、電圧が印加されるとクーロ
ンブロッケイドが解除されてトンネル電流が流れるよう
になりスイッチング動作をさせることができる。
【0016】図5に示したメモリセルを格子上に配列し
たときの平面図を図7に示す。図7に示した破線A−
A’及びB−B’に沿ったメモリセルの断面図をそれぞ
れ図8及び9に示す。
たときの平面図を図7に示す。図7に示した破線A−
A’及びB−B’に沿ったメモリセルの断面図をそれぞ
れ図8及び9に示す。
【0017】図5に示すメモリセルは、図10に示すタ
イミングチャ−トに従って動作する。まず、データを書
き込む場合(ライトサイクル101)には、従来のジョ
セフソンメモリと同様に書き込みワード線2に電流Iww
を通じておき、書き込むデータが1か0に応じて書き込
みデータ線1の電流IDwをHigh又は0レベルに設定す
る。その結果、SQUIDにはループ電流7(IL)が誘起
され、超伝導ループ8に捕捉される磁束はΦ0または0
となる。この磁束状態は不安定であり、一定の周期で振
動を続ける。その振動の位相は書き込んだデータが1と
0の場合で180゜異なった値をとる。
イミングチャ−トに従って動作する。まず、データを書
き込む場合(ライトサイクル101)には、従来のジョ
セフソンメモリと同様に書き込みワード線2に電流Iww
を通じておき、書き込むデータが1か0に応じて書き込
みデータ線1の電流IDwをHigh又は0レベルに設定す
る。その結果、SQUIDにはループ電流7(IL)が誘起
され、超伝導ループ8に捕捉される磁束はΦ0または0
となる。この磁束状態は不安定であり、一定の周期で振
動を続ける。その振動の位相は書き込んだデータが1と
0の場合で180゜異なった値をとる。
【0018】次にデータを読み出す場合(リ−ドサイク
ル102)には、読み出しワード線4の電圧VwRをHigh
レベルとし、三端子素子S1を導通する。すると、読み
出しデータ線3にはループ電流7(IL)によりデータの1
または0に応じて180゜位相の異なる振動電流IDRが
誘起される。この電流はのちに述べるようにダミーセル
からの読み出しデータと比較される。位相が一致してい
れば出力電圧VoutはHighレベルとなり、また、位相が反
転している場合は出力電圧Voutは0となり、メモリセル
に記録されている情報の値が決定される。
ル102)には、読み出しワード線4の電圧VwRをHigh
レベルとし、三端子素子S1を導通する。すると、読み
出しデータ線3にはループ電流7(IL)によりデータの1
または0に応じて180゜位相の異なる振動電流IDRが
誘起される。この電流はのちに述べるようにダミーセル
からの読み出しデータと比較される。位相が一致してい
れば出力電圧VoutはHighレベルとなり、また、位相が反
転している場合は出力電圧Voutは0となり、メモリセル
に記録されている情報の値が決定される。
【0019】図5に示す実施例では、ジョセフソン接合
の面積を縮小してもSQUIDの超伝導リング8の面積
が大きいため高集積化を妨げる要因となる。その欠点を
改良したメモリセルの構造の一実施例を図11に示す。
図11に示した破線A−A’、B−B’、C−C’およ
びD−D’に沿ったメモリセルの断面図をそれぞれ図1
2、13、14及び15に示す。この実施例では図12
及び13に示すように、磁束が捕捉されるSQUIDの
超伝導リングは基板と垂直な断面内に形成され、ル−プ
電流によって生じる磁界は紙面に垂直方向に発生する。
書き込みワード線は2つの部分21、22からなり、両
者は薄膜部を挾んで形成したトンネル型ジョセフソン素
子J1、J2及び厚い絶縁膜120を介して接続されて
いる。すなわち、書き込みワード線21は左右に分岐し
て薄膜部のジョセフソン接合J1あるいはJ2を経て、
次段のメモリセルに対する書き込みワード線22に接続
され、これらによって超伝導リングが形成されている。
書込データ線1は書込ワード線21の上層に書込ワード
線21と直交する方向に配線される。同様に磁場検出線
5は図13のBーB’断面に示すように形成され、SQ
UIDの超伝導ループと平行になる形でSQUIDと結
合し、振動磁場を検出する。図5に示すメモリセルを格
子上に配列して構成した量子メモリ装置を図16に示
す。
の面積を縮小してもSQUIDの超伝導リング8の面積
が大きいため高集積化を妨げる要因となる。その欠点を
改良したメモリセルの構造の一実施例を図11に示す。
図11に示した破線A−A’、B−B’、C−C’およ
びD−D’に沿ったメモリセルの断面図をそれぞれ図1
2、13、14及び15に示す。この実施例では図12
及び13に示すように、磁束が捕捉されるSQUIDの
超伝導リングは基板と垂直な断面内に形成され、ル−プ
電流によって生じる磁界は紙面に垂直方向に発生する。
書き込みワード線は2つの部分21、22からなり、両
者は薄膜部を挾んで形成したトンネル型ジョセフソン素
子J1、J2及び厚い絶縁膜120を介して接続されて
いる。すなわち、書き込みワード線21は左右に分岐し
て薄膜部のジョセフソン接合J1あるいはJ2を経て、
次段のメモリセルに対する書き込みワード線22に接続
され、これらによって超伝導リングが形成されている。
書込データ線1は書込ワード線21の上層に書込ワード
線21と直交する方向に配線される。同様に磁場検出線
5は図13のBーB’断面に示すように形成され、SQ
UIDの超伝導ループと平行になる形でSQUIDと結
合し、振動磁場を検出する。図5に示すメモリセルを格
子上に配列して構成した量子メモリ装置を図16に示
す。
【0020】図17に量子振動メモリ(量子メモリ装
置)の全体回路構成を示す。各メモリセル170は図7
あるいは図16に示すような格子上に配列され、データ
線IDw及びIDR、ワード線Iww及びIwRが各セルを結んでい
る。これら配線は超伝導ストリップ線路を形成してお
り、末端では特性インピーダンスで整合終端171が接
続される。アクセスしたいメモリのアドレスがアドレス
信号172X、Yとして与えられると、通常のジョセフ
ソンあるいは半導体メモリと同様にアドレス指定された
メモリセル170がXデコーダ173とYデコーダ17
4により選択される。メモリセルアレイの1列はダミー
セル175に割当てられ他のセル170の磁束振動の位
相決定のための基準として用いる。ダミーセル175に
は予め定めた情報が書き込まれている。他のセル170
から読みだされた信号は、デ−タ線ドライバ178内の
遅延線路176を経て比較器177に送られ、ダミーセ
ル175から読みだされた信号と比較される。遅延線路
176を用いて、各セル170から比較器177までの
伝搬遅延をダミーセル175から比較器177までの伝
搬遅延と一致させることにより、全てのセル170の振
動位相を正しく検出することが可能となる。タイミング
回路180は、ダミ−セル175からの信号に基づい
て、デ−タ線ドライバ178及びワ−ド線ドライバ17
9に対して図10に示すような制御を行なう。
置)の全体回路構成を示す。各メモリセル170は図7
あるいは図16に示すような格子上に配列され、データ
線IDw及びIDR、ワード線Iww及びIwRが各セルを結んでい
る。これら配線は超伝導ストリップ線路を形成してお
り、末端では特性インピーダンスで整合終端171が接
続される。アクセスしたいメモリのアドレスがアドレス
信号172X、Yとして与えられると、通常のジョセフ
ソンあるいは半導体メモリと同様にアドレス指定された
メモリセル170がXデコーダ173とYデコーダ17
4により選択される。メモリセルアレイの1列はダミー
セル175に割当てられ他のセル170の磁束振動の位
相決定のための基準として用いる。ダミーセル175に
は予め定めた情報が書き込まれている。他のセル170
から読みだされた信号は、デ−タ線ドライバ178内の
遅延線路176を経て比較器177に送られ、ダミーセ
ル175から読みだされた信号と比較される。遅延線路
176を用いて、各セル170から比較器177までの
伝搬遅延をダミーセル175から比較器177までの伝
搬遅延と一致させることにより、全てのセル170の振
動位相を正しく検出することが可能となる。タイミング
回路180は、ダミ−セル175からの信号に基づい
て、デ−タ線ドライバ178及びワ−ド線ドライバ17
9に対して図10に示すような制御を行なう。
【0021】比較器177は、例えば図18に示すよう
にDCーSQUIDによるANDゲートを用いて構成でき
る。SQUID183には負荷抵抗182を介してバイ
アス電流IBが供給されている。メモリーセル170の読
み出しデータ線IDR及びダミーセル175の読み出しデ
ータ線IDRの位相が一致しているとSQUID183は
有限電圧状態に遷移し、出力端子(OUT)181に電圧が
発生する。
にDCーSQUIDによるANDゲートを用いて構成でき
る。SQUID183には負荷抵抗182を介してバイ
アス電流IBが供給されている。メモリーセル170の読
み出しデータ線IDR及びダミーセル175の読み出しデ
ータ線IDRの位相が一致しているとSQUID183は
有限電圧状態に遷移し、出力端子(OUT)181に電圧が
発生する。
【0022】ジョセフソン接合のエネルギー散逸が十分
小さくない場合には磁束の振動は時間の経つに連れ減衰
していくので、各メモリセル170、175を定期的に
リフレッシュする必要がある。
小さくない場合には磁束の振動は時間の経つに連れ減衰
していくので、各メモリセル170、175を定期的に
リフレッシュする必要がある。
【0023】図19は上記のリフレッシュ機能を有する
ダイナミックメモリの一実施例であり、図20はリフレ
ッシュサイクルのタイミングチャ−トである。本実施例
では、同一のワード線に接続されたセルを同時にリフレ
ッシュするため、各データ線毎に比較器177及びセン
スアンプ190をそれぞれ1個づつ設けている。図19
に示す量子メモリ装置の構成は、図17に示した装置と
ほとんど同一である。メモリのリフレッシュサイクル2
00ではRFSH信号191をHighレベルとし、リフレッシ
ュしたい列のアドレス信号172YをYデコーダ174
に与える。Yデコーダ174により選択された列はワー
ド線ドライバ179により書込ワード線Iwwと書込デー
タ線IDwが駆動され、図20に示すようにVwR及びIwwはH
ighレベルとなる。その結果、各読込データ線IDRには誘
導電流が誘起される。メモリセル170とダミーセル1
75のIDRは比較器177により0あるいは1の判別が
なされ、IDRがセンスアンプ190により増幅される。
データ線ドライバ178はセンスアンプ190からの信
号に応じて書込データ線IDwを駆動し、書込データ線IDw
の内容を各行に流す。以上の操作によりYデコーダ17
4により選択された列の全てのセルがリフレッシュされ
る。
ダイナミックメモリの一実施例であり、図20はリフレ
ッシュサイクルのタイミングチャ−トである。本実施例
では、同一のワード線に接続されたセルを同時にリフレ
ッシュするため、各データ線毎に比較器177及びセン
スアンプ190をそれぞれ1個づつ設けている。図19
に示す量子メモリ装置の構成は、図17に示した装置と
ほとんど同一である。メモリのリフレッシュサイクル2
00ではRFSH信号191をHighレベルとし、リフレッシ
ュしたい列のアドレス信号172YをYデコーダ174
に与える。Yデコーダ174により選択された列はワー
ド線ドライバ179により書込ワード線Iwwと書込デー
タ線IDwが駆動され、図20に示すようにVwR及びIwwはH
ighレベルとなる。その結果、各読込データ線IDRには誘
導電流が誘起される。メモリセル170とダミーセル1
75のIDRは比較器177により0あるいは1の判別が
なされ、IDRがセンスアンプ190により増幅される。
データ線ドライバ178はセンスアンプ190からの信
号に応じて書込データ線IDwを駆動し、書込データ線IDw
の内容を各行に流す。以上の操作によりYデコーダ17
4により選択された列の全てのセルがリフレッシュされ
る。
【0024】次に、図21から図26を用いて、図5に
示したメモリセルの製造工程の一実施例を説明する。図
21では、(a)まず基板210を用意し、(b)基板210
上に超伝導材料として例えば酸化物高温超伝導材料Ba-L
a-Cu-OまたはBa-Y-Cu-Oを蒸着し、熱処理により超伝導
グランドプレーン211を形成する。そして、(c)絶縁
膜212として酸化シリコンをCVDにより蒸着した後、L
a-Cu-O(213)またはY-Cu-Oを蒸着してセラミック薄
膜を形成する。(d)超伝導にしたい部分のみをエッチン
グするため、イオン打込みマスク214として絶縁膜を
セラミック薄膜(La-Cu-O213)上に形成する。
示したメモリセルの製造工程の一実施例を説明する。図
21では、(a)まず基板210を用意し、(b)基板210
上に超伝導材料として例えば酸化物高温超伝導材料Ba-L
a-Cu-OまたはBa-Y-Cu-Oを蒸着し、熱処理により超伝導
グランドプレーン211を形成する。そして、(c)絶縁
膜212として酸化シリコンをCVDにより蒸着した後、L
a-Cu-O(213)またはY-Cu-Oを蒸着してセラミック薄
膜を形成する。(d)超伝導にしたい部分のみをエッチン
グするため、イオン打込みマスク214として絶縁膜を
セラミック薄膜(La-Cu-O213)上に形成する。
【0025】次に、図22では、(e)BaまたはSr不純物
をイオン打ち込みする。(f)イオン打ち込み後、熱処理
を加え超伝導体化した後、イオン打ち込みマスク用絶縁
膜を除去する。以上の工程により、超伝導体220の層
及び絶縁層213の混在する薄膜が形成される。図23
に示すように、不要な超伝導体部をエッチングする。こ
の工程を終えた時点で、ジョセフソン接合及びSQUI
Dが絶縁膜上に形成される。
をイオン打ち込みする。(f)イオン打ち込み後、熱処理
を加え超伝導体化した後、イオン打ち込みマスク用絶縁
膜を除去する。以上の工程により、超伝導体220の層
及び絶縁層213の混在する薄膜が形成される。図23
に示すように、不要な超伝導体部をエッチングする。こ
の工程を終えた時点で、ジョセフソン接合及びSQUI
Dが絶縁膜上に形成される。
【0026】次に、図24では、(g)ジョセフソン接合
及びSQUID上に配線用保護膜240を形成し、(h)
配線用のコンタクトホール241を開ける。配線保護膜
としての絶縁膜は酸化シリコン等従来の半導体製造工程
で用いられている保護膜を用いる。
及びSQUID上に配線用保護膜240を形成し、(h)
配線用のコンタクトホール241を開ける。配線保護膜
としての絶縁膜は酸化シリコン等従来の半導体製造工程
で用いられている保護膜を用いる。
【0027】次に、図25では、(i)上記コンタクトホ
ール241に配線250を形成する。配線材料としては
接合材料と同じ高温超伝導材料を蒸着するか、あるい
は、ニオブ等の超伝導材料をスパッタリングにより蒸着
する。さらに、(j)1層目配線250が終了した後、2
層目以上の配線を行なう場合、配線用2層目保護膜25
1を1層目の配線上に形成し、以後、一層目配線250
と同様に配線工程を繰り返していく。最終層の配線(2
層目配線260)が終了した後、図26に示すように、
(k)最終層の配線上に保護膜261を形成し、量子メモ
リ装置の製造工程が終了する。
ール241に配線250を形成する。配線材料としては
接合材料と同じ高温超伝導材料を蒸着するか、あるい
は、ニオブ等の超伝導材料をスパッタリングにより蒸着
する。さらに、(j)1層目配線250が終了した後、2
層目以上の配線を行なう場合、配線用2層目保護膜25
1を1層目の配線上に形成し、以後、一層目配線250
と同様に配線工程を繰り返していく。最終層の配線(2
層目配線260)が終了した後、図26に示すように、
(k)最終層の配線上に保護膜261を形成し、量子メモ
リ装置の製造工程が終了する。
【0028】
【発明の効果】本発明の量子メモリ装置によって、磁束
の有無ではなく、磁束振動の位相を情報として蓄えるの
で、トンネル効果による情報消失の問題を回避できる。
また、これまで熱揺らぎまたは量子揺らぎにより制限さ
れていた接合面積の縮小化を達成できる。接合面積の縮
小化に伴う接合の静電容量の減少は、電圧状態から零電
圧状態への遷移時間の減少をもたらし、高集積化と同時
に高速化を達成できる。
の有無ではなく、磁束振動の位相を情報として蓄えるの
で、トンネル効果による情報消失の問題を回避できる。
また、これまで熱揺らぎまたは量子揺らぎにより制限さ
れていた接合面積の縮小化を達成できる。接合面積の縮
小化に伴う接合の静電容量の減少は、電圧状態から零電
圧状態への遷移時間の減少をもたらし、高集積化と同時
に高速化を達成できる。
【図1】従来のSQUIDを用いたジョセフソンメモリ
セルを示す図。
セルを示す図。
【図2】SQUIDにおける磁束状態のポテンシャルエ
ネルギーを示す図。
ネルギーを示す図。
【図3】従来のSQUIDを用いたジョセフソンメモリ
の動作タイミングを示す図。
の動作タイミングを示す図。
【図4】量子磁束振動メモリにおける磁束状態の不確定
性による広がりを示す図。
性による広がりを示す図。
【図5】磁束の量子振動を用いたメモリセルの一実施例
を示す図。
を示す図。
【図6】単一電子トランジスタの一実施例を示す図。
【図7】量子磁束振動メモリセルを配列したメモリ装置
の一実施例を示す図。
の一実施例を示す図。
【図8】磁束の量子振動を用いたメモリの断面AーA’
を示す図。
を示す図。
【図9】磁束の量子振動を用いたメモリの断面BーB’
を示す図。
を示す図。
【図10】量子磁束振動メモリの動作タイミングを示す
図。
図。
【図11】SQUIDリングを基板面と直行させ、セル
面積を縮小した実施例を示す図。
面積を縮小した実施例を示す図。
【図12】SQUIDリングを基板面と直行させ、セル
面積を縮小した実施例のAーA’断面を示す図。
面積を縮小した実施例のAーA’断面を示す図。
【図13】SQUIDリングを基板面と直行させ、セル
面積を縮小した実施例のBーB’断面を示す図。
面積を縮小した実施例のBーB’断面を示す図。
【図14】SQUIDリングを基板面と直行させ、セル
面積を縮小した実施例のCーC’断面を示す図。
面積を縮小した実施例のCーC’断面を示す図。
【図15】SQUIDリングを基板面と直行させ、セル
面積を縮小した実施例のDーD’断面を示す図。
面積を縮小した実施例のDーD’断面を示す図。
【図16】量子磁束振動メモリセルを配列した状態を示
す図。
す図。
【図17】量子磁束振動メモリの全体回路を示す図。
【図18】セルデータとダミーセルデータを比較する回
路を示す図。
路を示す図。
【図19】リフレッシュ機能付き量子磁束振動メモリの
全体回路を示す図。
全体回路を示す図。
【図20】量子磁束振動メモリにおけるリフレッシュ動
作を示す図。
作を示す図。
【図21】磁束量子トンネルメモリ製造方法概略を示す
図1。
図1。
【図22】磁束量子トンネルメモリ製造方法概略を示す
図2。
図2。
【図23】磁束量子トンネルメモリ製造方法概略を示す
図3。
図3。
【図24】磁束量子トンネルメモリ製造方法概略を示す
図4。
図4。
【図25】磁束量子トンネルメモリ製造方法概略を示す
図5。
図5。
【図26】磁束量子トンネルメモリ製造方法概略を示す
図6。
図6。
J1、J2 ジョセフソン接合 S1 三端子スウィッチング素子 IDw 書き込みデータ線電流 IDR 読み出しデータ線電流 Iww 書き込みワード線電流 IwR 読み出しワード線電流
Claims (9)
- 【請求項1】超伝導量子干渉素子を含むメモリにおいて
超伝導量子干渉素子を構成するジョセフソン素子の接合
面積が0.01平方ミクロン以下であり、クーパー対の静電
エネルギーが超伝導体のエネルギーギャップに比べ無視
できないために量子揺らぎが生じ、超伝導量子干渉素子
に捕捉される磁束のマクロスコピックトンネルによる減
衰時間が要求されるデータ保持時間よりも短いことを特
徴とする量子メモリ装置。 - 【請求項2】前記超伝導量子干渉素子において、ジョセ
フソン接合の等価電気抵抗が10キロオームより大き
く、マクロスコピックトンネル時のエネルギー散逸が小
さいためにトンネルした磁束が再びトンネルによりもと
の状態に復帰し、それを繰り返すことで磁束が振動する
ことを利用し、その振動の位相により情報を蓄えること
を特徴とする請求項1記載の量子メモリ装置。 - 【請求項3】超伝導量子干渉素子が第一および第二のジ
ョセフソン接合から構成され、該超伝導量子干渉素子に
電流を供給する書込ワード線、該超伝導量子干渉素子と
磁気的に結合する書込データ線、該超伝導量子干渉素子
と磁気的に結合する磁場検出線を含み、該磁場検出線が
三端子スイッチング素子を介して読出データ線に接続さ
れ、該三端子スイッチング素子のゲートに読出ワード線
が接続されていることを特徴とする請求項1記載の量子
メモリ装置。 - 【請求項4】請求項3記載の量子メモリセルにおいて、
超伝導量子干渉素子、書込データ線、磁場検出線の電流
ループがメモリ基板面と直交し、基板面と平行方向の磁
場が制御磁場となるように構成された量子メモリ装置。 - 【請求項5】請求項3記載の量子メモリセルを格子上に
配列したメモリ装置において、その一列をダミーセルと
し、他のセルの磁束変動の位相検出の基準とすることを
特徴とする量子メモリ装置。 - 【請求項6】超伝導量子干渉素子を含むメモリにおい
て、超伝導量子干渉素子を構成するジョセフソン素子の
接合面積が0.01平方ミクロン以下であり、マクロスコピ
ックトンネル又は熱励起により減衰した磁束をリフレッ
シュ回路により再書き込みすることを特徴とする請求項
3記載の量子メモリ装置。 - 【請求項7】請求項3記載の三端子スイッチング素子が
第一及び第二の静電容量を直列接続した単一電子トラン
ジスタで構成されることを特徴とする量子メモリ装置。 - 【請求項8】基板上に、下から順に超伝導薄膜、絶縁
膜、La-Cu-OまたはY-Cu-Oセラミック薄膜を形成し、該
セラミック薄膜にイオン打込みマスク用絶縁膜を利用し
所定の部分のみにBa, Sr等不純物をイオン打ち込みした
後、熱処理を加えることで高温超伝導体化し、超伝導層
及び絶縁層の混在する薄膜を形成し、さらに、不要な超
伝導体部をエッチングすることにより絶縁膜の上に形成
することを特徴とする請求項3記載の量子メモリ装置。 - 【請求項9】ジョセフソン接合J1、J2からなる超伝
導量子干渉素子と、それに電流を供給する書込ワード線
2、それと磁気的に結合する書込データ線1、磁場検出
線5、及び、磁場検出線の信号をオンオフし読出データ
線3に信号を伝える三端子スイッチング素子S1ならび
に、S1のゲートに接続される読出ワード線4からなる
構造を有し、上記接合の面積を微小な値にして磁束を振
動させ、ダミーセルの振動磁束による誘導電流と、個々
のメモリセルの振動磁束による誘導電流とを比較して磁
束振動の位相を検出し、磁束振動の位相により情報を蓄
えることを特徴とする量子メモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4002066A JPH05190922A (ja) | 1992-01-09 | 1992-01-09 | 量子メモリ装置 |
US08/000,880 US5323344A (en) | 1992-01-09 | 1993-01-05 | Quantum memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4002066A JPH05190922A (ja) | 1992-01-09 | 1992-01-09 | 量子メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05190922A true JPH05190922A (ja) | 1993-07-30 |
Family
ID=11518974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4002066A Pending JPH05190922A (ja) | 1992-01-09 | 1992-01-09 | 量子メモリ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5323344A (ja) |
JP (1) | JPH05190922A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198876A (ja) * | 1995-12-14 | 1997-07-31 | Nec Corp | 超伝導メモリ装置 |
US6627915B1 (en) | 2000-08-11 | 2003-09-30 | D-Wave Systems, Inc. | Shaped Josephson junction qubits |
US6728131B2 (en) | 2001-04-11 | 2004-04-27 | D-Wave Systems, Inc. | Fluxon injection into annular Josephson junctions |
JP2004533061A (ja) * | 2001-06-01 | 2004-10-28 | ディー−ウェイヴ システムズ インコーポレイテッド | 超伝導位相キュビットのための量子処理システム |
JP2006278384A (ja) * | 2005-03-28 | 2006-10-12 | Nec Corp | 超伝導ランダムアクセスメモリおよびその製造方法 |
JP2017516182A (ja) * | 2014-03-10 | 2017-06-15 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子ビット読み出し用の相互量子論理比較器 |
JP2018137035A (ja) * | 2015-03-05 | 2018-08-30 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子メモリシステムにおけるタイミング制御 |
JP2021519430A (ja) * | 2018-03-29 | 2021-08-10 | コモンウェルス サイエンティフィック アンド インダストリアル リサーチ オーガナイゼーション | 超伝導量子干渉装置 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2986057B2 (ja) * | 1995-02-22 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | メモリセル |
US6141260A (en) | 1998-08-27 | 2000-10-31 | Micron Technology, Inc. | Single electron resistor memory device and method for use thereof |
US6026013A (en) * | 1998-09-30 | 2000-02-15 | Motorola, Inc. | Quantum random address memory |
US6097627A (en) * | 1998-09-30 | 2000-08-01 | Motorola, Inc. | Quantum random address memory with nano-diode mixer |
US6016269A (en) * | 1998-09-30 | 2000-01-18 | Motorola, Inc. | Quantum random address memory with magnetic readout and/or nano-memory elements |
US6184765B1 (en) * | 1999-01-07 | 2001-02-06 | Nec Research Institute, Inc. | Switch useful at superconducting temperatures and comprising superconducting material |
JP4726292B2 (ja) * | 2000-11-14 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
US6580102B2 (en) | 2001-06-05 | 2003-06-17 | D-Wave Systems, Inc. | Four-terminal system for reading the state of a phase qubit |
US6979836B2 (en) * | 2001-08-29 | 2005-12-27 | D-Wave Systems, Inc. | Superconducting low inductance qubit |
AU2002322943A1 (en) * | 2001-08-29 | 2003-03-10 | D-Wave Systems, Inc. | Submicron closed-form josephson junctions |
US6614047B2 (en) * | 2001-12-17 | 2003-09-02 | D-Wave Systems, Inc. | Finger squid qubit device |
US6784451B2 (en) | 2001-12-18 | 2004-08-31 | D-Wave Systems Inc. | Multi-junction phase qubit |
US6911664B2 (en) * | 2002-04-15 | 2005-06-28 | D-Wave Systems, Inc. | Extra-substrate control system |
US6943368B2 (en) * | 2002-11-25 | 2005-09-13 | D-Wave Systems, Inc. | Quantum logic using three energy levels |
AU2003904256A0 (en) * | 2003-08-11 | 2003-08-28 | Unisearch Limited | Qubit readout |
EP1665141A4 (en) * | 2003-09-05 | 2010-01-27 | Dwave Sys Inc | QUANTIC QUANTIC BITS WITH PHASE CHARGE |
WO2006011451A1 (ja) * | 2004-07-27 | 2006-02-02 | Japan Science And Technology Agency | ジョセフソン量子計算素子及びそれを用いた集積回路 |
US7533068B2 (en) | 2004-12-23 | 2009-05-12 | D-Wave Systems, Inc. | Analog processor comprising quantum devices |
US7615385B2 (en) | 2006-09-20 | 2009-11-10 | Hypres, Inc | Double-masking technique for increasing fabrication yield in superconducting electronics |
US7605600B2 (en) | 2007-04-05 | 2009-10-20 | D-Wave Systems Inc. | Systems, methods and apparatus for anti-symmetric qubit-coupling |
US8219871B2 (en) * | 2008-03-18 | 2012-07-10 | Nec Laboratories America, Inc. | Efficient decoupling schemes for quantum systems using soft pulses |
US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
US9768371B2 (en) | 2012-03-08 | 2017-09-19 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
US9208861B2 (en) * | 2013-10-01 | 2015-12-08 | Northrop Grumman Systems Corporation | Phase hysteretic magnetic Josephson junction memory cell |
US10002107B2 (en) | 2014-03-12 | 2018-06-19 | D-Wave Systems Inc. | Systems and methods for removing unwanted interactions in quantum devices |
US10650319B2 (en) | 2015-02-06 | 2020-05-12 | Northrop Grumman Systems Corporation | Flux control of qubit under resonant excitation |
US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
US9613699B1 (en) | 2016-04-22 | 2017-04-04 | Microsoft Technology Licensing, Llc | Memory system with a content addressable superconducting memory |
EP3577700B1 (en) | 2017-02-01 | 2022-03-30 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
US10756712B2 (en) | 2017-11-13 | 2020-08-25 | Northrop Grumman Systems Corporation | RQL phase-mode flip-flop |
US11494683B2 (en) | 2017-12-20 | 2022-11-08 | D-Wave Systems Inc. | Systems and methods for coupling qubits in a quantum processor |
US10447278B1 (en) | 2018-07-17 | 2019-10-15 | Northrop Grumman Systems Corporation | JTL-based superconducting logic arrays and FPGAs |
US10615783B2 (en) | 2018-07-31 | 2020-04-07 | Northrop Grumman Systems Corporation | RQL D flip-flops |
US10554207B1 (en) | 2018-07-31 | 2020-02-04 | Northrop Grumman Systems Corporation | Superconducting non-destructive readout circuits |
US10818346B2 (en) * | 2018-09-17 | 2020-10-27 | Northrop Grumman Systems Corporation | Quantizing loop memory cell system |
US20200152851A1 (en) | 2018-11-13 | 2020-05-14 | D-Wave Systems Inc. | Systems and methods for fabricating superconducting integrated circuits |
US11909451B2 (en) * | 2019-03-28 | 2024-02-20 | Yale University | Error correction while maintaining bosonic nature of the system |
EP3736747A1 (en) * | 2019-05-09 | 2020-11-11 | Cadet, Xavier | Quantum memory and associated applications |
US11790259B2 (en) | 2019-09-06 | 2023-10-17 | D-Wave Systems Inc. | Systems and methods for tuning capacitance in quantum devices |
US11024791B1 (en) | 2020-01-27 | 2021-06-01 | Northrop Grumman Systems Corporation | Magnetically stabilized magnetic Josephson junction memory cell |
US12022749B2 (en) * | 2020-03-04 | 2024-06-25 | International Business Machines Corporation | Flux bias line local heating device |
US11201608B2 (en) | 2020-04-24 | 2021-12-14 | Northrop Grumman Systems Corporation | Superconducting latch system |
US11723296B2 (en) * | 2020-05-01 | 2023-08-08 | U.S. Department Of Energy | Storage ring quantum computer |
US11800814B1 (en) * | 2020-05-06 | 2023-10-24 | SeeQC Inc. | Memory cells based on superconducting and magnetic materials and methods of their control in arrays |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2508259B2 (ja) * | 1989-04-13 | 1996-06-19 | 日本電気株式会社 | 超伝導三端子素子およびその製造方法 |
JPH02306672A (ja) * | 1989-05-22 | 1990-12-20 | Hitachi Ltd | 記憶装置 |
-
1992
- 1992-01-09 JP JP4002066A patent/JPH05190922A/ja active Pending
-
1993
- 1993-01-05 US US08/000,880 patent/US5323344A/en not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09198876A (ja) * | 1995-12-14 | 1997-07-31 | Nec Corp | 超伝導メモリ装置 |
US6627915B1 (en) | 2000-08-11 | 2003-09-30 | D-Wave Systems, Inc. | Shaped Josephson junction qubits |
US6728131B2 (en) | 2001-04-11 | 2004-04-27 | D-Wave Systems, Inc. | Fluxon injection into annular Josephson junctions |
JP2004533061A (ja) * | 2001-06-01 | 2004-10-28 | ディー−ウェイヴ システムズ インコーポレイテッド | 超伝導位相キュビットのための量子処理システム |
JP2006278384A (ja) * | 2005-03-28 | 2006-10-12 | Nec Corp | 超伝導ランダムアクセスメモリおよびその製造方法 |
JP2017516182A (ja) * | 2014-03-10 | 2017-06-15 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子ビット読み出し用の相互量子論理比較器 |
KR20180018826A (ko) * | 2014-03-10 | 2018-02-21 | 노스롭 그루먼 시스템즈 코포레이션 | 큐비트 판독을 위한 상호 양자 로직 비교기 |
JP2018137035A (ja) * | 2015-03-05 | 2018-08-30 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子メモリシステムにおけるタイミング制御 |
JP2021519430A (ja) * | 2018-03-29 | 2021-08-10 | コモンウェルス サイエンティフィック アンド インダストリアル リサーチ オーガナイゼーション | 超伝導量子干渉装置 |
Also Published As
Publication number | Publication date |
---|---|
US5323344A (en) | 1994-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05190922A (ja) | 量子メモリ装置 | |
US11475945B2 (en) | Superconductive memory cells and devices | |
USRE47583E1 (en) | Circuit selection of magnetic memory cells and related cell structures | |
US6888184B1 (en) | Shielded magnetic ram cells | |
US6894918B2 (en) | Shared volatile and non-volatile memory | |
JP2001196661A (ja) | 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子 | |
US7315467B2 (en) | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell | |
US5247475A (en) | Superconducting memory circuit and method of storing information in the same by generating and terminating a persistent current | |
JP2001273756A (ja) | Mram装置 | |
US20130069964A1 (en) | Method and apparatus for providing complimentary state retention | |
US5039656A (en) | Superconductor magnetic memory using magnetic films | |
JP2984948B2 (ja) | 磁気ビット構造の磁気状態を検出する方法 | |
JP3512185B2 (ja) | メモリデバイス | |
JPH1098160A (ja) | 不対電子メモリセルデバイス | |
Broom et al. | Model for a 15 ns 16K RAM with Josephson junctions | |
JP2984949B2 (ja) | 磁気ビット構造に選択した磁気状態を記憶する方法 | |
KR100422945B1 (ko) | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램의 기억방법 | |
JP2001093274A (ja) | スピン依存スイッチング素子 | |
JPS58118090A (ja) | 記憶装置 | |
Hayakawa | Josephson computer technology | |
JP2797443B2 (ja) | 磁気記憶素子 | |
JP2687424B2 (ja) | 磁気記憶素子 | |
JP2586795B2 (ja) | 単一電子帯電効果を利用した記憶回路とその製造方法 | |
JP2003123464A (ja) | 磁気メモリ装置 | |
JP2997133B2 (ja) | マルチプローブヘッド |