KR101202709B1 - 비휘발성 메모리 장치 및 그 제조 방법 - Google Patents

비휘발성 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101202709B1
KR101202709B1 KR1020110025261A KR20110025261A KR101202709B1 KR 101202709 B1 KR101202709 B1 KR 101202709B1 KR 1020110025261 A KR1020110025261 A KR 1020110025261A KR 20110025261 A KR20110025261 A KR 20110025261A KR 101202709 B1 KR101202709 B1 KR 101202709B1
Authority
KR
South Korea
Prior art keywords
floating gate
sidewall
gate
active region
memory device
Prior art date
Application number
KR1020110025261A
Other languages
English (en)
Other versions
KR20120107639A (ko
Inventor
이남재
세이이치 아리토메
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110025261A priority Critical patent/KR101202709B1/ko
Priority to US13/402,989 priority patent/US8921912B2/en
Priority to CN201210077554.2A priority patent/CN102693986B/zh
Publication of KR20120107639A publication Critical patent/KR20120107639A/ko
Application granted granted Critical
Publication of KR101202709B1 publication Critical patent/KR101202709B1/ko
Priority to US14/572,464 priority patent/US9202740B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

비휘발성 메모리 장치 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 소자분리막에 의하여 정의되고 일 측벽이 상기 소자분리막보다 수직 상부로 돌출된 활성영역을 갖는 기판; 터널 절연막을 사이에 두고 상기 활성영역의 상기 일 측벽과 접하면서 상기 기판 상부로 돌출된 플로팅 게이트; 상기 플로팅 게이트 상에 배치되는 게이트간 절연막; 및 상기 게이트간 절연막 상에 배치되는 컨트롤 게이트를 포함한다.

Description

비휘발성 메모리 장치 및 그 제조 방법{NONVOLATILE MEMORY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다.
비휘발성 메모리 장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 장치이다. 현재 다양한 비휘발성 메모리 장치 예컨대, 플래쉬 메모리 등이 널리 이용되고 있다.
도 1은 종래의 비휘발성 메모리 장치를 나타내는 단면도이다.
도 1을 참조하면, 소자분리막(11)에 의하여 정의되는 활성영역(10A)을 갖는 기판(10)이 제공된다.
활성 영역(10A) 상부에는 터널 절연막(12) 및 플로팅 게이트(13)가 배치된다. 터널 절연막(12) 및 플로팅 게이트(13)의 적층 구조는 본 단면 방향에서 활성영역(10A) 별로 서로 분리되어 있다.
위와 같은 터널 절연막(12) 및 플로팅 게이트(13)가 형성된 결과물 상에는 게이트간 절연막(14)이 배치된다. 게이트간 절연막(14)은 하부의 프로파일을 따라 배치된다.
게이트간 절연막(14) 상에는 본 단면 방향으로 연장되는 컨트롤 게이트(15)가 배치된다.
위와 같은 구조의 비휘발성 메모리 장치에서는 컨트롤 게이트(15)에 인가되는 전압에 따라 플로팅 게이트(13)에 전하가 저장되는 프로그램 동작 또는 플로팅 게이트(13)에 저장된 전하가 제거되는 소거 동작 등이 수행된다.
그런데, 최근 반도체 장치가 고집적화되면서 반도체 장치에 포함되는 패턴이 미세화됨에 따라, 플로팅 게이트(13)의 폭이나 플로팅 게이트(13) 간 간격이 크게 감소하고 있다. 이러한 플로팅 게이트(13)의 폭 감소에 따라 메모리 셀의 채널 길이(도면부호 L 참조)가 감소하기 때문에, 누설 전류가 증가하고 프로그램 동작시 원하는 정도의 문턱 전압 확보가 어려운 등의 문제가 발생하고 있다. 또한, 플로팅 게이트(13) 간 간격이 감소함에 따라, 플로팅 게이트(13) 사이에 게이트간 절연막(14)이 형성되고 나면 컨트롤 게이트(15)가 형성될 공간(도면부호 A 참조)이 부족해지는 문제가 발생하고 있다.
본 발명이 해결하려는 과제는, 플로팅 게이트의 폭을 증가시키지 않고서도 메모리 셀의 채널 길이를 확보할 수 있고, 나아가 플로팅 게이트 사이의 공간을 확보할 수 있는 비휘발성 메모리 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 소자분리막에 의하여 정의되고 일 측벽이 상기 소자분리막보다 수직 상부로 돌출된 활성영역을 갖는 기판; 터널 절연막을 사이에 두고 상기 활성영역의 상기 일 측벽과 접하면서 상기 기판 상부로 돌출된 플로팅 게이트; 상기 플로팅 게이트 상에 배치되는 게이트간 절연막; 및 상기 게이트간 절연막 상에 배치되는 컨트롤 게이트를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조 방법은, 활성영역 및 소자분리영역이 정의된 기판을 제공하는 단계; 상기 소자분리영역에 소자분리막을 형성하되, 상기 활성영역의 일 측벽이 상기 소자분리막 상부로 돌출되도록 상기 소자분리막을 형성하는 단계; 터널 절연막을 사이에 두고 상기 활성영역의 상기 일 측벽과 접하면서 상기 기판 상부로 돌출된 플로팅 게이트를 형성하는 단계; 상기 플로팅 게이트 상에 게이트간 절연막을 형성하는 단계; 및 상기 게이트간 절연막 상에 컨트롤 게이트를 형성하는 단계를 포함한다.
본 발명의 비휘발성 메모리 장치 및 그 제조 방법에 의하면, 플로팅 게이트의 폭을 증가시키지 않고서도 메모리 셀의 채널 길이를 확보할 수 있고, 나아가 플로팅 게이트 사이의 공간을 확보할 수 있다.
도 1은 종래의 비휘발성 메모리 장치를 나타내는 단면도이다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도 및 평면도이고, 도 2c는 본 발명의 제1 실시예의 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도이고, 도 2d는 본 발명의 제1 실시예의 다른 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도이다.
도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 일실시예를 설명하기 위한 공정 단면도이다.
도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 다른 실시예를 설명하기 위한 공정 단면도이다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도 및 평면도이고, 도 5c는 본 발명의 제2 실시예의 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도이고, 도 5d는 본 발명의 제2 실시예의 다른 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도이다.
도 6a 내지 도 6h는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 일실시예를 설명하기 위한 공정 단면도이다.
도 7a 내지 도 7g는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 다른 실시예를 설명하기 위한 공정 단면도이다.
도 8a는 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이고, 도 8b는 본 발명의 제3 실시예의 변형예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다.
도 9는 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다.
도 10은 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다.
도 11은 본 발명의 제6 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2a 및 도 2b는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도 및 평면도이다. 특히, 도 2a는 도 2b의 A-A' 선에 따른 단면을 나타내고 있다.
도 2a 및 도 2b를 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치는, 소자분리막(110)에 의하여 정의된 활성영역(100A)을 갖는 기판(100), 터널 절연막(120)을 사이에 두고 활성영역(100A)의 일 측벽과 접하면서 기판(100) 상부로 돌출된 플로팅 게이트(130), 플로팅 게이트(130) 상에 배치되는 게이트간 절연막(140), 및 게이트간 절연막(140) 상에 배치되는 컨트롤 게이트(150)를 포함한다.
구체적으로, 기판(100)의 활성영역(100A)은 일 방향으로 연장되면서 복수개가 서로 평행하게 배열된다. 설명의 편의를 위하여 활성영역(100A)의 연장 방향을 이하, 제1 방향이라 한다. 이때, 활성영역(100A) 사이의 간격은 일정하지 않고, 좁은 간격과 넓은 간격이 번갈아 반복적으로 배치된다. 상기 좁은 간격을 사이에 두고 배치되는 두 개의 활성영역(100A)을 이하, 한 쌍의 활성영역(100A)이라 한다. 한 쌍의 활성영역(100A)과 다른 한 쌍의 활성영역(100A) 사이에 상기 넓은 간격이 배치된다.
이러한 활성영역(100A)은 적어도 플로팅 게이트(130)와 접하는 쪽의 측벽(이하, 활성영역(100A)의 일 측벽이라 함)이 소자분리막(110)에 비하여 수직 상부로 돌출되어 있다. 반면, 본 실시예에서 활성영역(100A)의 플로팅 게이트(130)와 접하지 않는 쪽의 측벽(이하, 활성영역(100A)의 타 측벽이라 함)은 소자분리막(110)에 비하여 돌출되어 있지 않다. 오히려 활성영역(100A)의 타 측벽과 접하는 소자분리막(110)은 활성영역(100A)에 비하여 수직 상부로 돌출되어 있으며, 후술하는 플로팅 게이트(130)를 지지하는 역할을 한다.
플로팅 게이트(130)는 섬 형상을 가지며, 복수의 플로팅 게이트(130)는 후술하는 컨트롤 게이트(150) 하부에 배치되면서 각 활성영역(100A)과 접하도록 매트릭스 형태로 배열된다. 본 실시예에서, 플로팅 게이트(130)는 소자분리막(110) 상에 배치되어 활성영역(100A)의 상기 일 측벽과 접하는 부분(이하, 제1 부분이라 함)과, 상기 제1 부분으로부터 연장되어 활성영역(100A) 상면을 향하여 굽어진 부분(이하, 제2 부분이라 함)과, 상기 제2 부분으로부터 연장되면서 활성영역(100A) 상에 배치되는 부분(이하, 제3 부분이라 함)을 포함할 수 있다. 본 실시예에서는, 상기 제3 부분이 활성영역(100A)의 상면 전부와 접하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 제3 부분은 활성영역(100A)의 상면 일부와 접할 수도 있다. 이하, 설명의 편의를 위하여 활성영역(100A)과 접하지 않는 쪽의 플로팅 게이트(130) 측벽을 일 측벽이라 하고, 활성영역(100A)과 접하는 쪽의 플로팅 게이트(130) 측벽을 타 측벽이라 한다.
활성영역(100A) 및 플로팅 게이트(130)가 위와 같은 배치 및 형상을 갖기 때문에, 기판(100) 상부로 돌출된 플로팅 게이트(130)의 일 측벽과 인접하는 플로팅 게이트(130)의 일 측벽 사이의 공간(S1 참조)은 상대적으로 넓은 폭을 갖고, 기판(100) 상부로 돌출된 플로팅 게이트(130)의 타 측벽과 인접하는 플로팅 게이트(130)의 타 측벽 사이의 공간(S2)은 상대적으로 좁은 폭을 갖는다. 따라서, 기판(100) 상부로 돌출된 플로팅 게이트(130)의 일 측벽과 일 측벽 사이의 공간(S1)에 후술하는 게이트간 절연막(140) 및 컨트롤 게이트(150)가 충분히 형성될 수 있다.
게이트간 절연막(140)은 플로팅 게이트(130)를 포함하는 하부 구조물의 프로파일을 따라 형성되고, 후술하는 컨트롤 게이트(150)와 동일한 평면 형상을 갖는다. 전술한 바와 같이 기판(100) 상부로 돌출된 플로팅 게이트(130)의 일 측벽과 일 측벽 사이의 공간(S1)이 넓기 때문에, 이 공간(S1)에 게이트간 절연막(140)이 충분히 형성될 수 있음은 물론, 게이트간 절연막(140)이 형성된 후에도 이 공간(S1)에 컨트롤 게이트(150)가 충분히 형성될 수 있다. 단, 기판(100) 상부로 돌출되지 않은 플로팅 게이트(130)의 일 측벽과 일 측벽 사이의 공간은 상기 공간(S1)에 비하여 좁기 때문에 도시된 바와 같이 게이트간 절연막(140)으로 매립될 수도 있다. 게이트간 절연막(140)은 예를 들어, ONO(Oxide-Nitride-Oxide)막일 수 있다.
컨트롤 게이트(150)는 게이트간 절연막(140) 상에 배치되고, 상기 제1 방향과 교차하는 제2 방향으로 연장되면서 복수개가 서로 평행하게 배열된다. 컨트롤 게이트(150)는 상기 공간(S1)을 매립하는 부분을 갖고, 그에 따라, 게이트간 절연막(140)을 사이에 두고 플로팅 게이트(130)의 일 측벽과 접하고 플로팅 게이트(130)의 타 측벽과는 접하지 않는다. 즉, 본 실시예에서는 의도적으로 상대적으로 넓은 공간(S1 참조)을 향하는 플로팅 게이트(130)의 일 측벽만을 컨트롤 게이트(150)에 의하여 제어되는 부분으로 이용한다.
이상으로 설명한 본 발명의 제1 실시예에 따른 장치에 의하면, 플로팅 게이트(130)가 활성영역(100A)의 측벽과 접하기 때문에, 플로팅 게이트(130)의 폭과 상관없이, 플로팅 게이트(130)와 접하는 활성영역(100A)의 측벽 높이를 증가시킴으로써 메모리 셀의 채널 길이를 충분히 확보할 수 있다. 나아가, 플로팅 게이트(130) 간 간격이 넓은 부분에서의 플로팅 게이트(130) 일 측벽만을 게이트간 절연막(140) 및 컨트롤 게이트(150)를 접하게 함으로써, 게이트간 절연막(140) 및 컨트롤 게이트(150)가 형성될 공간을 충분히 확보할 수 있다.
한편, 위와 같은 제1 실시예의 특징과 동일한 특징을 공유하면서 제1 실시예의 비휘발성 메모리 장치의 평면 형상은 아래의 도 2c 또는 도 2d와 같이 변형될 수도 있다.
도 2c는 본 발명의 제1 실시예의 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도로서, 전술한 도 2a는 도 2c의 B-B' 선에 따른 단면을 나타낸다. 도 2d는 본 발명의 제1 실시예의 다른 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도로서, 전술한 도 2a는 도 2d의 C-C' 선에 따른 단면을 나타낸다. 이하에서는 도 2b와의 차이점만을 설명하기로 한다.
전술한 도 2b에서 하나의 활성영역(100A)은 제1 방향으로 연장되는 직선 형상을 가지며, 그에 따라, 하나의 활성영역(100A)과 접하는 플로팅 게이트(130)들의 측벽은 제1 방향으로 연장되는 하나의 직선상에 위치한다.
반면, 도 2c를 참조하면, 하나의 활성영역(100A)과 접하는 플로팅 게이트(130)들의 측벽 중 예를 들어 홀수번째의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 측벽은 제1 방향으로 연장되는 하나의 직선상에 위치하고, 짝수번째의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 측벽은 제1 방향으로 연장되는 다른 하나의 직선상에 위치한다. 이를 위하여, 하나의 활성영역(100A)은 대체로 제1 방향으로 연장되되, 홀수번째의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 어느 하나의 측벽과 접하면서 짝수번째의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 반대쪽 측벽과 접하도록, 컨트롤 게이트(150) 단위로 굽어지는 형상을 갖는다. 이러한 경우, 제1 방향에서 플로팅 게이트(130) 간 커플링이 감소될 수 있다.
또한, 도 2d를 참조하면, 하나의 활성영역(100A)과 접하는 플로팅 게이트(130)들의 측벽 중 예를 들어 홀수번째의 한 쌍의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 측벽은 제1 방향으로 연장되는 하나의 직선상에 위치하고, 짝수번째의 한 쌍의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 측벽은 제1 방향으로 연장되는 다른 하나의 직선상에 위치한다. 이를 위하여, 하나의 활성영역(100A)은 대체로 제1 방향으로 연장되되, 홀수번째의 한 쌍의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 어느 하나의 측벽과 접하면서 짝수번째의 한 쌍의 컨트롤 게이트(150) 하부에 배치되는 플로팅 게이트(130)의 반대쪽 측벽과 접하도록, 한 쌍의 컨트롤 게이트(150) 단위로 굽어지는 형상을 갖는다. 이러한 경우, 제1 방향에서 플로팅 게이트(130) 간 커플링이 감소되면서 보다 용이하게 구현될 수 있다.
상기 도 2c 및 도 2d의 경우에도, 도 2b와 동일하게 활성영역(100A)의 플로팅 게이트(130)와 접하는 쪽의 측벽이 활성영역(100A)의 일 측벽이고, 활성영역(100A)의 플로팅 게이트(130)와 접하지 않는 쪽의 측벽이 활성영역(100A)의 타 측벽이고, 활성영역(100A)과 접하지 않는 쪽의 플로팅 게이트(130) 측벽이 플로팅 게이트(130)의 일 측벽이고, 활성영역(100A)과 접하는 쪽의 플로팅 게이트(130) 측벽이 플로팅 게이트(130)의 타 측벽이라 할 수 있고, 이러한 경우, 도 2a 및 도 2b의 설명이 그대로 적용될 수 있다.
도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 일실시예를 설명하기 위한 공정 단면도이다. 본 단면도들은 도 2b의 A-A' 선에 따른 단면을 나타내고 있다. 또한, 본 단면도들은 제1 실시예의 변형예 또는 제1 실시예의 다른 변형예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위하여도 이용될 수 있다.
도 3a를 참조하면, 기판(100) 상에 소자분리영역을 노출시키는 제1 터널 절연막(102A)과 제1 및 제2 하드마스크 패턴(102B, 102C)의 적층 구조물을 형성한 후, 이 적층 구조물을 식각 마스크로 기판(100)을 소정 깊이 식각함으로써 소자분리영역의 트렌치 및 이 트렌치에 의하여 정의되는 활성영역(100A)을 형성한다. 이때, 활성영역(100A) 사이에 좁은 간격과 넓은 간격이 번갈아 반복적으로 배치될 수 있다. 즉, 활성영역(100A) 사이에 좁은 폭의 소자분리영역과 넓은 폭의 소자분리영역이 번갈아 반복적으로 배치될 수 있다.
여기서, 제1 터널 절연막(102A)은 산화막을 포함할 수 있고, 제1 하드마스크 패턴(102B)은 질화막을 포함할 수 있고, 제2 하드마스크 패턴(102C)은 산화막을 포함할 수 있다.
도 3b를 참조하면, 도 3a의 공정 결과물 전체를 덮는 소자분리막(110)을 형성한다. 소자분리막(110)은 절연막으로서, 예컨대 산화막을 포함할 수 있다.
도 3c를 참조하면, 제1 하드마스크 패턴(102B)이 드러날 때까지 평탄화 공정을 수행한다. 평탄화 공정은 예컨대, CMP(Chemical Mechanical Polishing)에 의하여 수행될 수 있다.
이어서, 상기 평탄화 공정이 수행된 결과물 상에 마스크 패턴(115)을 형성한다. 구체적으로, 이 마스크 패턴(115)은 최소한 상기 좁은 폭의 소자분리영역을 덮으면서, 최대한 상기 좁은 폭의 소자분리영역 및 그 양측의 활성영역(100A)을 덮도록 형성된다. 즉, 마스크 패턴(115)의 제2 방향 폭(W1 참조)은, 상기 좁은 폭의 소자분리영역의 제2 방향 폭 이상의 값을 가지면서, 상기 좁은 폭의 소자분리영역 및 그 양측의 활성영역(100A)의 제2 방향 폭 이하의 값을 가질 수 있다.
도 3d를 참조하면, 마스크 패턴(115)을 식각 마스크로 마스크 패턴(115)에 의해 드러나는 영역을 소정 깊이 식각하되, 마스크 패턴(115)에 의하여 드러나는 소자분리막(110)의 상면 높이가 활성영역(100A)의 상면 높이보다 원하는 정도로 낮아지도록 식각을 수행한다.
본 공정 결과, 넓은 폭의 소자분리영역에 배치된 소자분리막(110)의 상면 높이가 활성영역(100A) 상면 높이보다 낮아져서, 활성영역(100A)의 일 측벽이 소자분리막(100)보다 수직 상부로 돌출되어 드러난다. 이와 같이 드러난 활성영역(100A)의 일 측벽은 후술하는 바와 같이 플로팅 게이트와 접하게 된다.
도 3e를 참조하면, 제1 하드마스크 패턴(102B)을 제거한다.
전술한 바와 같이, 제1 터널 절연막(102A) 및 소자분리막(110)이 산화막을 포함하고 제1 하드마스크 패턴(102B)이 질화막을 포함하는 경우, 제1 하드마스크 패턴(102B)은 예컨대, 인산 용액 등을 이용하는 질화막 스트립 공정을 이용하여 제거될 수 있다.
도 3f를 참조하면, 적어도 드러난 활성영역(100A)의 일 측벽에 제2 터널 절연막(112)을 형성한다. 본 도면에서는 제2 터널 절연막(112)이 제1 터널 절연막(102A) 측벽 및 소자분리막(110) 상부까지 연장되어 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 터널 절연막(112)은 활성영역(100A)의 드러나 있는 일 측벽 상에 배치되면 족하다. 위와 같은 제2 터널 절연막(112)의 형성은 증착 공정 또는 산화 공정을 이용하여 수행될 수 있다. 또한, 제2 터널 절연막(112)은 산화막을 포함할 수 있다.
본 공정 결과, 제2 터널 절연막(112) 및 제1 터널 절연막(102A)이 각각 활성영역(100A)의 일 측벽 및 상면 상에 배치되며, 이들은 도 2a에 도시된 터널 절연막(120)과 실질적으로 동일한 역할을 수행할 수 있다.
이어서, 제2 터널 절연막(112)이 형성된 후의 결과물 상에 하부 프로파일을 따라 플로팅 게이트용 도전막(132)을 형성한다. 플로팅 게이트용 도전막(132)은 예컨대, 폴리실리콘막을 포함할 수 있다.
도 3g를 참조하면, 플로팅 게이트용 도전막(132)에 대해 전면 식각을 수행함으로써, 제2 방향에서 활성영역(100A) 별로 플로팅 게이트용 도전막(132)을 분리시키며 이를 도면부호 134로 표기하였다.
분리된 플로팅 게이트용 도전막(134)은 제2 터널 절연막(112) 및 제1 터널 절연막(102A)을 사이에 두고 활성영역(100A)의 일 측벽 및 상면과 접하면서, 기판(100) 상부로 돌출된다. 분리된 플로팅 게이트용 도전막(134) 중 기판(100) 상부로 돌출된 부분은 좁은 폭의 소자분리영역에 배치된 소자분리막(110)에 의하여 지지된다.
도 3h를 참조하면, 플로팅 게이트용 도전막(134)을 포함하는 하부 구조물의 프로파일을 따라 게이트간 절연막(140)을 형성한다. 기판(100) 상부로 돌출되지 않은 플로팅 게이트용 도전막(134)의 일 측벽과 일 측벽 사이의 공간은 상대적으로 좁기 때문에 도시된 바와 같이 게이트간 절연막(140)에 의하여 매립되는 반면, 기판(100) 상부로 돌출된 플로팅 게이트용 도전막(134)의 일 측벽과 일 측벽 사이의 공간은 상대적으로 넓기 때문에 게이트간 절연막(140)이 완전히 매립되지 않는다. 이러한 게이트간 절연막(140)은, 산화막-질화막-산화막을 순차적으로 증착함으로써 형성될 수 있다.
이어서, 게이트간 절연막(140) 상에 컨트롤 게이트용 도전막을 증착하고, 컨트롤 게이트용 도전막, 게이트간 절연막(140) 및 플로팅 게이트용 도전막(134)을 패터닝함으로써, 제2 방향으로 연장되는 컨트롤 게이트(150)와, 컨트롤 게이트(150) 하부에 배치되어 제2 방향으로 연장되는 게이트간 절연막(140)과, 컨트롤 게이트(150) 하부에 배치되면서 제2 방향에서 활성영역(100A) 별로 분리된 섬 형의 플로팅 게이트(130)를 형성한다. 전술한 바와 같이, 기판(100) 상부로 돌출된 플로팅 게이트용 도전막(134)의 일 측벽과 일 측벽 사이의 공간이 넓어서 게이트간 절연막(140)이 완전히 매립되지 않기 때문에, 이 공간에 컨트롤 게이트용 도전막이 용이하게 매립될 수 있다.
도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 다른 실시예를 설명하기 위한 공정 단면도이다. 본 단면도들은 도 2b의 A-A' 선에 따른 단면을 나타내고 있다. 또한 본 단면도들은 제1 실시예의 변형예 또는 제1 실시예의 다른 변형예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위하여도 이용될 수 있다. 이하에서는, 도 3a 내지 도 3h에서 설명된 공정과의 차이점을 중점적으로 설명하기로 한다.
도 4a를 참조하면, 기판(100) 상에 소자분리영역 중 좁은 폭의 소자분리영역을 노출시키는 제1 터널 절연막(102A)과 제1 내지 제3 하드마스크 패턴(102B, 102C, 102D)의 적층 구조물을 형성한 후, 이 적층 구조물을 식각 마스크로 기판(100)을 소정 깊이 식각함으로써 좁은 간격의 소자분리영역에 트렌치를 형성한다.
여기서, 제1 터절 절연막(102A)은 산화막을 포함할 수 있고, 제1 하드마스크 패턴(102B)은 질화막을 포함할 수 있고, 제2 하드마스크 패턴(102C)은 산화막을 포함할 수 있음은 전술한 바와 같고, 나아가, 제3 하드마스크 패턴(102D)은 질화막을 포함할 수 있다.
이어서, 상기 트렌치를 포함하는 공정 결과물 전체를 덮는 절연막 예컨대, 산화막을 형성하고 제3 하드마스크 패턴(102D)이 드러나도록 평탄화 공정 예컨대, CMP를 수행하여, 좁은 폭의 소자분리영역에 배치되는 제1 소자분리막(110A)을 형성한다.
도 4b를 참조하면, 제3 하드마스크 패턴(102D)을 제거한 후, 결과물의 전면상에 절연막 예컨대, 질화막을 증착하고 전면 식각을 수행함으로써, 제2 하드마스크 패턴(102C) 상부로 돌출된 제1 소자분리막(110A)의 양 측벽에 스페이서(104)를 형성한다.
도 4c를 참조하면, 스페이서(104) 및 제1 소자분리막(110A)을 식각 마스크로 제1 터널 절연막(102A), 제1 하드마스크 패턴(102B) 및 제2 하드마스크 패턴(102C)의 적층 구조물과 그 하부의 기판(100)을 식각함으로써, 소자분리영역 중 넓은 폭의 소자분리영역을 정의하는 트렌치를 형성한다.
본 공정 결과, 좁은 폭의 소자분리영역 및 넓은 폭의 소자분리영역에 의하여 정의되는 활성영역(100A)이 형성된다.
이어서, 스페이서(104)를 제거한다.
도 4d를 참조하면, 도 4c의 공정 결과물을 덮는 절연막 예컨대, 산화막을 형성한 후, 넓은 폭의 소자분리영역의 절연막 상면 높이가 활성영역(100A) 상면 높이보다 원하는 정도로 낮아지도록 절연막에 대해 CMP 등의 연마 공정 또는 에치백 공정을 수행한다. 이때, 좁은 폭의 소자분리영역에 배치된 제1 소자분리막(110A)의 표면 높이는 연마 또는 에치백에도 불구하고 크게 제거되지 않고 잔류하며, 이는 좁은 공간에서의 연마 또는 식각 속도가 넓은 공간에서의 연마 또는 식각 속도보다 작기 때문이다.
본 공정 결과, 넓은 폭의 소자분리영역에 배치되면서 상면 높이가 활성영역(100A)의 상면 높이보다 낮은 제2 소자분리막(110B)이 형성된다. 이와 같은 제2 소자분리막(110B) 형성에 의하여, 활성영역(100A) 일 측벽은 제2 소자분리막(110B)보다 수직 상부로 돌출되어 드러난다.
도 4e를 참조하면, 제1 하드마스크 패턴(102B)을 제거한다.
도 4f를 참조하면, 적어도 드러난 활성영역(100A)의 일 측벽에 제2 터널 절연막(114)을 형성한다. 본 도면에서는 제2 터널 절연막(114)이 제1 터널 절연막(102A) 측벽과 상면, 및 제1 소자분리막(110A) 측벽까지 연장되어 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 터널 절연막(114)은 활성영역(100A)의 드러나 있는 일 측벽 상에 배치되면 족하다. 위와 같은 제2 터널 절연막(114)의 형성은 결과물의 전면에 제2 터널 절연막(114) 형성을 위한 절연막을 증착한 후, 이 절연막에 대한 전면 식각을 수행하는 방식으로 이루어질 수 있다. 제2 터널 절연막(114) 및 제1 터널 절연막(102A)은 도 2a에 도시된 터널 절연막(120)과 실질적으로 동일한 역할을 수행할 수 있다.
이어서, 제2 터널 절연막(114)이 형성된 후의 결과물 상에 하부 프로파일을 따라 플로팅 게이트용 도전막(132)을 형성한다.
이후의 도 4g 및 도 4h의 공정은 상기 도 3g 및 3h의 공정과 실질적으로 동일하다.
즉, 도 4g를 참조하면, 플로팅 게이트용 도전막(132)에 대해 전면 식각을 수행함으로써, 제2 방향에서 활성영역(100A) 별로 분리된 플로팅 게이트용 도전막(134)을 형성한다.
도 4h를 참조하면, 분리된 플로팅 게이트용 도전막(134)을 포함하는 하부 구조물의 프로파일을 따라 게이트간 절연막(140)을 형성하고, 게이트간 절연막(140) 상에 컨트롤 게이트용 도전막을 형성한 후, 컨트롤 게이트용 도전막, 게이트간 절연막(140) 및 플로팅 게이트용 도전막(134)을 패터닝함으로써, 제2 방향으로 연장되는 컨트롤 게이트(150)와, 컨트롤 게이트(150) 하부에 배치되어 제2 방향으로 연장되는 게이트간 절연막(140)과, 컨트롤 게이트(150) 하부에 배치되면서 제2 방향에서 활성영역(100A) 별로 분리된 섬 형의 플로팅 게이트(130)를 형성한다.
도 5a 및 도 5b는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도 및 평면도이다. 특히, 도 5a는 도 5b의 A-A' 선에 따른 단면을 나타내고 있다. 본 실시예의 비휘발성 메모리 장치는 제1 실시예와 비교할 때 플로팅 게이트 형상이 상이하고 그에 따라 컨트롤 게이트와 접하는 플로팅 게이트 측벽이 상이하다는 점을 제외하고는, 제1 실시예와 유사하다. 이하의 설명에서는 제1 실시예와의 차이점을 중심으로 설명하기로 한다.
도 5a 및 도 5b를 참조하면, 소자분리막(210)에 의하여 정의된 활성영역(200A)은 도 2b에서 설명한 것과 실질적으로 동일한 평면 형상을 갖는다. 이 활성영역(200A)은 적어도 플로팅 게이트(230)와 접하는 쪽의 일 측벽이 소자분리막(210)에 비하여 수직 상부로 돌출되어 있다. 반면, 본 실시예에서 활성영역(200A)의 플로팅 게이트(230)와 접하지 않는 쪽의 타 측벽은 소자분리막(210)에 비하여 돌출되어 있지 않다.
플로팅 게이트(230)는 터널 절연막(220)을 사이에 두고 활성영역(200A)의 일 측벽과 접하면서 기판(200) 상부로 돌출된다. 여기서, 플로팅 게이트(230)의 단면은 실질적으로 직사각형 형상을 갖는다는 점에서, 활성영역(100A)의 상면을 향하여 굽은 형상을 갖는 제1 실시예의 플로팅 게이트(130)와 상이하다. 즉, 플로팅 게이트(230)는 터널 절연막(220)을 사이에 두고 활성영역(200A)의 측벽과만 접하고 활성영역(200A)의 상면과는 접하지 않는다.
전술한 바와 같이 활성영역(200A)과 접하지 않는 쪽의 플로팅 게이트(230) 측벽을 일 측벽이라 하고, 활성영역(200A)과 접하는 쪽의 플로팅 게이트(230) 측벽을 타 측벽이라 할 때, 제1 실시예와는 달리, 플로팅 게이트(230)의 일 측벽과 인접하는 플로팅 게이트(230)의 일 측벽 사이의 공간(S3 참조)은 상대적으로 좁은 폭을 갖고, 플로팅 게이트(230)의 타 측벽과 인접하는 플로팅 게이트(230)의 타 측벽 사이의 공간(S4 참조)은 상대적으로 넓은 폭을 갖는다. 따라서, 플로팅 게이트(230)의 타 측벽과 타 측벽 사이의 공간(S4)에 후술하는 게이트간 절연막(240) 및/또는 컨트롤 게이트(250)가 충분히 형성될 수 있다.
게이트간 절연막(240)은 플로팅 게이트(230)를 포함하는 하부 구조물의 프로파일을 따라 형성된다. 플로팅 게이트(230)의 타 측벽과 타 측벽 사이의 공간(S4)이 넓기 때문에, 이 공간(S4)에 게이트간 절연막(240)이 충분히 형성될 수 있음은 물론, 게이트간 절연막(240)이 형성된 후에도 이 공간(S4)에 컨트롤 게이트(250)가 충분히 형성될 수 있다. 반면, 플로팅 게이트(230)의 일 측벽과 일 측벽 사이의 공간(S3)은 상대적으로 좁고 그에 따라 도시된 바와 같이 게이트간 절연막(240)으로 매립될 수도 있다.
컨트롤 게이트(250)는 게이트간 절연막(240) 상에 배치되고, 상기 제1 방향과 교차하는 제2 방향으로 연장되면서 복수개가 서로 평행하게 배열된다. 컨트롤 게이트(250)는 상기 공간(S4)을 매립하는 부분을 갖고, 그에 따라, 게이트간 절연막(240)을 사이에 두고 플로팅 게이트(230)의 타 측벽과 접하고 플로팅 게이트(230)의 일 측벽과는 접하지 않는다. 즉, 본 실시예에서는 플로팅 게이트(230)의 타 측벽만을 컨트롤 게이트(250)에 의하여 제어되는 부분으로 이용한다.
설명되지 않은 도면부호 260은 절연막 예컨대, 산화막을 나타내며, 후술하는 바와 같이 본 장치의 제조 과정에서 잔류할 수 있다.
한편, 위와 같은 제2 실시예의 특징과 동일한 특징을 공유하면서 제2 실시예의 비휘발성 메모리 장치의 평면 형상은 도 5c 또는 도 5d와 같이 변형될 수도 있다.
도 5c는 본 발명의 제2 실시예의 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도로서, 전술한 도 5a는 도 5c의 B-B' 선에 따른 단면을 나타낸다. 도 5d는 본 발명의 제2 실시예의 다른 변형예에 따른 비휘발성 메모리 장치를 나타내는 평면도로서, 전술한 도 5a는 도 5d의 C-C' 선에 따른 단면을 나타낸다. 이에 대한 상세한 설명은 도 2c 및 도 2d에서 설명한 것과 실질적으로 동일하므로, 생략하기로 한다.
도 6a 내지 도 6h는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 일실시예를 설명하기 위한 공정 단면도이다. 본 단면도들은 도 5b의 A-A' 선에 따른 단면을 나타내고 있다. 또한, 본 단면도들은 제2 실시예의 변형예 또는 제2 실시예의 다른 변형예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위하여도 이용될 수 있다.
도 6a를 참조하면, 기판(200) 상에 소자분리영역 중 좁은 폭의 소자분리영역을 노출시키는 제1 터널 절연막(202A)과 제1 및 제2 하드마스크 패턴(202B, 202C)의 적층 구조물을 형성한 후, 이 적층 구조물을 식각 마스크로 기판(200)을 소정 깊이 식각함으로써 좁은 폭의 소자분리영역에 트렌치를 형성한다.
여기서, 제1 터널 절연막(202A)은 산화막을 포함할 수 있고, 제1 하드마스크 패턴(202B)은 산화막을 포함할 수 있고, 제2 하드마스크 패턴(202C)은 질화막을 포함할 수 있다.
이어서, 상기 트렌치를 포함하는 공정 결과물 전체를 덮는 절연막 예컨대, 산화막을 형성하고 제2 하드마스크 패턴(202C)이 드러나도록 평탄화 공정 예컨대, CMP를 수행하여, 좁은 폭의 소자분리영역에 배치되는 제1 소자분리막(210A)을 형성한다.
도 6b를 참조하면, 제2 하드마스크 패턴(202C)을 제거한 후, 결과물의 전면상에 절연막 예컨대, 질화막을 증착하고 전면 식각을 수행함으로써, 제1 하드마스크 패턴(202B) 상부로 돌출된 제1 소자분리막(210A)의 양 측벽에 스페이서(204)를 형성한다.
도 6c를 참조하면, 스페이서(204) 및 제1 소자분리막(210A)을 식각 마스크로 제1 하드마스크 패턴(202B), 제1 터널 절연막(202A) 및 기판(200)을 식각함으로써, 소자분리영역 중 넓은 폭의 소자분리영역을 정의하는 트렌치를 형성한다.
본 공정 결과, 좁은 폭의 소자분리영역 및 넓은 폭의 소자분리영역에 의하여 정의되는 활성영역(200A)이 형성된다.
도 6d를 참조하면, 도 6c의 공정 결과물을 덮는 절연막 예컨대, 산화막을 형성한 후, 넓은 폭의 소자분리영역의 절연막 상면 높이가 활성영역(200A) 상면 높이보다 원하는 정도로 낮아지도록 절연막에 대해 CMP 등의 연마 공정 또는 에치백 공정을 수행한다. 이때, 좁은 폭의 소자분리영역에 배치된 제1 소자분리막(210A)은 연마 또는 에치백에도 불구하고 크게 제거되지 않고 잔류하며, 이는 좁은 공간에서의 연마 또는 식각 속도가 넓은 공간에서의 연마 또는 식각 속도보다 작기 때문이다.
본 공정 결과, 넓은 폭의 소자분리영역에 배치되면서 상면 높이가 활성영역(200A)의 상면 높이보다 낮은 제2 소자분리막(210B)이 형성된다. 이와 같은 제2 소자분리막(210B) 형성에 의하여, 활성영역(200A) 일 측벽은 제2 소자분리막(210B)보다 수직 상부로 돌출되어 드러난다.
도 6e를 참조하면, 결과물의 전면 상에 제2 터널 절연막(212) 및 플로팅 게이트용 도전막(232)을 형성한다. 그에 따라 제2 터널 절연막(212)은 적어도 드러난 활성영역(200A)의 일 측벽 상에 배치된다.
도 6f를 참조하면, 플로팅 게이트용 도전막(232) 및 제2 터널 절연막(212)에 대해 전면 식각을 수행함으로써, 제2 방향에서 활성영역(200A) 별로 분리된 플로팅 게이트용 도전막(234)과, 플로팅 게이트용 도전막(234) 하부에 개재되는 식각된 제2 터널 절연막(214)을 형성한다.
본 공정 결과, 플로팅 게이트용 도전막(234)은 제2 터널 절연막(214)을 사이에 두고 제2 소자분리막(210B) 상에 배치되면서 활성영역(200A)의 일 측벽, 제1 터널 절연막(202A) 및 제1 하드마스크 패턴(202B)의 측벽과 접한다.
이어서, 스페이서(204)를 제거한다.
도 6g를 참조하면, 도 6f의 공정 결과물을 덮는 절연막 예컨대, 산화막을 형성한 후, 플로팅 게이트용 도전막(234)이 소정 높이로 돌출되도록 이 절연막에 대해 연마 또는 에치백 공정을 수행한다. 연마 또는 에치백된 절연막은 도면부호 222로 표기하였다. 이때, 제1 소자분리막(210A), 제1 하드마스크 패턴(202B) 등은 산화막을 포함할 수 있기 때문에, 본 공정에서 함께 연마 또는 식각된다. 따라서, 본 공정 결과, 플로팅 게이트용 도전막(234)을 제외하고는, 표면이 평탄하게 된다. 도면부호 222 및 202B는 전술한 도 5a의 도면부호 260과 대응할 수 있다.
도 6h를 참조하면, 플로팅 게이트용 도전막(234)을 포함하는 하부 구조물의 프로파일을 따라 게이트간 절연막(240)을 형성하고, 게이트간 절연막(240) 상에 컨트롤 게이트용 도전막을 형성한 후, 컨트롤 게이트용 도전막, 게이트간 절연막(240) 및 플로팅 게이트용 도전막(234)을 패터닝함으로써, 제2 방향으로 연장되는 컨트롤 게이트(250)와, 컨트롤 게이트(250) 하부에 배치되어 제2 방향으로 연장되는 게이트간 절연막(240)과, 컨트롤 게이트(250) 하부에 배치되면서 제2 방향에서 활성영역(200A) 별로 분리된 섬 형의 플로팅 게이트(230)를 형성한다.
도 7a 내지 도 7g는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조 방법의 다른 실시예를 설명하기 위한 공정 단면도이다. 본 단면도들은 도 5b의 A-A' 선에 따른 단면을 나타내고 있다. 또한 본 단면도들은 제2 실시예의 변형예 또는 제2 실시예의 다른 변형예에 따른 비휘발성 메모리 장치의 제조 방법을 설명하기 위하여도 이용될 수 있다.
도 7a를 참조하면, 기판(200) 상에 제1 터널 절연막(206A) 및 제1 하드마스크 패턴(206B)의 적층 구조물을 형성한 후, 이 적층 구조물을 식각 마스크로 기판(200)을 소정 깊이 식각하되 얕은 깊이로 식각한다. 상기 적층 구조물은 좁은 폭의 소자분리영역과 그 양측의 일부를 덮도록 형성되되, 넓은 폭의 소자분리영역 및 그 양측의 일부는 덮지 않도록 형성된다.
여기서, 제1 터널 절연막(206A)은 산화막을 포함할 수 있고, 제1 하드마스크 패턴(206B)은 산화막을 포함할 수 있다.
도 7b를 참조하면, 도 7a의 공정 결과물의 전면 상에 하부 프로파일을 따라 제2 터널 절연막(216)을 형성한다. 제2 터널 절연막(216)의 형성은 증착 또는 산화 공정에 의하여 수행될 수 있다.
이어서, 제2 터널 절연막(216) 상에 플로팅 게이트용 도전막(236)을 형성한다. 이때, 플로팅 게이트용 도전막(236)은 제1 하드마스크 패턴(206B) 보다 낮은 표면 높이를 갖도록 형성된다. 이러한 플로팅 게이트용 도전막(236)은, 제2 터널 절연막(216)이 형성된 결과물 상에 도전막을 증착한 후, 이 도전막의 표면 높이가 제1 하드마스크 패턴(206B)보다 낮아지도록 도전막에 대해 에치백을 수행함으로써 형성될 수 있다.
도 7c를 참조하면, 플로팅 게이트용 도전막(236) 상부로 돌출된 제2 터널 절연막(216)을 제거하고 그에 따라 드러나는 제1 하드마스크 패턴(206B)의 일부를 제거함으로써, 제1 하드마스크 패턴(206B)의 제2 방향 폭을 감소시킨다. 본 공정은 예컨대, 산화막에 대한 습식 식각 공정에 의하여 수행될 수 있다.
도 7d를 참조하면, 도 7c의 공정 결과물 전면상에 절연막 예컨대, 질화막을 증착하고 전면 식각을 수행함으로써, 플로팅 게이트용 도전막(236) 상부로 돌출된 제1 하드마스크 패턴(206B)의 양 측벽에 스페이서(208)를 형성한다. 이하, 하나의 제1 하드마스크 패턴(206B) 양측벽에 배치된 스페이서(208)를 한 쌍의 스페이서(208)라 한다.
도 7e를 참조하면, 스페이서(208)를 식각 마스크로 스페이서(208)에 의해 노출된 영역을 식각한다. 구체적으로, 한 쌍의 스페이서(208) 양측의 플로팅 게이트용 도전막(236), 제2 터널 절연막(216) 및 기판(200)을 소정 깊이 식각함으로써 넓은 폭의 소자분리영역에 트렌치를 형성하고, 한 쌍의 스페이서(208)에서 각 스페이서(208) 사이의 제1 하드마스크 패턴(206B), 제2 터널 절연막(216) 및 기판(200)을 소정 깊이 식각함으로써 좁은 폭의 소자분리영역에 트렌치를 형성한다.
본 공정 결과, 좁은 폭의 소자분리영역 및 넓은 폭의 소자분리영역의 트렌치에 의하여 정의되는 활성영역(200A)과, 제2 방향에서 활성영역(200A) 별로 분리된 플로팅 게이트용 도전막(238)이 형성된다.
이어서, 도시되지는 않았으나, 스페이서(208)를 제거한다.
도 7f를 참조하면, 도 7e의 공정 결과물을 덮는 절연막 예컨대, 산화막을 형성한 후, 플로팅 게이트용 도전막(238)이 수직 방향에서 소정 정도 돌출되도록 이 절연막에 대해 연마 또는 에치백 공정을 수행한다. 연마 또는 에치백된 절연막은 상기 좁은 폭의 소자분리영역 및 넓은 폭의 소자분리영역에 각각 형성된 트렌치 내에 매립되어 소자분리막(210)을 이룬다.
본 소자분리막(210) 형성 공정에서, 제1 하드마스크 패턴(206B) 및 제2 터널 절연막(216) 등은 산화막을 포함할 수 있기 때문에, 본 공정에서 함께 연마 또는 식각된다. 따라서, 본 공정 결과, 플로팅 게이트용 도전막(238)을 제외하고는, 표면이 평탄하게 된다.
도 7g를 참조하면, 플로팅 게이트용 도전막(238)을 포함하는 하부 구조물의 프로파일을 따라 게이트간 절연막(240)을 형성하고, 게이트간 절연막(240) 상에 컨트롤 게이트용 도전막을 형성한 후, 컨트롤 게이트용 도전막, 게이트간 절연막(240) 및 플로팅 게이트용 도전막(234)을 패터닝함으로써, 제2 방향으로 연장되는 컨트롤 게이트(250)와, 컨트롤 게이트(250) 하부에 배치되어 제2 방향으로 연장되는 게이트간 절연막(240)과, 컨트롤 게이트(250) 하부에 배치되면서 제2 방향에서 활성영역(200A) 별로 분리된 섬 형의 플로팅 게이트(230)를 형성한다.
도 8a는 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이고, 도 8b는 본 발명의 제3 실시예의 변형예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다. 본 실시예의 비휘발성 메모리 장치는 제2 실시예와 비교할 때, 플로팅 게이트 간 간격이 상이하고 그에 따라 컨트롤 게이트와 접하는 플로팅 게이트 측벽이 상이하다는 점을 제외하고는, 제2 실시예와 유사하다. 이하의 설명에서는 제2 실시예와의 차이점을 중심으로 설명하기로 한다.
도 8a를 참조하면, 전술한 바와 같이 활성영역(300A)과 접하지 않는 쪽의 플로팅 게이트(330) 측벽을 일 측벽이라 하고, 활성영역(300A)과 접하는 쪽의 플로팅 게이트(330) 측벽을 타 측벽이라 할 때, 제2 실시예와는 달리, 플로팅 게이트(330)의 일 측벽과 인접하는 플로팅 게이트(330)의 일 측벽 사이의 공간(S5 참조)은 상대적으로 넓은 폭을 갖고, 플로팅 게이트(330)의 타 측벽과 인접하는 플로팅 게이트(330)의 타 측벽 사이의 공간(S6 참조)은 상대적으로 좁은 폭을 갖는다. 따라서, 플로팅 게이트(330)의 일 측벽과 일 측벽 사이의 공간(S5)에 게이트간 절연막(340) 및 컨트롤 게이트(350)가 형성된다. 반면, 플로팅 게이트(330)의 타 측벽과 타 측벽 사이의 공간(S6)은 상대적으로 좁아서 게이트간 절연막(340)으로 매립될 수 있다. 기타, 설명되지 않은 도면부호 360은 절연막 예컨대, 산화막을 나타낸다.
도 8b를 참조하면, 도 8a의 구조와 실질적으로 동일하되, 플로팅 게이트(330)의 타 측벽과 타 측벽 사이의 공간(S6)에 소정 절연막(370) 예컨대, 산화막이 매립되어 게이트간 절연막(340)이 활성영역(300A)과 근접하지 않는다는 점에서 도 8a의 구조와 차이가 있다. 게이트간 절연막(340)이 활성영역(300A)과 근접하지 않는 경우, 컨트롤 게이트(350)와 활성영역(300A) 간의 누설 전류가 방지될 수 있다.
도 9는 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다. 본 실시예의 비휘발성 메모리 장치는 제2 실시예 또는 제3 실시예와 비교할 때, 플로팅 게이트간 간격이 상대적으로 넓고 그에 따라 플로팅 게이트 양측벽이 컨트롤 게이트와 접한다는 점을 제외하고는, 제2 실시예 또는 제3 실시예와 유사하다. 이하의 설명에서는 제2 실시예 또는 제3 실시예와의 차이점을 중심으로 설명하기로 한다.
도 9를 참조하면, 전술한 바와 같이 활성영역(400A)과 접하지 않는 쪽의 플로팅 게이트(430) 측벽을 일 측벽이라 하고, 활성영역(400A)과 접하는 쪽의 플로팅 게이트(430) 측벽을 타 측벽이라 할 때, 제2 실시예 또는 제3 실시예와는 달리, 플로팅 게이트(430)의 일 측벽과 인접하는 플로팅 게이트(430)의 일 측벽 사이의 공간과, 플로팅 게이트(430)의 타 측벽과 인접하는 플로팅 게이트(430)의 타 측벽 사이의 공간 모두 상대적으로 넓은 폭을 갖는다. 따라서, 플로팅 게이트(430)의 일 측벽과 일 측벽 사이의 공간 및 플로팅 게이트(430)의 타 측벽과 타 측벽 사이의 공간은 모두 게이트간 절연막(440) 및 컨트롤 게이트(450)로 매립될 수 있다. 기타, 설명되지 않은 도면부호 460은 절연막 예컨대, 산화막을 나타낸다.
도 10은 본 발명의 제5 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다. 본 실시예의 비휘발성 메모리 장치는 제2 실시예 내지 제4 실시예 중 어느 하나와 비교할 때, 활성영역 간 간격이 일정하고 그에 따라 플로팅 게이트 간 간격이 일정하다는 점 등에서 차이가 있다. 이하, 도 10을 참조하여 제2 내지 제4 실시예 중 어느 하나와의 차이점을 구체적으로 설명하기로 한다.
도 10을 참조하면, 소자분리막(510)에 의하여 정의된 활성영역(500A) 간의 간격 즉, 소자분리영역의 폭은 일정하다. 활성영역(500A)의 적어도 플로팅 게이트(530)와 접하는 쪽의 일 측벽이 소자분리막(510)에 비하여 수직 상부로 돌출되어 있음은 전술한 바와 같다.
플로팅 게이트(530)는 터널 절연막(520)을 사이에 두고 활성영역(500A)의 일 측벽과 접하면서 기판(500) 상부로 돌출된다. 여기서, 전술한 바와 같이 활성영역(500A)과 접하지 않는 쪽의 플로팅 게이트(530) 측벽을 일 측벽이라 하고, 활성영역(500A)과 접하는 쪽의 플로팅 게이트(530) 측벽을 타 측벽이라 할 때, 플로팅 게이트(530)의 일 측벽은 서로 마주보지 않도록 일 방향을 향하여 정렬되고, 플로팅 게이트(530)의 타 측벽 또한 서로 마주보지 않도록 다른 일 방향을 향하여 정렬된다. 전술한 제2 내지 제4 실시예 중 어느 하나에서는 플로팅 게이트의 일측벽과 일측벽이 서로 마주보고 타측벽과 타측벽이 서로 마주보도록 배치된다는 점에서, 본 실시예와 차이가 있다.
위와 같은 활성영역(500A) 및 플로팅 게이트(530)의 배치 및 형상에 따라 플로팅 게이트(530) 간의 간격은 일정하다.
게이트간 절연막(540) 및 컨트롤 게이트(550)는 플로팅 게이트(530) 상에 순차적으로 형성되되 플로팅 게이트(530)의 일 측벽과 타 측벽 사이의 공간을 매립하도록 형성된다.
설명되지 않은 도면부호 560은 절연막, 예컨대 산화막을 나타낸다.
도 11은 본 발명의 제6 실시예에 따른 비휘발성 메모리 장치를 나타내는 단면도이다. 본 실시예의 비휘발성 메모리 장치는 제1 실시예와 비교할 때, 활성영역 간 간격이 일정하고 그에 따라 플로팅 게이트 간 간격이 일정하다는 점 등에서 차이가 있다. 이하, 도 11을 참조하여 제1 실시예와의 차이점을 구체적으로 설명하기로 한다.
도 11을 참조하면, 소자분리막(610)에 의하여 정의된 활성영역(600A) 간의 간격 즉, 소자분리영역의 폭은 일정하다. 활성영역(600A)의 적어도 플로팅 게이트(630)와 접하는 쪽의 일 측벽이 소자분리막(610)에 비하여 수직 상부로 돌출되어 있음은 전술한 바와 같다.
플로팅 게이트(630)는 터널 절연막(620)을 사이에 두고 활성영역(600A)의 일 측벽 및 상면과 접하면서 기판(600) 상부로 돌출된다. 여기서, 전술한 바와 같이 활성영역(600A)과 접하지 않는 쪽의 플로팅 게이트(630) 측벽을 일 측벽이라 하고, 활성영역(600A)과 접하는 쪽의 플로팅 게이트(630) 측벽을 타 측벽이라 할 때, 플로팅 게이트(630)의 일 측벽은 서로 마주보지 않도록 일 방향을 향하여 정렬되고, 플로팅 게이트(630)의 타 측벽 또한 서로 마주보지 않도록 다른 일 방향을 향하여 정렬된다. 전술한 제1 실시예에서는 플로팅 게이트의 일측벽과 일측벽이 서로 마주보고 타측벽과 타측벽이 서로 마주보도록 배치된다는 점에서, 본 실시예와 차이가 있다.
위와 같은 활성영역(600A) 및 플로팅 게이트(630)의 배치 및 형상에 따라 플로팅 게이트(630) 간의 간격은 일정하다.
게이트간 절연막(640) 및 컨트롤 게이트(650)는 플로팅 게이트(630) 상에 순차적으로 형성되되 플로팅 게이트(630)의 일 측벽과 타 측벽 사이의 공간을 매립하도록 형성된다.
설명되지 않은 도면부호 660은 절연막, 예컨대 산화막을 나타낸다.
이상으로 다양한 실시예들을 설명하였으나, 본 발명의 실시예들은 공통적으로 플로팅 게이트를 활성영역의 측벽과 접하게 함으로써 메모리 셀의 채널 길이를 확보할 수 있다.
나아가, 본 발명의 실시예들 중 적어도 일부는 플로팅 게이트의 일 측벽만을 컨트롤 게이트와 접하게 할 수 있고 그에 따라 플로팅 게이트 사이의 컨트롤 게이트 형성 공간을 충분히 확보할 수 있다. 그러나, 본 발명이 이에 한정되지는 않는다. 본 발명의 실시예들에서 플로팅 게이트의 선폭이 작은 등의 이유로 플로팅 게이트 사이의 컨트롤 게이트 형성 공간이 충분히 확보된다면 굳이 플로팅 게이트의 일 측벽만을 컨트롤 게이트와 접하게 할 필요는 없고, 이러한 경우 플로팅 게이트의 양 측벽 모두를 컨트롤 게이트와 접하게 할 수도 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100: 기판 100A: 활성영역
110: 소자분리막 120: 터널 절연막
130: 플로팅 게이트 140: 게이트간 절연막
150: 컨트롤 게이트

Claims (18)

  1. 소자분리막에 의하여 정의되고 일 측벽이 상기 소자분리막보다 수직 상부로 돌출된 활성영역을 갖는 기판;
    상기 활성영역의 상기 일 측벽과 마주보면서 상기 기판 상부로 돌출된 플로팅 게이트;
    상기 플로팅 게이트와 상기 활성영역 사이에 개재된 터널 절연막;
    상기 플로팅 게이트 상에 배치되는 게이트간 절연막; 및
    상기 게이트간 절연막 상에 배치되는 컨트롤 게이트를 포함하는
    비휘발성 메모리 장치.
  2. 제1 항에 있어서,
    상기 컨트롤 게이트는,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분의 양 측벽 중 일 측벽과만 마주보고,
    상기 게이트간 절연막은,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분의 양 측벽 중 일 측벽과 상기 컨트롤 게이트 사이에 개재되는
    비휘발성 메모리 장치.
  3. 제2 항에 있어서,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분 사이에는, 좁은 폭의 공간과 넓은 폭의 공간이 번갈아 반복적으로 배치되고,
    상기 컨트롤 게이트와 마주보는 상기 플로팅 게이트의 상기 일 측벽은, 상기 넓은 폭의 공간을 향하는 측벽인
    비휘발성 메모리 장치.
  4. 제3 항에 있어서,
    상기 컨트롤 게이트와 마주보지 않는 상기 플로팅 게이트의 타 측벽은 상기 좁은 폭의 공간을 향하고,
    상기 좁은 폭의 공간은 상기 게이트간 절연막으로 매립되는
    비휘발성 메모리 장치.
  5. 제3 항에 있어서,
    상기 컨트롤 게이트와 마주보지 않는 상기 플로팅 게이트의 타 측벽은 상기 좁은 폭의 공간을 향하고,
    상기 좁은 폭의 공간은 절연막으로 매립되고,
    상기 게이트간 절연막은 상기 절연막 상에 배치되는
    비휘발성 메모리 장치.
  6. 제1 항에 있어서,
    상기 플로팅 게이트는,
    상기 기판 상부로 돌출된 부분이 상기 활성영역 상면과 적어도 일부가 마주보도록 상기 활성영역을 향하여 굽어진 부분을 갖는
    비휘발성 메모리 장치.
  7. 제1 항에 있어서,
    상기 플로팅 게이트는,
    상기 기판 상부로 돌출된 부분이 상기 활성영역 상면과 마주보지 않도록 직사각형 단면 형상을 갖는
    비휘발성 메모리 장치.
  8. 제1 항 내지 제5 항 중 어느 한 항에 있어서,
    상기 활성영역 사이에는 좁은 폭의 소자분리영역과 넓은 폭의 소자분리영역이 번갈아 반복적으로 배치되고,
    상기 플로팅 게이트와 마주보는 상기 활성영역의 상기 일 측벽은, 상기 넓은 폭의 소자분리영역을 향하는 측벽인
    비휘발성 메모리 장치.
  9. 제1 항에 있어서,
    상기 컨트롤 게이트는,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분의 양측벽과 마주보고,
    상기 게이트간 절연막은,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분의 양측벽과 상기 컨트롤 게이트 사이에 개재되는
    비휘발성 메모리 장치.
  10. 제1 항 또는 제9 항에 있어서,
    상기 활성영역 사이에는 일정한 간격의 소자분리영역이 배치되고,
    상기 플로팅 게이트와 마주보는 상기 활성영역의 상기 일 측벽은, 동일한 방향을 향하는
    비휘발성 메모리 장치.
  11. 활성영역 및 소자분리영역이 정의된 기판을 제공하는 단계;
    상기 소자분리영역에 소자분리막을 형성하되, 상기 활성영역의 일 측벽이 상기 소자분리막 상부로 돌출되도록 상기 소자분리막을 형성하는 단계;
    상기 활성영역의 상기 일 측벽과 마주보면서 상기 기판 상부로 돌출된 플로팅 게이트를 형성하는 단계;
    상기 플로팅 게이트 상에 게이트간 절연막을 형성하는 단계; 및
    상기 게이트간 절연막 상에 컨트롤 게이트를 형성하는 단계를 포함하고,
    상기 플로팅 게이트와 상기 활성영역 사이에는 터널 절연막이 개재되는
    비휘발성 메모리 장치의 제조 방법.
  12. 제11 항에 있어서,
    상기 컨트롤 게이트는,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분의 양 측벽 중 일 측벽과만 마주보도록 형성되고,
    상기 게이트간 절연막은 상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분의 양 측벽 중 일 측벽과 상기 컨트롤 게이트 사이에 개재되는
    비휘발성 메모리 장치의 제조 방법.
  13. 제12 항에 있어서,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분 사이에는, 좁은 폭의 공간과 넓은 폭의 공간이 번갈아 반복적으로 배치되고,
    상기 컨트롤 게이트와 마주보는 상기 플로팅 게이트의 상기 일 측벽은, 상기 넓은 폭의 공간을 향하는 측벽이고,
    상기 게이트간 절연막은, 상기 좁은 폭의 공간을 매립하도록 형성되는
    비휘발성 메모리 장치의 제조 방법.
  14. 제12 항에 있어서,
    상기 플로팅 게이트의 상기 기판 상부로 돌출된 부분 사이에는, 좁은 폭의 공간과 넓은 폭의 공간이 번갈아 반복적으로 배치되고,
    상기 컨트롤 게이트와 마주보는 상기 플로팅 게이트의 상기 일 측벽은, 상기 넓은 폭의 공간을 향하는 측벽이고,
    상기 게이트간 절연막 형성 단계 전에,
    상기 좁은 폭의 공간을 매립하는 절연막을 형성하는 단계를 더 포함하는
    비휘발성 메모리 장치의 제조 방법.
  15. 제11 항에 있어서,
    상기 활성영역 사이에는 좁은 폭의 소자분리영역과 넓은 폭의 소자분리영역이 번갈아 반복적으로 배치되고,
    상기 활성영역의 상기 일 측벽은, 상기 넓은 폭의 소자분리영역을 향하는
    비휘발성 메모리 장치의 제조 방법.
  16. 제15 항에 있어서,
    상기 소자분리막 형성 단계는,
    상기 기판의 상기 소자분리영역을 식각하여 좁은 폭의 소자분리영역 및 넓은 폭의 소자분리영역에 각각 대응하는 좁은 폭의 트렌치 및 넓은 폭의 트렌치를 형성하는 단계;
    상기 좁은 폭의 트렌치 및 상기 넓은 폭의 트렌치를 매립하는 절연막을 형성하는 단계; 및
    상기 넓은 폭의 트렌치에 매립된 절연막을 선택적으로 제거하여 상기 활성영역의 상기 일 측벽을 드러내는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  17. 제15 항에 있어서,
    상기 소자분리막 형성 단계는,
    상기 기판의 상기 좁은 폭의 소자분리영역을 식각하여 좁은 폭의 트렌치를 형성하는 단계;
    상기 좁은 폭의 트렌치를 매립하는 제1 절연막을 형성하는 단계;
    상기 제1 절연막 양측벽에 스페이서를 형성하는 단계;
    상기 제1 절연막 및 상기 스페이서를 식각 베리어로 상기 기판을 식각하여 넓은 폭의 트렌치를 형성하는 단계;
    상기 넓은 폭의 트렌치를 포함하는 결과물 상에 제2 절연막을 형성하는 단계; 및
    상기 활성영역의 상기 일 측벽이 드러나도록 상기 제2 절연막을 제거하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
  18. 제16 항 또는 제17 항에 있어서,
    상기 플로팅 게이트 형성 단계는,
    상기 소자분리막이 형성된 결과물의 전면 상에 플로팅 게이트용 도전막을 형성하는 단계; 및
    상기 플로팅 게이트용 도전막을 전면식각하는 단계를 포함하는
    비휘발성 메모리 장치의 제조 방법.
KR1020110025261A 2011-03-22 2011-03-22 비휘발성 메모리 장치 및 그 제조 방법 KR101202709B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110025261A KR101202709B1 (ko) 2011-03-22 2011-03-22 비휘발성 메모리 장치 및 그 제조 방법
US13/402,989 US8921912B2 (en) 2011-03-22 2012-02-23 Nonvolatile memory device and method for fabricating the same
CN201210077554.2A CN102693986B (zh) 2011-03-22 2012-03-22 非易失性存储器件及其制造方法
US14/572,464 US9202740B2 (en) 2011-03-22 2014-12-16 Nonvolatile memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110025261A KR101202709B1 (ko) 2011-03-22 2011-03-22 비휘발성 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20120107639A KR20120107639A (ko) 2012-10-04
KR101202709B1 true KR101202709B1 (ko) 2012-11-19

Family

ID=46859341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110025261A KR101202709B1 (ko) 2011-03-22 2011-03-22 비휘발성 메모리 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8921912B2 (ko)
KR (1) KR101202709B1 (ko)
CN (1) CN102693986B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772108B1 (en) * 2013-02-25 2014-07-08 Globalfoundries Singapore Pte. Ltd. Multi-time programmable non-volatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707200B1 (ko) 2005-07-22 2007-04-13 삼성전자주식회사 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법
KR100875737B1 (ko) 2004-05-31 2008-12-24 삼성전자주식회사 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621628B1 (ko) * 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
KR100630746B1 (ko) * 2005-05-06 2006-10-02 삼성전자주식회사 멀티-비트 및 멀티-레벨 비휘발성 메모리 소자 및 그 동작및 제조 방법
KR100784081B1 (ko) * 2006-04-06 2007-12-10 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
KR100972862B1 (ko) * 2008-04-07 2010-07-28 주식회사 하이닉스반도체 불휘발성 메모리 소자의 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875737B1 (ko) 2004-05-31 2008-12-24 삼성전자주식회사 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법
KR100707200B1 (ko) 2005-07-22 2007-04-13 삼성전자주식회사 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법

Also Published As

Publication number Publication date
US8921912B2 (en) 2014-12-30
KR20120107639A (ko) 2012-10-04
CN102693986B (zh) 2016-05-18
CN102693986A (zh) 2012-09-26
US20120241840A1 (en) 2012-09-27
US20150104924A1 (en) 2015-04-16
US9202740B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
US8022464B2 (en) Semiconductor memory device and manufacturing method thereof
CN102760740B (zh) 非易失性存储器件及其制造方法
EP3449501B1 (en) Reduced size split gate non-volatile flash memory cell and method of making same
KR20120077040A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20130045047A (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP2013179165A (ja) 半導体装置の製造方法及び半導体装置
KR20130072076A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20140018541A (ko) 비휘발성 메모리 장치 및 그 제조 방법
US20140175532A1 (en) Method for manufacturing semiconductor device
KR20130042352A (ko) 비휘발성 메모리 장치의 제조 방법
KR20140030483A (ko) 비휘발성 메모리 장치 및 그 제조 방법
TWI404195B (zh) 非揮發性記憶體
KR101202709B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20070099962A (ko) 플래쉬 메모리 소자 및 그의 제조방법
JP2021509774A (ja) 専用トレンチ内に浮遊ゲートを有する不揮発性メモリセル
US7781279B2 (en) Method for manufacturing a memory
US20130146962A1 (en) Semiconductor device and method of manufacturing the same
KR101104515B1 (ko) 불휘발성 메모리 소자의 패턴 및 그 형성방법
TW201508896A (zh) 非揮發性半導體記憶裝置
WO2017176486A1 (en) Reduced size split gate non-volatile flash memory cell and method of making same
US20140264543A1 (en) Structure and manufacturing method of a non-voltaile memory
KR101204257B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20120122867A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20230153691A (ko) 반도체 메모리 장치
KR20090112452A (ko) 비휘발성 메모리 장치의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 7