KR101190443B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR101190443B1
KR101190443B1 KR1020050009919A KR20050009919A KR101190443B1 KR 101190443 B1 KR101190443 B1 KR 101190443B1 KR 1020050009919 A KR1020050009919 A KR 1020050009919A KR 20050009919 A KR20050009919 A KR 20050009919A KR 101190443 B1 KR101190443 B1 KR 101190443B1
Authority
KR
South Korea
Prior art keywords
photodiode
region
charge read
read transistor
transistor
Prior art date
Application number
KR1020050009919A
Other languages
English (en)
Other versions
KR20060041633A (ko
Inventor
다까유끼 에자끼
데루오 히라야마
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34675502&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101190443(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20060041633A publication Critical patent/KR20060041633A/ko
Application granted granted Critical
Publication of KR101190443B1 publication Critical patent/KR101190443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details

Abstract

본 발명은 포화 전하량(Qs)의 저하나 감도의 저하를 일으키지 않고, 화소 사이즈의 미세화를 가능하게 하는 고체 촬상 장치를 제공하는 것이다. 본 발명에 따른 고체 촬상 장치(1)는, 포토다이오드(3)와 트랜지스터로 이루어지는 화소(20)를 반도체 기판(2)에 형성하고, 그 화소(20)를 구성하는 트랜지스터를 반도체 기판의 표면에 형성함과 함께, 포토다이오드(3)의 고농도 영역 사이에 형성되는 pn 접합부를 반도체 기판(2)의 내부에 형성하며, 또한 이 포토다이오드(3)의 pn 접합부의 일부를, 반도체 기판(2)의 표면에 형성된 트랜지스터의 하부로 연장하도록 형성하는 것을 특징으로 한다.
Figure R1020050009919
고체 촬상 장치, 포토다이오드, 트랜지스터, 화소, 반도체 기판, 고농도 영역, pn 접합부, 포화 전하량, 감도

Description

고체 촬상 장치{SOLID-STATE IMAGE PICKUP DEVICE}
도 1은 본 발명에 따른 고체 촬상 장치의 일 실시예를 도시하는 단면도.
도 2는 본 발명에 따른 고체 촬상 장치의 단위 화소의 일 실시예를 도시하는 등가 회로.
도 3은 본 발명에 따른 고체 촬상 장치의 다른 실시예를 도시하는 주요부.
도 4는 본 발명에 따른 고체 촬상 장치의 제조 방법의 일 실시예를 도시하는 공정도(A, B).
도 5는 본 발명에 따른 고체 촬상 장치의 제조 방법의 일 실시예를 도시하는 공정도(C).
도 6은 본 발명에 따른 고체 촬상 장치의 제조 방법의 일 실시예를 도시하는 공정도(D).
도 7은 본 발명에 따른 고체 촬상 장치의 제조 방법의 일 실시예를 도시하는 공정도(E, F).
도 8은 종래의 고체 촬상 장치의 주요부의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : CMOS형 고체 촬상 장치
2 : 반도체 기판
3 : 포토다이오드
4 : 전하 판독 트랜지스터
5 : 리세트 트랜지스터
6 : 앰프 트랜지스터
7 : 수직 선택 트랜지스터
8 : 전원 배선
9 : 수직 신호선
10 : 게이트 절연막
11 : n형 반도체 영역
12 : 고불순물 농도의 p형 반도체 영역(p+ 영역)
14 : n+ 소스·드레인 영역
15, 16 : n+ 소스·드레인 영역
17 : 수평 선택 트랜지스터
18 : 홈부
19, 23, 24 : 게이트 전극
20 : 단위 화소
21 : 채널부
25 : 화소 분리 영역
26 : 층간 절연막
27, 28 : 배선
29 : 접속 도체
32 : 레지스트 마스크
60 : 화소
51 : CMOS형 고체 촬상 장치
52 : 실리콘 반도체 기판
53 : 포토다이오드
54 : 전하 판독 트랜지스터
55 : 리세트 트랜지스터
56 : 앰프 트랜지스터
57, 58, 59 : n+ 소스·드레인 영역
61 : n형 반도체 영역
62 : p형 반도체 영역
74 : 게이트 전극
75 : 접속 도체
76 : 전원 배선
77 : 다층 배선
78 : 층간 절연막
본 발명은 포화 전하량(Qs)의 저하나 감도의 저하를 일으키지 않고, 화소 사이즈의 미세화를 가능하게 하는 고체 촬상 장치에 관한 것이다.
고체 촬상 장치로서 CM0S형 고체 촬상 소자가 알려져 있다. 이 CM0S형 고체 촬상 장치는 포토다이오드와 복수의 트랜지스터, 소위 MOS 트랜지스터에 의해 1 화소를 형성하고, 복수의 화소를 소정의 패턴으로 배열하여 구성된다. 이 포토다이오드는 수광량에 따른 신호 전하를 생성하여 축적하는 광전 변환 소자이고, 복수의 M0S 트랜지스터는 포토다이오드로부터의 신호 전하를 전송하기 위한 소자이다.
도 8에, 이미지 센서에 적용한 종래의 CMOS형 고체 촬상 장치의 예를 도시한다. 도 8은 화소의 주요부를 도시하고 있다. 이 CMOS형 고체 촬상 장치(51)는, 제1 도전형, 예를 들면 p형 실리콘 반도체 기판(52)의 표면측에 각 화소를 구획하기 위한 화소 분리 영역(65)을 형성하고, 각 구획 영역에 포토다이오드(53)와 복수의 MOS 트랜지스터, 즉 전하 판독 트랜지스터(54), 리세트 트랜지스터(55), 앰프 트랜지스터(56) 및 수직 선택 트랜지스터(도시 생략)의 4개의 MOS 트랜지스터가 형성되어, 단위 화소(60)가 구성된다. 그리고, 이 화소(60)가 다수개, 2차원 매트릭스 형상으로 배열된다.
포토다이오드(53)는, p형 반도체 기판(52)의 표면으로부터 소정의 깊이에 걸쳐 이온 주입에 의해 형성한 제2 도전형인 n형 반도체 영역(61)[n+ 영역(61a), n 영역(61b)]과, 이 n형 반도체 영역(61)의 표면에 형성한 고불순물 농도의 p형 반도체 영역(p+ 영역)(62)에 의해 형성된다.
각 MOS 트랜지스터(54, 55, 56)는 다음과 같이 하여 구성된다. p형 반도체 기판(52)의 표면에는, 포토다이오드(53)에 인접하도록, 고불순물 농도의 n형 반도체 영역, 즉 n+ 소스·드레인 영역(57, 58, 59)이 이온 주입에 의해 형성된다.
전하 판독 트랜지스터(54)는, n+ 소스·드레인 영역(57)과, 포토다이오드(53)의 표면측의 고불순물 농도의 n+ 영역(61a)과, 양 영역(57 및 61a) 사이의 기판(52) 상에 게이트 절연막(71)을 개재하여 형성한 게이트 전극(72)으로 구성된다.
리세트 트랜지스터(55)는, n+ 소스·드레인 영역(57 및 58)과, 양 영역(57 및 58) 사이의 기판(52) 상에 게이트 절연막(71)을 개재하여 형성한 게이트 전극(73)으로 구성된다. 여기서, n+ 소스·드레인 영역(57)은 플로팅 디퓨전(FD)이라고 불리고 있다.
앰프 트랜지스터(56)는, n형 소스·드레인 영역(58 및 59)과, 양 영역(58 및 59) 사이의 기판(52) 상에 게이트 절연막(71)을 개재하여 형성한 게이트 전극(74)으로 구성된다.
수직 선택 트랜지스터는, 도시하지 않지만 마찬가지로, 쌍의 소스·드레인 영역과, 그 사이의 기판(52) 상에 게이트 절연막을 개재하여 형성한 게이트 전극으로 구성된다.
상술한 각 MOS 트랜지스터의 회로 배선은 후술하는 바와 마찬가지이기 때문에 설명을 생략한다. 또한, 각 화소의 리세트 트랜지스터(55)와 앰프 트랜지스터(56)를 접속하는 n형 소스·드레인 영역(58)은 접속 도체(75)를 통하여 전원 배선(76)에 접속된다. 또한, 기판(52) 상에는 층간 절연막(78)을 개재하여 전원 배선(76)을 포함시킨 다층 배선(77)이 형성된다.
이 CMOS형 고체 촬상 장치(51)는 반도체 기판(52)의 표면측으로부터 광을 포토다이오드(53)에 입사하고, 포토다이오드(53)에서 광전 변환하여 수광량에 따른 신호 전하를 축적하도록 이루어진다.
특허 문헌 1의 도 5에서도, 상술한 바와 같은 단위 화소를 구성하는 포토다이오드, 전하 판독 트랜지스터, 리세트 트랜지스터, 앰프 트랜지스터 및 수직 전송 트랜지스터를 동일 기판 상의 동일 평면에 형성한 MOS형 이미지 센서의 고체 촬상 소자가 제안되어 있었다(특허 문헌 1, 도 5 참조).
[특허 문헌 1] 일본특허공개 평11-122532호 공보
상술한 CMOS형 고체 촬상 장치(51)에서는 다수의 화소(60)를 고집적하기 위해 미세화를 행하고 있지만, 특히 각 화소 영역에서는 동일 평면 상에 포토다이오드(53)나 전하 판독 트랜지스터 등의 복수의 트랜지스터를 배치하기 때문에, 평면 상의 면적이 각각에 필요하게 되어, 1 화소의 면적이 증대하는 경향이 있었다. 이 때문에, 화소 사이즈의 미세화가 곤란하게 되고, 혹은 화소 사이즈를 미세화한 경우에는 포토다이오드(53)의 면적이 축소됨으로써, 포화 전하량(Qs)의 저하나 감도의 저하를 초래하는 등의 문제가 있었다.
본 발명은 상술한 점을 감안하여, 포화 전하량(Qs)의 저하나 감도의 저하를 일으키지 않고, 화소 사이즈의 미세화를 가능하게 하는 고체 촬상 장치를 제공하는 것이다.
본 발명에 따른 고체 촬상 장치는, 포토다이오드와 트랜지스터로 이루어지는 화소를 반도체 기판에 형성하고, 그 화소를 구성하는 트랜지스터를 반도체 기판의 표면에 형성함과 함께, 포토다이오드의 고농도 영역 사이에 형성되는 pn 접합부를 반도체 기판의 내부에 형성하며, 또한 이 포토다이오드의 pn 접합부의 일부를, 반도체 기판의 표면에 형성된 트랜지스터의 하부로 연장하도록 형성하는 것을 특징으로 한다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 화소에서, 포토다이오드의 신호 전하를 판독하기 위한 전하 판독 트랜지스터의 채널 부분을, 반도체 기판의 표면에 대하여 깊이 방향으로 형성하는 것이 적당하다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 전하 판독 트랜지스터의 게이트 전극 및 게이트 절연막의 바닥부를, 포토다이오드의 pn 접합부의 깊이 이상의 깊은 위치에 형성하는 것이 적당하다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 전하 판독 트랜지스터와 포토다이오드와의 접속부에 대응하는 게이트 전극을, 포토다이오드의 중앙 부분에 위치시키는 것이 적당하다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 전하 판독 트랜지스터의 한쪽의 제2 도전형의 소스·드레인 영역을, 포토다이오드를 구성하는 제2 도전형의 반도체 영역에 겸하게 하는 것이 적당하다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 이온 주입으로 형성된 포토다이오드를 구성하는 제2 도전형의 반도체 영역과, 전하 판독 트랜지스터의 반도 체 기판의 표면에 형성된 다른 쪽의 제2 도전형의 소스·드레인 영역 간의 거리에서, 전하 판독 트랜지스터의 실효 채널 길이를 결정하는 것이 적당하다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 전하 판독 트랜지스터의 게이트 전극의 주변부 또는 게이트 전극의 바닥부에 대응하는 부분에서, 포토다이오드를 구성하는 제2 도전형의 반도체 영역과 상기 게이트 절연막 사이에, 제1 도전형의 반도체 영역을 형성하는 것이 적당하다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 포토다이오드를 구성하는 제1 도전형의 고농도 반도체 영역과, 전하 판독 트랜지스터의 게이트 절연막 사이에, 상기 고농도 반도체 영역보다 저농도의 제1 도전형 또는 제2 도전형의 반도체 영역으로 형성하는 것이 적당하다.
본 발명의 고체 촬상 장치의 바람직한 형태로서는, 반도체 기판의 이면으로부터 광을 포토다이오드에 입사하는 것이 적당하다.
<실시예>
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2에, 본 발명에 따른 고체 촬상 장치, 즉 CMOS형 고체 촬상 장치에 적용되는 단위 화소의 등가 회로의 일 실시예를 도시한다. 이 CMOS형 고체 촬상 장치의 단위 화소(20)는, 도 2에 도시하는 바와 같이, 포토다이오드(3)와, 4개의 MOS 트랜지스터, 즉 전하 판독 트랜지스터(4), 리세트 트랜지스터(5), 앰프 트랜지스터(6) 및 수직 선택 트랜지스터(7)로 구성된다. 그리고, 포토다이오드(3)가 전하 판독 트랜지스터(4)의 한쪽의 주 전극에 접속되고, 전하 판독 트랜지스터(4)의 다른 쪽의 주 전극이 리세트 트랜지스터(5)의 한쪽의 주 전극에 접속된다. 리세트 트랜지스터(5)의 다른 쪽의 주 전극이 앰프 트랜지스터(6)의 한쪽의 주 전극에 접속됨과 함께, 앰프 트랜지스터(6)의 다른 쪽의 주 전극이 수직 선택 트랜지스터(7)의 한쪽의 주 전극에 접속된다.
또한, 전하 판독 트랜지스터(4)와 리세트 트랜지스터(5)의 접속 중점에 대응하는 FD(플로팅 디퓨전)가 앰프 트랜지스터(6)의 게이트 전극에 접속된다. 리세트 트랜지스터(5)와 앰프 트랜지스터(6)의 접속 중점이 전원 Vdd로부터의 전원 배선(8)에 접속된다. 또한, 수직 선택 트랜지스터(7)의 다른 쪽의 주 전극이 수직 신호선(9)에 접속된다. 수직 신호선(9)과 수평 신호선(도시 생략) 사이에 수평 선택 트랜지스터(7)가 접속된다.
그리고, 전하 판독 트랜지스터(4)의 게이트 전극에는 수직 판독 펄스
Figure 112005006487385-pat00001
TG가 인가되고, 리세트 트랜지스터(5)의 게이트 전극에는 리세트 펄스
Figure 112005006487385-pat00002
R이 인가되며, 수직 선택 트랜지스터(7)의 게이트 전극에는 수직 선택 펄스
Figure 112005006487385-pat00003
SEL이 인가된다.
이러한 단위 화소(20)가 다수개, 2차원 매트릭스 형상으로 배열되어 CMOS형 고체 촬상 장치가 구성된다.
이 단위 화소(20)에서는 광전 변환에 의해 포토다이오드(4)에 신호 전하가 축적된다. 전하 판독 트랜지스터(4)의 게이트 전극에 수직 판독 펄스
Figure 112005006487385-pat00004
TG가 인 가됨으로써, 전하 판독 트랜지스터(4)가 도통되어, 포토다이오드(3)의 신호 전하가 FD에 전송됨으로써, FD의 전위가 변화된다. 이 FD의 신호 전압이 앰프 트랜지스터(6)의 게이트 전극에 인가되고, 앰프 트랜지스터(6)에 의해 신호 전류로 변환된다. 한편, 수직 선택 트랜지스터(7)의 게이트 전극에 수직 선택 펄스
Figure 112005006487385-pat00005
SEL이 인가됨으로써, 수직 선택 트랜지스터(7)가 도통되어, 신호 전류가 수직 신호선(9)에 나타난다. 이 신호 전류는 수평 선택 펄스에 의해 수평 선택 트랜지스터(17)를 거쳐 수평 신호선에 흐르고, 출력부로부터 출력된다.
다음으로, 도 1을 이용하여, 본 발명에 따른 고체 촬상 장치, 즉 CM0S형 고체 촬상 장치의 일 실시예를 설명한다. 또한, 본 예는 도 2에 도시하는 1 포토다이오드, 4 트랜지스터로 이루어지는 단위 화소(20)를 구비한 CMOS형 고체 촬상 장치에 적용하고 있지만, 이것에 한하지 않고, MOS 트랜지스터의 수를 달리한 다른 단위 화소를 구비한 CM0S형 고체 촬상 장치에도 적용할 수 있다.
도 1은 화소의 주요부를 도시하고 있고, 단위 화소로서는, 포토다이오드(3)와 3개의 MOS 트랜지스터인 전하 판독 트랜지스터(4), 리세트 트랜지스터(5) 및 앰프 트랜지스터(6)의 구성 부분을 나타내고 있다.
본 실시예에 따른 CM0S형 고체 촬상 장치(1)는, 제1 도전형, 예를 들면 p형 실리콘 반도체 기판(2)의 표면측에 각 화소를 구획하기 위한 화소 분리 영역(25)을 형성하고, 각 구획 영역에 포토다이오드(3)와 복수의 MOS 트랜지스터, 본 예에서는 전하 판독 트랜지스터(4), 리세트 트랜지스터(5), 앰프 트랜지스터(6) 및 수직 선 택 트랜지스터(도시 생략)의 4개의 MOS 트랜지스터를 형성하여 단위 화소(20)가 구성된다. 이 화소(60)가 다수개, 2차원 매트릭스 형상으로 배열된다. 화소 분리 영역(25)은, 예를 들면 필드 절연막(Si02막)으로 형성된다.
그리고, 본 실시예에서는, 특히, 반도체 기판(2)의 표면에 복수의 MOS 트랜지스터, 즉 전하 판독 트랜지스터(4), 리세트 트랜지스터(5), 앰프 트랜지스터(6) 및 수직 선택 트랜지스터(도시 생략)가 형성되고, 포토다이오드(3)가 이들 전하 판독 트랜지스터(4), 리세트 트랜지스터(5), 앰프 트랜지스터(6) 및 수직 선택 트랜지스터(도시 생략)의 아래쪽에 위치하도록, 반도체 기판(2)의 내부에 형성된다. 이 때, 포토다이오드(3)의 신호 전하를 판독하기 위한 전하 판독 트랜지스터(4)의 채널 부분이, 반도체 기판(2)의 표면에 대하여 깊이 방향, 바람직하게는 수직 방향으로 형성된다.
포토다이오드(3)는, 기판(2)의 표면측에 형성한 고불순물 농도의 p형 반도체 영역(p+ 영역)(12)과, 이것에 접하여 기판(2)의 이면측을 향하는 깊이 방향으로 형성된 고농도 불순물 영역(n+ 영역)(11A) 및 저불순물 농도 영역(n 영역)(11B)으로 이루어지는 n형 반도체 영역(11)으로 구성된다. 포토다이오드(3)의 주된 pn 접합 j는 p+ 영역(12)과 n+ 영역(11A)으로 형성된다. 따라서, 이 pn 접합 j는 반도체 기판(2)의 내부에 있고, 일부 pn 접합이 상기 MOS 트랜지스터의 아래쪽으로 연장하도록 형성된다. 이 경우, 도 1에서 분명한 바와 같이, 기판의 표면측으로부터 보았을 때에는, 포토다이오드(3)는 화소 분리 영역으로 구획된 인접하는 단위 화소 (20, 20)의 영역에 걸쳐 형성된다. 기판의 이면측으로부터 보았을 때에는, 포토다이오드(3)의 영역이 단위 화소(20)의 영역에 대응한다.
전하 판독 트랜지스터(4)에서는, 반도체 기판(2)의 표면에 고불순물 농도의 n형 반도체 영역, 소위 n+ 소스·드레인 영역(14)이 형성되고, 또한, n+ 소스·드레인 영역(14)에 접하도록, 반도체 기판(2)의 표면으로부터 포토다이오드(3)의 예를 들면 pn 접합 j보다 깊은 위치에 홈부(18)가 형성된다. 즉, pn 접합부 j를 넘어 n+ 영역(11A)의 내부에 도달하는 깊이 방향, 바람직하게는 기판면에 대하여 수직 방향의 홈부(18)가 형성된다. 이 홈부(18)의 내벽에 n+ 소스·드레인 영역(14)과 포토다이오드(3)의 n+ 영역(11A) 사이에 걸치도록 게이트 절연막(예를 들면, 실리콘 산화막 등)(10)이 형성되고, 이 게이트 절연막(10) 상에 홈부(18)를 매립하는 기둥 형상의 게이트 전극(19)이 형성된다. 이에 의해, 전하 판독 트랜지스터(4)의 채널부(21)는 홈부(18)의 내벽에 대응하여 반도체 기판면에 대하여 깊이 방향, 바람직하게는 수직 방향으로 형성된다. 또한, 게이트 전극(19) 및 게이트 절연막(10)의 바닥부는 포토다이오드(3)의 pn 접합부 j의 깊이 위치에 대응하여 형성하도록 하여도 된다.
또한, 전하 판독 트랜지스터(4)의 게이트 전극(19)의 바닥부를 포함하는 하부 주변부에 대응한 부분에서, 포토다이오드(3)를 구성하는 n+ 영역(11A)과 게이트 절연막(10) 사이에, p+ 반도체 영역(12)보다 저불순물 농도의 p형 반도체 영역(p- 영역) 또는 n형 반도체 영역(n- 영역)(13a), 본 예에서는 p- 영역이 형성된다. 또한, 포토다이오드(3)를 구성하는 고불순물 농도의 p형 반도체 영역(p+ 영역)(12)에 서, 게이트 절연막(10)의 근방 부분(13b)이 저불순물 농도의 p형 영역(p- 영역)으로서 형성된다. 이 경우, p- 영역(13a)과 p- 영역(13b)은 동일한 농도로 형성할 수 있다.
그리고, 한쪽의 n+ 소스·드레인 영역(14)과 다른 쪽의 n+ 소스·드레인 영역을 겸하는 포토다이오드(3)의 n+ 영역(11A)과 게이트 전극(19)에 의해 전하 판독 트랜지스터(4)가 구성된다. 이 n+ 소스·드레인 영역(14)은 FD(플로팅 디퓨전)로 된다.
그리고, 포토다이오드(3)에서 광전 변환되어 축적된 신호 전하의 모두를 효율적으로 전하 판독 트랜지스터(4)에 판독할 필요가 있다. 이 때문에, 전하 판독 트랜지스터(4)와 포토다이오드(3)의 접속부에 대응한 전하 판독 트랜지스터(4)의 게이트부, 즉 게이트 전극(19)은, 도 1에 도시하는 바와 같이, 포토다이오드(3)의 주변으로부터의 거리가 동일한 정도로 되는 중앙 부분에 형성하는 것이 바람직하다. 도 1에서는 게이트 전극(19)이 게이트 절연막(10)을 개재하여 소스·드레인 영역(14)과 화소 분리 영역(25)에 접하도록 형성된다.
또한, 상기의 n+ 소스·드레인 영역(14)과 동시에, p형 반도체 기판(2)의 다른 표면에 고불순물 농도의 n형 반도체 영역, 즉 n+ 소스·드레인 영역(15, 16)이 형성된다.
그리고, 리세트 트랜지스터(5)는, n+ 소스·드레인 영역(14, 15)과, 양 n+ 소스·드레인 영역(14 및 15) 사이의 p형 반도체 기판(2) 상에 게이트 절연막(10)을 개재하여 형성한 게이트 전극(24)으로 구성된다. 또한, 앰프 트랜지스터(6)는, n+ 소스·드레인 영역(15, 16)과, 양 n+ 소스·드레인 영역(15 및 16) 사이의 p형 반도체 기판(2) 상에 게이트 절연막(10)을 개재하여 형성한 게이트 전극(24)으로 구성된다. 수직 선택 트랜지스터(7)(도 2 참조)도, 도시하지 않지만 마찬가지로, 쌍의 n+ 소스·드레인 영역과 그 사이의 p형 반도체 기판(2) 상에 게이트 절연막(10)을 개재하여 형성한 게이트 전극으로 구성된다.
상술한 각 게이트 전극(19, 23, 24)은, 예를 들면 폴리실리콘막으로 형성할 수 있다. 또한, 접속 도체(29) 및 배선(27, 28) 등도, 예를 들면 폴리실리콘막으로 형성할 수 있다.
각 MOS 트랜지스터(4~6), 수직 선택 트랜지스터 등을 형성한 반도체 기판(2) 상에는 층간 절연막(26)을 개재하여 전원 배선(28)을 포함하는 다층 배선(27)이 형성된다. 다층 배선 중의 전원 배선(28)은, 각 화소의 FD(플로팅 디퓨전)로 되는 n+ 소스·드레인 영역(14)에 접속 도체(29)를 통하여 접속된다.
상술한 실시예에서는, 전하 판독 트랜지스터(4)의 게이트 전극(19)의 바닥부를 포함하는 하부 주변부에 대응한 부분에서, 포토다이오드(3)를 구성하는 n+ 영역(11A)과 게이트 절연막(10) 사이에, 저불순물 농도의 p형 반도체 영역(p- 영역)(13a)을 형성하였다. 그러나, 그 외, 도 3에 도시하는 바와 같이, 전하 판독 트랜지스터(4)의 게이트 전극(19)의 바닥부에 대응한 부분에서만, 포토다이오드(3)를 구성하는 n+ 영역(11A)과 게이트 절연막(10) 사이에, 저불순물 농도의 p형 반도체 영역(p- 영역)(13c)을 형성할 수 있다.
상술한 CMOS형 고체 촬상 장치(1)에서는, 반도체 기판(2)의 이면으로부터 광 L을 입사하고, 이 광 L을 포토다이오드(3)에서 수광하도록 이루어진다. 또한, 도시하지 않지만, 반도체 기판(2)의 이면에는, 컬러 필터, 그 위의 각 화소(20)에 대응한 위치에 온 칩 마이크로렌즈 등이 형성된다.
다음으로, 도 4~도 7을 이용하여, 상술한 CMOS형 고체 촬상 장치(1)의 제조 방법, 특히 포토다이오드(3), 전하 판독 트랜지스터(4)를 포함하는 주요부의 제조 방법의 실시예를 설명한다.
우선, 도 4의 A에 도시하는 바와 같이, p형 반도체 기판(2)의 각 화소 형성 영역의 소정의 깊이 위치에, 포토다이오드(3)로 되는 n형 반도체 영역(n+ 영역(11A), n 영역(11B))(11)과, p형 반도체 영역, 즉 중앙의 p- 영역(13b)과 이것을 사이에 두는 양측의 p+ 영역(12)을 이온 주입에 의해 선택적으로 형성한다.
다음으로, 도 4의 B에 도시하는 바와 같이, p- 영역(13b)의 중앙 부분에 대응하여 기판(2)의 표면으로부터 n+ 영역(11A) 내에 도달함으로써, 기판의 깊이 방향, 바람직하게는 수직 방향으로 기둥 형상의 홈부(18)를, 예를 들면 선택 에칭에 의해 형성한다. 계속해서, 기둥 형상의 홈부(18)의 내벽면 및 기판(2)의 표면에 CVD법 혹은 열 산화법에 의해, 게이트 절연막(예를 들면, 실리콘 산화막)(10)을 성막한다.
다음으로, 도 5의 C에 도시하는 바와 같이, 저농도의 p형 불순물을, 예를 들면 경사 이온 주입에 의해 도입하여, 포토다이오드(3)의 n+ 영역(11A)의, 홈부(18)의 바닥부를 포함하는 하부 주변부에 대응하는 부분에 p- 영역(13a)을 형성한다.
다음으로, 도 6의 D에 도시하는 바와 같이, 홈부(18) 안이 메워지도록 기판 의 표면의 전면에, 예를 들면 폴리실리콘막(31)을 퇴적하고, 게이트 전극을 형성하는 영역 상에 레지스트 마스크(32)를 형성한다.
다음으로, 도 7의 E에 도시하는 바와 같이, 레지스트 마스크(32)를 개재하여 폴리실리콘막(31)을 패터닝하여 홈부(18) 안에 매립된 기둥 형상의 게이트 전극(19)을 형성한다.
다음으로, 도 7의 F에 도시하는 바와 같이, 화소 분리 영역(25), 각 MOS 트랜지스터의 n+ 소스·드레인 영역(14, 15 및 16)을 이온 주입에 의해 형성한다. 계속해서, 다른 폴리 실리콘막에 의한 게이트 전극(23, 24)을 형성한다. 게이트 전극(19, 23, 24) 등은 동시에 형성할 수 있다.
또한, 각 MOS 트랜지스터를 형성한 후, 홈부(18)를 형성하고, 기둥 형상의 게이트 전극(19)을 형성하는 것도 가능하다.
이 제조 방법에서는, 전하 판독 트랜지스터(4)를 형성하기 전에, 포토다이오드(3)를 이온 주입에 의해 형성하기 때문에, 홈부(18)의 형성 변동이 있더라도, 용이하고 또한 정확하게 실효 게이트 길이 d를 결정할 수 있다. 즉, 포토다이오드(3)를 구성하는 n+ 영역(11A)과, 전하 판독 트랜지스터(4)의 n+ 소스·드레인 영역(14)의 바닥부 간의 거리에 의해, 실효 게이트 길이 d가 결정된다.
상술한 본 실시예에 따른 CMOS형 고체 촬상 장치에 따르면, 화소 영역(20)에서, 포토다이오드(3)가, 기판의 표면에 형성된 복수의 MOS 트랜지스터, 예를 들면 판독 트랜지스터(4), 리세트 트랜지스터(5), 앰프 트랜지스터(6), 수직 전송 트랜지스터(도시 생략) 등의 하부에 위치하도록 입체적으로 배치되기 때문에, 포토다이 오드(3)의 면적을 크게 하면서, 화소 면적을 축소할 수 있다. 즉, 포토다이오드의 면적이 크게 되고, 또한 수광이 기판의 이면으로부터 행해지기 때문에, 포화 전하량(Qs) 및 감도를 저하시키지 않고, 화소 사이즈의 미세화를 도모할 수 있다.
포토다이오드(3)로부터의 전하의 판독은 반도체 기판(2)의 표면에 대하여 깊이 방향, 바람직하게는 수직 방향으로 채널부(21)가 형성된 전하 판독 트랜지스터(4)에 의해 실현할 수 있다. 또한, 전하 판독 트랜지스터(4)의 게이트 전극(19)을 포토다이오드(3)의 중앙부에 위치시킴으로써, 포토다이오드(3)의 전역의 신호 전하를 채널부(21)를 통해서 전하 판독 트랜지스터(4)에 효율적으로 판독할 수 있다. 따라서, 전기적으로 포토다이오드(3)로부터의 전하의 판독이 용이하게 된다.
전하 판독 트랜지스터(4)의 n+ 소스·드레인 영역(14)이 포토다이오드(3)를 구성하는 n+ 영역(11A)과 겸하고 있음으로써, 전하 판독 트랜지스터(4)의 실효 채널 길이 d를 결정할 수 있다.
전하 판독 트랜지스터(4)의 게이트 전극(19) 및 게이트 절연막(10)의 바닥부를, 포토다이오드(3)의 pn 접합부 j의 깊이와 동일한 위치 또는 pn 접합부 j보다 깊은 위치에 형성함으로써, 채널 부분(21)이 포토다이오드(3)와 n+ 소스·드레인 영역(14) 사이에 확실하게 형성되어, 전하 판독 트랜지스터(4)의 동작을 확실하게 할 수 있다.
또한, 포토다이오드(3)의 n+ 영역(11A)이 전하 판독 트랜지스터(4)의 다른 쪽의 n+ 소스·드레인 영역을 겸하고, 또한 전하 판독 트랜지스터(4)의 기둥 형상의 게이트 전극(19)의 그루터기를 포토다이오드(3)의 pn 접합부 j의 위치보다 깊게 연장시키는 것, 포트다이오드(3)의, 형성 후에 전하 판독 트랜지스터(4)를 형성함으로써, 전하 판독 트랜지스터(4)의 실효 게이트 길이 d를 포토다이오드(3)의 n+ 영역(11A)의 깊이 위치에서 결정할 수 있다.
즉, 홈부(18)의 형성의 변동이 있더라도 정확한 실효 게이트 길이 d를 결정할 수 있다. 전하 판독 트랜지스터(4)의 게이트 절연막(10)과 포토다이오드(3)의 n+ 영역(11A) 사이에 p- 영역(13a)을 형성함으로써, 포토다이오드(3)의 결함 등에 의한 리크 전류의 발생을 억제할 수 있다. 또한, 전하 판독 트랜지스터(4)의 게이트 절연막(10)과 포토다이오드(3)의 p+ 반도체 영역(12) 사이에 p- 영역(13b)을 형성함으로써, 포토다이오드(3)의 전하 축적 용량을 유지하면서, 전하 판독 트랜지스터(4)에서의 전하의 전송을 용이하게 하는 것이 가능하게 된다.
본 발명의 고체 촬상 장치에 따르면, 포토다이오드의 고농도 영역 사이에 형성되는 pn 접합부가, 일부 반도체 표면에 형성된 트랜지스터의 하부로 연장하도록, 반도체 기판의 내부에 형성함으로써, 화소 면적을 축소하여도 포토다이오드의 면적을 크게 유지할 수 있다. 따라서, 포화 전하량(Qs)이나 감도를 저하시키지 않고서 화소 사이즈를 미세화할 수 있다.
화소에서, 전하 판독 트랜지스터의 채널 부분을 반도체 기판의 표면에 대하여 깊이 방향으로 형성함으로써, 트랜지스터와 포토다이오드를 상하로 겹치도록 하여 입체적으로 형성할 수 있어, 포토다이오드의 면적을 크게 하여 화소 사이즈의 미세화를 실현하는 것이 가능하게 된다.
전하 판독 트랜지스터의 게이트 전극 및 게이트 절연막의 바닥부를, 포토다이오드의 pn 접합부의 깊이 이상의 깊은 위치에 형성함으로써, 채널 부분이 포토다이오드와 소스·드레인 영역 사이에 확실하게 형성되어, 전하 판독 트랜지스터의 동작을 확실하게 할 수 있다.
전하 판독 트랜지스터의 게이트 전극을, 포토다이오드의 중앙 부분에 위치시켜 형성함으로써, 포토다이오드의 주변과 게이트 전극의 거리를 동일하게 할 수 있어, 포토다이오드의 모든 신호 전하의 전송을 남김 없이 효율적으로 전하 판독 트랜지스터에 전송할 수 있다.
전하 판독 트랜지스터의 한쪽의 제2 도전형의 소스·드레인 영역이, 포토다이오드를 구성하는 제2 도전형의 반도체 영역과 겸함으로써, 전하 판독 트랜지스터의 실효 채널 길이를 결정할 수 있다.
이온 주입으로 형성된 포토다이오드의 제2 도전형의 반도체 영역과, 전하 판독 트랜지스터의 기판의 표면에 형성된 다른 쪽의 제2 도전형의 소스·드레인 영역 간의 거리에서, 전하 판독 트랜지스터의 실효 채널 길이가 결정되기 때문에, 전하 판독 트랜지스터의 게이트 전극의 바닥부 위치에 다소의 변동이 있더라도, 실효 채널 길이의 변동이 없어, 신뢰성이 높은 고체 촬상 장치를 제공할 수 있다.
전하 판독 트랜지스터의 게이트 전극의 주변부 또는 게이트 전극의 바닥부에 대응하는 부분에서, 포토다이오드의 제2 도전형의 반도체 영역과 게이트 절연막 사이에 제1 도전형의 반도체 영역을 형성함으로써, 포토다이오드의 결함 등에 의한 리크 전류의 발생을 억제할 수 있다.
포토다이오드의 제1 도전형의 고농도 반도체 영역과 게이트 절연막 사이에 이 고농도 반도체 영역보다 저농도의 제1 도전형 또는 제2 도전형의 반도체 영역을 형성함으로써, 포토다이오드의 전하 축적 용량을 유지하면서, 전하 판독 트랜지스터에서의 신호 전하의 전송을 용이하게 할 수 있다.
반도체 영역의 이면으로부터 광을 포토다이오드에 입사하도록 한 것에 의해, 포토다이오드의 면적이 크게 됨과 함께, 포화 전하량이나 감도를 저하시키지 않고, 화소 사이즈의 미세화를 도모할 수 있다.

Claims (9)

  1. 고체 촬상 장치에 있어서,
    포토다이오드와 상기 포토다이오드로부터의 신호 전하를 판독하기 위한 전하 판독 트랜지스터로 이루어지는 화소; 및
    반도체 기판
    을 포함하고,
    상기 화소가 상기 반도체 기판 상에 형성되며,
    상기 전하 판독 트랜지스터는 상부 제2 도전형 소스·드레인 영역, 하부 제2 도전형 소스·드레인 영역 및 채널 영역을 포함하고,
    상기 포토다이오드의 고농도 영역 사이에 형성되는 pn 접합부가 상기 반도체 기판의 내부에 형성되며, 상기 채널 영역은 상기 반도체 기판의 표면에 대하여 깊이 방향으로 형성되고, 상기 상부 제2 도전형 소스·드레인 영역은 상기 반도체 기판의 표면에 인접하게 배치되며,
    상기 포토다이오드의 상기 pn 접합부의 제2 도전형 부분이, 상기 트랜지스터의 상기 하부 제2 도전형 소스·드레인 영역으로 연장되는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 pn 접합부의 일부가 상기 전하 판독 트랜지스터의 일부를 형성하고, 상기 상부 제2 도전형 소스·드레인 영역이 상기 pn 접합부 위에 배치되는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 전하 판독 트랜지스터가 게이트 전극 및 게이트 절연막을 더 포함하고, 상기 게이트 전극 및 게이트 절연막의 바닥부가, 상기 포토다이오드의 pn 접합부의 깊이 이상의 깊은 위치에 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 전하 판독 트랜지스터와 상기 포토다이오드는, 상기 전하 판독 트랜지스터와 상기 포토다이오드의 접속부에 대응하는 게이트 전극을 포함하고, 상기 게이트 전극은 상기 포토다이오드의 중앙 부분에 위치하고 있는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 전하 판독 트랜지스터의 상기 하부 제2 도전형 소스·드레인 영역이, 상기 포토다이오드의 제2 도전형 반도체 영역으로도 기능하고 있는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 전하 판독 트랜지스터는, 이온 주입으로 형성된 상기 포토다이오드의 일부를 형성하는 하부 제2 도전형 반도체 영역과, 상기 전하 판독 트랜지스터의 상기 반도체 기판의 표면에 인접하게 형성된 상기 상부 제2 도전형 소스·드레인 영역 간의 거리에 의해 결정되는 실효 채널 길이를 갖는 것을 특징으로 하는 고체 촬상 장치.
  7. 제3항에 있어서,
    상기 전하 판독 트랜지스터는, 상기 전하 판독 트랜지스터의 상기 게이트 전극의 주변부 또는 상기 게이트 전극의 바닥부에 대응하는 부분에서, 상기 포토다이오드의 일부를 형성하는 하부 제2 도전형 반도체 영역과 상기 게이트 절연막 사이에 형성된, 제1 도전형 반도체 영역을 포함하는 것을 특징으로 하는 고체 촬상 장치.
  8. 제1항에 있어서,
    상기 전하 판독 트랜지스터의 게이트 절연막과 상기 포토다이오드의 제1 도전형 반도체 영역 사이에 배치된 고농도 반도체 영역보다 낮은 농도의 제1 도전형 또는 제2 도전형의 반도체 영역을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
  9. 제1항에 있어서,
    상기 반도체 기판의 이면으로부터 광을 상기 포토다이오드에 입사하는 것을 특징으로 하는 고체 촬상 장치.
KR1020050009919A 2004-02-04 2005-02-03 고체 촬상 장치 KR101190443B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00028353 2004-02-04
JP2004028353A JP4341421B2 (ja) 2004-02-04 2004-02-04 固体撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120021128A Division KR101159036B1 (ko) 2004-02-04 2012-02-29 고체 촬상 장치

Publications (2)

Publication Number Publication Date
KR20060041633A KR20060041633A (ko) 2006-05-12
KR101190443B1 true KR101190443B1 (ko) 2012-10-11

Family

ID=34675502

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050009919A KR101190443B1 (ko) 2004-02-04 2005-02-03 고체 촬상 장치
KR1020120021128A KR101159036B1 (ko) 2004-02-04 2012-02-29 고체 촬상 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020120021128A KR101159036B1 (ko) 2004-02-04 2012-02-29 고체 촬상 장치

Country Status (6)

Country Link
US (4) US7235826B2 (ko)
EP (4) EP2432018B1 (ko)
JP (1) JP4341421B2 (ko)
KR (2) KR101190443B1 (ko)
CN (2) CN100481473C (ko)
TW (1) TW200539437A (ko)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445944B2 (en) 2004-02-04 2013-05-21 Sony Corporation Solid-state image pickup device
JP4341421B2 (ja) 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
JP4525144B2 (ja) * 2004-04-02 2010-08-18 ソニー株式会社 固体撮像素子及びその製造方法
JP4507769B2 (ja) * 2004-08-31 2010-07-21 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP2007096271A (ja) * 2005-09-05 2007-04-12 Toshiba Corp 固体撮像装置及びその製造方法
EP2482316B1 (en) 2006-04-03 2013-10-16 Toppan Printing Co., Ltd. Color imaging device manufacturing method
JP4976765B2 (ja) * 2006-07-07 2012-07-18 ルネサスエレクトロニクス株式会社 固体撮像装置
JP4859045B2 (ja) * 2006-09-06 2012-01-18 シャープ株式会社 固体撮像素子および電子情報機器
KR100889483B1 (ko) * 2006-10-20 2009-03-19 한국전자통신연구원 저전압 동작 특성 향상을 위한 이미지 센서
KR100810423B1 (ko) * 2006-12-27 2008-03-04 동부일렉트로닉스 주식회사 이미지 센서 및 이미지 센서의 제조 방법
US7768047B2 (en) * 2007-05-10 2010-08-03 Micron Technology, Inc. Imager element, device and system with recessed transfer gate
KR100885921B1 (ko) * 2007-06-07 2009-02-26 삼성전자주식회사 후면으로 수광하는 이미지 센서
JP4793493B2 (ja) * 2007-09-12 2011-10-12 日本ユニサンティスエレクトロニクス株式会社 固体撮像素子及びその駆動方法並びに固体撮像素子行列
JP2009238819A (ja) * 2008-03-26 2009-10-15 Sony Corp リソグラフィー用マスクの作成方法、リソグラフィー用マスクデータの作成方法、裏面入射型固体撮像装置の製造方法、裏面入射型固体撮像装置および電子機器
EP2133918B1 (en) 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
JP5401928B2 (ja) * 2008-11-06 2014-01-29 ソニー株式会社 固体撮像装置、及び電子機器
JP5326507B2 (ja) * 2008-11-06 2013-10-30 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP4788742B2 (ja) * 2008-06-27 2011-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP5374941B2 (ja) 2008-07-02 2013-12-25 ソニー株式会社 固体撮像装置及び電子機器
JP5231890B2 (ja) * 2008-07-31 2013-07-10 株式会社東芝 固体撮像装置とその製造方法
JP4798205B2 (ja) 2008-10-23 2011-10-19 ソニー株式会社 固体撮像装置とその製造方法、及び撮像装置
JP4862878B2 (ja) 2008-10-30 2012-01-25 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5320989B2 (ja) * 2008-11-07 2013-10-23 ソニー株式会社 固体撮像装置、及び電子機器
JP5277880B2 (ja) * 2008-11-07 2013-08-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
EP2216817B1 (fr) * 2009-02-05 2014-01-08 STMicroelectronics (Crolles 2) SAS Capteur d'images à semiconducteur à éclairement par la face arrière
JP5394791B2 (ja) * 2009-03-27 2014-01-22 浜松ホトニクス株式会社 裏面入射型固体撮像素子
JP5515434B2 (ja) * 2009-06-03 2014-06-11 ソニー株式会社 半導体装置及びその製造方法、固体撮像素子
JP2010287743A (ja) * 2009-06-11 2010-12-24 Sony Corp 半導体装置及びその製造方法、固体撮像素子
JP5552768B2 (ja) * 2009-07-27 2014-07-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
JP5493669B2 (ja) * 2009-10-07 2014-05-14 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置の製造方法
US8658956B2 (en) * 2009-10-20 2014-02-25 Omnivision Technologies, Inc. Trench transfer gate for increased pixel fill factor
US8441052B2 (en) * 2009-10-21 2013-05-14 Hiok Nam Tay Color-optimized image sensor
JP5564918B2 (ja) * 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
FR2955700B1 (fr) * 2010-01-28 2012-08-17 St Microelectronics Crolles 2 Photodiode de capteur d'image
JP2011159756A (ja) 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011159757A (ja) 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
KR101845257B1 (ko) * 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2012199489A (ja) * 2011-03-23 2012-10-18 Sony Corp 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP5812692B2 (ja) 2011-05-27 2015-11-17 キヤノン株式会社 固体撮像装置の製造方法
JP5814625B2 (ja) 2011-05-27 2015-11-17 キヤノン株式会社 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
TW201334169A (zh) * 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
JP5413481B2 (ja) * 2012-04-09 2014-02-12 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
EP2713409B1 (en) * 2012-09-27 2020-08-26 ams AG Photodiode with a field electrode for reducing the space charge region
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
CN104981906B (zh) * 2013-03-14 2018-01-19 索尼半导体解决方案公司 固态图像传感器、其制造方法和电子设备
JP6221341B2 (ja) * 2013-05-16 2017-11-01 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US9356061B2 (en) 2013-08-05 2016-05-31 Apple Inc. Image sensor with buried light shield and vertical gate
JP6021762B2 (ja) * 2013-08-28 2016-11-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および製造方法、並びに、電子機器
JP5711323B2 (ja) * 2013-08-29 2015-04-30 ルネサスエレクトロニクス株式会社 固体撮像装置
US9640709B2 (en) 2013-09-10 2017-05-02 Heptagon Micro Optics Pte. Ltd. Compact opto-electronic modules and fabrication methods for such modules
JP6138661B2 (ja) * 2013-10-23 2017-05-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法、並びに電子機器
CN104637959B (zh) * 2013-11-08 2018-02-02 苏州东微半导体有限公司 半导体感光器件及其制造方法
KR102255183B1 (ko) * 2014-02-21 2021-05-24 삼성전자주식회사 수직형 트랜지스터를 갖는 씨모스 이미지 센서 및 그 제조 방법
JP6215246B2 (ja) * 2014-05-16 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器
JP2016018980A (ja) * 2014-07-11 2016-02-01 ソニー株式会社 固体撮像装置、製造方法、および電子機器
CN104952896A (zh) * 2015-05-28 2015-09-30 格科微电子（上海）有限公司 采用深沟槽隔离的图像传感器的制作方法
US20180294300A1 (en) * 2015-09-30 2018-10-11 Nikon Corporation Image sensor and image-capturing device
WO2017057278A1 (ja) * 2015-09-30 2017-04-06 株式会社ニコン 撮像素子および撮像装置
CN106981495B (zh) * 2016-01-15 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种cmos图像传感器及其制作方法
US10971533B2 (en) 2018-01-29 2021-04-06 Stmicroelectronics (Crolles 2) Sas Vertical transfer gate with charge transfer and charge storage capabilities
CN108511542B (zh) * 2018-01-31 2020-05-19 中国科学院长春光学精密机械与物理研究所 一种图像传感器的光电二极管和图像传感器
FR3085231B1 (fr) 2018-08-24 2020-09-25 St Microelectronics Crolles 2 Sas Capteur d'images a grande dynamique et faible bruit
FR3098075A1 (fr) 2019-06-28 2021-01-01 Stmicroelectronics (Crolles 2) Sas Pixel et son procédé de commande
JP2021132086A (ja) * 2020-02-19 2021-09-09 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11462579B2 (en) * 2020-02-28 2022-10-04 Omnivision Technologies, Inc. Pixel and associated transfer-gate fabrication method
US11810940B2 (en) * 2020-10-26 2023-11-07 Omnivision Technologies, Inc. Pointed-trench pixel-array substrate and associated fabrication method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4173765A (en) * 1978-05-26 1979-11-06 Eastman Kodak Company V-MOS imaging array
JPH0691239A (ja) * 1992-09-09 1994-04-05 Nippon Seiko Kk 超音波洗浄方法
KR20020048705A (ko) * 2000-12-18 2002-06-24 박종섭 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법
JP6091239B2 (ja) * 2013-02-13 2017-03-08 キヤノン株式会社 プリント回路板、プリント配線板および電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924265A (en) * 1973-08-29 1975-12-02 American Micro Syst Low capacitance V groove MOS NOR gate and method of manufacture
US4266234A (en) * 1978-01-16 1981-05-05 Texas Instruments Incorporated Parallel readout stratified channel CCD
DE2941362A1 (de) * 1979-10-12 1981-04-23 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Integrierter optischer detektor mit ladungstransferelement
JPH0652786B2 (ja) * 1986-05-13 1994-07-06 三菱電機株式会社 固体撮像素子
JP2517375B2 (ja) * 1988-12-19 1996-07-24 三菱電機株式会社 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法
JPH07120779B2 (ja) 1989-04-07 1995-12-20 三菱電機株式会社 固体撮像装置のオーバフロードレイン構造およびその製造方法
US5494833A (en) * 1994-07-14 1996-02-27 The United States Of America As Represented By The Secretary Of The Air Force Backside illuminated MSM device method
US6259085B1 (en) 1996-11-01 2001-07-10 The Regents Of The University Of California Fully depleted back illuminated CCD
JP3911788B2 (ja) 1997-03-10 2007-05-09 ソニー株式会社 固体撮像素子およびその駆動方法
JP3204169B2 (ja) 1997-07-23 2001-09-04 日本電気株式会社 半導体装置の製造方法
KR100298178B1 (ko) * 1998-06-29 2001-08-07 박종섭 이미지센서의포토다이오드
JP3668926B2 (ja) 1999-08-27 2005-07-06 株式会社ルネサステクノロジ 光インタコネクション受信モジュール
JP3655542B2 (ja) * 2000-09-22 2005-06-02 株式会社東芝 固体撮像装置
JP3759435B2 (ja) 2001-07-11 2006-03-22 ソニー株式会社 Ｘ−ｙアドレス型固体撮像素子
US6969631B2 (en) * 2003-06-16 2005-11-29 Micron Technology, Inc. Method of forming photodiode with self-aligned implants for high quantum efficiency
US8445944B2 (en) * 2004-02-04 2013-05-21 Sony Corporation Solid-state image pickup device
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4173765A (en) * 1978-05-26 1979-11-06 Eastman Kodak Company V-MOS imaging array
JPH0691239A (ja) * 1992-09-09 1994-04-05 Nippon Seiko Kk 超音波洗浄方法
KR20020048705A (ko) * 2000-12-18 2002-06-24 박종섭 저조도 특성을 향상시킬 수 있는 이미지 센서 및 그 제조방법
JP6091239B2 (ja) * 2013-02-13 2017-03-08 キヤノン株式会社 プリント回路板、プリント配線板および電子機器

Also Published As

Publication number Publication date
KR101159036B1 (ko) 2012-06-22
US11476286B2 (en) 2022-10-18
JP2005223084A (ja) 2005-08-18
CN101488512B (zh) 2011-03-02
CN101488512A (zh) 2009-07-22
EP2432018A2 (en) 2012-03-21
US7235826B2 (en) 2007-06-26
US7402450B2 (en) 2008-07-22
JP4341421B2 (ja) 2009-10-07
US20210098515A1 (en) 2021-04-01
EP2432018A3 (en) 2012-05-23
EP1562233B1 (en) 2012-08-29
EP2437299A1 (en) 2012-04-04
US20050167704A1 (en) 2005-08-04
KR20120030511A (ko) 2012-03-28
EP1562233A3 (en) 2006-03-01
US20080083940A1 (en) 2008-04-10
EP2437299B1 (en) 2013-09-18
US8088639B2 (en) 2012-01-03
CN100481473C (zh) 2009-04-22
TWI297209B (ko) 2008-05-21
EP2437300B1 (en) 2014-04-02
KR20060041633A (ko) 2006-05-12
EP1562233A2 (en) 2005-08-10
US20070246746A1 (en) 2007-10-25
CN1652343A (zh) 2005-08-10
EP2437300A1 (en) 2012-04-04
TW200539437A (en) 2005-12-01
EP2432018B1 (en) 2013-09-18

Similar Documents

Publication Publication Date Title
KR101190443B1 (ko) 고체 촬상 장치
US10825849B2 (en) Solid-state image pickup device
KR100758321B1 (ko) 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법
JP5552768B2 (ja) 固体撮像装置とその製造方法、及び電子機器
JP4654623B2 (ja) 固体撮像装置の製造方法
JP6877872B2 (ja) 光電変換装置およびその製造方法
JP4882962B2 (ja) 固体撮像装置
KR101063651B1 (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7