KR101160717B1 - 트랜시버에서의 공유 메모리 할당 방법 및 시스템 - Google Patents

트랜시버에서의 공유 메모리 할당 방법 및 시스템 Download PDF

Info

Publication number
KR101160717B1
KR101160717B1 KR1020077008270A KR20077008270A KR101160717B1 KR 101160717 B1 KR101160717 B1 KR 101160717B1 KR 1020077008270 A KR1020077008270 A KR 1020077008270A KR 20077008270 A KR20077008270 A KR 20077008270A KR 101160717 B1 KR101160717 B1 KR 101160717B1
Authority
KR
South Korea
Prior art keywords
delete delete
shared memory
bytes
transceiver
reed
Prior art date
Application number
KR1020077008270A
Other languages
English (en)
Other versions
KR20070065369A (ko
Inventor
마르코스 씨. 차네스
마이클 런드
Original Assignee
어웨어, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=35517609&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101160717(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 어웨어, 인크. filed Critical 어웨어, 인크.
Publication of KR20070065369A publication Critical patent/KR20070065369A/ko
Application granted granted Critical
Publication of KR101160717B1 publication Critical patent/KR101160717B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1809—Selective-repeat protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1835—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1874—Buffer management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/72—Routing based on the source address
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Telephonic Communication Services (AREA)
  • Communication Control (AREA)
  • Telephone Function (AREA)

Abstract

트랜시버는 다양한 어플리케이션을 전송 또는 지원하는 통신 시스템에서, 다수의 송신기 및/또는 수신기 지연경로 사이의 메모리와 프로세싱 파워를 공유하도록 설계된다. 예를 들어, 트랜시버의 송신기 및/또는 수신기 지연경로는 인터리버/디인터리버 메모리를 공유할 수 있다. 이러한 할당은 데이터율(data rate), 지연시간(latency), 비트오류율(BER), INP(impulse noise protection)요구사항, 각 지연경로로 전달되는 데이터 또는 정보, 또는 통신 시스템과 관련된 일반적인 어떤 변수에 기초하여 행해질 수 있다.
DSL, 트랜시버, 자원 공유

Description

트랜시버에서의 공유 메모리 할당 방법 및 시스템 {Method and system for allocatiing shared memory in transceiver}
본 출원은 2004년 10월 12일 “Sharing memory and processing resources in DSL systems”라는 명칭으로 가출원된 미국 특허 제 60/618,269에 대하여 35 U.S.C §119(e)에 따라 우선권 및 그 이익을 주장하며, 상기 가출원 전체를 본 출원에 원용한다.
본 발명은 통신 시스템에 관한 것이다. 특히, 본 발명의 모범적인 실시예는 통신 시스템 내의 메모리 공유에 관한 것이다. 또 다른 모범적인 실시예는 통신 시스템 내의 리소스 공유 코딩 또는 프로세싱에 관한 것이다.
미국 특허 제 6,775,320과 제 6,778,589는, 다수의 어플리케이션과 다수의 프레이머/코더/인터리버 FCI blocks(FCI block은 또한, 지연경로(latency path)라고 불린다.)을 지원하는 DSL 시스템을 기술한다.
DSL 시스템은 데이터율(data rate), 지연시간(latency)(지연(delay)), 비트오류율(BER)과 같은 것들에 관해서 다른 전송 요구사항을 갖는 어플리케이션들을 전송한다. 예를 들어, 비디오는 전형적으로 낮은 비트오류율(1E-10 이하)을 요구하지만, 높은 지연시간(20ms 이상)은 허용 가능하다. 한편, 음성은 전형적으로 낮은 지연시간(1ms 이하)을 요구하지만, 비트오류율(1E-3 이하)은 허용 가능하다.
미국 특허 제 6,775,320에 기술된 것과 같이, 어플리케이션들은 통신 시스템에서 상기 어플리케이션의 요구사항들을 충족시키기 위하여 어플리케이션마다 서로 다른 지연경로(latency path)를 사용할 수 있다. 결과적으로, 트랜시버는 비디오, 인터넷 접속 및 음성 전화통신과 같은 어플리케이션들을 지원하기 위하여 다수의 지원경로들을 지원해야한다. 트랜시버에서 상기 어플리케이션들이 구현될 때, 각각의 지연경로들은 어플리케이션 요구사항에 따른 서로 다른 성능을 가진 프레이머, 코더, 인터리버 블록을 가질 것이다.
트랜시버에서 다수의 지연경로들을 구현함에 있어서 한 가지 어려움은, 지연경로가 많은 양의 메모리와 프로세싱 파워를 요구하는 복잡한 디지털 회로라는 사실이다. 지연경로 내부의 인터리버는 오류정정성능을 제공하기 위하여 많은 양의 메모리를 소비할 수 있다. 예를 들어, 전형적인 DSL 트랜시버는 인터리버용으로 대략 16Kbytes의 메모리를 갖는 적어도 하나의 지연경로를 가질 것이다. 마찬가지로, 코딩 블록, 예를 들어, 리드-솔로몬 코더는 많은 양의 프로세싱 파워를 소비한다. 일반적으로, 지연경로의 수가 증가할 때 통신 시스템에 대한 메모리와 프로세싱 파워에 대한 요구사항은 커진다.
따라서, 본 발명의 모범적인 양상은 트랜시버 내의 하나 또는 그 이상의 인터리버들 및/또는 디인터리버들간의 공유메모리에 관한 것이다. 특히, 본 발명의 모범적인 양상은 트랜시버 내의 공유 지연경로 메모리(shared latency path memory)에 관한 것이다.
본 발명의 부가적인 양상은 통신 시스템에서 공유메모리의 구성과 초기화에 관한 것이다. 특히, 본 발명의 모범적인 양상은 통신 시스템에서 인터리버/디인터리버 메모리의 구성과 초기화에 관한 것이다.
본 발명의 부가적인 양상은 통신 시스템에 의해 개개의 구성 요소에 할당 가능한 메모리의 양을 결정하는 것에 관한 것이다. 특히, 본 발명의 모범적인 양상은 하나 또는 그 이상의 인터리버들 또는 디인터리버들에 할당 가능한 공유메모리의 최대용량을 결정하는 것에 관한 것이다.
본 발명의 또 다른 모범적인 양상에 따르면, 프로세싱 파워는 다수의 트랜시버 모듈들 간에 공유된다. 특히, 본 발명의 모범적인 실시예에 따라서, 코딩 모듈은 하나 또는 그 이상의 코더들 및/또는 디코들간에 공유된다.
본 발명의 또 다른 모범적인 실시예는 한번 또는 그 이상의 초기화 및 SHOWTIME(사용자 데이터 전송)동안 고정메모리 구성을 공유메모리 구성으로 변화시키는 것에 관한 것이다.
본 발명의 부가적으로 모범적인 양상은 변화하는 통신 상태들에 기초하여 하나 또는 그 이상의 공유메모리 및 프로세싱 자원들을 동적으로 업데이트하는 것에 관한 것이다.
본 발명의 부가적으로 모범적인 양상은 업데이트된 통신 변수에 기초하여 하나 또는 그 이상의 공유메모리와 프로세싱 자원들을 업데이트하는 것에 관한 것이다.
본 발명의 부가적으로 모범적인 양상은 업데이트된 통신 변수(들)에 기초하여 하나 또는 그 이상의 공유메모리와 프로세싱 자원들의 할당을 업데이트하는 것에 관한 것이다.
본 발명의 부가적인 양상은 트랜시버들간에 공유자원할당을 교환하는 것에 관한 것이다.
부가적으로 모범적인 양상은 다수의 모듈들로 공유메모리를 할당하는 단계를 구비하는 트랜시버내에서 공유메모리를 할당하는 방법에 관한 것이다. 여기에서, 각각의 다수의 모듈들은 적어도 하나의 인터리버와 적어도 하나의 디인터리버 또는 이들의 조합을 구비한다.
또 다른 양상은, 전술한 방법에서 다수의 모듈들이 인터리버들을 구비하는 것에 관한 것이다.
또 다른 양상은, 전술한 방법에서 다수의 모듈들이 디인터리버들을 구비하는 것에 관한 것이다.
또 다른 양상은, 전술한 방법에서 다수의 모듈들이 적어도 하나의 인터리버 및 적어도 하나의 디인터리버를 구비하는 것에 관한 것이다.
부가적으로 바람직한 양상은 적어도 하나의 인터리버와 적어도 하나의 디인터리버 또는 이들의 조합을 각각 포함하는 다수의 모듈들과, 상기 다수의 모듈들에 할당되도록 설계된 공유메모리를 구비하는 트랜시버에 관한 것이다.
또 다른 양상은, 전술한 트랜시버에서 다수의 모듈들이 인터리버들을 포함하는 것에 관한 것이다.
또 다른 양상은, 전술한 트랜시버에서 다수의 모듈들이 디인터리버들을 포함하는 것에 관한 것이다.
또 다른 양상은, 전술한 트랜시버에서 다수의 모듈들이 적어도 하나의 인터리버와 적어도 하나의 디인터리버를 포함하는 것에 관한 것이다.
상기 기재된 것과 본 발명의 다른 특징들 및 이점들은 아래 실시예의 설명에서 명확해질 것이다.
본 발명의 실시예는 아래의 도면을 참조하여 자세히 설명될 것이다.
도 1은 본 발명에 따른 모범적인 트랜시버를 나타내는 함수 블록도이다.
도 2는 본 발명에 따른 모범적인 자원공유방법을 개략적으로 보여주는 순서도이다.
도 3은 본 발명에 따른 모범적인 공유 메모리의 최대용량을 결정하는 방법을 개략적으로 보여주는 순서도이다.
도 4는 본 발명에 따른 모범적인 자원공유방법론을 개략적으로 보여주는 순서도이다.
본 발명의 모범적인 실시예들이 유/무선 통신환경 내의 공유자원들에 관련하여 기술될 것이다. 그러나, 본 발명의 시스템 및 방법들은 어떤 환경 내의 어떤 타입의 통신 시스템에 대해서도 똑같이 잘 작동할 것임을 인식해야할 것이다.
본 발명의 모범적인 시스템 및 방법들은 또한 DSL 모뎀들 및 VDSL 모뎀들과 같은 멀티캐리어 모뎀들 및 관련된 통신 하드웨어, 소프트웨어 및 통신 채널들에 관련하여 기술될 것이다. 그러나 본 발명에서는 불필요하게 애매하게 만드는 것을 피하기 위하여, 아래 설명에서는 잘 알려진 구조 및 장치를 생략하고 블록 다이어그램 형태 또는 다른 방법으로 요약되어 나타낼 것이다.
본 발명의 완전한 이해를 위한 설명을 위하여 다수의 상세한 내용들을 나열한다. 그러나, 본 발명은 앞으로 나열하는 특정 상세내용 외의 방법으로도 실행될 수 있음을 인식해야할 것이다.
또한, 여기에 설명된 모범적인 실시예는 시스템의 다양한 구성 요소가 함께 배치된 것을 보여주고 있지만, 시스템의 다양한 구성 요소는 텔레커뮤니케이션 네트워크 및/또는 인터넷과 같은 분산형 네트워크의 원격부에, 또는 전용의 보안, 비보안 및/또는 암호화 시스템 내에 위치될 수 있음을 인식해야할 것이다. 따라서, 시스템의 구성 요소들이 모뎀과 같은 하나 또는 그 이상의 장치들에 결합될 수 있거나, 또는 텔레커뮤니케이션 네트워크와 같은 분산형 네트워크의 특정 노드에 배치될 수 있음을 인식해야한다. 다음의 설명에서 알 수 있는 바와 같이, 그리고 계 산 효율 때문에, 시스템의 구성 요소는 시스템의 동작에 영향을 주지 않으면서 분산형 네트워크 내의 어떤 위치에도 배치될 수 있다. 예를 들어, 이들 다양한 구성 요소는 센트럴 오피스 모뎀(CO, ATU-C, VTU-O), 고객 댁내 모뎀(CPE, ATU-R, VTU-R), DSL 관리장치, 또는 그들의 몇몇 조합에 위치될 수 있다. 마찬가지로, 시스템의 하나 또는 그 이상의 기능부는 모뎀 및 관련된 연산장치 간에 분산될 수 있다.
또한, 소자들을 연결하는 통신 채널(5)을 포함하는 다양한 경로들은 유선 또는 무선 경로, 또는 그것들의 조합, 또는 연결된 소자들 사이에 데이터 제공 및/또는 통신이 가능한 어떠한 다른 알려진 또는 이후 개발된 소자일 수 있음을 인식해야할 것이다. 여기에서 사용된 모듈이란 용어는 그 소자와 관련된 기능을 실행할 수 있는 어떤 알려진 또는 이후 개발된 하드웨어, 소프트웨어, 펌웨어 또는 그것들의 조합을 지칭할 수 있다. 여기에서 사용된 결정하다(determine), 계산하다(calculate), 연산하다(compute)라는 용어 및 그 변형된 용어는 서로 호환 가능하게 사용되고 있으며, 어떤 종류의 방법론, 프로세스, 수학적 연산이나 기술도 포함한다. FCI 블록과 지연경로, 그리고 송신 모뎀 및 송신 트랜시버는 여기에서 호환 가능하게 사용되고 있다. 수신 모뎀 및 수신 트랜시버 또한 호환 가능하게 사용되고 있다.
도 1은 공유자원을 사용하는 트랜시버(100)의 바람직한 실시예를 나타낸다. 트랜시버의 수많은 기능요소들이 설명의 명확화를 위해 생략되었음을 인식해야한다. 그러나, 트랜시버(100)는 또한 본 발명기술이 구현되어 들어가는 전형적인 통 신 장치(들)에서 볼 수 있는 표준적인 구성요소들을 포함할 수 있다.
본 발명의 바람직한 실시예에 따르면, 메모리와 프로세싱 파워는 다중 어플리케이션들을 전송 또는 지원하는 통신 트랜시버 내의 다수의 송신기 및/또는 수신기 지연경로들 사이에서 공유될 수 있다. 예를 들어, 트랜시버의 송신기 및/또는 수신기 지연경로들은 인터리버/디인터리버 메모리를 공유할 수 있고, 공유메모리는 각 지연경로의 인터리버 및/또는 디인터리버로 할당될 수 있다. 할당은 각 지연경로로 전달된 어플리케이션 데이터 또는 정보의 데이터율(data rate), 지연시간(latency), 비트오류율(BER), 임펄스잡음보호요구(impulse noise protection requirements) 또는, 일반적인 통신 시스템에 관련된 어떤 변수에 기초해서도 이루어질 수 있다.
이와 같이, 예를 들어, 송신기 및/또는 수신기 지연경로들은 리드-솔로몬 코더/디코더 프로세싱 모듈을 공유할 수 있고, 이 모듈의 프로세싱 파워는 각 엔코더 및/또는 디코더로 할당될 수 있다. 이 할당은 각 지연경로로 전달된 어플리케이션 데이터 또는 정보의 데이터율(data rate), 지연시간(latency), 비트오류율(BER), 임펄스잡음보호요구(impulse noise protection requirements) 또는, 일반적인 통신 시스템에 관련된 어떤 변수에 기초해서도 이루어질 수 있다.
바람직한 실시예에 따르면, 제1트랜시버와 제2트랜시버는 예를 들면, 초기화를 하는 동안 각 트랜시버의 전체 및/또는 공유메모리 특성들에 대한 정보 및 하나 또는 그 이상의 지연경로에 대한 임의의 정보를 포함하는 메시지를 서로 송신한다. 이 정보는 어플리케이션 요구사항을 지원하기 위하여 지연경로들을 어떻게 구성할 지를 결정하기 전에 우선 송신될 수 있다. 이 정보에 기초하여, 모뎀들 중 하나는 각 지연경로를 통해 전달되고 있는 각 어플리케이션의 전송 요구조건을 충족시키는 FCI 배열 구성 변수(들)를 선택할 수 있다. 본 발명의 바람직한 실시예는 초기화하는 동안 수립되는 본 발명의 동작 및 특성들에 관련하여 설명될 것이지만, 자원의 공유는 변경될 수 있고, 메시지들은 초기화 동안 및/또는 사용자 데이터 전송 즉, 쇼타임(SHOWTIME) 동안 언제든지 두 트랜시버들 간에 전송될 수 있음을 인식해야할 것이다.
도 1은 트랜시버(100)의 모범적인 실시예를 나타낸다. 트랜시버(100)는 송신기부(transmitter portion)(200)와 수신기부(receiver portion)(300)를 포함한다. 송신기부(200)는 하나 또는 그 이상의 지연경로들(210, 220, …)을 포함한다. 마찬가지로 수신기부(300)는 하나 또는 그 이상의 지연경로들(310, 320, …)을 포함한다. 송신기부(200)의 각각의 지연경로들은 프레이머(212, 214, 216), 코더(222, 224) 및 인터리버(226)를 포함한다. 수신기부(300)의 각각의 지연경로들은 디프레이머(312, 314, 316), 디코더(322, 324) 및 디인터리버(326)를 포함한다. 트랜시버(100)는 하나 또는 그 이상의 링크들(미도시)로 모두 상호 연결된 공유 프로세싱 모듈(110), 공유메모리(120), 변수 결정 모듈(130), 경로 모듈(140), 할당 모듈(150) 및 공유 자원 관리 모듈(160)을 더 포함한다.
이 모범적인 실시예에서, 트랜시버(100)는 모두 4개의 송신기부 및 수신기부 지연경로(210, 220, 310, 320)로 나타냈다. 공유메모리(120)는 두 개의 송신기부 인터리버들(216, 226) 및 두 개의 수신기부 디인터리버들(316, 326)의 사이에서 공유된다. 공유 코딩 모듈과 같은 공유 프로세싱 모듈(110)은 두 개의 송신기부 코더들(214, 224) 및 두 개의 수신기부 디코더들(314, 324)간에 공유된다.
본 발명의 모범적인 실시예는 다수의 송신기부 지연경로들 및 수신기부 지연경로들을 갖는 트랜시버에 관련하여 설명될 것이지만, 본 발명이 어떠한 수의 지연경로를 갖는 어떤 트랜시버에도 적용될 수 있음을 인식해야할 것이다. 또한, 하나 또는 그 이상의 송신기부 지연경로가 공유자원을 공유하고, 하나 또는 그 이상의 수신기부 지연경로가 공유자원을 공유하고, 또는 송신기부 지연경로의 일부분 및 수신기부 지연경로의 일부분이 공유자원을 공유하도록 공유자원이 할당될 수 있음을 인식해야할 것이다. 또한, 하나 또는 그 이상의 지연경로들 또는 그 일부분은 고정자원에 할당되고, 예를 들면, 지연경로의 나머지 부분은 공유자원에 할당될 수 있다. 예를 들어, 지연경로(210)에서 코더(214)가 전용 프로세싱 모듈에 할당되고, 인터리버(216)는 공유메모리(120)의 일부분이 할당될 수 있으며, 그 반대 또는 그와 유사하게도 가능하다.
모범적인 실시예에 따르면, 다수의 송신기부 및 수신기부 지연경로들은 공유메모리(120)와 같이 인터리버/디인터리버 메모리를 공유하고, 공유 프로세싱 모듈(110)과 같이 코딩 모듈을 공유한다. 예를 들어, 인터리버/디인터리버 메모리는 서로 다른 인터리버들 및/또는 디인터리버들 간에 할당될 수 있다. 할당은 전달된 어플리케이션의 데이터율(data rate), 지연시간(latency), 비트오류율(BER), INP(impulse noise protection)와 같은 통신 시스템에 관련된 변수들에 기초해서 이루어질 수 있다. 마찬가지로, 코딩 모듈은 공유 프로세싱 모듈(110)의 일부분이 될 수 있고, 하나 또는 그 이상의 지연경로들 간에 공유될 수 있다. 이 공유는 전송중인 어플리케이션의 데이터율(data rate), 지연시간(latency), 비트오류율(BER), INP(impulse noise protection)와 같은 요구사항에 기초해서 이루어질 수 있다.
예를 들어, 모범적인 트랜시버는 공유 인터리버/디인터리버 메모리를 구비할 수 있고, 트랜시버의 송신기부 내의 인터리버(216)와 같은 인터리버로 공유메모리(120)의 제1부분을 할당하고, 트랜시버의 수신기부 내의 디인터리버(316)와 같은 디인터리버로 공유메모리(120)의 제2부분을 할당하도록 설계될 수 있다.
또는 예를 들어, 다른 모범적인 트랜시버는 공유메모리(120)와 같은 공유 인터리버/디인터리버 메모리를 구비할 수 있고, 트랜시버의 송신기부 내의 제1인터리버(예를 들면 216)에 공유메모리(120)의 제1부분을 할당하고, 트랜시버의 송신기부 내의 제2인터리버(예를 들면 226)에 공유메모리(120)의 제2부분을 할당하도록 설계될 수 있다.
또는 예를 들어, 다른 모범적인 트랜시버는 공유 인터리버/디인터리버 메모리를 구비할 수 있고, 트랜시버의 수신기부 내의 제1디인터리버(예를 들면 316)에 공유메모리(120)의 제1부분을 할당하고, 트랜시버의 수신기부 내의 제2디인터리버(예를 들면 326)에 공유메모리(120)의 제2부분을 할당하도록 설계될 수 있다. 구성에 관계없이 일반적으로 어떤 인터리버 또는 디인터리버 또는 이들의 그룹핑은 트랜시버의 송신기부에 있든 수신기부에 있든, 공유메모리(120)의 일부분과 관련될 수 있다.
공유자원의 확립, 구성 및 사용은 다음의 모범적인 방식으로 실행된다. 첫 번째로, 경로 모듈(140)과 협력하여 송신기 및 수신기 지연경로들의 수(N)가 결정된다. 그리고나서, 변수 결정 모듈(130)이 데이터율, 송신기데이터율, 수신기데이터율, 임펄스잡음보호, 비트오류율, 지연시간 등과 같은 하나 또는 그 이상의 변수들을 분석한다. 이들 하나 또는 그 이상의 변수들에 기초하여 할당 모듈(150)은 하나 또는 그 이상의 인터리버 및/또는 디인터리버들, 또는 그것들의 그룹핑에 공유메모리(120)의 일부분을 할당한다. 이러한 프로세스는 메모리 할당이 결정되고, N개의 각각의 지연경로에 할당될 때까지 계속된다.
각각의 지연경로에 대한 메모리 할당을 결정한 뒤, 공유 자원 관리(160)와 함께 트랜시버(100)는 지연경로의 수(N) 하나 또는 그 이상의 지연경로에 대한 인터리버 메모리의 최대용량 및/또는 모든 지연경로에 대한 전체 및/또는 공유메모리의 최대용량 중의 하나 또는 그 이상을 제2트랜시버로 전송한다.
트랜시버에서 인터리버/디인터리버 메모리와 코딩 프로세싱을 공유하는 세 가지 예가 아래에 설명된다. 이들 예 중에 지연경로는 트랜시버의 송신기부에 있을 수도 있고 수신기부에 있을 수도 있다.
예#1
제1송신기부 또는 수신기부 지연경로는, 높은 지연시간은 허용 가능하지만 매우 낮은 비트오류율을 요구하는 비디오 어플리케이션으로부터의 데이터를 전송할 수 있다. 이와 같은 경우에, 비디오는 많은 양의 인터리빙/디인터리빙 및 코딩(FEC(Forward Error Correction)코딩으로 알려진)을 가진 지연경로를 사용하여 전송될 것이다. 예를 들어, 지연경로는 16 체크바이트(R=16)를 갖는 255bytes의 코드워드 크기(N=255)를 사용한 리드-솔로몬 코딩과 64의 인터리버 깊이(depth)(D=64)를 사용한 인터리빙/디인터리빙이 함께 구성될 수 있다. 이 지연경로는 N*D=16*255=16Kbytes의 송신기 인터리버 메모리(또는 수신기 인터리버 메모리)를 요구할 것이다. 이 지연경로는 길이가 512bytes보다 적은 버스트오류를 정정할 수 있을 것이다.
제2송신기부 또는 수신기부 지연경로는, 중간치의 비트오류율과 중간량의 지연시간을 요구하는 인터넷 접속 어플리케이션을 전송할 수 있다. 이와 같은 경우에, 인터넷 접속 어플리케이션은 중간량의 인터리빙과 코딩을 갖는 지연경로를 사용하여 전송될 수 있을 것이다. 예를 들어, 지연경로는 8 체크바이트(R=8)를 갖는 128bytes의 코드워드 크기(N=128)을 사용한 리드-솔로몬 코딩과 16의 인터리버 깊이(D=32)를 사용한 인터리빙으로 구성될 것이다. 이 지연경로는 N*D=128*32=4Kbytes의 인터리버 메모리 및 같은 양의 디인터리버 메모리를 요구할 것이다. 이 지연경로는 길이가 128bytes보다 적은 버스트오류를 정정할 수 있을 것이다.
제3송신기부 또는 수신기부 지연경로는 매우 낮은 지연시간을 요구하지만 비트오류율은 허용 가능한 음성 전화통신 어플리케이션을 전송할 수 있다. 이와 같은 경우에, 비디오는 많은 양의 인터리빙 및 코딩을 가진 지연경로를 사용하여 전송될 수 있을 것이다. 예를 들어, 제3송신기부 또는 수신기부 지연경로는 인터리빙 또는 코딩 없이 구성될 수 있어서 이 지연경로를 통해 최저의 지연이 가능하지만 오류정정성능은 제공하지 않을 것이다.
본 발명의 원리에 따르면, 전술한 예#1에서 설명된 세 어플리케이션을 전송하는 시스템은 적어도 (16+4)=20Kbytes를 포함하는 하나의 메모리 공간을 공유하는 세 개의 지연경로를 가질 것이다. 또한, 세 개의 지연경로는 N=255/R=16과 N=128/R=8을 갖는 두 개의 코드워드를 동시에 엔코드(송신기부내에서) 또는 디코드(수신기부내에서)할 수 있는 공통 코딩 블록을 공유한다.
본 발명의 바람직한 실시예에 따르면, 지연경로는 초기화 또는 데이터 전송 모드(ADSL 및 VDSL 트랜시버에서의 SHOWTIME으로 알려진)중에 재구성될 수 있다. 이는 예를 들면, 어플리케이션 또는 어플리케이션 요구사항들이 변경될 때 발생될 것이다.
예#2
만일 하나의 비디오 어플리케이션, 하나의 인터넷 어플리케이션, 하나의 음성 어플리케이션 대신에 3개의 인터넷 접속 어플리케이션이 있다면, 송신기부 및/또는 수신기부 지연경로는 다른 방법으로 공유메모리와 코딩모듈을 활용하기 위하여 재구성될 것이다. 예를 들어, 시스템은 각 지연경로가 8 체크바이트(R=8)를 갖는 128bytes(N=128)의 코드워드 크기를 사용한 리드-솔로몬 코딩과 16의 인터리버 깊이(D=32)를 사용한 인터리빙으로 구성되는 3개의 송신기부 또는 수신기부 지연경 로를 갖도록 재구성될 수 있다. 각 지연경로는 N*D=128*32=4Kbytes의 인터리버 메모리를 요구할 것이고, 각 블록은 길이가 128bytes보다 적은 버스트오류를 정정할 수 있을 것이다. 전술한 세 개의 인터넷 접속 어플리케이션을 전송하는 예에 기초하면, 세 개의 지연경로는 N=128/R=16, N=128/R=8, N=128/R=8을 갖는 세 개의 코드워드를 동시에 엔코드(송신기측에서) 또는 디코드(수신기측에서)할 수 있는 공통 코딩 블록을 공유한다.
예#3
시스템은 다른 세트의 어플리케이션을 전송하기 위하여 구성될 수 있다. 예를 들어, 지연경로는 2개의 비디오 어플리케이션을 전송하기 위해 구성될 수 있다. 이런 경우에 오직 2개의 송신기부 또는 수신기부 지연경로가 요구되고, 세 번째 지연경로는 그냥 디스에이블시킬 수 있다. 또한, 메모리는 전술한 첫 번째 예에 기초하여 제한시킨다고 가정하면, 상기 두 개의 지연경로에 대한 최대 공유메모리는 20Kbytes이다. 이와 같은 경우에, 시스템은 2개의 지연경로를 갖도록 재구성 가능하고, 각 블록은 10 체크바이트(R=10)와 함께 200bytes(N=200)의 코드워드 크기를 사용한 리스-솔로몬 코딩과 50의 인터리버 깊이(D=50)를 사용한 인터리빙/디인터리빙으로 구성될 것이다. 각 지연경로는 N*D=200*50=10Kbytes의 인터리버 메모리를 요구할 것이고, 각 블록은 길이가 250bytes보다 적은 버스트오류를 정정할 수 있을 것이다. 이 구성은 양 지연경로에 대해서 20K의 공유메모리가 생기며, 이는 첫 번째 예와 같다. 지연경로의 메모리 제한의 범위 내에 머무르기 위하여, 각 지연경로 에 대한 오류정정성능은 예#1에서의 512bytes에서 250bytes로 감소되었다.
본 발명의 또 다른 양상은 FCI 구성 정보가 제1모뎀과 제2모뎀간에 전송되는 방법이다. FCI 구성 정보는 DSL 연결을 통해 전달되는 어플리케이션의 요구사항에 따라 달라질 것이다. 이 정보는 초기에 DSL 연결을 구성하기 위하여 초기화하는 동안 전송될 필요가 있을 것이다. 또한, 이 정보는 어플리케이션 변화 또는 어플리케이션 요구사항에 기초하여 DSL 연결을 재구성하기 위하여 SHOWTIME동안 전송될 필요가 있을 것이다.
하나의 실시예에 따르면, 제1모뎀은 지연, 버스트오류 정정성능 등과 같은 특수한 어플리케이션 요구사항을 충족시키기 위하여 요구되는 특수한 FCI 구성 파라미터들 예를 들어, 앞서 정의된 것과 같은 N, D, R을 결정한다. FCI 구성 파라미터들을 결정하기 위하여, 제1모뎀은 제2모뎀의 성능을 알아야한다. 예를 들어, 제1모뎀은 제2모뎀이 얼마나 많은 지연경로(FCI blocks)를 지원할 수 있는 가를 알아야한다. 또한, 제1모뎀은 각 송신기지연경로에 대한 인터리버 메모리의 최대 용량을 알아야한다. 게다가, 송신기 지연경로가 공통 메모리 공간을 공유할 수 있으므로 제1모뎀은 모든 송신기 지연경로에 대한 총 공유메모리를 알아야한다. 이러한 방법으로 제1모뎀은, 어플리케이션 요구사항을 충족시킬 수 있고 제2모뎀의 송신기부 지연경로 특성을 충족시킬 수 있는 구성을 선택할 수 있을 것이다.
예를 들어, 전술한 예의 값을 사용하면, 제1트랜시버는 초기화하는 동안 또는 SHOWTIME 동안에 제2트랜시버로 아래의 정보를 포함하는 메시지를 보낼 수 있 다.
? 지원되는 송신기 및 수신기 지연경로의 수 = 3
? 지연경로#1에 대한 최대 인터리버 메모리 = 16 Kbytes
? 지연경로#2에 대한 최대 인터리버 메모리 = 16 Kbytes
? 지연경로#3에 대한 최대 인터리버 메모리 = 16 Kbytes
? 모든 지연경로에 대한 최대 전체/공유메모리 = 20 Kbytes
상기 정보와 어플리케이션 요구사항에 기초해서, 제1트랜시버는 지연경로 설정들을 선택할 것이다. 예를 들어, 만일 어플리케이션이 1개의 비디오, 1개의 인터넷 접속, 1개의 음성 어플리케이션이라면 제1트랜시버는 아래와 같이 3개의 지연경로를 구성할 수 있다.
지연경로#1 - Video : N=255, R=16, D=64
지연경로#1 - Video : N=128, R=8, D=32
지연경로#1 - Video : N=0, R=0, D=1(코딩 또는 인터리빙 없음)
결국, 총 인터리버 메모리는 20Kbytes가 될 것이다.
또는 예를 들어, 오직 2개의 비디오 어플리케이션이 있다면 제1트랜시버는 아래와 같이 2개의 지연경로를 구성할 수 있다.
지연경로#1 - Video : N=200, R=10, D=50
지연경로#1 - Video : N=200, R=10, D=50
지연경로#1 - Video : N=0, R=0, D=1(코딩 또는 인터리빙 없음)
결국, 총 인터리버 메모리는 20Kbytes가 될 것이다.
또는, 제2트랜시버가 지연, 버스트오류 정정성능 등과 같은 특수한 어플리케이션 요구사항을 충족시키기 위하여 요구되는 특수한 FCI 구성 파라미터들 예를 들어, 앞서 정의된 것과 같은 N, D, R을 결정할 수 있다. 제1트랜시버에 대해 전술된 바와 같이 FCI 구성 변수들을 결정하기 위하여 제2트랜시버는 첫 번째로 제1트랜시버의 성능이 무엇인지 알아야한다. 이와 같은 경우에, 제1트랜시버는 제2트랜시버로 상기 전술할 정보를 포함하는 메시지를 보낼 것이다. 그리고 이 정보와 어플리케이션 요구사항에 기초하여 제2트랜시버는 지연경로설정을 선택할 것이다.
도 2는 트랜시버내에서 공유메모리를 할당하는 모범적인 방법을 도시한다. 특히, 제어는 단계 S200에서 시작하고, 단계 S210으로 이어진다. 단계 S210에서는, 하나 또는 그 이상의 공유 인터리버/디인터리버 메모리 및/또는 공유 코더/디코더 프로세싱 자원이 트랜시버내에서 하나 또는 그 이상의 지연경로로 할당된다. 그 다음에, 단계 S220으로 가서 제어시퀀스가 종료된다.
도 3은 본 발명의 모범적인 실시예에 따른 바람직한 공유자원할당 교환방법을 도시한다. 특히, 제어는 단계 S310에서 시작한다. 단계 S310에서는, 트랜시버내의 다수의 인터리버 또는 디인터리버들중의 특정한 인터리버 또는 디인터리버로 할당될 수 있는 공유메모리의 최대용량이 결정된다. 다음으로 단계 S320에서는, 하나 또는 그 이상의 인터리버들 및/또는 디인터리버들에 대해 결정된 최대용량이 다른 트랜시버로 전송된다. 부가적인 정보를 포함하는 메시지들은 또한, 다른 트랜시버로 송신되고/되거나 다른 트랜시버로부터 수신될 수 있다. 제어는 단계 S330으로 가서 종료된다.
도 4는 본 발명의 모범적인 실시예에 따른 자원공유를 위한 바람직한 순서를 도시한다. 특히, 제어는 단계 S400에서 시작하고, 단계 S410으로 이어진다. 단계 S410에서는 지연경로의 수가 결정된다. 그리고나서 단계 S420에서는, 지연경로정보(FCI 블록정보)가 다른 트랜시버로 전송된다. 부가적인 정보를 포함하는 메시지는 또한 다른 트랜시버로 전송가능하고/하거나 다른 트랜시버로부터 수신가능하다. 이 정보는 예를 들면 트랜시버내에서 메모리할당의 결정을 돕는데 사용될 수 있다. 게다가, 다른 트랜시버로부터 수신되는 메시지는 메모리 할당이 이루어지는데 기초가 되는 것이 무엇인지, 예를 들어, 지연경로의 수, 원격 트랜시버의 메모리 할당 및 요구되는 어플리케이션을 명시할 수 있었다. 그 다음에, 제어는 단계 S430으로 이어진다.
단계 S430에서, 각 지연경로에 대해, 단계 S440내의 단계들이 실행된다.
단계 S440에서 그리고 자원의 할당 모니터링이 실행되는 동안 단계 S450. 및
단계 S460이 실행된다. 특히, 단계 S450에서는, 통신 시스템과 관련된 하나 또는 그 이상의 변수가 결정된다. 그 다음, 단계 S460에서는, 공유자원이 하나 또는 그 이상의 통신 변수들에 기초하여 할당된다. 그 다음에, 단계 S470으로 계속된다.
단계 S470에서는, 공유자원의 할당이 다른 트랜시버로 전달된다. 다음으로, 단계 S480에서는 공유자원할당의 조정이 요구되는 통신의 변화가 있는지 아닌지를 결정한다. 통신 상태의 변화의 예들은 시스템을 통해 전달되고 있는 어플리케이션의 변화 및/또는 채널 상태에서의 변화 등을 포함한다. 만일 조정이 요구되면, 제어는 단계 S410으로 점프한다. 그렇지 않으면, 제어는 단계 S490으로 점프하여 제어시퀀스가 종료된다.
전술된 시스템은 모뎀, 다중캐리어모뎀, DSL모뎀, ADSL모뎀, XDSL모뎀, VDSL모뎀, 라인카드, 테스트장치, 다중캐리어 트랜시버, 유선 및/또는 무선 와이드/로컬 영역 네트워크 시스템, 위성통신시스템, 진단 기능을 갖춘 모뎀 등과 같은 유선 및/또는 무선 텔레커뮤니케이션 장치 또는 통신 장치에 구현되거나, 개별 프로그램된 범용컴퓨터에서 구현되거나, 또는 다음의 통신 프로토콜 중 어떤 것과 관련하여서도 구현가능하다.
: CDSL, ADSL2, ADSL2+, VDSL1, VDSL2, HDSL, DSL Lite, IDSL, RADSL, SDSL, UDSL 등
또한, 본 발명의 시스템, 방법 및 프로토콜은 특수 목적 컴퓨터, 프로그램된 마이크로프로세서 또는 마이크로컨트롤러 및 주변집적회로소자, ASIC 또는 다른 집적회로, 디지털신호프로세서, 개별소자회로와 같은 하드와이어드(hard-wired) 전자회로나 논리회로, PLD, PLA, FPGA, PAL과 같은 프로그래머블 논리장치, 모뎀, 송/수신기, 이와 동등한 수단 등에서 구현가능하다. 일반적으로, 상태머신(state machine)을 구현할 수 있는 즉, 여기에 기술된 방법론을 구현할 수 있는 어떠한 장치도 여기에서 설명된 본 발명에 따른 다양한 통신 방법들, 프로토콜 및 기술들을 구현하는데 사용될 수 있다.
또한, 제시된 방법은 여러 가지 컴퓨터 또는 워크스테이션 플랫폼에서 사용될 수 있는 포터블 소스 코드를 제공하는 객체 또는 객체 지향적 소프트웨어 개발환경을 사용한 소프트웨어로 즉시 구현될 수 있다. 또는, 제시된 시스템은 표준논리회로 또는 VLSI 설계를 사용한 하드웨어에서 부분적 또는 전체적으로 구현될 수 있다. 본 발명에 따른 시스템을 구현하기 위해 소프트웨어를 사용할 것인가 하드웨어를 사용할 것인가는 시스템의 속도 및/또는 효율 요구사항, 특정 기능, 그리고 활용되고 있는 특정 소프트웨어 또는 하드웨어 또는 마이크로프로세서 또는 마이크로컴퓨터 시스템에 좌우된다. 여기에 제시한 통신 시스템, 방법 및 프로토콜은 여기에 제공된 기능 설명으로부터 또한 컴퓨터 및 텔레커뮤니케이션 기술의 일반적인 기본지식을 가지고 이 기술 분야의 당업자에 의해 기존의 또는 앞으로 개발될 시스템 또는 구조, 장치 및/또는 소프트웨어를 사용하여 하드웨어 및/또는 소프트웨어로 즉시 구현될 수 있다.
또한, 제시된 방법은 저장 수단(매체)에 저장되어 제어기 및 메모리의 협력하에 프로그램된 범용컴퓨터, 특수 목적 컴퓨터, 마이크로프로세서 등에서 실행될 수 있는 소프트웨어로 즉시 구현될 수 있다. 이러한 경우들에서, 본 발명의 시스템 및 방법은 에플릿, 자바 또는 CGI 스크립트와 같은 개인용 컴퓨터에 임베딩된 프로그램, 서버 또는 컴퓨터 워크스테이션상에 상주하는 자원, 전용 통신 시스템 또는 시스템 구성요소에 임베딩된 루틴 등으로 구현될 수 있다. 또한, 이 시스템은 이 시스템 및/또는 방법을 통신 트랜시버의 하드웨어와 소프트웨어 시스템과 같은 소프트웨어 및/또는 하드웨어 시스템으로 물리적으로 통합함으로써 구현될 수 있다.
따라서, 본 발명에 따른 공유자원에 대한 시스템 및 방법이 지금까지 명백하게 설명되었다. 본 발명이 몇몇의 실시예에 관련하여 설명되었지만, 다양한 대체, 변경, 변화가 응용기술분야에서 통상의 지식을 가진 자에게는 자명할 것이다. 따라서, 본 발명의 사상 및 범위 내에 있는 모든 이러한 대체, 변경, 등가물 및 변화를 포함한다.

Claims (69)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 트랜시버에서 공유 메모리를 할당하는 방법에 있어서,
    인터리버에 할당 가능한 메모리의 최대 바이트 수를 특정하는 메시지를 초기화 동안에 트랜시버에 의해 송신하거나 수신하는 단계와,
    공유 메모리 내에서 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하기 위하여 인터리버에 의해 요구되는 메모리의 용량을 트랜시버에서 결정하는 단계와,
    제1의 데이터율로 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙하기 위하여 인터리버에 공유 메모리의 제1의 바이트 수를 트랜시버에서 할당하는 - 상기 인터리버에 할당된 메모리는 상기 메시지에서 특정되었던 상기 최대 바이트 수를 초과하지 않음 - 단계와,
    제2의 데이터율로 수신된 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하기 위하여 공유 메모리의 제2의 바이트 수를 트랜시버에서 할당하는 단계, 및
    인터리버에 할당된 공유 메모리 내에서 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하고, 디인터리버에 할당된 공유 메모리 내에서 상기 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하는 단계
    를 구비하는 트랜시버에서의 공유 메모리 할당 방법.
  47. 제 46 항에 있어서, 상기 결정은 임펄스잡음보호(impulse noise protection) 요구사항에 기초하여 이루어지는, 트랜시버에서의 공유 메모리 할당 방법.
  48. 제 46 항에 있어서, 상기 결정은 지연시간(latency) 요구사항에 기초하여 이루어지는, 트랜시버에서의 공유 메모리 할당 방법.
  49. 제 46 항에 있어서, 상기 결정은 비트오류율(BER) 요구사항에 기초하여 이루어지는, 트랜시버에서의 공유 메모리 할당 방법.
  50. 트랜시버에서 공유 메모리를 할당하는 방법에 있어서,
    디인터리버에 할당 가능한 메모리의 최대 바이트 수를 특정하는 메시지를 초기화 동안에 트랜시버에 의해 송신하거나 수신하는 단계와,
    공유 메모리 내에서 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하기 위하여 디인터리버에 의해 요구되는 메모리의 용량을 트랜시버에서 결정하는 단계와,
    제1의 데이터율로 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙하기 위하여 디인터리버에 공유 메모리의 제1의 바이트 수를 트랜시버에서 할당하는 - 상기 디인터리버에 할당된 메모리는 상기 메시지에서 특정되었던 상기 최대 바이트 수를 초과하지 않음 - 단계와,
    제2의 데이터율로 수신된 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하기 위하여 공유 메모리의 제2의 바이트 수를 트랜시버에서 할당하는 단계, 및
    디인터리버에 할당된 공유 메모리 내에서 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하고, 인터리버에 할당된 공유 메모리 내에서 상기 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하는 단계
    를 구비하는 트랜시버에서의 공유 메모리 할당 방법.
  51. 제 50 항에 있어서, 상기 결정은 임펄스잡음보호(impulse noise protection) 요구사항에 기초하여 이루어지는, 트랜시버에서의 공유 메모리 할당 방법.
  52. 제 50 항에 있어서, 상기 결정은 지연시간(latency) 요구사항에 기초하여 이루어지는, 트랜시버에서의 공유 메모리 할당 방법.
  53. 제 50 항에 있어서, 상기 결정은 비트오류율(BER) 요구사항에 기초하여 이루어지는, 트랜시버에서의 공유 메모리 할당 방법.
  54. 인터리버에 할당 가능한 메모리의 최대 바이트 수를 특정하는 메시지를 초기화 동안에 트랜시버에 의해 송신하거나 수신하기 위한 수단과,
    공유 메모리 내에서 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하기 위하여 인터리버에 의해 요구되는 메모리의 용량을 트랜시버에서 결정하기 위한 수단과,
    제1의 데이터율로 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙하기 위하여 인터리버에 공유 메모리의 제1의 바이트 수를 트랜시버에서 할당하는 - 상기 인터리버에 할당된 메모리는 상기 메시지에서 특정되었던 상기 최대 바이트 수를 초과하지 않음 - 수단과,
    제2의 데이터율로 수신된 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하기 위하여 공유 메모리의 제2의 바이트 수를 트랜시버에서 할당하기 위한 수단, 및
    인터리버에 할당된 공유 메모리 내에서 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하고, 디인터리버에 할당된 공유 메모리 내에서 상기 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하기 위한 수단
    을 구비하는 공유 메모리 할당 시스템.
  55. 제 54 항에 있어서, 상기 결정은 임펄스잡음보호(impulse noise protection) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  56. 제 54 항에 있어서, 상기 결정은 지연시간(latency) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  57. 제 54 항에 있어서, 상기 결정은 비트오류율(BER) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  58. 디인터리버에 할당 가능한 메모리의 최대 바이트 수를 특정하는 메시지를 초기화 동안에 트랜시버에 의해 송신하거나 수신하기 위한 수단과,
    공유 메모리 내에서 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하기 위하여 디인터리버에 의해 요구되는 메모리의 용량을 트랜시버에서 결정하기 위한 수단과,
    제1의 데이터율로 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙하기 위하여 디인터리버에 공유 메모리의 제1의 바이트 수를 트랜시버에서 할당하는 - 상기 디인터리버에 할당된 메모리는 상기 메시지에서 특정되었던 상기 최대 바이트 수를 초과하지 않음 - 수단과,
    제2의 데이터율로 수신된 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하기 위하여 공유 메모리의 제2의 바이트 수를 트랜시버에서 할당하기 위한 수단, 및
    디인터리버에 할당된 공유 메모리 내에서 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하고, 인터리버에 할당된 공유 메모리 내에서 상기 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하기 위한 수단
    을 구비하는 공유 메모리 할당 시스템.
  59. 제 58 항에 있어서, 상기 결정은 임펄스잡음보호(impulse noise protection) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  60. 제 58 항에 있어서, 상기 결정은 지연시간(latency) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  61. 제 58 항에 있어서, 상기 결정은 비트오류율(BER) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  62. 공유 메모리를 할당하는 시스템에 있어서,
    인터리버에 할당 가능한 메모리의 최대 바이트 수를 특정하는 메시지를 초기화 동안에 송신하거나 수신하는 단계와,
    공유 메모리 내에서 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하기 위하여 인터리버에 의해 요구되는 메모리의 용량을 결정하는 단계와,
    제1의 데이터율로 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙하기 위하여 인터리버에 공유 메모리의 제1의 바이트 수를 할당하는 - 상기 인터리버에 할당된 메모리는 상기 메시지에서 특정되었던 상기 최대 바이트 수를 초과하지 않음 - 단계와,
    제2의 데이터율로 수신된 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하기 위하여 공유 메모리의 제2의 바이트 수를 할당하는 단계, 및
    인터리버에 할당된 공유 메모리 내에서 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하고, 디인터리버에 할당된 공유 메모리 내에서 상기 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하는 단계
    를 수행하는 트랜시버를 구비하는 공유 메모리 할당 시스템.
  63. 제 62 항에 있어서, 상기 결정은 임펄스잡음보호(impulse noise protection) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  64. 제 62 항에 있어서, 상기 결정은 지연시간(latency) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  65. 제 62 항에 있어서, 상기 결정은 비트오류율(BER) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  66. 공유 메모리를 할당하는 시스템에 있어서,
    디인터리버에 할당 가능한 메모리의 최대 바이트 수를 특정하는 메시지를 초기화 동안에 송신하거나 수신하는 단계와,
    공유 메모리 내에서 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하기 위하여 디인터리버에 의해 요구되는 메모리의 용량을 결정하는 단계와,
    제1의 데이터율로 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙하기 위하여 디인터리버에 공유 메모리의 제1의 바이트 수를 할당하는 - 상기 디인터리버에 할당된 메모리는 상기 메시지에서 특정되었던 상기 최대 바이트 수를 초과하지 않음 - 단계와,
    제2의 데이터율로 수신된 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하기 위하여 공유 메모리의 제2의 바이트 수를 할당하는 단계, 및
    디인터리버에 할당된 공유 메모리 내에서 상기 제1의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 디인터리빙 하고, 인터리버에 할당된 공유 메모리 내에서 상기 제2의 복수의 리드-솔로몬 코딩된 데이터 바이트들을 인터리빙 하는 단계
    를 수행하는 트랜시버를 구비하는 공유 메모리 할당 시스템.
  67. 제 66 항에 있어서, 상기 결정은 임펄스잡음보호(impulse noise protection) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  68. 제 66 항에 있어서, 상기 결정은 지연시간(latency) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
  69. 제 66 항에 있어서, 상기 결정은 비트오류율(BER) 요구사항에 기초하여 이루어지는, 공유 메모리 할당 시스템.
KR1020077008270A 2004-10-12 2005-10-11 트랜시버에서의 공유 메모리 할당 방법 및 시스템 KR101160717B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61826904P 2004-10-12 2004-10-12
US60/618,269 2004-10-12
PCT/US2005/036015 WO2006044227A1 (en) 2004-10-12 2005-10-11 Resource sharing in a telecommunications environment

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022463A Division KR101160765B1 (ko) 2004-10-12 2005-10-11 트랜시버에서의 메모리 할당 방법

Publications (2)

Publication Number Publication Date
KR20070065369A KR20070065369A (ko) 2007-06-22
KR101160717B1 true KR101160717B1 (ko) 2012-06-28

Family

ID=35517609

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107022463A KR101160765B1 (ko) 2004-10-12 2005-10-11 트랜시버에서의 메모리 할당 방법
KR1020077008270A KR101160717B1 (ko) 2004-10-12 2005-10-11 트랜시버에서의 공유 메모리 할당 방법 및 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107022463A KR101160765B1 (ko) 2004-10-12 2005-10-11 트랜시버에서의 메모리 할당 방법

Country Status (9)

Country Link
US (14) US7831890B2 (ko)
EP (2) EP1832028B1 (ko)
JP (2) JP4889646B2 (ko)
KR (2) KR101160765B1 (ko)
CN (2) CN104993912B (ko)
AU (2) AU2005296086A1 (ko)
CA (4) CA2580280C (ko)
HK (1) HK1254421A1 (ko)
WO (1) WO2006044227A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1832028B1 (en) * 2004-10-12 2018-01-31 TQ Delta, LLC Resource sharing in a dsl transceiver
EP2005674B1 (en) 2006-04-12 2016-09-28 TQ Delta, LLC Packet retransmission and memory sharing
US8179915B2 (en) 2007-06-28 2012-05-15 Lantiq Deutschland Gmbh System and method for transmitting and retransmitting data
EP2242265B1 (en) 2008-01-31 2013-04-24 Mediatek Inc. A wireless communication receiver, a wireless communication receiving method and a television receiver
US9516116B2 (en) * 2008-06-06 2016-12-06 Apple Inc. Managing notification service connections
JP5299130B2 (ja) * 2009-07-03 2013-09-25 富士通セミコンダクター株式会社 受信データ処理回路及び受信データ処理切り替え方法
US20110280133A1 (en) * 2010-05-11 2011-11-17 Qualcomm Incorporated Scalable scheduler architecture for channel decoding
JP5140184B1 (ja) 2011-08-03 2013-02-06 田中貴金属工業株式会社 化学蒸着原料用の有機ルテニウム化合物及び該有機ルテニウム化合物の製造方法
EP2568637A1 (en) 2011-09-09 2013-03-13 Lantiq Deutschland GmbH Dynamic interleaver and deinterleaver buffer partitioning
KR102464801B1 (ko) * 2015-04-14 2022-11-07 삼성전자주식회사 반도체 장치의 동작 방법 및 반도체 시스템
JP6272581B2 (ja) * 2015-09-07 2018-01-31 三菱電機株式会社 符号化装置、復号装置及び送信装置
WO2018187902A1 (en) 2017-04-10 2018-10-18 Qualcomm Incorporated An efficient interleaver design for polar codes
US11469917B2 (en) * 2017-12-12 2022-10-11 Telefonaktiebolaget Lm Ericsson (Publ) Hybrid access to premises equipment using both fixed-line and radio communications
US10491342B1 (en) * 2018-07-23 2019-11-26 Hewlett Packard Enterprise Development Lp Bit error ratio tests with two-sided bit error ratio frequentist intervals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047827A (ko) * 1998-12-01 2000-07-25 요트.게.아. 롤페즈 양방향 터미널들 및 주국사이의 통신 시스템에 대한 요청메카니즘
US6707822B1 (en) * 2000-01-07 2004-03-16 Agere Systems Inc. Multi-session asymmetric digital subscriber line buffering and scheduling apparatus and method

Family Cites Families (213)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1004447A (en) 1908-08-29 1911-09-26 J G Brill Co Recording fare-box.
DE3069762D1 (en) 1980-08-26 1985-01-17 Ibm System for the retransmission of incorrectly received numbered frames in a data transmission system
WO1983001135A1 (en) 1981-09-18 1983-03-31 Rovsing As Christian Multiprocessor computer system
US4924456A (en) 1986-09-18 1990-05-08 Racal Data Communications, Inc. High speed modem
US4914653A (en) 1986-12-22 1990-04-03 American Telephone And Telegraph Company Inter-processor communication protocol
EP0324886B1 (en) 1988-01-22 1992-12-16 International Business Machines Corporation Control flow reduction in selective repeat protocols
US5214501A (en) 1988-10-03 1993-05-25 North American Philips Corporation Method and apparatus for the transmission and reception of a multicarrier high definition television signal
US4979174A (en) 1988-12-29 1990-12-18 At&T Bell Laboratories Error correction and detection apparatus and method
US5063533A (en) 1989-04-10 1991-11-05 Motorola, Inc. Reconfigurable deinterleaver/interleaver for block oriented data
GB9010637D0 (en) 1990-05-11 1990-07-04 Secr Defence A high frequency multichannel diversity differential phase shift(dpsk)communications system
US5524116A (en) * 1992-02-14 1996-06-04 At&T Corp. Packet framer
US6098188A (en) * 1992-02-14 2000-08-01 Lucent Technologies Inc. Packet framer
US5287384A (en) 1992-10-15 1994-02-15 Lxe Inc. Frequency hopping spread spectrum data communications system
JPH06164648A (ja) * 1992-11-19 1994-06-10 Mitsubishi Electric Corp データ伝送装置
US5995539A (en) 1993-03-17 1999-11-30 Miller; William J. Method and apparatus for signal transmission and reception
US5351016A (en) 1993-05-28 1994-09-27 Ericsson Ge Mobile Communications Inc. Adaptively self-correcting modulation system and method
US5596604A (en) 1993-08-17 1997-01-21 Amati Communications Corporation Multicarrier modulation transmission system with variable delay
US5420640A (en) 1993-12-03 1995-05-30 Scientific-Atlanta, Inc. Memory efficient method and apparatus for sync detection
US5583562A (en) 1993-12-03 1996-12-10 Scientific-Atlanta, Inc. System and method for transmitting a plurality of digital services including imaging services
JP3415693B2 (ja) 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス
JPH07254862A (ja) * 1994-03-15 1995-10-03 Sony Corp インターリーブ回路およびディインターリーブ回路
US5546347A (en) * 1994-07-22 1996-08-13 Integrated Device Technology, Inc. Interleaving architecture and method for a high density FIFO
FR2723282B1 (fr) 1994-07-29 1996-09-13 Alcatel Telspace Procede d'entrelacement et de desentrelacement de trames sdh et systeme correspondant
US5764693A (en) 1994-11-14 1998-06-09 Research In Motion Limited Wireless radio modem with minimal inter-device RF interference
US5563915A (en) 1994-11-30 1996-10-08 Thomson Consumer Electronics Inc. Data deinterleaver in a digital television signal decoding system
US6421323B1 (en) 1994-12-23 2002-07-16 Applied Digital Access, Inc. Method and apparatus for analyzing events in a telecommunications system
US5751338A (en) 1994-12-30 1998-05-12 Visionary Corporate Technologies Methods and systems for multimedia communications via public telephone networks
US5574747A (en) 1995-01-04 1996-11-12 Interdigital Technology Corporation Spread spectrum adaptive power control system and method
KR0151660B1 (ko) 1995-04-24 1998-10-01 홍건희 타이어의 소음저감을 위한 최적의 피치배열구조
US5867400A (en) 1995-05-17 1999-02-02 International Business Machines Corporation Application specific processor and design method for same
US5898710A (en) 1995-06-06 1999-04-27 Globespan Technologies, Inc. Implied interleaving, a family of systematic interleavers and deinterleavers
US5635864A (en) 1995-06-07 1997-06-03 Discovision Associates Comparator circuit
US5726644A (en) 1995-06-30 1998-03-10 Philips Electronics North America Corporation Lighting control system with packet hopping communication
US5793759A (en) 1995-08-25 1998-08-11 Terayon Corporation Apparatus and method for digital data transmission over video cable using orthogonal cyclic codes
US5907563A (en) 1996-03-07 1999-05-25 Kokusai Denshin Denwa Co. Ltd. Error control method and apparatus for wireless data communication
JP2778006B2 (ja) 1996-03-08 1998-07-23 株式会社ワイ・アール・ピー移動通信基盤技術研究所 直接拡散送受信装置
US5764649A (en) 1996-03-29 1998-06-09 Amati Communications Corporation Efficient address generation for convolutional interleaving using a minimal amount of memory
US5764896A (en) 1996-06-28 1998-06-09 Compaq Computer Corporation Method and system for reducing transfer latency when transferring data from a network to a computer system
ATE249118T1 (de) 1996-09-02 2003-09-15 St Microelectronics Nv Verbesserungen bei, oder in bezug auf mehrträgerübertragungssysteme
US5898698A (en) 1996-09-24 1999-04-27 Orckit Communications Ltd. Multiple codeword interleaver method and apparatus
US5737337A (en) 1996-09-30 1998-04-07 Motorola, Inc. Method and apparatus for interleaving data in an asymmetric digital subscriber line (ADSL) transmitter
US5745275A (en) 1996-10-15 1998-04-28 Lucent Technologies Inc. Multi-channel stabilization of a multi-channel transmitter through correlation feedback
US5903612A (en) 1996-11-08 1999-05-11 Alcatel Alsthom Compagnie Generale D'electricite Method to synchronize data and a transmitter and a receiver realizing said method
US5751741A (en) 1996-11-20 1998-05-12 Motorola, Inc. Rate-adapted communication system and method for efficient buffer utilization thereof
US5983382A (en) 1996-12-31 1999-11-09 Lucent Technologies, Inc. Automatic retransmission query (ARQ) with inner code for generating multiple provisional decodings of a data packet
JP3545154B2 (ja) 1997-01-29 2004-07-21 三菱電機株式会社 データ配布方法およびデータ配布装置
ATE292336T1 (de) 1997-01-31 2005-04-15 Cit Alcatel Verfahren und geräte zur schachtelung/entschachtelung von digitalen daten und kommunikationssystem
US5912898A (en) 1997-02-27 1999-06-15 Integrated Device Technology, Inc. Convolutional interleaver/de-interleaver
US6041057A (en) 1997-03-24 2000-03-21 Xylan Corporation Self-configuring ATM network
AU6969598A (en) 1997-04-14 1998-11-11 Northern Telecom Limited Method and system for avoiding communication failure in cdma systems
US6516435B1 (en) 1997-06-04 2003-02-04 Kabushiki Kaisha Toshiba Code transmission scheme for communication system using error correcting codes
US5917340A (en) 1997-10-08 1999-06-29 Pericom Semiconductor Corp. Twisted-pair driver with staggered differential drivers and glitch free binary to multi level transmit encoder
US6005851A (en) 1997-10-10 1999-12-21 Nortel Networks Corporation Adaptive channel control for data service delivery
US6285665B1 (en) 1997-10-14 2001-09-04 Lucent Technologies Inc. Method for establishment of the power level for uplink data transmission in a multiple access system for communications networks
JP3377420B2 (ja) 1997-11-14 2003-02-17 シャープ株式会社 通信処理装置
US6735185B1 (en) 1997-12-24 2004-05-11 Nokia Mobile Phones Ltd DS/CDMA reverse link structure for high data rate transmission
US6308278B1 (en) 1997-12-29 2001-10-23 Intel Corporation Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode
US6229810B1 (en) 1997-12-31 2001-05-08 At&T Corp Network server platform for a hybrid fiber twisted pair local loop network service architecture
KR100295086B1 (ko) 1998-01-23 2001-07-12 대표이사 서승모 싱글 버퍼 메모리를 사용한 디-인터리버 장치
US6226322B1 (en) 1998-03-30 2001-05-01 Texas Instruments Incorporated Analog receive equalizer for digital-subscriber-line communications system
US6873652B1 (en) 1998-04-01 2005-03-29 Panasonic Communications Co., Ltd. Activation of multiple xDSL modems with implicit channel probe
JPH11355254A (ja) 1998-06-05 1999-12-24 Sony Corp 通信装置
US6266337B1 (en) 1998-06-23 2001-07-24 Expand Network Ltd. Packet retransmission eliminator
US6452915B1 (en) 1998-07-10 2002-09-17 Malibu Networks, Inc. IP-flow classification in a wireless point to multi-point (PTMP) transmission system
US6496481B1 (en) 1998-07-16 2002-12-17 Industrial Technology Research Institute Data transfer method for wire real-time communications
US6381728B1 (en) 1998-08-14 2002-04-30 Qualcomm Incorporated Partitioned interleaver memory for map decoder
US6498806B1 (en) 1998-08-17 2002-12-24 International Business Machines Corporation Shared asymmetric digital subscriber line modem
US7072832B1 (en) 1998-08-24 2006-07-04 Mindspeed Technologies, Inc. System for speech encoding having an adaptive encoding arrangement
US6337877B1 (en) * 1998-08-27 2002-01-08 Legerity, Inc. Method and apparatus for scaling modem transfer capacity in a multi-channel communications system
JP3348660B2 (ja) 1998-10-09 2002-11-20 双葉電子工業株式会社 シンボル同期装置および周波数ホッピング受信装置
DE69907011T2 (de) 1998-10-30 2004-03-25 Broadcom Corp., Irvine Verallgemeinerter faltungsver- und -entschachteler
EP1006689B1 (en) 1998-11-30 2008-02-06 Matsushita Electric Industries Co., Ltd. Packet retransmission control using priority information
JP3450771B2 (ja) 1998-11-30 2003-09-29 松下電器産業株式会社 データ伝送方法，及びデータ送信装置
US6484283B2 (en) 1998-12-30 2002-11-19 International Business Machines Corporation Method and apparatus for encoding and decoding a turbo code in an integrated modem system
WO2000041397A1 (en) 1999-01-06 2000-07-13 Sarnoff Corporation Computer system for statistical multiplexing of bitstreams
WO2000042789A1 (en) 1999-01-14 2000-07-20 Telefonaktiebolaget Lm Ericsson (Publ) Priority transmission for various types of speech in network traffic
US6578162B1 (en) 1999-01-20 2003-06-10 Skyworks Solutions, Inc. Error recovery method and apparatus for ADPCM encoded speech
WO2000045581A2 (en) 1999-01-29 2000-08-03 Data Race, Inc. Modem transfer mechanism which prioritized data transfers
US6865233B1 (en) 1999-02-19 2005-03-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for control signalling enabling flexible link adaptation in a radiocommunication system
DE69934606T2 (de) * 1999-02-26 2007-10-04 Fujitsu Ltd., Kawasaki Turbodekoder und verschachtel-/endschachtelapparat
US6473418B1 (en) 1999-03-11 2002-10-29 Flarion Technologies, Inc. Orthogonal frequency division multiplexing based spread spectrum multiple access
US6480976B1 (en) 1999-03-11 2002-11-12 Globespanvirata, Inc. System and method for resource optimized integrated forward error correction in a DMT communication system
US6778596B1 (en) * 1999-03-12 2004-08-17 Aware, Inc. Method and multi-carrier transceiver with stored application profiles for supporting multiple applications
CA2302608A1 (en) 1999-03-29 2000-09-29 Lucent Technologies Inc. Multistream in-band-on-channel systems
US6754290B1 (en) 1999-03-31 2004-06-22 Qualcomm Incorporated Highly parallel map decoder
US7933295B2 (en) 1999-04-13 2011-04-26 Broadcom Corporation Cable modem with voice processing capability
FR2794590B1 (fr) 1999-06-01 2001-09-14 France Telecom Dispositif d'interface entre un equipement atm et un canal de transmission comportant une liaison radio synchrone
US6657949B1 (en) 1999-07-06 2003-12-02 Cisco Technology, Inc. Efficient request access for OFDM systems
WO2001011833A1 (en) 1999-08-06 2001-02-15 Berkeley Concept Research Corporation High-speed wireless network with a reliable wireless low bit-rate channel
EP2056552B1 (en) * 1999-09-15 2013-04-24 Daphimo Co. B.V., LLC Multicarrier system with dynamic switching between active application sets
US6519731B1 (en) 1999-10-22 2003-02-11 Ericsson Inc. Assuring sequence number availability in an adaptive hybrid-ARQ coding system
US6640239B1 (en) 1999-11-10 2003-10-28 Garuda Network Corporation Apparatus and method for intelligent scalable switching network
US6397368B1 (en) 1999-12-06 2002-05-28 Intellon Corporation Forward error correction with channel adaptation
US7574351B2 (en) 1999-12-14 2009-08-11 Texas Instruments Incorporated Arranging CELP information of one frame in a second packet
US7088781B2 (en) 1999-12-15 2006-08-08 Paradyne Corporation Tone ordered discrete multitone interleaver
EP1238504A1 (en) * 1999-12-16 2002-09-11 Aware, Inc. Bit allocation method in a multicarrier system
KR100331884B1 (ko) 2000-02-01 2002-04-09 서평원 무선 비동기 전송 모드 통신 시스템의 에러 정정 방법 및장치
US20020010810A1 (en) 2000-03-01 2002-01-24 Ming-Kang Liu xDSL function ASIC processor & method of operation
DE60020672T2 (de) 2000-03-02 2005-11-10 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und Vorrichtung zur Wiederholung der Videodatenrahmen mit Prioritätsstufen
CA2303630A1 (en) 2000-03-31 2001-09-30 Catena Technologies Canada, Inc. A system and method for forward error correction
AU2001251748A1 (en) 2000-04-14 2001-10-30 Solidstreaming, Inc. A system and method for multimedia streaming
US6956872B1 (en) 2000-05-22 2005-10-18 Globespanvirata, Inc. System and method for encoding DSL information streams having differing latencies
US7031259B1 (en) 2000-05-26 2006-04-18 Bigband Networks, Inc. Method and system for scheduling a transmission of compressible and non-compressible packets
US6647061B1 (en) * 2000-06-09 2003-11-11 General Instrument Corporation Video size conversion and transcoding from MPEG-2 to MPEG-4
US8363744B2 (en) 2001-06-10 2013-01-29 Aloft Media, Llc Method and system for robust, secure, and high-efficiency voice and packet transmission over ad-hoc, mesh, and MIMO communication networks
EP1204249A4 (en) 2000-06-23 2007-05-16 Mitsubishi Electric Corp PACKET RETRANSMISSION METHOD AND SYSTEM
JP2002084338A (ja) 2000-07-07 2002-03-22 Matsushita Electric Ind Co Ltd データ送信装置、データ受信装置、およびデータ通信システム
FR2812150A1 (fr) 2000-07-18 2002-01-25 St Microelectronics Sa Dispositif d'emission/reception de donnees numeriques capable de traiter des debits differents, en particulier dans un environnement vdsl
US6885696B2 (en) 2000-07-28 2005-04-26 Nortel Networks Limited Notifying bit allocation changes in a multicarrier modulation communications system
EP1540848B1 (en) 2000-08-03 2009-02-11 Infineon Technologies AG Flexible tdma system architecture
US7024592B1 (en) 2000-08-07 2006-04-04 Cigital Method for reducing catastrophic failures in continuously operating software systems
KR100651500B1 (ko) 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치
US7224702B2 (en) 2000-08-30 2007-05-29 The Chinese University Of Hong Kong System and method for error-control for multicast video distribution
JP2002076915A (ja) 2000-08-31 2002-03-15 Sony Corp インターリーブ装置及びインターリーブ方法、並びに、復号装置及び復号方法
US7187708B1 (en) 2000-10-03 2007-03-06 Qualcomm Inc. Data buffer structure for physical and transport channels in a CDMA system
EP1246409A4 (en) 2000-10-05 2007-04-25 Mitsubishi Electric Corp PACKET RETRANSMISSION SYSTEM, PACKET TRANSMISSION DEVICE, PACKET RECEIVING DEVICE, PACKET RETRANSMISSION METHOD, PACKET TRANSMITTING METHOD, AND PACKET RECEIVING METHOD
JP2002118527A (ja) 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 通信装置
US6922444B1 (en) 2000-10-11 2005-07-26 Globespanvirata, Inc. System and method for providing adaptive rate selection
US7103096B2 (en) 2000-10-12 2006-09-05 3Com Corporation Performance evaluation of multicarrier channels with forward error correction and automatic retransmission request
JP2002133765A (ja) * 2000-10-20 2002-05-10 Pioneer Electronic Corp 情報記録装置、情報記録方法、情報再生装置、情報再生方法及び情報記録媒体
US7089335B2 (en) 2000-10-30 2006-08-08 Microsoft Corporation Bridging multiple network segments and exposing the multiple network segments as a single network to a higher level networking software on a bridging computing device
JP3464649B2 (ja) 2000-12-27 2003-11-10 松下電器産業株式会社 送信装置、受信装置および通信方法
US7042891B2 (en) * 2001-01-04 2006-05-09 Nishan Systems, Inc. Dynamic selection of lowest latency path in a network switch
US7203206B2 (en) 2001-02-06 2007-04-10 Tioga Technologies Inc. Data partitioning for multi-link transmission
JP4187940B2 (ja) 2001-03-06 2008-11-26 株式会社エヌ・ティ・ティ・ドコモ パケット伝送方法及びシステム、並びにパケット送信装置、受信装置、及び送受信装置
US7164654B2 (en) * 2001-03-09 2007-01-16 Denso Corporation ARQ parameter retransmission control for variable data rate channels
US7058085B2 (en) 2001-03-14 2006-06-06 Nortel Networks Limited Method and apparatus for transmitting data over a network within a specified time limit
US7085232B1 (en) 2001-03-29 2006-08-01 Cisco Technology, Inc. ARQ in a point to multipoint network
TWI233361B (en) 2001-04-13 2005-06-01 Gen Hospital Corp Methods of preventing UVB-induced skin damage
US6392572B1 (en) 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder
US6987778B2 (en) * 2001-05-22 2006-01-17 Qualcomm Incorporated Enhanced channel interleaving for optimized data throughput
US20030099303A1 (en) 2001-06-04 2003-05-29 Koninklijke Philips Electronics N.V. Digital television (DTV) transmission system using enhanced coding schemes
US20030137948A1 (en) 2001-06-19 2003-07-24 Sridhar Komandur Retransmission control in wireless packet data networks
JP2003008553A (ja) 2001-06-22 2003-01-10 Mitsubishi Electric Corp 送信機、受信機、送受信機および通信システム
AUPR679201A0 (en) 2001-08-03 2001-08-30 Lucent Technologies Inc. Path metric normalization of add-compare-select processing
US6738370B2 (en) 2001-08-22 2004-05-18 Nokia Corporation Method and apparatus implementing retransmission in a communication system providing H-ARQ
US6904537B1 (en) 2001-08-27 2005-06-07 Network Elements, Inc. Data transmission across asynchronous time domains using phase-shifted data packet
US7218610B2 (en) 2001-09-27 2007-05-15 Eg Technology, Inc. Communication system and techniques for transmission from source to destination
US6754188B1 (en) 2001-09-28 2004-06-22 Meshnetworks, Inc. System and method for enabling a node in an ad-hoc packet-switched wireless communications network to route packets based on packet content
KR100827147B1 (ko) 2001-10-19 2008-05-02 삼성전자주식회사 부호분할다중접속 이동통신시스템에서 고속 데이터의효율적 재전송 및 복호화를 위한 송,수신장치 및 방법
KR100557167B1 (ko) 2001-11-02 2006-03-03 삼성전자주식회사 이동통신시스템에서의 재전송 장치 및 방법
KR100547871B1 (ko) 2001-11-08 2006-02-01 삼성전자주식회사 이동 통신시스템의 기지국 제어기와 기지국간 패킷 데이터재전송 방법 및 장치
KR100762612B1 (ko) 2001-12-07 2007-10-01 삼성전자주식회사 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법
US6700867B2 (en) 2001-12-20 2004-03-02 Motorola, Inc. Method and system for reduced memory hybrid automatic repeat request
KR100584426B1 (ko) * 2001-12-21 2006-05-26 삼성전자주식회사 고속 패킷 이동통신시스템에서 심벌 매핑을 위한 인터리빙장치 및 방법
KR100724438B1 (ko) 2001-12-26 2007-06-04 엘지전자 주식회사 기지국 모뎀의 메모리 제어장치
US7050552B2 (en) 2001-12-28 2006-05-23 Texas Instruments Incorporated System and method to mitigate pots ringing interference in DSL
KR100810350B1 (ko) 2002-01-07 2008-03-07 삼성전자주식회사 안테나 어레이를 포함하는 부호분할다중접속 이동통신시스템에서 다양한 채널상태에 따른 데이터 송/수신 장치 및 방법
KR100460970B1 (ko) 2002-01-10 2004-12-09 삼성전자주식회사 데이터 송수신 시스템 및 방법
US7184468B2 (en) * 2002-01-24 2007-02-27 Broadcom Corporation Method and system for implementing a conditional one's complement of partial address
DE10206727A1 (de) 2002-02-18 2003-08-28 Infineon Technologies Ag Kombinierter Ver-und Entschachteler sowie Turbo-Decodierer mit kombiniertem Ver-und Entschachteler
US20030179770A1 (en) 2002-02-28 2003-09-25 Zvi Reznic Channel allocation and reallocation in a communication system
JP3490425B2 (ja) 2002-03-14 2004-01-26 松下電器産業株式会社 受信装置及び受信方法
US7793191B2 (en) 2002-04-05 2010-09-07 Sony Corporation Interleave device, interleaving method, deinterleave device, and deinterleave method
TW201031157A (en) 2002-04-15 2010-08-16 Interdigital Tech Corp Software parameterizable control blocks for use in physical layer processing
JP2004007269A (ja) 2002-05-31 2004-01-08 Panasonic Communications Co Ltd Ｄｓｌモデム装置及びｄｓｌ通信におけるイニシャライズ方法
JP4016728B2 (ja) 2002-06-05 2007-12-05 日本電気株式会社 音声パケット優先制御装置とその方法
JP2004030506A (ja) * 2002-06-28 2004-01-29 Nec Corp 携帯型通信端末及びそのメモリの共有方法
JP2004056221A (ja) * 2002-07-16 2004-02-19 Matsushita Electric Ind Co Ltd 送受信装置
KR100537499B1 (ko) 2002-07-26 2005-12-19 삼성전자주식회사 전송제어 파라미터 생성방법 및 프레임 특성에 따른선택적 자동 재전송 방법
US7418241B2 (en) 2002-08-09 2008-08-26 Qualcomm Incorporated System and techniques for enhancing the reliability of feedback in a wireless communications system
AU2002339523A1 (en) 2002-09-06 2004-03-29 Telefonaktiebolaget Lm Ericsson (Publ) Method and devices for controlling retransmissions in data streaming
JP2004135013A (ja) 2002-10-10 2004-04-30 Matsushita Electric Ind Co Ltd 伝送装置及び伝送方法
US20040114536A1 (en) * 2002-10-16 2004-06-17 O'rourke Aidan Method for communicating information on fast and slow paths
US7266132B1 (en) 2002-10-24 2007-09-04 Cisco Technology, Inc. Flexible memory allocation for data transmission
US8270423B2 (en) 2003-07-29 2012-09-18 Citrix Systems, Inc. Systems and methods of using packet boundaries for reduction in timeout prevention
US7383048B2 (en) 2002-12-04 2008-06-03 Nokia Corporation Transmission of data packets by a node
EP1429506A3 (en) 2002-12-09 2007-01-24 Broadcom Corporation Pipeline architecture for equalisers
KR100531851B1 (ko) * 2003-03-06 2005-11-30 엘지전자 주식회사 이동통신 시스템의 데이터 송수신 방법
US7746816B2 (en) 2003-03-13 2010-06-29 Qualcomm Incorporated Method and system for a power control in a communication system
CN1764897B (zh) 2003-03-28 2010-11-10 汤姆森特许公司 用于传输基于媒体的文件的系统和方法
GB2400265A (en) 2003-03-31 2004-10-06 Sony Uk Ltd Routing data
US8036122B2 (en) 2003-04-03 2011-10-11 Alcatel Lucent Initiation of network treatment for data packet associated with real-time application different from network treatment applicable to data packet non-associated with the real-time application
US7321614B2 (en) 2003-08-08 2008-01-22 Intel Corporation Apparatus and methods for communicating using symbol-modulated subcarriers
JP4188774B2 (ja) 2003-08-14 2008-11-26 株式会社エヌ・ティ・ティ・ドコモ フレーム送受信システム、フレーム送信装置、フレーム受信装置、及びフレーム送受信方法
US7590094B2 (en) 2003-09-25 2009-09-15 Via Telecom Co., Ltd. Tristate requests for flexible packet retransmission
US7623894B2 (en) 2003-10-09 2009-11-24 Freescale Semiconductor, Inc. Cellular modem processing
US7302379B2 (en) 2003-12-07 2007-11-27 Adaptive Spectrum And Signal Alignment, Inc. DSL system estimation and parameter recommendation
JP2005191735A (ja) 2003-12-24 2005-07-14 Toshiba Corp 圧縮データ送信装置、圧縮データ送信システム、圧縮データ送信方法及びプログラム
US7457242B2 (en) * 2004-02-12 2008-11-25 Avaya, Inc. System for transmitting high quality speech signals on a voice over internet protocol network
US7536622B2 (en) 2004-03-29 2009-05-19 Nokia Corporation Data repair enhancements for multicast/broadcast data distribution
ES2378535T3 (es) 2004-04-01 2012-04-13 Panasonic Corporation Limitación de interferencia para las retransmisiones
JP4568755B2 (ja) 2004-04-05 2010-10-27 ワイアレス オーディオ アイピー ビー．ブイ． 動的スロット割当による無線音声送信システム及び方法
US7826438B1 (en) 2004-04-26 2010-11-02 Marvell International Ltd. Circuits, architectures, systems, methods, algorithms and software for reducing contention and/or handling channel access in a network
US20050254508A1 (en) 2004-05-13 2005-11-17 Nokia Corporation Cooperation between packetized data bit-rate adaptation and data packet re-transmission
US20050254441A1 (en) 2004-05-14 2005-11-17 Interdigital Technology Corporation Method and apparatus for efficiently allocating and deallocating interleaved data stored in a memory stack
BRPI0513620A (pt) 2004-07-26 2008-05-13 Interdigital Tech Corp coprocessador de acesso a pacotes por link inferior em alta velocidade para upgrade das capacidades de hospedeiro modem existente
US8775890B2 (en) 2004-09-13 2014-07-08 Inventergy, Inc. Automatic retransmission request control system and retransmission method in MIMO-OFDM system
EP1832028B1 (en) * 2004-10-12 2018-01-31 TQ Delta, LLC Resource sharing in a dsl transceiver
JP4331088B2 (ja) 2004-11-01 2009-09-16 株式会社東芝 通信装置および通信方法
US20060098662A1 (en) 2004-11-09 2006-05-11 Sunil Gupta Memory and processor efficient network communications protocol
EP1667353A1 (en) 2004-12-03 2006-06-07 STMicroelectronics N.V. Method and device for decoding packets of data within an hybrid ARQ scheme
KR100656982B1 (ko) 2004-12-21 2006-12-13 한국전자통신연구원 휴대 인터넷 단말기의 복호 장치 및 방법
JP4596958B2 (ja) 2005-04-01 2010-12-15 株式会社エヌ・ティ・ティ・ドコモ 無線通信装置及び無線通信方法
US20060236045A1 (en) * 2005-04-13 2006-10-19 Analog Devices, Inc. Apparatus for deinterleaving interleaved data using direct memory access
WO2007084177A2 (en) * 2005-05-06 2007-07-26 California Institute Of Technology Efficient loss recovery architecture for loss-decoupled tcp
US7685495B2 (en) * 2005-05-12 2010-03-23 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
US7519124B2 (en) * 2005-05-13 2009-04-14 Infineon Technologies Ag Method for seamless bit rate adaptation for multicarrier DSL
US7657818B2 (en) * 2005-06-22 2010-02-02 Adaptive Spectrum And Signal Alignment, Inc. Dynamic minimum-memory interleaving
US8230293B2 (en) 2005-06-29 2012-07-24 Nokia Corporation Forward error correction
US8644292B2 (en) 2005-08-24 2014-02-04 Qualcomm Incorporated Varied transmission time intervals for wireless communication system
CN1801687B (zh) 2005-09-08 2013-08-07 华为技术有限公司 一种基于非应答机制的数据帧重传方法和系统
US7729384B1 (en) 2005-11-01 2010-06-01 Metanoia Technologies, Inc. Multiple channel digital subscriber line framer/deframer system and method
US8098613B2 (en) 2005-12-28 2012-01-17 Alcatel Lucent Method of managing transmission delay in a wireless communication system
WO2007078219A1 (en) 2005-12-30 2007-07-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and arrangement for harq in wireless multi-carrier systems
EP1816776A1 (en) 2006-02-07 2007-08-08 Alcatel Lucent Device and method for mitigating effects of impulse noise on data packet transfer
EP2005674B1 (en) 2006-04-12 2016-09-28 TQ Delta, LLC Packet retransmission and memory sharing
US8743676B2 (en) 2006-05-10 2014-06-03 Apple Inc. Methods and systems for scheduling OFDM frames
CN101132259B (zh) 2006-08-23 2011-11-09 上海贝尔阿尔卡特股份有限公司 一种用于无线网络中最后重传时刻控制数据重传的方法
US7856033B2 (en) * 2006-11-14 2010-12-21 Lantiq Deutschland Gmbh Methods and systems for adaptive communication
US8031760B2 (en) * 2007-03-26 2011-10-04 Broadcom Corporation Fast modem reconfiguration
US7764595B2 (en) 2008-01-16 2010-07-27 Newport Media, Inc. Area and power efficient architectures of time deinterleaver for ISDB-T receivers
JP5332430B2 (ja) 2008-09-11 2013-11-06 富士通株式会社 共有メモリシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047827A (ko) * 1998-12-01 2000-07-25 요트.게.아. 롤페즈 양방향 터미널들 및 주국사이의 통신 시스템에 대한 요청메카니즘
US6707822B1 (en) * 2000-01-07 2004-03-16 Agere Systems Inc. Multi-session asymmetric digital subscriber line buffering and scheduling apparatus and method

Also Published As

Publication number Publication date
CA2580280A1 (en) 2006-04-27
US7831890B2 (en) 2010-11-09
AU2005296086A1 (en) 2006-04-27
JP2008516533A (ja) 2008-05-15
US20100306628A1 (en) 2010-12-02
WO2006044227A1 (en) 2006-04-27
US20150268863A1 (en) 2015-09-24
US20210303187A1 (en) 2021-09-30
US11543979B2 (en) 2023-01-03
KR101160765B1 (ko) 2012-06-28
US9898220B2 (en) 2018-02-20
US20160179389A1 (en) 2016-06-23
US11010073B2 (en) 2021-05-18
US20140075128A1 (en) 2014-03-13
US20120297148A1 (en) 2012-11-22
JP4976359B2 (ja) 2012-07-18
US10409510B2 (en) 2019-09-10
CA2869452A1 (en) 2006-04-27
US8607126B1 (en) 2013-12-10
CA2869452C (en) 2016-01-19
US20170090811A1 (en) 2017-03-30
US7844882B2 (en) 2010-11-30
US10579291B2 (en) 2020-03-03
US9547608B2 (en) 2017-01-17
US20190155530A1 (en) 2019-05-23
JP4889646B2 (ja) 2012-03-07
US7836381B1 (en) 2010-11-16
EP3340511A1 (en) 2018-06-27
CA2909150C (en) 2017-11-07
US8276048B2 (en) 2012-09-25
CA2980607C (en) 2020-04-07
US20180157436A1 (en) 2018-06-07
AU2011201250A1 (en) 2011-04-07
KR20070065369A (ko) 2007-06-22
CN104993912A (zh) 2015-10-21
EP1832028A1 (en) 2007-09-12
CN104993912B (zh) 2019-12-03
JP2009065692A (ja) 2009-03-26
CA2909150A1 (en) 2006-04-27
US20100228924A1 (en) 2010-09-09
US8495473B2 (en) 2013-07-23
HK1254421A1 (zh) 2019-07-19
US20190369891A1 (en) 2019-12-05
US20110029844A1 (en) 2011-02-03
CA2980607A1 (en) 2006-04-27
US9286251B2 (en) 2016-03-15
EP1832028B1 (en) 2018-01-31
US20060088054A1 (en) 2006-04-27
CA2580280C (en) 2015-03-10
EP3340511B1 (en) 2022-11-30
US9069718B2 (en) 2015-06-30
US20130308689A1 (en) 2013-11-21
KR20100116234A (ko) 2010-10-29
CN101057438A (zh) 2007-10-17

Similar Documents

Publication Publication Date Title
KR101160717B1 (ko) 트랜시버에서의 공유 메모리 할당 방법 및 시스템
AU2015200618B2 (en) Resource sharing in a telecommunications environment

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150604

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8