KR101157668B1 - 유기 ｅｌ 소자의 제조 방법 및 제조 장치 - Google Patents

유기 ｅｌ 소자의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR101157668B1
KR101157668B1 KR1020050029410A KR20050029410A KR101157668B1 KR 101157668 B1 KR101157668 B1 KR 101157668B1 KR 1020050029410 A KR1020050029410 A KR 1020050029410A KR 20050029410 A KR20050029410 A KR 20050029410A KR 101157668 B1 KR101157668 B1 KR 101157668B1
Authority
KR
South Korea
Prior art keywords
organic
layer
film
film thickness
forming
Prior art date
Application number
KR1020050029410A
Other languages
English (en)
Other versions
KR20060046645A (ko
Inventor
히로끼 단
Original Assignee
도호꾸 파이오니어 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도호꾸 파이오니어 가부시끼가이샤 filed Critical 도호꾸 파이오니어 가부시끼가이샤
Publication of KR20060046645A publication Critical patent/KR20060046645A/ko
Application granted granted Critical
Publication of KR101157668B1 publication Critical patent/KR101157668B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B32B17/10005—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing
    • B32B17/1055—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing characterized by the resin layer, i.e. interlayer
    • B32B17/10779—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing characterized by the resin layer, i.e. interlayer containing polyester
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • B32B17/10005—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin laminated safety glass or glazing
    • B32B17/10165—Functional features of the laminated safety glass or glazing
    • B32B17/10366—Reinforcements of the laminated safety glass or glazing against impact or intrusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1207—Heat-activated adhesive
    • B32B2037/1215—Hot-melt adhesive
    • B32B2037/1223—Hot-melt adhesive film-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 EL 소자의 유기층의 성막 불량에 의한 색도 어긋남을 해소하여, 수율을 개선한다.
기판 상의 하부 전극 등을 성막하는 전처리 공정(S1)과, 이 전처리 공정(S1) 후에 하부 전극 상에 적어도 유기 발광 기능층을 갖는 유기층과 상부 전극을 성막하는 성막 공정(S2)과, 성막 공정(S2) 후에 유기층 및 상부 전극을 봉하여 막는 밀봉 공정(S3)을 갖는 유기 EL 소자의 제조 방법에 있어서, 전처리 공정(S1) 후부터 상부 전극 형성 전까지 검사 공정(SS)을 실시한다.
유기 EL 소자, 전처리 공정, 유기 발광 기능층, 색도

Description

유기 ＥＬ 소자의 제조 방법 및 제조 장치{METHOD OF AND SYSTEM FOR MANUFACTURING ORGANIC EL DEVICES}
도 1은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 2는 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 3은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 4는 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 5는 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 6은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 7은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 8은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설 명도이다.
도 9는 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 10은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 11은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법을 설명하는 설명도이다.
도 12는 본 발명의 실시형태에 따른 유기 EL 소자의 제조 장치를 설명하는 설명도이다.
도 13은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 장치를 설명하는 설명도이다.
<도면의 주요부분에 대한 부호의 설명>
S1 : 전처리 공정
S2 : 성막 공정
S3 : 밀봉 공정
SS : 검사 공정
10, 10A, 20, 20A : 성막 장치
11, 12, 13, 22, 23, 24 : 증착실(클러스터형)
12A, 13A, 14A, 22A, 23A, 24A, 25A : 증착실(인라인형)
35A : 예비 증착실
15, 15A, 25 : 검사실
30 : 밀봉 장치
41 : 기판 반입실
42, 42A, 43, 43A : 교환실
44, 44A : 배출실
G : 진공 게이트
P, PA : 데이터 송신 수단
본 발명은 유기 EL 소자의 제조 방법 및 제조 장치에 관한 것이다.
유기 EL(Electroluminescence) 소자는 기판 상에 하부 전극과 유기 발광 기능층을 포함하는 유기층과 상부 전극을 적층시킨 기본 구조를 갖고 있으며, 상부 전극과 하부 전극 사이에 전압을 인가함으로써, 상부 전극 및 하부 전극의 한 쪽에 형성되는 음극측에서 전자가 유기층 내로 주입되고, 상부 전극 및 하부 전극의 다른 쪽에 형성되는 양극측에서 정공이 유기층 내로 주입되어, 이들이 유기층 중의 유기 발광 기능층에서 재결합함으로써 발광하는 자발광 소자이다.
이러한 유기 EL 소자의 제조 방법은 전처리 공정, 성막 공정, 밀봉 공정을 포함한 공정을 갖는다. 일반적으로, 전처리 공정에서는, 기판 상에 하부 전극 및 인출 전극을 성막 및 패터닝한 후, 절연막을 성막하여 하부 전극 상에 발광 영역의 개구부를 구획하도록 패터닝한다. 성막 공정에서는, 상술한 발광 영역의 개구부에 있어서, 하부 전극 상에 유기 발광 기능층을 포함하는 유기층(예컨대, 정공수송층, 발광층, 전자수송층) 및 상부 전극을 순차 성막함으로써, 기판 상에 유기 EL 소자를 형성한다. 밀봉 공정에서는, 형성된 유기 EL 소자를 외기로부터 차단하기 위해서, 밀봉 부재 또는 밀봉막을 이용하여 유기 EL 소자를 봉하여 막는다.
이러한 유기 EL 소자의 제조 방법에서는, 성막 불량 등에 의해서 유기 EL 소자가 양호한 발광 특성을 보이지 않는 불량품을 찾아내기 위해서, 검사 공정이 이루어지고 있다. 일반적으로, 이 검사 공정은 형성된 유기 EL 소자가 검사 중에 외기에 노출되는 것을 피하기 위해서 밀봉 공정 후에 이루어지지만, 하기 특허문헌 1에서는 실내를 진공 또는 건조 분위기로 유지한 검사실을 설치하여, 상부 전극이 형성된 후(성막 공정 후)에, 유기 EL 소자의 발광 특성을 검사하는 검사 공정을 실시하여, 불량인 것에 대해서는 이후의 밀봉 공정을 하지 않는 방법이 제안되어 있다.
이 검사 공정에서의 검사 내용은 하부 전극과 상부 전극 사이에 전압을 인가하여 발광 특성을 조사하는 것인데, 컬러 표시를 하기 위해서 특정한 발광색을 얻을 것이 요망되는 유기 EL 소자에 대해서는 색도 어긋남 체크가 이루어지고 있다. 이 색도 어긋남은 유기층을 협지하는 상부 전극과 하부 전극 사이에서 다중으로 반사하여 출사되는 빛의 반사 간섭 현상에 의해서, 출사되는 빛의 피크 파장이 원하는 발광색에 대하여 틀어짐으로써 생기는 것으로, 바텀 에미션(bottom emission) 방식 또는 톱 에미션(top emission) 방식을 막론하고 유기층의 막 두께가 설정 막 두께로 성막되지 않은 경우에 생기는 문제점이다.
이 색도 어긋남에 대해서는, 종래에는 예컨대 하기 특허문헌 2에 기재되는 것과 같이, 수정 진동자 등에 의한 막 두께 센서를 이용하거나, 혹 증착시의 증발 분자에 자외선을 조사했을 때에 얻어지는 형광 강도를 측정하여, 원하는 막 두께를 얻을 수 있도록 성막을 함으로써 대처하고 있다.
특허문헌 1 : 일본 특허 공개 2001-291585호 공보
특허문헌 2 : 일본 특허 공개 2000-294372호 공보
특허문헌 1에 기재된 종래 기술에 의하면, 상부 전극을 형성한 후에 검사 공정을 실시하여, 발광 불량이나 색도 어긋남을 지닌 유기 EL 소자를 불량이라고 판정하기 때문에, 불량이 된 유기 EL 소자를 밀봉 공정 전에 배제할 수 있어 이후의 공정을 생략할 수 있다. 이로써, 공정 손실을 줄일 수 있어, 생산 효율을 향상시킬 수 있다. 그러나, 상부 전극을 형성한 후의 검사이므로 막 두께가 설정 막 두께로부터 벗어나 색도 어긋남이 생기는 경우에도 이것을 수정할 여지는 없고, 검사 공정에서 불량이라고 판정된 것은 배제하지 않을 수 없게 된다. 따라서, 성막 공정에서의 성막 정밀도에 제품의 수율이 직접 영향을 주게 되어, 성막 불량이 많아지면 수율이 악화되고, 또, 높은 성막 정밀도를 요구하면 생산성이 악화된다고 하는 문제가 생긴다.
또한 성막 공정에서는, 전술한 특허문헌 2에 도시된 바와 같이, 막 두께 측정을 하면서 성막을 하고 있지만, 어느 측정 방법도 하부 전극 상에 적층된 유기층 의 막 두께를 직접 측정하는 것은 아니며, 간접적으로 막 두께 측정을 하고 있는 데에 지나지 않기 때문에, 각종 조건에 따라 실제로 성막된 유기층의 막 두께에 변동이 생기기 쉬워, 이것이 색도 어긋남의 원인으로 되어 버린다고 하는 문제가 있었다.
본 발명은 이러한 문제에 대처하는 것을 과제의 일례로 하는 것이다. 즉, 기판 상의 하부 전극과, 유기 발광 기능층을 갖는 유기층과, 상부 전극을 성막하는 유기 EL 소자의 제조 방법 및 제조 장치에 있어서, 성막 불량에 의한 불량품 발생을 저감함으로써 제품 수율을 개선하는 것, 유기층의 막 두께를 정밀도 좋게 설정 막 두께로 성막함으로써 색도 어긋남이 생기지 않는 유기 EL 소자를 형성하는 것, 등이 본 발명의 목적이다.
이러한 목적을 달성하기 위해서, 본 발명에 의한 유기 EL 소자의 제조 방법 및 제조 장치는 이하의 각 독립 청구항에 따른 구성을 적어도 구비하는 것이다.
[청구항 1] 기판 상에 적어도 하부 전극을 형성하는 전처리 공정과, 이 전처리 공정 후에 상기 하부 전극 상에 적어도 유기 발광 기능층을 갖는 유기층과 상부 전극을 성막하는 성막 공정과, 이 성막 공정 후에 상기 유기층 및 상기 상부 전극을 봉하여 막는 밀봉 공정을 갖는 유기 EL 소자의 제조 방법에 있어서, 상기 전처리 공정 후부터 상기 상부 전극 형성 전까지 검사 공정을 실시하는 것을 특징으로 하는 유기 EL 소자의 제조 방법.
[청구항 12] 기판 상에 적어도 하부 전극을 형성하는 전처리 공정 후에, 상 기 하부 전극 상에 적어도 유기 발광 기능층을 갖는 유기층과 상부 전극을 성막하는 성막 장치를 갖춘 유기 EL 소자의 제조 장치에 있어서, 상기 성막 장치는, 상기 전처리 공정 후의 상기 기판을 성막 공정 중에 반입하는 반입 수단과, 상기 기판 상에 유기층을 성막하는 성막 수단을 갖춘 성막실과, 이 성막실 사이의 상기 기판의 반송을 행하는 반송 수단과, 상기 성막실에서 상기 기판 상에 성막된 층의 막 두께를 측정하는 막 두께 측정 수단을 갖춘 검사실을 구비하는 것을 특징으로 하는 유기 EL 소자의 제조 장치.
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다. 도 1은 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법의 개요를 설명하는 설명도이다. 이 제조 방법에 의하면 본 발명의 실시형태는, 기판 상에 하부 전극 등을 형성하는 전처리 공정(S1) 후에, 이 하부 전극 상에 적어도 유기 발광 기능층을 갖는 유기층과 상부 전극을 성막하는 성막 공정(S2)과, 성막 공정(S2) 후에 유기층 및 상부 전극을 봉하여 막는 밀봉 공정(S3)을 지니고, 전처리 공정(S1) 후부터 성막 공정(S2)의 상부 전극 형성까지 검사 공정(SS)을 실시하는 것이다.
이에 따르면, 전처리 공정(S1) 후부터 성막 공정(S2)의 최종 공정인 상부 전극을 성막하기 전까지 검사 공정(SS)을 행함으로써, 검사 결과가 성막 불량인 경우에는 이것을 수복하여 적정한 막 두께 상태를 얻을 수 있다. 또한, 다층의 성막에 있어서, 그 도중에 검사 공정(SS)을 넣음으로써 어떤 층의 성막시에 불량이 발생했는지가 판명되기 쉽게 되어, 다음 로트에서의 성막에 반영하여 다음 번 로트로부터의 불량 발생을 미연에 막을 수 있다.
한편, 도 1에 도시하는 검사 공정(SS)은 하부 전극이나 유기층의 막 두께를 측정함으로써 이루어지며, 예컨대, 검사 공정(SS)은 광학적 막 두께 측정법을 이용하여 행할 수 있다. 단, 본 발명의 실시형태에서는, 상술한 하부 전극의 막 두께를 측정하는 경우는, 하부 전극만의 막 두께를 측정하는 경우에 한정되지 않고, 하부 전극하의 평탄화막 등의 기초층이나 기판을 포함하여, 이들의 총 막 두께를 측정하는 경우도 포함된다. 또, 유기층의 막 두께 측정을 하는 경우라도, 성막된 유기층만의 막 두께를 측정하는 경우에 한정되지 않고, 그 아래의 하부 전극이나 기초층 등의 막 두께를 포함해서 측정하는 경우도 포함된다.
이에 따르면, 적층된 하부 전극 등이나 유기층의 막 두께를 실측하기 때문에, 이후의 성막을 이 실측된 막 두께에 기초하여 설정할 수 있어, 최종적인 유기층의 막 두께를 높은 정밀도로 성막할 수 있다. 또한, 막 두께 측정으로서 광학적 막 두께 측정법을 채용함으로써, 굴절율 등의 광학 특성을 동시에 측정할 수 있어, 이후의 성막에 대하여 광학 특성을 고려에 넣은 막 두께 설정을 할 수 있다. 광학적 막 두께 측정법으로서는, 광 간섭식 막 두께 측정계, 분광 엘립소메트리, 광 흡수법 등을 채용할 수 있다. 또한, 성막 도중에 적층 막 두께를 실측하기 때문에 성막 자체를 높은 정밀도로 행하지 않더라도 최종적인 유기층 등의 막 두께를 높은 정밀도로 설정 막 두께에 일치시킬 수 있다.
도 2의 (a)～(c)는 도 1의 본 발명의 실시형태를, 검사 공정(SS)를 실시하는 시기에 관해서 분류한 것으로, 검사 공정(SS)이 전처리 공정(S1) 후부터 성막 공정(S2) 전까지 실시된 예(도 2(a)), 검사 공정(SS)이 전처리 공정(S1) 후 및 성막 공 정(S2) 중의 2회(검사 공정(SS1, SS2)) 실시된 예(도 2(b)) 및 검사 공정(SS)이 성막 공정(S2) 중에 실시된 예(도 2(c))를 각각 도시한 설명도이다. 또한, 도 3～도 5는 도 2의 (a)～(c)의 각 성막 공정(S2)을 더욱 자세히 설명한 도면이다. 이하, 이들에 대해 순차 설명한다.
도 2(a)는 전처리 공정(S1)에서 형성한 하부 전극의 막 두께를 검사하는 검사 공정(SS)를 성막 공정(S2) 전에 실시하는 것이다. 그리고, 여기서 검사하는 막은 주로 하부 전극이지만, 기초층인 평탄화막이나 절연막, 보호막 등이 있는 경우는, 이들과 하부 전극의 총 막 두께를 막 두께 측정하는 것이라도 좋다. 더욱이, 바텀 에미션의 ITO 기판에 박막을 채용한 경우는 이 ITO 기판을 포함한 기판, 기초층 및 하부 전극 전체의 총 막 두께를 계측하는 경우도 포함한다. 한편, 여기서 기초층이란, 기판과 하부 전극 사이에 형성된 성막을 말하며, 구체적으로는 기판 상에 형성된 박막 트랜지스터(TFT)나 색 변환 필터, 컬러 필터 등의 기능 요소에 생긴 요철을 매립하는 평탄화막과, 이 평탄화막으로부터의 가스(수증기 등) 방출을 차단하기 위해서 평탄화막 상에 형성한 절연막이나 보호막을 의미한다. 절연막에는, 상술한 평탄화막 상에 성막한 기초층의 절연막 외에, 각 유기 소자를 구획하는 절연막도 존재한다. 이하, 기초층이란 상술한 내용과 동일한 구성 요소를 갖는 것으로 한다. 그러나, 이들 기초층은 본 발명에 있어서, 반드시 필요한 구성 요소가 아니다.
도 3은 도 2(a)의 공정을 더욱 상세히 설명한 설명도이며, 도 3에 도시한 바와 같이, 전처리 공정(S1) 후에 검사 공정(SS)에서 하부 전극의 막 두께 측정이 이 루어지고, 이 검사 공정(SS)의 결과에 기초하여, 성막 공정(S2)의 적어도 하나의 제1 유기층을 성막한 후에, 이 제1 유기층 상에 적층되는 유기층의 막 두께 조정을 할 수 있다. 즉, 도 3에 도시한 바와 같이, 성막 공정(S2)에 있어서, 층 1의 성막 (S21) …, 층 n의 성막(S2n)이 이루어진 후에 검사 공정(SS)의 검사 결과에 기초하여, 하부 전극 등의 막 두께 측정의 결과에 기초하여 다음 이후에 성막되는 층 n+1의 막 두께 조정(St)이 이루어진다. 그리고, 그 막 두께 조정(St)이 이루어진 층 n+1 위에(필요에 따라서 다른 층을 성막하여) 상부 전극을 성막한다(S2e). 막 두께 조정(St)은 광학적 막 두께 측정법의 측정 결과로부터 발광 특성을 시뮬레이션하여 색도 어긋남을 예측함으로써 이루어진다. 검사 공정 후의 성막 공정에 의해서 성막되는 층 n+1을 색도 보정층으로 함으로써 색도 어긋남을 미연에 막을 수 있다.
이와 같이, 도 2(a), 도 3에 도시하는 유기 EL 소자의 제조 방법에 의하면, 성막 공정(S2)에 의한 진공 증착 장치에 반입하기 전에 하부 전극 등의 막 두께를 측정할 수 있기 때문에, 전처리 공정(S1)이 진공 상태라는 제약을 받지 않고 하부 전극 등을 형성할 수 있다. 따라서, 이 경우, 전처리 공정(S1)에서는, 여태까지와 같이 진공 상태를 유지하는 설비 등이 불필요하게 되어, 설비 비용의 저감을 도모할 수 있다.
또한, 도 2(a), 도 3에 도시한 바와 같이 성막 공정(S2) 전에 하부 전극의 막 두께를 측정하는 검사 공정(SS)을 실시하고, 이들의 데이터를 시뮬레이션 계산하여, 그 후에 성막하는 정공수송층, 발광기능층, 전자수송층의 막 두께를 최적으 로 계산함으로써, 각 층의 증착시에 피드포워드 형식으로 보정을 하는 것이 가능해진다.
이어서, 도 2(b)는 전처리 공정(S1)에서 형성한 하부 전극 등의 막 두께를 검사하는 검사 공정(SS1)을 성막 공정(S2) 이전에 실시하고, 아울러 성막 공정(S2) 중에, 검사 공정(SS2)을 실시하는 것이다. 여기서, 검사 공정(SS1)에서 검사하는 막은 도 2(a), 도 3과 마찬가지로 주로 하부 전극이지만, 하부 전극에 더하여 평탄화막 등을 포함한 하부 전극과 기초층의 총 막 두께라도 좋다. 특히, 기판에 박막을 채용한 경우는 상술한 바와 같이 기판, 기초층 및 하부 전극 전체의 총 막 두께를 계측하는 경우도 포함한다.
그리고, 성막 공정(S2)에서 실시하는 검사 공정(SS2)은 적어도 하나의 제1 유기층을 성막한 후에 검사 공정(SS2)이 이루어지고, 전처리 공정(S1) 후의 검사 공정(SS1)과 이 검사 공정(SS2)의 검사 결과에 기초하여 제1 유기층 상에 적층되는 유기층의 막 두께 조정을 할 수 있다.
즉, 도 4에 도시한 바와 같이 검사 공정(SS1)을 전처리 공정(S1) 후부터 성막 공정(S2) 전까지의 사이에 실시하여, 하부 전극 등의 막 두께를 측정한다. 그리고 성막 공정(S2)에 있어서, 층 1의 성막(S21) …, 층 n의 성막(S2n)이 이루어진 후에 검사 공정(SS2)을 실시하여, 층 n까지 적층된 유기층의 막 두께 측정이 이루어지고, 이들 2회의 검사 공정(SS1, SS2)의 막 두께 측정 결과에 기초하여 다음 이후에 성막되는 층 n+1의 막 두께 조정(St)이 이루어진다. 그리고, 그 막 두께 조정 (St)이 이루어진 층 n+1 위에(필요에 따라서 다른 층을 성막하여) 상부 전극을 성막한다(S2e). 막 두께 조정(St)은 광학적 막 두께 측정법의 측정 결과로부터 발광 특성을 시뮬레이션하여 색도 어긋남을 예측함으로써 이루어진다.
이와 같이, 도 2(b), 도 4에 도시하는 2회의 검사 공정(SS1, SS2)의 양 결과에 기초하여, 막 두께 조정(St)에 의한 색도 보정층으로서의 층 n+1을 오차가 적은 최적의 막 두께로서 산출할 수 있다. 즉, 전처리 공정(S1)에서 성막한 하부 전극 등의 막 두께를 검사 공정(SS1)에서 정확히 파악할 수 있고, 아울러 성막 공정(S2)에서 성막한 유기층의 막 두께를 검사 공정(SS2)에서 정확히 파악할 수 있기 때문에, 막 두께 조정(St)에 의한 색도 보정층의 층 n+1의 막 두께를 설정 막 두께와의 오차가 적은 최적치로서 산출할 수 있다. 그 결과 성막한 층 n+1의 막 두께는 색도 어긋남을 억제하기 위해서 최적의 막 두께이기 때문에, 색도 어긋남을 미연에 막을 수 있다.
이어서, 도 2(c)는 전처리 공정(S1) 후의 유기 발광 기능층을 포함하는 유기층을 성막하는 성막 공정(S2) 중에, 검사 공정(SS)을 실시하는 것이다. 이 때, 도 5에 도시한 바와 같이, 검사 공정(SS)에서는 적어도 하나의 제1 유기층을 성막한 후에 검사 공정(SS)이 이루어지고, 이 검사 공정(SS)의 검사 결과에 기초하여 제1 유기층 상에 적층되는 유기층의 막 두께 조정을 할 수 있다. 즉, 도 5에 도시한 바와 같이, 성막 공정(S2)에 있어서, 층 1의 성막(S21) …, 층 n의 성막(S2n)이 이루어진 후에 검사 공정(SS)을 실시하여, 이 검사 공정(SS)에서 층 n까지 적층된 유기 층의 막 두께 측정이 이루어지고, 이 막 두께 측정의 결과에 기초하여 다음 이후에 성막되는 층 n+1의 막 두께 조정(St)이 이루어진다. 그리고, 그 막 두께 조정(St)이 이루어진 층 n+1 위에(필요에 따라서 다른 층을 성막하여) 상부 전극을 성막한다(S2e). 막 두께 조정(St)은 광학적 막 두께 측정법의 측정 결과로부터 발광 특성을 시뮬레이션하여 색도 어긋남을 예측함으로써 이루어진다. 검사 공정 후에 성막되는 층 n+1을 색도 보정층으로 함으로써 색도 어긋남을 미연에 막을 수 있다.
이와 같이, 도 2(c), 도 5에 도시한 바와 같이 유기 발광 기능층을 포함하는 유기층을 성막하는 성막 공정(S2) 중에, 검사 공정(SS)을 실시함으로써, 후에 성막되는 층 n+1을 색도 보정층으로 함으로써 색도 어긋남을 미연에 막을 수 있다.
이상, 도 2의 (a)～(c)와 이들을 상세히 설명한 도 3～도 5에 도시한 바와 같이, 검사 공정(SS, SS1, SS2)을 전처리 공정(S1) 후부터 성막 공정(S2)의 상부 전극 형성 전까지 행하고, 이들 검사 결과에 기초하여, 후에 성막되는 유기층을 색도 보정층으로서 성막하여 색도 어긋남을 해소한다.
한편, 도 2의 (b), (c) 및 도 4, 도 5에 도시하는 이들 검사 공정(SS, SS2)은 각 검사 결과에 기초하여 상술한 제1 유기층의 막 두께 조정을 하는 것이라도 좋고, 즉 성막한 제1 유기층의 막 두께를 계측하여, 색도 보정층으로서 그 제1 유기층 상에 또 동일한 제1 유기층을 성막하여 색도 조정을 하는 색도 보정층을 성막하는 것이더라도 상관없다. 한편, 이들의 구체적인 예에 대해서는, 후술하는 도 7～도 10을 이용하여 상세히 설명한다.
이어서, 도 1～도 5에 있어서 성막한 막 두께를 측정하는 방법의 일례에 관해서, 도 6을 이용하여 설명한다. 통상, 하부 전극이나 기초층, 발광층 등의 각 막 두께를 측정하는 검사 방법으로서, 기판 상에 적층한 하부 전극 등의 막 두께를 직접 측정하는 방법이 있지만, 그 밖의 방법으로서 성막시에 예정하고 있었던 성막 장소와 다른 곳(예컨대, 마더 유리 기판의 비어 있는 스페이스를 이용하여)에, 동일 재료로 이루어지는 단일막을 성막해 두고, 그 단일막의 막 두께를 직접 계측하는 방법을 들 수 있다.
일례를 들면, 도 6에 도시한 바와 같이, 다면 상(다른 복수 상)의 마더 유리 기판(1) 위에, 유기 EL 소자(2)를 다수 갖는 유기 EL 패널(3)이 복수 배치되고, 이들 유기 EL 패널(3)은 인접하는 변부에 인출 배선부(4)를 갖고 있다. 마더 유리 기판(1)은 그 평면의 일부(예컨대, 마더 유리 기판(1)의 변 가장자리)에 각 층의 막 두께를 계측하기 위한 단일막 영역(A)를 갖춘다. 이 단일막 영역(A)에 하부 전극 단일막(5), 기초층의 평탄화막 단일막(6), 절연막 단일막(7), 정공주입층 단일막(8), 발광층(R) 단일막(9), 발광층(G) 단일막(10), 발광층(B) 단일막(11), 전자수송층 단일막(12)을 별도 형성하여, 이들 각 단일막의 막 두께를 직접 계측함으로써, 유기 EL 패널(3)을 형성할 때에 적층한 각 층의 막 두께를 정확히 얻을 수 있다. 한편, 본 발명의 실시형태에서는, 단일막 영역(A)에 형성한 각 단일막은 상술한 각 단일막의 수에 한정된 것이 아니라, 예컨대 상기 각 단일막의 수보다도 적은 것이나 단일막의 수가 많은 것(예컨대, 정공수송층 단일막 등을 갖춘 것)이라도 좋다.
이하, 본 발명의 더욱 구체적인 실시형태를 설명한다. 도 7～도 9(도 2의 (a)～(c)와 도 3～도 5에 각각 대응)에 도시하는 실시형태에서는, 유기층으로서 정공수송층, 발광층, 전자수송층의 3층을 증착에 의해서 성막하는 경우를 예로 하고 있다.
도 7에 도시하는 실시형태에서는, 도 2(a) 및 도 3과 마찬가지로 전처리 공정(S1)을 거쳐 기판 상에 형성된 하부 전극 등에 검사 공정(SS)을 실시한다.
구체적으로는, 우선 전처리 공정(S1) 후, 기판이 반입되어(S101), 세정이 실시된(S102) 후, 광학적 막 두께 측정에 의한 검사 공정(SS)을 실시하여, 하부 전극 등의 막 두께를 측정한다. 그리고, 그 후에 성막 공정(S2)이 이루어진다. 성막 공정(S2)에서는, 하부 전극 상에 정공수송층의 증착이 이루어지며(S201), 다음에 발광층의 증착이 이루어지고(S202), 또한 전자수송층의 증착이 이루어진다(S203).
이 검사 공정(SS)에서는, 예컨대 분광 엘립소메트리를 채용하여 하부 전극 등의 적층막 두께를 계측하고, 그 상태에서의 적층 막 두께가 측정되면, 그 측정시에 구해진 각 층의 광학 특성과 막 두께의 측정 결과에 기초하여 발광 특성의 시뮬레이션 계산을 하여, 유기층의 막 두께에 의해서 결정되는 출사광의 피크 파장이 원하는 색도와 일치하도록, 그 후 성막하는 색도 보정층의 막 두께 조정을 한다. 그리고, 이 조정에 의해서 설정된 막 두께로 전자수송층 위에 마찬가지로 전자수송층으로 이루어지는 색도 보정층을 증착한다(S204).
그 후에는, 상부 전극을 증착하고(S205), 종래 기술과 같은 발광 특성의 실측에 의한 검사(SSA)를 하여, 색도 어긋남이 없음을 확인하여, 밀봉 공정에서 유기 EL 소자의 밀봉을 한다(S3).
도 8에 도시하는 실시형태에서는, 도 2(b) 및 도 4와 같은 식으로 전처리 공정(S1)을 거치고, 기판 상에 형성된 하부 전극 등에 광학적 막 두께 측정에 의한 검사 공정(SS1)을 실시하여, 하부 전극 등의 막 두께를 측정하고, 아울러 성막 공정(S2)의 상부 전극을 형성하기 전에 검사 공정(SS2)을 실시하여, 형성된 유기층의 막 두께를 측정한다. 구체적으로는, 우선, 전처리 공정(S1) 후에, 기판이 반입되어(S101), 세정이 실시된(S102) 후, 이 검사 공정(SS1)에 의해, 예컨대 분광 엘립소메트리를 채용하여 하부 전극 등을 계측한다. 다음에, 성막 공정(S2)에서는, 하부 전극 상에 정공수송층의 증착이 이루어지고(S201), 다음에 발광층의 증착이 이루어지고(S202), 또 전자수송층의 증착이 이루어진다(S203). 그리고, 이 단계에서, 광학적 막 두께 측정에 의한 검사가 이루어진다(검사 공정(SS2)). 이 검사 공정(SS2)에서는, 검사 공정(SS1)과 마찬가지로 예컨대 분광 엘립소메트리를 채용하여 하부 전극 상에 적층된 정공수송층, 발광층, 전자수송층의 적층 막 두께를 측정한다.
2회의 검사 공정(SS1, SS2)에 의해 적층된 하부 전극, 유기층의 막 두께가 측정되면, 그 측정시에 구해진 각 층의 광학 특성과 막 두께의 측정 결과에 기초하여 발광 특성의 시뮬레이션 계산을 하여, 유기층의 막 두께에 의해서 결정되는 출사광의 피크 파장이 원하는 색도와 일치하도록 그 후 성막하는 색도 보정층의 막 두께 조정을 한다. 그리고, 이 조정에 의해서 설정된 막 두께로 검사 공정(SS2) 전의 전자수송층의 위에 마찬가지로 전자수송층으로 이루어지는 색도 보정층을 증착한다(S204).
그 후에는, 상부 전극을 증착하고(S205), 종래 기술과 같은 식의 발광 특성의 실측에 의한 검사(SSA)를 실시하여, 색도 어긋남이 없음을 확인하여, 밀봉 공정에서 유기 EL 소자를 밀봉한다(S3).
도 9에 도시하는 실시형태에서는, 도 2(c) 및 도 5와 마찬가지로 우선, 전처리 공정을 거쳐 하부 전극 등이 형성된 기판이 반입되어(S101), 세정이 실시된(S102) 후, 성막 공정(S2)이 이루어진다. 성막 공정(S2)에서는, 하부 전극 상에 정공수송층의 증착이 이루어지고(S201), 다음에 발광층의 증착이 이루어지고(S202), 또한 전자수송층의 증착이 이루어진다(S203). 그리고, 이 단계에서, 광학적 막 두께 측정에 의한 검사가 이루어진다(검사 공정(SS)). 이 검사 공정(SS)에서는, 예컨대 분광 엘립소메트리를 채용하여 하부 전극 상에 적층된 정공수송층, 발광층, 전자수송층 등의 적층 막 두께를 측정한다.
검사 공정(SS)에서 그 상태에서의 적층 막 두께가 측정되면, 그 측정시에 구해진 각 층의 광학 특성과 막 두께의 측정 결과에 기초하여 발광 특성의 시뮬레이션 계산을 하여, 유기층의 막 두께에 의해서 결정되는 출사광의 피크 파장이 원하는 색도와 일치하도록, 그 후 성막하는 색도 보정층의 막 두께 조정을 한다. 그리고, 이 조정에 의해서 설정된 막 두께로 검사 공정(SS) 전의 전자수송층 위에 마찬가지로 전자수송층으로 이루어지는 색도 보정층을 증착한다(S204).
그 후에는, 상부 전극을 증착하여(S205), 종래 기술과 같은 식의 발광 특성의 실측에 의한 검사(SSA)를 실시하여, 색도 어긋남이 없음을 확인하여, 밀봉 공정에서 유기 EL 소자를 밀봉한다(S3).
한편, 도 7～도 9에 도시한 성막 공정(S2)에서는, 성막되는 각 유기층 또는 전자수송층의 성막 설정치는 검사 공정 후의 색도 보정층을 포함하여 원하는 유기층의 막 두께를 얻을 수 있도록 설정되고 있다(즉, 각 검사 공정에서 측정되는 적층 막 두께는 원하는 유기층의 막 두께보다 얇게 되도록 성막시의 막 두께 설정이 이루어져 있다).
이와 같이 도 7～도 9에 도시하는 실시형태에 의하면, 성막 종료시에 성막 불량에 의해서 색도 어긋남을 일으키고 있었던 것에 대하여, 전처리 공정 후에, 또는 성막 도중에 막 두께를 실측하는 검사 공정(SS, SS1, SS2)을 삽입하여 색도 보정층에 의한 조정을 함으로써, 성막 불량을 미연에 막을 수 있게 된다. 여기서는, 전자수송층까지 성막한 후에 검사 공정(SS, SS2)을 삽입했지만, 이것에 한하지 않고, 그 전단층(예컨대, 발광층의 성막 종료시)에 검사 공정(SS) 등을 삽입하여, 그 후에 성막되는 층을 색도 보정층으로 할 수도 있다.
이어서, 도 10에 도시한 바와 같이, 본 발명의 실시형태는 특정한 로트(제n 로트)의 전처리 공정(S1)에서부터 성막 공정(S2)의 상부 전극 형성까지 검사 공정(SS)을 실시하고, 그 검사 결과에 기초하여, 다음 번 로트(제n+1 로트)에서의 성막 공정(S2)에 있어서 층 n의 성막시에 막 두께 조정(St)을 실시하는 것이다. 이들에 관해서 상세히 설명하면, 어떤 로트의 성막시의 불량을 검출하여, 다음 번 로트의 성막시의 막 두께 설정에 활용할 수 있게 되기 때문에, 동일한 층의 성막 공정에서 같은 성막 불량이 생기는 것을 미연에 막을 수 있다.
전술한 막 두께 조정(St)에 의해서, 상기 유기 EL 소자에 있어서의 발광색의 색도 조정을 할 수 있다. 즉, 막 두께 조정(St)에 의해서, 최종적인 유기층의 막 두께를 유기 EL 소자의 발광색의 색도에 맞은 피크 파장을 보이도록 조정함으로써, 색도 어긋남이 없는 양호한 유기 EL 소자를 얻을 수 있다.
즉, 본 발명의 실시형태에서는, 전처리 공정(S1)에서부터 성막 공정(S2)의 상부 전극 형성 전까지, 각 검사 공정(SS, SS1, SS2)을 실시함으로써, 성막 형성한 로트(이하, N 로트로 함)나 다음 로트(이하, N+1 로트로 함)에 대하여, 이하의 보정을 실시함으로써, 색도 어긋남 조정을 한다.
1) 동일한 증착실 내에 있어서, N+1 로트의 성막 공정을 조정한다(피드백).
예컨대, N 로트의 발광층의 막 두께 측정을 했을 때에, 정공주입층의 막 두께가 두껍게(또는 얇게) 성막되고 있었을 때는, N+1 로트 이후의 로트에 대하여도 정공주입층의 막 두께를 조정하여, 적절한 막 두께가 되도록 성막한다.
2) 다른 증착실 내에 있어서, N+1 로트의 성막 공정을 조정한다(피드포워드).
예컨대, N 로트의 발광층의 막 두께 측정을 했을 때에, 하부 전극의 막 두께가 얇게 성막되고 있었을 때는, N 로트 이후의 로트를 예비 증착실로 반입하여, 색도 보정층(예컨대, 전자수송층)을 설정 막 두께가 되도록 적절히 성막시킨다. 이 조정은 하부 전극이나 기초층, 절연막층 등의 성막 공정(S2) 전의 성막 불량에 대하여 유효하다.
3) 다른 증착실 내에 있어서, N+1 로트의 성막 공정을 조정한다(피드백).
예컨대, N 로트의 발광층의 막 두께 측정을 했을 때에, 정공주입층의 막 두 께가 두껍게(또는 얇게) 성막되고 있었을 때는, N+1 로트 이후의 로트의 정공수송층이나 발광층의 막 두께를 적절한 막 두께가 되도록 성막한다.
4) N 로트의 성막 공정을 조정한다.
예컨대, N 로트의 막 두께 측정을 했을 때에, 정공주입층의 막 두께가 얇게 성막되고 있었을 때는, N 로트를 피드백시켜, 재차 정공주입층의 증착실로 반입하여, 적절한 막 두께가 되도록 성막한다. 또는, 피드포워드시켜 예비 증착실로 반입하여, 색도 보정층을 성막시킨다.
이하, 도 11을 이용하여, 다음 로트에 대하여 피드백하기 위해서 각 검사 공정(SS, SS1, SS2)을 실시하는 예를 나타낸다. 도 11은 도 2(b) 및 도 4의 전처리 공정(S1) 후의 검사 공정(SS1)과 성막 공정(S2) 중의 검사 공정(SS2)을 실시하는 일례이다.
도 11은 전처리 공정(S1) 후나 각 층 성막 후에 같은 식의 검사 공정(SS1, SS2)을 실시하도록 한 것이다. 이 실시형태에 의하면, 예컨대, 전처리 공정(S1) 후에, 하부 전극 등의 막 두께를 계측하는 검사 공정(SS1)을 실시함으로써, 다음 로트에서 이루어지는 하부 전극을 성막하는 전처리 공정(S1)으로 피드백하여, 하부 전극의 설정 막 두께와 비교한다. 또한, 예컨대 정공수송층 증착(S201) 후에 이루어지는 검사 공정(SS21)에서는, 정공수송층의 적층 막 두께를 실측하여 이것을 증착시의 설정 막 두께와 비교한다. 그리고, 이들 실측된 적층 막 두께가 설정 막 두께와 허용 범위 이상으로 다른 경우에는, 이 차를 다음 로트에서 이루어지는 하부 전 극의 성막시나 정공수송층의 증착시에 있어서의 설정으로 피드백한다. 도시한 예에서는, 이 검사 공정(SS21～SS23)을 각 유기층마다 실시하는 예를 나타냈지만, 이것에 한하지 않고, 성막의 변동이 생기기 쉬운 특정한 층을 선택하여 이와 같은 검사 공정(SS1, SS21～SS23)을 두도록 하더라도 좋다.
이 실시형태에 의하면, 상술한 실시형태의 작용에 더하여, 이후의 로트를 원하는 막 두께로 복귀시킬 수 있어, 연속된 로트에서 같은 식의 성막 불량이 생기는 것을 미연에 방지할 수 있다.
이러한 실시형태의 제조 방법을 실현하는 제조 장치로서는, 기판 상에 적어도 하부 전극을 형성하는 전처리 공정 후에, 상기 하부 전극 상에 적어도 유기 발광 기능층을 갖는 유기층과 상부 전극을 성막하는 성막 장치를 갖춘 유기 EL 소자의 제조 장치에 있어서, 상기 성막 장치는, 상기 전처리 공정 후의 상기 기판을 성막 공정 중에 반입하는 반입 수단과, 상기 기판 상에 유기층을 성막하는 성막 수단을 갖춘 성막실과, 이 성막실 사이의 상기 기판의 반송을 행하는 반송 수단과, 상기 성막실에서 상기 기판 상에 성막된 층의 막 두께를 측정하는 막 두께 측정 수단을 갖춘 검사실을 구비하도록 구성된다. 또한, 막 두께 측정 수단은 광학적 막 두께 측정 장치에 의해서 구성할 수 있다. 또, 적어도 하나의 상기 증착실과 상기 검사실은, 상기 검사실에서의 막 두께 측정 결과를 송신하는 데이터 송신 수단으로 접속되도록 구성할 수 있다.
도 12는 이러한 실시형태에 따른 유기 EL 소자의 제조 방법을 실현하기 위한 클러스터형(낱장형)의 제조 장치의 예를 도시한 것이다. 이 제조 장치는 2연의 성막 장치(10, 20)와 밀봉 장치(30)를 갖추도록 구성되어 있고, 반입측의 성막 장치(10)에는 기판 반송실(41)이 연달아 설치되며, 성막 장치(10, 20) 및 밀봉 장치(30) 사이에는 각각 교환실(42, 43)이 연달아 설치되고, 밀봉 장치(30)의 반출측에는 배출실(44)이 연달아 설치되어 있다. 성막 장치(10, 20)는 중앙에 진공 반송용 로봇(11, 21)이 배치되고, 그 주위에 복수의 증착실(12, 13, 14, 22, 23, 24)이 배치되어 있다. 그리고, 각 성막 장치(10, 20)에는 각각 검사실(막 두께 측정)(15, 25)이 배치되어 있다.
또, 밀봉 장치(30)에도 중앙에 진공 반송용 로봇(31)이 배치되고, 그 주위에 밀봉 기판 반송실(32), 검사실(발광 특성 측정)(33), 밀봉실(34)과 예비의 진공실(35)이 배치되어 있다. 그리고, 각 증착실(12, 13, 14, 22, 23, 24)의 입구, 기판 반송실(41), 교환실(42, 43), 밀봉 기판 반송실(32), 배출실(44)의 출입구에는 진공 게이트(G)가 장비되어 있다.
여기서, 성막 장치(10, 20)에 있어서, 증착실(12, 13, 14, 22, 23, 24)은 유기층(정공수송층, 발광층(R, G, B), 전자수송층) 및 상부 전극을 각각 성막하기 위한 것으로, 각 층의 증착 재료를 가열하여 증발시키는 증착원을 갖추는 저항 가열식 등의 진공 증착 장치가 배치되어 있다. 또한, 검사실(15, 25)에는 적층된 막 두께를 실측하기 위한 광학적 막 두께 측정 장치가 배치되어 있다. 그리고, 검사실(15, 25)에서의 검사 결과에 기초하여 증착실의 막 두께 설정 조정이 가능하도록, 검사실(15)과 각 증착실(12～14) 또는 검사실(25)과 각 증착실(22～24)은 데이터 송신 수단(송신 회선 및 송수신 장치를 포함함)(P)으로 접속되어 있다.
이러한 제조 장치에 의하면, 전처리 공정 및 세정이 끝난 기판(ITO 기판)이 기판 반송실(41) 내로 반입되어, 성막 장치(10)의 진공 반송용 로봇(11)에 건네지고, 이 진공 반송용 로봇(11)의 동작에 의해서, 순차 증착실(12, 13, 14)에서의 증착이 이루어지는 동시에 적층된 층의 막 두께 측정이 검사실(15)에서 이루어진다. 교환실(42)에서 성막 장치(10)측의 진공 반송용 로봇(11)에서 성막 장치(20)측의 진공 반송용 로봇(21)으로의 교환이 이루어지고, 성막 장치(20)에서, 진공 반송용 로봇(21)의 동작에 의해서, 순차 증착실(22, 23, 24)에서의 증착이 이루어지는 동시에 적층된 층의 막 두께 측정이 검사실(25)에서 이루어진다.
이 제조 장치에 의한 성막 공정의 예를 구체적으로 설명하면, 예컨대, 성막 장치(10)에서는 1번째 색의 성막이 이루어지고, 증착실(12)에서 각 색 공통의 정공수송층, 증착실(13)에서 발광층(B), 증착실(14)에서 전자수송층(B)의 증착이 각각 이루어진다. 그리고, 그 측정 결과에 기초한 발광 특성의 시뮬레이션에 의해서 색도 보정층의 성막 조정이 이루어진다(검사실(15)에서의 측정 결과가 증착실(14)로 송신되어, 증착실(14)에서의 막 두께 설정이 이루어진다). 그 후, 다시 기판이 증착실(14) 내 또는 별도의 증착실 내(도시하지 않음)로 반송되어, 조정된 설정 막 두께에 따라서 전자수송층으로 이루어지는 색도 보정층이 성막된다.
그 후에는, 성막 장치(20)에 건네져 2번째 색의 성막이 이루어진다. 증착실(22)에서 발광층(G)의 증착이 이루어지고, 계속해서 증착실(23)에서 전자수송층(G)의 증착이 이루어진다. 그 후 검사실(25)로 반송되어 적층 막 두께의 측정이 이루 어진다. 그리고, 그 측정 결과에 기초한 발광 특성의 시뮬레이션에 의해서 색도 보정층의 성막 조정이 이루어진다. 그 후, 다시 증착실(23) 내 또는 별도의 증착실 내(도시하지 않음)로 반송되어, 조정된 설정 막 두께에 따라서 전자수송층으로 이루어지는 색도 보정층이 성막된다.
그리고, 마지막으로 증착실(24)에 있어서 상부 전극의 증착이 이루어진 후에, 교환실(43)을 통해 밀봉 장치(30)로 반송된다. 밀봉 장치(30)에서는 우선, 검사실(33)로 반송되어, 거기서 발광 특성의 측정이 이루어져 색도 어긋남이 없음이 확인된다. 그리고, 유기층 및 상부 전극이 성막된 기판과 밀봉 기판 반송실(32)로부터 반입된 밀봉 기판이 함께 밀봉실(34)로 반송되어, 접착제를 통해 양자의 접합이 이루어진다. 접합이 끝난 유기 EL 패널이 배출실(44)을 통해 장치 밖으로 반출된다.
한편, 전술한 예에서는, 성막 장치(10, 20)에서의 검사 공정을 전자수송층의 증착 중에 실시하고 있지만, 이에 한하지 않고, 각 층의 증착마다 검사실(15 또는 25)로 반송하여, 각 층의 막 두께 실측치를 구하여, 이것을 성막시의 설정치와 비교함으로써 이후의 로트에서 이루어지는 증착시의 설정으로 피드백할 수도 있다. 이 때는 검사실(15 또는 25)에서의 측정 결과가 데이터 송신 수단(P)에 의해서 각 증착실로 송신되게 된다.
다음에, 도 13에 도시하는 제조 장치에 관해서 상세히 설명한다. 도 13은 본 발명의 다른 실시형태인 유기 EL 소자의 제조 방법을 실현하기 위한 인라인형의 제조 장치의 일례를 도시한 것이다. 이러한 인라인형의 제조 장치는 연속적으로 처리 를 함으로써, 롤러 등의 회전 기구를 회전시킴으로써, 이들의 회전 기구와 연동하여 기판을 이동시키면서 기판 표면을 증착시킨다. 그 결과, 기판 표면을 균일하게 성막할 수 있어, 성막의 높은 작업 처리량을 얻을 수 있다는 점에서, 도 12의 클러스터형의 제조 장치보다도 우수하다.
이 제조 장치는 2개의 성막 장치(10A, 20A)와, 이들에 평행하게 설치된 밀봉 장치(30A)를 갖추도록 구성(증착실(25A)만 밀봉 장치(30)와 연이어 설치)되어 있고, 이들은 진공 분위기(예컨대, 10-4～10-6 Pa)를 유지하고 있다. 그리고, 반입측의 성막 장치(10A)에는 기판 반송실(41A)이 연이어 설치되고, 성막 장치(10A, 20A) 및 밀봉 장치(30A) 사이에는 각각 교환실(42A, 43A)이 연이어 설치되고, 밀봉 장치(30A)의 배출측에는 배출실(44A)이 연이어 설치되어 있다. 그리고, 검사실(15A)은 각 성막의 막 두께를 측정하기 위해서 교환실(42A)의 측부에 배치되며, 또한, 예비 증착실(35A)은 색도 보정층(전자수송층)을 형성하기 위한 증착실로, 교환실(43A)의 측부에 배치되어 있다.
성막 장치(10A, 20A)는 복수의 증착실(12A, 13A, 14A, 및 22A, 23A, 24A)이 연속해서 배치되어 있고, 각 증착실에는 기판면을 균일하게 증착시키기 위해서 리니어 소스인 성막원(S1～S6)이 각각 중앙에 배치되어 있다. 마찬가지로, 성막원(S7)이 중앙에 배치되어 있는 검사실(25A)은 밀봉 장치(30A)와 연이어 설치되어 있다. 또한, 밀봉 장치(30A)는 검사실(33A), 밀봉실(34A)이 연이어 배치되어 있고, 밀봉실(34A)의 측방으로부터 기판을 삽입하여, 밀봉실(34A)에서 기판의 접합을 한 다.
여기서, 성막 장치(10A, 20A)에 있어서, 증착실(12A, 13A, 14A, 22A, 23A, 24A)은 유기층(정공수송층, 발광층(R, G, B), 전자수송층)을 각각 성막하기 위한 것이며, 또한 증착실(25A)은 상부 전극을 성막하기 위한 것이다. 그리고, 이들 각 증착실에서는 각 층의 증착 재료를 가열하여 증발시키는 증착원(S1～S7)을 갖추는 저항 가열식 등의 진공 증착 장치가 배치되어 있다. 또한, 검사실(15A)에는 적층된 막 두께를 실측하기 위한 광학적 막 두께 측정 장치가 배치되어 있다. 그리고, 검사실(15A)에서의 검사 결과에 기초하여 증착실의 막 두께 설정 조정이 가능하도록 검사실(15A)과 각 증착실(12A, 13A, 14A, 22A, 23A, 24A, 25A), 예비 증착실(35A)은 데이터 송신 수단(송신 회선 및 송수신 장치를 포함함)(PA)으로 접속되어 있다.
이러한 제조 장치에 의하면, 전처리 공정 및 세정이 끝난 기판(ITO 기판)이 기판 반송실(41A) 내로 반입되어, 성막 장치(10A)의 회전 기구(도시되지 않음)와 연동한 와이어(도시되지 않음) 상에 기판이 배치되어, 이 회전 기구의 동작에 의해서, 순차 증착실(12A, 13A, 14A)에서의 증착이 이루어지고, 그 후 회전 기구가 역동작하여 기판을 검사실(15A)로 반송하여, 이 검사실(15A) 내에서 적층된 층의 막 두께 측정을 한다(동 도면의 실선 (10), (11) 참조).
이어서, 기판은 교환실(42A)을 통해 성막 장치(20A) 내로 반송되어, 성막 장치(20A)의 회전 기구(도시되지 않음)와 연동한 와이어(도시되지 않음) 상에 기판이 배치되고, 마찬가지로 이 회전 기구의 동작에 의해서, 순차 증착실(22A, 23A, 24A)에서의 증착이 이루어진다. 그 후, 회전 기구가 역동작하여 기판을 검사실(15A)로 반송하여, 이 검사실(15A) 내에서 적층된 층의 막 두께 측정을 한다(동 도면의 실선 (12) 참조). 또, 증착실(22A, 23A, 24A)에서의 증착후, 검사가 불필요한 경우, 기판은 교환실(43A)로 반송된다(동 도면의 실선 (13) 참조).
그리고, 교환실(43A)을 통해 증착실(25A) 내로 반송된 기판은 상부 전극이 성막된 후, 밀봉 장치(30A) 내로 반송되어, 검사실(33A)에 의해 발광 특성이 검사된다. 그 후, 밀봉실(34A) 내에서 측방으로부터 삽입된 밀봉 기판과 접착제를 통해 밀봉되어, 유기 EL 패널로서, 배출실(44A)로부터 배출된다(동 도면의 실선 (14), (15) 참조).
이어서, 이 제조 장치에 의한 성막 공정의 예를 구체적으로 설명한다. 일반적인 기판의 대부분은 상술한 순서(실선 (10)～(15)으로 나타내는 루트를 가리킨다. 이하 이들을 「통상 루트」라고 부른다)에 의해 성막 공정, 밀봉 공정을 거친다.
예컨대, 전처리 공정에 의해 ITO 등의 기판 상에 기초층(평탄화막이나 절연막) 및 하부 전극이 형성된 기판은 기판 반송실(41A) 내로 반입되어 성막 장치(10A)에 의해 성막 공정으로 진행된다. 성막 장치(10A)의 증착실(12A, 13A, 14A)에서는 각각 정공주입층, 정공수송층, 발광층(B)이 성막원(S1～S3)에 의해 성막된다.
그 후, 기판은 검사실(15A)로 반송되어, 하부 전극 상에 성막된 적층막의 막 두께가 측정되고, 막 두께가 적정치인 경우는 교환실(42A)을 통해 성막 장치(20A)로 반송된다. 이어서, 성막 장치(20A)의 증착실(22A, 23A, 24A)에서는 각각 발광층(G), 발광층(R), 전자수송층이 성막원(S4～S6)에 의해 성막된다.
그 후, 기판은 교환실(43A)을 통해 증착실(25A)로 반송되고, 성막원(S7)에 의해 상부 전극이 성막된 후, 검사실(33A)로 반송되어 발광 특성이 검사되고, 그리고 밀봉실(34A)의 측방으로부터 삽입된 밀봉 기판과 접합시켜 밀봉된다. 그리고, 기판은 배출실(44A)로부터 장치 밖으로 배출된다.
이와 같이, 전처리 공정(S1)을 거친 기판은 실선 (10)～(15)으로 나타내는 통상 루트를 경유함으로써, 성막 공정의 상부 전극을 형성하기 전까지 검사 공정을 적어도 1번 실시하고 있다. 한편, 상기 통상 루트에서는, 검사 공정을 증착실(14A)의 발광층(B)을 성막한 후에 실시하는 예를 나타냈지만, 검사 공정은 이것에 한정되는 것이 아니라, 여러 번(예컨대, 검사마다의 모든 성막에 대하여) 실시하는 것이라도 좋다.
이어서, 도 13을 이용하여, 피드백(FB)에 의한 막 두께 조정에 대해 설명한다. 상술한 통상 루트와 같은 내용의 것에 대해서는 중복되기 때문에 그 설명을 생략한다. 통상 루트에 의해, 증착실(12A)에서 정공주입층이 성막된 기판은 검사실(15A)로 반송된 후, 성막된 적층막의 막 두께가 계측된다. 그리고, 그 막 두께가 적정한 막 두께 상태가 아니라고 판단된 경우는 재차 증착실(12A)로 되돌려져, 적정한 막 두께 상태가 되도록, 성막된 정공주입층 위에 재차 정공주입층이 성막된다(파선 (20) 참조). 그리고, 그 후 증착실(13A～14A, 22A～24A)에 대해서도 마찬가지로, 각 증착실에서 성막된 후 검사실(15A)로 되돌려져, 각 성막의 막 두께가 적정한지의 여부가 측정되어, 적정하지 않은 경우는 재차 동일한 증착실로 반송되어, 적정한 막 두께가 되도록 재증착된다(파선 (21) 참조). 각 성막에 대해서, 최적의 막 두께 상태가 형성되면, 이들 기판은 통상 루트와 동일하게 상부 전극을 형성하고, 밀봉 공정을 거쳐, 장치 밖으로 배출된다.
이와 같이, 성막마다 또는 필요에 따른 성막에 대하여 검사 공정을 실시하고 있기 때문에, 성막된 막 두께를 재차 증착하여, 적정한 막 두께 상태가 되도록 성막하는 것(피드백(FB))이 가능하다. 또, 다음 로트 이후에 대해서도, 최초의 증착으로 적정한 막 두께 상태가 되도록 증착량을 조정할 수 있다.
이어서, 도 13을 이용하여, 피드포워드(FF)에 의한 막 두께 조정에 대해 설명한다. 전술한 통상 루트와 동일 내용의 것에 대해서는 중복되기 때문에 그 설명을 생략한다. 통상 루트에 의해, 전자수송층까지 성막된(통상 루트의 실선 (10)～(12)) 기판은 검사실(15A)로 반송되어, 적층된 성막의 총 막 두께가 측정된다. 그 결과, 적정한 막 두께 상태보다도 얇게 형성되어 있다고 판단된 경우, 기판은 교환실(43A)을 통해 예비 증착실(35A)로 반송된다. 예비 증착실(35A)에서는 적정한 막 두께 상태가 되도록 부족한 막 두께 상당분을 전자수송층이 증착함으로써 보정한다(파선 (30) 참조).
그 후, 기판은 교환실(43A)을 통해 증착실(25A)로 반송되어 상부 전극이 성막되어, 밀봉 공정으로 진행되고(파선 (31) 참조), 그리고 밀봉된 후, 통상 루트(15)와 같은 식으로 하여, 장치 밖으로 배출된다.
이와 같이, 성막 공정에 있어서 상부 전극을 성막하기 전에 검사실(15A)에서 검사 공정을 실시하여, 예비 증착실(35A)에서 전자수송층의 색도 보정층을 성막함(피드포워드(FF))으로써 적정한 막 두께 상태로 될 수 있다.
한편, 전술한 예의 검사 공정은 상기 내용에 한하지 않고, 각 층의 증착마다 검사실(15A)(필요에 따라서는, 복수의 검사실을 설치하더라도 좋다)로 반송하여, 각 층의 막 두께 실측치를 구하여, 이것을 성막시의 설정치와 비교함으로써 이후의 로트에서 이루어지는 증착시의 설정으로 피드백(FB), 피드포워드(FF)할 수도 있다. 이 때는 검사실(15A)에서의 측정 결과가 데이터 송신 수단(PA)에 의해서 각 증착실로 송신되게 된다.
그리고, 본 발명의 실시형태의 유기 EL 소자의 제조 장치로서, 클러스터형의 제조 장치(도 12)와 인라인형의 제조 장치(도 13)에 대해서 설명했지만, 본 발명에서는 이들에 한하지 않고, 클러스터형의 제조 장치와 인라인형의 제조 장치를 연계한 복합형의 제조 장치라도 좋다. 구체적으로는, 도 12에 도시하는 클러스터형의 제조 장치의 성막 장치(10, 20)와 연이어 설치하도록, 교환실(43)을 통해 도 13에 도시하는 인라인형의 제조 장치의 밀봉 장치(30A)를 설치하는 것 등을 들 수 있다. 이러한 복합형의 제조 장치의 경우, 밀봉 장치만이 인라인형에 한정되는 것이 아니라, 클러스터형과 인라인형을 어떻게 배치할지는 성막하는 막 두께나 설치 장소 등의 여러 가지 조건에 따라 적절하게 결정되는 것이다.
이하, 전술한 밀봉 장치(30, 30A)의 밀봉 공정의 예를 구체적으로 설명한다.
밀봉 부재로 기밀 밀봉을 하는 경우는 자외선 경화형 에폭시 수지제의 접착제에, 1～300 μm 입자 지름의 스페이서(유리나 플라스틱의 스페이서가 바람직하다)를 적량(0.1～0.5 중량% 정도) 혼합하여, 유기 EL 소자 형성 기판 상의 밀봉 기판 측벽에 해당하는 장소에, 디스펜서 등을 사용하여 도포한다. 계속해서, 밀봉실 (34) 내를 아르곤 가스 등의 불활성 가스 분위기로 하여, 밀봉 기판을 유기 EL 소자 형성 기판에 접착제를 통해 접촉시킨다. 이어서, 자외선을 유기 EL 소자 형성 기판측(또는 밀봉 기판측)에서부터 접착제에 조사하여 경화시킨다. 이와 같이 하여, 밀봉 기판과 유기 EL 소자 형성 기판 사이의 밀봉 공간에 아르곤 가스 등의 불활성 가스를 가둔 상태로 유기 EL 소자를 봉하여 막는다.
또한, 밀봉 부재로 충전 밀봉하는 경우는, 밀봉 기판 상에 열경화성 수지, 광경화성 수지, 엘라스토머 등을 디스펜서 등으로 도포하거나, 또는 시트형의 열경화성 수지, 광경화성 수지, 엘라스토머 등을 밀봉 기판 상에 라미네이트한다. 그 후, 진공 속에서 밀봉 기판과 유기 EL 소자 형성 기판을 가열 등의 조건으로 맞붙여, 경화 접합시킨다. 이와 같이 하여, 밀봉 기판과 유기 EL 소자 형성 기판 사이의 밀봉 공간에 수지 또는 시트 수지로 이루어지는 밀봉 부재를 충전하여 유기 EL 소자를 봉하여 막는다. 이 때, 수지 등을 도포, 또는 시트형의 수지를 라미네이트하는 것은 밀봉 기판측뿐만 아니라, 유기 EL 소자 형성 기판측이라도 좋다.
나아가서는, 밀봉막으로 봉하여 막는 경우는, 검사 공정 후에 상부 전극을 성막한 유기 EL 소자 형성 기판에, 버퍼층으로서 광경화성 수지 등의 유기 재료를 스핀코트법에 의해 도포하고, 자외선을 조사하여 경화시킨다. 이어서, 배리어층으로서 SiO2의 무기 재료를 스퍼터링법에 의해 성막한다. 그 후, 광경화성 수지의 버퍼층과 SiO2의 배리어층을 교대로 적층하여 봉하여 막는다. 이 때, 밀봉막은 단층막 또는 복수의 보호막을 적층함으로써 형성되더라도 좋다. 사용하는 재료로서는 무기 물, 유기물의 어느 쪽이라도 좋으며, 구체적으로는 무기물로서, SiN, AlN, GaN 등의 질화물, SiO2, Al2O3, Ta2O5, ZnO, GeO 등의 산화물, SiON 등의 산화질화물, SiCN 등의 탄화질화물, 금속 불소 화합물, 금속막 등을 들 수 있다. 유기물로서, 에폭시 수지, 아크릴 수지, 폴리파라크실렌, 퍼플루오로올레핀, 퍼플루오로에테르 등의 불소계 고분자, CH3OM, C2H5OM 등의 금속 알콕시드, 폴리이미드 전구체, 페릴렌계 화합물 등을 들 수 있다. 본 발명의 실시형태에서는, 상기한 것 외에 적층이나 재료의 선택은 유기 EL 소자의 설계에 따라 적절하게 선택할 수 있다.
한편, 본 발명의 실시형태에 따른 성막 공정은 상술한 증착에 한하지 않고, 막 두께 조정이 가능한 성막 방법이라면, 스핀코팅법, 디핑법 등의 도포법 외에, 스크린인쇄법, 잉크젯트법 등의 인쇄법 등의 습식 프로세스 등이라도 상관없다.
다음에, 본 발명의 실시형태의 유기층에 관해서 상세히 설명한다. 상술한 바와 같이 유기층은 정공수송층, 발광층, 전자수송층을 조합시킨 것이 일반적이지만, 정공수송층, 발광층, 전자수송층은 각각 1층뿐만 아니라 여러 층 적층하도록 하더라도 좋다. 또한, 정공수송층과 전자수송층은, 한 쪽 또는 양쪽을 생략한 것이라도 좋고, 나아가서는 정공주입층, 전자주입층 외에 캐리어 블록층 등의 유기층을 용도에 따라서 삽입하는 것도 가능하다. 이상의 설계 변경에 대해서는 증착실의 증감이 적절하게 이루어진다.
또한, 상술한 각 층은 종래 사용되고 있는 재료(고분자 재료, 저분자 재료를 막론하고)를 적절하게 선택할 수 있다. 발광 재료에 있어서는, 일중항 여기 상태에 서 기저 상태로 되돌아갈 때의 발광(형광)과 삼중항 여기 상태에서 기저 상태로 되돌아갈 때의 발광(인광)이 있지만, 본 발명의 실시형태는 어느 쪽의 발광 재료를 이용한 것도 이용 가능하다.
그리고, 본 발명의 실시형태는 유기 EL 소자의 형태를 특별히 한정하는 것이 아니다. 예컨대, 기판측에서부터 빛을 추출하는 바텀 에미션 방식이라도, 기판과 역측에서 빛을 추출하는 톱 에미션 방식이라도 좋고, 패널의 구동 방식으로서는, 액티브 구동이라도, 패시브 구동만이라도 좋다. 한편, 바텀 에미션 방식에서는 유기층을 보정하고, 톱 에미션 방식에서는 유기층에 더하여, 투명한 상부 전극도 보정하는 색도 보정층을 성막한다.
이상에 설명한 본 발명의 실시형태 또는 실시예에 의하면, 유기 EL 소자의 제조 공정에서, 전처리 공정 후부터 성막 공정의 상부 전극 형성까지 검사 공정을 실시하여, 하부 전극이나 유기층의 막 두께 등을 측정하고, 그 측정 결과로부터 시뮬레이션 계산을 하여, 이후의 성막에 의해서 막 두께 보정을 행함으로써, 색도 어긋남이 생기지 않는 유기 EL 소자를 형성할 수 있다. 그 결과, 종래 기술에서는 성막에 의한 색도 어긋남의 불량으로 판단되어, 배제하고 있었던 유기 EL 소자에 대하여도 양품으로서 제조할 수 있어, 종래 기술에서 볼 수 있는 공정 손실을 해소할 수 있는 동시에, 제품 수율을 향상시킬 수 있다.
또한, 본 발명의 실시형태에 따른 유기 EL 소자의 제조 방법 또는 제조 장치에서는, 하부 전극 등의 막 두께를 전처리 공정 후에 직접 측정하고 있기 때문에, 또는 형성한 유기층의 막 두께를 성막의 도중 단계에서 직접 측정하고 있기 때문에, 성막 자체를 높은 정밀도로 하지 않더라도 최종적인 유기층의 막 두께를 설정 막 두께로 높은 정밀도로 일치시켜, 색도 어긋남이 없는 유기 EL 소자를 얻을 수 있다.
나아가, 광학식 막 두께 측정을 이용하여 하부 전극이나 유기층을 직접측정함으로써, 막 두께뿐만 아니라, 굴절율이나 광 흡수 특성 등을 구할 수 있어, 이들을 고려한 시뮬레이션 계산에 의해서 색 어긋남을 예측할 수 있기 때문에, 검사 공정 후의 색도 보정층의 성막에 의해서 효과적으로 색도 어긋남을 해소할 수 있다.
또한, 각 층의 실측치 데이터를 다음 로트에 있어서의 각 층의 성막시의 설정으로서 피드백할 수 있기 때문에, 하나의 로트에서 성막 불량이 발생하더라도 이후의 로트에서 같은 식의 성막 불량이 발생하는 것을 미연에 방지할 수 있다.
나아가서는, 막 두께 측정을 하는 검사실과 증착실을 데이터 송신 수단으로 접속함으로써, 막 두께 측정 결과를 증착실에서의 막 두께 설정으로서 피드백 또는 피드포워드할 수 있어, 막 두께 설정의 자동화가 가능하게 된다.

Claims (18)

  1. 기판 상에 적어도 하부 전극을 형성하는 전처리 공정과, 상기 전처리 공정 후에 상기 하부 전극 상에 적어도 유기 발광 기능층을 갖는 유기층과 상부 전극을 성막하는 성막 공정과, 상기 성막 공정 후에 상기 유기층 및 상기 상부 전극을 밀봉하는 밀봉 공정을 포함하는 유기 EL 소자의 제조 방법에 있어서,
    상기 성막 공정은, 상기 하부 전극의 막 두께 또는 상기 하부 전극에 성막된 층의 막 두께를 검사하는 검사 공정과, 상기 검사 공정 후에 상기 유기 EL 소자의 발광색의 색도를 조정하는 층을 성막하는 공정을 포함하고,
    상기 유기 EL 소자의 발광색의 색도를 조정하는 층의 막 두께는, 상기 유기 EL 소자의 발광색의 피크 파장을 조정하는 것을 특징으로 하는 유기 EL 소자의 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 유기 EL 소자의 발광색의 색도를 조정하는 층을 포함하는 상기 유기 EL 소자의 발광색의 색도는, 설정 막 두께를 갖는 상기 하부 전극, 상기 유기층 및 상기 상부 전극을 포함하는 상기 유기 EL 소자의 발광색의 색도에 맞춰져 있는 것을 특징으로 하는 유기 EL 소자의 제조 방법.
  4. 제3항에 있어서, 상기 유기 EL 소자의 발광색의 색도를 조정하는 층의 막 두께는, 상기 검사 공정의 검사 결과에 기초하여 상기 유기 EL 소자의 발광 특성의 시뮬레이션에서, 설정 막 두께를 갖는 상기 하부 전극, 상기 유기층 및 상기 상부 전극을 포함하는 상기 유기 EL 소자의 발광색의 색도에 맞는 막 두께로 설정되는 것을 특징으로 하는 유기 EL 소자의 제조 방법.
  5. 제4항에 있어서, 상기 유기층은 복수의 층을 포함하고,
    상기 성막 공정에서는, 상기 유기층의 복수의 층 중 제1 층을 성막한 후에 상기 제1층을 검사하는 상기 검사 공정이 이루어지고,
    상기 검사 공정의 검사 결과에 기초하여 상기 제1 층 상에 적층되는 상기 유기 EL 소자의 발광색의 색도를 조정하는 층의 막 두께가 설정되는 것을 특징으로 하는 유기 EL 소자의 제조 방법.
  6. 제5항에 있어서, 상기 검사 공정을 제1 검사 공정으로 하고,
    상기 성막 공정은, 제2 검사 공정을 포함하고,
    상기 제2 검사 공정은, 상기 유기층의 성막 전에 상기 하부 전극의 막 두께를 검사하는 것을 특징으로 하는 유기 EL 소자의 제조 방법.
  7. 제6항에 있어서, 상기 검사 공정은 광학적 막 두께 측정법을 이용하여 이루어지는 것을 특징으로 하는 유기 EL 소자의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 기판 상에 적어도 하부 전극을 형성하는 전처리 공정 후에, 상기 하부 전극 상에 적어도 유기 발광 기능층을 갖는 유기층과 상부 전극을 성막하는 성막 장치를 구비한 유기 EL 소자의 제조 장치에 있어서,
    상기 성막 장치는 상기 전처리 공정 후의 상기 기판을 성막 공정 중에 반입하는 반입 수단과, 상기 기판 상에 유기층을 성막하는 성막 수단을 구비한 성막실과, 상기 성막실 사이의 상기 기판의 반송을 행하는 반송 수단과, 상기 성막실에서 상기 기판 상에 성막된 층의 막 두께를 측정하는 막 두께 측정 수단을 갖는 검사실을 포함하고,
    상기 성막실과 상기 검사실은, 상기 검사실에서의 막 두께 측정 결과를 상기 성막실로 송신하는 데이터 송신 수단으로 접속되고,
    상기 성막실에서는, 상기 막 두께 측정 수단에 의한 측정 결과에 기초하여 설정된 막 두께에 상기 유기 EL 소자의 발광색의 색도를 조정하는 층이 성막되고,
    상기 유기 EL 소자의 발광색의 색도를 조정하는 층의 막 두께는, 상기 유기 EL 소자의 발광색의 피크 파장을 조정하는 것을 특징으로 하는 유기 EL 소자의 제조 장치.
  13. 삭제
  14. 제12항에 있어서, 상기 유기 EL 소자의 발광색의 색도를 조정하는 층을 갖는 상기 유기 EL 소자의 발광색의 색도는, 설정 막 두께를 갖는 상기 하부 전극, 상기 유기층 및 상기 상부 전극을 포함하는 상기 유기 EL 소자의 발광색의 색도에 맞춰져 있는 것을 특징으로 하는 유기 EL 소자의 제조 장치.
  15. 제14항에 있어서, 상기 유기 EL 소자의 발광색의 색도를 조정하는 층의 막 두께는, 상기 검사실의 검사 결과에 기초하여 상기 유기 EL 소자의 발광 특성의 시뮬레이션에서, 설정 막 두께를 갖는 상기 하부 전극, 상기 유기층 및 상기 상부 전극을 포함하는 상기 유기 EL 소자의 발광색의 색도에 맞는 막 두께로 설정되는 것을 특징으로 하는 유기 EL 소자의 제조 장치.
  16. 제15항에 있어서, 상기 검사실은, 상기 막 두께 측정 수단으로, 상기 하부 전극 또는 상기 유기층 중 적어도 어느 한 쪽의 막 두께를 측정하는 것을 특징으로 하는 유기 EL 소자의 제조 장치.
  17. 제16항에 있어서, 상기 막 두께 측정 수단은 광학적 막 두께 측정 장치를 포함하는 것을 특징으로 하는 유기 EL 소자의 제조 장치.
  18. 제12항에 기재한 유기 EL 소자의 제조 장치는, 클러스터형 또는 인라인형 또는 이들의 복합형인 것을 특징으로 하는 유기 EL 소자의 제조 장치.
KR1020050029410A 2004-04-08 2005-04-08 유기 ｅｌ 소자의 제조 방법 및 제조 장치 KR101157668B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004114387 2004-04-08
JPJP-P-2004-00114387 2004-04-08
JPJP-P-2004-00244848 2004-08-25
JP2004244848A JP4476073B2 (ja) 2004-04-08 2004-08-25 有機ｅｌ素子の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
KR20060046645A KR20060046645A (ko) 2006-05-17
KR101157668B1 true KR101157668B1 (ko) 2012-06-20

Family

ID=35061060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050029410A KR101157668B1 (ko) 2004-04-08 2005-04-08 유기 ｅｌ 소자의 제조 방법 및 제조 장치

Country Status (5)

Country Link
US (1) US7157306B2 (ko)
JP (1) JP4476073B2 (ko)
KR (1) KR101157668B1 (ko)
CN (1) CN100452480C (ko)
TW (1) TWI381768B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4511488B2 (ja) * 2006-03-31 2010-07-28 株式会社堀場製作所 有機ｅｌ素子の製造装置
TWI460418B (zh) * 2005-11-29 2014-11-11 Horiba Ltd 有機電致發光元件之製造方法及製造裝置
KR100807552B1 (ko) * 2006-06-01 2008-02-28 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그 제조방법
JP5127814B2 (ja) 2008-12-19 2013-01-23 キヤノン株式会社 有機発光素子及びそれを利用した発光装置、表示装置
TW201123963A (en) * 2009-12-22 2011-07-01 Hitachi High Tech Corp Lighting inspection apparatus and method and defect inspection and correction device and method for organic EL display substrate, correction apparatus and method for organic EL display panel, and manufacturing system and method for organic EL display
JP2010118359A (ja) * 2010-02-18 2010-05-27 Horiba Ltd 有機ｅｌ素子の製造方法及び製造装置
KR20110096382A (ko) * 2010-02-22 2011-08-30 삼성모바일디스플레이주식회사 유기 발광 디스플레이 패널의 증착 및 검사 장치와 그것을 이용한 증착 및 검사방법
JP2012238661A (ja) * 2011-05-10 2012-12-06 Ulvac Japan Ltd 有機薄膜太陽電池の成膜装置
JP2013251226A (ja) * 2012-06-04 2013-12-12 Panasonic Corp 表示パネルの製造方法
GB2515503A (en) * 2013-06-25 2014-12-31 Cambridge Display Tech Ltd Organic light emitting diode fabrication
JP6232880B2 (ja) * 2013-09-26 2017-11-22 日本精機株式会社 有機ｅｌパネルの製造装置及び有機ｅｌパネルの製造方法。
SG11201601116UA (en) * 2015-02-02 2016-09-29 Canon Anelva Corp Method of manufacturing perpendicular mtj device
KR102436759B1 (ko) * 2017-10-24 2022-08-29 삼성디스플레이 주식회사 탈착층 성막시스템, 탈착층 성막방법, 탈착층을 포함하는 표시장치의 제조시스템 및 탈착층을 포함하는 표시장치의 제조방법
US10886155B2 (en) * 2019-01-16 2021-01-05 Applied Materials, Inc. Optical stack deposition and on-board metrology
KR102042031B1 (ko) * 2019-03-21 2019-11-08 이재선 평판 디스플레이를 제조하기 위한 맞춤형 자동 공정 장치 및 방법
JP7291098B2 (ja) * 2020-03-31 2023-06-14 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7431088B2 (ja) * 2020-03-31 2024-02-14 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7138673B2 (ja) * 2020-03-31 2022-09-16 キヤノントッキ株式会社 電子デバイスの製造方法、測定方法、及び、成膜装置
KR102527120B1 (ko) * 2020-03-31 2023-04-27 캐논 톡키 가부시키가이샤 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
JP7329005B2 (ja) 2021-03-01 2023-08-17 キヤノントッキ株式会社 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7301896B2 (ja) * 2021-03-03 2023-07-03 キヤノントッキ株式会社 成膜装置、成膜装置の制御方法、および電子デバイスの製造方法
JP2023057854A (ja) 2021-10-12 2023-04-24 キヤノントッキ株式会社 成膜装置
JP2023079033A (ja) 2021-11-26 2023-06-07 キヤノントッキ株式会社 成膜装置、膜厚測定方法及び電子デバイスの製造方法
JP2023079032A (ja) 2021-11-26 2023-06-07 キヤノントッキ株式会社 成膜装置、膜厚測定方法及び電子デバイスの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291585A (ja) * 2000-04-07 2001-10-19 Tohoku Pioneer Corp 有機ｅｌ素子の製造方法及び製造装置
JP2003247068A (ja) * 2001-12-19 2003-09-05 Nikon Corp 成膜装置、及び光学部材の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW320687B (ko) * 1996-04-01 1997-11-21 Toray Industries
JPH10214682A (ja) * 1997-01-30 1998-08-11 Mitsubishi Chem Corp 有機電界発光素子の製造装置及び製造方法
JPH10255972A (ja) * 1997-03-10 1998-09-25 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子の製造方法およびその製造装置
JPH10270164A (ja) * 1997-03-26 1998-10-09 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子の製造方法およびその製造装置
TW463528B (en) * 1999-04-05 2001-11-11 Idemitsu Kosan Co Organic electroluminescence element and their preparation
JP2000294372A (ja) 1999-04-09 2000-10-20 Pioneer Electronic Corp 有機材料膜の成膜方法、有機ｅｌ素子の製造方法および製造装置
JP2000353593A (ja) * 1999-06-08 2000-12-19 Fuji Electric Co Ltd 有機エレクトロルミネッセンスディスプレイパネルの製造装置および製造方法
WO2001072091A1 (fr) * 2000-03-22 2001-09-27 Idemitsu Kosan Co., Ltd. Procede et appareil de fabrication d'un afficheur electroluminescent organique
JP2001279429A (ja) * 2000-03-30 2001-10-10 Idemitsu Kosan Co Ltd 素子用薄膜層の成膜方法及び有機エレクトロルミネッセンス素子
JP2002367787A (ja) * 2001-06-05 2002-12-20 Tohoku Pioneer Corp 有機ｅｌ表示装置及びその製造方法
CN100350645C (zh) * 2001-06-14 2007-11-21 三星宝石工业株式会社 一种有机el显示器制造装置和一种有机el显示器制造方法
JP2003109775A (ja) * 2001-09-28 2003-04-11 Sony Corp 有機電界発光素子
JP2003183836A (ja) * 2001-12-11 2003-07-03 Konica Corp 大気圧プラズマ放電薄膜形成方法、光学フィルム、反射防止フィルム及び画像表示素子
JP2004055461A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
JP2004079421A (ja) * 2002-08-21 2004-03-11 Tdk Corp 有機ｅｌ素子
TW556447B (en) * 2002-09-05 2003-10-01 Au Optronics Corp An organic light emitting diode
US6936961B2 (en) * 2003-05-13 2005-08-30 Eastman Kodak Company Cascaded organic electroluminescent device having connecting units with N-type and P-type organic layers
US7268485B2 (en) * 2003-10-07 2007-09-11 Eastman Kodak Company White-emitting microcavity OLED device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291585A (ja) * 2000-04-07 2001-10-19 Tohoku Pioneer Corp 有機ｅｌ素子の製造方法及び製造装置
JP2003247068A (ja) * 2001-12-19 2003-09-05 Nikon Corp 成膜装置、及び光学部材の製造方法

Also Published As

Publication number Publication date
US20050227385A1 (en) 2005-10-13
CN100452480C (zh) 2009-01-14
TW200534743A (en) 2005-10-16
TWI381768B (zh) 2013-01-01
KR20060046645A (ko) 2006-05-17
CN1681362A (zh) 2005-10-12
JP4476073B2 (ja) 2010-06-09
JP2005322612A (ja) 2005-11-17
US7157306B2 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
KR101157668B1 (ko) 유기 ｅｌ 소자의 제조 방법 및 제조 장치
US8628982B2 (en) Method of depositing and inspecting an organic light emitting display panel
TWI389315B (zh) 製作薄膜電子元件的線上製程
KR101496667B1 (ko) 진공 증착장치
CN107735507B (zh) 用于沉积系统的掩模和使用掩模的方法
KR20100126399A (ko) 유기 ｅｌ 디스플레이 및 그 제조방법
US20120114839A1 (en) Vacuum vapor deposition system
JP2013211139A (ja) 成膜装置及び成膜方法
KR100549099B1 (ko) 유기이엘 디스플레이 제조장치 및 유기이엘 디스플레이의제조방법
US7416463B2 (en) Panel substrate, display panel, organic EL panel, and method of manufacturing the same
JP2009301768A (ja) 電子デバイス装置の製造方法、および電子デバイス装置の製造装置
KR20080062168A (ko) 평판 표시 장치의 제조 장치 및 방법
JP2006196360A (ja) 自発光素子の製造装置及び製造方法
KR20230059770A (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
US9373554B2 (en) Organic light emitting diode fabrication with hole transport/injection layer thickness measurement
CN115011929A (zh) 成膜装置、成膜装置的控制方法以及电子器件的制造方法
KR20060089625A (ko) 표시 패널의 제조 방법
JP2003257652A (ja) エレクトロルミネセンス素子の製造方法
JP2004303631A (ja) 有機ｅｌディスプレイ、有機ｅｌディスプレイの製造方法および製造装置
KR102544596B1 (ko) 전자 디바이스의 제조 방법, 측정 방법 및 성막 장치
JP7431088B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7291098B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP2006220486A (ja) 輝度検査装置および輝度検査方法
WO2013024769A1 (ja) 成膜装置及び成膜方法
JP2005267942A (ja) 有機ｅｌパネル及びその形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 8