KR102544596B1

KR102544596B1 - 전자 디바이스의 제조 방법, 측정 방법 및 성막 장치

Info

Publication number: KR102544596B1
Application number: KR1020210040862A
Authority: KR
Inventors: 타츠야 이와사키; 유키오 마츠모토
Original assignee: 캐논 톡키 가부시키가이샤
Priority date: 2020-03-31
Filing date: 2021-03-30
Publication date: 2023-06-15
Also published as: JP2022173248A; CN113463058B; KR20210122176A; JP7138673B2; CN113463058A; JP2021161487A

Abstract

[과제] 기판에 성막된 막의 두께를 따라 정확하게 측정할 수 있고, 따라서, 기판의 소자 영역에 성막되는 막의 두께를 정확하게 제어한다.
[해결 수단] 전자 디바이스가 형성되는 소자 영역, 및 소자 영역과는 다른 측정 영역을 갖는 기판의 측정 영역에, 광을 반사하는 반사층을 형성하는 반사층 형성 공정과, 적어도 측정 영역에서는 반사층과 겹치도록, 소자 영역 및 측정 영역에, 제1 막을 형성하는 제1 성막 공정과, 반사층 및 제1 막에 제1 막 측으로부터 광을 조사함으로써, 제1 막의 두께를 측정하는 측정 공정과, 측정 공정의 후에, 적어도 소자 영역에 제2 막을 성막하는 제2 성막 공정을 갖는다.

Description

전자 디바이스의 제조 방법, 측정 방법 및 성막 장치{MANUFACTURING METHOD OF ELECTRONIC DEVICE, METHOD OF MEASURING AND FILM FORMING APPARATUS}

본 발명은, 전자 디바이스의 제조 방법, 측정 방법 및 성막 장치에 관한 것이다.

최근, 평판 표시 장치로서 유기 EL 표시 장치(유기 EL 디스플레이)가 각광을 받고 있다. 유기 EL 표시 장치는 자발광 디스플레이로서, 응답 속도, 시야각, 박형화 등의 특성이 액정 디스플레이보다 우수하여, 모니터, 텔레비전, 스마트폰으로 대표되는 각종 휴대 단말 등에서 기존의 액정 패널 디스플레이를 대신해서 보급되고 있다. 또한, 자동차용 디스플레이 등으로도, 그 응용분야를 넓혀가고 있다.

유기 EL 표시 장치를 구성하는 유기 EL 소자(유기 발광 소자, OLED: Organic Light Emitting Diode)는, 2개가 마주보는 전극(캐소드 전극, 애노드 전극)의 사이에 발광을 일으키는 유기물층인 발광층을 갖는 기능층이 형성된 기본구조를 갖는다. 유기 EL 소자의 기능층 및 전극층은, 예를 들면, 각각의 층을 구성하는 재료를 진공 성막 장치 내에서, 마스크를 통해 기판에 성막함으로써 제조할 수 있다.

유기 EL 소자는, 기판을 각 성막실에 순차적으로 반송하면서, 기판의 피처리면 상에 전극 및 각종 기능층을 순차적으로 형성함으로써 제조된다. 특허문헌 1에는, 복수의 클러스터형 유닛을 연결된 구조의 제조 장치에 있어서, 각각의 유닛에 복수의 성막실과 검사실을 설치하고, 어떤 성막실에서 성막된 기판을 검사실로 반송하여 막두께를 측정하는 구성이 개시되어 있다. 그리고, 막두께 측정 결과를 이용하여 발광 특성 시뮬레이션을 행하고, 시뮬레이션 결과에 기초하여 동일한 성막실 또는 다른 성막실에서 색도 보정층의 성막을 행하는 구성이 개시되어 있다.

특허문헌 1: 일본특허공개 2005-322612호 공보

그러나, 상기 특허문헌 1의 검사실에 있어서의 막두께 측정은, 측정하는 막이 성막되는 하지의 구성에 관해 어떤 구성이 바람직한지에 관한 기재는 없다. 한편, 하지의 구성에 따라서는 막두께를 정밀도 높게 측정할 수 없는 경우가 있다. 예를 들면, 기판에 직접, 측정 대상의 막을 성막하는 경우에는, 기판의 광학적인 특성이 복잡한 경우나, 복수의 기판 사이에 광학적 성질에 편차가 있는 경우 등에 있어서는, 정확하게 막두께를 평가할 수 없는 우려가 있었다. 특히, 기판이 투명체인 경우에는, 투과율이 높기 때문에, 수광하는 광량과 측정 신호가 작게 되고, 노이즈에 민감하게 되어, 정확한 막두께의 평가를 할 수 없는 경우가 있다. 측정의 정확성이나 정밀도는, 측정하는 막의 재료나 막두께에도 의존한다. 특히, 흡수 스펙트럼이 복잡한 구조를 갖는 유기 재료나, 얇은 막두께에 대해, 정확성의 확보가 곤란해지기 때문에, 적절한 하지 재료의 선정이 필요하다. 가사, 하지 처리를 행하는 경우라도, 하지의 광학적 성질이 불안정하면 재현성이 있는 막두께 평가가 곤란하게 된다. 나아가, 하지 처리를 위한 설비가 증대하고, 처리 프로세스가 별도로 필요하게 된다.

실시예는, 기판에 성막된 막의 두께를 보다 정확하게 측정할 수 있고, 따라서, 기판의 소자 영역에 성막되는 막의 두께를 정확하게 제어할 수 있는 전자 디바이스의 제조 방법, 측정 방법 및 성막 장치를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 실시예의 전자 디바이스의 제조 방법은, 전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역을 갖는 기판의 상기 측정 영역에, 광을 반사하는 반사층을 형성하는 반사층 형성 공정과, 적어도 상기 측정 영역에서는 상기 반사층과 겹치도록, 상기 소자 영역 및 상기 측정 영역에 제1 막을 형성하는 제1 성막 공정과, 상기 반사층 및 상기 제1 막에 상기 제1 막의 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 공정과, 상기 측정 공정의 후에, 적어도 상기 소자 영역에 제2 막을 성막하는 제2 성막 공정을 갖는 것을 특징으로 한다.

또한, 실시예의 전자 디바이스의 제조 방법은, 전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역을 갖는 기판의 상기 측정 영역에, 금속층을 형성하는 금속층 형성 공정과, 적어도 상기 측정 영역에서는 상기 금속층과 겹치도록, 상기 소자 영역 및 상기 측정 영역에, 제1 막을 형성하는 제1 성막 공정과, 상기 금속층 및 상기 제1 막에 상기 제1 막 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 공정과, 상기 측정 공정의 후에, 적어도 상기 소자 영역에 제2 막을 성막하는 제2 성막 공정을 갖는 것을 특징으로 한다.

또한, 실시예의 측정 방법은, 전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역을 갖고, 적어도 상기 측정 영역에서 광을 반사하는 반사층과 겹치도록, 상기 소자 영역 및 상기 측정 영역에 형성된 제1 막을 갖는 기판을 준비하는 기판 준비 공정과, 상기 반사층 및 상기 제1 막에, 상기 제1 막의 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 공정과, 상기 측정 공정의 후에, 적어도 상기 소자 영역에 제2 막을 성막하기 위해 상기 기판을 반송하는 반송 공정을 갖는 것을 특징으로 한다.

또한, 실시예의 성막 장치는, 기판의 전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역에 제1 막을 성막하는 제1 성막 수단과, 상기 측정 영역에서 겹치게 형성된 광을 반사하는 반사층 및 상기 제1 막에, 상기 제1 막의 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 수단과, 적어도 상기 소자 영역에 제2 막을 성막하는 제2 성막 수단과, 상기 측정 수단에 의한 측정이 행해진 상기 기판을, 상기 제2 성막 수단에 의한 성막이 행해지는 위치로 반송하는 반송 수단을 구비하는 것을 특징으로 한다.

실시예에 의하면, 기판에 성막된 막의 두께를 보다 정확하게 측정할 수 있고, 따라서, 기판의 소자 영역에 성막되는 막의 두께를 정확하게 제어할 수 있다.

도 1은 전자 디바이스 제조 장치의 일부 구성을 모식적으로 나타내는 평면도이다.
도 2는 성막실에 설치되는 진공 증착 장치의 구성을 모식적으로 나타내는 도면이다.
도 3은 패스실의 구성을 모식적으로 나타내는 단면도이다.
도 4는 기판 상의 얼라인먼트 마크 및 막두께 측정용 패치를 나타내는 도면이다.
도 5는 막두께 측정부의 구성을 모식적으로 나타내는 블록도이다.
도 6은 얼라인먼트 마크와 막두께 측정용 패치의 각종 배치예의 도면이다.
도 7은 실시형태 1의 기판의 막두께 측정 에리어를 포함하는 모식적 단면도이다.
도 8은 실시형태 2의 기판의 막두께 측정 에리어를 포함하는 모식적 단면도이다.
도 9는 실시형태 3의 기판의 막두께 측정 에리어를 포함하는 모식적 단면도이다.
도 10은 실시형태 4의 기판의 막두께 측정 에리어를 포함하는 모식적 단면도이다.
도 11은 막두께 제어 시스템의 구성을 모식적으로 나타내는 블록도이다.
도 12(a)는 유기 EL 표시 장치의 전체도, 도 12(b)는 1화소의 단면 구조를 나타내는 도면, 도 12(c)는 적색층의 확대도이다.

이하, 도면을 참조하면서 본 발명의 바람직한 실시 형태 및 실시예를 설명한다. 단, 이하의 실시 형태 및 실시예는 본 발명이 바람직한 구성을 예시적으로 나타내는 것에 지나지 않으며, 본 발명의 범위는 이들의 구성에 한정되지 않는다. 또한, 이하의 설명에 있어서의, 장치의 하드웨어 구성 및 소프트웨어 구성, 처리 플로우, 제조 조건, 치수, 재질, 형상 등은, 특히 특정적인 기재가 없는 한, 본 발명의 범위를 이들만으로 한정하는 취지의 것이 아니다.

본 발명은, 복수의 성막실에 기판을 순차적으로 반송하면서, 기판의 표면에 각종 재료를 퇴적시켜 성막을 행하는 장치에 적용할 수 있고, 진공 증착에 의해 원하는 패턴의 박막(재료층)을 형성하는 장치에 바람직하게 적용할 수 있다. 기판의 재질로서는, 유리, 고분자 재료의 필름, 금속 등이 임의의 재료를 선택할 수 있고, 기판은, 예를 들면, 유리 기판 상에 폴리이미드 등의 필름이 적층된 기판이어도 된다. 또한, 기판 상에 복수의 층을 형성하는 경우에 있어서는, 하나 앞의 공정까지 이미 형성되어 있는 층도 포함시켜 「기판」이라고 칭하는 것으로 한다. 또한, 증착 재료로서도, 유기 재료, 금속성 재료(금속, 금속 산화물 등) 등의 임의의 재료를 선택해도 된다. 한편, 이하의 설명에서 설명하는 진공 증착 장치 이외에도, 스퍼터 장치나 CVD(Chemical Vapor Deposition) 장치를 포함하는 성막 장치에도, 본 발명을 적용할 수 있다. 본 발명의 기술은, 구체적으로는, 유기 전자 디바이스(예를 들면, 유기 EL 소자, 박막 태양 전지, 유기 광전 변환 소자), 광학 부재 등의 제조 장치에 적용 가능하다. 특히, 증착 재료를 증발시켜, 화소 또는 부화소에 대응하는 개구 패턴이 형성된 마스크를 통해 기판에 증착시킴으로써 유기 EL 소자나 유기 광전 변환 소자를 형성하는 유기 전자 디바이스의 제조 장치는, 본 발명이 바람직한 적용예의 하나이다. 그 중에서도, 유기 EL 소자의 제조 장치는, 본 발명의 특히 바람직한 적용예의 하나이다.

<전자 디바이스 제조 장치>

도 1은, 전자 디바이스 제조 장치의 일부 구성을 모식적으로 도시한 평면도이다.

도 1의 전자 디바이스 제조 장치는, 예를 들면, 스마트폰 용의 유기 EL 표시 장치의 표시 패널의 제조에 이용된다. 스마트폰 용의 표시 패널의 경우, 예를 들면, 4.5 세대의 기판(약 700mm× 약 900mm)이나 6세대의 풀사이즈(약 1500mm× 약 1850mm) 또는 하프컷 사이즈(약 1500mm× 약 925mm)의 기판에, 유기 EL 소자의 형성을 위한 성막을 행한 후, 해당 기판을 잘라 내어 복수의 작은 사이즈의 패널을 제작한다.

전자 디바이스 제조 장치는, 복수의 클러스터형 유닛(이하 단순히 「유닛」이라고도 칭함) CU1∼CU3이 연결실을 통해 연결된 구조를 갖는다. 클러스터형 유닛이란, 기판 반송 수단으로서의 기판 반송 로봇의 주위에 복수의 성막실이 배치된 구성의 성막 유닛을 말한다. 또한, 유닛의 수는 3개로 한정되지 않고, 2개 이상이면 된다. 이후, 모든 유닛에 공통되는 설명 및 유닛을 특정하지 않는 설명에서는, 「CUx」와 같이 숫자의 대신 「x」로 표기한 참조 부호를 사용하고, 개별의 유닛에 관한 설명에서는, 「CU1」과 같이 숫자를 표기한 참조 부호를 사용한다(유닛 이외의 구성에 붙인 참조 부호에 대해서도 마찬가지임). 도 1은, 전자 디바이스 제조 장치 전체 중 성막 장치 부분의 일부를 나타내고 있다. 성막 장치의 상류에는, 예를 들면, 기판의 스톡커, 가열 장치, 세정 등의 전처리 장치 등이 설치되어도 되고, 성막 장치의 하류에는, 예를 들면, 봉지 장치, 가공 장치, 처리 완료 기판의 스톡커 등이 설치되어도 되고, 이들 전체를 합쳐 전자 디바이스 제조 장치가 구성되어 있다.

클러스터형 유닛(CUx)은, 중앙의 반송실(TRx)과, 반송실(TRx)의 주위에 배치된 복수의 성막실(EVx1∼EVx4) 및 마스크실(MSx1∼MSx2)을 갖는다. 인접하는 2개의 유닛(CUx과 CUx+1)의 사이는 연결실(CNx)로 접속되어 있다. 클러스터형 유닛(CUx) 내의 각 실(TRx, EVx1∼EVx4, MSx1∼MSx2), 및, 연결실(CNx)은 공간적으로 연결되고 있고, 그 내부는 진공 또는 질소 가스 등의 불활성 가스 분위기로 유지되고 있다. 본 실시형태에 있어서는, 유닛(CUx) 및 연결실(CNx)를 구성하는 각 실은 도시하지 않은 진공 펌프(진공 배기 수단)에 접속되고 있고, 각각 독립적으로 진공 배기가 가능하게 되어 있다. 각각의 실은 「진공 챔버」또는 단순히 「챔버」라고도 불린다. 한편, 본 명세서에 있어서 「진공」이란, 대기압보다 낮은 압력의 기체로 채워진 상태를 말한다.

반송실(TRx)에는, 기판(S) 및 마스크(M)를 반송하는 반송 수단으로서의 반송 로봇(RRx)이 설치되어 있다. 반송 로봇(RRx)은, 예를 들면, 다관절 아암에, 기판(S) 및 마스크(M)를 보유지지하는 로봇 핸드가 장착된 구조를 갖는 다관절 로봇이다. 클러스터형 유닛(CUx) 내에 있어서, 기판(S)은 기판(S)의 피처리면(피성막면)이 중력 방향 하방을 향한 수평 상태를 유지한 채, 반송 로봇(RRx)이나 후술하는 반송 로봇(RCx) 등의 반송 수단에 의해 반송된다. 반송 로봇(RRx)이나 반송 로봇(RCx)이 갖는 로봇 핸드는, 기판(S)의 피처리면의 주변 영역을 보유지지하도록 보유지지부를 갖는다. 반송 로봇(RRx)은, 상류측의 패스실(PSx-1), 성막실(EVx1∼EVx4), 하류측의 버퍼실(BCx)의 사이의 기판(S)의 반송을 행한다. 또한, 반송 로봇(RRx)은, 마스크실(MSx1)과 성막실(EVx1, EVx2)의 사이의 마스크(M)의 반송, 및, 마스크실(MSx2)과 성막실(EVx3, EVx4)의 사이 마스크(M)의 반송을 행한다

마스크실(MSx1∼MSx2)은, 성막에 사용되는 마스크(M)와 사용이 끝난 마스크(M)가 각각 수용되는 마스크 스토커가 설치된 실이다. 마스크실(MSx1)에는, 성막실(EVx1, EVx3)에서 사용되는 마스크(M)가 저장되고, 마스크실(MSx2)에는, 성막실(EVx2, EVx4)에서 사용되는 마스크(M)가 저장되어 있다. 마스크(M)로서는, 다수의 개구가 형성된 메탈 마스크가 바람직하게 이용된다.

성막실(EVx1∼EVx4)는, 기판(S)의 표면에 재료층을 성막하기 위한 실이다. 여기서, 성막실(EVx1과 EVx3)은 동일한 기능을 갖는 실(동일한 성막 처리를 실시 가능한 실)이며, 마찬가지로 성막실(EVx2과 EVx4)도 동일한 기능을 갖는 실이다. 이 구성에 의해, 성막실(EVx1→EVx2)이라는 제1 루트에서의 성막 처리와, 성막실(EVx3→EVx4)이라는 제2 루트에서의 성막 처리를 병렬로 실시할 수 있다.

연결실(CNx)은, 유닛(CUx)과 유닛(CUx+1)을 접속하고, 유닛(CUx)에서 성막된 기판(S)을 후단의 유닛(CUx+1)에 전달하는 기능을 갖고 있다. 본 실시형태의 연결실(CNx)은, 상류측에서부터 순서대로, 버퍼실(BCx), 선회실(TCx), 및 패스실(PSx)로 구성된다. 후술하는 바와 같이, 이러한 연결실(CNx)의 구성은, 성막 장치 생산성을 향상시키거나, 사용성을 높이거나 하는 관점에서 바람직한 구성이다. 단, 연결실(CNx)의 구성은 이에 한정되지 않고, 버퍼실(BCx) 또는 패스실(PSx)만으로 연결실(CNx)이 구성되어도 된다.

버퍼실(BCx)은, 유닛(CUx) 내의 반송 로봇(RRx)과, 연결실(CNx) 내의 반송 로봇(RCx)의 사이에서, 기판(S)의 전달을 행하기 위한 실이다. 버퍼실(BCx)은, 유닛(CUx)과 후단의 유닛(CUx+1)의 간에 처리 속도의 차이가 있는 경우, 또는, 하류측의 트러블의 영향으로 기판(S)을 통상적으로 흘릴 수 없는 경우 등에, 복수의 기판(S)을 일시적으로 수용함으로써, 기판(S)의 반입 속도나 반입 타이밍을 조정하는 기능을 갖는다. 이러한 기능을 갖는 버퍼실(BCx)을 연결실(CNx) 내에 설치함으로써, 높은 생산성을 실현함과 함께, 다양한 층 구성의 적층 성막에 대응 가능한 높은 유연성을 실현할 수 있다. 예를 들면, 버퍼실(BCx) 내에는, 복수장의 기판(S)을 기판(S)의 피처리면이 중력 방향 하방을 향하는 수평 상태를 유지한 채 수납 가능한 다단 구조의 기판 수납 선반(카세트라고도 불림)과, 기판(S)을 반입 또는 반출하는 단을 반송 위치에 맞추기 위해 기판 수납 선반을 승강시키는 승강 기구가 설치된다.

선회실(TCx)은, 기판(S)의 방향을 180도 회전시키기 위한 실이다. 선회실(TCx) 내에는, 버퍼실(BCx)에서부터 패스실(PSx)로 기판(S)을 전달하는 반송 로봇(RCx)이 설치되어 있다. 기판(S)의 상류측의 단부를 「후단」, 하류측의 단부를 「전단」이라고 부를 경우, 반송 로봇(RCx)은, 버퍼실(BCx)에서 수취한 기판(S)을 지지한 상태로 180도 선회하여 패스실(PSx)로 넘겨줌으로써, 버퍼실(BCx) 내와 패스실(PSx) 내에 기판(S) 전단과 후단이 바뀌도록 한다. 이에 의해, 성막실에 기판(S)을 반입할 때의 방향이, 상류측의 유닛(CUx)과 하류측의 유닛(CUx+1)에서 동일한 방향이 되기 때문에, 기판(S)에 대한 성막의 스캔 방향이나 마스크(M)의 방향을 각 유닛(CUx)에 있어서 일치시킬 수 있다. 이러한 구성으로 함으로써, 각 유닛(CUx)에 있어서 마스크실(MSx1∼MSx2)에 마스크(M)를 설치하는 방향을 맞출 수 있고, 마스크(M)의 관리가 간이화되어 사용성을 높일 수 있다.

패스실(PSx)은, 연결실(CNx) 내의 반송 로봇(RCx)과, 하류측의 유닛(CUx+1) 내의 반송 로봇(RRx+1)의 사이에서, 기판(S)의 전달을 행하기 위한 실이다. 본 실시형태에서는, 패스실(PSx) 내에서, 기판(S)의 얼라인먼트와, 기판(S)에 성막된 막의 막두께 측정이 행해진다. 이와 같이, 얼라인먼트 기구와 막두께 측정부를 동일한 챔버에 배치하고, 얼라인먼트를 실시한 후에 막두께의 측정을 행함으로써, 기판 내에 있어서의 막두께 측정 위치의 위치 정밀도를 향상시키는 것이 가능하다. 이에 의해, 각 기판에 있어서 기판 내에 있어서의 막두께 측정 위치를 일정하게 유지할 수 있게 되고, 정밀도가 높은 막두께 평가가 가능하게 된다.

성막실(EVx1∼EVx4), 마스크실(MSx1∼MSx2), 반송실(TRx), 버퍼실(BCx), 선회실(TCx), 패스실(PSx)의 사이에는, 개폐가능한 문(예를 들면, 도어 밸브 또는 게이트 밸브)이 설치되어 있어도 되고, 항상 개방된 구조이어도 된다.

<진공 증착 장치>

도 2는, 성막실(EVx1∼EVx4)에 설치되는 진공 증착 장치(200)의 구성을 모식적으로 나타내고 있다.

진공 증착 장치(200)는, 마스크(M)를 보유지지하는 마스크 홀더(201), 기판(S)을 보유지지하는 기판 홀더(202), 증발원 유닛(203), 이동 기구(204), 성막 레이트 모니터(205), 성막 제어부(206)를 갖는다. 마스크 홀더(201), 기판 홀더(202), 증발원 유닛(203), 이동 기구(204), 및 성막 레이트 모니터(205)는, 진공 챔버(207) 내에 설치된다. 진공 증착 장치(200)는, 마스크 홀더(201) 및 기판 홀더(202) 중 적어도 일방을 이동시키어, 마스크 홀더(201)에 보유지지된 마스크(M)와 기판 홀더(202)에 보유지지된 기판(S)의 위치 맞춤(얼라인먼트)을 행하는 도시하지 않은 위치 조정 기구(얼라인먼트 기구)를 더 갖는다.

기판(S)은, 수평 상태로 보유지지되어 있는 마스크(M)의 상면에, 피처리면을 아래로 하여 재치된다. 마스크(M)의 하방에는, 증발원 유닛(203)이 설치되어 있다. 증발원 유닛(203)은, 개략적으로, 성막 재료를 수용하는 용기(도가니), 용기 내의 성막 재료를 가열하는 히터 등을 구비한다. 또한, 필요에 따라, 증발원 유닛(203)에, 가열 효율을 향상시키기 위한 리플렉터나 전열 부재, 셔터 등을 설치해도 된다. 이동 기구(204)는, 증발원 유닛(203)을 기판(S)의 피처리면과 평행하게 이동(스캔) 시키는 수단이다. 본 실시형태에서는 1축의 이동 기구(204)을 사용하지만, 2축 이상의 이동 기구를 사용해도 된다. 한편, 본 실시형태에서는 기판(S)을 마스크(M)의 상면에 재치하는 것으로 하였으나, 기판(S)과 마스크(M)가 충분히 밀착하는 구성이라면, 기판(S)을 마스크(M)의 상면에 재치하지 않아도 된다. 또한, 본 실시형태에서는 도시하지 않은 자석을 기판(S)의 피처리면과는 반대측의 면에 접근시켜, 마스크(M)의 마스크 박을 자력에 의해 흡인하고, 기판(S)에의 마스크(M)의 밀착성을 높이고 있다. 또한, 도 2에 있어서, 증발원 유닛(203)은 1개로서 도시되어 있지만, 복수의 증발원 유닛 또는 용기를 나란히 배치하여, 이들을 일체로 이동하는 구성으로 할 수도 있다. 이러한 구성에 의하면, 증발원 유닛 또는 용기마다 다른 재료를 수용하여 증발시키도록 할 수 있고, 혼합막이나 적층막을 형성할 수 있다.

성막 레이트 모니터(205)는 기판(S)에 성막되는 박막의 성막 속도를 모니터하기 위한 센서이다. 성막 레이트 모니터(205)는, 기판(S)의 피처리면의 근방에 배치되고, 또한, 증발원 유닛(203)과 함께 이동하는 수정 진동자를 가지고 있어, 성막 재료가 수정 진동자의 표면에 퇴적하는 것(질량이 부여되는 것)에 의한 공진 주파수(고유 진동수)의 변화량에 기초하여 단위 시간당 성막 재료의 부착량인 성막 레이트(증착 레이트)[Å/s]를 추정한다.

성막 제어부(206)는, 성막 레이트 모니터(205)에서 얻어진 성막 레이트[Å/s]나, 후술하는 제1 막두께 측정부에서 평가된 막두께값에 따라 성막 시간[s]을 조정함으로써, 기판(S)에 성막되는 박막의 막두께가 목표값이 되도록 제어한다. 성막 시간의 조정은, 이동 기구(204)에 의한 증발원 유닛(203)의 스캔 속도를 변경함으로써 행해진다. 한편, 본 실시형태에서는, 성막 시간의 조정(스캔 속도의 조정)에 의해 막두께를 제어하였으나, 종래의 진공 증착 장치에서 일반적으로 행해지고 있는 바와 같이, 증발원 유닛(203)의 히터 온도의 조정이나, 증발원 유닛(203)의 셔터 개도(開度) 등에 의해 재료의 증발량(분출량)을 제어해도 된다. 또한, 성막 제어부(206)는, 성막 시간의 조정과 증발량의 조정을 조합시켜 행하도록 해도 된다. 즉, 성막 제어부(206)는, 증발원 유닛(203)의 스캔 속도, 히터 온도, 및, 셔터 개도 중 적어도 하나를 조정하도록 제어해도 된다.

<패스실의 얼라인먼트 기구>

도 3은, 패스실(PSx)의 구성을 모식적으로 나타내는 단면도이다. 도 3은, 도 1의 A-A단면에 대응한다.

패스실(PSx)에는, 기판(S)의 얼라인먼트를 행하는 얼라인먼트 기구가 설치되어 있다. 반송실(TRx)이나 선회실(TCx)을 경과하여 반송되어 온 기판(S)은, 반송에 사용한 로봇의 위치 정밀도 등에 기인한 위치 편차를 갖고 있다. 본 실시형태에서는, 패스실(PSx)에 설치된 얼라인먼트 기구에 의해, 이 위치 어긋남을 억제할 수 있다. 얼라인먼트 기구는, 개략적으로, 진공 챔버(300)의 내부에 설치되는 기판 트레이(301)와, 기판 트레이(301)를 X축 방향, Y축 방향, 및 θ 방향으로 구동하기 위한 XYθ 구동 장치(302)와, 진공 챔버(300)의 저면에 설치된 창문(303)을 통해 기판(S)(의 얼라인먼트 마크(304))을 촬영하는 카메라(305)와, 얼라인먼트 제어부(306)를 갖는다.

선회실(TCx) 내의 반송 로봇(RCx)에 의해 기판(S)이 기판 트레이(301) 상에 재치되면, 카메라(305)에 의해 기판(S)의 얼라인먼트 마크(304)가 촬영된다. 얼라인먼트 제어부(306)는, 카메라(305)로부터 받아들여진 화상으로부터 얼라인먼트 마크(304)의 위치 및 기울기를 검지함으로써, 기준 위치에 대한 기판(S)의 위치 어긋남량(ΔX, ΔY) 및 회전 어긋남량(Δθ)을 계산한다. 그리고, 얼라인먼트 제어부(306)는, XYθ 구동 장치(302)를 제어하여, 기판(S)의 위치 어긋남 및 회전 어긋남을 보정함으로써, 기판(S)의 얼라인먼트를 행한다. 한편, 패스실(PSx) 내에는 기준 위치를 나타내는 기준 마크가 설치되어 있어도 된다. 그리고, 카메라(305)에 의해 기판(S)의 얼라인먼트 마크(304)를 촬영할 때에, 기준 마크도 촬영함으로써, 기준 위치에 대한 기판(S)의 위치 어긋남량 및 회전 어긋남량을 취득하도록 해도 된다.

성막실(EVx1∼EVx4)에 있어서 기판(S)에 대해 성막을 행할 때는, 기판(S)과 마스크(M)를 고정밀도로 위치 맞춤을 행할 필요가 있다. 따라서, 성막실(EVx1∼EVx4)에서는 기판(S)에 대해 파인 얼라인먼트라고 불리는 초고정밀도인 위치 결정을 행할 필요가 있다. 본 실시형태와 같이, 패스실(PSx) 내에서 기판(S)의 러프 얼라인먼트를 사전에 실시해 둠으로써, 후단의 유닛(CUx+1)의 성막실에 기판(S)을 반입했을 때의 초기 어긋남량이 작게 억제되기 때문에, 성막실 내에서 실시하는 파인 얼라인먼트에 필요로 하는 시간을 단축할 수 있다. 또한, 막두께 계측 전에 (러프)얼라인먼트를 실시해 둠으로써, 기판 내에 있어서의 막두께 측정 장소의 위치 정밀도를 향상시키는 것이 가능하다. 이에 의해, 각 기판에 있어서 기판 내에 있어서의 막두께 측정 위치를 일정하게 유지할 수 있게 되어, 정밀도 높은 막두께 평가가 가능하게 된다.

도 4는, 기판(S) 상의 얼라인먼트 마크(304)의 예를 나타내고 있다. 이 예에서는 기판(S)의 후단측의 2개의 코너에 각각 얼라인먼트 마크(304)가 형성되어 있다. 단 얼라인먼트 마크(304)의 배치는 이에 한정되지 않고, 예를 들면, 전단측의 코너에 배치하여도 되고, 대각의 두 코너 또는 네 코너 모두에 배치하여도 되고, 코너가 아니고 에지를 따른 위치에 배치해도 된다. 또 얼라인먼트 마크(304)의 수도 임의이다. 또는, 기판(S) 상의 얼라인먼트 마크(304)의 대신, 기판(S)의 에지나 모서리를 검지해도 된다.

<막두께 측정부>

도 3에 나타낸 바와 같이, 패스실(PSx)에는, 기판(S)에 성막된 막의 막두께를 측정하는 막두께 측정부(310)가 설치되어 있다. 이 패스실(PSx)이, 평가실에 상당한다. 한편, 도 3에 있어서는, 막두께 측정부(310)는 1개 밖에 나타내고 있지 않지만, 복수의 막두께 측정부를 배치해도 된다. 복수의 장소를 한 번에 평가함으로써, 기판면 내의 막두께의 편차 정보를 얻는 것이나, 복수의 성막실에서 성막된 복수 종류의 막을 한꺼번에 평가하는 것이 가능하게 된다.

막두께 측정부(310)는, 패스실(PSx)의 상류측인 전단의 유닛(CUx)에 설치된 성막실(EVx1∼EVx4)(제1 성막 챔버)에서 성막된 기판(S)의 측정 영역에 성막된 막의 막두께를 측정한다. 그리고, 패스실(PSx)에서 측정된 측정값에 기초하여 전단의 유닛(CUx)의 성막실(EVx1∼EVx4)(제1 성막 챔버) 및 패스실(PSx)의 하류측인 후단에 위치하는 유닛(CUx+1)의 성막실(EVx1∼EVx4)(제2 성막실) 중, 적어도 어느 한쪽의 유닛의 성막실의 성막 조건이 제어된다.

막두께 측정부(310)는, 이 실시형태에서는, 모든 연결실의 패스실(PSx)에 설치해도 되고, 전자 디바이스 제조 장치의 모든 연결실에 대해 설치할 필요는 없으며, 일부의 연결실의 패스실에만 설치하는 구성이어도 상관없다. 즉, 막두께를 고정밀도 제어할 필요가 있는 위치에만 막두께 측정부를 설치해도 된다. 패스실(PSx)의 상류측에 위치하는 제1 성막실은, 패스실(PSx)의 직전의 유닛(CUx)뿐만 아니라, 복수 단계 전의 유닛(CUx-1, CUx-2), …등의 성막실도 포함된다. 또한, 패스실(PSx)의 하류측에 위치하는 제2 성막실도, 패스실(PSx)의 직후의 유닛(CUx+1)뿐만 아니라, 복수 단계 후의 유닛(CUx+2, CUx+3), …등의 성막실도 포함된다.

막두께 측정부(310)는, 막두께를 광학적으로 측정하는 센서이며, 본 실시형태에서는 반사 분광식의 막두께계를 이용한다. 막두께 측정부(310)는, 개략적으로, 막두께 평가 유닛(311), 센서 헤드(312), 센서 헤드(312)와 막두께 평가 유닛(311)을 접속하는 광섬유(313)로 구성된다. 센서 헤드(312)는, 진공 챔버(300) 내의 기판 트레이(301)의 하방에 배치되어 있고, 진공 챔버(300)의 저면에 부착되어진 진공 플랜지(314)를 통해 광섬유(313)에 접속되어 있다. 센서 헤드(312)는 광섬유(313)를 경유하여 가이드된 광의 조사 에리어를 소정의 에리어로 설정하는 기능을 가지고 있으며, 광섬유 및 핀홀이나 렌즈 등의 광학 부품을 사용할 수 있다.

도 5는 막두께 측정부(310)의 블록도이다. 막두께 평가 유닛(311)은, 광원(320), 분광기(321), 측정 제어부(322)를 갖는다. 광원(320)은 측정광(조명광)을 출력하는 디바이스이며, 예를 들면 중수소 램프, 크세논 램프, 할로겐 램프가 사용된다. 광의 파장으로서는, 200nm 내지 1μm의 범위를 사용할 수 있다. 분광기(321)는 센서 헤드(312)로부터 입력된 반사광을 분광하여 스펙트럼(파장마다의 강도)의 측정을 행하는 디바이스이며, 예를 들면, 분광 소자(그레이팅, 프리즘 등)와 광전 변환을 행하는 디텍터 등으로 구성된다. 측정 제어부(322)는 광원(320)의 제어 및 반사 스펙트럼에 기초한 막두께의 연산 등을 행하는 디바이스이다.

광원(320)로부터 출력된 측정광은, 광섬유(313)를 경유하여 센서 헤드(312)로 가이드되어, 센서 헤드(312)로부터 기판(S)에 투사된다. 기판(S)에서 반사된 광은 센서 헤드(312)로부터 광섬유(313)를 경유하여 분광기(321)에 입력된다. 이 때, 기판(S) 상의 박막의 표면에서 반사된 광과, 박막과 그 하지층과의 계면에서 반사된 광이 서로 간섭한다. 이와 같이 하여 박막에 의한 간섭이나 흡수의 영향을 받음으로써, 반사 스펙트럼은, 광로 길이 차이, 즉 막두께의 영향을 받는다. 측정 제어부(322)에 의해 반사 스펙트럼을 해석함으로써, 박막의 막두께를 측정할 수 있다. 상술한 반사 분광식의 막두께 평가는, 수 nm 내지 수 100nm의 두께의 유기막의 평가에 대하여도, 단시간에 고정밀도의 평가가 가능하다는 점에서, 유기 EL 소자의 유기층의 평가로서 바람직한 수법이다. 여기서, 유기층의 재료로서는, αNPD: α-나프틸페닐비페닐 디아민(α-naphthylphenylbiphenyl diamine) 등의 정공 수송 재료, Ir(ppy)3: 이리듐-페닐 피리딘(Iridium-Phenylpyridine) 착체 등의 발광 재료, Alq3: 트리스(8-퀴놀리노라토)알루미늄(tris(8-quinolinato)aluminium)이나 Liq: 8-히드록시퀴놀리노라토-리튬(8-Hydroxyquinolinolato-lithium) 등의 전자 수송 재료 등을 들 수 있다. 나아가, 상술한 유기 재료의 혼합 막에도 적용할 수 있다.

도 4는, 기판(S) 상에 형성되는 막두께 측정용의 박막의 예를 나타내고 있다. 기판(S)에는, 표시 패널이 형성되는 소자 에리어(소자 영역)(340)와는 겹치지 않는 다른 영역(도시의 예에서는, 기판(S) 전단부)에 막두께 측정 에리어(측정 영역)(330)가 설치되어 있다. 각 성막실에 있어서의 성막 처리시, 소자 에리어(340)에 성막함과 함께, 병행하여, 막두께 측정 에리어(330) 내의 미리 결정된 위치로의 성막도 행함으로써, 막두께 측정 에리어(330) 내에 막두께 측정용의 박막(이후, 측정용 패치(331)라고 부름. 측정용 편 또는 평가용 유기막이라고 부를 수도 있음)이 형성된다. 이는, 각 성막실에서 사용되는 마스크(M)에, 미리 측정용 패치(331)를 위한 개공을 형성해 둠으로써, 간단히 실현할 수 있다.

막두께 측정 에리어(330)는, 복수의 측정용 패치(331)를 형성 가능한 면적으로 설정되어 있고, 막두께의 측정 대상이 되는 층 단위로 측정용 패치(331)의 형성 위치를 바꾸면 된다. 즉, 1개의 성막실에서 형성된 막(단일막 또는 복수의 막이 적층된 적층막)의 막두께를 측정하고 싶은 경우, 측정용 패치(331)의 부분에도 1개의 성막실에서 형성되는 막(단일막 또는 적층막)만을 성막하고, 복수의 성막실을 경과하여 형성된 적층막의 막두께를 측정하고 싶은 경우는, 동일 개소의 측정용 패치(331)의 부분에도 측정하고 싶은 적층막과 동일한 적층막을 성막하면 된다. 이와 같이 측정 대상이 되는 층마다 측정용 패치(331)를 다르게 함으로써, 단층막 또는 적층막의 막두께의 정확한 측정이 실현될 수 있다. 전술한 바와 같이, 얼라인먼트 후에 막두께 측정을 행하는 구성에 있어서는, 막두께 측정 위치의 정밀도가 높기 때문에, 각각의 측정용 패치(331)를 작게 하는 것이 가능하게 되어, 고밀도로 배치할 수 있게 된다. 이에 의해, 기판 내에 있어서의 막두께 측정 에리어(330)의 면적을 저감시킬 수 있고, 기판에 형성하는 표시 패널(340)을 보다 더 많게 할 수 있다.

막두께 측정 에리어에 대해서는, 상기한 기판(S)의 전단에 한하지 않고, 예를 들면, 도 6에 나타낸 바와 같이, 기판(S)의 다양한 장소에 배치할 수 있다.

도 6(a)는, 얼라인먼트 마크(304)를 기판(S)의 전단과 후단에 배치하고, 막두께 측정 에리어(330)를, 소자 에리어(340)가 없는, 기판(S)의 중앙에 배치한 예이다.

도 6(B)는, 얼라인먼트 마크(304)를 기판(S)의 전단과 후단에 배치하고, 막두께 측정 에리어(330)를 기판(S)의 좌우측 가장자리에 설치한 예이다. 도시 예에서는, 막두께 측정 에리어(330)를, 좌우측 가장자리의 전단측과 후단측에 서로 엇갈리게 설치되어 있다.

도 6(c)는, 기판(S)이 원형인 경우로, 사각 형상의 소자 에리어(340)의 전단과 후단과 원형의 단부 가장자리와의 사이에 얼라인먼트 마크(304)가 설치되고, 좌우측 변과 원형의 단부 에지와의 사이에, 막두께 측정 에리어(330)를 설치하고 있다. 이 막두께 측정 에리어(330)는, 사각 형상으로 형성되고 측정용 패치(331)가 종횡으로 매트릭스 형상으로 형성되어 있다.

본 실시형태에서는, 기판(S)의 막두께 측정 에리어(330)에는, 소자 에리어(340)에 형성된 전극층과 동일한 층 구조를 갖는 하지층이 형성되어 있다. 본 실시형태에서는 이 하지층은 전극층과 동일한 층 구조를 갖는 적층막이며, 소자 에리어(340)에 형성된 전극층을 형성할 때에 동일한 프로세스로 패터닝 형성된다(소자 에리어(340)와 막두께 측정 에리어(330)에 동시에 형성된 전극층이, 막두께 측정 에리어(330)에도 남아 있다). 이 막두께 측정 에리어(330)에 측정용 패치(331)(평가용 유기막)가 형성된다. 즉, 평가용 패치(331)는, 막두께 측정 에리어(330)에 형성되고, 전극층과 동일한 층 구조를 갖는 적층막 패턴(하지층)의 상부에 형성된다. 본 실시형태에서는, 막두께 측정 에리어(330)의 평가용 패치(331)가 형성되는 부분은 상술한 하지층이 노출되어 있기 때문에, 평가용 패치(331)를 형성하면 평가 대상의 막은 하지층 위에 직접 적층된다. 측정용 패치(331)에 측정광을 조사하면, 측정용 패치(331)와 하지층과의 계면이나 표면에 서 측정광이 반사된다. 그 반사광의 스펙트럼에는, 층간의 간섭이나 흡수에 따른 영향이 포함된다. 즉, 측정용 패치(331)의 표면에서 반사된 광은, 하지층과의 계면에서 반사된 광과 서로 간섭하고, 이 간섭에 기인하여 반사 스펙트럼에 구조가 생긴다. 이 스펙트럼은, 막두께에 의존하기 때문에, 이를 해석함으로써 막두께를 측정할 수 있다. 본 실시형태의 하지층의 구성에 있어서는, 고반사율의 금속층을 갖고 있기 때문에, 광반사량(수광량, 측정 신호)이 크고, 반사 스펙트럼도 명료하게 되기 때문에, 노이즈 내성이 높고, 막두께의 측정 정밀도가 높아진다.

본 실시형태의 경우, 막두께 측정 에리어(330)의 하지층을 형성하는 때는, 기판의 소자 에리어(340)에 형성되는 전극층과 동일한 프로세스로 하지층을 형성할 수 있다(소자 에리어(340)에 형성하기 위해 성막한 전극층을 막두께 측정 에리어(330)에도 남기는 것 만으로 된다) 때문에, 특별한 공정이 필요 없으며, 다양한 기판에 적용 가능하다. 예를 들면, 유리, 고분자 재료의 필름, 금속, 유리 기판 위로 폴리이미드 등의 필름이 적층된 기판 등, 다양한 기판에 적용할 수 있다.

하지층은, 금속층을 구비하고 있으면 되며, 금속층 위에 ITO(In2O3:Sn)나 InZnO 등의 도전성 산화물이 적층된 구조가 바람직하다. 금속층으로서는, 반사율이 높고, 평탄성에 뛰어난 막을 형성하는 것이 용이한 재료가 바람직하고, 특히, 은 또는 은 합금, 알루미늄 또는 알루미늄 합금 등의, 은 또는 알루미늄을 주성분으로 하는 층이 바람직하다. 은 합금으로서는, Ag-Pd, Ag-Cu, Ag-Cu-Pd, Ag-Mg 등의 합금을 사용할 수 있다. 알루미늄 합금으로서는, Al-Si나 Al-Nd 등의 합금을 사용할 수 있다.

상술한 도전성 산화물은, 진공중에서도 대기중에서도 안정된 광학적인 성질을 나타냄으로써 하지층을 구성하는 재료로서 바람직하는 재료이다. 도전성 산화물 중에서도, 인듐을 주성분으로 한 산화물은, 상부에 형성하는 유기막과 안정된 계면 상태를 유지 가능하다는 관점에서 바람직하다. 즉, 본 실시형태에서는, 높은 반사율을 갖는 금속층과 광학적 성질의 안정성이 높은 도전성 산화물의 적층 구조를 하지층으로서 채용함으로써, 유기층의 막두께를 안정적으로 정밀도 높게 평가할 수 있다.

도전성 산화물의 막두께는, 5nm 이상 200nm 이하인 것이 바람직하고, 5nm 이상 30nm 이하인 것이 보다 바람직하다. 금속층의 두께는, 특히 한정되지 않지만, 10nm 이상 200nm 이하이어도 되며, 50nm 이상 100nm 이하인 것이 바람직하다.

도전성 산화물층과 금속층은, 결정성을 갖는 층이어도 되고 비정질의 층이어도 되지만, 표면의 평탄성의 관점에서 비정질의 층인 것이 바람직하다. 예를 들면, 비정질의 Ag-Pd-Cu 합금막이나, 비정질의 ITO 막이나 비정질의 IZO 막은 바람직한 예이다. 한편, 여기서 말하는 비정질이란, CuKα 선을 사용한 X선 회절에 있어서, 반치폭이 3도 이하인 피크가 존재하지 않는 것을 말한다.

또한, 하지층은, 폴리이미드층 등의 필름층이 형성된 기판 상이나, 기판 상 또는 기판 상의 폴리이미드층 위에 형성된 박막 트랜지스터(TFT)를 포함하는 층(TFT 층) 위에 형성되어도 된다. 또한, 박막 트랜지스터(TFT)는 소자 에리어(340)에 형성되는 소자를 구동하기 위한 구동 회로의 스위치로서 기능하고, 소자 에리어(340)에 있어서는 전극층은 박막 트랜지스터와 전기적으로 접속되어 있다. 한편, 막두께 측정 에리어(330)의 하지층 아래에 박막 트랜지스터가 형성되어 있는 경우에는, 하지층과 박막 트랜지스터와는 전기적으로 접속되어 있어도 되지만, 전기적으로 접속되지 않아도 된다.

상술한 하지층 위에 형성되는 평가용 유기막의 재료로서는, 유기 EL 소자의 정공 수송 재료, 전자 수송 재료, 발광 재료를 비롯하여, 보호층용의 재료를 들 수 있다. 여기서, 유기층이 재료로서는, αNPD: α-나프틸페닐비페닐 디아민(α-naphthylphenylbiphenyl diamine) 등의 정공 수송 재료, Ir(ppy)3: 이리듐-페닐 피리딘(Iridium-Phenylpyridine) 착체 등의 발광 재료, Alq3: 트리스(8-퀴놀리노라토)알루미늄(tris(8-quinolinato)aluminium)이나 Liq: 8-히드록시퀴놀리노라토-리튬(8-Hydroxyquinolinolato-lithium) 등의 전자 수송 재료 등을 들 수 있다. 나아가, 상술한 유기 재료의 혼합 막에도 적용할 수 있다. 이러한 유기 EL용의 재료는, 자외 영역에서부터 가시 영역에서 흡수대가 있기 때문에, 상술한 반사 스펙트럼에 재료에 특유의 피크 형상의 구조가 나타나는데, 이러한 재료에 대해서도, 본 실시형태의 하지층을 사용함으로써, 반사 분광법에 있어서 높은 정밀도의 막두께 평가가 가능하다. 즉, 본 실시형태의 수법은, 파장 250nm∼700nm의 범위에 있어서 흡수 피크를 갖는 재료에 대해, 특히 효율적으로 기능하는 수법이다. 또한, 유기막의 막두께는, 수 nm 내지 수 100nm의 두께의 범위이다. 일반적인 반사 분광법으로 사용되는 막두께(수 100nm∼수 10μm)에 비해 얇음에도 불구하고, 상술한 적층 구조의 하지에 있어서, 충분한 정밀도로 막두께 평가가 가능하다.

이하, 기판 구성과, 이를 이용하였을 때의 막두께 평가에 관한 실시형태에 대해서 설명한다.

[실시형태 1]

도 7은, 실시형태 1에 관한 기판의 막두께 측정 에리어의 하지 구성의 모식적 단면도이다. 이 실시형태 1은, 유리 기판 상에 유기 EL 소자를 제조하는 예이다.

기판(S1)은 유리이고, 막두께 측정 에리어(330)에 측정용의 하지층(E1)이 형성되어 있다. 하지층은, 소자 에리어의 애노드 전극(E10)과 동일한 프로세스로 형성되어 남겨져 있다. 이 하지층(E1)은, ITO 층(주석이 도핑된 산화 인듐)(E11), 은(Ag)의 금속층(E12), ITO 층(E13)의 순서대로 적층된 적층막으로 되어 있다. ITO 층(E11 과 E13)의 두께는 10nm이며, 금속층(E12)의 두께는 80nm이다. 이 기판을 전술한 성막 장치에 투입하고, 하지층(E1) 위에 유기층의 측정용 패치(331)가 형성된다. 본 실시예에서는 Alq3을 사용하여 유기층을 형성하고, 그 막두께는 60nm로 하였다.

하지층(E1)의 형성은, 전처리 공정에서, 소자 에리어(340)에의 애노드 전극(E10)의 형성과 함께 행해진다. 전처리 공정에서는, 특히 도시하지 않지만, 기판(S1)에, ITO, Ag, ITO의 순서대로 스퍼터 성막하여 적층막을 형성하고, 공지의 포토레지스트로 패턴을 형성한 후, 웨트 에칭으로 애노드 전극(E10)의 전극 패턴이 형성된다. ITO의 형성에는, In2O3에 5wt%의 SnO2가 도핑된 타깃 재료를 이용하여, DC 스퍼터링법을 이용하여 성막된다. 이와 같이 하여, 패터닝 마스크의 패턴을 변경하는 것만으로, 새로운 프로세스를 추가하지 않고, 막두께 측정 에리어(330)에 하지층(E1)을 형성할 수 있다.

또한, 소자 에리어(340)에는, 막두께 측정 에리어(330)와 마찬가지의 유기층(341)을 기재하고 있는데, 모식적으로 기재하고 있으며, 애노드 전극(E10) 위에 측정용 패치의 유기층에 더해 별도의 유기층도 포함시켜, 복수층이 적층하여 형성된다. 즉, 성막실에서는, 애노드 전극(E10) 위에, 복수의 성막 공정을 통해 유기층이 적층된다.

막두께 측정부(310)로 수광되는 반사 스펙트럼은, 측정용 패치(331)의 표면으로부터의 반사광, 측정용 패치(331)와 ITO 층(E13)과의 계면으로부터의 반사광, ITO 층(E13)과 금속층(E12)과의 계면으로부터의 반사광이 간섭한 스펙트럼이 된다.

이 경우, 이하와 같은 평가 방법으로 유기층의 막두께값을 취득한다.

(i) 참조 시료(본 시료와 동일한 구성의 시료나 유기막이 없는 시료 등)에 대한 반사 스펙트럼(RO)을 평가한다.

(ii) 시료 구성(유기/ITO/Ag 막)에 대한 반사 스펙트럼의 모델을 작성한다.

(iii) 본 시료에 대해, 반사 스펙트럼을 측정한다.

(iv) 상기 모델을 이용하여, 유기막의 막두께를 피팅 파라미터로 하여 측정한 반사 스펙트럼 데이터에 대해, 피팅을 행한다.

(V) 막두께값을 얻는다.

(ii)에 있어서는, 예를 들면, 사전에, (i)의 결과나 문헌 값 등을 이용함으로써, ITO 층의 막두께와 광학 상수, 금속층으로서 Ag 막의 막두께 및 광학 상수, 측정 대상의 유기막의 광학 상수가 포함된 수식 모델을 결정한다.

본 실시형태 1에 의하면, 전극층(E1)에 고반사율의 은을 주성분으로 하는 금속층(E12)을 구비하고 있기 때문에, 광반사량(수광량)이 크고, 반사 스펙트럼도 명료해지므로, 노이즈 내성이 높고, 막두께의 측정 정밀도가 높아진다. 특히, Alq3 막에 대해서는, 반사 스펙트럼에 있어서, 자외 영역에 흡수 기인한 특징적인 구조가 생기지만, 본 실시예의 하지층의 구성을 이용함으로써 스펙트럼 데이터에 있어서의 노이즈를 작게 할 수 있기 때문에, 충분히 정밀도 높게, 막두께의 측정이 가능하다.

이에 대해, 유리 기판 상에, 직접, 측정용 패치를 형성한 경우에는, 측정광의 대부분이 투과하게 되어, 수광량이 작고, 노이즈에 대해 민감하여, 측정의 정확성이 낮은 경향이 나타났다.

비교로서, ITO 층을 사용하지 않고, Ag층의 단층으로부터 되는 하지층으로 한 경우에는, 고반사율을 얻을 수 있으므로, 광반사량(수광량)이 얻어지지만, 대기 보관이나 패터닝 프로세스 등에 의해 표면 산화의 정도가 변동하기 때문에, 막두께 평가의 편차가 커지는 경향이 있다. 또한, 금속 표면에는 상처가 생기기 쉽고, 상처가 광학적 평가에 주는 영향이 크기 때문에, 광학적인 막두께 평가의 안정성은 약간 저하된다.

이에 대해, 본 실시형태 1과 같이, Ag 위에 도전성 산화물인 ITO가 적층되어 있는 경우에는, Ag의 금속층(E12)의 표면이 산화물인 ITO로 보호되기 때문에, 대기중이나 패터닝 프로세스에 있어서의 산화의 영향을 받기 어렵다. 나아가, 도전성 산화물인 ITO의 표면은, 표면 상태가 안정되어 있어, 상처가 생기기 어렵다. ITO는 가시 영역에 있어서 투명한 재료이기 때문에, 상처가 생겼다고 해도 광학적 평가에의 영향이 작기 때문에, 보다 노이즈가 적은 반사 스펙트럼을 얻는 것에 대해 유리하다.

[실시형태 2]

도 8은, 실시형태 2에 따른 기판의 개략 단면도이다. 실시형태 2는, 유연성을 가진 기판 상에 유기 EL 패널(플렉서블 OLED)을 제조하는 예이다.

성막되는 기판(S2)은, 폴리이미드(PI S22)가 코팅된 유리 기판(S21) 위에, TFT 어레이(S23)가 형성된 구조로 이루어진다. 최종적으로, 성막 장치의 하류에 배치되는 후처리 장치로, PI 층(S22)을 유리 기판(S21)으로부터 떼어내고, PI 층(S22)이 기판이 된 플렉서블한 유기 EL 디바이스가 제조된다.

본 실시형태 2에서는, 기판(S2)의 PI 층(S22) 위에, 구동 회로인 TFT 어레이(S23)가 형성되어 있다. TFT 어레이는, 다결정 실리콘이나 아모퍼스 실리콘(amorphous silicon)이나 산화물로 이루어지는 반도체층, 게이트 절연층, 소스 전극, 드레인 전극, 게이트 전극, 배선, 보호막, 평탄화층, 등이 적층된 구조로 이루어진다. 이 TFT 어레이(S23)의 상부에는, 애노드 전극(E20)으로서 Ag와 ITO의 적층막이 패터닝 형성되어 있고, ITO 표면이 노출되어 있다.

기판(S2)의 막두께 측정 에리어(330)에는 하지층(E2)을 갖는다. 하지층(E2)은, 애노드 전극(E20)과 동일한 프로세스로 작성되어 있고, Ag의 금속층(E21), ITO 층(E22)의 순서대로 적층된 2층의 적층막으로 되어 있다. 이 하지층(E2)의 위에, 유기층의 측정용 패치(331)가 형성된다.

이 하지층(E2)의 형성은, 전처리 공정에 있어서, 기판(S2)의 소자 에리어(340)에의 애노드 전극(E20)의 형성과 함께 행해진다. 전처리 공정에서는, 유리 기판(S21), PI 층(S22) 및 TFT 어레이(S23)를 적층한 기판(S2)에, Ag, ITO의 순서대로 스퍼터 성막하여 적층막을 형성하고, 공지의 포토레지스트로 패턴을 형성후, 웨트 에칭으로 애노드 전극(E20)과 하지층(E2)의 패턴이 형성된다. 새로운 프로세스를 추가하지 않고, 공정수를 늘리지 않고, 막두께 측정 에리어(330)에 하지층(E2)을 형성할 수 있다. 이 기판을 전술한 성막 장치에 투입하고, 하지층(E2) 위에 유기층의 측정용 패치(331)를 형성한다. 본 실시예에서는 Alq3을 사용하고, 그 막두께는 50nm로 하였다.

반사 스펙트럼은, 실시형태 1과 마찬가지로, 측정용 패치(331)의 표면으로부터의 반사광, 측정용 패치(331)와 ITO 층(E22)과의 계면으로부터의 반사광, ITO 층(E22)과 금속층(E21)과의 계면으로부터의 반사광이 간섭한 스펙트럼이 되고, 실시형태 1과 마찬가지의 순서(i)∼(V)에 의해, 측정용 패치(331)의 유기층의 막두께를 계측할 수 있다.

하지에 폴리이미드 막이 있는 경우, 폴리이미드의 굴절율이나 막두께의 편차 등에 의해, 막두께 평가의 정밀도가 낮아지는 경우가 있었지만, 본 실시형태와 같이 하지막으로서 안정된 표면성을 가진 ITO와 높은 반사율을 가진 Ag의 적층막을 적용함으로써 폴리이미드 등의 수지층을 가진 기판 상에 있어서도, 고정밀도로 막두께를 평가할 수 있다.

[실시형태 3]

도 9는, 실시형태 3에 따른 기판의 모식적 단면도이다. 이 실시형태 3은, 예를 들면 조명 용도에 사용되는 유기 EL을 제조하는 예이다.

성막되는 기판(S3)은, 수지 기판이다. 이 수지제의 기판(S3)의 막두께 측정 에리어(330)에 형성되는 하지층(E3)은, InZnO 층, Ag-Pd-Cu로 이루어지는 합금층, InZnO 층의 순서대로 적층된 3층의 적층막으로 되어 있다. InZnO 층은, In2O3에 10wt%의 ZnO가 도핑된 타깃 재료를 이용하며, DC 스퍼터링법을 이용하여 성막된다. 이 하지층(E3)은 발광부의 소자 에리어(340)에 형성되는 애노드 전극(E30)과 동일한 층 구조이며, 애노드 전극(E30)과 동일한 프로세스로 형성된 층이다. 하지층(E3)의 형성 순서는, 실시형태 1, 2에 준하고 있다. 이 막두께 측정 에리어(330)의 하지층(E3) 위에, 유기층의 측정용 패치(331)가 형성된다. 본 실시예에서는 αNPD를 사용하고, 그 막두께는 50nm로 하였다.

반사 스펙트럼은, 실시형태 1과 마찬가지로, 측정용 패치(331)의 표면으로부터의 반사광, 측정용 패치(331)와 InZnO 층과의 계면으로부터의 반사광, InZnO 층과 금속층과의 계면으로부터의 반사광이 간섭한 스펙트럼이 되고, 실시형태 1과 마찬가지의 순서(i)∼(V)에 의해, 측정용 패치(331)의 유기층의 막두께를 계측할 수 있다. 본 실시형태에 있어서는, 비정질로 이루어지는 InZnO 막과 Ag-Pd-Cu 합금으로 이루어지는 하지층을 사용하고 있기 때문에, 결정성의 막을 적용한 경우에 비해 표면 및 층계면의 평탄성이 우수하다. 이에 의해 광의 난반사가 적기 때문에, 안정적이고 정밀도가 높은 막두께 평가가 가능하게 된다. 또한, 반사율이 높은 Ag합금을 사용함으로써, 충분한 측정 광량이 얻어지기 때문에, 노이즈 내성이 높은 평가가 가능하다.

[실시형태 4]

도 10은, 실시형태 4에 관한 기판의 모식적 단면도이다. 이 실시형태 4는, Si기판 상에 유기 EL 소자를 배치한 구조의 디바이스를 제조하는 예이다.

성막되는 기판(S4)은, 실리콘 웨이퍼(S41) 위에, 구동 회로(S42)가 형성되어 있고, 이 구동 회로(S42) 위에 애노드 전극층(E40)이 형성된 구성으로 되어 있다. 애노드 전극층(E40)은, 알루미늄을 주성분으로 하는 금속층(E41), ITO 층(E42)의 순서대로 적층된 2층의 적층막으로 되어 있다.

막두께 측정 에리어(330)에 하지로서 남겨지는 하지층(E4)은, 애노드 전극층(E40)과 동일한 공정으로 형성된 층이며, 알루미늄을 주성분으로 하는 금속층(E41), ITO 층(E42)의 순서대로 적층된 2층의 적층막으로 되어 있다. 이 하지층(E4) 위에, 유기층의 측정용 패치(331)가 형성된다.

이 하지층(E4)은, 발광부의 소자 에리어에 형성되는 애노드 전극(E40)과 동일한 층 구조이며, 애노드 전극(E40)을 형성할 때, 막두께 측정 에리어(330)에 패턴 형성된 것이다. 하지층(E4)의 형성 순서는, 실시형태 1∼3에 준하고 있다. 이 막두께 측정 에리어(330)의 하지층(E4) 위에, 측정용 패치(331)가 형성된다. 본 실시예에서는 αNPD를 사용하고, 그 막두께는 30nm로 하였다.

측정용 패치(331)의 막두께 계측 시의 반사 스펙트럼은, 실시형태 1과 마찬가지로, 측정용 패치(331)의 표면으로부터의 반사광, 측정용 패치(331)와 ITO 층(E42)과의 계면으로부터의 반사광, ITO 층(E42)과 금속층(E41)과의 계면으로부터의 반사광이 간섭한 스펙트럼이 되고, 실시형태 1과 마찬가지의 순서(i)∼(V)에 의해, 측정용 패치(331)의 막두께를 계측할 수 있다.

이상 실시형태 1∼4에 기재된 방법에 의하면, 유리 기판, PI 층이 적층된 기판, 나아가 TFT 등의 구동 회로가 적층된 기판 등, 어떤 기판이라도, 막두께 측정 에리어에 대해, 애노드 전극 형성 프로세스와 동일한 프로세스로 하지층을 형성한다. 따라서, 막두께 측정용의 하지층을, 포토마스크의 변경만으로, 특별한 공정, 특별한 설비 등이 필요없이, 간단히 형성할 수 있다.

<막두께가 고정밀도인 제어>

각 성막실의 진공 증착 장치(200)는, 전술한 바와 같이, 성막 레이트 모니터(205)를 이용하여 성막되는 막의 성막 레이트가 목표의 성막 레이트가 되도록 제어되고 있다. 그러나, 성막 레이트 모니터(205)는 기판(S) 상에 형성되는 막의 두께를 직접 측정하는 것이 아니고, 기판(S)과는 다른 위치에 배치된 수정 진동자에 의해 성막 레이트를 간접적으로 측정하는 것에 지나지 않는다. 그 때문에, 수정 진동자에의 재료의 퇴적량이나 수정 진동자의 온도 등의 다양한 오차 요인에 의해, 성막 레이트 모니터(205)의 수정 진동자에 퇴적되는 막의 막두께와 기판(S)에 퇴적되는 막의 막두께가 다르거나, 성막 레이트 모니터(205)의 측정값 자체에 오차가 생기는 경우가 있다. 성막 레이트 모니터(205)에 의한 기판(S)에 성막되는 막의 막두께 측정 오차는 막두께의 편차를 낳고, 패널 품질의 저하나 수율 저하로 이어지기 때문에, 대책이 필요하다.

이에 본 실시형태에서는, 막두께 측정부(310)에 의해 기판(S) 상에 성막된 박막의 두께를 직접 측정하고, 그 측정 결과에 근거하여 각 성막실의 성막 조건을 제어함으로써, 고정밀도의 막두께 제어를 실현한다. 한편, 성막 조건의 제어를 행할 때는, 성막 레이트 모니터(205)의 값과 막두께 측정부(310)에서의 측정 결과의 양쪽을 사용해도 된다. 수정 진동자에의 퇴적량을 평가하는 성막 레이트 모니터(205)와, 기판(S) 상의 막두께를 광학적으로 평가하는 막두께 측정부(310)와는, 측정 원리가 다른 때문에, 외란이나 환경, 성막 상태의 변동 등에 대한 거동이 다르다. 그 때문에, 이들 측정 원리가 다른 복수의 평가 수단을 함께 사용함으로써, 보다 신뢰성 높은 막두께 제어가 가능하게 된다.

도 11은, 막두께 제어 시스템의 구성을 모식적으로 나타내는 블록도이다. 막두께 제어부(350)가, 막두께 측정부(310)의 측정 결과에 기초하여 각 성막실의 성막 제어부(206)에 제어 지령을 송신한다. 성막 조건의 제어 방법에는, 크게 나누어, 피드백 제어와 피드 포워드 제어가 있다. 피드백 제어는, 막두께 제어부(350)가 막두께 측정부(310)보다 상류측의 성막실의 성막 조건을 제어함으로써, 후속의 기판(Ss)의 막두께를 조정하는 제어이다. 피드 포워드 제어는, 막두께 제어부(350)가 막두께 측정부(310)보다 하류측의 성막실의 성막 조건을 제어함으로써, 막두께 측정부(310)에서 측정한 기판(S)의 막두께를 조정하는 제어이다. 막두께 제어부(350)는 피드백 제어 또는 피드 포워드 제어 중 어느 한 쪽만을 실시하여도 되고, 양쪽의 제어를 실시해도 된다. 또한, 성막실마다 또는 유닛마다, 제어 방법을 다르게 해도 된다. 제어 대상이 되는 성막 조건은, 예를 들면, 성막 시간, 증발원 유닛(203)의 스캔 속도, 증발원 유닛(203)의 히터 온도, 증발원 유닛(203)의 셔터 개도 등이다. 막두께 제어부(350)는 이 성막 조건 중 어느 하나를 제어해도 되고, 복수의 성막 조건을 제어해도 된다. 본 실시형태에서는 스캔 속도의 제어를 행한다.

<전자 디바이스의 제조 방법>

다음으로, 전자 디바이스의 제조 방법 일례를 설명한다. 이하, 전자 디바이스의 예로서 유기 EL 표시 장치의 구성 및 제조 방법을 예시한다.

먼저, 제조하는 유기 EL 표시 장치에 대해서 설명한다. 도 12(a)는 유기 EL 표시 장치(50)의 전체도, 도 12(b)는 1화소의 단면 구조를 나타내는 도면, 도 12(c)는 적색층의 확대도이다.

도 12(a)에 나타낸 바와 같이, 유기 EL 표시 장치(50)의 표시 영역(51)에는, 발광 소자를 복수개 구비하는 화소(52)가 매트릭스 형상으로 복수개 배치되어 있다. 상세한 것은 후에 설명하겠으나, 발광 소자의 각각은, 한 쌍의 전극에 끼워진 유기층을 구비한 구조를 갖고 있다. 또한, 여기서 말하는 화소란, 표시 영역(51)에 있어서 원하는 색의 표시를 가능하게 하는 최소 단위를 가리키고 있다. 컬러 유기 EL 표시 장치의 경우, 서로 다른 발광을 나타내는 제1 발광 소자(52R), 제2 발광 소자(52G), 제3발광 소자(52B)의 복수의 부화소 조합에 의해 화소(52)가 구성되어 있다. 화소(52)는, 적색(R) 발광 소자와 녹색(G) 발광 소자와 청색(B) 발광 소자의 3종류의 부화소의 조합으로 구성되는 경우가 많지만, 이에 한정되지 않는다. 화소(52)는 적어도 1종류의 부화소를 포함하면 되며, 2종류 이상의 부화소를 포함하는 것이 바람직하고, 3종류 이상의 부화소를 포함하는 것이 보다 바람직하다. 화소(52)를 구성하는 부화소로서는, 예를 들면, 적색(R) 발광 소자와 녹색(G) 발광 소자와 청색(B) 발광 소자와 황색(Y) 발광 소자의 4종류의 부화소의 조합이어도 되고, 황색(Y) 발광 소자와 시안(C) 발광 소자와 마젠타(M) 발광 소자의 조합이어도 된다.

도 12(b)는, 도 12(a)의 A-B 선에 있어서의 부분 단면 모식도이다. 화소(52)는, 기판(53) 상에, ITO 층과 Ag 층의 적층 구조로 이루어지는 제1 전극(양극)(54)과, 정공 수송층(55)과, 적색층(56R)·녹색층(56G)·청색층(56B) 중 어느 하나와, 전자 수송층(57)과, 제2 전극(음극)(58)을 구비하는 유기 EL 소자로 구성되는 복수의 부화소를 갖고 있다. 이들 중, 정공 수송층(55), 적색층(56R), 녹색층(56G), 청색층(56B), 전자 수송층(57)이 유기층에 해당한다. 적색층(56R), 녹색층(56G), 청색층(56B)은, 각각 적색, 녹색, 청색을 발하는 발광 소자(유기 EL 소자라고 기술하는 경우도 있음)에 대응하는 패턴으로 형성되어 있다. 또한, 제1 전극(54)은, 발광 소자마다 분리하여 형성되어 있다. 정공 수송층(55)과 전자 수송층(57)과 제2 전극(58)은, 복수의 발광 소자(52R, 52G, 52B)에 걸쳐 공통으로 형성되어 있어도 되고, 발광 소자마다 형성되어 있어도 된다. 즉, 도 12(b)에 나타낸 바와 같이 정공 수송층(55)이 복수의 부화소 영역에 걸쳐 공통의 층으로서 형성된 위에 적색층(56R), 녹색층(56G), 청색층(56B)가 부화소 영역마다 분리하여 형성되고, 나아가 그 위에 전자 수송층(57)과 제2 전극(58)이 복수의 부화소 영역에 걸쳐 공통의 층으로서 형성되어 있어도 된다. 한편, 근접한 제1 전극(54)의 사이에서의 쇼트를 방지하기 위해, 제1 전극(54) 사이에 절연층(59)이 설치되어 있다. 나아가, 유기 EL 층은 수분이나 산소에 의해 열화되기 때문에, 수분이나 산소로부터 유기 EL 소자를 보호하기 위한 보호층(60)이 설치되어 있다.

도 12(b)에서는 정공 수송층(55)이나 전자 수송층(57)이 하나의 층으로 도시되어 있지만, 유기 EL 표시 소자의 구조에 따라, 정공 블록층이나 전자 블록층을 갖는 복수의 층으로 형성되어도 된다. 또한, 제1 전극(54)과 정공 수송층(55)의 사이에는 제1 전극(54)에서부터 정공 수송층(55)에의 정공의 주입이 원활하게 이루어지도록 할 수 있는 에너지 밴드 구조를 갖는 정공 주입층을 형성해도 된다. 마찬가지로, 제2 전극(58)과 전자 수송층(57)의 사이에도 전자 주입층을 형성해도 된다.

적색층(56R), 녹색층(56G), 청색층(56B)의 각각은, 단일의 발광층으로 형성되어 있어도 되고, 복수의 층을 적층하는 것으로 형성되어 있어도 된다. 도 12(c)에, 적색층(56R)을 2층으로 형성한 예를 나타낸다. 예를 들면, 적색의 발광층을 상측층(56R2)으로 하고 정공 수송층 또는 전자 블록층을 하측층(56R1)으로 하여도 된다. 또는, 적색의 발광층을 하측층(56R1)으로 하고 전자 수송층 또는 정공 블록층을 상측층(56R2)으로 하여도 된다. 이와 같이 발광층의 하측 또는 상측에 층을 설치함으로써, 발광층에 있어서의 발광 위치를 조정하고, 광로 길이를 조정함으로써, 발광 소자의 색순도를 향상시키는 효과가 있다. 한편, 도 12(c)에는 적색층(56R)의 예를 나타내었으나, 녹색층(56G)이나 청색층(56B)에서도 마찬가지의 구조를 채용해도 된다. 또한, 적층수는 2층 이상으로 하여도 된다. 나아가, 발광층과 전자 블록층과 같이 다른 재료의 층이 적층되어도 되고, 예를 들면 발광층을 2층 이상 적층하는 등, 동일 재료의 층이 적층되어도 된다.

다음으로, 유기 EL 표시 장치의 제조 방법 예에 대해 구체적으로 설명한다. 여기서는, 적색층(56R)이 하측층(56R1)과 상측층(56R2)에 2층으로 이루어지고, 녹색층(56G)과 청색층(56B)은 단일의 발광층으로 이루어지는 경우를 상정한다.

먼저, 유기 EL 표시 장치를 구동하기 위한 회로(도시하지 않음) 및 제1 전극(54)이 형성된 기판(53)을 준비한다. 한편, 기판(53)의 재질은 특별히 한정되지 않으며, 유리, 플라스틱, 금속 등으로 구성할 수 있다. 본 실시형태에 있어서는, 기판(53)으로서, 유리 기판 상에 폴리이미드의 필름이 적층된 기판을 사용한다.

제1 전극(54)이 형성된 기판(53) 상에 아크릴 또는 폴리이미드 등의 수지층을 바 코트나 스핀 코트로 코팅하고, 수지층을 리소그래피법에 의해, 제1 전극(54)이 형성된 부분에 개구가 형성되도록 패터닝하여 절연층(59)을 형성한다. 이 개구부가, 발광 소자가 실제로 발광하는 발광 영역에 상당한다.

절연층(59)이 패터닝된 기판(53)을 제1 성막실로 반입하고, 정공 수송층(55)을, 표시 영역의 제1 전극(54) 상에 공통되는 층으로서 성막한다. 정공 수송층(55)은, 최종적으로 하나하나의 유기 EL 표시 장치의 패널 부분이 되는 표시 영역(51)마다 개구가 형성된 마스크를 사용하여 성막된다. 한편, 제1 성막실에서 사용되는 마스크는, 기판(53)의 표시 패널(340)이 형성되는 에리어에 대응하는 부분과는 다른, 막두께 측정 에리어(330)에 대응하는 부분에도 개구가 설치되어 있다. 이 개구는, 막두께 측정 에리어(330)에 대응하는 부분 중, 다른 성막실에서 사용하는 마스크와는 다른 위치에 형성되어 있다. 이에 의해, 막두께 측정 에리어(330)에, 정공 수송층(55)만이 성막되는 측정용 패치(331)를 형성할 수 있다.

다음으로, 정공 수송층(55)까지가 형성된 기판(53)을 제2 성막실에 반입한다. 기판(53)과 마스크와의 얼라인먼트를 행하고, 기판을 마스크 위에 재치하고, 기판(53)의 적색을 발하는 소자를 배치하는 부분(적색의 부화소를 형성하는 영역)에, 하측층(56R1)(예를 들면, 정공 수송층 또는 전자 블록층)을 성막한다. 그 후, 기판(53)을 제3 성막실에 반입하고, 하측층(56R1) 위에 상측층(56R2)(예를 들면, 적색의 발광층)을 성막한다. 여기서, 제2 성막실에서 사용되는 마스크는, 유기 EL 표시 장치의 부화소가 되는 기판(53) 상에 있어서의 복수의 영역 중, 적색의 부화소가 되는 복수의 영역에만 개구가 형성된 고정밀 마스크이다. 이에 의해, 적색층(56R)은, 기판(53) 상의 복수 부화소가 되는 영역 중 적색 부화소가 되는 영역에만 성막된다. 한편, 제2 성막실에서 사용되는 마스크는, 기판(53)의 표시 패널(340)이 형성되는 에리어에 대응하는 부분과는 별도의, 막두께 측정 에리어(330)에 대응하는 부분에도 개구가 설치되어 있다. 막두께 측정 에리어(330)에 대응하는 부분 중, 다른 성막실에 사용되는 마스크와 상이한 위치에 개구가 형성되어 있다. 이에 의해, 막두께 측정 에리어(330)에, 적색층(56R)만 성막되는 측정용 패치(331)를 형성할 수 있다.

발광층(56R)의 성막과 마찬가지로, 제4 성막실에 있어서 녹색층(56G)를 성막하고, 나아가 제5 성막실에서 청색층(56B)을 성막한다. 적색층(56R), 녹색층(56G), 청색층(56B)의 성막이 완료된 후, 제6 성막실에서 표시 영역(51)의 전체에 전자 수송층(57)을 성막한다. 전자 수송층(57)은, 3색의 층(56R, 56G, 56B)에 공통인 층으로서 형성된다.

전자 수송층(57)까지가 형성된 기판을 제7 성막실로 이동하고, 제2 전극(58)을 성막한다. 본 실시형태에서는, 제1 성막실∼제7 성막실에서는 진공 증착에 의해 각 층의 성막을 행한다. 그러나,　이에 한정되지 않고, 예를 들면 제7 성막실에 있어서의 제2 전극(58)의 성막은 스퍼터에 의해 성막되도록 해도 된다. 그 후, 제2 전극(68)까지가 형성된 기판을 봉지 장치로 이동하여 플라스마 CVD에 의해 보호층(60)을 성막하고(봉지 공정), 유기 EL 표시 장치(50)가 완성된다. 한편, 여기서는 보호층(60)을 CVD법에 의해 형성하는 것으로 했지만, 이에 한정되지 않고, ALD법이나 잉크젯법에 의해 형성해도 된다.

절연층(59)이 패터닝된 기판(53)을 성막 장치에 반입하고 나서 보호층(60)의 성막이 완료될 때까지는, 수분이나 산소를 포함하는 분위기에 노출되면, 유기 EL 재료로 이루어지는 발광층이 수분이나 산소에 의해 열화될 우려가 있다. 따라서, 성막실 사이의 기판의 반입 반출은, 진공 분위기 또는 불활성 가스 분위기 하에서 행해진다.

<그 외>

상기 실시 형태는 본 발명의 구체예를 나타낸 것에 지나지 않는다. 본 발명은, 상기 실시 형태의 구성에 한정되지 않고, 다양한 변형예를 취할 수 있는 것이다. 예를 들면, 전자 디바이스 제조 장치에 설치하는 클러스터형 유닛의 수는 2개 이상이라면 몇 개라도 된다. 또한, 각 클러스터형 유닛의 구성도 임의이며, 성막실의 수나 마스크실의 수는 용도에 맞춰 적절히 설정하면 된다. 상기 실시 형태에서는, 성막실(EVx1→EVx2)과 성막실(EVx3→EVx4)의 2루트의 성막 처리가 가능한 장치구성을 나타냈지만, 1루트의 구성이어도 되고, 3루트 이상의 구성이어도 된다. 예를 들면 도 1의 구성에서, 1개의 성막실 내에 2개의 스테이지를 배치하고, 한 쪽의 스테이지에서 성막 처리를 실시하고 있는 사이에 다른 쪽의 스테이지에 마스크 및 기판을 세팅하는 구성이어도 된다. 이에 의해, 도 1의 구성에서 4루트를 실현할 수 있고, 한층 더 생산성의 향상을 도모할 수 있다. 상기 실시형태에서는 패스실 내에 막두께 측정부를 배치하였으나, 연결실 내라면 어디에 막두께 측정부를 배치해도 된다. 또한, 연결실 내에 막두께 측정용실을 설치해도 된다. 막두께 측정부는, 전자 디바이스 제조 장치의 모든 연결실에 대해 설치할 필요는 없고, 일부의 연결실에만 설치하는 구성이어도 상관없다. 즉, 막두께를 고정밀도 제어할 필요가 있는 위치에만 막두께 측정부를 설치해도 된다.

EVx: 성막실(제1 성막실)
EVx+1: 성막실(제2 성막실)
PSx: 패스실(평가실)
310: 막두께 측정부
350: 막두께 제어부
S: 기판
330: 막두께 측정 에리어(측정 영역)
340: 소자 에리어(소자 영역)

Claims

전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역을 갖는 기판의 상기 측정 영역에, 광을 반사하는 반사층을 형성하는 반사층 형성 공정과,
적어도 상기 측정 영역에는 상기 반사층과 겹치도록, 상기 소자 영역 및 상기 측정 영역에 제1 막을 형성하는 제1 성막 공정과,
상기 반사층 및 상기 제1 막에, 상기 제1 막의 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 공정과,
상기 측정 공정의 후에, 적어도 상기 소자 영역에 제2 막을 성막하는 제2 성막 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항에 있어서,
상기 반사층 형성 공정에서 상기 소자 영역에 상기 반사층을 형성할 때에, 병행하여, 상기 반사층과 동일한 재료를 포함하는 상기 전자 디바이스의 전극층을 상기 소자 영역에 형성하는 전극층 형성 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제2항에 있어서,
상기 소자 영역에 트랜지스터를 형성하는 공정과,
상기 트랜지스터와 상기 전극층을 접속하는 배선을 형성하는 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항에 있어서,
상기 제1 막은 적어도 제1 층과 제2 층을 포함하는 다층막이고,
상기 제1 성막 공정은,
상기 제1 층을 형성하는 제1 층 형성 공정과,
상기 제2 층을 형성하는 제2 층 형성 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제4항에 있어서,
상기 측정 영역은, 제1 패치 영역과, 상기 제1 패치 영역과는 다른 제2 패치 영역을 포함하고,
상기 제1 층 형성 공정에서, 상기 제1 층은, 상기 제1 패치 영역에 형성되고, 또한, 상기 제2 패치 영역에는 형성되지 않고,
상기 제2 층 형성 공정에서, 상기 제2 층은, 상기 제1 패치 영역에는 형성되지 않고, 또한, 상기 제2 패치 영역에 형성되고,
상기 측정 공정은,
상기 제1 패치 영역에 겹치게 형성된 상기 반사층 및 상기 제1 층에, 상기 제1 층의 측으로부터 광을 조사함으로써, 상기 제1 층의 두께를 측정하는 제1 층 측정 공정과,
상기 제2 패치 영역에 겹치게 형성된 상기 반사층 및 상기 제2 층에, 상기 제2 층의 측으로부터 광을 조사함으로써, 상기 제2 층의 두께를 측정하는 제2 층 측정 공정 중 적어도 일방을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제5항에 있어서,
상기 제1 층 형성 공정과 상기 제2 층 형성 공정을 동일한 성막실에서 행하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제5항에 있어서,
상기 제1 층 형성 공정을 제1 성막실에서 행하고,
상기 제2 층 형성 공정을 상기 제1 성막실과는 다른 제2 성막실에서 행하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제4항에 있어서,
상기 제1 층 형성 공정과 상기 제2 층 형성 공정에 의해, 상기 측정 영역에서, 상기 반사층의 일방의 측에 상기 제1 층과 상기 제2 층이 겹치게 형성되는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제8항에 있어서,
상기 제1 층 형성 공정과 상기 제2 층 형성 공정을 동일한 성막실에서 행하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제8항에 있어서,
상기 제1 층 형성 공정을 제1 성막실에서 행하고,
상기 제2 층 형성 공정을 상기 제1 성막실과는 다른 제2 성막실에서 행하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항에 있어서,
상기 반사층은 금속층을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제11항에 있어서,
상기 금속층은, 은, 은 합금, 알루미늄, 및 알루미늄 합금 중 어느 하나를 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제11항에 있어서,
상기 금속층의 두께는, 10nm 이상, 또한, 200nm 이하인 것을 특징으로 하는 전자 디바이스의 제조 방법.
제11항에 있어서,
상기 반사층은 도전성 산화물층을 더 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제14항에 있어서,
상기 도전성 산화물층은, ITO 또는 InZnO를 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제14항에 있어서,
상기 도전성 산화물층의 두께는, 5nm 이상 200nm 이하인 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항에 있어서,
상기 반사층은 금속층과 도전성 산화물층을 포함하고,
상기 금속층 및 도전성 산화물층의 적어도 일방이 비정질인 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항에 있어서,
상기 반사층 형성 공정은,
상기 기판에 상기 반사층의 재료를 포함하는 재료층을 형성하는 공정과,
상기 재료층 위에 레지스트 패턴을 형성하는 공정과,
상기 레지스트 패턴을 마스크로서 상기 재료층을 에칭하는 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항 내지 제18항 중 어느 한 항에 있어서,
상기 측정 공정에 의해 얻어진 상기 제1 막의 두께에 기초하여 상기 제2 성막 공정에 있어서의 성막 조건을 제어하는 제어 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항 내지 제18항 중 어느 한 항에 기재된 전자 디바이스의 제조 방법에 의해, 제1 기판에 제1 전자 디바이스를 제조하는 제1 디바이스 제조 공정과,
제1 기판과는 다른 제2 기판에 제2 전자 디바이스를 제조하는 제2 디바이스 제조 공정을 갖고,
상기 제2 디바이스 제조 공정은,
상기 제1 성막 공정이 행해진 성막실에서, 제3 막을 성막하는 제3 성막 공정과,
상기 측정 공정에 의해 얻어진 상기 제1 막의 두께에 기초하여 상기 제3 성막 공정에 있어서의 성막 조건을 제어하는 제어 공정을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제1항 내지 제18항 중 어느 한 항에 있어서,
상기 기판은, 유리층을 포함하거나, 또는, 유리층 및 폴리이미드층을 포함하는 것을 특징으로 하는 전자 디바이스의 제조 방법.
전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역을 갖는 기판의 상기 측정 영역에, 금속층을 형성하는 금속층 형성 공정과,
적어도 상기 측정 영역에서는 상기 금속층과 겹치도록, 상기 소자 영역 및 상기 측정 영역에, 제1 막을 형성하는 제1 성막 공정과,
상기 금속층 및 상기 제1 막에, 상기 제1 막의 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 공정과,
상기 측정 공정의 후에, 적어도 상기 소자 영역에 제2 막을 성막하는 제2 성막 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
제22항에 있어서,
상기 금속층 형성 공정에서 상기 소자 영역에 상기 금속층을 형성할 때에, 병행하여, 상기 금속층과 동일한 재료를 포함하는 상기 전자 디바이스의 전극층을 상기 소자 영역에 형성하는 전극층 형성 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역을 갖고, 적어도 상기 측정 영역에서 광을 반사하는 반사층과 겹치도록, 상기 소자 영역 및 상기 측정 영역에 형성된 제1 막을 갖는 기판을 준비하는 기판 준비 공정과,
상기 반사층 및 상기 제1 막에, 상기 제1 막의 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 공정과,
상기 측정 공정의 후에, 적어도 상기 소자 영역에 제2 막을 성막하기 위해 상기 기판을 반송하는 반송 공정을 갖는 것을 특징으로 하는 막두께의 측정 방법.
기판의 전자 디바이스가 형성되는 소자 영역, 및 상기 소자 영역과는 다른 측정 영역에, 제1 막을 성막하는 제1 성막 수단과,
상기 측정 영역에서 겹치게 형성된 광을 반사하는 반사층, 및 상기 제1 막에, 상기 제1 막의 측으로부터 광을 조사함으로써, 상기 제1 막의 두께를 측정하는 측정 수단과,
적어도 상기 소자 영역에 제2 막을 성막하는 제2 성막 수단과,
상기 측정 수단에 의한 측정이 행해진 상기 기판을, 상기 제2 성막 수단에 의한 성막이 행해지는 위치에 반송하는 반송 수단을 구비하는 것을 특징으로 하는 성막 장치.