JP2022173248A - 成膜装置、成膜方法、及び電子デバイスの製造方法 - Google Patents

成膜装置、成膜方法、及び電子デバイスの製造方法 Download PDF

Info

Publication number
JP2022173248A
JP2022173248A JP2022141696A JP2022141696A JP2022173248A JP 2022173248 A JP2022173248 A JP 2022173248A JP 2022141696 A JP2022141696 A JP 2022141696A JP 2022141696 A JP2022141696 A JP 2022141696A JP 2022173248 A JP2022173248 A JP 2022173248A
Authority
JP
Japan
Prior art keywords
film
layer
substrate
film forming
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022141696A
Other languages
English (en)
Inventor
達哉 岩崎
Tatsuya Iwasaki
行生 松本
Yukio Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2022141696A priority Critical patent/JP2022173248A/ja
Publication of JP2022173248A publication Critical patent/JP2022173248A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C23C14/547—Controlling the film thickness or evaporation rate using measurement on deposited material using optical methods
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/8422—Investigating thin films, e.g. matrix isolation method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/8422—Investigating thin films, e.g. matrix isolation method
    • G01N2021/8438—Mutilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】設備やプロセスが増大することなく、評価室において基板に成膜された膜厚をより正確に測定することができ、基板の素子領域に成膜される膜厚を正確に制御する。【解決手段】成膜装置は、第１の成膜室ＥＶｘと、第２の成膜室ＥＶｘ＋１と、評価室（パス室ＰＳｘ）と、を有する。第１の成膜室ＥＶｘには第１の成膜手段が配置されており、第１の成膜手段は、電極層が配置された素子領域３４０に第１の膜を成膜するとともに、素子領域３４０とは別の領域であって素子領域３４０に配置されている電極層と同じ層構造を有する下地層を有する測定領域３３０にも第１の膜を成膜する。評価室（パス室ＰＳｘ）には膜厚測定部３１０が配置されており、膜厚測定部３１０は、測定領域３３０に照明光を当て、その反射光で第１の膜の膜厚を測定する。【選択図】図７

Description

本発明は、成膜装置、成膜方法、及び電子デバイスの製造方法に関する。
近年、フラットパネル表示装置として有機ＥＬ表示装置（有機ＥＬディスプレイ）が脚光を浴びている。有機ＥＬ表示装置は自発光ディスプレイであり、応答速度、視野角、薄型化などの特性が液晶ディスプレイより優れており、モニタ、テレビ、スマートフォンに代表される各種携帯端末などで既存の液晶パネルディスプレイに代わって普及している。また、自動車用ディスプレイなどにも、その応用分野を広げている。
有機ＥＬ表示装置を構成する有機ＥＬ素子（有機発光素子、ＯＬＥＤ：Organic Light Emitting Diode）は、２つの向かい合う電極（カソード電極、アノード電極）の間に発光を起こす有機物層である発光層を有する機能層が形成された基本構造を持つ。有機ＥＬ素子の機能層及び電極層は、例えば、それぞれの層を構成する材料を真空成膜装置内で、マスクを介して基板に成膜することで製造することができる。
有機ＥＬ素子は、基板を各成膜室に順次搬送しつつ、基板の被処理面上に電極及び各種機能層を順次形成することで製造される。特許文献１には、複数のクラスタ型ユニットを連結した構造の製造装置において、それぞれのユニットに複数の成膜室と検査室を設け、ある成膜室で成膜された基板を検査室に搬送して膜厚を測定する構成が開示されている。そして、膜厚測定結果を用いて発光特性シミュレーションを行い、シミュレーション結果に基づいて、同じ成膜室又は他の成膜室にて色度補正層の成膜を行う構成が開示されている。
特開２００５－３２２６１２号公報
しかしながら、上記した特許文献１の検査室における膜厚測定は、測定する膜が成膜される下地の構成に関してどのような構成が好ましいかに関しての記載はない。一方で、下地の構成によっては膜厚を精度良く測定できない場合がある。例えば、基板に直接、測定対象の膜を成膜する場合には、基板の光学的な特性が複雑である場合や、複数の基板間で光学的性質にばらつきがある場合などにおいては、正確に膜厚が評価できないおそれがあった。特に、基板が透明体の場合には、透過率が高いために、受光する光量と測定信号が小さくなって、ノイズに敏感となり、正確な膜厚の評価ができない場合がある。測定の正確性や精度は、測定する膜の材料や膜厚にも依存する。特に、吸収スペクトルが複雑な構造を有する有機材料や、薄い膜厚に対して、正確性の確保が困難になるため、適切な下地材料の選定が必要となる。仮に、下地処理を行う場合でも、下地の光学的性質が不安定であると再現性のある膜厚評価が困難となる。さらには、下地処理のための設備が増大し、処理プロセスが別途必要となる。
本発明は、設備やプロセスが増大することなく、評価室において基板に成膜された膜厚をより正確に測定することができ、基板の素子領域に成膜される膜厚を正確に制御し得る成膜装置、成膜方法および電子デバイスの製造方法を提供することを目的とする。
上記目的を達成するために、本発明の成膜装置は、基板に第１の膜を成膜する第１の成膜室と、前記第１の成膜室に設けられ、前記基板の素子領域に前記第１の膜を成膜する第１の成膜手段と、前記基板に第２の膜を成膜する第２の成膜室と、前記第１の成膜室と前記第２の成膜室との間に設けられた評価室と、前記評価室で測定された測定値に基づいて前記第１の成膜室における第１の成膜条件および前記第２の成膜室における第２の成膜条件の少なくとも一方を制御する成膜装置において、前記第１の成膜手段は、前記素子領域とは別の領域であって該素子領域に配置されている電極層と同じ層構造を有する下地層を有する測定領域にも前記第１の膜を成膜し、前記膜厚測定部は、前記測定領域に前記照明光を当て、その反射光で前記第１の膜の膜厚を測定することを特徴とする。
本発明によれば、設備やプロセスが増大することなく、評価室において基板に成膜された膜厚をより正確に測定することができ、基板の素子領域に成膜される膜厚を正確に制御することができる。
図１は電子デバイス製造装置の一部の構成を模式的に示す平面図である。 図２は成膜室に設けられる真空蒸着装置の構成を模式的に示す図である。 図３はパス室の構成を模式的に示す断面図である。 図４は基板上のアライメントマーク及び膜厚測定用パッチを示す図である。 図５は膜厚測定部の構成を模式的に示すブロック図である。 図６はアライメントマークと膜厚測定用パッチの各種配置例の図である。 図７は実施形態１の基板の膜厚測定エリアを含む模式的断面図である。 図８は実施形態２の基板の膜厚測定エリアを含む模式的断面図である。 図９は実施形態３の基板の膜厚測定エリアを含む模式的断面図である。 図１０は実施形態４の基板の膜厚測定エリアを含む模式的断面図である。 図１１は膜厚制御システムの構成を模式的に示すブロック図である。 図１２（ａ）は有機ＥＬ表示装置の全体図、図１２（ｂ）は１画素の断面構造を示す図、図１２（ｃ）は赤色層の拡大図である。
以下、図面を参照しつつ本発明の好適な実施形態及び実施例を説明する。ただし、以下の実施形態及び実施例は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲はそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成及びソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、複数の成膜室に基板を順次搬送しつつ、基板の表面に各種材料を堆積させて成膜を行う装置に適用することができ、真空蒸着によって所望のパターンの薄膜（材料層）を形成する装置に望ましく適用することができる。基板の材質としては、ガラス、高分子材料のフィルム、金属などの任意の材料を選択することができ、基板は、例えば、ガラス基板上にポリイミドなどのフィルムが積層された基板であってもよい。なお、基板上に複数の層を形成する場合においては、一つ前の工程までに既に形成されている層も含めて「基板」と称するものとする。また、蒸着材料としても、有機材料、金属性材料（金属、金属酸化物など）などの任意の材料を選択してもよい。なお、以下の説明において説明する真空蒸着装置以外にも、スパッタ装置やＣＶＤ（Chemical Vapor Deposition）装置を
有する成膜装置にも、本発明を適用することができる。本発明の技術は、具体的には、有機電子デバイス（例えば、有機ＥＬ素子、薄膜太陽電池、有機光電変換素子）、光学部材などの製造装置に適用可能である。特に、蒸着材料を蒸発させ、画素又は副画素に対応す
る開口パターンが形成されたマスクを介して基板に蒸着させることで有機ＥＬ素子や有機光電変換素子を形成する有機電子デバイスの製造装置は、本発明の好ましい適用例の一つである。中でも、有機ＥＬ素子の製造装置は、本発明の特に好ましい適用例の一つである。
＜電子デバイス製造装置＞
図１は、電子デバイス製造装置の一部の構成を模式的に示す平面図である。
図１の電子デバイス製造装置は、例えば、スマートフォン用の有機ＥＬ表示装置の表示パネルの製造に用いられる。スマートフォン用の表示パネルの場合、例えば、４．５世代の基板（約７００ｍｍ×約９００ｍｍ）や６世代のフルサイズ（約１５００ｍｍ×約１８５０ｍｍ）又はハーフカットサイズ（約１５００ｍｍ×約９２５ｍｍ）の基板に、有機ＥＬ素子の形成のための成膜を行った後、該基板を切り抜いて複数の小さなサイズのパネルを作製する。
電子デバイス製造装置は、複数のクラスタ型ユニット（以下単に「ユニット」とも称す）ＣＵ１～ＣＵ３が連結室を介して連結された構造を有する。クラスタ型ユニットとは、基板搬送手段としての基板搬送ロボットの周囲に複数の成膜室が配置された構成の成膜ユニットをいう。なお、ユニットの数は３つに限られず、２つ以上であればよい。以後、全てのユニットに共通する説明及びユニットを特定しない説明では、「ＣＵｘ」のように数字の代わりに「ｘ」で表記した参照符号を用い、個別のユニットについての説明では、「ＣＵ１」のように数字を表記した参照符号を用いる（ユニット以外の構成に付した参照符号についても同様である）。図１は、電子デバイス製造装置全体の中の成膜装置の部分の一部を示している。成膜装置の上流には、例えば、基板のストッカ、加熱装置、洗浄等の前処理装置などが設けられてもよく、成膜装置の下流には、例えば、封止装置、加工装置、処理済み基板のストッカなどが設けられてもよく、それら全体を合わせて電子デバイス製造装置が構成されている。
クラスタ型ユニットＣＵｘは、中央の搬送室ＴＲｘと、搬送室ＴＲｘの周囲に配置された複数の成膜室ＥＶｘ１～ＥＶｘ４及びマスク室ＭＳｘ１～ＭＳｘ２を有する。隣接する２つのユニットＣＵｘとＣＵｘ＋１の間は連結室ＣＮｘで接続されている。クラスタ型ユニットＣＵｘ内の各室ＴＲｘ、ＥＶｘ１～ＥＶｘ４、ＭＳｘ１～ＭＳｘ２、及び、連結室ＣＮｘは空間的につながっており、その内部は真空又は窒素ガスなどの不活性ガス雰囲気に維持されている。本実施形態においては、ユニットＣＵｘ及び連結室ＣＮｘを構成する各室は不図示の真空ポンプ（真空排気手段）に接続されており、それぞれ独立に真空排気が可能となっている。それぞれの室は「真空チャンバ」又は単に「チャンバ」とも呼ばれる。なお、本明細書において「真空」とは、大気圧より低い圧力の気体で満たされた状態をいう。
搬送室ＴＲｘには、基板Ｓ及びマスクＭを搬送する搬送手段としての搬送ロボットＲＲｘが設けられている。搬送ロボットＲＲｘは、例えば、多関節アームに、基板Ｓ及びマスクＭを保持するロボットハンドが取り付けられた構造を有する多関節ロボットである。クラスタ型ユニットＣＵｘ内において、基板Ｓは基板Ｓの被処理面（被成膜面）が重力方向下方を向いた水平状態を保ったまま、搬送ロボットＲＲｘや後述する搬送ロボットＲＣｘ等の搬送手段によって搬送される。搬送ロボットＲＲｘや搬送ロボットＲＣｘの有するロボットハンドは、基板Ｓの被処理面の周縁領域を保持するように保持部を有する。搬送ロボットＲＲｘは、上流側のパス室ＰＳｘ－１、成膜室ＥＶｘ１～ＥＶｘ４、下流側のバッファ室ＢＣｘの間の基板Ｓの搬送を行う。また、搬送ロボットＲＲｘは、マスク室ＭＳｘ１と成膜室ＥＶｘ１、ＥＶｘ２の間のマスクＭの搬送、及び、マスク室ＭＳｘ２と成膜室ＥＶｘ３、ＥＶｘ４の間のマスクＭの搬送を行う。
マスク室ＭＳｘ１～ＭＳｘ２は、成膜に用いられるマスクＭと使用済みのマスクＭがそれぞれ収容されるマスクストッカが設けられた室である。マスク室ＭＳｘ１には、成膜室ＥＶｘ１、ＥＶｘ３で用いられるマスクＭがストックされ、マスク室ＭＳｘ２には、成膜室ＥＶｘ２、ＥＶｘ４で用いられるマスクＭがストックされている。マスクＭとしては、多数の開口が形成されたメタルマスクが好ましく利用される。
成膜室ＥＶｘ１～ＥＶｘ４は、基板Ｓの表面に材料層を成膜するための室である。ここで、成膜室ＥＶｘ１とＥＶｘ３は同じ機能をもつ室（同じ成膜処理を実施可能な室）であり、同様に成膜室ＥＶｘ２とＥＶｘ４も同じ機能をもつ室である。この構成により、成膜室ＥＶｘ１→ＥＶｘ２という第１ルートでの成膜処理と、成膜室ＥＶｘ３→ＥＶｘ４という第２ルートでの成膜処理を並列に実施することができる。
連結室ＣＮｘは、ユニットＣＵｘとユニットＣＵｘ＋１とを接続し、ユニットＣＵｘで成膜された基板Ｓを後段のユニットＣＵｘ＋１に受け渡す機能を有している。本実施形態の連結室ＣＮｘは、上流側から順に、バッファ室ＢＣｘ、旋回室ＴＣｘ、及びパス室ＰＳｘから構成される。後述するように、このような連結室ＣＮｘの構成は、成膜装置の生産性を高めたり、ユーザビリティを高めたりする観点から好ましい構成である。ただし、連結室ＣＮｘの構成はこれに限られず、バッファ室ＢＣｘ又はパス室ＰＳｘのみで連結室ＣＮｘが構成されていてもよい。
バッファ室ＢＣｘは、ユニットＣＵｘ内の搬送ロボットＲＲｘと、連結室ＣＮｘ内の搬送ロボットＲＣｘとの間で、基板Ｓの受け渡しを行うための室である。バッファ室ＢＣｘは、ユニットＣＵｘと後段のユニットＣＵｘ＋１の間に処理速度の差がある場合、又は、下流側のトラブルの影響で基板Ｓを通常どおり流すことができない場合などに、複数の基板Ｓを一時的に収容することで、基板Ｓの搬入速度や搬入タイミングを調整する機能をもつ。このような機能をもつバッファ室ＢＣｘを連結室ＣＮｘ内に設けることで、高い生産性を実現するとともに、さまざまな層構成の積層成膜に対応可能な高い柔軟性を実現することができる。例えば、バッファ室ＢＣｘ内には、複数枚の基板Ｓを基板Ｓの被処理面が重力方向下方を向く水平状態を保ったまま収納可能な多段構造の基板収納棚（カセットとも呼ばれる）と、基板Ｓを搬入又は搬出する段を搬送位置に合わせるために基板収納棚を昇降させる昇降機構とが設けられる。
旋回室ＴＣｘは、基板Ｓの向きを１８０度回転させるための室である。旋回室ＴＣｘ内には、バッファ室ＢＣｘからパス室ＰＳｘへと基板Ｓを受け渡す搬送ロボットＲＣｘが設けられている。基板Ｓの上流側の端部を「後端」、下流側の端部を「前端」と呼ぶ場合に、搬送ロボットＲＣｘは、バッファ室ＢＣｘで受け取った基板Ｓを支持した状態で１８０度旋回しパス室ＰＳｘに引き渡すことで、バッファ室ＢＣｘ内とパス室ＰＳｘ内とで基板Ｓの前端と後端が入れ替わるようにする。これにより、成膜室に基板Ｓを搬入する際の向きが、上流側のユニットＣＵｘと下流側のユニットＣＵｘ＋１とで同じ向きになるため、基板Ｓに対する成膜のスキャン方向やマスクＭの向きを各ユニットＣＵｘにおいて一致させることができる。このような構成とすることで、各ユニットＣＵｘにおいてマスク室ＭＳｘ１～ＭＳｘ２にマスクＭを設置する向きを揃えることができ、マスクＭの管理が簡易化されユーザビリティを高めることができる。
パス室ＰＳｘは、連結室ＣＮｘ内の搬送ロボットＲＣｘと、下流側のユニットＣＵｘ＋１内の搬送ロボットＲＲｘ＋１との間で、基板Ｓの受け渡しを行うための室である。本実施形態では、パス室ＰＳｘ内で、基板Ｓのアライメントと、基板Ｓに成膜された膜の膜厚の測定が行われる。このように、アライメント機構と膜厚測定部を同じチャンバに配置し、アライメントを実施した後に膜厚の測定を行うことで、基板内における膜厚測定箇所の
位置精度を高めることが可能である。これにより、各基板において基板内における膜厚測定箇所を一定に保つことができるようになり、精度の高い膜厚評価が可能となる。
成膜室ＥＶｘ１～ＥＶｘ４、マスク室ＭＳｘ１～ＭＳｘ２、搬送室ＴＲｘ、バッファ室ＢＣｘ、旋回室ＴＣｘ、パス室ＰＳｘの間には、開閉可能な扉（例えば、ドアバルブ又はゲートバルブ）が設けられていてもよいし、常に開放された構造であってもよい。
＜真空蒸着装置＞
図２は、成膜室ＥＶｘ１～ＥＶｘ４に設けられる真空蒸着装置２００の構成を模式的に示している。
真空蒸着装置２００は、マスクＭを保持するマスクホルダ２０１、基板Ｓを保持する基板ホルダ２０２、蒸発源ユニット２０３、移動機構２０４、成膜レートモニタ２０５、成膜制御部２０６を有する。マスクホルダ２０１、基板ホルダ２０２、蒸発源ユニット２０３、移動機構２０４、及び成膜レートモニタ２０５は、真空チャンバ２０７内に設けられる。真空蒸着装置２００は、マスクホルダ２０１および基板ホルダ２０２の少なくとも一方を移動させ、マスクホルダ２０１に保持されたマスクＭと基板ホルダ２０２に保持された基板Ｓの位置合わせ（アライメント）を行う不図示の位置調整機構（アライメント機構）をさらに有する。
基板Ｓは、水平状態に保持されているマスクＭの上面に、被処理面を下にして載置される。マスクＭの下方には、蒸発源ユニット２０３が設けられている。蒸発源ユニット２０３は、概略、成膜材料を収容する容器（坩堝）、容器内の成膜材料を加熱するヒータなどを備える。また、必要に応じて、蒸発源ユニット２０３に、加熱効率を高めるためのリフレクタや伝熱部材、シャッタなどを設けてもよい。移動機構２０４は、蒸発源ユニット２０３を基板Ｓの被処理面と平行に移動（スキャン）させる手段である。本実施形態では１軸の移動機構２０４を用いるが、２軸以上の移動機構を用いてもよい。なお、本実施形態では基板ＳをマスクＭの上面に載置するものとしたが、基板ＳとマスクＭとが十分に密着する構成であれば、基板ＳをマスクＭの上面に載置しなくてもよい。また、本実施形態においては不図示の磁石を基板Ｓの被処理面とは反対側の面に接近させて、マスクＭのマスク箔を磁力によって吸引し、基板ＳへのマスクＭの密着性を高めている。また、図２において、蒸発源ユニット２０３は１つとして示されているが、複数の蒸発源ユニット又は容器を並べて配置し、それらを一体として移動する構成とすることもできる。このような構成によれば、蒸発源ユニット又は容器ごとに異なる材料を収容して蒸発させるようにすることができ、混合膜や積層膜を形成することができる。
成膜レートモニタ２０５は基板Ｓに成膜される薄膜の成膜速度をモニタするためのセンサである。成膜レートモニタ２０５は、基板Ｓの被処理面の近傍に配置され、且つ、蒸発源ユニット２０３と共に移動する水晶振動子を有しており、成膜材料が水晶振動子の表面に堆積すること（質量が付与されこと）による共振周波数（固有振動数）の変化量に基づいて、単位時間あたりの成膜材料の付着量である成膜レート（蒸着レート）［Å／ｓ］を推定する。
成膜制御部２０６は、成膜レートモニタ２０５で得られた成膜レート［Å／ｓ］や、後述の第１の膜厚測定部で評価された膜厚値に応じて成膜時間［ｓ］を調整することによって、基板Ｓに成膜される薄膜の膜厚が目標値になるよう制御する。成膜時間の調整は、移動機構２０４による蒸発源ユニット２０３のスキャン速度を変更することにより行われる。なお、本実施形態では、成膜時間の調整（スキャン速度の調整）により膜厚を制御したが、従来の真空蒸着装置で一般的に行われているように、蒸発源ユニット２０３のヒータ温度の調整や、蒸発源ユニット２０３のシャッタ開度などにより材料の蒸発量（噴出量）
を制御してもよい。また、成膜制御部２０６は、成膜時間の調整と蒸発量の調整を組み合わせて行うようにしてもよい。すなわち、成膜制御部２０６は、蒸発源ユニット２０３のスキャン速度、ヒータ温度、および、シャッタ開度の少なくとも１つを調整するように制御してもよい。
＜パス室のアライメント機構＞
図３は、パス室ＰＳｘの構成を模式的に示す断面図である。図３は、図１のＡ－Ａ断面に対応する。
パス室ＰＳｘには、基板Ｓのアライメントを行うアライメント機構が設けられている。搬送室ＴＲｘや旋回室ＴＣｘを経て搬送されてきた基板Ｓは、搬送に用いたロボットの位置精度などに起因した位置ばらつきを有している。本実施形態では、パス室ＰＳｘに設けられたアライメント機構により、この位置ずれを抑制することができる。アライメント機構は、概略、真空チャンバ３００の内部に設置される基板トレー３０１と、基板トレー３０１をＸ軸方向、Ｙ軸方向、及びθ方向に駆動するためのＸＹθ駆動装置３０２と、真空チャンバ３００の底面に設けられた窓３０３を通して基板Ｓ（のアライメントマーク３０４）を撮影するカメラ３０５と、アライメント制御部３０６を有する。
旋回室ＴＣｘ内の搬送ロボットＲＣｘによって基板Ｓが基板トレー３０１上に載置されると、カメラ３０５によって基板Ｓのアライメントマーク３０４が撮影される。アライメント制御部３０６は、カメラ３０５から取り込まれた画像からアライメントマーク３０４の位置及び傾きを検知することで、基準位置に対する基板Ｓの位置ずれ量（ΔＸ、ΔＹ）及び回転ずれ量（Δθ）を計算する。そして、アライメント制御部３０６は、ＸＹθ駆動装置３０２を制御し、基板Ｓの位置ずれ及び回転ずれを補正することで、基板Ｓのアライメントを行う。なお、パス室ＰＳｘ内には基準位置を示す基準マークが設けられていてもよい。そして、カメラ３０５によって基板Ｓのアライメントマーク３０４を撮影する際に、基準マークも撮影することで、基準位置に対する基板Ｓの位置ずれ量および回転ずれ量を取得するようにしてもよい。
成膜室ＥＶｘ１～ＥＶｘ４において基板Ｓに対して成膜を行う際には、基板ＳとマスクＭを高精度に位置合わせする必要がある。したがって、成膜室ＥＶｘ１～ＥＶｘ４では基板Ｓに対しファインアライメントと呼ばれる超高精度な位置決めを行う必要がある。本実施形態のように、パス室ＰＳｘ内で基板Ｓのラフアライメントを事前に実施しておくことで、後段のユニットＣＵｘ＋１の成膜室に基板Ｓを搬入したときの初期ずれ量を小さく抑えられるため、成膜室内で実施するファインアライメントに要する時間を短縮することができる。また、膜厚計測の前に（ラフ）アライメントを実施しておくことで、基板内における膜厚測定場所の位置精度を高めることが可能である。これにより、各基板において基板内における膜厚測定箇所を一定に保つことができるようになり、精度の高い膜厚評価が可能となる。
図４は、基板Ｓ上のアライメントマーク３０４の例を示している。この例では基板Ｓの後端側の２つのコーナーにそれぞれアライメントマーク３０４が付されている。ただしアライメントマーク３０４の配置はこれに限られず、例えば、前端側のコーナーに配置してもよいし、対角の２コーナーあるいは４コーナー全てに配置してもよいし、コーナーでなくエッジに沿った位置に配置してもよい。またアライメントマーク３０４の数も任意である。あるいは、基板Ｓ上のアライメントマーク３０４の代わりに、基板Ｓのエッジや角を検知してもよい。
＜膜厚測定部＞
図３に示すように、パス室ＰＳｘには、基板Ｓに成膜された膜の膜厚を測定する膜厚測
定部３１０が設けられている。このパス室ＰＳｘが、本発明の評価室に相当する。なお、図３においては、膜厚測定部３１０は１つしか示されていないが、複数の膜厚測定部を配してもよい。複数の場所を一度に評価することで、基板面内における膜厚のばらつきの情報を得ることや、複数の成膜室で成膜された複数種の膜をまとめて評価することが可能となる。
膜厚測定部３１０は、パス室ＰＳｘの上流側である前段のユニットＣＵｘに設けられた成膜室ＥＶｘ１～ＥＶｘ４（第１の成膜チャンバ）で成膜された基板Ｓの測定領域に成膜された膜の膜厚を測定する。そして、パス室ＰＳｘでで測定された測定値に基づいて、前段のユニットＣＵｘの成膜室ＥＶｘ１～ＥＶｘ４（第１の成膜チャンバ）及びパス室ＰＳｘの下流側である後段に位置するユニットＣＵｘ＋１の成膜室ＥＶｘ１～ＥＶｘ４（第２の成膜室）のうち、少なくともいずれか一方のユニットの成膜室の成膜条件が制御される。
膜厚測定部３１０は、この実施形態では、全ての連結室のパス室ＰＳｘに設けてもよいし、電子デバイス製造装置の全ての連結室に対して設ける必要はなく、一部の連結室のパス室にのみ設ける構成でも構わない。すなわち、膜厚の高精度な制御が必要となる箇所にのみ膜厚測定部を設けてもよい。パス室ＰＳｘの上流側に位置する第１の成膜室は、パス室ＰＳｘの直前のユニットＣＵｘだけでなく、複数段階前のユニットＣＵｘ－１，ＣＵｘ－２，・・・等、の成膜室も含まれる。また、パス室ＰＳｘの下流側に位置する第２の成膜室も、パス室ＰＳｘの直後のユニットＣＵｘ＋１だけでなく、複数段階後のユニットＣＵｘ＋２，ＣＵｘ＋３，・・・等、の成膜室も含まれる。
膜厚測定部３１０は、膜厚を光学的に測定するセンサであり、本実施形態では反射分光式の膜厚計を用いる。膜厚測定部３１０は、概略、膜厚評価ユニット３１１、センサヘッド３１２、センサヘッド３１２と膜厚評価ユニット３１１を接続する光ファイバ３１３から構成される。センサヘッド３１２は、真空チャンバ３００内の基板トレー３０１の下方に配置されており、真空チャンバ３００の底面に取り付けられた真空フランジ３１４を介して光ファイバ３１３に接続されている。センサヘッド３１２は光ファイバ３１３を経由して導かれた光の照射エリアを所定のエリアに設定する機能を有しており、光ファイバおよびピンホールやレンズなどの光学部品を用いることができる。
図５は膜厚測定部３１０のブロック図である。膜厚評価ユニット３１１は、光源３２０、分光器３２１、測定制御部３２２を有する。光源３２０は測定光（照明光）を出力するデバイスであり、例えば重水素ランプやキセノンランプやハロゲンランプが用いられる。光の波長としては、２００ｎｍから１μｍの範囲を用いることができる。分光器３２１はセンサヘッド３１２から入力された反射光を分光しスペクトル（波長毎の強度）の測定を行うデバイスであり、例えば、分光素子（グレーティング、プリズムなど）と光電変換を行うディテクタなどで構成される。測定制御部３２２は光源３２０の制御及び反射スペクトルに基づく膜厚の演算などを行うデバイスである。
光源３２０から出力された測定光は、光ファイバ３１３を経由してセンサヘッド３１２に導かれ、センサヘッド３１２から基板Ｓに投射される。基板Ｓで反射した光はセンサヘッド３１２から光ファイバ３１３を経由して分光器３２１に入力される。このとき、基板Ｓ上の薄膜の表面で反射した光と、薄膜とその下地層との界面で反射した光とが互いに干渉する。このようにして薄膜による干渉や吸収の影響の受けることで、反射スペクトルは、光路長差、すなわち膜厚の影響を受ける。測定制御部３２２によって反射スペクトルを解析することによって、薄膜の膜厚を測定することができる。上述した反射分光式の膜厚評価は、数ｎｍから数１００ｎｍの厚さの有機膜の評価に対しても、短時間で高精度での評価が可能であることから、有機ＥＬ素子の有機層の評価として好ましい手法である。こ
こで、有機層の材料としては、αＮＰＤ：α－ナフチルフェニルビフェニルジアミンなどの正孔輸送材料、Ｉｒ（ｐｐｙ）３：イリジウム－フェニルピリミジン錯体などの発光材料、Ａｌｑ３：トリス（８－キノリノラト）アルミニウムやＬｉｑ：８－ヒドロキシキノリノラト－リチウム）などの電子輸送材料などが挙げられる。さらには、上述の有機材料の混合膜にも適用できる。
図４は、基板Ｓ上に形成される膜厚測定用の薄膜の例を示している。基板Ｓには、表示パネルが形成される素子エリア（素子領域）３４０とは重ならない別の領域（図示の例では、基板Ｓの前端部）に膜厚測定エリア（測定領域）３３０が設けられている。各成膜室における成膜処理時に、素子エリア３４０に成膜すると共に、並行して、膜厚測定エリア３３０内の予め決められた位置への成膜も行うことで、膜厚測定エリア３３０内に膜厚測定用の薄膜（以後、測定用パッチ３３１と呼ぶ。測定用片あるいは評価用有機膜と呼ぶこともある）が形成される。これは、各成膜室で用いられるマスクＭに、予め測定用パッチ３３１のための開孔を形成しておくことにより、容易に実現できる。
膜厚測定エリア３３０は、複数の測定用パッチ３３１を形成可能な面積に設定されており、膜厚の測定対象となる層単位で測定用パッチ３３１の形成位置を変えるとよい。すなわち、１つの成膜室で形成された膜（単一膜又は複数の膜が積層された積層膜）の膜厚を測定したい場合は、測定用パッチ３３１の部分にも１つの成膜室で形成される膜（単一膜又は積層膜）のみを成膜し、複数の成膜室を経て形成された積層膜の膜厚を測定したい場合は、同一箇所の測定用パッチ３３１の部分にも測定したい積層膜と同じ積層膜を成膜するとよい。このように測定対象となる層ごとに測定用パッチ３３１を異ならせることにより、単層の膜あるいは積層膜の膜厚の正確な測定が実現できる。前述したように、アライメント後に膜厚測定を行う構成においては、膜厚測定位置の精度が高いため、それぞれの測定用パッチ３３１を小さくすることが可能となり、高密度に配置することができるようになる。これにより、基板内における膜厚測定エリア３３０の面積を低減させることができ、基板に形成する表示パネル３４０をより多くすることができる。
膜厚測定エリアについては、上記した基板Ｓの前端に限らず、例えば、図６に示すように、基板Ｓの種々の場所に配置することができる。
図６（Ａ）は、アライメントマーク３０４を基板Ｓの前端と後端に配置し、膜厚測定エリア３３０を、素子エリア３４０の無い、基板Ｓの中央に配置した例である。
図６（Ｂ）は、アライメントマーク３０４を基板Ｓの前端と後端に配置し、膜厚測定エリア３３０を基板Ｓの左右側縁に設けた例である。図示例では、膜厚測定エリア３３０を、左右の側縁の前端側と後端側に互い違いに設けられている。
図６（Ｃ）は、基板Ｓが円形の場合で、四角形状の素子エリア３４０の前端と後端と円形の端縁との間にアライメントマーク３０４が設けられ、左右側辺と円形の端縁との間に、膜厚測定エリア３３０を設けている。この膜厚測定エリア３３０は、四角形状に形成され測定用パッチ３３１が縦横にマトリックス状に形成されている。
本実施形態では、基板Ｓの膜厚測定エリア３３０には、素子エリア３４０に形成された電極層と同じ層構造を有する下地層が形成されている。本実施形態ではこの下地層は電極層と同じ層構造を有する積層膜であり、素子エリア３４０に形成された電極層を形成する際に同じプロセスでパターニング形成される（素子エリア３４０と膜厚測定エリア３３０に同時に形成された電極層が、膜厚測定エリア３３０にも残されている）。この膜厚測定エリア３３０に測定用パッチ３３１（評価用有機膜）が形成される。すなわち、評価用パッチ３３１は、膜厚測定エリア３３０に形成され、電極層と同じ層構造を有する積層膜パ
ターン（下地層）の上部に形成される。本実施形態では、膜厚測定エリア３３０の評価用パッチ３３１が形成される部分は上述の下地層が露出しているため、評価用パッチ３３１を形成すると評価対象の膜は下地層の上に直接積層される。測定用パッチ３３１に測定光を照射すると、測定用パッチ３３１と下地層との界面や表面において測定光が反射する。その反射光のスペクトルには、層間の干渉や吸収に伴った影響が含まれる。すなわち、測定用パッチ３３１の表面で反射した光は、下地層との界面で反射した光と互いに干渉し、この干渉に起因して反射スペクトルに構造を生じる。このスペクトルは、膜厚に依存するため、これを解析することで膜厚を測定することができる。本実施形態の下地層の構成においては、高反射率の金属層を有しているため、光反射量（受光量、測定信号）が大きく、反射スペクトルも明瞭となるので、ノイズ耐性が高く、膜厚の測定精度が高くなる。
本実施形態の場合、膜厚測定エリア３３０の下地層を形成する際には、基板の素子エリア３４０に形成される電極層と同一のプロセスで下地層を形成できる（素子エリア３４０に形成するために成膜した電極層を膜厚測定エリア３３０にも残すだけでよい）ため、特別な工程が不要であり、種々の基板に適用可能である。例えば、ガラス、高分子材料のフィルム、金属、ガラス基板上にポリイミドなどのフィルムが積層された基板等、種々の基板に適用できる。
下地層は、金属層を備えていればよく、金属層の上にＩＴＯ（Ｉｎ２Ｏ３：Ｓｎ）やＩｎＺｎＯ等の導電性酸化物が積層された構造が好ましい。金属層としては、反射率が高く、平坦性に優れた膜を形成することが容易な材料が好ましく、特に、銀又は銀合金、アルミニウム又はアルミニウム合金等の、銀又はアルミニウムを主成分とする層が好ましい。銀合金としては、Ａｇ－Ｐｄ，Ａｇ－Ｃｕ，Ａｇ－Ｃｕ－Ｐｄ，Ａｇ－Ｍｇなどの合金を用いることができる。アルミ合金としては、Ａｌ－ＳｉやＡｌ－Ｎｄなどの合金を用いることができる。
上述の導電性酸化物は、真空中においても大気中においても安定した光学的な性質を示すことから下地層を構成する材料として好適な材料である。導電性酸化物のなかでも、インジウムを主成分とした酸化物は、上部に形成する有機膜と安定した界面状態を保持可能である観点から、好ましい。すなわち、本実施形態では、高い反射率を有する金属層と光学的性質の安定性が高い導電性酸化物の積層構造を下地層として採用することで、有機層の膜厚を安定的に精度良く評価することができる。
導電性酸化物の膜厚は、５ｎｍ以上２００ｎｍ以下であることが好ましく、５ｎｍ以上３０ｎｍ以下であることがより好ましい。金属層の厚さは、特に限定はされないが、１０ｎｍ以上２００ｎｍ以下であってもよく、５０ｎｍ以上１００ｎｍ以下であることが好ましい。
導電性酸化物層と金属層は、結晶性を有する層であってもよいし非晶質の層であってもよいが、表面の平坦性の観点から非晶質の層であることが好ましい。たとえば、非晶質のＡｇ－Ｐｄ－Ｃｕ合金膜や、非晶質のＩＴＯ膜や非晶質のＩＺＯ膜は、好ましい例である。なお、ここで言う非晶質とは、ＣｕＫα線を用いたＸ線回折において、半値幅が３度以下のピークが存在しないことを言う。
また、下地層は、ポリイミド層等のフィルム層が形成された基板上や、基板上または基板上のポリイミド層の上に形成された薄膜トランジスタ（ＴＦＴ）を含む層（ＴＦＴ層）の上に形成してもよい。なお、薄膜トランジスタ（ＴＦＴ）は素子エリア３４０に形成される素子を駆動するための駆動回路のスイッチとして機能し、素子エリア３４０においては電極層は薄膜トランジスタと電気的に接続されている。一方、膜厚測定エリア３３０の下地層の下に薄膜トランジスタが形成されている場合には、下地層と薄膜トランジスタと
は電気的に接続されていてもよいが、電気的に接続されていなくてもよい。
上述の下地層の上に形成される評価用有機膜の材料としては、有機ＥＬ素子の正孔輸送材料、電子輸送材料、発光材料をはじめとして、保護層用の材料が挙げられる。ここで、有機層の材料としては、αＮＰＤ：α－ナフチルフェニルビフェニルジアミンなどの正孔輸送材料、Ｉｒ（ｐｐｙ）３：イリジウム－フェニルピリミジン錯体などの発光材料、Ａｌｑ３：トリス（８－キノリノラト）アルミニウムやＬｉｑ：８－ヒドロキシキノリノラト－リチウム）などの電子輸送材料などが挙げられる。さらには、上述の有機材料の混合膜にも適用できる。このような有機ＥＬ用の材料は、紫外域から可視域において吸収帯があるため、上述の反射スペクトルに材料に特有のピーク状の構造があらわれるが、このような材料に対しても、本実施形態の下地層を用いることで、反射分光法において高い精度での膜厚評価が可能である。すなわち、本実施形態の手法は、波長２５０ｎｍ～７００ｎｍの範囲において吸収ピークを有する材料に対して、特に有効に機能する手法である。また、有機膜の膜厚は、数ｎｍから数１００ｎｍの厚さの範囲である。一般的な反射分光法で用いられる膜厚（数１００ｎｍ～数１０μｍ）に比べて薄いにもかかわらず、上述の積層構造の下地において、十分な精度での膜厚評価が可能である。
以下、本発明が適用される基板構成と、それを用いた際の膜厚評価に関する実施形態について説明する。
［実施形態１］
図７は、実施形態１に係る基板の膜厚測定エリアの下地構成の模式的断面図である。この実施形態１は、本発明をガラス基板上の有機ＥＬ素子に適用した例である。
基板Ｓ１はガラスで、膜厚測定エリア３３０に測定用の下地層Ｅ１が形成されている。下地層は、素子エリアのアノード電極Ｅ１０と同一のプロセスで作成され、残されている。この下地層Ｅ１は、ＩＴＯ層（スズがドープされた酸化インジウム）Ｅ１１、銀（Ａｇ）の金属層Ｅ１２、ＩＴＯ層Ｅ１３の順に積層された積層膜となっている。ＩＴＯ層Ｅ１１とＥ１３の厚さは１０ｎｍであり、金属層Ｅ１２の厚さは８０ｎｍである。この基板を前述した成膜装置に投入し、下地層Ｅ１の上に有機層の測定用パッチ３３１が形成される。本実施例ではＡｌｑ３を用いて有機層を形成し、その膜厚は６０ｎｍとした。
下地層Ｅ１の形成は、前処理工程において、素子エリア３４０へのアノード電極Ｅ１０の形成と共に行われる。前処理工程では、特に図示しないが、基板Ｓ１に、ＩＴＯ、Ａｇ、ＩＴＯの順にスパッタ成膜して積層膜を形成し、公知のフォトレジストでパターンを形成後、ウェットエッチングでアノード電極Ｅ１０の電極パターンが形成される。ＩＴＯの形成には、Ｉｎ２Ｏ３に５ｗｔ％のＳｎＯ２がドープされたターゲット材料を用い、ＤＣスパッタリング法を用いて成膜される。このようにして、パターニングマスクのパターンを変更するだけで、新たなプロセスを追加することなく、膜厚測定エリア３３０に下地層Ｅ１を形成することができる。
なお、素子エリア３４０には、膜厚測定エリア３３０と同様の有機層３４１を記載しているが、模式的に記載しており、アノード電極Ｅ１０の上に測定用パッチの有機層に加えて別の有機層も含めて、複数層が積層して形成される。すなわち、成膜室においては、アノード電極Ｅ１０の上に、複数の成膜工程を通じて有機層が積層される。
膜厚測定部３１０で受光される反射スペクトルは、測定用パッチ３３１の表面からの反射光、測定用パッチ３３１とＩＴＯ層Ｅ１３との界面からの反射光、ＩＴＯ層Ｅ１３と金属層Ｅ１２との界面からの反射光が干渉したスペクトルとなる。
この場合、以下のような評価方法で有機層の膜厚値を取得する。
（ｉ）参照試料（本試料と同構成の試料や有機膜のない試料など）に対する反射スペクトルＲＯを評価する。
（ｉｉ）試料構成（有機／ＩＴＯ／Ａｇ膜）に対する反射スペクトルのモデルを作成する。
（ｉｉｉ）本試料に対して、反射スペクトルを測定する。
（ｉｖ）上記モデルを用い、有機膜の膜厚をフィッティングパラメータとして、測定した反射スペクトルデータに対して、フィッティングを行う。
（ｖ）膜厚値を得る。
（ｉｉ）においては、例えば、事前に、（ｉ）の結果や文献値などを用いることで、ＩＴＯ層の膜厚と光学定数、金属層としてＡｇ膜の膜厚及び光学定数、測定対象の有機膜の光学定数が含まれた数式モデルを決定する。
本実施形態１によれば、電極層Ｅ１に高反射率の銀を主成分とする金属層Ｅ１２を備えているので、光反射量（受光量）が大きく、反射スペクトルも明瞭となるので、ノイズ耐性が高く、膜厚の測定精度が高くなる。特に、Ａｌｑ３膜に対しては、反射スペクトルにおいて、紫外域に吸収起因した特徴的な構造が生じるが、本実施例の下地層の構成にを用いることでスペクトルデータにノイズが小さいために、十分に再現良く、膜厚の測定が可能である。
これに対して、ガラス基板の上に、直接、測定用パッチを形成した場合には、測定光の大部分が透過してしまい、受光量が小さく、ノイズに対して敏感で、測定の正確性が低い傾向が見られた。
比較として、ＩＴＯ層を用いずに、Ａｇ層の単層からなる下地層とした場合には、高反射率を得ることができるので、光反射量（受光量）が得られるが、大気保管やパターニングプロセスなどにより表面酸化の程度が変動するため、膜厚評価のばらつきが大きくなる傾向がある。また、金属表面には傷がつきやすく、傷が光学的評価に与える影響が大きいため、光学的な膜厚評価の安定性は若干低下する。
これに対して、本実施形態１のように、Ａｇの上に導電性酸化物であるＩＴＯが積層されている場合には、Ａｇの金属層Ｅ１２の表面が酸化物であるＩＴＯで保護されるので、大気中やパターニングプロセスにおける酸化の影響を受けにくい。さらに、導電性酸化物であるＩＴＯの表面は、表面状態が安定しており、傷がつきにくい。ＩＴＯは可視域において透明な材料であるため、傷がついたとしても光学的評価への影響が小さいことから、よりノイズの少ない反射スペクトルを得ることに対して有利である。
［実施形態２］
図８は、実施形態２に係る基板の概略断面図である。実施形態２は、本発明を柔軟性を有した基板上の有機ＥＬパネル（フレキシブルＯＬＥＤ）に適用した例である。
成膜される基板Ｓ２は、ポリイミド（ＰＩ）Ｓ２２がコーティングされたガラス基板Ｓ２１の上に、ＴＦＴアレイＳ２３が形成された構造からなる。最終的に、成膜装置の下流に配置される後処理装置で、ＰＩ層Ｓ２２をガラス基板Ｓ２１から剥がし、ＰＩ層Ｓ２２が基板となったフレキシブルな有機ＥＬデバイスが製造される。
本実施形態２では、基板Ｓ２のＰＩ層Ｓ２２上に、駆動回路であるＴＦＴアレイＳ２３が形成されている。ＴＦＴアレイは、多結晶シリコンやアモルファスシリコンや酸化物からなる半導体層や、ゲート絶縁層や、ソース電極や、ドレイン電極や、ゲート電極や、配
線や、保護膜や、平坦化層、などが積層された構造からなる。このＴＦＴアレイＳ２３の上部には、アノード電極Ｅ２０としてＡｇとＩＴＯの積層膜がパターニング形成されており、ＩＴＯ表面が露出している。
基板Ｓ２の膜厚測定エリア３３０には下地層Ｅ２を有する。下地層Ｅ２は、アノード電極Ｅ２０と同一のプロセスで作成されており、Ａｇの金属層Ｅ２１、ＩＴＯ層Ｅ２２の順に積層された２層の積層膜となっている。この下地層Ｅ２の上に、有機層の測定用パッチ３３１が形成される。
この下地層Ｅ２の形成は、前処理工程において、基板Ｓ２の素子エリア３４０へのアノード電極Ｅ２０の形成と共に行われる。前処理工程では、ガラス基板Ｓ２１，ＰＩ層Ｓ２２及びＴＦＴアレイＳ２３を積層した基板Ｓ２に、Ａｇ、ＩＴＯの順にスパッタ成膜して積層膜を形成し、公知のフォトレジストでパターンを形成後、ウェットエッチングでアノード電極Ｅ２０と下地層Ｅ２のパターンが形成される。新たなプロセスを追加することなく、工程数を増やすことなく、膜厚測定エリア３３０に下地層Ｅ２を形成することができる。この基板を前述した成膜装置に投入し、下地層Ｅ２の上に有機層の測定用パッチ３３１を形成する。本実施例ではＡｌｑ３を用い、その膜厚は５０ｎｍとした。
反射スペクトルは、実施形態１と同様に、測定用パッチ３３１の表面からの反射光、測定用パッチ３３１とＩＴＯ層Ｅ２２との界面からの反射光、ＩＴＯ層Ｅ２２と金属層Ｅ２１との界面からの反射光が干渉したスペクトルとなり、実施形態１と同様の手順（ｉ）～（ｖ）により、測定用パッチ３３１の有機層の膜厚を計測することができる。
下地にポリイミド膜がある場合、ポリイミドの屈折率や膜厚のばらつき等によって、膜厚評価の精度が低くなる場合があったが、本実施形態のように、下地膜として安定した表面性を有したＩＴＯと高い反射率を有したＡｇの積層膜を適用することでポリイミド等の樹脂層を有した基板上においても、高精度に膜厚を評価することができる。
［実施形態３］
図９は、実施形態３に係る基板の模式的断面図である。この実施形態３は、本発明を、たとえば照明用途に用いられる有機ＥＬに適用した例である。
成膜される基板Ｓ３は、樹脂基板である。この樹脂製の基板Ｓ３の膜厚測定エリア３３０に形成される下地層Ｅ３は、ＩｎＺｎＯ層、Ａｇ－Ｐｄ－Ｃｕからなる合金層、ＩｎＺｎＯ層の順に積層された３層の積層膜となっている。ＩｎＺｎＯ層は、Ｉｎ２Ｏ３に１０ｗｔ％のＺｎＯがドープされたターゲット材料を用い、ＤＣスパッタリング法を用いて成膜される。この下地層Ｅ３は発光部の素子エリア３４０に形成されるアノード電極Ｅ３０と同じ層構造であり、アノード電極Ｅ３０と同じプロセスで形成された層である。下地層Ｅ３の形成手順は、実施形態１、２に準じている。この膜厚測定エリア３３０の下地層Ｅ３の上に、有機層の測定用パッチ３３１が形成される。本実施例ではαＮＰＤを用い、その膜厚は５０ｎｍとした。
反射スペクトルは、実施形態１と同様に、測定用パッチ３３１の表面からの反射光、測定用パッチ３３１とＩｎＺｎＯ層との界面からの反射光、ＩｎＺｎＯ層と金属層との界面からの反射光が干渉したスペクトルとなり、実施形態１と同様の手順（ｉ）～（ｖ）により、測定用パッチ３３１の有機層の膜厚を計測することができる。本実施形態においては、非晶質からなるＩｎＺｎＯ膜とＡｇ－Ｐｄ－Ｃｕ合金からなる下地層を用いているため、結晶性の膜を適用した場合に比べて表面および層界面の平坦性に優れる。これにより光の乱反射が少ないため、安定して精度の高い膜厚評価が可能となる。また、反射率が高いＡｇ合金を用いていることで、十分な測定光量が得られるため、ノイズ耐性の高い評価が
可能である。
［実施形態４］
図１０は、実施形態４に係る基板の模式的断面図である。この実施形態４は、本発明を、Ｓｉ基板上に有機ＥＬ素子を配した構造のデバイスに適用した例である。
成膜される基板Ｓ４は、シリコンウェハＳ４１の上に、駆動回路Ｓ４２が形成されており、この駆動回路Ｓ４２の上にアノード電極層Ｅ４０が形成された構成となっている。アノード電極層Ｅ４０は、アルミニウムを主成分とする金属層Ｅ４１、ＩＴＯ層Ｅ４２の順に積層された２層の積層膜となっている。
膜厚測定エリア３３０に下地として残される下地層Ｅ４は、アノード電極層Ｅ４０と同一の工程で作成された層であり、アルミニウムを主成分とする金属層Ｅ４１、ＩＴＯ層Ｅ４２の順に積層された２層の積層膜となっている。この下地層Ｅ４の上に、有機層の測定用パッチ３３１が形成される。
この下地層Ｅ４は、発光部の素子エリアに形成されるアノード電極Ｅ４０と同じ層構造であり、アノード電極Ｅ４０を形成する際に、膜厚測定エリア３３０にパターン形成されたものである。下地層Ｅ４の形成手順は、実施形態１～３に準じている。この膜厚測定エリア３３０の下地層Ｅ４の上に、測定用パッチ３３１が形成される。本実施例ではαＮＰＤを用い、その膜厚は３０ｎｍとした。
測定用パッチ３３１の膜厚計測時の反射スペクトルは、実施形態１と同様に、測定用パッチ３３１の表面からの反射光、測定用パッチ３３１とＩＴＯ層Ｅ４２との界面からの反射光、ＩＴＯ層Ｅ４２と金属層Ｅ４１との界面からの反射光が干渉したスペクトルとなり、実施形態１と同様の手順（ｉ）～（ｖ）により、測定用パッチ３３１の膜厚を計測することができる。
以上実施形態１～４に記載の方法によれば、ガラス基板、ＰＩ層が積層された基板、さらにＴＦＴ等の駆動回路が積層された基板等、どのような基板であっても、膜厚測定エリアについて、アノード電極形成プロセスと同じプロセスで下地層を形成する。したがって、膜厚測定用の下地層を、フォトマスクの変更のみで、特別の工程、特別の設備等が不要で、簡単に形成することができる。
＜膜厚の高精度な制御＞
各成膜室の真空蒸着装置２００は、前述のように、成膜レートモニタ２０５を用いて成膜される膜の成膜レートが目標の成膜レートになるよう制御されている。しかしながら、成膜レートモニタ２０５は基板Ｓ上に形成される膜の厚さを直接測定するものではなく、基板Ｓとは別の位置に配置した水晶振動子によって成膜レートを間接的に測定するものにすぎない。そのため、水晶振動子への材料の堆積量や水晶振動子の温度などの様々な誤差要因により、成膜レートモニタ２０５の水晶振動子に堆積する膜の膜厚と基板Ｓに堆積する膜の膜厚が異なったり、成膜レートモニタ２０５の測定値自体に誤差が生じる場合がある。成膜レートモニタ２０５による基板Ｓに成膜される膜の膜厚の測定誤差は膜厚のばらつきを生み、パネル品質の低下や歩留まり低下につながるため、対策が必要である。
そこで本実施形態では、膜厚測定部３１０によって基板Ｓ上に成膜された薄膜の厚さを直接測定し、その測定結果に基づき各成膜室の成膜条件を制御することによって、高精度な膜厚制御を実現する。なお、成膜条件の制御を行う際には、成膜レートモニタ２０５の値と膜厚測定部３１０での測定結果の両方を用いてもよい。水晶振動子への堆積量を評価する成膜レートモニタ２０５と、基板Ｓ上の膜厚を光学的に評価する膜厚測定部３１０と
は、測定原理が異なるため、外乱や環境、成膜状態の変動などに対しての振る舞いが異なる。そのため、これらの測定原理の異なる複数の評価手段を合わせて用いることで、より信頼性の高い膜厚制御が可能となる。
図１１は、膜厚制御システムの構成を模式的に示すブロック図である。膜厚制御部３５０が、膜厚測定部３１０の測定結果に基づいて各成膜室の成膜制御部２０６に制御指令を送信する。成膜条件の制御の方法には、大きく分けて、フィードバック制御とフィードフォワード制御がある。フィードバック制御は、膜厚制御部３５０が膜厚測定部３１０よりも上流側の成膜室の成膜条件を制御することによって、後続の基板Ｓｓの膜厚を調整する制御である。フィードフォワード制御は、膜厚制御部３５０が膜厚測定部３１０よりも下流側の成膜室の成膜条件を制御することによって、膜厚測定部３１０で測定した基板Ｓの膜厚を調整する制御である。膜厚制御部３５０はフィードバック制御又はフィードフォワード制御のいずれか一方のみを実施してもよいし、両方の制御を実施してもよい。また、成膜室ごと又はユニットごとに、制御方法を異ならせてもよい。制御対象となる成膜条件は、例えば、成膜時間、蒸発源ユニット２０３のスキャン速度、蒸発源ユニット２０３のヒータ温度、蒸発源ユニット２０３のシャッタ開度などである。膜厚制御部３５０はこれらの成膜条件のうちのいずれかを制御してもよいし、複数の成膜条件を制御してもよい。本実施形態ではスキャン速度の制御を行う。
＜電子デバイスの製造方法＞
次に、電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機ＥＬ表示装置の構成及び製造方法を例示する。
まず、製造する有機ＥＬ表示装置について説明する。図１２（ａ）は有機ＥＬ表示装置５０の全体図、図１２（ｂ）は１画素の断面構造を示す図、図１２（ｃ）は赤色層の拡大図である。
図１２（ａ）に示すように、有機ＥＬ表示装置５０の表示領域５１には、発光素子を複数備える画素５２がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域５１において所望の色の表示を可能とする最小単位を指している。カラー有機ＥＬ表示装置の場合、互いに異なる発光を示す第１発光素子５２Ｒ、第２発光素子５２Ｇ、第３発光素子５２Ｂの複数の副画素の組み合わせにより画素５２が構成されている。画素５２は、赤色（Ｒ）発光素子と緑色（Ｇ）発光素子と青色（Ｂ）発光素子の３種類の副画素の組み合わせで構成されることが多いが、これに限定はされない。画素５２は少なくとも１種類の副画素を含めばよく、２種類以上の副画素を含むことが好ましく、３種類以上の副画素を含むことがより好ましい。画素５２を構成する副画素としては、例えば、赤色（Ｒ）発光素子と緑色（Ｇ）発光素子と青色（Ｂ）発光素子と黄色（Ｙ）発光素子の４種類の副画素の組み合わせでもよく、黄色（Ｙ）発光素子とシアン（Ｃ）発光素子とマゼンタ（Ｍ）発光素子の組み合わせでもよい。
図１２（ｂ）は、図１２（ａ）のＡ－Ｂ線における部分断面模式図である。画素５２は、基板５３上に、ＩＴＯ層とＡｇ層の積層構造からなる第１の電極（陽極）５４と、正孔輸送層５５と、赤色層５６Ｒ・緑色層５６Ｇ・青色層５６Ｂのいずれかと、電子輸送層５７と、第２の電極（陰極）５８と、を備える有機ＥＬ素子で構成される複数の副画素を有している。これらのうち、正孔輸送層５５、赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂ、電子輸送層５７が有機層に当たる。赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂは、それぞれ赤色、緑色、青色を発する発光素子（有機ＥＬ素子と記述する場合もある）に対応するパターンに形成されている。また、第１の電極５４は、発光素子ごとに分離して形成されている。正孔輸送層５５と電子輸送層５７と第２の電極５８は、複数の発光素子５２
Ｒ、５２Ｇ、５２Ｂにわたって共通で形成されていてもよいし、発光素子ごとに形成されていてもよい。すなわち、図１２（ｂ）に示すように正孔輸送層５５が複数の副画素領域にわたって共通の層として形成された上に赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂが副画素領域ごとに分離して形成され、さらにその上に電子輸送層５７と第２の電極５８が複数の副画素領域にわたって共通の層として形成されていてもよい。なお、近接した第１の電極５４の間でのショートを防ぐために、第１の電極５４間に絶縁層５９が設けられている。さらに、有機ＥＬ層は水分や酸素によって劣化するため、水分や酸素から有機ＥＬ素子を保護するための保護層６０が設けられている。
図１２（ｂ）では正孔輸送層５５や電子輸送層５７が一つの層で示されているが、有機ＥＬ表示素子の構造によって、正孔ブロック層や電子ブロック層を有する複数の層で形成されてもよい。また、第１の電極５４と正孔輸送層５５との間には第１の電極５４から正孔輸送層５５への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成してもよい。同様に、第２の電極５８と電子輸送層５７の間にも電子注入層を形成してもよい。
赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂのそれぞれは、単一の発光層で形成されていてもよいし、複数の層を積層することで形成されていてもよい。図１２（ｃ）に、赤色層５６Ｒを２層で形成した例を示す。例えば、赤色の発光層を上側層５６Ｒ２とし、正孔輸送層又は電子ブロック層を下側層５６Ｒ１としてもよい。あるいは、赤色の発光層を下側層５６Ｒ１とし、電子輸送層又は正孔ブロック層を上側層５６Ｒ２としてもよい。このように発光層の下側又は上側に層を設けることで、発光層における発光位置を調整し、光路長を調整することによって、発光素子の色純度を向上させる効果がある。なお、図１２（ｃ）には赤色層５６Ｒの例を示したが、緑色層５６Ｇや青色層５６Ｂでも同様の構造を採用してもよい。また、積層数は２層以上としてもよい。さらに、発光層と電子ブロック層のように異なる材料の層が積層されてもよいし、例えば発光層を２層以上積層するなど、同じ材料の層が積層されてもよい。
次に、有機ＥＬ表示装置の製造方法の例について具体的に説明する。ここでは、赤色層５６Ｒが下側層５６Ｒ１と上側層５６Ｒ２の２層からなり、緑色層５６Ｇと青色層５６Ｂは単一の発光層からなる場合を想定する。
まず、有機ＥＬ表示装置を駆動するための回路（不図示）及び第１の電極５４が形成された基板５３を準備する。なお、基板５３の材質は特に限定はされず、ガラス、プラスチック、金属などで構成することができる。本実施形態においては、基板５３として、ガラス基板上にポリイミドのフィルムが積層された基板を用いる。
第１の電極５４が形成された基板５３の上にアクリル又はポリイミド等の樹脂層をバーコートやスピンコートでコートし、樹脂層をリソグラフィ法により、第１の電極５４が形成された部分に開口が形成されるようにパターニングし絶縁層５９を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層５９がパターニングされた基板５３を第１の成膜室に搬入し、正孔輸送層５５を、表示領域の第１の電極５４の上に共通する層として成膜する。正孔輸送層５５は、最終的に１つ１つの有機ＥＬ表示装置のパネル部分となる表示領域５１ごとに開口が形成されたマスクを用いて成膜される。なお、第１の成膜室で用いられるマスクは、基板５３の表示パネル３４０が形成されるエリアに対応する部分とは別の、膜厚測定エリア３３０に対応する部分にも開口が設けられている。この開口は、膜厚測定エリア３３０に対応する部分のうち、他の成膜室で用いるマスクとは異なる位置に形成されている。これにより、膜厚測定エリア３３０に、正孔輸送層５５のみが成膜される測定用パッチ３３１を形成する
ことができる。
次に、正孔輸送層５５までが形成された基板５３を第２の成膜室に搬入する。基板５３とマスクとのアライメントを行い、基板をマスクの上に載置し、基板５３の赤色を発する素子を配置する部分（赤色の副画素を形成する領域）に、下側層５６Ｒ１（例えば、正孔輸送層又は電子ブロック層）を成膜する。その後、基板５３を第３の成膜室に搬入し、下側層５６Ｒ１の上に上側層５６Ｒ２（例えば、赤色の発光層）を成膜する。ここで、第２の成膜室で用いるマスクは、有機ＥＬ表示装置の副画素となる基板５３上における複数の領域のうち、赤色の副画素となる複数の領域にのみ開口が形成された高精細マスクである。これにより、赤色層５６Ｒは、基板５３上の複数の副画素となる領域のうちの赤色の副画素となる領域のみに成膜される。なお、第２の成膜室で用いられるマスクは、基板５３の表示パネル３４０が形成されるエリアに対応する部分とは別の、膜厚測定エリア３３０に対応する部分にも開口が設けられている。膜厚測定エリア３３０に対応する部分のうち、他の成膜室で用いるマスクと異なる位置に開口が形成されている。これにより、膜厚測定エリア３３０に、赤色層５６Ｒのみが成膜される測定用パッチ３３１を形成することができる。
発光層５６Ｒの成膜と同様に、第４の成膜室において緑色層５６Ｇを成膜し、さらに第５の成膜室において青色層５６Ｂを成膜する。赤色層５６Ｒ、緑色層５６Ｇ、青色層５６Ｂの成膜が完了した後、第６の成膜室において表示領域５１の全体に電子輸送層５７を成膜する。電子輸送層５７は、３色の層５６Ｒ、５６Ｇ、５６Ｂに共通の層として形成される。
電子輸送層５７までが形成された基板を第７の成膜室に移動し、第２の電極５８を成膜する。本実施形態では、第１の成膜室～第７の成膜室では真空蒸着によって各層の成膜を行う。しかし、本発明はこれに限定はされず、例えば第７の成膜室における第２電極５８の成膜はスパッタによって成膜するようにしてもよい。その後、第２電極６８までが形成された基板を封止装置に移動してプラズマＣＶＤによって保護層６０を成膜して（封止工程）、有機ＥＬ表示装置５０が完成する。なお、ここでは保護層６０をＣＶＤ法によって形成するものとしたが、これに限定はされず、ＡＬＤ法やインクジェット法によって形成してもよい。
絶縁層５９がパターニングされた基板５３を成膜装置に搬入してから保護層６０の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機ＥＬ材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。したがって、成膜室間の基板の搬入搬出は、真空雰囲気又は不活性ガス雰囲気の下で行われる。
＜その他＞
上記実施形態は本発明の具体例を示したものにすぎない。本発明は、上記実施形態の構成に限られず、様々な変形例を採り得るものである。例えば、電子デバイス製造装置に設けるクラスタ型ユニットの数は２つ以上であれば何個でもよい。また、各クラスタ型ユニットの構成も任意であり、成膜室の数やマスク室の数は用途に合わせて適宜設定すればよい。上記実施形態では、成膜室ＥＶｘ１→ＥＶｘ２と成膜室ＥＶｘ３→ＥＶｘ４の２ルートの成膜処理が可能な装置構成を示したが、１ルートの構成でもよいし、３ルート以上の構成でもよい。例えば、図１の構成において、１つの成膜室内に２つのステージを配置し、一方のステージで成膜処理を実施している間に他方のステージにマスク及び基板をセッティングする構成としてもよい。これにより、図１の構成において４ルートを実現でき、さらなる生産性の向上を図ることができる。上記実施形態ではパス室内に膜厚測定部を配置したが、連結室内であればどこに膜厚測定部を配置してもよい。また、連結室内に膜厚測定用の室を設けてもよい。膜厚測定部は、電子デバイス製造装置の全ての連結室に対し
て設ける必要はなく、一部の連結室にのみ設ける構成でも構わない。すなわち、膜厚の高精度な制御が必要となる箇所にのみ膜厚測定部を設けてもよい
ＥＶｘ 成膜室（第１の成膜室）、ＥＶｘ＋１ 成膜室（第２の成膜室）
ＰＳｘ パス室（評価室）
３１０ 膜厚測定部、３５０ 膜厚制御部
Ｓ 基板
３３０ 膜厚測定エリア（測定領域）、３４０ 素子エリア（素子領域）

Claims (18)

  1. 基板に第１の膜を成膜する第１の成膜室と、
    前記第１の成膜室に設けられ、前記基板の素子領域に前記第１の膜を成膜する第１の成膜手段と、
    前記基板に第２の膜を成膜する第２の成膜室と、
    前記第１の成膜室と前記第２の成膜室との間に設けられた評価室と、
    前記評価室で測定された測定値に基づいて前記第１の成膜室における第１の成膜条件および前記第２の成膜室における第２の成膜条件の少なくとも一方を制御する成膜装置において、
    前記第１の成膜手段は、前記素子領域とは別の領域であって該素子領域に配置されている電極層と同じ層構造を有する下地層を有する測定領域にも前記第１の膜を成膜し、
    前記膜厚測定部は、前記測定領域に前記照明光を当て、その反射光で前記第１の膜の膜厚を測定する
    ことを特徴とする成膜装置。
  2. 前記電極層および前記下地層は金属層を有する
    ことを特徴とする請求項１に記載の成膜装置。
  3. 前記電極層および前記下地層は、前記金属層の上に導電性酸化物層が積層された積層構造を有する
    ことを特徴とする請求項２に記載の成膜装置。
  4. 前記電極層と前記下地層は同じプロセスで形成された層である
    ことを特徴とする請求項１～３のいずれか１項に記載の成膜装置。
  5. 前記第１の成膜室において前記第１の成膜手段が前記第１の膜を成膜する前記測定領域は、前記下地層が露出した領域である
    ことを特徴とする請求項１～４のいずれか１項に記載の成膜装置。
  6. 前記第１の成膜室において前記第１の成膜手段が前記第１の膜を成膜する前記素子領域は、前記電極層の上に前記第１の膜とは別の層が形成されている領域である
    ことを特徴とする請求項５に記載の成膜装置。
  7. 前記第１の膜は、有機膜である
    ことを特徴とする請求項１～６のいずれか１項に記載の成膜装置。
  8. 前記電極層および前記下地層は金属層を有し、
    前記金属層は銀又はアルミニウムを含む層である
    ことを特徴とする請求項１～７のいずれか１項に記載の成膜装置。
  9. 前記電極層および前記下地層は、銀又は銀合金からなる金属層の上に、ＩＴＯ又はＩｎＺｎＯからなる導電性酸化物層が積層された層である
    ことを特徴とする請求項１～８のいずれか１項に記載の成膜装置。
  10. 前記電極層および前記下地層は、アルミニウム又はアルミニウム合金からなる金属層の上に、ＩＴＯからなる導電性酸化物層が積層された層である
    ことを特徴とする請求項１～８のいずれか１項に記載の成膜装置。
  11. 前記電極層および前記下地層は、前記金属層の上に導電性酸化物層が積層された積層構
    造を有し、
    前記金属層および導電性酸化物層の少なくとも一方が非晶質である
    ことを特徴とする請求項２又は８に記載の成膜装置。
  12. 前記評価室は、前記評価室内における前記基板の位置の情報を取得する位置取得手段と、前記位置取得手段によって取得した情報に基づいて前記基板の位置を調整するアライメント機構と、を有する
    ことを特徴とする請求項１～１１のいずれか１項に記載の成膜装置。
  13. 前記基板はガラス基板である
    ことを特徴とする請求項１～１２のいずれか１項に記載の成膜装置。
  14. 前記基板はガラス基板の上にポリイミド層が形成された基板である
    ことを特徴とする請求項１～１２のいずれか１項に記載の成膜装置。
  15. 前記基板は前記ポリイミド層の上に薄膜トランジスタ（ＴＦＴ）を含む層が形成されており、前記電極層は前記薄膜トランジスタと電気的に接続されている
    ことを特徴とする請求項１４に記載の成膜装置。
  16. 前記下地層は前記薄膜トランジスタと電気的に接続されていない
    ことを特徴とする請求項１５に記載の成膜装置。
  17. 基板の素子領域に第１の膜を成膜する第１の成膜工程と、
    前記基板に成膜された前記第１の膜の膜厚を測定する評価工程と、
    前記第１の成膜工程の後に、前記基板に第２の膜を成膜する第２の成膜工程と、を備え、
    前記評価工程で測定された測定値に基づいて、前記第１の成膜工程における第１の成膜条件および前記第２の成膜工程における第２の成膜条件のうちの少なくとも一方を制御する成膜方法において、
    前記第１の成膜工程は、前記素子領域とは別の領域であって該素子領域に配置されている電極層と同じ層構造を有する下地層を有する測定領域にも前記第１の膜を成膜し、
    前記評価工程では、前記測定領域に前記照明光を当て、その反射光で前記第１の膜の膜厚を測定する
    ことを特徴とする成膜方法。
  18. 請求項１７に記載の成膜方法を用いて、電子デバイスを製造する電子デバイスの製造方法。
JP2022141696A 2020-03-31 2022-09-06 成膜装置、成膜方法、及び電子デバイスの製造方法 Pending JP2022173248A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022141696A JP2022173248A (ja) 2020-03-31 2022-09-06 成膜装置、成膜方法、及び電子デバイスの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020063943A JP7138673B2 (ja) 2020-03-31 2020-03-31 電子デバイスの製造方法、測定方法、及び、成膜装置
JP2022141696A JP2022173248A (ja) 2020-03-31 2022-09-06 成膜装置、成膜方法、及び電子デバイスの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020063943A Division JP7138673B2 (ja) 2020-03-31 2020-03-31 電子デバイスの製造方法、測定方法、及び、成膜装置

Publications (1)

Publication Number Publication Date
JP2022173248A true JP2022173248A (ja) 2022-11-18

Family

ID=77868399

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020063943A Active JP7138673B2 (ja) 2020-03-31 2020-03-31 電子デバイスの製造方法、測定方法、及び、成膜装置
JP2022141696A Pending JP2022173248A (ja) 2020-03-31 2022-09-06 成膜装置、成膜方法、及び電子デバイスの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020063943A Active JP7138673B2 (ja) 2020-03-31 2020-03-31 電子デバイスの製造方法、測定方法、及び、成膜装置

Country Status (3)

Country Link
JP (2) JP7138673B2 (ja)
KR (1) KR102544596B1 (ja)
CN (1) CN113463058B (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032740A (ja) * 2003-07-07 2005-02-03 Dainippon Screen Mfg Co Ltd 膜形成装置および膜形成方法
CN100487948C (zh) * 2004-03-03 2009-05-13 三洋电机株式会社 测定沉积膜厚度的方法及装置和形成材料层的方法及装置
US7214554B2 (en) 2004-03-18 2007-05-08 Eastman Kodak Company Monitoring the deposition properties of an OLED
JP4476073B2 (ja) * 2004-04-08 2010-06-09 東北パイオニア株式会社 有機ｅｌ素子の製造方法及び製造装置
JP2008171637A (ja) * 2007-01-10 2008-07-24 Fuji Electric Holdings Co Ltd 透明導電膜積層体、該透明導電膜積層体を用いた有機ｅｌ素子、並びに、これらの製造方法
JP5372337B2 (ja) * 2007-03-27 2013-12-18 住友化学株式会社 有機薄膜トランジスタ基板及びその製造方法、並びに、画像表示パネル及びその製造方法
JP5760009B2 (ja) 2010-12-01 2015-08-05 株式会社Ｊｏｌｅｄ 有機エレクトロルミネッセンス素子の製造方法
JP2016062874A (ja) 2014-09-22 2016-04-25 株式会社ジャパンディスプレイ 画像表示装置及びその製造方法、並びに画像表示装置の検査方法
JP2016096076A (ja) * 2014-11-14 2016-05-26 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及びその製造方法
KR102534929B1 (ko) * 2015-05-29 2023-05-22 엘지디스플레이 주식회사 유기전계발광표시장치

Also Published As

Publication number Publication date
JP2021161487A (ja) 2021-10-11
KR102544596B1 (ko) 2023-06-15
JP7138673B2 (ja) 2022-09-16
KR20210122176A (ko) 2021-10-08
CN113463058B (zh) 2023-11-14
CN113463058A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US10431779B2 (en) Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus using the same, and organic light-emitting display apparatus manufactured using the method
US8945979B2 (en) Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus by using the same, and organic light-emitting display apparatus manufactured by the method
JP5319024B2 (ja) 蒸着装置および蒸着方法
US20140014921A1 (en) Organic layer deposition apparatus, method of manufacturing organic light-emitting display apparatus by using the same, and organic light-emitting display apparatus manufactured by the method
JP7017619B2 (ja) 成膜装置、電子デバイスの製造装置、成膜方法、及び電子デバイスの製造方法
KR102527121B1 (ko) 성막 장치, 유기 디바이스의 제조 장치, 및 유기 디바이스의 제조 방법
KR102617764B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
US9040313B2 (en) Method of manufacturing organic light emitting display device using organic layer deposition apparatus
JP7138673B2 (ja) 電子デバイスの製造方法、測定方法、及び、成膜装置
JP7150776B2 (ja) 成膜装置及び電子デバイスの製造方法
JP2020070491A (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP7301896B2 (ja) 成膜装置、成膜装置の制御方法、および電子デバイスの製造方法
JP7090686B2 (ja) 成膜装置及び電子デバイスの製造方法
JP7082172B2 (ja) アライメント装置、成膜装置、アライメント方法、成膜方法、及び電子デバイスの製造方法
JP7291098B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7431088B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
WO2024024266A1 (ja) 膜厚測定装置、成膜装置、膜厚測定方法及び電子デバイスの製造方法