KR102617764B1 - 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법 - Google Patents

성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법 Download PDF

Info

Publication number
KR102617764B1
KR102617764B1 KR1020230053380A KR20230053380A KR102617764B1 KR 102617764 B1 KR102617764 B1 KR 102617764B1 KR 1020230053380 A KR1020230053380 A KR 1020230053380A KR 20230053380 A KR20230053380 A KR 20230053380A KR 102617764 B1 KR102617764 B1 KR 102617764B1
Authority
KR
South Korea
Prior art keywords
film
substrate
chamber
layer
film forming
Prior art date
Application number
KR1020230053380A
Other languages
English (en)
Other versions
KR20230059770A (ko
Inventor
타츠야 이와사키
히데히로 야스카와
마사루 나베시마
유키오 마츠모토
토시히로 오가타
아라타 와타베
히로키 스가와라
Original Assignee
캐논 톡키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020064033A external-priority patent/JP7291098B2/ja
Priority claimed from JP2020064077A external-priority patent/JP7150776B2/ja
Priority claimed from JP2020063951A external-priority patent/JP7431088B2/ja
Application filed by 캐논 톡키 가부시키가이샤 filed Critical 캐논 톡키 가부시키가이샤
Publication of KR20230059770A publication Critical patent/KR20230059770A/ko
Application granted granted Critical
Publication of KR102617764B1 publication Critical patent/KR102617764B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/543—Controlling the film thickness or evaporation rate using measurement on the vapor source
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C23C14/546—Controlling the film thickness or evaporation rate using measurement on deposited material using crystal oscillators
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C23C14/545—Controlling the film thickness or evaporation rate using measurement on deposited material
    • C23C14/547—Controlling the film thickness or evaporation rate using measurement on deposited material using optical methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67706—Mechanical details, e.g. roller, belt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

[과제] 복수의 클러스터형 유닛이 연결된 구조의 성막 장치에 있어서, 고정밀도인 막두께 제어와 높은 생산성을 실현하기 위한 기술을 제공한다.
[해결 수단] 기판에 대해 제1 층을 성막하는 제1 성막실을 갖는 클러스터형의 제1 유닛과, 제1 층에 겹쳐 제2 층을 성막하는 제2 성막실을 갖는 클러스터형의 제2 유닛과, 제1 유닛과 제2 유닛과의 사이에 배치되고, 인접하는 클러스터형의 유닛을 연결하는 연결실을 구비하는 성막 장치에 있어서, 적어도 일부가, 연결실에 포함되는 패스실 내에 설치되고, 패스실에 수용되어 있는 기판에 성막된 막의 막두께를 측정하는 막두께 측정부와, 막두께 측정부에 의해 측정된 막두께에 기초하여 제1 성막실의 성막 조건 및 제2 성막실의 성막 조건 중 적어도 한 쪽을 제어하는 제어부를 구비한다.

Description

성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법{FILM FORMING APPARATUS, FILM FORMING METHOD AND MANUFACTURING METHOD OF ELECTRONIC DEVICE}
본 발명은, 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법에 관한 것이다.
최근, 평판 표시 장치로서 유기 EL 표시 장치(유기 EL 디스플레이)가 각광을 받고 있다. 유기 EL 표시 장치는 자발광 디스플레이로서, 응답 속도, 시야각, 박형화 등의 특성이 액정 디스플레이보다 우수하여, 모니터, 텔레비전, 스마트폰으로 대표되는 각종 휴대 단말 등에서 기존의 액정 패널 디스플레이를 대신해서 보급되고 있다. 또한, 자동차용 디스플레이 등으로도, 그 응용분야를 넓혀가고 있다.
유기 EL 표시 장치를 구성하는 유기 EL 소자(유기 발광 소자, OLED: Organic Light Emitting Diode)는, 2개가 마주보는 전극(캐소드 전극, 애노드 전극)의 사이에 발광을 일으키는 유기물층인 발광층을 갖는 기능층이 형성된 기본구조를 갖는다. 유기 EL 소자의 기능층 및 전극층은, 예를 들면, 각각의 층을 구성하는 재료를 진공 성막 장치 내에서, 마스크를 통해 기판에 성막함으로써 제조할 수 있다.
유기 EL 소자는, 기판을 각 성막실에 순차적으로 반송하면서, 기판의 피처리면 상에 전극 및 각종 기능층을 순차적으로 형성함으로써 제조된다. 특허문헌 1에는, 복수의 클러스터형 유닛을 연결된 구조의 제조 장치에 있어서, 각각의 유닛에 복수의 성막실과 검사실을 설치하고, 어떤 성막실에서 성막된 기판을 검사실로 반송하여 막두께를 측정하는 구성이 개시되어 있다. 그리고, 막두께 측정 결과를 이용하여 발광 특성 시뮬레이션을 행하고, 시뮬레이션 결과에 기초하여 동일한 성막실 또는 다른 성막실에서 색도 보정층의 성막을 행하는 구성이 개시되어 있다.
특허문헌 1: 일본특허공개 2005-322612호 공보
특허문헌 1의 구성에서는, 클러스터형 유닛 내에 검사실을 설치하고 있기 때문에, 유닛 중앙에 배치한 기판 반송 로봇을 이용하여 검사실로의 기판의 반입 및 반출을 행해야 한다. 이 경우, 검사실에서의 검사만을 위해 기판 반송 로봇을 이용하게 되고, 클러스터형 유닛 내에 검사실을 설치하지 않는 경우에 비해 기판 반송 로봇의 가동율이 상승하고, 유지보수 비용이 증대된다고 하는 과제가 있다. 또한, 성막용으로 사용 가능한 실 중 하나를 검사용으로 점유하게 되기 때문에, 1개의 유닛으로 성막 가능한 층수가(검사실이 없는 경우에 비해) 적어진다. 그 결과, 예를 들면, 종래는 3개의 유닛으로 제조 가능하였던 것이, 4개 이상의 유닛이 필요하게 되는 등의 폐해가 생긴다. 이 폐해는, 유닛간의 전달 공정 수의 증가에 의한 스루풋(throughput)의 저하에 더해, 제조 장치 전체의 대형화(설치 면적의 증대)도 초래할 가능성이 있다.
본 발명은, 상기 실정을 감안하여 이루어진 것으로, 복수의 클러스터형 유닛이 연결된 구조의 성막 장치에 있어서, 고정밀도의 막두께 제어와 높은 생산성을 실현하기 위한 기술을 제공하는 것을 목적으로 한다.
본 개시는,
제1 반송 수단과, 상기 제1 반송 수단의 주위에 배치되고, 기판에 대해 제1 막을 형성하는 제1 성막실을 포함하는 복수의 성막실을 갖는 클러스터형의 제1 유닛과,
제2 반송 수단과, 상기 제2 반송 수단의 주위에 배치되고, 상기 기판에 대해 상기 제1 막과 겹치는 제2 막을 형성하는 제2 성막실을 포함하는 복수의 성막실을 갖는 클러스터형의 제2 유닛과,
상기 제1 유닛으로부터 상기 제2 유닛까지의 상기 기판의 반송 경로에 배치되어, 2개의 클러스터형의 유닛을 연결하는 연결실과,
적어도 일부가 상기 연결실에 설치되고, 상기 기판에 성막된 막의 두께를 측정하는 제1 측정부를 구비하는 것을 특징으로 하는 성막 장치를 포함한다.
본 발명에 의하면, 복수의 클러스터형 유닛이 연결된 구조의 성막 장치에 있어서, 고정밀도의 막두께 제어와 높은 생산성을 실현할 수 있다.
도 1은 전자 디바이스 제조 장치의 일부 구성을 모식적으로 나타내는 평면도이다.
도 2는 성막실에 설치되는 진공 증착 장치의 구성을 모식적으로 나타내는 도면이다.
도 3은 패스실의 구성을 모식적으로 나타내는 단면도이다.
도 4는 기판 상의 얼라인먼트 마크 및 막두께 측정용 패치를 나타내는 도면이다.
도 5는 막두께 측정부의 구성을 모식적으로 나타내는 블록도이다.
도 6은 막두께 제어 시스템의 구성을 모식적으로 나타내는 블록도이다.
도 7(a)는 유기 EL 표시 장치의 전체도, 도 7(b)는 1화소의 단면 구조를 나타내는 도면, 도 7(c)는 적색층의 확대도이다.
도 8은 실시예의 적층 프로세스를 모식적으로 나타내는 도면이다.
도 9는 비교예의 타임 차트이다.
도 10은 실시예의 타임 차트이다.
도 11은 비교예의 타임 차트이다.
도 12는 실시예의 타임 차트이다.
이하, 도면을 참조하면서 본 발명의 바람직한 실시 형태 및 실시예를 설명한다. 단, 이하의 실시 형태 및 실시예는 본 발명이 바람직한 구성을 예시적으로 나타내는 것에 지나지 않으며, 본 발명의 범위는 이들의 구성에 한정되지 않는다. 또한, 이하의 설명에 있어서의, 장치의 하드웨어 구성 및 소프트웨어 구성, 처리 플로우, 제조 조건, 치수, 재질, 형상 등은, 특히 특정적인 기재가 없는 한, 본 발명의 범위를 이들만으로 한정하는 취지의 것이 아니다.
본 발명은, 복수의 성막실에 기판을 순차적으로 반송하면서, 기판의 표면에 각종 재료를 퇴적시켜 성막을 행하는 장치에 적용할 수 있고, 진공 증착에 의해 원하는 패턴의 박막(재료층)을 형성하는 장치에 바람직하게 적용할 수 있다. 기판의 재질로서는, 유리, 고분자 재료의 필름, 금속 등이 임의의 재료를 선택할 수 있고, 기판은, 예를 들면, 유리 기판 상에 폴리이미드 등의 필름이 적층된 기판이어도 된다. 또한, 기판 상에 복수의 층을 형성하는 경우에 있어서는, 하나 앞의 공정까지 이미 형성되어 있는 층도 포함시켜 「기판」이라고 칭하는 것으로 한다. 또한, 증착 재료로서도, 유기 재료, 금속성 재료(금속, 금속 산화물 등) 등의 임의의 재료를 선택해도 된다. 한편, 이하의 설명에서 설명하는 진공 증착 장치 이외에도, 스퍼터 장치나 CVD(Chemical Vapor Deposition) 장치를 포함하는 성막 장치에도, 본 발명을 적용할 수 있다. 본 발명의 기술은, 구체적으로는, 유기 전자 디바이스(예를 들면, 유기 EL 소자, 박막 태양 전지, 유기 광전 변환 소자), 광학 부재 등의 제조 장치에 적용 가능하다. 특히, 증착 재료를 증발시켜, 화소 또는 부화소에 대응하는 개구 패턴이 형성된 마스크를 통해 기판에 증착시킴으로써 유기 EL 소자나 유기 광전 변환 소자를 형성하는 유기 전자 디바이스의 제조 장치는, 본 발명이 바람직한 적용예의 하나이다. 그 중에서도, 유기 EL 소자의 제조 장치는, 본 발명의 특히 바람직한 적용예의 하나이다.
<전자 디바이스 제조 장치>
도 1은, 전자 디바이스 제조 장치의 일부 구성을 모식적으로 도시한 평면도이다.
도 1의 전자 디바이스 제조 장치는, 예를 들면, 스마트폰 용의 유기 EL 표시 장치의 표시 패널의 제조에 이용된다. 스마트폰 용의 표시 패널의 경우, 예를 들면, 4.5 세대의 기판(약 700mm× 약 900mm)이나 6세대의 풀사이즈(약 1500mm× 약 1850mm) 또는 하프컷 사이즈(약 1500mm× 약 925mm)의 기판에, 유기 EL 소자의 형성을 위한 성막을 행한 후, 해당 기판을 잘라 내어 복수의 작은 사이즈의 패널을 제작한다.
전자 디바이스 제조 장치는, 복수의 클러스터형 유닛(이하 단순히 「유닛」이라고도 칭함) CU1∼CU3이 연결실을 통해 연결된 구조를 갖는다. 클러스터형 유닛이란, 기판 반송 수단으로서의 기판 반송 로봇의 주위에 복수의 성막실이 배치된 구성의 성막 유닛을 말한다. 또한, 유닛의 수는 3개로 한정되지 않고, 2개 이상이면 된다. 이후, 모든 유닛에 공통되는 설명 및 유닛을 특정하지 않는 설명에서는, 「CUx」와 같이 숫자의 대신 「x」로 표기한 참조 부호를 사용하고, 개별의 유닛에 관한 설명에서는, 「CU1」과 같이 숫자를 표기한 참조 부호를 사용한다(유닛 이외의 구성에 붙인 참조 부호에 대해서도 마찬가지임). 도 1은, 전자 디바이스 제조 장치 전체 중 성막 장치 부분의 일부를 나타내고 있다. 성막 장치의 상류에는, 예를 들면, 기판의 스톡커, 가열 장치, 세정 등의 전처리 장치 등이 설치되어도 되고, 성막 장치의 하류에는, 예를 들면, 봉지 장치, 가공 장치, 처리 완료 기판의 스톡커 등이 설치되어도 되고, 이들 전체를 합쳐 전자 디바이스 제조 장치가 구성되어 있다.
클러스터형 유닛(CUx)은, 중앙의 반송실(TRx)과, 반송실(TRx)의 주위에 배치된 복수의 성막실(EVx1∼EVx4) 및 마스크실(MSx1∼MSx2)을 갖는다. 인접하는 2개의 유닛(CUx과 CUx+1)의 사이는 연결실(CNx)로 접속되어 있다. 클러스터형 유닛(CUx) 내의 각 실(TRx, EVx1∼EVx4, MSx1∼MSx2), 및, 연결실(CNx)은 공간적으로 연결되고 있고, 그 내부는 진공 또는 질소 가스 등의 불활성 가스 분위기로 유지되고 있다. 본 실시형태에 있어서는, 유닛(CUx) 및 연결실(CNx)를 구성하는 각 실은 도시하지 않은 진공 펌프(진공 배기 수단)에 접속되고 있고, 각각 독립적으로 진공 배기가 가능하게 되어 있다. 각각의 실은 「진공 챔버」또는 단순히 「챔버」라고도 불린다. 한편, 본 명세서에 있어서 「진공」이란, 대기압보다 낮은 압력의 기체로 채워진 상태를 말한다.
반송실(TRx)에는, 기판(S) 및 마스크(M)를 반송하는 반송 수단으로서의 반송 로봇(RRx)이 설치되어 있다. 반송 로봇(RRx)은, 예를 들면, 다관절 아암에, 기판(S) 및 마스크(M)를 보유지지하는 로봇 핸드가 장착된 구조를 갖는 다관절 로봇이다. 클러스터형 유닛(CUx) 내에 있어서, 기판(S)은 기판(S)의 피처리면(피성막면)이 중력 방향 하방을 향한 수평 상태를 유지한 채, 반송 로봇(RRx)이나 후술하는 반송 로봇(RCx) 등의 반송 수단에 의해 반송된다. 반송 로봇(RRx)이나 반송 로봇(RCx)이 갖는 로봇 핸드는, 기판(S)의 피처리면의 주변 영역을 보유지지하도록 보유지지부를 갖는다. 반송 로봇(RRx)은, 상류측의 패스실(PSx-1), 성막실(EVx1∼EVx4), 하류측의 버퍼실(BCx)의 사이의 기판(S)의 반송을 행한다. 또한, 반송 로봇(RRx)은, 마스크실(MSx1)과 성막실(EVx1, EVx2)의 사이의 마스크(M)의 반송, 및, 마스크실(MSx2)과 성막실(EVx3, EVx4)의 사이 마스크(M)의 반송을 행한다. 반송 로봇(RRx)이나 반송 로봇(RCx)이 갖는 로봇 핸드는, 반송 제어부에 저장된 소정의 프로그램을 따라, 각각 소정의 움직임을 행하도록 구성되어 있다. 각 로봇의 움직임은, 복수의 기판에 대해 복수의 성막실, 복수의 유닛에 있어서 순차적으로, 또는 동시 병행적으로 성막을 행할 때에, 복수의 기판이 효율적으로 반송되도록 설정된다. 한편, 반송 경로 상에 있어서의 기판의 위치는, 예를 들면 아암이 휘어진 정도의 변동 등에 기인한 로봇 핸드의 움직임의 오차 등으로 인해, 이상적인 반송 위치로부터 벗어나는 경우가 있다. 로봇 핸드의 움직임을 미세 조정하기 위해, 로봇 핸드의 움직임을 결정하는 프로그램은 필요에 따라 수정된다.
마스크실(MSx1∼MSx2)은, 성막에 사용되는 마스크(M)와 사용이 끝난 마스크(M)가 각각 수용되는 마스크 스토커가 설치된 실이다. 마스크실(MSx1)에는, 성막실(EVx1, EVx3)에서 사용되는 마스크(M)가 저장되고, 마스크실(MSx2)에는, 성막실(EVx2, EVx4)에서 사용되는 마스크(M)가 저장되어 있다. 마스크(M)로서는, 다수의 개구가 형성된 메탈 마스크가 바람직하게 이용된다.
성막실(EVx1∼EVx4)는, 기판(S)의 표면에 재료층을 성막하기 위한 실이다. 여기서, 성막실(EVx1과 EVx3)은 동일한 기능을 갖는 실(동일한 성막 처리를 실시 가능한 실)이며, 마찬가지로 성막실(EVx2과 EVx4)도 동일한 기능을 갖는 실이다. 이 구성에 의해, 성막실(EVx1→EVx2)이라는 제1 루트에서의 성막 처리와, 성막실(EVx3→EVx4)이라는 제2 루트에서의 성막 처리를 병렬로 실시할 수 있다.
연결실(CNx)은, 유닛(CUx)과 유닛(CUx+1)을 접속하고, 유닛(CUx)에서 성막된 기판(S)을 후단의 유닛(CUx+1)에 전달하는 기능을 갖고 있다. 본 실시형태의 연결실(CNx)은, 상류측에서부터 순서대로, 버퍼실(BCx), 선회실(TCx), 및 패스실(PSx)로 구성된다. 후술하는 바와 같이, 이러한 연결실(CNx)의 구성은, 성막 장치 생산성을 향상시키는 것이나, 사용성을 높이는 관점에서 바람직한 구성이다. 단, 연결실(CNx)의 구성은 이에 한정되지 않고, 버퍼실(BCx) 또는 패스실(PSx)만으로 연결실(CNx)이 구성되어도 된다.
버퍼실(BCx)은, 유닛(CUx) 내의 반송 로봇(RRx)과, 연결실(CNx) 내의 반송 로봇(RCx)의 사이에서, 기판(S)의 전달을 행하기 위한 실이다. 버퍼실(BCx)은, 유닛(CUx)과 후단의 유닛(CUx+1)의 간에 처리 속도의 차이가 있는 경우, 또는, 하류측의 트러블의 영향으로 기판(S)을 통상적으로 흘릴 수 없는 경우 등에, 복수의 기판(S)을 일시적으로 수용함으로써, 기판(S)의 반입 속도나 반입 타이밍을 조정하는 기능을 갖는다. 이러한 기능을 갖는 버퍼실(BCx)을 연결실(CNx) 내에 설치함으로써, 높은 생산성을 실현함과 함께, 다양한 층 구성의 적층 성막에 대응 가능한 높은 유연성을 실현할 수 있다. 예를 들면, 버퍼실(BCx) 내에는, 복수장의 기판(S)을 기판(S)의 피처리면이 중력 방향 하방을 향하는 수평 상태를 유지한 채 수납 가능한 다단 구조의 기판 수납 선반(카세트라고도 불림)과, 기판(S)을 반입 또는 반출하는 단을 반송 위치에 맞추기 위해 기판 수납 선반을 승강시키는 승강 기구가 설치된다.
선회실(TCx)은, 기판(S)의 방향을 180도 회전시키기 위한 실이다. 선회실(TCx) 내에는, 버퍼실(BCx)에서부터 패스실(PSx)로 기판(S)을 전달하는 반송 로봇(RCx)이 설치되어 있다. 기판(S)의 상류측의 단부를 「후단」, 하류측의 단부를 「전단」이라고 부를 경우, 반송 로봇(RCx)은, 버퍼실(BCx)에서 수취한 기판(S)을 지지한 상태로 180도 선회하여 패스실(PSx)로 넘겨줌으로써, 버퍼실(BCx) 내와 패스실(PSx) 내에 기판(S) 전단과 후단이 바뀌도록 한다. 이에 의해, 성막실에 기판(S)을 반입할 때의 방향이, 상류측의 유닛(CUx)과 하류측의 유닛(CUx+1)에서 동일한 방향이 되기 때문에, 기판(S)에 대한 성막의 스캔 방향이나 마스크(M)의 방향을 각 유닛(CUx)에 있어서 일치시킬 수 있다. 이러한 구성으로 함으로써, 각 유닛(CUx)에 있어서 마스크실(MSx1∼MSx2)에 마스크(M)를 설치하는 방향을 맞출 수 있고, 마스크(M)의 관리가 간이화되어 사용성을 높일 수 있다.
패스실(PSx)은, 연결실(CNx) 내의 반송 로봇(RCx)과, 하류측의 유닛(CUx+1) 내의 반송 로봇(RRx+1)의 사이에서, 기판(S)의 전달을 행하기 위한 실이다. 본 실시형태에서는, 패스실(PSx) 내에서, 기판(S)의 얼라인먼트와, 기판(S)에 성막된 막의 막두께 측정이 행해진다. 이와 같이, 얼라인먼트 기구와 막두께 측정부를 동일한 챔버에 배치하고, 얼라인먼트를 실시한 후에 막두께의 측정을 행함으로써, 기판 내에 있어서의 막두께 측정 위치의 위치 정밀도를 향상시키는 것이 가능하다. 이에 의해, 각 기판에 있어서 기판 내에 있어서의 막두께 측정 위치를 일정하게 유지할 수 있게 되고, 정밀도가 높은 막두께 평가가 가능하게 된다.
성막실(EVx1∼EVx4), 마스크실(MSx1∼MSx2), 반송실(TRx), 버퍼실(BCx), 선회실(TCx), 패스실(PSx)의 사이에는, 개폐가능한 문(예를 들면, 도어 밸브 또는 게이트 밸브)이 설치되어 있어도 되고, 항상 개방된 구조이어도 된다.
<진공 증착 장치>
도 2는, 성막실(EVx1∼EVx4)에 설치되는 진공 증착 장치(200)의 구성을 모식적으로 나타내고 있다.
진공 증착 장치(200)는, 마스크(M)를 보유지지하는 마스크 홀더(201), 기판(S)을 보유지지하는 기판 홀더(202), 증발원 유닛(203), 이동 기구(204), 성막 레이트 모니터(205), 성막 제어부(206)를 갖는다. 마스크 홀더(201), 기판 홀더(202), 증발원 유닛(203), 이동 기구(204), 및 성막 레이트 모니터(205)는, 진공 챔버(207) 내에 설치된다. 진공 증착 장치(200)는, 마스크 홀더(201) 및 기판 홀더(202) 중 적어도 일방을 이동시키어, 마스크 홀더(201)에 보유지지된 마스크(M)와 기판 홀더(202)에 보유지지된 기판(S)의 위치 맞춤(얼라인먼트)을 행하는 도시하지 않은 위치 조정 기구(얼라인먼트 기구)를 더 갖는다.
기판(S)은, 수평 상태로 보유지지되어 있는 마스크(M)의 상면에, 피처리면을 아래로 하여 재치된다. 마스크(M)의 하방에는, 증발원 유닛(203)이 설치되어 있다. 증발원 유닛(203)은, 개략적으로, 성막 재료를 수용하는 용기(도가니), 용기 내의 성막 재료를 가열하는 히터 등을 구비한다. 또한, 필요에 따라, 증발원 유닛(203)에, 가열 효율을 향상시키기 위한 리플렉터나 전열 부재, 셔터 등을 설치해도 된다. 이동 기구(204)는, 증발원 유닛(203)을 기판(S)의 피처리면과 평행하게 이동(스캔) 시키는 수단이다. 본 실시형태에서는 1축의 이동 기구(204)을 사용하지만, 2축 이상의 이동 기구를 사용해도 된다. 한편, 본 실시형태에서는 기판(S)을 마스크(M)의 상면에 재치하는 것으로 하였으나, 기판(S)과 마스크(M)가 충분히 밀착하는 구성이라면, 기판(S)을 마스크(M)의 상면에 재치하지 않아도 된다. 또한, 본 실시형태에서는 도시하지 않은 자석을 기판(S)의 피처리면과는 반대측의 면에 접근시켜, 마스크(M)의 마스크 박을 자력에 의해 흡인하고, 기판(S)에의 마스크(M)의 밀착성을 높이고 있다. 또한, 도 2에 있어서, 증발원 유닛(203)은 1개로서 도시되어 있지만, 복수의 증발원 유닛 또는 용기를 나란히 배치하여, 이들을 일체로 이동하는 구성으로 할 수도 있다. 이러한 구성에 의하면, 증발원 유닛 또는 용기마다 다른 재료를 수용하여 증발시키도록 할 수 있고, 혼합막이나 적층막을 형성할 수 있다.
성막 레이트 모니터(205)는 기판(S)에 성막되는 박막의 성막 속도를 모니터 하기 위한 센서이다. 성막 레이트 모니터(205)는, 수정 발진식 성막 레이트 모니터이며, 증발원 유닛(203)과 함께 이동하는 수정 진동자를 가지고 있어, 성막 재료가 수정 진동자의 표면에 퇴적하는 것(질량이 부여되는 것)에 의한 공진 주파수(고유 진동수)의 변화량에 기초하여 단위 시간당 성막 재료의 부착량인 성막 레이트(증착 레이트)[Å/s]를 추정한다. 성막 레이트 모니터(205)는, 기판(S)의 피처리면의 근방에 배치될 수 있다.
성막 제어부(206)는, 성막 레이트 모니터(205)에서 얻어진 성막 레이트[Å/s]나, 후술하는 제1 막두께 측정부에서 평가된 막두께값에 따라 성막 시간[s]을 조정함으로써, 기판(S)에 성막되는 박막의 막두께가 목표값이 되도록 제어한다. 성막 시간의 조정은, 이동 기구(204)에 의한 증발원 유닛(203)의 스캔 속도를 변경함으로써 행해진다. 한편, 본 실시형태에서는, 성막 시간의 조정(스캔 속도의 조정)에 의해 막두께를 제어하였으나, 종래의 진공 증착 장치에서 일반적으로 행해지고 있는 바와 같이, 증발원 유닛(203)의 히터 온도의 조정이나, 증발원 유닛(203)의 셔터 개도(開度) 등에 의해 재료의 증발량(분출량)을 제어해도 된다. 또한, 성막 제어부(206)는, 성막 시간의 조정과 증발량의 조정을 조합시켜 행하도록 해도 된다. 즉, 성막 제어부(206)는, 증발원 유닛(203)의 스캔 속도, 히터 온도, 및, 셔터 개도 중 적어도 하나를 조정하도록 제어해도 된다. 상술한 성막 레이트 모니터(205)를 이용한 성막실 내에 있어서 기판에 성막된 막의 막두께를 측정(취득)하는 구성이, 본 발명의 제2 막두께 측정부에 상당한다.
<패스실의 얼라인먼트 기구>
도 3은, 패스실(PSx)의 구성을 모식적으로 나타내는 단면도이다. 도 3은, 도 1의 A-A단면에 대응한다.
패스실(PSx)에는, 기판(S)의 얼라인먼트를 행하는 얼라인먼트 기구가 설치되어 있다. 반송실(TRx)이나 선회실(TCx)을 경과하여 반송되어 온 기판(S)은, 반송에 사용한 로봇의 위치 정밀도 등에 기인한 위치 편차를 갖고 있다. 본 실시형태에서는, 패스실(PSx)에 설치된 얼라인먼트 기구에 의해, 이 위치 어긋남을 억제할 수 있다. 얼라인먼트 기구는, 개략적으로, 진공 챔버(300)의 내부에 설치되는 기판 트레이(301)와, 기판 트레이(301)를 X축 방향, Y축 방향, 및 θ 방향으로 구동하기 위한 XYθ 구동 장치(302)와, 진공 챔버(300)의 저면에 설치된 창문(303)을 통해 기판(S)(의 얼라인먼트 마크(304))을 촬영하는 카메라(305)와, 얼라인먼트 제어부(306)를 갖는다. 카메라(305) 및 얼라인먼트 제어부(306)는, 진공 챔버(300)의 내부에 배치된 기판(S)의 진공 챔버(300)에 대한 위치 정보를 취득하는 위치 취득 수단에 상당한다. 취득된 위치 정보에 기초하여 이동 기구로서의 XYθ 구동 장치(302)는, 기판(S)을 진공 챔버(300)에 대해 상대적으로 이동시킨다. 한편, 본 실시형태에서는, 패스실(PSx)이 기판을 한 장만 수용 가능한 구성으로 되어 있지만, 복수 장의 기판을 수용 가능하도록 해도 된다.
선회실(TCx) 내의 반송 로봇(RCx)에 의해 기판(S)이 기판 트레이(301) 상에 재치되면, 카메라(305)에 의해 기판(S)의 얼라인먼트 마크(304)가 촬영된다. 얼라인먼트 제어부(306)는, 카메라(305)로부터 받아들여진 화상으로부터 얼라인먼트 마크(304)의 위치 및 기울기를 검지함으로써, 기준 위치에 대한 기판(S)의 위치 어긋남량(ΔX, ΔY) 및 회전 어긋남량(Δθ)을 계산한다. 그리고, 얼라인먼트 제어부(306)는, XYθ 구동 장치(302)를 제어하여, 기판(S)의 위치 어긋남 및 회전 어긋남을 보정함으로써, 기판(S)의 얼라인먼트를 행한다. 한편, 패스실(PSx) 내에는 기준 위치를 나타내는 기준 마크가 설치되어 있어도 된다. 그리고, 카메라(305)에 의해 기판(S)의 얼라인먼트 마크(304)를 촬영할 때에, 기준 마크도 촬영함으로써, 기준 위치에 대한 기판(S)의 위치 어긋남량 및 회전 어긋남량을 취득하도록 해도 된다.
성막실(EVx1∼EVx4)에 있어서 기판(S)에 대해 성막을 행할 때는, 기판(S)과 마스크(M)를 고정밀도로 위치 맞춤을 행할 필요가 있다. 따라서, 성막실(EVx1∼EVx4)에서는 기판(S)에 대해 파인 얼라인먼트라고 불리는 초고정밀도인 위치 결정을 행할 필요가 있다. 본 실시형태와 같이, 패스실(PSx) 내에서 기판(S)의 러프 얼라인먼트를 사전에 실시해 둠으로써, 후단의 유닛(CUx+1)의 성막실에 기판(S)을 반입했을 때의 초기 어긋남량이 작게 억제되기 때문에, 성막실 내에서 실시하는 파인 얼라인먼트에 필요로 하는 시간을 단축할 수 있다. 또한, 막두께 계측 전에 (러프)얼라인먼트를 실시해 둠으로써, 기판 내에 있어서의 막두께 측정 장소의 위치 정밀도를 향상시키는 것이 가능하다. 이에 의해, 각 기판에 있어서 기판 내에 있어서의 막두께 측정 위치를 일정하게 유지할 수 있게 되어, 정밀도 높은 막두께 평가가 가능하게 된다.
도 4는, 기판(S) 상의 얼라인먼트 마크(304)의 예를 나타내고 있다. 이 예에서는 기판(S)의 후단측의 2개의 코너에 각각 얼라인먼트 마크(304)가 형성되어 있다. 단 얼라인먼트 마크(304)의 배치는 이에 한정되지 않고, 예를 들면, 전단측의 코너에 배치하여도 되고, 대각의 두 코너 또는 네 코너 모두에 배치하여도 되고, 코너가 아니고 에지를 따른 위치에 배치해도 된다. 또 얼라인먼트 마크(304)의 수도 임의이다. 또는, 기판(S) 상의 얼라인먼트 마크(304)의 대신, 기판(S)의 에지나 모서리를 검지해도 된다.
<막두께 측정부>
도 3에 나타낸 바와 같이, 패스실(PSx)에는, 기판(S)에 성막된 막의 막두께를 측정하는 제1 막두께 측정부로서의 막두께 측정부(310)가 설치되어 있다. 한편, 도 3에 있어서는, 막두께 측정부(310)는 1개 밖에 나타내고 있지 않지만, 복수의 막두께 측정부를 배치해도 된다. 복수의 장소를 한 번에 평가함으로써, 기판면 내에 있어서의 막두께의 편차 정보를 얻는 것이나, 복수의 성막실에서 성막된 복수 종류의 막을 한꺼번에 평가하는 것이 가능하게 된다.
막두께 측정부(310)는, 막두께를 광학적으로 측정하는 센서(광학 센서)이며, 본 실시형태에서는 반사 분광식의 막두께계를 이용한다. 막두께 측정부(310)는, 개략적으로, 막두께 평가 유닛(311), 센서 헤드(312), 센서 헤드(312)와 막두께 평가 유닛(311)을 접속하는 광섬유(313)로 구성된다. 센서 헤드(312)는, 진공 챔버(300) 내의 기판 트레이(301)의 하방에 배치되어 있고, 진공 챔버(300)의 저면에 부착되어진 진공 플랜지(314)를 통해 광섬유(313)에 접속되어 있다. 센서 헤드(312)는 광섬유(313)를 경유하여 가이드된 광의 조사 에리어를 소정의 에리어로 설정하는 기능을 가지고 있으며, 광섬유 및 핀홀이나 렌즈 등의 광학 부품을 사용할 수 있다.
도 5는 막두께 측정부(310)의 블록도이다. 막두께 평가 유닛(311)은, 광원(320), 분광기(321), 측정 제어부(322)를 갖는다. 광원(320)은 측정광을 출력하는 디바이스이며, 예를 들면 중수소 램프, 크세논 램프, 할로겐 램프 등이 사용된다. 광의 파장으로서는, 200nm 내지 1μm의 범위를 사용할 수 있다. 분광기(321)는 센서 헤드(312)로부터 입력된 반사광을 분광하여 스펙트럼(파장마다의 강도)의 측정을 행하는 디바이스이며, 예를 들면, 분광 소자(그레이팅, 프리즘 등)와 광전 변환을 행하는 디텍터 등으로 구성된다. 측정 제어부(322)는 광원(320)의 제어 및 반사 스펙트럼에 기초한 막두께의 연산 등을 행하는 디바이스이다.
광원(320)로부터 출력된 측정광은, 광섬유(313)를 경유하여 센서 헤드(312)로 가이드되어, 센서 헤드(312)로부터 기판(S)에 투사된다. 기판(S)에서 반사된 광은 센서 헤드(312)로부터 광섬유(313)를 경유하여 분광기(321)에 입력된다. 이 때, 기판(S) 상의 박막의 표면에서 반사된 광과, 박막과 그 하지층과의 계면에서 반사된 광이 서로 간섭한다. 이와 같이 하여 박막에 의한 간섭이나 흡수의 영향을 받음으로써, 반사 스펙트럼은, 광로 길이 차이, 즉 막두께의 영향을 받는다. 측정 제어부(322)에 의해 반사 스펙트럼을 해석함으로써, 박막의 막두께를 측정할 수 있다. 상기의 반사 분광식의 막두께 평가는, 수 nm 내지 수 100nm의 두께의 유기막의 평가에 대하여도, 단시간에 고정밀도의 평가가 가능하다는 점에서, 유기 EL 소자의 유기층의 평가로서 바람직한 수법이다. 여기서, 유기층의 재료로서는, αNPD: α-나프틸페닐비페닐 디아민(α-naphthylphenylbiphenyl diamine) 등의 정공 수송 재료, Ir(ppy)3: 이리듐-페닐 피리딘(Iridium-Phenylpyridine) 착체 등의 발광 재료, Alq3: 트리스(8-퀴놀리노라토)알루미늄(tris(8-quinolinato)aluminium)이나 Liq: 8-히드록시퀴놀리노라토-리튬(8-Hydroxyquinolinolato-lithium) 등의 전자 수송 재료 등을 들 수 있다. 나아가, 상술한 유기 재료의 혼합 막에도 적용할 수 있다.
도 4는, 기판(S) 상에 형성되는 막두께 측정용의 박막의 예를 나타내고 있다. 기판(S)에는, 표시 패널(340)이 형성되는 에리어와는 겹치지 않는 위치(도시의 예에서는, 기판(S) 전단부)에 막두께 측정 에리어(330)가 설치되어 있다. 각 성막실에 있어서의 성막 처리시, 표시 패널(340) 부분으로의 성막과 병행하여, 막두께 측정 에리어(330) 내의 미리 결정된 위치로의 성막도 행함으로써, 막두께 측정 에리어(330) 내에 막두께 측정용의 박막(이후, 측정용 패치(331)라고 부름. 측정용 편 또는 평가용 유기막이라고 부를 수도 있음)이 형성된다. 이는, 각 성막실에서 사용되는 마스크(M)에, 미리 측정용 패치(331)를 위한 개공을 형성해 둠으로써, 간단히 실현할 수 있다.
막두께 측정 에리어(330)는, 복수의 측정용 패치(331)를 형성 가능한 면적으로 설정되어 있고, 막두께의 측정 대상이 되는 층 단위로 측정용 패치(331)의 형성 위치를 바꾸면 된다. 즉, 1개의 성막실에서 형성된 막(단일막 또는 복수의 막이 적층된 적층막)의 막두께를 측정하고 싶은 경우, 측정용 패치(331)의 부분에도 1개의 성막실에서 형성되는 막(단일막 또는 적층막)만을 성막하고, 복수의 성막실을 경과하여 형성된 적층막의 막두께를 측정하고 싶은 경우는, 측정용 패치(331)의 부분에도 측정하고 싶은 적층막과 동일한 적층막을 성막하면 된다. 이와 같이 측정 대상이 되는 층마다 측정용 패치(331)를 다르게 함으로써, 막두께의 정확한 측정이 실현될 수 있다. 전술한 바와 같이, 얼라인먼트 후에 막두께 측정을 행하는 구성에 있어서는, 막두께 측정 위치의 정밀도가 높기 때문에, 각각의 측정용 패치(331)를 작게 하는 것이 가능하게 되어, 고밀도로 배치할 수 있게 된다. 이에 의해, 기판 내에 있어서의 막두께 측정 에리어(330)의 면적을 저감시킬 수 있고, 기판에 형성하는 표시 패널(340)을 보다 더 많게 할 수 있다.
<막두께의 고정밀도 제어>
각 성막실의 진공 증착 장치(200)는, 전술한 바와 같이, 성막 레이트 모니터(205)를 이용하여 성막되는 막의 성막 레이트가 목표의 성막 레이트가 되도록 제어되고 있다. 그러나, 성막 레이트 모니터(205)는 기판(S) 상에 형성되는 막의 두께를 직접 측정하는 것이 아니고, 기판(S)과는 다른 위치에 배치된 수정 진동자에 의해 성막 레이트를 간접적으로 측정하는 것에 지나지 않는다. 그 때문에, 수정 진동자에의 재료의 퇴적량이나 수정 진동자의 온도 등의 다양한 오차 요인에 의해, 성막 레이트 모니터(205)의 수정 진동자에 퇴적되는 막의 막두께와 기판(S)에 퇴적되는 막의 막두께가 다르거나, 성막 레이트 모니터(205)의 측정값 자체에 오차가 생기는 경우가 있다. 성막 레이트 모니터(205)에 의한 기판(S)에 성막되는 막의 막두께 측정 오차는 막두께의 편차를 낳고, 패널 품질의 저하나 수율 저하로 이어지기 때문에, 대책이 필요하다.
이에 본 실시형태에서는, 막두께 측정부(310)에 의해 기판(S) 상에 성막된 박막의 두께를 직접 측정하고, 그 측정 결과에 근거하여 각 성막실의 성막 조건을 제어함으로써, 고정밀도의 막두께 제어를 실현한다. 한편, 성막 조건의 제어를 행할 때는, 성막 레이트 모니터(205)의 값과 막두께 측정부(310)에서의 측정 결과의 양쪽을 사용해도 된다. 수정 진동자에의 퇴적량을 평가하는 성막 레이트 모니터(205)와, 기판(S) 상의 막두께를 광학적으로 평가하는 막두께 측정부(310)와는, 측정 원리가 다른 때문에, 외란, 환경, 성막 상태의 변동 등에 대한 거동이 다르다. 그 때문에, 이들 측정 원리가 다른 복수의 평가 수단을 함께 사용함으로써, 보다 신뢰성 높은 막두께 제어가 가능하게 된다.
도 6은, 막두께 제어 시스템의 구성을 모식적으로 나타내는 블록도이다. 막두께 제어부(350)가, 막두께 측정부(310)의 측정 결과에 기초하여 각 성막실의 성막 제어부(206)에 제어 지령을 송신한다. 성막 조건의 제어 방법에는, 크게 나누어, 피드백 제어와 피드 포워드 제어가 있다. 피드백 제어는, 막두께 제어부(350)가 막두께 측정부(310)보다 상류측의 성막실의 성막 조건을 제어함으로써, 후속의 기판(Ss)의 막두께를 조정하는 제어이다. 피드 포워드 제어는, 막두께 제어부(350)가 막두께 측정부(310)보다 하류측의 성막실의 성막 조건을 제어함으로써, 막두께 측정부(310)에서 측정한 기판(S)의 막두께를 조정하는 제어이다. 막두께 제어부(350)는 피드백 제어 또는 피드 포워드 제어 중 어느 한 쪽만을 실시하여도 되고, 양쪽의 제어를 실시해도 된다. 또한, 성막실마다 또는 유닛마다, 제어 방법을 다르게 해도 된다. 제어 대상이 되는 성막 조건은, 예를 들면, 성막 시간, 증발원 유닛(203)의 스캔 속도, 증발원 유닛(203)의 히터 온도, 증발원 유닛(203)의 셔터 개도 등이다. 막두께 제어부(350)는 이 성막 조건 중 어느 하나를 제어해도 되고, 복수의 성막 조건을 제어해도 된다. 본 실시형태에서는 스캔 속도의 제어를 행한다.
본 실시형태의 성막 장치(전자 디바이스 제조 장치)에 의하면, 막두께 측정부(310)의 측정 결과에 기초하여 성막 조건을 조정하는 수단을 설치하였기 때문에, 수정 진동자에 의한 성막 레이트 모니터(205)의 오차를 보정하고, 고정밀도의 막두께 제어를 실현할 수 있다. 또한, 막두께 측정부(310)를, 클러스터형 유닛 내가 아니고, 연결실 내에 배치함으로써, 장치의 대형화(설치 면적의 증대)를 억제할 수 있다. 또한, 유닛간의 기판의 전달을 위해 기판이 연결실 내에 일단 머무는 시간을 이용하여, 막두께 측정을 행할 수 있기 때문에, 막두께 측정이 장치 전체의 생산성(스루풋)에 주는 영향을 가급적 작게 할 수 있다. 특히, 클러스터형 유닛에 복수의 성막실이 접속된 성막 장치에 있어서도, 높은 생산성을 유지할 수 있다.
<전자 디바이스의 제조 방법>
다음으로, 전자 디바이스의 제조 방법 일례를 설명한다. 이하, 전자 디바이스의 예로서 유기 EL 표시 장치의 구성 및 제조 방법을 예시한다.
먼저, 제조하는 유기 EL 표시 장치에 대해서 설명한다. 도 7(a)는 유기 EL 표시 장치(50)의 전체도, 도 7(b)는 1화소의 단면 구조를 나타내는 도면, 도 7(c)는 적색층의 확대도이다.
도 7(a)에 나타낸 바와 같이, 유기 EL 표시 장치(50)의 표시 영역(51)에는, 발광 소자를 복수개 구비하는 화소(52)가 매트릭스 형상으로 복수개 배치되어 있다. 상세한 것은 후에 설명하겠으나, 발광 소자의 각각은, 한 쌍의 전극에 끼워진 유기층을 구비한 구조를 갖고 있다. 또한, 여기서 말하는 화소란, 표시 영역(51)에 있어서 원하는 색의 표시를 가능하게 하는 최소 단위를 가리키고 있다. 컬러 유기 EL 표시 장치의 경우, 서로 다른 발광을 나타내는 제1 발광 소자(52R), 제2 발광 소자(52G), 제3발광 소자(52B)의 복수의 부화소 조합에 의해 화소(52)가 구성되어 있다. 화소(52)는, 적색(R) 발광 소자와 녹색(G) 발광 소자와 청색(B) 발광 소자의 3종류의 부화소의 조합으로 구성되는 경우가 많지만, 이에 한정되지 않는다. 화소(52)는 적어도 1종류의 부화소를 포함하면 되며, 2종류 이상의 부화소를 포함하는 것이 바람직하고, 3종류 이상의 부화소를 포함하는 것이 보다 바람직하다. 화소(52)를 구성하는 부화소로서는, 예를 들면, 적색(R) 발광 소자와 녹색(G) 발광 소자와 청색(B) 발광 소자와 황색(Y) 발광 소자의 4종류의 부화소의 조합이어도 되고, 황색(Y) 발광 소자와 시안(C) 발광 소자와 마젠타(M) 발광 소자의 조합이어도 된다.
도 7(b)는, 도 7(a)의 A-B 선에 있어서의 부분 단면 모식도이다. 화소(52)는, 기판(53) 상에, 제1 전극(양극)(54)과, 정공 수송층(55)과, 적색층(56R)·녹색층(56G)·청색층(56B) 중 어느 하나와, 전자 수송층(57)과, 제2 전극(음극)(58)을 구비하는 유기 EL 소자로 구성되는 복수의 부화소를 갖고 있다. 이들 중, 정공 수송층(55), 적색층(56R), 녹색층(56G), 청색층(56B), 전자 수송층(57)이 유기층에 해당한다. 적색층(56R), 녹색층(56G), 청색층(56B)은, 각각 적색, 녹색, 청색을 발하는 발광 소자(유기 EL 소자라고 기술하는 경우도 있음)에 대응하는 패턴으로 형성되어 있다. 또한, 제1 전극(54)은, 발광 소자마다 분리하여 형성되어 있다. 정공 수송층(55)과 전자 수송층(57)과 제2 전극(58)은, 복수의 발광 소자(52R, 52G, 52B)에 걸쳐 공통으로 형성되어 있어도 되고, 발광 소자마다 형성되어 있어도 된다. 즉, 도 7(b)에 나타낸 바와 같이 정공 수송층(55)이 복수의 부화소 영역에 걸쳐 공통의 층으로서 형성된 위에 적색층(56R), 녹색층(56G), 청색층(56B)가 부화소 영역마다 분리하여 형성되고, 나아가 그 위에 전자 수송층(57)과 제2 전극(58)이 복수의 부화소 영역에 걸쳐 공통의 층으로서 형성되어 있어도 된다. 한편, 근접한 제1 전극(54)의 사이에서의 쇼트를 방지하기 위해, 제1 전극(54) 사이에 절연층(59)이 설치되어 있다. 나아가, 유기 EL 층은 수분이나 산소에 의해 열화되기 때문에, 수분이나 산소로부터 유기 EL 소자를 보호하기 위한 보호층(60)이 설치되어 있다.
도 7(b)에서는 정공 수송층(55)이나 전자 수송층(57)이 하나의 층으로 도시되어 있지만, 유기 EL 표시 소자의 구조에 따라, 정공 블록층이나 전자 블록층을 갖는 복수의 층으로 형성되어도 된다. 또한, 제1 전극(54)과 정공 수송층(55)의 사이에는 제1 전극(54)에서부터 정공 수송층(55)에의 정공의 주입이 원활하게 이루어지도록 할 수 있는 에너지 밴드 구조를 갖는 정공 주입층을 형성해도 된다. 마찬가지로, 제2 전극(58)과 전자 수송층(57)의 사이에도 전자 주입층을 형성해도 된다.
적색층(56R), 녹색층(56G), 청색층(56B)의 각각은, 단일의 발광층으로 형성되어 있어도 되고, 복수의 층을 적층하는 것으로 형성되어 있어도 된다. 도 7(c)에, 적색층(56R)을 2층으로 형성한 예를 나타낸다. 예를 들면, 적색의 발광층을 상측층(56R2)으로 하고 정공 수송층 또는 전자 블록층을 하측층(56R1)으로 하여도 된다. 또는, 적색의 발광층을 하측층(56R1)으로 하고 전자 수송층 또는 정공 블록층을 상측층(56R2)으로 하여도 된다. 이와 같이 발광층의 하측 또는 상측에 층을 설치함으로써, 발광층에 있어서의 발광 위치를 조정하고, 광로 길이를 조정함으로써, 발광 소자의 색순도를 향상시키는 효과가 있다. 한편, 도 7(c)에는 적색층(56R)의 예를 나타내었으나, 녹색층(56G)이나 청색층(56B)에서도 마찬가지의 구조를 채용해도 된다. 또한, 적층수는 2층 이상으로 하여도 된다. 나아가, 발광층과 전자 블록층과 같이 다른 재료의 층이 적층되어도 되고, 예를 들면 발광층을 2층 이상 적층하는 등, 동일 재료의 층이 적층되어도 된다.
다음으로, 유기 EL 표시 장치의 제조 방법 예에 대해 구체적으로 설명한다. 여기서는, 적색층(56R)이 하측층(56R1)과 상측층(56R2)에 2층으로 이루어지고, 녹색층(56G)과 청색층(56B)은 단일의 발광층으로 이루어지는 경우를 상정한다.
먼저, 유기 EL 표시 장치를 구동하기 위한 회로(도시하지 않음) 및 제1 전극(54)이 형성된 기판(53)을 준비한다. 한편, 기판(53)의 재질은 특별히 한정되지 않으며, 유리, 플라스틱, 금속 등으로 구성할 수 있다. 본 실시형태에 있어서는, 기판(53)으로서, 유리 기판 상에 폴리이미드의 필름이 적층된 기판을 사용한다.
제1 전극(54)이 형성된 기판(53) 상에 아크릴 또는 폴리이미드 등의 수지층을 바 코트나 스핀 코트로 코팅하고, 수지층을 리소그래피법에 의해, 제1 전극(54)이 형성된 부분에 개구가 형성되도록 패터닝하여 절연층(59)을 형성한다. 이 개구부가, 발광 소자가 실제로 발광하는 발광 영역에 상당한다.
절연층(59)이 패터닝된 기판(53)을 제1 성막실로 반입하고, 정공 수송층(55)을, 표시 영역의 제1 전극(54) 상에 공통되는 층으로서 성막한다. 정공 수송층(55)은, 최종적으로 하나하나의 유기 EL 표시 장치의 패널 부분이 되는 표시 영역(51)마다 개구가 형성된 마스크를 사용하여 성막된다. 한편, 제1 성막실에서 사용되는 마스크는, 기판(53)의 표시 패널(340)이 형성되는 에리어에 대응하는 부분과는 다른, 막두께 측정 에리어(330)에 대응하는 부분에도 개구가 설치되어 있다. 이 개구는, 막두께 측정 에리어(330)에 대응하는 부분 중, 다른 성막실에서 사용하는 마스크와는 다른 위치에 형성되어 있다. 이에 의해, 막두께 측정 에리어(330)에, 정공 수송층(55)만이 성막되는 측정용 패치(331)를 형성할 수 있다.
다음으로, 정공 수송층(55)까지가 형성된 기판(53)을 제2 성막실에 반입한다. 기판(53)과 마스크와의 얼라인먼트를 행하고, 기판을 마스크 위에 재치하고, 정공 수송층(55) 위의, 기판(53)의 적색을 발하는 소자를 배치하는 부분(적색의 부화소를 형성하는 영역)에, 하측층(56R1)(예를 들면, 정공 수송층 또는 전자 블록층)을 성막한다. 그 후, 기판(53)을 제3 성막실에 반입하고, 하측층(56R1) 위에 상측층(56R2)(예를 들면, 적색의 발광층)을 겹쳐 성막한다. 여기서, 제2 성막실 및 제3 성막실에서 사용되는 마스크는, 모두, 유기 EL 표시 장치의 부화소가 되는 기판(53) 상에 있어서의 복수의 영역 중, 적색의 부화소가 되는 복수의 영역에만 개구가 형성된 고정밀 마스크이다. 이에 의해, 하측층(56R1) 및 상측층(56R2)은, 기판(53) 상의 복수 부화소가 되는 영역 중 적색 부화소가 되는 영역에만 성막된다. 바꾸어 말하면, 하측층(56R1) 및 상측층(56R2)은, 기판(53) 상의 복수 부화소가 되는 영역 중 청색 부화소가 되는 영역이나 녹색의 부화소가 되는 영역에는 성막되지 않고, 적색의 부화소가 되는 영역에 성막된다. 한편, 제2 성막실에서 사용되는 마스크와 제3 성막실에서 사용되는 마스크는, 기판(53)의 표시 패널(340)이 형성되는 에리어에 대응하는 부분은 공통인 개구 패턴이 형성되어 있지만, 막두께 측정 에리어(330)에 대응하는 부분에 대해서는 개구 패턴이 다르다. 즉, 막두께 측정 에리어(330)에 대응하는 부분에 대해서는 각각의 마스크에서 다른 위치에 개구가 형성되어 있고, 이에 의해, 하측층(56R1)만 성막되는 측정용 패치(331)와, 상측층(56R2)만이 성막되는 측정용 패치(331)를 형성할 수 있다.
적색층(56R)의 성막과 마찬가지로, 제4 성막실에 있어서 녹색층(56G)를 성막하고, 나아가 제5 성막실에서 청색층(56B)을 성막한다. 적색층(56R), 녹색층(56G), 청색층(56B)의 성막이 완료된 후, 제6 성막실에서 표시 영역(51)의 전체에 전자 수송층(57)을 성막한다. 전자 수송층(57)은, 3색의 층(56R, 56G, 56B)에 공통인 층으로서 형성된다.
전자 수송층(57)까지가 형성된 기판을 제7 성막실로 이동하고, 제2 전극(58)을 성막한다. 본 실시형태에서는, 제1 성막실∼제7 성막실에서는 진공 증착에 의해 각 층의 성막을 행한다. 그러나, 본 발명은 이에 한정되지 않고, 예를 들면 제7 성막실에 있어서의 제2 전극(58)의 성막은 스퍼터에 의해 성막되도록 해도 된다. 그 후, 제2 전극(68)까지가 형성된 기판을 봉지 장치로 이동하여 플라스마 CVD에 의해 보호층(60)을 성막하고(봉지 공정), 유기 EL 표시 장치(50)가 완성된다. 한편, 여기서는 보호층(60)을 CVD법에 의해 형성하는 것으로 했지만, 이에 한정되지 않고, ALD법이나 잉크젯법에 의해 형성해도 된다.
절연층(59)이 패터닝된 기판(53)을 성막 장치에 반입하고 나서 보호층(60)의 성막이 완료될 때까지는, 수분이나 산소를 포함하는 분위기에 노출되면, 유기 EL 재료로 이루어지는 발광층이 수분이나 산소에 의해 열화될 우려가 있다. 따라서, 성막실 사이의 기판의 반입 반출은, 진공 분위기 또는 불활성 가스 분위기 하에서 행해진다.
또한, 적색층(56R), 녹색층(56G), 청색층(56B) 모두 단일의 발광층으로 이루어지는 경우에는, 제2 성막실 또는 제3 성막실에서, 적색의 발광층을 형성하고, 그 후, 기판을 제4 반송실로 반송한다. 이 경우, 제2 성막실 또는 제3 성막실 중 어느 하나를 생략해도 된다.
<막두께 제어의 실시예>
막두께 제어 시스템에 의한 막두께 제어의 구체예를 설명한다. 실시예 1에서는, 제1 성막실에서 제1 층을 성막한 후에, 패스실에서 제1 막두께 측정부에 의해 측정된 제1 층의 막두께 정보를, 제1 성막실의 성막 조건에 피드백하는 막두께 제어를 행한다. 실시예 2에서는, 제1 층을 성막한 후에, 제1 층 위에 겹쳐 제2 층을 성막하는 적층 프로세스에 있어서, 패스실에서 제1 막두께 측정부에 의해 측정된 제1 층의 막두께 정보를, 제2 성막실의 성막 조건에 피드 포워드하는 막두께 제어를 행한다. 즉, 본 실시형태의 구체적인 구성예는, 막두께 측정 공정에 있어서 측정된 막두께에 기초하여 제어 공정으로서, 제1 성막실의 성막 조건(제1 성막 조건)과 제2 성막실의 성막 조건(제2 성막 조건) 중 적어도 한 쪽을 제어하는 것이 된다.
(실시예 1)
도 1을 참조하여 설명한다. 예를 들면, 성막실(EV12)에 있어서 기판(S) 상에 제1 층이 성막된 후, 반송 로봇(RR1)에 의해 기판(S)이 성막실(EV12)로부터 버퍼실(BC1)로 반송된다. 계속해서, 연결실(CN1) 내의 반송 로봇(RC1)에 의해 기판(S1)이 버퍼실(BC1)로부터 패스실(PS1)로 반송되어, 패스실(PS1)에서 기판(S1)의 얼라인먼트가 실시된다. 그 후, 패스실(PS1)에서 막두께 측정부(310)에 의해 제1 층의 막두께가 측정된다. 막두께 제어부(350)는, 패스실(PS1)에서 취득된 제1 층의 막두께 정보를 기초로, 유닛(CU1) 내의 성막실(EV12)에 대한 피드백 제어를 행하고, 후속의 기판을 성막실(EV12)로 성막할 때의 성막 조건을 조정한다. 예를 들면, 성막실(EV12)에 있어서의 증발원의 스캔 속도(반송 속도)를 조정한다. 이 경우, 막두께의 측정값이 목표막 두께보다 얇은 경우에는, 성막실(EV12)에 있어서의 증발원의 스캔 속도를 늦게 하도록 조정하고, 막두께의 측정값이 목표막 두께보다도 두꺼운 경우에는, 성막실(EV12)에 있어서의 증발원의 스캔 속도를 빨리하도록 조정한다. 이러한 피드백 제어를 행함으로써, 기판(S)보다도 후에 성막 처리가 행해지는 후속의 기판에 대해서 양호한 막두께를 얻는 것이 가능하게 된다.
본 실시예에서는, 성막 장치(전자 디바이스 제조 장치)가 갖는 복수의 클러스터형 유닛 내에 복수의 기판을 순서대로 반송하면서 성막을 행한다. 예를 들면, 성막 장치 내에 있어서의 반송 경로를 흐르는 기판의 순서가 n번째의 기판(바꿔 말하면, 패스실(PS1)을 n번째로 통과하는 기판)에 주목하면, 패스실(PS1)에서 취득되는, 성막실(EV12)에서 n번째의 기판에 성막된 제1 층의 막두께 정보는, (n+1)번째 이후의 기판을 성막실(EV12)에서 성막할 때의 성막 조건으로 피드백된다.
신속하게 피드백 제어를 행하여 양호한 막두께의 기판 수를 늘린다(불량이 될 수 있는 기판의 수를 절감함)라고 하는 관점에서 보면, n번째의 기판에 성막된 제1 층의 막두께 정보는, 후속하는 직후의 기판인, (n+1)번째의 기판을 성막실(EV12)로 성막할 때의 성막 조건으로 피드백되는 것이 바람직하다. 이에 의해, 예를 들면 n번째의 기판 제1 층의 막두께가 목표값에서 벗어난 경우, n번째와 같이 제1 층의 막두께가 목표값에서 벗어난 기판의 발생을 가급적으로 억제할 수 있다. 이는, 패스실(PS1)에 있어서의 n번째의 기판 제1 층의 막두께 정보의 취득 완료를 기다리고 나서 (n+1)번째의 기판에 대한 성막실(EV12)에서의 성막을 시작하도록 하면, 쉽게 실현될 수 있다. 그러나, 패스실(PS1)에 있어서의 n번째의 기판 제1 층의 막두께 정보의 취득 완료를 기다리지 않고, (n+1)번째의 기판에 대한 성막실(EV12)에서의 성막을 개시해도 된다. 이 경우에는, (n+1)번째의 기판에 대한 성막실(EV12)에서의 성막이 완료하기 전까지 패스실(PS1)에 있어서의 n번째의 기판 제1 층의 막두께 정보의 취득을 행하고, (n+1)번째의 기판에 대한 성막실(EV12)에서의 성막의 도중에 피드백 제어하도록 하면 된다. 이 때, n번째의 기판 제1 층의 막두께 정보에 기초하여 (n+1)번째의 기판에 대한 성막실(EV12)에서의 성막 도중의 어느 시점까지 성막된 막의 막두께를 추정하고, 목표 막두께까지의 차분을 산출하고, 그 차분의 막두께 막을 형성할 수 있도록, 성막실(EV12)에서의 나머지의 성막을 제어하면 된다. 이와 같이, n번째의 기판 막두께 정보의 취득 완료를 기다리지 않고 (n+1)번째의 기판의 성막을 시작하고, (n+1)번째의 기판의 성막 도중에 피드백 제어하도록 함으로써, 높은 생산 효율과 고정밀도의 막두께 제어를 실현할 수 있다.
또한, 본 실시예의 구성에서는, 성막실(EV12)과 성막실(EV14)은, 반입되어 온 기판에 대해 동일한 재료의 층을 형성한다. 나아가, 성막(EV12)과 성막실(EV14)은, 각각의 성막실 내에 2개의 스테이지(기판 홀더)가 배치되어 있고, 한 쪽의 스테이지에서 성막 처리를 실시하고 있는 사이에 다른 쪽의 스테이지에 마스크 및 기판을 세팅하는 구성으로 되어 있다. 각각의 성막실 내에는 스테이지에 보유지지된 기판에 대해 재료를 방출하는 증발원 유닛(성막원)이 1개 설치되어 있고, 한 쪽의 스테이지에서의 성막이 완료되면, 다른 쪽의 스테이지 아래로 증발원 유닛이 시프트 이동하고, 이미 세팅이 완료되어 있는 다른 쪽의 스테이지의 기판에 대한 성막을 시작한다. 이러한 구성을 채용함으로써, 생산성의 향상이 도모되어 있다. 이 때, 성막실(EV12)이 갖는 2개의 스테이지를 스테이지(ST12A), 스테이지(ST12B)로 하고, 성막실(EV14)이 갖는 2개의 스테이지를 스테이지(ST14A), 스테이지(ST14B)로 하면, 스테이지(ST12A)에서 성막된 기판의 막두께 정보는, 스테이지(ST12A) 및 스테이지(ST12B)에서의 성막에 피드백하는 것이 바람직하고, 스테이지(ST12A)에서의 성막에만 피드백하는 것이 보다 바람직하다. 스테이지(ST12A)와 스테이지(ST12B)는 동일한 증발원 유닛에 의해 성막이 행하여지므로, 성막되는 막의 막두께가 동일하게 되기 쉽기 때문에, 이들 두 스테이지에서 공통으로 피드백 제어를 행함으로써, 효율적으로 고정밀도의 막두께 제어를 행할 수 있게 된다. 또한, 동일한 증발원 유닛을 사용하는 경우에도, 증발원 유닛의 위치에 따라서는 성막되는 막의 막두께가 미묘하게 다를 수 있다. 따라서, 어떤 특정한 스테이지에서 성막된 막의 막두께 정보는 그 특정한 스테이지에서의 성막에만 피드백하도록 함으로써, 더 고정밀도인 막두께 제어를 실현할 수 있다. 한편, 보다 신속한 피드백 제어를 행할 경우에는, 성막실(EV12)에서 성막된 막의 막두께 정보를 성막실(EV14)에서의 성막에 피드백 제어를 행해도 된다. 이러한 피드백 제어의 적용처는, 사용자의 조작에 의해 전환 가능하게 구성되어 있어도 된다.
이상과 같이, 본 실시예에서는 하나의 성막실 내에 복수의 스테이지가 설치되는 구성을 채용하고 있으며, 성막실이나 스테이지마다 피드백의 적용처를 결정 가능하게 되어 있다. 그 때문에, 막두께 제어부(350)는, 막두께 측정부(310)에 의해 취득한 막두께 정보를, 그 막이 성막된 성막실의 정보나, 성막실 내의 스테이지의 정보와 대응지어 기억하는 기억부(도시하지 않음)를 더 갖고 있어도 된다.
(비교예)
비교예로서, 막두께 측정부(310)를 패스실(PS1)이 아니라 성막실(EV12)에 설치한 구성을 든다. 비교예에서는, 성막실(EV12)에서 기판(S) 상에 제1 층이 성막된 후, 기판(S)에 성막된 제1 층의 막두께를, 성막실(EV12)에서 막두께 측정부(310)로 측정한다. 막두께 제어부(350)는, 성막실(EV12)에서 취득된 제1 층의 막두께 정보를 기초로, 성막실(EV12)에 대한 피드백 제어를 행하고, 후속의 기판을 성막실(EV12)에서 성막할 때의 성막 조건을 조정한다.
비교예에서는, 성막 공정이 종료된 후에 계속해서 성막실(EV12) 내에서 막두께 측정이 행해지게 되기 때문에, 제1 유닛(CU1) 내의 기판(S)의 흐름이 성막실(EV12)에서 일단 멈추게 된다. 따라서, 막두께 측정에 필요로 한 시간만큼 다음 유닛으로의 기판 반송을 늦추게 되고, 이것이 속도 제한(rate-limiting)이 되어 장치 전체의 스루풋을 저하시키게 된다. 이에 비해, 실시예 1에서는, 막두께 측정을 패스실(PS1)에서 행하는 구성이 되기 때문에, 제조 공정 시간에의 영향을 적게, 또는 영향을 주지 않고, 성막 조건의 피드백을 행할 수 있다. 기판(S)의 반송 경로에 있어서, 패스실(PS1)을 포함하는 연결실(CN1)은, 하류의 제2 유닛(CU2)에 있어서의 선행하는 기판의 성막 플로우의 진도에 따라, 기판(S)을 제2 유닛(CU2)으로 내보내는 타이밍을 조정하는 에리어가 된다. 즉, 이 타이밍 조정의 시간(기간)을 이용하여, 막두께 측정을 행할 수 있다. 따라서, 제조 공정 시간에 영향을 주지 않고, 성막 조건의 피드백을 행할 수 있다.
본 실시예를, 상술한 전자 디바이스의 제조 방법에 적용한 구체예를 설명한다. 여기서는, 도 8에 나타낸 바와 같이 공통층으로서의 제1 층을 성막한 후에, 그 위에 제2 층과 제3 층을 나란히 성막하는 적층 프로세스를 예로 든다. 예를 들면, 도 7(b)에 나타내는 유기 EL 표시 장치의 경우라면, 정공 수송층(55)이 제1 층에 해당하고, 적색층(56R)이 제2 층에 해당하고, 녹색층(56G)이 제3 층에 해당한다.
먼저, 도 9를 참조하여 비교예를 나타낸다. 도 9는 비교예의 타임 차트이며, 도면 중의 참조 부호는 도 1에 나타낸 클러스터형 유닛, 성막실, 연결실, 기판 반송 로봇 등을 나타내고 있다.
비교예에서는, 동일한 유닛(CU1) 내에서 제1 층과 제2 층의 양쪽의 성막을 행한다. 즉, 성막실(EV11)에서 기판(S1) 상에 제1 층이 성막된 후, 반송 로봇(RR1)에 의해 기판(S1)이 성막실(EV11)로부터 EV12로 반송된다. 그리고, 제1 층에 겹치게 제2 층이 성막실(EV12)에서 성막된 후, 반송 로봇(RR1)에 의해 기판(S1)이 성막실(EV12)로부터 버퍼실(BC1)로 반송된다. 계속해서, 연결실(CN1) 내의 반송 로봇(RC1)에 의해 기판(S1)이 버퍼실(BC1)로부터 패스실(PS1)로 반송되어, 패스실(PS1)에서 기판(S1)의 얼라인먼트가 실시된다. 그 후, 패스실(PS1)에서 막두께 측정부(310)에 의해 제1 층의 막두께가 측정된다. 제1 층의 막두께가 목표값과 다른 경우, 막두께 제어부(350)는, 유닛(CU1) 내의 성막실(EV11)에 대한 피드백 제어를 행하고, 후속의 기판(S2)에 대한 성막 조건을 조정한다. 한편, 막두께 측정이 완료된 기판(S1)은, 반송 로봇(RR2)에 의해 패스실(PS1)로부터 제2 유닛(CU2)의 성막실(EV21)로 반송되고, 제3 층의 성막이 행해진다.
이러한 피드백 제어를 행함으로써, 후속의 기판(S2)에 있어서의 제1 층의 막두께를 적정값으로 수정할 수 있다. 그러나, 이러한 순서의 경우, 선행하는 기판의 제1 층의 막두께 측정을 기다리지 않으면 다음 기판에 대한 제1 층의 성막을 시작할 수 없기 때문에, 장치 스루풋을 높이기 어렵다.
이에, 본 실시예에서는, 제1 층과 제2 층이 다른 유닛으로 성막되도록 성막 순서를 설정하고, 제1 층의 성막 후 즉시 연결실에서 제1 층의 막두께를 측정하고, 그 측정 결과에 기초하여 제1 층의 피드백 제어를 행하는 구성을 취한다.
도 10을 참조하여 본 실시예를 설명한다. 도 10은 실시예의 타임 차트이다. 먼저, 제1 유닛(CU1) 내의 제1 성막실(EV11)에서 제1 층이 성막되고, 반송 로봇(RR1)에 의해 기판(S1)이 성막실(EV11)로부터 버퍼실(BC1)로 반송된다. 즉, 제1 성막실(EV11)에서의 제1 층(공통층)의 성막이 종료된 기판(S1)을, 다른 성막실을 경유하지 않고 연결실로 반송한다. 본 실시형태에서는 제1 유닛(CU1)에는 제1 성막실(EV11)의 기판 흐름 방향의 하류측에 다른 성막실(성막실(EV12), 성막실(EV14))이 배치되어 있고, 이 성막실에서 다른 층의 성막을 행하는 것이 가능한 구성이 되어 있지만, 본 실시형태에서는 이러한 장치 구성에 있어서도, 다른 성막실을 경유하지 않고 기판(S1)을 하류의 연결실로 반송하고, 다른 성막실(성막실(EV12), 성막실(EV14))에서는 성막 처리를 행하지 않는다. 계속해서, 연결실(CN1) 내의 반송 로봇(RC1)에 의해 기판(S1)이 버퍼실(BC1)로부터 패스실(PS1)로 반송되고, 패스실(PS1)에서 기판(S1)의 얼라인먼트가 실시된다. 그리고, 패스실(PS1)에서 막두께 측정부(310)에 의해 제1 층의 막두께가 측정된다. 제1 층의 막두께가 목표값과 다른 경우, 막두께 제어부(350)는, 제1 유닛(CU1) 내의 제1 성막실(EV11)에 대한 피드백 제어를 행한다. 예를 들면, 제1 층의 막두께가 목표값보다 작은 경우는 제1 성막실(EV11)의 스캔 속도를 낮추고, 반대로, 제1 층의 막두께가 목표값보다 큰 경우는 제1 성막실(EV11)의 스캔 속도를 올리면 된다. 한편, 막두께 측정이 완료된 기판(S1)은, 반송 로봇(RR2)에 의해 패스실(PS1)로부터 제2 유닛(CU2)의 제2 성막실(EV21)로 반송되어, 제2 층의 성막이 행해진다. 그 후, 반송 로봇(RR2)에 의해 기판(S1)이 성막실(EV21)로부터 성막실(EV22)로 반송되고, 제3 층의 성막이 행해진다. 한편, 기판(S1)에 대해 제2 성막실(EV21)에 있어서 제2 막의 성막을 행할 때나 제3 성막실(EV22)에서 제3 막의 성막을 행할 때에는, 패스실(PS1)에서 측정된 제1 층의 막두께에 기초하여 제2 성막실(EV21)이나 제3 성막실(EV22)의 성막 조건을 제어하는 피드 포워드 제어를 행하도록 해도 된다. 이에 의해, 기판(S1)의 제1 층의 막두께가 목표값과 다른 경우에도, 제1 층보다 후에 형성되는 막의 막두께를 조정함으로써, 각 발광 소자(각 부화소)에 있어서의 광로 길이를 조정하고, 발광 소자의 색순도를 향상시킬 수 있다.
이러한 본 실시예의 피드백 제어에 의하면, 제1 층의 성막 후 즉시 제1 층의 막두께 측정 및 피드백이 실시되기 때문에, 비교예와 같은 순서에 비해 후속의 기판(S2)의 성막 시작의 타이밍을 빠르게 할 수 있다. 따라서, 장치의 스루풋을 향상시킬 수 있고, 높은 생산성을 실현할 수 있다.
한편, 여기서 설명한 실시예는 어디까지나 일례이다. 예를 들면, 제1 층의 성막을 행하는 유닛과 제2 층의 성막을 행하는 유닛은 연결실을 인접해 있을 필요는 없으며, 도 1의 유닛(CU1)과 유닛(CU3)과 같이 떨어져 있어도 된다. 즉, 상류측의 유닛(예를 들면 CU1)과 하류측의 유닛(예를 들면 CU3)의 사이에, 막두께 측정부(310)가 설치된 연결실이 배치되어 있으면 된다. 단, 그 경우에 있어서도, 막두께 측정부(310)는, 제1 층의 성막을 행하는 유닛의 직후에 접속되어 있는 연결실에 설치하는 것이, 스루풋의 관점에서는 바람직하다.
또한, 복수의 층을 적층할 경우, 하측의 제1 층의 막두께를 고정밀도로 제어할 수 있다. 이는, 정밀도가 요구되는 공통층을 성막할 경우에 극히 유리하다. 일반적으로, 정공 수송층과 같은 공통층은, 그 위에 부화소마다 구분 성막하여 형성되는 발광층에 비해 두껍게 형성되는 경우가 많다. 예를 들면, 공통층은 500∼1500Å정도의 막두께로 형성되며, 적색, 청색, 녹색의 각 층(각 색의 발광층 단층 또는 각 색의 발광층 및 조정층을 합친 층)은 100∼500Å 정도의 막두께로 형성된다. 이와 같이, 공통층은 적색, 청색, 녹색의 각 층에 비해 3∼5 배 정도의 막두께로 형성되는 경우가 많다. 이와 같이 공통층이 두껍게 형성되는 경우에는, 공통층의 막두께가 목표값에서 다른 경우, 상술한 바와 같이 피드 포워드 제어를 행하고, 공통층 위에 형성되는 적색, 청색, 녹색의 각 구분 성막층의 막두께를 조정함으로써 전체의 막두께를 조정하려고 해도, 공통층의 막두께의 목표값으로부터의 어긋남으로 인해 전부 조정할 수 없는 경우가 있다. 또한, 적색, 청색, 녹색의 각 구분 성막층의 각각에 막두께의 조정을 행할 필요가 생기기 때문에, 제어가 번잡해짐과 함께, 경우에 따라서는 장치 전체의 택트 타임이 증대되게 되는 경우도 있다. 이러한 경우에는, 본 실시형태와 같이, 공통층의 성막이 종료하면 즉시 막두께를 측정하고, 그 측정 결과에 기초하여 공통층의 성막에 대해 피드백 제어를 행함으로써, 후속의 성막실에의 피드 포워드 제어에 의해 전부 조정되지 않아 불량 기판이 되는 기판을 감소시킬 수 있고, 수율을 향상시킬 수 있다.
(실시예 2)
실시예 2에서는, 먼저, 제1 유닛(CU1) 내의 제1 성막실(EV12)에서 제1 층이 성막되고, 반송 로봇(RR1)에 의해 기판(S1)이 성막실(EV12)로부터 버퍼실(BC1)로 반송된다. 계속해서, 연결실(CN1) 내의 반송 로봇(RC1)에 의해 기판(S1)이 버퍼실(BC1)로부터 패스실(PS1)로 반송되고, 패스실(PS1)에서 기판(S1)의 얼라인먼트가 실시된다. 그리고, 패스실(PS1)에 있어서 막두께 측정부(310)에 의해 제1 층의 막두께가 측정된다. 막두께 제어부(350)는, 패스실(PS1)에서 취득된 제1 층의 막두께 정보를 기초로, 제2 유닛(CU2) 내의 제2 성막실(EV21)에 대한 피드 포워드 제어를 행한다.
막두께 제어 시스템에 의한 막두께 제어의 구체예를 설명한다. 여기서는, 제1 층을 성막한 후에, 제1 층 위에 겹치게 제2 층을 성막하는 적층 프로세스에 있어서, 제1 층과 제2 층을 합한 두께가 목표값이 되도록 막두께 제어를 행한다.
먼저, 도 11을 참조하여 비교예를 나타낸다. 도 11은 비교예의 타임 차트이며, 도면 중의 참조 부호는 도 1에 나타낸 클러스터형 유닛, 성막실, 연결실, 기판 반송 로봇 등을 나타내고 있다.
비교예에서는, 동일한 유닛(CU1) 내에서 제1 층과 제2 층의 양쪽의 성막을 행한다. 즉, 성막실(EV11)에서 기판(S1) 상에 제1 층이 성막된 후, 반송 로봇(RR1)에 의해 기판(S1)이 성막실(EV11)로부터 성막실(EV12)로 반송된다. 그리고, 제1 층에 겹치게 제2 층이 성막실(EV12)에서 성막된 후, 반송 로봇(RR1)에 의해 기판(S1)이 성막실(EV12)로부터 버퍼실(BC1)로 반송된다. 계속해서, 연결실(CN1) 내의 반송 로봇(RC1)에 의해 기판(S1)이 버퍼실(BC1)로부터 패스실(PS1)로 반송되고, 패스실(PS1)에서 기판(S1)의 얼라인먼트가 실시된다. 그 후, 패스실(PS1)에서 막두께 측정부(310)에 의해 제1 층과 제2 층을 합한 막두께가 측정된다. 제1 층과 제2 층의 합계 막두께가 목표값과 다른 경우, 막두께 제어부(350)는, 유닛(CU1) 내의 성막실(EV11, EV12)에 대한 피드백 제어를 행하고, 후속의 기판(S2)에 대한 성막 조건을 조정한다.
이러한 피드백 제어를 행함으로써, 제1 층과 제2 층의 합계 막두께를 목표값에 가깝게 할 수 있다. 그러나, 이 방법의 경우, 막두께를 측정한 기판(S1)보다도 후에 성막 처리가 행해지는 것(기판(S2) 이후)은 양호한 막두께가 얻어지지만, 기판(S1) 자체의 막두께는 수정할 수 없기 때문에, 기판(S1)이 불량 기판이 되는 경우가 있다.
이에, 본 실시예에서는, 제1 층과 제2 층이 다른 유닛으로 성막되도록 성막 순서를 설정하고, 제1 층의 성막 후, 또한 제2 층의 성막 전에 연결실에서 제1 층의 막두께를 측정하고, 그 측정 결과에 기초하여 제2 층의 막두께의 제어(보정)를 행하는 구성을 취한다.
도 12를 참조하여 본 실시예를 설명한다. 도 12는 실시예의 타임 차트이다. 먼저, 제1 유닛(CU1) 내의 제1 성막실(EV12)에 있어서 제1 층이 성막되고, 반송 로봇(RR1)에 의해 기판(S1)이 성막실(EV12)로부터 버퍼실(BC1)로 반송된다. 계속해서, 연결실(CN1) 내의 반송 로봇(RC1)에 의해 기판(S1)이 버퍼실(BC1)로부터 패스실(PS1)로 반송되고, 패스실(PS1)에서 기판(S1)의 얼라인먼트가 실시된다. 그리고, 패스실(PS1)에서 막두께 측정부(310)에 의해 제1 층의 막두께가 측정된다. 제1 층의 막두께가 예정값과 다른 경우, 막두께 제어부(350)는, 제2 유닛(CU2) 내의 제2 성막실(EV21)에 대한 피드 포워드 제어를 행한다. 이 때, 막두께 제어부(350)는, 제1 층과 제2 층을 합친 합계 막두께가 목표값이 되도록 제2 성막실(EV21)의 성막 조건을 제어한다. 예를 들면, 제1 층의 막두께가 예정값보다 작은 경우는 제2 층의 막두께를 늘리기 위해 제2 성막실(EV21)의 스캔 속도를 낮추고, 반대로, 제1 층의 막두께가 예정값보다 큰 경우는 제2 층의 막두께를 줄이기 위해 제2 성막실(EV21)의 스캔 속도를 올리면 된다.
이러한 본 실시예의 피드 포워드 제어에 의하면, 막두께를 측정한 기판(S1) 자체의 막두께를 조정(보정)할 수 있기 때문에, 불량 기판의 발생을 가급적으로 억제할 수 있고, 수율을 향상할 수 있다.
본 실시예의 피드 포워드 제어는, 예를 들면, 도 7(c)에 나타낸 적색층(56R)과 같이, 특정한 부화소를 형성하는 영역에 선택적으로 2층 이상을 적층할 경우에, 바람직하게 이용할 수 있다. 즉, 하측층(56R1)(제1 층)의 성막과 상측층(56R2)의 성막을 다른 유닛에서 행하고, 하측층(56R1)의 측정 결과에 따라 상측층(56R2)의 성막 조건을 조정함으로써, 적색층(56R) 전체의 막두께를 목표값에 근접하게 하는 것이다.
한편, 여기서 설명한 실시예는 어디까지나 일례이다. 예를 들면, 하나의 기능층이 3층으로 형성되어 있는 경우, 제1 유닛에서 하측 2층을 성막하고, 하측 2층의 막두께의 측정 결과에 기초하여 제2 유닛에 있어서의 최상층의 성막 조건을 제어해도 된다. 또한, 제1 층의 성막을 행하는 유닛과 제2 층의 성막을 행하는 유닛은 연결실을 통해 인접해 있을 필요는 없고, 도 1의 유닛(CU1)과 유닛(CU3)과 같이 떨어져 있어도 된다. 즉, 상류측의 유닛(예를 들면 CU1)과 하류측의 유닛(예를 들면 CU3)의 사이에, 막두께 측정부(310)가 설치된 연결실이 배치되어 있으면 된다. 또한, 제1 층의 성막 처리와 제2 층의 성막 처리는 연속적으로 실시될 필요는 없고, 제1 층의 성막 처리와 제2 층의 성막 처리의 사이에, 제1 층과는 겹치지 않는 위치에 다른 층의 성막 처리가 실시되어도 상관없다.
본 실시예의 성막 장치(전자 디바이스 제조 장치)에 의하면, 복수의 층을 적층할 경우, 하측의 제1 층의 막두께에 기초하여 상측의 제2 층의 성막 조건을 조정함으로써, 2개의 층의 합계 막두께를 고정밀도로 제어할 수 있다. 이에 의해, 생산성과 수율의 향상을 도모할 수 있다.
이러한 실시예 2의 피드 포워드 제어에 의하면, 막두께를 측정한 기판(S1)자체의 막두께를 조정(보정)할 수 있기 때문에, 불량 기판의 발생을 가급적으로 억제할 수 있고, 수율을 향상할 수 있다. 또한, 막두께 측정을 패스실(PS1)에서 행하는 구성이 되기 때문에, 제조 택트에의 영향을 적게 할 수 있는 것은, 실시예 1과 마찬가지이다.
한편, 여기서 설명한 실시예는 어디까지나 일례이다. 예를 들면, 실시예 2의 피드 포워드 제어는, 제2 유닛(CU2)보다도 더 하류의 유닛 성막실에 대해 행해도 된다. 또한, 복수의 패스실 각각에 있어서 취득된 복수의 막두께 정보를 기초로, 하류의 하나의 성막실에 대해 피드 포워드 제어해도 된다.
또한, 실시예 1의 피드백 제어도, 예를 들면, 패스실(PS1)로부터의 피드백을, 성막실(EV11)과 성막실(EV12)의 각각에 행하도록 해도 된다. 즉, 성막실(EV11)과 성막실(EV12)에서 각각 개별로 측정용 패치를 성막하고, 각각의 측정용 패치로부터 얻어지는 막두께 정보를, 성막실(EV11)과 성막실(EV12)에 각각 피드백하는 구성이다. 이러한 경우에는, 패스실(PS1)에 각각의 측정 패치에 대응하는 위치에 2개의 막두께 측정부를 설치해 둠으로써, 병행하여 동시에 막두께의 평가를 행할 수 있다. 성막실(EV11)과 성막실(EV12)에서 동일한 재료의 층을 성막하는 경우에는, 제1 층과 제2 층을 겹친 전체 막두께 정보를 피드백으로 이용해도 된다.
나아가, 복수의 유닛에 걸쳐 복수의 층을 겹쳐 형성하는 경우에 있어서는, 최표층의 성막 후에 얻어지는 전체 막두께 정보를, 최상류의 유닛의 성막실에 피드백하는 것도 효과적인 경우가 있다.
<그 외>
상기 실시 형태는 본 발명의 구체예를 나타낸 것에 지나지 않는다. 본 발명은, 상기 실시 형태의 구성에 한정되지 않고, 다양한 변형예를 취할 수 있는 것이다. 예를 들면, 전자 디바이스 제조 장치에 설치하는 클러스터형 유닛의 수는 2개 이상이라면 몇 개라도 된다. 또한, 각 클러스터형 유닛의 구성도 임의이며, 성막실의 수나 마스크실의 수는 용도에 맞춰 적절히 설정하면 된다. 상기 실시 형태에서는, 성막실(EVx1→EVx2)과 성막실(EVx3→EVx4)의 2루트의 성막 처리가 가능한 장치구성을 나타냈지만, 1루트의 구성이어도 되고, 3루트 이상의 구성이어도 된다. 이와 같이 복수의 루트를 갖는 성막 장치에 있어서, 막두께 측정부를 연결실 내에 설치하는 방법을 채용함으로써, 각각의 루트마다 막두께 측정부를 설치할 필요가 없기 때문에, 막두께 측정부의 수가 적어도 되고, 비용이나 장치 사이즈를 저감할 수 있다. 막두께 측정부는, 전자 디바이스 제조 장치의 모든 연결실에 대해 설치할 필요는 없고, 일부의 연결실에만 설치하는 구성이어도 상관없다. 즉, 막두께를 고정밀도 제어할 필요가 있는 위치에만 막두께 측정부를 설치해도 된다. 상기 실시 형태에서는 반사 분광식의 막두께계를 사용하였으나, 다른 방식의 막두께계(예를 들면, 분광 엘립소미터)를 사용해도 된다.
CU1, CU2, CU3: 클러스터형 유닛
EV11∼EV14, EV21∼EV24, EV31∼EV34: 성막실
RR1, RR2, RR3: 반송 로봇
CN1, CN2: 연결실
PS1, PS2: 패스실
S: 기판
310: 막두께 측정부
350: 막두께 제어부

Claims (31)

  1. 제1 반송 수단과, 상기 제1 반송 수단의 주위에 배치되고, 기판에 대해 제1 막을 형성하는 제1 성막실을 포함하는 복수의 성막실을 갖는 클러스터형의 제1 유닛과,
    제2 반송 수단과, 상기 제2 반송 수단의 주위에 배치되고, 상기 기판에 대해 상기 제1 막과 겹치는 제2 막을 형성하는 제2 성막실을 포함하는 복수의 성막실과, 상기 제2 성막실에 설치되고, 기판과 마스크와의 상대 위치를 조정하는 얼라인먼트 수단을 갖는 클러스터형의 제2 유닛과,
    상기 제1 유닛으로부터 상기 제2 유닛까지의 상기 기판의 반송 경로에 배치되어, 2개의 클러스터형의 유닛을 연결하는 연결실과,
    적어도 일부가 상기 연결실에 설치되고, 상기 기판에 성막된 막의 두께를 측정하는 제1 측정부를 구비한 성막 장치로서,
    상기 연결실은,
    상기 연결실의 내부에 배치된 기판의 상기 연결실에 있어서의 위치 정보를 취득하는 위치 취득 수단과,
    상기 위치 취득 수단에 의해 취득된 상기 위치 정보에 기초하여 상기 기판을 상기 연결실의 내부에서 이동시키는 이동 수단을 갖고,
    상기 이동 수단은, 상기 위치 정보에 기초하여, 상기 기판을 측정 위치로 이동하고,
    상기 제1 측정부는, 상기 이동 수단에 의한 상기 기판의 이동이 행해진 후에, 상기 기판에 성막되어 있는 막의 두께 측정을 행하는 것을 특징으로 하는 성막 장치.
  2. 제1항에 있어서,
    상기 이동 수단에 의한 상기 기판의 상기 측정 위치로의 이동은, 상기 얼라인먼트 수단에 의한 조정보다 낮은 정밀도로 행해지는 것을 특징으로 하는 성막 장치.
  3. 제1항에 있어서,
    상기 제1 측정부는, 상기 기판에 성막된 막의 두께를 광학적으로 측정하는 것을 특징으로 하는 성막 장치.
  4. 제1항에 있어서,
    적어도 일부가 상기 제1 성막실에 설치되고, 상기 제1 성막실에 수용되어 있는 기판에 성막된 막의 두께를 측정하는 제2 측정부를 구비하는 것을 특징으로 하는 성막 장치.
  5. 제1항에 있어서,
    적어도 일부가 상기 제1 성막실에 설치되고, 증발원으로부터의 성막 재료의 방출량을 측정하는 수정 발진식의 성막 레이트 모니터를 구비하는 것을 특징으로 하는 성막 장치.
  6. 제1항에 있어서,
    상기 제1 측정부에 의해 측정된 막의 두께에 기초하여, 상기 제1 성막실의 성막 조건 및 상기 제2 성막실의 성막 조건 중 적어도 한 쪽을 제어하는 제어부를 구비하는 것을 특징으로 하는 성막 장치.
  7. 제4항에 있어서,
    상기 제1 측정부에 의해 측정된 막의 두께와, 상기 제2 측정부에 의해 측정된 막의 두께에 기초하여, 상기 제1 성막실의 성막 조건 및 상기 제2 성막실의 성막 조건 중 적어도 한 쪽을 제어하는 제어부를 더 구비하는 것을 특징으로 하는 성막 장치.
  8. 제5항에 있어서,
    상기 제1 측정부에 의해 측정된 막의 두께와, 상기 성막 레이트 모니터에 의해 측정된 성막 재료의 방출량에 기초하여, 상기 제1 성막실의 성막 조건 및 상기 제2 성막실의 성막 조건 중 적어도 한 쪽을 제어하는 제어부를 더 구비하는 것을 특징으로 하는 성막 장치.
  9. 제1항에 있어서,
    상기 기판은, 소자가 형성되는 소자 영역과, 상기 소자 영역과는 다른 측정 영역을 갖고,
    상기 제1 성막실에서 행해지는 성막에서는, 상기 소자 영역 및 상기 측정 영역의 각각에 상기 제1 막이 형성되고,
    상기 제1 측정부는, 상기 측정 영역에 형성된 상기 제1 막의 두께를 측정하는 것을 특징으로 하는 성막 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 연결실은, 복수의 기판을 수용 가능한 버퍼실과, 기판의 방향을 바꾸기 위한 선회실과, 기판을 전달하기 위한 패스실을 포함하고,
    상기 제1 측정부의 상기 적어도 일부가 상기 패스실에 설치되어 있는 것을 특징으로 하는 성막 장치.
  11. 제10항에 있어서,
    상기 반송 경로에 있어서, 상류측에서부터 상기 버퍼실, 상기 선회실, 및 상기 패스실의 순으로 배치되고,
    상기 패스실은, 상기 연결실에 의해 연결된 상기 2개의 클러스터형 유닛 중 하류측의 클러스터형 유닛에 인접하게 배치되는 것을 특징으로 하는 성막 장치.
  12. 제10항에 있어서,
    상기 연결실에 의해 연결된 상기 2개의 클러스터형의 유닛은, 각각, 기판을 반송하는 기판 반송 수단을 갖고,
    상기 2개의 클러스터형 유닛 중 상류측의 클러스터형 유닛의 상기 기판 반송 수단이, 상기 기판을 상기 버퍼실에 반입하고
    상기 선회실이 갖는 반송 로봇이, 상기 버퍼실로부터 상기 기판을 반출하고, 상기 기판의 방향을 바꾸어, 상기 패스실에 상기 기판을 반입하고,
    상기 2개의 클러스터형 유닛 중 하류측의 클러스터형 유닛의 상기 기판 반송 수단이, 상기 패스실에 배치된 상기 기판을 반출하는 것을 특징으로 하는 성막 장치.
  13. 제10항에 있어서,
    상기 연결실은,
    상기 연결실의 내부에 배치된 기판의 상기 패스실에 있어서의 위치 정보를 취득하는 위치 취득 수단과,
    상기 위치 취득 수단에 의해 취득된 상기 위치 정보에 기초하여 상기 기판을 상기 패스실의 내부에서 이동시키는 이동 수단을 갖는 것을 특징으로 하는 성막 장치.
  14. 제13항에 있어서,
    상기 이동 수단은, 상기 위치 정보에 기초하여 상기 기판을 측정 위치로 이동하고,
    상기 제1 측정부는, 상기 이동 수단에 의한 상기 기판의 이동이 행해진 후에, 상기 기판에 성막되어 있는 막의 두께 측정을 행하는 것을 특징으로 하는 성막 장치.
  15. 제10항에 있어서,
    상기 패스실 내에 수용되어 있던 선행하는 기판이 상기 패스실로부터 반출되고 나서, 상기 패스실에 후속하는 기판을 반입하는 것을 특징으로 하는 성막 장치.
  16. 제10항에 있어서,
    상기 버퍼실에 수용 가능한 기판의 수가, 상기 패스실에 수용 가능한 기판의 수보다 많은 것을 특징으로 하는 성막 장치.
  17. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 측정부에 의해 측정된 상기 제1 막의 두께에 기초하여 상기 제2 성막실의 성막 조건을 제어하는 제어부를 구비하는 것을 특징으로 하는 성막 장치.
  18. 제17항에 있어서,
    상기 기판은,
    각각 제1 파장의 광을 발하는 복수의 제1 발광 소자가 형성되는 제1 화소 영역과,
    각각 상기 제1 파장과는 다른 제2 파장의 광을 발하는 복수의 제2 발광 소자가 형성되는 제2 화소 영역을 갖고,
    상기 제1 성막실에서 행해지는 성막에서는, 상기 제1 화소 영역에 상기 제1 막이 형성되고, 또한, 상기 제2 화소 영역에는 상기 제1 막이 형성되지 않고,
    상기 제2 성막실에서 행해지는 성막에서는, 상기 제1 화소 영역에 상기 제2 막이 형성되고, 또한, 상기 제2 화소 영역에는 상기 제2 막이 형성되지 않는 것을 특징으로 하는 성막 장치.
  19. 제17항에 있어서,
    상기 제어부는, 상기 제1 측정부에 의해 측정된 상기 제1 막의 두께에 기초하여, 상기 제1 막과 상기 제2 막을 합친 두께가 미리 정해진 범위에 포함되도록, 상기 제2 성막실의 성막 조건을 제어하는 것을 특징으로 하는 성막 장치.
  20. 제18항에 있어서,
    상기 제1 막은 정공 수송층 또는 전자 블록층을 구성하고,
    상기 제2 막은 발광층을 구성하는 것을 특징으로 하는 성막 장치.
  21. 제18항에 있어서,
    상기 제1 막은 발광층을 구성하고,
    상기 제2 막은 전자 수송층 또는 정공 블록층을 구성하는 것을 특징으로 하는 성막 장치.
  22. 제18항에 있어서,
    상기 기판은, 상기 제1 화소 영역, 및 상기 제2 화소 영역과는 별도로 측정 영역을 갖고,
    상기 제1 성막실에서는, 상기 측정 영역에 상기 제1 막이 형성되고,
    상기 제1 측정부는, 상기 측정 영역에 형성된 상기 제1 막의 두께를 측정하는 것을 특징으로 하는 성막 장치.
  23. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1 측정부에 의해 측정된 상기 제1 막의 두께에 기초하여 상기 제1 성막실의 성막 조건을 제어하는 제어부를 구비하는 것을 특징으로 하는 성막 장치.
  24. 제23항에 있어서,
    상기 제1 측정부의 적어도 일부는, 상기 제1 유닛에 연결된 상기 연결실에 배치되어 있는 것을 특징으로 하는 성막 장치.
  25. 제24항에 있어서,
    상기 제1 반송 수단은, 상기 제1 막이 형성된 기판을, 다른 성막실을 경유하지 않고, 상기 제1 성막실로부터 상기 연결실로 반송하는 것을 특징으로 하는 성막 장치.
  26. 제23항에 있어서,
    상기 기판은,
    각각 제1 파장의 광을 발하는 복수의 제1 발광 소자가 형성되는 제1 화소 영역과,
    각각 상기 제1 파장과는 다른 제2 파장의 광을 발하는 복수의 제2 발광 소자가 형성되는 제2 화소 영역을 갖고,
    상기 제1 성막실에서 행해지는 성막에서는, 상기 제1 화소 영역 및 상기 제2 화소 영역의 각각에 상기 제1 막이 형성되고,
    상기 제2 성막실에서 행해지는 성막에서는, 상기 제1 화소 영역에 상기 제2 막이 형성되고, 또한, 상기 제2 화소 영역에는 상기 제2 막이 형성되지 않는 것을 특징으로 하는 성막 장치.
  27. 제26항에 있어서,
    상기 제1 막은, 상기 제1 발광 소자 및 상기 제2 발광 소자의 각각의 정공 수송층 또는 전자 블록층을 구성하고,
    상기 제2 막은, 상기 제1 발광 소자의 발광층을 구성하는 것을 특징으로 하는 성막 장치.
  28. 제26항에 있어서,
    상기 제2 화소 영역에 제3 막을 형성하고, 또한, 상기 제1 화소 영역에는 상기 제3 막을 형성하지 않는 제3 성막실을 더 구비하는 것을 특징으로 하는 성막 장치.
  29. 제28항에 있어서,
    상기 제1 막은, 상기 제1 발광 소자 및 상기 제2 발광 소자의 각각의 정공 수송층 또는 전자 블록층을 구성하고,
    상기 제2 막은, 상기 제1 발광 소자의 발광층을 구성하고,
    상기 제3 막은, 상기 제2 발광 소자의 발광층을 구성하는 것을 특징으로 하는 성막 장치.
  30. 제1항에 기재된 성막 장치를 사용하여,
    상기 제1 성막실에서, 기판에 상기 제1 막을 형성하는 제1 성막 공정과,
    상기 제2 성막실에서, 상기 기판의 상기 제1 막 상에 상기 제2 막을 형성하는 제2 성막 공정과,
    상기 연결실에서, 상기 제1 측정부에 의해 상기 제1 막의 두께를 측정하는 측정 공정과,
    상기 측정 공정에 의해 측정된 상기 제1 막의 두께에 기초하여, 상기 제2 성막 공정의 성막 조건을 제어하는 제어 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
  31. 제1항에 기재된 성막 장치를 사용하여,
    상기 제1 성막실에서, 제1 기판에 상기 제1 막을 형성하는 제1 성막 공정과,
    상기 연결실에서, 상기 제1 측정부에 의해 상기 제1 막의 두께를 측정하는 측정 공정과,
    상기 제2 성막실에서, 상기 제1 기판의 상기 제1 막 상에 상기 제2 막을 형성하는 제2 성막 공정과,
    상기 제1 성막 공정이 행해진 상기 제1 성막실에서, 제2 기판에 제3 막을 성막하는 제3 성막 공정과,
    상기 측정 공정에 의해 측정된 상기 제1 막의 두께에 기초하여, 상기 제3 성막 공정의 성막 조건을 제어하는 제어 공정을 갖는 것을 특징으로 하는 전자 디바이스의 제조 방법.
KR1020230053380A 2020-03-31 2023-04-24 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법 KR102617764B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2020064033A JP7291098B2 (ja) 2020-03-31 2020-03-31 成膜装置、成膜方法、及び電子デバイスの製造方法
JPJP-P-2020-063951 2020-03-31
JP2020064077A JP7150776B2 (ja) 2020-03-31 2020-03-31 成膜装置及び電子デバイスの製造方法
JPJP-P-2020-064077 2020-03-31
JP2020063951A JP7431088B2 (ja) 2020-03-31 2020-03-31 成膜装置、成膜方法、及び電子デバイスの製造方法
JPJP-P-2020-064033 2020-03-31
KR1020210036491A KR102527120B1 (ko) 2020-03-31 2021-03-22 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210036491A Division KR102527120B1 (ko) 2020-03-31 2021-03-22 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230059770A KR20230059770A (ko) 2023-05-03
KR102617764B1 true KR102617764B1 (ko) 2023-12-26

Family

ID=77868438

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210036491A KR102527120B1 (ko) 2020-03-31 2021-03-22 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
KR1020230053380A KR102617764B1 (ko) 2020-03-31 2023-04-24 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020210036491A KR102527120B1 (ko) 2020-03-31 2021-03-22 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법

Country Status (2)

Country Link
KR (2) KR102527120B1 (ko)
CN (2) CN118215375A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240071792A1 (en) * 2022-08-25 2024-02-29 Applied Materials, Inc. In-chamber metrology of substrates for process characterization and improvement

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616462U (ja) * 1992-07-31 1994-03-04 セイコー電子工業株式会社 バッファ付クラスタ形薄膜処理装置
US7214554B2 (en) 2004-03-18 2007-05-08 Eastman Kodak Company Monitoring the deposition properties of an OLED
JP4476073B2 (ja) * 2004-04-08 2010-06-09 東北パイオニア株式会社 有機ｅｌ素子の製造方法及び製造装置
JP2012169168A (ja) * 2011-02-15 2012-09-06 Hitachi High-Technologies Corp 水晶発振式膜厚モニタ装置、及び、これを用いたｅｌ材料の蒸発源装置と薄膜形成装置
CN105980597A (zh) * 2014-02-04 2016-09-28 株式会社爱发科 薄膜制造装置、掩模组、薄膜制造方法
KR101870581B1 (ko) * 2017-09-29 2018-06-22 캐논 톡키 가부시키가이샤 수정진동자의 수명 판정방법, 막두께 측정장치, 성막방법, 성막장치, 및 전자 디바이스 제조방법
KR101952521B1 (ko) * 2017-10-31 2019-02-26 캐논 톡키 가부시키가이샤 성막장치, 성막방법, 및 전자 디바이스 제조방법
KR101993532B1 (ko) * 2017-11-29 2019-06-26 캐논 톡키 가부시키가이샤 성막장치, 성막방법, 및 전자 디바이스 제조방법
KR101941404B1 (ko) * 2018-04-18 2019-01-22 캐논 톡키 가부시키가이샤 처리체 수납 장치와, 처리체 수납 방법 및 이를 사용한 증착 방법
KR20190124610A (ko) * 2018-04-26 2019-11-05 캐논 톡키 가부시키가이샤 기판 반송 시스템, 전자 디바이스 제조장치 및 전자 디바이스 제조방법
KR20200002242A (ko) * 2018-06-29 2020-01-08 캐논 톡키 가부시키가이샤 성막 장치, 유기 디바이스의 제조 장치, 및 유기 디바이스의 제조 방법
KR20200014100A (ko) * 2018-07-31 2020-02-10 캐논 톡키 가부시키가이샤 증발 레이트 측정 장치, 증발 레이트 측정 장치의 제어 방법, 성막 장치, 성막 방법 및 전자 디바이스의 제조방법
JP7064407B2 (ja) * 2018-08-31 2022-05-10 キヤノントッキ株式会社 成膜装置及び成膜装置の制御方法

Also Published As

Publication number Publication date
KR20210122113A (ko) 2021-10-08
KR20230059770A (ko) 2023-05-03
CN118215375A (zh) 2024-06-18
CN113471393B (zh) 2024-03-29
CN113471393A (zh) 2021-10-01
KR102527120B1 (ko) 2023-04-27

Similar Documents

Publication Publication Date Title
JP5502092B2 (ja) 蒸着方法および蒸着装置
JP7150776B2 (ja) 成膜装置及び電子デバイスの製造方法
JP7017619B2 (ja) 成膜装置、電子デバイスの製造装置、成膜方法、及び電子デバイスの製造方法
KR102617764B1 (ko) 성막 장치, 성막 방법, 및 전자 디바이스의 제조 방법
KR102527121B1 (ko) 성막 장치, 유기 디바이스의 제조 장치, 및 유기 디바이스의 제조 방법
CN115011929B (zh) 成膜装置、成膜装置的控制方法以及电子器件的制造方法
KR102505828B1 (ko) 얼라인먼트 장치, 성막 장치, 얼라인먼트 방법, 전자 디바이스의 제조 방법, 프로그램 및 기억 매체
KR102544596B1 (ko) 전자 디바이스의 제조 방법, 측정 방법 및 성막 장치
JP7431088B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
JP7291098B2 (ja) 成膜装置、成膜方法、及び電子デバイスの製造方法
CN114990490A (zh) 成膜装置、成膜方法以及电子器件的制造方法
KR102659924B1 (ko) 막두께 측정 장치, 성막 장치, 막두께 측정 방법, 전자 디바이스의 제조 방법, 프로그램, 및 기억 매체
WO2024185728A1 (ja) 成膜装置、成膜方法及び製造方法
WO2024024266A1 (ja) 膜厚測定装置、成膜装置、膜厚測定方法及び電子デバイスの製造方法
CN112442655B (zh) 掩模对准方法、成膜方法、掩模对准装置及成膜装置
WO2024029221A1 (ja) アライメント装置、成膜装置、アライメント方法、電子デバイスの製造方法、プログラム及び記憶媒体

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant