KR101138479B1

KR101138479B1 - 적층형 칩 필터용 커플링 구조, 적층형 칩 필터 및 이를 포함하는 전자 디바이스

Info

Publication number: KR101138479B1
Application number: KR1020100100326A
Authority: KR
Inventors: 안영규; 박동석; 박상수; 박성진; 박용선; 임봉섭
Original assignee: 삼성전기주식회사
Priority date: 2010-10-14
Filing date: 2010-10-14
Publication date: 2012-04-25
Also published as: KR20120038719A; US20120092090A1; JP2012085259A; US9041493B2

Abstract

본 발명에서는 커플링의 구조를 개선하여 위와 같은 기존 커플링의 한계를 극복할 수 있는 적층형 칩 필터용 커플링 및 이를 포함하는 적층형 칩 필터를 제공하는 것을 그 목적으로 한다.
이를 위하여, 본 발명에 의한 적층형 칩 필터용 커플링의 구조는, 함께 적층되는 공진기 층에 형성된 패턴과 겹쳐져 적어도 2개의 서로 이격된 겹침 면적을 각각 형성하도록 구성된 적어도 2개의 겹침부 패턴; 및 상기 적어도 2개의 겹침부 패턴 각각을 서로 연결하도록 소정 길이의 적어도 3개의 선형 라인들이 서로 연결되어 이루어진 연결부 패턴을 포함하는 것을 특징으로 한다.

Description

적층형 칩 필터용 커플링 구조, 적층형 칩 필터 및 이를 포함하는 전자 디바이스{COUPLING STRUCTURE FOR MULTI-LAYERED CHIP FILTER, AND MULTI-LAYERED CHIP FILTER WITH THE STRUCTURE}

본 발명은 적층형 칩 필터용 커플링 구조와 이를 포함하는 적층형 칩 필터 디바이스에 관한 것이다.

최근 이동통신용 단말기 및 무선통신기기의 급격한 증가에 따라, 이들의 필수 구성요소인 대역 통과 필터(BPF: Band Pass Filter)로서, 표면 탄성파(SAW: Surface Acoustic Wave) 필터와 함께 성능, 사이즈, 신뢰성, 가격 등의 측면에서 우수한 저온 동시소성 세라믹(LTCC: Low Temperature Co-fired Ceramic) 칩 필터가 널리 사용되고 있다.

통상적으로 LTCC는 말 그대로 저온(low temperature)에서 금속과 그 세라믹 기판이 한꺼번에 만들어지는(co-fire) 공정기술과 그 결과물들을 지칭한다. 종래의 유전체 세라믹을 통한 고온 소성 방법은, 그 특성상 Pt, Pd와 같은 고가의 금속을 사용해야 하는데, 이 금속들은 가격적인 측면 이외에도 전송손실이 크다는 단점을 안고 있었다.

하지만 글래스(glass) 계열 혹은 그것을 섞은 형태의 세라믹을 사용하면 800~1000℃ 정도에서 금속을 입힌 기판들을 압착 소성 시킬 수 있으며, 고주파에서의 특성 또한 좋다.

이러한 LTCC 방법을 이용하면 박막 다층 회로가 구성이 가능한데, 특히 인덕터(inductor)와 같이 크기가 큰 소자를 구현할 때 유리하다. 예를 들어 MMIC나 RFIC 등의 칩 다이 위에 인덕터를 올리려면 그 크기 때문에 손해가 많은데, 이것을 LTCC로 하여 밑에 배치시킬 수도 있고, 외부에 나가야 할 소자들도 박막 형태로 칩 밑에 배치시켜 공간을 절약할 수도 있다.

이러한 LTCC 공정을 이용하여 위와 같이 MMIC/RFIC와 집적되는 내부소자뿐 아니라, C,L 등의 일반 적층형 단위 수동소자를 만들거나 칩 커플러(chip coupler)와 같은 수동소자를 만들 수 있다.

일반적으로 LTCC 공정 등을 통하여 다층으로 형성된 적층형 필터의 구조는, 도 1 (a)에 도시된 바와 같이 공진기 층(20, 40), 커플링 층(coupling; 30), 접지층(ground layer; 10)으로 구성되어 있으며, 이에 대한 기본적인 등가회로가 도 1 (b)에 함께 도시되어 있다.

한편, 이와 같은 적층형 필터에 있어서, 스커트(skirt) 특성 개선 또는 감쇄극(attenuation pole)의 조정을 통한 감쇄 특성 개선을 위해, 도 1에 도시된 바와 같이, 공진기 또는 입출력단 사이에 커플링(coupling)을 삽입하여 널리 사용하고 있다.

도 2는 고주파 3차원 시뮬레이션을 통해 커플링(31)의 사용에 따른 필터의 주파수 특성 변화를 나타낸 것으로서, 스커트 특성과 감쇄 특성이 개선되고 감쇄극이 저주파로 이동하며 통과 대역폭이 좁아지는 것을 나타내고 있으며, 커플링(31)과 공진기(41) 간의 겹침 면적(overlap area)이 커질수록 위와 같은 현상이 점점 심화되는 것을 확인할 수 있다.

그러나, 커플링 면적의 증가에 따른 통과 대역폭의 감소로 인해 제한적인 감쇄 특성 개선 및 감쇄극 이동이 가능할 것이다.

본 발명에서는 커플링의 구조를 개선하여 위와 같은 기존 커플링의 한계를 극복할 수 있는 적층형 칩 필터용 커플링 및 이를 포함하는 적층형 칩 필터를 제공하는 것을 그 목적으로 한다.

한편, 본 발명에 의한 적층형 칩 필터용 커플링 구조 및 이를 포함하는 적층형 칩 필터 디바이스는 이상과 같은 주요 목적을 염두에 두고 창안된 것이지만 반드시 이에 한정되는 것은 아니며, 이러한 구체적인 목적에 대한 기재가 후술하는 본 발명의 구성으로부터 창출되거나 예측 가능한 새로운 목적 내지 효과를 배제하는 것은 아님에 주의하여야 한다.

이러한 기술적 과제를 달성하기 위하여, 본 발명에 의한 적층형 칩 필터용 커플링의 구조는, 통상적인 커플링과 공진기 간의 겹침 면적은 동일하게 유지하면서 그 커플링의 길이를 길게 하는 것을 기본으로 한다.

이에 기초하여, 본 발명에 의한 적층형 칩 필터용 커플링의 구조는, 함께 적층되는 공진기 층에 형성된 패턴과 겹쳐져 적어도 2개의 서로 이격된 겹침 면적을 각각 형성하도록 구성된 적어도 2개의 겹침부 패턴; 및 상기 적어도 2개의 겹침부 패턴 각각을 서로 연결하도록 소정 길이의 적어도 3개의 선형 라인들이 서로 연결되어 이루어진 연결부 패턴을 포함하는 것을 특징으로 한다.

여기서, 상기 적어도 3개의 선형 라인들은 서로 직교하면서 연결되는 것을 특징으로 한다.

또한, 상기 적어도 2개의 겹침부 패턴 각각은 서로 대칭 구조로 이격되게 형성되는 것이 바람직하다.

그리고, 상기 커플링의 연결부 패턴은 상기 적어도 2개의 겹침부 패턴 사이의 중심을 관통하도록 정의된 종방향 축을 중심으로 대칭 형상으로 형성되는 것을 특징으로 한다.

아울러, 상기 커플링의 연결부 패턴은 상기 적어도 2개의 겹침부 패턴을 관통하도록 정의된 횡방향 축을 중심으로 대칭 형상으로 형성되는 것을 특징으로 한다.

나아가, 상기 커플링의 연결부 패턴은 비대칭 형상으로 형성되는 것을 특징으로 한다.

한편, 상기 적어도 2개의 겹침부 패턴의 폭과 상기 연결부 패턴의 폭은 서로 동일하게 구성될 수 있으며, 대안적으로, 상기 적어도 2개의 겹침부 패턴의 폭은 상기 연결부 패턴의 폭보다 더 크도록 구성될 수도 있다.

그리고, 상기 공진기 층에 형성된 패턴은 서로 이격된 2개 부분으로 구성되며, 그 각각이 상기 커플링의 적어도 2개 이상의 겹침부 패턴 각각과 서로 겹쳐지는 것을 특징으로 한다.

여기서, 상기 공진기 층에 형성된 패턴의 2개 부분은 상기 적어도 2개의 겹침부 패턴 사이의 중심을 관통하도록 정의된 종축 방향으로 연장되게 형성된 것을 특징으로 할 수 있으며, 또는 대안적으로, 상기 공진기 층에 형성된 패턴의 2개 부분은 상기 적어도 2개의 겹침부 패턴을 관통하도록 정의된 횡축 방향으로 연장되게 형성된 것을 특징으로 할 수 있다.

한편, 본 발명에 의한 또다른 적층형 칩 필터용 커플링 구조는, 함께 적층되는 공진기 층에 형성되는 공진기 패턴(상기 공진기 패턴은 서로 분리된 2개 부분으로 구성됨) 중 상기 분리된 2개 부분 각각과 서로 겹쳐져서 겹침면적을 형성하도록 구성된 커플링을 포함하고, 상기 커플링은 소정 길이의 적어도 3개의 선형 라인들이 서로 직교하게 연결되는 것을 특징으로 한다.

나아가, 본 발명에 의한 적층형 칩 필터는, 제 1 공진기 층; 제 2 공진기 층; 상기 제 1 공진기 층과 상기 제 2 공진기 층 사이의 커플링 층; 및 접지층을 포함하여 이루어지며, 상기 커플링 층에 형성된 커플링은 앞서 정의된 커플링 구조의 특징들을 어느 하나로 이루어진 것을 특징으로 한다.

도 1은 적층형 칩 필터의 일반적인 구조(a)와 이에 대한 등가회로(b)를 나타내는 도면이며,
도 2는 적층형 칩 필터의 커플링 면적에 따른 주파수 특성 변화에 대한 그래프이며,
도 3은 본 발명의 실시예에 의한 적층형 칩 필터용 커플링 구조를 종래 구조와 대비한 도면이며,
도 4는 도 3에 있어서의 종래 구조와 본 발명의 실시예에 의한 커플링 구조를 각각 갖는 필터의 주파수 특성을 비교한 그래프임.
도 5 내지 7은 공진기 패턴의 배열에 따른, 본 발명에 의한 적층형 칩 필터용 커플링 구조의 다양한 변형예를 예시적으로 나타낸 도면이며,
도 8은 본 발명에 의한 커플링 구조를 포함하는 적층형 칩 필터를 예시적으로 나타낸 도면임.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

커플링 구조

앞서 기재된 바와 같이, 적층형 칩 필터에 있어서, 커플링 면적의 증가는 통과대역폭감소를 야기시켜 감쇄특성 개선 및 감쇄극의 이동이 제한되는 바, 감쇄특성의 추가적인 개선과 감쇄극 이동을 위해 기본적으로 도 3의 예시와 같은 커플링 구조를 제안하게 되었다.

즉, 본 발명에 의하여 개선된 커플링 구조는 기본적으로 종래 기술에서와 같은 통상적인 커플링과 공진기 패턴과의 겹침 면적은 가능하면 동일하게 유지하면서도 그 길이를 길게 구성함으로써, 통과대역폭의 감소 현상을 방지함과 동시에 감쇄특성 개선 및 감쇄극 이동이 가능하도록 한 것이다.

이러한 기술적 효과를 달성하기 위하여, 본 발명이 적용되는 커플링(31) 구조는, 도 3에 도시된 바와 같이, 크게 적어도 2개 이상의 겹침부 패턴(31a; 겹침부는 공진기 패턴과 겹쳐지는 부분을 의미함)과 이러한 복수의 겹침부 패턴(31a)을 서로 연결하는 연결부 패턴(31b; 연결부는 공진기와 겹쳐지는 부분을 제외한 나머지 라인 부분을 의미함)으로 이루어진다.

도 3은 본 발명의 실시예에 의한 적층형 칩 필터용 커플링(31) 구조를 종래 구조와 대비한 도면으로서, 도 3 (a) 및 (b)에 각각 도시된 바와 같이 'A 타입' 및 'B 타입'의 두 가지 타입으로 나눌 수 있을 것이며, 도 3 (a)의 A 타입은 커플링(31) 구조 중 겹침부 패턴(31a)과 연결부 패턴(31b)이 별도의 다른 도형(가령, "■"과 "■")으로 연결된 것이 아니라 하나의 동일한 폭을 갖는 일체의 라인 형상으로 이루어져 있는 반면, 도 3 (b)의 B 타입은 전체적으로 커플링(31) 구조 중 겹침부 패턴(31a)이 연결부 패턴(31b)과는 서로 다른 도형, 가령, 정사각형의 겹침부 패턴(31a; "■"과 "■")보다 더 작은 폭의 라인으로 이루어진 연결부 패턴(31b)으로 서로 연결된 것처럼 보이는 형상으로 이루어져 있다.

주목해야 할 것은, 본 발명에 의한 커플링(31) 연결부 패턴(31b)이 적어도 2개의 겹침부 패턴(31a) 각각을 서로 연결하도록 소정 길이의 적어도 3개의 선형 라인들로 구성된다는 점이다. 도 3 (a)의 'A-1'의 경우에는 3개의 선형 라인들이 연결되어 연결부 패턴(31b)을 형성하고 있으며, 도 3 (a)의 'A-2'의 경우에는 5개의 선형 라인들이 연결되어 연결부 패턴(31b)을 형성하고 있음을 알 수 있다. 양 경우 모두 대응되는 각각의 종래 기술과 대비하면, 커플링(31)과 공진기 사이의 겹침 면적은 실질적으로 동일, 유사하게 유지하면서 커플링(31)의 전체 길이는 증가되도록 구성된 것이다.

즉, 도 3에서 확인되는 바와 같이, 본 발명은 종래 기술에서와 같은 통상적인 커플링(31)과 공진기 패턴(41)과의 겹침 면적은 가능하면 동일하게 유지하면서도 커플링(31)의 길이가 길어지도록 구성함으로써, 통과대역폭의 감소 현상을 방지함과 동시에 감쇄특성 개선 및 감쇄극 이동이 가능하도록 하였다.

도 4는 도 3 (a)의 'A-2' 타입 커플링(31) 구조와 대응 종래 구조 차이에 따른 적층형 칩 필터의 주파수 특성을 3차원 시뮬레이션한 결과를 서로 비교한 그래프이다.

도 4에 나타난 그래프에서 확인되는 바와 같이, 개선된 커플링 구조에 의하면, 통과대역폭은 변화없이 감쇄극의 이동과 함께 감쇄특성이 개선되었음을 알 수 있다.

한편, 도 3 (a)의 A 타입의 커플링(31)은, 공진기 층에 형성되는 공진기 패턴(41; 상기 공진기 패턴은 서로 분리된 2개 부분으로 구성됨) 중 이러한 분리된 2개 부분 각각과 서로 겹쳐져서 겹침면적을 형성하도록 하는 선형 (연결) 라인들로만 구성되되, 커플링(31)을 구성하는 선형 라인들이 적어도 3개 요구되며 이들은 서로 직교하게 연결되어야 하는 것으로도 표현될 수 있을 것이다.

특히, 도 3 (a)의 A 타입과 같은 커플링(31) 구조의 경우, 적층 공정에서 정렬(alignment)이 모든 방향에 대해 다소 어긋나더라도 공진기 패턴(41)과 커플링(31) 패턴의 겹침 면적을 항상 일정하게 유지할 수 있으므로 공정에서의 다양한 변동에 더욱 견실한 구조라 할 수 있다.

커플링 구조에 관한 다양한 기타 실시예

앞서 설명한 도 3에 의한 실시예는 공진기의 구조에 따라서 도 5 내지 도 7에서와 같은 다양한 변형예들로 구현될 수도 있을 것이다.

도 5 내지 도 7은 공진기 패턴(41)의 배열에 따른, 본 발명에 의한 적층형 칩 필터용 커플링(31) 구조의 다양한 변형예를 예시적으로 나타낸 도면이다.

도 5는 공진기 층에 형성된 공진기 패턴(41)이 2개 부분으로 서로 직렬적으로 분리되고 횡축 방향(즉, 가로 방향)으로 길게 연장 형성된 경우에 있어서, 가능한 커플링(31)의 구조를 예시적으로 나타내고 있다.

그리고, 도 6은 공진기 층에 형성된 공진기 패턴(41)이 2개 부분으로 서로 병렬적으로 분리되고 종축 방향(즉, 세로 방향)으로 길게 연장 형성된 경우에 있어서, 가능한 커플링(31)의 구조를 예시적으로 나타내고 있다.

또한, 도 7은 도 6의 경우와 같이 공진기 층에 형성된 공진기 패턴(41)이 2개 부분으로 서로 병렬적으로 분리되고 종축 방향(즉, 세로 방향)으로 길게 연장되되 서로 지그재그 형상으로 배치된 경우에 있어서, 가능한 커플링(31)의 구조를 예시적으로 나타내고 있다.

도 5 내지 도 7에 도시된 실시예들을 종합한다면, 적어도 3개의 선형 라인들은 서로 직교하면서 연결되는 것이 바람직할 것이지만, 반드시 선형의 라인들로만 한정되는 것은 아니며 동일 유사한 효과를 창출하는 범위 내에서의 곡선 또한 본 발명의 가능한 변형예에 포함된다고 할 것이다.

그리고, 관련 도면들에서도 알 수 있는 바와 같이, 커플링(31)의 연결부 패턴(31b)은 2개의 겹침부 패턴(31a) 사이의 중심을 관통하도록 정의된 종방향 축(즉, 세로축)을 중심으로 대칭 형상으로 형성될 수도 있으며, 부가적 또는 대안적으로 이러한 커플링(31)의 연결부 패턴(31b)은 2개의 겹침부 패턴(31a)을 관통하도록 정의된 횡방향 축(즉, 가로축)을 중심으로 대칭 형상으로 형성될 수도 있다.

이와 같은 커플링(31) 패턴의 대칭 구조는 적층 공정에서 정렬(alignment)이 모든 방향에 대해 다소 어긋나더라도 공진기 패턴(41)과 커플링(31) 패턴의 겹침 면적을 실질적으로 일정하게 유지할 수 있으므로 기타 비대칭 구조에 비하여 공정 변동에 대해 더 견실한 구조라고 할 것이다.

나아가, 도 5 내지 도 7 중 일부 변형예로서 도시된 바와도 같이, 커플링(31)의 연결부 패턴(31b)은 필요하다면 비대칭 형상으로 형성되는 것 또한 가능하다.

결국, 비록 도 5 내지 도 7에서 본 발명에 의한 커플링(31) 패턴의 가능한 변형예들을 도시하였지만, 반드시 이러한 예들에 한정되지 않고, 공진기 패턴(41)과 겹쳐지는 커플링(31)의 겹침부 2 부분들을 최단 거리인 "직선"으로 서로 연결하지 않고 일부 "우회"하도록 하는 커플링(31) 연결부 패턴(31b)에 대한 실시예들은 기본적으로 본 발명이 추구하고자 하는 기술적 사상의 범주 내에 속하는 것이 분명하다고 할 것입니다.

커플링 구조를 포함하는 적층형 칩 필터 구조

앞서 적층형 칩 필터(100) 중 커플링 층(30)에 구현되는 커플링(31)의 기하학적 형상에 관하여 설명하였다.

이러한 커플링(31)의 구조가 반영된 적층형 칩 필터(100)가 도 7에 도시되어 있다.

도 8에 도시된 바와 같이, 본 실시예에 의한 적층형 칩 필터(100)는 크게, 제 1 공진기 층(20), 제 2 공진기 층(40), 제 1 공진기 층(20)과 제 2 공진기 층(40) 사이에 위치되도록 적층되는 커플링 층(30), 및 접지 층(10)을 포함하여 이루어진다.

예시적으로, 제 1 공진기 층에 형성된 패턴은 인덕터이며, 제 2 공진기 층에 형성된 패턴은 커패시터일 수 있다.

이러한 커플링 층(30)에 패터닝된 커플링(31)은 기본적으로, 제 2 공진기 측(40)에 형성된 공진기 패턴(41)의 겹침 면적을 각각 형성하는 좌우 2개의 겹침부 패턴(31a)과, 좌우 2개의 겹침부 패턴(31a) 각각을 서로 연결하도록 구성된 연결부 패턴(31b)로 이루어지되, 이러한 연결부 패턴(31b)은 소정 길이의 적어도 3개의 선형 연결라인들로 이루어지도록 구성된다.

커플링 층(30)에 형성되는 커플링(31) 구조에 대하여 이미 상술한 다양한 실시예들이 본 발명에 의한 적층형 칩 필터에 적용될 수 있으므로 중복되는 설명은 생략한다.

이상에서 설명된 내용은 본 발명의 바람직한 실시예의 형태로 제공되었으므로, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해하여야 할 것이다. 따라서, 본 발명의 권리 범위는 개시된 실시예에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

100: 적층형 칩 필터
10: 접지 층 20: 제 1 공진기 층
30: 커플링 층 31: 커플링
31a: 겹침부 패턴 31b: 연결부 패턴
40: 제 2 공진기 층 41: 공진기 패턴

Claims

적층형 칩 필터에 사용되기 위한 커플링 구조로서, 상기 커플링은,
함께 적층되는 공진기 층에 형성된 패턴과 겹쳐져 적어도 2개의 서로 이격된 겹침 면적을 각각 형성하도록 구성된 적어도 2개의 겹침부 패턴; 및
상기 적어도 2개의 겹침부 패턴 각각을 서로 연결하도록 소정 길이의 적어도 5개의 선형 라인들이 서로 연결되어 이루어진 연결부 패턴
을 포함하는 커플링 구조.
제1항에 있어서,
상기 적어도 3개의 선형 라인들은 서로 직교하면서 연결되는 것을 특징으로 하는 커플링 구조.
제1항에 있어서,
상기 적어도 2개의 겹침부 패턴 각각은 서로 대칭 구조로 이격되게 형성되는 것을 특징으로 하는 커플링 구조.
제1항에 있어서,
상기 커플링의 연결부 패턴은 상기 적어도 2개의 겹침부 패턴 사이의 중심을 관통하도록 정의된 종방향 축을 중심으로 대칭 형상으로 형성되는 것을 특징으로 하는 커플링 구조.
제1항에 있어서,
상기 커플링의 연결부 패턴은 상기 적어도 2개의 겹침부 패턴을 관통하도록 정의된 횡방향 축을 중심으로 대칭 형상으로 형성되는 것을 특징으로 하는 커플링 구조.
제1항에 있어서,
상기 커플링의 연결부 패턴은 비대칭 형상으로 형성되는 것을 특징으로 하는 커플링 구조.
제1항에 있어서,
상기 적어도 2개의 겹침부 패턴의 폭과 상기 연결부 패턴의 폭은 서로 동일한 것을 특징으로 하는 커플링 구조.
제1항에 있어서,
상기 적어도 2개의 겹침부 패턴의 폭은 상기 연결부 패턴의 폭보다 더 큰 것을 특징으로 하는 커플링 구조.
제1항에 있어서,
상기 공진기 층에 형성된 패턴은 서로 이격된 2개 부분으로 구성되며, 그 각각이 상기 커플링의 적어도 2개 이상의 겹침부 패턴 각각과 서로 겹쳐지는 것을 특징으로 하는 커플링 구조.
제9항에 있어서,
상기 공진기 층에 형성된 패턴의 2개 부분은 상기 적어도 2개의 겹침부 패턴 사이의 중심을 관통하도록 정의된 종축 방향으로 연장되게 형성된 것을 특징으로 하는 커플링 구조.
제9항에 있어서,
상기 공진기 층에 형성된 패턴의 2개 부분은 상기 적어도 2개의 겹침부 패턴을 관통하도록 정의된 횡축 방향으로 연장되게 형성된 것을 특징으로 하는 커플링 구조.
적층형 칩 필터에 사용되기 위한 커플링 구조에 있어서,
함께 적층되는 공진기 층에 형성되는 공진기 패턴 - 상기 공진기 패턴은 서로 분리된 2개 부분으로 구성됨 - 중 상기 분리된 2개 부분 각각과 서로 겹쳐져서 겹침면적을 형성하도록 구성된 커플링을 포함하고, 상기 커플링은 소정 길이의 적어도 5개의 선형 라인들이 서로 직교하게 연결되는 것을 특징으로 하는 커플링 구조.
제 1 공진기 층;
제 2 공진기 층;
상기 제 1 공진기 층과 상기 제 2 공진기 층 사이의 커플링 층; 및
접지 층을 포함하여 이루어지며, 상기 커플링 층에 형성된 커플링은 제1항 내지 제12항 중 어느 한 항에 기재된 커플링 구조로 이루어진 것을 특징으로 하는 적층형 칩 필터.