KR101124137B1 - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR101124137B1 KR101124137B1 KR1020107020510A KR20107020510A KR101124137B1 KR 101124137 B1 KR101124137 B1 KR 101124137B1 KR 1020107020510 A KR1020107020510 A KR 1020107020510A KR 20107020510 A KR20107020510 A KR 20107020510A KR 101124137 B1 KR101124137 B1 KR 101124137B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon layer
- columnar
- conductive
- layer
- silicon
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 425
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 154
- 238000000034 method Methods 0.000 title claims description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 150000001875 compounds Chemical class 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 922
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 612
- 229910052710 silicon Inorganic materials 0.000 claims description 612
- 239000010703 silicon Substances 0.000 claims description 612
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 119
- 238000005530 etching Methods 0.000 claims description 119
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 119
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 80
- 229920005591 polysilicon Polymers 0.000 claims description 80
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 79
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 78
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 78
- 239000012535 impurity Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 54
- 238000005498 polishing Methods 0.000 claims description 48
- 238000001312 dry etching Methods 0.000 claims description 47
- 238000009792 diffusion process Methods 0.000 claims description 34
- 239000000126 substance Substances 0.000 claims description 31
- 239000010949 copper Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 26
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 238000001459 lithography Methods 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 229910052802 copper Inorganic materials 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 11
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000013329 compounding Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 5
- 239000006227 byproduct Substances 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000011109 contamination Methods 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 4
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 26
- 238000007689 inspection Methods 0.000 description 20
- 238000004140 cleaning Methods 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 12
- 230000000694 effects Effects 0.000 description 10
- 238000005457 optimization Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- 238000009740 moulding (composite fabrication) Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000005416 organic matter Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- -1 such as W) Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은, 소스, 드레인, 게이트의 저저항화를 위한 구조 및 원하는 게이트 길이, 소스, 드레인 형상과 기둥형상 반도체의 직경이 얻어지는 SGT의 제조방법을 제공하는 것을 과제로 한다. 본 발명은, 기둥형상의 제1 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 하부에 제2 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 주위에 게이트 절연막 및 게이트 전극을 형성하는 공정; 게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 절연막을 형성하는 공정; 게이트의 측벽에 절연막을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 상부에 제2 도전형 반도체층을 형성하는 공정; 및 기둥형상의 제1 도전형 반도체층의 상부와 하부에 형성한 제2 도전형 반도체층과 게이트에 금속과 반도체의 화합물을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법에 의해 상기 과제를 해결한다.
Description
본 발명은 반도체 장치 및 그 제조방법에 관한 것이다.
반도체 집적회로, 그 중에서도 MOS 트랜지스터를 이용한 집적회로는 고집적화의 일변도를 걷고 있다. 이러한 고집적화에 따라, 그 내부에서 사용되는 MOS 트랜지스터는 나노 영역까지 미세화가 진행되고 있다. MOS 트랜지스터의 미세화가 진행되면 누설 전류의 억제가 어렵고, 필요한 전류량 확보의 요청으로부터 회로의 점유면적을 좀처럼 작게 할 수 없는 문제가 있다. 이와 같은 문제를 해결하기 위해, 기판에 대해 소스, 게이트, 드레인이 수직방향으로 배치되고, 게이트가 기둥형상 반도체층을 둘러싼 구조의 SGT(Surrounding Gate Transistor)가 제안되었다(예를 들면, 특허문헌 1, 특허문헌 2, 특허문헌 3).
SGT는 기둥형상 반도체의 측면을 둘러싸도록 채널 영역을 형성하므로, 큰 게이트 폭을 작은 점유면적 내에 실현한다. 즉, 작은 점유면적으로 큰 ON 전류를 흘리는 것이 요구된다. 큰 ON 전류가 흐르므로, 소스, 드레인, 게이트의 저항이 높으면 소스, 드레인, 게이트에 원하는 전압을 인가하기가 어려워진다. 그러므로, 소스, 드레인, 게이트의 저저항화를 위한 설계를 포함한 SGT의 제조방법이 필요하게 된다. 또한, 큰 ON 전류가 흐르므로, 콘택의 저저항화가 필요하게 된다.
종래의 MOS 트랜지스터에 있어서, 게이트는 게이트 재료를 퇴적시키고, 리소그래피에 의해 게이트 패턴을 기판상의 레지스트에 전사하고 게이트 재료를 식각함으로써 형성된다. 즉, 종래의 MOS 트랜지스터에 있어서, 게이트 길이는 게이트 패턴에 의해 설계된다. 한편, SGT에 있어서는, 기둥형상 반도체의 측면이 채널 영역이므로, 기판에 대해 수직으로 전류가 흐른다. 즉, SGT에 있어서, 게이트 길이는 게이트 패턴에 의해 설계되는 것이 아니라 제조방법에 의해 설계되므로, 제조방법에 의해 게이트 길이와 게이트 길이의 편차가 결정된다.
SGT에 있어서, 미세화에 따라 발생하는 누설 전류의 증대를 억제하기 위해, 기둥형상 반도체의 직경을 작게 하는 것이 요구된다. 또한, 소스, 드레인의 최적화를 수행함으로써 쇼트 채널 효과를 억제하고 누설 전류를 억제할 수 있는 제조방법이 필요하게 된다.
SGT는 종래의 MOS 트랜지스터와 마찬가지로 제조 비용을 낮출 필요가 있다. 그러므로, 제조공정 수를 적게 하는 것이 요구된다. 이에, 본 발명은, 소스, 드레인, 게이트의 저저항화를 위한 구조 및 원하는 게이트 길이, 소스, 드레인 형상과 기둥형상 반도체의 직경이 얻어지는 SGT의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 양태에서는, 반도체 장치의 제조방법으로서, 기판상에 형성된 산화막상에 평면형상 반도체층이 형성되고, 평면형상 반도체층상에 기둥형상의 제1 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 제2 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 주위에 게이트 절연막 및 게이트 전극을 형성하는 공정; 게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 절연막을 측벽형상으로 형성하는 공정; 게이트의 측벽에 절연막을 측벽형상으로 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 상부에 제2 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정; 게이트에 금속과 반도체의 화합물을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정; 및 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기둥형상의 제1 도전형 반도체층의 중심에서 평면형상 반도체층의 끝까지의 길이는 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 게이트 절연막의 두께, 게이트 전극의 두께, 및 게이트의 측벽에 측벽형상으로 형성한 절연막의 두께의 합보다 큰 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 게이트 전극의 두께는 게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성한 절연막의 두께보다 큰 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 평면형상 반도체층은 평면형상 실리콘층이고, 제1 도전형 반도체층은 제1 도전형 실리콘층이고, 제2 도전형 반도체층은 제2 도전형 실리콘층인 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 평면형상 반도체층은 평면형상 실리콘층이고, 제1 도전형 반도체층은 p형 실리콘층 또는 비도핑(non-doped) 실리콘층이고, 제2 도전형 반도체층은 n형 실리콘층인 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 평면형상 반도체층은 평면형상 실리콘층이고, 제1 도전형 반도체층은 n형 실리콘층 또는 비도핑 실리콘층이고, 제2 도전형 반도체층은 p형 실리콘층인 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 패드 산화막을 통해 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층에 문턱값 조절용 불순물 주입을 수행하고, 불순물의 활성화 및 확산을 위해 어닐링을 수행하고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층의 불순물 분포를 균일화하는 공정; 및 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정을 포함하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정; 실리콘 질화막상에 실리콘 산화막을 형성하는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정; 아몰퍼스 실리콘 혹은 폴리실리콘을, 실리콘 산화막에 형성된 홀을 매립하도록 성막하는 공정; 화학기계연마에 의해 실리콘 산화막의 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 제거하는 공정; 식각에 의해 실리콘 산화막을 제거함으로써, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 형성하는 공정; 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 희생 산화시켜 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 치수를 축소하는 공정; 및 아몰퍼스 실리콘 혹은 폴리실리콘 마스크 표면의 실리콘 산화막을 식각에 의해 제거하는 공정을 포함하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정; 실리콘 질화막상에 실리콘 산화막을 형성하는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정; 및 산화막을 퇴적시키고 에치백을 수행함으로써 상기 실리콘 산화막을 관통하는 홀의 직경을 작게 하는 공정을 포함하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 마스크로 하여 건식 식각에 의해 실리콘 질화막 및 패드 산화막을 식각하고, 제1 하드마스크인 실리콘 질화막 마스크를 형성하는 공정; 및 제1 하드마스크 및 제2 하드마스크를 마스크로 하여 기둥형상의 제1 도전형 실리콘층을 건식 식각에 의해 형성하는 공정을 포함하고, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크가 전부 식각되고, 건식 식각 장치에서 검출할 수 있는 플라즈마 발광 강도가 변화하고, 상기 플라즈마 발광 강도의 변화를 검출함으로써 건식 식각 종점 검출을 수행하여 기둥형상의 제1 도전형 실리콘층의 높이를 제어하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 두께는 기둥형상의 제1 도전형 실리콘층의 높이보다 작은 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 채널부가 되는 기둥형상의 제1 도전형 실리콘층 측벽의 요철의 완화나, 건식 식각 중에 카본 등이 주입된 실리콘 표면의 제거와, 다음 공정의 건식 식각시에 발생하는 부생성물 등의 오염으로부터 기둥형상의 제1 도전형 실리콘층을 보호하기 위해, 형성된 기둥형상의 제1 도전형 실리콘층을 희생 산화시키는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층의 패턴을 형성하는 공정; 및 평면형상 실리콘층을 건식 식각하여 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층을 형성하고, 레지스트를 제거하는 공정을 포함하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 제1 도전형 실리콘층 희생 산화시에 형성된 희생 산화막을 터널 산화막으로 하여 불순물 주입 등에 의해 평면형상 실리콘층 표면에 제2 도전형 불순물을 도입하고, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기둥형상의 제1 도전형 실리콘층의 기둥 직경은 제1 하드마스크인 실리콘 질화막 마스크의 기둥 직경보다 작은 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층 형성에 이용하는 불순물 주입의 주입 각도는 0도～6도인 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기둥형상의 제1 도전형 반도체층의 상부에 불순물을 주입하지 않고, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 희생 산화막을 식각으로 제거하고, 실리콘 산화막이나 실리콘 질화막과 같은 게이트 절연막을 형성하고, 게이트 전극으로서 아몰퍼스 실리콘 혹을 폴리실리콘을, 기둥형상의 제1 도전형 실리콘층을 매립하도록 성막하는 공정; 및 화학기계연마에 의해 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 게이트 전극의 상면을 평탄화하는 공정을 포함하고, 화학기계연마에 있어서 제1 하드마스크인 실리콘 질화막을 화학기계연마의 스토퍼로 사용함으로써, 재현성 좋게 화학기계연마 연마량을 억제하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 에치백함으로써 원하는 게이트 길이를 갖는 게이트 전극을 형성하는 공정; 및 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘 표면을 산화시켜 아몰퍼스 실리콘 혹은 폴리실리콘 표면에 실리콘 산화막을 형성하는 공정을 포함하고, 상기 실리콘 산화막에 의해, 후공정에서 수행되는 습식 처리 또는 건식 처리로부터 게이트 상면이 보호되므로, 게이트 길이의 변동, 즉 게이트 길이의 편차나 게이트 상면으로부터의 게이트 절연막에의 손상을 억제하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 원하는 게이트 전극의 막두께보다 두꺼운 막두께의 실리콘 질화막을 성막하는 공정; 및 실리콘 질화막을 에치백하고, 실리콘 산화막을 식각함으로써 실리콘 질화막 측벽을 형성하는 공정을 포함하고, 실리콘 질화막 측벽의 막두께가 게이트 전극의 막두께가 되므로, 실리콘 질화막의 성막 막두께 및 에치백 조건을 조절함으로써 원하는 막두께의 게이트 전극을 형성할 수 있는 것을 특징으로 하고, 반사 방지막층(BARC층) 및 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 게이트 배선 패턴을 형성하고, 레지스트를 마스크로 하고 반사 방지막층(BARC층) 및 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 식각하여 게이트 전극 및 게이트 배선 패턴을 형성하는 공정; 기둥형상의 제1 도전형 실리콘층 상부의 실리콘 질화막 및 실리콘 질화막 측벽을 건식 식각 또는 습식 식각에 의해 제거하는 공정; 실리콘 질화막을 성막하고 실리콘 질화막을 에치백하여 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부를 노출하고, 게이트 전극의 상부이면서 기둥형상의 제1 도전형 실리콘층의 상부 측벽에 게이트 절연막을 사이에 두고 실리콘 질화막 측벽을 형성하고, 게이트 전극의 측벽에 실리콘 질화막 측벽, 즉 절연막 측벽을 형성하는 공정; 불순물 주입 등에 의해 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 불순물을 도입하고, 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 실리콘층을 형성하는 공정; 및 니켈(Ni) 또는 코발트(Co) 등의 금속막을 스퍼터링하고, 열처리를 가함으로써, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 표면을 금속과 반도체의 화합물화하고, 미반응 금속막을 제거함으로써, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 금속과 반도체의 화합물을 형성하는 공정을 포함하고, 실리콘 질화막 측벽에 의해, 게이트 전극과 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층이 분리되므로, 금속과 반도체의 화합물에 의한 게이트 전극과 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 단락을 방지할 수 있는 것을 특징으로 하고, 기둥형상의 제1 도전형 실리콘층 상부의 측벽을 실리콘 질화막으로 덮음으로써, 기둥형상의 제1 도전형 실리콘층의 측벽으로부터의 금속과 반도체의 화합물화를 제어하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 콘택 스토퍼로서 실리콘 질화막 등을 성막하는 공정; 층간막으로서 실리콘 산화막을 성막한 후, 화학기계연마에 의해 평탄화하는 공정; 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층상, 게이트 전극상, 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 식각에 의해 콘택홀을 형성하는 공정; 콘택홀에 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 콘택 플러그를 형성하는 공정; 탄화규소(SiC) 등의 제1층 배선의 식각 스토퍼를 성막하고, 이어서 제1 배선층의 층간막인 저유전율막을 성막하는 공정; 및 제1층 배선을 패터닝하여 제1 배선층의 홈 패턴을 형성하고, 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 제1층 배선을 형성하는 공정을 포함하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는 것을 특징으로 하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는 것을 특징으로 하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정 후, 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는 것을 특징으로 하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는 것을 특징으로 하는 상기 기재된 반도체 장치의 제조방법이다.
또한, 본 발명의 바람직한 양태에서는, 반도체 장치로서, 기판 위에 형성되고, 제2 도전형 반도체층이 형성된 평면형상 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 평면형상 반도체층; 상기 평면형상 반도체층 위에 형성되고, 상부에 제2 도전형 반도체층이 형성된 기둥형상의 제1 도전형 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 기둥형상의 제1 도전형 반도체층; 상기 기둥형상의 제1 도전형 반도체층의 주위에 형성된 게이트 절연막; 상기 게이트 절연막을 둘러싼 게이트 전극으로서 금속과 반도체의 화합물이 형성된 게이트 전극; 및 상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성되는 동시에, 상기 게이트 전극의 측벽에 측벽형상으로 형성된 절연막을 구비하는 것을 특징으로 하는 반도체 장치이다.
또한, 본 발명의 바람직한 양태에서는, 상기 기둥형상의 제1 도전형 반도체층의 중심에서 상기 평면형상 반도체층의 끝까지의 길이가 상기 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 상기 게이트 절연막의 두께, 상기 게이트 전극의 두께, 및 상기 게이트 전극의 측벽에 측벽형상으로 형성된 상기 절연막의 합보다 큰 상기 기재된 반도체 장치이다.
또한, 본 발명의 바람직한 양태에서는, 상기 게이트 전극의 두께가 상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성된 상기 절연막의 두께보다 큰 상기 기재된 반도체 장치이다.
본 발명에서는, 반도체 장치의 제조방법으로서, 기판상에 형성된 산화막상에 평면형상 반도체층이 형성되고, 평면형상 반도체층상에 기둥형상의 제1 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 제2 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 주위에 게이트 절연막 및 게이트 전극을 형성하는 공정; 게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 절연막을 측벽 형상으로 형성하는 공정; 게이트의 측벽에 절연막을 측벽형상으로 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 상부에 제2 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정; 게이트에 금속과 반도체의 화합물을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정; 및 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법에 의해, 소스, 드레인, 게이트의 저저항화를 위한 구조 및 원하는 게이트 길이, 소스, 드레인 형상과 기둥형상 반도체의 직경이 얻어지는 SGT의 제조방법을 제공한다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 반도체층의 중심에서 평면형상 반도체층의 끝까지의 길이는 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 게이트 절연막의 두께, 게이트 전극의 두께, 및 게이트의 측벽에 측벽형상으로 형성한 절연막의 두께의 합보다 큰 것을 특징으로 함으로써, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성할 수 있고, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층을 저저항화할 수 있다.
또한, 본 발명에서는, 게이트 전극의 두께는 게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성한 절연막의 두께보다 큼으로써, 게이트 전극에 금속과 반도체의 화합물을 형성할 수 있고, 게이트 전극을 저저항화할 수 있다.
또한, 본 발명에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 패드 산화막을 통해 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층에 문턱값 조절용 불순물 주입을 수행하고, 불순물의 활성화 및 확산을 위해 어닐링을 수행하고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층의 불순물 분포를 균일화하는 공정; 및 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정을 포함함으로써, 다음 공정에서 성막하는 실리콘 질화막과 실리콘간 응력을 완화하기 위해 성막하는 패드 산화막을 불순물 주입시의 터널 산화막으로도 사용함으로써, 제조공정 수를 줄일 수 있어 제조 비용을 낮출 수 있다.
또한, 본 발명에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정; 실리콘 질화막상에 실리콘 산화막을 형성하는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정; 아몰퍼스 실리콘 혹은 폴리실리콘을, 실리콘 산화막에 형성된 홀을 매립하도록 성막하는 공정; 화학기계연마에 의해 실리콘 산화막의 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 제거하는 공정; 식각에 의해 실리콘 산화막을 제거함으로써, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 형성하는 공정; 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 희생 산화시켜 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 치수를 축소하는 공정; 및 아몰퍼스 실리콘 혹은 폴리실리콘 마스크 표면의 실리콘 산화막을 식각에 의해 제거하는 공정을 포함함으로써, 이후에 형성되는 기둥형상의 제1 도전형 실리콘층의 기둥 직경을 작게 할 수 있음에 따라, 트랜지스터의 쇼트 채널 효과를 억제하고 누설 전류를 감소시킬 수 있다.
또한, 본 발명에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정; 실리콘 질화막상에 실리콘 산화막을 형성하는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정; 및 산화막을 퇴적시키고 에치백을 수행함으로써 상기 실리콘 산화막을 관통하는 홀의 직경을 작게 하는 공정을 포함함으로써, 이후에 형성되는 기둥형상의 제1 도전형 실리콘층의 기둥 직경을 작게 할 수 있음에 따라, 트랜지스터의 쇼트 채널 효과를 억제하고 누설 전류를 감소시킬 수 있다.
또한, 본 발명에서는, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 마스크로 하여 건식 식각에 의해 실리콘 질화막 및 패드 산화막을 식각하고, 제1 하드마스크인 실리콘 질화막 마스크를 형성하는 공정; 및 제1 하드마스크 및 제2 하드마스크를 마스크로 하여 기둥형상의 제1 도전형 실리콘층을 건식 식각에 의해 형성하는 공정에 의해, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크가 전부 식각되고, 건식 식각 장치에서 검출할 수 있는 플라즈마 발광 강도가 변화하고, 상기 플라즈마 발광 강도의 변화를 검출함으로써 건식 식각 종점 검출을 수행하여 기둥형상의 제1 도전형 실리콘층의 높이를 제어할 수 있다.
또한, 본 발명에서는, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 두께는 기둥형상의 제1 도전형 실리콘층의 높이보다 작은 것을 특징으로 함으로써, 건식 식각 종점 검출을 수행할 수 있다.
또한, 본 발명에서는, 채널부가 되는 기둥형상의 제1 도전형 실리콘층 측벽의 요철의 완화나, 건식 식각 중에 카본 등이 주입된 실리콘 표면의 제거와, 다음 공정의 건식 식각시에 발생하는 부생성물 등의 오염으로부터 기둥형상의 제1 도전형 실리콘층을 보호하기 위해, 형성된 기둥형상의 제1 도전형 실리콘층을 희생 산화시키는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층의 패턴을 형성하는 공정; 및 평면형상 실리콘층을 건식 식각하여 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층을 형성하고, 레지스트를 제거하는 공정을 포함함으로써, 희생 산화에 의해 형성된 산화막을 제1 도전형 실리콘층 보호막으로 사용하므로, 제조공정 수를 줄일 수 있어 제조 비용을 낮출 수 있다.
또한, 본 발명에서는, 제1 도전형 실리콘층 희생 산화시에 형성된 희생 산화막을 터널 산화막으로 하여 불순물 주입 등에 의해 평면형상 실리콘층 표면에 제2 도전형 불순물을 도입하고, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성함으로써, 희생 산화에 의해 형성된 산화막을 제1 도전형 실리콘층 보호막으로 사용하고, 나아가 불순물 주입시의 터널 산화막으로 사용하므로, 제조공정 수를 줄일 수 있어 제조 비용을 낮출 수 있다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 실리콘층의 기둥 직경은 제1 하드마스크인 실리콘 질화막 마스크의 기둥 직경보다 작은 것을 특징으로 함으로써, 주입시에 제1 도전형 실리콘층의 측벽으로부터 불순물이 주입되는 것을 방지할 수 있다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층 형성에 이용하는 불순물 주입의 주입 각도는 0도～6도인 것을 특징으로 함으로써, 주입시에 기둥형상의 제1 도전형 실리콘층의 측벽으로부터 불순물이 주입되는 것을 방지할 수 있다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 반도체층의 상부에 불순물을 주입하지 않고, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성함으로써, 기둥형상의 제1 도전형 실리콘층 상부와 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층의 주입 조건을 용이하게 최적화할 수 있으므로, 쇼트 채널 효과를 억제하고 누설 전류를 억제할 수 있다.
또한, 본 발명에서는, 희생 산화막을 식각으로 제거하고, 실리콘 산화막이나 실리콘 질화막과 같은 게이트 절연막을 형성하고, 게이트 전극으로서 아몰퍼스 실리콘 혹은 폴리실리콘을, 기둥형상의 제1 도전형 실리콘층을 매립하도록 성막하는 공정; 및 화학기계연마에 의해 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 게이트 전극의 상면을 평탄화하는 공정에 의해, 화학기계연마에 있어서 제1 하드마스크인 실리콘 질화막을 화학기계연마의 스토퍼로 사용함으로써, 재현성 좋게 화학기계연마 연마량을 억제할 수 있다.
또한, 본 발명에서는, 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 에치백함으로써 원하는 게이트 길이를 갖는 게이트 전극을 형성하는 공정; 및 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘 표면을 산화시켜 아몰퍼스 실리콘 혹은 폴리실리콘 표면에 실리콘 산화막을 형성하는 공정에 따라, 상기 실리콘 산화막에 의해, 후공정에서 수행되는 습식 처리 또는 건식 처리로부터 게이트 상면이 보호되므로, 게이트 길이의 변동, 즉 게이트 길이의 편차나 게이트 상면으로부터의 게이트 절연막에의 손상을 억제할 수 있다.
또한, 본 발명에서는, 원하는 게이트 전극의 막두께보다 두꺼운 막두께의 실리콘 질화막을 성막하는 공정; 및 실리콘 질화막을 에치백하고, 실리콘 산화막을 식각함으로써 실리콘 질화막 측벽을 형성하는 공정에 의해, 실리콘 질화막 측벽의 막두께가 게이트 전극의 막두께가 되므로, 실리콘 질화막의 성막 막두께 및 에치백 조건을 조절함으로써 원하는 막두께의 게이트 전극을 형성할 수 있고, 반사 방지막층(BARC층) 및 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 게이트 배선 패턴을 형성하고, 레지스트를 마스크로 하고 반사 방지막층(BARC층) 및 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 식각하여 게이트 전극 및 게이트 배선 패턴을 형성하는 공정; 기둥형상의 제1 도전형 실리콘층 상부의 실리콘 질화막 및 실리콘 질화막 측벽을 건식 식각 또는 습식 식각에 의해 제거하는 공정; 실리콘 질화막을 성막하고 실리콘 질화막을 에치백하여 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부를 노출하고, 게이트 전극의 상부이면서 기둥형상의 제1 도전형 실리콘층의 상부 측벽에 게이트 절연막을 사이에 두고 실리콘 질화막 측벽을 형성하고, 게이트 전극의 측벽에 실리콘 질화막 측벽, 즉 절연막 측벽을 형성하는 공정; 불순물 주입 등에 의해 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 불순물을 도입하고, 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 실리콘층을 형성하는 공정; 및 니켈(Ni) 또는 코발트(Co) 등의 금속막을 스퍼터링하고, 열처리를 가함으로써, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 표면을 금속과 반도체의 화합물화하고, 미반응 금속막을 제거함으로써, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 금속과 반도체의 화합물을 형성하는 공정에 따라, 실리콘 질화막 측벽에 의해, 게이트 전극과 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층이 분리되므로, 금속과 반도체의 화합물에 의한 게이트 전극과 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 단락을 방지할 수 있고, 기둥형상의 제1 도전형 실리콘층 상부의 측벽을 실리콘 질화막으로 덮음으로써, 기둥형상의 제1 도전형 실리콘층의 측벽으로부터의 금속과 반도체의 화합물화를 제어할 수 있다.
또한, 본 발명에서는, 콘택 스토퍼로서 실리콘 질화막 등을 성막하는 공정; 층간막으로서 실리콘 산화막을 성막한 후, 화학기계연마에 의해 평탄화하는 공정; 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층상, 게이트 전극상, 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 식각에 의해 콘택홀을 형성하는 공정; 콘택홀에 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 콘택 플러그를 형성하는 공정; 탄화규소(SiC) 등의 제1층 배선의 식각 스토퍼를 성막하고, 이어서 제1 배선층의 층간막인 저유전율막을 성막하는 공정; 및 제1층 배선을 패터닝하여 제1 배선층의 홈 패턴을 형성하고, 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 제1층 배선을 형성하는 공정에 의해 콘택을 저저항화할 수 있다.
또한, 본 발명에서는, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 식각 조건의 최적화, 및 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 식각 조건의 최적화, 및 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정 후, 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀의 식각 조건의 최적화, 및 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀의 식각 조건의 최적화, 및 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 반도체 장치로서, 기판 위에 형성되고, 제2 도전형 반도체층이 형성된 평면형상 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 평면형상 반도체층; 상기 평면형상 반도체층 위에 형성되고, 상부에 제2 도전형 반도체층이 형성된 기둥형상의 제1 도전형 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 기둥형상의 제1 도전형 반도체층; 상기 기둥형상의 제1 도전형 반도체층의 주위에 형성된 게이트 절연막; 상기 게이트 절연막을 둘러싼 게이트 전극으로서 금속과 반도체의 화합물이 형성된 게이트 전극; 및 상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성되는 동시에, 상기 게이트 전극의 측벽에 측벽형상으로 형성된 절연막을 구비함으로써, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층, 게이트 전극, 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층 각각에 서로 다른 전압을 인가할 수 있고, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층, 게이트 전극, 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층을 저저항화할 수 있다.
또한, 본 발명에서는, 상기 기둥형상의 제1 도전형 반도체층의 중심에서 상기 평면형상 반도체층의 끝까지의 길이가 상기 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 상기 게이트 절연막의 두께, 상기 게이트 전극의 두께, 및 상기 게이트 전극의 측벽에 측벽형상으로 형성된 상기 절연막의 합보다 큼으로써, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성할 수 있고, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층을 저저항화할 수 있다.
또한, 본 발명에서는, 상기 게이트 전극의 두께가 상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성된 상기 절연막의 두께보다 큼으로써, 게이트 전극에 금속과 반도체의 화합물을 형성할 수 있고, 게이트 전극을 저저항화할 수 있다.
도 1은 본 발명의 반도체 장치의 제조방법을 나타낸 테이블이다.
도 2a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 2b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 3a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 3b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 4a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 4b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 5a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 5b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 6a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 6b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 7a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 7b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 8a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 8b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 9a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 9b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 10a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 10b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 11a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 11b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 12a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 12b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 13a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 13b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 14a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 14b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 15a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 15b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 16a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 16b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 17a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 17b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 18a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 18b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 19a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 19b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 20a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 20b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 21a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 21b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 22a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 22b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 23a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 23b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 24a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 24b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 25a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 25b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 26a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 26b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 27a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 27b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 28a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 28b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 29a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 29b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 30a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 30b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 31a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 31b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 32a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 32b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 33a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 33b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 34a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 34b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 35a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 35b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 36은 도 35a의 절단선 B-B'에 따른 단면도이다.
도 37은 도 35a의 절단선 B-B'에 따른 단면도이다.
도 38a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 38b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 39a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 39b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 40a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 40b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 41a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 41b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 42a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 42b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 43a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 43b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 2a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 2b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 3a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 3b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 4a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 4b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 5a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 5b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 6a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 6b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 7a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 7b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 8a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 8b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 9a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 9b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 10a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 10b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 11a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 11b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 12a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 12b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 13a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 13b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 14a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 14b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 15a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 15b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 16a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 16b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 17a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 17b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 18a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 18b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 19a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 19b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 20a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 20b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 21a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 21b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 22a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 22b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 23a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 23b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 24a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 24b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 25a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 25b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 26a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 26b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 27a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 27b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 28a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 28b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 29a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 29b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 30a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 30b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 31a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 31b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 32a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 32b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 33a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 33b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 34a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 34b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 35a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 35b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 36은 도 35a의 절단선 B-B'에 따른 단면도이다.
도 37은 도 35a의 절단선 B-B'에 따른 단면도이다.
도 38a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 38b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 39a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 39b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 40a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 40b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 41a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 41b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 42a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 42b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 43a는 본 발명에 따른 반도체 장치의 제조예를 나타낸 평면도이다.
도 43b는 본 발명에 따른 반도체 장치의 제조예를 나타낸 A-A' 단면 공정도이다.
도 35a는 본 발명을 이용하여 형성된 NMOS SGT의 평면도이고, 도 35b는 도 35a의 절단선 A-A'에 따른 단면도이다. 이하, 도 35a 및 도 35b를 참조하여 본 발명을 이용하여 형성된 NMOS SGT에 대해 설명한다.
Si 기판(111)상에 형성된 BOX층(120)상에 평면형상 실리콘층(112)이 형성되고, 평면형상 실리콘층(112)상에 기둥형상 실리콘층(113)이 형성되고, 기둥형상 실리콘층(113)의 주위에 게이트 절연막(124) 및 게이트 전극(141)이 형성되어 있다. 기둥형상 실리콘층(113) 하부의 평면형상 실리콘층(112)에는 N+ 소스 확산층(200)이 형성되고, 기둥형상 실리콘층(113)의 상부에는 N+ 드레인 확산층(201)이 형성되어 있다. N+ 소스 확산층(200)상에는 콘택(174)이 형성되고, N+ 드레인 확산층(201)상에는 콘택(173)이 형성되고, 게이트 전극(141a)에서 연장된 게이트 배선(141b)상에는 콘택(172)이 형성되어 있다.
도 36은 도 35a의 절단선 B-B'에 따른 단면도이다. 소스 영역을 저저항화하기 위해서는 소스 영역에 실리사이드(153)를 형성할 필요가 있다. 그러므로, 평면형상 실리콘층(112)에 실리사이드를 형성하기 위해서는 이하의 조건식 (1)이 필요하다.
Wa > Wp + Wox + Wg + Ws (1)
여기서 Wa는 실리콘 기둥(113)의 중심에서 평면형상 실리콘층(112)의 끝까지의 길이, Wp는 실리콘 기둥(113)의 중심에서 측벽까지의 길이, Wox는 게이트 산화막(124)의 두께, Wg는 게이트 전극(141)의 폭, Ws는 질화막 측벽(133)의 폭, 즉 절연막의 폭이다. 도 37은 도 35a의 절단선 B-B'에 따른 단면도이다. 게이트 전극(141)을 저저항화하기 위해서는 게이트 전극(141)에 실리사이드(151)를 형성할 필요가 있다. 그러므로, 게이트 전극(141)에 실리사이드(151)를 형성하기 위해서는 이하의 조건식 (2)가 필요하다.
Wg > Ws (2)
여기서 Wg는 게이트 전극(141)의 폭, Ws는 질화막 측벽(134)의 폭, 즉 절연막의 폭이다. 상기 조건을 만족하는 구조를 이용함으로써, 소스, 드레인, 게이트의 기생저항을 감소시키고 ON 전류를 크게 할 수 있다.
N+ 소스 확산층을 GND 전위에 접속시키고, N+ 드레인 확산층을 Vcc 전위에 접속시키고, 게이트 전극에 0～Vcc의 전위를 인가함으로써, 상기 SGT는 트랜지스터 동작을 수행한다. 또한, 기둥형상 실리콘층의 상부에 형성되는 N+ 확산층이 N+ 소스 확산층이고, 기둥형상 실리콘층 하부의 평면형상 실리콘층에 형성되는 N+ 확산층이 N+ 드레인 확산층이어도 좋다.
이하, 본 발명의 SGT를 형성하기 위한 제조방법의 일례를 도 1 내지 도 35b를 참조하여 설명한다. 또, 이들 도면에서는 동일한 구성요소에 대해서는 동일한 부호가 부여되어 있다. 도 1a 및 도 1b는 본 발명의 SGT를 형성하기 위한 제조공정이고, 도 2a 내지 도 35b는 본 발명에 따른 SGT의 제조예를 나타내고 있다. a는 평면도, b는 A-A' 단면도를 나타내고 있다.
도 2a 및 도 2b를 참조하면, Si 기판(111)상에 BOX층(120)이 형성되고, BOX층(120)상에 실리콘층(110)이 형성된 SOI 기판을 이용하여 SOI층(110)상에 패드 산화막(121)을 성막한다. 패드 산화막을 형성하기 전에 로트(lot) 형성을 수행하고, 레이저 마크(laser mark) 형성을 수행하고, 패드 산화막 세정을 수행할 수도 있다. 또한, 패드 산화 후에 패드 산화막 두께 측정을 수행할 수도 있다(도 1 스텝 1, 2, 3, 4, 5).
도 2a 및 도 2b를 참조하면, 패드 산화막(121)을 통해 SOI층에 문턱값 조절용 불순물 주입을 수행한다. 이어서, 불순물의 활성화 및 확산을 위해 어닐링을 수행하고, SOI층의 불순물 분포를 균일화한다. 다음 공정에서 성막하는 실리콘 질화막과 실리콘간 응력을 완화하기 위해 성막하는 패드 산화막을 불순물 주입시의 터널 산화막으도 이용함으로써, 제조공정 수를 줄일 수 있어 제조 비용을 낮출 수 있다(도 1 스텝 6, 7).
도 3a 및 도 3b를 참조하면, 제1 하드마스크인 실리콘 질화막(130)을 성막하고, 이어서 실리콘 산화막(122)을 성막한다. 실리콘 질화막 형성 후, 질화막 두께 측정을 수행할 수도 있다. 또한, 실리콘 산화막 형성 후, 실리콘 산화막 두께 측정을 수행할 수도 있다(도 1 스텝 8, 9, 10, 11).
도 4a 및 도 4b를 참조하면, 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상 실리콘층을 반전한 패턴을 형성하고, 기둥형상 실리콘층의 형성 개소에 실리콘 산화막(122)을 관통하는 홀을 건식 식각에 의해 형성한다. 리소그래피 후에 치수 측정, 검사를 수행할 수도 있다. 또한, 식각 후에 세정을 수행할 수도 있다(도 1 스텝 12, 13, 14, 15, 16, 17, 18, 19).
이후, 도 38a 및 도 38b를 참조하여 산화막(129)을 퇴적시키고, 도 39a 및 도 39b를 참조하여 산화막(129)을 에치백함으로써 실리콘 산화막(122)을 관통하는 홀의 직경을 작게 할 수도 있다.
도 5a 및 도 5b를 참조하면, 아몰퍼스 실리콘 혹은 폴리실리콘(140)을, 실리콘 산화막(122)에 형성된 홀을 매립하도록 성막한다. 아몰퍼스 실리콘 혹은 폴리실리콘 퇴적 전에 세정을 수행할 수도 있다. 또한, 퇴적 후에 막두께를 측정할 수도 있다(도 1 스텝 20, 21, 22).
도 6a 및 도 6b를 참조하면, CMP(Chemical Mechanical Polishing: 화학기계연마)에 의해 실리콘 산화막(122)상의 아몰퍼스 실리콘 혹은 폴리실리콘(140)을 연마하여 제거한다. 연마 후, 막두께를 측정할 수도 있다(도 1 스텝 23, 24).
도 7a 및 도 7b를 참조하면, 불산(hydrofluoric acid) 등에 의한 습식 식각 또는 건식 식각에 의해 실리콘 산화막(122)을 제거함으로써, 후공정의 기둥형상 실리콘층 건식 식각시에 제2 하드마스크가 되는 아몰퍼스 실리콘 혹은 폴리실리콘(140)을 형성한다(도 1 스텝 25).
도 8a 및 도 8b를 참조하면, 아몰퍼스 실리콘 혹은 폴리실리콘(140)을 희생 산화시켜 실리콘 산화막(128)을 형성하고, 아몰퍼스 실리콘 혹은 폴리실리콘의 치수를 축소한다. 희생 산화 전에 희생 산화 전 세정을 수행해도 좋다. 또한, 산화 후에 막두께를 측정해도 좋다(도 1 스텝 26, 27, 28). 이러한 희생 산화에 의해, 도 11a 및 도 11b에서 형성되는 기둥형상 실리콘층(113)의 치수를 축소할 수 있다. 이러한 기둥형상 실리콘층의 직경을 작게 할 수 있음에 따라, 쇼트 채널 효과를 억제하고 누설 전류를 감소시킬 수 있다.
도 9a 및 도 9b를 참조하면, 아몰퍼스 실리콘 혹은 폴리실리콘(140) 표면의 실리콘 산화막(128)을 불산 등에 의한 습식 식각 또는 건식 식각에 의해 제거한다(도 1 스텝 29).
도 10a 및 도 10b를 참조하면, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘(140)을 마스크로 하여 건식 식각에 의해 제1 하드마스크인 실리콘 질화막(130) 및 패드 산화막(121)을 식각한다(도 1 스텝 30, 31).
도 11a 및 도 11b를 참조하면, 제1 하드마스크인 실리콘 질화막(130) 및 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘(140)을 마스크로 하여 기둥형상 실리콘층(113)을 건식 식각에 의해 형성한다. 식각 후, 유기물 제거, SEM을 이용한 검사, 단차 확인을 수행해도 좋다(도 1 스텝 32, 33, 34, 35). 건식 식각시에는 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘(140)도 식각되고, 아몰퍼스 실리콘 혹은 폴리실리콘(140)이 전부 식각되면 건식 식각 장치에서 검출할 수 있는 플라즈마 발광 강도가 변화하므로, 이러한 플라즈마 발광 강도의 변화를 검출함으로써 식각 종점 검출이 가능해져, 식각률(etching rate)에 상관없이 안정적으로 기둥형상 실리콘층(113)의 높이를 제어할 수 있다.
상기 종점 검출 방법을 이용하기 위해서는, 기둥형상 실리콘층 건식 식각 전의 아몰퍼스 실리콘 혹은 폴리실리콘(140)의 막두께(Tn)(도 10a 및 도 10b)가 기둥형상 실리콘층의 높이(Tp)보다 작게 형성되어 있을 필요가 있다.
또한, 이때 매립 산화막층(120)상에 평면형상 실리콘층(112)을 형성한다.
도 12a 및 도 12b를 참조하면, 채널부가 되는 기둥형상 실리콘층(113) 측벽의 요철의 완화나, 건식 식각 중에 카본 등이 주입된 실리콘 표면의 제거를 위해, 기둥형상 실리콘층(113) 및 평면형상 실리콘층(112) 표면을 희생 산화시켜 희생 산화막(123)을 형성한다. 희생 산화 전에 희생 산화 전 세정을 수행해도 좋다. 또한, 희생 산화 후에 희생 산화막 두께를 측정해도 좋다(도 1 스텝 36, 37, 38).
도 13a 및 도 13b를 참조하면, 레지스트(150)를 도포하고, 리소그래피를 이용하여 레지스트에 의해 소스 확산층의 패턴을 형성한다. 리소그래피 후, 오버레이(overlay) 오차 계측, 치수 측정, 검사를 수행해도 좋다(도 1 스텝 39, 40, 41, 42, 43). 이때, 기둥형상 실리콘층(113) 및 평면형상 실리콘층(112)상에는 상기 희생 산화에 의해 형성된 희생 산화막(123)에 의해, 다음 공정의 건식 식각시에 발생하는 부생성물 등의 오염으로부터 실리콘 표면이 보호된다.
도 14a 및 도 14b를 참조하면, 평면형상 실리콘층(112)을 건식 식각에 의해 가공하여 평면형상 실리콘층(112)을 분리한다(도 1 스텝 44, 45).
도 15a 및 도 15b를 참조하면, 레지스트를 제거한다. 그 후, SEM에 의한 검사, 단차 확인을 수행해도 좋다(도 1 스텝 46, 47, 48).
도 16a 및 도 16b를 참조하면, 불순물 주입 등에 의해 평면형상 실리콘층(112) 표면에 P나 As 등의 불순물을 도입하여 N+ 소스 확산층(200)을 형성한다(도 1 스텝 49, 50). 이때, 기둥형상 실리콘층(113), 평면형상 실리콘층(112)의 희생 산화시에 형성된 희생 산화막(123)을 터널 산화막으로 사용함으로써, 제조공정 수를 줄일 수 있다.
또한, 주입시에 기둥형상 실리콘층(113)의 측벽으로부터 불순물이 주입되면 트랜지스터 특성이 변동하는 요인이 된다. 그래서, 질화막(130)의 폭인 Wn보다도 기둥형상 실리콘층의 폭(Wp1, Wp2)이 작은 것이 필수적이다. 단, Wp1은 기둥형상 실리콘층 하부의 폭, Wp2는 기둥형상 실리콘층 상부의 폭이다.
또한, 주입시에 기둥형상 실리콘층(113)의 측벽으로부터 불순물이 주입되지 않도록 작은 각도, 즉 0도～6도로 불순물을 주입하는 것이 바람직하다.
또한, 본 공정에 있어서는 기둥형상 실리콘층(113)상에 형성되는 실리콘 질화막(130)에 의해 기둥형상 실리콘층(113)의 상부에의 주입은 행해지지 않는다. N+ 소스 확산층(200)에의 주입은 0°인 것이 바람직하지만, 이후에 기둥형상 실리콘층(113)의 상부에 형성되는 드레인 확산층에의 주입은 게이트 전극과 자기정합적으로 형성되므로, 각도를 부여하여 주입하는 것이 바람직하다. 상기와 같이 평면형상 실리콘층에 형성되는 소스 확산층과 기둥형상 실리콘층 상부에 형성되는 드레인 확산층에의 주입을 별도로 수행함으로써, 각각의 주입 조전을 용이하게 최적화할 수 있으므로, 쇼트 채널 효과를 억제하고 누설 전류를 억제할 수 있다.
도 17a 및 도 17b를 참조하면, 희생 산화막(123)을 불산 등에 의한 습식 식각으로 제거하고, 게이트 절연막(124)으로서 실리콘 산화막이나 실리콘 산질화막을 형성한다. 게이트 절연막 형성 전에 게이트 형성 전(前) 세정을 수행해도 좋다. 또한, 절연막 형성 후, 막두께 측정을 수행해도 좋다(도 1 스텝 51, 52, 53, 54).
도 18a 및 도 18b를 참조하면, 게이트 도전막으로서 아몰퍼스 실리콘 혹은 폴리실리콘(141)을, 기둥형상 실리콘층(113)을 매립하도록 성막한다. 성막 후, 막두께를 측정해도 좋다(도 1 스텝 55, 56).
도 19a 및 도 19b를 참조하면, CMP(화학기계연마)에 의해 아몰퍼스 실리콘 혹은 폴리실리콘(141)을 연마하여 게이트 도전막의 상면을 평탄화한다. CMP에 있어서 제1 하드마스크인 실리콘 질화막(130)을 CMP의 스토퍼로 사용함으로써, 재현성 좋게 CMP 연마량을 제어할 수 있다(도 1 스텝 57).
도 20a 및 도 20b를 참조하면, 게이트 도전막인 아몰퍼스 실리콘 혹은 폴리실리콘(141)을 에치백함으로써 게이트 길이를 결정한다(도 1 스텝 58).
도 21a 및 도 21b를 참조하면, 게이트 도전막인 아몰퍼스 실리콘 혹은 폴리실리콘(141) 표면을 산화시켜 아몰퍼스 실리콘 혹은 폴리실리콘(141) 표면에 실리콘 산화막(125)을 형성한다. 산화 전에 세정을 수행해도 좋다(도 1 스텝 59, 60). 이러한 실리콘 산화막(125)에 의해, 후공정에서 수행되는 습식 처리 또는 건식 처리로부터 게이트 상면이 보호되므로, 게이트 길이의 변동, 즉 게이트 길이의 편차나 게이트 상면으로부터의 게이트 절연막(124)에의 손상을 억제할 수 잇다.
도 22a 및 도 22b를 참조하면, 원하는 게이트 전극의 막두께보다 두꺼운 막두께의 실리콘 질화막(131)을 성막한다. 성막 후, 막두께를 측정해도 좋다(도 1 스텝 61, 62).
도 23a 및 도 23b를 참조하면, 실리콘 질화막(131)을 에치백함으로써 실리콘 질화막 측벽(131)을 형성한다. 이때, 실리콘 산화막(125)도 식각된다. 에치백 후, 유기물 제거를 수행해도 좋다. 또한, 형상 측정을 수행해도 좋다(도 1 스텝 63, 64, 65). 실리콘 질화막 측벽(131)의 막두께가 게이트 전극의 막두께가 되므로, 실리콘 질화막(131)의 성막 막두께 및 에치백 조건을 조절함으로써 원하는 막두께의 게이트 전극을 형성할 수 있다.
도 24a 및 도 24b를 참조하면, BARC층(161) 및 레지스트(160)를 도포하고, 리소그래피를 이용하여 레지스트(160)에 의해 게이트 배선 패턴을 형성한다. 패턴 형성 후, 오버레이 오차 계측, 치수 측정, 검사를 수행해도 좋다(도 1 스텝 66, 67, 68, 69, 70).
도 25a 및 도 25b를 참조하면, 레지스트(160)를 마스크로 하고 BARC층(161) 및 게이트 도전막인 아몰퍼스 실리콘 혹은 폴리실리콘(141)을 식각하여 게이트 전극(141a) 및 게이트 배선(141b)을 형성하고, 레지스트 및 BARC층을 제거한다. 식각 후, 치수 측정을 수행해도 좋다(도 1 스텝 71, 72, 73, 74, 75).
도 26a 및 도 26b를 참조하면, 기둥형상 실리콘층(113) 상부의 실리콘 질화막(130) 및 실리콘 질화막 측벽(131) 및 실리콘 산화막(121, 125), 평면형상 실리콘층 상부의 산화막(124)을 건식 식각 또는 습식 식각에 의해 제거한다(도 1 스텝 76). 건식 식각으로 실리콘 질화막을 제거한 후, 습식 식각에 의해 실리콘 산화막을 제거함으로써, 게이트 절연막에의 손상을 억제할 수도 있다.
습식 식각을 이용하여 질화막을 제거하는 경우, 식각 전에 산화를 수행하여 게이트 전극 표면에 산화막을 형성하고, 그 후, 질화막의 습식 식각을 수행하는 것이 바람직하다.
도 27a 및 도 27b를 참조하면, 실리콘 질화막(132)을 성막한다. 성막 전에 세정을 수행해도 좋다. 또한, 성막 후, 막두께를 측정해도 좋다(도 1 스텝 77, 78, 79).
도 28a 및 도 28b를 참조하면, 실리콘 질화막(132)을 에치백하여 N+ 소스 확산층(200)의 상면 및 기둥형상 실리콘층(113) 상부의 표면을 노출시키고, 기둥형상 실리콘층(113)의 측벽 및 게이트(141) 측벽을 실리콘 질화막(133, 134), 즉 절연막 측벽으로 덮는다. 식각 후, 유기물 제거를 수행해도 좋다. 또한, 형상을 측정해도 좋다(도 1 스텝 80, 81, 82). 이러한 질화막(133, 134)에 의해 게이트 전극(141)과 소스 확산층(200) 및 기둥형상 실리콘층 상부에 이후에 형성되는 N+ 드레인 확산층이 분리되므로, 실리사이드에 의한 게이트 전극(141)과 소스 확산층(200) 및 드레인 확산층의 쇼트를 방지할 수 있다. 또한, 기둥형상 실리콘층(113) 상부의 측벽을 질화막(134)으로 덮음으로써, 기둥형상 실리콘층(113)의 측벽으로부터의 실리사이드화를 제어할 수 있다.
이러한 실리콘 질화막(133, 134)이 실리콘 산화막인 경우에는, 세정?박리 공정이나 실리사이드 전처리에 사용되는 불산에 의해 식각되어 버리므로, 실리콘 질화막 등의 불산에 녹지 않는 막인 것이 바람직하다.
도 29a 및 도 29b를 참조하면, 불순물 주입 등에 의해 기둥형상 실리콘층(113)의 상부에 P나 As 등의 불순물을 도입하여 N+ 드레인 확산층(201)을 형성한다(도 1 스텝 83, 84).
도 30a 및 도 30b를 참조하면, Ni 또는 Co 등의 금속막을 스퍼터링하고, 열처리를 가함으로써, 소스(200) 표면 및 드레인(201) 표면을 금속과 반도체의 화합물에 의해 구성하는 것, 즉 실리사이드화하고, 미반응 금속막을 제거함으로써, 드레인 확산층(201)상의 실리사이드층(152) 및 소스 확산층(200)상의 실리사이드층(153)을 형성한다. 실리사이드층을 형성하기 전에 산화막을 박리해도 좋다(도 1 스텝 85, 86, 87, 88). 기둥형상 실리콘층을 둘러싼 게이트 전극(141)상에 실리사이드층(151)이 형성됨으로써, 게이트 전극(141)의 기생저항이 감소한다. 게이트 전극(141)상에 실리사이드층(151)이 형성되기 위해서는, 게이트 전극(141)의 막두께(Wg)와 실리콘 질화막(134)의 막두께(Ws)의 막두께에 있어서 Wg > Ws로 되어 있고, 게이트 전극(141)의 표면이 노출되어 있으면 된다.
도 31a 및 도 31b를 참조하면, 콘택 스토퍼(135)로서 실리콘 질화막 등을 성막한다(도 1 스텝 89).
도 32a 및 도 32b를 참조하면, 층간막(126)으로서 실리콘 산화막을 성막한 후, CMP에 의해 평탄화한다. 성막 후, 실리콘 산화막 두께를 측정해도 좋다. 또한, CMP 후, 실리콘 산화막 두께, 실리콘 질화막 두께를 측정해도 좋다(도 1 스텝 90, 91, 92, 93, 94).
도 33a 및 도 33b를 참조하면, 기둥형상 실리콘층(113) 상부의 드레인 확산층(201)상, 게이트 배선(141b)상 및 소스 확산층(200)상에 콘택홀을 식각하여 형성한다. 콘택홀을 식각하기 전에 콘택 마스크 노광을 수행한다. 또한, 치수 측정, 오버레이 오차 계측, 검사를 수행해도 좋다. 또한, 콘택홀 형성 후, 플라즈마 레지스트 박리를 수행한다. 그 후, 세정을 수행하고, 치수 측정, 산화막 두께 측정, 검사, 웨이퍼 용기 교환을 수행해도 좋다(도 1 스텝 95, 96, 97, 98, 99, 100, 101, 102, 103, 104, 105, 106, 107).
또한, 도 40a 및 도 40b를 참조하면, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 식각 깊이와 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 깊이가 다르므로, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막의 식각을 수행하고, 도 41a 및 도 41b를 참조하면, 레지스트(162)를 마스크로 하여 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막의 식각을 수행하고, 층간막 식각 후, 콘택 스토퍼를 식각해도 좋다. 또한, 도 42a 및 도 42b를 참조하면, 기둥형상 실리콘층 상부의 콘택홀의 층간막의 식각을 수행하고, 도 43a 및 도 43b를 참조하면, 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막의 식각을 수행하고, 층간막 식각 후, 콘택 스토퍼를 식각해도 좋다.
기둥형상 실리콘층 상부의 콘택홀의 층간막의 식각, 및 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막의 식각을 별도로 수행함으로써, 기둥형상 실리콘층 상부의 콘택홀의 식각 조건의 최적화, 및 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
도 34a 및 도 34b를 참조하면, 콘택홀에 배리어 메탈(171)인 탄탈(Ta)이나 질화탄탈(TaN) 등을 성막한 후, 구리(Cu)(170)를 스퍼터링이나 도금에 의해 성막하고, CMP에 의해 콘택(172, 173, 174)을 형성한다. 배리어 메탈로서 티탄(Ti)이나 질화티탄(TiN)을 사용해도 좋다. 또한, 텅스텐(W)을 사용해도 좋다. 또한, 구리 함유 합금을 사용해도 좋다. 성막 후, 이면(裏面) 처리, 검사, 열처리를 수행해도 좋다. 또한, CMP 후, 검사를 수행해도 좋다(도 1 스텝 108, 109, 110, 111, 112, 113, 114).
도 35a 및 도 35b를 참조하면, 제1층 배선의 식각 스토퍼로서 SiC(탄화규소)(180)를 성막하고, 이어서 제1 배선층의 층간막인 low-k막(190)을 성막한다. 이때, 막두께를 측정하고, 검사를 해도 좋다(도 1 스텝 115, 116, 117, 118). 이어서, 제1층 배선을 패터닝하여 제1 배선층의 홈 패턴을 형성한다. 패터닝 후, 치수 측정, 오버레이 오차 측정, 검사를 수행해도 좋다. 홈 패턴 형성 후, 플라즈마 레지스트 박리, 검사를 수행해도 좋다(도 1 스텝 119, 120, 121, 122, 123, 124, 125, 126). 이어서, 배리어 메탈(175)인 Ta나 TaN을 성막한 후, Cu(176)를 스퍼터링이나 도금에 의해 성막하고, CMP에 의해 제1층 배선(177, 178, 179)을 형성한다. 배리어 메탈로서 티탄(Ti)이나 질화티탄(TiN)을 사용해도 좋다. 또한, 텅스텐(W)을 사용해도 좋다. 성막 후, 이면 처리, 검사, 열처리를 수행해도 좋다. 또한, CMP 후, 검사를 수행해도 좋다(도 1 스텝 127, 128, 129, 130, 131, 132, 133).
그 후, 질화막 퇴적, 층간절연막 퇴적, 층간절연막 두께 측정을 수행해도 좋다(도 1 스텝 134, 135, 136).
또한, 패드 비어 마스크(pad-via mask) 노광, 치수 측정, 오버레이 오차 측정, 검사, 패드 비어 식각, 플라즈마 레지스트 박리, 식각 후 세정, 치수 측정, 산화막 두께 측정, 검사, 메탈 전(前) 세정, 웨이퍼 용기 교환, 알루미늄 퇴적, 이면 처리, 패드 알루미늄 노광, 오버레이 오차 측정, 치수 측정, 검사, 패드 알루미늄 식각, 플라즈마 레지스트 박리, 메탈 식각 후 세정, 광학 검사, SEM 검사, 산화막 두께 측정, 절연막 퇴적, 절연막 두께 측정, 절연막 노광, 광학 검사, 절연막 식각, 플라즈마 레지스트 박리, 절연막 세정, 검사, 열처리를 수행해도 좋다(도 1 스텝 137, 138, 139, 140, 141, 142, 143, 144, 145, 146, 147, 148, 149, 150, 151, 152, 153, 154, 155, 156, 157, 158, 159, 160, 161, 162, 163, 164, 165, 166, 167, 168, 169, 170, 171, 172, 173, 174, 175, 176).
패드 비어 전에 다층 배선을 수행해도 좋다.
[발명의 효과]
상술한 바와 같이, 본 발명에서는, 반도체 장치의 제조방법으로서, 기판상에 형성된 산화막상에 평면형상 반도체층이 형성되고, 평면형상 반도체층상에 기둥형상의 제1 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 제2 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 주위에 게이트 절연막 및 게이트 전극을 형성하는 공정; 게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 절연막을 측벽 형상으로 형성하는 공정; 게이트의 측벽에 절연막을 측벽형상으로 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 상부에 제2 도전형 반도체층을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정; 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정; 게이트에 금속과 반도체의 화합물을 형성하는 공정; 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정; 및 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법에 의해, 소스, 드레인, 게이트의 저저항화를 위한 구조 및 원하는 게이트 길이, 소스, 드레인 형상과 기둥형상 반도체의 직경이 얻어지는 SGT의 제조방법을 제공한다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 반도체층의 중심에서 평면형상 반도체층의 끝까지의 길이는 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 게이트 절연막의 두께, 게이트 전극의 두께, 및 게이트의 측벽에 측벽형상으로 형성한 절연막의 두께의 합보다 큰 것을 특징으로 함으로써, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성할 수 있고, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층을 저저항화할 수 있다.
또한, 본 발명에서는, 게이트 전극의 두께는 게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성한 절연막의 두께보다 큼으로써, 게이트 전극에 금속과 반도체의 화합물을 형성할 수 있고, 게이트 전극을 저저항화할 수 있다.
또한, 본 발명에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 패드 산화막을 통해 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층에 문턱값 조절용 불순물 주입을 수행하고, 불순물의 활성화 및 확산을 위해 어닐링을 수행하고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층의 불순물 분포를 균일화하는 공정; 및 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정을 포함함으로써, 다음 공정에서 성막하는 실리콘 질화막과 실리콘간 응력을 완화하기 위해 성막하는 패드 산화막을 불순물 주입시의 터널 산화막으로도 사용함으로써, 제조공정 수를 줄일 수 있어 제조 비용을 낮출 수 있다.
또한, 본 발명에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정; 실리콘 질화막상에 실리콘 산화막을 형성하는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정; 아몰퍼스 실리콘 혹은 폴리실리콘을 실리콘 산화막에 형성된 홀을 매립하도록 성막하는 공정; 화학기계연마에 의해 실리콘 산화막의 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 제거하는 공정, 식각에 의해 실리콘 산화막을 제거함으로써, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 형성하는 공정; 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 희생 산화시켜 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 치수를 축소하는 공정; 및 아몰퍼스 실리콘 혹은 폴리실리콘 마스크 표면의 실리콘 산화막을 식각에 의해 제거하는 공정을 포함함으로써, 이후에 형성되는 기둥형상의 제1 도전형 실리콘층의 기둥 직경을 작게 할 수 있음에 따라, 트랜지스터의 쇼트 채널 효과를 억제하고 누설 전류를 감소시킬 수 있다.
또한, 본 발명에서는, 기판상에 형성된 산화막상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정; 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정; 실리콘 질화막상에 실리콘 산화막을 형성하는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정; 및 산화막을 퇴적시키고 에치백을 수행함으로써 상기 실리콘 산화막을 관통하는 홀의 직경을 작게 하는 공정을 포함함으로써, 이후에 형성되는 기둥형상의 제1 도전형 실리콘층의 기둥 직경을 작게 할 수 있음에 따라, 트랜지스터의 쇼트 채널 효과를 억제하고 누설 전류를 감소시킬 수 있다.
또한, 본 발명에서는, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 마스크로 하여 건식 식각에 의해 실리콘 질화막 및 패드 산화막을 식각하고, 제1 하드마스크인 실리콘 질화막 마스크를 형성하는 공정; 제1 하드마스크 및 제2 하드마스크를 마스크로 하여 기둥형상의 제1 도전형 실리콘층을 건식 식각에 의해 형성하는 공정에 의해, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크가 전부 식각되고, 건식 식각 장치에서 검출할 수 있는 플라즈마 발광 강도가 변화하고, 상기 플라즈마 발광 강도의 변화를 검출함으로써 건식 식각 종점 검출을 수행하여 기둥형상의 제1 도전형 실리콘층의 높이를 제어할 수 있다.
또한, 본 발명에서는, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 두께는 기둥형상의 제1 도전형 실리콘층의 높이보다 작은 것을 특징으로 함으로써, 건식 식각 종점 검출을 수행할 수 있다.
또한, 본 발명에서는, 채널부가 되는 기둥형상의 제1 도전형 실리콘층 측벽의 요철의 완화나, 건식 식각 중에 카본 등이 주입된 실리콘 표면의 제거와, 다음 공정의 건식 식각시에 발생하는 부생성물 등의 오염으로부터 기둥형상의 제1 도전형 실리콘층을 보호하기 위해, 형성된 기둥형상의 제1 도전형 실리콘층을 희생 산화시키는 공정; 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층의 패턴을 형성하는 공정; 및 평면형상 실리콘층을 건식 식각하여 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층을 형성하고, 레지스트를 제거하는 공정을 포함함으로써, 희생 산화에 의해 형성된 산화막을 제1 도전형 실리콘층 보호막으로 사용하므로, 제조공정 수를 줄일 수 있어 제조 비용을 낮출 수 있다.
또한, 본 발명에서는, 제1 도전형 실리콘층 희생 산화시에 형성된 희생 산화막을 터널 산화막으로 하여 불순물 주입 등에 의해 평면형상 실리콘층 표면에 제2 도전형 불순물을 도입하고, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성함으로써, 희생 산화에 의해 형성된 산화막을 제1 도전형 실리콘층 보호막으로 사용하고, 나아가 불순물 주입시의 터널 산화막으로 사용하므로, 제조공정 수를 줄일 수 있어 제조 비용을 낮출 수 있다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 실리콘층의 기둥 직경은 제1 하드마스크인 실리콘 질화막 마스크의 기둥 직경보다 작은 것을 특징으로 함으로써, 주입시에 제1 도전형 실리콘층의 측벽으로부터 불순물이 주입되는 것을 방지할 수 있다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층 형성에 이용하는 불순물 주입의 주입 각도는 0도～6도인 것을 특징으로 함으로써, 주입시에 기둥형상의 제1 도전형 실리콘층의 측벽으로부터 불순물이 주입되는 것을 방지할 수 있다.
또한, 본 발명에서는, 기둥형상의 제1 도전형 반도체층의 상부에 불순물을 주입하지 않고, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성함으로써, 기둥형상의 제1 도전형 실리콘층 상부와 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층의 주입 조건을 용이하게 최적화할 수 있으므로, 쇼트 채널 효과를 억제하고 누설 전류를 억제할 수 있다.
또한, 본 발명에서는, 희생 산화막을 식각으로 제거하고, 실리콘 산화막이나 실리콘 질화막과 같은 게이트 절연막을 형성하고, 게이트 전극으로서 아몰퍼스 실리콘 혹은 폴리실리콘을, 기둥형상의 제1 도전형 실리콘층을 매립하도록 성막하는 공정; 및 화학기계연마에 의해 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 게이트 전극의 상면을 평탄화하는 공정에 의해, 화학기계연마에 있어서 제1 하드마스크인 실리콘 질화막을 화학기계연마의 스토퍼로 사용함으로써, 재현성 좋게 화학기계연마 연마량을 억제할 수 있다.
또한, 본 발명에서는, 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 에치백함으로써 원하는 게이트 길이를 갖는 게이트 전극을 형성하는 공정; 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘 표면을 산화시켜 아몰퍼스 실리콘 혹은 폴리실리콘 표면에 실리콘 산화막을 형성하는 공정에 따라, 상기 실리콘 산화막에 의해, 후공정에서 수행되는 습식 처리 또는 건식 처리로부터 게이트 상면이 보호되므로, 게이트 길이의 변동, 즉 게이트 길이의 편차나 게이트 상면으로부터의 게이트 절연막에의 손상을 억제할 수 있다.
또한, 본 발명에서는, 원하는 게이트 전극의 막두께보다 두꺼운 막두께의 실리콘 질화막을 성막하는 공정; 실리콘 질화막을 에치백하고, 실리콘 산화막을 식각함으로써 실리콘 질화막 측벽을 형성하는 공정에 의해, 실리콘 질화막 측벽의 막두께가 게이트 전극의 막두께가 되므로, 실리콘 질화막의 성막 막두께 및 에치백 조건을 조절함으로써 원하는 막두께의 게이트 전극을 형성할 수 있고, 반사 방지막층(BARC층) 및 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 게이트 배선 패턴을 형성하고, 레지스트를 마스크로 하고 반사 방지막층(BARC층) 및 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 식각하여 게이트 전극 및 게이트 배선 패턴을 형성하는 공정; 기둥형상의 제1 도전형 실리콘층 상부의 실리콘 질화막 및 실리콘 질화막 측벽을 건식 식각 또는 습식 식각에 의해 제거하는 공정; 실리콘 질화막을 성막하고 실리콘 질화막을 에치백하여 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부를 노출하고, 게이트 전극의 상부이면서 기둥형상의 제1 도전형 실리콘층의 상부 측벽에 게이트 절연막을 사이에 두고 실리콘 질화막 측벽을 형성하고, 게이트 전극의 측벽에 실리콘 질화막 측벽, 즉 절연막 측벽을 형성하는 공정; 불순물 주입 등에 의해 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 불순물을 도입하고, 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 실리콘층을 형성하는 공정; 및 니켈(Ni) 또는 코발트(Co) 등의 금속막을 스퍼터링하고, 열처리를 가함으로써 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 표면을 금속과 반도체의 화합물화하고, 미반응 금속막을 제거함으로써, 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 금속과 반도체의 화합물을 형성하는 공정에 따라, 실리콘 질화막 측벽에 의해, 게이트 전극과 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층이 분리되므로, 금속과 반도체의 화합물에 의한 게이트 전극과 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 단락을 방지할 수 있고, 기둥형상의 제1 도전형 실리콘층 상부의 측벽을 실리콘 질화막으로 덮음으로써, 기둥형상의 제1 도전형 실리콘층의 측벽으로부터의 금속과 반도체의 화합물화를 제어할 수 있다.
또한, 본 발명에서는, 콘택 스토퍼로서 실리콘 질화막 등을 성막하는 공정; 층간막으로서 실리콘 산화막을 성막한 후, 화학기계연마에 의해 평탄화하는 공정; 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층상, 게이트 전극상, 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 식각에 의해 콘택홀을 형성하는 공정; 콘택홀에 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 콘택 플러그를 형성하는 공정; 탄화규소(SiC) 등의 제1층 배선의 식각 스토퍼를 성막하고, 이어서 제1 배선층의 층간막인 저유전율막을 성막하는 공정; 제1층 배선을 패터닝하여 제1 배선층의 홈 패턴을 형성하고, 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 제1층 배선을 형성하는 공정에 의해 콘택을 저저항화할 수 있다.
또한, 본 발명에서는, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 식각 조건의 최적화, 및 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 식각 조건의 최적화, 및 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정 후, 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀의 식각 조건의 최적화, 및 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후, 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정을 수행하고, 그 후, 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각함으로써, 기둥형상 실리콘층 상부의 콘택홀의 식각 조건의 최적화, 및 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 식각 조건의 최적화를 수행할 수도 있다.
또한, 본 발명에서는, 반도체 장치로서, 기판 위에 형성되고, 제2 도전형 반도체층이 형성된 평면형상 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 평면형상 반도체층; 상기 평면형상 반도체층 위에 형성되고, 상부에 제2 도전형 반도체층이 형성된 기둥형상의 제1 도전형 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 기둥형상의 제1 도전형 반도체층; 상기 기둥형상의 제1 도전형 반도체층의 주위에 형성된 게이트 절연막; 상기 게이트 절연막을 둘러싼 게이트 전극으로서 금속과 반도체의 화합물이 형성된 게이트 전극; 및 상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성되는 동시에, 상기 게이트 전극의 측벽에 측벽형상으로 형성된 절연막을 구비함으로써, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층, 게이트 전극, 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층 각각에 서로 다른 전압을 인가할 수 있고, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층, 게이트 전극, 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층을 저저항화할 수 있다.
또한, 본 발명에서는, 상기 기둥형상의 제1 도전형 반도체층의 중심에서 상기 평면형상 반도체층의 끝까지의 길이가 상기 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 상기 게이트 절연막의 두께, 상기 게이트 전극의 두께, 및 상기 게이트 전극의 측벽에 측벽형상으로 형성된 상기 절연막의 합보다 큼으로써, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성할 수 있고, 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층을 저저항화할 수 있다.
또한, 본 발명에서는, 상기 게이트 전극의 두께가 상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성된 상기 절연막의 두께보다 큼으로써, 게이트 전극에 금속과 반도체의 화합물을 형성할 수 있고, 게이트 전극을 저저항화할 수 있다.
110: 실리콘층
111: Si 기판
112: 평면형상 실리콘층
113: 기둥형상 실리콘층
120: BOX층
121: 패드 산화막
122, 125, 128, 129: 실리콘 산화막
123: 희생 산화막
124: 게이트 절연막
126: 층간막
130, 131, 132, 133, 134: 실리콘 질화막
135: 콘택 스토퍼
140: 아몰퍼스 실리콘 혹은 폴리실리콘
141: 아몰퍼스 실리콘 혹은 폴리실리콘(게이트 전극)
141a: 게이트 전극
141b: 게이트 배선
150, 160, 162: 레지스트
151, 152: 실리사이드층
161: BARC층
170, 176: Cu
171, 175: 배리어 메탈
172, 173, 174: 콘택
177, 178, 179: 제1층 배선
180: 식각 스토퍼
190: 제1 배선층의 층간막
200: N+ 소스 확산층
201: N+ 드레인 확산층
111: Si 기판
112: 평면형상 실리콘층
113: 기둥형상 실리콘층
120: BOX층
121: 패드 산화막
122, 125, 128, 129: 실리콘 산화막
123: 희생 산화막
124: 게이트 절연막
126: 층간막
130, 131, 132, 133, 134: 실리콘 질화막
135: 콘택 스토퍼
140: 아몰퍼스 실리콘 혹은 폴리실리콘
141: 아몰퍼스 실리콘 혹은 폴리실리콘(게이트 전극)
141a: 게이트 전극
141b: 게이트 배선
150, 160, 162: 레지스트
151, 152: 실리사이드층
161: BARC층
170, 176: Cu
171, 175: 배리어 메탈
172, 173, 174: 콘택
177, 178, 179: 제1층 배선
180: 식각 스토퍼
190: 제1 배선층의 층간막
200: N+ 소스 확산층
201: N+ 드레인 확산층
Claims (27)
- 반도체 장치의 제조방법으로서,
기판상에 평면형상 반도체층이 형성되고, 평면형상 반도체층상에 기둥형상의 제1 도전형 반도체층을 형성하는 공정;
상기 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 제2 도전형 반도체층을 형성하는 공정;
상기 기둥형상의 제1 도전형 반도체층의 주위에 게이트 절연막 및 게이트 전극을 형성하는 공정;
게이트의 상부이면서 기둥형상의 제1 도전형 반도체층의 상부 측벽에 절연막을 측벽형상으로 형성하는 공정;
상기 게이트의 측벽에 절연막을 측벽형상으로 형성하는 공정;
상기 기둥형상의 제1 도전형 반도체층의 상부에 제2 도전형 반도체층을 형성하는 공정;
상기 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정;
상기 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층에 금속과 반도체의 화합물을 형성하는 공정;
상기 게이트에 금속과 반도체의 화합물을 형성하는 공정;
상기 기둥형상의 제1 도전형 반도체층 하부의 평면형상 반도체층에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정; 및
상기 기둥형상의 제1 도전형 반도체층의 상부에 형성한 제2 도전형 반도체층상에 콘택을 형성하는 공정을 포함하는
반도체 장치의 제조방법. - 제1항에 있어서,
상기 기둥형상의 제1 도전형 반도체층의 중심에서 상기 평면형상 반도체층의 끝까지의 길이는 상기 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 상기 게이트 절연막의 두께, 상기 게이트 전극의 두께, 및 상기 게이트의 측벽에 측벽형상으로 형성한 절연막의 두께의 합보다 큰
반도체 장치의 제조방법. - 제1항 또는 제2항에 있어서,
상기 게이트 전극의 두께는 상기 게이트의 상부이면서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성한 절연막의 두께보다 큰
반도체 장치의 제조방법. - 제1항에 있어서,
상기 평면형상 반도체층은 평면형상 실리콘층이고, 상기 제1 도전형 반도체층은 제1 도전형 실리콘층이고, 상기 제2 도전형 반도체층은 제2 도전형 실리콘층인
반도체 장치의 제조방법. - 제4항에 있어서,
상기 평면형상 반도체층은 평면형상 실리콘층이고, 상기 제1 도전형 반도체층은 p형 실리콘층 또는 비도핑 실리콘층이고, 상기 제2 도전형 반도체층은 n형 실리콘층인
반도체 장치의 제조방법. - 제4항에 있어서,
상기 평면형상 반도체층은 평면형상 실리콘층이고, 상기 제1 도전형 반도체층은 n형 실리콘층 또는 비도핑 실리콘층이고, 상기 제2 도전형 반도체층은 p형 실리콘층인
반도체 장치의 제조방법. - 제4항에 있어서,
상기 기판상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 상기 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정;
상기 패드 산화막을 통해 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층에 문턱값 조절용 불순물 주입을 수행하고, 불순물의 활성화 및 확산을 위해 어닐링을 수행하고, 상기 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층의 불순물 분포를 균일화하는 공정; 및
상기 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정을 포함하는
반도체 장치의 제조방법. - 제4항에 있어서,
상기 기판상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 상기 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정;
상기 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정;
상기 실리콘 질화막상에 실리콘 산화막을 형성하는 공정;
레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 상기 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정;
아몰퍼스 실리콘 혹은 폴리실리콘을, 실리콘 산화막에 형성된 홀을 매립하도록 성막하는 공정;
화학기계연마에 의해 상기 실리콘 산화막의 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 제거하는 공정;
식각에 의해 상기 실리콘 산화막을 제거함으로써, 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 형성하는 공정;
상기 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 희생 산화시켜 상기 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 치수를 축소하는 공정; 및
상기 아몰퍼스 실리콘 혹은 폴리실리콘 마스크 표면의 실리콘 산화막을 식각에 의해 제거하는 공정을 포함하는
반도체 장치의 제조방법. - 제4항에 있어서,
상기 기판상에 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층이 형성되고, 상기 기둥형상의 제1 도전형 실리콘층과 평면형상 실리콘층을 형성하는 실리콘층상에 패드 산화막을 성막하는 공정;
상기 기둥형상의 제1 도전형 실리콘층 형성시에 마스크로 사용하는 실리콘 질화막을 성막하는 공정;
상기 실리콘 질화막상에 실리콘 산화막을 형성하는 공정;
레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 기둥형상의 제1 도전형 실리콘층을 반전한 패턴을 형성하고, 상기 기둥형상의 제1 도전형 실리콘층의 형성 개소에 실리콘 산화막을 관통하는 홀을 형성하는 공정; 및
산화막을 퇴적시키고 에치백을 수행함으로써 상기 실리콘 산화막을 관통하는 홀의 직경을 작게 하는 공정을 포함하는
반도체 장치의 제조방법. - 제8항 중 어느 한 항에 있어서,
상기 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크를 마스크로 하여 건식 식각에 의해 실리콘 질화막 및 패드 산화막을 식각하고, 제1 하드마스크인 실리콘 질화막 마스크를 형성하는 공정; 및
상기 제1 하드마스크 및 제2 하드마스크를 마스크로 하여 기둥형상의 제1 도전형 실리콘층을 건식 식각에 의해 형성하는 공정을 포함하고,
상기 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크가 전부 식각되고, 건식 식각 장치에서 검출할 수 있는 플라즈마 발광 강도가 변화하고, 상기 플라즈마 발광 강도의 변화를 검출함으로써 건식 식각 종점 검출을 수행하여 상기 기둥형상의 제1 도전형 실리콘층의 높이를 제어하는
반도체 장치의 제조방법. - 제8항에 있어서,
상기 제2 하드마스크인 아몰퍼스 실리콘 혹은 폴리실리콘 마스크의 두께는 상기 기둥형상의 제1 도전형 실리콘층의 높이보다 작은
반도체 장치의 제조방법. - 제4항에 있어서,
채널부가 되는 기둥형상의 제1 도전형 실리콘층 측벽의 요철의 완화나, 건식 식각 중에 카본 등이 주입된 실리콘 표면의 제거와, 다음 공정의 건식 식각시에 발생하는 부생성물 등의 오염으로부터 기둥형상의 제1 도전형 실리콘층을 보호하기 위해, 형성된 상기 기둥형상의 제1 도전형 실리콘층을 희생 산화시키는 공정;
레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층의 패턴을 형성하는 공정; 및
상기 평면형상 실리콘층을 건식 식각하여 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층을 형성하고, 레지스트를 제거하는 공정을 포함하는
반도체 장치의 제조방법. - 제12항에 있어서,
상기 제1 도전형 실리콘층 희생 산화시에 형성된 희생 산화막을 터널 산화막으로 하여 불순물 주입 등에 의해 평면형상 실리콘층 표면에 제2 도전형 불순물을 도입하고, 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성하는
반도체 장치의 제조방법. - 제12항에 있어서,
상기 기둥형상의 제1 도전형 실리콘층의 기둥 직경은 상기 제1 하드마스크인 실리콘 질화막 마스크의 기둥 직경보다 작은
반도체 장치의 제조방법. - 제12항에 있어서,
상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층 형성에 이용하는 불순물 주입의 주입 각도는 0도～6도인
반도체 장치의 제조방법. - 제12항에 있어서,
상기 기둥형상의 제1 도전형 반도체층의 상부에 불순물을 주입하지 않고, 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성하는 제2 도전형 실리콘층을 형성하는
반도체 장치의 제조방법. - 제4항에 있어서,
희생 산화막을 식각으로 제거하고, 실리콘 산화막이나 실리콘 질화막과 같은 게이트 절연막을 형성하고, 게이트 전극으로서 아몰퍼스 실리콘 혹은 폴리실리콘을, 상기 기둥형상의 제1 도전형 실리콘층을 매립하도록 성막하는 공정; 및
화학기계연마에 의해 아몰퍼스 실리콘 혹은 폴리실리콘을 연마하여 상기 게이트 전극의 상면을 평탄화하는 공정을 포함하고,
화학기계연마에 있어서 상기 제1 하드마스크인 실리콘 질화막을 화학기계연마의 스토퍼로 사용함으로써, 재현성 좋게 화학기계연마 연마량을 억제하는
반도체 장치의 제조방법. - 제4항에 있어서,
게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 에치백함으로써 원하는 게이트 길이를 갖는 게이트 전극을 형성하는 공정; 및
상기 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘 표면을 산화시켜 상기 아몰퍼스 실리콘 혹은 폴리실리콘 표면에 실리콘 산화막을 형성하는 공정을 포함하고,
상기 실리콘 산화막에 의해, 후공정에서 수행되는 습식 처리 또는 건식 처리로부터 게이트 상면이 보호되므로, 게이트 길이의 변동, 즉 게이트 길이의 편차나 게이트 상면으로부터의 게이트 절연막에의 손상을 억제하는
반도체 장치의 제조방법. - 제18항에 있어서,
원하는 게이트 전극의 막두께보다 두꺼운 막두께의 실리콘 질화막을 성막하는 공정; 및
상기 실리콘 질화막을 에치백하고, 실리콘 산화막을 식각함으로써 실리콘 질화막 측벽을 형성하는 공정을 포함하고,
상기 실리콘 질화막 측벽의 막두께가 게이트 전극의 막두께가 되므로, 상기 실리콘 질화막의 성막 막두께 및 에치백 조건을 조절함으로써 원하는 막두께의 게이트 전극을 형성할 수 있는 것을 특징으로 하고,
반사 방지막층(BARC층) 및 레지스트를 도포하고, 리소그래피를 이용하여 레지스트에 의해 게이트 배선 패턴을 형성하고, 레지스트를 마스크로 하고 반사 방지막층(BARC층) 및 게이트 전극인 아몰퍼스 실리콘 혹은 폴리실리콘을 식각하여 게이트 전극 및 게이트 배선 패턴을 형성하는 공정;
상기 기둥형상의 제1 도전형 실리콘층 상부의 실리콘 질화막 및 실리콘 질화막 측벽을 건식 식각 또는 습식 식각에 의해 제거하는 공정;
실리콘 질화막을 성막하고 실리콘 질화막을 에치백하여 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 상기 기둥형상의 제1 도전형 실리콘층의 상부를 노출하고, 상기 게이트 전극의 상부이면서 상기 기둥형상의 제1 도전형 실리콘층의 상부 측벽에 게이트 절연막을 사이에 두고 실리콘 질화막 측벽을 형성하고, 상기 게이트 전극의 측벽에 실리콘 질화막 측벽, 즉 절연막 측벽을 형성하는 공정;
불순물 주입 등에 의해 상기 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 불순물을 도입하고, 상기 기둥형상의 제1 도전형 실리콘층의 상부에 제2 도전형 실리콘층을 형성하는 공정; 및
니켈(Ni) 또는 코발트(Co) 등의 금속막을 스퍼터링하고, 열처리를 가함으로써, 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 상기 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 표면을 금속과 반도체의 화합물화하고, 미반응 금속막을 제거함으로써, 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층, 및 상기 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 금속과 반도체의 화합물을 형성하는 공정을 포함하고,
상기 실리콘 질화막 측벽에 의해, 상기 게이트 전극과 상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 상기 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층이 분리되므로, 금속과 반도체의 화합물에 의한 게이트 전극과 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층 및 상기 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층의 단락을 방지할 수 있는 것을 특징으로 하고,
상기 기둥형상의 제1 도전형 실리콘층 상부의 측벽을 실리콘 질화막으로 덮음으로써, 상기 기둥형상의 제1 도전형 실리콘층의 측벽으로부터의 금속과 반도체의 화합물화를 제어하는
반도체 장치의 제조방법. - 제4항에 있어서,
콘택 스토퍼로서 실리콘 질화막 등을 성막하는 공정;
층간막으로서 실리콘 산화막을 성막한 후, 화학기계연마에 의해 평탄화하는 공정;
상기 기둥형상의 제1 도전형 실리콘층 하부의 평면형상 실리콘층에 형성한 제2 도전형 실리콘층상, 게이트 전극상, 기둥형상의 제1 도전형 실리콘층의 상부에 형성한 제2 도전형 실리콘층상에 식각에 의해 콘택홀을 형성하는 공정;
상기 콘택홀에 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 콘택 플러그를 형성하는 공정;
탄화규소(SiC) 등의 제1층 배선의 식각 스토퍼를 성막하고, 이어서 제1 배선층의 층간막인 저유전율막을 성막하는 공정; 및
제1층 배선을 패터닝하여 제1 배선층의 홈 패턴을 형성하고, 탄탈(Ta)이나 질화탄탈(TaN), 티탄(Ti)이나 질화티탄(TiN)과 같은 배리어 메탈을 성막한 후, 텅스텐(W)이나 구리(Cu) 및 구리 함유 합금 등의 메탈을 스퍼터링이나 도금에 의해 성막하고, 화학기계연마에 의해 제1층 배선을 형성하는 공정을 포함하는
반도체 장치의 제조방법. - 제20항에 있어서,
상기 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정 후,
상기 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고,
그 후, 상기 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는
반도체 장치의 제조방법. - 제20항에 있어서,
상기 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후,
상기 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀의 층간막 식각 공정을 수행하고,
그 후, 상기 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는
반도체 장치의 제조방법. - 제20항에 있어서,
상기 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정 후,
상기 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정을 수행하고,
그 후, 상기 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는
반도체 장치의 제조방법. - 제20항에 있어서,
상기 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 층간막 식각 공정 후,
상기 기둥형상 실리콘층 상부의 콘택홀의 층간막 식각 공정을 수행하고,
그 후, 상기 기둥형상 실리콘층 상부의 콘택홀과 게이트 배선상의 콘택홀과 기둥형상 실리콘층 하부의 평면형상 실리콘층상의 콘택홀의 콘택 스토퍼를 식각하는
반도체 장치의 제조방법. - 반도체 장치로서,
기판 위에 형성되고, 제2 도전형 반도체층이 형성된 평면형상 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 평면형상 반도체층;
상기 평면형상 반도체층 위에 형성되고, 상부에 제2 도전형 반도체층이 형성된 기둥형상의 제1 도전형 반도체층으로서 상기 제2 도전형 반도체층에 금속과 반도체의 화합물이 형성된 기둥형상의 제1 도전형 반도체층;
상기 기둥형상의 제1 도전형 반도체층의 주위에 형성된 게이트 절연막;
상기 게이트 절연막을 둘러싼 게이트 전극으로서 금속과 반도체의 화합물이 형성된 게이트 전극; 및
상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성되는 동시에, 상기 게이트 전극의 측벽에 측벽형상으로 형성된 절연막을 구비하는
반도체 장치. - 제25항에 있어서,
상기 기둥형상의 제1 도전형 반도체층의 중심에서 상기 평면형상 반도체층의 끝까지의 길이가 상기 기둥형상의 제1 도전형 반도체층의 중심에서 측벽까지의 길이, 상기 게이트 절연막의 두께, 상기 게이트 전극의 두께, 및 상기 게이트 전극의 측벽에 측벽형상으로 형성된 상기 절연막의 합보다 큰
반도체 장치. - 제25항 또는 제26항에 있어서,
상기 게이트 전극의 두께가 상기 게이트 전극의 상부로서 상기 기둥형상의 제1 도전형 반도체층의 상부 측벽에 측벽형상으로 형성된 상기 절연막의 두께보다 큰
반도체 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2008/052564 WO2009110048A1 (ja) | 2008-02-15 | 2008-02-15 | 半導体装置及びその製造方法 |
| WOPCT/JP2008/052564 | 2008-02-15 | ||
| PCT/JP2009/052560 WO2009102062A1 (ja) | 2008-02-15 | 2009-02-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100121669A KR20100121669A (ko) | 2010-11-18 |
| KR101124137B1 true KR101124137B1 (ko) | 2012-03-21 |
Family
ID=40957091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107020510A KR101124137B1 (ko) | 2008-02-15 | 2009-02-16 | 반도체 장치 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP2244304A4 (ko) |
| KR (1) | KR101124137B1 (ko) |
| CN (1) | CN101946332B (ko) |
| TW (1) | TWI423344B (ko) |
| WO (2) | WO2009110048A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101251787B1 (ko) | 2010-12-01 | 2013-04-08 | 현대자동차주식회사 | 변속레인지 검출장치 및 이를 구비한 차량의 변속장치 |
| US9958424B2 (en) * | 2012-10-01 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of identifying airborne molecular contamination source |
| JP6378826B2 (ja) | 2015-04-06 | 2018-08-22 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | Ｓｇｔを有する柱状半導体装置と、その製造方法 |
| US10522557B2 (en) | 2017-10-30 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Surface topography by forming spacer-like components |
| JP2022014750A (ja) * | 2020-07-07 | 2022-01-20 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060020674A (ko) * | 2003-06-12 | 2006-03-06 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | Ｆｉｎｆｅｔ내의 게이트 영역의 다단계 화학 기계 연마 |
| KR20070037318A (ko) * | 2005-09-30 | 2007-04-04 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR20070064346A (ko) * | 2004-10-18 | 2007-06-20 | 인터내셔널 비지네스 머신즈 코포레이션 | ＦｉｎＦＥＴｓ와 통합된 평면 기판 장치 및 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6113661A (ja) * | 1984-06-29 | 1986-01-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JP3057661B2 (ja) | 1988-09-06 | 2000-07-04 | 株式会社東芝 | 半導体装置 |
| JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Ｍｏｓ型半導体装置 |
| JP2950558B2 (ja) | 1989-11-01 | 1999-09-20 | 株式会社東芝 | 半導体装置 |
| DE19746900C2 (de) * | 1997-10-23 | 2002-02-14 | Infineon Technologies Ag | Vertikaler MOS-Transistor und Verfahren zu dessen Herstellung |
| DE19746901C2 (de) * | 1997-10-23 | 1999-08-12 | Siemens Ag | Verfahren zur Herstellung eines vertikalen MOS-Transistors |
| JP4078721B2 (ja) * | 1998-08-24 | 2008-04-23 | ソニー株式会社 | 半導体装置とその製造方法 |
| JP3376302B2 (ja) * | 1998-12-04 | 2003-02-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6392271B1 (en) * | 1999-06-28 | 2002-05-21 | Intel Corporation | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors |
| JP4064607B2 (ja) * | 2000-09-08 | 2008-03-19 | 株式会社東芝 | 半導体メモリ装置 |
| US6511884B1 (en) * | 2001-10-09 | 2003-01-28 | Chartered Semiconductor Manufacturing Ltd. | Method to form and/or isolate vertical transistors |
| US6461900B1 (en) * | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
| US6605501B1 (en) * | 2002-06-06 | 2003-08-12 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating CMOS device with dual gate electrode |
| JP2004319808A (ja) * | 2003-04-17 | 2004-11-11 | Takehide Shirato | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
| ATE546837T1 (de) * | 2004-01-22 | 2012-03-15 | Ibm | Vertikal fin-fet-mos-vorrichtungen |
-
2008
- 2008-02-15 WO PCT/JP2008/052564 patent/WO2009110048A1/ja active Application Filing
-
2009
- 2009-02-12 TW TW098104439A patent/TWI423344B/zh not_active IP Right Cessation
- 2009-02-16 EP EP09710059.8A patent/EP2244304A4/en not_active Withdrawn
- 2009-02-16 KR KR1020107020510A patent/KR101124137B1/ko active IP Right Grant
- 2009-02-16 CN CN2009801053037A patent/CN101946332B/zh not_active Expired - Fee Related
- 2009-02-16 WO PCT/JP2009/052560 patent/WO2009102062A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060020674A (ko) * | 2003-06-12 | 2006-03-06 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | Ｆｉｎｆｅｔ내의 게이트 영역의 다단계 화학 기계 연마 |
| KR20070064346A (ko) * | 2004-10-18 | 2007-06-20 | 인터내셔널 비지네스 머신즈 코포레이션 | ＦｉｎＦＥＴｓ와 통합된 평면 기판 장치 및 제조 방법 |
| KR20070037318A (ko) * | 2005-09-30 | 2007-04-04 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009102062A1 (ja) | 2009-08-20 |
| KR20100121669A (ko) | 2010-11-18 |
| CN101946332B (zh) | 2012-02-15 |
| EP2244304A1 (en) | 2010-10-27 |
| WO2009110048A1 (ja) | 2009-09-11 |
| TWI423344B (zh) | 2014-01-11 |
| EP2244304A4 (en) | 2013-10-09 |
| TW200937536A (en) | 2009-09-01 |
| CN101946332A (zh) | 2011-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101123987B1 (ko) | 반도체 장치의 제조방법 | |
| KR101124129B1 (ko) | 반도체 장치의 제조방법 | |
| JP4577592B2 (ja) | 半導体装置の製造方法 | |
| US8158468B2 (en) | Production method for surrounding gate transistor semiconductor device | |
| KR101124137B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR101124040B1 (ko) | 반도체 장치와 그 제조방법 | |
| JP6014726B2 (ja) | 半導体装置及びその製造方法 | |
| JP5632055B2 (ja) | 半導体装置及びその製造方法 | |
| JP5779702B2 (ja) | 半導体装置及びその製造方法 | |
| JP5356260B2 (ja) | 半導体装置及びその製造方法 | |
| JP5340180B2 (ja) | 半導体装置とその製造方法 | |
| JP5356258B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160222 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170217 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180219 Year of fee payment: 7 |