KR101029669B1 - 전류 감지 기법에 기초한 차분 회로용 안전 시스템 - Google Patents

전류 감지 기법에 기초한 차분 회로용 안전 시스템 Download PDF

Info

Publication number
KR101029669B1
KR101029669B1 KR1020067010030A KR20067010030A KR101029669B1 KR 101029669 B1 KR101029669 B1 KR 101029669B1 KR 1020067010030 A KR1020067010030 A KR 1020067010030A KR 20067010030 A KR20067010030 A KR 20067010030A KR 101029669 B1 KR101029669 B1 KR 101029669B1
Authority
KR
South Korea
Prior art keywords
current
differential
input
output
circuit
Prior art date
Application number
KR1020067010030A
Other languages
English (en)
Other versions
KR20070006676A (ko
Inventor
프래바스 프라단
지안홍 주
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20070006676A publication Critical patent/KR20070006676A/ko
Application granted granted Critical
Publication of KR101029669B1 publication Critical patent/KR101029669B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0046—Arrangements for measuring currents or voltages or for indicating presence or sign thereof characterised by a specific application or detail not covered by any other subgroup of G01R19/00
    • G01R19/0053—Noise discrimination; Analog sampling; Measuring transients

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)

Abstract

전류 모드 회로에서 차분 전류를 수신하는 시스템 및 방법이 설명된다. 수신기 입력이 플로팅, 비구동, 함께 단락되거나, 하나 또는 모두 접지로 단락되는 조건이 발생하는 경우, 시스템의 출력은 안정한 상태로 남아 있게 된다. 다이오드 접속 MOS 트랜지스터는 비동일 전류를 수신하고, 전류 미러는 그 수신된 전류를 증폭한다. 이들 증폭된 미러링 전류는 차분적으로 증폭되고 전형적인 컴퓨터 및 로직 시스템에 적절한 전압 신호로 변환된다. 본 발명의 전류 모드 차분 성질은 높은 공통 모드 전류 및 전압 잡음 면역성을 제공한다. 비동일 전류에 대한 임계치는 높은 차분 전류 및 전압 잡음 면역성을 제공하는데 도움이 된다.
전류 모드, 차분, 플로팅, 단락, 접지, 미러링, 잡음, 임계치

Description

전류 감지 기법에 기초한 차분 회로용 안전 시스템{FAILSAFE FOR DIFFERENTIAL CIRCUIT BASED ON CURRENT SENSE SCHEME}
본 발명은 로직적 차분 로직/버퍼 회로에 관한 것으로, 보다 상세하게는 안전 회로를 채용하는 전류 전달 로직 회로에 관한 것이다.
안전한 차분 증폭기 또는 수신기는 불확정 또는 무효 입력 신호가 입력에 존재할 때 공지된 출력을 제공한다. 무효 입력 신호는 일반적으로 입력이 플로팅(floating) 또는 3상, 또는 단락되었을 때 발생한다. 그러나, 부분적인 단락 또는 개방이 무효 입력 신호를 초래할 수도 있다. 그러한 무효 입력 신호에도 불구하고 수신기는 일반적으로 발진하고 잡음으로, 스위칭하거나 불확정 상태로 될 것이다.
종래의 해결책에서는 전압 기반 및 저전압 기반 회로로 해결하였다. 이들 해결책에는 차분 수신기의 입력에 바이어스 저항을 제공하여 입력에 dc 오프셋을 제공함으로써 그 입력을 공지된 조건으로 바이어스시킨다. 그러나, 그러한 오프셋은 리턴 전류를 언밸런싱(unbalance)시키고, 출력 및 어쩌면 부하를 왜곡시키며 입력 신호 진폭을 감소시킬 수 있다. 다른 해결책에서는 수신기의 입력을 로직으로 Vcc로 바이어스시켜 수신기 출력을 어떤 공지된 상태로 구동한다.
저전압 기반 회로에 대한 또 다른 해결책으로는 텍사스 인스트루먼트사의 차분 수신기 부품 번호 SN65LVDT32B 및 일부 그 외의 유사한 장치에서 발견된다. 이 장치의 회로는 수신기 입력을 공유하는 두개의 액티브 회로 고 임피던스 비교기를 제공한다. 이들 비교기는, 한 비교기는 +80 밀리볼트 임계치를 제공하고 다른 비교기는 -80 밀리볼트 임계치를 제공하여 윈도우를 제공한다. 안전 장치 타이머(fail-safe timer)는 비교기 출력과 "로직합(anded)"되고, 타이머 주기의 종단부에서 차분 입력이 +/-80 밀리볼트 내에 있으면, 출력은 공지된 안전 장치의 하이 상태로 구동된다. 이 회로의 한가지 제한은, 안전 장치 타이머가 타임 주기를 시작하도록 스위칭해야 한다는 점이다. 수신기로의 입력이 유효, 즉, +80 밀리볼트 이상의 차분이지만, 무효 상태, 말하자면 +10 밀리볼트 차분으로 반전되면, 타이머는 수신기 출력이 스위칭되지 않기 때문에 시작되지 않을 수 있다.
저전압 회로용의 또 다른 안전 장치는 맥심사가 제조한 부품 번호 MAX9153/4가 있다. 이 장치는 리피터(repeater)로서 명명되지만, 사실상 차분 증폭기 또는 수신기 회로이다. 이 회로는 다이오드 스파이크(spike) 억압기를 구비하고, 전송 라인이 단락되거나 또는 (100 밀리볼트 이하의) 저레벨 감쇠 차분 신호로 인해 파워-업되면(powered up) 동작하지 않을 수 있다. 고주파 동작 또한 손상될 수 있다.
본 발명의 목적은 후술하는 임의의 사항이 참인 경우에 수신기의 출력을 공지된 안정한 상태로 취하는 액티브 안전 장치 수신기 회로를 제공하는 것이다.
1. 수신기 입력이 플로팅 상태이며 불확정적.
2. 전력이 공급되지 않고, 디스에이블되거나 및/또는 접속해제된 드라이버에 기인하여 수신기 입력이 종료되고 구동되지 않음.
3. 입력 케이블이 절단됨.
4. 수신기 입력들이, 말하자면, 드라이버 출력이 단락되는 것에 기인하여 함께 단락되거나, 드라이버 출력이 그라운드로 단락되거나 케이블에 단락이 일어난 것에 기인하여 하나 또는 두개의 수신기 입력이 그라운드로 단락됨.
후술하는 상세한 설명은 예시적 실시예, 도면, 및 사용 방법을 참조하여 진행되지만, 본 발명은 이들 실시예 및 사용 방법에 한정하는 것을 의도하지 않는다는 것이 해당분야의 당업자는 이해할 수 있을 것이다. 오히려, 본 발명은 광 범위한 것이며 단지 첨부된 청구범위에 설명된 것으로만 한정되는 것을 의도로 한다.
전술한 논의에 비추어, 본 발명은 안전한(fail safe) 차분 전류 로직 수신기 및 그 방법을 제공하며, 이 수신기는 적어도 두개의 입력을 포함한다. 실패 조건은 구동되지 않는 플로팅 수신기 입력, 함께 단락된 입력, 또는 하나 또는 둘다 그라운드로 단락된 입력을 포함한다. 그러한 조건에서, 본 발명은 제1 입력으로의 전류의 제1 드라이버 및 제2 입력으로의 상이한 값의 전류의 제2 드라이버를 제공한다. 동일하지 않은 전류가 감지되고, 수신된 동일하지 않은 전류에 대응하는 차분 전류가 제공된다. 임의의 정의된 안전 조건이 존재하는 경우, 감지하기 위한 수단의 차분 출력 전류는 안정한 상태로 남아 있게 된다.
바람직한 실시예에서, 저항은 두개의 입력 사이에 접속되고, 변경된 로직 상태를 확립하기 위해 도달될 필요가 있는 임계치 차분 전류가 확립된다. 차분 전류는 증폭되어 로직 시스템에 적절한 출력 전압 신호로 변환된다. 제1 및 제2 전류 수신 회로가 제공되는데, 하나는 제1 입력과 전류 리턴 경로 간에 제공되고, 다른 하나는 제2 입력과 전류 리턴 경로 간에 제공된다. 제1 및 제2 전류 수신 회로는 입력들 간에 소정 임피던스를 제공하기 위해 각각 바이어스되는 다이오드 접속 MOS 트랜지스터가 바람직하다. 전류 미러링(mirroring) 회로는 비동일(unequal) 수신 전류 각각에 대하여 사용되고 변환된 전류 대 전압은 수신된 비동일 전류들 간 차에 비례하는 전압 출력을 제공한다. 비동일 전류는 각 수신기 입력으로부터 포지티브 전류가 션트(shunt)되도록 하고, 비동일 전류가 로직 변화에 기인하여 리버스(reverse)되는 경우, 검출을 가능하게 하는 비동일 전류들 간 차가 리버스될 것이다. 두개의 다이오드 접속 CMOS 트랜지스터에 의해 수신된 포지티브 전류가 동일한 경우라면, 이들을 리버스하여도 출력은 제공되지 않을 것이다.
후술하는 상세한 설명이 예시적 실시예, 도면, 및 사용 방법을 참조하여 진행되지만, 본 발명은 이들 실시예 및 사용 방법에 한정되는 것을 의도로 하지 않는다는 것이 해당 분야의 당업자에게는 이해될 수 있을 것이다. 오히려, 본 발명은 광범위한 것이고 단지 첨부의 청구범위에 설명된 것으로만 한정되는 것을 의도로 한다.
후술하는 본 발명의 설명은 첨부 도면을 참조한다.
도 1a는 본 발명을 도시하는 전류 모드 회로이다.
도 1b는 본 발명의 실시예에 대한 설계를 고려한 등가물을 구비한 블록도이다.
도 2는 본 발명으로 사용하기에 적절한 전류 드라이버로 구성된 상세한 회로도이다.
도 3은 전류 감지를 도시하는 회로이다.
도 4는 개략적으로 결합된 진보적인 수신기 회로이다.
도 1a는 본 발명의 바람직한 실시예의 다이아그램을 도시한다. 입력 신호(Vin)는 전송선(12)으로 구동되는(10) 출력 전류 신호(Ip 및 Im)를 제어하고 선택한다. 드라이버(10)는 고출력 임피던스를 갖는 전류 드라이버이다. 사실상, 단일의 트위스티드(twisted) 쌍 또는 두개의 전송선일 수 있지만, 후술하는 바와 같이, Ip 및 Im이 동일하지 않기 때문에, 트위스티드 쌍이 사용되는 경우에는 전류 감지 증폭기에 의해 흡수되거나 실드(shield)가 존재하는 경우에는 그 실드를 통해 이동하는 리턴 전류가 있을 것이다. 전송선은 본 발명의 실질적인 사용에 대한 기본은 아니지만, 이 전송선이 사용되지 않으면 일부 잡음에 우호적인 경로가 리턴 전류(Is)용으로 제공되어야 한다. 하나의 로직 상태에서, Ip는 제1 전송선(50)으로 출력되는 포지티브 전류이고, Im은 제2 전송선(52)으로부터 입력되는 네거티브 전류이다. 반대의 로직 상태에서, Ip는 제1 전송선(50)으로부터의 네거티브 전류이고 Im은 제2 전송선(52)으로의 포지티브 전류이다. 또 다른 바람직한 실시예에서, 단지 하나의 전송선으로 구동되는 전류를 갖는 것이 가능하다.
각각 50 옴, 100 옴의 특성 임피던스를 갖는 두개의 전송선이 사용되면, Rt는 신호 컨덕터의 말단을 가로질러 위치하게 되고 두개의 전송선을 종단하는 기능을 한다. 다시, Ip 및 Im이 서로 동일하지 않기 때문에 실드를 통과하는 리턴 전류(Is)가 존재하게 될 것이다. 또한, Rt가 두개의 전송선 말단을 가로지르기 때문에, 본 바람직한 실시예에서 Rt 양단은 약간의 포지티브 전압으로 바이어스될 것이다. 바람직하게도, 하나의 로직 상태에서, Ia는 포지티브 1.0 ma이고 Im은 네거티브 0.5 ma이며, 그 때문에 0.5 ma에서 리턴 전류(Is)가 존재하게 된다. 그 반대 로직 상태에서, 실드를 통하여 리턴된 0.5 ma가 또한 존재할 것이다.
도 1a는 본 발명의 안전 기반을 형성하는 비동일 전류를 수신하는 전류 감지 회로(54)를 도시한다. 비동일 전류의 드라이버가 파워-다운(powered-down)되는 경우, 차분 데이터 선에 발생하는 외부 잡음 전류는 동일한 방향으로 흐를 것이다. 이것은, 하기에 상술하는 바와 같이, 차분 전류 감지 회로(54)에 의해 부인되는 공통 모드 전류 잡음 신호의 소스로서 나타난다. 드라이버 출력이 함께 단락되는 경우에, 네트(net) (Im보다 작은 Ip) 0.5 ma 신호는 경로를 따라 Rt의 양 끝단으로 흐르고, 따라서, 차분 감지 회로(54)에서 이 실패 모드가 구별될 것이다. 후술하는 바와 같이, 스위칭 동안의 유효 입력 전류가 안전 바이어스 전류보다 더 크기 때문에 차분 전류에 기인한 지터(jitter)는 낮다.
지터는 또한 전류 감지의 전압 이득이 낮기 때문에 전압 타입 회로에서보다 더 낮다. 전류 감지 회로를 사용함으로써 고이득 전압 수신 증폭기의 커패시턴스 증가의 부정적 영향을 실질적으로 제거한다. 전류 감지는, 본 바람직한 실시예에 서, Rt와 병렬로 구성되고 하기에 보다 상세히 설명된다. 전류 증폭 회로(56)는 감지된 전류를 수신하고 마지막으로 전류 대 전압(I/V) 컨버터(58)는 표준 컴퓨팅 회로에 부합하는 CMOS 출력 신호를 제공한다. 본 발명은 종단 및 감지 회로로부터 전압 신호를 양호하게 생성한다. 그러한 I/V 변환 포인트에서, 회로 기생 커패시턴스는 상대적으로 작고 유효하지 않게 된다.
도 1a를 참조하면, 차분 전류 감지(54)는 전압 증폭을 거의 하지 않고, 따라서, 임의의 밀러(Miller) 커패시터 영향이 무시된다. 전류 감지의 차분 성질은 공통 모드 전압 신호의 영향을 감소시킨다 - 공통 모드 전압 이득이 매우 적거나 무시할 수 있다.
도 1b는 본 발명의 전류 잡음의 허용오차를 도시한다. 일반적으로, Ip 및 Im의 일부, i1 및 i2는 차분 전류 감지 회로(54)로 이동한다. 전류 감지(54)는 유효 로직 신호가 인식되도록 하기 위해 도달되어야 하는 차분 전류 임계치(Ith)로 설계된다. 따라서, Ip와 Im 간 차분은 결과적으로 임계치(Ith)와 동일한(또는 더 큰) i1과 i2 간 차분이 되어야 한다. 일반적으로, i1과 i2 각각에 대한 표현(13 및 15)은 Ip와 Im의 함수로서 표시된다. i2가 i1에서 차감된 경우, 그 결과가 항목 17에 도시되어 있다. i1 - i2가 Ith와 동일하거나 그보다 커야(19) 하기 때문에, Ip 및 Im의 함수로서 Ith에 대한 표현은 항목 21에 도시되어 있다. i1 - i2가 임계치를 초과한다는 것을 보장할 정도로 Ip - Im이 충분히 커야 한다는 것은 조사함으로써 자명해진다. 정상적인 안전 조건 하에서, Ip와 Im 간 차가 충분히 크지 않으면, a와 b(전류 분포 계수) 간 차 또한 작고, 이것은 식 21을 유지하기에 매우 어렵게 만든다. 실제 적용예에서, 이것은 수신기가 안전 모드에 들어가면 잡음에 대하여 매우 로버스트(robust)하게 될 것이라는 것을 의미한다. 식 21로부터, 공통 모드 전류 잡음이 서로 소거되어 본 실시예를 공통 모드 전류 잡음에 대하여 로버스트하게 할 것이라는 점은 자명하다. 바람직한 실시예에서, 본 발명은 100 uA의 차분 전류 잡음을 허용할 것이다. 다른 실시예는 더 큰 잡음 면역성으로 설계될 수 있다. i1 및 i2는 모두 포지티브하지만 비동일 값이라는 것이 주목된다. 이들이 동일하다면, 로직 레벨 변화가 발생할 때 차가 없게 될 것이다. 이들 전류는 일반적으로 선이 함께 단락되는 것을 제외하고는 서로 동일하지 않다. 그러한 조건 하에서, 수신기는 도 4의 내부 안전 바이어스 트랜지스터(Pf1 및 Nf1)를 사용하여 안정된 출력을 유지할 것이다. 이 오프셋은 본 발명의 안전한 동작을 제공하지만, 바람직한 실시예에서, 단지 대략 20uA의 오프셋 전류가 매우 적은 부가의 전력을 소모하고 본 발명의 실시예는 실질적으로 여분의 다이 영역을 사용하지 않는다.
도 2는 본 발명에 따라 사용될 수 있는 하나의 전류 드라이버 회로를 도시한다. 여기에서, V1이 로우일 때 P1이 온이 되고, I1(1mA)는 P1을 통해 Ip로서 출력되어 이동한다. V2가 하이이면 N2가 온이 되고, I2(0.5mA)는 N2를 통해 네거티브 Im으로서 출력되어 이동한다. V1 및 V2의 로직 상태를 반전함으로써, I2는 네거티브 Ip로서 출력되어 이동하고 I1은 포지티브 Im으로서 출력되어 이동한다. 전형적으로, V2는 상기 동작에 대하여 V1의 로직 역으로서 설계된다. 그러나, P1, P2, N1 및 N2가 독립적으로 구동되면(도시생략), 이들 모두 턴 오프하여 전송선에 전류가 남아있지 않게 하는 것이 가능하다. 출력 전압의 공통 모드 레벨을 안정화하기 위한 공통 모드 피드백 회로(CMFB)가 존재하지 않는다는 것을 주목해야 한다. 전형적으로, 이러한 타입의 출력 드라이버는 저전압 차분 시스템에 대하여 공통이다. 본 발명은 사용되는 특정 수신기(54)에 기인한 CMFB를 필요로 하지 않는다. 따라서, CMFB 회로를 사용하지 않음으로써 칩 공간 및 전력을 절약할 수 있다.
도 3은 본 발명의 바람직한 실시예와 일치하는 전류 감지 회로의 개략도이다. 여기에서 두개의 다이오드 접속 NMOS 트랜지스터(N3 및 N4)는 바이어스되어 전송선의 전류로부터 I3 및 I4를 각각 흡수한다. N3 및 N4는 다이오드형 곡선을 따라 바이어스되어(도시 생략) 임의의 임계치를 극복할 수 있고 Rt보다 실질적으로 더 큰 임피던스를 제공하여 전송선의 종단에 최소한으로 영향을 미치게 할 수 있다. 바람직한 일 실시예에서 N3 및 N4는, 해당 분야에 공지된 바와 같이 다른 임피던스가 사용될 수 있지만, 각각 약 1 K 옴을 나타낸다. N3 및 N4가 등가의 100 옴 전송선 양단에 대략 2 K 옴을 제공하면, Rt는 105 옴과 동일하게 되거나 적당히 더 높게 또는 더 낮게 할 수 있어 적절한 전송선 종단을 유지할 수 있다. 그러나, 해당 분야에 공지된 바와 같이, 다이오드 트랜지스터를 고 임피던스 상태에서 유지하기 위해 주의하더라도 일부 임피던스 부정합에 기인한 몇몇 무해한 울림(ringing)이 있을 수 있다. 예를 들면, Rt가 100 옴 전송선 양단에서 105 옴이고, 몇몇 프로세싱을 이유로 다이오드 접속 트랜지스터가 매우 높은 임피던스를 제공했다면, 5 옴의 부정합은 결과적으로 단지 대략 2.5 퍼센트보다 더 적은 반사 계수가 될 것이다.
도 3을 다시 참조하면, Ip가 플러스 1ma이고, Im이 네거티브 0.5ma인 것을 고려하면, 실드를 다시 통과하는 전류 Is는 0.5ma가 될 것이다. N3 및 N4는, N3가 0.35ma의 I3를 인출하고 N4가 0.15ma의 I4를 인출하면서 It가 0.65ma가 되도록 설계될 수 있다. I3과 I4 간 차, 즉, 0.2ma가, 하기에 논의되는 바와 같이, 감지되어 로직 신호, 말하자면 로직 1을 지시하게 된다. 그 로직 신호의 네거티브는 입력 신호 대 전류 드라이브가 상태를 변경할 때 Ip와 Im이 전류 레벨을 상호변경할 때 감지된다. 이 상태에서 I3 및 I4는 전류 레벨을 상호 교환할 것이고, 0.2ma 차가 로직 0으로 감지된다. 따라서, 1에서 0으로의 로직 변경은 결과적으로 전류에 있어서 0.4ma 변경이 될 것이다.
도 4는, 2개의 전송선(50 및 52)의 종단 회로 말단에 배치된 도 1의 블록의 보다 상세한 전체 수신기 회로 구현을 도시한다. Rt는, 도시된 바와 같이, Pin+로부터 Pin-로 접속되고, Ip 및 Im는 도 3에 도시된 바와 같이 Rt의 양 말단을 구동한다. 도 4는 전류 감지 회로(54), 전류 증폭 회로(56), 및 전류 대 전압(I/V) 변환 회로(58)의 보다 상세한 개략도이다.
도 4에서, 전류 감지 회로(54)는 Rt의 각 말단에 부착된 회로에 의해 구성되고, 전류 소스 I5 및 I6가 각 회로에 공급된다. 종래 기술에서 공지된 바와 같이, 이러한 전류 소스들은 일반적으로, 포지티브 파워 레일(60)로 PMOS 트랜지스터를 바이어싱함으로써 형성될 것이다. I3에 대한 전류 감지 회로는 N5-N8을 포함한다. N7 및 N8과, I4에 대한 전류 감지 회로(54)는 N5'-N8'을 포함한다. N7 및 N7'은 각각 N8 및 N8'과 동일한 드레인 전류를 공유하는 다이오드 접속 NMOS 트랜지스터들이다. N7 및 N8이 동일한 드레인 전류(I5)를 갖기 때문에, N7 및 N8에 대한 게이트 대 소스 전압은, 트랜지스터가 정합되었다고 가정하면, 동일하다. I3와 관련된 N5-N7에 대한 설명은 I4와 관련된 N5'-N7'에 대해 바로 적용되기 때문에, 이에 대해서는 아래에서 반복 설명되지 않는다. N6은, 니(knee) 영역으로부터 떨어져 있는 다이오드 접속된 장치들을 바이어스하고, 이에 따라 전류 감지도를 높이기 위해서, 제어된 트랜지스터화 선형 저항을 형성하는 N5와 함께 배치된 다이오드 접속 트랜지스터이다. N5 및 N5'의 저항은, 각각 N7 및 N7'의 게이트 전압에 의해 제어되고, 그 게이트 전압은 다이오드 접속 장치들 N6 및 N6'의 전류에 따른다. 따라서, 감지 소자(다이오드 접속 장치)로부터의 전류 정보가 N5 및 N5'의 저항을 변경하기 위해서 사용되어, 2개 브랜치들 간의 유효 전류 차가 증가될 수 있다. 또한, 저항에서는, 노드 A 및 Ab에서 나타나는 고주파 잡음의 영향이 감소된다. 이 회로 구성에서, I5, N7, N8은 미러링 효과를 통해 I3를 제어하고, 전압은 다음과 같이 N5 및 N6 양단에 걸쳐 강하된다. 동일한 전류가 N5 및 N6을 통해 흐르기 때문에, 게이트 대 소스 전압들이 서로 동일하게 될 것이고, Pin+에서의 전압은 N7을 통해 미러링될 것이다. 이러한 방식으로, 다이오드 접속된 N6의 오프셋 전압이 보상되고, N6의 임피던스가 제어될 수 있다.
N9 및 N10의 게이트들은 A로 표시된 N6의 드레인에 접속되어, 전류 미러를 형성한다. 유사하게, N11 및 N12는 N6'의 전류를 미러링한다. N10 및 N12는 B 및 Bb를 통해 I-V 변환 회로에 의해 감지된 증폭 전류를 제공하도록 사이징된다. 양호한 실시예에서, I3가 0.15ma에서 0.35ma로 변하면, 이 변화는 전류 미러 증폭 회로(56)를 통해 I9 및 I10에서 반영된다. 안전 바이어스 트랜지스터(Pf1 및 Nf1)는 수신기가 드라이버의 파워 다운 또는 케이블 단락과 같은 안전 조건에 들어가면 바이어스되어 공지된 상태로 출력을 유지하도록 내부 안전 바이어스 전류를 형성한다. 바람직한 일 실시예에서 그리고 해당 분야에 공지된 바와 같이, 바이어스 1 및 바이어스 2는 Pf1 및 Nf1의 특성과 함께 선택되는 밴드 갭 장치로 구성되어 I9 및 I11에 약 20 마이크로암페어의 유지보수(maintenance) 전류를 제공한다. 증폭된 버전의 I3가 종래 기술에서 공지된 바와 같이 트랜지스터들을 사이징함으로써 변함에 따라, I10이 구성될 수 있다. 또한, P9는 다이오드 접속 트랜지스터로서 배치되어, 바이어스될 수 있고(도시 생략), I10은 I9를 미러링할 것이지만, P10을 사이징함으로써 증폭될 수 있다. P10 및 P9의 게이트 대 소스 전압은 동일하다. 이는, 전류 증폭을 제공하여, I10이 I3의 증폭된 버전이 되게 한다. 유사하게, 회로는 I4를 수신하여, I12에서 증폭된 버전을 제공한다.
도 4의 항목(58)은 전압 변환을 수행하는 회로를 도시한다. 2개의 출력, B 및 Bb는 N13 및 N14의 게이트로 각각 입력된다. I13 및 I14는 각각 I10 및 I12의 미러이다. P13 및 P14는 전류 미러들이다. B 및 Bb를 사용하는 풀(full) 차분 동작이 수행되고, 이는, CMOS 로직 레벨을 차례대로(rail to rail) 제공하도록 동작하는 N15 및 P15를 구동하는, C에서의 전압 출력을 제공한다.
상술한 실시예들은 본 명세서에서 예시적으로 제시된 것이며, 이들의 다양한 변경들 및 대안들이 가능하다는 것을 이해해야 한다. 따라서, 본 발명은 광범위하 게 검토되어야 하며, 첨부된 청구범위에 의해서만 한정된다.

Claims (10)

  1. 차분 전류 로직 수신기 회로(differential current logic receiver circuits)용 안전 시스템(fail-safe system)으로서 - 안전 조건은 플로팅(floating)하거나, 비구동되거나, 함께 단락되거나, 하나 또는 둘다가 접지로 단락되는 수신기 입력을 포함함 -,
    제1 및 제2 입력을 정의하는 전류 모드 차분 수신기,
    제1 입력으로의 전류의 제1 드라이버 및 제2 입력으로의 전류의 제2 드라이버 - 제1 및 제2 전류는 정상 동작 하에서는 서로 동일하지 않음 -,
    동일하지 않은 전류를 감지하고, 수신된 동일하지 않은 전류에 대응하는 차분 전류를 출력하는 감지 수단 - 임의의 정의된 안전 조건에서, 상기 감지 수단의 차분 전류 출력은 안정한 상태로 남아 있음 -
    을 포함하는 안전 시스템.
  2. 제1항에 있어서,
    상기 감지 수단은, 차분 전류 임계치를 확립하는 수단을 포함하고, 상기 임계치에 도달될 때, 상기 감지 수단은 변경된 로직 상태를 출력하는 안전 시스템.
  3. 제1항에 있어서,
    상기 감지 수단의 차분 전류 출력을 수용하고 증폭된 전류를 제공하도록 배치된 차분 전류 증폭기, 및
    상기 증폭된 전류를 수용하고 로직 시스템에 부합하는 전압 신호를 출력하는 전류 대 전압 변환기를 더 포함하는 안전 시스템.
  4. 제1항에 있어서,
    상기 제1 및 제2 입력 간에 접속된 저항을 더 포함하는 안전 시스템.
  5. 제1항에 있어서,
    상기 감지 수단은,
    상기 제1 입력 및 전류 드라이버로의 전류 리턴 경로 간에 접속된 제1 전류 수신 회로,
    상기 제2 입력과 전류 드라이버로의 전류 리턴 경로 간에 접속된 제2 전류 수신 회로를 포함하는 안전 시스템.
  6. 제5항에 있어서,
    상기 제1 및 제2 전류 수신 회로는 다이오드 접속 MOS 트랜지스터를 포함하는 안전 시스템.
  7. 제6항에 있어서,
    각각의 다이오드 접속 MOS 트랜지스터를 바이어싱하여 각각 주어진 임피던스를 전류 드라이버로의 전류 리턴 경로에 제공하게 하는 수단을 더 포함하는 안전 시스템.
  8. 제5항에 있어서,
    상기 제1 수신 회로에서의 전류를 상기 제2 수신 회로에서의 전류와 비교하는 수단을 더 포함하는 안전 시스템.
  9. 제8항에 있어서,
    상기 비교 수단은,
    상기 제1 수신 회로에 의해 수신된 전류의 제1 미러링된 출력 전류를 제공하는 제1 증폭 전류 미러링 회로,
    상기 제2 수신 회로에 의해 수신된 전류의 제2 미러링된 출력 전류를 제공하는 제2 증폭 전류 미러링 회로, 및
    상기 제1 및 제2 출력 전류를 수신하고, 상기 제1 및 제2 증폭 전류 미러링 회로의 출력들 간의 차에 비례하는 전압 출력을 제공하도록 배치된 전류 대 전압 변환 회로를 포함하는 안전 시스템.
  10. 수신기 입력이 플로팅하거나, 비구동되거나, 함께 단락되거나, 하나 또는 둘다 접지로 단락되는 경우, 차분 전류 로직 수신기 회로를 위한 안전 조건 시스템을 생성하는 방법으로서,
    제1 및 제2 입력을 정의하는 전류 모드 차분 수신기로 외부 차분 잡음 전류를 수신하는 단계,
    제1 전류를 제1 입력으로 구동하고 제2 전류를 제2 입력으로 구동하는 단계 - 차분 데이터 선들 상의 외부 전류 잡음 간의 차는 일반적으로 안전 조건 하에서 내부적으로 안전 바이어스 트랜지스터에 의해 설정된 임계치를 초과할 정도로 크지 않음 -,
    정상 동작 하에서, 동일하지 않은 전류를 효과적으로 감지하고, 안전 조건 하에서 안정한 알려진 상태를 출력하는 단계
    를 포함하는 안전 조건 시스템 생성 방법.
KR1020067010030A 2003-11-24 2004-11-08 전류 감지 기법에 기초한 차분 회로용 안전 시스템 KR101029669B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/720,568 US6927599B2 (en) 2003-11-24 2003-11-24 Failsafe for differential circuit based on current sense scheme
US10/720,568 2003-11-24

Publications (2)

Publication Number Publication Date
KR20070006676A KR20070006676A (ko) 2007-01-11
KR101029669B1 true KR101029669B1 (ko) 2011-04-15

Family

ID=34591578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067010030A KR101029669B1 (ko) 2003-11-24 2004-11-08 전류 감지 기법에 기초한 차분 회로용 안전 시스템

Country Status (7)

Country Link
US (1) US6927599B2 (ko)
JP (1) JP4919806B2 (ko)
KR (1) KR101029669B1 (ko)
CN (1) CN100568005C (ko)
DE (1) DE112004002308T5 (ko)
TW (1) TWI340541B (ko)
WO (1) WO2005054882A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405593B2 (en) * 2005-10-28 2008-07-29 Fujitsu Limited Systems and methods for transmitting signals across integrated circuit chips
US7631953B2 (en) * 2006-03-31 2009-12-15 Lexmark International, Inc. Micro-fluid ejection apparatus signal communication devices and methods
KR101171509B1 (ko) * 2007-09-12 2012-08-09 발레리 바실리에비치 오브친니코프 이산적 전기 신호들을 송신하기 위한 방법
CN102375465B (zh) * 2010-08-13 2013-11-13 联咏科技股份有限公司 线性稳压器及其电流感测电路
CN102426285B (zh) * 2011-09-14 2013-07-17 深圳航天科技创新研究院 一种用于双向电流采样的电流传感器
US9503250B2 (en) * 2011-10-28 2016-11-22 Koninklijke Philips N.V. Data communication with interventional instruments
US8896250B2 (en) 2012-10-24 2014-11-25 General Electric Company Methods to avoid a single point of failure
TWI451095B (zh) 2012-12-10 2014-09-01 Ind Tech Res Inst 電流偵測電路及其方法
US9075100B2 (en) * 2013-05-30 2015-07-07 Infineon Technologies Ag Method, device and circuitry for detecting a failure on a differential bus
KR101499431B1 (ko) * 2013-11-04 2015-03-06 코닝정밀소재 주식회사 유리기판 성형장치
US9667156B2 (en) 2015-03-06 2017-05-30 Fairchild Semiconductor Corporation Power supply with line compensation circuit
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US10361732B1 (en) 2018-10-10 2019-07-23 Nxp Usa, Inc. Fault detection in a low voltage differential signaling (LVDS) system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295354A (ja) 1998-04-06 1999-10-29 Yazaki Corp 電流検出装置
US6320406B1 (en) 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
JP2002257869A (ja) 2001-02-28 2002-09-11 Sanyo Electric Co Ltd 電流検出回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03242035A (ja) * 1990-02-20 1991-10-29 Nec Corp フェイルセーフ論理回路
CN2082868U (zh) * 1990-08-18 1991-08-14 杨伯 双通道差电压监控仪
US5488306A (en) * 1994-05-31 1996-01-30 International Business Machines Corp. Open and short fault detector for a differential interface
JP3948864B2 (ja) * 1999-09-28 2007-07-25 富士通株式会社 レシーバ、トランシーバ回路および信号伝送システム
US6476642B1 (en) * 2000-07-17 2002-11-05 Agere Systems Guardian Corp. Differential current driver circuit
US6288577B1 (en) * 2001-03-02 2001-09-11 Pericom Semiconductor Corp. Active fail-safe detect circuit for differential receiver
US6650149B1 (en) * 2002-08-15 2003-11-18 Pericom Semiconductor Corp. Latched active fail-safe circuit for protecting a differential receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11295354A (ja) 1998-04-06 1999-10-29 Yazaki Corp 電流検出装置
US6320406B1 (en) 1999-10-04 2001-11-20 Texas Instruments Incorporated Methods and apparatus for a terminated fail-safe circuit
JP2002257869A (ja) 2001-02-28 2002-09-11 Sanyo Electric Co Ltd 電流検出回路

Also Published As

Publication number Publication date
CN1989414A (zh) 2007-06-27
JP2007512624A (ja) 2007-05-17
JP4919806B2 (ja) 2012-04-18
DE112004002308T5 (de) 2006-10-12
US20050110515A1 (en) 2005-05-26
WO2005054882A1 (en) 2005-06-16
CN100568005C (zh) 2009-12-09
US6927599B2 (en) 2005-08-09
TW200522510A (en) 2005-07-01
TWI340541B (en) 2011-04-11
KR20070006676A (ko) 2007-01-11

Similar Documents

Publication Publication Date Title
US6504404B2 (en) Semiconductor integrated circuit
KR101029669B1 (ko) 전류 감지 기법에 기초한 차분 회로용 안전 시스템
KR100372633B1 (ko) 오프셋 전압을 갖는 비교기
KR100747328B1 (ko) 동작 범위가 넓은 차동 증폭기
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
US5337008A (en) High gain rail-to-rail CMOS amplifier
JP3825338B2 (ja) メモリ装置の入出力ライン感知増幅器
JP4624362B2 (ja) 電流転送論理
US6414521B1 (en) Sense amplifier systems and methods
US20090039862A1 (en) Voltage transformation circuit
KR100294519B1 (ko) 반도체장치용입력초단회로
KR20030075543A (ko) 전류 센스 증폭기
JP5025171B2 (ja) 差動増幅装置
US6781465B1 (en) Method and apparatus for differential signal detection
US5412607A (en) Semiconductor memory device
KR100873287B1 (ko) 히스테리시스 특성을 가지는 비교기
US7405623B2 (en) Sensing circuit
KR102584838B1 (ko) 증폭기 회로
JP3498451B2 (ja) 半導体記憶装置
CN115836263A (zh) 高静态电流控制
KR950003280B1 (ko) 교차 결합 증폭기
KR100377170B1 (ko) 전류 센스앰프
KR19980046509A (ko) 외부전원전압 변화에 안정된 동작을 가지는 반도체 메모리 장치
JPH04163799A (ja) センスアンプ
JP2008263501A (ja) 伝送装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9