-
HINTERGRUND
DER ERFINDUNG
-
Gebiet der Erfindung
-
Die
Erfindung betrifft logische Differentiallogik-/Pufferschaltkreise
und insbesondere logische Stromübertragungsschaltungen,
die Sicherheitsschaltkreise aufweisen.
-
Stand der
Technik
-
Sicherheits-Differentialverstärker oder
-empfänger
liefern ein bekanntes Ausgangssignal, wenn an den Eingängen ein
nicht definiertes oder ungültiges
Eingangssignal vorhanden ist. Ein ungültiges Eingangssignal tritt
im allgemeinen auf, wenn die Eingänge floaten bzw. sich verändernde
Zustände
oder drei Zustände
haben oder kurzgeschlossen sind. Auch Teilkurzschlüsse oder
-unterbrechungen können
zu ungültigen
Eingangssignalen führen.
Im Fall von solchen ungültigen
Eingangssignalen erfolgt gewöhnlich
ein Oszillieren der Empfänger
oder diese schalten ein Störsignal
zu oder befinden sich in einem undefinierten Zustand.
-
Bekannte
Lösungen
befassen sich mit spannungs-basierten und niedrigspannungs-basierten Schaltungen.
Diese Lösungen
sehen Bias-Spannungswiderstände
an den Eingängen
des Differentialempfängers
vor, um die Eingänge
in einen bekannten Zustand vorzuspannen durch Bereitstellen eines Gleichstromoffsets
am Eingang. Aber ein solches Offset kann Rücklaufströme unsymmetrisch machen, das
Ausgangssignal verzerren und eventuell die Amplitude des Eingangssignals
belasten. Andere Lösungen
sehen eine Vcc-Bias-Spannung
der Eingänge des
Empfängers
mit einer Logik zum Treiben des Empfängerausgangs in einen bekannten
Zustand vor.
-
Eine
andere Lösung
für auf
Niedrigspannung basierende Schaltkreise findet sich in einem Differentialempfänger von
Texas Instruments, Teile-Nr. SN65LVDT32B, und mehreren anderen ähnlichen Vorrichtungen.
Die Schaltung dieser Vorrichtung sieht zwei aktive Schaltkreise
als hochohmige Komparatoren vor, welche die Empfängereingänge gemeinsam nutzen. Diese
Komparatoren sehen ein Fenster vor, wobei der eine Komparator einen
Grenzwert von +80 mV und der andere einen Grenzwert von –80 mV vorsieht.
Ein Sicherheitszeitgeber wird mit den Komparatorausgängen UND-verknüpft, und wenn
der Differentialeingang am Ende der Zeitgeberperiode innerhalb des
+/–80
mV-Fensters ist, wird der Ausgang in einen bekannten Sicherheits-Hochzustand
getrieben. Eine Einschränkung
dieser Schaltung besteht darin, daß der Sicherheitszeitgeber
zum Starten der Zeitspanne umschalten muß. Wenn das Eingangssignal
des Empfängers
gültig
ist, z. B. mehr als +80 mV Differenz, jedoch dann einen ungültigen Zustand
von z. B. +10 mV Differenz annimmt, wird der Zeitgeber eventuell
nicht gestartet, da der Empfängerausgang
eventuell nicht umschaltet.
-
Eine
weitere Sicherheits-Vorrichtung für Niedrigspannungs-Schaltungen
wird von Maxim hergestellt (Teile-Nummer MAX9153/4). Diese Vorrichtung
wird als Repeater bezeichnet, ist jedoch tatsächlich eine Differentialverstärker- oder
Empfängerschaltung.
Diese Schaltung hat Spitzenunterdrücker mit Dioden und funktioniert
eventuell nicht, wenn sie bei kurzgeschlossener Übertragungsleitung hochgefahren
wird, oder im Fall von abgeschwächten
Differenzsignalen mit Niedrigpegel (unter 100 mV). Auch der Betrieb
bei hohen Frequenzen kann beeinträchtigt sein.
-
Eine
Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer
aktiven Sicherheits-Empfängerschaltung,
die den Ausgang des Empfängers
in einen stabilen bekannten Zustand bringt, wenn einer der folgenden
Aspekte zutreffend ist:
- 1. Empfängereingänge floaten
bzw. weisen sich verändernde
Zustände
auf und sind nicht abgeschlossen.
- 2. Empfängereingänge sind
abgeschlossen und nicht angesteuert, weil der Treiber entweder ungespeist
oder deaktiviert und/oder nicht angeschlossen ist.
- 3. Das Eingangskabel ist durchtrennt.
- 4. Empfängereingänge sind
miteinander kurzgeschlossen, etwa weil Treiberausgänge kurzgeschlossen
sind, oder einer oder beide Empfängereingänge sind
mit Masse kurzgeschlossen, weil die Treiberausgänge mit Masse kurzgeschlossen sind,
oder es besteht ein Kurzschluß im
Kabel.
-
Keiner
dieser oben angegebenen Zustände erzeugt
ein undefiniertes Ausgangssignal bei der vorliegenden Erfindung,
und im Normalbetrieb beeinträchtigt
die SicherheitsBias-Spannung
das Leistungsvermögen
des Empfängers
weder in bezug auf Geschwindigkeit (Bandbreite) noch in bezug auf
Zitter/Rauschen.
-
Eine
weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung
eines stromgesteuerten Empfängers,
der in bezug auf Leistung und Chipfläche konkurrenzfähig ist.
-
Es
versteht sich für
den Fachmann, daß in der
nachstehenden genauen Beschreibung zwar auf beispielhafte Ausführungsformen,
auf die Zeichnungen und Verwendungsverfahren Bezug genommen wird,
die vorliegende Erfindung jedoch nicht auf diese Ausführungsformen
und Verwendungsverfahren beschränkt
sein soll. Der weit gefaßte
Umfang der Erfindung soll nur gemäß den Angaben in den beigefügten Patentansprüchen definiert
werden.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Im
Hinblick auf die obigen Erläuterungen sieht
die vorliegende Erfindung einen differentiellen Stromflußempfänger und
ein solches Verfahren vor, wobei der Empfänger wenigstens zwei Eingänge aufweist.
Ein Sicherheitszustand umfaßt
Floating-Empfängereingänge, die
nicht angesteuert sind, Eingänge,
die zusammen kurzgeschlossen sind, oder Eingänge, von denen einer oder beide
mit Masse kurzgeschlossen sind. Unter diesen Bedingungen sieht die
vorliegende Erfindung einen ersten Treiber für Strom in einen ersten Eingang
und einen zweiten Treiber für
einen Strom mit davon verschiedenem Wert in den zweiten Eingang
vor. Die ungleichen Ströme
werden wird gebildet. Wenn irgendein definierter Sicherheitszustand
vorliegt, bleibt der differentielle Ausgangsstrom der Erfassungseinrichtung stabil.
-
Bei
einer bevorzugten Ausführungsform
ist zwischen die beiden Eingänge
ein Widerstand eingefügt,
und ein Grenzdifferenzstrom wird gebildet, der erreicht werden muß, um einen
geänderten
Logikzustand herzustellen. Der Differenzstrom wird verstärkt und
in ein für
Logiksysteme geeignetes Ausgangsspannungssignal umgewandelt. Eine
erste und eine zweite Stromempfangsschaltung sind vorgesehen, und
zwar die eine zwischen dem ersten Eingang und einem Stromrücklaufweg
und die zweite zwischen dem zweiten Eingang und dem Stromrücklaufweg. Die
erste und die zweite Stromempfangsschaltung sind bevorzugt diodengekoppelte
MOS-Transistoren, die jeweils so vorgespannt sind, daß zwischen
den Eingängen
eine gegebene Impedanz vorhanden ist. Für jeden der ungleichen empfangenen
Ströme
wird eine Stromspiegelschaltung verwendet, und ein Strom-Spannungs-Umwandler liefert
eine Ausgangsspannung, die zu der Differenz zwischen den empfangenen
ungleichen Strömen
proportional ist. Die ungleichen Ströme erlauben einen Nebenschluß positiver
Ströme
in bezug auf jeden Empfängereingang, und
wenn die ungleichen Ströme
aufgrund einer Logikänderung
umgekehrt werden, wird die Differenz zwischen den ungleichen Strömen umgekehrt,
was ein Detektieren zuläßt. Wenn
die positiven Ströme, die
von den beiden diodengekoppelten CMOS-Transistoren empfangen werden,
gleich sind, würde
eine Umkehrung der Ströme
kein Ausgangssignal liefern.
-
Es
versteht sich für
den Fachmann, daß in der
nachstehenden genauen Beschreibung zwar auf beispielhafte Ausführungsformen,
auf die Zeichnungen und Verwendungsverfahren Bezug genommen wird,
die vorliegende Erfindung jedoch nicht auf diese Ausführungsformen
und Verwendungsverfahren beschränkt
sein soll. Der weit gefaßte
Umfang der Erfindung soll nur gemäß den Angaben in den beigefügten Patentansprüchen definiert
werden.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Die
folgende Beschreibung der Erfindung nimmt Bezug auf die Zeichnungen;
diese zeigen in:
-
1A eine
Stromflußschaltung,
welche die vorliegende Erfindung veranschaulicht;
-
1B ein
Blockbild mit Gleichungen zur Verdeutlichung von Designüberlegungen
für Ausführungsformen
der vorliegenden Erfindung;
-
2 ein
detailliertes Schaltungsschema in Übereinstimmung mit einem Stromtreiber
zur Verwendung mit der vorliegenden Erfindung;
-
3 eine
Schaltung zur Verdeutlichung der Strommessung; und
-
4 ein
kombiniertes Schema einer Empfängerschaltung
der Erfindung.
-
GENAUE BESCHREIBUNG EINER
BEISPIELHAFTEN AUSFÜHRUNGSFORM
-
1A ist
ein Schema einer bevorzugten Ausführungsform der vorliegenden
Erfindung. Ein Eingangssignal Vin steuert und wählt Ausgangsstromsignale Ip
und Im aus, die von 10 in eine Übertragungsleitung 12 getrieben
werden. Der Treiber 10 ist ein Stromtreiber mit einer hohen
Ausgangsimpedanz. In der Praxis kann es sich um eine einzige verdrillte
Doppelleitung oder zwei Übertragungsleitungen
handeln, aber da gemäß der nachstehenden
Erläuterung
Ip und Im ungleich sind, gibt es einen Rücklaufstrom, der von dem Strommeßverstärker absorbiert
wird, wenn eine verdrillte Doppelleitung verwendet wird, oder der
eine eventuell vorhandene Abschirmung durchläuft. Übertragungsleitungen sind keine Voraussetzung
für die
praktische Anwendung der vorliegenden Erfindung, aber wenn sie nicht
verwendet werden, muß für den Rücklaufstrom
Is ein störsignalfreundlicherer
Weg bereitgestellt werden. In dem einen logischen Zustand ist Ip
ein positiver Strom, der in eine erste Übertragungsleitung 50 abgeht,
und Im ist ein negativer Strom, der von einer zweiten Übertragungsleitung 52 ankommt.
Im entgegengesetzten logischen Zustand ist Ip ein negativer Strom
von der ersten Übertragungsleitung 50 und
Im ist ein positiver Strom in die zweite Übertragungsleitung 52.
Bei einer anderen bevorzugten Ausführungsform ist es möglich, den
Strom nur in eine Übertragungsleitung
zu treiben.
-
Wenn
zwei Übertragungsleitungen
verwendet werden, von denen jede eine charakteristische Impedanz
von 50 Ohm hat, wird ein Widerstand Rt von 100 Ohm über die
distalen Enden der Signalleiter angeordnet und dient zum Abschluß beider
Leitungen. Auch hier sind Ip und Im einander nicht gleich, so daß es einen
Rücklaufstrom
Is durch die Abschirmung gibt. Da außerdem Rt über die distalen Enden von
zwei Übertragungsleitungen
angeordnet ist, sind bei dieser bevorzugten Ausführungsform beide Enden von
Rt mit einer positiven Spannung vorgespannt. Bevorzugt ist in dem
einen logischen Zustand Ia ein positiver Strom von 1,0 mA und Im
ein negativer Strom von 0,5 mA, woraufhin es einen Rücklaufstrom
Is von 0,5 mA in der Abschirmung gibt. Im entgegengesetzten logischen
Zustand existiert ein durch die Abschirmung zurücklaufender Strom von 0,5 mA.
-
1A zeigt
eine Strommeßschaltung 54, welche
die ungleichen Ströme
empfängt
und eine Sicherheitsbasis der vorliegenden Erfindung bildet. Wenn
der Treiber der ungleichen Ströme
ausgeschaltet wird, fließt
der externe Störstrom,
der auf verschiedenen Datenleitungen erscheint, in die gleiche Richtung.
Er erscheint als Quellen von Gleichtaktstromstörsignalen, die von der Differenzstrommeßschaltung 54 zurückgewiesen
werden, wie noch im einzelnen erläutert wird. Wenn die Treiberausgänge miteinander
kurzgeschlossen sind, fließt
das Nettosignal von 0,5 mA (Ip minus Im) entlang den Wegen zu beiden
Enden von Rt, und somit erkennt die Differenzstrommeßschaltung 54 diesen
Fehlermodus. Wie noch erläutert
wird, ist der durch einen Differenzstrom bewirkte Jitter gering,
da ein gültiger
Eingangsstrom während
des Umschaltens viel größer als
der Sicherheits-Bias-Spannungsstrom
ist.
-
Der
Jitter ist auch geringer als bei Schaltungen vom Spannungstyp, weil
die Spannungsverstärkung
der Strommeßschaltung
gering ist. Die Verwendung einer Strommeßschaltung eliminiert praktisch die
negativen Auswirkungen einer Kapazitätsvervielfachung von Spannungsempfangsverstärkern mit
hohem Verstärkungsfaktor.
Bei dieser bevorzugten Ausführungsform
ist die Strommeßschaltung
parallel mit dem Rt konfiguriert und wird nachstehend im Detail
beschrieben. Eine Stromverstärkungsschaltung 56 empfängt den
gemessenen Strom, und schließlich liefert
ein Strom-Spannungs- bzw. I/V-Umwandler 58 ein CMOS-Ausgangssignal,
das mit Standard-Rechnerschaltungen kompatibel ist. Die vorliegende
Erfindung erzeugt ein Spannungssignal in angemessener Entfernung
von den Abschluß-
und Meßschaltkreisen.
An diesem Punkt der Strom-Spannungs-Umwandlung ist die parasitäre Kapazität der Schaltung relativ
klein und unwirksam.
-
Gemäß 1A hat
die Differenzstrommeßschaltung 54 eine
geringe Spannungsverstärkung, so
daß etwaige
Miller-Kondensatoreffekte negiert werden. Die differentielle Art
der Strommeßschaltung verringert
die Wirkungen von Gleichtaktspannungssignalen – die Gleichtaktspannungsverstärkung ist sehr
gering oder vernachlässigbar.
-
1B zeigt
die Tolerierung von Stromstörsignalen
bei der vorliegenden Erfindung. Im allgemeinen läuft ein Anteil von Ip und Im,
nämlich
i1 und i2, zu der Differenzstrommeßschaltung 54 durch.
Die Strommeßschaltung 54 ist
mit einem Differenzstromgrenzwert Ith ausgebildet, der erreicht
werden muß, damit
das gültige
Logiksignal erkannt werden kann. Daher muß die Differenz zwischen Ip
und Im in einer Differenz zwischen i1 und i2 resultieren, die gleich (oder
größer) als
der Grenzwert Ith ist. Im allgemeinen sind die Ausdrücke 13 bzw. 15 für i1 und
i2 als Funktionen von Ip und Im gezeigt. Wenn i2 von i1 subtrahiert
wird, ist das Resultat in Gleichung 17 zu sehen. Da i1–i2 gleich
oder größer Ith
sein muß, 19, ist
der Ausdruck für
Ith als eine Funktion von Ip und Im in Gleichung 21 gezeigt.
Aus dieser Betrachtung ist ersichtlich, daß Ip – Im ausreichend groß sein muß, um sicherzustellen,
daß i1–i2 den
Grenzwert überschreitet.
Wenn unter normalen Sicherheitsbedingungen die Differenz zwischen
Ip und Im nicht
groß genug
ist, ist auch die Differenz zwischen a und b (Stromverteilungskoeffizienten)
klein, was es sehr schwer macht, die Gleichung 21 zu halten.
Bei einer realen Anwendung bedeutet dies, daß der Empfänger gegenüber Störsignalen sehr robust ist,
nachdem er in den Sicherheitsmodus eingetreten ist. Aus 21 ist ersichtlich,
daß Gleichtaktstromstörsignale
einander aufheben, was diese Ausführungsform gegenüber Gleichtaktstromstörsignalen
sehr robust macht. Bei einer bevorzugten Ausführungsform toleriert die vorliegende
Erfindung 100 μA
Differenzstromstörsignal. Andere
Ausführungsformen
können
mit größerer Störsignal-Unempfindlichkeit
ausgelegt werden. Es ist zu beachten, daß i1 und i2 beide positiv sind,
jedoch ungleiche Werte haben. Wenn sie gleich wären, wäre keine Differenz beim Auftreten
einer Logikpegeländerung
vorhanden. Diese Ströme
sind gewöhnlich einander
nicht gleich, ausgenommen bei einem gemeinsamen Leitungskurzschluß. Unter
diesen Bedingungen hält
der Empfänger
das stabile Ausgangssignal mit internen SicherheitsBias-Spannungstransistoren
Pf1 und Nf1 in 4.
Dieses Offset sorgt für
die Sicherheitswirkung der vorliegenden Erfindung, aber bei einer
bevorzugten Ausführungsform
erzeugt ein Offsetstrom von nur ungefähr 20 μA einen sehr geringen zusätzlichen
Energieverbrauch, und die Ausführungsform
der vorliegenden Erfindung verbraucht praktisch keine zusätzliche
Chipfläche.
-
2 zeigt
eine Stromtreiberschaltung, die gemäß der vorliegenden Erfindung
verwendet werden kann. Wenn dabei V1 niedrig ist, ist P1 aktiv,
und I1 mit 1 mA fließt über P1 als
Ip ab. Wenn V2 hoch ist, ist N2 aktiv, und I2 mit 0,5 mA fließt als negativer
Im über
N2 ab. Bei Umkehrung der logischen Zustände von V1 und V2 fließt I2 als
negativer Ip ab und I1 fließt als
positiver Im ab. Typischerweise ist für die vorstehende Operation
V2 als der logische Kehrwert von V1 ausgelegt. Wenn jedoch P1, P2,
N1 und N2 jeweils unabhängig
angesteuert werden (nicht gezeigt), ist es möglich, alle abzuschalten, so
daß kein Strom
in den Übertragungsleitungen
verbleibt. Es ist zu beachten, daß keine Gleichtaktrückkopplungsschaltung
(CMFB) vorhanden ist, um den Gleichtaktpegel der Ausgangsspannung
zu stabilisieren. Typischerweise ist diese Art von Ausgangstreiber
bei Niedrigspannungs-Differentialsystemen üblich. Das vorliegende System
benötigt
die CMFB-Schaltung nicht, da der spezielle Empfänger 54 verwendet
wird. Indem die CMFB-Schaltung
nicht verwendet wird, werden Chipfläche und Energie eingespart.
-
3 ist
ein Schema einer Strommeßschaltung
gemäß einer
bevorzugten Ausführungsform
der vorliegenden Erfindung. Dabei sind zwei diodengekoppelte NMOS-Transistoren
N3 und N4 vorgespannt, um I3 bzw. I4 von Strömen auf den Übertragungsleitungen
abzuziehen. N3 und N4 können
entlang der diodenartigen Kurve vorgespannt sein (nicht gezeigt),
um einen eventuellen Grenzwert zu überwinden und eine Impedanz
vorzusehen, die erheblich größer als
Rt ist, so daß der
Abschluß der Übertragungsleitungen
minimal beeinflußt
wird. Bei einer bevorzugten Ausführungsform
weisen N3 und N4 jeweils ungefähr
1 kOhm auf, obwohl andere Impedanzen verwendet werden können, wie
das im Stand der Technik bekannt ist. Wenn N3 und N4 ungefähr 2 kOhm über eine äquivalente
100-Ohm-Übertragungsleitung
aufweisen, kann Rt gleich 105 Ohm oder entsprechend höher oder
niedriger gemacht werden, um einen geeigneten Übertragungsleitungsabschluß aufrechtzuerhalten.
Wie jedoch bekannt ist, tritt wahrscheinlich auch dann ein gewisses unschädliches
Nachschwingen aufgrund einer gewissen Impedanzfehlanpassung auf,
wenn sorgfältig
darauf geachtet wird, die Diodentransistoren in einem Hochimpedanzzustand
zu halten. Wenn beispielsweise Rt 105 Ohm über eine 100-Ohm-Übertagungsleitung
ist und die diodengekoppelten Transistoren aus irgendeinem mit der
Verarbeitung zusammenhängenden
Grund eine sehr hohe Impedanz aufweisen, wird die Fehlanpassung
von 5 Ohm nur in einem Reflexionskoeffizienten von weniger als ungefähr 2,5%
resultieren.
-
Es
wird weiterhin auf 3 Bezug genommen. Wenn Ip +1
mA ist, ist Im –0,5
mA, und dann ist der Rückstrom
Is durch die Abschirmungen 0,5 mA. N3 und N4 können so ausgelegt sein, daß It 0,65
mA ist, wobei N3 einen Strom I3 von 0,35 mA und N4 einen Strom I4
von 0,15 mA zieht. Die Differenz zwischen I3 und I4, also 0,2 mA,
wird gemessen, wie nachstehend erläutert wird, um ein Logiksignal,
etwa eine logische Eins, zu bezeichnen. Der negative Wert dieses
Logiksignals wird gemessen, wenn Ip und Im die Stromwerte austauschen,
wenn das Eingangssignal zu dem Stromtreiber den Zustand ändert. In
diesem Zustand tauschen I3 und I4 die Stromwerte aus, und die Differenz
von 0,2 mA wird als logische Null gemessen. Somit resultiert eine
Logikänderung
von Eins zu Null in einer Stromänderung
von 0,4 mA.
-
4 zeigt
mehr im Detail eine vollständige Implementierung
einer Empfängerschaltung
der Blöcke
von 1, die an dem Abschlußschaltungsende der
beiden Übertragungsleitungen 50 und 52 positioniert
ist. Der Rt ist zwischen Pin+ und Pin– geschaltet, wie gezeigt ist,
wobei Ip und Im die beiden Enden von Rt treiben, wie in 3 zu
sehen ist. 4 zeigt das Schema der Strommeßschaltung 54,
der Stromverstärkungsschaltung 56 und
der Strom-Spannungs- bzw. I/V-Umwandlungsschaltung 58.
-
In 4 ist
die Strommeßschaltung 54 von einer
Schaltung gebildet, die an jedem Ende von Rt angebracht ist, wobei
jede Schaltung von einer Stromquelle I5 und I6 gespeist wird. Wie
bekannt ist, sind diese Stromquellen typischerweise gebildet durch
Vorspannen von PMOS-Transistoren an die positive Stromschiene 60.
Die Strommeßschaltung für I3 weist
N5–N8
auf. N7 und N8 und die Strommeßschaltung
für I4
weisen N5'–N8' auf. N7 und N7' sind diodengekoppelte
NMOS-Transistoren, die sich gleiche Drain-Ströme mit N8 bzw. N8' teilen. Da N7 und
N8 den gleichen Drainstrom (I5) haben, ist die Gate-Source-Spannung für N7 und
N8 gleich unter der Annahme angepaßter Transistoren. Die Erläuterung
für N5–N7 in bezug
auf I3 gilt unmittelbar für N5'–N7' in bezug auf I4 und wird daher nicht
wiederholt. N6 ist ein diodengekoppelter Transistor, der so angeordnet
ist, daß N5
einen gesteuerten transistorisierten linearen Widerstand bildet,
um die diodengekoppelten Bauelemente von dem Knickbereich weg vorzuspannen
und dadurch die Stromempfindlichkeit zu steigern. Die Widerstandswerte
von N5 und N5' werden
von der Gatespannung von N7 bzw. N7' gesteuert, die wiederum von dem Strom
in den diodengekoppelten Bauelementen N6 und N6' abhängig
ist. Somit wird die Strominformation von dem Meßelement (dem diodengekoppelten
Bauelement) genutzt, um den Widerstandswert von N5 oder N5' so zu modifizieren,
daß die
effektive Stromdifferenz zwischen den beiden Armen vergrößert werden
kann. Der Widerstandswert hat außerdem eine Dämpfungswirkung
auf ein HF-Störsignal,
das an dem Knotenpunkt A und Ab auftritt. In dieser Schaltungsanordnung steuern
I5, N7 und N8 über
den Spiegelbildeffekt I3 und die Spannungsabfälle über N5 und N6 wie folgt. Derselbe
Strom fließt
durch N5 und N6, so daß ihre Gate-Source-Spannungen
einander gleich sind und mit der Spannung an Pin+ über den
N7-Spiegel. Auf diese Weise kann die Offsetspannung des diodengekoppelten
N6 kompensiert und die Impedanz von N6 gesteuert werden.
-
Die
Gates von N9 und N10 sind mit dem Drain A von N6 verbunden unter
Bildung eines Stromspiegels. Ebenso spiegeln N11 und N12 den Strom
in N6'. N10 und
N12 sind so bemessen, daß sie über B und
Bb verstärkte
Ströme
liefern, die von der I/V-Umwandlungsschaltung
erfaßt
werden. Wenn sich I3 ändert,
und zwar bei einer bevorzugten Ausführungsform von 0,15 mA zu 0,35
mA, wird diese Änderung
an I9 und I10 über
die Stromspiegel-Verstärkungsschaltung 56 reflektiert.
SicherheitsBias-Spannungstransistoren
Pf1 und Nf1 sind
vorgespannt zur Bildung eines internen SicherheitsBias-Spannungsstroms,
um den Ausgang in einem bekannten Zustand zu halten, nachdem der
Empfänger
in Sicherheitszustände
wie etwa eine Energieabschaltung des Treibers oder einen Kabelkurzschluß eingetreten
ist. Bei einer bevorzugten Ausführungsform
können,
wie im Stand der Technik bekannt, Bias1 und Bias2 mit Bandabstand-Bauelementen gebildet
sein, die gemeinsam mit den Charakteristiken von Pf1 und
Nf1 so gewählt sind, daß Erhaltungsströme von ungefähr 20 mA
in I9 und I11 vorhanden sind. I10 kann als eine verstärkte Version
der Änderung von
I3 durch entsprechende Auslegung der Transistoren gebildet sein,
was in der Technik bekannt ist. Außerdem ist P9 als diodengekoppelter
Transistor ausgebildet und kann vorgespannt werden (nicht gezeigt),
und I10 spiegelt I9, kann aber durch entsprechende Bemessung von
P10 verstärkt
werden. Die Gate-Source-Spannungen von P10 und P9 sind gleich. Das
sorgt für
die Stromverstärkung,
so daß I10
eine verstärkte
Version von I3 ist. Eine gleichartige Schaltung empfängt I4 und
liefert eine verstärkte Version
bei I12.
-
58 in 5 zeigt eine Schaltung zur Spannungsumwandlung.
Die beiden Ausgänge
B und Bb werden den Gates von N13 bzw. N14 zugeführt. I13 und I14 sind jeweils
Spiegel von I10 und I12. P13 und P14 sind Stromspiegel. Ein vollständiger Differentialbetrieb
wird erhalten unter Verwendung von B und Bb unter Bildung einer
Ausgangsspannung an C, die N15 und P15 treibt, die wirksam sind,
um die CMOS-Logikpegel von Schiene zu Schiene zu liefern.
-
Es
versteht sich, daß die
oben beschriebenen Ausführungsformen
beispielhaft sind und viele Abwandlungen und Alternativen möglich sind.
Der Umfang der vorliegenden Erfindung ist daher nur durch die beigefügten Patentansprüche gegeben.
-
Zusammenfassung
-
Es
werden ein System und ein Verfahren beschrieben zum Empfangen von
Differenzströmen
in einer Gleichtaktschaltung. Wenn ein Zustand eintritt, in dem
die Empfängereingänge floaten,
nicht angetrieben sind, miteinander kurzgeschlossen sind oder einer
oder beide Eingänge
mit Masse kurzgeschlossen sind, bleibt das Ausgangssignal des Systems stabil.
Diodengekoppelte MOS-Transistoren empfangen die ungleichen Ströme, und
Stromspiegel verstärken
die empfangenen Ströme.
Diese verstärkten spiegelbildlichen
Ströme
werden differentiell verstärkt
und in Spannungssignale umgewandelt, die für typische Computer- und Logiksysteme
geeignet sind. Die differentielle Stromflußart der Erfindung sorgt für hohe Gleichtaktstrom-
und Spannungsstörfestigkeit. Ein
Grenzwert für
die ungleichen Ströme
ermöglicht hohe
Differenzstrom- und Spannungsstörfestigkeit.