KR100959658B1 - 유기 박막 트랜지스터의 제조방법 및 제조장치 - Google Patents

유기 박막 트랜지스터의 제조방법 및 제조장치 Download PDF

Info

Publication number
KR100959658B1
KR100959658B1 KR1020070005582A KR20070005582A KR100959658B1 KR 100959658 B1 KR100959658 B1 KR 100959658B1 KR 1020070005582 A KR1020070005582 A KR 1020070005582A KR 20070005582 A KR20070005582 A KR 20070005582A KR 100959658 B1 KR100959658 B1 KR 100959658B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid
temperature
thin film
organic thin
Prior art date
Application number
KR1020070005582A
Other languages
English (en)
Other versions
KR20070079554A (ko
Inventor
도모히로 이노우에
아키라 도이
마사히코 안도
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20070079554A publication Critical patent/KR20070079554A/ko
Application granted granted Critical
Publication of KR100959658B1 publication Critical patent/KR100959658B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 유기 박막 트랜지스터의 생산성을 향상시키는 것이다.
이를 위하여 본 발명에서는 유기 박막 트랜지스터의 제조장치(80)에서는, 기판(16) 위에 배선재료와 반도체 재료의 적어도 어느 하나를 포함하는 액체(31)를 도포하여 다수의 유기 박막 트랜지스터를 형성한다. 기판 반송수단(51, 52)은 기판을 반송한다. 기판은 제 1 가열수단(68)에 의하여 가열되고, 기판의 온도를 컨트롤러(50)가 제어한다. 배선재료와 반도체 재료의 적어도 어느 하나를 포함하는 액체를 제 2 가열수단이 가열하고, 이 액체의 온도도 컨트롤러가 제어한다.

Description

유기 박막 트랜지스터의 제조방법 및 제조장치{METHOD AND APPARATUS FOR MANUFACTURING ORGANIC THIN FILM TRANSISTOR}
도 1은 본 발명에 관한 유기 박막 트랜지스터의 제조장치의 일 실시예의 시스템도,
도 2는 본 발명에 관한 유기 박막 트랜지스터의 제작공정의 플로우차트,
도 3은 본 발명에 관한 유기 박막 트랜지스터를 복수개 배치한 기판의 평면도,
도 4는 본 발명에 관한 유기 박막 트랜지스터를 복수개 배치한 기판의 평면도,
도 5는 본 발명에 관한 유기 박막 트랜지스터를 복수개 배치한 기판의 평면도,
도 6은 도 1에 나타낸 유기 박막 트랜지스터의 상세 종단면도 및 평면도,
도 7은 도 2에 나타낸 단계 120의 상세공정 플로우차트,
도 8은 본 발명에 관한 소스 전극 및 드레인 전극 형성장치의 일 실시예의 시스템도,
도 9는 도 2에 나타낸 단계 130의 상세공정 플로우차트이다.
※ 도면의 주요부분에 대한 부호의 설명
1 : 유기 박막 트랜지스터 12 : 반도체층
13 : 게이트 전극 14 : 드레인 전극
15 : 소스 전극 16 : 기판
17 : 게이트 절연막(Si3N4막)
50 : 컨트롤러(기판 온도 제어수단, 액체 온도 제어수단)
51, 52 : 반송롤러 53, 54 : 온도센서
55 : 도포장치(디스펜서) 57, 58 : 기판 위치 검출수단
60 : 소스 전극 및 드레인 전극 형성장치
62 : 반도체막 형성장치 68 : 레이저
80 : 유기 박막 제조장치
본 발명은 유기 박막 트랜지스터의 제조방법 및 제조장치에 관한 것이다.
종래의 유기 박막 트랜지스터의 예가, 특허문헌 1에 기재되어 있다. 이 공보에 기재된 유기 박막 트랜지스터에서는, 높은 이동도를 얻기 위하여 기판의 표면에 게이트 전극, 게이트 절연막, 유기 반도체층, 소스 전극/드레인 전극 및 보호막을 형성하여, 게이트 절연층 표면의 순수에서의 접촉각을 50도 이상 120도 이하로 하고 있다. 유기 박막 트랜지스터의 다른 예가, 특허문헌 2에 기재되어 있다. 이 공보에서는 폴리페닐렌비닐렌, 폴리티오펜 등의 공역계 고분자 화합물이나, 안트라센, 테트라센, 펜타센 등의 폴리아센 화합물을 중심으로 하는 방향족 화합물을 트랜지스터 재료에 사용하고 있다. 이 중에서 폴리아센 화합물은 높은 캐리어 이동도를 가지고, 전계 효과형 트랜지스터(FET)의 동작속도를 빠르게 한다.
종래의 기능성 소자의 제조방법의 예가, 특허문헌 3에 기재되어 있다. 이 공보에 기재된 기능성 소자 제조방법에서는 기능성 소자의 성능이 주변부와 중심부에서 변화하지 않도록 기판 위에 용매를 가지는 기능성층 형성용 도공액을 토출법에 의하여 패턴형상으로 도포하고 있다. 그리고 용매가 휘발하기 전에 도공액을 급속 고화시키고 있다.
[특허문헌 1]
일본국 특개2001-94107호 공보
[특허문헌 2]
일본국 특개2004-256532호 공보
[특허문헌 3]
일본국 특개2004-253179호 공보
상기 특허문헌 1에 기재된 유기 반도체 재료를 사용한 반도체층의 형성에서는, 펜타센을 진공 증착하여 반도체층을 작성하고 있다. 그 때문에 기판을 넣는 진공챔버나 펌프 등의 진공 배기용 설비가 필요하게 되어 장치가 복잡하고 고비용이었다.
상기 특허문헌 2에 기재된 트랜지스터 재료의 작성방법에서는 용액화한 펜타 센을 상온에서 도포하면 충분한 결정 성장을 기대할 수 없어, 도포 후에 가열처리하여 결정을 성장시켜 결정립 지름을 증대하고 있다. 그러나 도포와 동시에 가열처리하는 것이 곤란하기 때문에 반도체층 형성공정에서의 생산성이 나빠 결정 성장을 정밀도 좋게 제어하는 것이 어렵다. 따라서 도포막의 성상의 균일화나 장치의 간소화에 관하여 충분히는 고려되어 있지 않다. 또한 특허문헌 3에서는 막두께를 균일화하기 위하여 도공액을 급속 고화하고 있으나, 반도체의 배향을 제어하여 반도체의 성능을 향상시키는 것에 대해서는 고려되어 있지 않다.
본 발명은 상기 종래기술의 불편을 감안하여 이루어진 것으로, 그 목적은 유기 박막 트랜지스터의 생산성을 향상시키는 것에 있다. 본 발명의 다른 목적은, 고성능의 유기 박막 트랜지스터를 실현하는 것에 있다.
상기 목적을 달성하는 본 발명의 특징은, 기판 위에 배선재료와 반도체재료의 적어도 어느 하나를 포함하는 액체를 도포하여, 기판에 유기 박막 트랜지스터를 다수형성하는 유기 박막 트랜지스터의 제조장치에 있어서, 기판을 반송하는 기판 반송수단과, 기판을 가열하는 제 1 가열수단과, 이 가열수단에 의하여 가열되는 기판의 온도를 제어하는 기판 온도 제어수단과, 배선재료와 반도체재료의 적어도 어느 하나를 포함하는 액체를 가열하는 제 2 가열수단과, 이 제 2 가열수단이 가열한 액체의 온도를 제어하는 액체 온도 제어수단을 가지는 것에 있다.
그리고 이 특징에서 기판 온도 제어수단은, 기판이 반송되는 방향으로 온도 구배를 발생시키는 것으로, 기판의 반송방향 앞쪽의 온도가 뒤쪽의 온도보다 높아지도록 가열하는 것이 좋다. 또 기판 온도 제어수단을, 기판의 액체 도포면의 배면측에 배치하는 것이 바람직하다. 기판에 드레인 전극을 형성하는 형성장치를 구비하고, 기판 반송수단은 이 형성장치가 형성한 드레인 전극의 길이방향과 대략 직교하는 방향으로 기판을 반송하는 것이 좋다.
상기 특징에서 기판 반송수단은 복수의 롤러를 가지고, 이 복수의 롤러의 적어도 1개에 가열수단을 설치하는 것이 바람직하고, 기판 위의 적어도 2점의 온도를 측정 가능한 온도 측정수단을 가지고, 이 온도 측정수단을 기판에 형성하는 적어도 1개의 유기 박막 트랜지스터의 온도 측정이 가능한 위치에 배치하는 것이 좋다.
상기 목적을 달성하는 본 발명의 다른 특징은, 기판을 소정의 위치로 반송하는 기판 반송공정 후에, 배선재료와 반도체재료의 적어도 어느 하나를 포함하는 액체를 도포하는 액체층 도포공정을 가지는 유기 박막 트랜지스터의 제조방법에 있어서, 기판 반송공정 및 액체층 도포공정의 양쪽에서, 기판의 온도를 소정의 온도로 가열하는 것에 있다. 그리고 이 특징에서 액체층 도포공정은, 액체 도포공정과 기판 가열공정을 가지고, 액체 도포공정과 기판 가열공정에서의 기판 반송속도가 대략 동일한 것이 바람직하다.
이하, 본 발명에 관한 유기 박막 트랜지스터의 제조방법을, 도면을 사용하여 설명한다. 도 1에 유기 박막 트랜지스터(TFT)(1)의 제조장치(80)의 일 실시예를 종단면도로 나타낸다. 간격을 두고 배치된 반송롤러(51, 52) 위에, 처리대상의 기판(16)이 배치되어 있다. 반송롤러(51, 52)는, 기판(16)을 간헐적으로 화살표 A 방향으로 반송한다. 기판(16)의 상면에는 상세를 도 6에 나타내는 유기 박막 트랜지스터(1)가 형성되어 있다. 도 6(a)는, 박막트랜지스터(1)의 단면도이고, 도 6(b)는 상면도이다. 또한 반도체층(12)이 형성된 면을 기판(16)의 표면, 그 반대측의 면을 기판(16)의 이면이라 부른다. 기판(16) 표면의 소정 부분에 게이트 전극(13)이 형성되어 있다. 기판(16)의 표면으로서 게이트 전극(13)이 형성되어 있지 않은 부분, 및 게이트 전극(13)의 상면을 덮도록 게이트 절연막(17)이 형성되어 있다.
게이트 절연막(17)의 상면에는 쌍을 이루는 드레인 전극(14)과 소스 전극(15)이 간격을 두고 형성되어 있다. 드레인 전극(14)과 소스 전극(15)의 간극(41)은, 게이트 전극(13)의 위치에 대응하고 있다. 이 간극(41)을 반도체층(12)이 메우고 있다. 반도체층(12)의 상면은 쌍을 이루는 드레인 전극(14)과 소스 전극(15)의 상면까지 연장되어 있으나, 폭방향(도 6(b)에서 상하방향)의 양쪽 끝부는 유기 박막 트랜지스터(1)의 끝부까지는 연장되어 있지 않다.
반송롤러(51, 52)의 회전을 정지하고, 기판(16)의 반송을 정지하였을 때에, 쌍을 이루는 드레인 전극(14)과 소스 전극(15)의 간극(41)이 위치하는 장소의 윗쪽에, 도포장치(55)가 배치되어 있다. 도포장치(55)는 노즐부를 가지고, 윗쪽으로부터 반도체 용액(31)을 분사한다. 도포장치(55)는, 컨트롤러(50)에 접속되어 있다. 컨트롤러(50)에는 온도센서(53, 54)가 접속되어 있고, 기판 표면에 형성되는 각 전극(14, 15)이나 반도체층(12)의 온도를 검출 가능하다.
기판(16)의 이면측으로서 반송롤러(51, 52)가 맞닿는 쪽에, 기판 위치 검출 수단(57, 58)이 배치되어 있고, 기판(16)의 위치를 비접촉으로 검출 가능하게 되어 있다. 기판(16)의 이면측으로서 반송롤러(51, 52) 사이에, 반도체층(12)을 가열 가능한 레이저 광원(68)이 배치되어 있다.
도 1에 나타낸 유기 박막 트랜지스터의 제조장치(80)를 사용하여 유기 박막 트랜지스터(1)를 제조하는 방법을 도 2에 의하여 설명한다. 유기 박막 트랜지스터(1)의 제조방법은 크게 구별하여 게이트 전극 형성공정(100), 게이트 절연막 형성공정(120), 소스·드레인 전극 형성공정(120) 및 반도체층 형성공정(130)의 4개의 공정을 가지고 있다. 이들 각 행정의 상세를, 이하에 설명한다. 또한 기판(16)에는 절연성의 재료를 사용한다. 절연성 재료로서, 유리, 석영, 알루미나 소결체 등의 무기재료나, 폴리이미드, 폴리에틸렌, 폴리아릴레이트, 폴리술폰, 폴리페닐렌술피드, 폴리에테르에테르케톤 등의 절연 플라스틱, 무기재료와 절연 플라스틱의 조합인 하이브리드 기판 등을 사용한다. 이하의 실시예에서는 기판(16)에 유리기판을 사용하고 있다.
(1) 게이트 전극 형성공정(100) :
표면이 대략 평평한 기판(16)에, 처음에 게이트 전극(13)을 형성한다. 도 3에 게이트 전극(13)을 작성할 때의 기판(16)의 상면도를 나타낸다. 개구부(26)를 가지는 직사각형 프레임형상으로 형성된 게이트 전극(13)의 배선 패턴이, 기판(16) 위에 형성되어 있다. 도 3에 나타낸 실시예에서는 가로방향으로 N개, 세로방향으로 M개의 매트릭스형상으로 게이트 전극(13)이 형성되어 있고, 액티브 매트릭스형 TFT에 사용한다. 게이트 전극(13)을 작성할 때는, 기판(16)의 표면에 막두께 150 nm의 크롬박막을, 도시 생략한 스퍼터장치로 퇴적시킨다. 그후 포토리소그래픽법으로 여분의 부분을 제거하고 있다.
본 실시예에서는 크롬을 게이트 전극(13)에 사용하고 있으나, 게이트 전극(13)에는, 탄탈, 몰리브덴, 니켈이나, 이들 금속의 합금, 폴리아닌, 폴리피롤, 폴리-3, 4-에틸렌디옥시티오펜(PEDOT) 등의 도전성 고분자도 사용할 수 있다. 또 본 실시예에서는 스퍼터법에 의하여 게이트 전극(13)을 작성하였으나, 잉크젯, 스프레이, 스크린 등의 인쇄법, 또는 포토리소그래피로도 패턴을 형성할 수 있다.
가로방향으로 인접하는 게이트 전극(13)끼리는, 게이트 전극(13, 13) 사이에 배치한 적어도 2개의 접속부(24)로 접속되어 있다. 접속부(24)로 접속된 가로방향의 N개의 게이트 전극(13)은, M개의 게이트 전극군(21)을 형성한다. 세로방향으로 인접하는 게이트 전극(13, 13)은 서로 절연되어 있고, 게이트 전극군(21)끼리도 절연되어 있다. M × N의 매트릭스형상으로 형성한 게이트 전극군(21)의 왼쪽 끝부에는 게이트 전극(13, 13) 사이를 접속하는 접속부(24)와 동일한 접속부(24)에 의하여 접속된 직사각형상의 게이트 단자(22가) 배치되어 있다.
매트릭스형상으로 형성된 게이트 전극군의 밑 가장자리부 및 오른쪽 가장자리부, 윗 가장자리부에는, 절연공간을 두고 소스·드레인 전극의 단자를 형성하기 위한 단자형성용 전극(23)이 배치되어 있다. 그리고, M개의 게이트 전극군(21)의 주위에 절연 형성되어 있다. 윗 가장자리부에 형성한 단자형성용 전극(23)에는 게이트 전극(13, 13) 사이의 간극에 대응하는 위치에, 개구부(25)가 형성되어 있다. 게이트 전극(13)의 개구부(26) 및 단자형성용 전극(23)의 개구부(25)에는 후속공정 에서 소스·드레인 전극이 형성된다.
(2) 게이트절연막 형성공정(110) :
두께 300 nm의 Si3N4막(17)을 기판(16)의 표면에 CVD로 성막한다. 이 Si3N4막(17)을, 게이트 절연막으로서 사용한다. 게이트 전극(13)이 탄탈이나 알루미늄일 때에는, 게이트 절연막(17)의 재료에 게이트 전극(13)을 양극 산화하여 얻어지는 산화 탄탈이나 산화 알루미늄을 사용한다. 또 CVD 처리할 때에는 SiO2 등을 사용하여도 좋다. 액을 도포 후에 소성할 때는, 폴리이미드나 폴리비닐페놀, 폴리비닐알콜, 산화규소 등을 사용하여, 도포 후 120∼300℃에서 소성한다.
(3) 소스 전극 및 드레인 전극의 형성공정(120) :
도 4에 본 공정에서 형성한 소스 전극(15) 및 드레인 전극(14)의 상세를 나타낸다. 소스 전극(15) 및 드레인 전극(14)을 형성할 때는, 도 4에 나타내는 바와 같이 게이트 절연막(17)의 표면에 도전성 잉크를 도포한다. N개의 드레인 전극(14)을 게이트 전극 개구부(25)에, M × N 개의 소스 전극(15)을 게이트 전극 개구부(26)에 각각 형성한다.
소스 전극(15) 및 드레인 전극(14)을 형성하는 방법의 상세를, 도 8을 사용하여 설명한다. 소스 전극(15) 및 드레인 전극(14)을 형성하는 형성장치(60)는, 도 1에 나타낸 유기 박막 제조장치(80)와 동일한 구성이다. 즉, 도전성 잉크(32)를 소정의 위치에 도포할 수 있는 도포장치(55)와, 기판(16)을 반송하는 2개의 반송롤러(51, 52)를 가지고 있다. 기판(16)의 표면에는 이미 게이트 절연막 형성공 정(110)에서 게이트 전극(13)과 게이트 절연막(17)이 작성되어 있다. 기판(16)의 위치를, 기판 위치 검출수단(57, 58)이 검출한다. 기판 위치 검출수단(57, 58)이 검출한 기판(16)의 위치에 따라 도포장치(55)와 반송롤러(51, 52)가, 컨트롤러(50)로 제어된다.
소스 전극(15) 및 드레인 전극(14)을 도포하는 데 사용하는 도전성 잉크(32)는, 주재에 금속 미립자나 금속착체, 또는 도전성 고분자의 어느 하나를 포함하는 액체이다. 기판(16)에 도포한 이 도전성 잉크(32)를 소성하여 소스 전극(15) 및 드레인 전극(14)을 형성하기 때문에, 소성후에 충분히 낮은 저항값을 나타내는 재료를 도전성 잉크(32)로서 사용한다.
구체적으로는, Au 또는 Ag, Pd, Pt, Cu, Ni 등을 주성분으로 하는 직경 약 10㎛ 이하의 금속미립자, 또는 금속착체를 물 또는 톨루엔, 크실렌 등의 용매에 분산시킨 용액을 사용한다. 도전성 고분자인 폴리스티렌술폰산(PSS)을 도프한 PEDOT(폴리3, 4에틸렌디옥시티오펜)이나 폴리아닌, 폴리피롤 등의 수용액이어도 좋다. 본 실시예에서는 물을 주성분으로 하는 용매 중에 Ag를 분산시킨 액형상의 금속 잉크를 사용하고 있다.
도포장치(55)로서는, 디스펜서나 잉크젯, 스프레이 등의 용액을 도포할 수 있는 인쇄법을 사용한다. 본 실시예에서는 노즐의 압력을 조절하여 액체를 토출하는 디스펜서를 사용하고 있다. 디스펜서(55)에 기판(16)으로부터의 거리를 측정하는 도시 생략한 레이저 변위계를 설치하고 있다. 이 레이저 변위계의 출력에 의거하여 디스펜서(55)와 기판(16)과의 갭을 일정하게 유지하면서 도포한다.
기판 위치 검출수단(57, 58)은, CCD 카메라를 가지고 있다. 이 CCD 카메라가 기판(16)의 화상을 도입한다. 도입한 화상을 화상처리수단이 화상처리하여 게이트 전극(13)을 추출한다. 게이트 전극(13)의 위치를 기준으로 하여 기판(16)의 위치를 검출한다.
소스 전극 및 드레인 전극의 형성공정(120)의 상세 플로우를 도 7에 플로우차트로 나타낸다. 도 7은, 컨트롤러(50)의 도포동작을 나타내는 도면이다. 단계 410에서, 스테핑 모터가 반송 롤러(51, 52)를 구동한다. 반송 롤러(51, 52)가 구동되어 기판(16)은 A 방향(도면에서 왼쪽으로부터 오른쪽)으로 소정의 위치로 반송된다. 이때 기판(16)을 드레인 전극(14)의 배선 길이방향에 대하여 직각방향으로 반송한다. 반송롤러(51, 52)의 구동 정밀도는 스테핑 모터의 1 단계인 20 ㎛ 이다.
단계 420에서 디스펜서(55)가 도전성 잉크(32)를 제 1열의 1행으로부터 M 행째까지의 개구부(26)에 차례로 도포한다. 이에 의하여 제 1열의 M개의 소스 전극(15)이 도포 형성된다. 단계 430에서는 도포 형성한 제 1열의 소스 전극(15)에 인접하는 제 1열의 드레인 전극(14)을 형성하기 위하여 기판(16)의 한쪽 끝(도 4에서는 하단)을 디스펜서(55)의 도포위치까지 반송한다.
단계 440에서 디스펜서(55)는 도전성 잉크(32)를 제 1열째의 개구부(26)까지 도포하여, 폭방향(도 4에서는 세로방향)으로 연장되는 1개의 드레인 전극(14)을 형성한다. 이어서 기판(16)을 제 2열째의 개구부(26)로 이동시킨다. 이 단계 410∼440을, N회 반복한다. 이에 의하여 M × N개의 소스 전극(15)과 N개의 드레인 전 극(14)이, 게이트 절연막(17) 위에 형성된다. 소스 전극(15) 및 드레인 전극(14)을 도포 형성한 후는 도전성 잉크(32)를 적정 온도에서 소성한다. 소성한 소스 전극(15)과 드레인 전극(14)의 막두께는, 약 100 nm 이다.
(4) 반도체층 형성공정(130) :
도 5에 반도체층(12)을 형성한 후의 기판(16)을, 상면도로 나타낸다. M행 × N열의 유기 TFT를 형성하기 위하여 소스 전극(15) 및 드레인 전극(14) 형성공정(120)에서 작성한 소스 전극(15) 및 드레인 전극(14)과, 게이트 절연막 형성공정(110)에서 형성한 게이트 전극(13)을 하부에 가지는 절연막과의, 각각의 표면을 덮도록 반도체층(12)을 도포 형성한다.
반도체층(12)을 형성할 때는, 도 1에 나타낸 유기 박막 트랜지스터의 제조장치(80)와 동일한 반도체층(12)의 형성장치(62)를 사용한다. 반도체층(12)의 형성장치는 반도체재료를 포함하는 반도체 용액(31)을 소정의 위치에 도포할 수 있는 도포장치(55)를 가진다. 소스 전극(15) 및 드레인 전극(14) 형성공정(120)에서 표면에 소스 전극(15) 및 드레인 전극(14)이 작성된 기판(16)을, 반송롤러(51, 52)가 반송한다. 기판 위치 검출수단(57, 58)은, 기판(16)의 위치를 검출한다. 기판(16)의 온도는, 온도센서(53, 54)에 의하여 검출된다. 기판위치 검출수단(57, 58)과 온도센서(53, 54)의 출력에 의거하여 도포장치(55)와 반송롤러(51, 52)를 컨트롤러(50)가 제어한다.
기판 위치 검출수단(57, 58)은, CCD 카메라를 가지고 있다. CCD 카메라는 기판(16)의 화상을 도입한다. 도입한 화상을 화상처리수단이 화상처리하여 게이트 전극(13) 및 소스 전극(15), 드레인 전극(14)을 추출한다. 이에 의하여 기판 (16)의 위치를 검출한다. 도포장치(55)가 도포하는 용액(31)인 반도체재료는, 폴리페닐렌비닐렌 또는 폴리티오펜 등의 공역계 고분자 화합물이나, 안트라센 또는 테트라센, 펜타센 등의 폴리아센화합물을 중심으로 하는 방향족 화합물이다. 본 실시예에서는 펜타센을 톨루엔 또는 트리클로로벤젠 등의 용매에 가용시킨 용액을 사용하고 있다.
도포장치(55)에는 소스 전극(15) 및 드레인 전극(14)을 도포하는 도포장치와 마찬가지로 디스펜서 또는 잉크젯이나 스프레이 등의 용액을 도포할 수 있는 인쇄법을 사용한다. 본 실시예에서는 디스펜서를 사용하고 있다. 디스펜서(55)에는 300℃까지 반도체용액(31)을 가열 가능한 도시 생략한 히터를 설치하였다. 히터를 사용하여 반도체 용액(31)을 가열하면서 도포한다.
반송롤러(51, 52)도, 소스 전극(15) 및 드레인 전극(14)을 도포하는 도포장치의 경우와 마찬가지로 스테핑 모터로 구동되고 있다. 스테핑 모터의 1 단계는 20 ㎛ 이다. 반송롤러(51, 52)는 내부가 중공으로 형성된 금속제의 원통관으로, 중공부에는 반송롤러(51, 52)를 가열하는 열원이 설치되어 있다. 열원에는 반송롤러(51, 52)를 200℃정도까지 가열할 수 있는 할로겐 램프나 IH 코일 등을 사용한다. 또한 반송롤러(51, 52)의 표면은 실리콘 고무로 덮여져 있고, 기판(16)을 슬라이딩하는 일 없이 확실하게 반송한다.
온도센서(53, 54)는 기판(16)에 형성한 게이트 절연막(17)이나 소스 전극(15), 드레인 전극(14)의 표면 온도를 측정한다. 본 실시예에서는 비접촉으로 측정할 수 있는 방사 온도계를 사용하였다. 온도센서(53, 54)의 출력에 의거하여 반송롤러(51, 52)를 온도 제어하기 때문에, 온도센서(53)의 검출위치를 반송롤러(51)의 위쪽으로 하였다. 마찬가지로 온도센서(54)의 검출위치를, 반송롤러(52)의 윗쪽으로 하였다.
이 반도체층(12)의 형성장치(62)가 구비하는 컨트롤러(50)의 동작을, 도 9에 플로우차트로 나타낸다. 단계 450에서 스테핑 모터를 구동하여 반송롤러(51, 52)를 구동한다. 반송롤러(51, 52)는, 기판(16)을 A 방향(기판의 면방향, 도면 중 왼쪽에서 오른쪽)으로 반송한다. 이때 기판(16)을 드레인 전극(14)의 배선 길이방향에 대하여 직각방향으로 반송한다. 기판 위치 검출수단(57, 58)이 기판(16)의 위치를 검출한다. 기판 위치 검출수단(57, 58)의 출력에 의거하여 디스펜서(55)의 반도체 도포위치까지 기판(16)을 반송한다.
단계 460에 있어서, 디스펜서(55)로 도포하기 전의 반도체 용액(31)과 온도센서(53, 54)가 검출하는 기판(16)의 상면의 온도가 소정값이 되도록 할로겐 램프나 IH 코일로 가열한다. 본 실시예에서는 반도체 용액(31)을 120℃, 온도센서(53)의 검출온도를 80℃, 온도센서(54)의 검출온도를 200℃로 설정하고 있다. 이에 의하여 기판(16)의 온도는, 롤러(52)로부터 롤러(51)를 향하여 낮아지는 온도 구배가 발생하고, 반도체 용액(31)은, 기판(16)면 상에 온도 구배가 있는 롤러(52)부터 롤러(51) 사이에서 가열된다. 기판(16)에 도포한 반도체 용액(31)은, 고온측의 용매 증발량이 많기 때문에 반도체 용액(31)의 내부에서 저온측으로부터 고온측을 향하는 흐름이 발생한다. 그때 용매가 건조된다. 반도체 용액(31) 중의 반도체 분자는, 용매의 건조과정에서 내부 흐름과 함께 이동하기 때문에, 반도체 분자의 배향의 균일성이 향상하여 결정막의 배향이 균일화된다.
단계 470에서 소스 전극(15) 및 드레인 전극(14)의 도포시와 마찬가지로 디스펜서(55)가 반도체 용액(31)을 제 1열의 1행부터 M행째까지의 도포위치에 차례로 도포한다. 이에 의하여 제 1열의 M개의 반도체층(12)이 도포 형성된다. 제 1열을 다 도포하면, 제 2열의 반도체층(12)을 도포하기 위하여 단계 450으로 되돌아간다. 그리고 기판(16)을 제 2열의 반도체층(12)의 도포위치까지 반송한다. 이 단계 450∼470을 기판(16)의 크기분만큼, 즉 N회 반복하여 M행×N열의 반도체층(12)을 게이트 절연막(17) 위에 도포 형성한다. 최종적으로 기판(16) 위에는 게이트 전극(13) 및 게이트 절연막(17), 소스 전극(15), 드레인 전극(14), 반도체층(12)을 가지는 M×N개의 유기 박막 트랜지스터(1)가 형성된다.
상기 실시예에서, 반도체층 형성공정(130)에서의 가열을, 레이저(68)를 사용하여도 좋다. 구체적으로는 반도체층(12)을 가열하는 데 사용하는 레이저(68)를 도 1에 나타내는 바와 같이 기판(16)의 배면측에 배치한다. 이에 의하여 도포형성된 반도체층(12)에 인접하는 소스 전극(15)에 레이저광이 조사 가능하게 된다. 레이저(68)의 출력을 컨트롤러(50)가 제어한다. 기판(16) 위에 형성한 반도체층(12)의 열을 레이저광으로 주사할 수 있도록 도시 생략한 레이저광의 편향 제 어수단이 레이저(68)에 구비되어 있다. 본 실시예에서는 편향 제어수단에 고속이고 고정밀도의 광 주사가 가능한 갈바노미러를 사용하고 있다.
기판(16)의 배면측에 배치한 레이저(68)는, 반도체층(12)을 레이저광(68)이 조사되는 소스 전극(15)측에서 가열한다. 이 때문에 반도체층(12)에 온도 구배가 발생한다. 반도체층(12)을 도포한 후의 반도체 용액(31)은, 이 온도 구배에 의하여 건조정도가 제어된다. 본 실시예에서는 가열효율을 향상시키기 위하여 YAG 레이저의 3배 고조파(파장 355 nm)를 사용하고 있다. 소스 전극(15)이 Ag인 경우, 레이저광의 파장이 약 500 nm에서 광의 흡수율이 5% 이하 정도가 되어, 가열효율이 나쁘다. 그러나 레이저광의 파장이 500 nm 이하가 되면 서서히 흡수율이 상승한다. 레이저광의 파장이 350 nm에서는 30% 정도가 흡수된다. 그 결과, 효율좋게 기판(16)을 가열할 수 있다.
또한, YAG 레이저 대신에 반도체 여기 레이저 YVO4를 사용할 수도 있다. 반도체 여기 레이저 YVO4의 3배 고조파도 동일한 파장 355 nm 이기 때문에, YAG 레이저의 3배 고조파와 동일한 가열성능을 기대할 수 있다. 파장 300 nm 이하에서는 레이저광의 흡수율이 80% 이상이 되기 때문에, 예를 들면 193 nm의 파장을 가지는 엑시머 레이저나, 266 nm의 파장을 가지는 YAG 레이저를 사용하면, 더욱 가열성능의 향상을 기대할 수 있다. 소스 전극(15)에 레이저광을 조사하는 것에 한정하지 않고, 반도체층(12)에 인접하는 드레인 전극(14)에 레이저광을 조사하여도 동일한 효과가 얻어진다.
본 실시예에서는 레이저(68)를 기판(16)의 배면측에서 조사하였다. 그러나, 레이저(68)나 그 편향수단으로부터 발생하는 오염물이 기판(16) 위에 퇴적하는 것을 방지하는 수단을 가지고 있으면, 표면측에서 레이저를 조사하는 것도 가능하다.
본 발명에 의하면, 동일한 반송경로에서 반도체를 도포함과 동시에 기판을 가열하기 때문에, 유기 박막 트랜지스터의 생산성을 향상시킬 수 있다. 또 반도체층을 가열하여 반도체층의 건조속도를 제어하기 때문에, 성능이 높은 유기 박막 트랜지스터를 실현할 수 있다. 또한 기판의 배면측을 사용하여 반송 및 가열하기 때문에 반송장치나 가열장치로부터의 반도체층이나 배선의 유기오염을 방지할 수 있다.

Claims (8)

  1. 기판 위에 배선재료와 반도체 재료의 적어도 어느 하나를 함유하는 액체를 도포하여, 다수의 유기 박막 트랜지스터를 기판에 형성하는 유기 박막 트랜지스터의 제조장치에 있어서,
    기판을 면방향으로 반송하는 기판 반송수단과, 기판을 가열하는 제 1 가열수단과, 상기 가열수단에 의하여 가열되는 기판의 온도를 제어하는 기판 온도 제어수단과, 배선재료와 반도체 재료의 적어도 어느 하나를 함유하는 액체를 가열하는 제 2 가열수단과, 상기 제 2 가열수단이 가열한 액체의 온도를 제어하는 액체온도 제어수단과, 상기 액체를 도포하는 액체 도포수단을 가지며,
    상기 기판 온도 제어수단은, 상기 액체를 도포하기 전에 기판이 반송되는 방향으로 온도 구배를 발생시키는 것으로, 기판의 반송방향 앞쪽의 온도가 뒷쪽의 온도보다 높아지도록 가열하고,
    상기 액체 도포수단은 상기 온도 구배가 발생된 기판 상에 상기 액체를 도포하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 기판 온도 제어수단을, 기판의 액체 도포면의 배면측에 배치한 것을 특징으로 하는 유기 박막 트랜지스터의 제조장치.
  4. 제 1항에 있어서,
    기판에 드레인 전극을 형성하는 형성장치를 구비하고, 상기 기판 반송수단은, 상기 형성장치가 형성한 드레인 전극의 길이방향과 직교하는 방향으로 기판을 반송하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조장치.
  5. 제 1항에 있어서,
    상기 기판 반송수단은 복수의 롤러를 가지고, 상기 복수의 롤러의 적어도 1개에 가열수단을 설치한 것을 특징으로 하는 유기 박막 트랜지스터의 제조장치.
  6. 제 1항에 있어서,
    기판 위의 적어도 2점의 온도를 측정 가능한 온도 측정수단을 가지고, 상기 온도 측정수단을, 기판에 형성하는 적어도 1개의 유기 박막 트랜지스터의 온도측정이 가능한 위치에 배치한 것을 특징으로 하는 유기 박막 트랜지스터의 제조장치.
  7. 기판을 면방향으로 소정의 위치에 반송하는 기판 반송공정 후에, 배선재료와 반도체 재료의 적어도 어느 하나를 포함하는 액체를 도포하는 액체층 도포공정을 가지는 유기 박막 트랜지스터의 제조방법에 있어서,
    상기 기판 반송공정 및 액체층 도포공정의 양쪽에서, 기판 반송 방향으로 온도 구배를 만들어 기판의 온도를 소정의 온도로 가열하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제 7항에 있어서,
    상기 액체층 도포공정은, 액체 도포공정과 기판 가열공정을 가지고, 상기 액체 도포공정과 상기 기판 가열공정에서의 기판 반송속도가 동일한 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020070005582A 2006-02-02 2007-01-18 유기 박막 트랜지스터의 제조방법 및 제조장치 KR100959658B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00025197 2006-02-02
JP2006025197A JP4899504B2 (ja) 2006-02-02 2006-02-02 有機薄膜トランジスタの製造方法および製造装置

Publications (2)

Publication Number Publication Date
KR20070079554A KR20070079554A (ko) 2007-08-07
KR100959658B1 true KR100959658B1 (ko) 2010-05-26

Family

ID=38321188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070005582A KR100959658B1 (ko) 2006-02-02 2007-01-18 유기 박막 트랜지스터의 제조방법 및 제조장치

Country Status (3)

Country Link
US (1) US7635860B2 (ko)
JP (1) JP4899504B2 (ko)
KR (1) KR100959658B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026158B2 (en) * 2007-06-01 2011-09-27 Electro Scientific Industries, Inc. Systems and methods for processing semiconductor structures using laser pulses laterally distributed in a scanning window
WO2009096525A1 (ja) * 2008-02-01 2009-08-06 Nec Corporation 薄膜トランジスタ
WO2010053171A1 (ja) * 2008-11-10 2010-05-14 日本電気株式会社 スイッチング素子及びその製造方法
JP5891625B2 (ja) * 2011-07-12 2016-03-23 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子
KR20140059576A (ko) * 2012-11-08 2014-05-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020028622A (ko) * 2000-10-11 2002-04-17 김순택 유기 ｅｌ소자의 박막 증착방법 및 그 장치
KR20040030428A (ko) * 2001-08-10 2004-04-09 가부시키 가이샤 에바라 세이사꾸쇼 도금장치 및 방법
KR100441570B1 (ko) * 1995-12-20 2004-11-06 소니 가부시끼 가이샤 기판가열장치및기판가열방법,반도체집적회로장치,포토마스크및액정표시장치
KR20050033513A (ko) * 2001-10-05 2005-04-12 슈페리어 마이크로파우더스 엘엘씨 저점도 전구체 조성물 및 전도성 전자 형상의 증착 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0872235A (ja) * 1994-09-09 1996-03-19 Olympus Optical Co Ltd パターン作成方法及びパターン作成装置
JPH10294469A (ja) * 1997-02-24 1998-11-04 Sanyo Electric Co Ltd 多結晶シリコン膜の製造方法、薄膜トランジスタの製造方法及びアニール装置
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
JP2001094107A (ja) 1999-09-20 2001-04-06 Hitachi Ltd 有機半導体装置及び液晶表示装置
JP2004130705A (ja) * 2002-10-11 2004-04-30 Konica Minolta Holdings Inc インクジェットプリンタ
JP4481028B2 (ja) 2003-02-05 2010-06-16 旭化成株式会社 有機半導体薄膜の製造方法
JP4374197B2 (ja) 2003-02-18 2009-12-02 大日本印刷株式会社 機能性素子の製造方法およびその製造装置
WO2004093507A1 (en) * 2003-04-16 2004-10-28 Matsushita Electric Industrial Co., Ltd. Discharging solution, method for producing patterns and method for producing an electronic device using the discharging solution, and electronic device
JP2005079560A (ja) 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法
JP4550389B2 (ja) 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
JP4554344B2 (ja) * 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005183802A (ja) * 2003-12-22 2005-07-07 Canon Inc 電気回路形成装置
JP4385812B2 (ja) 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP2005336709A (ja) 2004-05-24 2005-12-08 Panac Co Ltd すきまパッド用袋およびそれを用いた設備の据付方法
JP4946438B2 (ja) * 2004-07-06 2012-06-06 コニカミノルタホールディングス株式会社 半導体装置、その製造方法及び電子装置
JP4865999B2 (ja) 2004-11-19 2012-02-01 株式会社日立製作所 電界効果トランジスタの作製方法
US7187899B2 (en) * 2005-06-02 2007-03-06 Lexmark International, Inc. Fuser having reduced axial temperature droop

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441570B1 (ko) * 1995-12-20 2004-11-06 소니 가부시끼 가이샤 기판가열장치및기판가열방법,반도체집적회로장치,포토마스크및액정표시장치
KR20020028622A (ko) * 2000-10-11 2002-04-17 김순택 유기 ｅｌ소자의 박막 증착방법 및 그 장치
KR20040030428A (ko) * 2001-08-10 2004-04-09 가부시키 가이샤 에바라 세이사꾸쇼 도금장치 및 방법
KR20050033513A (ko) * 2001-10-05 2005-04-12 슈페리어 마이크로파우더스 엘엘씨 저점도 전구체 조성물 및 전도성 전자 형상의 증착 방법

Also Published As

Publication number Publication date
KR20070079554A (ko) 2007-08-07
JP4899504B2 (ja) 2012-03-21
US20070176202A1 (en) 2007-08-02
US7635860B2 (en) 2009-12-22
JP2007208009A (ja) 2007-08-16

Similar Documents

Publication Publication Date Title
JP5222453B2 (ja) デバイスのパターニング
KR100959658B1 (ko) 유기 박막 트랜지스터의 제조방법 및 제조장치
US7582509B2 (en) Micro-embossing fabrication of electronic devices
GB2379414A (en) Method of forming a large flexible electronic display on a substrate using an inkjet head(s) disposed about a vacuum roller holding the substrate
US20190023051A1 (en) Printing plate, method for manufacturing printing plate, and printing method
EP2388841A2 (en) Surface-treated substrate for an inkjet printer
US7396566B2 (en) Fabrication of organic electronic circuits by contact printing techniques
US20190023050A1 (en) Printing plate, printing method, and method for manufacturing printing plate
US20190022995A1 (en) Printing method
JP2013016773A (ja) 配線部材、および、電子素子の製造方法と、それを用いた配線部材、積層配線、電子素子、電子素子アレイ及び表示装置。
Bulgarevich et al. Spatially uniform thin-film formation of polymeric organic semiconductors on lyophobic gate insulator surfaces by self-assisted flow-coating
JP4941373B2 (ja) 溶媒乾燥装置およびその方法
JP4387775B2 (ja) 有機薄膜の形成方法及びその形成装置
JP2008066439A (ja) 有機薄膜トランジスタの製造方法
EP3413338B1 (en) Organic semiconductor film production device
US20070111371A1 (en) Organic thin film transistor and method of fabricating the same
JP6393937B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
JP2007134629A (ja) 半導体層の成膜方法、半導体層を成膜する製造装置
TW201834292A (zh) 膜的製造方法
KR100979780B1 (ko) 디바이스의 패터닝
CN112313017A (zh) 功能性膜的制造方法、干燥装置及功能性膜的制造装置
US10847549B2 (en) Thin-film transistor array and method for producing the same
JP4830489B2 (ja) 有機薄膜トランジスタの製造方法及び該製造方法により作製される有機薄膜トランジスタとそのシート
Rapp et al. Pulsed‐Laser Printing Process for Organic Thin Film Transistors Fabrication
HUI Inkjet Printing of Conjugated Polymer: Fullerene Solar Cell Films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee