KR100948727B1 - 스핀 축적 자화 반전형의 메모리 소자 및 스핀 ｒａｍ - Google Patents

스핀 축적 자화 반전형의 메모리 소자 및 스핀 ｒａｍ Download PDF

Info

Publication number
KR100948727B1
KR100948727B1 KR1020080047648A KR20080047648A KR100948727B1 KR 100948727 B1 KR100948727 B1 KR 100948727B1 KR 1020080047648 A KR1020080047648 A KR 1020080047648A KR 20080047648 A KR20080047648 A KR 20080047648A KR 100948727 B1 KR100948727 B1 KR 100948727B1
Authority
KR
South Korea
Prior art keywords
ferromagnetic
word line
nonmagnetic
bit line
spin
Prior art date
Application number
KR1020080047648A
Other languages
English (en)
Other versions
KR20080109611A (ko
Inventor
가쯔야 미우라
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20080109611A publication Critical patent/KR20080109611A/ko
Application granted granted Critical
Publication of KR100948727B1 publication Critical patent/KR100948727B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

내구성이 우수한 스핀 메모리를 실현한다. 강자성 워드선과, 강자성 워드선과 교차하는 비자성 비트선과, 강자성 워드선과 대향하는 배선과, 강자성 워드선 및 비자성 비트선의 교차 부분과 배선 사이에 형성된 자기 저항 효과 소자를 구비한다. 기입 동작 시에는, 강자성 워드선과 상기 비자성 비트선 사이에 전류를 흘리고, 강자성 워드선으로부터 비자성 비트선에 스핀을 축적시킴으로써 자기 저항 효과 소자의 자유층의 자화 방향을 반전시킨다. 판독 동작 시에는, 비자성 비트선과 배선 사이에 전류를 흘리고, 자기 저항 효과 소자의 막 두께 방향으로 전류를 흘린다.
스핀 메모리, 강자성 워드선, 비자성 비트선, 자기 저항 효과 소자, 자유층

Description

스핀 축적 자화 반전형의 메모리 소자 및 스핀 ＲＡＭ{MEMORY ELEMENT UTILIZING MAGNETIZATION SWITCHING CAUSED BY SPIN ACCUMULATION AND SPIN RAM DEVICE USING THE MEMORY ELEMENT}
본 발명은, 스핀 축적 기술을 이용하여, 자기 저항 효과 소자를 구비한 자기 기록·재생 메모리에 관한 것이다.
현재, 다이내믹 랜덤 액세스 메모리(DRAM)로 대표되는 메모리의 분야에서는 고속, 고집적, 저소비 전력이라고 하는 3가지 요구를 충족하는, 새로운 메모리의 연구 개발이 온 세계에서 행해지고 있다. 이들 조건을 충족시키고, 또한 불휘발성을 갖는 메모리의 후보로서, 자기 랜덤 액세스 메모리(MRAM)는 매우 기대되고 있다.
이 MRAM은, 터널 자기 저항(TMR) 효과 소자를 어레이 형상으로 배열한 구조로 되어 있다. TMR 소자는 2개의 강자성층 사이에, 터널 장벽으로서 이용되는 절연층을 끼운 구조가 기본으로 되어 있다. TMR 효과는, 이 2개의 강자성체의 자화의 방향이, 평행·반평행인 경우에 TMR 소자의 저항이 크게 변한다고 하는 것이다. 1990년대는 절연층에 산화 알루미늄을 이용한 TMR 소자가 연구되었지만, 최근에서 야 주목받고 있는 산화 마그네슘을 절연층에 이용한 경우에는 300%를 초과하는 것도 보고되고 있다. 이들은 비특허 문헌1 등에 기재되어 있다.
[비특허 문헌1] Jun Hayakawa, Shoji Ikeda, Young Min Lee, Ryutaro Sasaki, Toshiyasu Meguto, Fumihiro Matsukura, Hiromasa Takahashi and Hideo Ohno, "Current-Driven Magnetization Switching in CoFeB/MgO/CoFeB Magnetic Tunnel Junctions", Jpn. J. Appl. Phys. 44, L1267(2005).
[비특허 문헌2] F. J. Jedema, H. B. Heersche, A. T. Filip, J. J. A. Baselmans and B. J. van Wees, “Electrical detection of spin precession a metallic mesoscopic spin valve", Nature 416,713(2002).
[비특허 문헌3] T. Kimura, Y. Otani and J. Hamrle, “Switching Magnetization of a Nanoscale Ferromagnetic Particle Using Nonlocal Spin Injection", Phys. Rev. Lett. 96,037201(2006).
TMR 효과를 이용한 MRAM에서는, 절연층을 개재한 2개의 강자성체의 자화가, 평행 또는 반평행하게 배치되었을 때의 저항의 차에 의해 판독을 행하고 있다.
기입은, 2개의 강자성체의 보자력에 차를 주어, 외부 자계에 의해 한쪽의 자화를 반전시킴으로써 실현되어 있다. 외부 자계는 비트선/워드선에 흐르는 전류가 만드는 합성 자계를 이용하는 것이 일반적이다.
여기에서, 자화가 반전하는 강자성층을 자유층, 반전하지 않는 강자성층을 고정층이라고 한다. 그러나, 이 외부 자계에 의한 기입 방식에서는, 집적도를 높이기 위해 터널 자기 저항 소자(TMR 소자)를 작게 하면, 자유층의 보자력의 증대에 의해 외부 자계에 의한 자유층의 자화 반전이 곤란해진다.
또한 자계 인가를 위해 전류를 흘리는 배선을 미세화하면, 전류 밀도가 올라가게 되어 배선이 끊어지게 된다. 또한, 이 배선에 전류를 흘리면 배선 근방의 TMR 소자에도 자계가 걸리기 때문에, 기입하고자 하는 TMR 소자 이외의 소자도 다시 기입되게 되는 디스터번스의 문제가 있다.
이 때문에, 기입 기술로서 스핀 토크를 이용한 스핀 주입 자화 반전 기술이 주목받고 있지만, 판독 전류 경로와 기입 전류 경로가 동일한 경로로 되기 때문에, 판독 전류와 기입 전류의 충분한 차가 없으면, 판독 전류에 의해 기입이 행해지게 될 가능성이 있다.
또한 기입 시에 큰 전류 밀도를 필요로 하기 때문에, TMR 소자의 절연 파괴가 일어나기 쉽고, 또한 대전류에 대응한 트랜지스터가 필요하게 된다고 하는 결점이 존재한다.
전술한 목적을 달성하기 위해, 본 발명에 따른 스핀 축적 자화 반전형의 메모리 소자 및 자기 메모리는, 강자성 워드선과, 강자성 워드선과 교차하는 비자성 비트선과, 강자성 워드선과 대향하는 배선과, 강자성 워드선 및 비자성 비트선의 교차 부분과 배선 사이에 형성된 자기 저항 효과 소자를 구비하고, 자기 저항 효과 소자는, 배선측에 형성된 제1 강자성층과, 강자성 워드선측에 형성된 제2 강자성층 과, 제1 강자성층과 제2 강자성층 사이에 형성된 비자성층을 갖는다.
기입 동작 시에는, 강자성 워드선과 상기 비자성 비트선 사이에 전류를 흘리고, 강자성 워드선으로부터 비자성 비트선에 스핀을 축적시킴으로써 제2 강자성층의 자화 방향을 반전시킨다.
이와 같이, 업 스핀이 축적됨으로써, 제2 강자성층의 자화 방향은, 강자성 워드선(1)의 자화 방향과 평행하게 되어, 다운 스핀이 축적됨으로써, 제2 강자성층의 자화 방향은, 강자성의 제1 워드선의 자화 방향과 반평행하게 된다.
또한, 판독 동작 시에는, 비자성 비트선과 배선 사이에 전류를 흘리고, 자기 저항 효과 소자의 막 두께 방향으로 전류를 흘린다.
본 발명에 따르면, 기입 동작 시와 판독 동작 시에 전류 경로가 서로 다르고, 판독 시에 오기입이 일어날 위험이 적어진다. 또한, 기입 동작 시에는, 큰 기입 전류가 자기 저항 효과 소자에 직접 흐르지 않고, 판독 동작 시에만, 판독 전류가 자기 저항 효과 소자에 흐르므로, 기입 시에 기억 유지 부분인 자기 저항 효과 소자에 인가하는 전류량을 작게 하는 것이 가능하다. 따라서, 자기 저항 효과 소자에 걸리는 전압이 작아서, 내구성이 우수한 스핀 메모리를 실현할 수 있다.
이하, 본 발명을 적용한 스핀 축적 자화 반전형의 메모리 소자 및 자기 메모리에 대해서, 도면을 참조하여 상세히 설명한다.
<실시예 1>
도 1에, 본 발명을 적용한 자기 메모리를 나타낸다. 이 자기 메모리(100)는, 격자 형상으로 배열된 복수의 강자성 기입 워드선(101)과 복수의 비자성 비트선(102)을 갖는다. 강자성 기입 워드선(101)과 비자성 비트선(102)이 교차하는 부분에는, 메모리 소자(103)가 배치되어 있다. 메모리 소자(103)는 금속 배선층(104)을 개재하여 트랜지스터(105)의 소스 전극에 접속되어 있다.
또한, 복수의 비자성 판독 워드선(106)은, 메모리 소자(103)를 통하여 강자성 기입 워드선(101)과 평행하게 배치되어 있고, 트랜지스터(105)의 게이트 전극에 전기적으로 접속되어 있다. 복수의 소스선(107)은, 비자성 비트선(102)과 평행하게 배치되고, 트랜지스터(105)의 드레인 전극에 전기적으로 접속되어 있다. 소스선(107)으로서는, 예를 들면 비자성체를 이용한다.
메모리 소자(103)는, 도 2에 도시한 바와 같이, 강자성 기입 워드선(101)과 비자성 비트가 교차하는 위치에, 강자성 기입 워드선(101)과 금속 배선층(104) 사이에 자기 저항 효과 소자(201)가 형성된 것이다.
자기 저항 효과 소자(201)는, 금속 배선층(104)측으로부터 제1 강자성층(고정층)(202), 제1 비자성층(203), 제2 강자성층(자유층)(204)이 적층되어 있다. 이 때, 제1 강자성층의 자화(207)와 제2 강자성층의 자화의 방향(206)이 평행하게 배치되어 있는지, 반평행하게 배치되어 있는지로 자기 저항 효과 소자(201)의 저항값이 결정된다.
따라서, 제1 강자성층의 자화는, 반강자성 결합 등을 이용하여 강자성 기입 비트선의 방향으로 고정되어 있는 것이 바람직하다. 여기에서, 제2 강자성층은 비 자성 비트선(102)에 전기적으로 접속되어 있다. 또한, 비자성 비트선(102)은, 강자성 기입 워드선(101)에 전기적으로 접속되어 있다.
그런데, 본 발명에서는, 자기 저항 효과 소자의 자유층에의 자화 방향의 기입에, 스핀 축적 기술을 이용한다. 이 기술은, 강자성층에 비자성층을 접속하고, 강자성층으로부터 스핀 분극한 전자를 비자성층에 주입함으로써 실현된다.
예를 들면 비특허 문헌 2에 있는 바와 같이, 비자성층 내에 주입된 스핀 분극 전자는, 비자성층의 스핀 확산 길이의 범위에 걸쳐, 비자성층 내에 스핀의 불균형을 발생시킨다. 또한 비자성체의 타단에 강자성층을 접속시키고, 2개의 강자성층 사이에 비자성층을 끼운 구조를 고려한다.
이 경우, 비특허 문헌 3에 있는 바와 같이, 한쪽의 강자성층으로부터 비자성층에 스핀 분극한 전자를 주입하여 비자성층 내에 스핀을 축적시키면, 다른 쪽의 강자성층은 그 스핀을 흡수할 수 있다. 또한, 스핀 주입측의 강자성층과, 비자성층의 상태 밀도를 생각하면, 전류의 방향에 의해 비자성층 내에 축적되는 스핀의 방향을 바꿀 수 있다.
이 때문에, 스핀 흡수측의 강자성층은, 비자성층의 자화의 방향에 대응하여 자화의 방향을 바꾸게 된다. 즉, 전류의 방향에 의해 자화의 방향의 재기입이 가능하게 된다.
이러한 스핀 축적 방식을, 자기 저항 효과 소자의 자유층의 자화의 방향의 재기입에 이용한다. 실시예 1의 자기 저항 효과 소자(201)에서, 제1 강자성층(202)(고정층)과, 제2 강자성층(204)(자유층)은, 절연층(203)(중간층)을 개재하 여 전기적으로 접속되어 있고, 상기 제2 강자성층(204)의 자화 방향에 의해, 자기 저항 효과를 나타내는 구조로 되어 있다.
상기 제2 강자성층(204)은, 비자성 비트선(102)에 전기적으로 접속되어 있다. 또한, 상기 비자성 비트선(102)과 교차하도록, 강자성체의 기입 워드선(101)이 접속되어 있다.
여기에서, 강자성 기입 워드선(101)의 방향과, 제1 강자성층(202)과 제2 강자성층(204)의 자화 용이축 방향이 일치하도록 구성한다. 제1 강자성체(202)는, 금속 배선층(104) 및 트랜지스터(105)를 통하여 소스선(107)에 전기적으로 접속되어 있다. 트랜지스터(105)의 게이트 전극은, 판독 워드선(106)에 전기적으로 접속되어 있다.
또한, 스위칭 소자의 하나로서 트랜지스터를 이용하고 있지만, 본 발명은 이것에 한정되지 않는다.
기입 동작이지만, 강자성 기입 워드선(101)과 비자성 비트선(102) 사이에 기입 전류(205)를 흘리고, 제2 강자성층의 자화 방향(206)을 전류의 방향에 따른 방향으로 재기입한다. 비자성 비트선(102)을 흐르는 전류의 방향은, 도 2의 (a)의 우향이어도 좌향이어도 상관없다.
구체적으로는 자기 메모리에서 1개의 강자성 기입 워드선(101)과 1개의 비자성 비트선(102)을 선택하면, 그 교점에 있는 메모리 소자(103) 근방의 비자성 비트선(102)에 강자성 기입 워드선(101)으로부터 스핀이 주입된다. 주입된 스핀은 비자성 비트선(102) 내에 축적한다.
기입 워드선(101)은 강자성체로 구성되어 있으므로, 기입 워드선(101)으로부터 비자성 비트선(102)에 전자를 주입하면, 강자성 기입 워드선(101)의 스핀과 동일한 방향의 스핀이, 비자성 비트선(102) 내에 축적한다.
비자성 비트선(102)에 축적된 스핀은 비트선 내를 확산하고, 제2 강자성층(204)에 흡수된다. 이 때문에, 제2 강자성층의 자화는, 기입 전류가 임의의 임계값을 초과하면, 강자성 기입 워드선(101)의 자화 방향(208)과 동일한 방향으로 된다.
한편, 비자성 비트선(102)으로부터 강자성 기입 워드선(101)에 전자를 주입하면, 강자성 기입 워드선(101)의 스핀과 동일한 방향의 스핀을 갖는 전자가, 기입 워드선(101)을 통과하기 쉬우므로, 기입 워드선(101)의 스핀과 역 방향의 스핀이, 비자성 비트선(102) 내에 축적된다.
이 스핀이 비자성 비트선(102) 내를 확산하고, 제2 강자성체(204)에 흡수되므로, 제2 강자성층(204)의 자화는, 기입 전류가 임의의 임계값을 초과하면, 강자성 기입 워드선(101)의 자화 방향(208)과 역 방향으로 된다.
즉, 전류의 방향에 의해, 제2 강자성층의 자화 방향을, 재기입할 수 있다. 이하, 도 3에 기초하여 상세하게 기입 동작을 설명한다.
우선, 강자성 기입 워드선(101)과 제2 강자성층의 자화를 평행하게 하는 구조에 대하여 설명한다. 이 경우, 도 3의 (a)에 있는 바와 같이, 비자성 비트선(102)으로부터 강자성 기입 워드선(101)을 향하여 전류를 흘린다. 전자는 강자성 기입 워드선(101)으로부터 비자성 비트선(102)에 전도하기 때문에, 강자성 기입 워드선(101)의 상태 밀도(301)의 차로부터 업 스핀이 비자성 비트선(102) 내에 축적한다. 이 때문에 제2 강자성층의 자화는, 강자성 기입 워드선(101)의 자화와 평행하게 된다.
다음으로, 강자성 기입 워드선(101)과 제2 강자성층의 자화를 반평행하게 하는 구조에 대하여 설명한다. 이 경우, 도 3의 (b)에 있는 바와 같이, 강자성 기입 워드선(101)으로부터 비자성 비트선(102)을 향하여 전류를 흘린다. 전자는 비자성 비트선(102)으로부터 강자성 기입 워드선(101)에 전도하기 때문에, 강자성 기입 워드선(101)의 상태 밀도(303)의 차로부터 업 스핀이 강자성 기입 워드선(101)에 전도하기 쉬워, 결과적으로 비자성 비트선(102)에는 다운 스핀이 축적한다. 축적된 스핀은 제2 강자성층에 흡수되므로, 제2 강자성층의 자화의 방향이 반전한다. 이 때문에 제2 강자성층의 자화는, 강자성 기입 워드선(101)의 자화와 반평행하게 된다.
다음으로 판독 동작을 설명한다. 도 2의 자기 저항 효과 소자(201) 부분의 저항값에 의해 판독하는 정보가 결정된다. 따라서, 자기 저항 효과 소자(201)에 전류를 흘리는 것이 필요하다. 전류 경로는 도 2의 (a)의 판독 전류(209)에 도시한 바와 같다. 여기에서, 비자성 비트선(102)과 소스선(107)을 흐르는 전류의 방향은, 도 2의 (a)의 우향이어도 좌향이어도 상관없다.
비자성 판독 워드선(106)에 전위를 공급하면, 트랜지스터(105)가 활성 상태로 된다. 이 때문에, 비자성 비트선(102)으로부터 자기 저항 효과 소자(201), 금속 배선층(104), 트랜지스터(105)를 통하여 소스선(107)에 판독 전류(209)를 흘리 는 것이 가능하게 된다. 따라서, 자기 저항 효과 소자(201)의 저항을 판독하는 것이 가능하다.
또한, 적층 구조이기 때문에, 기입 시에 강자성 기입 워드선(101)으로부터 주입된 전자는 비자성 비트선(102) 내를 막 두께 방향으로 확산하여, 제2 강자성층에 흡수된다. 비트선은 수나노미터 정도로 얇게 제작하는 것이 가능하여, 소자를 면내 방향으로 제작한 경우에 비해 재기입에 필요한 전류를 감소할 수 있다.
여기에서, 비트선 내에서의 스핀 축적의 효과의 크기는, 하기 수학식 1에 비례한다. 여기에서, P는 강자성 기입 워드선(101)으로부터 비자성 비트선(102)에 주입된 전자 스핀의 분극율, S는 비트선의 스핀 확산 길이, I는 전류, G는 비트선의 컨덕턴스, A는 TMR 소자의 단면적, L은 비트선의 막 두께이다.
Figure 112008036464926-pat00001
여기에서, A에 반비례하여 축적의 효과는 커지는 것을 알 수 있다. 즉, 미세화하면 할수록 축적의 효과는 커지기 때문에, 기입에 필요한 전류도 작아진다. 또한, L의 비트선 막 두께를 작게 하는 것과 마찬가지로 축적의 효과는 커진다.
도 4는 L을 감소시켰을 때의 스핀 축적의 크기를 예상한 결과이다. TMR 소자의 단면적이 50×180㎚일 때, 막 두께를 400㎚로부터 50㎚까지 감소시키면, 기입의 전류값은 0.5㎃까지 저감할 수 있었다. 막 두께는 더욱 감소시키는 것이 가능하여, 본 발명이 기입 전류의 저감에 매우 유효한 것을 알 수 있다.
강자성 기입 워드선(101)의 재료는, 모든 강자성체를 후보로서 예로 들 수 있다. 예를 들면, Co, Fe, Ni, CoFe, CoFeB, NiFe, NiFeB 등이 있다. 또한 기입 전류를 작게 하기 위해서는, 하프 메탈 등의 P가 높은 재료를 선택하는 편이 낫다. 하프 메탈의 경우에는, P는 거의 1이기 때문에 기입 전류를 내릴 수 있다.
비자성 비트선(102)의 재료에 대해서는, 모든 비자성체가 재료로 된다. 예를 들면, Al, Cu 등을 들 수 있다. 그러나 기입 전류를 작게 하기 위해서는, S가 크고, 또한, G가 작은 물질이 바람직하다. 따라서, 반도체나 초전도체를 이용하면 효과가 높다. 반도체를 이용한 경우, S를 내리는 일 없이 G를 작게 할 수 있다. 또한 초전도체를 이용한 경우, 강자성 기입 워드선(101)으로부터 주입된 전자가 초전도 비트선의 준입자 상태로 주입되기 때문에, 실효적인 G를 작게 할 수 있다.
다음으로, 자기 저항 효과 소자(201)는 기록 유지 부분이기 때문에, 저항의 변화가 큰 쪽이 좋다. 따라서, CPP-GMR 구조를 사용해도 되지만, 보다 저항 변화가 큰 터널 자기 저항 소자(TMR 소자)를 이용하는 쪽이 바람직하다.
재료로서는, CPP-GMR의 경우에는 모든 비자성체가 재료로 된다. TMR 소자의 경우, 제1 비자성층에 절연층을 이용한다. 절연층의 재료는 산화 알루미늄, 산화 마그네슘 등을 들 수 있지만, 저항 변화가 보다 커지는 산화 마그네슘이 바람직하다. 제1 강자성층, 제2 강자성층에 대해서는, 모든 강자성체를 후보로서 예로 들 수 있다. 예를 들면, Co, Fe, Ni, CoFe, CoFeB, NiFe, NiFeB 등이 있다. 또한 저항 변화를 크게 하기 위해서는, P가 큰 하프 메탈 등을 사용하는 것이 바람직하다.
이상, 본 발명을 적용한 자기 메모리에서는, 상기 구성에 의해 메모리 소 자(103)의 판독 전류와 기입 전류의 전류 경로를 나누는 것이 가능하다. 즉, 기입의 전류 경로와 판독의 전류 경로가 서로 다르므로, 기입 시에서 기록 부분으로 되는 자기 저항 효과 소자(201)에 전류가 흐르지 않는다.
기입 시의 전류는 판독 시에 비해 크므로, 기입 전류를 자기 저항 효과 소자(201)에 직접 흘리지 않는 구성으로 함으로써, 자기 저항 효과 소자(201)의 파괴를 경감할 수 있다. 또한, 판독 시에 오기입이 일어날 위험이 적어진다.
특히 TMR 소자를 이용하는 경우, TMR의 소자 파괴는 약 1V에서 일어난다. 그러나, 본 발명에서 TMR 소자에 전류가 흐르는 것은 판독 시만이다. TMR 소자의 저항값을 판독할 때, 0.2V의 전압차가 있으면 판독할 수 있다. 이 때문에 판독 전류값의 설계에도 의하지만, 소자 파괴는 경감할 수 있다.
<실시예 2>
도 5에 도시한 바와 같이, 비자성 비트선(102)과 강자성 기입 워드선(101)은, 제2 절연층(501)을 개재하여, 전기적으로 접속되어도 된다. 여기에서, 제2 절연층은, 터널 배리어로서의 기능을 갖는다.
이 구성으로 하면, 기입 워드선으로부터 주입되는 스핀은 기입 워드선과 비트선의 계면에서 산란을 받지 않고, P는 강자성체로 구성되는 기입 워드선과 동등한 높은 값을 나타낸다. 따라서, 기입 전류를 저감할 수 있다.
<실시예 3>
도 6에 도시한 바와 같이, 제2 강자성층과 비자성 비트선(102)은, 제3 절연층(601)을 개재하여, 전기적으로 접속되어도 된다. 여기에서, 제3 절연층은, 터널 배리어로서의 기능을 갖는다. 제3 절연층을 이용하지 않는 경우, 제2 강자성층은 스핀 분극한 전자의 싱크로서 작용한다. 한편, 제3 절연층을 이용한 경우, 전자는 계면에서의 산란을 받지 않으므로 높은 분극율을 유지한 채 제2 강자성층에 전도한다.
<실시예 4>
스핀 축적 자화 반전형 자기 기록 소자를 구비한 자기 메모리에서, 다치의 구조를 제작하는 경우의 실시예를 설명한다.
도 7에 도시한 바와 같이, 강자성 기입 워드선(101)과 비자성 판독 비트선이 교차하는 부분에, 자기 기록 소자를 겹쳐 쌓음으로써 다치화가 가능하다. 이 경우, 도 1의 자기 메모리에서, 강자성 기입 워드선(101)과 비자성 판독 비트 선(102)이 교차하는 부분에, 금속 배선층(701)을 개재하여, 제3 강자성층(702), 제2 비자성층(703), 제4 강자성층(704)이 전기적으로 접속되어 있다. 제4 강자성층은 제2 비자성 비트선(705)을 통하여, 제2 강자성 기입 워드선(706)에 전기적으로 접속되어 있다.
도 1은 본 발명을 적용한 실시예 1의 자기 메모리의 모식도.
도 2는 본 발명을 적용한 실시예 1의 스핀 축적 자화 반전형 자기 기록 소자의 단면도.
도 3은 도 2에 도시하는 스핀 축적 자화 반전형 자기 기록 소자의 동작 원리의 모식도.
도 4는 본 발명의 스핀 축적 효과에 대한 비자성 비트선의 막 두께 의존성을 도시한 도면.
도 5는 본 발명을 적용한 실시예 2의 스핀 축적 자화 반전형 자기 기록 소자의 단면도.
도 6은 본 발명을 적용한 실시예 3의 스핀 축적 자화 반전형 자기 기록 소자의 단면도.
도 7은 본 발명을 적용한 실시예 4의 자기 메모리의 모식도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 자기 메모리
101 : 강자성 기입 워드선
102 : 복수의 비자성 비트선
103 : 메모리 소자
104 : 금속 배선층
105 : 트랜지스터
106 : 비자성 판독 워드선
107 : 소스선
201 : 자기 저항 효과 소자
202 : 제1 강자성층
203 : 제1 비자성층
204 : 제2 강자성층
207 : 제1 강자성층의 자화
206 : 제2 강자성층의 자화
205 : 강자성 기입 워드선과 비자성 비트선 사이에 기입 전류
301 : 평행화 기입 시의 강자성 기입 워드선의 상태 밀도
302 : 평행화 기입 시의 판독 비트선의 상태 밀도
303 : 반평행화 기입 시의 강자성 기입 워드선의 상태 밀도
304 : 반평행화 기입 시의 판독 비트선의 상태 밀도
501 : 제2 절연층
601 : 제3 절연층
701 : 금속 배선층
702 : 제3 강자성층
703 : 제2 비자성층
704 : 제4 강자성층
705 : 제2 비자성 비트선
706 : 제2 강자성 기입 워드선

Claims (12)

  1. 강자성 워드선과,
    상기 강자성 워드선과 교차하는 비자성 비트선과,
    상기 강자성 워드선과 대향하는 배선과,
    상기 강자성 워드선 및 상기 비자성 비트선의 교차 부분과 상기 배선 사이에 형성된 자기 저항 효과 소자
    를 포함하고,
    상기 자기 저항 효과 소자는, 상기 배선측에 형성된 제1 강자성층과, 상기 강자성 워드선측에 형성된 제2 강자성층과, 상기 제1 강자성층과 상기 제2 강자성층 사이에 형성된 비자성층을 갖고,
    기입 동작 시에는, 상기 강자성 워드선과 상기 비자성 비트선 사이에 전류를 흘리고, 상기 강자성 워드선으로부터 상기 비자성 비트선에 스핀을 축적시킴으로써 상기 제2 강자성층의 자화 방향을 반전시키고,
    판독 동작 시에는, 상기 자기 저항 효과 소자의 막 두께 방향으로 전류를 흘리는 것을 특징으로 하는 메모리 소자.
  2. 제1항에 있어서,
    상기 기입 동작 시에서,
    상기 비자성 비트선으로부터 상기 강자성 워드선을 향하여 전류를 흘림으로 써, 상기 강자성 워드선으로부터 상기 비자성 비트선에 업 스핀을 축적시키고,
    상기 강자성 워드선으로부터 비자성 비트선을 향하여 전류를 흘림으로써, 상기 강자성 워드선으로부터 비자성 비트선에 다운 스핀을 축적시키는 것을 특징으로 하는 메모리 소자.
  3. 제2항에 있어서,
    상기 업 스핀이 축적됨으로써, 상기 제2 강자성층의 자화 방향은, 상기 강자성 워드선의 자화 방향과 평행하게 되고,
    상기 다운 스핀이 축적됨으로써, 상기 제2 강자성층의 자화 방향은, 상기 강자성 워드선의 자화 방향과 반평행하게 되는 것을 특징으로 하는 메모리 소자.
  4. 제1항에 있어서,
    상기 판독 동작 시에서, 상기 비자성 비트선과 상기 배선 사이에 전류를 흘리는 것을 특징으로 하는 메모리 소자.
  5. 제4항에 있어서,
    상기 자기 저항 효과 소자는, 스위칭 소자를 통하여 소스선에 전기적으로 접속되는 것을 특징으로 하는 메모리 소자.
  6. 제5항에 있어서,
    상기 스위칭 소자는 트랜지스터이며,
    상기 트랜지스터의 게이트 전극에 전기적으로 접속되는 판독 워드선과,
    상기 트랜지스터의 드레인 전극에 전기적으로 접속되는 상기 소스선과,
    상기 트랜지스터의 소스 전극에 전기적으로 접속되는 상기 배선
    을 포함하는 것을 특징으로 하는 메모리 소자.
  7. 제1항에 있어서,
    상기 비자성 비트선과 상기 강자성 워드선 사이에 형성된 절연층을 더 갖는 것을 특징으로 하는 메모리 소자.
  8. 제1항에 있어서,
    상기 제2 강자성층과 비자성 비트선 사이에 형성된 절연층을 더 갖는 것을 특징으로 하는 메모리 소자.
  9. 제1항에 있어서,
    상기 자기 저항 효과 소자는, CPP-GMR 또는 TMR인 것을 특징으로 하는 메모리 소자.
  10. 제1 강자성 워드선과,
    상기 제1 강자성 워드선과 교차하는 제1 비자성 비트선과,
    상기 제1 강자성 워드선과 대향하는 제1 배선과,
    상기 제1 강자성 워드선 및 상기 제1 비자성 비트선의 교차 부분과 상기 제1 배선 사이에 형성된 제1 자기 저항 효과 소자와,
    상기 제1 강자성 워드선의 상기 제1 비자성 비트선과 교차하는 면과는 반대측에 형성된 제2 배선과,
    제2 강자성 워드선과,
    상기 제2 강자성 워드선과 교차하는 제2 비자성 비트선과,
    상기 제2 강자성 워드선 및 상기 제2 비자성 비트선의 교차 부분과 상기 제2 배선 사이에 형성된 제2 자기 저항 효과 소자
    를 포함하고,
    상기 제1 자기 저항 효과 소자는, 상기 제1 배선측에 형성된 제1 강자성층과, 상기 제1 강자성 워드선측에 형성된 제2 강자성층과, 상기 제1 강자성층과 상기 제2 강자성층 사이에 형성된 제1 비자성층을 갖고,
    상기 제2 자기 저항 효과 소자는, 상기 제2 배선측에 형성된 제3 강자성층과, 상기 제2 강자성 워드선측에 형성된 제4 강자성층과, 상기 제3 강자성층과 제4 강자성층 사이에 형성된 제2 비자성층을 갖고,
    기입 동작 시에는, 상기 제1 강자성 워드선과 제1 비자성 비트선 사이에 전류를 흘리고, 상기 제1 강자성 워드선으로부터 상기 제1 비자성 비트선에 스핀을 축적시킴으로써 상기 제2 강자성층의 자화 방향을 반전시키고,
    상기 제2 강자성 워드선과 제2 비자성 비트선 사이에 전류를 흘리고, 상기 제2 강자성 워드선으로부터 상기 제2 비자성 비트선에 스핀을 축적시킴으로써 제4 강자성층의 자화 방향을 반전시키고,
    판독 동작 시에는, 상기 제1 자기 저항 효과 소자 및 제2 자기 저항 효과 소자의 막 두께 방향으로 전류를 흘리는 것을 특징으로 하는 스핀 RAM.
  11. 제10항에 있어서,
    상기 제1 자기 저항 효과 소자 및 제2 자기 저항 효과 소자는, 스위칭 소자를 통하여, 소스선에 전기적으로 접속되는 것을 특징으로 하는 스핀 RAM.
  12. 제11항에 있어서,
    상기 스위칭 소자는 트랜지스터이며,
    상기 트랜지스터의 게이트 전극에 전기적으로 접속되는 판독 워드선과,
    상기 트랜지스터의 드레인 전극에 전기적으로 접속되는 상기 소스선과,
    상기 트랜지스터의 소스 전극에 전기적으로 접속되는 상기 제1 배선
    을 포함하는 것을 특징으로 하는 스핀 RAM.
KR1020080047648A 2007-06-13 2008-05-22 스핀 축적 자화 반전형의 메모리 소자 및 스핀 ｒａｍ KR100948727B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007155854A JP5157268B2 (ja) 2007-06-13 2007-06-13 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
JPJP-P-2007-00155854 2007-06-13

Publications (2)

Publication Number Publication Date
KR20080109611A KR20080109611A (ko) 2008-12-17
KR100948727B1 true KR100948727B1 (ko) 2010-03-22

Family

ID=40132145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080047648A KR100948727B1 (ko) 2007-06-13 2008-05-22 스핀 축적 자화 반전형의 메모리 소자 및 스핀 ｒａｍ

Country Status (5)

Country Link
US (1) US7613036B2 (ko)
JP (1) JP5157268B2 (ko)
KR (1) KR100948727B1 (ko)
CN (1) CN101325087B (ko)
TW (1) TWI391928B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158877A (ja) 2007-12-28 2009-07-16 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
KR101598542B1 (ko) * 2009-01-13 2016-02-29 삼성전자주식회사 스핀 전계효과 트랜지스터를 이용한 논리소자
EP2405504B1 (en) 2009-03-04 2014-12-17 Hitachi, Ltd. Magnetic memory
KR101048351B1 (ko) * 2009-06-08 2011-07-14 한양대학교 산학협력단 자성 메모리의 동작방법
WO2011004891A1 (ja) * 2009-07-09 2011-01-13 国立大学法人九州大学 磁化反転装置、記憶素子、及び磁界発生装置
JP5379675B2 (ja) * 2009-12-28 2013-12-25 株式会社日立製作所 磁気メモリセル及び磁気メモリ
US9047965B2 (en) 2011-12-20 2015-06-02 Everspin Technologies, Inc. Circuit and method for spin-torque MRAM bit line and source line voltage regulation
JP5486048B2 (ja) * 2012-06-26 2014-05-07 株式会社日立製作所 磁気メモリセル及びランダムアクセスメモリ
KR101266791B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
US10403766B2 (en) * 2012-12-04 2019-09-03 Conversant Intellectual Property Management Inc. NAND flash memory with vertical cell stack structure and method for manufacturing same
CN105242094A (zh) * 2015-11-11 2016-01-13 电子科技大学 一种fm/nm薄膜结构中逆自旋霍尔电压值的测量方法
JP7023637B2 (ja) 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
US10134457B1 (en) * 2017-08-31 2018-11-20 Sandisk Technologies Llc Cross-point spin accumulation torque MRAM
CN109285577B (zh) * 2018-08-31 2021-07-30 北京大学（天津滨海）新一代信息技术研究院 一种基于分子自旋态的超低功耗存储器件及数据存储方法
CN110890458B (zh) * 2018-09-07 2024-04-12 上海磁宇信息科技有限公司 一种提高磁性随机存储器写入效率的方法
CN109638151B (zh) * 2018-12-04 2020-07-31 中国科学院上海微系统与信息技术研究所 存储单元、低温存储器及其读写方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057394A (ko) * 2001-12-28 2003-07-04 가부시끼가이샤 도시바 자기 기억 장치
KR20030062280A (ko) * 2002-01-16 2003-07-23 가부시끼가이샤 도시바 자기 메모리
KR20050016244A (ko) * 2003-08-14 2005-02-21 가부시끼가이샤 도시바 자기 저항 소자를 구비한 반도체 기억 장치 및 그 데이터기입 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
TW503393B (en) * 2001-03-28 2002-09-21 United Microelectronics Corp Magneto-resistance random access memory array having pseudo spin valve
SG115462A1 (en) * 2002-03-12 2005-10-28 Inst Data Storage Multi-stage per cell magnetoresistive random access memory
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6879512B2 (en) * 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
JP4477305B2 (ja) * 2002-07-25 2010-06-09 独立行政法人科学技術振興機構 スピントランジスタ及びそれを用いた不揮発性メモリ
JP3818276B2 (ja) * 2003-06-24 2006-09-06 独立行政法人科学技術振興機構 スピン注入素子及びそれを用いた磁気装置
KR100835275B1 (ko) * 2004-08-12 2008-06-05 삼성전자주식회사 스핀 주입 메카니즘을 사용하여 자기램 소자를 구동시키는방법들
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7088609B2 (en) * 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
JP2006237329A (ja) * 2005-02-25 2006-09-07 Toshiba Corp 磁気記憶装置及び磁気記憶装置の書き込み方法
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
JP4997789B2 (ja) * 2006-02-23 2012-08-08 Ｔｄｋ株式会社 磁気メモリ
JP5034318B2 (ja) * 2006-05-24 2012-09-26 Ｔｄｋ株式会社 磁気メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057394A (ko) * 2001-12-28 2003-07-04 가부시끼가이샤 도시바 자기 기억 장치
KR20030062280A (ko) * 2002-01-16 2003-07-23 가부시끼가이샤 도시바 자기 메모리
KR20050016244A (ko) * 2003-08-14 2005-02-21 가부시끼가이샤 도시바 자기 저항 소자를 구비한 반도체 기억 장치 및 그 데이터기입 방법

Also Published As

Publication number Publication date
TW200912925A (en) 2009-03-16
KR20080109611A (ko) 2008-12-17
CN101325087A (zh) 2008-12-17
TWI391928B (zh) 2013-04-01
US7613036B2 (en) 2009-11-03
CN101325087B (zh) 2012-07-25
JP5157268B2 (ja) 2013-03-06
US20080310216A1 (en) 2008-12-18
JP2008311321A (ja) 2008-12-25

Similar Documents

Publication Publication Date Title
KR100948727B1 (ko) 스핀 축적 자화 반전형의 메모리 소자 및 스핀 ｒａｍ
US10262711B2 (en) Magnetic memory
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
JP5260040B2 (ja) 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
US8315087B2 (en) Magnetic random access memory
US10483459B2 (en) Magnetic memory
JP2007273495A (ja) 磁気メモリ装置及びその駆動方法
US8743594B2 (en) Memory element and memory device
KR101891829B1 (ko) 기억 소자 및 메모리 장치
Kang et al. An overview of spin-based integrated circuits
JP5488833B2 (ja) Ｍｒａｍ混載システム
JP5397384B2 (ja) 磁性記憶素子の初期化方法
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
US20100096715A1 (en) Magnetic random access memory
JP2007053143A (ja) 記憶素子、メモリ
JP5625380B2 (ja) 磁気抵抗記憶素子及び磁気ランダムアクセスメモリ
JP5103259B2 (ja) 磁気記憶素子及び磁気記憶装置
JP5382295B2 (ja) 磁気ランダムアクセスメモリ
US20130075847A1 (en) Magnetic memory
de Orio et al. Switching of a Perpendicularly Magnetized Free-Layer by Spin-Orbit-Torques with Reduced Currents
Pingale et al. Utilization of Spintronics
JP2008198875A (ja) スピン注入磁化反転素子および磁気ランダムアクセスメモリ装置
JP2013168667A (ja) 磁気抵抗効果素子及びｍｒａｍ
JP2012156530A (ja) 磁気記憶素子及び磁気記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee