KR100921643B1 - 전자부품 - Google Patents

전자부품 Download PDF

Info

Publication number
KR100921643B1
KR100921643B1 KR1020070019786A KR20070019786A KR100921643B1 KR 100921643 B1 KR100921643 B1 KR 100921643B1 KR 1020070019786 A KR1020070019786 A KR 1020070019786A KR 20070019786 A KR20070019786 A KR 20070019786A KR 100921643 B1 KR100921643 B1 KR 100921643B1
Authority
KR
South Korea
Prior art keywords
electrode layer
electrode
epoxy
layer
formula
Prior art date
Application number
KR1020070019786A
Other languages
English (en)
Other versions
KR20070089629A (ko
Inventor
다카시 고마쓰
고지 다나베
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20070089629A publication Critical patent/KR20070089629A/ko
Application granted granted Critical
Publication of KR100921643B1 publication Critical patent/KR100921643B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21—Employing a record carrier using a specific recording technology
    • G06F2212/214—Solid state disk
    • G06F2212/2146—Solid state disk being detachable, e.g.. USB memory

Abstract

본 발명은 기판 등과의 접합 부분에서 균열의 발생을 감소시킬 수 있는 전자부품을 제공하는 것을 목적으로 한다. 본 발명의 전자부품의 일례인 컨덴서(1)(적층 세라믹 컨덴서)는 소체(10)(세라믹)와, 소체(10)의 양 측면에 형성된 한쌍의 외부 전극(20)을 구비한다. 소체(10)는 유전체층(12)과 내부 전극(14)이 교대로 적층되어 있다. 외부 전극(20)은 내부 전극(14)과 접속된 제1 전극층, 분자량 2000이상이고 복수의 에폭시 그룹을 갖는 에폭시 화합물을 주요 제제로서 함유하는 에폭시 수지의 경화물을 포함하는 제2 전극층(전기전도성 수지층), Ni로 이루어진 제3 전극층 및 Sn으로 이루어진 제4 전극층이 소체(10)측으로부터 이러한 순서로 형성된 구성을 갖고 있다.
기판, 전자 부품, 컨덴서, 소체, 세라믹, 전극, 에폭시 수지, Ni, Sn.

Description

전자부품{An electronic component}
도 1은 적합한 실시 형태에 따르는 적층 세라믹 컨덴서의 단면 구성을 모식적으로 도시하는 도면이다.
본 발명은 전자부품, 특히 세라믹 재료를 사용하는 전자부품에 관한 것이다.
컨덴서나 인덕터 등의 세라믹 재료를 사용하는 전자부품의 대부분은 세라믹 재료로 이루어진 소체, 소체 내부에 설치된 내부 전극 및 이러한 내부 전극과 접속되도록 소체 표면 위에 설치된 외부 전극을 구비하는 구성을 갖고 있다. 이러한 전자부품에 대하여는, 종래부터, 소체와 외부 전극의 물성의 차이에 기인하여 생기는 소체의 균열 등을 억제하기 위한 방법이 검토되고 있다.
예를 들면, 일본 공개특허공보 제(평)11-219849호에는 상기한 구조를 갖는 전자부품의 일례인 적층 세라믹 컨덴서에서 외부 전극을 소체측에서 제1 내지 제3 도체층을 구비하는 3층 구조로 하고 제2 도체층으로서 수지 성분을 포함하는 층을 설치하는 동시에 각 층간의 접합 강도를 소정 범위내로 하는 것이 기재되어 있다. 이러한 적층 세라믹 컨덴서에서는 외력이 제2 도체층으로 흡수되는 등에 따라 소체에서 균열이 생기기 어려워진다.
발명의 개요
상기한 바와 같은 전자부품은 프린트 배선판 등의 기판 위에 탑재되어 사용된다. 이 경우, 전자부품은 외부 전극이 기판 위의 단자 부분에 납땜됨으로써 기판에 설치된 회로 등과 전기적으로 접속되는 동시에 기판 위에 고정되는 것이 일반적이다.
그러나, 본 발명자 등이 검토한 바, 전자부품이 탑재된 기판 등에 열충격이 가해지는 경우, 기판과 전자부품은 열에 의한 팽창이나 수축의 정도가 크게 상이하므로 전자부품과 기판의 땜납에 의한 접합부에 응력이 집중되어 균열이 들어가기 쉬운 것으로 판명됐다. 그리고, 이러한 접합부에서의 균열 발생은, 상기 종래 문헌과 같은 소체에서 균열 발생이 감소된 적층 세라믹 컨덴서를 적용하는 경우라도, 충분하게 방지할 수 없는 경우가 많다.
그래서, 본 발명은 이러한 사정을 감안하여 이루어진 것이며, 기판 등과의 접합 부분에서 균열의 발생을 충분하게 감소시킬 수 있는 전자부품을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명의 전자부품은, 세라믹 소체, 세라믹 소체의 내부에 설치된 내부 전극, 및 세라믹 소체의 표면에 설치되고 내부 전극과 전기적으로 접속된 외부 전극을 구비하며, 외부 전극이, 분자량이 2000 이상이고 복수의 에폭시 그룹을 갖는 에폭시 화합물을 주요 제제로서 함유하는 에폭시 수지의 경화물을 함유하는 전기전도성 수지층을 가짐을 특징으로 한다.
외부 전극이 갖고 있는 전기전도성 수지층은 분자량 2000 이상인 에폭시 화합물을 주요 제제로서 함유하는 에폭시 수지 경화물을 함유하는 것이다. 이러한 에폭시 수지 경화물은, 이의 원료인 주요 제제의 분자쇄가 긴 점으로부터, 경화 구조중에 가교 구조가 형성되어 있는 비율이 적절하게 작아지고 있다. 따라서, 이러한 에폭시 수지 경화물은 유연하다는 특성을 갖고 있다. 그리고, 이러한 에폭시 수지 경화물을 포함하는 전기전도성 수지층도, 분자량이 2000보다 작은 에폭시 화합물을 주요 제제로서 사용하는 에폭시 수지 경화물을 포함하는 경우에 비하여 유연해진다. 따라서, 본 발명의 전자부품이 외부 전극의 납땜 등에 의해 기판 위에 탑재된 상태에서 열충격을 받는 경우라도, 기판과의 체적 변화의 차이에 기인하여 접합부에 가해지는 응력은 외부 전극중의 유연한 전기전도성 수지층에 의해 충분하게 완화된다. 그 결과, 본 발명의 전자부품은 기판과의 접합부에서 균열을 발생시키기 어려운 것으로 된다.
본 발명의 전자부품에서는 에폭시 수지가 경화제로서 페놀 수지를 추가로 함 유하면 보다 바람직하다. 이와 같이 하면, 에폭시 수지 경화물은 이의 구조중에 양호하게 가교 구조를 갖게 되며, 그 결과 전기전도성 수지층의 응력 완화성이 한층 더 우수하게 된다.
또한, 에폭시 화합물이, 양쪽 말단에 에폭시 그룹을 갖는 직쇄상 2관능성 에폭시 화합물이면 보다 바람직하다. 이에 따라, 에폭시 수지 경화물 중의 가교 구조의 비율이 보다 양호하게 감소되는 동시에 주요 제제의 분자쇄 자체도 유연해질 수 있으므로 이러한 에폭시 수지 경화물을 포함하는 전기전도성 수지층의 유연성이 한층 더 향상된다.
적합한 실시예의 설명
이하, 도면을 참조하여 본 발명의 적합한 실시 형태에 관해 설명한다. 또한, 본 발명은 반드시 도면의 치수 비율로 한정되지 않는다. 하기의 설명에서는 전자부품의 일례로서 적층 세라믹 컨덴서에 관해 설명한다.
도 1은 적합한 실시 형태에 따르는 적층 세라믹 컨덴서(이하, 단순히 「컨덴서」라고 한다)의 단면 구성을 모식적으로 도시한 도면이다. 도시된 컨덴서(1)는 소체(세라믹 소체)(10)와, 이러한 소체(10)의 양 측면에 형성된 한쌍의 외부 전극(20)으로 구성되어 있다.
소체(10)는 유전체층(12)과 내부 전극(14)이, 유전체층(12)이 양 외측에 배치되도록 교대로 적층되어 있다. 또한, 실제로는 인접하는 유전체층(12)끼리는 이의 경계가 시각 확인할 수 없을 정도로 일체화되어 있다. 내부 전극(14)은 한쪽 말단부만이 소체(10)의 외부 전극(20)이 형성되어 있는 말단면에 노출되도록 설치되어 있다. 소체(10) 내에 배치된 복수(여기서는 5개)의 내부 전극(12)은 말단부가 소체(10)의 마주 보는 말단면에 교대로 노출되도록 대략 평행하게 배치되어 있다.
유전체층(12)은 세라믹 재료를 함유하는 유전 재료로 구성된다. 유전 재료에 포함되는 세라믹 재료로서는 컨덴서로서 우수한 특성을 수득하기 위해 높은 유전율을 갖는 재료가 바람직하다. 예를 들면, 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트 화합물계 재료, 티탄산스트론튬(SrTiO3)계 재료 등이 적절하다.
내부 전극(14)으로서는, 예를 들면, Ni나 Ni 합금으로 이루어진 것을 들 수 있다. Ni 합금으로서는 95중량% 이상의 Ni와, Mn, Cr, Co, Al 등의 하나 이상을 함유하는 것이 바람직하다.
외부 전극(20)은 소체(10)에서 유전체층(12) 및 내부 전극(14)의 적층 방향에 평행하며, 서로 마주 보고 있는 2개의 말단면에 각각 형성되어 있다. 이러한 외부 전극(20)은 소체(10)측으로부터 순차적으로, 제1 전극층(22), 제2 전극층(24), 제3 전극층(26) 및 제4 전극층(28)을 구비하는 4층 구조로 되어 있다.
제1 전극층(22)은 소체(10)에 밀착하여 설치되어 있으며, 소체(10)의 말단면으로 인출된 내부 전극(14)과 접속된다. 제1 전극층(22)은 내부 전극(14)과의 전기적인 접속이 양호한 금속재료로 구성된다. 이러한 금속재료로서는 Ag나 Cu가 바람직하다.
제2 전극층(24)은 에폭시 수지 경화물과 전기전도성 재료를 포함하는 전기전도성 수지층이다. 이러한 제2 전극층(24)은 주로 전기전도성 재료 등의 입자로 구성되며, 이러한 입자의 간극에 에폭시 수지 경화물이 충만되도록 하는 구조로 되어 있다. 제2 전극층(24)에 포함되는 전기전도성 재료로서는 Ag가 바람직하다.
제2 전극층(24)에서 전기전도성 재료와 에폭시 수지 경화물의 합계 중량 중에서 전기전도성 재료는 70 내지 95중량% 함유되어 있는 것이 바람직하고, 80 내지 90중량% 함유되어 있는 것이 보다 바람직하다. 이러한 전기전도성 재료의 함유량이 70중량% 미만이면, 제2 전극층(24)이 충분한 전기전도성을 갖지 않게 되는 경우가 있다. 한편, 95중량%를 초과하면, 상대적으로 에폭시 수지 경화물의 함유량이 너무 적어지고, 제2 전극층(24)의 유연성이 불충분해지는 경향이 있다.
에폭시 수지 경화물을 형성하기 위한 에폭시 수지는 분자량 2000 이상이고 복수의 에폭시 그룹을 갖는 에폭시 화합물을 주요 제제로서 포함한다. 에폭시 화합물로서는 양쪽 말단에 에폭시 그룹을 갖는 직쇄상 2관능성 에폭시 화합물이 바람직하다. 이러한 에폭시 화합물로서는 비스페놀형 에폭시 수지가 바람직하고, 하기 화학식 1의 화합물을 예시할 수 있다. 구체적으로는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지 등이 적절하다.
Figure 112007017016602-pat00001
위의 화학식 1에서,
X는 하기 화학식 2a, 2b, 2c, 2d 또는 2e로 표시되는 2가의 그룹이며,
n은 4 이상의 정수이다.
-C(CH3)2-
-CH2-
-CH(CH3)-
-SO2-
-CPh2-
주요 제제인 에폭시 화합물은 상기와 같이 2000 이상의 분자량을 갖고 있다. 여기서, 「분자량」이란 평균 분자량을 말하며, 구체적으로는 겔 침투 크로마토그래피에 의해 측정된 수평균 분자량의 값을 적용할 수 있다. 분자량 2000 이상의 에폭시 화합물은, 환언하면, 분자량 2000 이상으로 되도록 하는 길이의 분자쇄를 갖는 화합물이다. 구체적으로는, 에폭시 화합물이 상기 화학식 1의 화합물인 경우, 당해 화학식에서 n이 바람직하게는 5 이상, 보다 바람직하게는 6 내지 20, 더욱 바람직하게는 6 내지 15이다.
주요 제제로서 분자량 2000 이상의 에폭시 화합물을 함유하는 에폭시 수지의 경화물은 주요 제제의 분자쇄가 긴 점으로부터 가교 구조가 적절하게 적게 되고, 유연한 것으로 된다. 그리고, 이러한 경화물을 포함하는 제2 전극층(24)도 동일하게 유연해지므로 외부 전극(20)이 기판 위 등에 고정된 경우에 기판의 변형 등에 의해 접합부에 응력이 생긴다고 해도, 이것을 완화시킬 수 있다.
이러한 효과를 보다 양호하게 수득하는 관점에서는 주요 제제인 에폭시 화합물의 분자량은 3000 이상이면 바람직하다. 단, 에폭시 화합물의 분자량이 10000을 초과하면, 제2 전극층(24)의 제1 또는 제3 전극층(22,26)과의 밀착성이 나빠진다는 부적당함이 생길 가능성이 있으므로 에폭시 화합물의 분자량의 상한치는 10000 정 도로 하는 것이 바람직하다.
에폭시 수지는, 상기한 주요 제제에 가하여, 경화제를 추가로 함유하는 것이 적절하다. 경화제를 함유함으로써 에폭시 수지중에 양호하게 가교 구조가 형성된다. 경화제로서는 페놀 수지, 아민, 산 무수물 등의 공지된 에폭시 수지 경화제를 적용할 수 있다. 이중에서도, 경화제로서는 페놀 수지가 바람직하다. 경화제로서 페놀 수지를 함유함으로써, 적절한 유연성을 갖는 이외에 내열성도 우수한 경화물이 수득되게 된다. 페놀 수지로서는 노볼락형 페놀 수지나 레졸형 페놀 수지 등을 들 수 있고, 이중에서도 노볼락형 페놀 수지가 바람직하다.
에폭시 수지가 경화제로서 페놀 수지를 포함하는 경우, 주요 제제인 에폭시 화합물과 경화제인 페놀 수지는 에폭시 화합물/페놀 수지가 중량비로 50/50 내지 95/5로 되도록 배합되어 있는 것이 바람직하다. 에폭시 화합물과 페놀 수지의 합계 중량중에서 에폭시 화합물의 함유량이 50중량% 미만이면, 경화물의 탄성율이 과도하게 높아지고, 상기한 바와 같은 응력 완화성이 우수한 제2 전극층(24)을 수득하기 어려워진다. 한편, 95중량%를 초과하면, 경화물 중의 미반응 에폭시 그룹이 많아져 수분을 흡수하기 쉬워지고, 인접하는 층과의 접착성이 저하되는 경우가 있다. 양호한 응력 완화성 및 접착성을 갖는 제2 전극층(24)을 수득하는 관점에서는 상기한 에폭시 화합물의 함유량이 50 내지 95중량%인 것이 바람직하고, 60 내지 90중량%인 것이 보다 바람직하다.
제2 전극층(24)은 상기한 에폭시 수지의 경화물을 포함한다. 이러한 에폭시 수지 경화물은 주요 제제인 에폭시 화합물이나 이의 중합체로 구성되는 쇄상의 중 합 구조와, 2 이상의 중합 구조를 연결하도록 상기 경화제에 의해 형성된 가교 구조로 주로 구성된다. 이러한 가교 구조는 주로, 중합 구조중의 에폭시 그룹과 경화제 중의 에폭시 그룹과 반응할 수 있는 관능기가 반응하여 결합을 발생시킴으로써 형성된다. 경화제의 관능기로서는, 경화제가 페놀 수지인 경우, 당해 수지가 갖고 있는 하이드록실 그룹을 들 수 있다.
제3 전극층(26)은 제2 전극층(24)의 표면을 피복하도록 형성된 금속층이다. 예를 들면, Ni로 구성되는 층을 들 수 있다. 또한, 제4 전극층(28)은 추가로 제3 전극층(26)의 표면을 피복하도록 형성된 금속층이다. 예를 들면, Sn으로 구성되는 층을 들 수 있다. 이들 제3 및 제4 전극층(26,28)에 의해 외부 전극(20)과 기판 위의 단자 등과의 전기적 접속이 양호해진다. 또한, 외부 전극(20)의 기판 위의 단자 등에 대한 납땜을 양호하게 실시할 수 있게 된다.
다음에, 상기한 구성을 갖는 컨덴서(1)의 적합한 제조방법에 관해 설명한다.
우선, 유전체층(12)을 구성하는 유전 재료의 원료를 준비한다. 예를 들면, 세라믹 재료의 원료로서는 세라믹 재료를 구성하는 각 금속원소의 산화물 등을 들 수 있다. 이러한 원료를 혼합한 다음, 800 내지 1300℃ 정도로 가(假)소성한다. 이러한 가소성물을 제트 밀이나 볼 밀 등에 의해 원하는 입자직경으로 될 때까지 분쇄한다. 이어서, 분쇄물에 결합제나 가소제 등을 첨가하여, 유전체층(12) 형성용의 페이스트(이하, 「유전체 페이스트」라고 한다)를 수득한다.
또한, 내부 전극(14)을 구성하는 금속이나 합금 등의 분말을 결합제, 용매 등과 함께 혼합하여, 내부 전극층(14) 형성용의 페이스트(이하, 「내부 전극 페이 스트」라고 한다)를 제조한다.
이어서, 유전체 페이스트와 내부 전극 페이스트를 교대로 도포함으로써 유전체 페이스트층과 내부 전극 페이스트층이 교대로 적층된 적층체를 수득한다. 이러한 적층체를 필요에 따라 원하는 사이즈로 절단한 후, 가열하는 등으로 각 페이스트층 중의 결합제를 제거하는 (탈결합제) 처리를 실시한다. 다음에, 적층체를 N2나 H2 등의 불활성 가스 분위기하에 1200 내지 1400℃에서 본 소성하여, 소체(10)를 수득한다. 이러한 본 소성에 의해 유전체 페이스트층 및 내부 전극 페이스트층이 각각 유전체층(12) 및 내부 전극(14)으로 된다.
이어서, 소체(10)에서 내부 전극(14)의 말단부가 노출되어 있는 2개의 말단면에 제1 전극층(22)을 구성하는 Ag 등의 금속을 소성하고, 당해 말단면 위에 제1 전극층(22)을 형성한다. 구체적으로는, 예를 들면, 금속에 결합제 등을 첨가한 전기전도성 페이스트를 상기 말단면에 도포한 후, 800℃ 정도의 온도로 소성함으로써 제1 전극층(22)을 형성할 수 있다.
이어서, 제1 전극층(22)을 피복하도록, 상술한 제2 전극층(24)을 형성하기 위한 전기전도성 재료 및 에폭시 수지를 포함하는 전기전도성 페이스트(전기전도성 수지 재료)를 도포한다. 도포후, 150 내지 250℃ 정도의 가열을 실시하는 것으로 전기전도성 페이스트 중의 에폭시 수지를 경화시키고, 이에 따라 제1 전극층(22)의 표면 위에 제2 전극층(24)을 형성한다.
또한, 전해도금 등의 습식 도금법에 의해 제2 전극층(24)을 피복하도록 Ni 등으로 이루어진 제3 전극층(26)을 형성한다. 그리고, 제3 전극층(26)의 표면 위에, 동일하게 하여 Sn 등으로 이루어진 제4 전극층(28)을 형성한다. 이와 같이 하여, 도 1에 도시된 구조를 갖는 컨덴서(1)가 수득된다.
이상과 같이 구성된 컨덴서(1)는 외부 전극(20) 중에 상기한 바와 같이 적절하게 유연한 제2 전극층(24)을 구비하고 있다. 컨덴서(1)를 외부 전극(20)의 납땜 등에 의해 기판 등에 고정한 경우, 컨덴서(1)와 기판 등은 열에 의한 체적 변화의 차이가 통상적으로 큰 점으로부터, 열충격을 받는 경우에는 이들이 접합된 납땜 부분에 응력이 집중되기 쉬운 경향이 있다. 그러나, 컨덴서(1)에서는, 이러한 응력은 외부 전극(20) 중의 유연한 제2 전극층(24)에 의해 충분하게 완화될 수 있다. 따라서, 열충격 등에 의해 상기한 응력이 발생한 경우라도, 컨덴서(1)와 기판의 접합부(납땜 부분)에는 균열 등이 발생하기 어려워진다.
또한, 본 발명의 전자부품은 상기한 실시 형태의 적층 세라믹 컨덴서(컨덴서(1))로 한정되는 것이 아니다. 예를 들면, 우선, 컨덴서(1)는 외부 전극(20)으로서, 적어도 제2 전극층(24)에 해당되는 전기전도성 수지층을 구비하고 있으면 양호하다. 즉, 외부 전극(20)은 제2 전극층(24)만으로 구성될 수 있고, 또한 상기한 바와 같은 4층보다 많은 층 구조를 갖고 있을 수 있다. 또한, 외부 전극(20)이 복수층으로 구성되는 경우에는, 제2 전극층(24)(전기전도성 수지층)의 형성 위치는 소체(10)측으로부터 2층째로 한정되지 않는다. 단, 외부 전극(20)의 납땜 등을 양호하게 실시하는 관점에서는, 외부 전극(20)의 가장 외측의 층은, 제2 전극층(24)에서는 없는, 납땜에 유리한 Sn 등의 금속층인 것이 바람직하다.
또한, 본 발명의 전자부품은, 상기한 적층 세라믹 컨덴서로 한정되지 않으며, 세라믹 소체의 표면에 외부 전극을 구비하는 구조를 갖는 세라믹 전자부품이면, 특별히 제한되지 않는다. 이러한 세라믹 전자부품으로서는 압전체(厭電體) 소자, 인덕터, 바리스터, 서미스터 등을 들 수 있다.
[실시예]
이하, 본 발명을 실시예에 따라 더욱 상세하게 설명하지만, 본 발명은 이들 실시예로 한정되는 것이 아니다.
[컨덴서의 제조]
(실시예 1)
우선, 티탄산바륨으로 이루어진 유전체층과 니켈로 이루어진 내부 전극층이, 유전체층이 양 외측으로 되도록 교대로 배치된 소체를 준비한다. 이어서, 이러한 소체에서 마주 보는 한쌍의 말단면에 Cu, 유리 프릿 및 유기 결합제로서 에틸셀룰로스를 포함하는 전기전도성 페이스트를 도포한 후, 800℃에서 소성하여, 소체의 양쪽 말단면 위에 제1 전극층을 형성한다.
이어서, 제1 전극층의 표면 위에 평균 입자직경 1㎛의 입상 Ag 분말 35중량%, 평균 입자직경 10㎛의 플레이크상 Ag 분말 35중량%, 분자량 2900의 비스페놀 A형 에폭시 수지(주요 제제) 10중량%, 노볼락형 페놀 수지(경화제) 2중량% 및 부틸카비톨(용매) 18중량%를 함유하는 전기전도성 페이스트를 도포한다. 이어서, 200℃, 60분의 가열을 실시하고, 전기전도성 페이스트를 경화시켜 제1 전극층 위에 제 2 전극층을 형성한다.
이어서, 제2 전극층의 표면 위에 전해도금법에 의해 Ni 도금층 및 Sn 도금층을 순차적으로 형성하여, 제3 전극층 및 제4 전극층을 각각 형성시켜 소체의 양쪽 말단면에 4층 구조의 외부 전극을 구비하는 컨덴서를 완성시킨다.
(실시예 2)
제2 전극층을 형성하기 위한 전기전도성 페이스트로서, 평균 입자직경 1㎛의 입상 Ag 분말 33.7중량%, 평균 입자직경 10㎛의 플레이크상 Ag 분말 33.7중량%, 분자량 3800의 비스페놀 A형 에폭시 수지(주요 제제) 9.6중량%, 노볼락형 페놀 수지(경화제) 1.9중량% 및 부틸카비톨(용매) 21.1중량%를 함유하는 것을 사용하는 이외에는 실시예 1과 동일하게 하여 컨덴서를 수득한다.
(비교예 1)
제2 전극층을 형성하기 위한 전기전도성 페이스트로서, 평균 입자직경 1㎛의 입상 Ag 분말 35중량%, 평균 입자직경 10㎛의 플레이크상 Ag 분말 35중량%, 분자량 1650의 비스페놀 A형 에폭시 수지(주요 제제) 8중량%, 노볼락형 페놀 수지(경화제) 4중량% 및 부틸카비톨(용매) 18중량%를 함유하는 것을 사용하는 이외에는 실시예 1과 동일하게 하여 컨덴서를 수득한다.
[열충격 시험]
실시예 1 내지 2 및 비교예 1의 컨덴서 소자를 각각 기판 위에 외부 전극을 납땜함으로써 고정한 샘플을 제작한다. 이러한 샘플에 대해, -55℃에서 30분의 냉각 및 125℃에서 30분의 가열을 1개의 사이클로 하는 열충격을 소정의 사이클수 가하는 열충격 시험을 실시하며, 이러한 시험후에 납땜 부분에 균열이 생기는지 여부를 확인한다. 열충격 시험은 열충격 사이클수를 1000, 2000 및 3000사이클로 하는 조건으로 각각 실시한다. 또한, 각 열충격 시험에서는 각 실시예 또는 비교예에 대응하는 샘플 50개씩을 시험에 사용하며, 50개 샘플중의 균열 발생이 보이는 샘플 수를 계수한다. 이것을 균열 발생 샘플수로 한다. 수득된 결과를 표 1에 기재한다.
균열 발생 샘플 수
열충격 1000사이클 열충격 2000사이클 열충격 3000사이클
실시예 1 0 0 0
실시예 2 0 0 0
비교예 1 0 2 5
표 1에서, 실시예 1 및 2의 컨덴서는 비교예 1의 컨덴서에 비하여, 외부 전극의 납땜에 의해 기판 위에 탑재되어 열충격을 받는 경우라도, 납땜 부분에 균열 등을 발생시키기 어려운 것이 확인된다.
이상과 같이, 본 발명에 따르는 전자부품에 따르면, 외부 전극의 납땜 등에 의해 기판 등에 접합된 상태로 열충격을 받은 경우라도, 기판 등과의 접합부에 걸리는 응력을 완화시킬 수 있고, 이러한 접합부에서의 균열 발생을 감소시킬 수 있 게 된다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 세라믹 소체,
    상기 세라믹 소체의 내부에 설치된 내부 전극 및
    상기 세라믹 소체의 표면에 설치되고 상기 내부 전극과 전기적으로 접속된 외부 전극을 구비하고,
    상기 외부 전극이, 분자량이 2000 내지 10000이고 복수의 에폭시 그룹을 갖는 에폭시 화합물을 함유하는 에폭시 수지의 경화물을 함유하는 전기전도성 수지층을 가지며,
    상기 에폭시 수지가 경화제로서 페놀 수지를 포함하고, 상기 에폭시 화합물/상기 페놀 수지가 중량비로 50/50 내지 95/5임을 특징으로 하는 전자부품.
  5. 제4항에 있어서, 상기 에폭시 화합물이 하기 화학식 1의 화합물임을 특징으로 하는 전자부품.
    화학식 1
    Figure 112009026911215-pat00003
    위의 화학식 1에서,
    X는 하기 화학식 2a, 2b, 2c, 2d 또는 2e로 표시되는 2가의 그룹이며,
    n은 4 내지 20의 정수이다.
    화학식 2a
    -C(CH3)2-
    화학식 2b
    -CH2-
    화학식 2c
    -CH(CH3)-
    화학식 2d
    -SO2-
    화학식 2e
    -CPh2-
KR1020070019786A 2006-02-28 2007-02-27 전자부품 KR100921643B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006053577A JP2007234800A (ja) 2006-02-28 2006-02-28 電子部品及びその製造方法
JPJP-P-2006-00053577 2006-02-28

Publications (2)

Publication Number Publication Date
KR20070089629A KR20070089629A (ko) 2007-08-31
KR100921643B1 true KR100921643B1 (ko) 2009-10-14

Family

ID=37898368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019786A KR100921643B1 (ko) 2006-02-28 2007-02-27 전자부품

Country Status (5)

Country Link
US (1) US7847371B2 (ko)
EP (1) EP1826787B1 (ko)
JP (1) JP2007234800A (ko)
KR (1) KR100921643B1 (ko)
CN (1) CN101030476B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP5099609B2 (ja) * 2009-01-28 2012-12-19 株式会社村田製作所 積層型電子部品
DE102009013125A1 (de) * 2009-03-13 2010-09-23 Epcos Ag Piezoaktor in Vielschichtbauweise und Verfahren zum Befestigen einer Außenelektrode bei einem Piezoaktor
JP5439954B2 (ja) 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
KR101053329B1 (ko) 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품
JP5278709B2 (ja) * 2009-12-04 2013-09-04 株式会社村田製作所 導電性樹脂組成物およびチップ型電子部品
JP5799811B2 (ja) * 2009-12-04 2015-10-28 株式会社大真空 リード型圧電振動デバイス
JP5246207B2 (ja) * 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品
JP5724262B2 (ja) * 2010-09-16 2015-05-27 株式会社村田製作所 電子部品
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101444528B1 (ko) * 2012-08-10 2014-09-24 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
KR101462754B1 (ko) * 2013-01-24 2014-11-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법.
JP6106009B2 (ja) * 2013-04-03 2017-03-29 太陽誘電株式会社 セラミック電子部品
JP2015026816A (ja) * 2013-06-19 2015-02-05 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6112060B2 (ja) * 2013-06-19 2017-04-12 株式会社村田製作所 セラミック電子部品およびその製造方法
KR102076145B1 (ko) 2013-08-09 2020-02-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
JP2015053495A (ja) * 2014-10-07 2015-03-19 株式会社村田製作所 セラミック電子部品およびその製造方法
JP2017034010A (ja) * 2015-07-30 2017-02-09 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
CN105469954A (zh) * 2015-12-31 2016-04-06 中山因塞施特电子科技有限公司 一种金属粉末基体电感器的电极及其制备方法
KR101823246B1 (ko) 2016-06-21 2018-01-29 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
JP2018088451A (ja) * 2016-11-28 2018-06-07 株式会社村田製作所 積層セラミックコンデンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062384A (ko) * 1999-12-13 2001-07-07 무라타 야스타카 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679950A (en) * 1971-04-16 1972-07-25 Nl Industries Inc Ceramic capacitors
JPS57111034A (en) * 1980-12-10 1982-07-10 Hitachi Ltd Semiconductor device and its manufacture
JPH05144665A (ja) 1991-11-18 1993-06-11 Toshiba Corp 積層セラミツクコンデンサ
JPH06267784A (ja) * 1992-11-04 1994-09-22 Du Pont Kk 導電性樹脂ペースト及びそれにより成る端子電極を有した積層セラミックチップコンデンサ
US5432378A (en) * 1993-12-15 1995-07-11 Cooper Industries, Inc. Subminiature surface mounted circuit protector
JPH0837127A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JPH08203771A (ja) 1995-01-27 1996-08-09 Murata Mfg Co Ltd セラミック電子部品
US6232144B1 (en) * 1997-06-30 2001-05-15 Littelfuse, Inc. Nickel barrier end termination and method
JPH11162771A (ja) 1997-11-25 1999-06-18 Kyocera Corp 積層セラミックコンデンサ
JP3363369B2 (ja) 1998-01-30 2003-01-08 京セラ株式会社 積層セラミックコンデンサ
US6139777A (en) 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
JP3374778B2 (ja) * 1999-02-25 2003-02-10 株式会社村田製作所 チップ型電子部品
JP2001060843A (ja) * 1999-08-23 2001-03-06 Murata Mfg Co Ltd チップ型圧電部品
JP3376970B2 (ja) * 1999-09-08 2003-02-17 株式会社村田製作所 セラミック電子部品
US6429533B1 (en) * 1999-11-23 2002-08-06 Bourns Inc. Conductive polymer device and method of manufacturing same
JP3489025B2 (ja) * 2000-01-14 2004-01-19 大塚化学ホールディングス株式会社 エポキシ樹脂組成物及びそれを用いた電子部品
JP3934352B2 (ja) * 2000-03-31 2007-06-20 Ｔｄｋ株式会社 積層型セラミックチップコンデンサとその製造方法
JP2002033237A (ja) 2000-07-14 2002-01-31 Matsushita Electric Ind Co Ltd セラミック電子部品およびその製造方法
JP4332634B2 (ja) * 2000-10-06 2009-09-16 Ｔｄｋ株式会社 積層型電子部品
JP3558593B2 (ja) 2000-11-24 2004-08-25 京都エレックス株式会社 加熱硬化型導電性ペースト組成物
JP3636075B2 (ja) * 2001-01-18 2005-04-06 株式会社村田製作所 積層ｐｔｃサーミスタ
EP1482524B1 (en) * 2002-03-07 2011-09-28 TDK Corporation Laminate type electronic component
SE0201937D0 (sv) 2002-06-20 2002-06-20 Astrazeneca Ab Therapeutic agents
JP2004146526A (ja) * 2002-10-23 2004-05-20 Tomoegawa Paper Co Ltd 電子部材及びその製造方法、並びに半導体装置
EP1571680B1 (en) * 2002-12-09 2012-09-12 Panasonic Corporation Electronic part with external electrode
JP2005264095A (ja) * 2004-03-22 2005-09-29 Kyoto Elex Kk 導電性樹脂組成物及び導電性ペースト
JP2007234828A (ja) * 2006-02-28 2007-09-13 Tdk Corp 電子部品及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062384A (ko) * 1999-12-13 2001-07-07 무라타 야스타카 모놀리식 세라믹 전자 부품과 그 제조 방법, 및 세라믹페이스트와 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
01571680*

Also Published As

Publication number Publication date
EP1826787A1 (en) 2007-08-29
JP2007234800A (ja) 2007-09-13
KR20070089629A (ko) 2007-08-31
US20070215379A1 (en) 2007-09-20
CN101030476B (zh) 2011-07-20
CN101030476A (zh) 2007-09-05
EP1826787B1 (en) 2017-01-04
US7847371B2 (en) 2010-12-07

Similar Documents

Publication Publication Date Title
KR100921643B1 (ko) 전자부품
KR100918374B1 (ko) 전자 부품
US10658117B2 (en) Multilayer capacitor having external electrode including conductive resin layer
KR102242091B1 (ko) 적층 세라믹 콘덴서
KR101525652B1 (ko) 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR101245250B1 (ko) 칩형 전자부품
KR101053329B1 (ko) 세라믹 전자부품
KR101973433B1 (ko) 적층형 커패시터 및 그 제조 방법
KR102276514B1 (ko) 적층형 전자 부품
KR101412822B1 (ko) 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US11062848B2 (en) Multilayer ceramic electronic component
JP2007281400A (ja) 表面実装型セラミック電子部品
KR20140090466A (ko) 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
KR101719838B1 (ko) 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품
JP2018006501A (ja) 電子部品
JP2003318059A (ja) 積層セラミックコンデンサ
US20180254147A1 (en) Face Down MLCC
KR20200064860A (ko) 적층 세라믹 커패시터
JP2004172383A (ja) 導電ペースト及びセラミック電子部品の製造方法
JPH0563928B2 (ko)
US11817266B2 (en) Conductive paste and ceramic electronic component
JP4691818B2 (ja) 積層セラミック電子部品
JP2019179820A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 11