KR100909133B1 - 레벨 변환 회로, 표시 장치 및 휴대 단말 장치 - Google Patents

레벨 변환 회로, 표시 장치 및 휴대 단말 장치 Download PDF

Info

Publication number
KR100909133B1
KR100909133B1 KR1020037008121A KR20037008121A KR100909133B1 KR 100909133 B1 KR100909133 B1 KR 100909133B1 KR 1020037008121 A KR1020037008121 A KR 1020037008121A KR 20037008121 A KR20037008121 A KR 20037008121A KR 100909133 B1 KR100909133 B1 KR 100909133B1
Authority
KR
South Korea
Prior art keywords
level
pulse
circuit
timing
voltage amplitude
Prior art date
Application number
KR1020037008121A
Other languages
English (en)
Other versions
KR20040045393A (ko
Inventor
노보루 도요자와
요시하루 나까지마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040045393A publication Critical patent/KR20040045393A/ko
Application granted granted Critical
Publication of KR100909133B1 publication Critical patent/KR100909133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Logic Circuits (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은, 상시 전원 ON 상태가 되는 레벨 시프터(311)의 출력 펄스를 이용하여 다음 계층의 레벨 시프터(321)를 동작 상태로 하고, 레벨 시프터(311) 및 레벨 시프터(321)의 각 출력 펄스를 이용하여 제어펄스 LT1, LT2를 생성하고, 이들 제어펄스 LT1, LT2를 이용하여 다음 계층의 레벨 시프터(341∼346)를 동작 상태로 하고, 레벨 시프터 중 하나의 출력 펄스를 이용하여 다음 계층의 레벨 시프터(351)(352)(353)를 동작 상태로 하며, 이와 같이, 계층형 제어에 의해 각 레벨 시프터를 필요한 기간에만 동작 상태로 함으로써, 레벨 변환 회로에서의 직류 전류의 소비분의 저감을 도모한다. 이에 의해, 직류 전류의 소비분을 저감하여, 장치 전체의 저소비 전력화를 가능하게 한 레벨 변환 회로, 이것을 탑재한 표시 장치 및 그 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치를 구성할 수 있다.
Figure R1020037008121
휴대 단말 장치, 액정 표시 장치, 레벨 시프터, 레벨 변환, TFT 기판

Description

레벨 변환 회로, 표시 장치 및 휴대 단말 장치{LEVEL CONVERSION CIRCUIT, DISPLAY APPARATUS, AND CELLULAR TERMINAL APPARATUS}
본 발명은, 레벨 변환 회로, 표시 장치 및 휴대 단말 장치에 관한 것으로, 특히 제1 전압 진폭의 각종 펄스 신호를 그것과 다른 제2 전압 진폭의 펄스 신호로 레벨 변환(레벨 시프트)하는 레벨 변환 회로와, 이 회로를 탑재한 표시 장치에 관한 것이며, 또한 이 표시 장치를 출력 표시부로서 이용하는 휴대 단말 장치에 관한 것이다.
종래, 표시 장치로서, 예를 들면, 액정 셀을 포함하는 화소가 행렬 형태로 배열되어 이루어지는 화소부에서의 각 화소를 구동하기 위한 구동 회로를 화소부와 동일한 기판(액정 표시 패널)상에 일체로 형성하여 이루어지는 소위 구동 회로 일체형 액정 표시 장치가 알려져 있다. 이 구동 회로 일체형 액정 표시 장치에는, 패널 외부에 설치된 제어 IC로부터 패널 내부로 입력되는, 예를 들면 TTL 레벨의 저전압 진폭의 각종 타이밍 펄스를 액정의 구동에 필요한 고전압 진폭의 타이밍 펄스로 레벨 변환하여 구동 회로에 공급하는 레벨 변환 회로가 액정 표시 패널상에 설치되어 있다.
화소부를 구동하는 구동 회로에서는, 화소부의 각 화소를 행 단위로 선택 구 동할 때에 이용하는 수직 주사를 위한 수직 스타트 펄스 VST, 수직 클럭 펄스 VCK나, 수직 주사에 의해 선택된 행의 각 화소로의 신호의 기입을 허용하는 기입 인에이블 펄스 WE 등의 각종 타이밍 펄스가 이용된다. 그리고, 이들 타이밍 펄스는 각각 타이밍이 다른 것부터, 별개의 레벨 변환 회로에서 레벨 시프트되는 것이 있다.
그런데, 액정 표시 장치는, 전계의 유무에 따라 액정의 분자 배열 형태를 바꾸어 광의 투과/차단 제어를 행함으로써 화상 표시를 행하는 것으로, 원리적으로, 구동을 위한 전력을 많이 필요로 하지 않고, 소비 전력이 적어도 되는 저소비 전력의 표시 디바이스인 것을 비롯하여, 특히 배터리를 주전원으로 하는 휴대 전화기나 PDA(Personal Digital Assistants) 등의 휴대 단말 장치의 출력 표시부로서 널리 이용되고 있다. 이러한 종류의 용도의 액정 표시 장치에서는, 1회의 충전으로 배터리를 장시간 사용할 수 있도록 하기 위해서, 구동 전압의 저 전압화나 구동 주파수의 저주파수화에 따라 저소비 전력화가 진행되고 있다.
상술한 구동 회로 일체형 액정 표시 장치에서는, 각종 타이밍 펄스를 레벨 시프트하는 레벨 변환 회로의 각각을, 상시 전원 ON의 상태로 사용하기 때문에, 불필요한 직류 전류의 소비가 있어, 구동 회로 전체의 소비 전력 저감에 방해가 되었다. 따라서, 특히 그 용도로 휴대 전화기나 PDA 등의 휴대 단말 장치를 고려할 경우, 휴대 단말 장치의 저소비 전력화를 더 추진해 나가는 데 있어, 액정 표시 장치 자체의 소비 전력 저감은 중요한 해결 과제가 된다.
또한, 표시 장치, 예를 들면 액정 표시 장치의 구동 방식에는, 단순 매트릭스 방식과 액티브 매트릭스 방식이 있지만, 최근에는, 응답 특성이나 시인 특성이 우수한 액티브 매트릭스 방식이 많이 이용되고 있다. 이 액티브 매트릭스 방식의 액정 표시 장치에서, 액정 표시 패널의 구동 시에는, 신호를 기입하고자 하는 행(라인)의 주사선을 선택한 후, 신호선에 예를 들면 패널 외부의 드라이버 IC로부터 신호를 공급함으로써, 매트릭스에서 구동 대상으로서 결정되는 화소에 대하여 신호를 기입하게 된다.
여기서, 액정 표시 패널의 신호선과 그것을 구동하는 패널 외부의 드라이버IC의 출력을 일대일 대응 관계로 설정하였다면, 신호선의 개수만큼 출력 수를 갖는 드라이버 IC를 준비할 필요가 있음과 동시에, 해당 드라이버 IC와 액정 표시 패널 사이를 접속하는 데에 그 개수분의 배선이 필요하게 된다. 이러한 관점에서, 최근, 액정 표시 패널의 신호선을 드라이버 IC의 1개의 출력에 대하여 복수개를 단위(세트)로 하여 할당하고, 이 복수개의 신호선을 시분할로써 선택하여 그 선택한 신호선에 드라이버 IC의 출력 신호를 시분할로 분류하여 공급하는 셀렉터 구동 방식이 채용되고 있다.
이 셀렉터 구동 방식은, 구체적으로는, 드라이버 IC의 출력과 액정 표시 패널의 신호선을 1대N(N은 2 이상의 정수) 대응 관계로 설정하여, 드라이버 IC의 1개의 출력 신호에 대하여 할당된 N개의 신호선을 N 시분할로써 선택하여 구동하는 구동 방식이다. 이 셀렉터 구동 방식을 채용함으로써, 드라이버 IC의 출력 수 및 해당 드라이버 IC와 액정 표시 패널 사이의 배선의 개수를 신호선의 개수의 1/N로 삭감할 수 있게 된다.
여기서, 화소부의 구동 회로를 화소부와 동일한 기판(액정 표시 패널)상에 일체로 형성하여 이루어지는 소위 구동 회로 일체형 액정 표시 장치에 있어서, 상기한 셀렉터 구동 방식을 채용할 경우, 드라이버 IC의 1개의 출력 신호를 N개의 신호선에 대하여 시분할로써 분류하기 위한 셀렉터 회로가 액정 표시 패널상에 탑재되게 된다. 또한, 이 셀렉터 회로는, 외부로부터 공급되는 셀렉트 펄스에 의해 전환(선택) 제어가 행해진다.
액정 표시 패널상에는, 또한 외부 IC로부터 패널내에 공급되는 예를 들면 TTL 레벨의 저전압 진폭의 신호를 액정의 구동에 필요한 고전압 진폭의 신호로 변환하는 레벨 변환 회로가 탑재된다. 상기 셀렉터 펄스에 관하여 말하면, 해당 셀렉터 펄스가 TTL 레벨의 저전압 진폭(예를 들면, 0∼3V)으로 레벨 변환 회로에 입력되고, 이 레벨 변환 회로에서 액정의 구동에 필요한 고전압 진폭(예를 들면, 0∼7V)으로 레벨 시프트된 후, 시분할 제어를 위한 셀렉터 회로에 공급되게 된다.
상술한 셀렉터 구동 방식 액정 표시 장치에서는, 외부 회로 전원 전압의 셀렉터 펄스를 내부 회로 전원 전압으로 레벨 변환(레벨 시프트)하는 레벨 변환 회로를, 종래에는 상시 전원 ON 상태로 사용하였기 때문에, 불필요한 직류 전류의 소비가 있어, 구동 회로 전체의 소비 전력 저감의 방해로 되었다. 따라서, 그 용도를 특히 휴대 전화기나 PDA 등의 휴대 단말 장치로 생각할 경우, 휴대 단말 장치의 저소비 전력화를 더 추진해 나가는 데 있어, 액정 표시 장치 자체의 소비 전력 저감은 중요한 해결 과제가 된다.
<발명의 개시>
본 발명의 목적은, 직류 전류의 소비분을 저감하여 장치 전체의 저소비 전력 화를 가능하게 한 레벨 변환 회로, 이것을 탑재한 표시 장치 및 그 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치를 제공하는 데 있다.
본 발명의 다른 목적은, 셀렉터 구동 방식을 채용할 경우에 있어, 특히 레벨 변환 회로에서의 직류 전류의 소비를 저감하여, 장치 전체의 소비 전력화를 가능하게 한 표시 장치 및 이것을 출력 표시부로서 이용한 휴대 단말 장치를 제공하는 데에 있다.
상술한 목적을 달성하기 위하여 제안되는 본 발명에 따른 레벨 변환 회로는, 상시 동작 상태에 있어, 일정 기간 액티브로 되는 제1 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제1 회로와, 이 제1 회로에서 레벨 변환된 후의 제1 타이밍 펄스를 이용하여 그 액티브 기간에 동작 상태가 되어, 제2 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제2 회로를 구비한다.
이 레벨 변환 회로는, 구동 회로 일체형 표시 장치에 탑재되어, 기판 외부로부터 입력되는 제1 전압 진폭의 타이밍 펄스를 제2 전압 진폭으로 레벨 변환하는 데 이용된다. 또한, 이 레벨 변환 회로를 탑재한 구동 회로 일체형 표시 장치는 휴대 단말 장치의 출력 표시부로서 이용된다.
상술한 레벨 변환 회로, 이것을 탑재한 표시 장치 또는 이 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치에 있어서, 제1 회로가 상시 동작 상태에 있는 것에 비하여, 제2 회로는 제1 타이밍 펄스가 액티브 기간에 있을 때에만 동작 상태가 되어 제2 타이밍 펄스의 레벨 변환을 행한다. 이에 의해, 제1, 제2 회로가 함께 상시 동작 상태에 있을 때에 비하여, 제2 회로에 비동작 상태가 되는 기간이 존재하는 분만큼 레벨 변환 회로에서 직류 전류의 소비를 저감할 수 있게 된다.
상술한 다른 목적을 달성하기 위해 제안되는 본 발명에 따른 표시 장치는, 화소가 기판상에 행렬 형태로 배열됨과 함께, 그 화소 배열의 열단위로 신호선이 배선되어 이루어지는 화소부와, 이 화소부와 동일한 기판(패널)상에 설치되어, 세트로 되는 복수개씩의 신호선을 시분할로써 선택하여 신호를 공급하는 선택 수단과, 기판 외부로부터 입력되는 제1 전압 진폭의 셀렉터 펄스를 제2 전압 진폭으로 변환하여 선택 수단에 공급함과 함께, 이 선택 수단의 비선택시에는 비액티브 상태가 되는 레벨 변환 수단을 구비한다. 이 표시 장치는 휴대 단말 장치의 출력 표시부로서 이용된다.
상기 구성의 표시 장치 또는 이것을 출력 표시부로서 탑재한 휴대 단말 장치에 있어서, 선택 수단은 세트가 되는 복수개의 신호선에 대하여 상시 선택 상태에 있는 것이 아니고, 각각 순서대로 선택/비선택을 반복하고, 또한 이들이 상호 연속하여 선택/비선택 동작을 행할 필요성은 없고, 서로 간격을 유지하면서 1수평 주사 기간내에서 순서대로 선택/비선택 동작을 완료할 수 있으면 된다. 이로부터, 선택 수단의 비선택시에는 레벨 변환 회로를 비액티브 상태로 한다. 이에 의해, 상시 액티브 상태에 있는 때에 비하여, 레벨 변환 수단에서의 직류 전류의 소비를 저감할 수 있다.
본 발명의 또 다른 목적, 본 발명에 의해 얻어지는 구체적인 이점은, 이하에 도면을 참조하여 설명되는 실시 형태의 설명으로부터 한층 명백해질 것이다.
도 1은 본 발명의 제1 실시 형태에 따른 액정 표시 장치의 전체 구성을 개략적으로 도시하는 블록도.
도 2는 본 발명의 제1 실시 형태에 따른 액정 표시 장치를 구성하는 화소 회로의 회로 구성의 일례를 도시하는 회로도.
도 3은 제1 실시 형태에 따른 액정 표시 장치를 구성하는 3 시분할 구동의 셀렉터 회로의 개념도.
도 4는 제1 실시 형태에 따른 액정 표시 장치를 구성하는 레벨 변환 회로의 구체적인 구성의 일례를 도시하는 블록도.
도 5는 레벨 변환 회로의 동작을 설명하기 위한 타이밍도(그 1).
도 6은 샘플링 래치형 레벨 시프터의 구체적인 회로예를 도시하는 회로도.
도 7은 레벨 변환 회로의 동작을 설명하기 위한 타이밍도(그 2).
도 8은 본 발명의 제2 실시 형태에 따른 액정 표시 장치의 전체 구성을 개략적으로 도시하는 블록도.
도 9는 본 발명의 제2 실시 형태에 따른 액정 표시 장치를 구성하는 화소 회로의 기본적인 회로 구성을 도시하는 회로도.
도 10은 본 발명의 제2 실시 형태에 따른 액정 표시 장치를 구성하는 3 시분할 구동의 셀렉터 회로의 개념도.
도 11은 본 발명의 제2 실시 형태에 따른 액정 표시 장치에 이용되는 레벨 변환 회로의 구체적인 구성의 일례를 도시하는 블록도.
도 12는 레벨 변환 회로의 동작을 설명하기 위한 타이밍도.
도 13은 파셜 표시 모드 시의 동작을 설명하기 위한 타이밍도(그 1).
도 14는 파셜 표시 모드 시의 동작을 설명하기 위한 타이밍도(그 2).
도 15는 본 발명에 따른 휴대 전화기의 개략 구성을 도시하는 외관도.
도 16은 출력 표시부의 표시예를 도시하는 도면.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 상세히 설명한다.
<제1 실시 형태>
도 1은 본 발명의 제1 실시 형태에 따른 표시 장치, 예를 들면 화소의 표시 소자로서 액정 셀을 이용한 액정 표시 장치의 전체 구성을 개략적으로 도시하는 블록도이다.
본 실시 형태에 따른 액정 표시 장치는, 도 1에 도시한 바와 같이, 액정 셀부를 포함하는 화소 회로가 행렬 형태로 배열되어 이루어지는 화소부(11)와, 이 화소부(11)의 각 화소 회로를 행 단위로 선택 구동하는 제1 및 제2 수직 구동 회로(12, 13)와, 이들 수직 구동 회로(12, 13)에 의해 선택 구동된 행의 화소 회로에 대하여 후술하는 셀렉터 구동 방식에 의한 구동 제어하에 선택적으로 화상 신호를 공급하는 셀렉터 회로(14)와, 패널 외부로부터 입력되는 각종 타이밍 펄스의 레벨 변환을 행하는 레벨 변환 회로(15)를 갖는다.
여기서, 본 실시 형태에 따른 액정 표시 장치는, 제1 및 제2 수직 구동 회로(12, 13), 셀렉터 회로(14) 및 레벨 변환 회로(15)가, 화소부(11)가 형성된 기 판(이하, 액정 표시 패널이라 칭함)(16)상에 일체로 형성된 구동 회로 일체형의 구성을 갖는다. 액정 표시 패널(16)은, 각 화소 회로의 스위칭 소자인 예를 들면 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된 TFT 기판과, 컬러 필터나 대향 전극 등이 형성된 대향 기판이 중합되며, 이들 기판 간에 액정이 봉입된 구조로 되어 있다.
화소부(11)에는, n행 m열의 화소 배열에 대하여, n개의 주사선(17-1∼17-n) 및 m개의 신호선(18-1∼18-m)이 매트릭스 형상으로 배선되고, 그 교차 부분에 화소 회로가 배치되어 있다. 이 화소부(11)의 각 화소 회로에 대하여, 셀렉터 회로(14)에 의한 선택 제어하에, 교류화된 화상 신호가 신호선(18-1∼18-m)을 통해 공급된다. 여기서, 교류 구동화된 화상 신호란, 액정에 동극성의 직류 전압이 계속 인가됨으로써 액정의 비저항(물질 고유의 저항값) 등이 열화하는 것으로 인해, 이 액정의 열화를 방지하기 위해서, 공통 전압(시그널 센터) VC0M을 중심으로 임의의 주기에서 극성이 반전하는 화상 신호를 말한다.
교류 구동화된 화상 신호에 의한 구동은, 화상 신호의 극성 반전의 타이밍에 따라, 1F(1F는 1 필드 기간) 반전 구동과 1H(1H는 1 수평 주사 기간) 반전 구동으로 대별된다. 1F 반전 구동은 어떤 극성의 화상 신호를 전체 화소에 기입한 후, 화상 신호의 극성을 반전시키는 구동 방법이다. 한편, 1H 반전 구동은 1 라인(1 행)마다 화상 신호의 극성을 반전시키며, 이것을 또한 필드마다 반전시키는 구동 방법이다.
본 실시 형태에 따른 액정 표시 장치에서는, 교류화된 화상 신호로서, 통상 표시를 위한 아날로그 화상 신호와 정지 화상용의 디지털 화상 데이터가, 액정 표시 패널(16)의 외부에 설치된 드라이버 IC(19)로부터 셀렉터 회로(14)를 통해서 적절하게 공급된다.
[화소 회로]
도 2는 i행 i열째의 화소 회로의 구성의 일례를 도시하는 회로도이다. 그 화소 회로는, 액정 셀(21), 유지 용량(22), 화소 선택용 스위치(43), 데이터 기입용 스위치(24), 메모리 회로(25), 데이터 판독용 버퍼(26) 및 데이터 판독용 스위치(27)를 갖는다.
액정 셀(21) 및 유지 용량(22)은 각각의 일단이 공통 접속되어 액정 셀부를 구성하고 있다. 액정 셀(21)의 타단에는 공통 전압 VCOM이 인가되며, 유지 용량(22)의 타단에는 1H 또는 1F 마다 극성이 반전하는 전위 Cs가 인가된다. 화소 선택용 스위치(43)는, 일단이 신호선(18-i)에, 타단이 액정 셀(21) 및 유지 용량(22)의 각 일단에 각각 접속되며, 주사선(17-i)를 통하여 공급되는 주사 신호 GATE에 의해 구동됨으로써 액정 셀부에 아날로그 화상 신호의 기입을 행한다.
데이터 기입용 스위치(24)는, 일단이 신호선(18-i)에, 타단이 메모리 회로(25)의 입력단에 각각 접속되어 있고, 데이터 기입 제어선(28-i)을 통하여 공급되는 기입 제어 신호 dwGATE에 의해 구동됨으로써, 메모리 회로(25)에 디지털 화상 데이터의 기입을 행한다. 메모리 회로(25)에 기입된 디지털 화상 데이터는 판독용 버퍼(26)를 통해서 판독된다. 디지털 화상 데이터는 이하에서 메모리 데이터라고 약칭하는 경우도 있다.
데이터 판독용 스위치(27)는, 일단이 판독용 버퍼(26)의 출력단에, 타단이 액정 셀(21) 및 유지 용량(22)의 각 일단에 각각 접속되어 있고, 데이터 판독 제어선(29-i)을 통하여 공급되는 데이터 판독 제어 신호 drGATE에 의해 구동됨으로써, 판독용 버퍼(26)를 통해서 메모리 회로(25)로부터 판독된 디지털 화상 데이터의 액정 셀부에의 기입을 행한다. 메모리 회로(25)에는 전원 제어선(30-i)을 통하여 전원 전압 VCCMEM이 공급된다.
화소 회로로서는, 반드시 메모리 회로를 갖는 구성으로 한정되는 것은 아니며, 액정 셀(21), 유지 용량(22) 및 화소 트랜지스터(TFT)로 이루어지는 기본적인 구성의 화소 회로이어도 되는 것은 물론이다.
[수직 구동계]
화소부(11)의 각 화소(화소 회로)를 행 단위로 선택 구동하는 수직 구동계는, 도 1로부터 분명한 바와 같이, 제1 수직 구동 회로(12)와 제2 수직 구동 회로(13)로 나누어져 있다. 이들 수직 구동 회로(12, 13)는, 도 2에 도시하는 화소 회로가 갖는 4개의 배선, 즉 주사선(17-i), 데이터 기입 제어선(28-i), 데이터 판독 제어선(29-i) 및 전원 제어선(30-i)의 구동을 2개씩 담당하고 있다. 구체적으로는, 제1 수직 구동 회로(12)가 주사선(17-i) 및 데이터 판독 제어선(29-i)의 구동을 담당하고, 제2 수직 구동 회로(13)가 데이터 기입 제어선(28-i) 및 전원 제어선(30-i)의 구동을 담당하고 있다.
[셀렉터 회로(14)]
여기서, 본 실시 형태에 따른 액정 표시 장치에 있어서는, 액정 표시 패널(16)의 신호선(18-1∼18-m)의 구동에 셀렉터 구동 방식(시분할 구동 방식)을 이용하고 있다. 이 셀렉터 구동 방식은, 신호선(18-1,∼18-m)을 드라이버 IC(19)의 1개의 출력에 대하여 복수개를 단위(세트)로서 할당하고, 이 복수개의 신호선을 시분할로써 선택하여 그 선택한 신호선에 드라이버 IC(19)의 출력 신호를 시분할로써 분류하여 공급하는 구동 방식이다.
구체적으로는, 드라이버 IC(19)의 1개의 출력과 신호선(18-1∼18-m)을 1대N(N은 2 이상의 정수)의 대응 관계로 설정하여, 드라이버IC(19)의 1개의 출력 신호에 대하여 할당된 N개의 신호선을 N 시분할로써 선택하여 구동하는 것이다. 이 셀렉터 구동 방식을 채용함으로써, 드라이버IC(19)의 출력수 및 그 드라이버 IC(19)와 액정 표시 패널(16) 사이의 배선의 개수를 신호선(18-1∼18-m)의 개수 m의 1/N로 삭감 가능하게 되는 이점이 있다.
이 셀렉터 방식을 채용하기 위해서, 화소부(11)에서 신호선(18-1∼18-m)을 상호 인접하는 복수개씩을 세트로 하고 있다. 일례로서, 화소 회로가 수평 방향에, 예를 들면 B(청), G(녹), R(적)이 반복 배열되어 있는 컬러 대응의 액정 표시 패널(16)인 경우는, 신호선(18-1∼18-m)에 대하여 상호 인접하는 3개씩(BGR)이 세트가 된다. 즉, 본예의 경우에는 3 시분할 구동이 된다.
한편, 셀렉터 회로(14)에는, 액정 표시 패널(16)의 외부에 설치된 드라이버 IC(19)로부터, m개의 신호선(18-1∼18-m)에 대하여 m/3 채널분의 컬러 화상 신호가 공급된다. 즉, 드라이버IC(19)는, 각 채널로부터 대응하는 각 세트의 3개의 신호선에 제공하는 BGR의 각 신호를 시계열로 출력한다. 이것에 대하여, 셀렉터 회로(14)는, 드라이버 IC(19)로부터 각 채널별로 출력되는 시계열 신호를 시분할로써 샘플링하여 각 세트의 3개의 신호선에 순차 공급한다.
도 3은 3 시분할 구동의 셀렉터 회로(14)의 개념도이다. 도 3에 도시한 바와 같이, 셀렉터 회로(14)는, 드라이버 IC(19)의 1개의 출력선과 각 세트의 3개의 신호선 사이에 접속되어, 이들 3개의 신호선에 공급되는 신호를 시분할로써 샘플링하는 3개의 아날로그 스위치 SW1, SW2, SW3로 이루어지는 셀렉터(SEL)(14-1∼14-k)(k= m/3)를 드라이버 IC(19)의 각 출력선에 대응한 구성으로 되어 있다.
여기서, 드라이버 IC(19)로부터 1개의 출력선에 대하여 BGR의 3 화소분의 화상 신호가 시계열로 출력되면, 이 1 계통의 BGR 시계열의 화상 신호가 3개의 아날로그 스위치 SW1, SW2, SW3에 의한 시분할 구동에 의해 3개의 신호선에 순차 분류 공급된다. 3개의 아날로그 스위치 SW1, SW2, SW3는, 셀렉터 펄스 SELB, SELG, SELR에 따라 순서대로 ON/OFF 구동된다.
상기 구성의 액정 표시 장치에서, 제1 및 제2 수직 구동 회로(12, 13)나 셀렉터 회로(14)를 포함하는 구동 회로를 컨트롤하기 위한 각종 타이밍 펄스가, 액정 표시 패널(16)의 외부에 설치된 제어 IC(도시하지 않음)로부터, 예를 들면 TTL 레벨의 저전압 진폭(예를 들면, 0∼3V)으로 입력된다. 그리고, 이 저전압 진폭의 각종 타이밍 펄스는, 액정의 구동에 필요한 고전압 진폭(예를 들면, 0∼7V)의 타이밍 펄스로 레벨 변환 회로(15)에서 레벨 변환된다. 본 발명에서는, 이 레벨 변환 회로(15)의 구체적인 구성을 특징으로 한다.
[레벨 변환 회로(15)]
도 4는 레벨 변환 회로(15)의 구체적인 구성의 일례를 도시하는 블록도이다. 이 레벨 변환 회로(15)에는, 일례로서, 인에이블 펄스 enb, 반전 인에이블 펄스 xenb, 타이밍 제어 펄스 reg, 셀렉터 제어 펄스 cnt, 수직 클럭 펄스 vck, 파셜 제어 펄스 prt, 수직 동기 펄스 vd, 기입 인에이블 펄스 ve, DCDC 제어 펄스 ddc, 비트 펄스 bit, 리세트 펄스 rst, 메모리 제어 펄스 fld 등, 및 이들의 반전 펄스가 입력된다.
본 예에 따른 레벨 변환 회로(15)는, 제1 레벨 시프트 회로(31), 제2 레벨 시프트 회로(32), 타이밍 컨트롤 회로(33), 제3 레벨 시프트 회로(34) 및 제4 레벨 시프트 회로(35)로 구성되어 있다. 레벨 시프트 회로(31, 32, 34, 35)는, 상기 각종 타이밍 펄스를 외부 회로 전원의 전압 진폭인, 예를 들면 0∼3V의 저전압 진폭으로부터 내부 회로 전원의 전압 진폭인, 예를 들면 0∼7V의 고전압 진폭(VDD 레벨)으로 레벨 변환한다. 이하, 각 회로부분의 구체적인 구성에 대하여 설명한다.
(제1 레벨 시프트 회로(31))
제1 레벨 시프트 회로(31)는, 내부 회로 전원이 ON 일때 상시 동작 상태가 되는 레벨 시프터(311)에 의해 구성된다. 레벨 시프터(311)는, 저전압 진폭의 인에이블 펄스 enb 및 그 반전 인에이블 펄스 xenb를 고전압 진폭의 인에이블 펄스 ENB 및 그 반전 인에이블 펄스 XENB로 레벨 시프트한다. 인에이블 펄스 ENB는, 도 5의 타이밍도로부터 명확한 바와 같이, 영상 신호의 수평 블랭킹 기간에 저레벨이 되는 타이밍 펄스로서, 타이밍 컨트롤 회로(33) 및 제1 수직 구동 회로(12)에 공급된다. 반전 인에이블 펄스 XENB는 제2 레벨 시프트 회로(32)에 공급된다.
(제2 레벨 시프트 회로(32))
제2 레벨 시프트 회로(32)는, 래치 회로를 기본으로 하는 주지의 회로 구성의 레벨 시프터(321)에 의해 구성된다. 레벨 시프터(321)는, 제1 레벨 시프트 회로(31)로부터 반전 인에이블 펄스 XENB가 공급되는 기간(인에이블 펄스 ENB의 저레벨인 기간)만 내부 회로 전원이 공급됨으로써 그 기간만 동작 상태가 되어, 저 전압 진폭의 타이밍 제어 펄스 reg 및 그 반전 제어 펄스 yreg를 고전압 진폭의 타이밍 제어 펄스 REG로 레벨 시프트한다. 이 타이밍 제어 펄스 REG는 타이밍 컨트롤 회로(33) 및 제3 레벨 시프트 회로(34)에 공급된다.
(타이밍 컨트롤 회로(33))
타이밍 컨트롤 회로(33)는, 인에이블 펄스 ENE 및 타이밍 제어 펄스 REG를 2 입력으로 하는 2개의 타이밍 제너레이터(331, 332)에 의해 구성된다. 도 5에 도시하는 타이밍도로부터 명확한 바와 같이, 타이밍 제너레이터(331)는 인에이블 펄스 ENB의 하강 타이밍으로부터, 타이밍 제어 펄스 REG의 상승 타이밍까지의 기간이 고레벨이 되는 제어 펄스 LT1을 발생하고, 타이밍 제너레이터(332)는 타이밍 제어 펄스 REG의 하강 타이밍으로부터 인에이블 펄스 ENB의 상승 타이밍까지의 기간이 고레벨이 되는 제어 펄스 LT2를 발생한다. 이들 제어 펄스 LT1, LT2는 제3 레벨 시프트 회로(34)에 공급된다.
(제3 레벨 시프트 회로(34))
제3 레벨 시프트 회로(34)는, 예를 들면 6개의 레벨 시프터(341∼346)에 의해 구성된다. 단, 그 개수는 6개에 한정되는 것은 아니고, 필요에 따라 임의의 개 수로 설정 가능하다. 레벨 시프터(341∼346)로서는, 예를 들면 샘플링 래치형의 레벨 시프터가 이용된다. 이하에, 이 샘플링 래치형 레벨 시프터의 구체적인 회로 구성에 대하여 설명한다.
도 6은 샘플링 래치형 레벨 시프터의 구체적인 회로 구성의 일례를 도시하는 회로도이다. 본 예에 따른 샘플링 래치형 레벨 시프터는, 도 6에 도시한 바와 같이, 제1 래치 회로부(41) 및 제2 래치 회로부(42)에 의해 구성된다.
제1 래치 회로부(41)는 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn11 및 PMOS 트랜지스터 Qp11로 이루어지는 CMOS 인버터(411)와, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn12 및 PMOS 트랜지스터 Qp12로 이루어지는 CMOS 인버터(412)가 상호 병렬로 접속되어 이루어지는 CMOS 래치 셀(413)을 구비한다.
이 CMOS 래치 셀(413)에서, NMOS 트랜지스터 Qn11, Qn12의 각 소스는 마이너스 전원 VSS에 접속되어 있다. PMOS 트랜지스터 Qp11, Qp12의 각 소스는 PMOS 트랜지스터 Qp13를 통하여 플러스 전원 VDD에 접속되어 있다. NMOS 트랜지스터 Qn11 및 PMOS 트랜지스터 Qp11의 게이트 공통 접속점에는, NMOS 트랜지스터 Qn12 및 PMOS 트랜지스터 Qp12의 드레인 공통 접속점이 접속되어 있음과 동시에, NMOS 트랜지스터 Qn13를 통하여 입력 펄스 in이 공급된다.
또, NMOS 트랜지스터 Qn12 및 PMOS 트랜지스터 Qp12의 게이트 공통 접속점에는, NMOS 트랜지스터 Qn11 및 PMOS 트랜지스터 Qp11의 드레인 공통 접속점이 접속되어 있음과 동시에, NMOS 트랜지스터 Qn14를 통하여 입력 펄스 in의 반전 입력 펄 스인 반전 입력 펄스 xin이 공급된다. 그리고, PMOS 트랜지스터 Qp13 및 NMOS 트랜지스터 Qn13, Qn14의 각 게이트에는, 앞에서 도시한 바와 같은 제어 펄스 LT1이 인가된다.
노드 ①에서 얻어지는 VDD 레벨의 래치 펄스는, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn15 및 PMOS 트랜지스터 Qp14로 이루어지는 CMOS 인버터(414)에서 반전되어 출력된다. 노드 ②에서 얻어지는 VDD 레벨의 래치 펄스는, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn16 및 PMOS 트랜지스터 Qp14로 이루어지는 CMOS 인버터(415)에서 반전되어 출력된다.
한편, 제2 래치 회로부(42)는, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn17 및 PMOS 트랜지스터 Qp16으로 이루어지는 CMOS 인버터(421)와, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn18 및 PMOS 트랜지스터Qp17로 이루어지는 CMOS 인버터(422)가, 플러스 전원 VDD와 마이너스 전원 VSS 사이에 상호 병렬로 접속되어 이루어지는 CMOS 래치 셀(423)을 기본 구성으로 한다.
이 CMOS 래치 셀(423)에서, NMOS 트랜지스터 Qn17 및 PMOS 트랜지스터 Qp16의 게이트 공통 접속점에는, NMOS 트랜지스터 Qn18 및 PMOS 트랜지스터 Qp17의 드레인 공통 접속점이 접속되어 있음과 동시에, CMOS 래치 셀(413)의 노드 ②의 반전 펄스가 NMOS 트랜지스터 Qn19를 통하여 공급된다.
NMOS 트랜지스터 Qn18 및 PMOS 트랜지스터 Qp17의 게이트 공통 접속점에는, NMOS 트랜지스터 Qn17 및 PMOS 트랜지스터 Qp16의 드레인 공통 접속점이 접속되어 있음과 동시에, CMOS 래치 셀(413)의 노드 ①의 반전 펄스가 NMOS 트랜지스터 Qn20를 통하여 공급된다. NMOS 트랜지스터 Qn19 및 NMOS 트랜지스터 Qn20의 각 게이트에는, 전술한 제어 펄스 LT2가 인가된다.
노드 ③의 래치 펄스는, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn21 및 PMOS 트랜지스터 Qp18로 이루어지는 CMOS 인버터(424)에서 반전되어 반전 출력 펄스 xout가 된다. 노드 ④의 래치 펄스는, 각각의 게이트 및 드레인이 각각 공통으로 접속된 NMOS 트랜지스터 Qn22 및 PMOS 트랜지스터 Qp19로 이루어지는 CMOS 인버터(425)에서 반전되어 출력 펄스 out가 된다.
다음으로, 상기 구성의 샘플링 래치형 레벨 시프터의 회로 동작에 대하여 도 5에 도시하는 타이밍도를 이용하여 설명한다.
인에이블 펄스 ENB의 고레벨 기간(수평 블랭킹 기간)에서, 타이밍 컨트롤 회로(33)의 타이밍 제너레이터(331)로부터 고레벨의 제어 펄스 LT1가 출력되면, 제1 래치 회로부(41)의 PMOS 트랜지스터 Qp13가 오프 상태가 되고, CMOS 래치 셀(413)에의 플러스 전원 VDD의 공급이 차단된다. 이 때, 고레벨의 제어 펄스 LT1의 인가에 의해 NMOS 트랜지스터 Qn13, Qn14가 온 상태가 되기 때문에, 입력 펄스 in, xin이 CMOS 래치 셀(413)에 입력된다.
그리고, 제어 펄스 LT1가 저레벨로 천이, 즉 제어 펄스 LT1이 소멸하면, PMOS 트랜지스터 Qp13가 온 상태가 되어, CMOS 래치 셀(413)로 플러스 전원 VDD의 공급이 개시됨과 동시에, NMOS 트랜지스터 Qn13, Qn14가 오프 상태로 됨으로써 입 력 펄스 in, xin이 CMOS 래치 셀(413)에 래치된다.
계속해서, 타이밍 컨트롤 회로(33)의 타이밍 제너레이터(332)로부터 고레벨의 제어 펄스 LT2가 출력되면, 제2 래치 회로부(42)의 NMOS 트랜지스터 Qn19, Qn20가 온 되기 때문에, CMOS 래치 셀(413)의 래치 데이터가 NMOS 트랜지스터 Qn19, Qn20를 통하여 제2 래치 회로부(42)에 공급되어 CMOS 래치 셀(423)에 래치된다. 이 래치 데이터가 출력 펄스 out, xout로서 출력된다.
이 샘플링 래치형 레벨 시프터를 레벨 시프터(341∼346)로서 이용하는 제3 레벨 시프트 회로(34)에서, 레벨 시프터(341)는, 저전압 진폭의 셀렉터 제어 펄스 cnt 및 그 반전 제어 펄스 xcnt를 고전압 진폭의 셀렉터 제어 펄스 CNT로 레벨 시프트한다. 이 셀렉터 제어 펄스 CNT는 셀렉터 회로(14)(도 1을 참조)에 공급되어, 그 셀렉터 회로(14)를 온 상태로 하기 위한 제어에 이용된다.
레벨 시프터(342)는 저전압 진폭의 수직 클럭 펄스 vck 및 그의 반전 클럭 펄스 xvck를 고전압 진폭의 수직 클럭 펄스 VCK 및 그의 반전 클럭 펄스 XVCK로 레벨 시프트한다. 이들 역상의 수직 클럭 펄스 VCK, XVCK는 제1 및 제2 수직 구동 회로(12, 13)에 공급되어 수직 주사의 기준 클럭으로서 이용된다.
레벨 시프터(343)는 저전압 진폭의 파셜 제어 펄스 prt 및 그의 반전 제어 펄스 xprt를 고전압 진폭의 파셜 제어 펄스 PRT로 레벨 시프트한다. 이 파셜 제어 펄스 PRT는 제1 및 제2 수직 구동 회로(12, 13)에 공급되어, 파셜 표시 모드에서의 라인(행) 단위로 영역 지정에 이용된다. 여기서, 파셜 표시 모드란, 화면의 일부를 통상 표시로 하고, 나머지 화면을 백 또는 흑 표시로 하는 부분 화면 표시 모드 이다.
레벨 시프터(344)는, 저전압 진폭의 수직 동기 펄스 vd 및 그의 반전 동기 펄스 xvd를 고전압 진폭의 수직 동기 펄스 VD로 레벨 시프트한다. 이 수직 동기 펄스 VD는 도 7의 타이밍도에 도시한 바와 같이, 1F 기간 중에 1H 기간 고레벨이 되는 펄스이며, 제1 및 제2 수직 구동 회로(12, 13)에 공급되어, 각각을 구성하는 시프트 레지스터의 기동을 명령하는 수직 스타트 펄스 VST로서 이용된다.
레벨 시프터(345)는 저전압 진폭의 기입 인에이블 펄스 we 및 그의 반전 인에이블 펄스 xwe를 고전압 진폭의 기입 인에이블 펄스 WE로 레벨 시프트한다. 이 기입 인에이블 펄스 WE는 제2 수직 구동 회로(13)에 공급되어, 화소부(11)의 각 화소 회로에 대한 신호의 기입 제어에 이용된다.
레벨 시프터(346)는 저전압 진폭의 DCDC 제어 펄스 ddc 및 그의 반전 제어 펄스 xddc를 고전압 진폭의 DCDC 제어 펄스 DDC로 레벨 시프트한다. 이 DCDC 제어 펄스 DDC는 DC-DC 컨버터(도시하지 않음)의 제어에 이용된다. 이 DC-DC 컨버터는 레벨 변환 회로(15)와 함께 화소부(11)와 동일 기판상에 탑재되어, 예를 들면 내부 회로 전원 VDD를 기초로 마이너스 전원 VSS 등의 직류 전압을 생성하기 위한 것이다.
여기서, 제3 레벨 시프트 회로(34)에서 레벨 시프트하는 타이밍 펄스, 즉 셀렉터 제어 펄스 CNT, 수직 클럭 펄스 VCK, 파셜 제어펄스 PRT, 수직 동기 펄스 VD, 기입 인에이블 펄스 WE 및 DCDC 제어 펄스 DDC는, 1H 기간에 1회 레벨 시프트가 필요한 타이밍 펄스이다.
(제4 레벨 시프트 회로(35))
제4 레벨 시프트 회로(35)는, 예를 들면 3개의 레벨 시프터(351, 352, 353)에 의해 구성된다. 단, 그 개수는 3개에 한정되는 것은 아니고, 필요에 따라 임의의 개수로 설정 가능하다. 3개의 레벨 시프터(351, 352, 353)로서는, 제2 레벨 시프트 회로(32)를 구성하는 레벨 시프터(321)와 마찬가지로, 래치 회로를 기본으로 하는 주지의 회로 구성의 레벨 시프터가 이용된다. 이들 레벨 시프터(351, 352, 353)는, 전술한 수직 동기 펄스 VD가 고레벨일 때 동작 상태가 되어 레벨 시프트 동작을 행한다.
레벨 시프터(351)는 저전압 진폭의 비트 펄스 bit 및 그의 반전 펄스 xbit를 고진폭 전압의 비트 펄스 BIT로 레벨 시프트한다. 이 비트 펄스 BIT는 화소 회로에서의 메모리 회로(25)(도 2를 참조)의 제어에 이용된다. 레벨 시프터(352)는 저전압 진폭의 리세트 펄스 rst 및 그의 반전 펄스 xrst를 고진폭 전압의 리세트 펄스 RST로 레벨 시프트한다. 이 리세트 펄스 RST는, 구동 회로 전체의 회로 리세트에 이용된다. 레벨 시프터(353)는, 저전압 진폭의 메모리 제어 펄스 fld 및 그의 반전 펄스 xfld를 고전압 진폭의 메모리 제어 펄스 FLD로 레벨 시프트한다. 이 메모리 제어 펄스 FLD는 메모리 회로(25)의 제어에 이용된다.
여기서, 제4 레벨 시프트 회로(35)에서 레벨 시프트하는 타이밍 펄스, 즉 비트 펄스 BIT, 리세트 펄스 RST 및 메모리 제어 펄스 FLD는 1F 기간에 1회 레벨 시프트가 필요한 타이밍 펄스이다.
제3 레벨 시프트 회로(34)에서 1H 기간에 1회 레벨 시프트하는 타이밍 펄스로서는, 셀렉터 제어 펄스 CNT, 수직 클럭 펄스 VCK, 파셜 제어 펄스 PRT, 수직 동기 펄스 VD, 기입 인에이블 펄스 WE 및 DCDC 제어 펄스 DDC에 한정되는 것은 아니다. 마찬가지로, 제4 레벨 시프트 회로(35)에서 1F 기간에 1회 레벨 시프트하는 타이밍 펄스 역시, 즉 비트 펄스 BJT, 리세트 펄스 RST 및 메모리 제어 펄스 FLD에 한정되는 것은 아니다.
(레벨 변환 회로(15)의 작용 효과)
이상의 설명으로부터 분명한 바와 같이, 상기 구성의 레벨 변환 회로(15)에서의 각 레벨 시프터의 제어는,
① 항상 전원 ON 상태가 되는 레벨 시프터(311)의 출력 펄스를 이용하여 다음 계층의 레벨 시프터(321)를 동작 상태로 하고,
② 레벨 시프터(311) 및 레벨 시프터(321)의 각 출력 펄스를 이용하여 제어 펄스 LT1, LT2를 생성하고,
③ 이들 제어 펄스 LT1, ST2를 이용하여 다음 계층의 레벨 시프터(341∼346)를 동작 상태로 하고,
④ 레벨 시프터(341∼346) 중 하나의 출력 펄스를 이용하여 다음 계층의 레벨 시프터(351, 352, 353)를 동작 상태로 한다,
이와 같이, 각 레벨 시프터를 필요한 기간만 동작 상태로 하는 제어를 순서대로 행하는 소위 계층형 제어로 되어 있다.
이 계층형 제어의 구성을 채용함으로써, 다음과 같은 작용 효과를 얻을 수 있다. 즉, 먼저, 항상 전원 ON 상태가 되는 레벨 시프터(311)를 설치하여, 이 레벨 시프터(311)에서의 레벨 시프트 후의 인에이블 펄스 ENB를 이용하여 그 저레벨의 기간(액티브 기간)만 다음의 레벨 시프터(321)를 동작 상태로 하고, 이 레벨 시프터(321)에서의 레벨 시프트 후의 기간에서는 그 레벨 시프터(321) 내의 래치 회로부에서 전위를 유지시킴으로써, 인에이블 펄스 ENB의 저레벨의 기간 이외에서는 레벨 시프터(321)의 직류 전류의 소비분을 컷트하는 것이 가능하기 때문에, 레벨 변환 회로(15)의 저소비 전력화가 가능하게 된다.
또한, 타이밍 컨트롤 회로(33)의 타이밍 제너레이터(331, 332)에서, 레벨 시프터(311) 및 레벨 시프터(321)의 출력 펄스, 즉 인에이블 펄스 ENB 및 타이밍 제어 펄스REG에 기초하여, 인에이블 펄스 ENB의 액티브 기간에서 서로 다른 타이밍에서 가 되는 제어 펄스 LT1, LT2를 생성하여, 이들 제어 펄스 LT1, LT2를 이용하여 샘플링 래치형 레벨 시프터로 이루어지는 레벨 시프터(341∼346)를 제어함으로써, 레벨 시프터(341∼346) 각각에서의 직류 소비 전류분을 저감할 수 있게 된다.
즉, 도 6에 도시한 샘플링 래치형 레벨 시프터(16)에서, 제어 펄스 LT1, LT2을 이용한 제어에 의해, 입력 펄스 in, xin의 취득이 행해지는 제어 펄스 LT1의 액티브 기간(고레벨 기간)에서는, CMCS 래치 셀(413)에는 전원 VDD가 공급되지 않고, CMOS 래치 셀(413)에는 천이 전류가 흐르지 않기 때문에, CMOS 래치 셀(413)에서의 직류 전류의 소비를 거의 0으로 할 수 있다. 그리고, 이 직류 소비 전류분은, 레벨 시프터(341∼346) 각각에서 차단되기 때문에, 본 예에서는 그것이 6개분의 저감이 되므로, 레벨 변환 회로(15) 전체적으로는 소비 전력을 대폭 저감할 수 있게 된다.
또한, 1F에 1회밖에 레벨 시프트할 필요가 없는 타이밍 펄스, 예를 들면 비트 펄스 BJT, 리세트 펄스 RST 및 메모리 제어 펄스 FLD에 대해서는, 1F 기간 중에 1H 기간만 고레벨이 되는 수직 동기 펄스 VD를 이용하여 레벨 시프터(351 ,352, 353)를 동작 상태로 하여 레벨 시프트를 행함으로써, 도 7의 타이밍도로부터 분명한 바와 같이, 이들 펄스의 상승, 하강 타이밍을 1H 기간 내의 자유로운 위치(시각)로 설정하는 것이 가능하게 된다.
본 발명에 따른 레벨 변환 회로는, 구동 회로 일체형 표시 장치에 있어서만 저소비 전력화의 효과를 발휘하는 것은 아니다. 따라서, 구동 회로 일체형 표시 장치에 탑재되는 레벨 변환 회로에의 적용에 한정되는 것이 아니며, 제1 전압 진폭의 각종 타이밍 펄스를 그것과 다른 제2 전압 진폭의 타이밍 펄스로 레벨 시프트하는 레벨 시프터를 복수개 갖는 레벨 변환 회로 전반에 적용 가능하다.
<제2 실시 형태>
도 8은 본 발명의 제2 실시 형태에 따른 표시 장치, 예를 들면 액정 표시 장치의 전체 구성을 개략적으로 도시하는 블록도이며, 도 1과 동등한 부분에는 동일 부호를 붙여 도시하고 있다.
도 8에 도시한 바와 같이, 본 실시 형태에 따른 액정 표시 장치는, 액정 셀을 포함하는 화소 회로가 행렬 형태로 배열되어 이루어지는 화소부(11)와, 이 화소부(11)의 각 화소 회로를 행 단위로 선택 구동하는 수직 구동 회로(12)와, 이 수직 구동 회로(12)에 의해 선택 구동된 행의 화소에 대하여 셀렉터 구동 방식에 의한 구동 제어하에서 선택적으로 화상 신호를 공급하는 셀렉터 회로(14)와, 이 셀렉터 회로(14)를 선택 구동하는 셀렉터 펄스의 레벨 변환(레벨 시프트)을 행하는 레벨 변환 회로(15)를 구비한다.
여기서, 본 실시 형태에 따른 액정 표시 장치는, 수직 구동 회로(12), 셀렉터 회로(14) 및 레벨 변환 회로(15)가 액정 표시 패널(16)상에 일체로 형성된 구동 회로 일체형의 구성으로 되어있다. 액정 표시 패널(16)은, 각 화소 회로의 스위칭 소자, 예를 들면 박막 트랜지스터(TFT)가 형성된 TFT 기판과, 컬러 필터나 대향 전극 등이 형성된 대향 기판이 중첩되고, 이들 2매의 투명 절연 기판(예를 들면, 유리 기판) 사이에 액정 재료가 봉입된 구조를 구비한다.
[화소 회로]
화소부(11)에는, n행 m열의 화소 배열에 대하여 n개의 주사선(17-1∼17-n) 및 m개의 신호선(18-1∼18-m)이 매트릭스 형상으로 배선되고, 그 교차 부분에 화소 회로가 배치되어 있다. 화소 회로는, 예를 들면 도 9에 도시하는 바와 같이, 화소 선택을 하는 스위칭 소자, 예를 들면 박막 트랜지스터(23)와, 이 박막 트랜지스터(23)의 드레인에 일단이 접속된 유지 용량(22)과, 박막 트랜지스터(23)의 드레인에 화소 전극이 접속된 액정 용량(액정 셀)(21)을 구비한다.
여기서, 액정 용량(21)은, 박막 트랜지스터(23)로 형성되는 화소 전극과 이것에 대향하여 형성되는 대향 전극 사이에 생기는 용량을 뜻한다. 박막 트랜지스터(23)는, 소스가 신호선(18-1∼18-m)에 접속되고 게이트가 주사선(17-1∼17-n)에 접속되어 있다. 유지 용량(22)의 타단에는 일정 전위 Cs가 인가된다. 액정 용량(21)의 대향 전극에는 공통 전압 VCOM이 인가된다.
여기서는, 화소 회로로서, 기본적인 회로 구성을 예로 채용하여 나타내지만, 이에 한정되는 것은 아니고, 예를 들면, 제1 실시 형태에 따른 액정 표시 장치와 마찬가지로, 화소 회로마다 메모리 회로를 갖고, 아날로그 화상 신호에 따른 통상의 표시와 메모리 회로가 보유한 디지털 화상 데이터에 의한 정지 화상 표시의 혼합 표시에 대응 가능한 구성이어도 된다.
[수직 구동계]
수직 구동 회로(12)는 예를 들면 시프트 레지스터 등에 의해 구성되고, 화소부(11)의 주사선(17-1∼17-n)에 대하여 순서대로 주사 펄스를 공급하여 각 화소 회로를 행 단위로 순서대로 선택함으로써 수직 주사를 행한다. 본 예에서는, 화소부(11)의 한쪽에만 수직 구동 회로(12)를 배치하는 구성으로 하였지만, 제1 실시 형태에 따른 액정 표시 장치와 마찬가지로, 화소부(11)의 좌우 양쪽에 배치하는 구성을 채용하는 것도 가능하다. 이 좌우 양측 배치의 구성을 채용함으로써, 주사선(17-1∼17-n)에 의해 각 화소 회로에 행 단위로 전송되는 주사펄스의 지연을 방지할 수 있는 효과가 있다.
[셀렉터 회로(14)]
여기서, 본 실시 형태에 따른 액정 표시 장치에서는, 액정 표시 패널(16)의 신호선(18-1∼18-m)의 구동에 셀렉터 구동 방식(시분할 구동 방식)을 이용하고 있다. 그 때문에, 화소부(11)에서, 신호선(18-1∼18-m)을, 상호 인접하는 복수개씩 세트로 하고 있다. 일례로서, 화소 회로가 수평 방향으로, 예를 들면 B(청) G(녹) R(적)이 반복 배열되어 있는 컬러 대응의 액정 표시 패널(16)인 경우는, 신호선(18-1∼18-m)에 대하여 상호 인접하는 3개씩(BGR)이 세트가 된다. 즉, 본 예의 경우에는 3 시분할 구동이 된다.
한편, 셀렉터 회로(14)에는, 액정 표시 패널(16)의 외부에 설치된 드라이버 IC(19)로부터, m개의 신호선(18-1∼18-m)에 대하여 m/3 채널분의 컬러 화상 신호가 공급된다. 즉, 드라이버 IC(19)는, 각 채널로부터 대응하는 각 세트의 3개의 신호선에 공급하는 BGR의 각 신호를 시계열로 출력한다. 이에 비하여, 셀렉터 회로(14)는, 드라이버 IC(19)로부터 각 채널별로 출력되는 시계열의 신호를 시분할로 샘플링하여 각 세트의 3개의 신호선에 순차 공급한다.
도 10은 3 시분할 구동의 셀렉터 회로(14)의 개념도이다. 도 10으로부터 분명한 바와 같이, 셀렉터 회로(14)는, 드라이버 IC(19)의 1개의 출력선과 각 세트의 3개의 신호선 사이에 접속되어, 이들 3개의 신호선에 공급되는 신호를 시분할로써 샘플링하는 3개의 아날로그 스위치 SW1, SW2, SW3로 이루어지는 셀렉터(14-1∼14-k)(k= m/3)를 드라이버 IC(19)의 각 출력선에 대응하여 갖는 구성으로 되어있다.
여기서, 드라이버 IC(19)로부터 1개의 출력선에 대하여 BGR의 3 화소분의 신호가 시계열로 출력되면, 이 BGR의 시계열 신호가 3개의 아날로그 스위치 SW1, SW2, SW3에 의한 시분할 구동에 의해 3개의 신호선에 순차 분류 공급된다. 3개의 아날로그 스위치 SW1, SW2, SW3는 셀렉터 펄스 SELB, SELG, SELR에 의해 순서대로 ON/OFF 구동된다. 이들 셀렉터 펄스 SELB, SELG, SELR은 액정 표시 패널(16)의 외부(이하, 패널 외부라 약칭함)로부터 입력되는 셀렉터 펄스 selB, sclG, selR가 레벨 변환 회로(15)에서 외부 회로 전원 전압(예를 들면, 3V)으로부터 액정의 구동에 필요한 고전압인 내부 회로 전원 전압(예를 들면, 7V)로 레벨 변환된 펄스이다.
[레벨 변환 회로(15)]
본 실시 형태에서는, 레벨 변환 회로(15)의 구체적인 구성에 특징을 갖는다. 이하에, 레벨 변환 회로(15)의 구성 및 작용에 대하여 설명한다. 도 11은 레벨 변환 회로(15)의 구체적인 구성의 일례를 도시하는 블록도이다.
본 구성예에 따른 레벨 변환 회로(15)는, 4개의 레벨 시프터(L/S)(51∼54), 3개의 타이밍 컨트롤러(55∼57) 및 3개의 전원 스위치(58∼60)를 갖는 구성으로 되어있다. 레벨 시프터(51∼54)로서는, 예를 들면, 내부 회로 전원 전압 VDD(이하, 단순히 전원 전압 VDD라고 표기함)를 동작 전원 전압으로 하고, 외부 회로 전원 전압으로 입력되는 펄스를 래치하여, 전원 전압 VDD 레벨의 펄스로 레벨 시프트(레벨 변환)하여 출력하는 주지의 래치 회로를 기본으로 하는 회로 구성이 이용된다.
레벨 시프터(51)는, 항상 액티브(ON) 상태에 있어, 패널 외부로부터 입력되는 외부 회로 전원 전압의 인에이블 펄스 enb를 전원 전압 VDD의 인에이블 펄스 ENB로 레벨 시프트한다. 레벨 시프터(52)는 타이밍 컨트롤러(55)와 함께 셀렉터 펄스 selB에 대응하는 회로 부분을 구성하고, 레벨 시프터(53)는 타이밍 컨트롤러(56)와 함께 셀렉터 펄스 selG에 대응하는 회로 부분을 구성하고, 레벨 시프터(54)는 타이밍 컨트롤러(57)와 함께 셀렉터 펄스 selR에 대응하는 회로 부분을 구성한다.
타이밍 컨트롤러(55)는, 레벨 시프터(51)에서 레벨 시프트된 인에이블 펄스 ENB와 레벨 시프터(53)에서 레벨 시프트된 셀렉터 펄스 SELG를 2 입력으로 하여, 이들 2개의 펄스 ENB, SELG에 기초하여 전원 스위치(58)의 ON(폐)/OFF(개) 제어를 행한다. 전원 스위치(58)는, 타이밍 컨트롤러(55)에 의한 ON/OFF 제어하에서, 레벨 시프터(52)에 대하여 전원 전압 VDD의 공급/차단의 제어를 행한다.
레벨 시프터(52)는, 전원 스위치(58)를 통해서 내부 회로 전원 전압 VDD가 공급됨으로써 액티브 상태가 되어, 패널 외부로부터 입력되는 외부 회로 전원 전압의 셀렉터 펄스 selB를, 전원 전압 VDD의 셀렉터 펄스 SELB로 레벨 시프트한다. 레벨 시프트 후의 셀렉터 펄스 SELB는 전술한 셀렉터(14-1∼14-k)의 아날로그 스위치 SW1에 공급된다. 레벨 시프터(52)는 전원 스위치(58)에 의해 전원 전압 VDD의 공급이 차단됨으로써 비액티브 상태가 된다.
타이밍 컨트롤러(56)는, 레벨 시프터(52)에서 레벨 시프트된 셀렉터 펄스 SELB와 레벨 시프터(54)에서 레벨 시프트된 셀렉터 펄스 SELR를 2 입력으로 하여, 이들 2개의 펄스 SELB, SELR에 기초하여 전원 스위치(59)의 ON/OFF 제어를 행한다. 전원 스위치(59)는 타이밍 컨트롤러(56)에 의한 ON/OFF 제어하에서, 레벨 시프터(53)에 대하여 전원 전압 VDD의 공급/차단 제어를 행한다.
레벨 시프터(53)는, 전원 스위치(59)를 통해서 전원 전압 VDD가 공급됨으로써 액티브 상태가 되어, 패널 외부로부터 입력되는 외부 회로 전원 전압의 셀렉터 펄스 sclG를 내부 회로 전원 전압 VDD의 셀렉터 펄스 SELG로 레벨 시프트한다. 레벨 시프트 후의 셀렉터 펄스 SELG는, 전술한 셀렉터(14-1∼14-k)의 아날로그 스위치 SW2에 공급된다. 레벨 시프터(53)는 전원 스위치(59)에 의해 전원 전압 VDD의 공급이 차단됨으로써 비액티브 상태가 된다.
타이밍 컨트롤러(57)는, 레벨 시프터(53)에서 레벨 시프트된 셀렉터 펄스 SELG와 레벨 시프터(51)에서 레벨 시프트된 인에이블 펄스 ENB를 2 입력으로 하여, 이들 2개의 펄스 SELG, ENB에 기초하여 전원 스위치(60)의 ON/OFF 제어를 행한다. 전원 스위치(60)는 타이밍 컨트롤러(57)에 의한 ON/OFF 제어하에서, 레벨 시프터(54)에 대하여 전원 전압 VDD의 공급/차단 제어를 행한다.
레벨 시프터(54)는, 전원 스위치(60)를 통하여 전원 전압 VDD가 공급됨으로써 액티브 상태가 되어, 패널 외부로부터 입력되는 외부 회로 전원 전압의 셀렉터 펄스 selR를 전원 전압 VDD의 셀렉터 펄스 SELR로 레벨 시프트한다. 레벨 시프트 후의 셀렉터 펄스 SELR은 전술한 셀렉터(14-1∼14-k)의 아날로그 스위치 SW3에 공급된다. 레벨 시프터(54)는 전원 스위치(60)에 의해 전원 전압 VDD의 공급이 차단됨으로써 비액티브 상태가 된다.
또, 타이밍 컨트롤러(55, 56, 57)에는, 외부로부터 컨트롤 펄스 CNT가 공통으로 공급된다. 이 컨트롤 펄스 CNT는 레벨 시프터(52, 53, 54)를 일괄해서 액티브 상태/비액티브 상태로 제어하기 위한 신호이다. 컨트롤 펄스 CNT가 저(L)레벨이 되면, 레벨 시프터(52, 53, 54)가 비액티브 상태가 되어 그 출력을 유지한다(도 13, 도 14의 타이밍도 참조).
다음으로, 상기 구성의 레벨 변환 회로(15)의 회로 동작에 대하여 도 12의 타이밍도를 이용하여 설명한다.
먼저, 1H 기간(H는 수평 주사 기간)내에서, 신호선(18-1∼18-m)에의 신호의 기입을 허용하는 인에이블 펄스 enb가 패널 외부로부터 레벨 시프터(51)에 입력되면, 레벨 시프터(51)는 외부 회로 전원 전압의 인에이블 펄스 enb를 전원 전압 VDD의 인에이블 펄스 ENB로 레벨 시프트한다. 이 레벨 시프트된 인에이블 펄스 ENB는 타이밍 컨트롤러(55, 57)에 입력된다.
인에이블 펄스 ENB가 타이밍 컨트롤러(55)에 입력되면, 하강 타이밍 t1에서 타이밍 컨트롤러(55)는 전원 스위치(39)를 ON 상태로 한다. 이에 의해, 전원 스위치(59)를 통해 레벨 시프터(52)에 전원 전압 VDD가 공급되어, 레벨 시프터(52)가 액티브 상태가 된다. 그리고, 그 액티브 기간에서, 셀렉터 펄스 selB가 입력되면, 이 셀렉터 펄스 selB는 레벨 시프터(52)에서 전원 전압 VDD의 셀렉터 펄스 SELB로 레벨 시프트되어 타이밍 컨트롤러(56)에 입력된다.
셀렉터 펄스 SELB가 타이밍 컨트롤러(56)에 입력되면, 하강 타이밍 t2에서 타이밍 컨트롤러(56)는 전원 스위치(60)를 ON 상태로 한다. 이에 의해, 전원 스위치(60)를 통해서 레벨 시프터(53)에 전원 전압 VDD가 공급되어, 레벨 시프터(53)가 액티브 상태가 된다. 그리고, 그 액티브 기간에서, 셀렉터 펄스 selG가 입력되면, 그 셀렉터 펄스 selG는 레벨 시프터53에서 전원 전압 VDD의 셀렉터 펄스 SELG로 레벨 시프트되어 타이밍 컨트롤러(55, 57)로 입력된다.
셀렉터 펄스 SELG가 타이밍 컨트롤러(55)에 입력되면, 상승 타이밍 t3에서 타이밍 컨트롤러(55)는 전원 스위치(59)를 OFF 상태로 한다. 이에 의해, 레벨 시프터(52)에의 전원 전압 VDD의 공급이 차단되어, 레벨 시프터(52)가 비액티브 상태가 된다. 즉, 레벨 시프터(52)는, 셀렉터 펄스 selB를 레벨 시프트하는 기간만 액티브 상태가 되고, 그 이외는 비액티브 상태가 된다.
셀렉터 펄스 SELG가 타이밍 컨트롤러(57)에 입력되면, 하강 타이밍 t4에서 타이밍 컨트롤러(57)는 전원 스위치(61)를 ON 상태로 한다. 이에 의해, 전원 스위치(61)를 통해서 레벨 시프터(54)에 전원 전압 VDD가 공급되어, 레벨 시프터(54)가 액티브 상태가 된다. 그리고, 그 액티브 기간에서 셀렉터 펄스 selR가 입력되면, 이 셀렉터 펄스 selR는 레벨 시프터(54)에서 전원 전압 VDD의 셀렉터 펄스 SELR로 레벨 시프트되어 타이밍 컨트롤러(56)에 입력된다.
셀렉터 펄스 SELR가 타이밍 컨트롤러(56)에 입력되면, 상승 타이밍 t5에서 타이밍 컨트롤러(56)는 전원 스위치(60)를 OFF 상태로 한다. 이에 의해, 레벨 시프터(53)에의 전원 전압 VDD의 공급이 차단되어, 레벨 시프터(53)가 비액티브 상태가 된다. 즉, 레벨 시프터(53)는, 셀렉터 펄스 selG를 레벨 시프트하는 기간만 액티브 상태로 되고, 그 이외는 비액티브 상태가 된다.
인에이블 펄스 enb가 저레벨로 천이하고 인에이블 펄스 ENB가 고레벨로 천이하면, 레벨 시프터(57)는 상승 타이밍 t6에서 전원 스위치(61)를 OFF 상태로 한다. 이에 의해, 레벨 시프터(54)에의 전원 전압 VDD의 공급이 차단되어, 레벨 시프터(54)가 비액티브 상태가 된다. 즉, 레벨 시프터(54)는, 셀렉터 펄스 selR를 레벨 시프트하는 기간만 액티브 상태로 되고, 그 이외는 비액티브 상태가 된다.
상술한 동작 설명으로부터 분명한 바와 같이, 레벨 시프터(52, 53, 54)는 셀렉터 펄스 selB, selG, selR를 레벨 시프트하는 기간만 액티브 상태가 되고, 그 이외는 비액티브 상태가 된다. 이는, 레벨 시프터(52, 53, 54)를 포함하는 레벨 변환 회로(15)가, 셀렉터 회로(14)의 아날로그 스위치 SW1, SW2, SW3가 ON 일때(선택시)만 액티브 상태가 되고, OFF 일때(비선택시)는 비액티브 상태가 되는 것을 의미한다.
여기서, 시분할 구동을 행하는 셀렉터 회로(14)에서, 아날로그 스위치 SW1, SW2, SW3는 항상 ON 상태에 있는 것이 아니고, 각각 순서대로 ON/OFF 동작을 반복하며, 더구나 이들이 상호 연속하여 ON/OFF 동작을 행할 필요는 없고, 서로 간격을 두면서도, 1H 기간 내에서 순서대로 ON/OFF 동작을 완료할 수 있으면 된다.
이것을 감안하여, 본 실시 형태에 있어서는, 셀렉터 회로(14)의 비선택시에는, 레벨 변환 회로(15)에서의 레벨 시프터(52, 53, 54)에의 전원 전압 VDD의 공급을 정지하여, 비액티브 상태로 하는 구성을 채용하도록 하고 있다. 이 구성을 채용함으로써, 레벨 변환 회로(15)에서, 셀렉터 펄스 selB, seIG, selR를 레벨 시프트할 필요가 없는 기간에서는, 레벨 시프터(52, 53, 54)에서 직류 전류가 소비되지 않기 때문, 그 만큼 레벨 변환 회로(15), 나아가서는 구동 회로 전체의 소비 전력을 저감할 수 있다.
상기 구성의 레벨 변환 회로(15)에서는, 신호선(18-1∼18-m)에의 신호의 기입을 허용하는 인에이블 펄스 enb를 레벨 시프트하는 레벨 시프터(51)에 대해서는 상시 액티브 상태로 되어 있고, 따라서 레벨 시프터(51)로부터는 레벨 시프트 후의 인에이블 펄스 ENB가 항상 출력되고 있기 때문에, 화면의 일부를 통상 표시로 하고, 나머지 화면을 백 또는 흑 표시로 하는 파셜 표시 모드(부분 화면 표시 모드)와의 병용도 가능하다.
즉, 파셜 표시 모드에서, 나머지 화면을 백 또는 흑 표시로 할 때는, 셀렉터 회로(14)의 셀렉터(14-1∼14-k)를 상시 동작 상태로 할 필요가 있지만, 그 표시 영역에서는 전술한 회로 동작의 시퀀스를 취하고, 비표시 영역에서는 도 13의 타이밍도에 도시한 바와 같이 비표시 영역의 첫단부터 셀렉터 펄스 selB, selG, selR에 대하여 레벨 시프트 후의 출력을 래치함으로써, 아날로그 스위치 SW1, SW2, SW3가 항상 ON 상태가 된다. 이에 따라, 비표시 기간에서는 항상 백 혹은 흑 신호를 기입할 수 있게 되어, 종래의 파셜 표시가 가능해진다.
화소마다 메모리를 갖는 경우에는, 메모리 표시부에서, 셀렉터 회로(14)의 셀렉터(14-1∼14-k)를 상시 선택 상태로 할 필요가 없기 때문에, 상시 비선택 상태로 할 수 있다. 이 경우, 그의 유효 표시 영역에서는 전술한 회로 동작의 시퀀스를 취하고, 메모리 표시부에서는 도 14의 타이밍도에 도시한 바와 같이 비표시 영역의 첫단부터 셀렉터 펄스 selB, selG, selR에 대하여 레벨 시프트 후의 출력(저레벨)을 래치함으로써, 아날로그 스위치 SW1, SW2, SW3가 항상 OFF 상태로 된다. 이에 따라, 메모리 표시 기간에서, 레벨 시프터(51∼54)의 직류 전력, 셀렉터(14-1∼14-k)에의 충방전 전력, 또한 신호선(18-1∼18-m)으로의 충방전 전력단을 컷트할 수 있다.
상술한 제1, 제2 실시 형태에서는, 화소의 표시 소자로서 액정 셀을 이용한 액정 표시 장치에 적용한 경우를 예로 채용하여 설명하였지만, 본 발명은 액정 표시 장치에의 적용에 한정되는 것은 아니며, 화소의 표시 소자로서 EL(liquid crystal display) 소자를 이용한 EL 표시 장치 등, 레벨 변환 회로를 탑재한 구동 회로 일체형 표시 장치 전반에 적용 가능하다.
<적용 예>
도 15는 본 발명에 따른 휴대 단말 장치, 예를 들면 휴대 전화기의 개략적인 구성을 도시하는 외관도이다.
본 예에 따른 휴대 전화기는, 장치 케이스(61)의 전면측에, 스피커부(62), 출력 표시부(63), 조작부(64) 및 마이크부(65)를 상부측부터 순서대로 배치한 구성으로 되어있다. 이러한 구성의 휴대 전화기에서, 출력 표시부(63)에는 예를 들면 액정 표시 장치가 이용되며, 이 액정 표시 장치로서 전술한 제1 또는 제2 실시 형태에 따른 액정 표시 장치가 이용된다.
이러한 종류의 휴대 전화기에서의 출력 표시부(63)에는, 스탠바이 모드 등에서의 표시 기능으로서, 화면의 세로 방향의 일부의 영역에만 표시를 행하는 파셜 표시 모드가 있다. 일례로서, 스탠바이 모드에서는, 도 16에 도시한 바와 같이, 화면의 일부 영역에 배터리 잔량, 수신 감도 혹은 시간 등의 정보가 항상 표시된 상태에 있다. 그리고, 나머지 표시 영역에는 예를 들면 백(혹은, 흑) 표시가 행해진다.
이와 같이, 예를 들면 파셜 표시 기능을 갖는 출력 표시부(63)를 탑재한 휴대 전화기에 있어서, 그 출력 표시부(63)로서 전술한 제1 실시 형태에 따른 액정 표시 장치를 이용하여, 복수개의 레벨 시프터로 이루어지는 레벨 변환 회로의 제어에, 전술한 계층형 제어를 이용하여 필요한 기간만 각 레벨 시프터를 동작 상태로 하도록 함으로써, 레벨 변환 회로에서의 직류 소비 전력분의 컷트에 의한 저소비 전력화가 가능하기 때문에, 주 전원인 배터리의 일회의 충전으로 사용 시간의 장시간화를 도모할 수 있는 이점이 있다.
또한, 출력 표시부(63)로서, 전술한 제2 실시 형태에 따른 액정 표시 장치를 이용하여, 셀렉터 비선택시에는 레벨 변환 회로(레벨 시프터)를 비액티브 상태로 함으로써, 직류 소비 전력분의 컷트에 의한 저소비 전력화가 가능하기 때문에, 배터리의 일회 충전으로 사용 시간의 장시간화를 도모할 수 있는 이점이 있다.
여기서는, 휴대 전화기에 적용한 경우를 예로 채용하여 설명하였지만, 이에 한정되는 것은 아니고, 무선 전화기의 별체나 PDA 등 휴대 단말 장치 전반에 적용 가능하다.
본 발명에 따르면, 복수개의 레벨 시프터로 이루어지는 레벨 변환 회로의 제어에 계층형 제어를 이용하여 필요한 기간만 각 레벨 시프터를 동작 상태로 함으로써, 상시 동작 상태에 있을 때에 비하여 레벨 변환 회로에서의 직류 전류의 소비를 저감할 수 있기 때문에, 그 만큼 장치 전체의 저소비 전력화가 가능하게 된다.
또한, 화소부의 신호선의 구동에 셀렉터 구동 방식을 이용함과 아울러, 외부로부터 입력되는 셀렉터 펄스를 레벨 변환하는 레벨 변환 회로를 갖는 표시 장치에 있어서, 셀렉터(선택 수단)의 비선택시에는 레벨 변환 회로를 비액티브 상태로 하도록 함으로써, 상시 액티브 상태에 있을 때에 비하여, 레벨 변환 회로의 직류 전류의 소비를 저감할 수 있어, 그 만큼 장치 전체의 저소비 전력화가 가능하게 된다.

Claims (28)

  1. 상시 동작 상태에 있고, 일정 기간 액티브로 되는 제1 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제1 회로와,
    상기 제1 회로에서의 레벨 변환 후의 상기 제1 타이밍 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제2 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제2 회로와,
    상기 제1, 제2 회로에서의 레벨 변환 후의 상기 제 1, 제2 타이밍 펄스에 기초하여 상기 제1 타이밍 펄스의 액티브 기간에서 액티브로 되는 제어 펄스를 발생하는 타이밍 컨트롤 회로와,
    상기 제어 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제3 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제3 회로
    를 구비한 것을 특징으로 하는 레벨 변환 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 제3 회로는 복수개의 상기 제3 타이밍 펄스에 대응하여 복수개의 회로부분으로 이루어지는 것을 특징으로 하는 레벨 변환 회로.
  4. 제1항에 있어서,
    상기 타이밍 컨트롤 회로는, 상기 제1 타이밍 펄스의 액티브 기간에서 서로 다른 타이밍에서 액티브로 되는 제1, 제2 제어 펄스를 발생하며,
    상기 제3 회로는, 상기 제1, 제2 제어 펄스 중 먼저 발생하는 제어 펄스의 액티브 기간에 비동작 상태로 되어 상기 제3 타이밍 펄스를 취득하고, 또한 비액티브로 될 때 동작 상태로 되어 래치하며, 그 래치 데이터를 후에 발생하는 제어 펄스에 동기하여 후단 부분에서 래치하는 샘플링 래치형 레벨 시프터인 것을 특징으로 하는 레벨 변환 회로.
  5. 제1항에 있어서,
    상기 제3 회로에서의 레벨 시프트 후의 상기 제3 타이밍 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제4 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제4 회로
    를 더 구비한 것을 특징으로 하는 레벨 변환 회로.
  6. 제5항에 있어서,
    상기 제4 회로는 복수개의 상기 제4 타이밍 펄스에 대응하여 복수개의 회로부분으로 이루어지는 것을 특징으로 하는 레벨 변환 회로.
  7. 화소가 기판상에 행렬 형태로 배열되어 이루어지는 화소부와, 상기 화소부와 동일한 기판상에 설치되고, 상기 화소부의 각 화소를 구동하는 구동 수단과, 기판 외부로부터 입력되는 제1 전압 진폭의 타이밍 펄스를 제2 전압 진폭으로 레벨 변환 하여 상기 구동 수단에 공급하는 레벨 변환 회로를 구비한 표시 장치로서,
    상기 레벨 변환 회로는,
    상시 동작 상태에 있고, 영상 신호의 수평 블랭킹 기간에서 액티브로 되는 제1 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제1 회로와,
    상기 제1 회로에서의 레벨 변환 후의 상기 제1 타이밍 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제2 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제2 회로와,
    상기 제1, 제2 회로에서의 레벨 변환 후의 상기 제1, 제2 타이밍 펄스에 기초하여 상기 제1 타이밍 펄스의 액티브 기간에서 액티브로 되는 제어 펄스를 발생하는 타이밍 컨트롤 회로와,
    상기 제어 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제3 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제3 회로
    를 갖는 것을 특징으로 하는 표시 장치.
  8. 삭제
  9. 제7항에 있어서,
    상기 제3 회로는 복수개의 상기 제3 타이밍 펄스에 대응하여 복수개의 회로부분으로 이루어지는 것을 특징으로 하는 표시 장치.
  10. 제7항에 있어서,
    상기 타이밍 컨트롤 회로는, 상기 제1 타이밍 펄스의 액티브 기간에서 서로 다른 타이밍에서 액티브로 되는 제1, 제2 제어 펄스를 발생하며,
    상기 제3 회로는, 상기 제1, 제2 제어 펄스 중 먼저 발생하는 제어 펄스의 액티브 기간에 비동작 상태로 되어 상기 제3 타이밍 펄스를 취득하고, 또한 비액티브가 될 때 동작 상태로 되어 래치하며, 그 래치 데이터를 후에 발생하는 제어 펄스에 동기하여 후단 부분에서 래치하는 샘플링 래치형 레벨 시프터인 것을 특징으로 하는 표시 장치.
  11. 제9항에 있어서,
    복수개의 상기 제3 타이밍 펄스 중의 하나는 1 필드 기간 중에 1 수평 주사 기간 액티브로 되는 펄스인 것을 특징으로 하는 표시 장치.
  12. 제11항에 있어서,
    상기 레벨 변환 회로는,
    상기 제3 회로에서의 레벨 시프트 후의 상기 제3 타이밍 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제4 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제4 회로
    를 더 갖는 것을 특징으로 하는 표시 장치.
  13. 제12항에 있어서,
    상기 제4 회로는 복수개의 상기 제4 타이밍 펄스에 대응하여 복수개의 회로 부분으로 이루어지는 것을 특징으로 하는 표시 장치.
  14. 제7항에 있어서,
    상기 화소의 표시 소자는 액정 셀인 것을 특징으로 하는 표시 장치.
  15. 화소가 기판상에 행렬 형태로 배열됨과 함께, 그 화소 배열의 열 단위로 신호선이 배선되어 이루어지는 화소부와,
    상기 화소부와 동일한 기판상에 설치되고, 세트로 이루어지는 복수개씩의 신호선을 시분할로써 선택하여 신호를 공급하는 선택 수단과,
    기판 외부로부터 입력되는 제1 전압 레벨의 셀렉트 펄스를 제2 전압 레벨로 변환하여 상기 선택 수단에 공급함과 함께, 상기 선택 수단의 비선택시에는 비액티브 상태로 되는 레벨 변환 수단
    을 구비한 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서,
    상기 레벨 변환 수단은, 상기 신호선에의 신호의 공급을 허용하는 인에이블 펄스에 응답하여 액티브 상태로 되어, 제1 시프트 펄스를 레벨 시프트하는 제1 레벨 시프터와, 상기 제1 레벨 시프터에서 레벨 시프트된 상기 제1 시프트 펄스의 소멸 타이밍에서 액티브 상태로 되어, 제2 시프트 펄스를 레벨 시프트하는 제2 레벨 시프터와, 상기 제2 레벨 시프터에서 레벨 시프트된 상기 제2 시프트 펄스의 소멸 타이밍에서 액티브 상태로 되어, 제3 시프트 펄스를 레벨 시프트하는 제3 레벨 시프터를 갖고,
    상기 제1 레벨 시프터는 상기 제2 시프트 펄스의 발생 타이밍에서 비액티브 상태로 되고, 상기 제2 레벨 시프터는 상기 제3 시프트 펄스의 발생 타이밍에서 비액티브 상태로 되고, 상기 제3 레벨 시프터는 상기 인에이블 펄스의 소멸 타이밍에서 비액티브 상태로 되는 것을 특징으로 하는 표시 장치.
  17. 제16항에 있어서,
    상기 레벨 변환 수단은, 상시 액티브 상태에 있어 기판 외부로부터 입력되는 상기 제1 전압 레벨의 상기 인에이블 펄스를 상기 제2 전압 레벨로 레벨 시프트하고, 그 레벨 시프트 후의 인에이블 펄스를 상기 제1 레벨 시프터에 공급하는 인에이블 펄스용 레벨 시프터를 갖는 것을 특징으로 하는 표시 장치.
  18. 화소가 기판상에 행렬 형태로 배열되어 이루어지는 화소부와, 상기 화소부와 동일한 기판상에 설치되고, 상기 화소부의 각 화소를 구동하는 구동 수단과, 기판 외부로부터 입력되는 제1 전압 진폭의 타이밍 펄스를 제2 전압 진폭으로 레벨 변환 하여 상기 구동 수단에 공급하는 레벨 변환 회로를 구비한 표시 장치를 출력 표시부로서 이용한 휴대 단말 장치로서,
    상기 레벨 변환 회로는,
    상시 동작 상태에 있어, 영상 신호의 수평 블랭킹 기간에 액티브로 되는 제1 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제1 회로와,
    상기 제1 회로에서의 레벨 변환 후의 상기 제1 타이밍 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제2 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제2 회로와,
    상기 제1, 제2 회로에서의 레벨 변환 후의 상기 제1, 제2 타이밍 펄스에 기초하여 상기 제1 타이밍 펄스의 액티브 기간에서 액티브로 되는 제어 펄스를 발생하는 타이밍 컨트롤 회로와,
    상기 제어 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제3 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제3 회로
    를 갖는 것을 특징으로 하는 휴대 단말 장치.
  19. 삭제
  20. 제18항에 있어서,
    상기 제3 회로는, 복수개의 상기 제3 타이밍 펄스에 대응하여 복수개의 회로부분으로 이루어지는 것을 특징으로 하는 휴대 단말 장치.
  21. 제18항에 있어서,
    상기 타이밍 컨트롤 회로는, 상기 제1 타이밍 펄스의 액티브 기간에서 서로 다른 타이밍에서 액티브로 되는 제1, 제2 제어 펄스를 발생하며,
    상기 제3 회로는, 상기 제1, 제2 제어 펄스 중 먼저 발생하는 제어 펄스의 액티브 기간에 비동작 상태로 되어 상기 제3 타이밍 펄스를 취득하고, 또한 비액티브로 될 때 동작 상태로 되어 래치하며, 그 래치 데이터를 후에 발생하는 제어 펄스에 동기하여 후단 부분에서 래치하는 샘플링 래치형 레벨 시프터인 것을 특징으로 하는 휴대 단말 장치.
  22. 제20항에 있어서,
    복수개의 상기 제3 타이밍 펄스 중의 하나는, 1 필드 기간 중에 1수평 주사 기간 액티브로 되는 펄스인 것을 특징으로 하는 휴대 단말 장치.
  23. 제22항에 있어서,
    상기 레벨 변환 회로는,
    상기 제3 회로에서의 레벨 시프트 후의 상기 제3 타이밍 펄스를 이용하여 그 액티브 기간에 동작 상태로 되어, 제4 타이밍 펄스를 제1 전압 진폭으로부터 제2 전압 진폭으로 레벨 변환하는 제4 회로
    를 더 갖는 것을 특징으로 하는 휴대 단말 장치.
  24. 제23항에 있어서,
    상기 제4 회로는, 복수개의 상기 제4 타이밍 펄스에 대응하여 복수개의 회로부분으로 이루어지는 것을 특징으로 하는 휴대 단말 장치.
  25. 제18항에 있어서,
    상기 표시 장치는, 상기 화소의 표시 소자로서 액정 셀을 이용한 액정 표시 장치인 것을 특징으로 하는 휴대 단말 장치.
  26. 출력 표시부를 구비하고, 이 출력 표시부로서 액정 표시 장치를 이용한 휴대 단말 장치로서,
    상기 액정 표시 장치는,
    화소가 기판상에 행렬 형태로 배열됨과 함께, 그 화소 배열의 열 단위로 신호선이 배선되어 이루어지는 화소부와,
    상기 화소부와 동일한 기판상에 설치되고, 세트로 되는 복수개씩의 신호선을 시분할로써 선택하여 신호를 공급하는 선택 수단과,
    기판 외부로부터 입력되는 제1 전압 레벨의 셀렉트 펄스를 제2 전압 레벨로 변환하여 상기 선택 수단에 공급함과 함께, 상기 선택 수단의 비선택시에는 비액티브 상태로 되는 레벨 변환 수단
    을 구비하는 것을 특징으로 하는 휴대 단말 장치.
  27. 제26항에 있어서,
    상기 레벨 변환 수단은, 상기 신호선에의 신호의 공급을 허용하는 인에이블 펄스에 응답하여 액티브 상태로 되어, 제1 시프트 펄스를 레벨 시프트하는 제1 레벨 시프터와, 상기 제1 레벨 시프터에서 레벨 시프트된 상기 제1 시프트 펄스의 소멸 타이밍에서 액티브 상태로 되어, 제2 시프트 펄스를 레벨 시프트하는 제2 레벨 시프터와, 상기 제2 레벨 시프터에서 레벨 시프트된 상기 제2 시프트 펄스의 소멸 타이밍에서 액티브 상태로 되어, 제3 시프트 펄스를 레벨 시프트하는 제3 레벨 시프터를 갖고,
    상기 제1 레벨 시프터는 상기 제2 시프트 펄스의 발생 타이밍에서 비액티브 상태로 되고, 상기 제2 레벨 시프터는 상기 제3 시프트 펄스의 발생 타이밍에서 비액티브 상태로 되고, 상기 제3 레벨 시프터는 상기 인에이블 펄스의 소멸 타이밍에서 비액티브 상태로 되는 것을 특징으로 하는 휴대 단말 장치.
  28. 제27항에 있어서,
    상기 레벨 변환 수단은, 상시 액티브 상태에 있어 기판 외부로부터 입력되는 상기 제1 전압 레벨의 상기 인에이블 펄스를 상기 제2 전압 레벨로 레벨 시프트하고, 그 레벨 시프트 후의 인에이블 펄스를 상기 제1 레벨 시프터에 공급하는 인에이블 펄스용 레벨 시프터를 갖는 것을 특징으로 하는 휴대 단말 장치.
KR1020037008121A 2001-10-19 2002-10-18 레벨 변환 회로, 표시 장치 및 휴대 단말 장치 KR100909133B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001322261 2001-10-19
JP2001322262 2001-10-19
JPJP-P-2001-00322261 2001-10-19
JPJP-P-2001-00322262 2001-10-19
PCT/JP2002/010854 WO2003036606A1 (fr) 2001-10-19 2002-10-18 Circuit de conversion de niveau, appareil d'affichage et appareil terminal cellulaire

Publications (2)

Publication Number Publication Date
KR20040045393A KR20040045393A (ko) 2004-06-01
KR100909133B1 true KR100909133B1 (ko) 2009-07-23

Family

ID=26623997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037008121A KR100909133B1 (ko) 2001-10-19 2002-10-18 레벨 변환 회로, 표시 장치 및 휴대 단말 장치

Country Status (8)

Country Link
US (2) US7116307B2 (ko)
EP (1) EP1437708A4 (ko)
JP (2) JP4016208B2 (ko)
KR (1) KR100909133B1 (ko)
CN (1) CN100533533C (ko)
SG (1) SG162606A1 (ko)
TW (1) TWI248056B (ko)
WO (1) WO2003036606A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547124B1 (ko) * 2003-06-23 2006-01-26 삼성전자주식회사 본체 단말기 및 그의 동작 방법
JP2005266043A (ja) * 2004-03-17 2005-09-29 Hitachi Displays Ltd 画像表示パネルおよびレベルシフト回路
CN100417021C (zh) * 2004-03-30 2008-09-03 友达光电股份有限公司 电压电平转换装置及连续脉冲发生器
JP4127232B2 (ja) * 2004-04-01 2008-07-30 セイコーエプソン株式会社 レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器
KR100570661B1 (ko) * 2004-04-29 2006-04-12 삼성에스디아이 주식회사 레벨 시프터 및 이를 이용한 평판 표시 장치
JP4285386B2 (ja) * 2004-10-04 2009-06-24 セイコーエプソン株式会社 ソースドライバ、電気光学装置及び電子機器
JP4499110B2 (ja) * 2004-10-14 2010-07-07 シャープ株式会社 レベルシフタ回路、駆動回路、および表示装置
JP4887799B2 (ja) * 2006-01-20 2012-02-29 ソニー株式会社 表示装置および携帯端末
KR100715933B1 (ko) * 2006-01-21 2007-05-08 주식회사 실리콘웍스 액정표시장치의 구동회로
KR101219043B1 (ko) 2006-01-26 2013-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
JP5027447B2 (ja) * 2006-05-31 2012-09-19 株式会社ジャパンディスプレイイースト 画像表示装置
KR100808014B1 (ko) * 2006-09-11 2008-02-28 (주)실리콘화일 3개의 트랜지스터를 구비하는 단위픽셀 및 이를 구비하는픽셀 어레이
KR101599453B1 (ko) 2009-08-10 2016-03-03 삼성전자주식회사 레벨 쉬프터를 포함하는 반도체 장치, 디스플레이 장치 및 그 동작 방법
EP2560153A4 (en) 2010-04-16 2014-05-07 Sharp Kk SCOREBOARD
CN102804256B (zh) * 2010-06-01 2015-02-25 夏普株式会社 显示装置
US8902205B2 (en) * 2011-06-01 2014-12-02 Pixtronix, Inc. Latching circuits for MEMS display devices
JP2015184633A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 表示装置及び表示装置の駆動方法
KR102363339B1 (ko) * 2014-11-26 2022-02-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102320311B1 (ko) * 2014-12-02 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102334265B1 (ko) * 2014-12-02 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102348666B1 (ko) * 2015-06-30 2022-01-07 엘지디스플레이 주식회사 표시장치와 이를 이용한 모바일 단말기
KR102456790B1 (ko) * 2015-10-30 2022-10-21 엘지디스플레이 주식회사 게이트 드라이버, 표시패널 및 표시장치
US10410571B2 (en) * 2016-08-03 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102681212B1 (ko) * 2017-02-08 2024-07-04 삼성전자주식회사 입력 감지를 위한 디스플레이 및 디스플레이를 포함하는 전자 장치
CN108538267B (zh) * 2018-04-20 2020-08-04 昆山龙腾光电股份有限公司 驱动电路和液晶显示装置
KR102608951B1 (ko) 2018-09-06 2023-12-04 삼성전자주식회사 디스플레이 장치 및 디스플레이 장치의 제어방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199430A (ko) * 1975-02-28 1976-09-02 Tokyo Shibaura Electric Co
JPH1130974A (ja) * 1997-07-11 1999-02-02 Toshiba Corp 液晶表示装置の駆動制御用半導体装置および液晶表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2272536B1 (ko) * 1974-05-20 1978-02-03 Tokyo Shibaura Electric Co
JPS5634233A (en) 1979-08-29 1981-04-06 Hitachi Ltd Complementary level converting circuit
US5028817A (en) * 1990-06-14 1991-07-02 Zoran Corporation Tristable output buffer with state transition control
JPH0690161A (ja) 1992-09-09 1994-03-29 Hitachi Ltd 入力回路、及び半導体集積回路
US5586235A (en) * 1992-09-25 1996-12-17 Kauffman; Ivan J. Interactive multimedia system and method
US5684750A (en) 1996-03-29 1997-11-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with a sense amplifier including two types of amplifiers
US5955893A (en) * 1996-12-16 1999-09-21 Macronix International Co., Ltd. Power saving buffer circuit buffer bias voltages
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
JPH11327518A (ja) * 1998-03-19 1999-11-26 Sony Corp 液晶表示装置
US6580411B1 (en) * 1998-04-28 2003-06-17 Sharp Kabushiki Kaisha Latch circuit, shift register circuit and image display device operated with a low consumption of power
JP2000227784A (ja) * 1998-07-29 2000-08-15 Seiko Epson Corp 電気光学装置の駆動回路および電気光学装置
JP2001134248A (ja) * 1998-11-04 2001-05-18 Matsushita Electric Ind Co Ltd 動作回路及びその動作回路を用いた液晶表示パネルの内蔵駆動回路
JP2002532762A (ja) * 1998-12-14 2002-10-02 コピン・コーポレーシヨン 携帯型マイクロデイスプレーシステム
JP3632840B2 (ja) * 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
JP4471444B2 (ja) * 2000-03-31 2010-06-02 三菱電機株式会社 液晶表示装置ならびにこれを備えた携帯電話機および携帯情報端末機器
CN1325100A (zh) * 2000-05-18 2001-12-05 刘德智 公交车辆无线数据传输广告显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5199430A (ko) * 1975-02-28 1976-09-02 Tokyo Shibaura Electric Co
JPH1130974A (ja) * 1997-07-11 1999-02-02 Toshiba Corp 液晶表示装置の駆動制御用半導体装置および液晶表示装置

Also Published As

Publication number Publication date
CN100533533C (zh) 2009-08-26
TWI248056B (en) 2006-01-21
JP2007328358A (ja) 2007-12-20
EP1437708A4 (en) 2010-01-06
US7116307B2 (en) 2006-10-03
US7911434B2 (en) 2011-03-22
EP1437708A1 (en) 2004-07-14
JPWO2003036606A1 (ja) 2005-02-17
WO2003036606A1 (fr) 2003-05-01
KR20040045393A (ko) 2004-06-01
JP4016208B2 (ja) 2007-12-05
US20070063958A1 (en) 2007-03-22
SG162606A1 (en) 2010-07-29
CN1478267A (zh) 2004-02-25
US20040041777A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
KR100909133B1 (ko) 레벨 변환 회로, 표시 장치 및 휴대 단말 장치
KR100946008B1 (ko) 표시 장치 및 그 구동 방법과 휴대 단말 장치
US6791539B2 (en) Display, method for driving the same, and portable terminal
US6670944B1 (en) Shift register circuit, driving circuit for an electrooptical device, electrooptical device, and electronic apparatus
CN100470630C (zh) 可移动液晶显示器及其驱动方法
KR100865542B1 (ko) 표시장치용 타이밍 발생회로 및 이것을 탑재한 표시장치
US20070063759A1 (en) Level shift circuit, display apparatus, and portable terminal
WO2009128283A1 (ja) 表示装置および携帯端末
WO2009128280A1 (ja) 表示装置および携帯端末
JP3603832B2 (ja) 液晶表示装置およびこれを用いた携帯端末装置
US20080117235A1 (en) Source driver, electro-optical device, and electronic instrument
JP2005084482A (ja) 表示ドライバ及び電気光学装置
US7969400B2 (en) Liquid crystal display device with decreased power consumption
KR101589752B1 (ko) 액정표시장치
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
JP2008225494A (ja) 表示ドライバ及び電気光学装置
JP4887799B2 (ja) 表示装置および携帯端末
KR20030095424A (ko) 액정패널, 그를 이용한 액정표시장치, 그리고 그액정표시장치의 구동 방법
JP4432309B2 (ja) サンプリングラッチ回路、表示装置および携帯端末
GB2447957A (en) DC-DC converter arrangement for a display driver and display

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160708

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 9