KR100908539B1 - 구동 회로 및 표시 장치 - Google Patents
구동 회로 및 표시 장치 Download PDFInfo
- Publication number
- KR100908539B1 KR100908539B1 KR1020077026973A KR20077026973A KR100908539B1 KR 100908539 B1 KR100908539 B1 KR 100908539B1 KR 1020077026973 A KR1020077026973 A KR 1020077026973A KR 20077026973 A KR20077026973 A KR 20077026973A KR 100908539 B1 KR100908539 B1 KR 100908539B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitive
- impedance control
- control circuit
- elements
- capacitive elements
- Prior art date
Links
- 238000011084 recovery Methods 0.000 claims description 68
- 239000003985 ceramic capacitor Substances 0.000 claims description 60
- 239000011324 bead Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims 6
- 239000003990 capacitor Substances 0.000 abstract description 118
- 238000010586 diagram Methods 0.000 description 36
- 230000005855 radiation Effects 0.000 description 29
- 102100039169 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Human genes 0.000 description 12
- 101710126534 [Pyruvate dehydrogenase [acetyl-transferring]]-phosphatase 1, mitochondrial Proteins 0.000 description 12
- 230000000694 effects Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
- G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Electronic Switches (AREA)
Abstract
제 1 임피던스 제어 회로(41)는 제 1 트랜지스터(Q1)에 병렬에 접속되는 복수의 콘덴서를 포함하며, 제 2 임피던스 제어 회로(42)는 제 2 트랜지스터(Q2)에 병렬로 접속되는 복수의 콘덴서를 포함한다. 제 1 임피던스 제어 회로(41)의 콘덴서(C11……C1n)는 각각 다른 용량값을 갖고, 제 2 임피던스 제어 회로(42)의 콘덴서(C21……C2n)는 각각 다른 용량값을 갖는다. 제 1 임피던스 제어 회로(41)의 콘덴서의 자기 공진 주파수는 각각 다르고, 제 2 임피던스 제어 회로(42)의 콘덴서의 자기 공진 주파수는 각각 다르다. 제 1 및 제 2 트랜지스터(Q1, Q2)로부터 발생하는 복수의 주파수를 갖는 스위칭 노이즈는 제 1 및 제 2 임피던스 제어 회로(41, 42)를 통해서 전원 단자 및 접지 단자로 흡수된다.
Description
본 발명은 구동 펄스에 의해 용량성 부하를 구동하기 위한 구동 회로 및 이 구동 회로를 이용한 표시 장치에 관한 것이다.
용량성 부하를 구동하는 종래의 구동 회로로서는 예컨대, 플라즈마 디스플레이 패널의 서스테인 전극을 구동하는 서스테인 드라이버가 알려져 있다.
도 16은 종래의 서스테인 드라이버의 구성을 나타내는 회로도이다. 도 16에 도시하는 바와 같이 서스테인 드라이버(400)는 회수 콘덴서(C401), 회수 코일(L401), 스위치(SW11, SW12, SW21, SW22) 및 다이오드(D401, D402)를 포함한다.
스위치(SW11)는 전원 단자(V4)와 노드(N11) 사이에 접속되고, 스위치(SW12)는 노드(N11)와 접지 단자 사이에 접속되어 있다. 전원 단자(V4)에는 전원 전압 Vsus가 인가된다. 노드(N11)는 예컨대 480개의 서스테인 전극에 접속되고, 도 16에는 복수의 서스테인 전극과 접지 단자 사이의 전체 용량에 상당하는 패널 용량(Cp)이 도시되어 있다.
회수 콘덴서(C401)는 노드(N13)와 접지 단자 사이에 접속되어 있다. 노 드(N13)와 노드(N12) 사이에 스위치(SW21) 및 다이오드(D401)가 직렬로 접속되고, 노드(N12)와 노드(N13) 사이에 다이오드(D402) 및 스위치(SW22)가 직렬로 접속되어 있다. 회수 코일(L401)은 노드(N12)와 노드(N11) 사이에 접속되어 있다.
도 17은 도 16의 서스테인 드라이버(400)의 유지 기간의 동작을 나타내는 타이밍도이다. 도 17에는 도 16의 노드(N11)의 전압 및 스위치(SW21, SW11, SW22, SW12)의 동작이 도시된다. 스위치(SW21, SW11, SW22, SW12)의 온 상태를 하이 레벨로 나타내고, 오프 상태를 로우 레벨로 나타낸다.
우선, 기간 Ta에서 스위치(SW21)가 온하고 스위치(SW12)가 오프한다. 이 때, 스위치(SW11, SW22)는 오프하고 있다. 이에 따라, 회수 코일(L401) 및 패널 용량(Cp)에 의한 LC 공진에 의해, 노드(N11)의 전위가 완만하게 상승한다. 다음으로, 기간 Tb에서 스위치(SW21)가 오프하고, 스위치(SW11)가 온한다. 이에 따라, 노드(N11)의 전위가 급격하게 상승하고, 기간 Tc에는 노드(N11)의 전위가 전원 전압(Vsus)으로 고정된다.
다음으로, 기간 Td에서 스위치(SW11)가 오프하고, 스위치(SW22)가 온한다. 이에 따라, 회수 코일(L401) 및 패널 용량(Cp)에 의한 LC 공진에 의해 노드(N11)의 전위가 완만하게 강하한다. 그 후, 기간 Te에서 스위치(SW22)가 오프하고, 스위치(SW12)가 온한다. 이에 따라, 노드(N11)의 전위가 급격하게 강하하여, 접지 전위에 고정된다. 상기 동작을 유지 기간에 반복하여 행함으로써, 복수의 서스테인 전극에 주기적인 유지 펄스(Psu)가 인가된다.
상기와 같이, 유지 펄스(Psu)의 상승 부분 및 하강 부분은 스위치(SW21) 또는 스위치(SW22)의 동작에 의한 기간 Ta, Td의 LC 공진부와, 스위치(SW11) 또는 스위치(SW12)의 온 동작에 의한 기간 Tb, Te의 에지부로 구성되어 있다(특허 문헌 1 참조).
특허 문헌 1 : 특허 제 3369535호 공보
상기 스위치(SW11, SW12, SW21, SW22)는 통상, 스위칭 소자인 FET(전계 효과형 트랜지스터)에 의해 구성되어, 각 FET는 기생 용량으로서 드레인·소스 사이에 용량을 갖고, 각 FET에 접속되는 배선은 인덕턴스 성분을 갖고 있다. 이 때문에, 스위치(SW11) 등이 스위칭 동작을 할 때에 스위칭 노이즈가 발생한다. 이로써, 복수의 서스테인 전극에 스위칭 노이즈가 인가되어, 복수의 서스테인 전극이 안테나가 되어 불필요한 전자파가 방사된다.
그래서, 특허 문헌 1의 구동 회로에서는 각 FET의 드레인·소스 사이에 1개의 콘덴서를 병렬로 접속함으로써, FET의 스위칭 노이즈를 흡수하고 있다.
그러나, 이 경우 특정한 주파수 성분을 갖는 스위칭 노이즈 밖에 흡수할 수 없다. 이 때문에, 여러 가지 주파수 성분을 갖는 스위칭 노이즈를 충분히 억제할 수 없다. 그 결과, 고주파의 전자파의 방사를 충분히 억제할 수 없다.
이러한 여러가지 주파수 성분을 갖는 고주파의 전자파의 방사는 다른 전자 기기에 전자적인 악영향을 미칠 염려가 있다. 이 때문에, 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제하는 것이 요구된다.
본 발명의 목적은 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제할 수 있는 구동 회로 및 그 구동 회로를 이용한 표시 장치를 제공하는 것 이다.
(1) 본 발명의 한 측면에 따른 구동 회로는 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급하기 위한 구동 회로로서, 구동 펄스를 높이기 위해 제 1 전압을 공급하는 제 1 전압원과, 구동 펄스를 낮추기 위해서 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과, 한쪽 단부가 제 1 전압원으로부터의 제 1 전압을 받는 제 1 스위칭 소자와, 한쪽 단부가 제 2 전압원으로부터의 제 2 전압을 받는 제 2 스위칭 소자와, 한쪽 단부가 제 1 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 펄스 공급 경로에 접속되는 제 1 배선과, 한쪽 단부가 제 2 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 펄스 공급 경로에 접속되는 제 2 배선과, 제 1 스위칭 소자의 한쪽 단부와 다른쪽 단부 사이에 제 1 스위칭 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와, 제 2 스위칭 소자의 한쪽 단부와 다른쪽 단부 사이에 제 2 스위칭 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하되, 제 1 및 제 2 스위칭 소자는 표시 소자를 점등시키는 유지 기간에 있어서 용량성 부하에 구동 펄스를 인가하기 위해서 작동하고, 제 1 임피던스 제어 회로는 제 1 스위칭 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하며, 제 2 임피던스 제어 회로는 제 2 스위칭 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하고, 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하고, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르며, 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하고, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른 것이다.
그 구동 회로에 있어서는 유지 기간에 제 1 및 제 2 스위칭 소자가 작동하고, 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급한다. 이 경우, 제 1 전압원에 의해 공급되는 제 1 전압에 의해 구동 펄스의 전압이 높아지고, 제 2 전압원에 의해 공급되는 제 2 전압에 의해 구동 펄스의 전압이 낮아진다. 제 1 및 제 2 스위칭 소자가 스위칭 동작을 함으로써, 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
제 1 임피던스 제어 회로의 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정 주파수로 자기 공진한다. 이로써, 각 제 1 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 1 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 1 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 1 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 1 임피던스 제어 회로를 통해서 제 1 전압원에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
마찬가지로, 제 2 임피던스 제어 회로의 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 2 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 2 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 2 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 2 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 2 임피던스 제어 회로를 통해서 제 2 전압원에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
이들의 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(2) 구동 회로는 한쪽 단부가 펄스 공급 경로를 통해서 용량성 부하에 접속되는 인덕턴스 소자와, 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자와, 제 1 및 제 2 일방향성 도통 소자와, 제 3 및 제 4 스위칭 소자를 더 구비하며, 제 1 일방향성 도통 소자 및 제 3 스위칭 소자는 회수용 용량성 소자로부터 인덕턴스 소자로의 전류 공급을 허용하도록 인덕턴스 소자의 다른쪽 단부와 회수용 용량성 소자 사이에 직렬로 접속되고, 제 2 일방향성 도통 소자 및 제 4 스위칭 소자는 인덕턴스 소자로부터 회수용 용량성 소자로의 전류 공급을 허용하도록 인덕턴스 소자의 다른쪽 단부와 회수용 용량성 소자 사이에 직렬로 접속되어도 된다.
이 경우, 회수용 용량성 소자로부터 제 1 일방향성 도통 소자, 제 3 스위칭 소자, 인덕턴스 소자 및 펄스 공급 경로를 통해서 용량성 부하에 전류가 공급된다. 또한, 용량성 부하로부터 펄스 공급 경로, 인덕턴스 소자, 제 2 일방향성 도통 소자 및 제 4 스위칭 소자를 통해서 회수용 용량성 소자에 전류가 공급된다.
이로써, 표시 소자를 포함하는 용량성 부하에 공급되는 구동 펄스의 상승의 일부가 회수용 용량성 소자로부터 용량성 부하에 전류가 공급됨으로써 행해져서 구동 펄스의 하강의 일부가 용량성 부하로부터 회수용 용량성 소자에 전류가 공급됨으로써 행해진다. 따라서, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제하면서 소비 전력을 저감할 수 있다.
(3) 구동 회로는 제 3 스위칭 소자와 병렬로 접속되는 제 3 임피던스 제어 회로와, 제 4 스위칭 소자와 병렬로 접속되는 제 4 임피던스 제어 회로를 더 구비하고, 제 3 임피던스 제어 회로는 제 3 스위칭 소자에 병렬로 접속되는 복수의 제 3 용량성 소자를 포함하며, 제 4 임피던스 제어 회로는 제 4 스위칭 소자에 병렬로 접속되는 복수의 제 4 용량성 소자를 포함하고, 복수의 제 3 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하며, 복수의 제 3 용량성 소자의 용량 성분의 값은 각각 다르고, 복수의 제 4 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하며, 복수의 제 4 용량성 소자의 용량 성분의 값은 각각 달라도 된다.
이 경우, 제 3 임피던스 제어 회로의 복수의 제 3 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 3 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 3 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 3 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 3 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 3 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 3 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
마찬가지로, 제 4 임피던스 제어 회로의 복수의 제 4 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 4 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 4 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 4 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 4 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 4 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 4 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
이들의 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 보다 충분히 억제할 수 있다.
(4) 구동 회로는 제 1 일방향성 도통 소자와 병렬로 접속되는 제 3 임피던스 제어 회로와, 제 2 일방향성 도통 소자와 병렬로 접속되는 제 4 임피던스 제어 회로를 더 구비하고, 제 3 임피던스 제어 회로는 제 1 일방향성 도통 소자에 병렬로 접속되는 복수의 제 3 용량성 소자를 포함하며, 제 4 임피던스 제어 회로는 제 2 일방향성 도통 소자에 병렬로 접속되는 복수의 제 4 용량성 소자를 포함하고, 복수의 제 3 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하며, 복수의 제 3 용량성 소자의 용량 성분의 값은 각각 다르고, 복수의 제 4 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하며, 복수의 제 4 용량성 소자의 용량 성분의 값은 각각 달라도 된다.
이 경우, 제 3 임피던스 제어 회로의 복수의 제 3 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 3 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 3 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 3 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 3 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 1 일방향성 도통 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 3 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
마찬가지로, 제 4 임피던스 제어 회로의 복수의 제 4 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 4 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 4 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 4 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 4 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 2 일방향성 도통 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 4 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되고, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
이들 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 보다 충분히 억제할 수 있다.
(5) 복수의 제 1 용량성 소자는 제 1 번째~제 n 번째의 제 1 용량성 소자를 포함하고, 복수의 제 2 용량성 소자는 제 1 번째~제 n 번째의 제 2 용량성 소자를 포함하며, n은 2 이상의 자연수이며, 제 1 번째~제 n 번째의 제 1 용량성 소자 중 제 n 번째의 제 1 용량성 소자가 최소의 용량값을 갖고, 제 1 번째~제 n 번째의 제 2 용량성 소자 중 제 n 번째의 제 2 용량성 소자가 최소의 용량값을 갖고, 제 1 임피던스 제어 회로는 제 1 번째~제 (n-1) 번째의 제 1 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 1 저항성 소자를 더 포함하고, 제 2 임피던스 제어 회로는 제 1 번째~제 (n-1) 번째의 제 2 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 2 저항성 소자를 더 포함해도 된다.
이 경우, 제 1 번째~제 n 번째의 제 1 용량성 소자의 자기 공진 주파수간에서 반공진이 발생한 경우에, 제 1 번째~제 (n-1) 번째의 제 1 저항성 소자에 의해 반공진의 레벨이 저감된다. 이로써, 반공진 주파수에서의 임피던스 특성의 열화가 억제된다.
마찬가지로, 제 1 번째~제 n 번째의 제 2 용량성 소자의 자기 공진 주파수간에서 반공진이 발생한 경우에, 제 1 번째~제 (n-1) 번째의 제 2 저항성 소자에 의해 반공진의 레벨이 저감된다. 이로써, 반공진 주파수에서의 임피던스 특성의 열화가 억제된다.
이로써, 광 대역에 걸친 스위칭 노이즈가 제 1 및 제 2 임피던스 제어 회로를 통해서 제 1 및 제 2 전압원에 흡수된다. 그 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 보다 충분히 억제할 수 있다.
(6) 복수의 제 1 용량성 소자는 제 1 번째~제 n 번째의 제 1 용량성 소자를 포함하고, 복수의 제 2 용량성 소자는 제 1 번째~제 n 번째의 제 2 용량성 소자를 포함하며, n은 2 이상의 자연수이며, 제 1 번째~제 n 번째의 제 1 용량성 소자 중 제 n 번째의 제 1 용량성 소자가 최소의 용량값을 갖고, 제 1 번째~제 n 번째의 제 2 용량성 소자 중 제 n 번째의 제 2 용량성 소자가 최소의 용량값을 갖고, 제 1 임피던스 제어 회로는 제 1 번째~제 (n-1) 번째의 제 1 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 1 비드 코어를 더 포함하며, 제 2 임피던스 제어 회로는 제 1 번째~제 (n-1) 번째의 제 2 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 2 비드 코어를 더 포함해도 된다.
이 경우, 제 1 번째~제 n 번째의 제 1 용량성 소자의 자기 공진 주파수간에 반공진이 발생한 경우에, 제 1 번째~제 (n-1) 번째의 제 1 비드 코어에 의해 반공진의 레벨이 저감된다. 이로써, 반공진 주파수에서의 임피던스 특성의 열화가 억제된다. 이 때, 제 n 번째의 제 1 용량성 소자의 자기 공진 주파수보다 저주파 영역에서의 임피던스 특성의 열화가 발생하지 않는다.
마찬가지로, 제 1 번째~제 n 번째의 제 2 용량성 소자의 자기 공진 주파수간에서 반공진이 발생한 경우에, 제 1 번째~제 (n-1) 번째의 제 2 비드 코어에 의해 반공진의 레벨이 저감된다. 이로써, 반공진 주파수에서의 임피던스 특성의 열화가 억제된다. 이 경우, 제 n 번째의 제 2 용량성 소자의 자기 공진 주파수보다 저주파 영역에서의 임피던스 특성의 열화가 발생하지 않는다.
이로써, 광 대역에 걸친 스위칭 노이즈가 제 1 및 제 2 임피던스 제어 회로를 통해서 제 1 및 제 2 전압원에 흡수된다. 그 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 보다 충분히 억제할 수 있다.
(7) 복수의 제 1 용량성 소자 각각은 제 1 적층 세라믹 콘덴서로 이루어지고, 복수의 제 2 용량성 소자 각각은 제 2 적층 세라믹 콘덴서로 이루어져도 된다.
이 경우, 복수의 제 1 용량성 부하 및 복수의 제 2 용량성 부하가 충분히 자기 공진할 수 있다. 이로써, 각 제 1 용량성 소자의 임피던스 및 각 제 2 용량성 소자의 임피던스가 특정한 주파수로 충분히 저감한다. 그 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 보다 충분히 억제할 수 있다.
(8) 본 발명의 다른 측면에 따른 구동 회로는 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급하기 위한 구동 회로로서, 구동 펄스를 높이기 위해서 제 1 전압을 공급하는 제 1 전압원과, 구동 펄스를 낮추기 위해서 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과, 제 1, 제 2, 제 3 및 제 4 스위칭 소자와, 한쪽 단부가 펄스 공급 경로를 통해서 용량성 부하에 접속되는 인덕턴스 소자와, 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자와, 제 1 및 제 2 일방향성 도통 소자와, 제 3 스위칭 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와, 제 4 스위칭 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하고, 제 1 스위칭 소자는 제 1 전압원과 펄스 공급 경로 사이에 접속되며, 제 2 스위칭 소자는 제 2 전압원과 펄스 공급 경로 사이에 접속되고, 제 1 및 제 2 스위칭 소자는 표시 소자를 점등시키는 유지 기간에 있어서 용량성 부하에 구동 펄스를 인가하기 위해서 작동하며, 제 1 일방향성 도통 소자 및 제 3 스위칭 소자는 회수용 용량성 소자로부터 인덕턴스 소자로의 전류 공급을 허용하도록 인덕턴스 소자의 다른쪽 단부와 회수용 용량성 소자 사이에 직렬로 접속되고, 제 2 일방향성 도통 소자 및 제 4 스위칭 소자는 인덕턴스 소자로부터 회수용 용량성 소자로의 전류 공급을 허용하도록 인덕턴스 소자의 다른쪽 단부와 회수용 용량성 소자 사이에 직렬로 접속되며, 제 1 임피던스 제어 회로는 제 3 스위칭 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하고, 제 2 임피던스 제어 회로는 제 4 스위칭 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하며, 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하고, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르고, 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하며, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른 것이다.
그 구동 회로에 있어서는 유지 기간에 제 1 및 제 2 스위칭 소자가 작동하고, 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급한다. 이 경우, 제 1 전압원에 의해 공급되는 제 1 전압에 의해 구동 펄스의 전압이 상승되고, 제 2 전압원에 의해 공급되는 제 2 전압에 의해 구동 펄스의 전압이 낮춰진다.
또한, 회수용 용량성 소자로부터 제 1 일방향성 도통 소자, 제 3 스위칭 소자, 인덕턴스 소자 및 펄스 공급 경로를 통해서 용량성 부하에 전류가 공급된다. 또한, 용량성 부하로부터 펄스 공급 경로, 인덕턴스 소자, 제 2 일방향성 도통 소자 및 제 4 스위칭 소자를 통해서 회수용 용량성 소자에 전류가 공급된다.
이로써, 표시 소자를 포함하는 용량성 부하에 공급되는 구동 펄스의 상승의 일부가 회수용 용량성 소자로부터 용량성 부하에 전류가 공급됨으로써 행해져서, 구동 펄스의 하강의 일부가 용량성 부하로부터 회수용 용량성 소자에 전류가 공급됨으로써 행해진다. 따라서, 소비 전력을 저감할 수 있다.
이 때, 제 3 및 제 4 스위칭 소자가 스위칭 동작을 행함으로써, 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
이 경우, 제 1 임피던스 제어 회로의 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 1 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 1 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 1 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 3 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 1 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
마찬가지로, 제 2 임피던스 제어 회로의 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 2 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 2 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 2 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 4 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 2 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
이들 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(9) 본 발명의 또 다른 측면에 따른 구동 회로는 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급하기 위한 구동 회로로서, 구동 펄스를 높이기 위해서 제 1 전압을 공급하는 제 1 전압원과, 구동 펄스를 낮추기 위해서 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과, 제 1, 제 2, 제 3 및 제 4 스위칭 소자와, 한쪽 단부가 펄스 공급 경로를 통해서 용량성 부하에 접속되는 인덕턴스 소자와, 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자와, 제 1 및 제 2 일방향성 도통 소자와, 제 1 일방향성 도통 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와, 제 2 일방향성 도통 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하고, 제 1 스위칭 소자는 제 1 전압원과 펄스 공급 경로 사이에 접속되며, 제 2 스위칭 소자는 제 2 전압원과 펄스 공급 경로의 사이에 접속되고, 제 1 및 제 2 스위칭 소자는 표시 소자를 점등시키는 유지 기간에 있어서 용량성 부하에 구동 펄스를 인가하기 위해서 작동하며, 제 1 일방향성 도통 소자 및 제 3 스위칭 소자는 회수용 용량성 소자로부터 인덕턴스 소자로의 전류 공급을 허용하도록 인덕턴스 소자의 다른쪽 단부와 회수용 용량성 소자 사이에 직렬로 접속되고, 제 2 일방향성 도통 소자 및 제 4 스위칭 소자는 인덕턴스 소자로부터 회수용 용량성 소자로의 전류 공급을 허용하도록 인덕턴스 소자의 다른쪽 단부와 회수용 용량성 소자 사이에 직렬로 접속되며, 제 1 임피던스 제어 회로는 제 1 일방향성 도통 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하고, 제 2 임피던스 제어 회로는 제 2 일방향성 도통 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하며, 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하고, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르며, 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하고, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른 것이다.
그 구동 회로에 있어서는 유지 기간에 제 1 및 제 2 스위칭 소자가 작동하여, 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급한다. 이 경우, 제 1 전압원에 의해 공급되는 제 1 전압에 의해 구동 펄스의 전압이 상승되고, 제 2 전압원에 의해 공급되는 제 2 전압에 의해 구동 펄스의 전압이 낮춰진다.
또한, 회수용 용량성 소자로부터 제 1 일방향성 도통 소자, 제 3 스위칭 소자, 인덕턴스 소자 및 펄스 공급 경로를 통해서 용량성 부하에 전류가 공급된다. 또한, 용량성 부하로부터 펄스 공급 경로, 인덕턴스 소자, 제 2 일방향성 도통 소자 및 제 4 스위칭 소자를 통해서 회수용 용량성 소자에 전류가 공급된다.
이로써, 표시 소자를 포함하는 용량성 부하에 공급되는 구동 펄스의 상승의 일부가 회수용 용량성 소자로부터 용량성 부하에 전류가 공급됨으로써 행해져서, 구동 펄스의 하강의 일부가 용량성 부하로부터 회수용 용량성 소자에 전류가 공급됨으로써 행해진다. 따라서, 소비 전력을 저감할 수 있다.
이 때, 제 1 및 제 2 일방향성 도통 소자가 스위칭 동작을 행함으로써, 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
이 경우, 제 1 임피던스 제어 회로의 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 1 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 1 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 1 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 1 일방향성 도통 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 1 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
마찬가지로, 제 2 임피던스 제어 회로의 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 2 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 2 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 2 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 2 일방향성 도통 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 2 임피던스 제어 회로를 통해서 회수용 용량성 소자에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
이들의 결과, 용량성 부하로부터의 광 대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(10) 본 발명의 또한 다른 측면에 따른 표시 장치는 복수의 표시 소자로 이루어지는 용량성 소자를 포함하는 표시 패널과, 구동 펄스를 펄스 공급 경로를 통해서 용량성 부하에 공급하기 위한 구동 회로를 구비하며, 구동 회로는 구동 펄스를 높이기 위해서 제 1 전압을 공급하는 제 1 전압원과, 구동 펄스를 낮추기 위해서 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과, 한쪽 단부가 제 1 전압원으로부터의 제 1 전압을 받는 제 1 스위칭 소자와, 한쪽 단부가 제 2 전압원으로부터의 제 2 전압을 받는 제 2 스위칭 소자와, 한쪽 단부가 제 1 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 펄스 공급 경로에 접속되는 제 1 배선과, 한쪽 단부가 제 2 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 펄스 공급 경로에 접속되는 제 2 배선과, 제 1 스위칭 소자의 한쪽 단부와 다른쪽 단부 사이에 제 1 스위칭 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와, 제 2 스위칭 소자의 한쪽 단부와 다른쪽 단부 사이에 제 2 스위칭 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하며, 제 1 및 제 2 스위칭 소자는 표시 소자를 점등시키는 유지 기간에 있어서 용량성 부하에 구동 펄스를 인가하기 위해서 작동하고, 제 1 임피던스 제어 회로는 제 1 스위칭 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하며, 제 2 임피던스 제어 회로는 제 2 스위칭 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하고, 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하며, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르고, 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하고, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른 것이다.
그 표시 장치에 있어서는 유지 기간에 제 1 및 제 2 스위칭 소자가 작동하고, 구동 펄스를 펄스 공급 경로를 통해서 표시 패널의 복수의 표시 소자를 포함하는 용량성 부하에 공급한다. 이 경우, 제 1 전압원에 의해 공급되는 제 1 전압에 의해 구동 펄스의 전압이 상승되고, 제 2 전압원에 의해 공급되는 제 2 전압에 의해 구동 펄스의 전압이 낮춰진다. 제 1 및 제 2 스위칭 소자가 스위칭 동작을 행함으로써, 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
제 1 임피던스 제어 회로의 복수의 제 1 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 1 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 1 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 1 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 1 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 1 임피던스 제어 회로를 통해서 제 1 전압원에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
마찬가지로, 제 2 임피던스 제어 회로의 복수의 제 2 용량성 소자 각각은 용량 성분 및 인덕턴스 성분을 포함하기 때문에, 특정한 주파수로 자기 공진한다. 이로써, 각 제 2 용량성 소자의 임피던스가 특정한 주파수로 저감한다. 또한, 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다르기 때문에, 복수의 제 2 용량성 소자의 자기 공진 주파수가 다르다. 이로써, 복수의 주파수로 제 2 임피던스 제어 회로의 임피던스가 저감한다. 따라서, 제 2 스위칭 소자에 의해 발생되는 복수의 주파수를 갖는 스위칭 노이즈가 제 2 임피던스 제어 회로를 통해서 제 2 전압원에 흡수되어, 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하로의 스위칭 노이즈의 영향이 저감된다.
이들의 결과, 용량성 부하로부터의 광대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제할 수 있다.
발명의 효과
본 발명에 의하면, 복수의 주파수를 갖는 스위칭 노이즈가 저감되기 때문에, 용량성 부하로부터의 광대역에 걸친 불필요한 고주파의 전자파의 방사를 충분히 억제할 수 있다.
도 1은 본 발명의 제 1 실시예에 관한 서스테인 드라이버를 이용한 플라즈마 디스플레이 장치의 구성을 나타내는 블럭도,
도 2는 도 1의 PDP에서의 스캔 전극 및 서스테인 전극의 구동 전압의 일례를 나타내는 타이밍도,
도 3은 도 1에 나타내는 서스테인 드라이버의 구성을 나타내는 회로도,
도 4는 서스테인 드라이버의 유지 기간의 동작을 설명하기 위한 타이밍도,
도 5는 임피던스 제어 회로의 구성의 제 1 예를 나타내는 회로도,
도 6은 적층 세라믹 콘덴서, 탄탈 전해 콘덴서 및 알루미늄 전해 콘덴서의 임피던스 특성을 도시한 도면,
도 7(a)는 1개의 적층 세라믹 콘덴서의 내부 등가 회로를 도시한 도면,
도 7(b)은 1개의 적층 세라믹 콘덴서의 임피던스 특성의 계산 결과를 도시한 도면,
도 8(a)은 2개의 적층 세라믹 콘덴서의 병렬 회로의 내부 등가 회로를 도시한 도면,
도 8(b)은 2개의 적층 세라믹 콘덴서의 병렬 회로의 임피던스 특성의 계산 결과를 도시한 도면,
도 9는 2개의 적층 세라믹 콘덴서의 병렬 회로에 있어서의 반공진을 설명하기 위한 도면,
도 10은 임피던스 제어 회로의 구성의 제 2 예를 나타내는 회로도,
도 11(a)는 2개의 적층 세라믹 콘덴서의 병렬 회로의 내부 등가 회로를 도시한 도면,
도 11(b)는 2개의 적층 세라믹 콘덴서의 병렬 회로의 임피던스 특성의 계산 결과를 도시한 도면,
도 12는 임피던스 제어 회로의 구성의 제 3 예를 나타내는 회로도,
도 13은 적층 세라믹 콘덴서 및 비드 코어의 임피던스 특성을 도시한 도면,
도 14는 본 발명의 제 2 실시예에 관한 서스테인 드라이버의 구성을 나타내는 회로도,
도 15는 본 발명의 제 3 실시예에 관한 서스테인 드라이버의 구성을 나타내는 회로도,
도 16은 종래의 서스테인 드라이버의 구성을 나타내는 회로도,
도 17은 도 16의 서스테인 드라이버의 유지 기간의 동작을 나타내는 타이밍도.
이하, 본 발명을 실시하기 위한 최선의 형태에 대하여, 도면을 참조하면서 설명한다.
본 발명에 의한 구동 회로의 일례로서, 플라즈마 디스플레이 장치에 이용되는 서스테인 드라이버에 대하여 설명한다.
(1) 제 1 실시예
(1-1) 플라즈마 디스플레이 장치의 구성
도 1은 본 발명의 제 1 실시예에 관한 서스테인 드라이버를 이용한 플라즈마 디스플레이 장치의 구성을 나타내는 블럭도이다.
도 1의 플라즈마 디스플레이 장치는 PDP(플라즈마 디스플레이 패널:1), 데이터 드라이버(2), 스캔 드라이버(3), 복수의 스캔 드라이버 IC(집적 회로:3a) 및 서스테인 드라이버(4)를 포함한다.
PDP(1)는 복수의 어드레스 전극(데이터 전극:11), 복수의 스캔 전극(주사 전극:12) 및 복수의 서스테인 전극(유지 전극:13)을 포함한다. 복수의 어드레스 전극(11)은 화면의 수직 방향으로 배열되고, 복수의 스캔 전극(12) 및 복수의 서스테인 전극(13)은 화면의 수평 방향으로 배열되어 있다. 또한, 복수의 서스테인 전극(13)은 공통으로 접속되어 있다. 어드레스 전극(11), 스캔 전극(12) 및 서스테인 전극(13)의 각 교점에는 방전 셀(DC)이 형성되고, 각 방전 셀(DC)이 화면상의 화소를 구성한다. 도 1에는 하나의 방전 셀(DC)만이 점선으로 표시된다.
데이터 드라이버(2)는 PDP(1)의 복수의 어드레스 전극(11)에 접속되어 있다. 복수의 스캔 드라이버 IC(3a)는 스캔 드라이버(3)에 접속되어 있다. 각 스캔 드라이버 IC(3a)에는 PDP(1)의 복수의 스캔 전극(12)이 접속되어 있다. 서스테인 드라이버(4)는 PDP(1)의 복수의 서스테인 전극(13)에 접속되어 있다.
데이터 드라이버(2)는 기록 기간에 있어서, 화상 데이터에 따라 PDP(1)의 해당하는 어드레스 전극(11)에 기록 펄스를 인가한다. 복수의 스캔 드라이버 IC(3a) 는 스캔 드라이버(3)에 의해 구동되고, 기록 기간에 있어서, 시프트 펄스(SH)를 수직 주사 방향으로 시프트하면서 PDP(1)의 복수의 스캔 전극(12)에 기록 펄스를 순서대로 인가한다. 이에 따라, 해당하는 방전 셀(DC)에서 어드레스 방전이 행해진다.
또한, 복수의 스캔 드라이버 IC(3a)는 유지 기간에 있어서, 주기적인 유지 펄스를 PDP(1)의 복수의 스캔 전극(12)에 인가한다. 한편, 서스테인 드라이버(4)는 유지 기간에 있어서, PDP(1)의 복수의 서스테인 전극(13)에 스캔 전극(12)의 유지 펄스에 대하여 180° 위상이 어긋난 유지 펄스를 동시에 인가한다. 이에 따라, 해당하는 방전 셀(DC)에서 유지 방전이 행해진다.
(1-2) PDP(1)에 있어서의 구동 전압
도 2는 도 1의 PDP(1)에 있어서의 스캔 전극(12) 및 서스테인 전극(13)의 구동 전압의 일례를 나타내는 타이밍도이다.
초기화 및 기록 기간에는 복수의 스캔 전극(12)에 초기화 펄스(셋업 펄스:Pset)가 동시에 인가된다. 그 후, 복수의 스캔 전극(12)에 기록 펄스(Pw)가 순서대로 인가된다. 이에 따라, PDP(1)의 해당하는 방전 셀(DC)에서 어드레스 방전이 일어난다.
다음으로, 유지 기간에 있어서, 복수의 스캔 전극(12)에 유지 펄스(Psc)가 주기적으로 인가되어, 복수의 서스테인 전극(13)에 유지 펄스(Psu)가 주기적으로 인가된다. 유지 펄스(Psu)의 위상은 유지 펄스(Psc)의 위상에 대하여 180° 어긋 나 있다. 이에 따라, 어드레스 방전에 이어서 유지 방전이 일어난다.
(1-3) 서스테인 드라이버(4)의 구성
다음으로, 도 1에 나타내는 서스테인 드라이버(4)에 대해서 설명한다. 도 3은 도 1에 나타내는 서스테인 드라이버(4)의 구성을 나타내는 회로도이다.
도 3의 서스테인 드라이버(4)는 스위칭 소자인 n 채널형 FET(전계 효과형 트랜지스터;이하, 트랜지스터라 한다:Q1~Q4), 임피던스 제어 회로(41, 42), 회수 콘덴서(Cr), 회수 코일(L) 및 다이오드(D1, D2)를 포함한다. 임피던스 제어 회로(41, 42)의 구성에 대해서는 후술한다.
트랜지스터(Q1)는 한쪽 단부가 전원 단자(V1)에 접속되고, 다른쪽 단부가 배선(Li1)을 통해서 노드(N1)에 접속되며, 게이트에는 제어 신호(S1)가 입력된다. 트랜지스터(Q1)는 기생 용량으로서 드레인·소스간의 용량(Cp1)을 갖고, 트랜지스터(Q1)의 드레인·소스 사이에는 임피던스 제어 회로(41)가 트랜지스터(Q1)와 병렬로 접속된다. 전원 단자(V1)에는 전원 전압(Vsus)이 인가된다.
트랜지스터(Q2)는 한쪽 단부가 배선(Li2)을 통해서 노드(N1)에 접속되고, 다른쪽 단부가 접지 단자에 접속되며, 게이트에는 제어 신호(S2)가 입력된다. 트랜지스터(Q2)는 기생 용량으로서 드레인·소스간의 용량(Cp2)을 갖고, 트랜지스터(Q2)의 드레인·소스 사이에는 임피던스 제어 회로(42)가 트랜지스터(Q2)와 병렬로 접속된다.
노드(N1)는 배선(Li0)을 통해서 예컨대 480개의 서스테인 전극(13)에 접속되 어 있지만, 도 3에는 복수의 서스테인 전극(13)과 접지 단자간의 모든 용량에 상당하는 패널 용량(Cp)이 표시되어 있다.
회수 콘덴서(Cr)는 노드(N3)와 접지 단자 사이에 접속되어 있다. 트랜지스터(Q3) 및 다이오드(D1)는 노드(N3)와 노드(N2) 사이에 직렬로 접속되어 있다. 다이오드(D2) 및 트랜지스터(Q4)는 노드(N2)와 노드(N3) 사이에 직렬로 접속되어 있다. 트랜지스터(Q3)의 게이트에는 제어 신호(S3)가 입력되고, 트랜지스터(Q4)의 게이트에는 제어 신호(S4)가 입력된다. 회수 코일(L)은 노드(N2)와 노드(N1) 사이에 접속되어 있다.
(1-4) 서스테인 드라이버(4)의 동작
다음으로, 상기와 같이 구성된 서스테인 드라이버(4)의 유지 기간의 동작에 대해서 설명한다. 도 4는 서스테인 드라이버(4)의 유지 기간의 동작을 설명하기 위한 타이밍도이다. 도 4에는 트랜지스터(Q1~Q4)에 입력되는 제어 신호(S1~S4) 및 노드(N1~N3)의 각 전압이 표시된다.
우선, 시각 t1에 있어서, 제어 신호(S2)가 로우 레벨로 되어 트랜지스터(Q2)가 오프하며, 제어 신호(S3)가 하이 레벨로 되어 트랜지스터(Q3)가 온한다. 이 때, 제어 신호(S1)는 로우 레벨에 있어서 트랜지스터(Q1)는 오프하여, 제어 신호(S4)는 로우 레벨에 있어서 트랜지스터(Q4)는 오프하고 있다. 따라서, 회수 콘덴서(Cr)가 트랜지스터(Q3) 및 다이오드(D1)를 통해서 회수 코일(L)에 접속되어, 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 노드(N1)의 전위가 원활하 게 상승한다. 이 때, 회수 콘덴서(Cr)의 전하가 트랜지스터(Q3), 다이오드(D1) 및 회수 코일(L)을 통해서 패널 용량(Cp)로 방출된다.
또한, 트랜지스터(Q3), 다이오드(D1) 및 회수 코일(L)을 통해서 흐르는 전류는 패널 용량(Cp)에 유입할 뿐만 아니라, 배선(Li1)을 통해서 트랜지스터(Q1)의 드레인·소스간의 용량(Cp1) 및 임피던스 제어 회로(41)로 흐름과 아울러, 배선(Li2)을 통해서 트랜지스터(Q2)의 드레인·소스간의 용량(Cp2) 및 임피던스 제어 회로(42)에도 흐른다.
다음으로, 시각 t2에 있어서, 제어 신호(S1)가 하이 레벨로 되어 트랜지스터(Q1)가 온하며, 제어 신호(S3)가 로우 레벨로 되어 트랜지스터(Q3)가 오프한다. 따라서, 노드(N1)가 전원 단자(V1)에 접속되고, 노드(N1)의 전위가 급격히 상승하여, 전원 전압 Vsus으로 고정된다. 이 때, 트랜지스터(Q1)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 스위칭 노이즈는 트랜지스터(Q1)의 드레인·소스간의 용량(Cp1) 및 배선(Li1)의 인덕턴스 성분에 의한 LC 공진의 주파수 성분 및 그 밖의 복수의 주파수 성분을 포함한다.
이 때, 트랜지스터(Q1)로부터 발생한 스위칭 노이즈는 콘덴서(CP1) 및 임피던스 제어 회로(41)를 통해서 전원 단자(V1)로 돌아가고, 또한 콘덴서(CP2) 및 임피던스 제어 회로(42)를 통해서 접지 단자로 돌아간다. 이로써, 서스테인 전극(13)으로의 스위칭 노이즈에 의한 영향이 저감되어, 불요 방사의 발생이 억제된다. 임피던스 제어 회로(41, 42)의 동작에 대해서는 후술한다.
다음으로, 시각 t3에 있어서, 제어 신호(S1)가 로우 레벨로 되어 트랜지스 터(Q1)가 오프하고, 제어 신호(S4)가 하이 레벨로 되어 트랜지스터(Q4)가 온한다. 따라서, 회수 콘덴서(Cr)가 다이오드(D2) 및 트랜지스터(Q4)를 통해서 회수 코일(L)에 접속되고, 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 노드(N1)의 전위가 완만하게 하강한다. 이 때, 패널 용량(Cp)에 축적된 전하는 회수 코일(L), 다이오드(D2) 및 트랜지스터(Q4)를 통해서 회수 콘덴서(Cr)에 축적되어, 전하의 회수가 행해진다.
다음으로, 시각 t4에 있어서, 제어 신호(S2)가 하이 레벨로 되어 트랜지스터(Q2)가 온하고, 제어 신호(S4)가 로우 레벨로 되어 트랜지스터(Q4)가 오프한다. 따라서, 노드(N1)가 접지 단자에 접속되어 노드(N1)의 전위가 급격히 강하하여, 접지 전위로 고정된다. 이 때, 트랜지스터(Q2)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 스위칭 노이즈는 트랜지스터(Q2)의 드레인·소스간의 용량(Cp2) 및 배선(Li2)의 인덕턴스 성분에 의한 LC 공진의 주파수 성분 및 그 밖의 복수의 주파수 성분을 포함한다.
이 때, 트랜지스터(Q2)로부터 발생한 스위칭 노이즈는 콘덴서(CP1) 및 임피던스 제어 회로(41)를 통해서 전원 단자(V1)로 돌아가고, 또한 콘덴서(CP2) 및 임피던스 제어 회로(42)를 통해서 접지 단자로 돌아간다. 이로써, 서스테인 전극(13)으로의 스위칭 노이즈에 의한 영향이 저감되어, 불요 방사의 발생이 억제된다. 임피던스 제어 회로(41, 42)의 동작에 대해서는 후술한다.
상기 동작이 유지 기간에 반복하여 행해진다. 이 경우, 임피던스 제어 회로(41, 42)의 동작에 의해 트랜지스터(Q1, Q2)로부터 발생하는 광 대역의 스위칭 노이즈가 억제된다. 그 결과, 광 대역에 걸친 불필요한 전자파의 방사가 억제된다.
본 실시예에서는 임피던스 제어 회로(41, 42)로서 이하의 제 1~제 3 구성 중 하나가 이용된다.
(1-5) 임피던스 제어 회로(41, 42)의 구성의 제 1 예
도 5는 임피던스 제어 회로(41, 42)의 구성의 제 1 예를 나타내는 회로도이다.
도 5에 도시하는 바와 같이 임피던스 제어 회로(41)는 n개의 콘덴서(C11~C1n)를 포함한다. n은 2이상의 자연수이다. 콘덴서(C11~C1n)는 트랜지스터(Q1)에 병렬로 접속되어 있다. 콘덴서(C11~C1n)와 트랜지스터(Q1)의 접속점은 트랜지스터(Q1)의 소스 및 드레인에 보다 가까운 것이 바람직하다. 예컨대 콘덴서(C11~C1n)와 트랜지스터(Q1)가 동일한 회로 기판상에서 접속되어 있는 것이 바람직하다. 이로써, 후술하는 효과가 보다 확실하게 얻어진다. 콘덴서(C11~C1n)는 각각 다른 용량값을 갖는다. 여기서는 콘덴서(C11~C1n)의 용량값은 이 순서대로 감소하여, 콘덴서(C1n)가 가장 작은 용량값을 갖는다.
또한, 임피던스 제어 회로(42)는 n 개의 콘덴서(C21~C2n)를 포함한다. n은 2이상의 자연수이다. 콘덴서(C21~C2n)는 트랜지스터(Q2)에 병렬에 접속되어 있다. 콘덴서(C21~C2n)와 트랜지스터(Q2)의 접속점은 트랜지스터(Q2)의 소스 및 드레인에 보다 가까운 것이 바람직하다. 예컨대 콘덴서(C21~C2n)와 트랜지스터(Q2)가 동일 한 회로 기판상에서 접속되어 있는 것이 바람직하다. 이로써, 후술하는 효과가 보다 확실히 얻어진다. 콘덴서(C21~C2n)는 각각 다른 용량값을 갖는다. 여기서는 콘덴서(C21~C2n)의 용량값은 이 순서대로 감소하여, 콘덴서(C2n)가 가장 작은 용량값을 갖는다.
본 실시예에서는 콘덴서(C11~C1n, C21~C2n)는 적층 세라믹 콘덴서로 이루어진다.
도 6은 적층 세라믹 콘덴서, 탄탈 전해 콘덴서 및 알루미늄 전해 콘덴서의 임피던스 특성을 도시하는 도면이다.
도 6에는 10μF의 탄탈 전해 콘덴서, 10μF의 알루미늄 전해 콘덴서, 및 1μF, 4.7μF 및 10μF의 적층 세라믹 콘덴서의 임피던스와 주파수의 관계를 나타낸다. 세로축이 임피던스를 나타내고, 가로축이 주파수를 나타낸다.
적층 세라믹 콘덴서에서는 임피던스 특성에 딥(dip)(극소 부분)(Dp)이 발생한다. 이 딥(Dp)의 주파수가 자기 공진 주파수다. 적층 세라믹 콘덴서의 자기 공진 주파수는 용량값에 의해 달라진다. 이에 대하여, 탄탈 전해 콘덴서 및 알루미늄 전해 콘덴서로서는 임피던스 특성에 딥이 발생하지 않는다.
도 5의 임피던스 제어 회로(41)에서는 용량값이 다른 n개의 콘덴서(C11~C1n)가 트랜지스터(Q1)에 병렬로 접속되어 있기 때문에, n개의 다른 자기 공진 주파수 대역에서 스위칭 노이즈가 전원 단자(V1)에 흡수된다.
마찬가지로, 임피던스 제어 회로(42)에서는 용량값이 다른 n개의 콘덴서(C21~C2n)가 트랜지스터(Q2)에 병렬로 접속되어 있기 때문에, n개의 다른 자기 공진 주파수 대역에서 스위칭 노이즈가 접지 단자에 흡수된다.
트랜지스터(Q1, Q2)가 스위칭 노이즈를 발생하고 있기 때문에, 배선(Li1, Li2)의 영향을 줄이기 위해서 트랜지스터(Q1) 근방에 콘덴서(C11~C1n)를 배치하고, 트랜지스터(Q2) 근방에 콘덴서(C21~C2n)를 배치하는 것이 바람직하다. 이로써, 배선(Li1, Li2)의 영향을 제거할 수 있다. 따라서, 도 3의 배선(Li0)과 접지 단자 사이에 콘덴서가 삽입된 경우에 비해서, 트랜지스터(Q1, Q2)로부터 발생하는 스위칭 노이즈를 충분히 흡수할 수 있다.
여기서, 도 5의 임피던스 제어 회로(41, 42)의 기능을 도 7 및 도 8을 이용하여 설명한다.
도 7(a)는 1개의 적층 세라믹 콘덴서의 내부 등가 회로를 도시하는 도면이고, 도 7(b)는 1개의 적층 세라믹 콘덴서의 임피던스 특성의 계산 결과를 도시하는 도면이다. 도 7(b)에 있어서, 가로축은 주파수, 세로축은 이득이다.
도 7(a)에 있어서, 적층 세라믹 콘덴서(C10))는 용량 성분(C1), 인덕턴스 성분(L1) 및 저항 성분(R1)을 갖는다. 본 예에서는 용량 성분(C1)의 값은 330pF이고, 인덕턴스 성분(L1)의 값은 1.3nH이며, 저항 성분(R1)의 값은 0.05Ω이다. 여기서는 50Ω 측정계에서의 적층 세라믹 콘덴서(C10))의 임피던스 특성을 계산에 의해 구했다. 50Ω 측정계에서의 저항 성분(R3) 및 저항 성분(R4)의 값은 모두 50Ω이다.
적층 세라믹 콘덴서(C10)에서는 세라믹층의 면적이 일정하고, 세라믹층의 수의 증가에 따라 용량 성분(C1)의 값이 증가하며, 인덕턴스 성분(L1)의 값 및 저항 성분(R1)의 값은 거의 변화하지 않는다. 저항 성분(R1)의 값이 작기 때문에, 도 7(b)에 도시하는 바와 같이 임피던스 특성에 딥(Dp1)이 발생한다. 상기와 같이, 딥(Dp1)의 주파수가 자기 공진 주파수에 상당한다. 자기 공진 주파수는 용량 성분(C1)의 값에 의해 달라진다.
이와 같이, 적층 세라믹 콘덴서(C10)의 내부 등가 회로는 LCR의 직렬 회로이기 때문에, 자기 공진 주파수가 존재한다. 도 7(b)의 예에서는 자기 공진 주파수는 약 250MHz이며, 자기 공진 주파수에서의 임피던스가 가장 낮게 된다.
이에 대하여, 탄탈 전해 콘덴서 또는 알루미늄 전해 콘덴서에서는 탄탈 시트 또는 알루미늄 시트가 감겨 있기 때문에 저항 성분이 크다. 이로써, 도 6에 도시하는 바와 같이, 임피던스 특성에 딥이 발생하지 않는다.
이와 같이, 충분한 자기 공진을 발생시키기 위해서는 임피던스 특성에 명확한 딥을 갖는 적층 세라믹 콘덴서를 이용하는 것이 바람직하다. 또한, 탄탈 전해 콘덴서 또는 알루미늄 전해 콘덴서에 있어서도, 자기 공진의 효과는 적층 세라믹 콘덴서에 비해서 낮지만 자기 공진을 발생할 수 있다.
도 8(a)는 2개의 적층 세라믹 콘덴서의 병렬 회로의 내부 등가 회로를 도시하는 도면이고, 도 8(b)는 2개의 적층 세라믹 콘덴서의 병렬 회로의 임피던스 특성의 계산 결과를 도시하는 도면이다.
도 8(a)에 있어서, 적층 세라믹 콘덴서(C10)의 내부 등가 회로는 도 7(a)의 적층 세라믹 콘덴서(C10)와 마찬가지다. 적층 세라믹 콘덴서(C20))는 용량 성분(C2), 인덕턴스 성분(L2) 및 저항 성분(R2)을 갖는다. 본 예에서는 용량 성 분(C2)의 값은 0.68μF이며, 인덕턴스 성분(L2)의 값은 130pH이며, 저항 성분(R2)의 값은 0.01Ω이다. 2개의 적층 세라믹 콘덴서(C10, C20)를 접속하는 배선 패턴의 인덕턴스 성분(L3)의 값은 100pH이다.
도 8(b)의 임피던스 특성에 있어서, 작은 용량 성분(C1)(330pF)을 갖는 적층 세라믹 콘덴서(C10)에 의한 딥(Dp1) 및 큰 용량값(0.68μF)을 갖는 적층 세라믹 콘덴서(C20))에 의한 딥(Dp2)가 발생한다. 딥(Dp1)의 주파수가 적층 세라믹 콘덴서(C10)의 자기 공진 주파수에 상당하고, 딥(Dp2)의 주파수가 적층 세라믹 콘덴서(C20)의 자기 공진 주파수에 상당한다.
큰 용량값(0.68μF)을 갖는 적층 세라믹 콘덴서(C20)를 단독으로 이용한 경우에는 작은 용량 성분(C1)(330pF)을 갖는 적층 세라믹 콘덴서(C10)를 단독으로 이용한 경우에 비교해서 저역에서의 임피던스 특성은 개선된다. 그러나, 0.68μF의 자기 공진 주파수보다 높은 대역에서는 적층 세라믹 콘덴서(C20)의 인덕턴스 성분(L2)의 영향으로 임피던스 특성은 열화한다.
도 8에 도시하는 바와 같이 적층 세라믹 콘덴서(C10, C20)를 이용하는 경우에는 양쪽의 자기 공진 주파수의 중간의 주파수로 반공진이 발생하여, 임피던스 특성이 열화한다. 도 8의 예에서는 200MHz를 포함하는 주파수 대역으로 임피던스 특성이 열화한다.
도 9는 2개의 적층 세라믹 콘덴서의 병렬 회로에 있어서의 반공진을 설명하기 위한 도면이다. 도 9(a)는 반공진을 발생하는 경우의 내부 등가 회로를 도시하는 도면이고, 도 9(b)는 반공진을 발생하는 경우의 임피던스 특성을 도시하는 도면 이다.
도 8(a)의 적층 세라믹 콘덴서(C20)의 용량 성분(C2)의 임피던스는 1/(2πf×0.68[μF])가 된다. 여기서, f는 주파수이다. 이에 의하여, 용량 성분(C2)의 임피던스는 주파수 1MHz에서는 0.234Ω, 주파수 10MHz에서는 0.0234Ω, 주파수(10) MHz에서는 0.00234Ω이 되고, 용량 성분(C2)은 높은 주파수에서 쇼트 상태가 된다.
한편, 적층 세라믹 콘덴서(C10)의 용량 성분(C1)의 값은 적층 세라믹 콘덴서(C20)의 용량 성분(C2)의 값에 비해 작기 때문에, 용량 성분(C1)의 임피던스는 용량 성분(C2)의 임피던스에 비해 크다. 또한, 적층 세라믹 콘덴서(C20)의 인덕턴스 성분(L2)의 임피던스는 주파수가 높아지면 커진다. 한편, 적층 세라믹 콘덴서(C10)의 인덕턴스 성분(L1)의 임피던스는 용량 성분(C1)의 임피던스에 비해 작다.
따라서, 높은 주파수에서는 2개의 적층 세라믹 콘덴서(C10, C20)의 병렬 회로의 등가 회로는 도 9(a)에 나타내는 LC 병렬 공진 회로가 된다.
이 경우, 도 9(b)에 도시하는 바와 같이 LC 병렬 공진 회로의 임피던스는 공진 부분에서 커져서, 반공진이 발생한다. 도 8(b)의 예에서는 반공진이 200MHz를 포함하는 주파수 대역에서 발생하고 있다.
도 5의 임피던스 제어 회로(41, 42)에서는 트랜지스터(Q1, Q2)에 의한 스위칭 노이즈에 있어서의 복수의 피크의 주파수가 반공진 주파수 대역 내에 위치하지 않도록 콘덴서(C11~C1n), 콘덴서(C21~C2n)의 용량값을 설정한다.
이로써, 임피던스 제어 회로(41, 42)의 동작에 의해 트랜지스터(Q1, Q2)로부 터 발생하는 복수의 주파수 성분을 갖는 스위칭 노이즈가 억제된다. 그 결과, 광 대역에 걸친 불필요한 전자파의 방사가 충분히 억제된다.
(1-6) 임피던스 제어 회로(41, 42)의 구성의 제 2 예
도 10은 임피던스 제어 회로(41, 42)의 구성의 제 2 예를 나타내는 회로도이다.
도 10의 임피던스 제어 회로(41, 42)가 도 5의 임피던스 제어 회로(41, 42)와 다른 것은 다음과 같은 점이다. 임피던스 제어 회로(41)의 콘덴서(C11~C1n-1)에 각각 직렬에 저항 소자(R11~R1n-1)가 접속되어 있다. 콘덴서(Cn~C1n)의 용량값은 이 순서대로 감소하여, 콘덴서(C1n)가 가장 작은 용량값을 갖는다. 임피던스 제어 회로(41) 내에서 가장 작은 용량값을 갖는 콘덴서(C1n)에는 저항 소자는 접속되어 있지 않다. 저항 소자(R11~R1n-1)의 저항값은 이 순서대로 감소하여, 저항 소자(R1n-1)가 가장 작은 저항값을 갖는다.
마찬가지로, 임피던스 제어 회로(42)의 콘덴서(C21~C2n)에 각각 직렬로 저항 소자(R21~R2n-1)가 접속되어 있다. 콘덴서(C21~C2n)의 용량값은 이 순서대로 감소하여, 콘덴서(C2n)가 가장 작은 용량값을 갖는다. 임피던스 제어 회로(42)내에서 가장 작은 용량값을 갖는 콘덴서(C2n)에는 저항 소자는 접속되어 있지 않다. 저항 소자(R21~R2n-1)의 저항값은 이 순서대로 감소하여, 저항 소자(R2n-1)가 가장 작은 저항값을 갖는다.
도 10의 임피던스 제어 회로(41, 42)의 구성의 다른 점은 도 5의 임피던스 제어 회로(41, 42)와 마찬가지기 때문에, 동일 부분에는 동일 부호를 부여하고, 상세한 설명을 생략한다.
도 8을 이용하여 설명한 바와 같이, 복수의 적층 세라믹 콘덴서가 단순한 병렬 회로에서는 반공진 주파수로 임피던스 특성이 열화한다. 그래서, 도 10의 예에서는 저항 소자를 추가함으로써 반공진 주파수에서의 임피던스 특성의 열화를 억제한다.
여기서, 도 10의 임피던스 제어 회로(41, 42)의 기능을 도 11을 이용하여 설명한다.
도 11(a)는 2개의 적층 세라믹 콘덴서의 병렬 회로의 내부 등가 회로를 도시하는 도면이고, 도 11(b)는 2개의 적층 세라믹 콘덴서의 병렬 회로의 임피던스 특성의 계산 결과를 도시하는 도면이다. 도 11(b)에 있어서, 가로축은 주파수, 세로축은 이득이다.
도 11(a)에 있어서, 적층 세라믹 콘덴서(C10, C20)의 내부 등가 회로는 도 8(a)의 적층 세라믹 콘덴서(C10, C20)와 마찬가지다.
도 11에 있어서, 큰 용량값(0.68μF)을 갖는 적층 세라믹 콘덴서(C20)에 저항 소자(R5)가 직렬로 삽입된다. 본 예에서는 저항 소자(R5)의 값은 0.05Ω이다. 이 경우, 적층 세라믹 콘덴서(C20)의 자기 공진 주파수(딥:Dp2)에 있어서의 임피던스 특성은 열화하지만, 작은 용량값(330pF)을 갖는 적층 세라믹 콘덴서(C10)의 자기 공진 주파수와 적층 세라믹 콘덴서(C20)의 자기 공진 주파수의 중간에서 발생하는 반공진에 의한 임피던스 특성의 열화가 억제된다.
이와 같이, 적층 세라믹 콘덴서(C20)에 저항 소자(R5)를 직렬로 삽입함으로써, 광대역에 걸쳐 임피던스 특성이 개선된다.
도 10의 임피던스 제어 회로(41, 42)에서는 광 대역에 걸쳐 트랜지스터(Q1, Q2)로부터 발생하는 복수의 주파수의 스위칭 노이즈가 억제된다. 그 결과, 광 대역에 걸친 불필요한 전자파의 방사가 충분히 억제된다.
(1-7) 임피던스 제어 회로(41, 42)의 구성의 제 3 예
도 12는 임피던스 제어 회로(41, 42)의 구성의 제 3 예를 나타내는 회로도이다.
도 12의 임피던스 제어 회로(41, 42)가 도 5의 임피던스 제어 회로(41, 42)와 다른 것은 다음과 같은 점이다. 임피던스 제어 회로(41)의 콘덴서(Cn~C1n-1)에 각각 직렬로 비드 코어(L11~L1n-1)가 접속되어 있다. 콘덴서(Cn~C1n)의 용량값은 이 순서대로 감소하여, 콘덴서(C1n)가 가장 작은 용량값을 갖는다. 임피던스 제어 회로(41) 내에서 가장 작은 용량값을 갖는 콘덴서(C1n)에는 비드 코어는 접속되어 있지 않다.
마찬가지로, 임피던스 제어 회로(42)의 콘덴서(C21~C2n)에 각각 직렬로 비드 코어(L21~L2n-1)가 접속되어 있다. 콘덴서(C11~C1n)의 용량값은 이 순서대로 감소하여, 콘덴서(C1n)이 가장 작은 용량값을 갖는다. 임피던스 제어 회로(42) 내에서 가장 작은 용량값을 갖는 콘덴서(C2n)에는 비드 코어는 접속되어 있지 않다.
도 12의 임피던스 제어 회로(41, 42)의 구성의 다른 점은 도 5의 임피던스 제어 회로(41, 42)와 마찬가지기 때문에, 동일 부분에는 동일 부호를 부여하고, 상세한 설명을 생략한다.
도 12의 예에서는 비드 코어를 추가함으로써 반공진 주파수에서의 임피던스 특성의 열화를 억제한다. 여기서, 도 12의 임피던스 제어 회로(41, 42)의 기능을 도 13을 이용하여 설명한다.
도 13은 적층 세라믹 콘덴서 및 비드 코어의 임피던스 특성을 도시하는 도면이다. 도 13에 있어서, 가로축은 주파수, 세로축은 임피던스다.
도 13에 있어서, 콘덴서(C1n-1)의 임피던스 특성이 파선으로 표시되어 있다. 또한, 비드 코어(L1n-1)의 임피던스 특성 Z가 실선으로 표시되고, 저항 성분 R이 점선으로 표시되며, 리액턴스 성분 X가 일점쇄선으로 표시된다.
도 13에 도시하는 바와 같이 콘덴서(C1n-1)의 자기 공진 주파수를 넘은 주파수 영역에서 비드 코어(L1n-1)의 임피던스 특성이 상승하도록 정수(저항 성분 R 및 을 리액턴스 성분 X)를 선택한다.
이로써, 도 12의 임피던스 제어 회로(41)에 있어서 콘덴서(C1n-1)의 자기 공진 주파수보다 높은 주파수에 있어서의 반공진에 의한 임피던스 특성의 열화가 억제된다. 즉, 콘덴서(C1n-1)의 자기 공진 주파수보다 높은 주파수에 있어서 도 10의 저항 소자(R11~R1n-1)를 콘덴서(C11~C1n-1)에 직렬로 삽입한 경우와 같은 효과를 얻을 수 있다. 도 12의 임피던스 제어 회로(42)의 기능은 임피던스 제어 회로(41)의 기능과 마찬가지다.
따라서, 도 12의 임피던스 제어 회로(41, 42)에서는 광 대역에 걸쳐 트랜지 스터(Q1, Q2)로부터 발생하는 복수의 주파수의 스위칭 노이즈가 억제된다. 그 결과, 광 대역에 걸친 불필요한 전자파의 방사가 충분히 억제된다.
(1-8) 제 1 실시예의 효과
본 실시예에 관한 서스테인 드라이버(4)에서는 임피던스 제어 회로(41, 42)에 의해 노드(N1)와 전원 단자(V1) 사이 및 노드(N1)와 접지 단자 사이에 복수의 주파수 성분의 바이패스 영역이 형성된다. 이로써, 트랜지스터(Q1, Q2)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(41, 42)를 통해서 전원 단자(V1) 및 접지 단자에 흡수되어, 패널 용량(Cp)으로의 스위칭 노이즈에 의한 영향이 저감된다. 이로써, 광 대역에 걸친 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(2) 제 2 실시예
(2-1) 서스테인 드라이버의 구성
도 14는 본 발명의 제 2 실시예에 관한 서스테인 드라이버의 구성을 나타내는 회로도이다.
도 14에 나타내는 서스테인 드라이버(4a)가 도 3에 나타내는 서스테인 드라이버(4)와 다른 것은 다음과 같은 점이다. 그 밖의 점은 도 3에 나타내는 서스테인 드라이버(4)와 마찬가지기 때문에, 동일 부분에는 동일 부호를 부여하고, 상세한 설명을 생략한다.
도 14에 도시하는 바와 같이 트랜지스터(Q3)의 한쪽 단부 및 트랜지스터(Q4)의 한쪽 단부는 각각 배선(Li3, Li4)을 통해서 노드(N3)에 접속되어 있다. 트랜지스터(Q3)의 다른쪽 단부는 다이오드(D1)의 애노드에 접속되고, 트랜지스터(Q4)의 다른쪽 단부는 다이오드(D2)의 캐소드에 접속된다.
트랜지스터(Q3)는 기생 용량으로서 드레인·소스간의 용량(Cp3)을 갖고, 트랜지스터(Q3)의 드레인·소스 사이에는 임피던스 제어 회로(43)가 트랜지스터(Q3)와 병렬로 접속된다. 트랜지스터(Q4)는 기생 용량으로서 드레인·소스간의 용량(Cp4)을 갖고, 트랜지스터(Q4)의 드레인·소스 사이에는 임피던스 제어 회로(44)가 트랜지스터(Q4)와 병렬로 접속된다.
다이오드(D1)는 기생 용량으로서 애노드·캐소드간의 용량(Cp5)을 갖고, 다이오드(D2)는 기생 용량으로서 애노드·캐소드간의 용량(Cp6)을 갖는다.
임피던스 제어 회로(43)의 구성 및 기능은 도 5, 도 10 또는 도 12에 나타낸 임피던스 제어 회로(41)의 구성 및 기능과 마찬가지다. 또한, 임피던스 제어 회로(44)의 구성 및 기능은 도 5, 도 10 또는 도 12에 나타낸 임피던스 제어 회로(42)의 구성 및 기능과 마찬가지다.
또한, 본 실시예에서는 임피던스 제어 회로(43)의 콘덴서(Cn~C1n)와 트랜지스터(Q3)의 접속점은 트랜지스터(Q3)의 소스 및 드레인에 보다 가까운 것이 바람직하다. 예컨대 콘덴서(C11~C1n)와 트랜지스터(Q3)가 동일한 회로 기판 상에서 접속되어 있는 것이 바람직하다. 이로써, 후술하는 효과가 보다 확실하게 얻어진다. 또한, 임피던스 제어 회로(44)의 콘덴서(C21~C2n)와 트랜지스터(Q4)의 접속점은 트 랜지스터(Q4)의 소스 및 드레인에 보다 가까운 것이 바람직하다. 예컨대 콘덴서(C21~C2n)와 트랜지스터(Q4)가 동일한 회로 기판 상에서 접속되어 있는 것이 바람직하다. 이로써, 후술하는 효과가 보다 확실하게 얻어진다.
(2-2) 서스테인 드라이버의 동작
다음으로, 상기와 같이 구성된 서스테인 드라이버(4a)의 유지 기간의 동작에 대하여 도 4를 참조하면서 설명한다.
도 14에 나타내는 서스테인 드라이버(4a)의 기본적인 동작은 도 3에 나타내는 서스테인 드라이버(4)와 마찬가지기 때문에, 주로 트랜지스터(Q3, Q4)에 의한 스위칭 노이즈의 발생 메커니즘에 대하여 이하에 상세히 설명한다.
우선, 트랜지스터(Q4)가 오프 상태에 있고, 또한 트랜지스터(Q4)의 드레인·소스 사이에 급격한 전압 변화가 발생하는 경우에, 트랜지스터(Q4)의 드레인·소스간의 용량(Cp4) 및 배선(Li4)의 인덕턴스 성분에 의한 고주파의 LC 공진이 발생한다. 이로써, 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 구체적으로는 도 4에 나타내는 시각 t1 및 시각 t2에 있어서, 아래와 같이 트랜지스터(Q3, Q4)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
시각 t1에 있어서, 제어 신호(S3)가 하이 레벨로 되어 트랜지스터(Q3)가 온한다. 이로써, 노드(N2)의 전위가 0V에서 노드(N3)의 전위 약 Vsus/2로 상승하는 순간에 트랜지스터(Q3)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 스위칭 노이즈는 트랜지스터(Q3)의 드레인·소스간의 용량(Cp3) 및 배선(Li3) 의 인덕턴스 성분에 의한 LC 공진의 주파수 성분 및 그 밖의 복수의 주파수 성분을 포함한다.
또한, 시각 t2에 있어서, 노드(N1)의 전위가 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 피크 전압부터 내려가기 시작하여, 회수 코일(L)에 흐르는 전류의 방향이 노드(N1)로 향하는 방향에서 노드(N2)로 향하는 방향으로 역전한다. 이로써, 다이오드(D1)가 비도통이 되기 때문에, 전류 경로가 차단된다. 그 결과, 노드(N2)의 전위는 급격히 노드(N1)의 전위를 향하여 상승한다. 이 때, 노드(N2)에 접속되어 있는 부유 용량(다이오드(D1)의 애노드·캐소드간의 용량(Cp5) 등)과 회수 코일(L)에 의한 고주파의 LC 공진이 발생하여, 노드(N2)의 전위가 링잉(ringing)하면서 상승한다. 이 경우, 트랜지스터(Q4)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 스위칭 노이즈는 트랜지스터(Q4)의 드레인·소스간의 용량(Cp4) 및 배선(Li4)의 인덕턴스 성분에 의한 LC 공진의 주파수 성분 및 그 밖의 복수의 주파수 성분을 포함한다.
그러나, 본 실시예에서는 트랜지스터(Q4)에 병렬로 임피던스 제어 회로(44)가 접속되어 있기 때문에, 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(44) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수된다. 이로써, 광 대역에 걸친 불필요한 전자파의 방사가 충분히 억제된다.
다음으로, 트랜지스터(Q3)가 오프 상태에 있고, 또한 트랜지스터(Q3)의 드레인·소스 사이에 급격한 전압 변화가 발생하는 경우에, 트랜지스터(Q3)의 드레인·소스간의 용량(Cp3) 및 배선(Li3)의 인덕턴스 성분에 의한 고주파의 LC 공진이 발 생한다. 이로써, 트랜지스터(Q3)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 구체적으로는 도 4에 나타내는 시각 t3 및 시각 t4에 있어서, 아래와 같이, 트랜지스터(Q3, Q4)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
유지 펄스(Psu)의 상승시의 전력 회수 기간이 종료하면, 제어 신호(S1)가 하이 레벨이 되어 트랜지스터(Q1)가 온한다. 이로써, 전원 단자(V1)의 전원 전압 Vsus가 노드(N2)에 인가된다. 이 상태에서, 시각 t3에 있어서, 제어 신호(S4)가 하이 레벨로 되어 트랜지스터(Q4)가 온한다. 이로써, 노드(N2)의 전위가 전원 전압 Vsus에서 노드(N3)의 전위 약 Vsus/2로 하강하는 순간에 트랜지스터(Q4)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
또한, 시각 t4에 있어서, 유지 펄스(Psu)의 하강시의 전력 회수 기간이 종료하면, 회수 코일(L)에 흐르는 전류의 방향이 노드(N2)로 향하는 방향에서 노드(N1)로 향하는 방향으로 역전한다. 이로써, 다이오드(D2)가 비도통이 되기 때문에, 전류 경로가 차단된다. 그 결과, 노드(N2)의 전위는 급격히 노드(N1)의 전위를 향하여 하강한다. 이 때, 노드(N2)에 접속되어 있는 부유 용량(다이오드(D2)의 애노드·캐소드간의 용량(Cp6) 등)과 회수 코일(L)에 의한 고주파의 LC 공진이 발생하여, 노드(N2)의 전위가 링잉하면서 하강한다. 이 경우, 트랜지스터(Q3)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
그러나, 본 실시예에서는 트랜지스터(Q3)에 병렬로 임피던스 제어 회로(43)가 접속되어 있기 때문에, 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회 로(43) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수된다. 이로써, 광 대역에 걸친 불필요한 전자파의 방사가 충분히 억제된다.
(2-3) 제 2 실시예의 효과
본 실시예에 관한 서스테인 드라이버(4a)에서는 임피던스 제어 회로(43, 44)에 의해 노드(N2)와 노드(N3) 사이에 복수의 주파수 성분의 바이패스 영역이 형성된다. 이로써, 트랜지스터(Q3, Q4)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(43, 44) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수되고, 패널 용량(Cp)으로의 스위칭 노이즈의 영향이 저감된다. 이로써, 광 대역에 걸친 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(3) 제 3 실시예
(3-1) 서스테인 드라이버의 구성
도 15는 본 발명의 제 3 실시예에 관한 서스테인 드라이버의 구성을 나타내는 회로도이다.
도 15에 나타내는 서스테인 드라이버(4b)가 도 3에 나타내는 서스테인 드라이버(4)와 다른 것은 다음과 같은 점이다. 그 외에는 도 3에 나타내는 서스테인 드라이버(4)와 마찬가지기 때문에, 동일 부분에는 동일 부호를 붙이고, 상세한 설명을 생략한다.
도 15에 도시하는 바와 같이 다이오드(D1)의 애노드·캐소드 사이에는 임피 던스 제어 회로(45)가 다이오드(D1)와 병렬로 접속된다. 다이오드(D2)의 애노드·캐소드 사이에는 임피던스 제어 회로(46)가 다이오드(D2)와 병렬로 접속된다.
다이오드(D1)의 캐소드 및 다이오드(D2)의 애노드는 각각 배선(Li5, Li6)을 통해서 노드(N2)에 접속된다. 다이오드(D1)는 기생 용량으로서 애노드·캐소드간의 용량(Cp5)을 갖고, 다이오드(D2)는 기생 용량으로서 애노드·캐소드간의 용량(Cp6)을 갖는다. 또한, 트랜지스터(Q3, Q4)는 제 2 실시예와 같이 기생 용량(Cp3, CP4)을 갖는다.
임피던스 제어 회로(45)의 구성 및 기능은 도 5, 도 10 또는 도 12에 나타낸 임피던스 제어 회로(41)의 구성 및 기능과 마찬가지다. 또한, 임피던스 제어 회로(46)의 구성 및 기능은 도 5, 도 10 또는 도 12에 나타낸 임피던스 제어 회로(42)의 구성 및 기능과 마찬가지다.
또한, 본 실시예에서는 임피던스 제어 회로(45)의 콘덴서(Cn~C1n)와 다이오드(D1)의 접속점은 다이오드(D1)의 애노드 및 캐소드에 보다 가까운 것이 바람직하다. 예컨대 콘덴서(C11~C1n)와 다이오드(D1)가 동일한 회로 기판상에서 접속되어 있는 것이 바람직하다. 이로써, 후술하는 효과가 보다 확실히 얻어진다.
또한, 임피던스 제어 회로(46)의 콘덴서(C21~C2n)와 다이오드(D2)의 접속점은 다이오드(D2)의 애노드 및 캐소드에 보다 가까운 것이 바람직하다. 예컨대 콘덴서(C21~C2n)와 다이오드(D2)가 동일한 회로 기판상에서 접속되어 있는 것이 바람직하다. 이로써, 후술하는 효과가 보다 확실히 얻어진다.
(3-2) 서스테인 드라이버의 동작
다음으로, 상기와 같이 구성된 서스테인 드라이버(4b)의 유지 기간의 동작에 대하여 도 4를 참조하면서 설명한다.
도 15에 나타내는 서스테인 드라이버(4b)의 기본적인 동작은 도 3 및 도 14에 나타내는 서스테인 드라이버(4, 4a)와 마찬가지기 때문에, 주로 다이오드(D1, D2)에 의한 스위칭 노이즈의 발생 메커니즘에 대하여 이하에 상세히 설명한다.
우선, 다이오드(D1)가 오프 상태에 있고, 또한 다이오드(D1)의 애노드·캐소드 사이에 급격한 전압 변화가 발생하는 경우에, 다이오드(D1)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 구체적으로는 도 4에 나타내는 시각 t2에 있어서, 아래와 같이, 다이오드(D1)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
시각 t1에 있어서, 제어 신호(S3)가 하이 레벨이 되어 트랜지스터(Q3)가 온한다. 이로써, 노드(N2)의 전위 노드(N3)의 전위 약 Vsus/2과 같이 되어 있다. 이 상태로, 시각 t2에 있어서, 노드(N1)의 전위가 회수 코일(L) 및 패널 용량(Cp)에 의한 LC 공진에 의해 피크 전압으로부터 내려가기 시작하여, 회수 코일(L)에 흐르는 전류의 방향이 노드(N1)로 향하는 방향에서 노드(N2)로 향하는 방향으로 역전한다. 이로써, 다이오드(D1)가 비도통이 되기 때문에, 전류 경로가 차단된다. 그 결과, 노드(N2)의 전위는 급격히 노드(N1)의 전위를 향하여 상승한다. 이 때, 다이오드(D1)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 스위칭 노이즈는 다이오드(D1)의 애노드·캐소드간의 용량(Cp5) 및 배선(Li5)의 인덕턴스 성분에 의한 LC 공진의 주파수 성분 및 그 밖의 복수의 주파수 성분을 포함한다.
그러나, 본 실시예에서는 다이오드(D1)에 병렬로 임피던스 제어 회로(45)가 접속되어 있기 때문에, 다이오드(D1)로부터 발생한 복수의 주파수 성분을 갖는 스위칭 노이즈가 임피던스 제어 회로(45)를 통해서 트랜지스터(Q3)에 흐른다. 이 때, 트랜지스터(Q3)가 온하고 있다. 따라서, 다이오드(D1)로부터 발생한 복수의 주파수 성분을 갖는 스위칭 노이즈는 임피던스 제어 회로(45), 트랜지스터(Q3) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수된다. 그 결과, 광 대역에 걸친 불필요의 전자파의 방사가 충분히 억제된다. 이 때, 회수 코일(L)이 존재하기 때문에, 스위칭 노이즈는 패널 용량(Cp) 및 트랜지스터(Q1, Q2)로는 흐르지 않는다.
다음으로, 다이오드(D2)가 오프 상태에 있고, 또한 다이오드(D2)의 애노드·캐소드 사이에 급격한 전압 변화가 발생하는 경우에, 다이오드(D2)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 구체적으로는 도 4에 나타내는 시각 t4에 있어서, 아래와 같이, 다이오드(D2)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다.
시각 t4에 있어서, 유지 펄스(Psu)의 하강시의 전력 회수 기간이 종료하면, 회수 코일(L)에 흐르는 전류의 방향이 노드(N2)를 향하는 방향에서 노드(N1)를 향하는 방향으로 역전한다. 이로써, 다이오드(D2)가 비도통이 되기 때문에, 전류 경로가 차단된다. 그 결과, 노드(N2)의 전위는 급격히 노드(N1)의 전위를 향하여 하강한다. 이 때, 다이오드(D2)로부터 복수의 주파수 성분을 갖는 스위칭 노이즈가 발생한다. 스위칭 노이즈는 다이오드(D2)의 애노드·캐소드간의 용량(Cp6) 및 배 선(Li6)의 인덕턴스 성분에 의한 LC 공진의 주파수 성분 및 그 밖의 복수의 주파수 성분을 포함한다.
그러나, 본 실시예에서는 다이오드(D2)에 병렬로 임피던스 제어 회로(46)가 접속되어 있기 때문에, 다이오드(D2)로부터 발생한 복수의 주파수 성분을 갖는 스위칭 노이즈가 임피던스 제어 회로(46)를 통해서 트랜지스터(Q4)에 흐른다. 이 때, 트랜지스터(Q4)가 온하고 있다. 따라서, 다이오드(D2)로부터 발생한 복수의 주파수 성분을 갖는 스위칭 노이즈는 임피던스 제어 회로(46), 트랜지스터(Q4) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수된다. 그 결과, 광 대역에 걸친 불필요한 전자파의 방사가 충분히 억제된다. 이 때, 회수 코일(L)이 존재하기 때문에, 스위칭 노이즈는 패널 용량(Cp) 및 트랜지스터(Q1, Q2)로는 흐르지 않는다.
(3-3) 제 3 실시예의 효과
본 실시예에 관한 서스테인 드라이버(4b)에서는 임피던스 제어 회로(45, 46)에 의해 노드(N2)와 트랜지스터(Q3) 사이 및 노드(N2)와 트랜지스터(Q4) 사이에 복수의 주파수 성분의 바이패스 영역이 형성된다. 이로써, 다이오드(D1, D2)로부터 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(45, 46) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수되어, 패널 용량(Cp)으로의 스위칭 노이즈에 의한 영향이 저감된다. 이로써, 광 대역에 걸친 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(4) 다른 실시예
(4-1)
도 3의 서스테인 드라이버(4)의 임피던스 제어 회로(41, 42)에 더해서, 도 14의 임피던스 제어 회로(43, 44)를 트랜지스터(Q3, Q4)에 병렬로 접속해도 된다.
이 경우, 트랜지스터(Q1, Q2)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(41, 42)를 통해서 전원 단자(V1) 및 접지 단자에 흡수되고, 트랜지스터(Q3, Q4)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(43, 44) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수되어, 패널 용량(Cp)으로의 스위칭 노이즈에 의한 영향이 저감된다. 이로써, 광 대역에 걸친 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(4-2)
도 3의 서스테인 드라이버(4)의 임피던스 제어 회로(41, 42)에 더해서, 도 15의 임피던스 제어 회로(45, 46)를 다이오드(D1, D2)에 병렬로 접속해도 된다.
이 경우, 트랜지스터(Q1, Q2)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(41, 42)를 통해서 전원 단자(V1) 및 접지 단자에 흡수되고, 다이오드(D1, D2)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(45, 46) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수되어, 패널 용량(Cp)으로의 스위칭 노이즈에 의한 영향이 저감된다. 이로써, 광 대역에 걸친 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(4-3)
도 3의 서스테인 드라이버(4)의 임피던스 제어 회로(41, 42)에 더해서, 도 14의 임피던스 제어 회로(43, 44)를 트랜지스터(Q3, Q4)에 병렬로 접속하고, 도 15의 임피던스 제어 회로(45, 46)를 다이오드(D1, D2)에 병렬로 접속해도 된다.
이 경우, 트랜지스터(Q1, Q2)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(41, 42)를 통해서 전원 단자(V1) 및 접지 단자에 흡수되고, 트랜지스터(Q3, Q4) 및 다이오드(D1, D2)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(43, 44, 45, 46) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수되어, 패널 용량(Cp)으로의 스위칭 노이즈에 의한 영향이 저감된다. 이로써, 광 대역에 걸친 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(4-4)
도 14의 서스테인 드라이버(4)의 임피던스 제어 회로(43, 44)에 더해서, 도 15의 임피던스 제어 회로(45, 46)를 다이오드(D1, D2)에 병렬로 접속해도 된다.
이 경우, 트랜지스터(Q3, Q4) 및 다이오드(D1, D2)에서 발생한 광 대역에 걸친 스위칭 노이즈가 임피던스 제어 회로(43, 44, 45, 46) 및 회수 콘덴서(Cr)를 통해서 접지 단자에 흡수되어, 패널 용량(Cp)으로의 스위칭 노이즈에 의한 영향이 저감된다. 이로써, 광 대역에 걸친 고주파의 전자파의 방사를 충분히 억제할 수 있다.
(4-5)
본 발명에 관한 구동 회로는 서스테인 드라이버에 한하지 않고, 어드레스 전극을 구동하는 구동 회로인 데이터 드라이버(2)에도 적용할 수 있고, 스캔 전극을 구동하는 구동 회로인 스캔 드라이버(3)에도 적용할 수 있다. 또한, 본 발명에 관한 구동 회로는 서스테인 전극 및 스캔 전극의 구동 회로에 적합하게 이용할 수 있다.
(4-6)
본 발명에 관한 구동 회로는 AC형 및 DC형 등의 어느 쪽의 PDP의 구동 회로에도 적용할 수 있다.
(4-7)
본 발명에 관한 구동 회로는 PDP에 한하지 않고, 용량성 부하를 구동하는 다른 장치에도 마찬가지로 적용할 수 있다. 본 발명에 관한 구동 회로는 예컨대, 액정 모니터, 전계 발광 디스플레이 등의 다른 표시 장치에도 적용할 수 있다.
(4-8)
트랜지스터(Q1, Q2, Q3, Q4) 대신 바이폴라 트랜지스터 등의 다른 스위칭 소자를 이용해도 된다.
(4-9)
다이오드(D1, D2) 대신에 트랜지스터 등의 다른 일방향성 도통 소자를 이용해도 된다.
(4-10)
콘덴서(C11~C1n) 및 콘덴서(C21~C2n)로서 적층 세라믹 콘덴서 대신에 산화탄탈, 산화니오브 등의 다른 재료로 이루어지는 용량성 소자를 이용해도 된다.
상기와 같이, 콘덴서(C11~C1n) 및 콘덴서(C21~C2n)로서 적층 세라믹 콘덴서 대신에 탄탈 전해 콘덴서 또는 알루미늄 전해 콘덴서를 이용해도 된다.
(5) 청구항의 각 구성 요소와 실시예의 각 부의 대응
이하, 청구항의 각 구성 요소와 실시예의 각 부의 대응하는 예에 대하여 설명하지만, 본 발명은 하기의 예에 한정되지 않는다.
상기 실시예에서는 방전 셀(DC)이 표시 소자에 상당하고, 패널 용량(Cp)이 용량성 부하에 상당하며, 배선(Li0)이 펄스 공급 경로에 상당하고, PDP(1)가 표시 패널에 상당한다.
또한, 트랜지스터(Q1)가 제 1 스위칭 소자에 상당하고, 트랜지스터(Q2)가 제 2 스위칭 소자에 상당하며, 트랜지스터(Q3)가 제 3 스위칭 소자에 상당하고, 트랜지스터(Q4)가 제 4 스위칭 소자에 상당하며, 회수 코일(L)이 인덕턴스 소자에 상당하고, 회수 콘덴서(Cr)가 회수용 용량성 소자에 상당하며, 다이오드(D1)가 제 1 일방향성 도통 소자에 상당하고, 다이오드(D2)가 제 2 일방향성 도통 소자에 상당한다.
또한, 배선(Li1)이 제 1 배선에 상당하고, 배선(Li2)이 제 2 배선에 상당하며, 전원 단자(V1)가 제 1 전압원에 상당하고, 접지 단자가 제 2 전압원에 상당하며, 전원 전압 Vsus가 제 1 전압에 상당하고, 접지 전위가 제 2 전압에 상당한다.
또한, 임피던스 제어 회로(41)가 제 1 임피던스 제어 회로에 상당하고, 임피던스 제어 회로(42)가 제 2 임피던스 제어 회로에 상당하며, 콘덴서(C11~C1n)가 복수의 제 1 용량성 소자에 상당하고, 또는 제 1 번째~제 n 번째의 제 1 용량성 소자 에 상당하며, 콘덴서(C21~C2n)가 복수의 제 2 용량성 소자에 상당하고, 또는 제 1 번째~제 n 번째의 제 2 용량성 소자에 상당한다.
또한, 저항 소자(R11~R1n-1)가 복수의 제 1 저항 소자 또는 제 1 번째~제 (n-1) 번째의 제 1 저항 소자에 상당하고, 저항 소자(R21~R2n-1)가 복수의 제 2 저항 소자 또는 제 1 번째~제 (n-1) 번째의 제 2 저항 소자에 상당하며, 비드 코어(Ln~L1n-1)가 복수의 제 1 비드 코어 또는 제 1 번째~제 (n-1) 번째의 제 1 비드 코어에 상당하고, 비드 코어(L21~L2n-1)가 복수의 제 2 비드 코어 또는 제 1 번째~제 (n-1) 번째의 제 2 비드 코어에 상당한다.
또한, 임피던스 제어 회로(43)가 제 1 또는 제 3 임피던스 제어 회로에 상당하고, 임피던스 제어 회로(44)가 제 2 또는 제 4 임피던스 제어 회로에 상당한다.
또한, 임피던스 제어 회로(45)가 제 1 또는 제 3 임피던스 제어 회로에 상당하고, 임피던스 제어 회로(46)가 제 2 또는 제 4 임피던스 제어 회로에 상당한다.
본 발명은 여러 가지 용량성 부하를 구동하는 구동 회로 및 용량성 부하를 갖는 표시 장치 등의 여러 가지의 장치에 이용 가능하다.
Claims (10)
- 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급하기 위한 구동 회로로서,상기 구동 펄스를 높이기 위해서 제 1 전압을 공급하는 제 1 전압원과,상기 구동 펄스를 낮추기 위해서 상기 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과,한쪽 단부가 상기 제 1 전압원으로부터의 제 1 전압을 받는 제 1 스위칭 소자와,한쪽 단부가 상기 제 2 전압원으로부터의 제 2 전압을 받는 제 2 스위칭 소자와,한쪽 단부가 상기 제 1 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 상기 펄스 공급 경로에 접속되는 제 1 배선과,한쪽 단부가 상기 제 2 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 상기 펄스 공급 경로에 접속되는 제 2 배선과,상기 제 1 스위칭 소자의 한쪽 단부와 다른쪽 단부의 사이에 상기 제 1 스위칭 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와,상기 제 2 스위칭 소자의 한쪽 단부와 다른쪽 단부의 사이에 상기 제 2 스위칭 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하고,상기 제 1 및 제 2 스위칭 소자는 상기 표시 소자를 점등시키는 유지 기간에 있어서 상기 용량성 부하에 구동 펄스를 인가하기 위해서 작동하고,상기 제 1 임피던스 제어 회로는 상기 제 1 스위칭 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하며,상기 제 2 임피던스 제어 회로는 상기 제 2 스위칭 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하고,상기 복수의 제 1 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르고,상기 복수의 제 2 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른구동 회로.
- 제 1 항에 있어서,한쪽 단부가 펄스 공급 경로를 통해서 상기 용량성 부하에 접속되는 인덕턴스 소자와,상기 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자와,제 1 및 제 2 일방향성 도통 소자와,제 3 및 제 4 스위칭 소자를 더 구비하며,상기 제 1 일방향성 도통 소자 및 상기 제 3 스위칭 소자는 상기 회수용 용 량성 소자로부터 상기 인덕턴스 소자로의 전류 공급을 허용하도록 상기 인덕턴스 소자의 다른쪽 단부와 상기 회수용 용량성 소자의 사이에 직렬로 접속되고,상기 제 2 일방향성 도통 소자 및 상기 제 4 스위칭 소자는 상기 인덕턴스 소자로부터 상기 회수용 용량성 소자로의 전류 공급을 허용하도록 상기 인덕턴스 소자의 다른쪽 단부와 상기 회수용 용량성 소자의 사이에 직렬로 접속되는구동 회로.
- 제 2 항에 있어서,상기 제 3 스위칭 소자와 병렬로 접속되는 제 3 임피던스 제어 회로와,상기 제 4 스위칭 소자와 병렬로 접속되는 제 4 임피던스 제어 회로를 더 구비하고,상기 제 3 임피던스 제어 회로는 상기 제 3 스위칭 소자에 병렬로 접속되는 복수의 제 3 용량성 소자를 포함하며,상기 제 4 임피던스 제어 회로는 상기 제 4 스위칭 소자에 병렬로 접속되는 복수의 제 4 용량성 소자를 포함하고,상기 복수의 제 3 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 3 용량성 소자의 용량 성분의 값은 각각 다르고,상기 복수의 제 4 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 4 용량성 소자의 용량 성분의 값은 각각 다른구동 회로.
- 제 2 항에 있어서,상기 제 1 일방향성 도통 소자와 병렬로 접속되는 제 3 임피던스 제어 회로와,상기 제 2 일방향성 도통 소자와 병렬로 접속되는 제 4 임피던스 제어 회로를 더 구비하고,상기 제 3 임피던스 제어 회로는 상기 제 1 일방향성 도통 소자에 병렬로 접속되는 복수의 제 3 용량성 소자를 포함하며,상기 제 4 임피던스 제어 회로는 상기 제 2 일방향성 도통 소자에 병렬로 접속되는 복수의 제 4 용량성 소자를 포함하고,상기 복수의 제 3 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 3 용량성 소자의 용량 성분의 값은 각각 다르고,상기 복수의 제 4 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 4 용량성 소자의 용량 성분의 값은 각각 다른구동 회로.
- 제 1 항에 있어서,상기 복수의 제 1 용량성 소자는 제 1 번째~제 n 번째의 제 1 용량성 소자를 포함하고, 상기 복수의 제 2 용량성 소자는 제 1 번째~제 n 번째의 제 2 용량성 소자를 포함하며, n은 2 이상의 자연수이고,상기 제 1 번째~제 n 번째의 제 1 용량성 소자 중 상기 제 n 번째의 제 1 용량성 소자가 최소의 용량값을 갖고,상기 제 1 번째~제 n 번째의 제 2 용량성 소자 중 상기 제 n 번째의 제 2 용량성 소자가 최소의 용량값을 갖고,상기 제 1 임피던스 제어 회로는 상기 제 1 번째~제 (n-1) 번째의 제 1 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 1 저항성 소자를 더 포함하며,상기 제 2 임피던스 제어 회로는 상기 제 1 번째~제 (n-1) 번째의 제 2 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 2 저항성 소자를 더 포함하는구동 회로.
- 제 1 항에 있어서,상기 복수의 제 1 용량성 소자는 제 1 번째~제 n 번째의 제 1 용량성 소자를 포함하고, 상기 복수의 제 2 용량성 소자는 제 1 번째~제 n 번째의 제 2 용량성 소자를 포함하며, n은 2 이상의 자연수이고,상기 제 1 번째~제 n 번째의 제 1 용량성 소자 중 상기 제 n 번째의 제 1 용량성 소자가 최소의 용량값을 갖고,상기 제 1 번째~제 n 번째의 제 2 용량성 소자 중 상기 제 n 번째의 제 2 용량성 소자가 최소의 용량값을 가지며,상기 제 1 임피던스 제어 회로는 상기 제 1 번째~제 (n-1) 번째의 제 1 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 1 비드 코어를 더 포함하고,상기 제 2 임피던스 제어 회로는 상기 제 1 번째~제 (n-1) 번째의 제 2 용량성 소자에 각각 직렬로 접속된 제 1 번째~제 (n-1) 번째의 제 2 비드 코어를 더 포함하는구동 회로.
- 제 1 항에 있어서,상기 복수의 제 1 용량성 소자 각각은 제 1 적층 세라믹 콘덴서로 이루어지고,상기 복수의 제 2 용량성 소자 각각은 제 2 적층 세라믹 콘덴서로 이루어지는구동 회로.
- 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급하기 위한 구동 회로로서,상기 구동 펄스를 높이기 위해서 제 1 전압을 공급하는 제 1 전압원과,상기 구동 펄스를 낮추기 위해서 상기 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과,제 1, 제 2, 제 3 및 제 4 스위칭 소자와,한쪽 단부가 펄스 공급 경로를 통해서 상기 용량성 부하에 접속되는 인덕턴스 소자와,상기 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자와,제 1 및 제 2 일방향성 도통 소자와,상기 제 3 스위칭 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와,상기 제 4 스위칭 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하며,상기 제 1 스위칭 소자는 상기 제 1 전압원과 상기 펄스 공급 경로의 사이에 접속되고,상기 제 2 스위칭 소자는 상기 제 2 전압원과 상기 펄스 공급 경로의 사이에 접속되며,상기 제 1 및 제 2 스위칭 소자는 상기 표시 소자를 점등시키는 유지 기간에 있어서 상기 용량성 부하에 구동 펄스를 인가하기 위해서 작동하고,상기 제 1 일방향성 도통 소자 및 상기 제 3 스위칭 소자는 상기 회수용 용량성 소자로부터 상기 인덕턴스 소자로의 전류 공급을 허용하도록 상기 인덕턴스 소자의 다른쪽 단부와 상기 회수용 용량성 소자의 사이에 직렬로 접속되며,상기 제 2 일방향성 도통 소자 및 상기 제 4 스위칭 소자는 상기 인덕턴스 소자로부터 상기 회수용 용량성 소자로의 전류 공급을 허용하도록 상기 인덕턴스 소자의 다른쪽 단부와 상기 회수용 용량성 소자의 사이에 직렬로 접속되고,상기 제 1 임피던스 제어 회로는 상기 제 3 스위칭 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하며,상기 제 2 임피던스 제어 회로는 상기 제 4 스위칭 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하고,상기 복수의 제 1 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르고,상기 복수의 제 2 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른구동 회로.
- 구동 펄스를 펄스 공급 경로를 통해서 표시 소자를 포함하는 용량성 부하에 공급하기 위한 구동 회로로서,상기 구동 펄스를 높이기 위해서 제 1 전압을 공급하는 제 1 전압원과,상기 구동 펄스를 낮추기 위해서 상기 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과,제 1, 제 2, 제 3 및 제 4 스위칭 소자와,한쪽 단부가 펄스 공급 경로를 통해서 상기 용량성 부하에 접속되는 인덕턴스 소자와,상기 용량성 부하로부터 전하를 회수하기 위한 회수용 용량성 소자와,제 1 및 제 2 일방향성 도통 소자와,상기 제 1 일방향성 도통 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와,상기 제 2 일방향성 도통 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하며,상기 제 1 스위칭 소자는 상기 제 1 전압원과 상기 펄스 공급 경로의 사이에 접속되고,상기 제 2 스위칭 소자는 상기 제 2 전압원과 상기 펄스 공급 경로의 사이에 접속되며,상기 제 1 및 제 2 스위칭 소자는 상기 표시 소자를 점등시키는 유지 기간에 있어서 상기 용량성 부하에 구동 펄스를 인가하기 위해서 작동하고,상기 제 1 일방향성 도통 소자 및 상기 제 3 스위칭 소자는 상기 회수용 용량성 소자로부터 상기 인덕턴스 소자로의 전류 공급을 허용하도록 상기 인덕턴스 소자의 다른쪽 단부와 상기 회수용 용량성 소자의 사이에 직렬로 접속되며,상기 제 2 일방향성 도통 소자 및 상기 제 4 스위칭 소자는 상기 인덕턴스 소자로부터 상기 회수용 용량성 소자로의 전류 공급을 허용하도록 상기 인덕턴스 소자의 다른쪽 단부와 상기 회수용 용량성 소자의 사이에 직렬로 접속되고,상기 제 1 임피던스 제어 회로는 상기 제 1 일방향성 도통 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하며,상기 제 2 임피던스 제어 회로는 상기 제 2 일방향성 도통 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하고,상기 복수의 제 1 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르고,상기 복수의 제 2 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른구동 회로.
- 복수의 표시 소자로 이루어지는 용량성 소자를 포함하는 표시 패널과,구동 펄스를 펄스 공급 경로를 통해서 상기 용량성 부하에 공급하기 위한 구동 회로를 구비하되,상기 구동 회로는상기 구동 펄스를 높이기 위해서 제 1 전압을 공급하는 제 1 전압원과,상기 구동 펄스를 낮추기 위해서 상기 제 1 전압보다 낮은 제 2 전압을 공급하는 제 2 전압원과,한쪽 단부가 상기 제 1 전압원으로부터의 제 1 전압을 받는 제 1 스위칭 소자와,한쪽 단부가 상기 제 2 전압원으로부터의 제 2 전압을 받는 제 2 스위칭 소자와,한쪽 단부가 상기 제 1 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 상기 펄스 공급 경로에 접속되는 제 1 배선과,한쪽 단부가 상기 제 2 스위칭 소자의 다른쪽 단부에 접속되고, 다른쪽 단부가 상기 펄스 공급 경로에 접속되는 제 2 배선과,상기 제 1 스위칭 소자의 한쪽 단부와 다른쪽 단부의 사이에 상기 제 1 스위칭 소자와 병렬로 접속되는 제 1 임피던스 제어 회로와,상기 제 2 스위칭 소자의 한쪽 단부와 다른쪽 단부의 사이에 상기 제 2 스위칭 소자와 병렬로 접속되는 제 2 임피던스 제어 회로를 구비하고,상기 제 1 및 제 2 스위칭 소자는 상기 표시 소자를 점등시키는 유지 기간에 있어서 상기 용량성 부하에 구동 펄스를 인가하기 위해서 작동하며,상기 제 1 임피던스 제어 회로는 상기 제 1 스위칭 소자에 병렬로 접속되는 복수의 제 1 용량성 소자를 포함하고,상기 제 2 임피던스 제어 회로는 상기 제 2 스위칭 소자에 병렬로 접속되는 복수의 제 2 용량성 소자를 포함하며,상기 복수의 제 1 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 1 용량성 소자의 용량 성분의 값은 각각 다르고,상기 복수의 제 2 용량성 소자 각각은 등가 회로로서 용량 성분 및 인덕턴스 성분을 포함하되, 상기 복수의 제 2 용량성 소자의 용량 성분의 값은 각각 다른표시 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005123224 | 2005-04-21 | ||
| JPJP-P-2005-00123224 | 2005-04-21 | ||
| PCT/JP2006/308046 WO2006115095A1 (ja) | 2005-04-21 | 2006-04-17 | 駆動回路および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080002989A KR20080002989A (ko) | 2008-01-04 |
| KR100908539B1 true KR100908539B1 (ko) | 2009-07-20 |
Family
ID=37214717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020077026973A KR100908539B1 (ko) | 2005-04-21 | 2006-04-17 | 구동 회로 및 표시 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8144142B2 (ko) |
| EP (1) | EP1876579A4 (ko) |
| JP (1) | JP4516601B2 (ko) |
| KR (1) | KR100908539B1 (ko) |
| CN (1) | CN101164093B (ko) |
| TW (1) | TW200703180A (ko) |
| WO (1) | WO2006115095A1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4830526B2 (ja) * | 2006-02-14 | 2011-12-07 | パナソニック株式会社 | プラズマディスプレイ装置 |
| KR100869795B1 (ko) * | 2006-11-02 | 2008-11-21 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
| JPWO2009066423A1 (ja) * | 2007-11-19 | 2011-03-31 | パナソニック株式会社 | プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 |
| US20110001745A1 (en) * | 2008-02-06 | 2011-01-06 | Panasonic Corporation | Capacitive load drive device, plasma display device with a capacitive load drive device, and drive method for a plasma display panel |
| JP5249325B2 (ja) | 2008-05-29 | 2013-07-31 | パナソニック株式会社 | 表示装置およびその駆動方法 |
| JP5444142B2 (ja) * | 2010-07-06 | 2014-03-19 | 株式会社日立製作所 | 電力変換器、及びこれを用いたモータ駆動装置 |
| WO2012063285A1 (ja) | 2010-11-10 | 2012-05-18 | パナソニック株式会社 | 有機ｅｌ表示パネル及びその駆動方法 |
| WO2015038369A1 (en) * | 2013-09-10 | 2015-03-19 | Efficient Power Conversion Corporation | High efficiency voltage mode class d topology |
| JP6395956B2 (ja) * | 2015-12-22 | 2018-09-26 | 三菱電機株式会社 | ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置 |
| JP6238257B1 (ja) * | 2016-06-28 | 2017-11-29 | 三菱電機株式会社 | 電力変換装置 |
| JP7316034B2 (ja) * | 2018-11-14 | 2023-07-27 | ローム株式会社 | ドライバ回路 |
| CN111884491B (zh) * | 2020-06-23 | 2022-04-08 | 华为技术有限公司 | 一种具有能量回收功能的驱动电路及开关电源 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262058B1 (ko) | 1996-05-17 | 2000-07-15 | 아끼구사 나오유끼 | 플라즈마 디스플레이 패널 구동방법 및 이 구동방법을 이용한 플라즈마 디스플레이 장치 |
| KR100301352B1 (ko) | 1995-08-03 | 2001-11-03 | 아끼구사 나오유끼 | 플라즈마 디스플레이패널, 그 구동방법 및 플라즈마디스플레이 장치 |
| KR100739596B1 (ko) | 2006-03-13 | 2007-07-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 장치 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4866349A (en) * | 1986-09-25 | 1989-09-12 | The Board Of Trustees Of The University Of Illinois | Power efficient sustain drivers and address drivers for plasma panel |
| JP2642956B2 (ja) | 1988-07-20 | 1997-08-20 | 富士通株式会社 | プラズマディスプレイパネル駆動方法及びその回路 |
| JP2541325B2 (ja) * | 1989-12-12 | 1996-10-09 | 三菱電機株式会社 | 出力バツフア回路 |
| JPH0645899A (ja) * | 1992-07-22 | 1994-02-18 | Toyo Electric Mfg Co Ltd | スナバ回路 |
| US5659339A (en) * | 1994-09-30 | 1997-08-19 | Sun Microsystems, Inc. | Method and apparatus for reducing electromagnetic interference radiated by flat panel display systems |
| JP3183211B2 (ja) | 1996-06-26 | 2001-07-09 | 住友金属鉱山株式会社 | 外壁パネルの取付け構造および取付け金具 |
| JP3897896B2 (ja) * | 1997-07-16 | 2007-03-28 | 三菱電機株式会社 | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 |
| US5973906A (en) | 1998-03-17 | 1999-10-26 | Maxwell Energy Products, Inc. | Chip capacitors and chip capacitor electromagnetic interference filters |
| JP2001024491A (ja) | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
| JP2001035383A (ja) * | 1999-07-15 | 2001-02-09 | Sony Corp | 平面型表示装置とその製造方法 |
| JP3369535B2 (ja) | 1999-11-09 | 2003-01-20 | 松下電器産業株式会社 | プラズマディスプレイ装置 |
| JP4051845B2 (ja) * | 2000-01-13 | 2008-02-27 | 日本精工株式会社 | 直動案内軸受装置 |
| US6525622B1 (en) * | 2000-11-17 | 2003-02-25 | Sun Microsystems, Inc. | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure |
| US6606012B2 (en) * | 2001-04-03 | 2003-08-12 | Sun Microsystems, Inc. | Wideband bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure |
| JP4116275B2 (ja) * | 2001-09-27 | 2008-07-09 | カルソニックカンセイ株式会社 | ブラシレスモータの駆動装置 |
| JP4035988B2 (ja) * | 2001-12-06 | 2008-01-23 | 株式会社デンソー | セラミック積層体及びその製造方法 |
| US6870436B2 (en) | 2002-03-11 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Method and apparatus to attenuate power plane noise on a printed circuit board using high ESR capacitors |
| DE10255475A1 (de) * | 2002-11-28 | 2004-06-09 | Philips Intellectual Property & Standards Gmbh | Entkopplungsmodul zum Auskoppeln hochfrequenter Signale aus einer mit einer Induktivität behafteten Spannungsversorgungsleitung |
-
2006
- 2006-04-17 EP EP06731975A patent/EP1876579A4/en not_active Ceased
- 2006-04-17 US US11/911,978 patent/US8144142B2/en not_active Expired - Fee Related
- 2006-04-17 WO PCT/JP2006/308046 patent/WO2006115095A1/ja active Application Filing
- 2006-04-17 JP JP2007514583A patent/JP4516601B2/ja not_active Expired - Fee Related
- 2006-04-17 CN CN2006800134033A patent/CN101164093B/zh not_active Expired - Fee Related
- 2006-04-17 KR KR1020077026973A patent/KR100908539B1/ko not_active IP Right Cessation
- 2006-04-20 TW TW095114134A patent/TW200703180A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301352B1 (ko) | 1995-08-03 | 2001-11-03 | 아끼구사 나오유끼 | 플라즈마 디스플레이패널, 그 구동방법 및 플라즈마디스플레이 장치 |
| KR100262058B1 (ko) | 1996-05-17 | 2000-07-15 | 아끼구사 나오유끼 | 플라즈마 디스플레이 패널 구동방법 및 이 구동방법을 이용한 플라즈마 디스플레이 장치 |
| KR100739596B1 (ko) | 2006-03-13 | 2007-07-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080002989A (ko) | 2008-01-04 |
| JP4516601B2 (ja) | 2010-08-04 |
| CN101164093A (zh) | 2008-04-16 |
| WO2006115095A1 (ja) | 2006-11-02 |
| CN101164093B (zh) | 2010-10-06 |
| EP1876579A4 (en) | 2010-03-17 |
| TW200703180A (en) | 2007-01-16 |
| US8144142B2 (en) | 2012-03-27 |
| US20090073153A1 (en) | 2009-03-19 |
| EP1876579A1 (en) | 2008-01-09 |
| JPWO2006115095A1 (ja) | 2008-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100908539B1 (ko) | 구동 회로 및 표시 장치 | |
| KR100837970B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP4116302B2 (ja) | プラズマディスプレイ装置 | |
| US20140327378A1 (en) | Driver device and driving method for driving a capacitive load, in particular an ultrasound transducer | |
| JP4520551B2 (ja) | 駆動回路および表示装置 | |
| JP3274444B2 (ja) | 駆動回路および表示装置 | |
| JP4830526B2 (ja) | プラズマディスプレイ装置 | |
| KR20070042390A (ko) | 전자기파 장애를 줄일 수 있는 플라즈마 디스플레이 패널의구동 회로 | |
| JP4559244B2 (ja) | 表示パネル駆動装置 | |
| JP2008292561A (ja) | 容量性負荷駆動装置、駆動方法、及びそれを用いたプラズマディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120621 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |