JPWO2006115095A1 - 駆動回路および表示装置 - Google Patents

Abstract

第１のインピーダンス制御回路（４１）は第１のトランジスタ（Ｑ１）に並列に接続される複数のコンデンサを含み、第２のインピーダンス制御回路（４２）は第２のトランジスタ（Ｑ２）に並列に接続される複数のコンデンサを含む。第１のインピーダンス制御回路（４１）のコンデンサ（Ｃ１１……Ｃ１ｎ）はそれぞれ異なる容量値を有し、第２のインピーダンス制御回路（４２）のコンデンサ（Ｃ２１……Ｃ２ｎ）はそれぞれ異なる容量値を有する。第１のインピーダンス制御回路（４１）のコンデンサの自己共振周波数はそれぞれ異なり、第２のインピーダンス制御回路（４２）のコンデンサの自己共振周波数はそれぞれ異なる。第１および第２のトランジスタ（Ｑ１，Ｑ２）から発生する複数の周波数を有するスイッチングノイズは、第１および第２のインピーダンス制御回路（４１，４２）を通して電源端子および接地端子に吸収される。

Description

本発明は、駆動パルスにより容量性負荷を駆動するための駆動回路およびこの駆動回路を用いた表示装置に関する。

容量性負荷を駆動する従来の駆動回路としては、例えば、プラズマディスプレイパネルのサステイン電極を駆動するサステインドライバが知られている。

図１６は、従来のサステインドライバの構成を示す回路図である。図１６に示すように、サステインドライバ４００は、回収コンデンサＣ４０１、回収コイルＬ４０１、スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２およびダイオードＤ４０１，Ｄ４０２を含む。

スイッチＳＷ１１は、電源端子Ｖ４とノードＮ１１との間に接続され、スイッチＳＷ１２は、ノードＮ１１と接地端子との間に接続されている。電源端子Ｖ４には、電源電圧Ｖｓｕｓが印加される。ノードＮ１１は、例えば４８０本のサステイン電極に接続され、図１６では、複数のサステイン電極と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。

回収コンデンサＣ４０１は、ノードＮ１３と接地端子との間に接続されている。ノードＮ１３とノードＮ１２との間にスイッチＳＷ２１およびダイオードＤ４０１が直列に接続され、ノードＮ１２とノードＮ１３との間にダイオードＤ４０２およびスイッチＳＷ２２が直列に接続されている。回収コイルＬ４０１は、ノードＮ１２とノードＮ１１との間に接続されている。

図１７は、図１６のサステインドライバ４００の維持期間の動作を示すタイミング図である。図１７には、図１６のノードＮ１１の電圧およびスイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２の動作が示される。スイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２のオン状態をハイレベルで示し、オフ状態をローレベルで示す。

まず、期間Ｔａにおいて、スイッチＳＷ２１がオンし、スイッチＳＷ１２がオフする。このとき、スイッチＳＷ１１，ＳＷ２２はオフしている。これにより、回収コイルＬ４０１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電位が緩やかに上昇する。次に、期間Ｔｂにおいて、スイッチＳＷ２１がオフし、スイッチＳＷ１１がオンする。これにより、ノードＮ１１の電位が急激に上昇し、期間ＴｃではノードＮ１１の電位が電源電圧Ｖｓｕｓに固定される。

次に、期間Ｔｄでは、スイッチＳＷ１１がオフし、スイッチＳＷ２２がオンする。これにより、回収コイルＬ４０１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電位が緩やかに降下する。その後、期間Ｔｅにおいて、スイッチＳＷ２２がオフし、スイッチＳＷ１２がオンする。これにより、ノードＮ１１の電位が急激に降下し、接地電位に固定される。上記の動作を維持期間において繰り返し行うことにより、複数のサステイン電極に周期的な維持パルスＰｓｕが印加される。

上記のように、維持パルスＰｓｕの立ち上がり部分および立ち下がり部分は、スイッチＳＷ２１またはスイッチＳＷ２２の動作による期間Ｔａ，ＴｄのＬＣ共振部とスイッチＳＷ１１またはスイッチＳＷ１２のオン動作による期間Ｔｂ，Ｔｅのエッジ部ｅ１，ｅ２とで構成されている（特許文献１参照）。
特許第３３６９５３５号公報

上記のスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２は、通常、スイッチング素子であるＦＥＴ（電界効果型トランジスタ）により構成され、各ＦＥＴは寄生容量としてドレイン・ソース間に容量を有し、各ＦＥＴに接続される配線は、インダクタンス成分を有している。このため、スイッチＳＷ１１等がスイッチング動作を行ったときにスイッチングノイズが発生する。それにより、複数のサステイン電極にスイッチングノイズが印加され、複数のサステイン電極がアンテナとなり不要な電磁波が幅射される。

そこで、特許文献１の駆動回路では、各ＦＥＴのドレイン・ソース間に１個のコンデンサを並列に接続することにより、ＦＥＴのスイッチングノイズを吸収している。

しかしながら、この場合、特定の周波数成分を有するスイッチングノイズしか吸収することができない。そのため、種々の周波数成分を有するスイッチングノイズを十分に抑制することができない。その結果、高周波の電磁波の幅射を十分に抑制することができない。

このような種々の周波数成分を有する高周波の電磁波の幅射は、他の電子機器に電磁的な悪影響を及ぼすおそれがある。そのため、広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することが望まれる。

本発明の目的は、広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる駆動回路およびその駆動回路を用いた表示装置を提供することである。

（１）
本発明の一局面に従う駆動回路は、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、一端が第１の電圧源からの第１の電圧を受ける第１のスイッチング素子と、一端が第２の電圧源からの第２の電圧を受ける第２のスイッチング素子と、一端が第１のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第１の配線と、一端が第２のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第２の配線と、第１のスイッチング素子の一端と他端との間に第１のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、第２のスイッチング素子の一端と他端との間に第２のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１のインピーダンス制御回路は、第１スイッチング素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第２のスイッチング素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その駆動回路においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。第１および第２のスイッチング素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第１のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して第１の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第２のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して第２の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

（２）
駆動回路は、一端がパルス供給経路を通して容量性負荷に接続されるインダクタンス素子と、容量性負荷から電荷を回収するための回収用容量性素子と、第１および第２の一方向性導通素子と、第３および第４のスイッチング素子とをさらに備え、第１の一方向性導通素子および第３のスイッチング素子は、回収用容量性素子からインダクタンス素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第２の一方向性導通素子および第４のスイッチング素子は、インダクタンス素子から回収用容量性素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続されてもよい。

この場合、回収用容量性素子から第１の一方向性導通素子、第３のスイッチング素子、インダクタンス素子およびパルス供給経路を通して容量性負荷に電流が供給される。また、容量性負荷からパルス供給経路、インダクタンス素子、第２の一方向性導通素子および第４のスイッチング素子を通して回収用容量性素子に電流が供給される。

それにより、表示素子を含む容量性負荷に供給される駆動パルスの立ち上がりの一部が回収用容量性素子から容量性負荷に電流が供給されることにより行われ、駆動パルスの立ち下りの一部が容量性負荷から回収用容量性素子に電流が供給されることにより行われる。したがって、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制しつつ消費電力を低減することができる。

（３）
駆動回路は、第３のスイッチング素子と並列に接続される第３のインピーダンス制御回路と、第４のスイッチング素子と並列に接続される第４のインピーダンス制御回路とをさらに備え、第３のインピーダンス制御回路は、第３スイッチング素子に並列に接続される複数の第３の容量性素子を含み、第４のインピーダンス制御回路は、第４スイッチング素子に並列に接続される複数の第４の容量性素子を含み、複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第３の容量性素子の容量成分の値はそれぞれ異なり、複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第４の容量性素子の容量成分の値はそれぞれ異なってもよい。

この場合、第３のインピーダンス制御回路の複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第３の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第３の容量性素子の容量成分の値はそれぞれ異なるので、複数の第３の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第３のインピーダンス制御回路のインピーダンスが低減する。したがって、第３のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第３のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第４のインピーダンス制御回路の複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第４の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第４の容量性素子の容量成分の値はそれぞれ異なるので、複数の第４の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第４のインピーダンス制御回路のインピーダンスが低減する。したがって、第４のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第４のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（４）
駆動回路は、第１の一方向性導通素子と並列に接続される第３のインピーダンス制御回路と、第２の一方向性導通素子と並列に接続される第４のインピーダンス制御回路とをさらに備え、第３のインピーダンス制御回路は、第１の一方向性導通素子に並列に接続される複数の第３の容量性素子を含み、第４のインピーダンス制御回路は、第２の一方向性導通素子に並列に接続される複数の第４の容量性素子を含み、複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第３の容量性素子の容量成分の値はそれぞれ異なり、複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第４の容量性素子の容量成分の値はそれぞれ異なってもよい。

この場合、第３のインピーダンス制御回路の複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第３の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第３の容量性素子の容量成分の値はそれぞれ異なるので、複数の第３の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第３のインピーダンス制御回路のインピーダンスが低減する。したがって、第１の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第３のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第４のインピーダンス制御回路の複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第４の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第４の容量性素子の容量成分の値はそれぞれ異なるので、複数の第４の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第４のインピーダンス制御回路のインピーダンスが低減する。したがって、第２の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第４のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（５）
複数の第１の容量性素子は第１番目〜第ｎ番目の第１の容量性素子を含み、複数の第２の容量性素子は第１番目〜第ｎ番目の第２の容量性素子を含み、ｎは２以上の自然数であり、第１番目〜第ｎ番目の第１の容量性素子のうち第ｎ番目の第１の容量性素子が最小の容量値を有し、第１番目〜第ｎ番目の第２の容量性素子のうち第ｎ番目の第２の容量性素子が最小の容量値を有し、第１のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第１の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第１の抵抗性素子をさらに含み、第２のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第２の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第２の抵抗性素子をさらに含んでもよい。

この場合、第１番目〜第ｎ番目の第１の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第１の抵抗性素子により反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。

同様に、第１番目〜第ｎ番目の第２の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第２の抵抗性素子により反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。

それにより、広帯域に渡るスイッチングノイズが第１および第２のインピーダンス制御回路を通して第１および第２の電圧源に吸収される。その結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（６）
複数の第１の容量性素子は第１番目〜第ｎ番目の第１の容量性素子を含み、複数の第２の容量性素子は第１番目〜第ｎ番目の第２の容量性素子を含み、ｎは２以上の自然数であり、第１番目〜第ｎ番目の第１の容量性素子のうち第ｎ番目の第１の容量性素子が最小の容量値を有し、第１番目〜第ｎ番目の第２の容量性素子のうち第ｎ番目の第１の容量性素子が最小の容量値を有し、第１のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第１の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第１のビーズコアをさらに含み、第２のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第２の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第２のビーズコアをさらに含んでもよい。

この場合、第１番目〜第ｎ番目の第１の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第１のビーズコアにより反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。このとき、第ｎ番目の第１の容量性素子の自己共振周波数よりも低周波領域でのインピーダンス特性の劣化が生じない。

同様に、第１番目〜第ｎ番目の第２の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第２のビーズコアにより反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。この場合、第ｎ番目の第２の容量性素子の自己共振周波数よりも低周波領域でのインピーダンス特性の劣化が生じない。

それにより、広帯域に渡るスイッチングノイズが第１および第２のインピーダンス制御回路を通して第１および第２の電圧源に吸収される。その結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（７）
複数の第１の容量性素子の各々は第１の積層セラミックコンデンサからなり、複数の第２の容量性素子の各々は第２の積層セラミックコンデンサからなってもよい。

この場合、複数の第１の容量性負荷および複数の第２の容量性負荷が十分に自己共振することができる。それにより、各第１の容量性素子のインピーダンスおよび各第２の容量性素子のインピーダンスが特定の周波数で十分に低減する。その結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（８）
本発明の他の局面に従う駆動回路は、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、第１、第２、第３および第４のスイッチング素子と、一端がパルス供給経路を通して容量性負荷に接続されるインダクタンス素子と、容量性負荷から電荷を回収するための回収用容量性素子と、第１および第２の一方向性導通素子と、第３のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、第４のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、第１のスイッチング素子は第１の電圧源とパルス供給経路との間に接続され、第２のスイッチング素子は第２の電圧源とパルス供給経路との間に接続され、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１の一方向性導通素子および第３のスイッチング素子は、回収用容量性素子からインダクタンス素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第２の一方向性導通素子および第４のスイッチング素子は、インダクタンス素子から回収用容量性素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第１のインピーダンス制御回路は、第３スイッチング素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第４スイッチング素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その駆動回路においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。

また、回収用容量性素子から第１の一方向性導通素子、第３のスイッチング素子、インダクタンス素子およびパルス供給経路を通して容量性負荷に電流が供給される。また、容量性負荷からパルス供給経路、インダクタンス素子、第２の一方向性導通素子および第４のスイッチング素子を通して回収用容量性素子に電流が供給される。

それにより、表示素子を含む容量性負荷に供給される駆動パルスの立ち上がりの一部が回収用容量性素子から容量性負荷に電流が供給されることにより行われ、駆動パルスの立ち下りの一部が容量性負荷から回収用容量性素子に電流が供給されることにより行われる。したがって、消費電力を低減することができる。

このとき、第３および第４のスイッチング素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

この場合、第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第３のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第４のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

（９）
本発明のさらに他の局面に従う駆動回路は、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、第１、第２、第３および第４のスイッチング素子と、一端がパルス供給経路を通して容量性負荷に接続されるインダクタンス素子と、容量性負荷から電荷を回収するための回収用容量性素子と、第１および第２の一方向性導通素子と、第１の一方向性導通素子と並列に接続される第１のインピーダンス制御回路と、第２の一方向性導通素子と並列に接続される第２のインピーダンス制御回路とを備え、第１のスイッチング素子は第１の電圧源とパルス供給経路との間に接続され、第２のスイッチング素子は第２の電圧源とパルス供給経路との間に接続され、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１の一方向性導通素子および第３のスイッチング素子は、回収用容量性素子からインダクタンス素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第２の一方向性導通素子および第４のスイッチング素子は、インダクタンス素子から回収用容量性素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第１のインピーダンス制御回路は、第１の一方向性導通素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第２の一方向性導通素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その駆動回路においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。

また、回収用容量性素子から第１の一方向性導通素子、第３のスイッチング素子、インダクタンス素子およびパルス供給経路を通して容量性負荷に電流が供給される。また、容量性負荷からパルス供給経路、インダクタンス素子、第２の一方向性導通素子および第４のスイッチング素子を通して回収用容量性素子に電流が供給される。

それにより、表示素子を含む容量性負荷に供給される駆動パルスの立ち上がりの一部が回収用容量性素子から容量性負荷に電流が供給されることにより行われ、駆動パルスの立ち下りの一部が容量性負荷から回収用容量性素子に電流が供給されることにより行われる。したがって、消費電力を低減することができる。

このとき、第１および第２の一方向性導通素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

この場合、第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第１の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第２の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

（１０）
本発明のさらに他の局面に従う表示装置は、複数の表示素子からなる容量性素子を含む表示パネルと、駆動パルスをパルス供給経路を通して容量性負荷に供給するための駆動回路とを備え、駆動回路は、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、一端が第１の電圧源からの第１の電圧を受ける第１のスイッチング素子と、一端が第２の電圧源からの第２の電圧を受ける第２のスイッチング素子と、一端が第１のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第１の配線と、一端が第２のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第２の配線と、第１のスイッチング素子の一端と他端との間に第１のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、第２のスイッチング素子の一端と他端との間に第２のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１のインピーダンス制御回路は、第１スイッチング素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第２のスイッチング素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その表示装置においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示パネルの複数の表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。第１および第２のスイッチング素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第１のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して第１の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第２のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して第２の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

本発明によれば、複数の周波数を有するスイッチングノイズが低減されるので、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

図１は本発明の第１の実施の形態に係るサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図 図２は図１のＰＤＰにおけるスキャン電極およびサステイン電極の駆動電圧の一例を示すタイミング図 図３は図１に示すサステインドライバの構成を示す回路図 図４はサステインドライバの維持期間の動作を説明するためのタイミング図 図５はインピーダンス制御回路の構成の第１の例を示す回路図 図６は積層セラミックコンデンサ、タンタル電解コンデンサおよびアルミニウム電解コンデンサのインピーダンス特性を示す図 図７（ａ）は１個の積層セラミックコンデンサの内部等価回路を示す図、図７（ｂ）は１個の積層セラミックコンデンサのインピーダンス特性の計算結果を示す図 図８（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図、図８（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図 図９は２個の積層セラミックコンデンサの並列回路における反共振を説明するための図 図１０はインピーダンス制御回路の構成の第２の例を示す回路図 図１１（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図、図１１（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図 図１２はインピーダンス制御回路の構成の第３の例を示す回路図 図１３は積層セラミックコンデンサおよびビーズコアのインピーダンス特性を示す図 図１４は本発明の第２の実施の形態に係るサステインドライバの構成を示す回路図 図１５は本発明の第３の実施の形態に係るサステインドライバの構成を示す回路図 図１６は従来のサステインドライバの構成を示す回路図 図１７は図１６のサステインドライバの維持期間の動作を示すタイミング図

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

本発明による駆動回路の一例として、プラズマディスプレイ装置に用いられるサステインドライバについて説明する。

（１）第１の実施の形態
（１−１）プラズマディスプレイ装置の構成
図１は本発明の第１の実施の形態に係るサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図である。

図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、データドライバ２、スキャンドライバ３、複数のスキャンドライバＩＣ（集積回路）３ａおよびサステインドライバ４を含む。

ＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は、画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は、画面の水平方向に配列されている。また、複数のサステイン電極１３は、共通に接続されている。アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点には、放電セルＤＣが形成され、各放電セルＤＣが画面上の画素を構成する。図１には、１つの放電セルＤＣのみが点線で示される。

データドライバ２は、ＰＤＰ１の複数のアドレス電極１１に接続されている。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３に接続されている。各スキャンドライバＩＣ３ａには、ＰＤＰ１の複数のスキャン電極１２が接続されている。サステインドライバ４は、ＰＤＰ１の複数のサステイン電極１３に接続されている。

データドライバ２は、書き込み期間において、画像データに応じてＰＤＰ１の該当するアドレス電極１１に書き込みパルスを印加する。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３により駆動され、書き込み期間において、シフトパルスＳＨを垂直走査方向にシフトしつつＰＤＰ１の複数のスキャン電極１２に書き込みパルスを順に印加する。これにより、該当する放電セルＤＣにおいてアドレス放電が行われる。

また、複数のスキャンドライバＩＣ３ａは、維持期間において、周期的な維持パルスをＰＤＰ１の複数のスキャン電極１２に印加する。一方、サステインドライバ４は、維持期間において、ＰＤＰ１の複数のサステイン電極１３にスキャン電極１２の維持パルスに対して１８０°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セルＤＣにおいて維持放電が行われる。

（１−２）ＰＤＰ１における駆動電圧
図２は図１のＰＤＰ１におけるスキャン電極１２およびサステイン電極１３の駆動電圧の一例を示すタイミング図である。

初期化および書き込み期間には、複数のスキャン電極１２に初期化パルス（セットアップパルス）Ｐｓｅｔが同時に印加される。その後、複数のスキャン電極１２に書き込みパルスＰｗが順に印加される。これにより、ＰＤＰ１の該当する放電セルＤＣにおいてアドレス放電が起こる。

次に、維持期間において、複数のスキャン電極１２に維持パルスＰｓｃが周期的に印加され、複数のサステイン電極１３に維持パルスＰｓｕが周期的に印加される。維持パルスＰｓｕの位相は、維持パルスＰｓｃの位相に対して１８０°ずれている。これにより、アドレス放電に続いて維持放電が起こる。

（１−３）サステインドライバ４の構成
次に、図１に示すサステインドライバ４について説明する。図３は図１に示すサステインドライバ４の構成を示す回路図である。

図３のサステインドライバ４は、スイッチング素子であるｎチャネル型のＦＥＴ（電界効果型トランジスタ；以下、トランジスタと称する）Ｑ１〜Ｑ４、インピーダンス制御回路４１，４２、回収コンデンサＣｒ、回収コイルＬおよびダイオードＤ１，Ｄ２を含む。インピーダンス制御回路４１，４２の構成については後述する。

トランジスタＱ１は、一端が電源端子Ｖ１に接続され、他端が配線Ｌｉ１を通してノードＮ１に接続され、ゲートには制御信号Ｓ１が入力される。トランジスタＱ１は、寄生容量としてドレイン・ソース間の容量ＣＰ１を有し、トランジスタＱ１のドレイン・ソース間には、インピーダンス制御回路４１がトランジスタＱ１と並列に接続される。電源端子Ｖ１には、電源電圧Ｖｓｕｓが印加される。

トランジスタＱ２は、一端が配線Ｌｉ２を通してノードＮ１に接続され、他端が接地端子に接続され、ゲートには制御信号Ｓ２が入力される。トランジスタＱ２は、寄生容量としてドレイン・ソース間の容量ＣＰ２を有し、トランジスタＱ２のドレイン・ソース間には、インピーダンス制御回路４２がトランジスタＱ２と並列に接続される。

ノードＮ１は、配線Ｌｉ０を通して例えば４８０本のサステイン電極１３に接続されているが、図３では、複数のサステイン電極１３と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。

回収コンデンサＣｒは、ノードＮ３と接地端子との間に接続されている。トランジスタＱ３およびダイオードＤ１は、ノードＮ３とノードＮ２との間に直列に接続されている。ダイオードＤ２およびトランジスタＱ４は、ノードＮ２とノードＮ３との間に直列に接続されている。トランジスタＱ３のゲートには制御信号Ｓ３が入力され、トランジスタＱ４のゲートには制御信号Ｓ４が入力される。回収コイルＬはノードＮ２とノードＮ１との間に接続されている。

（１−４）サステインドライバ４の動作
次に、上記のように構成されたサステインドライバ４の維持期間の動作について説明する。図４はサステインドライバ４の維持期間の動作を説明するためのタイミング図である。図４には、トランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４およびノードＮ１〜Ｎ３の各電圧が示される。

まず、時刻ｔ１において、制御信号Ｓ２がローレベルになってトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになってトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにあってトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにあってトランジスタＱ４はオフしている。したがって、回収コンデンサＣｒがトランジスタＱ３およびダイオードＤ１を通して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電位が滑らかに上昇する。このとき、回収コンデンサＣｒの電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを通してパネル容量Ｃｐへ放出される。

また、トランジスタＱ３、ダイオードＤ１および回収コイルＬを通して流れる電流は、パネル容量Ｃｐに流入するだけでなく、配線Ｌｉ１を通してトランジスタＱ１のドレイン・ソース間の容量ＣＰ１およびインピーダンス制御回路４１に流れるとともに、配線Ｌｉ２を通してトランジスタＱ２のドレイン・ソース間の容量ＣＰ２およびインピーダンス制御回路４２にも流れる。

次に、時刻ｔ２において、制御信号Ｓ１がハイレベルになってトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになってトランジスタＱ３がオフする。したがって、ノードＮ１が電源端子Ｖ１に接続され、ノードＮ１の電位が急激に上昇し、電源電圧Ｖｓｕｓに固定される。このとき、トランジスタＱ１から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ１のドレイン・ソース間の容量ＣＰ１および配線Ｌｉ１のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

このとき、トランジスタＱ１から発生したスイッチングノイズはコンデンサＣＰ１およびインピーダンス制御回路４１を通して電源端子Ｖ１に戻り、かつコンデンサＣＰ２およびインピーダンス制御回路４２を通して接地端子に戻る。それにより、サステイン電極１３へのスイッチングノイズによる影響が低減され、不要輻射の発生が抑制される。インピーダンス制御回路４１，４２の動作については後述する。

次に、時刻ｔ３において、制御信号Ｓ１がローレベルになってトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになってトランジスタＱ４がオンする。したがって、回収コンデンサＣｒがダイオードＤ２およびトランジスタＱ４を通して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電位が緩やかに降下する。このとき、パネル容量Ｃｐに蓄えられた電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を通して回収コンデンサＣｒに蓄えられ、電荷の回収が行われる。

次に、時刻ｔ４において、制御信号Ｓ２がハイレベルになってトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになってトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電位が急激に降下し、接地電位に固定される。このとき、トランジスタＱ２から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ２のドレイン・ソース間の容量ＣＰ２および配線Ｌｉ２のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

このとき、トランジスタＱ２から発生したスイッチングノイズはコンデンサＣＰ１およびインピーダンス制御回路４１を通して電源端子Ｖ１に戻り、かつコンデンサＣＰ２およびインピーダンス制御回路４２を通して接地端子に戻る。それにより、サステイン電極１３へのスイッチングノイズによる影響が低減され、不要輻射の発生が抑制される。インピーダンス制御回路４１，４２の動作については後述する。

上記の動作が維持期間において繰り返し行われる。この場合、インピーダンス制御回路４１，４２の働きによりトランジスタＱ１，Ｑ２から発生する広帯域のスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が抑制される。

本実施の形態では、インピーダンス制御回路４１，４２として以下の第１〜第３の構成のいずれかが用いられる。

（１−５）インピーダンス制御回路４１，４２の構成の第１の例
図５はインピーダンス制御回路４１，４２の構成の第１の例を示す回路図である。

図５に示すように、インピーダンス制御回路４１はｎ個のコンデンサＣ１１〜Ｃ１ｎを含む。ｎは２以上の自然数である。コンデンサＣ１１〜Ｃ１ｎはトランジスタＱ１に並列に接続されている。コンデンサＣ１１〜Ｃ１ｎとトランジスタＱ１との接続点は、トランジスタＱ１のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ１１〜Ｃ１ｎとトランジスタＱ１とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。コンデンサＣ１１〜Ｃ１ｎはそれぞれ異なる容量値を有する。ここでは、コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。

また、インピーダンス制御回路４２はｎ個のコンデンサＣ２１〜Ｃ２ｎを含む。ｎは２以上の自然数である。コンデンサＣ２１〜Ｃ２ｎはトランジスタＱ２に並列に接続されている。コンデンサＣ２１〜Ｃ２ｎとトランジスタＱ２との接続点は、トランジスタＱ２のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ２１〜Ｃ２ｎとトランジスタＱ２とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。コンデンサＣ２１〜Ｃ２ｎはそれぞれ異なる容量値を有する。ここでは、コンデンサＣ２１〜Ｃ２ｎの容量値はこの順に減少し、コンデンサＣ２ｎが最も小さな容量値を有する。

本実施の形態では、コンデンサＣ１１〜Ｃ１ｎ，Ｃ２１〜Ｃ２ｎは積層セラミックコンデンサからなる。

図６は積層セラミックコンデンサ、タンタル電解コンデンサおよびアルミニウム電解コンデンサのインピーダンス特性を示す図である。

図６には、１０μＦのタンタル電解コンデンサ、１０μＦのアルミニウム電解コンデンサ、および１μＦ、４．７μＦおよび１０μＦの積層セラミックコンデンサのインピーダンスと周波数との関係を示す。縦軸がインピーダンスを示し、横軸が周波数を示す。

積層セラミックコンデンサでは、インピーダンス特性にディップ（極小部分）Ｄｐが生じる。このディップＤｐの周波数が自己共振周波数である。積層セラミックコンデンサの自己共振周波数は容量値により異なる。これに対して、タンタル電解コンデンサおよびアルミニウム電解コンデンサでは、インピーダンス特性にディップが生じない。

図５のインピーダンス制御回路４１では、容量値の異なるｎ個のコンデンサＣ１１〜Ｃ１ｎがトランジスタＱ１に並列に接続されているので、ｎ個の異なる自己共振周波数帯域でスイッチングノイズが電源端子Ｖ１に吸収される。

同様に、インピーダンス制御回路４２では、容量値の異なるｎ個のコンデンサＣ２１〜Ｃ２ｎがトランジスタＱ２に並列に接続されているので、ｎ個の異なる自己共振周波数帯域でスイッチングノイズが接地端子に吸収される。

トランジスタＱ１，Ｑ２がスイッチングノイズを発生しているので、配線Ｌｉ１，Ｌｉ２の影響を少なくするためにトランジスタＱ１の近傍にコンデンサＣ１１〜Ｃ１ｎを配置し、コンデンサＣ２１〜Ｃ２ｎの近傍にコンデンサＣ２１〜Ｃ２ｎを配置することが好ましい。それにより、配線Ｌｉ１，Ｌｉ２の影響を除くことができる。したがって、図３の配線Ｌｉ０と接地端子との間にコンデンサが挿入された場合に比べて、トランジスタＱ１，Ｑ２から発生するスイッチングノイズを十分に吸収することができる。

ここで、図５のインピーダンス制御回路４１，４２の機能を図７および図８を用いて説明する。

図７（ａ）は１個の積層セラミックコンデンサの内部等価回路を示す図であり、図７（ｂ）は１個の積層セラミックコンデンサのインピーダンス特性の計算結果を示す図である。図７（ｂ）において、横軸は周波数、縦軸は利得である。

図７（ａ）において、積層セラミックコンデンサＣ１０は、容量成分Ｃ１、インダクタンス成分Ｌ１および抵抗成分Ｒ１を有する。本例では、容量成分Ｃ１の値は３３０ｐＦであり、インダクタンス成分Ｌ１の値は１．３ｎＨであり、抵抗成分Ｒ１の値は０．０５Ωである。ここでは、５０Ω測定系における積層セラミックコンデンサＣ１０のインピーダンス特性を計算により求めた。５０Ω測定系における抵抗成分Ｒ３および抵抗成分Ｒ４の値はいずれも５０Ωである。

積層セラミックコンデンサＣ１０では、セラミック層の面積が一定であると、セラミック層の数の増加に伴って容量成分Ｃ１の値が増加し、インダクタンス成分Ｌ１の値および抵抗成分Ｒ１の値はほとんど変化しない。抵抗成分Ｒ１の値が小さいので、図７（ｂ）に示すように、インピーダンス特性にディップＤｐ１が生じる。上記のように、ディップＤｐ１の周波数が自己共振周波数に相当する。自己共振周波数は容量成分Ｃ１の値により異なる。

このように、積層セラミックコンデンサＣ１０の内部等価回路はＬＣＲの直列回路であるので、自己共振周波数が存在する。図７（ｂ）の例では、自己共振周波数は約２５０ＭＨｚであり、自己共振周波数でのインピーダンスが最も低くなる。

これに対して、タンタル電解コンデンサまたはアルミニウム電解コンデンサでは、タンタルシートまたはアルミニウムシートが巻かれているので、抵抗成分が大きい。それにより、図６に示したように、インピーダンス特性にディップが生じない。

このように、十分な自己共振を発生させるためにはインピーダンス特性に明確なディップを有する積層セラミックコンデンサを用いることが好ましい。なお、タンタル電解コンデンサまたはアルミニウム電解コンデンサにおいても、自己共振の効果は積層セラミックコンデンサに比べて低いが、自己共振を発生することができる。

図８（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図であり、図８（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図である。

図８（ａ）において、積層セラミックコンデンサＣ１０の内部等価回路は図７（ａ）の積層セラミックコンデンサＣ１０と同様である。積層セラミックコンデンサＣ２０は、容量成分Ｃ２、インダクタンス成分Ｌ２および抵抗成分Ｒ２を有する。本例では、容量成分Ｃ２の値は０．６８μＦであり、インダクタンス成分Ｌ２の値は１３０ｐＨであり、抵抗成分Ｒ２の値は０．０１Ωである。２個の積層セラミックコンデンサＣ１０，Ｃ２０を接続する配線パターンのインダクタンス成分Ｌ３の値は１００ｐＨである。

図８（ｂ）のインピーダンス特性において、小さな容量成分Ｃ１（３３０ｐＦ）を有する積層セラミックコンデンサＣ１０によるディップＤｐ１および大きな容量値（０．６８μＦ）を有する積層セラミックコンデンサＣ２０によるディップＤｐ２が生じる。ディップＤｐ１の周波数が積層セラミックコンデンサＣ１０の自己共振周波数に相当し、ディップＤｐ２の周波数が積層セラミックコンデンサＣ２０の自己共振周波数に相当する。

大きな容量値（０．６８μＦ）を有する積層セラミックコンデンサＣ２０を単独で用いた場合には、小さな容量成分Ｃ２（３３０ｐＦ）を有する積層セラミックコンデンサＣ１０を単独で用いた場合に比べて低域でのインピーダンス特性は改善される。しかしながら、０．６８μＦの自己共振周波数より高い帯域では、積層セラミックコンデンサＣ２０のインダクタンス成分Ｌ２の影響でインピーダンス特性は劣化する。

図８に示すように、積層セラミックコンデンサＣ１０，Ｃ２０を用いた場合には、両方の自己共振周波数の中間の周波数で反共振が発生し、インピーダンス特性が劣化する。図８の例では、２００ＭＨｚを含む周波数帯域でインピーダンス特性が劣化する。

図９は２個の積層セラミックコンデンサの並列回路における反共振を説明するための図である。図９（ａ）は反共振を生じる場合の内部等価回路を示す図であり、図９（ｂ）は反共振を生じる場合のインピーダンス特性を示す図である。

図８（ａ）の積層セラミックコンデンサＣ２０の容量成分Ｃ２のインピーダンスは、１／（２πｆ×０．６８［μＦ］）となる。ここで、ｆは周波数である。それにより、容量成分Ｃ２のインピーダンスは、周波数１ＭＨｚでは０．２３４Ω、周波数１０ＭＨｚでは０．０２３４Ω、周波数１０ＭＨｚでは０．００２３４Ωとなり、容量成分Ｃ２は高い周波数でショート状態となる。

一方、積層セラミックコンデンサＣ１０の容量成分Ｃ１の値は積層セラミックコンデンサＣ２０の容量成分Ｃ２の値に比べて小さいため、容量成分Ｃ１のインピーダンスは容量成分Ｃ２のインピーダンスに比べて大きい。また、積層セラミックコンデンサＣ２０のインダクタンス成分Ｌ２のインピーダンスは、周波数が高くなると大きくなる。一方、積層セラミックコンデンサＣ１０のインダクタンス成分Ｌ１のインピーダンスは容量成分Ｃ１のインピーダンスに比べて小さい。

したがって、高い周波数では、２個の積層セラミックコンデンサＣ１０，Ｃ２０の並列回路の等価回路は図９（ａ）に示すＬＣ並列共振回路となる。

この場合、図９（ｂ）に示すように、ＬＣ並列共振回路のインピーダンスは共振部分で大きくなり、反共振が発生する。図８（ｂ）の例では、反共振が２００ＭＨｚを含む周波数帯域で発生している。

図５のインピーダンス制御回路４１，４２では、トランジスタＱ１，Ｑ２によるスイッチングノイズにおける複数のピークの周波数が反共振周波数帯域内に位置しないようにコンデンサＣ１１〜Ｃ１ｎ，コンデンサＣ２１〜Ｃ２ｎの容量値を設定する。

それにより、インピーダンス制御回路４１，４２の働きによりトランジスタＱ１，Ｑ２から発生する複数の周波数成分を有するスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が十分に抑制される。

（１−６）インピーダンス制御回路４１，４２の構成の第２の例
図１０はインピーダンス制御回路４１，４２の構成の第２の例を示す回路図である。

図１０のインピーダンス制御回路４１，４２が図５のインピーダンス制御回路４１，４２と異なるのは次の点である。インピーダンス制御回路４１のコンデンサＣ１１〜Ｃ１ｎ−１にそれぞれ直列に抵抗素子Ｒ１１〜Ｒ１ｎ−１が接続されている。コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。インピーダンス制御回路４１内で最も小さな容量値を有するコンデンサＣ１ｎには抵抗素子は接続されていない。抵抗素子Ｒ１１〜Ｒ１ｎ−１の抵抗値はこの順に減少し、抵抗素子Ｒ１ｎ−１が最も小さな抵抗値を有する。

同様に、インピーダンス制御回路４２のコンデンサＣ２１〜Ｃ２ｎにそれぞれ直列に抵抗素子Ｒ２１〜Ｒ２ｎ−１が接続されている。コンデンサＣ２１〜Ｃ２ｎの容量値はこの順に減少し、コンデンサＣ２ｎが最も小さな容量値を有する。インピーダンス制御回路４２内で最も小さな容量値を有するコンデンサＣ２ｎには抵抗素子は接続されていない。抵抗素子Ｒ２１〜Ｒ２ｎ−１の抵抗値はこの順に減少し、抵抗素子Ｒ２ｎ−１が最も小さな抵抗値を有する。

図１０のインピーダンス制御回路４１，４２の構成の他の点は図５のインピーダンス制御回路４１，４２と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図８を用いて説明したように、複数の積層セラミックコンデンサの単純な並列回路では、反共振周波数でインピーダンス特性が劣化する。そこで、図１０の例では、抵抗素子を追加することにより反共振周波数でのインピーダンス特性の劣化を抑制する。ここで、図１０のインピーダンス制御回路４１，４２の機能を図１１を用いて説明する。

図１１（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図であり、図１１（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図である。図１１（ｂ）において、横軸は周波数、縦軸は利得である。

図１１（ａ）において、積層セラミックコンデンサＣ１０，Ｃ２０の内部等価回路は図８（ａ）の積層セラミックコンデンサＣ１０，Ｃ２０と同様である。

図１１において、大きな容量値（０．６８μＦ）を有する積層セラミックコンデンサＣ２０に抵抗素子Ｒ５が直列に挿入される。本例では、抵抗素子Ｒ５の値は０．０５Ωである。この場合、積層セラミックコンデンサＣ２０の自己共振周波数（ディップＤｐ２）におけるインピーダンス特性は劣化するが、小さな容量値（３３０ｐＦ）を有する積層セラミックコンデンサＣ１０の自己共振周波数と積層セラミックコンデンサＣ２０の自己共振周波数との中間で発生する反共振によるインピーダンス特性の劣化が抑制される。

このように、積層セラミックコンデンサＣ２０に抵抗素子Ｒ５を直列に挿入することにより、広帯域に渡ってインピーダンス特性が改善される。

図１０のインピーダンス制御回路４１，４２では、広帯域に渡ってトランジスタＱ１，Ｑ２から発生する複数の周波数のスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が十分に抑制される。

（１−７）インピーダンス制御回路４１，４２の構成の第３の例
図１２はインピーダンス制御回路４１，４２の構成の第３の例を示す回路図である。

図１２のインピーダンス制御回路４１，４２が図５のインピーダンス制御回路４１，４２と異なるのは次の点である。インピーダンス制御回路４１のコンデンサＣ１１〜Ｃ１ｎ−１にそれぞれ直列にビーズコアＬ１１〜Ｌ１ｎ−１が接続されている。コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。インピーダンス制御回路４１内で最も小さな容量値を有するコンデンサＣ１ｎにはビーズコアは接続されていない。

同様に、インピーダンス制御回路４２のコンデンサＣ２１〜Ｃ２ｎにそれぞれ直列にビーズコアＬ２１〜Ｌ２ｎ−１が接続されている。コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。インピーダンス制御回路４２内で最も小さな容量値を有するコンデンサＣ２ｎにはビーズコアは接続されていない。

図１２のインピーダンス制御回路４１，４２の構成の他の点は図５のインピーダンス制御回路４１，４２と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図１２の例では、ビーズコアを追加することにより反共振周波数でのインピーダンス特性の劣化を抑制する。ここで、図１２のインピーダンス制御回路４１，４２の機能を図１３を用いて説明する。

図１３は積層セラミックコンデンサおよびビーズコアのインピーダンス特性を示す図である。図１３において、横軸は周波数、縦軸はインピーダンスである。

図１３において、コンデンサＣ１ｎ−１のインピーダンス特性が破線で示されている。また、ビーズコアＬ１ｎ−１のインピーダンス特性Ｚが実線で示され、抵抗成分Ｒが点線で示され、リアクタンス成分Ｘが一点鎖線で示される。

図１３に示すように、コンデンサＣ１ｎ−１の自己共振周波数を超えた周波数領域でビーズコアＬ１ｎ−１のインピーダンス特性が立ち上がるように定数（抵抗成分Ｒおよびをリアクタンス成分Ｘ）を選択する。

それにより、図１２のインピーダンス制御回路４１においてコンデンサＣ１ｎ−１の自己共振周波数よりも高い周波数における反共振によるインピーダンス特性の劣化が抑制される。つまり、コンデンサＣ１ｎ−１の自己共振周波数よりも高い周波数において図１０の抵抗素子Ｒ１１〜Ｒ１ｎ−１をコンデンサＣ１１〜Ｃ１ｎ−１に直列に挿入した場合と同等の効果が得られる。図１２のインピーダンス制御回路４２の機能はインピーダンス制御回路４１の機能と同様である。

したがって、図１２のインピーダンス制御回路４１，４２では、広帯域に渡ってトランジスタＱ１，Ｑ２から発生する複数の周波数のスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が十分に抑制される。

（１−８）第１の実施の形態の効果
本実施の形態に係るサステインドライバ４では、インピーダンス制御回路４１，４２によりノードＮ１と電源端子Ｖ１との間およびノードＮ１と接地端子との間に複数の周波数成分のバイパス領域が形成される。それにより、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（２）第２の実施の形態
（２−１）サステインドライバの構成
図１４は本発明の第２の実施の形態に係るサステインドライバの構成を示す回路図である。

図１４に示すサステインドライバ４ａが図３に示すサステインドライバ４と異なるのは次の点である。その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図１４に示すように、トランジスタＱ３の一端およびトランジスタＱ４の一端はそれぞれ配線Ｌｉ３，Ｌｉ４を通してノードＮ３に接続されている。トランジスタＱ３の他端はダイオードＤ１のアノードに接続され、トランジスタＱ４の他端はダイオードＤ２のカソードに接続される。

トランジスタＱ３は、寄生容量としてドレイン・ソース間の容量ＣＰ３を有し、トランジスタＱ３のドレイン・ソース間には、インピーダンス制御回路４３がトランジスタＱ３と並列に接続される。トランジスタＱ４は、寄生容量としてドレイン・ソース間の容量ＣＰ４を有し、トランジスタＱ４のドレイン・ソース間には、インピーダンス制御回路４４がトランジスタＱ４と並列に接続される。

ダイオードＤ１は、寄生容量としてアノード・カソード間の容量ＣＰ５を有し、ダイオードＤ２は、寄生容量としてアノード・カソード間の容量ＣＰ６を有する。

インピーダンス制御回路４３の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４１の構成および機能と同様である。また、インピーダンス制御回路４４の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４２の構成および機能と同様である。

なお、本実施の形態では、インピーダンス制御回路４３のコンデンサＣ１１〜Ｃ１ｎとトランジスタＱ３との接続点は、トランジスタＱ３のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ１１〜Ｃ１ｎとトランジスタＱ３とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

また、インピーダンス制御回路４４のコンデンサＣ２１〜Ｃ２ｎとトランジスタＱ４との接続点は、トランジスタＱ４のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ２１〜Ｃ２ｎとトランジスタＱ４とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

（２−２）サステインドライバの動作
次に、上記のように構成されたサステインドライバ４ａの維持期間の動作について図４を参照しながら説明する。

図１４に示すサステインドライバ４ａの基本的な動作は、図３に示すサステインドライバ４と同様であるので、主としてトランジスタＱ３，Ｑ４によるスイッチングノイズの発生メカニズムについて以下に詳細に説明する。

まず、トランジスタＱ４がオフ状態にあり、かつ、トランジスタＱ４のドレイン・ソース間に急激な電圧変化が生じる場合に、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌｉ４のインダクタンス成分による高周波のＬＣ共振が発生する。それにより、複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ１および時刻ｔ２において、以下のように、トランジスタＱ３，Ｑ４から複数の周波数成分を有するスイッチングノイズが発生する。

時刻ｔ１において、制御信号Ｓ３がハイレベルになってトランジスタＱ３がオンする。それにより、ノードＮ２の電位が０ＶからノードＮ３の電位約Ｖｓｕｓ／２に立ち上がる瞬間にトランジスタＱ３から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌｉ３のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

また、時刻ｔ２において、ノードＮ１の電位が回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりピーク電圧から下がり始め、回収コイルＬに流れる電流の方向がノードＮ１へ向かう方向からノードＮ２へ向かう方向に逆転する。それにより、ダイオードＤ１が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって上昇する。このとき、ノードＮ２に接続されている浮遊容量（ダイオードＤ１のアノード・カソード間の容量ＣＰ５等）と回収コイルＬとによる高周波のＬＣ共振が発生し、ノードＮ２の電位がリンギングしながら上昇する。この場合、トランジスタＱ４から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌｉ４のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

しかしながら、本実施の形態では、トランジスタＱ４に並列にインピーダンス制御回路４４が接続されているので、広帯域に渡るスイッチングノイズがインピーダンス制御回路４４および回収コンデンサＣｒを通して接地端子に吸収される。それにより、広帯域に渡る不要の電磁波の輻射が十分に抑制される。

次に、トランジスタＱ３がオフ状態にあり、かつ、トランジスタＱ３のドレイン・ソース間に急激な電圧変化が生じる場合に、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌｉ３のインダクタンス成分による高周波のＬＣ共振が発生する。それにより、トランジスタＱ３から複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ３および時刻ｔ４において、以下のように、トランジスタＱ３，Ｑ４から複数の周波数成分を有するスイッチングノイズが発生する。

維持パルスＰｓｕの立ち上がり時の電力回収期間が終了すると、制御信号Ｓ１がハイレベルになってトランジスタＱ１がオンする。それにより、電源端子Ｖ１の電源電圧ＶｓｕｓがノードＮ２に印加される。この状態から、時刻ｔ３において、制御信号Ｓ４がハイレベルになってトランジスタＱ４がオンする。それにより、ノードＮ２の電位が電源電圧ＶｓｕｓからノードＮ３の電位約Ｖｓｕｓ／２に立ち下がる瞬間にトランジスタＱ４から複数の周波数成分を有するスイッチングノイズが発生する。

また、時刻ｔ４において、維持パルスＰｓｕの立ち下がり時の電力回収期間が終了すると、回収コイルＬに流れる電流の方向がノードＮ２へ向かう方向からノードＮ１へ向かう方向に逆転する。それにより、ダイオードＤ２が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって降下する。このとき、ノードＮ２に接続されている浮遊容量（ダイオードＤ２のアノード・カソード間の容量ＣＰ６等）と回収コイルＬとによる高周波のＬＣ共振が発生し、ノードＮ２の電位がリンギングしながら下降する。この場合、トランジスタＱ３から複数の周波数成分を有するスイッチングノイズが発生する。

しかしながら、本実施の形態では、トランジスタＱ３に並列にインピーダンス制御回路４３が接続されているので、広帯域に渡るスイッチングノイズがインピーダンス制御回路４３および回収コンデンサＣｒを通して接地端子に吸収される。それにより、広帯域に渡る不要の電磁波の輻射が十分に抑制される。

（２−３）第２の実施の形態の効果
本実施の形態に係るサステインドライバ４ａでは、インピーダンス制御回路４３，４４によりノードＮ２とノードＮ３との間に複数の周波数成分のバイパス領域が形成される。それにより、トランジスタＱ３，Ｑ４で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズの影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（３）第３の実施の形態
（３−１）サステインドライバの構成
図１５は本発明の第３の実施の形態に係るサステインドライバの構成を示す回路図である。

図１５に示すサステインドライバ４ｂが図３に示すサステインドライバ４と異なるのは次の点である。その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図１５に示すように、ダイオードＤ１のアノード・カソード間には、インピーダンス制御回路４５がダイオードＤ１と並列に接続される。ダイオードＤ２のアノード・カソード間には、インピーダンス制御回路４６がダイオードＤ２と並列に接続される。

ダイオードＤ１のカソードおよびダイオードＤ２のアノードはそれぞれ配線Ｌｉ５，Ｌｉ６を通してノードＮ２に接続される。ダイオードＤ１は、寄生容量としてアノード・カソード間の容量ＣＰ５を有し、ダイオードＤ２は、寄生容量としてアノード・カソード間の容量ＣＰ６を有する。なお、トランジスタＱ３，Ｑ４は、第２の実施の形態と同様に寄生容量ＣＰ３，ＣＰ４を有する。

インピーダンス制御回路４５の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４１の構成および機能と同様である。また、インピーダンス制御回路４６の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４２の構成および機能と同様である。

なお、本実施の形態では、インピーダンス制御回路４５のコンデンサＣ１１〜Ｃ１ｎとダイオードＤ１との接続点は、ダイオードＤ１のアノードおよびカソードにより近いことが好ましい。例えばコンデンサＣ１１〜Ｃ１ｎとダイオードＤ１とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

また、インピーダンス制御回路４６のコンデンサＣ２１〜Ｃ２ｎとダイオードＤ２との接続点は、ダイオードＤ２のアノードおよびカソードにより近いことが好ましい。例えばコンデンサＣ２１〜Ｃ２ｎとダイオードＤ２とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

（３−２）サステインドライバの動作
次に、上記のように構成されたサステインドライバ４ｂの維持期間の動作について図４を参照しながら説明する。

図１５に示すサステインドライバ４ｂの基本的な動作は、図３および図１４に示すサステインドライバ４，４ａと同様であるので、主としてダイオードＤ１，Ｄ２によるスイッチングノイズの発生メカニズムについて以下に詳細に説明する。

まず、ダイオードＤ１がオフ状態にあり、かつ、ダイオードＤ１のアノード・カソード間に急激な電圧変化が生じる場合に、ダイオードＤ１から複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ２において、以下のように、ダイオードＤ１から複数の周波数成分を有するスイッチングノイズが発生する。

時刻ｔ１において、制御信号Ｓ３がハイレベルになってトランジスタＱ３がオンする。それにより、ノードＮ２の電位がノードＮ３の電位約Ｖｓｕｓ／２と等しくなっている。この状態で、時刻ｔ２において、ノードＮ１の電位が回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりピーク電圧から下がり始め、回収コイルＬに流れる電流の方向がノードＮ１へ向かう方向からノードＮ２へ向かう方向に逆転する。それにより、ダイオードＤ１が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって上昇する。このとき、ダイオードＤ１から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、ダイオードＤ１のアノード・カソード間の容量ＣＰ５および配線Ｌｉ５のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

しかしながら、本実施の形態では、ダイオードＤ１に並列にインピーダンス制御回路４５が接続されているので、ダイオードＤ１から発生した複数の周波数成分を有するスイッチングノイズがインピーダンス制御回路４５を通してトランジスタＱ３に流れる。このとき、トランジスタＱ３がオンしている。したがって、ダイオードＤ１から発生した複数の周波数成分を有するスイッチングノイズはインピーダンス制御回路４５、トランジスタＱ３および回収コンデンサＣｒを通して接地端子に吸収される。その結果、広帯域に渡る不要の電磁波の輻射が十分に抑制される。このとき、回収コイルＬが存在するので、スイッチングノイズはパネル容量ＣｐおよびトランジスタＱ１，Ｑ２へは流れない。

次に、ダイオードＤ２がオフ状態にあり、かつ、ダイオードＤ２のアノード・カソード間に急激な電圧変化が生じる場合に、ダイオードＤ２から複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ４において、以下のように、ダイオードＤ２から複数の周波数成分を有するスイッチングノイズが発生する。

時刻ｔ４において、維持パルスＰｓｕの立ち下がり時の電力回収期間が終了すると、回収コイルＬに流れる電流の方向がノードＮ２へ向かう方向からノードＮ１へ向かう方向に逆転する。それにより、ダイオードＤ２が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって下降する。このとき、ダイオードＤ２から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、ダイオードＤ２のアノード・カソード間の容量ＣＰ６および配線Ｌｉ６のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

しかしながら、本実施の形態では、ダイオードＤ２に並列にインピーダンス制御回路４６が接続されているので、ダイオードＤ２から発生した複数の周波数成分を有するスイッチングノイズがインピーダンス制御回路４６を通してトランジスタＱ４に流れる。このとき、トランジスタＱ４がオンしている。したがって、ダイオードＤ２から発生した複数の周波数成分を有するスイッチングノイズはインピーダンス制御回路４６、トランジスタＱ４および回収コンデンサＣｒを通して接地端子に吸収される。その結果、広帯域に渡る不要の電磁波の輻射が十分に抑制される。このとき、回収コイルＬが存在するので、スイッチングノイズはパネル容量ＣｐおよびトランジスタＱ１，Ｑ２へは流れない。

（３−３）第３の実施の形態の効果
本実施の形態に係るサステインドライバ４ｂでは、インピーダンス制御回路４５，４６によりノードＮ２とトランジスタＱ３との間およびノードＮ２とトランジスタＱ４との間に複数の周波数成分のバイパス領域が形成される。それにより、ダイオードＤ１，Ｄ２から発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４）他の実施の形態
（４−１）
図３のサステインドライバ４のインピーダンス制御回路４１，４２に加えて、図１４のインピーダンス制御回路４３，４４をトランジスタＱ３，Ｑ４に並列に接続してもよい。

この場合、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、トランジスタＱ３，Ｑ４で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−２）
図３のサステインドライバ４のインピーダンス制御回路４１，４２に加えて、図１５のインピーダンス制御回路４５，４６をダイオードＤ１，Ｄ２に並列に接続してもよい。

この場合、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、ダイオードＤ１，Ｄ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−３）
図３のサステインドライバ４のインピーダンス制御回路４１，４２に加えて、図１４のインピーダンス制御回路４３，４４をトランジスタＱ３，Ｑ４に並列に接続し、図１５のインピーダンス制御回路４５，４６をダイオードＤ１，Ｄ２に並列に接続してもよい。

この場合、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、トランジスタＱ３，Ｑ４およびダイオードＤ１，Ｄ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４，４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−４）
図１４のサステインドライバ４のインピーダンス制御回路４３，４４に加えて、図１５のインピーダンス制御回路４５，４６をダイオードＤ１，Ｄ２に並列に接続してもよい。

この場合、トランジスタＱ３，Ｑ４およびダイオードＤ１，Ｄ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４，４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−５）
本発明に係る駆動回路は、サステインドライバに限らず、アドレス電極を駆動する駆動回路であるデータドライバ２にも適用することができ、スキャン電極を駆動する駆動回路であるスキャンドライバ３にも適用することができる。なお、本発明に係る駆動回路は、サステイン電極およびスキャン電極の駆動回路に好適に用いることができる。

（４−６）
本発明に係る駆動回路は、ＡＣ型およびＤＣ型等のいずれのＰＤＰの駆動回路にも適用することができる。

（４−７）
本発明に係る駆動回路は、ＰＤＰに限らず、容量性負荷を駆動する他の装置にも同様に適用することができる。本発明に係る駆動回路は、例えば、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等の他の表示装置にも適用することができる。

（４−８）
トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４の代わりにバイポーラトランジスタ等の他のスイッチング素子を用いてもよい。

（４−９）
ダイオードＤ１，Ｄ２の代わりにトランジスタ等の他の一方向性導通素子を用いてもよい。

（４−１０）
コンデンサＣ１１〜Ｃ１ｎおよびコンデンサＣ２１〜Ｃ２ｎとして積層セラミックコンデンサの代わりに酸化タンタル、酸化ニオブ等の他の材料からなる容量性素子を用いてもよい。

上記のように、コンデンサＣ１１〜Ｃ１ｎおよびコンデンサＣ２１〜Ｃ２ｎとして積層セラミックコンデンサの代わりにタンタル電解コンデンサまたはアルミニウム電解コンデンサを用いてもよい。

（５）請求項の各構成要素と実施の形態の各部との対応
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。

上記実施の形態では、放電セルＤＣが表示素子に相当し、パネル容量Ｃｐが容量性負荷に相当し、配線Ｌｉ０がパルス供給経路に相当し、ＰＤＰ１が表示パネルに相当する。

また、トランジスタＱ１が第１のスイッチング素子に相当し、トランジスタＱ２が第２のスイッチング素子に相当し、トランジスタＱ３が第３のスイッチング素子に相当し、トランジスタＱ４が第４のスイッチング素子に相当し、回収コイルＬがインダクタンス素子に相当し、回収コンデンサＣｒが回収用容量性素子に相当し、ダイオードＤ１が第１の一方向性導通素子に相当し、ダイオードＤ２が第２の一方向性導通素子に相当する。

また、配線Ｌｉ１が第１の配線に相当し、配線Ｌｉ２が第２の配線に相当し、電源端子Ｖ１が第１の電圧源に相当し、接地端子が第２の電圧源に相当し、電源電圧Ｖｓｕｓが第１の電圧に相当し、接地電位が第２の電圧に相当する。

さらに、インピーダンス制御回路４１が第１のインピーダンス制御回路に相当し、インピーダンス制御回路４２が第２のインピーダンス制御回路に相当し、コンデンサＣ１１〜Ｃ１ｎが複数の第１の容量性素子に相当し、または第１番目〜第ｎ番目の第１の容量性素子に相当し、コンデンサＣ２１〜Ｃ２ｎが複数の第２の容量性素子に相当し、または第１番目〜第ｎ番目の第２の容量性素子に相当する。

また、抵抗素子Ｒ１１〜Ｒ１ｎ−１が複数の第１の抵抗素子または第１番目〜第（ｎ−１）番目の第１の抵抗素子に相当し、抵抗素子Ｒ２１〜Ｒ２ｎ−１が複数の第２の抵抗素子または第１番目〜第（ｎ−１）番目の第２の抵抗素子に相当し、ビーズコアＬ１１〜Ｌ１ｎ−１が複数の第１のビーズコアまたは第１番目〜第（ｎ−１）番目の第１のビーズコアに相当し、ビーズコアＬ２１〜Ｌ２ｎ−１が複数の第２のビーズコアまたは第１番目〜第（ｎ−１）番目の第２のビーズコアに相当する。

また、インピーダンス制御回路４３が第１または第３のインピーダンス制御回路に相当し、インピーダンス制御回路４４が第２または第４のインピーダンス制御回路に相当する。

また、インピーダンス制御回路４５が第１または第３のインピーダンス制御回路に相当し、インピーダンス制御回路４６が第２または第４のインピーダンス制御回路に相当する。

本発明は、種々の容量性負荷を駆動する駆動回路、および容量性負荷を有する表示装置等の種々の装置に利用可能である。

本発明は、駆動パルスにより容量性負荷を駆動するための駆動回路およびこの駆動回路を用いた表示装置に関する。

容量性負荷を駆動する従来の駆動回路としては、例えば、プラズマディスプレイパネルのサステイン電極を駆動するサステインドライバが知られている。

図１６は、従来のサステインドライバの構成を示す回路図である。図１６に示すように、サステインドライバ４００は、回収コンデンサＣ４０１、回収コイルＬ４０１、スイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２およびダイオードＤ４０１，Ｄ４０２を含む。

スイッチＳＷ１１は、電源端子Ｖ４とノードＮ１１との間に接続され、スイッチＳＷ１２は、ノードＮ１１と接地端子との間に接続されている。電源端子Ｖ４には、電源電圧Ｖｓｕｓが印加される。ノードＮ１１は、例えば４８０本のサステイン電極に接続され、図１６では、複数のサステイン電極と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。

回収コンデンサＣ４０１は、ノードＮ１３と接地端子との間に接続されている。ノードＮ１３とノードＮ１２との間にスイッチＳＷ２１およびダイオードＤ４０１が直列に接続され、ノードＮ１２とノードＮ１３との間にダイオードＤ４０２およびスイッチＳＷ２２が直列に接続されている。回収コイルＬ４０１は、ノードＮ１２とノードＮ１１との間に接続されている。

図１７は、図１６のサステインドライバ４００の維持期間の動作を示すタイミング図である。図１７には、図１６のノードＮ１１の電圧およびスイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２の動作が示される。スイッチＳＷ２１，ＳＷ１１，ＳＷ２２，ＳＷ１２のオン状態をハイレベルで示し、オフ状態をローレベルで示す。

まず、期間Ｔａにおいて、スイッチＳＷ２１がオンし、スイッチＳＷ１２がオフする。このとき、スイッチＳＷ１１，ＳＷ２２はオフしている。これにより、回収コイルＬ４０１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電位が緩やかに上昇する。次に、期間Ｔｂにおいて、スイッチＳＷ２１がオフし、スイッチＳＷ１１がオンする。これにより、ノードＮ１１の電位が急激に上昇し、期間ＴｃではノードＮ１１の電位が電源電圧Ｖｓｕｓに固定される。

次に、期間Ｔｄでは、スイッチＳＷ１１がオフし、スイッチＳＷ２２がオンする。これにより、回収コイルＬ４０１およびパネル容量ＣｐによるＬＣ共振により、ノードＮ１１の電位が緩やかに降下する。その後、期間Ｔｅにおいて、スイッチＳＷ２２がオフし、スイッチＳＷ１２がオンする。これにより、ノードＮ１１の電位が急激に降下し、接地電位に固定される。上記の動作を維持期間において繰り返し行うことにより、複数のサステイン電極に周期的な維持パルスＰｓｕが印加される。

上記のように、維持パルスＰｓｕの立ち上がり部分および立ち下がり部分は、スイッチＳＷ２１またはスイッチＳＷ２２の動作による期間Ｔａ，ＴｄのＬＣ共振部とスイッチＳＷ１１またはスイッチＳＷ１２のオン動作による期間Ｔｂ，Ｔｅのエッジ部ｅ１，ｅ２とで構成されている（特許文献１参照）。
特許第３３６９５３５号公報

上記のスイッチＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２は、通常、スイッチング素子であるＦＥＴ（電界効果型トランジスタ）により構成され、各ＦＥＴは寄生容量としてドレイン・ソース間に容量を有し、各ＦＥＴに接続される配線は、インダクタンス成分を有している。このため、スイッチＳＷ１１等がスイッチング動作を行ったときにスイッチングノイズが発生する。それにより、複数のサステイン電極にスイッチングノイズが印加され、複数のサステイン電極がアンテナとなり不要な電磁波が幅射される。

そこで、特許文献１の駆動回路では、各ＦＥＴのドレイン・ソース間に１個のコンデンサを並列に接続することにより、ＦＥＴのスイッチングノイズを吸収している。

しかしながら、この場合、特定の周波数成分を有するスイッチングノイズしか吸収することができない。そのため、種々の周波数成分を有するスイッチングノイズを十分に抑制することができない。その結果、高周波の電磁波の幅射を十分に抑制することができない。

このような種々の周波数成分を有する高周波の電磁波の幅射は、他の電子機器に電磁的な悪影響を及ぼすおそれがある。そのため、広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することが望まれる。

本発明の目的は、広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる駆動回路およびその駆動回路を用いた表示装置を提供することである。

（１）本発明の一局面に従う駆動回路は、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、一端が第１の電圧源からの第１の電圧を受ける第１のスイッチング素子と、一端が第２の電圧源からの第２の電圧を受ける第２のスイッチング素子と、一端が第１のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第１の配線と、一端が第２のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第２の配線と、第１のスイッチング素子の一端と他端との間に第１のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、第２のスイッチング素子の一端と他端との間に第２のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１のインピーダンス制御回路は、第１スイッチング素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第２のスイッチング素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その駆動回路においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。第１および第２のスイッチング素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第１のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して第１の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第２のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して第２の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

（２）駆動回路は、一端がパルス供給経路を通して容量性負荷に接続されるインダクタンス素子と、容量性負荷から電荷を回収するための回収用容量性素子と、第１および第２の一方向性導通素子と、第３および第４のスイッチング素子とをさらに備え、第１の一方向性導通素子および第３のスイッチング素子は、回収用容量性素子からインダクタンス素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第２の一方向性導通素子および第４のスイッチング素子は、インダクタンス素子から回収用容量性素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続されてもよい。

この場合、回収用容量性素子から第１の一方向性導通素子、第３のスイッチング素子、インダクタンス素子およびパルス供給経路を通して容量性負荷に電流が供給される。また、容量性負荷からパルス供給経路、インダクタンス素子、第２の一方向性導通素子および第４のスイッチング素子を通して回収用容量性素子に電流が供給される。

それにより、表示素子を含む容量性負荷に供給される駆動パルスの立ち上がりの一部が回収用容量性素子から容量性負荷に電流が供給されることにより行われ、駆動パルスの立ち下りの一部が容量性負荷から回収用容量性素子に電流が供給されることにより行われる。したがって、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制しつつ消費電力を低減することができる。

（３）駆動回路は、第３のスイッチング素子と並列に接続される第３のインピーダンス制御回路と、第４のスイッチング素子と並列に接続される第４のインピーダンス制御回路とをさらに備え、第３のインピーダンス制御回路は、第３スイッチング素子に並列に接続される複数の第３の容量性素子を含み、第４のインピーダンス制御回路は、第４スイッチング素子に並列に接続される複数の第４の容量性素子を含み、複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第３の容量性素子の容量成分の値はそれぞれ異なり、複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第４の容量性素子の容量成分の値はそれぞれ異なってもよい。

この場合、第３のインピーダンス制御回路の複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第３の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第３の容量性素子の容量成分の値はそれぞれ異なるので、複数の第３の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第３のインピーダンス制御回路のインピーダンスが低減する。したがって、第３のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第３のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第４のインピーダンス制御回路の複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第４の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第４の容量性素子の容量成分の値はそれぞれ異なるので、複数の第４の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第４のインピーダンス制御回路のインピーダンスが低減する。したがって、第４のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第４のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（４）駆動回路は、第１の一方向性導通素子と並列に接続される第３のインピーダンス制御回路と、第２の一方向性導通素子と並列に接続される第４のインピーダンス制御回路とをさらに備え、第３のインピーダンス制御回路は、第１の一方向性導通素子に並列に接続される複数の第３の容量性素子を含み、第４のインピーダンス制御回路は、第２の一方向性導通素子に並列に接続される複数の第４の容量性素子を含み、複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第３の容量性素子の容量成分の値はそれぞれ異なり、複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第４の容量性素子の容量成分の値はそれぞれ異なってもよい。

この場合、第３のインピーダンス制御回路の複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第３の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第３の容量性素子の容量成分の値はそれぞれ異なるので、複数の第３の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第３のインピーダンス制御回路のインピーダンスが低減する。したがって、第１の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第３のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第４のインピーダンス制御回路の複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第４の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第４の容量性素子の容量成分の値はそれぞれ異なるので、複数の第４の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第４のインピーダンス制御回路のインピーダンスが低減する。したがって、第２の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第４のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（５）複数の第１の容量性素子は第１番目〜第ｎ番目の第１の容量性素子を含み、複数の第２の容量性素子は第１番目〜第ｎ番目の第２の容量性素子を含み、ｎは２以上の自然数であり、第１番目〜第ｎ番目の第１の容量性素子のうち第ｎ番目の第１の容量性素子が最小の容量値を有し、第１番目〜第ｎ番目の第２の容量性素子のうち第ｎ番目の第２の容量性素子が最小の容量値を有し、第１のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第１の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第１の抵抗性素子をさらに含み、第２のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第２の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第２の抵抗性素子をさらに含んでもよい。

この場合、第１番目〜第ｎ番目の第１の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第１の抵抗性素子により反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。

同様に、第１番目〜第ｎ番目の第２の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第２の抵抗性素子により反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。

それにより、広帯域に渡るスイッチングノイズが第１および第２のインピーダンス制御回路を通して第１および第２の電圧源に吸収される。その結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（６）複数の第１の容量性素子は第１番目〜第ｎ番目の第１の容量性素子を含み、複数の第２の容量性素子は第１番目〜第ｎ番目の第２の容量性素子を含み、ｎは２以上の自然数であり、第１番目〜第ｎ番目の第１の容量性素子のうち第ｎ番目の第１の容量性素子が最小の容量値を有し、第１番目〜第ｎ番目の第２の容量性素子のうち第ｎ番目の第２の容量性素子が最小の容量値を有し、第１のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第１の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第１のビーズコアをさらに含み、第２のインピーダンス制御回路は、第１番目〜第（ｎ−１）番目の第２の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第２のビーズコアをさらに含んでもよい。

この場合、第１番目〜第ｎ番目の第１の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第１のビーズコアにより反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。このとき、第ｎ番目の第１の容量性素子の自己共振周波数よりも低周波領域でのインピーダンス特性の劣化が生じない。

同様に、第１番目〜第ｎ番目の第２の容量性素子の自己共振周波数間で反共振が生じた場合に、第１番目〜第（ｎ−１）番目の第２のビーズコアにより反共振のレベルが低減される。それにより、反共振周波数でのインピーダンス特性の劣化が抑制される。この場合、第ｎ番目の第２の容量性素子の自己共振周波数よりも低周波領域でのインピーダンス特性の劣化が生じない。

それにより、広帯域に渡るスイッチングノイズが第１および第２のインピーダンス制御回路を通して第１および第２の電圧源に吸収される。その結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（７）複数の第１の容量性素子の各々は第１の積層セラミックコンデンサからなり、複数の第２の容量性素子の各々は第２の積層セラミックコンデンサからなってもよい。

この場合、複数の第１の容量性負荷および複数の第２の容量性負荷が十分に自己共振することができる。それにより、各第１の容量性素子のインピーダンスおよび各第２の容量性素子のインピーダンスが特定の周波数で十分に低減する。その結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射をより十分に抑制することができる。

（８）本発明の他の局面に従う駆動回路は、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、第１、第２、第３および第４のスイッチング素子と、一端がパルス供給経路を通して容量性負荷に接続されるインダクタンス素子と、容量性負荷から電荷を回収するための回収用容量性素子と、第１および第２の一方向性導通素子と、第３のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、第４のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、第１のスイッチング素子は第１の電圧源とパルス供給経路との間に接続され、第２のスイッチング素子は第２の電圧源とパルス供給経路との間に接続され、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１の一方向性導通素子および第３のスイッチング素子は、回収用容量性素子からインダクタンス素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第２の一方向性導通素子および第４のスイッチング素子は、インダクタンス素子から回収用容量性素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第１のインピーダンス制御回路は、第３スイッチング素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第４スイッチング素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その駆動回路においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。

また、回収用容量性素子から第１の一方向性導通素子、第３のスイッチング素子、インダクタンス素子およびパルス供給経路を通して容量性負荷に電流が供給される。また、容量性負荷からパルス供給経路、インダクタンス素子、第２の一方向性導通素子および第４のスイッチング素子を通して回収用容量性素子に電流が供給される。

それにより、表示素子を含む容量性負荷に供給される駆動パルスの立ち上がりの一部が回収用容量性素子から容量性負荷に電流が供給されることにより行われ、駆動パルスの立ち下りの一部が容量性負荷から回収用容量性素子に電流が供給されることにより行われる。したがって、消費電力を低減することができる。

このとき、第３および第４のスイッチング素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

この場合、第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第３のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第４のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

（９）本発明のさらに他の局面に従う駆動回路は、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、第１、第２、第３および第４のスイッチング素子と、一端がパルス供給経路を通して容量性負荷に接続されるインダクタンス素子と、容量性負荷から電荷を回収するための回収用容量性素子と、第１および第２の一方向性導通素子と、第１の一方向性導通素子と並列に接続される第１のインピーダンス制御回路と、第２の一方向性導通素子と並列に接続される第２のインピーダンス制御回路とを備え、第１のスイッチング素子は第１の電圧源とパルス供給経路との間に接続され、第２のスイッチング素子は第２の電圧源とパルス供給経路との間に接続され、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１の一方向性導通素子および第３のスイッチング素子は、回収用容量性素子からインダクタンス素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第２の一方向性導通素子および第４のスイッチング素子は、インダクタンス素子から回収用容量性素子への電流の供給を許容するようにインダクタンス素子の他端と回収用容量性素子との間に直列に接続され、第１のインピーダンス制御回路は、第１の一方向性導通素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第２の一方向性導通素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その駆動回路においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。

また、回収用容量性素子から第１の一方向性導通素子、第３のスイッチング素子、インダクタンス素子およびパルス供給経路を通して容量性負荷に電流が供給される。また、容量性負荷からパルス供給経路、インダクタンス素子、第２の一方向性導通素子および第４のスイッチング素子を通して回収用容量性素子に電流が供給される。

それにより、表示素子を含む容量性負荷に供給される駆動パルスの立ち上がりの一部が回収用容量性素子から容量性負荷に電流が供給されることにより行われ、駆動パルスの立ち下りの一部が容量性負荷から回収用容量性素子に電流が供給されることにより行われる。したがって、消費電力を低減することができる。

このとき、第１および第２の一方向性導通素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

この場合、第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第１の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第２の一方向性導通素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して回収用容量性素子に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

（１０）本発明のさらに他の局面に従う表示装置は、複数の表示素子からなる容量性素子を含む表示パネルと、駆動パルスをパルス供給経路を通して容量性負荷に供給するための駆動回路とを備え、駆動回路は、駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、駆動パルスを立ち下げるために第１の電圧より低い第２の電圧を供給する第２の電圧源と、一端が第１の電圧源からの第１の電圧を受ける第１のスイッチング素子と、一端が第２の電圧源からの第２の電圧を受ける第２のスイッチング素子と、一端が第１のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第１の配線と、一端が第２のスイッチング素子の他端に接続され、他端がパルス供給経路に接続される第２の配線と、第１のスイッチング素子の一端と他端との間に第１のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、第２のスイッチング素子の一端と他端との間に第２のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、第１および第２のスイッチング素子は、表示素子を点灯させる維持期間において容量性負荷に駆動パルスを印加するために作動し、第１のインピーダンス制御回路は、第１スイッチング素子に並列に接続される複数の第１の容量性素子を含み、第２のインピーダンス制御回路は、第２のスイッチング素子に並列に接続される複数の第２の容量性素子を含み、複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第１の容量性素子の容量成分の値はそれぞれ異なり、複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、複数の第２の容量性素子の容量成分の値はそれぞれ異なるものである。

その表示装置においては、維持期間に第１および第２のスイッチング素子が作動し、駆動パルスをパルス供給経路を通して表示パネルの複数の表示素子を含む容量性負荷に供給する。この場合、第１の電圧源により供給される第１の電圧により駆動パルスの電圧が立ち上げられ、第２の電圧源により供給される第２の電圧により駆動パルスの電圧が立ち下げられる。第１および第２のスイッチング素子がスイッチング動作を行うことにより、複数の周波数成分を有するスイッチングノイズが発生する。

第１のインピーダンス制御回路の複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第１の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第１の容量性素子の容量成分の値はそれぞれ異なるので、複数の第１の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第１のインピーダンス制御回路のインピーダンスが低減する。したがって、第１のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第１のインピーダンス制御回路を通して第１の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

同様に、第２のインピーダンス制御回路の複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含むので、特定の周波数で自己共振する。それにより、各第２の容量性素子のインピーダンスが特定の周波数で低減する。また、複数の第２の容量性素子の容量成分の値はそれぞれ異なるので、複数の第２の容量性素子の自己共振周波数が異なる。それにより、複数の周波数で第２のインピーダンス制御回路のインピーダンスが低減する。したがって、第２のスイッチング素子により発生される複数の周波数を有するスイッチングノイズが第２のインピーダンス制御回路を通して第２の電圧源に吸収され、パルス供給経路を通して表示素子を含む容量性負荷へのスイッチングノイズの影響が低減される。

これらの結果、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

本発明によれば、複数の周波数を有するスイッチングノイズが低減されるので、容量性負荷からの広帯域に渡る不要な高周波の電磁波の幅射を十分に抑制することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

本発明による駆動回路の一例として、プラズマディスプレイ装置に用いられるサステインドライバについて説明する。

（１）第１の実施の形態
（１−１）プラズマディスプレイ装置の構成
図１は本発明の第１の実施の形態に係るサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図である。

図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、データドライバ２、スキャンドライバ３、複数のスキャンドライバＩＣ（集積回路）３ａおよびサステインドライバ４を含む。

ＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は、画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は、画面の水平方向に配列されている。また、複数のサステイン電極１３は、共通に接続されている。アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点には、放電セルＤＣが形成され、各放電セルＤＣが画面上の画素を構成する。図１には、１つの放電セルＤＣのみが点線で示される。

データドライバ２は、ＰＤＰ１の複数のアドレス電極１１に接続されている。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３に接続されている。各スキャンドライバＩＣ３ａには、ＰＤＰ１の複数のスキャン電極１２が接続されている。サステインドライバ４は、ＰＤＰ１の複数のサステイン電極１３に接続されている。

データドライバ２は、書き込み期間において、画像データに応じてＰＤＰ１の該当するアドレス電極１１に書き込みパルスを印加する。複数のスキャンドライバＩＣ３ａは、スキャンドライバ３により駆動され、書き込み期間において、シフトパルスＳＨを垂直走査方向にシフトしつつＰＤＰ１の複数のスキャン電極１２に書き込みパルスを順に印加する。これにより、該当する放電セルＤＣにおいてアドレス放電が行われる。

また、複数のスキャンドライバＩＣ３ａは、維持期間において、周期的な維持パルスをＰＤＰ１の複数のスキャン電極１２に印加する。一方、サステインドライバ４は、維持期間において、ＰＤＰ１の複数のサステイン電極１３にスキャン電極１２の維持パルスに対して１８０°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セルＤＣにおいて維持放電が行われる。

（１−２）ＰＤＰ１における駆動電圧
図２は図１のＰＤＰ１におけるスキャン電極１２およびサステイン電極１３の駆動電圧の一例を示すタイミング図である。

初期化および書き込み期間には、複数のスキャン電極１２に初期化パルス（セットアップパルス）Ｐｓｅｔが同時に印加される。その後、複数のスキャン電極１２に書き込みパルスＰｗが順に印加される。これにより、ＰＤＰ１の該当する放電セルＤＣにおいてアドレス放電が起こる。

次に、維持期間において、複数のスキャン電極１２に維持パルスＰｓｃが周期的に印加され、複数のサステイン電極１３に維持パルスＰｓｕが周期的に印加される。維持パルスＰｓｕの位相は、維持パルスＰｓｃの位相に対して１８０°ずれている。これにより、アドレス放電に続いて維持放電が起こる。

（１−３）サステインドライバ４の構成
次に、図１に示すサステインドライバ４について説明する。図３は図１に示すサステインドライバ４の構成を示す回路図である。

図３のサステインドライバ４は、スイッチング素子であるｎチャネル型のＦＥＴ（電界効果型トランジスタ；以下、トランジスタと称する）Ｑ１〜Ｑ４、インピーダンス制御回路４１，４２、回収コンデンサＣｒ、回収コイルＬおよびダイオードＤ１，Ｄ２を含む。インピーダンス制御回路４１，４２の構成については後述する。

トランジスタＱ１は、一端が電源端子Ｖ１に接続され、他端が配線Ｌｉ１を通してノードＮ１に接続され、ゲートには制御信号Ｓ１が入力される。トランジスタＱ１は、寄生容量としてドレイン・ソース間の容量ＣＰ１を有し、トランジスタＱ１のドレイン・ソース間には、インピーダンス制御回路４１がトランジスタＱ１と並列に接続される。電源端子Ｖ１には、電源電圧Ｖｓｕｓが印加される。

トランジスタＱ２は、一端が配線Ｌｉ２を通してノードＮ１に接続され、他端が接地端子に接続され、ゲートには制御信号Ｓ２が入力される。トランジスタＱ２は、寄生容量としてドレイン・ソース間の容量ＣＰ２を有し、トランジスタＱ２のドレイン・ソース間には、インピーダンス制御回路４２がトランジスタＱ２と並列に接続される。

ノードＮ１は、配線Ｌｉ０を通して例えば４８０本のサステイン電極１３に接続されているが、図３では、複数のサステイン電極１３と接地端子との間の全容量に相当するパネル容量Ｃｐが示されている。

回収コンデンサＣｒは、ノードＮ３と接地端子との間に接続されている。トランジスタＱ３およびダイオードＤ１は、ノードＮ３とノードＮ２との間に直列に接続されている。ダイオードＤ２およびトランジスタＱ４は、ノードＮ２とノードＮ３との間に直列に接続されている。トランジスタＱ３のゲートには制御信号Ｓ３が入力され、トランジスタＱ４のゲートには制御信号Ｓ４が入力される。回収コイルＬはノードＮ２とノードＮ１との間に接続されている。

（１−４）サステインドライバ４の動作
次に、上記のように構成されたサステインドライバ４の維持期間の動作について説明する。図４はサステインドライバ４の維持期間の動作を説明するためのタイミング図である。図４には、トランジスタＱ１〜Ｑ４に入力される制御信号Ｓ１〜Ｓ４およびノードＮ１〜Ｎ３の各電圧が示される。

まず、時刻ｔ１において、制御信号Ｓ２がローレベルになってトランジスタＱ２がオフし、制御信号Ｓ３がハイレベルになってトランジスタＱ３がオンする。このとき、制御信号Ｓ１はローレベルにあってトランジスタＱ１はオフし、制御信号Ｓ４はローレベルにあってトランジスタＱ４はオフしている。したがって、回収コンデンサＣｒがトランジスタＱ３およびダイオードＤ１を通して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電位が滑らかに上昇する。このとき、回収コンデンサＣｒの電荷がトランジスタＱ３、ダイオードＤ１および回収コイルＬを通してパネル容量Ｃｐへ放出される。

また、トランジスタＱ３、ダイオードＤ１および回収コイルＬを通して流れる電流は、パネル容量Ｃｐに流入するだけでなく、配線Ｌｉ１を通してトランジスタＱ１のドレイン・ソース間の容量ＣＰ１およびインピーダンス制御回路４１に流れるとともに、配線Ｌｉ２を通してトランジスタＱ２のドレイン・ソース間の容量ＣＰ２およびインピーダンス制御回路４２にも流れる。

次に、時刻ｔ２において、制御信号Ｓ１がハイレベルになってトランジスタＱ１がオンし、制御信号Ｓ３がローレベルになってトランジスタＱ３がオフする。したがって、ノードＮ１が電源端子Ｖ１に接続され、ノードＮ１の電位が急激に上昇し、電源電圧Ｖｓｕｓに固定される。このとき、トランジスタＱ１から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ１のドレイン・ソース間の容量ＣＰ１および配線Ｌｉ１のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

このとき、トランジスタＱ１から発生したスイッチングノイズはコンデンサＣＰ１およびインピーダンス制御回路４１を通して電源端子Ｖ１に戻り、かつコンデンサＣＰ２およびインピーダンス制御回路４２を通して接地端子に戻る。それにより、サステイン電極１３へのスイッチングノイズによる影響が低減され、不要輻射の発生が抑制される。インピーダンス制御回路４１，４２の動作については後述する。

次に、時刻ｔ３において、制御信号Ｓ１がローレベルになってトランジスタＱ１がオフし、制御信号Ｓ４がハイレベルになってトランジスタＱ４がオンする。したがって、回収コンデンサＣｒがダイオードＤ２およびトランジスタＱ４を通して回収コイルＬに接続され、回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりノードＮ１の電位が緩やかに降下する。このとき、パネル容量Ｃｐに蓄えられた電荷は、回収コイルＬ、ダイオードＤ２およびトランジスタＱ４を通して回収コンデンサＣｒに蓄えられ、電荷の回収が行われる。

次に、時刻ｔ４において、制御信号Ｓ２がハイレベルになってトランジスタＱ２がオンし、制御信号Ｓ４がローレベルになってトランジスタＱ４がオフする。したがって、ノードＮ１が接地端子に接続され、ノードＮ１の電位が急激に降下し、接地電位に固定される。このとき、トランジスタＱ２から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ２のドレイン・ソース間の容量ＣＰ２および配線Ｌｉ２のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

このとき、トランジスタＱ２から発生したスイッチングノイズはコンデンサＣＰ１およびインピーダンス制御回路４１を通して電源端子Ｖ１に戻り、かつコンデンサＣＰ２およびインピーダンス制御回路４２を通して接地端子に戻る。それにより、サステイン電極１３へのスイッチングノイズによる影響が低減され、不要輻射の発生が抑制される。インピーダンス制御回路４１，４２の動作については後述する。

上記の動作が維持期間において繰り返し行われる。この場合、インピーダンス制御回路４１，４２の働きによりトランジスタＱ１，Ｑ２から発生する広帯域のスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が抑制される。

本実施の形態では、インピーダンス制御回路４１，４２として以下の第１〜第３の構成のいずれかが用いられる。

（１−５）インピーダンス制御回路４１，４２の構成の第１の例
図５はインピーダンス制御回路４１，４２の構成の第１の例を示す回路図である。

図５に示すように、インピーダンス制御回路４１はｎ個のコンデンサＣ１１〜Ｃ１ｎを含む。ｎは２以上の自然数である。コンデンサＣ１１〜Ｃ１ｎはトランジスタＱ１に並列に接続されている。コンデンサＣ１１〜Ｃ１ｎとトランジスタＱ１との接続点は、トランジスタＱ１のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ１１〜Ｃ１ｎとトランジスタＱ１とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。コンデンサＣ１１〜Ｃ１ｎはそれぞれ異なる容量値を有する。ここでは、コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。

また、インピーダンス制御回路４２はｎ個のコンデンサＣ２１〜Ｃ２ｎを含む。ｎは２以上の自然数である。コンデンサＣ２１〜Ｃ２ｎはトランジスタＱ２に並列に接続されている。コンデンサＣ２１〜Ｃ２ｎとトランジスタＱ２との接続点は、トランジスタＱ２のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ２１〜Ｃ２ｎとトランジスタＱ２とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。コンデンサＣ２１〜Ｃ２ｎはそれぞれ異なる容量値を有する。ここでは、コンデンサＣ２１〜Ｃ２ｎの容量値はこの順に減少し、コンデンサＣ２ｎが最も小さな容量値を有する。

本実施の形態では、コンデンサＣ１１〜Ｃ１ｎ，Ｃ２１〜Ｃ２ｎは積層セラミックコンデンサからなる。

図６は積層セラミックコンデンサ、タンタル電解コンデンサおよびアルミニウム電解コンデンサのインピーダンス特性を示す図である。

図６には、１０μＦのタンタル電解コンデンサ、１０μＦのアルミニウム電解コンデンサ、および１μＦ、４．７μＦおよび１０μＦの積層セラミックコンデンサのインピーダンスと周波数との関係を示す。縦軸がインピーダンスを示し、横軸が周波数を示す。

積層セラミックコンデンサでは、インピーダンス特性にディップ（極小部分）Ｄｐが生じる。このディップＤｐの周波数が自己共振周波数である。積層セラミックコンデンサの自己共振周波数は容量値により異なる。これに対して、タンタル電解コンデンサおよびアルミニウム電解コンデンサでは、インピーダンス特性にディップが生じない。

図５のインピーダンス制御回路４１では、容量値の異なるｎ個のコンデンサＣ１１〜Ｃ１ｎがトランジスタＱ１に並列に接続されているので、ｎ個の異なる自己共振周波数帯域でスイッチングノイズが電源端子Ｖ１に吸収される。

同様に、インピーダンス制御回路４２では、容量値の異なるｎ個のコンデンサＣ２１〜Ｃ２ｎがトランジスタＱ２に並列に接続されているので、ｎ個の異なる自己共振周波数帯域でスイッチングノイズが接地端子に吸収される。

トランジスタＱ１，Ｑ２がスイッチングノイズを発生しているので、配線Ｌｉ１，Ｌｉ２の影響を少なくするためにトランジスタＱ１の近傍にコンデンサＣ１１〜Ｃ１ｎを配置し、トランジスタＱ２の近傍にコンデンサＣ２１〜Ｃ２ｎを配置することが好ましい。それにより、配線Ｌｉ１，Ｌｉ２の影響を除くことができる。したがって、図３の配線Ｌｉ０と接地端子との間にコンデンサが挿入された場合に比べて、トランジスタＱ１，Ｑ２から発生するスイッチングノイズを十分に吸収することができる。

ここで、図５のインピーダンス制御回路４１，４２の機能を図７および図８を用いて説明する。

図７（ａ）は１個の積層セラミックコンデンサの内部等価回路を示す図であり、図７（ｂ）は１個の積層セラミックコンデンサのインピーダンス特性の計算結果を示す図である。図７（ｂ）において、横軸は周波数、縦軸は利得である。

図７（ａ）において、積層セラミックコンデンサＣ１０は、容量成分Ｃ１、インダクタンス成分Ｌ１および抵抗成分Ｒ１を有する。本例では、容量成分Ｃ１の値は３３０ｐＦであり、インダクタンス成分Ｌ１の値は１．３ｎＨであり、抵抗成分Ｒ１の値は０．０５Ωである。ここでは、５０Ω測定系における積層セラミックコンデンサＣ１０のインピーダンス特性を計算により求めた。５０Ω測定系における抵抗成分Ｒ３および抵抗成分Ｒ４の値はいずれも５０Ωである。

積層セラミックコンデンサＣ１０では、セラミック層の面積が一定であると、セラミック層の数の増加に伴って容量成分Ｃ１の値が増加し、インダクタンス成分Ｌ１の値および抵抗成分Ｒ１の値はほとんど変化しない。抵抗成分Ｒ１の値が小さいので、図７（ｂ）に示すように、インピーダンス特性にディップＤｐ１が生じる。上記のように、ディップＤｐ１の周波数が自己共振周波数に相当する。自己共振周波数は容量成分Ｃ１の値により異なる。

このように、積層セラミックコンデンサＣ１０の内部等価回路はＬＣＲの直列回路であるので、自己共振周波数が存在する。図７（ｂ）の例では、自己共振周波数は約２５０ＭＨｚであり、自己共振周波数でのインピーダンスが最も低くなる。

これに対して、タンタル電解コンデンサまたはアルミニウム電解コンデンサでは、タンタルシートまたはアルミニウムシートが巻かれているので、抵抗成分が大きい。それにより、図６に示したように、インピーダンス特性にディップが生じない。

このように、十分な自己共振を発生させるためにはインピーダンス特性に明確なディップを有する積層セラミックコンデンサを用いることが好ましい。なお、タンタル電解コンデンサまたはアルミニウム電解コンデンサにおいても、自己共振の効果は積層セラミックコンデンサに比べて低いが、自己共振を発生することができる。

図８（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図であり、図８（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図である。

図８（ａ）において、積層セラミックコンデンサＣ１０の内部等価回路は図７（ａ）の積層セラミックコンデンサＣ１０と同様である。積層セラミックコンデンサＣ２０は、容量成分Ｃ２、インダクタンス成分Ｌ２および抵抗成分Ｒ２を有する。本例では、容量成分Ｃ２の値は０．６８μＦであり、インダクタンス成分Ｌ２の値は１３０ｐＨであり、抵抗成分Ｒ２の値は０．０１Ωである。２個の積層セラミックコンデンサＣ１０，Ｃ２０を接続する配線パターンのインダクタンス成分Ｌ３の値は１００ｐＨである。

図８（ｂ）のインピーダンス特性において、小さな容量成分Ｃ１（３３０ｐＦ）を有する積層セラミックコンデンサＣ１０によるディップＤｐ１および大きな容量値（０．６８μＦ）を有する積層セラミックコンデンサＣ２０によるディップＤｐ２が生じる。ディップＤｐ１の周波数が積層セラミックコンデンサＣ１０の自己共振周波数に相当し、ディップＤｐ２の周波数が積層セラミックコンデンサＣ２０の自己共振周波数に相当する。

大きな容量値（０．６８μＦ）を有する積層セラミックコンデンサＣ２０を単独で用いた場合には、小さな容量成分Ｃ１（３３０ｐＦ）を有する積層セラミックコンデンサＣ１０を単独で用いた場合に比べて低域でのインピーダンス特性は改善される。しかしながら、０．６８μＦの自己共振周波数より高い帯域では、積層セラミックコンデンサＣ２０のインダクタンス成分Ｌ２の影響でインピーダンス特性は劣化する。

図８に示すように、積層セラミックコンデンサＣ１０，Ｃ２０を用いた場合には、両方の自己共振周波数の中間の周波数で反共振が発生し、インピーダンス特性が劣化する。図８の例では、２００ＭＨｚを含む周波数帯域でインピーダンス特性が劣化する。

図９は２個の積層セラミックコンデンサの並列回路における反共振を説明するための図である。図９（ａ）は反共振を生じる場合の内部等価回路を示す図であり、図９（ｂ）は反共振を生じる場合のインピーダンス特性を示す図である。

図８（ａ）の積層セラミックコンデンサＣ２０の容量成分Ｃ２のインピーダンスは、１／（２πｆ×０．６８［μＦ］）となる。ここで、ｆは周波数である。それにより、容量成分Ｃ２のインピーダンスは、周波数１ＭＨｚでは０．２３４Ω、周波数１０ＭＨｚでは０．０２３４Ω、周波数１０ＭＨｚでは０．００２３４Ωとなり、容量成分Ｃ２は高い周波数でショート状態となる。

一方、積層セラミックコンデンサＣ１０の容量成分Ｃ１の値は積層セラミックコンデンサＣ２０の容量成分Ｃ２の値に比べて小さいため、容量成分Ｃ１のインピーダンスは容量成分Ｃ２のインピーダンスに比べて大きい。また、積層セラミックコンデンサＣ２０のインダクタンス成分Ｌ２のインピーダンスは、周波数が高くなると大きくなる。一方、積層セラミックコンデンサＣ１０のインダクタンス成分Ｌ１のインピーダンスは容量成分Ｃ１のインピーダンスに比べて小さい。

したがって、高い周波数では、２個の積層セラミックコンデンサＣ１０，Ｃ２０の並列回路の等価回路は図９（ａ）に示すＬＣ並列共振回路となる。

この場合、図９（ｂ）に示すように、ＬＣ並列共振回路のインピーダンスは共振部分で大きくなり、反共振が発生する。図８（ｂ）の例では、反共振が２００ＭＨｚを含む周波数帯域で発生している。

図５のインピーダンス制御回路４１，４２では、トランジスタＱ１，Ｑ２によるスイッチングノイズにおける複数のピークの周波数が反共振周波数帯域内に位置しないようにコンデンサＣ１１〜Ｃ１ｎ，コンデンサＣ２１〜Ｃ２ｎの容量値を設定する。

それにより、インピーダンス制御回路４１，４２の働きによりトランジスタＱ１，Ｑ２から発生する複数の周波数成分を有するスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が十分に抑制される。

（１−６）インピーダンス制御回路４１，４２の構成の第２の例
図１０はインピーダンス制御回路４１，４２の構成の第２の例を示す回路図である。

図１０のインピーダンス制御回路４１，４２が図５のインピーダンス制御回路４１，４２と異なるのは次の点である。インピーダンス制御回路４１のコンデンサＣ１１〜Ｃ１ｎ−１にそれぞれ直列に抵抗素子Ｒ１１〜Ｒ１ｎ−１が接続されている。コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。インピーダンス制御回路４１内で最も小さな容量値を有するコンデンサＣ１ｎには抵抗素子は接続されていない。抵抗素子Ｒ１１〜Ｒ１ｎ−１の抵抗値はこの順に減少し、抵抗素子Ｒ１ｎ−１が最も小さな抵抗値を有する。

同様に、インピーダンス制御回路４２のコンデンサＣ２１〜Ｃ２ｎにそれぞれ直列に抵抗素子Ｒ２１〜Ｒ２ｎ−１が接続されている。コンデンサＣ２１〜Ｃ２ｎの容量値はこの順に減少し、コンデンサＣ２ｎが最も小さな容量値を有する。インピーダンス制御回路４２内で最も小さな容量値を有するコンデンサＣ２ｎには抵抗素子は接続されていない。抵抗素子Ｒ２１〜Ｒ２ｎ−１の抵抗値はこの順に減少し、抵抗素子Ｒ２ｎ−１が最も小さな抵抗値を有する。

図１０のインピーダンス制御回路４１，４２の構成の他の点は図５のインピーダンス制御回路４１，４２と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図８を用いて説明したように、複数の積層セラミックコンデンサの単純な並列回路では、反共振周波数でインピーダンス特性が劣化する。そこで、図１０の例では、抵抗素子を追加することにより反共振周波数でのインピーダンス特性の劣化を抑制する。ここで、図１０のインピーダンス制御回路４１，４２の機能を図１１を用いて説明する。

図１１（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図であり、図１１（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図である。図１１（ｂ）において、横軸は周波数、縦軸は利得である。

図１１（ａ）において、積層セラミックコンデンサＣ１０，Ｃ２０の内部等価回路は図８（ａ）の積層セラミックコンデンサＣ１０，Ｃ２０と同様である。

図１１において、大きな容量値（０．６８μＦ）を有する積層セラミックコンデンサＣ２０に抵抗素子Ｒ５が直列に挿入される。本例では、抵抗素子Ｒ５の値は０．０５Ωである。この場合、積層セラミックコンデンサＣ２０の自己共振周波数（ディップＤｐ２）におけるインピーダンス特性は劣化するが、小さな容量値（３３０ｐＦ）を有する積層セラミックコンデンサＣ１０の自己共振周波数と積層セラミックコンデンサＣ２０の自己共振周波数との中間で発生する反共振によるインピーダンス特性の劣化が抑制される。

このように、積層セラミックコンデンサＣ２０に抵抗素子Ｒ５を直列に挿入することにより、広帯域に渡ってインピーダンス特性が改善される。

図１０のインピーダンス制御回路４１，４２では、広帯域に渡ってトランジスタＱ１，Ｑ２から発生する複数の周波数のスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が十分に抑制される。

（１−７）インピーダンス制御回路４１，４２の構成の第３の例
図１２はインピーダンス制御回路４１，４２の構成の第３の例を示す回路図である。

図１２のインピーダンス制御回路４１，４２が図５のインピーダンス制御回路４１，４２と異なるのは次の点である。インピーダンス制御回路４１のコンデンサＣ１１〜Ｃ１ｎ−１にそれぞれ直列にビーズコアＬ１１〜Ｌ１ｎ−１が接続されている。コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。インピーダンス制御回路４１内で最も小さな容量値を有するコンデンサＣ１ｎにはビーズコアは接続されていない。

同様に、インピーダンス制御回路４２のコンデンサＣ２１〜Ｃ２ｎにそれぞれ直列にビーズコアＬ２１〜Ｌ２ｎ−１が接続されている。コンデンサＣ１１〜Ｃ１ｎの容量値はこの順に減少し、コンデンサＣ１ｎが最も小さな容量値を有する。インピーダンス制御回路４２内で最も小さな容量値を有するコンデンサＣ２ｎにはビーズコアは接続されていない。

図１２のインピーダンス制御回路４１，４２の構成の他の点は図５のインピーダンス制御回路４１，４２と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図１２の例では、ビーズコアを追加することにより反共振周波数でのインピーダンス特性の劣化を抑制する。ここで、図１２のインピーダンス制御回路４１，４２の機能を図１３を用いて説明する。

図１３は積層セラミックコンデンサおよびビーズコアのインピーダンス特性を示す図である。図１３において、横軸は周波数、縦軸はインピーダンスである。

図１３において、コンデンサＣ１ｎ−１のインピーダンス特性が破線で示されている。また、ビーズコアＬ１ｎ−１のインピーダンス特性Ｚが実線で示され、抵抗成分Ｒが点線で示され、リアクタンス成分Ｘが一点鎖線で示される。

図１３に示すように、コンデンサＣ１ｎ−１の自己共振周波数を超えた周波数領域でビーズコアＬ１ｎ−１のインピーダンス特性が立ち上がるように定数（抵抗成分Ｒおよびをリアクタンス成分Ｘ）を選択する。

それにより、図１２のインピーダンス制御回路４１においてコンデンサＣ１ｎ−１の自己共振周波数よりも高い周波数における反共振によるインピーダンス特性の劣化が抑制される。つまり、コンデンサＣ１ｎ−１の自己共振周波数よりも高い周波数において図１０の抵抗素子Ｒ１１〜Ｒ１ｎ−１をコンデンサＣ１１〜Ｃ１ｎ−１に直列に挿入した場合と同等の効果が得られる。図１２のインピーダンス制御回路４２の機能はインピーダンス制御回路４１の機能と同様である。

したがって、図１２のインピーダンス制御回路４１，４２では、広帯域に渡ってトランジスタＱ１，Ｑ２から発生する複数の周波数のスイッチングノイズが抑制される。その結果、広帯域に渡る不要な電磁波の幅射が十分に抑制される。

（１−８）第１の実施の形態の効果
本実施の形態に係るサステインドライバ４では、インピーダンス制御回路４１，４２によりノードＮ１と電源端子Ｖ１との間およびノードＮ１と接地端子との間に複数の周波数成分のバイパス領域が形成される。それにより、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（２）第２の実施の形態
（２−１）サステインドライバの構成
図１４は本発明の第２の実施の形態に係るサステインドライバの構成を示す回路図である。

図１４に示すサステインドライバ４ａが図３に示すサステインドライバ４と異なるのは次の点である。その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図１４に示すように、トランジスタＱ３の一端およびトランジスタＱ４の一端はそれぞれ配線Ｌｉ３，Ｌｉ４を通してノードＮ３に接続されている。トランジスタＱ３の他端はダイオードＤ１のアノードに接続され、トランジスタＱ４の他端はダイオードＤ２のカソードに接続される。

トランジスタＱ３は、寄生容量としてドレイン・ソース間の容量ＣＰ３を有し、トランジスタＱ３のドレイン・ソース間には、インピーダンス制御回路４３がトランジスタＱ３と並列に接続される。トランジスタＱ４は、寄生容量としてドレイン・ソース間の容量ＣＰ４を有し、トランジスタＱ４のドレイン・ソース間には、インピーダンス制御回路４４がトランジスタＱ４と並列に接続される。

ダイオードＤ１は、寄生容量としてアノード・カソード間の容量ＣＰ５を有し、ダイオードＤ２は、寄生容量としてアノード・カソード間の容量ＣＰ６を有する。

インピーダンス制御回路４３の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４１の構成および機能と同様である。また、インピーダンス制御回路４４の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４２の構成および機能と同様である。

なお、本実施の形態では、インピーダンス制御回路４３のコンデンサＣ１１〜Ｃ１ｎとトランジスタＱ３との接続点は、トランジスタＱ３のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ１１〜Ｃ１ｎとトランジスタＱ３とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

また、インピーダンス制御回路４４のコンデンサＣ２１〜Ｃ２ｎとトランジスタＱ４との接続点は、トランジスタＱ４のソースおよびドレインにより近いことが好ましい。例えばコンデンサＣ２１〜Ｃ２ｎとトランジスタＱ４とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

（２−２）サステインドライバの動作
次に、上記のように構成されたサステインドライバ４ａの維持期間の動作について図４を参照しながら説明する。

図１４に示すサステインドライバ４ａの基本的な動作は、図３に示すサステインドライバ４と同様であるので、主としてトランジスタＱ３，Ｑ４によるスイッチングノイズの発生メカニズムについて以下に詳細に説明する。

まず、トランジスタＱ４がオフ状態にあり、かつ、トランジスタＱ４のドレイン・ソース間に急激な電圧変化が生じる場合に、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌｉ４のインダクタンス成分による高周波のＬＣ共振が発生する。それにより、複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ１および時刻ｔ２において、以下のように、トランジスタＱ３，Ｑ４から複数の周波数成分を有するスイッチングノイズが発生する。

時刻ｔ１において、制御信号Ｓ３がハイレベルになってトランジスタＱ３がオンする。それにより、ノードＮ２の電位が０ＶからノードＮ３の電位約Ｖｓｕｓ／２に立ち上がる瞬間にトランジスタＱ３から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌｉ３のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

また、時刻ｔ２において、ノードＮ１の電位が回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりピーク電圧から下がり始め、回収コイルＬに流れる電流の方向がノードＮ１へ向かう方向からノードＮ２へ向かう方向に逆転する。それにより、ダイオードＤ１が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって上昇する。このとき、ノードＮ２に接続されている浮遊容量（ダイオードＤ１のアノード・カソード間の容量ＣＰ５等）と回収コイルＬとによる高周波のＬＣ共振が発生し、ノードＮ２の電位がリンギングしながら上昇する。この場合、トランジスタＱ４から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、トランジスタＱ４のドレイン・ソース間の容量ＣＰ４および配線Ｌｉ４のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

しかしながら、本実施の形態では、トランジスタＱ４に並列にインピーダンス制御回路４４が接続されているので、広帯域に渡るスイッチングノイズがインピーダンス制御回路４４および回収コンデンサＣｒを通して接地端子に吸収される。それにより、広帯域に渡る不要の電磁波の輻射が十分に抑制される。

次に、トランジスタＱ３がオフ状態にあり、かつ、トランジスタＱ３のドレイン・ソース間に急激な電圧変化が生じる場合に、トランジスタＱ３のドレイン・ソース間の容量ＣＰ３および配線Ｌｉ３のインダクタンス成分による高周波のＬＣ共振が発生する。それにより、トランジスタＱ３から複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ３および時刻ｔ４において、以下のように、トランジスタＱ３，Ｑ４から複数の周波数成分を有するスイッチングノイズが発生する。

維持パルスＰｓｕの立ち上がり時の電力回収期間が終了すると、制御信号Ｓ１がハイレベルになってトランジスタＱ１がオンする。それにより、電源端子Ｖ１の電源電圧ＶｓｕｓがノードＮ２に印加される。この状態から、時刻ｔ３において、制御信号Ｓ４がハイレベルになってトランジスタＱ４がオンする。それにより、ノードＮ２の電位が電源電圧ＶｓｕｓからノードＮ３の電位約Ｖｓｕｓ／２に立ち下がる瞬間にトランジスタＱ４から複数の周波数成分を有するスイッチングノイズが発生する。

また、時刻ｔ４において、維持パルスＰｓｕの立ち下がり時の電力回収期間が終了すると、回収コイルＬに流れる電流の方向がノードＮ２へ向かう方向からノードＮ１へ向かう方向に逆転する。それにより、ダイオードＤ２が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって降下する。このとき、ノードＮ２に接続されている浮遊容量（ダイオードＤ２のアノード・カソード間の容量ＣＰ６等）と回収コイルＬとによる高周波のＬＣ共振が発生し、ノードＮ２の電位がリンギングしながら下降する。この場合、トランジスタＱ３から複数の周波数成分を有するスイッチングノイズが発生する。

しかしながら、本実施の形態では、トランジスタＱ３に並列にインピーダンス制御回路４３が接続されているので、広帯域に渡るスイッチングノイズがインピーダンス制御回路４３および回収コンデンサＣｒを通して接地端子に吸収される。それにより、広帯域に渡る不要の電磁波の輻射が十分に抑制される。

（２−３）第２の実施の形態の効果
本実施の形態に係るサステインドライバ４ａでは、インピーダンス制御回路４３，４４によりノードＮ２とノードＮ３との間に複数の周波数成分のバイパス領域が形成される。それにより、トランジスタＱ３，Ｑ４で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズの影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（３）第３の実施の形態
（３−１）サステインドライバの構成
図１５は本発明の第３の実施の形態に係るサステインドライバの構成を示す回路図である。

図１５に示すサステインドライバ４ｂが図３に示すサステインドライバ４と異なるのは次の点である。その他の点は図３に示すサステインドライバ４と同様であるので、同一部分には同一符号を付し、詳細な説明を省略する。

図１５に示すように、ダイオードＤ１のアノード・カソード間には、インピーダンス制御回路４５がダイオードＤ１と並列に接続される。ダイオードＤ２のアノード・カソード間には、インピーダンス制御回路４６がダイオードＤ２と並列に接続される。

ダイオードＤ１のカソードおよびダイオードＤ２のアノードはそれぞれ配線Ｌｉ５，Ｌｉ６を通してノードＮ２に接続される。ダイオードＤ１は、寄生容量としてアノード・カソード間の容量ＣＰ５を有し、ダイオードＤ２は、寄生容量としてアノード・カソード間の容量ＣＰ６を有する。なお、トランジスタＱ３，Ｑ４は、第２の実施の形態と同様に寄生容量ＣＰ３，ＣＰ４を有する。

インピーダンス制御回路４５の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４１の構成および機能と同様である。また、インピーダンス制御回路４６の構成および機能は、図５、図１０または図１２に示したインピーダンス制御回路４２の構成および機能と同様である。

なお、本実施の形態では、インピーダンス制御回路４５のコンデンサＣ１１〜Ｃ１ｎとダイオードＤ１との接続点は、ダイオードＤ１のアノードおよびカソードにより近いことが好ましい。例えばコンデンサＣ１１〜Ｃ１ｎとダイオードＤ１とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

また、インピーダンス制御回路４６のコンデンサＣ２１〜Ｃ２ｎとダイオードＤ２との接続点は、ダイオードＤ２のアノードおよびカソードにより近いことが好ましい。例えばコンデンサＣ２１〜Ｃ２ｎとダイオードＤ２とが同一の回路基板上で接続されていることが好ましい。それにより、後述する効果がより確実に得られる。

（３−２）サステインドライバの動作
次に、上記のように構成されたサステインドライバ４ｂの維持期間の動作について図４を参照しながら説明する。

図１５に示すサステインドライバ４ｂの基本的な動作は、図３および図１４に示すサステインドライバ４，４ａと同様であるので、主としてダイオードＤ１，Ｄ２によるスイッチングノイズの発生メカニズムについて以下に詳細に説明する。

まず、ダイオードＤ１がオフ状態にあり、かつ、ダイオードＤ１のアノード・カソード間に急激な電圧変化が生じる場合に、ダイオードＤ１から複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ２において、以下のように、ダイオードＤ１から複数の周波数成分を有するスイッチングノイズが発生する。

時刻ｔ１において、制御信号Ｓ３がハイレベルになってトランジスタＱ３がオンする。それにより、ノードＮ２の電位がノードＮ３の電位約Ｖｓｕｓ／２と等しくなっている。この状態で、時刻ｔ２において、ノードＮ１の電位が回収コイルＬおよびパネル容量ＣｐによるＬＣ共振によりピーク電圧から下がり始め、回収コイルＬに流れる電流の方向がノードＮ１へ向かう方向からノードＮ２へ向かう方向に逆転する。それにより、ダイオードＤ１が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって上昇する。このとき、ダイオードＤ１から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、ダイオードＤ１のアノード・カソード間の容量ＣＰ５および配線Ｌｉ５のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

しかしながら、本実施の形態では、ダイオードＤ１に並列にインピーダンス制御回路４５が接続されているので、ダイオードＤ１から発生した複数の周波数成分を有するスイッチングノイズがインピーダンス制御回路４５を通してトランジスタＱ３に流れる。このとき、トランジスタＱ３がオンしている。したがって、ダイオードＤ１から発生した複数の周波数成分を有するスイッチングノイズはインピーダンス制御回路４５、トランジスタＱ３および回収コンデンサＣｒを通して接地端子に吸収される。その結果、広帯域に渡る不要の電磁波の輻射が十分に抑制される。このとき、回収コイルＬが存在するので、スイッチングノイズはパネル容量ＣｐおよびトランジスタＱ１，Ｑ２へは流れない。

次に、ダイオードＤ２がオフ状態にあり、かつ、ダイオードＤ２のアノード・カソード間に急激な電圧変化が生じる場合に、ダイオードＤ２から複数の周波数成分を有するスイッチングノイズが発生する。具体的には、図４に示す時刻ｔ４において、以下のように、ダイオードＤ２から複数の周波数成分を有するスイッチングノイズが発生する。

時刻ｔ４において、維持パルスＰｓｕの立ち下がり時の電力回収期間が終了すると、回収コイルＬに流れる電流の方向がノードＮ２へ向かう方向からノードＮ１へ向かう方向に逆転する。それにより、ダイオードＤ２が非導通となるため、電流経路が遮断される。その結果、ノードＮ２の電位は、急激にノードＮ１の電位に向かって下降する。このとき、ダイオードＤ２から複数の周波数成分を有するスイッチングノイズが発生する。スイッチングノイズは、ダイオードＤ２のアノード・カソード間の容量ＣＰ６および配線Ｌｉ６のインダクタンス成分によるＬＣ共振の周波数成分およびその他の複数の周波数成分を含む。

しかしながら、本実施の形態では、ダイオードＤ２に並列にインピーダンス制御回路４６が接続されているので、ダイオードＤ２から発生した複数の周波数成分を有するスイッチングノイズがインピーダンス制御回路４６を通してトランジスタＱ４に流れる。このとき、トランジスタＱ４がオンしている。したがって、ダイオードＤ２から発生した複数の周波数成分を有するスイッチングノイズはインピーダンス制御回路４６、トランジスタＱ４および回収コンデンサＣｒを通して接地端子に吸収される。その結果、広帯域に渡る不要の電磁波の輻射が十分に抑制される。このとき、回収コイルＬが存在するので、スイッチングノイズはパネル容量ＣｐおよびトランジスタＱ１，Ｑ２へは流れない。

（３−３）第３の実施の形態の効果
本実施の形態に係るサステインドライバ４ｂでは、インピーダンス制御回路４５，４６によりノードＮ２とトランジスタＱ３との間およびノードＮ２とトランジスタＱ４との間に複数の周波数成分のバイパス領域が形成される。それにより、ダイオードＤ１，Ｄ２から発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４）他の実施の形態
（４−１）
図３のサステインドライバ４のインピーダンス制御回路４１，４２に加えて、図１４のインピーダンス制御回路４３，４４をトランジスタＱ３，Ｑ４に並列に接続してもよい。

この場合、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、トランジスタＱ３，Ｑ４で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−２）
図３のサステインドライバ４のインピーダンス制御回路４１，４２に加えて、図１５のインピーダンス制御回路４５，４６をダイオードＤ１，Ｄ２に並列に接続してもよい。

この場合、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、ダイオードＤ１，Ｄ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−３）
図３のサステインドライバ４のインピーダンス制御回路４１，４２に加えて、図１４のインピーダンス制御回路４３，４４をトランジスタＱ３，Ｑ４に並列に接続し、図１５のインピーダンス制御回路４５，４６をダイオードＤ１，Ｄ２に並列に接続してもよい。

この場合、トランジスタＱ１，Ｑ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４１，４２を通して電源端子Ｖ１および接地端子に吸収され、トランジスタＱ３，Ｑ４およびダイオードＤ１，Ｄ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４，４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−４）
図１４のサステインドライバ４のインピーダンス制御回路４３，４４に加えて、図１５のインピーダンス制御回路４５，４６をダイオードＤ１，Ｄ２に並列に接続してもよい。

この場合、トランジスタＱ３，Ｑ４およびダイオードＤ１，Ｄ２で発生した広帯域に渡るスイッチングノイズがインピーダンス制御回路４３，４４，４５，４６および回収コンデンサＣｒを通して接地端子に吸収され、パネル容量Ｃｐへのスイッチングノイズによる影響が低減される。それにより、広帯域に渡る高周波の電磁波の幅射を十分に抑制することができる。

（４−５）
本発明に係る駆動回路は、サステインドライバに限らず、アドレス電極を駆動する駆動回路であるデータドライバ２にも適用することができ、スキャン電極を駆動する駆動回路であるスキャンドライバ３にも適用することができる。なお、本発明に係る駆動回路は、サステイン電極およびスキャン電極の駆動回路に好適に用いることができる。

（４−６）
本発明に係る駆動回路は、ＡＣ型およびＤＣ型等のいずれのＰＤＰの駆動回路にも適用することができる。

（４−７）
本発明に係る駆動回路は、ＰＤＰに限らず、容量性負荷を駆動する他の装置にも同様に適用することができる。本発明に係る駆動回路は、例えば、液晶ディスプレイ、エレクトロルミネッセンスディスプレイ等の他の表示装置にも適用することができる。

（４−８）
トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４の代わりにバイポーラトランジスタ等の他のスイッチング素子を用いてもよい。

（４−９）
ダイオードＤ１，Ｄ２の代わりにトランジスタ等の他の一方向性導通素子を用いてもよい。

（４−１０）
コンデンサＣ１１〜Ｃ１ｎおよびコンデンサＣ２１〜Ｃ２ｎとして積層セラミックコンデンサの代わりに酸化タンタル、酸化ニオブ等の他の材料からなる容量性素子を用いてもよい。

上記のように、コンデンサＣ１１〜Ｃ１ｎおよびコンデンサＣ２１〜Ｃ２ｎとして積層セラミックコンデンサの代わりにタンタル電解コンデンサまたはアルミニウム電解コンデンサを用いてもよい。

（５）請求項の各構成要素と実施の形態の各部との対応
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。

上記実施の形態では、放電セルＤＣが表示素子に相当し、パネル容量Ｃｐが容量性負荷に相当し、配線Ｌｉ０がパルス供給経路に相当し、ＰＤＰ１が表示パネルに相当する。

また、トランジスタＱ１が第１のスイッチング素子に相当し、トランジスタＱ２が第２のスイッチング素子に相当し、トランジスタＱ３が第３のスイッチング素子に相当し、トランジスタＱ４が第４のスイッチング素子に相当し、回収コイルＬがインダクタンス素子に相当し、回収コンデンサＣｒが回収用容量性素子に相当し、ダイオードＤ１が第１の一方向性導通素子に相当し、ダイオードＤ２が第２の一方向性導通素子に相当する。

また、配線Ｌｉ１が第１の配線に相当し、配線Ｌｉ２が第２の配線に相当し、電源端子Ｖ１が第１の電圧源に相当し、接地端子が第２の電圧源に相当し、電源電圧Ｖｓｕｓが第１の電圧に相当し、接地電位が第２の電圧に相当する。

さらに、インピーダンス制御回路４１が第１のインピーダンス制御回路に相当し、インピーダンス制御回路４２が第２のインピーダンス制御回路に相当し、コンデンサＣ１１〜Ｃ１ｎが複数の第１の容量性素子に相当し、または第１番目〜第ｎ番目の第１の容量性素子に相当し、コンデンサＣ２１〜Ｃ２ｎが複数の第２の容量性素子に相当し、または第１番目〜第ｎ番目の第２の容量性素子に相当する。

また、抵抗素子Ｒ１１〜Ｒ１ｎ−１が複数の第１の抵抗素子または第１番目〜第（ｎ−１）番目の第１の抵抗素子に相当し、抵抗素子Ｒ２１〜Ｒ２ｎ−１が複数の第２の抵抗素子または第１番目〜第（ｎ−１）番目の第２の抵抗素子に相当し、ビーズコアＬ１１〜Ｌ１ｎ−１が複数の第１のビーズコアまたは第１番目〜第（ｎ−１）番目の第１のビーズコアに相当し、ビーズコアＬ２１〜Ｌ２ｎ−１が複数の第２のビーズコアまたは第１番目〜第（ｎ−１）番目の第２のビーズコアに相当する。

また、インピーダンス制御回路４３が第１または第３のインピーダンス制御回路に相当し、インピーダンス制御回路４４が第２または第４のインピーダンス制御回路に相当する。

また、インピーダンス制御回路４５が第１または第３のインピーダンス制御回路に相当し、インピーダンス制御回路４６が第２または第４のインピーダンス制御回路に相当する。

本発明は、種々の容量性負荷を駆動する駆動回路、および容量性負荷を有する表示装置等の種々の装置に利用可能である。

図１は本発明の第１の実施の形態に係るサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図 図２は図１のＰＤＰにおけるスキャン電極およびサステイン電極の駆動電圧の一例を示すタイミング図 図３は図１に示すサステインドライバの構成を示す回路図 図４はサステインドライバの維持期間の動作を説明するためのタイミング図 図５はインピーダンス制御回路の構成の第１の例を示す回路図 図６は積層セラミックコンデンサ、タンタル電解コンデンサおよびアルミニウム電解コンデンサのインピーダンス特性を示す図 図７（ａ）は１個の積層セラミックコンデンサの内部等価回路を示す図、図７（ｂ）は１個の積層セラミックコンデンサのインピーダンス特性の計算結果を示す図 図８（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図、図８（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図 図９は２個の積層セラミックコンデンサの並列回路における反共振を説明するための図 図１０はインピーダンス制御回路の構成の第２の例を示す回路図 図１１（ａ）は２個の積層セラミックコンデンサの並列回路の内部等価回路を示す図、図１１（ｂ）は２個の積層セラミックコンデンサの並列回路のインピーダンス特性の計算結果を示す図 図１２はインピーダンス制御回路の構成の第３の例を示す回路図 図１３は積層セラミックコンデンサおよびビーズコアのインピーダンス特性を示す図 図１４は本発明の第２の実施の形態に係るサステインドライバの構成を示す回路図 図１５は本発明の第３の実施の形態に係るサステインドライバの構成を示す回路図 図１６は従来のサステインドライバの構成を示す回路図 図１７は図１６のサステインドライバの維持期間の動作を示すタイミング図

Claims (10)

1. 駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、
   前記駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、
   前記駆動パルスを立ち下げるために前記第１の電圧より低い第２の電圧を供給する第２の電圧源と、
   一端が前記第１の電圧源からの第１の電圧を受ける第１のスイッチング素子と、
   一端が前記第２の電圧源からの第２の電圧を受ける第２のスイッチング素子と、
   一端が前記第１のスイッチング素子の他端に接続され、他端が前記パルス供給経路に接続される第１の配線と、
   一端が前記第２のスイッチング素子の他端に接続され、他端が前記パルス供給経路に接続される第２の配線と、
   前記第１のスイッチング素子の一端と他端との間に前記第１のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、
   前記第２のスイッチング素子の一端と他端との間に前記第２のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、
   前記第１および第２のスイッチング素子は、前記表示素子を点灯させる維持期間において前記容量性負荷に駆動パルスを印加するために作動し、
   前記第１のインピーダンス制御回路は、前記第１スイッチング素子に並列に接続される複数の第１の容量性素子を含み、
   前記第２のインピーダンス制御回路は、前記第２のスイッチング素子に並列に接続される複数の第２の容量性素子を含み、
   前記複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第１の容量性素子の容量成分の値はそれぞれ異なり、
   前記複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第２の容量性素子の容量成分の値はそれぞれ異なる、駆動回路。
2. 一端がパルス供給経路を通して前記容量性負荷に接続されるインダクタンス素子と、
   前記容量性負荷から電荷を回収するための回収用容量性素子と、
   第１および第２の一方向性導通素子と、
   第３および第４のスイッチング素子とをさらに備え、
   前記第１の一方向性導通素子および前記第３のスイッチング素子は、前記回収用容量性素子から前記インダクタンス素子への電流の供給を許容するように前記インダクタンス素子の他端と前記回収用容量性素子との間に直列に接続され、
   前記第２の一方向性導通素子および前記第４のスイッチング素子は、前記インダクタンス素子から前記回収用容量性素子への電流の供給を許容するように前記インダクタンス素子の他端と前記回収用容量性素子との間に直列に接続される、請求項１記載の駆動回路。
3. 前記第３のスイッチング素子と並列に接続される第３のインピーダンス制御回路と、
   前記第４のスイッチング素子と並列に接続される第４のインピーダンス制御回路とをさらに備え、
   前記第３のインピーダンス制御回路は、前記第３スイッチング素子に並列に接続される複数の第３の容量性素子を含み、
   前記第４のインピーダンス制御回路は、前記第４スイッチング素子に並列に接続される複数の第４の容量性素子を含み、
   前記複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第３の容量性素子の容量成分の値はそれぞれ異なり、
   前記複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第４の容量性素子の容量成分の値はそれぞれ異なる、請求項２記載の駆動回路。
4. 前記第１の一方向性導通素子と並列に接続される第３のインピーダンス制御回路と、
   前記第２の一方向性導通素子と並列に接続される第４のインピーダンス制御回路とをさらに備え、
   前記第３のインピーダンス制御回路は、前記第１の一方向性導通素子に並列に接続される複数の第３の容量性素子を含み、
   前記第４のインピーダンス制御回路は、前記第２の一方向性導通素子に並列に接続される複数の第４の容量性素子を含み、
   前記複数の第３の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第３の容量性素子の容量成分の値はそれぞれ異なり、
   前記複数の第４の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第４の容量性素子の容量成分の値はそれぞれ異なる、請求項２記載の駆動回路。
5. 前記複数の第１の容量性素子は第１番目〜第ｎ番目の第１の容量性素子を含み、前記複数の第２の容量性素子は第１番目〜第ｎ番目の第２の容量性素子を含み、ｎは２以上の自然数であり、
   前記第１番目〜第ｎ番目の第１の容量性素子のうち前記第ｎ番目の第１の容量性素子が最小の容量値を有し、
   前記第１番目〜第ｎ番目の第２の容量性素子のうち前記第ｎ番目の第２の容量性素子が最小の容量値を有し、
   前記第１のインピーダンス制御回路は、前記第１番目〜第（ｎ−１）番目の第１の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第１の抵抗性素子をさらに含み、
   前記第２のインピーダンス制御回路は、前記第１番目〜第（ｎ−１）番目の第２の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第２の抵抗性素子をさらに含む、請求項１記載の駆動回路。
6. 前記複数の第１の容量性素子は第１番目〜第ｎ番目の第１の容量性素子を含み、前記複数の第２の容量性素子は第１番目〜第ｎ番目の第２の容量性素子を含み、ｎは２以上の自然数であり、
   前記第１番目〜第ｎ番目の第１の容量性素子のうち前記第ｎ番目の第１の容量性素子が最小の容量値を有し、
   前記第１番目〜第ｎ番目の第２の容量性素子のうち前記第ｎ番目の第２の容量性素子が最小の容量値を有し、
   前記第１のインピーダンス制御回路は、前記第１番目〜第（ｎ−１）番目の第１の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第１のビーズコアをさらに含み、
   前記第２のインピーダンス制御回路は、前記第１番目〜第（ｎ−１）番目の第２の容量性素子にそれぞれ直列に接続された第１番目〜第（ｎ−１）番目の第２のビーズコアをさらに含む、請求項１記載の駆動回路。
7. 前記複数の第１の容量性素子の各々は第１の積層セラミックコンデンサからなり、
   前記複数の第１の容量性素子の各々は第２の積層セラミックコンデンサからなる、請求項１記載の駆動回路。
8. 駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、
   前記駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、
   前記駆動パルスを立ち下げるために前記第１の電圧より低い第２の電圧を供給する第２の電圧源と、
   第１、第２、第３および第４のスイッチング素子と、
   一端がパルス供給経路を通して前記容量性負荷に接続されるインダクタンス素子と、
   前記容量性負荷から電荷を回収するための回収用容量性素子と、
   第１および第２の一方向性導通素子と、
   前記第３のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、
   前記第４のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、
   前記第１のスイッチング素子は前記第１の電圧源と前記パルス供給経路との間に接続され、
   前記第２のスイッチング素子は前記第２の電圧源と前記パルス供給経路との間に接続され、
   前記第１および第２のスイッチング素子は、前記表示素子を点灯させる維持期間において前記容量性負荷に駆動パルスを印加するために作動し、
   前記第１の一方向性導通素子および前記第３のスイッチング素子は、前記回収用容量性素子から前記インダクタンス素子への電流の供給を許容するように前記インダクタンス素子の他端と前記回収用容量性素子との間に直列に接続され、
   前記第２の一方向性導通素子および前記第４のスイッチング素子は、前記インダクタンス素子から前記回収用容量性素子への電流の供給を許容するように前記インダクタンス素子の他端と前記回収用容量性素子との間に直列に接続され、
   前記第１のインピーダンス制御回路は、前記第３スイッチング素子に並列に接続される複数の第１の容量性素子を含み、
   前記第２のインピーダンス制御回路は、前記第４スイッチング素子に並列に接続される複数の第２の容量性素子を含み、
   前記複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第１の容量性素子の容量成分の値はそれぞれ異なり、
   前記複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第２の容量性素子の容量成分の値はそれぞれ異なる、駆動回路。
9. 駆動パルスをパルス供給経路を通して表示素子を含む容量性負荷に供給するための駆動回路であって、
   前記駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、
   前記駆動パルスを立ち下げるために前記第１の電圧より低い第２の電圧を供給する第２の電圧源と、
   第１、第２、第３および第４のスイッチング素子と、
   一端がパルス供給経路を通して前記容量性負荷に接続されるインダクタンス素子と、
   前記容量性負荷から電荷を回収するための回収用容量性素子と、
   第１および第２の一方向性導通素子と、
   前記第１の一方向性導通素子と並列に接続される第１のインピーダンス制御回路と、
   前記第２の一方向性導通素子と並列に接続される第２のインピーダンス制御回路とを備え、
   前記第１のスイッチング素子は前記第１の電圧源と前記パルス供給経路との間に接続され、
   前記第２のスイッチング素子は前記第２の電圧源と前記パルス供給経路との間に接続され、
   前記第１および第２のスイッチング素子は、前記表示素子を点灯させる維持期間において前記容量性負荷に駆動パルスを印加するために作動し、
   前記第１の一方向性導通素子および前記第３のスイッチング素子は、前記回収用容量性素子から前記インダクタンス素子への電流の供給を許容するように前記インダクタンス素子の他端と前記回収用容量性素子との間に直列に接続され、
   前記第２の一方向性導通素子および前記第４のスイッチング素子は、前記インダクタンス素子から前記回収用容量性素子への電流の供給を許容するように前記インダクタンス素子の他端と前記回収用容量性素子との間に直列に接続され、
   前記第１のインピーダンス制御回路は、前記第１の一方向性導通素子に並列に接続される複数の第１の容量性素子を含み、
   前記第２のインピーダンス制御回路は、前記第２の一方向性導通素子に並列に接続される複数の第２の容量性素子を含み、
   前記複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第１の容量性素子の容量成分の値はそれぞれ異なり、
   前記複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第２の容量性素子の容量成分の値はそれぞれ異なる、駆動回路。
10. 複数の表示素子からなる容量性素子を含む表示パネルと、
    駆動パルスをパルス供給経路を通して前記容量性負荷に供給するための駆動回路とを備え、
    前記駆動回路は、
    前記駆動パルスを立ち上げるために第１の電圧を供給する第１の電圧源と、
    前記駆動パルスを立ち下げるために前記第１の電圧より低い第２の電圧を供給する第２の電圧源と、
    一端が前記第１の電圧源からの第１の電圧を受ける第１のスイッチング素子と、
    一端が前記第２の電圧源からの第２の電圧を受ける第２のスイッチング素子と、
    一端が前記第１のスイッチング素子の他端に接続され、他端が前記パルス供給経路に接続される第１の配線と、
    一端が前記第２のスイッチング素子の他端に接続され、他端が前記パルス供給経路に接続される第２の配線と、
    前記第１のスイッチング素子の一端と他端との間に前記第１のスイッチング素子と並列に接続される第１のインピーダンス制御回路と、
    前記第２のスイッチング素子の一端と他端との間に前記第２のスイッチング素子と並列に接続される第２のインピーダンス制御回路とを備え、
    前記第１および第２のスイッチング素子は、前記表示素子を点灯させる維持期間において前記容量性負荷に駆動パルスを印加するために作動し、
    前記第１のインピーダンス制御回路は、前記第１スイッチング素子に並列に接続される複数の第１の容量性素子を含み、
    前記第２のインピーダンス制御回路は、前記第２のスイッチング素子に並列に接続される複数の第２の容量性素子を含み、
    前記複数の第１の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第１の容量性素子の容量成分の値はそれぞれ異なり、
    前記複数の第２の容量性素子の各々は、容量成分およびインダクタンス成分を含み、前記複数の第２の容量性素子の容量成分の値はそれぞれ異なる、表示装置。

Images