JP6395956B2 - ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置 - Google Patents

ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置 Download PDF

Info

Publication number
JP6395956B2
JP6395956B2 JP2017557735A JP2017557735A JP6395956B2 JP 6395956 B2 JP6395956 B2 JP 6395956B2 JP 2017557735 A JP2017557735 A JP 2017557735A JP 2017557735 A JP2017557735 A JP 2017557735A JP 6395956 B2 JP6395956 B2 JP 6395956B2
Authority
JP
Japan
Prior art keywords
positive
gate
switch
turned
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017557735A
Other languages
English (en)
Other versions
JPWO2017110162A1 (ja
Inventor
亮太 近藤
亮太 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017110162A1 publication Critical patent/JPWO2017110162A1/ja
Application granted granted Critical
Publication of JP6395956B2 publication Critical patent/JP6395956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/009—Resonant driver circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

この発明は、ゲート駆動回路に関するもので、特に、電源から半導体スイッチング素子のゲートに電力の供給を行い、ゲートのオン・オフ駆動を行うゲート駆動回路に関する。
電圧駆動型半導体スイッチング素子（駆動対象半導体素子）のゲート駆動回路は、駆動対象半導体素子のゲートにオン電圧を印加するオン駆動素子と、ゲートにオフ電圧を印加するオフ駆動素子とを備え、オン駆動素子またはオフ駆動素子の一方をオン、他方をオフとすることによって、駆動対象半導体素子のゲートをオン状態またはオフ状態に制御している。
駆動対象半導体素子のゲートに電圧が印加された場合、ゲート電圧は、ゲートの寄生容量とゲートまでの抵抗分によって決まる時定数に従った割合で変化することから、スイッチング時に発生するノイズの低減のために、ゲートに抵抗を接続し、ゲート電流のピーク値や変化率を低減することが行われていた。
しかし、駆動対象半導体素子のスイッチングの高周波化によってゲートの抵抗による導通損失が問題となることから、さらに、ゲート抵抗をリアクトルに置き換え、このリアクトルと駆動対象半導体素子のゲートの寄生容量とによってＬＣ共振回路を補助駆動部として構成することによって、スイッチング損失およびノイズのいずれをも低減し、加えてゲート駆動回路での導通損失を低減し、さらに制御の容易なゲート駆動回路が提案されている（特許文献１）。
すなわち、特許文献１において提案されているゲート駆動回路は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を半導体スイッチング素子（駆動対象半導体素子）として、第１の直流電源と第２の直流電源を直列接続して、その接続点を電源中間点として基準電位とした直流電源回路と、駆動対象半導体素子のゲートに第１の直流電源の正電圧を供給する第１の電源経路を断続するオン駆動素子と、駆動対象半導体素子のゲートに第２の直流電源の負電圧を供給する第２の電源経路を断続するオフ駆動素子とからなる駆動素子部とを備え、更にリアクトルとスイッチング素子とを直列接続した補助駆動部を電源中間点と駆動対象半導体素子のゲートとの間に設けたものである。
そして、駆動素子部は、駆動制御部によって制御されていて、駆動制御部がオン駆動素子をオンにすると、駆動対象半導体素子のゲートには、オン状態とするのに必要なオン電圧がオン駆動素子を介して印加され、駆動制御部がオフ駆動素子をオンにすると、駆動対象半導体素子のゲートには、オフ状態とするのに必要なオフ電圧が印加される。また、駆動制御部がオン駆動素子およびオフ駆動素子のいずれもオフにすると、補助駆動部を構成するリアクトルと駆動対象半導体素子のゲートの寄生容量とにより共振回路が形成されるように構成されている。
駆動対象半導体素子のゲートがオンしている状態、即ち、オン駆動素子がオン、オフ駆動素子がオフの状態では、リアクトルには、駆動対象半導体素子のゲート側からリアクトルに向けて電流が流れる。この状態から、オン駆動素子がターンオフすると、共振回路の共振によって、駆動対象半導体素子のゲートの寄生容量の蓄積電荷が放電しゼロとなるか、更には逆極性に充電されるように電流が流れ続ける。その結果、ゲート電圧が急速に低下し、それと共に駆動対象半導体素子の両端電圧（ソース／ ドレイン間電圧， コレクタ／ エミッタ間電圧） が急速に増大して、駆動素子がターンオフする。そして、駆動対象半導体素子のゲート電圧がオフ電圧に達して、駆動制御部がオフ駆動素子をターンオンすると、ゲート電圧がオフ電圧に保持されることにより、駆動対象半導体素子はオフ状態に保持される。
一方、駆動対象半導体素子のゲートがオフしている状態、即ち、オン駆動素子がオフ、オフ駆動素子がオンの状態では、リアクトルから駆動対象半導体素子のゲート側に向けて電流が流れる。この状態から、オフ駆動素子がターンオフすると、共振回路の共振によって、駆動対象半導体素子のゲートの寄生容量の蓄積電荷が放電し更には逆極性に充電されるか、あるいは蓄積電荷がゼロの状態から充電する方向に電流が流れ続ける。その結果、ゲート電圧が急速に上昇し、それと共に駆動対象半導体素子の両端電圧が急速に低下して、駆動対象半導体素子がターンオンする。そして、駆動対象半導体素子のゲート電圧がオン電圧に達して、駆動制御部がオン駆動素子をターンオンすると、ゲート電圧がオン電圧に保持されることにより、駆動対象半導体素子は、オン状態に保持される。
補助駆動部では、駆動対象半導体素子をターンオフさせる時には、オン駆動素子をターンオフするまでに、また、駆動対象半導体素子をターンオンさせる時には、オフ駆動素子をターンオフするまでに、共振によってゲート電圧をオフ電圧又はオン電圧まで変化させるのに必要な大きさの電流をリアクトルに流しておく必要がある。換言すれば、それ以上の電流を流す必要はないため、リアクトルに電流を流す期間を制御することにより、ゲート駆動回路での消費電力をより低減することができる。
特開２００５‐０３９９８８号公報
しかし、特許文献１に提案されているゲート駆動回路では、補助駆動部にリアクトルが設けられ、回収電力は、リアクトルの励磁エネルギーに蓄積された後、その蓄積されたエネルギーは、すべてゲート・ソース間に逆極性に供給され、ゲート・ソース間の電位は、オン時の電圧とオフ時の電圧が必ず同一となる。また、駆動する駆動対象半導体素子のゲート・ソース間の定格電圧が正極と負極で異なる場合には、耐圧を超過する電圧がゲート・ソース間に印加され駆動対象半導体素子を故障させる恐れがある。さらに、正極と負極の定格電圧の低い方の電圧でゲートの電源電圧を規定すると、ゲート・ソース間に印加される電圧が低くなり、駆動対象半導体素子の能力（スイッチング速度、オン抵抗）を低下させる恐れがあるという問題があった。
このため、この発明は、特許文献１に提案されている回収電力の技術を更に発展させ、ゲート駆動の電源電圧を低減することによって小型のゲート駆動回路を提供することを目的とする。
この発明は、駆動対象半導体素子のゲートにオン電圧を印加するオン駆動素子と、前記駆動対象半導体素子の前記ゲートにオフ電圧を印加するオフ駆動素子とを備えたゲート駆動回路において、前記ゲート駆動回路の出力端子間に、正極側回収スイッチと正極側リアクトルと正極側コンデンサが直列接続された正極側回収回路と負極側回収スイッチと負極側リアクトルと負極側コンデンサが直列接続された負極側回収回路とを備えた回収回路が接続され、前記オン駆動素子および前記オフ駆動素子と前記正極側回収スイッチおよび負極側回収スイッチとを制御する制御回路を備え、前記駆動対象半導体素子のターンオン時およびターンオフ時に、前記駆動対象半導体素子の入力容量に蓄積された電荷を回収し得るようにしたことを特徴とするものである。
この発明のゲート駆動回路では、駆動対象半導体素子のターンオン時およびターンオフ時に、出力端子間に接続された回収回路に設けたコンデンサを使用して、駆動対象半導体素子を駆動する電荷を回収および供給することができるので、オン駆動素子およびオフ駆動素子によってそれぞれ供給するゲート電源は不足分の電力をすればよく、正極側ゲート電源と負極側ゲート電源の合計電力を大幅に低減することができる。これによりゲート電源回路の小型化を実現することができる。
この発明の実施の形態１によるゲート駆動回路の構成を示すブロック図である。 この発明の実施の形態１に使用する回収回路の構成図である。 この発明の実施の形態１に使用する回収スイッチの構成図である。 この発明の実施の形態２によるゲート駆動回路の具体例を示す構成図である。 この発明の実施の形態２による動作チャート図である。 この発明の実施の形態２による動作原理図である。 この発明の実施の形態２による動作原理図である。 この発明の実施の形態２による動作原理図である。 この発明の実施の形態２による動作原理図である。 この発明の実施の形態２による動作原理図である。 この発明の実施の形態２による動作原理図である。 この発明の実施の形態２による駆動信号生成のブロック図である。 この発明の実施の形態２による駆動信号生成のブロック図である。 この発明の実施の形態２による駆動信号生成のブロック図である。 この発明の実施の形態２による駆動信号生成のブロック図である。 この発明の実施の形態２による駆動信号生成のブロック図である。 この発明の実施の形態２による駆動信号の生成を示す波形図である。 この発明の実施の形態３による動作チャート図である。 この発明の実施の形態３による動作原理図である。 この発明の実施の形態３による駆動信号生成のブロック図である。 この発明の実施の形態４によるインバータ回路の具体例を示す構成図である。 この発明の実施の形態４によるコンバータ回路の具体例を示す構成図である。 この発明の実施の形態４によるチョッパ回路の具体例を示す構成図である。
実施の形態１
以下、この発明の実施の形態を図面に基づいて説明する。
この発明のゲート駆動回路１００は、電圧駆動型の半導体スイッチング素子（駆動対象半導体素子）２００のゲート２０１にオン電圧を印加するオン駆動素子１０１と、駆動対象半導体素子２００のゲート２０１にオフ電圧を印加するオフ駆動素子１０２とを備えている。また、ゲート駆動回路１００の出力端子１０３ａ、１０３ｂの間には回収回路１０４が接続されている。さらに、ゲート駆動回路１００には制御回路１０５が設けられており、この制御回路１０５は、オン駆動素子１０１とオフ駆動素子１０２と回収回路１０４の動作を制御するように構成されている。
また、回収回路１０４は、図２に示すように、正極側回収回路４１と負極側回収回路４２によって構成され、正極側回収回路４１は、正極側回収スイッチ４１１、正極側リアクトル４１２、正極側コンデンサ４１３が直列接続されて構成されている。また、負極側回収回路４２は、負極側回収スイッチ４２１、負極側リアクトル４２２、負極側コンデンサ４２３が直列接続されて構成されている。
正極側回収スイッチ４１１は、双方向に電力伝送するスイッチである。すなわち、オン時には双方向に電力を伝送して、オフ時には両方向ともに電力を遮断するものである。例えば、図３に示すように、２つの能動半導体を逆極性として直列に接続する構成である。図３ではＩＧＢＴを表記しているが、ＭＯＳＦＥＴ、トランジスタ、サイリスタなど、入力容量を備えてオンとオフを他励式で駆動する能動半導体でも良い。
また、負極側回収スイッチ４２１も、正極側回収スイッチ４１１と同様に双方向に電力伝送するスイッチであり、図３に示したように、２つの能動半導体を逆極性として直列に接続する構成である。
この実施の形態１に示した構成のゲート駆動回路１００においては、駆動対象半導体素子２００がターンオンする場合には、オフ駆動素子１０２をオフとした後、負極側回収回路４２の双方向スイッチ４２１を一定期間オンとして駆動対象半導体素子２００の入力容量２０２に蓄積された電荷を負極側回収回路４２の負極側コンデンサ４２３に蓄積し、さらに正極側回収回路４１の正極側回収スイッチ４１１を一定期間オンとして正極側回収回路４１の正極側コンデンサ４１３から駆動対象半導体素子２００の入力容量２０２に電荷を供給し、最後にオン駆動素子１０１をオンとして駆動対象半導体素子２００のターンオンを維持する。
駆動対象半導体素子２００がターンオフする場合には、正極側のオン駆動素子１０１をオフとした後、正極側回収回路４１の正極側回収スイッチ４１１を一定期間オンとして駆動対象半導体素子２００の入力容量２０２に蓄積された電荷を正極側回収回路４１の正極側コンデンサ４１３に蓄積し、さらに負極側回収回路４２の双方向スイッチ４２１を一定期間オンとして負極側回収回路４２の負極側コンデンサ４２３から駆動対象半導体素子２００の入力容量２０２に電荷を供給し、最後に負極側のオフ駆動素子１０２をオンとして駆動対象半導体素子２００のターンオフを維持する。
このようにして、正極側回収回路４１に設けられた正極側コンデンサ４１３および負極側回収回路４２に設けられた負極側コンデンサ４２３からの電荷の供給によって、ターンオン・ターンオフの両方共に正極側の直流電源と負極側の直流電源の容量を低減することになる。
実施の形態２
ゲート駆動回路１００の具体的な構成を図４に示す。図４は、実施の形態１に示したゲート駆動回路１００の具体的な回路構成図であり、図５は、動作チャート図である。また、図６から図１１は、図４のゲート駆動回路の動作を表した動作原理図である。
図４においては、図１に示した駆動対象半導体素子２００を駆動対象半導体素子６、入力容量２０２を入力容量７として説明している。また、制御回路１０５を駆動信号生成回路１２として説明している。
この図４に示すように、入力容量７を備えた電圧駆動型のスイッチング素子を駆動対象半導体素子６として、この駆動対象半導体素子６をオン・オフ駆動するために、ゲート駆動回路１００としては、正極側ゲート電源１、負極側ゲート電源２、正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、およびゲート抵抗５を備えている。
この図４に示す正極側ドライバスイッチ３（Ｑ１）と負極側ドライバスイッチ４（Ｑ２）は、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、トランジスタ、サイリスタから構成される。正極側ドライバスイッチ３（Ｑ１）をオンすることで正極側ゲート電源１の電圧値ＶｄｃＨをＶｃｉｓｓとして入力して、駆動対象半導体素子６をオンする。また、負極側ドライバスイッチ４（Ｑ２）をオンすることで負極側ゲート電源２の電圧−ＶｄｃＬをＶｃｉｓｓとして入力して、駆動対象半導体素子６をオフする。
ゲート抵抗５は、正極側ゲート電源１、または負極側ゲート電源２から入力容量７に電流を供給してＶｃｉｓｓをクランプする時の、限流用抵抗である。
図１に示した回収回路１０４は、図４では、正極側回収回路８と負極側回収回路９によって構成されている。
正極側回収回路８は、正極側回収スイッチ８１と正極側リアクトル８２、正極側タンクコンデンサ８３を直列に接続した回路から構成され、駆動対象半導体素子６のゲート側端子１０と、駆動対象半導体素子６のソース側端子１１の間に接続される。
負極側回収回路９は、負極側回収スイッチ９１と負極側リアクトル９２、負極側タンクコンデンサ９３を直列に接続した回路から構成され、駆動対象半導体素子６のゲート側端子１０と、駆動対象半導体素子６のソース側端子１１の間に接続される。
駆動信号生成回路１２は、駆動対象半導体素子６の駆動を開始する駆動信号Ｔｏｎに基づいて、正極側ドライバスイッチ３（Ｑ１）の駆動信号、負極側ドライバスイッチ４（Ｑ２）の駆動信号、正極側回収スイッチ８１（Ｑ３）の駆動信号、負極側回収スイッチ９１（Ｑ４）の駆動信号を出力する。
なお、ここで、正極側ゲート電源１の電圧をＶｄｃＨ、負極側ゲート電源２の電圧をＶｄｃＬ、入力容量７に印加されるゲート電圧をＶｃｉｓｓとしている。
図１において説明したように、正極側回収スイッチ８１は、双方向に電力伝送するスイッチである必要がある。
すなわち、オン時には双方向に電力を伝送して、オフ時には両方向ともに電力を遮断する必要がある。例えば、図３に示したように、２つの能動半導体を逆極性として直列に接続する構成である。図３ではＩＧＢＴを表記しているが、ＭＯＳＦＥＴ、トランジスタ、サイリスタなど、入力容量を備えてオンとオフを他励式で駆動する能動半導体でも良い。
正極側回収スイッチ８１は、双方向に電力伝送する機能を備えることで、入力容量７と正極側リアクトル８２との共振動作を利用して、入力容量７に蓄積された正極電荷を正極側タンクコンデンサ８３に回収する、または正極側タンクコンデンサ８３から入力容量７に正極電荷を蓄積する。
負極側回収スイッチ９１も、正極側回収スイッチ８１と同様に双方向に電力伝送するスイッチである必要があり、図３のように、２つの能動半導体を逆極性として直列に接続する構成が挙げられる。負極側回収スイッチ９１は、双方向に電力伝送する機能を備えることで、入力容量７と負極側リアクトル９２との共振動作を利用して、入力容量７に蓄積された負極電荷を負極側タンクコンデンサ９３に回収する、または負極側タンクコンデンサ９３から入力容量７に負極電荷を蓄積する。
正極側タンクコンデンサ８３の容量は、入力容量７に対して十分に大きく設定して、入力容量７と正極側リアクトル８２の共振条件に影響を与えないようにする。負極側タンクコンデンサ９３の容量も同様に、入力容量７の容量Ｃｉｓｓに対して十分に大きく設定する。
正極側ゲート電源１の電圧値ＶｄｃＨは駆動対象半導体素子６の、オン時の電圧降下、スイッチング特性において十分な性能が確保される値に設定する。負極側ゲート電源２の電圧値ＶｄｃＬはオフ時に駆動対象半導体素子６がノイズなどでオンしきい値電圧値を超えずに、オフが維持できる値に設定する。従って、正極側ゲート電源１の電圧値ＶｄｃＨと負極側ゲート電源２の電圧値ＶｄｃＬは、正極側回収回路８と負極側回収回路９の動作に関わらずに、異なる任意の値に設定することができる。
図５に、正極側ドライバスイッチ３（Ｑ１）のゲート信号Ｇ１、負極側ドライバスイッチ４（Ｑ２）のゲート信号Ｇ２、正極側回収スイッチ８１（Ｑ３）のゲート信号Ｇ３、負極側回収スイッチ９１（Ｑ４）のゲート信号Ｇ４の動作状態と、ゲート電圧Ｖｃｉｓｓ、正極ゲート電流ｉｄｃＨおよび負極ゲート電流ｉｄｃＬの波形を動作チャート図として示す。
次に、図５の各モードでの各電流・電圧波形と、図６から図１１の動作原理図に従って、正極側回収回路８による駆動対象半導体素子６のスイッチング動作原理を説明する。
図５に示すように、ゲート信号Ｇ１、Ｇ２、Ｇ３、Ｇ４がＨの場合は、それぞれのスイッチがオン、Ｌの場合は、それぞれのスイッチがオフを意味している。スイッチングの１周期をＴとした場合に、この周期Ｔの中には、時刻０から時刻ｔ１のモード１、時刻ｔ１から時刻ｔ２のモード２、時刻ｔ２から時刻ｔ３のモード３、時刻ｔ３から時刻ｔ４のモード４、時刻ｔ４から時刻ｔ５のモード５、時刻ｔ５から時刻Ｔまでのモード６の、合計６つのモードが存在する。
モード１では、駆動対象半導体素子６をオン継続とし、モード４では、駆動対象半導体素子６をオフ継続としている。
モード２とモード３では、駆動対象半導体素子６をオンからオフに切り替える過渡動作条件となり、モード５とモード６は、駆動対象半導体素子６をオフからオンに切り替える過渡動作条件となる。
この実施の形態２では、正極側タンクコンデンサ８３（ＣＨ）の電圧値ＶＣＨは、式１に示す値に設定されている。負極側タンクコンデンサ９３（ＣＬ）の電圧値ＶＣＬは式２に示す値に設定されている。また、正極側ゲート電源１の電圧値ＶｄｃＨと負極側ゲート電源２の電圧値ＶｄｃＬには式３の関係が成立するものとする。
Figure 0006395956
Figure 0006395956
Figure 0006395956
ここで、この実施の形態２では、図４に示すゲート抵抗５（Ｒ）が、入力容量７の容量値Ｃｉｓｓと正極側リアクトル８２のリアクタンス値ＬＨまたは入力容量７の容量値ＣｉｓｓとＬＣ共振回路の２次共振系に減衰成分として影響を与える。このゲート抵抗５の抵抗値Ｒの値は極めて小さく、前記２次共振系に対しては常に振動条件を満たすものとする。さらに、共振周期や振幅値などに与える影響も小さいため、この実施の形態で示す式にはゲート抵抗５の抵抗値Ｒの値を無視して記述する。
以下、モード１からモード４に移行する駆動対象半導体素子６のターンオフ時の動作原理について説明する。
まずモード１にて、正極側ドライバスイッチ３（Ｑ１）がオン、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）はオフを継続する。この時、図６に示す電流経路の通りに正極側ゲート電源１からゲート抵抗５を介して入力容量７へ電流が流入する。従ってＶｃｉｓｓはＶｄｃＨにクランプされてオン状態を継続する。負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）はオフとすることで電流の通流は生じない。
次にモード２にて、正極側回収スイッチ８１（Ｑ３）がオン、正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、負極側回収スイッチ９１（Ｑ４）はオフとなる。モード２の初期条件では、（入力容量７に印加されるゲート電圧Ｖｃｉｓｓ）＝（正極側ゲート電源１の電圧値ＶｄｃＨ）であるため、式１と式３より（入力容量７に印加されるゲート電圧Ｖｃｉｓｓ）＞（正極側タンクコンデンサ８３（ＣＨ）の電圧値ＶＣＨ）となる。従って、図７より入力容量７（Ｃｉｓｓ）から正極側タンクコンデンサ８３（ＣＨ）に図の矢印に従って、共振電流が流れる。
モード２では正極側タンクコンデンサ８３（ＣＨ）はＶＣＨの極性に対して充電動作となる。正極側タンクコンデンサ８３（ＣＨ）は、入力容量７（Ｃｉｓs）と比べて容量が十分に大きいため、共振モデルは入力容量７（Ｃｉｓs）と正極側リアクトル８２（ＬＨ）から構成される。入力容量７（Ｃｉｓs）と正極側リアクトル８２（ＬＨ）で定まる共振周期Ｔｒ２は式４で表され、モード２の期間はこの共振周期の半周期Ｔｒ２／２とする。
Figure 0006395956
 この時、入力容量７に印加されるゲート電圧Ｖｃｉｓｓは、（ＶｄｃＨ−ＶＣＨ）の振幅を持った電圧変化となり式５の通りとなる。なお、ｔは、時間変数である。
Figure 0006395956
 従って、モード２の入力容量７に印加されるゲート電圧Ｖｃｉｓｓの電圧値Ｖｇ１は式６の通りの値となる。
Figure 0006395956
次にモード３では、負極側回収スイッチ９１（Ｑ４）がオン、正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）はオフとなる。このモード３の初期条件では、（入力容量７に印加されるゲート電圧Ｖｃｉｓｓ）＝（電圧値Ｖｇ１）＝（負極側ゲート電源２の電圧値ＶｄｃＬ）であり、（電圧値Ｖｇ１）＞（負極側タンクコンデンサ９３（ＣＬ）の電圧値ＶＣＬ）を前提条件とする。このとき、図８より入力容量７（Ｃｉｓｓ）から負極側タンクコンデンサ９３（ＣＬ）に図の矢印に従って共振電流が流れる。モード３では負極側タンクコンデンサ９３はＶＣＬの極性に対して放電動作となる。負極側タンクコンデンサ９３（ＣＬ）は、入力容量７（Ｃｉｓs）と比べて容量が十分に大きいため、共振モデルは、入力容量７（Ｃｉｓs）と負極側リアクトル９２（ＬＬ）から構成される。入力容量７（Ｃｉｓs）と負極側リアクトル９２（ＬＬ）で定まる共振周期Ｔｒ３は、式７で表され、モード３の期間はこの共振周期の半周期Ｔｒ３／２とする。
Figure 0006395956
この時、入力容量７に印加されるゲート電圧Ｖｃｉｓｓは、（Ｖｇ１―ＶＣＬ）の振幅を持った電圧変化となり、式８の通りとなる。なお、ｔは、時間変数である。
Figure 0006395956
 従って、モード３の入力容量７に印加されるゲート電圧Ｖｃｉｓｓの電圧値Ｖｇ２は式９の通りの値となる。
Figure 0006395956
モード４では、負極側ドライバスイッチ４（Ｑ２）がオン、正極側ドライバスイッチ３（Ｑ１）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）はオフを継続する。この時、図９に示す電流経路の通りに負極側ゲート電源２からゲート抵抗５を介して入力容量７へ電流が流入する。
入力容量７に印加されるゲート電圧Ｖｃｉｓｓは、負極側ゲート電源２の電圧値の−ＶｄｃＬにクランプされてオフ状態を継続する。正極側ドライバスイッチ３（Ｑ１）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）は、オフとすることで電流の通流は生じない。
このように、駆動対象半導体素子６をオン継続としていたモード１から、モード２にて正極側回収回路８を用いて入力容量７に印加されるゲート電圧Ｖｃｉｓｓを減少させ、モード３にて負極側回収回路を用いて減少させて、ゲート電圧Ｖｃｉｓｓは、負極側ゲート電源２の電圧値の−ＶｄｃＬまで減少する。式４から式９では、抵抗成分を無視した場合であり、実際にゲート抵抗と部品抵抗成分を考慮すると、電圧値Ｖｇ２＞−ＶｄｃＬとなる。この場合、入力容量７に印加されるゲート電圧ＶｃｉｓｓをＶｇ２から−ＶｄｃＬまで変化させるため、負極側ゲート電源２から供給する電力量Ｐｄｃ１は式１０で表される。ここでスイッチング周波数をｆｓｗとおく。
Figure 0006395956
式１０より、ＶｄｃＬとＶｇ２の差電圧に相当する電力量が負極側ゲート電源２に必要な電力量となる。回収機能を持たない一般的なゲート回路では、式１１に示す通りに電圧値Ｖｇ２の値は、ＶｄｃＨのままであり、その電力量Ｐｄｃ２は、式１０よりも大きくなる。
Figure 0006395956
 このように、ターンオフ時にモード２とモード３を設けることでターンオフ時の負極側ゲート電源２の電力量を大幅に低減することができる。
モード４にて、負極側ドライバスイッチ４（Ｑ２）がオン、正極側ドライバスイッチ３（Ｑ１）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）がオフを継続した状態から、モード５に移行すると、負極側回収スイッチ９１（Ｑ４）がオン、正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）はオフとなる。モード５の初期条件では、入力容量７に印加されるゲート電圧Ｖｃｉｓｓ＝−ＶｄｃＬであり、ＶＣＬ＞−ＶｄｃＬが成立する。この場合、図１０の図中に矢印で示すように、入力容量７（Ｃｉｓｓ）から負極側タンクコンデンサ９３（ＣＬ）に共振電流が流れる。
モード５では負極側タンクコンデンサ９３はＶＣＬの極性に対して充電動作となる。モード３と同様に共振モデルは、入力容量７（Ｃｉｓs）と負極側リアクトル９２（ＬＬ）から構成される。入力容量７（Ｃｉｓs）と負極側リアクトル９２（ＬＬ）で定まる共振周期Ｔｒ３は、式７と同様であり、モード５の期間もＴｒ３／２とする。この時、入力容量７に印加されるゲート電圧Ｖｃｉｓｓは、（ＶｄｃＬ−ＶＣＬ）の振幅を持った電圧変化となり式１２の通りとなる。ｔは、時間変数である。
Figure 0006395956
従って、モード５の入力容量７に印加されるゲート電圧Ｖｃｉｓｓの電圧値Ｖｇ１は式１３の通りの値となる。
Figure 0006395956
 この式１３のＶｄｃＬは、式６と同様である。
次に、モード６では、正極側回収スイッチ８１（Ｑ３）がオン、正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、負極側回収スイッチ９１（Ｑ４）はオフとなる。
モード６の初期条件では（入力容量７に印加されるゲート電圧Ｖｃｉｓｓ）＝ＶｄｃＬであり、ＶＣＨ＞ＶｄｃＬが成立する。従って、図１１の図中の矢印の方向に従って、正極側タンクコンデンサ８３（ＣＨ）から入力容量７（Ｃｉｓｓ）に共振電流が流れる。
また、モード６では正極側タンクコンデンサ８３は、ＶＣＨの極性に対して放電動作となる。モード２と同様に、共振モデルは、入力容量７（Ｃｉｓs）と正極側リアクトル８２（ＬＨ）の間によって構成される。また、共振周期も式４と同様にてモード６の期間はＴｒ２／２とする。この時、入力容量７に印加されるゲート電圧Ｖｃｉｓｓは、（ＶＣＨ―Ｖｇ１）すなわち（ＶＣＨ−ＶｄｃＬ）の振幅を持った電圧変化となり式１４の通りとなる。ｔは時間変数である。
Figure 0006395956
 従って、モード６におけるゲート電圧Ｖｃｉｓｓの電圧値Ｖｇ３は式１より式１５の通りの値となる。
Figure 0006395956
次に、再びモード１にて正極側ドライバスイッチ３（Ｑ１）がオン、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）はオフを継続する。この時、図６に示す電流経路の通りに正極側ゲート電源１からゲート抵抗５を介して入力容量７へ電流が流入する。入力容量７に印加されるゲート電圧Ｖｃｉｓｓは、正極側ゲート電源１の電圧値ＶｄｃＨにクランプされてオン状態を継続する。
このように、モード４で駆動対象半導体素子６をオフ継続としていた状態から、モード５とモード６の期間を設けて、モード５にて負極側回収回路９を用いてゲート電圧Ｖｃｉｓｓを増加させ、モード６にて正極側回収回路８を用いてゲート電圧ＶｃｉｓｓをＶｄｃＨまで増加させる。式１５は、抵抗成分を無視した場合の解析式であるが、実際にゲート抵抗、部品抵抗成分を考慮すると、Ｖｇ３＜ＶｄｃＨとなる。
この場合、ゲート電圧ＶｃｉｓｓをＶｇ３からＶｄｃＨまで変化させるため正極側ゲート電源１から供給する電力量Ｐｄｃ１は、式１６で表される。
Figure 0006395956
式１６より、ＶｄｃＨとＶｇ３の差電圧に相当する電力量は、正極側ゲート電源１に必要な電力量となる。回収機能を持たない一般的なゲート回路では、式１７に示す通りにＶｇ３は−ＶｄｃＬのままであり、その電力量Ｐｄｃ２は式１６よりも大きくなる。
Figure 0006395956
 このように、ターンオン時にもモード５とモード６を設けることでターンオン時の正極側ゲート電源１の電力量を大幅に低減することができる。
さらに、この実施の形態で説明しているターンオフ時とターンオン時を合算したゲート電源の電力量Ｐｄｃ１は式１８で表される。
Figure 0006395956
 また、回収機能を持たない一般的なゲート回路の場合、ゲート電源の電力量Ｐｄｃ２は式１９となり、ＶｄｃＨとＶｄｃＬの合計電圧で決まる電源容量を供給することとなる。
Figure 0006395956
式１８と式１９よりこの実施の形態では、電圧値Ｖｇ２は限りなく−ＶｄｃＬに等しく、電圧値Ｖｇ３は限りなくＶｄｃＨに等しいため、式１９に示す一般的なゲート回路での電力量Ｐｄｃ２に比べてゲート電源容量を低減することができる。理想的に回路抵抗がゼロとなる場合は、Ｖｇ２＝−ＶｄｃＬ、Ｖｇ３＝ＶｄｃＨとなるので電力量Ｐｄｃ１＝０となり、ゲート電源容量はゼロとなる。
定常動作において、正極側タンクコンデンサ８３は、モード２で充電動作、モード６で放電動作となる。モード２とモード６は同じ共振モデルであるため、共振電流の値と共振周期は共通となり、ＶＣＨの増加量と減少量は等しい。同様に、負極側タンクコンデンサ９３も、モード３で放電動作、モード５で充電動作となり、モード３とモード５は同じ共振モデルであるため、共振電流の値と共振周期は共通となり、ＶＣＬの増加量と減少量は釣り合う。従って、ＶＣＨとＶＣＬは定常的には電圧が一定値に収束する。
ＶＣＨの収束電圧は、Ｖｇ１とＶｄｃＨの中間電圧、すなわち、次に示す式２０に収束する。この場合、モード２とモード６において印加するゲート電圧Ｖｃｉｓｓの電圧変化が等しくなり正極側タンクコンデンサ８３の充電量と放電量が等しくなる。
Figure 0006395956
ＶＣＬの収束電圧は、Ｖｇ１と−ＶｄｃＬの中間電圧、すなわち、次に示す式２１に収束する。この場合、モード３とモード５において印加するゲート電圧Ｖｃｉｓｓの電圧変化が等しくなり負極側タンクコンデンサ９３の充電量と放電量が等しくなる。
Figure 0006395956
なお、モード１からモード６において正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）のオン・オフの切り替えは図５に示す通りにすべて連続的に切り替える。すなわち正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）が同時にオフとなる動作モードが発生しない。またモード２とモード３での共振モデルが同一であるため、Ｔｒ２（ＣｉｓｓとＬＨで定まる共振周期）とＴｒ３（ＣｉｓｓとＬＬで定まる共振周期）は等しくなる。
ターンオフ時に、モード２の期間をＴｒ２／２に設定することで、正極側回収スイッチ８１（Ｑ３）のターンオン時とターンオフ時にはｉＬＨはゼロ電流となるため、ゼロ電流スイッチングが成立する。同様にモード３の期間をＴｒ３／２に設定することで、負極側回収スイッチ９１（Ｑ４）のターンオン時とターンオフ時にはｉＬＬはゼロ電流となるため、ゼロ電流スイッチングが成立する。ターンオン時も同様に、モード４とモード５の期間をＴｒ３／２とＴｒ２／２にそれぞれ設定することで、正極側回収スイッチ８１（Ｑ３）のターンオン時とターンオフ時にはｉＬＨはゼロ電流となり、負極側回収スイッチ９１（Ｑ４）のターンオン時とターンオフ時にはｉＬＬはゼロ電流となる。従って、正極側回収スイッチ８１（Ｑ３）と負極側回収スイッチ９１（Ｑ４）で発生する損失は導通損失のみとなり、入力容量７（Ｃｉｓｓ）の電荷回収効率を向上させることができる。
この実施の形態では、前記よりＶＣＬ＝０Ｖ、Ｖｇ１＝ＶｄｃＬとしており、さらに駆動対象半導体素子のゲート・ソース間電圧（ゲート電圧Ｖｃｉｓｓ）におけるオン・オフしきい値電圧（Ｖｔｈ）は０ＶからＶｄｃＬであるとする。この場合、モード２ではターンオン継続、モード３にてターンオンからターンオフに切り替わる。モード５ではターンオフからターンオンに切り替わる。モード６ではターンオンを継続する。
この場合、オン期間はモード６、モード１、モード２の合計期間となる。オフ期間はモード４となり、オンとオフの過渡時間がモード３とモード５の期間となる。従って、駆動対象半導体素子のオン期間ＴＯＮは式２２で表される。モード１の期間をＴ１とおく。
Figure 0006395956
次に、駆動信号生成回路１２での、正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）への駆動信号の生成過程を、図１２Ａ、図１２Ｂと図１３Ａ、図１３Ｂ、図１３Ｃを用いて説明する。図１２Ａ、図１２Ｂは、駆動対象半導体素子６のオン期間において、デューティ指令値Ｔｏｎ＊から、モード２、モード３、モード５、モード６期間を考慮したオン期間補正デューティ指令値Ｔｏｎ＊２とＴｏｎ３＊の生成を表すブロック図である。図１３Ａ、図１３Ｂ、図１３Ｃは、Ｔｏｎ＊、Ｔｏｎ２＊、Ｔｏｎ３＊から正極側ドライバスイッチ３（Ｑ１）、負極側ドライバスイッチ４（Ｑ２）、正極側回収スイッチ８１（Ｑ３）、負極側回収スイッチ９１（Ｑ４）の各駆動信号の生成を表すブロック図である。図１４は、図１３Ａ、図１３Ｂ、図１３Ｃに示したブロック図の生成過程を説明する波形図である。
図１２Ａ、図１２Ｂでは、モード２、モード３、モード５、モード６の期間を生成するために必要なデューティ指令値Ｔｏｎ２＊とデューティ指令値Ｔｏｎ３＊を生成する構成を示している。図１２Ａでは、加算器２１にて、Ｔｏｎ＊にＴｒ２／２を加算してＴｏｎ２＊を生成することを表している。また、図１２Ｂでは、減算器２２にて、Ｔｏｎ＊からＴｒ２／２を減算してＴｏｎ３＊を生成することを表している。
図１３Ａ、図１３Ｂ、図１３Ｃは、キャリア波形を三角波ＴＷとして、この三角波ＴＷとデューティ指令値Ｔｏｎ＊、Ｔｏｎ２＊、Ｔｏｎ３＊から、第１駆動信号Ｑ１、第２駆動信号Ｑ２、第３駆動信号Ｑ３および第４駆動信号Ｑ４のゲート信号を生成することを表すブロック図である。
まず、図１３Ａに示すように、第１駆動信号Ｑ１は、三角波ＴＷとデューティ指令値Ｔｏｎ２＊を比較器２３に入力して生成する。図１４に示す波形図より、合計Ｔｒ２だけＴｏｎ＊１から期間が狭くなる。しかし、この実施の形態ではモード２とモード６は前述の通りオン期間であるため、式２１よりオン期間ＴＯＮはＴｏｎ＊１と等しくなる。また、第２駆動信号Ｑ２は、図１３Ｂに示すように、三角波ＴＷとデューティ指令値Ｔｏｎ３＊を比較器２４に入力して生成する。図１４の波形図より、オフ期間もＴｒ２だけＴｏｎ１＊から期間が狭くなる。
図１３Ｂに示すように、第３駆動信号Ｑ３のオン期間すなわちモード２とモード６は、デューティ指令値Ｔｏｎ２＊と三角波ＴＷを比較器２５に入力して演算した指令値２６と、三角波ＴＷとＴｏｎ＊を比較器２７に入力して演算した指令値２８をＡＮＤ回路２９に入力して第３駆動信号Ｑ３を生成する。図１４の波形図より、デューティ指令値Ｔｏｎ２＊はＴｏｎ＊からＴｒ２だけ時間を延長したデューティ指令値であり、Ｔｏｎ２＊とＴｏｎ＊の差分を比較器２５、比較器２７、ＡＮＤ回路２９で演算することで、第３駆動信号Ｑ３のオン期間Ｔｒ２／２を算出する。
図１３Ｃに示すように、第４駆動信号Ｑ４のオン期間すなわちモード３とモード５は、デューティ指令値Ｔｏｎ＊と三角波ＴＷを比較器３０に入力して演算した指令値３１と、三角波ＴＷとデューティ指令値Ｔｏｎ３＊を比較器３２に入力して演算した指令値３３をＡＮＤ回路３４に入力して第４駆動信号Ｑ４を生成する。図１４の波形図より、デューティ指令値Ｔｏｎ３＊はＴｏｎ＊からＴｒ２だけ時間を短縮したデューティ指令値であり、Ｔｏｎ３＊とＴｏｎ＊の差分を比較器３０、比較器３２、ＡＮＤ回路３４で演算することで、第４駆動信号Ｑ４のオン期間Ｔｒ３／２を算出する。
このように、この実施の形態では正極側回収回路８と負極側回収回路９によって、駆動対象半導体素子６のターンオン時とターンオフ時の間の期間に、入力容量７と正極側リアクトル８２、または入力容量７と負極側リアクトル９２を用いた共振現象によってＶｃｉｓｓの電圧を増減させることで、正極側ゲート電源１と負極側ゲート電源２から供給するゲート電力を抑制する。これによってゲート電源の小型化を実現することができる。
また、この実施の形態では、正極側ゲート電源１の電圧と負極側ゲート電源２の電圧は異なる値に設定することができ、ＶｄｃＨとＶｄｃＬは駆動対象半導体素子６にとって性能と信頼性を確保できる駆動電圧に設定することができる。これによってスイッチング特性の向上、ターンオフ時の誤動作防止を実現することができ、ゲート電源の信頼性が向上する。特に、ワイドバンドギャップ半導体素子のように、正側の定格電圧と負側の定格電圧が異なる素子においては、オフ時にマイナス側に電圧をクランプする場合およびスイッチング特性の向上について都合が良い。
また、この実施の形態では、共振動作を行う期間は共振周期として任意に設定することができ、さらに共振動作を行う期間はデッドタイム期間に相当する。従って、デッドタイム期間と共振周期を等しくすることで、駆動対象半導体素子６のオン期間を変えることなく、ゲート電源容量の抑制を実現する。
また、この実施の形態では、正極側回収回路８と負極側回収回路９の回路定数と、共振周期を等しくすることで、正極側タンクコンデンサ８３と負極側タンクコンデンサ９３の充放電量は定常的に等しくなる。これによって、ＶＣＨとＶＣＬは一定の値に収束するため、外部電源が不要となり、ゲート電源全体の小型化を実現する。
ここで、この実施の形態では、正極側ゲート電源１と負極側ゲート電源２と正極側ドライバスイッチ３と負極側ドライバスイッチ４を用いたハーフブリッジインバータの構成で、駆動対象半導体素子６の入力容量７へＶｄｃＨとＶｄｃＬを出力する一般的なゲートドライバを表したが、フルブリッジインバータの構成でも良い。この場合、ＶｄｃＨとＶｄｃＬが共通の電圧となる。
実施の形態３
実施の形態２では、図４に示す正極側タンクコンデンサ８３と負極側タンクコンデンサ９３の電圧ＶＣＨとＶＣＬが十分に収束した場合におけるゲート電力の回収動作原理を説明したが、この実施の形態３では、起動時すなわちＶＣＨ＝ＶＣＬ＝０の場合における、正極側タンクコンデンサ８３と負極側タンクコンデンサ９３の初期充電動作について説明する。
この実施の形態３での回路構成図は、図４と同様である。また定常的な動作原理は、実施の形態２と同様であり、定常時における動作モード、すなわちモード１、モード２、モード３、モード４、モード５、モード６の期間も実施の形態２に従っている。すなわち、この実施の形態３は、図４の回路構成と、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１３Ｃのブロック図に示した駆動システムを備えたゲート駆動回路における起動時の動作について説明する。
図４の構成にて、ＶＣＨ＝ＶＣＬ＝０の状態で起動すると、図５で定義するモード２期間では、ゲート電圧ＶｃｉｓｓはＶｄｃＨからＶｃＨ＝０を中心に−ＶｄｃＨまで変化しようとするが、負極側ドライバスイッチに内蔵されたボディダイオードの影響で、−ＶｄｃＬにクランプされる。負極側ドライバスイッチには、ゲート電圧Ｖｃｉｓｓの負極性側の過電圧を−ＶｄｃＬにクランプする働きがある。
モード２のゲート電圧Ｖｃｉｓｓが−ＶｄｃＬの状態でモード３に移行する。この場合、ゲート電圧Ｖｃｉｓｓ＜ＶＣＬとなるため、負極側回収回路９では負極側タンクコンデンサ９３から入力容量７に向かって共振電流が流れて、Ｖｃｉｓｓは−ＶｄｃＬからＶＣＬ＝０を中心にＶｄｃＬまで増加する。この時、駆動対象半導体素子６のターンオンしきい値電圧Ｖｔｈを超えると、モード３にてターンオンする。モード３はターンオンからターンオフに切り替わる期間であるため、前記ターンオン動作は誤動作となる。例えば、駆動対象半導体素子６を２素子直列に接続してレグを構成する場合、モード３にて駆動対象半導体素子６の対になる素子がすでにターンオンしていると、アーム短絡を引き起こしてゲート回路、または駆動対象装置を故障させて信頼性が低下する恐れがある。
一方、ターンオフからターンオン動作についても、誤動作にてターンオフする。モード４でＶｃｉｓｓが−ＶｄｃＬの状態で、モード４に移行する。この場合、ゲート電圧Ｖｃｉｓｓ＜ＶＣＬとなり、実施の形態１で説明した通りにゲート電圧Ｖｃｉｓｓは−ＶｄｃＬからＶＣＬ＝０を中心にＶｄｃＬまで増加する。
次に、ゲート電圧Ｖｃｉｓｓ＝ＶｄｃＬ、ＶＣＨ＝０の状態で、モード６に移行する。この場合、ゲート電圧Ｖｃｉｓｓ＞ＶＣＨ＝０となるため、ゲート電圧ＶｃｉｓｓはＶｄｃＬからＶＣＨ＝０を中心に−ＶｄｃＬまで減少する。Ｖｔｈ＞−ＶｄｃＬであることから駆動対象半導体素子６は、ターンオフとなる。
このモード６は、ターンオン動作を継続するモードであるので、駆動対称半導体素子６のターンオフ動作は誤動作となる。この誤動作を回避するため、この実施の形態３では正極側タンクコンデンサ８３にのみＶＣＨ＝ＶｄｃＨとなるように初期充電を行う。なお、負極側タンクコンデンサ９３には初期充電を行わない。
図１５に示す動作チャート図を用いて、ＶＣＨに対する初期充電動作を説明する。図１５において、待機時は、ターンオフ状態を維持することを前提とする。すなわち、負極側ドライバスイッチ４（Ｑ４）がターンオンを継続し、そして起動時における初期充電動作は、起動後に駆動対象半導体素子６が１回目のターンオンする場合を前提としている。このターンオン動作を開始する時間を図１５にて０とし、初期充電時間をｔｃとおく、時刻ｔｃ以降の時間の定義とモードの定義と動作原理は、すべて実施の形態２と同様である。この実施の形態では、時刻０までと０からｔｃ期間を対象としている。
時刻０までは負極側ドライバスイッチ４（Ｑ２）がターンオンして、駆動対象半導体素子６はターンオフを継続している。
時刻０にて正極側ドライバスイッチ３（Ｑ１）をターンオンすると同時に、正極側回収スイッチ８１（Ｑ３）をｔｃ期間だけターンオンする。負極側ドライバスイッチ４（Ｑ４）と負極側回収スイッチ９１（Ｑ４）はターンオフ継続とする。この場合、図１６中の点線矢印に示すように２つの電流経路が生じ、一つの電流経路では、正極側ゲート電源１から正極側タンクコンデンサ８３に電力が伝送される。この電流経路によって正極側タンクコンデンサ８３は充電動作となり、正極側タンクコンデンサ８３の電圧値ＶＣＨは上昇する。この電流経路では、正極側リアクトル８２と、正極側タンクコンデンサ８３の間で共振をしながら、ＶｄｃＨに収束する２次共振モデルとなる。
減衰する抵抗成分は正極側ドライバスイッチ３と正極側回収スイッチ８１のオン抵抗、または経路の導通抵抗などを想定する。この場合、正極側タンクコンデンサ８３の電圧値ＶＣＨは、式２３で表される電圧変化をする。なお共振各周波数を式２４、共振周期を式２５に示す。
Figure 0006395956
Figure 0006395956
Figure 0006395956
 式２２より、過渡的に正極側タンクコンデンサ８３の電圧値ＶＣＨが２ＶｄｃＨまで上昇する恐れがあるため、式２５に示す共振周期Ｔｒの１／４期間にｔｃを設定し、ＶＣＨの初期充電期間をＶｄｃＨに設定する。
Figure 0006395956
図１６に示すもう一方の電流経路は、正極側ゲート電源１からゲート抵抗５を介して入力容量７へと電力が伝送されることを表している。従ってゲート電圧Ｖｃｉｓｓは−ＶｄｃＬからＶｄｃＨまで変化してＶｄｃＨにクランプされる。
時刻ｔｃにて正極側回収スイッチ８１（Ｑ３）をターンオフとする。これ以降では実施の形態１と同様の動作原理にてゲート回路が動作する。
この実施の形態３では、負極側タンクコンデンサ９３の初期充電は行わない。実施の形態２で説明した動作原理では、ＶＣＬは次式の負等式を満たすことで、モード２、モード３、モード５、モード６の共振動作を原理通りに行い、駆動対象半導体素子６のターンオンとターンオフを適切にコントロールする。
この実施の形態で説明した正極側タンクコンデンサ８３の初期充電動作により電圧値ＶＣＨが０からＶｄｃＨまで増加すると、ＶＣＬは式２７を満たすこととなる。故にＶＣＬは初期充電を行う必要がない。
Figure 0006395956
図１７は、正極側回収スイッチ８１（Ｑ３）の駆動信号生成のブロック図である。定常的な駆動信号生成システムは、実施の形態２と同等であり、ゲート信号３７が該当する。起動時の信号は、Ｑ３初期信号生成ブロック３５に、起動信号Ｓと正極側ドライバスイッチ３（Ｑ１）の第１駆動信号Ｑ１を入力すると、第１駆動信号Ｑ１に同期してかつｔｃ期間だけＨを出力する起動信号３６を生成する。そして前述の定常的なゲート信号３７と、起動信号Ｓ３６を選択器３８に代入する。選択器３８では起動信号Ｓに基づいて起動信号Ｓの入力が確認されると、１回目のみ起動信号Ｓ３６を第３駆動信号Ｑ３として出力して、２回目以降はすべてゲート信号３７を第３駆動信号Ｑ３として出力する。
このようにこの実施の形態３では、電圧値ＶＣＨ＝ＶＣＬ＝０の初期状態から正極側ドライバスイッチ３をターンオンさせて起動する時に、１回だけ正極側ドライバスイッチ３のターンオン立ち上がりに同期させて正極側回収スイッチ８１をｔｃ期間だけターンオンすることで、正極側タンクコンデンサ８３を電圧値ＶＣＨ（＝ＶｄｃＨ）に初期充電する。これによって、正極側タンクコンデンサ８３が電圧値ＶＣＨ＝０の場合によって生じる駆動対象半導体素子６の誤動作を防止して、駆動対象半導体素子６を含むゲート回路全体の信頼性を向上させることができる。
実施の形態４
前述の実施の形態１から３においては、この発明のゲート駆動回路について説明した。この実施の形態４では、この発明のゲート駆動回路を電力変換装置に適用する事例について説明する。ここでは、電力変換装置としてインバータ回路を例に取って説明する。
図１８は、実施の形態４に係るインバータ回路１０００を示す。図１８において、インバータ回路１０００は、Ｑ−Ｕ１とＱ−Ｕ２から構成されるＵ相のレグと、Ｑ−Ｖ１とＱ−Ｖ２から構成されるＶ相のレグと、Ｑ−Ｗ１とＱ−Ｗ２から構成されるＷ相のレグ、および制御回路２００から構成され、直流電源１００の電力を交流電力に変換して、交流負荷３００に伝送する。図１８では例としてモータを記載しているが、その他の負荷でも良い。
ここで、インバータ回路１０００内のスイッチング素子は電圧駆動型半導体スイッチング素子（駆動対象半導体素子）であり、ゲート駆動回路により印加される電圧によりオン・オフ動作を行う。ゲート駆動回路は、図４に示すゲート駆動回路と同様の構成であり、説明を省略する。
次に、動作について説明する。インバータ回路１０００は、制御回路２００から出力される駆動信号（Ｑ−Ｕ１Ｓｉｇｎａｌ、Ｑ−Ｕ２Ｓｉｇｎａｌ、Ｑ−Ｖ１Ｓｉｇｎａｌ、Ｑ−Ｖ２Ｓｉｇｎａｌ、Ｑ−Ｗ１Ｓｉｇｎａｌ、Ｑ−Ｗ２Ｓｉｇｎａｌ）に基づいてゲート駆動回路が動作することにより、インバータ回路１０００内のスイッチング素子をオン・オフ動作させ、モータ３００を駆動させる。ここで示すインバータ回路１０００は、一般的なものであり、その動作は、従来のインバータ回路の制御方法（例えば、特開２０１０‐１５４５８２号に記載されているような制御方法）を適用することができる。また、制御回路２００より駆動信号を受信した各ゲート駆動回路の動作は、実施の形態１で示したものと同様であり、説明を省略する。ゲート駆動回路より出力された電圧によって駆動され、インバータ回路として動作する。
ここでは、ゲート駆動回路として、図４に示したゲート駆動回路を用いる場合について示したが、図６に示したゲート駆動回路を用いても良いことは言うまでもない。
また、電力変換装置の一例としてのインバータ回路１０００を示したが、これに限るものではなく、ゲート駆動回路によりオン・オフ駆動を行う電力変換装置であれば、どのようなものでもよい。
例えば、図１９に示すような交流電源４００の交流電圧を直流電圧に変換して、かつ交流電源４００の電流を高力率に制御するコンバータ回路２０００に、ゲート駆動回路を搭載しても良い。
図１９において、コンバータ回路２０００は、Ｑ−Ｕ１とＱ−Ｕ２から構成されるＵ相のレグと、Ｑ−Ｖ１とＱ−Ｖ２から構成されるＶ相のレグと、Ｑ−Ｗ１とＱ−Ｗ２から構成されるＷ相のレグと、Ｕ相のリアクトルＲＵ、Ｖ相のリアクトルＲＶ、Ｗ相のリアクトルＲＷ、および制御回路５００から構成されている。
次に、動作について説明する。コンバータ回路２０００は、制御回路５００から出力される駆動信号に基づいてゲート駆動回路が動作する事により、コンバータ回路２０００内のスイッチング素子をオン・オフ動作させ、リアクトルＵ、リアクトルＶ、リアクトルＷに印加する電圧を調整して、交流電源４００の電流を高力率に制御し、交流電源４００の電力を直流電力に変換して、直流負荷６００に伝送する。
その動作は、従来のインバータ回路の制御方法（例えば、特開ＷＯ２０１５／０４５４８５号に記載されているような制御方法）を適用することができる。また制御回路５００より駆動信号を受信した各ゲート駆動回路の動作は、インバータ回路と同様に実施の形態１で示したものと同様であり、一般的な動作であるため、説明を省略する。
また、図２０に示すように、直流電源７００の直流電圧を電圧値の異なる直流電圧に変換するチョッパ回路３０００に、ゲート駆動回路を搭載しても良い。
図２０において、チョッパ回路３０００は、Ｑ１とＱ２から構成されるレグと、リアクトルＲおよび制御回路８００から構成される。
次に、動作について説明する。チョッパ回路３０００は、制御回路８００から出力される駆動信号に基づいてゲート駆動回路が動作する事により、チョッパ回路３０００内のスイッチング素子をオン・オフ動作させ、リアクトルＲに印加する電圧を調整して、直流電源７００から直流負荷９００に電圧を昇圧して電力を伝送する。
その動作は、従来のチョッパ回路の制御方法（例えば、ＷＯ２０１６／０７５９９６号に記載されているような制御方法）を適用することができる。また、制御回路８００より駆動信号を受信した各ゲート駆動回路の動作は、インバータ回路と同様に、実施の形態１で示したものと同様であり、一般的な動作であるため、説明を省略する。
図２０は、一例として昇圧型のチョッパ回路を示したが、降圧チョッパ、昇降圧チョッパ回路などでも良い。
なお、この発明は、その発明の範囲内において、実施の形態の任意の構成要素を適宜、変更または省略することができる。

Claims (15)

  1. 駆動対象半導体素子のゲートにオン電圧を印加するオン駆動素子と、前記駆動対象半導体素子の前記ゲートにオフ電圧を印加するオフ駆動素子とを備えたゲート駆動回路において、前記ゲート駆動回路の出力端子間に、正極側回収スイッチと正極側リアクトルと正極側コンデンサが直列接続された正極側回収回路と負極側回収スイッチと負極側リアクトルと負極側コンデンサが直列接続された負極側回収回路とを備えた回収回路が接続され、前記オン駆動素子および前記オフ駆動素子と前記正極側回収スイッチおよび負極側回収スイッチとを制御する制御回路を備え、前記駆動対象半導体素子のターンオン時およびターンオフ時に、前記駆動対象半導体素子の入力容量に蓄積された電荷を回収し得るようにしたことを特徴とするゲート駆動回路。
  2. 前記ゲート駆動回路が、正極側ドライバスイッチと負極側ドライバスイッチと正極側ゲート電源と負極側ゲート電源から構成されるハーフブリッジインバータ型ゲート駆動回路であって、前記回収回路が、前記ハーフブリッジインバータ型ゲート駆動回路の出力端子間に並列に接続されており、前記制御回路が、前記駆動対象半導体素子のターンオンには、前記負極側ドライバスイッチをオフとした後、前記負極側回収スイッチを一定期間オンとし、前記正極側回収スイッチを一定期間オンとして、前記正極側ドライバスイッチをオンとして前記駆動対象半導体素子のターンオンを維持し、前記駆動対象半導体素子のターンオフには、前記正極側ドライバスイッチがオフとした後、前記正極側回収スイッチを一定期間オンとし、前記負極側回収スイッチを一定期間オンとし、前記負極側ドライバスイッチをオンとして前記駆動対象半導体素子のターンオフを維持することを特徴とする請求項１に記載のゲート駆動回路。
  3. 前記制御回路における制御が、前記駆動対象半導体素子をターンオンする場合、前記負極側ドライバスイッチがオフするタイミングと前記負極側回収スイッチのオンするタイミングとが同期し、前記負極側回収スイッチのオフするタイミングと前記正極側回収スイッチのオンするタイミングとが同期し、前記正極側回収スイッチのオフするタイミングと前記負極側ドライバスイッチがオンするタイミングとが同期するように行っていることを特徴とする請求項２に記載のゲート駆動回路。
  4. 前記制御回路における制御が、前記駆動対象半導体素子をターンオフする場合、前記正極側ドライバスイッチがオフするタイミングと前記正極側回収スイッチのオンするタイミングとが同期し、前記正極側回収スイッチのオフするタイミングと前記負極側回収スイッチのオンするタイミングとが同期し、前記負極側回収スイッチのオフするタイミングと前記正極側ドライバスイッチがオンするタイミングとが同期するように行っていることを特徴とする請求項２に記載のゲート駆動回路。
  5. 前記正極側回収スイッチのオンする期間と前記負極側回収スイッチのオンする期間が等しいことを特徴とする請求項２から４のいずれか一項に記載のゲート駆動回路。
  6. 前記正極側回収スイッチのオンする期間は、前記駆動対象半導体素子の前記入力容量と前記正極側リアクトルとで定まる共振周期の半周期とし、前記負極側回収スイッチのオンする期間は、前記駆動対象半導体素子の前記入力容量と前記負極側リアクトルとで定まる共振周期の半周期としていることを特徴とする請求項２から５のいずれか一項に記載のゲート駆動回路。
  7. 前記ゲート駆動回路の起動時において、前記正極側ドライバスイッチと前記正極側回収スイッチを同時に一定期間オンとし、前記負極側ドライバスイッチと前記負極側回収スイッチはオフとして、前記正極側コンデンサに前記正極側ゲート電源から初期充電を行うことを特徴とする請求項２から６のいずれか一項に記載のゲート駆動回路。
  8. 前記正極側ドライバスイッチと前記正極側回収スイッチを同時にオンする期間を、前記正極側リアクトルと前記駆動対象半導体素子の前記入力容量で決まる共振周期の１／４倍にすることを特徴とする請求項７に記載のゲート駆動回路
  9. 前記正極側ゲート電源の電圧と前記負極側ゲート電源の電圧が異なる電圧に設定されていることを特徴とする請求項２から８のいずれか一項に記載のゲート駆動回路。
  10. キャリア波形を三角波として、前記正極側ドライバスイッチでは入力オンデューティから前記正極側回収回路のオン期間に相当するデューティを減算したデューティ指令値と前記キャリア波形を比較して前記正極側ドライバスイッチのオン期間を決定し、前記負極側ドライバスイッチでは、前記入力オンデューティに前記正極側回収回路のオン期間に相当するデューティを加算したデューティ指令値と前記キャリア波形を比較して前記負極側ドライバスイッチのオン期間を決定するようにしたことを特徴する請求項２から９のいずれか一項に記載のゲート駆動回路。
  11. 前記正極側回収回路と前記負極側回収回路のオン期間に相当するデューティは等しいことを特徴とする請求項１０に記載のゲート駆動回路。
  12. 前記正極側回収回路のオン期間は、前記入力オンデューティから正極側回収回路のオン期間に相当するデューティを加算したデューティ指令値と前記キャリア波形の前記デューティ指令値が大きい期間だけ出力する第１の比較結果と、前記入力オンデューティと前記キャリア波形の前記キャリア波形が大きい期間だけ出力する第２の比較結果の論理和から導出されることを特徴とする請求項１０に記載のゲート駆動回路。
  13. 前記負極側回収回路のオン期間は、前記入力オンデューティと前記キャリア波形の前記入力オンデューティが大きい期間だけ出力する第１の比較結果と、前記入力オンデューティに負極側回収回路のオン期間に相当するデューティを減算したデューティ指令値と前記キャリア波形の前記キャリア波形が大きい期間だけ出力する第２の比較結果の論理和から演算することを特徴とする請求項１０に記載のゲート駆動回路。
  14. 前記駆動対象半導体素子がワイドバンドギャップ半導体素子であることを特徴とする請求項１または２に記載のゲート駆動回路。
  15. ゲート駆動回路により駆動する少なくとも１つのスイッチング素子を備え、前記ゲート駆動回路が請求項１から１４のいずれか一項に記載のゲート駆動回路であること特徴とするゲート駆動回路を備えた電力変換装置。
JP2017557735A 2015-12-22 2016-09-12 ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置 Active JP6395956B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015249464 2015-12-22
JP2015249464 2015-12-22
PCT/JP2016/076761 WO2017110162A1 (ja) 2015-12-22 2016-09-12 ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2017110162A1 JPWO2017110162A1 (ja) 2018-04-05
JP6395956B2 true JP6395956B2 (ja) 2018-09-26

Family

ID=59090013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017557735A Active JP6395956B2 (ja) 2015-12-22 2016-09-12 ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置

Country Status (5)

Country Link
US (1) US10511218B2 (ja)
JP (1) JP6395956B2 (ja)
CN (1) CN108432105B (ja)
DE (1) DE112016005884B4 (ja)
WO (1) WO2017110162A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10547249B2 (en) * 2016-10-28 2020-01-28 Samsung Electro-Mechanics Co., Ltd. Bridge circuit and rectifier including the same
JP6813781B2 (ja) * 2017-04-07 2021-01-13 富士通株式会社 ゲート駆動回路及び電源回路
CN107733220A (zh) * 2017-11-20 2018-02-23 武汉华海通用电气有限公司 一种防半桥或全桥开关电源电路误导通的驱动电路
JP2020031486A (ja) * 2018-08-22 2020-02-27 株式会社マキタ 電圧供給装置
EP3754826B1 (en) * 2019-06-21 2022-11-16 Tridonic GmbH & Co. KG Operating device for an illuminant
CN111884491B (zh) * 2020-06-23 2022-04-08 华为技术有限公司 一种具有能量回收功能的驱动电路及开关电源
JP7508912B2 (ja) 2020-07-15 2024-07-02 富士電機株式会社 スイッチング回路
CN112491251B (zh) * 2020-12-09 2021-12-03 华中科技大学 一种占空比可调节的一体化谐振驱动电路及控制方法
JP7387663B2 (ja) * 2021-03-02 2023-11-28 株式会社東芝 電力変換回路及び電力変換装置
CN113659816B (zh) * 2021-09-24 2023-06-20 深圳市伟安特电子有限公司 应用于功率变换器中的mos管栅极驱动电路
CN114023255A (zh) * 2021-11-22 2022-02-08 惠州视维新技术有限公司 驱动电路、驱动装置和显示装置
KR102677618B1 (ko) * 2022-09-21 2024-06-20 주식회사 현대케피코 Igbt 소자의 보호 회로, 이를 포함하는 igbt 소자의 구동 시스템 및 igbt 소자의 보호 회로의 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039988A (ja) 1989-06-08 1991-01-17 Nippon Steel Chem Co Ltd コークス乾式消火設備操業方法
JP2952897B2 (ja) * 1989-07-28 1999-09-27 株式会社安川電機 ゲート駆動回路
US5010261A (en) * 1989-12-08 1991-04-23 General Electric Company Lossless gate driver circuit for a high frequency converter
JP2519342B2 (ja) * 1990-06-04 1996-07-31 株式会社東芝 出力回路装置
US6650169B2 (en) * 2001-10-01 2003-11-18 Koninklijke Philips Electronics N.V. Gate driver apparatus having an energy recovering circuit
JP4321330B2 (ja) 2003-07-02 2009-08-26 株式会社デンソー ゲート駆動回路
KR20060059996A (ko) * 2003-08-01 2006-06-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 제어 회로 및 공진 드라이버 회로 동작 방법
EP1665534A1 (en) 2003-09-08 2006-06-07 Philips Intellectual Property & Standards GmbH High frequency control of a semiconductor switch
WO2006115095A1 (ja) * 2005-04-21 2006-11-02 Matsushita Electric Industrial Co., Ltd. 駆動回路および表示装置
US7285876B1 (en) * 2006-05-01 2007-10-23 Raytheon Company Regenerative gate drive circuit for power MOSFET
JP5271691B2 (ja) 2008-12-23 2013-08-21 株式会社日立製作所 Ａｃ−ｄｃコンバータ
JP4968487B2 (ja) * 2010-03-08 2012-07-04 サンケン電気株式会社 ゲートドライブ回路
US8547143B2 (en) * 2011-01-10 2013-10-01 Yaskawa America, Inc. Resonant gate drive circuit for a power switching device in a high frequency power converter
EP2757689B1 (en) * 2013-01-17 2017-08-09 Dialog Semiconductor GmbH Recharging of the gate charge of a transistor
US10164546B2 (en) 2013-09-30 2018-12-25 Mitsubishi Electric Corporation Electric power conversion device
WO2016075996A1 (ja) 2014-11-11 2016-05-19 三菱電機株式会社 電力変換装置
WO2016132630A1 (ja) 2015-02-16 2016-08-25 アイシン・エィ・ダブリュ株式会社 スイッチング素子駆動回路

Also Published As

Publication number Publication date
DE112016005884B4 (de) 2024-09-26
US20180331613A1 (en) 2018-11-15
DE112016005884T5 (de) 2018-08-30
JPWO2017110162A1 (ja) 2018-04-05
CN108432105A (zh) 2018-08-21
CN108432105B (zh) 2020-04-14
WO2017110162A1 (ja) 2017-06-29
US10511218B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
JP6395956B2 (ja) ゲート駆動回路およびそのゲート駆動回路を備えた電力変換装置
US7911810B2 (en) Bi-directional DC-DC converter and method for controlling the same
JP5590124B2 (ja) Ｄｃ−ｄｃコンバータ
US20080043506A1 (en) Dc-ac converter
US9780695B2 (en) Control method of inverter circuit
US20080037290A1 (en) Ac-dc converter and method for driving for ac-dc converter
JP6702209B2 (ja) 電力変換装置
JP5617227B2 (ja) Ｄｃ−ｄｃコンバータ
JP4075884B2 (ja) 電荷蓄積素子の電力制御回路
JP2009011013A (ja) 電力変換装置
JP2013236428A (ja) 直流変換装置
JP6214846B1 (ja) 半導体スイッチのゲート駆動回路
US9673735B2 (en) Power converter
JP6937432B2 (ja) 共振型電力変換装置の制御方法および共振型電力変換装置
US20080037299A1 (en) Method for driving dc-ac converter
JP2020171093A (ja) 車載用電圧変換装置
CN110692185A (zh) 直流电压转换装置
JP6132882B2 (ja) 電力変換装置
JP2019022274A (ja) 直流電圧変換回路及びその制御方法
JP2010093885A (ja) パワースイッチング素子の駆動回路
WO2018078914A1 (ja) 半導体スイッチのゲート駆動回路
JP2018121475A (ja) 電力変換装置
JP2018121472A (ja) 電力変換装置
JP2014200173A (ja) Ｄｃ−ｄｃコンバータ
JP2014220913A (ja) ゼロカレントスイッチング回路及びフルブリッジ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180828

R151 Written notification of patent or utility model registration

Ref document number: 6395956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250