JP5617227B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Description

この発明は、ＤＣ−ＤＣコンバータに関し、より特定的には、ＤＣ−ＤＣコンバータのスイッチング損失低減技術に関する。

電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）のオンオフを繰返すことにより、インダクタへの電磁エネルギの蓄積動作と、インダクタに蓄積された電磁エネルギの放出動作とを組合せることによって、低圧電源の出力電圧を昇圧する、いわゆる昇圧チョッパタイプのＤＣ−ＤＣコンバータの回路構成が知られている。

このようなタイプのＤＣ−ＤＣコンバータでは、回路素子としてインダクタが必要となるが、インダクタを小型化するためのスイッチング周波数の高周波化と、高周波化によるスイッチング損失の増大とがトレードオフの関係にある。このため、電力用半導体スイッチング素子を高周波でオンオフさせてもスイッチング素子の損失を抑制できるように、ゼロ電流スイッチングまたはゼロ電圧スイッチングといった、いわゆるソフトスイッチングの適用が進められている。

たとえば、特開２００７−４３８５２号公報（特許文献１）、特開２００７−３７２２１号公報（特許文献２）および特開２００５−２６１０５９号公報（特許文献３）には、通常の昇圧チョッパ回路の構成に、ソフトスイッチングを実現するための補助電流経路を形成する回路素子群（補助共振回路）を加えたＤＣ−ＤＣコンバータの回路構成が記載されている。

特に、特許文献１では、このようなＤＣ−ＤＣコンバータの制御方法として、電圧制御に従うデューティ比（指令デューティ）を基準値（第１デューティ）と比較し、指令デューティが第１デューティ以上の場合にはスイッチング周波数を所定周波数とする一方で、指令デューティが第１デューティ未満の場合には、スイッチング周波数を上記所定周波数の整数分の１に下げることが記載されている。また、特許文献２には、上記ＤＣ−ＤＣコンバータにおいて、補助電流経路に流れる電流が０になる時点を電圧変化に基づいて検知するとともに、当該検知結果に基づいて、補助電流を発生するためのオンされるスイッチング素子のオン時間を最短化する制御方法が記載されている。

また、インダクタ電流に基づくＤＣ−ＤＣコンバータ制御として、特開２００８−２３６８５９号公報（特許文献４）には、過電流検出回路によってインダクタ電流が所定の大きさに低減したと判定されるまでの間、スイッチング素子の遮断制御状態を延長することによって、スイッチング動作を停止させることが記載されている。

特開２００７−４３８５２号公報 特開２００７−３７２２１号公報 特開２００５−２６１０５９号公報 特開２００８−２３６８５９号公報

特許文献１〜３に記載されたＤＣ−ＤＣコンバータでは、直接的に直流電圧変換を行なうメイントランジスタ（Ｑ１，Ｑ２）のスイッチング時の端子間電圧（コレクタ・エミッタ間電圧）を低減するために、補助共振回路内の補助トランジスタ（Ｑ３，Ｑ４）をオンすることによって補助電流経路を形成する。したがって、補助電流が補助共振回路内のインダクタ（Ｌｒ）を流れている状態で補助トランジスタをターンオフすると、インダクタに蓄えられたエネルギによって、ターンオフした補助トランジスタのコレクタ・エミッタ間に過電圧が発生する可能性がある。すなわち、インダクタの蓄積エネルギによって、補助トランジスタの耐圧を超えたサージ上の過電圧がコレクタ・エミッタ間に発生し、当該トランジスタが破損する虞がある。

したがって、上記のＤＣ−ＤＣコンバータでは、補助トランジスタ（Ｑ３，Ｑ４）のオフタイミングが制約されることから、メイントランジスタ（Ｑ１，Ｑ２）のオンオフタイミングについても制約を受けることとなり、この結果、電圧制御のために設定されたデューティ指令値に従ってメイントランジスタ（Ｑ１，Ｑ２）をオンオフ制御できなくなる可能性がある。

このため、特許文献１は、電圧制御に従うデューティ比が小さいときには、スイッチング周波数を低下させることによって、補助電流が０になる前に補助トランジスタをオフすることなく、当該デューティ比を実現可能としている。

しかしながら、特許文献１によるＤＣ−ＤＣコンバータでは、スイッチング周波数を通常の周波数から低下させるか否かを判断するための基準値（第１デューティ）は固定値とされる。このため、ＤＣ−ＤＣコンバータを広い動作範囲で使用する場合には、コンバータの動作状態によらず、ソフトスイッチングのための制御動作が固定的であることから、無用にスイッチング周波数を低下させることが懸念される。スイッチング周波数を無用に低下させることによって、リップル電流の増加による回路素子の発熱増加、あるいはノイズの増大等を招く虞がある。

また、特許文献２のＤＣ−ＤＣコンバータでは、通常の入出力電圧・電流の検出に加えて、絶縁した上で昇圧後の高電圧を検出する必要があるため、比較的高価な検出回路が追加的に必要となる。

この発明は、このような問題点を解決するためになされたものであって、この発明の目的は、ソフトスイッチングを適用するための補助共振回路を備えたＤＣ−ＤＣコンバータにおいて、電流リップルを過大にすることなくソフトスイッチングが適用できるように、ソフトスイッチングのための制御動作を適切化することである。

この発明によるＤＣ−ＤＣコンバータは、低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、メインインダクタと、第１および第２のメインスイッチング素子と、第１および第２のメイン整流素子と、補助共振回路と、第１および第２のメインスイッチング素子ならびに補助共振回路の動作を制御するための制御回路とを備える。メインインダクタは、低電圧ノードおよび第１のノードの間に接続される。第１のメインスイッチング素子は、高電圧ノードおよび第１のノードの間に接続される。第１のメイン整流素子は、第１のスイッチング素子と逆並列に接続される。第２のメインスイッチング素子は、基準電圧配線および第１のノードの間に接続される。第２のメイン整流素子は、第２のメインスイッチング素子と逆並列に接続される。補助共振回路は、第１および第２のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられ、対応のメインスイッチング素子をソフトスイッチングさせるように構成される。制御回路は、低電圧ノードの電圧、高電圧ノードの電圧および、低電圧ノードからＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、ソフトスイッチングのための制御動作を可変とするように構成される。

好ましくは、補助共振回路は、少なくとも一方のメインスイッチング素子と並列に接続された補助キャパシタと、第２のノードおよび第１のノードの間に接続される補助インダクタと、補助スイッチング素子と、補助整流素子とを含む。補助スイッチング素子は、少なくとも一方のメインスイッチング素子に対応して、高電圧ノードまたは基準電圧配線と第２のノードとの間に接続され、少なくとも一方のメインスイッチング素子のターンオンに先立ってターンオンすることによってソフトスイッチングを実現する。補助整流素子は、補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、補助スイッチング素子と直列に接続される。そして、制御回路は、デューティ制御部と、限界値設定部と、周波数制御部と、信号生成部とを含む。デューティ制御部は、高電圧ノードの電圧を電圧指令値に制御するように、第１および第２のメインスイッチング素子のデューティ指令値を設定するように構成される。限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧および、入力電流の少なくとも１つに基づいてデューティ限界値を可変に設定するように構成される。周波数制御部は、デューティ指令値とデューティ値限界値との比較に基づいて、スイッチング周波数を低下させるように構成される。信号生成部は、デューティ値と周波数制御部によって制御されたスイッチング周波数とに従って、第１および第２のメインスイッチング素子ならびに補助スイッチング素子の駆動信号を生成するように構成される。

さらに好ましくは、限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧および、入力電流の少なくとも１つに基づいて、補助スイッチング素子のオンによって補助リアクトルに生じた電流が消滅するまでの時間予測値を求めるとともに、スイッチング周波数の所定の基本周波数と時間予測値との関係に従ってデューティ限界値を設定する。そして、周波数制御部は、デューティ指令値がデューティ限界値よりも低いときには、スイッチング周波数を基本周波数よりも低下させる一方で、デューティ指令値がデューティ限界値以上のときには、スイッチング周波数を基本周波数に維持するように構成される。

さらに好ましくは、補助共振回路は、少なくとも一方のメインスイッチング素子と並列に接続された補助キャパシタと、第２のノードおよび第１のノードの間に接続される補助インダクタと、補助スイッチング素子と、補助整流素子とを含む。補助スイッチング素子は、少なくとも一方のメインスイッチング素子に対応して、高電圧ノードまたは基準電圧配線と第２のノードとの間に接続され、少なくとも一方のメインスイッチング素子のターンオンに先立ってターンオンすることによってソフトスイッチングを実現する。補助整流素子は、補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、補助スイッチング素子と直列に接続される。そして、制御回路は、デューティ制御部と、限界値設定部と、判定部と、信号生成部とを含む。デューティ制御部は、高電圧ノードの電圧を電圧指令値に制御するように、第１および第２のメインスイッチング素子のデューティ指令値を設定するように構成される。限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧、出力電圧および、入力電流の少なくとも１つに基づいてデューティ限界値を可変に設定するように構成される。判定部は、デューティ指令値とデューティ値限界値との比較に基づいて、ソフトスイッチングの実行可否を判定するように構成される。信号生成部は、所定のスイッチング周波数およびデューティ指令値に従って第１および第２のメインスイッチング素子ならびに補助スイッチング素子の駆動信号を生成するとともに、判定部によりソフトスイッチングの実行不可と判定されたときには補助スイッチングをオフに固定するように構成される。

さらに好ましくは、限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧および、入力電流の少なくとも１つに基づいて、補助スイッチング素子のオンによって補助リアクトルに生じた電流が消滅するまでの時間予測値を求めるとともに、スイッチング周波数の所定の基本周波数と時間予測値との関係に従ってデューティ限界値を設定するように構成される。

また、さらに好ましくは、補助共振回路は、第１および第２のメインスイッチング素子の各々に対応して、補助キャパシタ、補助スイッチング素子および補助整流素子を配置するように構成される。そして、制御回路は、入力電流に基づいて、ＤＣ−ＤＣコンバータが力行状態および回生状態のいずれで動作しているかを判定するための判定部をさらに含む。さらに、限界値設定部は、力行状態および回生状態のそれぞれの間で、デューティ限界値を別個に設定するように構成される。

あるいは好ましくは、補助共振回路は、少なくとも一方のメインスイッチング素子と並列に接続された補助キャパシタと、第２のノードおよび第１のノードの間に接続される補助インダクタと、補助スイッチング素子と、補助整流素子とを含む。補助スイッチング素子は、少なくとも一方のメインスイッチング素子に対応して、高電圧ノードまたは基準電圧配線と第２のノードとの間に接続され、少なくとも一方のメインスイッチング素子のターンオンに先立ってターンオンすることによってソフトスイッチングを実現する。補助整流素子は、補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、補助スイッチング素子と直列に接続される。そして、制御回路は、デューティ制御部と、判定部と、信号生成部とを含み。デューティ制御部は、高電圧ノードの電圧を電圧指令値に制御するように、第１および第２のメインスイッチング素子のデューティ指令値を設定するように構成される。判定部は、入力電流に基づいて、ＤＣ−ＤＣコンバータが力行状態および回生状態のいずれで動作しているかを判定するように構成される。信号生成部は、デューティ指令値に従って第１および第２のメインスイッチング素子の駆動信号を生成するとともに、判定部による判定結果に従って補助スイッチング素子の駆動信号を生成するように構成される。特に、信号生成部は、力行状態では、第１のメインスイッチング素子に対応して設けられた補助スイッチング素子をオフに固定するとともに、回生状態では、第２のメインスイッチング素子に対応して設けられた補助スイッチング素子をオフに固定する。

この発明の他の構成によるＤＣ−ＤＣコンバータは、低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、メインインダクタと、メインスイッチング素子と、整流素子と、補助共振回路と、メインスイッチング素子および補助共振回路の動作を制御するための制御回路とを備える。メインインダクタは、低電圧ノードおよび第１のノードの間に接続される。メインスイッチング素子は、高電圧ノードおよび第１のノードの間に接続される。メイン整流素子は、基準電圧配線から第１のノードへ向かう方向を順方向として、基準電圧配線および第１のノードの間に接続される。補助共振回路は、メインスイッチング素子をソフトスイッチングさせるように構成される。制御回路は、低電圧ノードの電圧、高電圧ノードの電圧および、低電圧ノードからＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、ソフトスイッチングのための制御動作を可変とするように構成される。

この発明のさらに他の構成によるＤＣ−ＤＣコンバータは、低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、メインインダクタと、メインスイッチング素子と、整流素子と、補助共振回路と、メインスイッチング素子および補助共振回路の動作を制御するための制御回路とを備える。メインインダクタは、低電圧ノードおよび第１のノードの間に接続される。メインスイッチング素子は、基準電圧配線および第１のノードの間に接続される。メイン整流素子は、第１のノードから高電圧ノードへ向かう方向を順方向として、第１のノードおｙｐび高電圧ノードの間に接続される。補助共振回路は、メインスイッチング素子をソフトスイッチングさせるように構成される。制御回路は、低電圧ノードの電圧、高電圧ノードの電圧および、低電圧ノードからＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、ソフトスイッチングのための制御動作を可変とするように構成される。

好ましくは、補助共振回路は、メインスイッチング素子と並列に接続された補助キャパシタと、第２のノードおよび第１のノードの間に接続される補助インダクタと、補助スイッチング素子と、補助整流素子とを含む。補助スイッチング素子は、メインスイッチング素子に対応して、高電圧ノードまたは基準電圧配線と第２のノードとの間に接続され、メインスイッチング素子のターンオンに先立ってターンオンすることによってソフトスイッチングを実現する。補助整流素子は、補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、補助スイッチング素子と直列に接続される。そして、制御回路は、デューティ制御部と、限界値設定部と、周波数制御部と、信号生成部とを含む。デューティ制御部は、高電圧ノードの電圧を電圧指令値に制御するように、メインスイッチング素子のデューティ指令値を設定するように構成される。限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧および、入力電流の少なくとも１つに基づいてデューティ限界値を可変に設定するように構成される。周波数制御部は、デューティ指令値とデューティ値限界値との比較に基づいて、スイッチング周波数を低下させるように構成される。信号生成部は、デューティ値と周波数制御部によって制御されたスイッチング周波数とに従って、メインスイッチング素子ならびに補助スイッチング素子の駆動信号を生成するように構成される。

さらに好ましくは、限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧および、入力電流の少なくとも１つに基づいて、補助スイッチング素子のオンによって補助リアクトルに生じた電流が消滅するまでの時間予測値を求めるとともに、スイッチング周波数の所定の基本周波数と時間予測値との関係に従ってデューティ限界値を設定する。そして、周波数制御部は、デューティ指令値がデューティ限界値よりも低いときには、スイッチング周波数を基本周波数よりも低下させる一方で、デューティ指令値がデューティ限界値以上のときには、スイッチング周波数を基本周波数に維持するように構成される。

さらに好ましくは、補助共振回路は、メインスイッチング素子と並列に接続された補助キャパシタと、第２のノードおよび第１のノードの間に接続される補助インダクタと、補助スイッチング素子と、補助整流素子とを含む。補助スイッチング素子は、メインスイッチング素子に対応して、高電圧ノードまたは基準電圧配線と第２のノードとの間に接続され、メインスイッチング素子のターンオンに先立ってターンオンすることによってソフトスイッチングを実現する。補助整流素子は、補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、補助スイッチング素子と直列に接続される。そして、制御回路は、デューティ制御部と、限界値設定部と、判定部と、信号生成部とを含む。デューティ制御部は、高電圧ノードの電圧を電圧指令値に制御するように、メインスイッチング素子のデューティ指令値を設定するように構成される。限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧、出力電圧および、入力電流の少なくとも１つに基づいてデューティ限界値を可変に設定するように構成される。判定部は、デューティ指令値とデューティ値限界値との比較に基づいて、ソフトスイッチングの実行可否を判定するように構成される。信号生成部は、所定のスイッチング周波数およびデューティ指令値に従ってメインスイッチング素子ならびに補助スイッチング素子の駆動信号を生成するとともに、判定部によりソフトスイッチングの実行不可と判定されたときには補助スイッチングをオフに固定するように構成される。

さらに好ましくは、限界値設定部は、低電圧ノードの電圧、高電圧ノードの電圧および、入力電流の少なくとも１つに基づいて、補助スイッチング素子のオンによって補助リアクトルに生じた電流が消滅するまでの時間予測値を求めるとともに、スイッチング周波数の所定の基本周波数と時間予測値との関係に従ってデューティ限界値を設定するように構成される。

この発明によれば、ソフトスイッチングを適用するための補助共振回路を備えたＤＣ−ＤＣコンバータにおいて、コンバータの動作状態に応じてソフトスイッチングのための制御動作を制御することにより、電流リップルを増大させることなくコンバータを効率的に動作させることができる。

本発明の実施の形態によるＤＣ−ＤＣコンバータの回路構成を示す回路図である。 ＤＣ−ＤＣコンバータのソフトスイッチングを説明する動作波形図である。 コンバータ動作状態の変化とデューティ限界値の変化との関係を説明するグラフである。 実施の形態１によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。 図４に示した変調部の機能を説明する概念図である。 実施の形態１によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作の一連の処理を示すフローチャートである。 力行状態および回生状態のそれぞれにおけるコンバータ動作状態の変化とデューティ限界値の変化との関係を説明するグラフである。 実施の形態１の変形例によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。 実施の形態１の変形例によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作の一連の処理を示すフローチャートである。 実施の形態２によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。 図１に示したＤＣ−ＤＣコンバータにおけるソフトスイッチングが適用された基本動作時の駆動信号の設定を説明する波形図である。 実施の形態２によるＤＣ−ＤＣコンバータにおける力行状態での駆動信号の設定を説明する波形図である。 実施の形態２によるＤＣ−ＤＣコンバータにおける回生状態での駆動信号の設定を説明する波形図である。 実施の形態２によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作の一連の処理を示すフローチャートである。 実施の形態３によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。 ハードスイッチングモード選択時における駆動信号の設定を説明する波形図である。 実施の形態３によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作の一連の処理を示すフローチャートである。 実施の形態３の変形例によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。 実施の形態３の変形例によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作の一連の処理を示すフローチャートである。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下では図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

［実施の形態１］
図１は、本発明の実施の形態によるＤＣ−ＤＣコンバータ１００の回路構成を示す回路図である。

図１を参照して、ＤＣ−ＤＣコンバータ１００は、メインコンバータ回路１１０と、補助共振回路１２０と、制御装置１５０とを含む。

メインコンバータ回路１１０は、バッテリ５０（低圧電源）と接続された低電圧ノードＮＬの電圧Ｖ１（すなわち、バッテリ５０の出力電圧）を昇圧した電圧Ｖ２を、高電圧ノードＮＨに出力するとともに、高電圧ノードＮＨの電圧Ｖ２を電圧Ｖ１へ降圧してバッテリ５０を充電することも可能である、いわゆる非絶縁型の電流双方向（昇降圧）コンバータの構成を有する。高電圧ノードＮＨは、電源配線ＰＬおよび負荷１３０と接続される。高電圧ノードＮＨおよび基準電圧配線ＧＬの間に、平滑コンデンサＣ２が接続されている。また、バッテリ５０には、内部抵抗５５が存在する。

ＤＣ−ＤＣコンバータ１００には、電圧Ｖ１を検出するため電圧センサ６２、電圧Ｖ２を検出するための電圧センサ６３が設けられる。さらに、低電圧ノードＮＬの電流、すなわち、バッテリ５０からＤＣ−ＤＣコンバータ１００への電流Ｉ１を検出するための電流センサ６３が設けられる。以下では、電圧Ｖ１を入力電圧Ｖ１、電圧Ｖ２を出力電圧Ｖ２、電流Ｉ１を入力電流とも称することとする。

負荷１３０としては、たとえばインバータ回路を介して駆動される交流電動機が適用される。そして、エンジン出力および／または電動機出力によって走行するハイブリッド自動車や電動機出力のみによって走行する電気自動車等への適用が、本発明の実施の形態によるＤＣ−ＤＣコンバータの代表的な適用例として挙げられる。この場合には、たとえば、低圧電源（バッテリ５０）の出力電圧（電圧Ｖ１）が２００Ｖ程度とされる一方で、負荷１３０へ供給すべき電圧Ｖ２が２００Ｖ〜６５０Ｖ程度とされる。

制御装置１５０は、図示しないＣＰＵ（Central Processing Unit）およびメモリを内蔵した電子制御ユニット（ＥＣＵ）により構成され、当該メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、ＥＣＵの少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。

メインコンバータ回路１１０は、キャパシタＣ１と、「メインインダクタ」としてのインダクタＬ１と、「メインスイッチング素子」としての電力用半導体スイッチング素子Ｑ１，Ｑ２と、「メイン整流素子」としてのダイオードＤ１，Ｄ２とを含む。

キャパシタＣ１は、低電圧ノードＮＬおよび基準電圧配線ＧＬの間に接続されて、電圧Ｖ１を平滑化する。インダクタＬ１はバッテリ５０の正極端子とノードＮ１（第１のノード）との間に接続される。

電力用スイッチング素子（以下、単に「スイッチング素子」とも称する）Ｑ１，Ｑ２としては、本実施の形態ではＩＧＢＴ（Insulated Gate Bipolar Transistor）を例示するが、制御電極（ゲートあるいはベース）の駆動制御によってターンオンおよびターンオフを制御可能なスイッチング素子であれば、電圧駆動型のスイッチング素子（ＭＯＳ−ＦＥＴ、ＩＧＢＴ等）や電流駆動型のスイッチング素子（バイポーラトランジスタ等）、各種のスイッチング素子を任意に適用可能である。

メインスイッチング素子Ｑ１は、電源配線ＰＬおよびノードＮ１の間に接続される。そして、ＩＧＢＴであるメインスイッチング素子Ｑ１のコレクタが電源配線ＰＬと接続される一方で、エミッタがノードＮ１と接続される。また、メインスイッチング素子Ｑ２は、基準電圧配線ＧＬおよびノードＮ１の間に接続される。そして、メインスイッチング素子Ｑ２のコレクタがノードＮ１と接続される一方で、エミッタが基準電圧配線ＧＬと接続される。さらに、ダイオードＤ１，Ｄ２は、スイッチング素子Ｑ１，Ｑ２に対して逆並列接続される。

補助共振回路１２０は、メインスイッチング素子Ｑ１，Ｑ２にそれぞれ並列接続されるキャパシタＣｒ１，Ｃｒ２と、ノードＮ１およびＮ２の間に直列接続されるインダクタＬ２，Ｌｒと、電源配線ＰＬおよびノードＮ２の間に直列接続されるスイッチング素子Ｑ３およびダイオードＤ３と、ノードＮ２および基準電圧配線ＧＬの間に直列接続されるダイオードＤ４およびスイッチング素子Ｑ４とを含む。

スイッチング素子Ｑ３，Ｑ４は、「補助スイッチング素子」として設けられる。「補助整流素子」としてのダイオードＤ３およびＤ４は、補助スイッチング素子Ｑ３およびＱ４のオン時にそれぞれ生じる補助電流Ｉｒと逆方向の電流を阻止する極性で接続される。

インダクタＬ２は、インダクタＬ１のノードＮ１側の端子と、インダクタＬ２のノードＮ１側の端子とに逆極性で起電力が誘起されるように、インダクタＬ１と電磁的に結合されている。なお、電磁的結合とは、たとえばインダクタＬ１およびインダクタＬ２でトランスを構成することによって実現される。すなわち、キャパシタＣｒ１，Ｃｒ２は「補助キャパシタ」に対応し、インダクタＬ２，Ｌｒは「補助インダクタ」に対応する。なお、キャパシタＣｒ１，Ｃｒ２については、スイッチング素子Ｑ１，Ｑ２の寄生容量を利用して設けることも可能である。また、インダクタＬｒについても、インダクタＬ１およびＬ２の電磁的結合における漏れインダクタンスを利用して設けることが可能である。

なお、図１では、メインスイッチング素子Ｑ１，Ｑ２の両方に対して、補助スイッチング素子（Ｑ３，Ｑ４）、補助整流素子（Ｄ３，Ｄ４）および補助キャパシタ（Ｃｒ１，Ｃｒ２）を配置した補助共振回路１２０の構成を例示しているが、本願発明の適用において、特記がない限り、一方のメインスイッチング素子のみに補助共振回路１２０が設けられてもよい。

たとえば、メインスイッチング素子Ｑ１のみに対して補助共振回路１２０を設ける場合には、図１の構成から、少なくともダイオードＤ４および補助スイッチング素子Ｑ４の配置が省略される。なお、この場合にも、キャパシタＣｒ２については、上下アーム間でのインピーダンスの均衡の観点からキャパシタＣｒ１とともに設けられることが好ましい。一方、メインスイッチング素子Ｑ２のみに対して補助共振回路１２０を設ける場合には、図１の構成から、少なくともダイオードＤ３および補助スイッチング素子Ｑ３の配置が省略される。なお、この場合のキャパシタＣｒ１についても、上下アーム間でのインピーダンスの均衡の観点からキャパシタＣｒ２とともに設けられることが好ましい。

図１から理解されるように、ＤＣ−ＤＣコンバータ１００を構成するメインコンバータ回路１１０および補助共振回路１２０の構成および動作は、上述の特許文献１〜３と同様である。

したがって、メインコンバータ回路１１０では、基本的には、メインスイッチング素子Ｑ１，Ｑ２は、排他的に交互に（すなわち、相補的に）オンオフするように、制御装置１５０によって制御される。そして、ＤＣ−ＤＣコンバータ１００による電圧変換比（Ｖ２／Ｖ１）が、スイッチング周期に対するメインスイッチング素子Ｑ１，Ｑ２のオン期間比であるデューティ比に応じて制御される。

メインコンバータ回路１１０は、入力電圧Ｖ１を電源配線ＰＬへの電圧Ｖ２に昇圧する昇圧動作時には、メインスイッチング素子Ｑ２の導通によりメインインダクタＬ１に蓄積された電磁エネルギを、メインスイッチング素子Ｑ１および逆並列ダイオードＤ１を介して電源配線ＰＬに供給するように動作する。また、メインコンバータ回路１１０は、電圧Ｖ２をバッテリ５０への電圧Ｖ１に降圧する降圧動作時には、メインスイッチング素子Ｑ１の導通によりメインインダクタＬ１に蓄積された電磁エネルギを、メインスイッチング素子Ｑ２および逆並列ダイオードＤ２を介してバッテリ５０に供給するように動作する。

制御装置１５０は、Ａ／Ｄコンバータ１５１〜１５３と、スイッチング制御部２００とを含む。Ａ／Ｄコンバータ１５１は、電流センサ６１の出力電圧（アナログ値）に基づいて、検出された入力電流Ｉ１のデジタル変換値をスイッチング制御部２００へ与える。同様に、Ａ／Ｄコンバータ１５２，１５３は、電圧センサ６２，６３の出力電圧（アナログ値）に基づいて、検出された入力電圧Ｖ１および出力電圧Ｖ２のデジタル変換値をスイッチング制御部２００へ与える。

スイッチング制御部２００は、入力電圧Ｖ１、出力電圧Ｖ２および入力電流Ｉ１のうちの少なくとも１つに基づいて、スイッチング素子Ｑ１〜Ｑ４のオンオフを制御する駆動信号Ｓ１〜Ｓ４を生成する。スイッチング制御部２００によるスイッチング動作の制御については後ほど詳細に説明する。

駆動信号Ｓ１〜Ｓ４は、スイッチング素子Ｑ１〜Ｑ４のそれぞれのオン期間において論理ハイレベル（以下、Ｈレベルとも称する）に設定される一方で、それぞれのオフ期間では論理ローレベル（以下、Ｌレベルとも称する）に設定される。駆動信号Ｓ１〜Ｓ４は、スイッチング素子Ｑ１〜Ｑ４にそれぞれ対応して設けられたドライバ（図示せず）へ伝達される。このドライバが、駆動信号Ｓ１〜Ｓ４に従って、スイッチング素子Ｑ１〜Ｑ４の制御電極（ゲート）を駆動することによって、スイッチング素子Ｑ１〜Ｑ４がオンオフ制御される。

次に、ＤＣ−ＤＣコンバータ１００の動作、特に補助共振回路１２０によるソフトスイッチングを説明する。ここでは、ＤＣ−ＤＣコンバータ１００の昇圧動作を一例として説明する。

次に、ＤＣ−ＤＣコンバータの動作、特に補助共振回路１２０が作動する通常動作モードにおける動作を説明する。ここでは、ＤＣ−ＤＣコンバータ１００の昇圧動作を一例として説明する。

図２を参照して、デューティ指令信号Ｓｄは、制御されたデューティ比に従って、メインスイッチング素子のＱ１，Ｑ２のオンオフ期間を規定する信号である。デューティ指令信号Ｓｄが論理ハイレベル（以下、Ｈレベル）の期間は、メインスイッチング素子Ｑ２のオン期間に対応し、デューティ指令信号Ｓｄが論理ローレベル（以下、Ｌレベル）の期間は、メインスイッチング素子Ｑ１のオン期間に対応する。本実施の形態では、スイッチング周波数の逆数であるスイッチング周期Ｔｃｙｃに対する、メインスイッチング素子Ｑ２のオン期間の比を示すものとする。

図２の例では、時刻ｔ０にメインスイッチング素子Ｑ１がターンオフすると、デッドタイムＴｄの経過後の時刻ｔ１に、メインスイッチング素子Ｑ２がターンオンする。さらに、メインスイッチング素子Ｑ２がターンオフする時刻ｔ２と、メインスイッチング素子Ｑ１がターンオンする時刻ｔ３との間、ならびに、メインスイッチング素子Ｑ１がターンオフする時刻ｔ４と、メインスイッチング素子Ｑ２がターンオンする時刻ｔ５との間にも、同様にデッドタイムＴｄが設けられる。

デッドタイムＴｄを設けることにより、メインスイッチング素子Ｑ１およびＱ２の両方がオン状態となって、電源配線ＰＬおよび基準電圧配線ＧＬの間で短絡が発生しないように保護される。デッドタイムＴｄを挟んだ、メインスイッチング素子Ｑ１，Ｑ２のオンオフによって、メインインダクタＬ１の電流、ひいては入力電流Ｉ１が変化する。

ＤＣ−ＤＣコンバータ１００では、補助スイッチング素子Ｑ３，Ｑ４のオンオフによって補助電流Ｉｒを発生させることによって、メインスイッチング素子Ｑ１，Ｑ２のターンオン時におけるスイッチング損失を低減する。具体的には、時刻ｔ１，ｔ５でのメインスイッチング素子Ｑ２のターンオンに先立って、時刻ｔｂ，ｔｆに補助スイッチング素子Ｑ４がターンオンされる。同様に、時刻ｔ３でのメインスイッチング素子Ｑ１のターンオンに先立って、時刻ｔｄに補助スイッチング素子Ｑ３がターンオンされる。

補助スイッチング素子Ｑ３，Ｑ４のターンオンに伴って、補助電流（部分共振電流）Ｉｒが発生する。この補助電流は、補助インダクタＬ２，Ｌｒおよび補助キャパシタＣｒ１またはＣｒ２の間の共振現象により、ピーク値を迎えた後０に向かって減少する。そして、ダイオードＤ３，Ｄ４により逆方向の電流がブロックされていることから、補助電流は反対方向に流れることなく消滅する。

ここで、一旦発生させた補助電流Ｉｒが消滅するまでに補助スイッチング素子Ｑ３，Ｑ４をターンオフさせると、インダクタＬｒに蓄えられたエネルギによって、当該補助トランジスタの端子間（コレクタ・エミッタ間）電圧が急激に上昇して大きなサージ電圧が発生する可能性がある。この電圧上昇によって端子間電圧が耐圧を超えると、補助スイッチング素子が破損してしまう虞がある。

したがって、補助スイッチング素子Ｑ３，Ｑ４は、自身のターンオンによって発生した補助電流Ｉｒが消滅するまでターンオフすることができない。メインスイッチング素子Ｑ１，Ｑ２についても，対応の補助スイッチング素子Ｑ３，Ｑ４と同様に、補助電流Ｉｒが消滅するまでターンオフすることができない。

このため、補助スイッチング素子Ｑ４のターンオン後にターンオンしたメインスイッチング素子Ｑ２は、補助電流Ｉｒが消滅するまでの時間Ｔ１を見込んだ待機期間Ｔｒが経過するまでターンオフすることができない。

また、補助スイッチング素子Ｑ３のターンオンによって、負方向に補助電流Ｉｒが発生するため（図示せず）、補助スイッチング素子Ｑ３のターンオン後にターンオンしたメインスイッチング素子Ｑ１についても、メインスイッチング素子Ｑ２と同様の待機期間Ｔｒが経過するまでターンオフすることができない。

さらに、待機期間Ｔｒの経過に伴って補助スイッチング素子Ｑ３，Ｑ４のターンオフ指示が発生されても、補助スイッチング素子Ｑ３，Ｑ４が完全にターンオフするまでの待機期間Ｔｆの間は、メインスイッチング素子Ｑ１，Ｑ２をターンオフすることができない。

図１に示したスイッチング制御部２００は、設定されたデューティ比に従った理想的なオンオフタイミングに対して、上記デッドタイムＴｄおよび待機期間Ｔｒ，Ｔｆを付加するように、制御信号Ｓ１〜Ｓ４を生成する。このように、メインスイッチング素子Ｑ１，Ｑ２および補助スイッチング素子Ｑ３，Ｑ４のオンオフが制約されるため、スイッチング周期（スイッチング周波数の逆数）が一定の下だと、実現可能なデューティ比の範囲が制限される。特に、ソフトスイッチングのための補助電流Ｉｒが消滅するまでの時間Ｔ１によって、実現可能なデューティ比が制限されることが理解される。

実際には、補助電流Ｉｒが消滅するまでの時間Ｔ１は、回路定数のみによる固定値ではなく、コンバータの動作状態（電圧・電流）によって異なってくる。特に、発明者らの解析により、メインスイッチング素子Ｑ２をオンした後、補助電流Ｉｒが０になるまでの時間Ｔ１は、入力電圧Ｖ１、出力電圧Ｖ２および入力電流Ｉ１に基づいて、下記（１）式で近似できるとの知見が得られた。なお、（１）式中のＡ１〜Ａ４は定数である。

Ｔ１＝（Ａ１×Ｖ２＋Ａ２×Ｉ１＋Ａ３）／Ｖ１＋Ａ４ …（１）
このような、コンバータの動作状態に応じたＴ１の特性を反映するように、スイッチング周波数の基本設計値である基本周波数の逆数（基本周期）に対するＴ１の比に基づいて、デューティ限界値Ｄｔｈを設定することができる。なお、基本周波数は、ユーザへの電磁騒音の感知性（すなわち、可聴周波数帯との関係）や、電流リップルの設計値等を考慮して定められる。

上述のようなＴ１の予測値に基づいて、デューティ限界値Ｄｔｈは、下記（２）式に従って設定することができる。なお、（２）式中のａ１〜ａ４は、定数である。

Ｄｔｈ∝（ａ１×Ｖ２＋ａ２×Ｉ１＋ａ３）／Ｖ１＋ａ４ …（２）
ここで、コンバータの動作状態に応じて、（２）式によって算出されるデューティ限界値Ｄｔｈがどのように変化するかについて、図３を用いて説明する。

図３には、入力電流Ｉ１の変化に対する入力電圧Ｖ１の変化が示される。入力電圧Ｖ１は、バッテリ５０の開放電圧から、内部抵抗５５（図１）による電圧降下を差し引いた値となる。図３では、一例として、バッテリ５０の開放電圧を２００Ｖとし、内部抵抗５５を０．１Ωとしている。

入力電流Ｉ１に従って入力電圧Ｖ１が決まる一方で、出力電圧Ｖ２は、電圧指令値に従ったメインスイッチング素子Ｑ１，Ｑ２のデューティ比に応じて決まる。そして、入力電流Ｉ１は、負荷１３０の電力と出力電力Ｖ２とによって決まる。これらの組み合わせによって、コンバータの動作状態が決められる。

図３中には、（２）式によって算出されるＤｔｈが同一値Ｄ１，Ｄ２，Ｄ３となる動作点を結んだ直線がそれぞれプロットされる。デューティ比Ｄ１、Ｄ２、Ｄ３の順に昇圧比（Ｖ２／Ｖ１）が高いものとする。

図３からは、入力電流Ｉ１および出力電圧Ｖ２が大きくなると、デューティ限界値Ｄｔｈも大きくなることが理解される。したがって、バッテリ５０の開放電圧２００Ｖに対して、出力電圧Ｖ２を２００（Ｖ）〜６５０（Ｖ）程度の広範囲とした場合には、特許文献１のようにデューティ限界値Ｄｔｈを固定すると、Ｄｔｈ＝Ｄ３近傍とせざるを得ず、指示されたデューティ比がＤ３より低いときには、一律にスイッチング周波数を低下することとなる。したがって、低出力〜中出力の範囲では、指示されたデューティ比Ｄｔｙが基本周波数の下で実現可能なデューティ比であっても（たとえば、Ｄ１＜Ｄｔｙ＜Ｄ３、あるいは、Ｄ２＜Ｄｔｙ＜Ｄ３）、スイッチング周波数を低下させることになる。

このように、ハイブリッド自動車や電気自動車等の主電動機駆動に適用される場合等、ＤＣ−ＤＣコンバータ１００の動作範囲が広い場合には、高出力時に対応してデューティ限界値Ｄｔｈを固定的に設定することによって、低出力〜中出力の比較的広い動作範囲において、スイッチング周波数を無用に低下することとなってしまう。これにより、電流リップル成分が無用に増大することとなり、回路素子が発熱や、ノイズの増加等を招く虞がある。また、スイッチング周波数が、基本周波数よりも低下することによって可聴周波数帯に入り、電磁騒音の問題が生じる可能性もある。

したがって、本発明の実施の形態１によるＤＣ−ＤＣコンバータでは、スイッチング制御部２００を以下のように構成することによって、適切なソフトスイッチングの制御動作を実現する。

図４は、実施の形態１によるＤＣ−ＤＣコンバータにおけるスイッチング制御部２００の構成を説明する機能ブロック図である。なお、図４を始めとする以下の機能ブロック図に記載される各ブロックは、所定プログラムの実行によるソフトウェア処理、および、専用の電子回路構築によるハードウェア処理のいずれによって実現することも可能である。

図４を参照して、スイッチング制御部２００は、デューティ限界値設定部２１０と、デューティ制御部２２０と、キャリア周波数制御部２３０と、変調部２４０と、信号生成部２５０とを有する。

デューティ制御部２２０は、出力電圧Ｖ２の電圧指令値Ｖｒｅｆと、入力電圧Ｖ１および出力電圧Ｖ２とに基づいて、出力電圧Ｖ２を電圧指令値Ｖｒｅｆに制御するためのデューティ指令値Ｄｃを設定する。たとえば、デューティ指令値Ｄｃは、電圧指令値Ｖｒｅｆおよび入力電圧Ｖ１によって定まる理論的な電圧変換比（Ｖｒｅｆ／Ｖ１）と、出力電圧Ｖ２の偏差（Ｖｒｅｆ−Ｖ２）に基づいて演算することができる。上述のように、デューティ指令値Ｄｃは、スイッチング周期に対するメインスイッチング素子Ｑ２のオン期間比を示し、０（％）〜１００（％）の範囲で設定される。デューティ指令値Ｄｃが大きい程、電圧変換比（昇圧比）Ｖ２／Ｖ１も高くなる。Ｄｃ＝０（％）のときは、上アーム素子であるメインスイッチング素子Ｑ１が固定的にオンされることとなり、Ｖ２＝Ｖ１となる。

変調部２４０は、図５に示すようなパルス幅変調（ＰＷＭ：Pulse Width Modulation）に従って、デューティ制御部２２０によるデューティ指令値に基づいて、デューティ指令信号Ｓｄ（図２）を生成する。

図５を参照して、変調部２４０は、周期的な搬送波ＣＷ（三角波またはのこぎり波）の電圧Ｖｃｗと、デューティ指令値Ｄｃとを比較する。デューティ指令値Ｄｃの０（％）〜１００（％）は、搬送波ＣＷのピーク−ピーク値と対応付けられる。搬送波ＣＷの周波数は、ＤＣ−ＤＣコンバータ１００のスイッチング周波数に相当し、搬送波の周期Ｔｃｙｃ（周波数の逆数）は、スイッチング周期（スイッチング周波数の逆数）に相当する。

変調部２４０は、デューティ指令値Ｄｃが搬送波電圧Ｖｃｗよりも高いときに、デューティ指令信号ＳｄをＨレベルに設定する一方で、デューティ指令値Ｄｃが搬送波電圧Ｖｃｗよりも低いときにはＬレベルに設定される。

したがって、デューティ指令値Ｄｃが上昇すると、電圧変換比（Ｖ２／Ｖ１）を高めるように、メインスイッチング素子Ｑ２（下アーム）のオン期間比が増大する一方で、デューティ指令値Ｄｃが低下すると、電圧変換比（Ｖ２／Ｖ１）を低下させるように、メインスイッチング素子Ｑ１（上アーム）のオン期間比が増大する。

再び図４を参照して、デューティ限界値設定部２１５は、入力電圧Ｖ１、出力電圧Ｖ２および入力電流Ｉ１のうちの少なくとも１つに基づいて、上記（２）式に従ってデューティ限界値Ｄｔｈを設定する。すなわち、デューティ限界値Ｄｔｈの設定には、（２）式に示された変数である入力電流Ｉ１、入力電圧Ｖ１および出力電圧Ｖ２のうちの一部のみを用いてもよいし、すべてを用いてもよい。変数を増やす方がデューティ限界値Ｄｔｈを精密に設定できる一方で、支配的な一部の変数に絞ってデューティ限界値Ｄｔｈを設定すれば、（２）式に対応する演算負荷やマップの記憶容量を抑制することができる。

キャリア周波数制御部２３０は、デューティ制御部２２０によって設定されたデューティ指令値Ｄｃとデューティ限界値設定部２１０によって設定されたデューティ限界値Ｄｔｈとの比較に従って、搬送波ＣＷの周波数、すなわちスイッチング周波数を制御する。

具体的には、Ｄｃ＜Ｄｔｈであり、上述の基本周波数の下ではデューティ指令値Ｄｃが実現できないときには、キャリア周波数を基本周波数よりも低くする一方で、Ｄｃ≧Ｄｔｈのときには、搬送波ＣＷの周波数（スイッチング周波数）を基本周波数に設定する。たとえば、キャリア周波数制御部２３０は、電圧に応じて発振周波数が変化する電圧発振器（ＶＣＯ）により構成することができる。

なお、Ｄｃ＜Ｄｔｈの場合のスイッチング周波数については、予め段階的に設定された、基本周波数よりも低い所定周波数を順次適用するようにしてもよく、デューティ指令値Ｄｃから逆算された周波数を適用してもよい。たとえば、基本周波数に従うスイッチング周期をＴ０とすると、Ｄｔｈ／Ｔ０＝Ｄｃ／Ｔｃｙｃとなるようにスイッチング周波数（１／Ｔｃｙｃ）を設定することができる。

信号生成部２５０は、図２に示したデッドタイムＴｄおよび待機期間Ｔｒ，Ｔｆを考慮して、変調部２４０によって生成されたデューティ指令信号Ｓｄに従って駆動信号Ｓ１〜Ｓ４を生成する。図２に示したように、メインスイッチング素子Ｑ１，Ｑ２のオンに先立って補助スイッチング素子Ｑ３，Ｑ４がそれぞれターンオンされるように、駆動信号Ｓ１〜Ｓ４が生成されることによって、補助共振回路１２０によるソフトスイッチングが実現される。

図６には、実施の形態１によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作処理を示すフローチャートが示される。制御装置１５０は、図６に示したフローチャートに従う一連の制御処理を実行するためのプログラムを一定周期で起動する。

図６を参照して、制御装置１５０は、ステップＳ１００では、出力電圧Ｖ２を電圧指令値Ｖｒｅｆに制御するためのデューティ演算を行なう。これにより、デューティ指令値Ｄｃが設定される。すなわち、ステップＳ１００による処理は、図４のデューティ制御部２２０の機能に相当する。

さらに、制御装置１５０は、ステップＳ１１０により、ＤＣ−ＤＣコンバータの動作状態に基づいてデューティ限界値Ｄｔｈを設定する。上述のように、デューティ限界値Ｄｔｈは、入力電流Ｉ１、入力電圧Ｖ１および出力電圧Ｖ２のうちの少なくとも１つに基づいて可変に設定される。ステップＳ１１０による処理は、図４によるデューティ限界値設定部２１０の機能に相当する。

制御装置１５０は、ステップＳ１２０では、ステップＳ１００で設定されたデューティ指令値Ｄｃと、ステップＳ１１０で設定されたデューティ限界値Ｄｔｈとを比較する。そして、Ｄｃ≧Ｄｔｈのとき（Ｓ１２０のＹＥＳ判定時）には、制御装置１５０は、ステップＳ１３０に処理を進めて、キャリア周波数（スイッチング周波数）を基本周波数に設定する。上述のように、この場合には、デューティ指令値Ｄｃによって指示されるデューティ比は、基本周波数に従うスイッチング周期の下でも、補助電流Ｉｒが消滅した後に、メインスイッチング素子Ｑ１，Ｑ２をオフできる範囲だからである。

一方、Ｄｃ＜Ｄｔｈのとき（Ｓ１２０のＮＯ判定時）には、制御装置１５０は、ステップＳ１４０に処理を進めて、キャリア周波数（スイッチング周波数）を基本周波数よりも低下させる。上述のように、Ｓ１４０では、予め段階的に設定された、基本周波数よりも低い所定周波数を順次適用するようにしてもよく、デューティ指令値Ｄｃから逆算された周波数を適用してもよい。すなわち、ステップＳ１２０〜Ｓ１４０による処理は、図４のキャリア周波数制御部２３０の機能に対応する。

制御装置１５０は、ステップＳ１５０では、ステップＳ１３０またはＳ１４０で設定されたキャリア周波数を有する搬送波とデューティ指令値Ｄｃとの比較に従って、スイッチング素子Ｑ１〜Ｑ４の駆動信号Ｓ１〜Ｓ４を生成する。すなわち、ステップＳ１５０による処理は、図４の変調部２４０および信号生成部２５０の機能に対応する。

以上説明したように、実施の形態１によるＤＣ−ＤＣコンバータでは、電圧制御のためのデューティ比が、通常使用する基本周波数の下で実現可能なデューティ指令値であるかどうかを、コンバータの動作状態（入力電流Ｉ１、入力電圧Ｖ１、出力電圧Ｖ２のうちの少なくとも１つ）に基づいて判断する。このように、上記判断のためのデューティ限界値Ｄｔｈを可変に設定することにより、コンバータの動作状態に応じてソフトスイッチングのための制御動作（ここでは、スイッチング周波数の制御）を可変とできるので、ソフトスイッチングの適用のために、無用にスイッチング周波数を低下することが回避される。この結果、ソフトスイッチングの適用に起因して、リップル電流の増大による回路素子の発熱増加やノイズの増加が生じることを回避できる。すなわち、電流リップルを過大にすることなくソフトスイッチングが適用できるので、ＤＣ−ＤＣコンバータ１００を効率的に動作させることができる。

［実施の形態１の変形例］
ＤＣ−ＤＣコンバータ１００では、スイッチング素子Ｑ１，Ｑ２を交互にオンオフすることにより、メインスイッチング素子Ｑ１，Ｑ２のオンオフパターンを変えることなく、デューティ制御によって力行状態（昇圧動作）および回生状態（降圧動作）の両方に連続的に対応することができる。

力行状態および回生状態の間では、ソフトスイッチングのための補助共振回路１２０により発生させた補助電流Ｉｒの挙動が異なる。この点を考慮することにより、発明者らは、回生状態における、補助電流Ｉｒが０になるまでの時間Ｔ１は、入力電圧Ｖ１、出力電圧Ｖ２および入力電流Ｉ１に基づいて、下記（３）式で近似できるとの知見を得た。なお、（３）式中のＢ１〜Ｂ３は定数である。

Ｔ１＝（Ｂ１×Ｉ１＋Ｂ２）／（Ｖ２−Ｖ１）＋Ｂ３ …（３）
（３）式に従って、スイッチング周波数の基本設計値である基本周波数の逆数（基本周期）に対するＴ１の比に従って、デューティ限界値Ｄｔｈを設定することができる。すなわち、回生状態におけるデューティ限界値Ｄｔｈは、下記（４）式に従って設定することができる。なお、（４）式中のｂ１〜ｂ３は、定数である。

Ｄｔｈ∝（ｂ１×Ｉ１＋ｂ２）／（Ｖ２−Ｖ１）＋ｂ３ …（４）
図７には、力行状態および回生状態の両方について、コンバータ動作状態の変化とデューティ限界値の変化との関係が示される。図７のＩ１＞０の領域、すなわち、力行状態の特性のいついては、図３に示したのと同様であるので説明は繰返さない。

Ｉ１＜０の領域、すなわち回生状態では、入力電圧Ｖ１は、入力電流Ｉ１に応じて、バッテリ５０の開放電圧よりも上昇する。そして、（４）式によって算出されるＤｔｈが同一値となる動作点を結んだ直線がそれぞれプロットされる。矢印の方向に沿って、デューティ比に対応する昇圧比（Ｖ２／Ｖ１）が順に高くなる。

図７から、回生状態においても、入力電流Ｉ１、入力電圧Ｖ１および出力電圧Ｖ２、すなわちコンバータの動作状態に応じて、基本周波数の下でのデューティ限界値Ｄｔｈが変化することが理解される。さらに、力行状態（Ｉ１＞０）および回生状態（Ｉ１＜０）の間では、コンバータの動作状態の変化に対するデューティ限界値Ｄｔｈの変化特性が大きく異なることが理解される。

したがって、実施の形態１の変形例では、実施の形態１でのデューティ限界値Ｄｔｈを、力行状態および回生状態の間で別個に設定することによって、制御の高度化を図る。

図８は、本発明の実施の形態１の変形例によるＤＣ−ＤＣコンバータにおけるスイッチング制御部２００の構成を示す機能ブロック図である。

図８を参照して、実施の形態１の変形例では、スイッチング制御部２００は、図４に示した実施の形態１に従う構成と比較して、デューティ限界値設定部２１０およびキャリア周波数制御部２３０に代えて、デューティ限界値設定部２１５およびキャリア周波数制御部２３５を有する点で異なる。スイッチング制御部２００のその他の構成は図４と同様であるので説明は繰返さない。

デューティ限界値設定部２１５は、入力電流Ｉ１、入力電圧Ｖ１および出力電圧Ｖ２のうちの少なくとも１つに応じて、力行状態では（２）式に従ってデューティ限界値Ｄｔｈ１を設定する一方で、回生状態では（４）式に従ってデューティ限界値Ｄｔｈ２を設定する。力行状態および回生状態のいずれであるかについては、入力電流Ｉ１の正／負に基づいて判断することができる。

キャリア周波数制御部２３５は、デューティ制御部２２０からのデューティ指令値Ｄｃと、デューティ限界値設定部２１５からのデューティ限界値Ｄｔｈ１またはＤｔｈ２とを比較する。したがって、キャリア周波数制御部２３５は、力行状態ではデューティ指令値Ｄｃとデューティ限界値Ｄｔｈ１とを比較する一方で、回生状態ではデューティ指令値Ｄｃとデューティ限界値Ｄｔｈ２とを比較する。デューティ指令値Ｄｃとデューティ限界値Ｄｔｈ１またはＤｔｈ２との比較結果に従うキャリア周波数の制御については、実施の形態１と同様である。

図９には、実施の形態１の変形例によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作処理を示すフローチャートが示される。制御装置１５０は、図９に示したフローチャートに従う一連の制御処理を実行するためのプログラムを一定周期で起動する。

図９を参照して、制御装置１５０は、ステップＳ１００では、図６と同様にデューティ指令値Ｄｃを設定する。さらに、制御装置１５０は、ステップＳ１１５では、ＤＣ−ＤＣコンバータの動作状態に基づいて、力行状態でのデューティ限界値Ｄｔｈ１および回生状態でのデューティ限界値Ｄｔｈ２を設定する。デューティ限界値Ｄｔｈ１、Ｄｔｈ２は、式（２），（４）に従って、入力電流Ｉ１、入力電圧Ｖ１および出力電圧Ｖ２の一部または全部に基づいて可変に設定される。

さらに、制御装置１５０は、図４でのステップＳ１２０を細分化した、ステップＳ１２２〜Ｓ１２６を実行する。制御装置１５０は、ステップＳ１２２では、入力電流Ｉ１の正／負に基づいて力行状態であるか否かを判定する。そして、力行状態、すなわちＩ１≧０のとき（Ｓ１２２のＹＥＳ判定時）には、制御装置１５０は、ステップＳ１２４に処理を進めて、デューティ指令値Ｄｃをデューティ限界値Ｄｔｈ１と比較する。一方、回生状態、すなわちＩ１＜０のとき（Ｓ１２２のＮＯ判定時）には、制御装置１５０は、ステップＳ１２６に処理を進めて、デューティ指令値Ｄｃをデューティ限界値Ｄｔｈ２と比較する
そして、制御装置１５０は、ステップＳ１２４，Ｓ１２６において、デューティ指令値Ｄｃがデューティ限界値Ｄｔｈ１またはＤｔｈ２以上の場合には、ステップＳ１３０に処理を進める。すなわち、ステップＳ１１５，Ｓ１２２，Ｓ１２４，Ｓ１２６による処理は、図８のデューティ限界値設定部２１５およびキャリア周波数制御部２３５の機能に対応する。

一方、デューティ指令値Ｄｃがデューティ限界値Ｄｔｈ１またはＤｔｈ２より低い場合には、制御装置１５０は、ステップＳ１４０に処理を進める。ステップＳ１３０〜Ｓ１５０の処理は、図６と同様であるので、詳細な説明は繰返さない。

以上説明したように、実施の形態１の変形例によるＤＣ−ＤＣコンバータでは、コンバータの動作状態（入力電流Ｉ１、入力電圧Ｖ１、出力電圧Ｖ２のうちの少なくとも１つ）に基づくデューティ限界値Ｄｔｈの可変設定を、力行状態および回生状態のそれぞれで別個の特性に従ったものとした上で、実施の形態１と同様の制御を実行することができる。

したがって、ソフトスイッチングを適用するためにスイッチング周波数を低下させる必要があるデューティ指令値であるかどうかを、より細密に判断できる。この結果、無用にスイッチング周波数を低下することがさらに有効に回避されて、電流リップルを過大にすることなくソフトスイッチングを適用できる。

なお、実施の形態１の変形例では、回生状態および力行状態の両方で補助共振回路１２０によるソフトスイッチングを適用することを前提としている。したがって、補助共振回路１２０については、図１の様に、メインスイッチング素子Ｑ１，Ｑ２の各々に対して、補助スイッチング素子Ｑ３，Ｑ４、補助キャパシタＣｒ１，Ｃｒ２およびダイオードＤ３，Ｄ４を設けることが必要である。

［実施の形態２］
以下においても、図１に示したＤＣ−ＤＣコンバータにおける、ソフトスイッチングの制御動作の他の例を説明する。すなわち、以下に説明する実施の形態およびその変形例においても、スイッチング制御部２００の構成が実施の形態１と相違するのみであり、その他の構成については実施の形態１と同様である。

図１０は、実施の形態２によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。

図１０を参照して、実施の形態２では、スイッチング制御部２００は、デューティ制御部２２０と、変調部２４０と、信号生成部２５０と、モード判定部２６０とを有する。

デューティ制御部２２０は、図４に示したデューティ制御部２２０と同様に、出力電圧Ｖ２を電圧指令値Ｖｒｅｆに制御するためのデューティ指令値Ｄｃを設定する。

変調部２４０は、搬送波ＣＷとデューティ指令値Ｄｃとの比較に基づいて、図５で説明したパルス幅変調制御に従って、デューティ指令信号Ｓｄを生成する。基本的には、搬送波ＣＷの周波数は、基本周波数に固定される。ただし、実施の形態１またはその変形例と同様に、キャリア周波数制御部２３０，２３５によって、デューティ指令値Ｄｃが限界値より低いときには、キャリア周波数を基本周波数より低くしてもよい。

モード判定部２６０は、入力電流Ｉ１に基づいて、ＤＣ−ＤＣコンバータ１００が力行状態および回生状態のいずれであるかを判定し、その判定結果を示すモード信号ＭＤを生成する。

信号生成部２５０は、デューティ指令信号Ｓｄに従ってスイッチング素子Ｑ１〜Ｑ４をオンオフ制御するとともに、補助スイッチング素子Ｑ３，Ｑ４のオンオフについては、モード信号ＭＤに従って制御を切換える。

実施の形態２によるＤＣ−ＤＣコンバータ１００のソフトスイッチング制御について、図１１〜１３を用いて説明する。

図１１には、補助スイッチング素子Ｑ３，Ｑ４が常にソフトスイッチングのためにオンオフ制御される基本動作が示される。言い換えると、実施の形態１またはその変形例では、メインスイッチング素子Ｑ１，Ｑ２の一方または両方に対応して設けられた補助スイッチング素子Ｑ３および／またはＱ４が、常時オンオフ制御されることを前提としている。

図１１を参照して、メインスイッチング素子Ｑ１，Ｑ２の駆動信号Ｓ１，Ｓ２は、デューティ指令信号Ｓｄに従って、所定のデッドタイムを確保するように設定される。さらに、補助スイッチング素子Ｑ３は、メインスイッチング素子Ｑ１のターンオン時点において補助電流ＩｒによってダイオードＤ１が導通しているように、メインスイッチング素子Ｑ１に先立ってターンオンされる。同様に、補助スイッチング素子Ｑ４は、メインスイッチング素子Ｑ２のターンオン時点において補助電流ＩｒによってダイオードＤ２が導通しているように、メインスイッチング素子Ｑ２に先立ってターンオンされる。

そして、補助スイッチング素子Ｑ３，Ｑ４の各々は、補助電流Ｉｒが消滅するための時間が経過した後にターンオフされる。このターンオフタイミングの設定には、上述の式（１），（３）によって予測される時間Ｔ１が反映されてもよい。駆動信号Ｓ３，Ｓ４は、補助スイッチング素子Ｑ３，Ｑ４を上記のタイミングでオンオフできるように設定される。

しかしながら、ＤＣ−ＤＣコンバータ１００の力行状態時（Ｉ１＞０）には、必然的に、ダイオードＤ１がオンした状態でスイッチング素子Ｑ１がターンオンされることになる。したがって、補助スイッチング素子Ｑ３によって補助電流Ｉｒを発生させることなく、メインスイッチング素子Ｑ１をゼロ電圧スイッチングすることができる。このため、実施の形態２では、力行状態であると判断されるときには、図１２に示すように、スイッチング素子Ｑ１〜Ｑ４のオンオフを制御する。

図１２を図１１と比較して理解されるように、力行状態では、メインスイッチング素子Ｑ１，Ｑ２がデューティ指令信号Ｓｄに従ってオンオフ制御されるのに対して、メインスイッチング素子Ｑ１に対応して設けられた補助スイッチング素子Ｑ３はオフに固定される。一方、メインスイッチング素子Ｑ２に対応して設けられた補助スイッチング素子Ｑ４は、メインスイッチング素子Ｑ２をソフトスイッチングするために、図１１と同様にオンオフ制御される。

これに対して、ＤＣ−ＤＣコンバータ１００の回生状態時（Ｉ１＜０）には、力行状態とは反対に、補助スイッチング素子Ｑ４によって補助電流Ｉｒを発生させることなく、メインスイッチング素子Ｑ２をゼロ電圧スイッチングすることができる。このため、回生状態であると判断されるときには、図１３に示すように、スイッチング素子Ｑ１〜Ｑ４のオンオフを制御する。

図１３を図１１と比較して理解されるように、回生状態では、メインスイッチング素子Ｑ１，Ｑ２がデューティ指令信号Ｓｄに従ってオンオフ制御されるのに対して、メインスイッチング素子Ｑ２に対応して設けられた補助スイッチング素子Ｑ４はオフに固定される。一方、メインスイッチング素子Ｑ１に対応して設けられた補助スイッチング素子Ｑ３は、メインスイッチング素子Ｑ１をソフトスイッチングするために、図１１と同様にオンオフ制御される。

図１４には、実施の形態２によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作処理を示すフローチャートが示される。制御装置１５０は、図１４に示したフローチャートに従う一連の制御処理を実行するためのプログラムを一定周期で起動する。

図１４を参照して、制御装置１５０は、ステップＳ１１０では、図６と同様にデューティ指令値Ｄｃを設定する。さらに、制御装置１５０は、ステップＳ１２２により、入力電流Ｉ１の正／負に基づいて力行状態であるか否かを判定する。すなわち、ステップＳ１２２の処理は、図１０のモード判定部２６０の機能に対応する。

制御装置１５０は、力行状態、すなわちＩ１≧０のとき（Ｓ１２２のＹＥＳ判定時）には、ステップＳ１３２に処理を進めて、メインスイッチング素子Ｑ１に対応して設けられた補助スイッチング素子Ｑ３をオフに固定する。一方、制御装置１５０は、回生状態、すなわちＩ１＜０のとき（Ｓ１２２のＮＯ判定時）には、ステップＳ１４２に処理を進めて、メインスイッチング素子Ｑ２に対応して設けられた補助スイッチング素子Ｑ４をオフに固定する。

さらに、制御装置１５０は、ステップＳ１５０により、ステップＳ１１０で設定したデューティ指令値Ｄｃと、ステップＳ１３２またはＳ１４２で設定したソフトスイッチングの制御動作とに従って、駆動信号Ｓ１〜Ｓ４を生成する。この結果、力行状態では、図１２に従って駆動信号Ｓ１〜Ｓ４が生成される一方で、回生状態では、図１３に従って駆動信号Ｓ１〜Ｓ４が生成される。

以上説明したように、実施の形態２によるＤＣ−ＤＣコンバータによれば、力行状態および回生状態の両方に連続的に対応できるとともに、各状態において補助スイッチング素子Ｑ３，Ｑ４を無用にオンオフすることを回避できる。したがって、メインスイッチング素子Ｑ１，Ｑ２のオンオフの制約についても低下できるので、基本周波数に対して実現可能なデューティ範囲を拡大することができる。これにより、電圧制御範囲が拡大できる。

さらに、上述のように、実施の形態１またはその変形例に対して、実施の形態２による補助スイッチング素子Ｑ３，Ｑ４の制御を組み合わせることも可能である。この場合には、実施の形態２に沿った補助スイッチング素子Ｑ３，Ｑ４の制御を反映してデューティ限界値Ｄｔｈ（Ｄｔｈ１，Ｄｔｈ２）を設定することにより、スイッチング周波数を低下させる頻度がさらに低下される。この結果、電流リップルを過大にすることなく、有効にソフトスイッチングを適用することによって、ＤＣ−ＤＣコンバータ１００を効率的に動作させるこができる。

［実施の形態３］
実施の形態１では、電圧制御のためのデューティ指令値Ｄｃとデューティ限界値Ｄｔｈとの比較結果に従って、スイッチング周波数（キャリア周波数）を変化させる制御構成を説明した。実施の形態３では、スイッチング周波数（キャリア周波数）を固定して、実現可能なデューティ範囲内に限定してソフトスイッチングを実行する制御動作について説明する。

図１５は、実施の形態３によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。

図１５を参照して、実施の形態３では、スイッチング制御部２００は、図４に示した構成と比較して、キャリア周波数制御部２３０に代えて、判定部２７０を有する。スイッチング制御部２００のその他の構成は、図４と同様であるので詳細な説明は繰返さない。

判定部２７０は、デューティ制御部２２０によるデューティ指令値Ｄｃおよびデューティ限界値設定部２１０により設定されたデューティ限界値Ｄｔｈの比較に従って、ハードスイッチングモードおよびソフトスイッチングモードの一方を選択する。そして、判定部２７０は、選択結果を示す信号Ｆｊｄを出力する。

変調部２４０は、一定周波数（すなわち、基本周波数）に固定された搬送波ＣＷと、デューティ制御部２２０によるデューティ指令値Ｄｃとの比較に基づいて、デューティ指令信号Ｓｄを生成する。デューティ指令信号Ｓｄの生成は、図５に示したパルス幅変調に従う。

信号生成部２５０は、デューティ指令信号Ｓｄに従ってスイッチング素子Ｑ１〜Ｑ４をオンオフ制御するとともに、補助スイッチング素子Ｑ３，Ｑ４のオンオフについては、判定部２７０からの信号Ｆｊｄに従って制御を切換える。

具体的には、信号生成部２５０は、ソフトスイッチングモードの選択時には、図１１に示した基本動作に従って、駆動信号Ｓ１〜Ｓ４を生成する。この結果、メインスイッチング素子Ｑ１，Ｑ２をソフトスイッチングするために、補助スイッチング素子Ｑ３，Ｑ４は、メインスイッチング素子Ｑ１，Ｑ２のターンオンに先立ってターンオンされる。

これに対して、信号生成部２５０は、ハードスイッチングモードの選択時には、図１６に従って駆動信号Ｓ１〜Ｓ４を生成する。図１６を参照して、ハードスイッチングモードでは、デューティ指令信号Ｓｄに従ってスイッチング素子Ｑ１〜Ｑ４をオンオフ制御する一方で、補助スイッチング素子Ｑ３，Ｑ４はオフに停止される。

図１７は、実施の形態３によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作の一連の処理を示すフローチャートである。制御装置１５０は、図１７に示したフローチャートに従う一連の制御処理を実行するためのプログラムを一定周期で起動する。

図１７を参照して、制御装置１５０は、ステップＳ１１０およびＳ１１５により、図６と同様に、デューティ指令値Ｄｃおよびデューティ限界値Ｄｔｈをそれぞれ設定する。

さらに、制御装置１５０は、ステップＳ１２０により、図６と同様に、デューティ指令値Ｄｃおよびデューティ限界値Ｄｔｈを比較する。すなわち、ステップＳ１２０の処理は、図１５の判定部２７０の機能に対応する。

そして、Ｄｃ≧Ｄｔｈのとき（Ｓ１２０のＹＥＳ判定時）には、制御装置１５０は、ステップＳ１３５に処理を進めて、ソフトスイッチングモードを選択する。一方で、Ｄｃ＜Ｄｔｈのとき（Ｓ１２０のＮＯ判定時）には、制御装置１５０は、ステップＳ１４５に処理を進めて、ハードスイッチングモードを選択する。

さらに、制御装置１５０は、ステップＳ１５０により、ステップＳ１１０で設定したデューティ指令値Ｄｃと、ステップＳ１３５またはＳ１４５で選択されたモードとに従って、駆動信号Ｓ１〜Ｓ４を生成する。この結果、Ｄｃ≧Ｄｔｈのときには、図１１の基本動作に従って、ソフトスイッチングを実行するように駆動信号Ｓ１〜Ｓ４が生成される。一方で、Ｄｃ＜Ｄｔｈのときには、図１６に従って駆動信号Ｓ１〜Ｓ４が生成される。すなわち、ソフトスイッチングは停止されて、メインスイッチング素子Ｑ１，Ｑ２はハードスイッチングされる。

以上説明したように、実施の形態３によるＤＣ−ＤＣコンバータによれば、実施の形態１と同様に、コンバータの動作状態に基づいてデューティ限界値Ｄｔｈを可変に設定するとともに、デューティ指令値Ｄｃが実現可能な範囲内にないとき（Ｄｃ＜Ｄｔｈ）には、補助スイッチング素子Ｑ３，Ｑ４をオフ固定する。この結果、スイッチング周波数を低下させることなく、実現可能なデューティ範囲に限定してソフトスイッチングの効果を享受できる。

このように、コンバータの動作状態に応じてソフトスイッチングのための制御動作（ソフトスイッチングの適用可否）を可変することによって、コンバータの動作状態に応じて、ソフトスイッチングの適用範囲を最大限確保できる。この結果、電流リップルを増大させることなくソフトスイッチングを限定的に適用することによって、ＤＣ−ＤＣコンバータ１００を効率的に動作させることができる。

［実施の形態３の変形例］
図１８は、実施の形態３の変形例によるＤＣ−ＤＣコンバータにおけるスイッチング制御部の構成を説明する機能ブロック図である。

図１８を参照して実施の形態３の変形例によるＤＣ−ＤＣコンバータでは、スイッチング制御部２００は、図１５に示した構成と比較して、デューティ限界値設定部２１０に代えてデューティ限界値設定部２１５を有する点で異なる。スイッチング制御部２００のその他の構成については図１５と同様であるので、詳細な説明は繰返さない。

デューティ限界値設定部２１５は、図８に示したデューティ限界値設定部２１５と同様に、力行動作時には（２）式に従ってデューティ限界値Ｄｔｈ１を設定する一方で、回生動作時には（４）式に従ってデューティ限界値Ｄｔｈ２を設定する。

判定部２７０は、デューティ制御部２２０からのデューティ指令値Ｄｃと、デューティ限界値設定部２１５からのデューティ限界値Ｄｔｈ１またはＤｔｈ２との比較に従って信号Ｆｊｄを生成する。

すなわち力行状態では、デューティ指令値Ｄｃおよびデューティ限界値Ｄｔｈ１の比較に基づいて信号Ｆｊｄが生成される一方で、回生状態では、デューティ指令値Ｄｃおよびデューティ限界値Ｄｔｈ２の比較に従って信号Ｆｊｄが生成される。

図１９は、実施の形態３の変形例によるＤＣ−ＤＣコンバータにおけるソフトスイッチングの制御動作の一連の処理を示すフローチャートである。制御装置１５０は、図１９に示したフローチャートに従う一連の制御処理を実行するためのプログラムを一定周期で起動する。

図１９を参照して、制御装置１５０は、ステップＳ１１０，Ｓ１１５により、図９と同様にデューティ指令値Ｄｃならびに、力行状態でのデューティ限界値Ｄｔｈ１および回生状態でのデューティ限界値Ｄｔｈ２を設定する。すなわち、デューティ限界値Ｄｔｈ１、Ｄｔｈ２は、式（２），（４）に従って、入力電流Ｉ１、入力電圧Ｖ１および出力電圧Ｖ２の一部または全部に基づいて可変に設定される。

制御装置１５０は、図９と同様に、ステップＳ１２２〜Ｓ１２６を実行する。これにより、力行状態（Ｉ１≧０）では、制御装置１５０は、ステップＳ１２４により、デューティ指令値Ｄｃをデューティ限界値Ｄｔｈ１と比較する一方で、回生状態（Ｉ１＜０）では、ステップＳ１２６により、デューティ指令値Ｄｃをデューティ限界値Ｄｔｈ２と比較する。

そして、制御装置１５０は、ステップＳ１２４，Ｓ１２６において、デューティ指令値Ｄｃがデューティ限界値Ｄｔｈ１またはＤｔｈ２以上の場合には、ステップＳ１３５に処理を進める。一方、デューティ指令値Ｄｃがデューティ限界値Ｄｔｈ１またはＤｔｈ２より低い場合には、制御装置１５０は、ステップＳ１４５に処理を進める。ステップＳ１３５，Ｓ１４５，Ｓ１５０の処理は、図１７と同様であるので、詳細な説明は繰返さない。

このように、実施の形態３の変形例によれば、実施の形態３に従うソフトスイッチングモード／ハードスイッチングの選択において、実施の形態１の変形例と同様に、デューティ限界値Ｄｔｈを力行状態および回生状態とで別個に精密に設定できる。

この結果、スイッチング周波数を基本周波数に固定した上でのソフトスイッチングの適用範囲を、コンバータの動作状態に応じてさらに広く確保できる。すなわち、電流リップルを増大させることなくＤＣ−ＤＣコンバータ１００をさらに効率的に動作させるこができる。

なお、実施の形態３の変形例では、回生状態および力行状態の両方で補助共振回路１２０によるソフトスイッチングを適用することを前提としている。したがって、補助共振回路１２０については、図１の様に、メインスイッチング素子Ｑ１，Ｑ２の各々に対して、補助スイッチング素子Ｑ３，Ｑ４、補助キャパシタＣｒ１，Ｃｒ２およびダイオードＤ３，Ｄ４を設けることが必要である。

また、力行および回生の判定を必要としない実施の形態１または実施の形態３によるソフトスイッチングの制御動作については、図１の構成を力行あるいは回生専用にアレンジしたＤＣ−ＤＣコンバータにも適用することができる。具体的には、図１の構成から、スイッチング素子Ｑ１およびダイオードＤ２ならびに、補助スイッチング素子Ｑ３、補助ダイオードＤ３およびキャパシタＣｒ１が削除された力行専用のＤＣ−ＤＣコンバータにおいて、コンバータの動作状態に基づいてデューティ限界値Ｄｔｈを可変に設定するとともに、デューティ指令値Ｄｃが実現可能な範囲内にないとき（Ｄｃ＜Ｄｔｈ）には、スイッチング周波数の低下あるいは、補助スイッチング素子Ｑ４のオフ固定を適用することができる。

同様に、図１の構成から、スイッチング素子Ｑ２およびダイオードＤ１ならびに、補助スイッチング素子Ｑ４、補助ダイオードＤ４およびキャパシタＣｒ２が削除された回生専用のＤＣ−ＤＣコンバータにおいて、コンバータの動作状態に基づいてデューティ限界値Ｄｔｈを可変に設定するとともに、デューティ指令値Ｄｃが実現可能な範囲内にないとき（Ｄｃ＜Ｄｔｈ）には、スイッチング周波数の低下あるいは、補助スイッチング素子Ｑ３のオフ固定を適用することができる。

なお、本実施の形態では、ＤＣ−ＤＣコンバータ１００の負荷１３０について、ハイブリッド自動車または電気自動車等に搭載される交流電動機およびインバータ回路を例示したが、本発明の適用はこれに限定されるものではない。すなわち、負荷１３０を特に限定することなく本発明の適用が可能である点について、確認的に記載する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明は、メインスイッチング素子にソフトスイッチングを適用するための補助共振回路を備えたＤＣ−ＤＣコンバータに適用することができる。

５０ バッテリ、５５ 内部抵抗、６１ 電流センサ、６２，６３ 電圧センサ、１００ ＤＣ−ＤＣコンバータ、１１０ メインコンバータ回路、１２０ 補助共振回路、１３０ 負荷、１５０ 制御装置、１５１〜１５３ Ａ／Ｄコンバータ、２００ スイッチング制御部、２１０，２１５ デューティ限界値設定部、２２０ デューティ制御部、２３０，２３５ キャリア周波数制御部、２４０ 変調部、２５０ 信号生成部、２６０ モード判定部、２７０ 判定部、Ｃ１，Ｃ２ キャパシタ、Ｃｒ１，Ｃｒ２ 補助キャパシタ、ＣＷ 搬送波、Ｄ１，Ｄ２ 逆並列ダイオード、Ｄ３，Ｄ４ 補助ダイオード、Ｄｃ デューティ指令値、Ｄｔｈ デューティ限界値、Ｄｔｈ１ デューティ限界値（力行）、Ｄｔｈ２ デューティ限界値（回生）、Ｆｊｄ 信号（ハード／ソフトスイッチング）、ＧＬ 基準電圧配線、Ｉ１ 入力電流、Ｉｒ 補助電流、Ｌ１ メインインダクタ、Ｌ２，Ｌｒ 補助インダクタ、ＭＤ モード信号、Ｎ１，Ｎ２ ノード、ＮＬ 低電圧ノード、ＮＨ 高電圧ノード、ＰＬ 電源配線、Ｑ１，Ｑ２ メインスイッチング素子、Ｑ３，Ｑ４ 補助スイッチング素子、Ｓ１〜Ｓ４ 駆動信号、Ｓｄ デューティ指令信号、Ｔ１ 補助電流消滅時間、Ｔｃｙｃ スイッチング周期、Ｔｆ，Ｔｒ 待機期間、Ｖ１ 入力電圧、Ｖ２ 出力電圧、Ｖｃｗ 搬送波電圧、Ｖｒｅｆ 電圧指令値。

Claims (12)

1. 低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、
   前記低電圧ノードおよび第１のノードの間に接続されるメインインダクタと、
   前記高電圧ノードおよび前記第１のノードの間に接続された第１のメインスイッチング素子と、
   前記第１のメインスイッチング素子と逆並列に接続された第１のメイン整流素子と、
   基準電圧配線および前記第１のノードの間に接続された第２のメインスイッチング素子と、
   前記第２のメインスイッチング素子と逆並列に接続された第２のメイン整流素子と、
   前記第１および前記第２のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた、対応のメインスイッチング素子をソフトスイッチングさせるための補助共振回路と、
   前記第１および前記第２のメインスイッチング素子ならびに前記補助共振回路の動作を制御するための制御回路とを備え、
   前記制御回路は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記低電圧ノードから前記ＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、前記ソフトスイッチングのための制御動作を可変とするように構成され、
   前記補助共振回路は、
   前記少なくとも一方のメインスイッチング素子と並列に接続された補助キャパシタと、
   第２のノードおよび前記第１のノードの間に接続される補助インダクタと、
   前記少なくとも一方のメインスイッチング素子に対応して、前記高電圧ノードまたは前記基準電圧配線と前記第２のノードとの間に接続され、前記少なくとも一方のメインスイッチング素子のターンオンに先立ってターンオンすることによって前記ソフトスイッチングを実現するための補助スイッチング素子と、
   前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
   前記制御回路は、
   前記高電圧ノードの電圧を電圧指令値に制御するように、前記第１および前記第２のメインスイッチング素子のデューティ指令値を設定するためのデューティ制御部と、
   前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいて、前記補助スイッチング素子のオンによって生じた前記補助インダクタを流れる電流が消滅するまでの間前記補助スイッチング素子のオンを維持できる範囲内に前記デューティ指令値を制限するためのデューティ限界値を可変に設定するための限界値設定部と、
   前記デューティ指令値と前記デューティ限界値との比較に基づいて、スイッチング周波数を低下させるための周波数制御部と、
   前記デューティ指令値と前記周波数制御部によって制御された前記スイッチング周波数とに従って、前記第１および前記第２のメインスイッチング素子ならびに前記補助スイッチング素子の駆動信号を生成するための信号生成部とを含む、ＤＣ−ＤＣコンバータ。
2. 前記限界値設定部は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいて、前記補助スイッチング素子のオンによって前記補助インダクタに生じた電流が消滅するまでの時間予測値を求めるとともに、前記スイッチング周波数の所定の基本周波数と前記時間予測値との関係に従って前記デューティ限界値を設定し、
   前記周波数制御部は、前記デューティ指令値が前記デューティ限界値よりも低いときには、前記スイッチング周波数を前記基本周波数よりも低下させる一方で、前記デューティ指令値が前記デューティ限界値以上のときには、前記スイッチング周波数を前記基本周波数に維持するように構成される、請求項１記載のＤＣ−ＤＣコンバータ。
3. 低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、
   前記低電圧ノードおよび第１のノードの間に接続されるメインインダクタと、
   前記高電圧ノードおよび前記第１のノードの間に接続された第１のメインスイッチング素子と、
   前記第１のメインスイッチング素子と逆並列に接続された第１のメイン整流素子と、
   基準電圧配線および前記第１のノードの間に接続された第２のメインスイッチング素子と、
   前記第２のメインスイッチング素子と逆並列に接続された第２のメイン整流素子と、
   前記第１および前記第２のメインスイッチング素子の少なくとも一方のメインスイッチング素子に対応して設けられた、対応のメインスイッチング素子をソフトスイッチングさせるための補助共振回路と、
   前記第１および前記第２のメインスイッチング素子ならびに前記補助共振回路の動作を制御するための制御回路とを備え、
   前記制御回路は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記低電圧ノードから前記ＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、前記ソフトスイッチングのための制御動作を可変とするように構成され、
   前記補助共振回路は、
   前記少なくとも一方のメインスイッチング素子と並列に接続された補助キャパシタと、
   第２のノードおよび前記第１のノードの間に接続される補助インダクタと、
   前記少なくとも一方のメインスイッチング素子に対応して、前記高電圧ノードまたは前記基準電圧配線と前記第２のノードとの間に接続され、前記少なくとも一方のメインスイッチング素子のターンオンに先立ってターンオンすることによって前記ソフトスイッチングを実現するための補助スイッチング素子と、
   前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
   前記制御回路は、
   前記高電圧ノードの電圧を電圧指令値に制御するように、前記第１および前記第２のメ
   インスイッチング素子のデューティ指令値を設定するためのデューティ制御部と、
   前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいてデューティ限界値を可変に設定するための限界値設定部と、
   前記デューティ指令値と前記デューティ限界値との比較に基づいて、ソフトスイッチングの実行可否を判定するための判定部と、
   所定のスイッチング周波数および前記デューティ指令値に従って前記第１および前記第２のメインスイッチング素子ならびに前記補助スイッチング素子の駆動信号を生成するとともに、前記判定部により前記ソフトスイッチングの実行不可と判定されたときには前記補助スイッチング素子をオフに固定するための信号生成部とを含む、ＤＣ−ＤＣコンバータ。
4. 前記限界値設定部は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいて、前記補助スイッチング素子のオンによって前記補助インダクタに生じた電流が消滅するまでの時間予測値を求めるとともに、前記スイッチング周波数の所定の基本周波数と前記時間予測値との関係に従って前記デューティ限界値を設定するように構成される、請求項３記載のＤＣ−ＤＣコンバータ。
5. 前記補助共振回路は、
   前記第１および前記第２のメインスイッチング素子の各々に対応して、前記補助キャパシタ、前記補助スイッチング素子および前記補助整流素子を配置するように構成され、
   前記制御回路は、
   前記入力電流に基づいて、前記ＤＣ−ＤＣコンバータが力行状態および回生状態のいずれで動作しているかを判定するための判定部をさらに含み、
   前記限界値設定部は、前記力行状態および前記回生状態のそれぞれの間で、前記デューティ限界値を別個に設定するように構成される、請求項１または２に記載のＤＣ−ＤＣコンバータ。
6. 前記補助共振回路は、
   前記第１および前記第２のメインスイッチング素子の各々に対応して、前記補助キャパシタ、前記補助スイッチング素子および前記補助整流素子を配置するように構成され、
   前記制御回路は、
   前記入力電流に基づいて、前記ＤＣ−ＤＣコンバータが力行状態および回生状態のいずれで動作しているかを判定するための判定部をさらに含み、
   前記信号生成部は、前記判定部による判定結果に従って、前記力行状態では、前記第１のメインスイッチング素子に対応して設けられた前記補助スイッチング素子をオフに固定するとともに、前記回生状態では、前記第２のメインスイッチング素子に対応して設けられた前記補助スイッチング素子をオフに固定するように構成される、請求項１または２に記載のＤＣ−ＤＣコンバータ。
7. 低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、
   前記低電圧ノードおよび第１のノードの間に接続されるメインインダクタと、
   前記高電圧ノードおよび前記第１のノードの間に接続されたメインスイッチング素子と、
   基準電圧配線から前記第１のノードへ向かう方向を順方向として、前記基準電圧配線および前記第１のノードの間に接続されたメイン整流素子と、
   前記メインスイッチング素子をソフトスイッチングさせるための補助共振回路と、
   前記メインスイッチング素子および前記補助共振回路の動作を制御するための制御回路とを備え、
   前記制御回路は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記低電圧ノードから前記ＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、前記ソフトスイッチングのための制御動作を可変とするように構成され、
   前記補助共振回路は、
   前記メインスイッチング素子と並列に接続された補助キャパシタと、
   第２のノードおよび前記第１のノードの間に接続される補助インダクタと、
   前記メインスイッチング素子に対応して、前記高電圧ノードまたは前記基準電圧配線と前記第２のノードとの間に接続され、前記メインスイッチング素子のターンオンに先立ってターンオンすることによって前記ソフトスイッチングを実現するための補助スイッチング素子と、
   前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
   前記制御回路は、
   前記高電圧ノードの電圧を電圧指令値に制御するように、前記メインスイッチング素子のデューティ指令値を設定するためのデューティ制御部と、
   前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいて、前記補助スイッチング素子のオンによって生じた前記補助インダクタを流れる電流が消滅するまでの間前記補助スイッチング素子のオンを維持できる範囲内に前記デューティ指令値を制限するためのデューティ限界値を可変に設定するための限界値設定部と、
   前記デューティ指令値と前記デューティ限界値との比較に基づいて、スイッチング周波数を低下させるための周波数制御部と、
   前記デューティ指令値と前記周波数制御部によって制御された前記スイッチング周波数とに従って、前記メインスイッチング素子ならびに前記補助スイッチング素子の駆動信号を生成するための信号生成部とを含む、ＤＣ−ＤＣコンバータ。
8. 低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、
   前記低電圧ノードおよび第１のノードの間に接続されるメインインダクタと、
   基準電圧配線および前記第１のノードの間に接続されたメインスイッチング素子と、
   前記第１のノードから前記高電圧ノードへ向かう方向を順方向として、前記第１のノードおよび前記高電圧ノードの間に接続されたメイン整流素子と、
   前記メインスイッチング素子をソフトスイッチングさせるための補助共振回路と、
   前記メインスイッチング素子および前記補助共振回路の動作を制御するための制御回路とを備え、
   前記制御回路は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記低電圧ノードから前記ＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、前記ソフトスイッチングのための制御動作を可変とするように構成され、
   前記補助共振回路は、
   前記メインスイッチング素子と並列に接続された補助キャパシタと、
   第２のノードおよび前記第１のノードの間に接続される補助インダクタと、
   前記メインスイッチング素子に対応して、前記高電圧ノードまたは前記基準電圧配線と前記第２のノードとの間に接続され、前記メインスイッチング素子のターンオンに先立ってターンオンすることによって前記ソフトスイッチングを実現するための補助スイッチング素子と、
   前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
   前記制御回路は、
   前記高電圧ノードの電圧を電圧指令値に制御するように、前記メインスイッチング素子のデューティ指令値を設定するためのデューティ制御部と、
   前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいて、前記補助スイッチング素子のオンによって生じた前記補助インダクタを流れる電流が消滅するまでの間前記補助スイッチング素子のオンを維持できる範囲内に前記デューティ指令値を制限するためのデューティ限界値を可変に設定するための限界値設定部と、
   前記デューティ指令値と前記デューティ限界値との比較に基づいて、スイッチング周波数を低下させるための周波数制御部と、
   前記デューティ指令値と前記周波数制御部によって制御された前記スイッチング周波数とに従って、前記メインスイッチング素子ならびに前記補助スイッチング素子の駆動信号を生成するための信号生成部とを含む、ＤＣ−ＤＣコンバータ。
9. 前記限界値設定部は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいて、前記補助スイッチング素子のオンによって前記補助インダクタに生じた電流が消滅するまでの時間予測値を求めるとともに、前記スイッチング周波数の所定の基本周波数と前記時間予測値との関係に従って前記デューティ限界値を設定し、
   前記周波数制御部は、前記デューティ指令値が前記デューティ限界値よりも低いときには、前記スイッチング周波数を前記基本周波数よりも低下させる一方で、前記デューティ指令値が前記デューティ限界値以上のときには、前記スイッチング周波数を前記基本周波数に維持するように構成される、請求項７または８に記載のＤＣ−ＤＣコンバータ。
10. 低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、
    前記低電圧ノードおよび第１のノードの間に接続されるメインインダクタと、
    前記高電圧ノードおよび前記第１のノードの間に接続されたメインスイッチング素子と、
    基準電圧配線から前記第１のノードへ向かう方向を順方向として、前記基準電圧配線および前記第１のノードの間に接続されたメイン整流素子と、
    前記メインスイッチング素子をソフトスイッチングさせるための補助共振回路と、
    前記メインスイッチング素子および前記補助共振回路の動作を制御するための制御回路とを備え、
    前記制御回路は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記低電圧ノードから前記ＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、前記ソフトスイッチングのための制御動作を可変とするように構成され、
    前記補助共振回路は、
    前記メインスイッチング素子と並列に接続された補助キャパシタと、
    第２のノードおよび前記第１のノードの間に接続される補助インダクタと、
    前記メインスイッチング素子に対応して、前記高電圧ノードまたは前記基準電圧配線と前記第２のノードとの間に接続され、前記メインスイッチング素子のターンオンに先立ってターンオンすることによって前記ソフトスイッチングを実現するための補助スイッチング素子と、
    前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
    前記制御回路は、
    前記高電圧ノードの電圧を電圧指令値に制御するように、前記メインスイッチング素子のデューティ指令値を設定するためのデューティ制御部と、
    前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいてデューティ限界値を可変に設定するための限界値設定部と、
    前記デューティ指令値と前記デューティ限界値との比較に基づいて、ソフトスイッチングの実行可否を判定するための判定部と、
    所定のスイッチング周波数および前記デューティ指令値に従って前記メインスイッチング素子ならびに前記補助スイッチング素子の駆動信号を生成するとともに、前記判定部により前記ソフトスイッチングの実行不可と判定されたときには前記補助スイッチング素子をオフに固定するための信号生成部とを含む、ＤＣ−ＤＣコンバータ。
11. 低電圧ノードおよび高電圧ノードの間で直流電力変換を行うためのＤＣ−ＤＣコンバータであって、
    前記低電圧ノードおよび第１のノードの間に接続されるメインインダクタと、
    基準電圧配線および前記第１のノードの間に接続されたメインスイッチング素子と、
    前記第１のノードから前記高電圧ノードへ向かう方向を順方向として、前記第１のノードおよび前記高電圧ノードの間に接続されたメイン整流素子と、
    前記メインスイッチング素子をソフトスイッチングさせるための補助共振回路と、
    前記メインスイッチング素子および前記補助共振回路の動作を制御するための制御回路とを備え、
    前記制御回路は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記低電圧ノードから前記ＤＣ−ＤＣコンバータへの入力電流の少なくとも１つに基づいて、前記ソフトスイッチングのための制御動作を可変とするように構成され、
    前記補助共振回路は、
    前記メインスイッチング素子と並列に接続された補助キャパシタと、
    第２のノードおよび前記第１のノードの間に接続される補助インダクタと、
    前記メインスイッチング素子に対応して、前記高電圧ノードまたは前記基準電圧配線と前記第２のノードとの間に接続され、前記メインスイッチング素子のターンオンに先立ってターンオンすることによって前記ソフトスイッチングを実現するための補助スイッチング素子と、
    前記補助スイッチング素子のオン時の電流と逆方向の電流を阻止するように、前記補助スイッチング素子と直列に接続された補助整流素子とを含み、
    前記制御回路は、
    前記高電圧ノードの電圧を電圧指令値に制御するように、前記メインスイッチング素子のデューティ指令値を設定するためのデューティ制御部と、
    前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいてデューティ限界値を可変に設定するための限界値設定部と、
    前記デューティ指令値と前記デューティ限界値との比較に基づいて、ソフトスイッチングの実行可否を判定するための判定部と、
    所定のスイッチング周波数および前記デューティ指令値に従って前記メインスイッチング素子ならびに前記補助スイッチング素子の駆動信号を生成するとともに、前記判定部により前記ソフトスイッチングの実行不可と判定されたときには前記補助スイッチング素子をオフに固定するための信号生成部とを含む、ＤＣ−ＤＣコンバータ。
12. 前記限界値設定部は、前記低電圧ノードの電圧、前記高電圧ノードの電圧および、前記入力電流の少なくとも１つに基づいて、前記補助スイッチング素子のオンによって前記補助インダクタに生じた電流が消滅するまでの時間予測値を求めるとともに、前記スイッチング周波数の所定の基本周波数と前記時間予測値との関係に従って前記デューティ限界値を設定するように構成される、請求項１０または１１に記載のＤＣ−ＤＣコンバータ。

Images