JP2009112142A - コンバータ回路およびコンバータ制御方法 - Google Patents

Abstract

【課題】スイッチング損失を低減することが可能なコンバータ回路を提供する。
【解決手段】第一のデューティで交互にオン／オフする主スイッチング用トランジスタ（以下主スイッチと略す）Ｑ１，Ｑ２と第二のデューティで交互にオン／オフする主スイッチＱ３，Ｑ４とのそれぞれに共振用コンデンサＣ１〜Ｃ４と転流用ダイオードＤｉ１〜Ｄｉ４とを並列接続し、主スイッチＱ１，Ｑ２の接続点と主スイッチＱ３，Ｑ４の接続点との間に、主リアクトルＬと、共振用の補助リアクトルＬｒと補助スイッチＳＷとの直列回路とを接続した構成で、少なくとも主リアクトルＬに流れる主リアクトル電流ＩＬおよび補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒに基づき、主スイッチＱ１〜Ｑ４すべてがオフのデッドタイム中に共振用コンデンサＣ１〜Ｃ４の充放電動作を完了させることが可能な補助スイッチＳＷのオン／オフタイミングを決定し、補助スイッチＳＷを制御する。
【選択図】図１

Description

本発明は、コンバータ回路およびコンバータ制御方法に関する。

近年、双方向昇降圧コンバータ回路において、損失の低減を図るために、ソフトスイッチング方式の適用が考えられている。

例えば、特許文献１の特開２００５-１７６５４０号公報「電圧変換回路」に記載の従来例においては、双方向昇降圧コンバータ回路について、補助コンデンサと補助リアクトルとを設けた共振型ソフトスイッチング方式を適用することにより、定格電流が小さいスイッチング素子を使用可能としている。

該特許文献１に記載の双方向昇降圧コンバータ回路の具体的構成は、次の通りである。直列接続されて交互にオン／オフを繰り返す第一のブリッジ回路を構成する上側（上アーム）の主スイッチング用トランジスタＱ１のコレクタ側と下側（下アーム）の主スイッチング用トランジスタＱ２のエミッタ側とが入力電源Ｖｉｎのプラス側とマイナス側とにそれぞれ接続されており、かつ、主スイッチング用トランジスタＱ１のコレクタと主スイッチング用トランジスタＱ２のエミッタとの間には、入力平滑用コンデンサＣｉｎが並列接続されている。また、上側の主スイッチング用トランジスタＱ１のエミッタと下側の主スイッチング用トランジスタＱ２のコレクタとが接続されることにより、直列接続とされている。

また、直列接続されて交互にオン／オフを繰り返す第二のブリッジ回路を構成する上側（上アーム）の主スイッチング用トランジスタＱ３のコレクタ側と下側（下アーム）の主スイッチング用トランジスタＱ４のエミッタ側が出力電源Ｖｏｕｔのプラス側とマイナス側にそれぞれ接続されており、かつ、主スイッチング用トランジスタＱ３のコレクタと主スイッチング用トランジスタＱ４のエミッタ間には、出力平滑用コンデンサＣｏｕｔが並列接続されている。また、上側の主スイッチング用トランジスタＱ３のエミッタと下側の主スイッチング用トランジスタＱ４のコレクタとが接続されることにより、直列接続とされている。

また、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４には、それぞれ、共振用コンデンサＣ１〜Ｃ４が並列に接続され、かつ、電流を転流するための転流用ダイオードＤｉ１〜Ｄｉ４が、アノード側をエミッタ側に、カソード側をコレクタ側に配して、それぞれ、並列に接続されている。

さらに、第一のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ１と下側の主スイッチング用トランジスタＱ２との接続点と、第二のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ３と下側の主スイッチング用トランジスタＱ４との接続点同士間は、主リアクトルＬを介して接続されている。さらに、共振用補助リアクトルＬｒと、該共振用補助リアクトルＬｒに電流通電させるための補助スイッチＳＷとが直列接続された補助回路が、主リアクトルＬに並列に接続されている。

なお、この補助スイッチＳＷは、２つの補助スイッチング用トランジスタＱｒ１，Ｑｒ２、２つの補助用ダイオードＤｒ１，Ｄｒ２からなっており、第一の補助スイッチング用トランジスタＱｒ１と第二の補助スイッチング用トランジスタＱｒ２とは、直列に、かつ、エミッタ同士が接続され、第一の補助スイッチング用トランジスタＱｒ１と第二の補助スイッチング用トランジスタＱｒ２とには、補助用ダイオードＤｒ１と補助用ダイオードＤｒ２とが、それぞれ、アノード側をエミッタ側に、カソード側をコレクタ側に配して、並列に接続されている。

以上のような構成の共振型ソフトスイッチング方式を適用した双方向昇降圧コンバータ回路において、第一、第二のブリッジ回路を構成する４つの主スイッチング用トランジスタＱ１〜Ｑ４の制御方式については、襷掛け制御が適用されている。つまり、第一、第二のブリッジ回路の襷掛けの位置にある第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１と第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２と第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３が、同一のデューティを用いて、相補的に、オン／オフを繰り返すことによって、出力電圧を所望の電圧に制御している。

ここで、主リアクトルＬと、主リアクトルＬに並列に接続された、補助回路（つまり、共振用補助リアクトルＬｒと補助スイッチＳＷとの直列回路）は、共振型ソフトスイッチング動作を実現する回路であり、共振用補助リアクトルＬｒが主リアクトルＬと磁気的に結合して、第一、第二のブリッジ回路を構成する４つの主スイッチング用トランジスタＱ１〜Ｑ４のスイッチング動作時に、共振用コンデンサＣ１〜Ｃ４からの電荷を充放電させる際に、主リアクトルＬに流れる主リアクトル電流ＩＬを低下させるように動作する。

したがって、主リアクトル電流ＩＬの定格電流を低下させることができ、主スイッチング用トランジスタＱ１〜Ｑ４として定格電流が小さいスイッチング素子を使用することができる。

なお、直列に接続されて第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１と主スイッチング用トランジスタＱ２、直列に接続されて第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３と主スイッチング用トランジスタＱ４とは、電源短絡を防止するために、同時には、オンすることがないように、双方が、同時に、オフする期間としてのデッドタイムが設けられている。
特開２００５-１７６５４０号公報

しかしながら、前記特許文献１に記載されたような、共振作用を利用するソフトスイッチング方式の双方向コンバータ回路においては、第一、第二のブリッジ回路を構成する４つの主スイッチング用トランジスタＱ１〜Ｑ４のオン／オフ動作を襷掛けで同一のデューティを用いて制御する構成になっていたため、主リアクトルＬにおける通電電流が大きくなってしまい、スイッチング損失が増大する可能性があるという問題を避けることができない。

さらには、スイッチング損失を低減するために、第一、第二のブリッジ回路を構成する４つの主スイッチング用トランジスタＱ１〜Ｑ４のオン／オフ動作をそれぞれ独立のデューティを用いて制御するデューティ独立制御方式（つまり左右独立制御方式）のコンバータ回路として用いようとする場合には、共振型のソフトスイッチング動作用の補助回路の導通状態／非導通状態を切り替える補助スイッチＳＷをオン／オフさせるべきタイミングを決めることができず、この結果、デューティ独立制御方式（つまり左右独立制御方式）の双方向昇降圧コンバータ回路について、共振型ソフトスイッチング動作を適用することができないため、コンバータ回路におけるスイッチング損失を十分に低減することができないという問題があった。

本発明は、かかる問題に鑑みてなされたものであり、スイッチング損失を低減することが可能なコンバータ回路およびコンバータ制御方法を提供することを、その目的としている。

本発明は、前述の課題を解決するために、共振型ソフトスイッチング方式を適用したデューティ独立制御方式の双方向コンバータ回路において、少なくとも、主リアクトルに流れる主リアクトル電流および補助リアクトルと補助スイッチとが直列接続された補助回路に流れる補助リアクトル電流に基づいて、第一、第二のブリッジ回路を構成する上側の主スイッチング用トランジスタおよび下側の主スイッチング用トランジスタのすべてがオフになるデッドタイム中に、共振用コンデンサの充放電動作を完了させることが可能となるように、補助スイッチをオン／オフすべきタイミングを決定して、補助スイッチを制御することを特徴としている。

本発明のコンバータ回路およびコンバータ制御方法によれば、共振型ソフトスイッチング方式を適用したデューティ独立制御方式の双方向昇降圧コンバータ回路において、第一、第二のブリッジ回路を構成する上側の主スイッチング用トランジスタおよび下側の主スイッチング用トランジスタのすべてがオフになるデッドタイム中に、共振用コンデンサの充放電動作を完了させることが可能となるように、補助スイッチをオン／オフすべきタイミングを決定して、補助スイッチを制御するので、ソフトスイッチング動作を可能とし、コンバータ回路におけるスイッチング損失を低減することができる。

以下に、本発明によるコンバータ回路およびコンバータ制御方法の最良の実施形態について、図面を参照しながら詳細に説明する。

（本発明の特徴）
本発明の実施形態の説明に先立って、まず、本発明の主要な特徴について、その概要を説明する。本発明は、ソフトスイッチング方式を適用したコンバータ回路に関するものであり、特に、入力側に位置して第一のデューティでオン／オフを交互に繰り返す第一のブリッジ回路と出力側に位置して前記第一のデューティとは異なる第二のデューティでオン／オフを交互に繰り返す第二のブリッジ回路とを備えたデューティ独立制御方式（つまり左右独立制御方式）の双方向昇降圧コンバータ回路において、共振型のソフトスイッチング動作用の補助回路の導通状態／非導通状態を切り替える補助スイッチＳＷのオン／オフのタイミングを適切に決定することにより、デッドタイム中に共振用コンデンサの充放電動作を完了させて、スイッチング損失を低減することが可能なコンバータ回路を実現している。

つまり、直列接続されて交互にオン／オフ動作を繰り返す第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の接続点と直列接続されて交互にオン／オフ動作を繰り返す第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の接続点との間を接続した主リアクトルＬに並列に接続された共振用ソフトスイッチング動作用の補助回路すなわち共振用補助リアクトルＬｒと補助スイッチとの直列回路における補助スイッチをオン／オフするタイミングを適切に制御することにより、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のすべてがオフになるデッドタイム中に、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４それぞれに並列に接続された共振用コンデンサＣ１〜Ｃ４の充放電動作を完了させて、共振用コンデンサＣ１〜Ｃ４の両端電圧の入れ替えを完了させ、対応する主スイッチング用トランジスタＱ１〜Ｑ４のソフトスイッチング動作を可能とすることを、その特徴としている。

なお、以下に説明する実施形態においては、共振用コンデンサＣ１〜Ｃ４を、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のそれぞれに並列接続している場合について図示しており、かかる構成を基に実施形態の説明を行う。しかし、本発明は、かかる構成に限るものではなく、第一、第二のブリッジ回路をそれぞれ構成する上側（上アーム）の主スイッチング用トランジスタＱ１，Ｑ３、第一、第二のブリッジ回路をそれぞれ構成する下側（下アーム）の主スイッチング用トランジスタＱ２，Ｑ４、のいずれか一方にのみ、共振用コンデンサが接続された構成であっても良い。

また、以下に説明する実施形態においては、コンバータ回路に用いられる各スイッチング素子として、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）を用いた場合について図示しており、これを基にして実施形態の説明を行う。しかし、本発明は、かかる場合に限定するものではなく、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：金属酸化物半導体型電界効果トランジスタ）であっても良いし、バイポータトランジスタであっても良いし、電流を通電あるいは遮断する機能を有するスイッチング素子であれば、如何なるものであっても良い。

さらに、以下に説明する実施形態においては、共振型ソフトスイッチング動作用の補助回路として、補助リアクトルＬｒと補助スイッチＳＷ（または補助スイッチＳＷａ）とを用いた場合について説明するが、本発明は、かかる場合に限るものではなく、共振型ソフトスイッチング動作が可能であり、かつ、当該補助回路を指定した任意のタイミングで導通状態／非導通状態を切り替えることが可能なものであれば、如何なる回路構成であっても良い。

（実施形態の構成）
まず、本発明によるコンバータ回路の構成の一例について、図１に基づいて説明する。図１は、本発明によるコンバータ回路の回路構成の一例を示す回路図である。

図１において、入力側の負荷Ｒ１と出力側の負荷Ｒ２との間に接続されるコンバータ回路を構成する主スイッチング用のスイッチング素子として、入力側に位置して第一のデューティＤ１で交互にオン／オフ動作を繰り返す第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２と、出力側に位置して第二のデューティＤ２で交互にオン／オフ動作を繰り返す第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４とが、また、第一ブリッジ回路として直列接続された主スイッチング用トランジスタＱ１，Ｑ２の接続点と第二ブリッジ回路として直列接続された主スイッチング用トランジスタＱ３，Ｑ４の接続点との間に配置される補助回路用のスイッチング素子として、補助スイッチング用トランジスタＱｒ１，Ｑｒ２が接続されている。

入力側に位置する第一のブリッジ回路においては、上側（上アーム）の主スイッチング用トランジスタＱ１のエミッタと下側（下アーム）の主スイッチング用トランジスタＱ２のコレクタとが、直列に接続されており、直列接続された上側の主スイッチング用トランジスタＱ１のコレクタ側と下側の主スイッチング用トランジスタＱ２のエミッタ側とが、それぞれ、入力電源Ｖｉｎのプラス側とマイナス側とにそれぞれ接続されている。さらに、上側の主スイッチング用トランジスタＱ１のコレクタと下側の主スイッチング用トランジスタＱ２のエミッタとの間には、入力平滑用コンデンサＣｉｎが並列接続されている。

一方、出力側に位置する第二のブリッジ回路においても、入力側と同様の構成であり、上側（上アーム）の主スイッチング用トランジスタＱ３のエミッタと下側（下アーム）の主スイッチング用トランジスタＱ４のコレクタとが、直列に接続されており、直列接続された上側の主スイッチング用トランジスタＱ３のコレクタ側と下側の主スイッチング用トランジスタＱ４のエミッタ側とが、それぞれ、出力電源Ｖｏｕｔのプラス側とマイナス側とにそれぞれ接続されている。さらに、上側の主スイッチング用トランジスタＱ３のコレクタと下側の主スイッチング用トランジスタＱ４のエミッタとの間には、出力平滑用コンデンサＣｏｕｔが並列接続されている。

さらに、主スイッチング回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４には、それぞれ、共振用コンデンサＣ１〜Ｃ４が並列に接続されており、かつ、転流用ダイオードＤｉ１〜Ｄｉ４が、それぞれ、アノード側をエミッタ側に、カソード側をコレクタ側に配して接続されている。

さらに、入力側に位置する第一のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ１と下側の主スイッチング用トランジスタＱ２との接続点と、出力側に位置する第二のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ３と下側の主スイッチング用トランジスタＱ４との接続点との間は、主リアクトルＬを介して接続されている。

さらに、主リアクトルＬには、共振用補助リアクトルＬｒと該共振用補助リアクトルＬｒに電流通電させるための補助スイッチＳＷとが直列接続された補助回路が、共振型ソフトスイッチング動作を実現する回路として、並列に、接続されている。

なお、この補助スイッチＳＷは、２つの補助スイッチング用トランジスタＱｒ１，Ｑｒ２および補助用ダイオードＤｒ１，Ｄｒ２からなっている。補助スイッチング用トランジスタＱｒ１と補助スイッチング用トランジスタＱｒ２とは、直列に、かつ、エミッタ同士が接続され、さらに、補助スイッチング用トランジスタＱｒ１と補助スイッチング用トランジスタＱｒ２とのそれぞれには、補助用ダイオードＤｒ１と補助用ダイオードＤｒ２とが、アノード側をエミッタ側に、カソード側をコレクタ側に配して、並列に接続されている。

ここで、主リアクトルＬに流れる通電電流である主リアクトル電流ＩＬについては、その正方向を、図１に矢印によって図示している。矢印に示すように、主リアクトルＬに流れる主リアクトル電流ＩＬの正方向は、入力側に位置する第一のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ１と下側の主スイッチング用トランジスタＱ２との接続点から、出力側に位置する第二のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ３と下側の主スイッチング用トランジスタＱ４との接続点へと、流れる。

また、共振用補助リアクトルＬｒに流れる通電電流である補助リアクトル電流ＩＬｒについても、その正方向を、図１に矢印によって図示している。矢印に示すように、共振用補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒの正方向は、出力側に位置する第二のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ３と下側の主スイッチング用トランジスタＱ４との接続点から、入力側に位置する第一のブリッジ回路を構成する上側の主スイッチング用トランジスタＱ１と下側の主スイッチング用トランジスタＱ２との接続点へと、流れる。

つまり、主リアクトルＬに流れるリアクトル電流ＩＬの正方向と共振用補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒの正方向とは、逆方向となる。

さらに、図１に示すように、コンバータ回路の動作を制御するための制御部１０が備えられており、該制御部１０には、入力端子の入力電源電圧Ｖｉｎを検知する入力電圧センサ１１、出力端子の出力電源電圧Ｖｏｕｔを検知する出力電圧センサ１２、および、主リアクトルＬに流れる主リアクトル電流ＩＬを検知するリアクトル電流センサ１３が、少なくとも接続されている。

制御部１０は、入力電圧センサ１１、出力電圧センサ１２、および、リアクトル電流センサ１３の各センサからの情報と、当該コンバータ回路に対する外部からの指令（出力すべき出力電圧値を指示する指令）であるＶｏｕｔ*とに基づいて、主スイッチング用トランジスタＱ１〜Ｑ４のゲート信号および補助スイッチング用トランジスタＱｒ１，Ｑｒ２のゲート信号を生成して、図示していない主スイッチング用トランジスタＱ１〜Ｑ４および補助スイッチング用トランジスタＱｒ１，Ｑｒ２の駆動回路部に出力することによって、主スイッチング用トランジスタＱ１〜Ｑ４および補助スイッチング用トランジスタＱｒ１，Ｑｒ２のオン／オフを制御する。

また、図１の補助スイッチＳＷについて、図１とは異なる別構成例を、図２に示している。図２に示す補助スイッチＳＷａは、図１の補助スイッチＳＷの場合と同様、２つの補助スイッチング用トランジスタＱｒ１，Ｑｒ２および補助用ダイオードＤｒ１，Ｄｒ２からなっているが、その接続方法が図１の補助スイッチＳＷの場合とは異なっている。

つまり、図２の補助スイッチＳＷａにおいては、補助スイッチング用トランジスタＱｒ１のエミッタに補助用ダイオードＤｒ２のアノード側を接続した直列回路と、補助スイッチング用トランジスタＱｒ２のエミッタに補助用ダイオードＤｒ１のアノード側を接続した直列回路とが、互いに逆向きにされて並列に接続されている。つまり、補助スイッチング用トランジスタＱｒ１のコレクタには補助用ダイオードＤｒ１のカソード側を接続し、補助スイッチング用トランジスタＱｒ２のコレクタには補助用ダイオードＤｒ２のカソード側を接続するようにして、２つの直列回路が並列に接続されている。この図３のスイッチ回路ＳＷａの構成であっても、図１のスイッチ回路ＳＷの場合と全く同様のスイッチング動作が可能である。

（実施形態の動作）
次に、図１のコンバータ回路の動作の一例について、昇圧動作時の力行動作の場合を例にとって、本発明のコンバータ制御方法の一例として、図３を用いて説明する。図３は、図１に示すコンバータ回路の動作の一例を説明するための波形図であり、共振型ソフトスイッチング方式を適用したデューティ独立制御方式（つまり左右独立制御方式）の双方向昇降圧コンバータ回路における昇圧力行動作の場合の信号波形として、主スイッチング用トランジスタＱ１〜Ｑ４および補助スイッチング用トランジスタＱｒ１，Ｑｒ２をオン／オフするタイミングと、主スイッチング用トランジスタＱ１〜Ｑ４のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ１〜Ｖｃｅ＿Ｑ４の電圧波形および主リアクトル電流ＩＬ、補助リアクトル電流ＩＬｒの電流波形とを示している。

なお、以下の図１のコンバータ回路の動作説明においては、各種の動作モードのうち、昇圧動作であって、かつ、力行動作の場合について説明するが、本発明は、かかる動作のみに限るものではなく、昇圧回生動作であっても、降圧力行動作であっても、あるいは、降圧回生動作であっても、図１のコンバータ回路により、同様に実現することができることは言うまでもない。

図３の波形図には、前述のように、図１に示す主スイッチング用トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４、補助スイッチング用トランジスタＱｒ１，Ｑｒ２それぞれをオン／オフさせるタイミングと、それに伴って変化する主スイッチング用トランジスタＱ１，Ｑ２，Ｑ４それぞれのコレクタ−エミッタ間の電圧波形Ｖｃｅ＿Ｑ１，Ｖｃｅ＿Ｑ２，Ｖｃｅ＿Ｑ３，Ｖｃｅ＿Ｑ４、および、主リアクトルＬに流れる主リアクトル電流ＩＬ、共振用補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒそれぞれの電流波形との一例を示している。

以下、図３の横軸に示す時刻ｔ０から時刻ｔ１０に至るまでの各タイミングにおける動作について、順番に説明する。

（１）時刻ｔ０から時刻ｔ１まで
つまり、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオン、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオフ、補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオフの期間である。

この期間では、入力電源Ｖｉｎあるいは入力平滑用コンデンサＣｉｎからの入力側の電流が、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１から、主リアクトルＬを経由して、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４へと通電し、主リアクトル電流ＩＬにより主リアクトルＬにエネルギーが蓄積されるという、通常のコンバータ回路の昇圧力行動作が行われる。

（２）時刻ｔ１から時刻ｔ２まで
つまり、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１のみがオン、他の主スイッチング用トランジスタＱ２，Ｑ３，Ｑ４がオフ、補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオフの期間である。

この期間では、まず、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオンからオフに切り替わることにより、入力電源Ｖｉｎあるいは入力平滑用コンデンサＣｉｎからの入力側の電流は、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１から主リアクトルＬを通電し、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４に並列接続された共振用コンデンサＣ４に電荷を充電する。一方、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３に並列接続された共振用コンデンサＣ３に蓄積されていた電荷を放電することになる。

この結果、共振用コンデンサＣ３，Ｃ４の充放電が完了すると、共振用コンデンサＣ３の端子間電圧つまり第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ３と共振用コンデンサＣ４の端子間電圧つまり第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ４とが入れ替わる。

共振用コンデンサＣ３，Ｃ４の充放電が完了し、共振用コンデンサＣ３，Ｃ４の端子間電圧の入れ替えが完了した後は、共振用コンデンサＣ３に並列接続されている転流用ダイオードＤｉ３を通電して、出力側の負荷Ｒ２に対して電流供給されることになる。

ここで、図３に示すように、時刻ｔ１時から時刻ｔ２に至るまで、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ３と第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ４との電圧の入れ替わりが急峻には行われず、徐々に進むので、ソフトスイッチング動作となり、スイッチング損失が大幅に低減される。

（３）時刻ｔ２から時刻ｔ３まで
つまり、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオン、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオフ、補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオフの期間である。

この期間では、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオンするものの、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオフしたことにより、入力電源Ｖｉｎあるいは入力平滑用コンデンサＣｉｎからの入力側の電流は、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１から主リアクトルＬを通電し、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３に並列接続された転流用ダイオードＤｉ３を通電して、出力側の負荷Ｒ２に対して電流供給される状態が継続する。したがって、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３は、ソフトスイッチング動作となり、スイッチング損失が大幅に低減される。

（４）時刻ｔ３から時刻ｔ４まで
つまり、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３のみがオン、他の主スイッチング用トランジスタＱ１，Ｑ２，Ｑ４がオフ、補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオフの期間である。

この期間では、まず、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１がオンからオフに切り替わることにより、入力電源Ｖｉｎあるいは入力平滑用コンデンサＣｉｎからの入力側の電流が、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１に並列接続された共振用コンデンサＣ１に電荷を充電する。一方、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２に並列接続された共振用コンデンサＣ２に蓄積されていた電荷を放電することになる。

この結果、共振用コンデンサＣ１，Ｃ２の充放電が終了すると、共振用コンデンサＣ１の端子間電圧つまり第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ１と共振用コンデンサＣ２の端子間電圧つまり第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ２とが入れ替わる。

つまり、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１がオフすると、電流は、共振用コンデンサＣ１を充電し、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２に並列接続されている共振用コンデンサＣ２の電荷を放電し、主リアクトルＬを通電し、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３に並列接続されている転流用ダイオードＤｉ３を通電して、出力側の負荷Ｒ２に対して電流供給されることになる。

共振用コンデンサＣ１，Ｃ２の充放電が完了し、共振用コンデンサＣ１と共振用コンデンサＣ２との端子間電圧の入れ替えが完了した後は、電流は転流して、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２つまり共振用コンデンサＣ２に並列接続されている転流用ダイオードＤｉ２を通電して、主リアクトルＬを通電し、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３に並列接続された転流用ダイオードＤｉ３を通電して、出力側の負荷Ｒ２に対して電流供給されることになる。

ここで、図３に示すように、時刻ｔ３から時刻ｔ４に至るまで、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ１と第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ２との電圧の入れ替わりが急峻には行われず、徐々に進むので、ソフトスイッチング動作となり、スイッチング損失が大幅に低減される。

（５）時刻ｔ４から時刻ｔ５まで
つまり、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオン、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオフ、補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオフの期間である。

この期間では、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２がオンするものの、入力電源Ｖｉｎあるいは入力平滑用コンデンサＣｉｎからの入力側の電流は、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２に並列接続されている転流用ダイオードＤｉ２を通電して、主リアクトルＬを通電し、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３に並列接続された転流用ダイオードＤｉ３を通電して、出力側の負荷Ｒ２に対して電流供給される状態が継続する。したがって、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２は、ソフトスイッチング動作となり、スイッチング損失が大幅に低減される。

（６）時刻ｔ５から時刻ｔ６まで
つまり、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオン、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオフ、補助スイッチング用トランジスタＱｒ１がオフ、補助スイッチング用トランジスタＱｒ２がオンの期間である。

この期間では、補助スイッチング用トランジスタＱｒ２がオンすることにより、補助リアクトルＬｒには、補助リアクトル電流ＩＬｒが通電し始める。補助リアクトル電流ＩＬｒの向きは、補助リアクトルＬｒの両端に印加されている電圧から、主リアクトルＬに通電している主リアクトル電流ＩＬの向きとは逆向きとなる。

この結果、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２に並列接続された転流用ダイオードＤｉ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３に並列接続された転流用ダイオードＤｉ３に通電する通電量が減少し始め、補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒと主リアクトルＬに流れる主リアクトル電流ＩＬとが一致する時刻ｔ６の時点では、零となる。さらに、この時刻ｔ６の時点以降では、主リアクトルＬに流れる主リアクトル電流ＩＬと補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒとの間で電流絶対値が逆転して、｜ＩＬｒ｜≧｜ＩＬ｜の関係になる。

（７）時刻ｔ６から時刻ｔ７まで
つまり、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオン、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオフ、補助スイッチング用トランジスタＱｒ１がオフ、補助スイッチング用トランジスタＱｒ２がオンの期間である。

この期間で、｜ＩＬｒ｜＞｜ＩＬ｜の関係になると、電流は、転流して、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３から、主リアクトルＬを経由して、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２へと通電する。

（８）時刻ｔ７から時刻ｔ８まで
つまり、すべての主スイッチング用トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４がオフ、補助スイッチング用トランジスタＱｒ１がオフ、補助スイッチング用トランジスタＱｒ２がオンの期間である。

この期間で、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３が、共に、オンからオフに切り替わると、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３それぞれに並列接続されている共振用コンデンサＣ２，Ｃ３を充電する一方、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４それぞれに並列接続されている共振用コンデンサＣ１，Ｃ４に蓄積されている電荷を放電するように、補助リアクトルＬｒを介して、電流通電を行う。

ここで、昇圧動作時には、
入力電源Ｖｉｎ ＜ 出力電源Ｖｏｕｔ
の関係にあるため、入力側の共振用コンデンサＣ１，Ｃ２の充放電が、出力側の共振用コンデンサＣ３，Ｃ４の充放電よりも先に完了する。したがって、共振用コンデンサＣ１，Ｃ２の充放電が先に完了すると、共振用コンデンサＣ１の端子間電圧つまり第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ１と共振用コンデンサＣ２の端子間電圧つまり第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ２とが入れ替わる。

この結果、入力側の共振用コンデンサＣ１，Ｃ２の充放電が完了した時点では、共振用コンデンサＣ３，Ｃ４の充放電電流は、主リアクトルＬを通電して、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１に並列接続されている転流用ダイオードＤｉ１を通電することになる。

ここで、図３に示すように、時刻ｔ７から時刻ｔ８に至るまで、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ１と第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ２との電圧の入れ替わりが急峻には行われず、徐々に進むので、ソフトスイッチング動作となり、スイッチング損失が大幅に低減される。

しかる後、出力側の共振用コンデンサＣ３，Ｃ４の充放電が完了すると、共振用コンデンサＣ３の端子間電圧つまり第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ３と共振用コンデンサＣ４の端子間電圧つまり第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ４とが入れ替わる。

この場合も、図３に示すように、時刻ｔ７から時刻ｔ８に至るまで、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ３と第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４のコレクタ−エミッタ間電圧Ｖｃｅ＿Ｑ４との電圧の入れ替わりは急峻には行われず、徐々に進むので、ソフトスイッチング動作となり、スイッチング損失が大幅に低減される。

出力側の共振用コンデンサＣ３，Ｃ４の充放電が完了すると、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４に並列接続されている転流用ダイオードＤｉ４、補助リアクトルＬｒ、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１に並列接続されている転流用ダイオードＤｉ１を通電することになる。

（９）時刻ｔ８から時刻ｔ９まで
つまり、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオン、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオフ、補助スイッチング用トランジスタＱｒ１がオフ、補助スイッチング用トランジスタＱｒ２がオンの期間である。

この期間の最終時刻ｔ９では、補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒの絶対値が減少し、主リアクトルＬに流れる主リアクトル電流ＩＬの絶対値と同じ値になる。

時刻ｔ８の時点に、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオフからオンに同時に切り替わるが、時刻ｔ９に至るまで、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４には電流通電がないため、ソフトスイッチング動作となり、スイッチング損失が大幅に低減される。

（１０）時刻ｔ９から時刻ｔ１０まで
つまり、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオン、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオフ、補助スイッチング用トランジスタＱｒ１がオフ、補助スイッチング用トランジスタＱｒ２がオンの期間である。

この期間では、｜ＩＬ｜＞｜ＩＬｒ｜の関係になり、転流が発生して、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４の通電電流が流れ始めるとともに、通電電流量が増加し、主リアクトルＬに流れる主リアクトル電流ＩＬも増加する。

（１１）時刻ｔ１０以降
つまり、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１、第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４がオン、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３がオフ、補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオフの期間である。

この期間では、補助スイッチング用トランジスタＱｒ２がオンからオフに切り替わり、補助スイッチＳＷがオフ状態になり、（１）項に示した時刻ｔ０から時刻ｔ１の状態に戻る。

（補助回路のオン／オフ切り替えタイミングの説明）
次に、本発明のコンバータ回路の動作およびコンバータ制御方法の一例として、図３の波形図に示しているように、第一のデューティＤ１を用いる第一のブリッジ回路、第二のデューティＤ２を用いる第二のブリッジ回路を有するデューティ独立制御方式（つまり左右独立制御方式）の双方向昇降圧コンバータ回路における昇圧力行動作の場合について、共振型ソフトスイッチング動作用の補助回路の導通状態／非導通状態を切り替えるタイミングつまり図１の補助スイッチＳＷのオン／オフを切り替えるタイミングについてさらに説明する。

なお、昇圧力行動作の場合、補助回路の補助スイッチＳＷを構成する２つの補助スイッチング用トランジスタＱｒ１，Ｑｒ２のうち、補助リアクトルＬｒを正方向（主リアクトル電流ＩＬの正方向とは逆向きの方向）に補助リアクトル電流ＩＬｒが流れる補助スイッチング用トランジスタＱｒ２をオン／オフ制御することになる。

ここで、第一のデューティＤ１、第二のデューティＤ２は、それぞれ、第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の本来のデューティ（つまり上下双方の主スイッチング用トランジスタＱ１，Ｑ２がともにオフになるデッドタイムを含むデューティ）、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の本来のデューティ（つまり上下双方の主スイッチング用トランジスタＱ３，Ｑ４がともにオフになるデッドタイムを含むデューティ）を示している。第一のデューティＤ１と第二のデューティＤ２とは、一般に等しい値ではなく、それぞれ、独立の値として設定される。

また、図３に示すように、補助回路の補助スイッチＳＷを構成する補助スイッチング用トランジスタＱｒ２がオンしてから、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のすべてがオフするまでの時間長を後方時間長Ｔｒとし、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のすべてがオフしてから補助スイッチング用トランジスタＱｒ２がオフするまでの時間長を前方時間長Ｔｆと定義することとする。つまり、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のすべてがオフとなるデッドタイム中に、共振用コンデンサＣ１〜Ｃ４の充放電動作を完了させることが可能となるように、補助スイッチＳＷの補助スイッチング用トランジスタＱｒ２のオンすべきタイミングとオフすべきタイミングとを決定するために、補助スイッチング用トランジスタＱｒ２のオン時間として、後方時間長Ｔｒを、また、補助スイッチング用トランジスタＱｒ２のオフ時間として、前方時間長Ｔｆを用いて定義する。

後方時間長Ｔｒと前方時間長Ｔｆとのそれぞれについては、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のすべてがオフとなるデッドタイム中に、共振作用による共振用コンデンサＣ１〜Ｃ４の充放電動作が完了して、端子間電圧の入れ替えが完了するように、少なくとも、主リアクトルＬに流れる主リアクトル電流ＩＬおよび共振型ソフトスイッチング動作用の補助回路に流れる電流つまり補助リアクトルＬｒに流れる補助リアクトル電流ＩＬｒに基づいて、制御部１０にて演算することにより決定することができる。

つまり、演算に用いるパラメータとして、主リアクトルＬを流れる主リアクトル電流ＩＬの絶対値の最小値である｜ＩＬｍｉｎ｜（図３の時刻ｔ８の時点の主リアクトル電流値）、共振用コンデンサＣ１〜Ｃ４の容量値、補助リアクトルＬｒのインダクタンス値、デッドタイム時間長Ｔｄ（図３の時刻ｔ７から時刻ｔ８までの時間長）、および、共振作用が開始される時刻つまり第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２、第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３の両者がオフする時刻（図３の時刻ｔ７）における共振電流Ｉｒすなわち
Ｉｒ＝ＩＬｒ−ＩＬ …（１）
の各値を用い、これらのパラメータに基づいた演算を行うことによって、決定することができる。

この結果、入力側に位置する第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１、出力側に位置する第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２をそれぞれ独立に制御するデューティ独立制御方式（つまり左右独立制御方式）を適用し、かつ、共振型ソフトスイッチング方式を適用した双方向昇降圧コンバータ回路において、その主スイッチング用トランジスタＱ１〜Ｑ４の制御方式として、次のような制御が行われる。

すなわち、入力側から出力側に電力を供給する力行動作時には、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１と第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４とのオンのタイミングを同期させ、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２と第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３とのオフのタイミングを同期させるように制御する。

一方、出力側から入力側に電力を供給する回生動作時には、逆に、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２と第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３とのオンのタイミングを同期させ、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１と第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４とのオフのタイミングを同期させるように制御する。

かくのごとき制御を行っているコンバータ回路において、力行動作時には、第一のブリッジ回路の上側の主スイッチング用トランジスタＱ１と第二のブリッジ回路の下側の主スイッチング用トランジスタＱ４とがオンする直前のデッドタイム中（図３の時刻ｔ７から時刻ｔ８の期間）に、共振作用により、共振用コンデンサＣ１，Ｃ２の充放電動作を完了させ、共振用コンデンサＣ１，Ｃ２の両端電圧を入れ替えることが可能なように、後方時間長Ｔｒと前方時間長Ｔｆとを決定して、補助回路の補助スイッチング用トランジスタＱｒ２を制御する。

一方、回生動作時には、第一のブリッジ回路の下側の主スイッチング用トランジスタＱ２と第二のブリッジ回路の上側の主スイッチング用トランジスタＱ３とがオンする直前のデッドタイム中に、共振作用により、共振用コンデンサＣ３，Ｃ４の充放電動作を完了させ、共振用コンデンサＣ３，Ｃ４の両端電圧を入れ替えることが可能なように、後方時間長Ｔｒと前方時間長Ｔｆとを決定して、補助回路の補助スイッチング用トランジスタＱｒ１を制御する。

この結果、デューティ独立制御方式（つまり左右独立制御方式）の双方向昇降圧コンバータ回路においても、共振型ソフトスイッチング動作を適用することができるので、第一、第二のブリッジ回路を構成する主スイッチンフ用トランジスタＱ１〜Ｑ４、転流用Ｄｉ１〜Ｄｉ４において発生するスイッチング損失をほぼ零に低減することができる。而して、コンバータ回路での総損失を大幅に低減することができ、コンバータの効率を向上させ、コストやサイズを低減することも可能となる。

また、入力電源電圧Ｖｉｎ、外部から指令された出力電圧指令値Ｖｏｕｔ*、および、入力側に位置する第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１、出力側に位置する第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２の間には、次の式（２）の関係が成立する。

Ｖｉｎ×Ｄ１=Ｖｏｕｔ*×Ｄ２ …（２）
この式（２）が成立するような左右独立デューティ制御方式においては、例えば、昇圧動作時は、第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１を任意の値に固定し、降圧動作時は、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２を任意の値に固定し、それぞれ、他方の主スイッチング用トランジスタのデューティ（つまり、前者の場合、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティ、後者の場合、第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティ）を制御することによって、出力電圧指令値Ｖｏｕｔ*に相当する所望の出力電源電圧Ｖｏｕｔを得ることが可能である。

あるいは、負荷変動時や電圧変動時に、任意の値に固定していたデューティ（つまり、昇圧動作時は、第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１、降圧動作時は、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２）を可変に制御する制御方法も存在するが、かかる場合には、可変に制御しようとするデューティの可変幅は、任意の値に固定して設定することができるデューティの設定幅以内の範囲内で制御することが必要である。

また、図３の波形図から分かるように、共振型ソフトスイッチング動作期間（時刻ｔ７から時刻ｔ８までの間）とその直前の零電圧スイッチング期間（時刻ｔ３から時刻ｔ４までの間）との時間間隔は、第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１により変化させることが可能となる。

また、共振型ソフトスイッチング動作期間（時刻ｔ７から時刻ｔ８までの間）とその直後の零電圧スイッチング期間（時刻ｔ１から時刻ｔ２までの間）との時間間隔は、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２により変化させることができるが、この第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２の変化についても、式（２）からも明らかなように、第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１を変化させることにより、実現させることが可能となる。

つまり、コンバータ回路の動作状況により、第一のデューティＤ１を制御することにより、共振型ソフトスイッチング動作期間（図３の時刻ｔ７から時刻ｔ８までの期間）の前後に存在する零電圧スイッチング期間（図３の時刻ｔ３から時刻ｔ４までの期間や時刻ｔ１から時刻ｔ２までの期間）に、補助スイッチＳＷの補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオンする期間が重ならないようにすることが可能となる。

また、前述のように、昇圧動作時には、第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１を、一方、降圧動作時には、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２を、それぞれ、任意の値に固定することによって、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４は、すべてのスイッチング動作時において、零電圧スイッチング動作、あるいは、共振型ソフトスイッチング動作を成立させることができるので、主スイッチング用トランジスタＱ１〜Ｑ４のスイッチング動作時に、共振用コンデンサＣ１〜Ｃ４の電荷の入れ替えが完了せずに、過電流が流れて、システム停止を来たすことを確実に防止することが可能となる。

さらに言えば、昇圧動作時には、入力側に位置する第一のブリッジ回路を構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１を、一方、降圧動作時には、出力側に位置する第二のブリッジ回路を構成する主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２を、任意の値に固定し、それぞれ、他方のブリッジ回路を構成する主スイッチング用トランジスタのデューティを制御することにより、共振用コンデンサＣ１〜Ｃ４の充放電動作を、主スイッチング用トランジスタＱ１〜Ｑ４のすべてがオフとなるデッドタイムの期間中に完了させることができるので、第一、第二のブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のすべてのスイッチング動作について、過電流の発生を防ぐことができ、過電流検出によりシステム停止に至ることを未然に防止することが可能となる。

以上の本実施形態について、従来技術のような襷掛け制御方式と対比して、さらに説明すると、次の通りである。本発明によるコンバータ回路においては、前述のように、第一、第二のブリッジ回路を、それぞれ、独立のデューティ（つまり、入力側に位置する第一のブリッジ回路の主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティＤ１、出力側に位置する第二のブリッジ回路の主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティＤ２）として制御するデューティ独立制御方式（つまり左右独立制御方式）の双方向昇降圧コンバータ回路に対して、共振型ソフトスイッチング方式を適用することを可能としている。

一方、第一、第二のブリッジ回路をそれぞれ構成する主スイッチング用トランジスタＱ１，Ｑ２の第一のデューティ、第二のブリッジ回路の主スイッチング用トランジスタＱ３，Ｑ４の第二のデューティを、共通の１つのデューティＤのみで制御する襷掛け制御方式を用いる場合には、共振型ソフトスイッチング動作と零電圧ソフトスイッチング動作とが交互に実施される。また、そのデューティＤは、次の式（３）によって決定される。

Ｖｉｎ×Ｄ=Ｖｏｕｔ*×(１-Ｄ) …（３）
このため、入出力電源電圧比の絶対値である|Ｖｏｕｔ/Ｖｉｎ|が大きくなると、式（３）のデューティＤあるいはその補数(１-Ｄ)が大きくなってしまい、共振型ソフトスイッチング動作期間と零電圧ソフトスイッチング動作期間とのタイミングが近接してしまう。

また、主リアクトルＬに流れる主リクトル電流ＩＬの絶対値｜ＩＬ｜が大きな場合には、共振時に、補助リアクトルＬｒ側により多くの電流を流すことが必要となることから、補助スイッチＳＷの補助スイッチング用トランジスタＱｒ１，Ｑｒ２をオンする期間を長くすることが必要となる。

その結果、共振型ソフトスイッチング動作期間と零電圧ソフトスイッチング動作期間とのタイミングが近接している場合には、零電圧ソフトスイッチング動作期間のタイミングと補助スイッチＳＷの補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオンしている期間とが重なる恐れが生じる。

両者の期間が重なった場合には、共振作用による共振用コンデンサＣ１，Ｃ２の端子間電圧の入れ替え、あるいは、共振用コンデンサＣ３，Ｃ４の端子間電圧の入れ替えがまだ完了していないにも関わらず、デッドタイムが終了してしまって、主スイッチング用トランジスタＱ１〜Ｑ４のいずれかのトランジスタがオンしてしまうため、オンした主スイッチング用トランジスタには過電流が流れ出して、過電流検知回路が働いて、システム停止に陥ってしまう。

あるいは、補助スイッチＳＷの補助スイッチング用トランジスタＱｒ１，Ｑｒ２をオンする期間が重ならないように、補助スイッチング用トランジスタＱｒ１，Ｑｒ２がオンする期間を所望の期間よりも短く制御した場合には、やはり、共振型ソフトスイッチング動作として共振用コンデンサＣ１，Ｃ２の端子間電圧の入れ替え、あるいは、共振用コンデンサＣ３，Ｃ４の端子間電圧の入れ替えがまだ完了していないにも関わらず、デッドタイムが終了してしまって、主スイッチング用トランジスタＱ１〜Ｑ４のいずれかのトランジスタがオンしてしまうため、オンした主スイッチング用トランジスタには過電流が流れ出して、同様に、過電流検知回路によってシステム停止に至る。

これに対して、本発明においては、前述した本発明の実施形態のように、第一、第二のブリッジ回路でデューティが異なるデューティ独立制御方式（つまり左右独立制御方式）を適用したコンバータ回路に対してソフトスイッチング動作を可能とする補助回路のオン／オフ制御を実現することにより、共振用コンデンサＣ１，Ｃ２の端子間電圧の入れ替え、あるいは、共振用コンデンサＣ３，Ｃ４の端子間電圧の入れ替えをデッドタイムの期間中に完了させることができ、過電流の発生を防止し、システム停止を防止可能とするとともに、１つのデューティで制御する襷掛け制御方式と比較して、リップル電流が低減し、かつ、リアクトル電流ＩＬの平均値も低減することができる。

以上、詳細に説明したように、本発明によるコンバータ回路およびコンバータ制御方法においては、デューティ独立制御方式（つまり左右独立制御方式）の双方向昇降圧コンバータ回路に共振型ソフトスイッチング方式を適用することが可能となり、第一、第二ブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４、転流用ダイオードＤｉ１〜Ｄｉ４で発生する損失を大幅に低減することができ、コンバータ回路の効率を向上させ、コストやサイズを低減することができる。さらに、共振用コンデンサＣ１〜Ｃ４の充放電動作を、第一、第二ブリッジ回路を構成する主スイッチング用トランジスタＱ１〜Ｑ４のすべてがオフとなっているデッドタイム中に完了させることができるので、過電流発生によるシステム停止を防止することが可能となる。

本発明によるコンバータ回路の回路構成の一例を示す回路図である。 図１のコンバータ回路の補助スイッチについて図１とは異なる別構成例を示す回路図である。 図１に示すコンバータ回路の各要素回路部における信号波形の一例を示す波形図である。

符号の説明

１０…制御部、１１…入力電圧センサ、１２…出力電圧センサ、１３…リアクトル電流センサ、Ｃ１〜Ｃ４…共振用コンデンサ、Ｃｉｎ…入力平滑用コンデンサ、Ｃｏｕｔ…出力平滑用コンデンサ、Ｄ，Ｄ１，Ｄ２…デューティ、Ｄｉ１〜Ｄｉ４…転流用ダイオード、Ｄｒ１，Ｄｒ２…補助用ダイオード、ＩＬ…主リアクトル電流、ＩＬｒ…補助リアクトル電流、Ｌ…主リアクトル、Ｌｒ…共振用補助リアクトル、Ｑ１〜Ｑ４…主スイッチング用トランジスタ、Ｑｒ１，Ｑｒ２…補助スイッチング用トランジスタ、Ｒ１，Ｒ２…負荷、ＳＷ，ＳＷａ…補助スイッチ、Ｔｆ，Ｔｒ…時間長、Ｖｉｎ…入力電源、Ｖｏｕｔ…出力電源。

Claims (16)

1. 入力端子の入力電圧と出力端子の出力電圧との間で電力を変換して入出力端子のいずれかの端子から外部に出力する双方向のコンバータ回路であって、直列接続して第一のデューティで交互にオン／オフさせる入力側の第一のブリッジ回路を構成する上側の主スイッチング用トランジスタと下側の主スイッチング用トランジスタとのそれぞれおよび直列接続して第二のデューティで交互にオン／オフさせる出力側の第二のブリッジ回路を構成する上側の主スイッチング用トランジスタと下側の主スイッチング用トランジスタとのそれぞれに、転流用ダイオードを並列接続し、かつ、前記第一のブリッジ回路および前記第二のブリッジ回路をそれぞれ構成する前記上側の主スイッチング用トランジスタおよび／または前記下側の主スイッチング用トランジスタに、共振用コンデンサを並列接続し、かつ、前記第一のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記下側の主スイッチング用トランジスタとの接続点と前記第二のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記下側の主スイッチング用トランジスタとの接続点との間に平滑用の主リアクトルを接続し、かつ、共振用の補助リアクトルと補助スイッチとを直列に接続した補助回路を前記主リアクトルに並列接続してなるコンバータ回路において、少なくとも、前記主リアクトルに流れる主リアクトル電流および前記補助リアクトルに流れる補助リアクトル電流に基づいて、前記第一、第二のブリッジ回路を構成する前記上側の主スイッチング用トランジスタおよび前記下側の主スイッチング用トランジスタのすべてがオフになるデッドタイム中に、前記共振用コンデンサの充放電動作を完了させることが可能となるように、前記補助スイッチをオン／オフすべきタイミングを決定して、前記補助スイッチを制御することを特徴とするコンバータ回路。
2. 請求項１に記載のコンバータ回路において、前記補助スイッチをオン／オフすべきタイミングとして、当該補助スイッチをオンしてから前記第一、第二のブリッジ回路を構成する前記主スイッチング用トランジスタのすべてがオフするまでの時間長を示す後方時間長と、前記第一、第二のブリッジ回路を構成する前記主スイッチング用トランジスタのすべてがオフしてから当該補助スイッチをオフするまでの時間長を示す前方時間長とを決定して、当該補助スイッチを制御することを特徴とするコンバータ回路。
3. 請求項１または２に記載のコンバータ回路において、入力側から出力側に電力を供給する力行動作の場合、前記第一のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記第二のブリッジ回路を構成する前記下側の主スイッチング用トランジスタとをオンするタイミングを同期させ、かつ、前記第一のブリッジ回路を構成する前記下側の主スイッチング用トランジスタと前記第二のブリッジ回路を構成する前記上側の主スイッチング用トランジスタとをオフするタイミングを同期させるように制御することを特徴とするコンバータ回路。
4. 請求項３に記載のコンバータ回路において、前記力行動作の場合、前記第一のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記第二のブリッジ回路を構成する前記下側の主スイッチング用トランジスタとがオンする直前のデッドタイム中に、前記共振用コンデンサの充放電動作を完了させることが可能となるように、前記補助スイッチをオン／オフすべきタイミングを決定して、前記補助スイッチを制御することを特徴とするコンバータ回路。
5. 請求項１ないし４のいずれかに記載のコンバータ回路において、出力側から入力側に電力を供給する回生動作の場合、前記第一のブリッジ回路を構成する前記下側の主スイッチング用トランジスタと前記第二のブリッジ回路を構成する前記上側の主スイッチング用トランジスタとをオンするタイミングを同期させ、かつ、前記第一のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記第二のブリッジ回路を構成する前記下側の主スイッチング用トランジスタとをオフするタイミングを同期させるように制御することを特徴とするコンバータ回路。
6. 請求項５に記載のコンバータ回路において、前記回生動作の場合、前記第一のブリッジ回路を構成する前記下側の主スイッチング用トランジスタと前記第二のブリッジ回路を構成する前記上側の主スイッチング用トランジスタとがオンする直前のデッドタイム中に、前記共振用コンデンサの充放電動作を完了させることが可能となるように、前記補助スイッチをオン／オフすべきタイミングを決定して、前記補助スイッチを制御することを特徴とするコンバータ回路。
7. 請求項１ないし６のいずれかに記載のコンバータ回路において、昇圧動作の場合、入力側の前記第一のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記下側の主スイッチング用トランジスタとのオン／オフ期間を示す前記第一のデューティを任意の値に固定し、出力側の前記第二のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記下側の主スイッチング用トランジスタとのオン／オフ期間を示す前記第二のデューティを可変に制御することを特徴とするコンバータ回路。
8. 請求項１ないし７のいずれかに記載のコンバータ回路において、降圧動作の場合、出力側の前記第二のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記下側の主スイッチング用トランジスタとのオン／オフ期間を示す前記第二のデューティを任意の値に固定し、入力側の前記第一のブリッジ回路を構成する前記上側の主スイッチング用トランジスタと前記下側の主スイッチング用トランジスタとのオン／オフ期間を示す前記第一のデューティを可変に制御することを特徴とするコンバータ回路。
9. 請求項１ないし８のいずれかに記載のコンバータ回路において、前記補助スイッチが、２つの補助スイッチング用トランジスタおよび２つの補助用ダイオードからなり、２つの前記補助スイッチング用トランジスタのエミッタ同士を接続した直列回路を形成し、かつ、２つの前記補助スイッチング用トランジスタそれぞれに、並列に、前記補助用ダイオードのアノード側をエミッタ側に、カソード側をコレクタ側に接続した構成とすることを特徴とするコンバータ回路。
10. 請求項１ないし８のいずれかに記載のコンバータ回路において、前記補助スイッチが、２つの補助スイッチング用トランジスタおよび２つの補助用ダイオードからなり、２つの前記補助スイッチング用トランジスタそれぞれのエミッタに前記補助用ダイオードのアノードを接続した２つの直列回路を形成し、かつ、２つの前記補助スイッチング用トランジスタそれぞれのコレクタに、他方の前記直列回路を形成している前記補助用ダイオードのカソードを接続することにより、２つの前記直列回路を並列に接続した構成とすることを特徴とするコンバータ回路。
11. 入力端子の入力電圧と出力端子の出力電圧との間で入力側の第一のブリッジ回路と出力側の第二のブリッジ回路とが異なるデューティでオン／オフ動作を繰り返すデューティ独立制御方式により電力を変換して入出力端子のいずれかの端子から外部に出力する双方向のコンバータ回路を制御するコンバータ制御方法であって、転流用ダイオードとスイッチング素子とをそれぞれ並列接続した上アームと下アームとからなり、かつ、少なくとも、前記上アーム、前記下アームのいずれか一方のアームに共振用コンデンサを並列接続してなる前記第一のブリッジ回路と前記第二のブリッジ回路との間を平滑用の主リアクトルと共振型ソフトスイッチング用の補助回路とを並列接続して、ソフトスイッチング動作を可能とするコンバータ制御方法において、少なくとも、前記主リアクトルに流れる主リアクトル電流および前記補助回路に流れる電流に基づいて、前記第一、第二のブリッジ回路を構成する前記スイッチング素子のすべてがオフになるデッドタイム中に、前記共振用コンデンサの充放電動作を完了させることが可能となるように、前記補助回路の導通状態／非道通状態を切り替えるべきタイミングを決定して、前記補助回路を制御することを特徴とするコンバータ制御方法。
12. 請求項１１に記載のコンバータ制御方法において、前記補助回路の導通状態／非道通状態を切り替えるべきタイミングとして、当該補助回路を導通状態にしてから前記第一、第二のブリッジ回路を構成する前記スイッチング素子のすべてがオフするまでの時間長を示す後方時間長と、前記第一、第二のブリッジ回路を構成する前記スイッチング素子のすべてがオフしてから当該補助回路を非導通状態にするまでの時間長を示す前方時間長とを決定して、当該補助回路を制御することを特徴とするコンバータ制御方法。
13. 請求項１１または１２に記載のコンバータ制御方法において、入力側から出力側に電力を供給する力行動作の場合、前記第一のブリッジ回路を構成する前記上アームのスイッチング素子と前記第二のブリッジ回路を構成する前記下アームのスイッチング素子とがオンする直前のデッドタイム中に、前記共振用コンデンサの充放電動作を完了させることが可能となるように、前記補助回路の導通状態／非導通状態を切り替えるべきタイミングを決定して、前記補助回路を制御することを特徴とするコンバータ制御方法。
14. 請求項１１ないし１３のいずれかに記載のコンバータ制御方法において、出力側から入力側に電力を供給する回生動作の場合、前記第一のブリッジ回路を構成する前記下アームのスイッチング素子と前記第二のブリッジ回路を構成する前記上アームのスイッチング素子とがオンする直前のデッドタイム中に、前記共振用コンデンサの充放電動作を完了させることが可能となるように、前記補助回路の導通状態／非導通状態を切り替えるべきタイミングを決定して、前記補助回路を制御することを特徴とするコンバータ制御方法。
15. 請求項１１ないし１４のいずれかに記載のコンバータ制御方法において、昇圧動作の場合、入力側の前記第一のブリッジ回路を構成する前記上アームのスイッチング素子と前記下アームのスイッチング素子とのオン／オフ期間を示す前記第一のデューティを任意の値に固定し、出力側の前記第二のブリッジ回路を構成する前記上アームのスイッチング素子と前記下アームのスイッチング素子とのオン／オフ期間を示す前記第二のデューティを可変に制御することを特徴とするコンバータ制御方法。
16. 請求項１１ないし１５のいずれかに記載のコンバータ制御方法において、降圧動作の場合、出力側の前記第二のブリッジ回路を構成する前記上アームのスイッチング素子と前記下アームのスイッチング素子とのオン／オフ期間を示す前記第二のデューティを任意の値に固定し、入力側の前記第一のブリッジ回路を構成する前記上アームのスイッチング素子と前記下アームのスイッチング素子とのオン／オフ期間を示す前記第一のデューティを可変に制御することを特徴とするコンバータ制御方法。

Images