JP6665722B2 - 絶縁型双方向ｄｃ−ｄｃコンバータ - Google Patents

Description

本発明は、絶縁型双方向ＤＣ−ＤＣコンバータに関する。

絶縁型双方向ＤＣ−ＤＣコンバータは、トランスの二次側から一次側の方向に電力を伝達する場合、例えばプリチャージをする場合、トランスの二次側回路に設けられている同期整流用の二つのスイッチ素子を制御して電力を伝達している。

関連する技術として、特許文献１が知られている。

特開２０１５−２２８７８８号公報

しかしながら、絶縁型双方向ＤＣ−ＤＣコンバータのトランスの二次側から一次側の方向に電力を伝達する場合、二次側回路に設けられる同期整流用のスイッチ素子それぞれの導通（オン）又は遮断（オフ）をする期間（デューティの設定）によっては、所定周期において電力が伝達できない期間が発生する。そうするとトランスの二次側から一次側の方向に電力を伝達する効率も低下する。

本発明の一側面に係る目的は、トランスの二次側から一次側の方向に電力を伝達する場合に、所定周期において電力が伝達できない期間を削減する絶縁型双方向ＤＣ−ＤＣコンバータを提供することである。

本発明に係る一つの形態である絶縁型双方向ＤＣ−ＤＣコンバータは、トランスの二次側に設けられ、トランスの二次巻線の第一の端子とコイルの第一の端子と第一のスイッチ素子の第一の端子とが接続され、二次巻線の第二の端子と第二のスイッチ素子の第一の端子とが接続され、第一のスイッチ素子の第二の端子と第二のスイッチ素子の第二の端子とが接続される二次側回路と、制御回路とを備える。

制御回路は、トランスの二次側から一次側の方向に電力を伝達する場合、所定周期ごとにトランスの一次側であって高圧側の直流電圧である第一の電圧ＶＨとトランスの二次側であって低圧側の直流電圧である第二の電圧ＶＬとを取得して電圧比率ｎ（＝ＶＨ／ＶＬ）を算出し、電圧比率ｎが、コイルのインダクタンスＬ１とトランスの励磁インダクタンスＬｍとを用いて算出した判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ））以上（ｎ≧Ｊ）である場合、所定周期において第一のスイッチ素子を導通させる第一の期間と、第一の期間の後に第二のスイッチ素子を導通させる第二の期間との期間比率ｄｎ（＝第一の期間／第二の期間）が、電圧比率ｎとインダクタンスＬ１と励磁インダクタンスＬｍとを用いて算出した判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなるように、第一の期間と第二の期間とを算出し、第一の期間と第二の期間とを用いて第一のスイッチ素子と第二のスイッチ素子とを制御する。

また、制御回路は、第一の電圧ＶＨが所定電圧より小さい場合、所定周期において、第一のスイッチ素子と第二のスイッチ素子とを遮断させる第三の期間を算出し、第二の期間の後の第三の期間において第一のスイッチ素子と第二のスイッチ素子をともに遮断させる制御をする。

なお、絶縁型双方向ＤＣ−ＤＣコンバータはアクティブクランプ方式のフォワード型などが考えられる。
本発明に係る他の形態である絶縁型双方向ＤＣ−ＤＣコンバータは、トランスの二次側に設けられ、トランスの二次巻線の第一の端子と第一のスイッチ素子の第一の端子とが接続され、二次巻線の第二の端子と第二のスイッチ素子の第一の端子とが接続され、二次巻線の中間端子である第三の端子とコイルの第一の端子とが接続され、第一のスイッチ素子の第二の端子と第二のスイッチ素子の第二の端子とが接続される二次側回路と、制御回路とを備える。

制御回路は、トランスの二次側から一次側の方向に電力を伝達する場合、所定周期又は所定周期の半周期ごとにトランスの一次側であって高圧側の直流電圧である第一の電圧ＶＨとトランスの二次側であって低圧側の直流電圧である第二の電圧ＶＬとを取得して電圧比率ｎ（＝ＶＨ／ＶＬ）を算出し、電圧比率ｎが、コイルのインダクタンスＬ１とトランスの励磁インダクタンスＬｍとを用いて算出した判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ））以上（ｎ≧Ｊ）である場合、所定周期の前半半周期及び後半半周期において、第一のスイッチ素子と第二のスイッチ素子をともに導通させる第一の期間と、所定周期の前半半周期の第一の期間の後に第一のスイッチ素子を遮断させ第二のスイッチ素子を導通させ、所定周期の後半半周期の第一の期間の後に第一のスイッチ素子を導通させ第二のスイッチ素子を遮断させる第二の期間との期間比率ｄｎ（＝第一の期間／第二の期間）が、電圧比率ｎとインダクタンスＬ１と励磁インダクタンスＬｍとを用いて算出した判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなるような、第一の期間と第二の期間とを算出し、第一の期間と第二の期間とに基づいて第一のスイッチ素子と第二のスイッチ素子とを制御する。

また、制御回路は、第一の電圧ＶＨが所定電圧より小さい場合、所定周期の前半半周期及び後半半周期において、第一のスイッチ素子と第二のスイッチ素子とを遮断させる第三の期間を算出し、第二の期間の後の第三の期間において第一のスイッチ素子と第二のスイッチ素子をともに遮断させる制御をする。

なお、絶縁型双方向ＤＣ−ＤＣコンバータはフルブリッジ方式、又は、ハーフブリッジ方式、又は、プッシュプル方式などが考えられる。

トランスの二次側から一次側の方向に電力を伝達する場合に、所定周期において電力が伝達できない期間を削減できる。

実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータの一実施例を示す図である。 実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータのプリチャージ動作におけるコイル電流と励磁電流の流れを示す図である。 実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータのプリチャージ動作におけるコイル電流と励磁電流の流れを示す図である。 実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータのプリチャージの初期段階において、Ａ：電力伝達不良が発生した場合とＢ：電力伝達不良を回避した場合の二次側回路のスイッチ素子を制御する制御信号とコイル電流と励磁電流とスイッチ素子に流れる電流を示す図である。 実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータのプリチャージが進んだ場合のプリチャージ動作における二次側回路のスイッチ素子を制御する制御信号とコイル電流と励磁電流とスイッチ素子に流れる電流を示す図である。 実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータの一実施例を示す図である。 実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータのプリチャージ動作において、プリチャージの初期段階において電力伝達不良を回避した場合の二次側回路のスイッチ素子を制御する制御信号とコイル電流と励磁電流とスイッチ素子に流れる電流を示す図である。 実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータのプリチャージが進んだ場合に電力伝達不良を回避した場合のプリチャージ動作における二次側回路のスイッチ素子を制御する制御信号とコイル電流と励磁電流とスイッチ素子に流れる電流を示す図である。 実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータをハーフブリッジ方式とした場合の一実施例を示す図である。 実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータをプッシュプル方式とした場合の一実施例を示す図である。

以下図面に基づいて実施形態について詳細を説明する。
＜実施形態１＞
図１は、実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータの一実施例を示す図である。絶縁型双方向ＤＣ−ＤＣコンバータ１は、一次側回路２とトランス３と二次側回路４と制御回路５を有する、アクティブクランプ方式のフォワード型ＤＣ−ＤＣコンバータである。

一次側回路２はスイッチ素子１１とスイッチ素子１２とコンデンサ１３とコンデンサ１４を有する。一次側回路２の高圧側にはリレー７とリレー８を介して高圧バッテリ６が並列接続され、一次側回路２の低圧側にはトランス３の一次巻線が並列接続される。高圧バッテリ６の正極端子（＋）はリレー７の第一の端子（１）と接続され、高圧バッテリ６の負極端子（−）はリレー８の第一の端子（１）と接続される。リレー７の第二の端子（２）はトランス３の一次巻線の第一の端子（１）とコンデンサ１３の第二の端子（２）とコンデンサ１４の第一の端子（１）と接続され、リレー８の第二の端子（２）はスイッチ素子１２の第二の端子（２）とコンデンサ１４の第二の端子（２）と接続される。スイッチ素子１１の第一の端子（１）はコンデンサ１３の第一の端子（１）と接続され、スイッチ素子１１の第二の端子（２）はトランス３の一次巻線の第二の端子（２）とスイッチ素子１２の第一の端子（１）と接続される。また、リレー７の第三の端子（３）は制御回路５の制御端子Ｐ１に接続され、リレー８の第三の端子（３）は制御回路５の制御端子Ｐ２に接続され、スイッチ素子１１の第三の端子（３）は制御回路５の制御端子Ｐ３と接続され、スイッチ素子１２の第三の端子（３）は制御回路５の制御端子Ｐ４と接続される。

二次側回路４はスイッチ素子１５（第一のスイッチ素子）とスイッチ素子１６（第二のスイッチ素子）とコイル１７とコンデンサ１８を有する。二次側回路４の高圧側にはトランス３の二次巻線が並列接続され、二次側回路４の低圧側には低圧バッテリ１９が並列接続される。スイッチ素子１５の第一の端子（１）はトランス３の二次巻線の第一の端子（１）とコイル１７の第一の端子（１）と接続され、スイッチ素子１６の第一に端子（１）はトランス３の二次巻線の第二の端子（２）と接続される。コイル１７の第二の端子（２）はコンデンサ１８の第一の端子（１）と低圧バッテリ１９の正極端子（＋）と接続される。スイッチ素子１５の第二の端子（２）とスイッチ素子１６の第二の端子（２）はコンデンサ１８の第二の端子（２）と低圧バッテリ１９の負極端子（−）と接続される。また、スイッチ素子１５の第三の端子（３）は制御回路５の制御端子Ｐ５と接続され、スイッチ素子１６の第三の端子（３）は制御回路５の制御端子Ｐ６と接続される。

制御回路５は、リレー７、８、スイッチ素子１１、１２、１５、１６の導通（オン）と遮断（オフ）の制御をし、高圧バッテリ６から供給される電力を用いて低圧バッテリ１９を充電させる制御（アクティブクランプ方式の制御）と、低圧バッテリ１９の電圧を用いてコンデンサ１４を充電させる制御（アクティブクランプ方式のプリチャージ制御）をする。また、制御回路５は、例えば、ＣＰＵ（Central Processing Unit）、マルチコアＣＰＵ、プログラマブルなデバイス（ＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）など）を用いて構成される回路である。

リレー７、８は、制御回路５によりオンさせられると高圧バッテリ６とコンデンサ１４とが接続され、リレー７、８が制御回路５によりオフさせられると高圧バッテリ６とコンデンサ１４との接続が遮断される。

スイッチ素子１１、１２、１５、１６は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチ素子で、例えば、スイッチ素子がＮチャネルＭＯＳＦＥＴである場合にはスイッチ素子１１、１２、１５、１６の第一の端子（１）はドレイン端子で、第二の端子（２）はソース端子で、第三の端子（３）はゲート端子である。なお、制御回路５の制御端子Ｐ５から出力される制御信号ＳＩＧ１はスイッチ素子１５の導通と遮断を制御する信号で、制御回路５の制御端子Ｐ６から出力される制御信号ＳＩＧ２はスイッチ素子１６の導通と遮断を制御する信号である。

プリチャージの動作について図２Ａ、図２Ｂ、図３Ａを用いて説明をする。
図２Ａ、図２Ｂは、実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータ１のプリチャージ動作におけるコイル電流ＩＬ１と励磁電流ＩＬｍの流れを示す図である。図３Ａは、実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータ１のプリチャージの初期段階において、Ａ：電力伝達不良が発生した場合とＢ：電力伝達不良を回避した場合の二次側回路４のスイッチ素子１５、１６を制御する制御信号ＳＩＧ１、ＳＩＧ２とコイル電流ＩＬ１と励磁電流ＩＬｍとスイッチ素子１５、１６に流れる電流Ｉ１５、Ｉ１６を示す図である。

プリチャージを行う場合、すなわちトランス３の二次側から一次側の方向へ電力を伝達する場合、制御回路５は、リレー７、８を遮断させた後に、所定周期Ｔごとに次のＳ１からＳ４の処理を繰り返して、コンデンサ１４を充電させる制御をする。

Ｓ１の処理では、制御回路５は、次の所定周期Ｔの開始時刻より前に、所定周期Ｔにおいてスイッチ素子１５を導通させる期間ｔｄ１と、所定周期Ｔにおいて期間ｔｄ１の後にスイッチ素子１６を導通させる期間ｔｄ２と、所定周期Ｔにおいて期間ｔｄ２の後にスイッチ素子１５、１６をともに遮断させる期間ｔｄ３とを算出する。

Ｓ２の処理では、制御回路５は、算出した期間ｔｄ１、スイッチ素子１１、１５を導通させ、スイッチ素子１２、１６を遮断させる。そうすると図２ＡのＡに示すように、コイル電流ＩＬ１（破線）は低圧バッテリ１９の正極端子→コイル１７→スイッチ素子１５→低圧バッテリ１９の負極端子の方向へと流れてコイル１７にエネルギーが蓄積され、励磁電流ＩＬｍ（実線）はトランス３の二次巻線の第一の端子→励磁インダクタスＬｍ→トランス３の二次巻線の第二の端子の方向へと流れる。また、このとき図３ＡのＡの期間Ｔ１に示すように、コイル電流ＩＬ１（破線）はＶＬ／Ｌ１の傾きで増加し、励磁電流ＩＬｍ（実線）は−（ＶＲ／Ｎ）／Ｌｍの傾きで減少して０〔Ａ〕となる。また、トランス３の二次側から一次側に電力が伝達されると、電流Ｉ１（実線）は矢印の方向へ流れる。なお、電圧ＶＲはコンデンサ１３の電圧を示し、Ｎはトランス３の巻線比（図１の例では一次巻線：二次巻線＝Ｎ：１）を示している。

続いて、励磁電流ＩＬｍが０〔Ａ〕より小さくなると、図２ＡのＢに示すように、励磁電流ＩＬｍの流れる方向は反対の方向に変わり、トランス３の二次巻線の第二の端子→励磁インダクタスＬｍ→トランス３の第一の端子へと流れる。すなわち図３ＡのＡの期間Ｔ２に示すように、コイル電流ＩＬ１は継続してＶＬ／Ｌ１の傾きで増加し、励磁電流ＩＬｍは継続して−（ＶＲ／Ｎ）／Ｌｍの傾きで減少する。そうすると図２ＡのＢに示す電流Ｉ１が流れる方向は、励磁電流ＩＬｍが０〔Ａ〕になる前と反対の方向に変わる。

Ｓ３の処理では、制御回路５は、算出した期間ｔｄ２、スイッチ素子１２、１６を導通させ、スイッチ素子１１、１５を遮断させる。そうすると図２ＡのＣに示すように、期間Ｔ３において、コイル電流ＩＬ１は低圧バッテリ１９の正極端子→コイル１７→トランス３の二次巻線→スイッチ素子１６→低圧バッテリ１９の負極端子の方向へと流れ、励磁電流ＩＬｍはトランス３の二次巻線の第二の端子→励磁インダクタスＬｍ→トランス３の二次巻線の第一の端子の方向へと流れ、コンデンサ１４にコイル１７に蓄積したエネルギーの一部が移動させられる。すなわちトランス３の二次側から一次側に電力が伝達され、電流Ｉ１が矢印の方向へ流れ、電流Ｉ２が矢印の方向へ流れ、コンデンサ１４が充電される。また、このとき図３ＡのＡの期間Ｔ３に示すように、コイル電流ＩＬ１は（ＶＬ−（ＶＨ／Ｎ））／Ｌ１の傾きで増加し、励磁電流ＩＬｍは（ＶＨ／Ｎ）／Ｌｍの傾きで増加して０〔Ａ〕となる。

続いて、励磁電流ＩＬｍが０〔Ａ〕以上になると、図２ＢのＤに示すように、励磁電流ＩＬｍの流れる方向は反対の方向に変わり、トランス３の二次巻線の第一の端子→励磁インダクタスＬｍ→トランス３の二次巻線の第二の端子へと流れる。すなわち図３ＡのＡの期間Ｔ４に示すように、コイル電流ＩＬ１は継続して（ＶＬ−（ＶＨ／Ｎ））／Ｌ１の傾きで増加し、励磁電流ＩＬｍは継続して（ＶＨ／Ｎ）／Ｌｍの傾きで増加する。また、このとき図２ＢのＤに示す電流Ｉ１が流れる方向は、励磁電流ＩＬｍが０〔Ａ〕になる前と反対の方向に変わる。

ところが、Ｓ１の処理で算出した期間ｔｄ１、ｔｄ２を用いてＳ３の処理を継続していると、期間ｔｄ２において式１に示す関係が成立する期間が発生すると、トランス３の二次側から一次側に電力が伝達できなくなる。

ｎ＝ＶＨ／ＶＬ≧１／（１＋Ｌ１／２Ｌｍ） （式１）
Ｌ１：コイル１７のインダクタンス
Ｌｍ：トランス３の励磁インダクタンス
ＶＨ：トランスの一次側であって高圧側の直流電圧（第一の電圧）
ＶＬ：トランスの二次側であって低圧側の直流電圧（第二の電圧）
その理由は、式１に示す関係が成立すると、図３ＡのＡの期間Ｔ４＊に示すように、コイル電流ＩＬ１と励磁電流ＩＬｍとが同じ傾きＶＬ／（Ｌｍ＋Ｌ１）で増加するため、図２ＢのＥに示すように、コイル電流ＩＬ１と励磁電流ＩＬｍとは、電流が逆方向に流れ、かつ同じ電流値（ＩＬ１＝ＩＬｍ）になり、コイル電流ＩＬ１と励磁電流ＩＬｍとが相殺して、トランス３の二次側から一次側に電力が伝達できなくなるためである。

そこで、上記Ｓ１の処理に替えてＳ１′の処理を行うことにより電力が伝達できない期間ｔ４＊を削減する。Ｓ１′の処理では、所定周期Ｔごとに式１が成立するか否かを判定し、式１が成立した場合、式２に示す関係が成立する期間ｔｄ１′（第一の期間）と期間ｔｄ２′（第二の期間）を算出する。

ｔｄ１′／ｔｄ２′＞ｎ（１＋Ｌ１／２Ｌｍ）−１ （式２）
すなわち、式１が成立すると判定した場合、次の所定周期Ｔの開始時刻より前に、式２に示す関係が成立する期間ｔｄ１′、ｔｄ２′、ｔｄ３（第三の期間）を算出し、所定周期Ｔになるとこの期間ｔｄ１′、ｔｄ２′、ｔｄ３を用いてスイッチ素子１５、１６を制御する。なお、Ｓ１′の処理及び期間ｔｄ１′、ｔｄ２′を用いた場合のプリチャージの動作については後述する。

Ｓ４の処理では、制御回路５は、算出した期間ｔｄ３、スイッチ素子１１を導通させ、スイッチ素子１２、１５、１６を遮断させ、スイッチ素子１５、１６のオフ損失によりコイル１７に残存するエネルギーを消費させる。高圧側電圧ＶＨが低電圧である場合（プリチャージの初期段階におけるコンデンサ１４の電圧が所定電圧より小さい場合、例えば０〔Ｖ〕などの場合）、コイル１７の正電圧側のＥＴ積（低圧側電圧ＶＬ×スイッチ素子１５が導通しスイッチ素子１６が遮断している時間の積）が負電圧側のＥＴ積（高圧側電圧ＶＨ／Ｎ×スイッチ素子１６導通でスイッチ素子１５遮断の時間の積）より大きいため、コイル電流ＩＬ１は増加し制御ができなくなるので、Ｓ４の処理を行いコイル電流ＩＬ１の増加を抑制する。そうすると図２ＢのＦや図３ＡのＡの期間Ｔ５に示すように、コイル電流ＩＬ１は流れなくなり、励磁電流ＩＬｍはトランス３の二次巻線の第一の端子→励磁インダクタスＬｍ→トランス３の二次巻線の第二の端子の方向へと流れる。また、励磁電流ＩＬｍは−（ＶＲ／Ｎ）／Ｌｍの傾きで減少する。

電力伝達不良を回避した場合のプリチャージの動作について説明をする。
Ｓ１′の処理では、トランス３の二次側から一次側の方向へ電力を伝達する場合、制御回路５は、次の所定周期Ｔの開始時刻より前に、所定周期Ｔごとに高圧側電圧ＶＨと低圧側電圧ＶＬを取得し、取得した高圧側電圧ＶＨと低圧側電圧ＶＬの比率ｎ（＝ＶＨ／ＶＬ：電圧比率）を算出する。

続いて、制御回路５は、次の所定周期Ｔの開始時刻より前に、所定周期Ｔごとに、比率ｎと判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ）：式１を参照）とを比較し、比率ｎが判定値Ｊ以上である場合（ｎ≧Ｊ）、所定周期Ｔにおいてスイッチ素子１５を導通させる期間ｔｄ１′と、所定周期Ｔにおいて期間ｔｄ１′の後にスイッチ素子１６を導通させる期間ｔｄ２′と、所定周期Ｔにおいて期間ｔｄ２′の後にスイッチ素子１５、１６をともに遮断させる期間ｔｄ３とを算出する。期間ｔｄ１′、ｔｄ２′は、所定周期Ｔから期間ｔｄ３を差し引いた期間（Ｔ−ｔｄ３）において、式２が成立する期間である。すなわち、期間ｔｄ１′、ｔｄ２′は、比率ｄｎ（＝ｔｄ１′／ｔｄ２′：期間比率）が判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなるように（ｄｎ＞ｄＪ）、制御回路５により算出される期間である。

また、期間ｔｄ１′、ｔｄ２′、ｔｄ３はテーブルを用いて求めてもよい。例えば、予め実験又はシミュレーションにより比率ｎごとに期間ｔｄ１′、ｔｄ２′、ｔｄ３を求め、比率ｎと期間ｔｄ１′、ｔｄ２′、ｔｄ３とを関連付けたテーブルを記憶部に記憶し、実際に計測した高圧側電圧ＶＨと低圧側電圧ＶＬを用いて算出した比率ｎを用い、上記テーブルを参照し対応する期間ｔｄ１′、ｔｄ２′、ｔｄ３を求めることが考えられる。

また、判定値Ｊは、例えば、コイル１７のインダクタンスＬ１とトランス３の励磁インダクタンスＬｍを用いて予め算出される値で、制御回路５が有する記憶部に記憶される。判定値ｄＪは、例えば、比率ｎとインダクタンスＬ１と励磁インダクタンスＬｍとを用いて予め算出される値で、制御回路５が有する記憶部に記憶される。

なお、Ｓ１′の処理において、制御回路５は、比率ｎが判定値Ｊより小さい場合（ｎ＜Ｊ）、電力を伝達できない期間が発生しないので、効率よく電力を伝達できるようにスイッチ素子１５、１６の導通と遮断を制御すればよい。

このように、式２の関係が成立する場合、期間ｔｄ１′、ｔｄ２′、ｔｄ３を用いてスイッチ素子１５、１６の導通と遮断を制御することで、図２ＢのＥ及び図３ＡのＡの期間ｔｄ４＊に示すようなコイル電流ＩＬ１と励磁電流ＩＬｍとが相殺する状態が発生しないようにできる。すなわち図３ＡのＢに示す所定周期Ｔ（期間Ｔ１′、Ｔ２′、Ｔ３′、Ｔ４′、Ｔ５）のように、電力が伝達できない期間Ｔ４＊を削減することができる。また、期間Ｔ４＊を削減することでトランス３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。

実施形態１の変形例
実施形態１の変形例について図３Ｂを用いて説明をする。図３Ｂは、実施形態１における絶縁型双方向ＤＣ−ＤＣコンバータ１のプリチャージが進んだ場合のプリチャージ動作における二次側回路４のスイッチ素子１５、１６を制御する制御信号ＳＩＧ１、ＳＩＧ２とコイル電流ＩＬ１と励磁電流ＩＬｍとスイッチ素子１５、１６に流れる電流Ｉ１５、Ｉ１６を示す図である。

実施形態１では、Ｓ１、Ｓ１′の処理においてＳ４の処理を行う期間ｔｄ３（＝Ｔ５）を加味して期間ｔｄ１′、ｔｄ２′を算出したが、プリチャージが進んでコンデンサ１４の電圧が上昇した場合、すなわちコンデンサ１４の電圧が所定電圧以上の場合、コイル１７の正電圧側のＥＴ積と負電圧側のＥＴ積とが同じ値に近づくため、コイル電流ＩＬ１は増加せずに安定するので、スイッチ素子１５、１６をともに遮断させてコイル１７に残存するエネルギーを消費させなくてもよい。その結果、期間ｔｄ３を加味してスイッチ素子１５、１６の導通と遮断を制御する必要がなくなる。

その場合、制御回路５は、所定周期Ｔごとに、比率ｎと判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ）：式１を参照）とを比較し、比率ｎが判定値Ｊ以上である場合（ｎ≧Ｊ）、次の所定周期Ｔの開始時刻より前に、所定周期Ｔにおいてスイッチ素子１５を導通させる期間ｔｄ１″（第一の期間）と、所定周期Ｔにおいて期間ｔｄ１″の後にスイッチ素子１６を導通させる期間ｔｄ２″（第二の期間）とを算出する。期間ｔｄ１″、ｔｄ２″は、所定周期Ｔにおいて、比率ｄｎ′（＝ｔｄ１″／ｔｄ２″：期間比率）が判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなるように（ｄｎ′＞ｄＪ）、制御回路５により算出される期間である。

また、期間ｔｄ１″、ｔｄ２″はテーブルを用いて求めてもよい。例えば、予め実験又はシミュレーションにより比率ｎごとに期間ｔｄ１″、ｔｄ２″を求め、比率ｎと期間ｔｄ１″、ｔｄ２″とを関連付けたテーブルを記憶部に記憶し、実際に計測した高圧側電圧ＶＨと低圧側電圧ＶＬを用いて算出した比率ｎを用い、上記テーブルを参照し対応する期間ｔｄ１″、ｔｄ２″を求めることが考えられる。

このように、プリチャージが進んでコンデンサ１４の電圧が上昇した場合、すなわちコンデンサ１４の電圧が所定電圧以上の場合にｄｎ′＞ｄＪが成立する場合、期間ｔｄ１″、ｔｄ２″を用いてスイッチ素子１５、１６の導通と遮断を制御することで、図３Ｂに示すように、期間Ｔ５を削減できるのでスイッチング損失が低減でき、かつプリチャージが進んでコンデンサ１４の電圧が上昇した場合でも、図３Ｂに示す所定周期Ｔ（期間Ｔ１″、Ｔ２″、Ｔ３″、Ｔ４″）のように、電力が伝達できない期間Ｔ４＊を削減することができる。また、期間Ｔ４＊を削減することでトランス３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。
＜実施形態２＞
図４は、実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータ４１の一実施例を示す図である。絶縁型双方向ＤＣ−ＤＣコンバータ４１は一次側回路４２とトランス４３と二次側回路４４と制御回路４５を有する、フルブリッジ方式のＤＣ−ＤＣコンバータである。

一次側回路４２はスイッチ素子４６とスイッチ素子４７とスイッチ素子４８とスイッチ素子４９とコンデンサ５０を有する。一次側回路４２の高圧側にはリレー７とリレー８を介して高圧バッテリ６が並列接続され、一次側回路４２の低圧側にはトランス４３の一次巻線が並列接続される。高圧バッテリ６の正極端子（＋）はリレー７の第一の端子（１）と接続され、高圧バッテリ６の負極端子（−）はリレー８の第一の端子（１）と接続される。リレー７の第二の端子（２）はスイッチ素子４６の第一の端子（１）とスイッチ素子４８の第一の端子（１）とコンデンサ５０の第一の端子（１）と接続される。リレー８の第二の端子（２）はスイッチ素子４７の第二の端子（２）とスイッチ素子４９の第二の端子（２）とコンデンサ５０の第二の端子（２）と接続される。トランス４３の一次巻線の第一の端子（１）はスイッチ素子４６の第二の端子（２）とスイッチ素子４７の第一の端子（１）と接続される。トランス４３の一次巻線の第二の端子（２）はスイッチ素子４８の第二の端子（２）とスイッチ素子４９の第一の端子（１）と接続される。また、リレー７の第三の端子（３）は制御回路５の制御端子Ｐ４１に接続され、リレー８の第三の端子（３）は制御回路５の制御端子Ｐ４２に接続され、スイッチ素子４６の第三の端子（３）は制御回路４５の制御端子Ｐ４３と接続され、スイッチ素子４７の第三の端子（３）は制御回路５の制御端子Ｐ４４と接続され、スイッチ素子４８の第三の端子（３）は制御回路４５の制御端子Ｐ４５と接続され、スイッチ素子４９の第三の端子（３）は制御回路４５の制御端子Ｐ４６と接続される。

二次側回路４４はスイッチ素子５１（第一のスイッチ素子）とスイッチ素子５２（第二のスイッチ素子）とコイル５３とコンデンサ５４を有する。二次側回路４４の高圧側にはトランス４３の二次巻線が並列接続され、二次側回路４４の低圧側には低圧バッテリ１９が並列接続される。スイッチ素子５１の第一の端子（１）はトランス４３の二次巻線の第一の端子（１）と接続され、スイッチ素子５２の第一の端子（１）はトランス４３の二次巻線の第二の端子（２）と接続され、コイル５３の第一の端子（１）はトランス４３の二次巻線の中間端子である第三の端子（３）と接続される。コイル５３の第二の端子（２）はコンデンサ５４の第一の端子（１）と低圧バッテリ１９の正極端子（＋）と接続される。スイッチ素子５１の第二の端子（２）とスイッチ素子５２の第二の端子（２）はコンデンサ５４の第二の端子（２）と低圧バッテリ１９の負極端子（−）と接続される。また、スイッチ素子５１の第三の端子（３）は制御回路４５の制御端子Ｐ４７と接続され、スイッチ素子５２の第三の端子（３）は制御回路４５の制御端子Ｐ４８と接続される。

制御回路４５は、リレー７、８、スイッチ素子４６、４７、４８、４９、５１、５２の導通（オン）と遮断（オフ）の制御をし、高圧バッテリ６から供給される電力を用いて低圧バッテリ１９を充電させる制御（フルブリッジ方式の制御）と、低圧バッテリ１９の電圧を用いてコンデンサ５０を充電させる制御（フルブリッジ方式のプリチャージ制御）をする。また、制御回路４５は、例えば、ＣＰＵ、マルチコアＣＰＵ、プログラマブルなデバイスを用いて構成される回路である。

リレー７、８は、制御回路４５によりオンさせられると高圧バッテリ６とコンデンサ５０とが接続され、リレー７、８が制御回路４５によりオフさせられると高圧バッテリ６とコンデンサ５０との接続が遮断される。

スイッチ素子４６、４７、４８、４９、５１、５２は、ＭＯＳＦＥＴやＩＧＢＴなどの半導体スイッチ素子で、例えば、スイッチ素子がＮチャネルＭＯＳＦＥＴである場合にはスイッチ素子４６、４７、４８、４９、５１、５２の第一の端子（１）はドレイン端子で、第二の端子（２）はソース端子で、第三の端子（３）はゲート端子である。なお、制御回路４５の制御端子Ｐ４７から出力される制御信号ＳＩＧ３はスイッチ素子５１の導通と遮断を制御する信号で、制御回路４５の制御端子Ｐ４８から出力される制御信号ＳＩＧ４はスイッチ素子５２の導通と遮断を制御する信号である。

実施形態２のプリチャージの動作について図５Ａを用いて説明をする。
図５Ａは、実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータ４１のプリチャージ動作において、プリチャージの初期段階において電力伝達不良を回避した場合の二次側回路４４のスイッチ素子５１、５２を制御する制御信号ＳＩＧ３、ＳＩＧ４とコイル電流ＩＬ１と励磁電流ＩＬｍとスイッチ素子５１に流れる電流Ｉ５１、スイッチ素子５２に流れる電流Ｉ５２を示す図である。

プリチャージを行う場合、すなわちトランス４３の二次側から一次側の方向へ電力を伝達する場合、制御回路４５はリレー７、８を遮断させた後に、所定周期Ｔごとに次のＳ１１からＳ１７の処理を繰り返して、コンデンサ５０を所定電圧まで充電する。

Ｓ１１の処理では、トランス３の二次側から一次側の方向へ電力を伝達する場合、制御回路４５は、次の所定周期Ｔ又は所定周期Ｔ／２の開始時刻より前に、所定周期Ｔごと又は所定周期Ｔ／２ごとに、高圧側電圧ＶＨと低圧側電圧ＶＬを取得し、取得した高圧側電圧ＶＨと低圧側電圧ＶＬの比率ｎ（＝ＶＨ／ＶＬ：電圧比率）を算出する。

続いて、実施形態２においても、式１に示す関係が成立すると、所定周期Ｔ／２ごとに、コイル電流ＩＬ１と励磁電流ＩＬｍとは同じ傾きで、電流が逆方向に流れ、かつ同じ電流値（ＩＬ１＝ＩＬｍ）になるためコイル電流ＩＬ１と励磁電流ＩＬｍとが相殺して、トランス４３の二次側から一次側に電力が伝達できなくなるため、制御回路４５は、次の所定周期Ｔ又は所定周期Ｔ／２の開始時刻より前に、所定周期Ｔごと又は所定周期Ｔ／２ごとに、比率ｎと判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ）：式１を参照）とを比較する。比較した結果、式１が成立した場合、式３に示す関係が成立する期間ｔｄＡ（第一の期間）と期間ｔｄＢ（第二の期間）を算出する。

ｔｄＡ／ｔｄＢ＞ｎ（１＋Ｌ１／２Ｌｍ）−１ （式３）
すなわち、所定周期Ｔ／２から期間ｔｄｄ（第三の期間）を差し引いた期間（Ｔ／２−ｔｄｄ）において、比率ｄｎｎ（＝ｔｄＡ／ｔｄＢ：期間比率）が判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなる（ｄｎｎ＞ｄＪ）、期間ｔｄＡ、ｔｄＢを算出する。

期間ｔｄＡは、所定周期Ｔの前半（所定周期Ｔの開始時刻からＴ／２となる時刻：前半半周期）及び後半（Ｔ／２となる時刻から所定周期Ｔの終了時刻：後半半周期）において、スイッチ素子５１、５２をともに導通させる期間（ｔｄａ＊ｔｄｃ）である。すなわち、期間ｔｄＡは、コイル５３にエネルギーが蓄積される期間である。

なお、期間ｔｄａは、図５Ａに示すように、所定周期Ｔの前半においてはスイッチ素子５１を導通させる期間であり、所定周期Ｔの後半においてはスイッチ素子５２を導通させる期間である。また、期間ｔｄｃは、所定周期Ｔの後半においてはスイッチ素子５１を導通させる期間であり、所定周期Ｔの前半においてはスイッチ素子５２を導通させる期間である。

期間ｔｄＢは、所定周期Ｔの前半においてはスイッチ素子５１を遮断しスイッチ素子５２を導通させる期間（ｔｄｂ−ｔｄｄ）であり、所定周期Ｔの後半においてはスイッチ素子５１が導通しスイッチ素子５２が遮断させる期間（ｔｄｂ−ｔｄｄ）である。すなわち、期間ｔｄＢは、コイル５３に蓄積したエネルギーの一部を移動させ、トランス４３の二次側から一次側に電力を伝達させ、コンデンサ５０を充電させる期間である。なお、期間ｔｄｂは、図５Ａに示すように、所定周期Ｔの前半においてはスイッチ素子５１を遮断させる期間であり、所定周期Ｔの後半においてはスイッチ素子５２を遮断させる期間である。

期間ｔｄｄは、所定周期Ｔの前半及び後半において、スイッチ素子５１、５２をともに遮断させる期間である。すなわち、図５Ａに示すように期間ｔｄｄにおいて、スイッチ素子５１、５２のオフ損失によりコイル５３に残存するエネルギーを消費させる期間である。

Ｓ１２の処理では、制御回路４５は、図５Ａに示す期間Ｔａ（前半の期間ｔｄＡ）において、スイッチ素子５１、５２をともに導通させているので、コイル５３にエネルギーが蓄積される。

Ｓ１３の処理では、制御回路４５は、図５Ａに示す期間Ｔｂ、Ｔｃにおいて、スイッチ素子５１を遮断させ、スイッチ素子５２を導通させているので、コンデンサ５０は充電される。また、期間Ｔｃにおいても式３に示す関係が成立しているので、トランス４３の二次側から一次側に電力が伝達される。

Ｓ１４の処理では、制御回路４５は、図５Ａに示す期間Ｔｄ（前半の期間ｔｄｄ）において、スイッチ素子５１、５２をともに遮断させ、スイッチ素子５１、５２のオフ損失によりコイル５３に残存するエネルギーを消費させる。

Ｓ１５の処理では、制御回路４５は、図５Ａに示す期間Ｔｅ（後半の期間ｔｄＡ）において、スイッチ素子５１、５２をともに導通させているので、コイル５３にエネルギーが蓄積される。

Ｓ１６の処理では、制御回路４５は、図５Ａに示す期間Ｔｆ、Ｔｇにおいて、スイッチ素子５２を遮断させ、スイッチ素子５１を導通させているので、コンデンサ５０は充電される。また、期間Ｔｇにおいても式３に示す関係が成立しているので、トランス４３の二次側から一次側に電力が伝達される。

Ｓ１７の処理では、制御回路４５は、図５Ａに示す期間Ｔｈ（後半の期間ｔｄｄ）において、スイッチ素子５１、５２をともに遮断させ、スイッチ素子５１、５２のオフ損失によりコイル５３に残存するエネルギーを消費させる。

なお、期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃはテーブルを用いて求めてもよい。例えば、予め実験又はシミュレーションにより比率ｎごとに期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃを求め、比率ｎと期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃとを関連付けたテーブルを記憶部に記憶し、実際に計測した高圧側電圧ＶＨと低圧側電圧ＶＬを用いて算出した比率ｎを用い、上記テーブルを参照し対応する期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃを求めることが考えられる。

また、判定値Ｊは、例えば、コイル５３のインダクタンスＬ１とトランス４３の励磁インダクタンスＬｍを用いて予め算出される値で、制御回路４５が有する記憶部に記憶される。判定値ｄＪは、例えば、比率ｎとインダクタンスＬ１と励磁インダクタンスＬｍとを用いて予め算出される値で、制御回路４５が有する記憶部に記憶される。

なお、制御回路４５は、所定周期Ｔごと又は所定周期Ｔ／２ごとに、比率ｎと判定値Ｊを比較し、比率ｎが判定値Ｊより小さい場合（ｎ＜Ｊ）には、式３の関係が成立しなくても、効率よく電力を伝達できるようにスイッチ素子５１、５２を制御すればよい。

このように、式３の関係が成立する場合、期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃを用いてスイッチ素子５１、５２の導通と遮断を制御することで、コイル電流ＩＬ１と励磁電流ＩＬｍとが相殺する状態が発生しないようにできる。すなわち図５Ａに示す所定周期Ｔ（期間Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ、Ｔｅ、Ｔｆ、Ｔｇ、Ｔｈ）のように、電力が伝達できない期間を削減することができる。また、電力が伝達できない期間を削減することでトランス４３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。

実施形態２の変形例１
実施形態２の変形例１について図５Ｂを用いて説明をする。図５Ｂは、実施形態２における絶縁型双方向ＤＣ−ＤＣコンバータ４１のプリチャージが進んだ場合に電力伝達不良を回避した場合のプリチャージ動作における二次側回路４４のスイッチ素子５１、５２を制御する制御信号ＳＩＧ３、ＳＩＧ４とコイル電流ＩＬ１と励磁電流ＩＬｍとスイッチ素子５１に流れる電流Ｉ５１、スイッチ素子５２に流れる電流Ｉ５２を示す図である。

実施形態２では、Ｓ１１の処理においてＳ４の処理を行う期間ｔｄｄ（＝Ｔｄ）を加味して期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃを算出したが、プリチャージが進んでコンデンサ５０の電圧が上昇した場合、すなわちコンデンサ５０の電圧が所定電圧以上の場合、コイル５３の正電圧側のＥＴ積と負電圧側のＥＴ積とが同じ値に近づくため、コイル電流ＩＬ１が増加せずに安定するので、スイッチ素子５１、５２をともに遮断させてコイル５３に残存するエネルギーを消費させなくてもよい。その結果、期間ｔｄｄを加味してスイッチ素子５１、５２の導通と遮断を制御する必要がなくなる。

その場合、制御回路４５は、所定周期Ｔごと又は所定周期Ｔ／２ごとに、比率ｎと判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ）：式１を参照）とを比較し、比率ｎが判定値Ｊ以上である場合（ｎ≧Ｊ）、次の所定周期Ｔ又は所定周期Ｔ／２の開始時刻より前に、所定周期Ｔ又は所定周期Ｔ／２においてスイッチ素子５１、５２をともに導通させる期間ｔｄＡ′（第一の期間）と、所定周期Ｔ又は所定周期Ｔ／２において期間ｔｄＡ′の後にスイッチ素子５２を導通させる期間ｔｄＢ′（第二の期間）と、期間ｔｄａ′、ｔｄｂ′とを算出する。

期間ｔｄＡ′、ｔｄＢ′は、所定周期Ｔにおいて、比率ｄｎｎ′（＝ｔｄＡ′／ｔｄＢ′：期間比率）が判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなるように（ｄｎｎ′＞ｄＪ）、制御回路４５により算出される期間である。

また、期間ｔｄＡ′、ｔｄＢ′、及び、期間ｔｄａ′、ｔｄｂ′はテーブルを用いて求めてもよい。例えば、予め実験又はシミュレーションにより比率ｎごとに期間ｔｄＡ′、ｔｄＢ′、及び、期間ｔｄａ′、ｔｄｂ′を求め、比率ｎと期間ｔｄＡ′、ｔｄＢ′、及び、期間ｔｄａ′、ｔｄｂ′とを関連付けたテーブルを記憶部に記憶し、実際に計測した高圧側電圧ＶＨと低圧側電圧ＶＬを用いて算出した比率ｎを用い、上記テーブルを参照し対応する期間ｔｄＡ′、ｔｄＢ′、及び、期間ｔｄａ′、ｔｄｂ′を求めることが考えられる。

このように、プリチャージが進んでコンデンサ５０の電圧が上昇した場合、すなわちコンデンサ５０の電圧が所定電圧以上の場合にｄｎｎ′＞ｄＪが成立しても、期間ｔｄＡ′、ｔｄＢ′、及び、期間ｔｄａ′、ｔｄｂ′を用いてスイッチ素子５１、５２の導通と遮断を制御することで、図５Ｂに示すように、期間Ｔｄを削減できるのでスイッチング損失が低減でき、かつプリチャージが進んでコンデンサ５０の電圧が上昇した場合でも、図５Ｂに示す所定周期Ｔ（期間Ｔａ′、Ｔｂ′、Ｔｃ′、Ｔｅ′、Ｔｆ′、Ｔｇ′）のように、電力が伝達できない期間を削減することができる。また、電力が伝達できない期間を削減することでトランス３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。

実施形態２の変形例２
実施形態２で説明したプリチャージにおける制御は、図６に示すハーフブリッジ方式の絶縁型双方向ＤＣ−ＤＣコンバータにも適用することができる。図６は、実施形態２の変形例２におけるハーフブリッジ方式の絶縁型双方向ＤＣ−ＤＣコンバータ６１の一実施例を示す図である。絶縁型双方向ＤＣ−ＤＣコンバータ６１は一次側回路６２とトランス４３と二次側回路４４と制御回路６３を有する。

一次側回路６２はスイッチ素子６４とスイッチ素子６５とコンデンサ６６とコンデンサ６７を有する。一次側回路６２の高圧側にはリレー７とリレー８を介して高圧バッテリ６が並列接続され、一次側回路６２の低圧側にはトランス４３の一次巻線が並列接続される。高圧バッテリ６の正極端子（＋）はリレー７の第一の端子（１）と接続され、高圧バッテリ６の負極端子（−）はリレー８の第一の端子（１）と接続される。リレー７の第二の端子（２）はスイッチ素子６４の第一の端子（１）とコンデンサ６６の第一の端子（１）と接続される。リレー８の第二の端子（２）はスイッチ素子６５の第二の端子（２）とコンデンサ６７の第二の端子（２）と接続される。トランス４３の一次巻線の第一の端子（１）はスイッチ素子６４の第二の端子（２）とスイッチ素子６５の第一の端子（１）と接続される。トランス４３の一次巻線の第二の端子（２）はコンデンサ６６の第二の端子（２）とコンデンサ６７の第一の端子（１）と接続される。また、リレー７の第三の端子（３）は制御回路６３の制御端子Ｐ４１に接続され、リレー８の第三の端子（３）は制御回路６３の制御端子Ｐ４２に接続され、スイッチ素子６４の第三の端子（３）は制御回路６３の制御端子Ｐ６１と接続され、スイッチ素子６５の第三の端子（３）は制御回路６３の制御端子Ｐ６２と接続される。

二次側回路４４は、図４と同じ構成で、スイッチ素子５１（第一のスイッチ素子）とスイッチ素子５２（第二のスイッチ素子）とコイル５３とコンデンサ５４を有する。
制御回路６３は、リレー７、８、スイッチ素子６４、６５、５１、５２の導通（オン）と遮断（オフ）の制御をし、高圧バッテリ６から供給される電力を用いて低圧バッテリ１９を充電させる制御（ハーフブリッジ方式の制御）と、低圧バッテリ１９の電圧を用いてコンデンサ６６、６７を充電させる制御（ハーフブリッジ方式のプリチャージ制御）をする。また、制御回路６３は、例えば、ＣＰＵ、マルチコアＣＰＵ、プログラマブルなデバイスを用いて構成される回路である。

スイッチ素子６４、６５は、ＭＯＳＦＥＴやＩＧＢＴなどの半導体スイッチ素子で、例えば、スイッチ素子がＮチャネルＭＯＳＦＥＴである場合にはスイッチ素子６４、６５の第一の端子（１）はドレイン端子で、第二の端子（２）はソース端子で、第三の端子（３）はゲート端子である。

プリチャージを行う場合、すなわちトランス４３の二次側から一次側の方向へ電力を伝達する場合、制御回路６３はリレー７、８を遮断させた後に、所定周期Ｔごと又は所定周期Ｔ／２ごとに前述のＳ１１からＳ１７の処理を繰り返して、コンデンサ６６、６７を所定電圧まで充電する。

このように実施形態２の変形例２においても、式３の関係が成立する場合、上述した期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃを用いてスイッチ素子５１、５２の導通と遮断を制御することで、コイル電流ＩＬ１と励磁電流ＩＬｍとが相殺する状態が発生しないようにできる。すなわち図５Ａに示す所定周期Ｔ（期間Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ、Ｔｅ、Ｔｆ、Ｔｇ、Ｔｈ）のように、電力が伝達できない期間を削減することができる。また、電力が伝達できない期間を削減することでトランス４３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。

また、プリチャージが進んでコンデンサ６６、６７の電圧が上昇した場合、すなわちコンデンサ６６、６７の電圧が所定電圧以上の場合にｄｎｎ′＞ｄＪが成立しても、上述した期間ｔｄＡ′、ｔｄＢ′、及び、期間ｔｄａ′、ｔｄｂ′を用いてスイッチ素子５１、５２の導通と遮断を制御することで、図５Ｂに示すように、期間Ｔｄを削減できるのでスイッチング損失が低減でき、かつプリチャージが進んでコンデンサ６６、６７の電圧が上昇した場合でも、図５Ｂに示す所定周期Ｔ（期間Ｔａ′、Ｔｂ′、Ｔｃ′、Ｔｅ′、Ｔｆ′、Ｔｇ′）のように、電力が伝達できない期間を削減することができる。また、電力が伝達できない期間を削減することでトランス４３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。

実施形態２の変形例３
実施形態２で説明したプリチャージにおける制御は、図７に示すプッシュプル方式の絶縁型双方向ＤＣ−ＤＣコンバータにも適用することができる。図７は、実施形態２の変形例３におけるプッシュプル方式の絶縁型双方向ＤＣ−ＤＣコンバータ７１の一実施例を示す図である。絶縁型双方向ＤＣ−ＤＣコンバータ７１は一次側回路７２とトランス７３と二次側回路４４と制御回路７４を有する。

一次側回路７２はスイッチ素子７５とスイッチ素子７６とコンデンサ７７を有する。一次側回路７２の高圧側にはリレー７とリレー８を介して高圧バッテリ６が並列接続され、一次側回路７２の低圧側にはトランス７３の一次巻線が並列接続される。高圧バッテリ６の正極端子（＋）はリレー７の第一の端子（１）と接続され、高圧バッテリ６の負極端子（−）はリレー８の第一の端子（１）と接続される。リレー７の第二の端子（２）はトランス７３の一次巻線の中間端子である第三の端子（３）とコンデンサ７７の第一の端子（１）と接続される。リレー８の第二の端子（２）はスイッチ素子７５の第二の端子（２）とスイッチ素子７６の第二の端子（２）とコンデンサ７７の第二の端子（２）と接続される。トランス７３の一次巻線の第一の端子（１）はスイッチ素子７６の第一の端子（１）と接続され、トランス７３の一次巻線の第二の端子（２）はスイッチ素子７５の第一の端子（１）と接続される。また、リレー７の第三の端子（３）は制御回路７４の制御端子Ｐ４１に接続され、リレー８の第三の端子（３）は制御回路７４の制御端子Ｐ４２に接続され、スイッチ素子７５の第三の端子（３）は制御回路７４の制御端子Ｐ７１と接続され、スイッチ素子７６の第三の端子（３）は制御回路７４の制御端子Ｐ７２と接続される。

二次側回路４４は、図４と同じ構成で、スイッチ素子５１（第一のスイッチ素子）とスイッチ素子５２（第二のスイッチ素子）とコイル５３とコンデンサ５４を有する。
制御回路７４は、リレー７、８、スイッチ素子７５、７６、５１、５２の導通（オン）と遮断（オフ）の制御をし、高圧バッテリ６から供給される電力を用いて低圧バッテリ１９を充電させる制御（プッシュプル方式の制御）と、低圧バッテリ１９の電圧を用いてコンデンサ７７を充電させる制御（プッシュプル方式のプリチャージ制御）をする。また、制御回路７４は、例えば、ＣＰＵ、マルチコアＣＰＵ、プログラマブルなデバイスを用いて構成される回路である。

スイッチ素子７５、７６は、ＭＯＳＦＥＴやＩＧＢＴなどの半導体スイッチ素子で、例えば、スイッチ素子がＮチャネルＭＯＳＦＥＴである場合にはスイッチ素子７５、７６の第一の端子（１）はドレイン端子で、第二の端子（２）はソース端子で、第三の端子（３）はゲート端子である。

プリチャージを行う場合、すなわちトランス７３の二次側から一次側の方向へ電力を伝達する場合、制御回路７４はリレー７、８を遮断させた後に、所定周期Ｔごと又は所定周期Ｔ／２ごとに前述のＳ１１からＳ１７の処理を繰り返して、コンデンサ７７を所定電圧まで充電する。

このように実施形態２の変形例３においても、式３の関係が成立する場合、上述した期間ｔｄＡ、ｔｄＢ、ｔｄｄ、及び、期間ｔｄａ、ｔｄｂ、ｔｄｃを用いてスイッチ素子５１、５２の導通と遮断を制御することで、コイル電流ＩＬ１と励磁電流ＩＬｍとが相殺する状態が発生しないようにできる。すなわち図５Ａに示す所定周期Ｔ（期間Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ、Ｔｅ、Ｔｆ、Ｔｇ、Ｔｈ）のように、電力が伝達できない期間を削減することができる。また、電力が伝達できない期間を削減することでトランス７３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。

また、プリチャージが進んでコンデンサ７７の電圧が上昇した場合、すなわちコンデンサ７７の電圧が所定電圧以上の場合にｄｎｎ′＞ｄＪが成立しても、上述した期間ｔｄＡ′、ｔｄＢ′、及び、期間ｔｄａ′、ｔｄｂ′を用いてスイッチ素子５１、５２の導通と遮断を制御することで、図５Ｂに示すように、期間Ｔｄを削減できるのでスイッチング損失が低減でき、かつプリチャージが進んでコンデンサ７７の電圧が上昇した場合でも、図５Ｂに示す所定周期Ｔ（期間Ｔａ′、Ｔｂ′、Ｔｃ′、Ｔｅ′、Ｔｆ′、Ｔｇ′）のように、電力が伝達できない期間を削減することができる。また、電力が伝達できない期間を削減することでトランス７３の二次側から一次側の方向に電力を伝達する効率を向上させることができる。

また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。

１、４１、６１、７１ 絶縁型双方向ＤＣ−ＤＣコンバータ
２、４２、６２、７２ 一次側回路
３、４３、７３ トランス
４、４４ 二次側回路
５、４５、６３、７４ 制御回路
６ 高圧バッテリ
７、８ リレー
１１、１２、１５、１６、４６、４７、４８、４９、５１、５２、６４、６５、７５、７６ スイッチ素子
１３、１４、１８、５０、５４、６６、６７、７７ コンデンサ
１７、５３ コイル
１９ 低圧バッテリ

Claims (8)

1. トランスの二次側に設けられ、前記トランスの二次巻線の第一の端子とコイルの第一の端子と第一のスイッチ素子の第一の端子とが接続され、前記二次巻線の第二の端子と第二のスイッチ素子の第一の端子とが接続され、前記第一のスイッチ素子の第二の端子と前記第二のスイッチ素子の第二の端子とが接続される二次側回路と、
   前記トランスの二次側から一次側の方向に電力を伝達する場合、
   所定周期ごとに前記トランスの一次側であって高圧側の直流電圧である第一の電圧ＶＨと前記トランスの二次側であって低圧側の直流電圧である第二の電圧ＶＬとを取得して電圧比率ｎ（＝ＶＨ／ＶＬ）を算出し、
   前記電圧比率ｎが、前記コイルのインダクタンスＬ１と前記トランスの励磁インダクタンスＬｍとを用いて算出した判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ））以上（ｎ≧Ｊ）である場合、
   前記所定周期において前記第一のスイッチ素子を導通させる第一の期間と、前記第一の期間の後に前記第二のスイッチ素子を導通させる第二の期間との期間比率ｄｎ（＝第一の期間／第二の期間）が、前記電圧比率ｎと前記インダクタンスＬ１と前記励磁インダクタンスＬｍとを用いて算出した判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなるように、前記第一の期間と前記第二の期間とを算出し、
   前記第一の期間と前記第二の期間とを用いて前記第一のスイッチ素子と前記第二のスイッチ素子とを制御する、制御回路と、
   を備えることを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。
2. 請求項１に記載の絶縁型双方向ＤＣ−ＤＣコンバータであって、
   前記制御回路は、
   前記第一の電圧ＶＨが所定電圧より小さい場合、
   前記所定周期において、前記第一のスイッチ素子と前記第二のスイッチ素子とを遮断させる第三の期間を算出し、
   前記第二の期間の後の前記第三の期間において前記第一のスイッチ素子と前記第二のスイッチ素子をともに遮断させる制御をする、
   ことを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。
3. 請求項１又は２に記載の絶縁型双方向ＤＣ−ＤＣコンバータであって、
   前記絶縁型双方向ＤＣ−ＤＣコンバータはアクティブクランプ方式のフォワード型である、
   ことを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。
4. トランスの二次側に設けられ、前記トランスの二次巻線の第一の端子と第一のスイッチ素子の第一の端子とが接続され、前記二次巻線の第二の端子と第二のスイッチ素子の第一の端子とが接続され、前記二次巻線の中間端子である第三の端子とコイルの第一の端子とが接続され、前記第一のスイッチ素子の第二の端子と前記第二のスイッチ素子の第二の端子とが接続される二次側回路と、
   前記トランスの二次側から一次側の方向に電力を伝達する場合、
   所定周期又は前記所定周期の半周期ごとに前記トランスの一次側であって高圧側の直流電圧である第一の電圧ＶＨと前記トランスの二次側であって低圧側の直流電圧である第二の電圧ＶＬとを取得して電圧比率ｎ（＝ＶＨ／ＶＬ）を算出し、
   前記電圧比率ｎが、前記コイルのインダクタンスＬ１と前記トランスの励磁インダクタンスＬｍとを用いて算出した判定値Ｊ（＝１／（１＋Ｌ１／２Ｌｍ））以上（ｎ≧Ｊ）である場合、
   前記所定周期の前半半周期及び後半半周期において、前記第一のスイッチ素子と前記第二のスイッチ素子をともに導通させる第一の期間と、前記所定周期の前半半周期の前記第
   一の期間の後に前記第一のスイッチ素子を遮断させ前記第二のスイッチ素子を導通させ、
   前記所定周期の後半半周期の前記第一の期間の後に前記第一のスイッチ素子を導通させ前記第二のスイッチ素子を遮断させる第二の期間との期間比率ｄｎ（＝第一の期間／第二の期間）が、前記電圧比率ｎと前記インダクタンスＬ１と励磁インダクタンスＬｍとを用いて算出した判定値ｄＪ（＝ｎ（１＋Ｌ１／２Ｌｍ）−１）より大きくなるような、前記第一の期間と前記第二の期間とを算出し、
   前記第一の期間と前記第二の期間とに基づいて前記第一のスイッチ素子と前記第二のスイッチ素子とを制御する、制御回路と、
   ことを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。
5. 請求項４に記載の絶縁型双方向ＤＣ−ＤＣコンバータであって、
   前記制御回路は、
   前記第一の電圧ＶＨが所定電圧より小さい場合、
   前記所定周期の前半半周期及び後半半周期において、前記第一のスイッチ素子と前記第二のスイッチ素子とを遮断させる第三の期間を算出し、
   前記第二の期間の後の前記第三の期間において前記第一のスイッチ素子と前記第二のスイッチ素子をともに遮断させる制御をする、
   ことを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。
6. 請求項４又は５に記載の絶縁型双方向ＤＣ−ＤＣコンバータであって、
   前記絶縁型双方向ＤＣ−ＤＣコンバータはフルブリッジ方式である、
   ことを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。
7. 請求項４又は５に記載の絶縁型双方向ＤＣ−ＤＣコンバータであって、
   前記絶縁型双方向ＤＣ−ＤＣコンバータはハーフブリッジ方式である、
   ことを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。
8. 請求項４又は５に記載の絶縁型双方向ＤＣ−ＤＣコンバータであって、
   前記絶縁型双方向ＤＣ−ＤＣコンバータはプッシュプル方式である、
   ことを特徴とする絶縁型双方向ＤＣ−ＤＣコンバータ。

Images