JP2014220913A - ゼロカレントスイッチング回路及びフルブリッジ回路 - Google Patents

ゼロカレントスイッチング回路及びフルブリッジ回路 Download PDF

Info

Publication number
JP2014220913A
JP2014220913A JP2013098648A JP2013098648A JP2014220913A JP 2014220913 A JP2014220913 A JP 2014220913A JP 2013098648 A JP2013098648 A JP 2013098648A JP 2013098648 A JP2013098648 A JP 2013098648A JP 2014220913 A JP2014220913 A JP 2014220913A
Authority
JP
Japan
Prior art keywords
current
switching element
switching
capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013098648A
Other languages
English (en)
Other versions
JP5841098B2 (ja
Inventor
耕一 山野上
Kouichi Yamanoue
耕一 山野上
山本　茂樹
Shigeki Yamamoto
茂樹 山本
ナンドラジョグ ヘマント
Nandrajog Hemant
ナンドラジョグ ヘマント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Visteon Global Technologies Inc
Original Assignee
Visteon Global Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Visteon Global Technologies Inc filed Critical Visteon Global Technologies Inc
Priority to JP2013098648A priority Critical patent/JP5841098B2/ja
Publication of JP2014220913A publication Critical patent/JP2014220913A/ja
Application granted granted Critical
Publication of JP5841098B2 publication Critical patent/JP5841098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】ＬＣ共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路を提供する。
【解決手段】負荷への供給電力をＰＷＭ制御するためのゼロカレントスイッチング回路であって、高電位源ＶINに一方の端子ｍａが接続された負荷Ｍの他方の端子ｍｂと低電位源ＧＮＤとの間に接続されたＦＥＴのスイッチング素子１０と、低電位源に一方の端子１０ａが接続されたスイッチング素子１０の他方の端子１０ｂと負荷Ｍの他方の端子ｍｂとの間に接続されたインダクタ１２と、負荷Ｍと並列接続されたキャパシタ１４と、負荷Ｍと並列接続された第１還流ダイオード１６と、インダクタ１２と並列接続された第２還流ダイオード１８とを備える。
【選択図】図１

Description

本発明は、ゼロカレントスイッチング回路に関し、より詳細には、ＬＣ回路の共振特性を利用せずに、スイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路に関する。
図２４に、負荷への供給電力をパルス幅変調（pulse width modulation:ＰＷＭ）制御する従来の負荷駆動回路の一例を示す。このようなＰＷＭ制御用の負荷駆動回路においては、電気負荷Ｍへの供給電力を制御するために、ＭＯＳＦＥＴ（metal oxide semiconductor field-effect transistor）のようなスイッチング素子Ｑが高い周波数でＯＮ／ＯＦＦ制御される。通常、スイッチング素子ＱのＯＮ／ＯＦＦ制御においては、スイッチング素子Ｑの遷移期間にスイッチング損失が発生する。スイッチング損失は、スイッチング素子の両端間の電圧とスイッチング素子を流れる電流との積によって決まる。
図２５（Ａ）に、スイッチング素子ＱがＯＦＦ状態からＯＮ状態に遷移する場合（ターンオン時）の、電圧及び電流の時間変化を示す。実線Ｉで示す電圧が低下を開始すると、破線IIで示す電流が急峻に極大値まで上昇し、その後低下する。このように、スイッチング素子ＱのＯＦＦ状態からＯＮ状態への遷移時には、電圧が０Ｖになる前に、電流が上昇している。
図２５（Ｂ）に、スイッチング素子ＱがＯＮ状態からＯＦＦ状態に遷移する場合（ターンオフ時）の、電圧及び電流の時間変化を示す。実線IIIで示す電圧がある程度上昇した後で、破線IVで示す電流が低下する。このように、スイッチング素子ＱのＯＮ状態からＯＦＦ状態への遷移時には、電流が０Ａになる前に、電圧が上昇している。
このように、スイッチング素子Ｑの遷移期間には、電圧が０Ｖでないときに電流が流れるため、スイッチング損失が発生する。そして、パルス幅変調回路においては、スイッチング素子が高い周波数で繰り返しＯＮ／ＯＦＦ制御されるため、スイッチング損失が大きくなる。
スイッチング損失を低減する技術として、スイッチング時間（立上がり又は立下がりの遷移時間）を短縮することが有効である。その場合、ノイズ性能が悪化するという背反事象が発生する。このため、システムとしては目標とするノイズ性能と温度性能の両方の条件を達成するために、スイッチング時間とスイッチング周波数とを調整して決定する必要がある。しかし、一般的には、スイッチング時間とスイッチング周波数とを調整するだけでは、ノイズ性能及び温度性能の両方の目標を達することが困難である。このため、別途対策のために更なる回路を追加する必要があり、システムの価格が上昇する要因となっていた。
また、スイッチング損失を低減する別の技術として、インダクタ（Ｌ）とキャパシタ（Ｃ）の共振特性を利用して、スイッチング時に電流又は電圧の立ち上がり又は立ち下がりを遅らせて電圧の位相と電流の位相とを互いにずらすことが知られている。例えば、スイッチング素子がＯＦＦ状態からＯＮ状態に遷移するときに、電流の立ち上がりは、電圧が０Ｖに低下してから遅れて上昇を開始する。同様に、スイッチング素子がＯＮ状態からＯＦＦ状態に遷移するときには、電圧の立ち上がりは、電流が０Ａに低下してから遅れて上昇を開始する。
また、スイッチング素子のスイッチング損失を低減するスイッチング回路として、下記の特許文献１には、スイッチオン時のゼロカレントスイッチング（zero current switching：ＺＣＳ）装置が記載されている。また、下記の特許文献２には、スイッチオン時のゼロボルテージスイッチング（zero voltage switching：ＺＶＳ）が記載されている。
特開２０１１−２３９５２７号公報 特開２０１１−２４４６６２号公報
上記のスイッチング時に電圧の位相と電流の位相とを互いにずらず従来技術では、インダクタ（Ｌ）とキャパシタ（Ｃ）の共振特性を利用している。しかしながら、このようなＬＣ共振特性を利用する技術では、スイッチング素子のスイッチング周波数と駆動デューティーに限界があり、スイッチング素子の複雑なタイミング制御が必要であった。
また、上記の特許文献１に記載の電力変換回路では、スイッチング素子を保護するためにその周辺にスナバ回路を更に設ける必要があり、回路構成が複雑となっていた。また、上記の特許文献２に記載のスイッチング電源装置では、ＺＶＳ（zero voltage switching）を実現するために、もう一つのスイッチング素子を更に設ける必要があり、回路構成が複雑となっていた。
そこで、第１の発明は、ＬＣ共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路を提供することを目的としている。また、第２の発明は、ＬＣ共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路を用いたフルブリッジ回路を提供することを目的としている。
上記目的を達成するため第１の発明は、負荷への供給電力を制御するためのゼロカレントスイッチング回路であって、第１電位源に一方の端子が接続された前記負荷と、前記負荷の他方の端子に接続したインダクタを介して一方の端子が接続されるとともに他方の端子が第２電位源との間に接続されたスイッチング素子と、前記負荷、又は、前記スイッチング素子及び前記インダクタと並列接続されたキャパシタと、前記負荷と並列接続された第１還流回路と前記インダクタと並列接続された第２還流回路と、を備えたことを特徴としている。
このように第１の発明によれば、負荷への供給電力を制御する負荷駆動回路をゼロカレントスイッチング回路で構成している。このゼロカレントスイッチング回路では、スイッチング素子のターンオン及びターンオフの際に、電流が電圧よりも遅れる特性を有するインダクタ、及び電流が電圧よりも早まる特性を有するキャパシタが、これら特性でそれぞれ動作する。
その結果、スイッチング素子のターンオン時には、スイッチング素子の両端子間の電圧が下降を開始しても、インダクタの働きにより、スイッチング素子を流れる電流量は直ぐには増加せず、電圧が０Ｖになってから増加を開始する。このように、スイッチング素子のターンオン時に、インダクタの特性により電流の立ち上がりを電圧の立ち下がりよりも遅らせることにより、電流が０Ａの状態で電圧が下降し、次いで電圧が０Ｖの状態で電流が増加する。電圧又は電流が０の場合にはスイッチング損失は発生しないため、スイッチング素子のターンオン時のスイッチング損失を低減することができる。
また、スイッチング素子のターンオフ時には、スイッチング素子を流れる電流が減少を開始しても、キャパシタの働きにより、スイッチング素子の両端間の電圧は直ぐには上昇せず、電流が０Ａになってから上昇開始する。このように、スイッチング素子のターンオフ時に、キャパシタの特性により電流の立ち下がりを電圧の立ち上がりよりも早めることにより、電圧が０Ｖの状態で電流が減少し、次いで電流が０Ａの状態で電圧が上昇する。電圧又は電流が０の場合にはスイッチング損失は発生しないため、スイッチング素子のターンオフ時のスイッチング損失も低減することができる。
このように、第１の発明によれば、ＬＣ共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができる。したがって、第１の発明によれば、スイッチング素子のスイッチング速度やスイッチング周波数の制約を受けることなく、スイッチング損失を低減することができる。
また、前記ターンオン時に遅れて発生する電流の遅延時間と前記ターンオフ時に発生する電圧の遅延時間とは、前記インダクタと前記キャパシタの値を調整することによって独立した任意の量に調整可能であるから、スイッチング回路の発生するノイズ特性を容易に所望の限度値以下とすることができる。
第１の本発明において好ましくは、前記第１電位源と前記キャパシタとの間に接続された、前記第２電位源側から前記第１電位源側へ選択的に電流を流す第１整流素子と、前記第１整流素子と前記キャパシタとの間の第１ノードと前記スイッチング素子と前記インダクタとの間の第２ノードとの間に接続された、前記第２ノード側から前記第１ノード側へ選択的に電流を流す、互いに直列接続された第２整流素子及び第３整流素子と、前記第２整流素子と前記第３整流素子との間の第３ノードと前記第１又は第２電位源との間に接続された第２キャパシタと、を更に備えたことを特徴としている。
これにより、スイッチング素子のターンオン時に、インダクタを流れた電流の一部を導いて、キャパシタの充電に充てることができる。このため、ターンオン時に、インダクタに蓄積されたエネルギーをキャパシタに移送し、該キャパシタに移送して蓄積されたエネルギーを前記負荷へ回生することで、さらに効率を向上することができる。
また、第２の本発明は、４つのスイッチング回路を備えたフルブリッジ回路であって、前記４つのスイッチング回路を、請求項１又は２記載のゼロカレントスイッチング回路で構成したことを特徴としている。
このように第２の発明によれば、ブリッジを構成する４つのスイッチング回路を、ＬＣ共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のスイッチング損失を低減することができるゼロカレントスイッチング回路で構成したことにより、フルブリッジ全体でのスイッチング損失を大きく低減することができる。
第１の発明の第１実施形態によるゼロカレントスイッチング回路の回路図である。 図１に示したゼロカレントスイッチング回路のタイミングチャートである。 （Ａ）及び（Ｂ）は、図１に示したゼロカレントスイッチング回路の動作説明図である。 （Ａ）及び（Ｂ）は、図３（Ｂ）に続く、図１に示したゼロカレントスイッチング回路の動作説明図である。 （Ａ）及び（Ｂ）は、図４（Ｂ）に続く、図１に示したゼロカレントスイッチング回路の動作説明図である。 第１の発明の第２実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第３実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第４実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第５実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第６実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第７実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第８実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第９実施形態によるゼロカレントスイッチング回路の回路図である。 図１３に示したゼロカレントスイッチング回路のタイミングチャートである。 図１３に示したゼロカレントスイッチング回路の動作説明図である。 図１５Ａに続く、図１３に示したゼロカレントスイッチング回路の動作説明図である。 図１５Ｂに続く、図１３に示したゼロカレントスイッチング回路の動作説明図である。 図１５Ｃに続く、図１３に示したゼロカレントスイッチング回路の動作説明図である。 図１５Ｄに続く、図１３に示したゼロカレントスイッチング回路の動作説明図である。 第１の発明の第１０実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第１１実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第１２実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第１３実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第１４実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第１５実施形態によるゼロカレントスイッチング回路の回路図である。 第１の発明の第１６実施形態によるゼロカレントスイッチング回路の回路図である。 第２の発明の実施形態によるフルブリッジ回路の回路図である。 従来のＰＷＭ制御用の負荷駆動回路の回路図である。 （Ａ）は、図２４に示した負荷駆動回路のターンオン時の電圧及び電流の時間変化を示すグラフであり、（Ｂ）は、図２４に示した負荷駆動回路のターンオフ時の電圧及び電流の時間変化を示すグラフである。
以下、図面を参照して、本発明の実施様態について説明する。
図１に、第１の発明の第１実施形態によるゼロカレントスイッチング回路の回路図を示す。図１に示すゼロカレントスイッチング回路は、負荷Ｍへの供給電力を制御するための負荷駆動制御回路である。第１電位源としての高電位源ＶIN（直流電源の高電位側の端子）と、第２電位源としての低電位源（ＧＮＤ）（直流電源の低電位側の端子）との間に、負荷Ｍと、インダクタ１２と、スイッチング素子１０とが順次に直列に接続されている。
より詳細には、負荷Ｍの一方の端子ｍａは、高電位源ＶINに接続され、スイッチング素子１０の一方の端子１０ａは、低電位源（ＧＮＤ）に接続されている。そして、負荷Ｍの他方の端子ｍｂと、スイッチング素子１０の他方の端子１０ｂとの間に、インダクタ１２が接続されている。
負荷Ｍへの電力供給は、スイッチング素子１０のＯＮ／ＯＦＦによって制御される。スイッチング素子１０のＭＯＳＦＥＴのゲート電極には、ＰＷＭ回路（図示せず）からＰＷＭ制御信号が入力される。
負荷Ｍは、例えばモータであり、スイッチング素子１０は、例えばＭＯＳＦＥＴである。また、スイッチング素子１０は、ＭＯＳＦＥＴの代わりに、バイポーラトランジスタ、又は絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）で構成してもよい。
なお、後述するように、スイッチング素子１０のターンオン時には、インダクタ１２の働きにより、スイッチング素子の両端子間の電圧が低下を開始しても、スイッチング素子を流れる電流量は直ぐには上昇せず、電圧が０Ｖになってから上昇開始する。
また、キャパシタ１４が、負荷Ｍと並列に、即ち、スイッチング素子１０及びインダクタ１２と直列に接続されている。さらに、キャパシタ１４と高電位源ＶINとの間に、互いに並列接続された抵抗２０とダイオード２２とが接続されている。
なお、後述するように、スイッチング素子１０のターンオフ時には、キャパシタ１４の働きにより、スイッチング素子を流れる電流が低下を開始しても、キャパシタの働きにより、スイッチング素子の両端間の電圧は直ぐには上昇せず、電流が０Ａになってから上昇開始する。
第１還流回路としての第１還流ダイオード１６が、負荷Ｍに並列に接続されている。第１還流ダイオード１６は、スイッチング素子１０のターンオフ時の負荷Ｍの誘導起電力による回生電流を循環させる。
第２還流回路としての第２還流ダイオード１８が、インダクタ１２に並列に接続されている。第２還流ダイオード１８は、スイッチング素子１０のターンオフ時のインダクタ１２の誘導起電力による電流を循環させる。
図２のタイミングチャート、及び図３（Ａ）〜図５（Ｂ）を参照して、図１に示したゼロカレントスイッチング回路の動作例を説明する。
図２の曲線Ｉは、スイッチング素子１０のゲート電圧ＶGの時間変化を示し、曲線IIは、スイッチング素子１０の他方の端子１０ｂの電位ＶQの時間変化を示し、曲線IIIは、負荷Ｍの他方の端子ｍｂの電位ＶOUTを示し、曲線IVは、スイッチング素子１０を流れる電流ＩQの時間変化を示し、曲線Vはインダクタ１２を流れる電流ＩLの時間変化を示し、曲線VIは、キャパシタ１４を流れる電流ＩCの時間変化を示し、曲線VIIは、第１還流ダイオード１６を流れる電流ＩDの時間変化を示し、曲線VIIIは、負荷Ｍを流れる電流ＩOUTの時間変化を示す。
なお、スイッチング素子１０の一方の端子１０ａが接地（ＧＮＤ）されているため、スイッチング素子１０の他方の端子１０ｂの電位ＶQは、スイッチング素子１０の両端子間電圧、即ち、スイッチング素子１０を形成するＭＯＳＦＥＴのドレイン（Ｄ）−ソース（Ｓ）間電圧に相当する。また、負荷Ｍを流れるＩOUTは、負荷Ｍが具備するインダクタンス成分とＰＷＭ制御とにより一定となっている。
ここでは、ＰＷＭ制御のために繰り返されるスイッチング素子１０のＯＮ／ＯＦＦ動作のうち、一組のターンオン時とターンオフ時の動作を説明する。図２のタイミングチャートでは、スイッチング素子１０は、時刻ｔ０〜ｔ１にターンオンし、時刻ｔ４〜ｔ５にターンオフする。
図３（Ａ）は、図２のタイミングチャートにおける時刻ｔ０〜ｔ１のゼロカレントスイッチング回路の動作を表し、図３（Ｂ）は、時刻ｔ１〜ｔ２の動作を表し、図４（Ａ）は、時刻ｔ２〜ｔ３の動作を表し、図４（Ｂ）は、時刻ｔ３〜ｔ４の動作を表し、図５（Ａ）は、時刻ｔ４〜ｔ５の動作を表し、図５（Ｂ）は、時刻ｔ５〜ｔ６の動作を表す。
まず、図２のタイミングチャートの時刻ｔ０〜ｔ１におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ０以前に、スイッチング素子１０のゲート電圧ＶGが「Ｌ」から「Ｈ」へ向けて上昇を開始する。そして、時刻ｔ０に、ゲート電圧ＶGがスイッチング素子１０のＭＯＳＦＥＴのターンオン閾値に到達すると、ＭＯＳＦＥＴのドレイン−ソース間電圧ＶQが低下を開始する。しかし、インダクタ１２の特性のため、時刻ｔ０〜ｔ１において、インダクタ１２を流れる電流ＩLは、０Ａのままである。このため、インダクタ１２に直列接続されたスイッチング素子１０を流れる電流ＩQも０Ａのままである。したがって、時刻ｔ０〜ｔ１におけるスイッチング素子１０におけるスイッチング損失は０である。
図３（Ａ）に、時刻ｔ０〜ｔ１のゼロカレントスイッチング回路を流れる電流を示す。時刻ｔ０以前のスイッチング素子１０のターンオフ時の負荷Ｍの誘導起電力による電流ＩOUTが、第１還流ダイオード１６を循環している。時刻ｔ０〜ｔ１では、上述のように、スイッチング素子１０にもインダクタ１２にも電流は流れていない。
次に、図２のタイミングチャートの時刻ｔ１〜ｔ２におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ１までに、スイッチング素子１０のＭＯＳＦＥＴのドレイン−ソース間電圧ＶQが、０Ｖにまで低下する。その後、時刻ｔ１から時刻ｔ２にかけて、インダクタ１２を流れる電流ＩL、及びスイッチング素子１０を流れる電流ＩQが徐々に増加する。時刻ｔ１以降、第１還流ダイオード１６を循環する電流が徐々に減少して０Ａとなる。続いて、キャパシタ１４を充電する電流ＩCも流れる。このため、電流ＩQ及び電流ＩLは、キャパシタ１４を充電する電流ＩCが加算された電流値まで上昇する。しかし、時刻ｔ１〜ｔ２におけるスイッチング素子１０のドレイン−ソース間電圧ＶQは、既に０Ｖとなっている。したがって、時刻ｔ１〜ｔ２におけるスイッチング素子１０におけるスイッチング損失も０である。
図３（Ｂ）に、時刻ｔ１〜ｔ２のゼロカレントスイッチング回路を流れる電流を示す。負荷Ｍを流れる電流ＩOUTとキャパシタ１４の充電電流Ｉｃとが合流して、インダクタ１２を流れる電流ＩLとなる。さらに、この電流ＩLは、そのままインダクタ１２に直列接続されたスイッチング素子１０を流れる電流ＩQとなる。
このように、時刻ｔ０〜ｔ２にかけて、スイッチング素子１０を、実質的にスイッチング損失無しで、ＯＦＦ状態からＯＮ状態へターンオンさせることができる。
次に、図２のタイミングチャートの時刻ｔ２〜ｔ３におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ２〜ｔ３において、ゼロカレントスイッチング回路は、ＯＮ状態である。時刻ｔ２以降、負荷Ｍの他方の端子ｍｂの電位ＶOUTが徐々に低下するのと同時に、キャパシタ１４の充電電流Ｉｃが徐々に減少する。これに伴い、インダクタ１２を流れる電流ＩL、及びスイッチング素子１０を流れる電流ＩQも減少する。そして、電位ＶOUTが０Ｖになると、充電電流ＩCも０Ａとなり、電流ＩL及び電流ＩQは定常状態となる。
図４（Ａ）に、時刻ｔ２〜ｔ３のゼロカレントスイッチング回路を流れる電流を示す。インダクタ１２を流れる電流ＩL、及びスイッチング素子１０を流れる電流ＩQは、定常状態であるとき、負荷Ｍを流れる電流ＩOUTは、そのまま電流ＩLとなり、更に電流ＩQとなる。
なお、スイッチング素子１０を構成するＭＯＳＦＥＴは、数ミリオームのオン抵抗を有する。このため、スイッチング素子１０がＯＮ状態のときに、このオン抵抗と電流ＩQとに起因する僅かな損失が生じる。
続いて、スイッチング素子１０は、時刻ｔ３〜ｔ５にかけてターンオフする。
図２のタイミングチャートの時刻ｔ３〜ｔ４におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ３以前に、スイッチング素子１０のゲート電圧ＶGが「Ｈ」から「Ｌ」へ向けて下降を開始する。そして、時刻ｔ３に、ゲート電圧ＶGがスイッチング素子１０のＭＯＳＦＥＴのターンオフ閾値に到達すると、スイッチング素子１０を流れる電流ＩQが下降を開始する。しかし、電流ＩQの下降開始と同時に、キャパシタ１４からの放電電流ＩCが上昇を開始するため、負荷Ｍの他方の端子ｍｂの電位ＶOUTは、０Ｖのままである。同時に、第２還流ダイオード１８の働きによってスイッチング素子１０のＭＯＳＦＥＴのドレイン−ソース間電圧ＶQは、ＶOUT以上にはならないので略０Ｖのままである。したがって、時刻ｔ３〜ｔ４におけるスイッチング素子１０におけるスイッチング損失は０である。
図４（Ｂ）に、時刻ｔ３〜ｔ４のゼロカレントスイッチング回路を流れる電流を示す。スイッチング素子１０を流れる電流ＩQが減少した時、インダクタ１２による誘導電流が第２還流ダイオード１８を流れるため、インダクタ１２を流れる電流ＩLは、一定に維持される。また、負荷Ｍを流れる電流ＩOUTは、キャパシタ１４を流れる電流ＩCとインダクタ１２に流れる電流ＩQとに分割される。
次に、図２のタイミングチャートの時刻ｔ４〜ｔ５におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ４までに、スイッチング素子１０流れる電流ＩQが減少して０Ａとなる。その後、時刻ｔ４から時刻ｔ５にかけて、負荷Ｍを流れる出力電流ＩOUTを一定に維持したまま、キャパシタ１４が充電を開始する。その結果、スイッチング素子１０のソース−ドレイン間電圧ＶQが徐々に上昇するとともに、負荷Ｍの他方の端子の電位ＶOUTも徐々に上昇する。しかし、時刻ｔ４〜ｔ５におけるスイッチング素子１０を流れる電流ＩQは、既に０Ａである。したがって、時刻ｔ４〜ｔ５におけるスイッチング素子１０におけるスイッチング損失も０である。
なお、時刻ｔ４〜時刻ｔ５の期間においても、インダクタ１２の誘導起電力が発生するため、インダクタ１２を流れる電流ＩLは緩やかに減少する。
図５（Ａ）に、時刻ｔ４〜ｔ５のゼロカレントスイッチング回路を流れる電流を示す。負荷Ｍを流れる出力電流ＩOUTは、キャパシタ１４の充電電流ＩCとなる。また、インダクタ１２の誘導起電力による電流ＩLが第２還流ダイオード１８を流れている。
このように、時刻ｔ３〜ｔ５にかけて、スイッチング素子１０を、スイッチング損失無しで、ＯＮ状態からＯＦＦ態へターンオフさせることができる。
次に、図２のタイミングチャートの時刻ｔ５〜ｔ６におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ５〜ｔ６において、スイッチング素子１０は、既にＯＦＦ状態である。キャパシタ１４が完全に充電されると、キャパシタ１４に流れる充電電流ＩCは徐々に減少する。充電電流ＩCが減少した分だけ、第１還流ダイオード１６を流れる回生電流ＩDが増加し、その結果、負荷Ｍの出力電流ＩOUTが一定に維持される。また、インダクタ１２の誘導起電力による電流ＩLは、時刻ｔ６経過後まで、緩やかに減少しながら流れ続ける。
図５（Ｂ）に、時刻ｔ５〜ｔ６のゼロカレントスイッチング回路を流れる電流を示す。インダクタ１２の誘導起電力による電流ＩLは、緩やかに減少し、ついには、０Ａとなる。また、負荷Ｍの出力電流ＩOUTのうち、キャパシタ１４に流れる電流ＩCの割合が減少する一方、第１還流ダイオード１６に流れる電流ＩDが増加する。その結果、ゼロカレントスイッチング回路を流れる電流は、図３（Ａ）に示した状態となる。
このように、本実施形態のゼロカレントスイッチング回路によれば、ＬＣ共振特性を利用せず、かつ簡単な回路構成で、スイッチング素子のターンオン及びターンオフ時のスイッチング損失を低減することができる。
次に、第１の発明の第２実施形態を説明する。
図６は、第２実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１に示した回路のうち、第１還流ダイオード１６を第２スイッチング素子１６ａに置き換えたものである。そして、これ以外の構成は、図１に示したものと同じである。
第２スイッチング素子１６ａも、ＯＦＦ状態で、第１還流ダイオード１６と実質的に同様の機能を果たすため、第２実施形態のゼロカレントスイッチング回路の動作は、第１実施形態によるものと実質的に同じである。
次に、第１の発明の第３実施形態を説明する。
図７は、第３実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路では、図１に示した回路のうち、キャパシタ１４が、負荷Ｍと並列ではなく、スイッチング素子１０及びインダクタ１２と並列に接続されている。さらに、キャパシタ１４と低電位源ＧＮＤとの間に、互いに並列接続された抵抗２０とダイオード２２とが接続されている。そして、これ以外に構成は、図１に示したものと同じである。
第３実施形態では、スイッチング素子１０のターンオン時に、キャパシタ１４は、インダクタ１２とスイッチング素子１０を介して、放電電流が流れる。また、スイッチング素子１０のターンオフ時に、キャパシタ１４は、高電位源ＶINから負荷Ｍとキャパシタ１４を介して低電位源ＧＮＤ側へ向けて充電電流が流れる。
次に、第１の発明の第４実施形態を説明する。
図８は、第４実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図７に示した第３実施形態によるゼロカレントスイッチング回路のうち、第１還流ダイオード１６を第２スイッチング素子１６ａに置き換えたものである。そして、これ以外の構成は、図１に示したものと同じである。
第２スイッチング素子１６ａも、ＯＦＦ状態で、第１還流ダイオード１６と実質的に同様の機能を果たすため、第４実施形態のゼロカレントスイッチング回路の動作は、第３実施形態によるものと実質的に同じである。
次に、第１の発明の第５実施形態を説明する。
図９は、第５実施形態によるゼロカレントスイッチング回路の回路図である。この実施形態のゼロカレントスイッチング回路は、図１に示した第１実施形態によるものに対して、スイッチング素子１０等を、負荷Ｍのハイサイド駆動回路としたものである。すなわち、この実施形態では、第１実施形態とは逆に、第１の電位源が低電位源ＧＮＤであり、第２の電位源が高電位源ＶINである。
この実施形態のゼロカレントスイッチング回路は、第１実施形態のものと電流の向きが逆である他は、第１実施形態と同じ動作をする。したがって、この実施形態のゼロカレントスイッチング回路においても、ＬＣ共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のターンオン及びターンオフ時のスイッチング損失を低減することができる。
次に、第１の発明の第６実施形態を説明する。
図１０は、第６実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図９に示した回路のうち、第１還流ダイオード１６を第２スイッチング素子１６ａに置き換えたものである。そして、これ以外の構成は、図９に示したものと同じである。
第２スイッチング素子１６ａも、ＯＦＦ状態で、第１還流ダイオード１６と実質的に同様の機能を果たすため、第６実施形態のゼロカレントスイッチング回路の動作は、第５実施形態によるものと実質的に同じである。
次に、第１の発明の第７実施形態を説明する。
図１１は、第７実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路では、図９に示した回路のうち、キャパシタ１４が、負荷Ｍと並列ではなく、スイッチング素子１０及びインダクタ１２と並列に接続されている。さらに、キャパシタ１４と高電位源ＶINとの間に、互いに並列接続された抵抗２０とダイオード２２とが接続されている。そして、これ以外に構成は、図９に示したものと同じである。
第７実施形態では、スイッチング素子１０のターンオン時に、キャパシタ１４は、インダクタ１２とスイッチング素子１０を介して放電電流が流れる。また、スイッチング素子１０のターンオフ時には、キャパシタ１４は、高電位源ＶINからキャパシタ１４と負荷Ｍとを介して低電位源ＧＮＤ側へ向けて充電電流が流れる。
次に、第１の発明の第８実施形態を説明する。
図１２は、第８実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１１に示した第７実施形態によるゼロカレントスイッチング回路のうち、第１還流ダイオード１６を第２スイッチング素子１６ａに置き換えたものである。そして、これ以外の構成は、図１１に示したものと同じである。
第２スイッチング素子１６ａも、ＯＦＦ状態で、第１還流ダイオード１６と実質的に同様の機能を果たすため、第４実施形態のゼロカレントスイッチング回路の動作は、第７実施形態によるものと実質的に同じである。
次に、第１の発明の第９実施形態を説明する。本実施形態は、特にゼロカレントスイッチングを行う場合にインダクタ及びキャパシタへ蓄積されたエネルギーを負荷へ回生することによって、スイッチング時の電力損失を大幅に改善することを特徴とする。
図１３は、第９実施形態によるゼロカレントスイッチング回路の回路図である。図１３に示すゼロカレントスイッチング回路は、負荷Ｍへの供給電力を制御するための負荷駆動制御回路である。第１電位源としての高電位源ＶIN（直流電源の高電位側の端子）と、第２電位源としての低電位源（ＧＮＤ）（直流電源の低電位側の端子）との間に、負荷Ｍと、インダクタ１２と、スイッチング素子１０とが順次に直列に接続されている。
より詳細には、負荷Ｍの一方の端子ｍａは、高電位源ＶINに接続され、スイッチング素子１０の一方の端子１０ａは、低電位源（ＧＮＤ）に接続されている。そして、負荷Ｍの他方の端子ｍｂと、スイッチング素子１０の他方の端子１０ｂとの間に、インダクタ１２が接続されている。
負荷Ｍへの電力供給は、スイッチング素子１０のＯＮ／ＯＦＦによって制御される。スイッチング素子１０のＭＯＳＦＥＴのゲート電極には、ＰＷＭ回路（図示せず）から任意のデューティーとしたＰＷＭ制御信号が入力される。
なお、スイッチング素子１０のターンオン時には、インダクタ１２の働きにより、スイッチング素子の両端子間の電圧が低下を開始しても、スイッチング素子を流れる電流量は直ぐには上昇せず、電圧が０Ｖになってから上昇開始する。これにより、スイッチング素子１０を、スイッチング損失無しで、ＯＦＦ状態からＯＮ状態へターンオンさせることができる。
また、キャパシタ１４が、負荷Ｍと並列に、即ち、スイッチング素子１０及びインダクタ１２と直列に接続されている。さらに、高電位源ＶINとキャパシタ１４との間に、第１整流素子としてのダイオード２２が接続されている。このダイオード２２は、キャパシタ１４から高電位源ＶIN側へ選択的に電流を流す。
また、ダイオード２２とキャパシタ１４との間の第１ノードｎ１と、スイッチング素子１０とインダクタ１２との間の第２ノードｎ２との間に、第２及び第３整流素子としてのダイオード２４及び２６が互いに直列に接続されている。ダイオード２４及び２６は、第２ノードｎ２側から第１ノードｎ１側へ選択的に電流を流す。
さらに、ダイオード２４とダイオード２６との間の第３ノードｎ３と、低電位源ＧＮＤとの間に第２キャパシタ２８が接続されている。
キャパシタ２８と前記キャパシタ１４とは略等しい静電容量値とすることが望ましい。
なお、スイッチング素子１０のターンオフ時には、キャパシタ２８の働きにより、スイッチング素子を流れる電流が下降開始しても、スイッチング素子の両端間の電圧は直ぐには上昇せず、電流が０Ａになってから上昇開始する。これにより、スイッチング素子１０を、スイッチング損失無しで、ＯＮ状態からＯＦＦ状態へターンオフさせることができる。
さらに、本実施形態では、スイッチング素子１０のターンオン時に、インダクタ１２を流れた電流の一部を導いて、キャパシタ１４の充電に充てることができる。このため、ターンオン時に、インダクタ１２に直列接続されたスイッチング素子１０を流れる電流の増加を抑制することができる。そのうえ、キャパシタ１４に蓄えられたエネルギーを負荷Ｍへ還流させることによって、電力損失を低減し、より高効率のゼロカレントスイッチング回路を構成することができる。
また、第１還流回路としての第１還流ダイオード１６が、負荷Ｍに並列に接続されている。第１還流ダイオード１６は、スイッチング素子１０のターンオフ時の負荷Ｍの誘導起電力による回生電流を循環させることにより、サージ電圧の発生を防止している。
第２還流回路として、互いに直列に接続された抵抗３０及びキャパシタ３１が、インダクタ１２に並列に接続されている。抵抗３０及びキャパシタ３１は、スイッチング素子１０のターンオン及びターンオフ時に、インダクタ１２とキャパシタ２８及びキャパシタ１４の電圧と電流とが共振して高周波の交番電流が流れるのを防止するダンパ回路として作用する。
以下、図１４のタイミングチャート及び図１５Ａ〜図１５Ｅを参照して、図１３に示した本実施形態における動作例を説明する。
図１５Ａは、図１４のタイミングチャートにおける時刻ｔ０〜ｔ１のゼロカレントスイッチング回路の動作を表し、図１５Ｂは、時刻ｔ１〜ｔ２の動作を表し、図１５Ｃは、時刻ｔ２〜ｔ３の動作を表し、図１５Ｄは、時刻ｔ３〜ｔ４の動作を表し、図１５Ｅは、時刻ｔ４〜ｔ５の動作を表す。
まず、図１４のタイミングチャートの時刻ｔ０〜ｔ１におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ０以前に、スイッチング素子１０のゲート電圧ＶGが「Ｌ」から「Ｈ」へ向けて上昇を開始する。そして、時刻ｔ０に、ゲート電圧ＶGがスイッチング素子１０のＭＯＳＦＥＴのターンオン閾値に到達すると、ＭＯＳＦＥＴのドレイン−ソース間電圧ＶQが低下を開始する。しかし、インダクタ１２の特性のため、時刻ｔ０〜ｔ１において、インダクタ１２を流れる電流ＩLは、０Ａのままである。このため、インダクタ１２に直列接続されたスイッチング素子１０を流れる電流ＩQも０Ａのままである。したがって、時刻ｔ０〜ｔ１におけるスイッチング素子１０におけるスイッチング損失は０である。
次に、時刻ｔ０以前においては、負荷Ｍの誘導起電力による電流ＩOUTが第一還流ダイオード１６を順方向に還流していることから、スイッチング素子１０のＭＯＳＦＥＴのドレイン−ソース電圧ＶQは、概ね高電位源ＶINの電位と等しい。従って、ダイオード２４は順方向にバイアスされてキャパシタ２８の電圧ＶC（２８）は高電位源ＶINの電圧と略等しくなるように充電されている。同時にキャパシタ１４とダイオード２２とを直列接続した両端の電位差は、第一還流ダイオード１６の順方向電圧降下量と等しく、且つダイオード２６のアノード側であるノードｎ３の電位は前記スイッチング素子１０のドレイン電位ＶQと概ね等しいから、キャパシタ１４の両端の電圧ＶC（１４）は略０Ｖである。
図１５Ａに、時刻ｔ０〜ｔ１のゼロカレントスイッチング回路を流れる電流を示す。時刻ｔ０以前のスイッチング素子１０のターンオフ時の負荷Ｍの誘導起電力による電流ＩOUTが、第１還流ダイオード１６を循環している。したがって、時刻ｔ０〜ｔ１では、上述のように、スイッチング素子１０にもインダクタ１２にも電流は流れていない。
時刻ｔ０〜ｔ１にかけて、スイッチング素子１０を、実質的にスイッチング損失無しで、ＯＦＦ状態からＯＮ状態へターンオンさせることができる。
次に、図１４のタイミングチャートの時刻ｔ１〜ｔ２におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ１までに、スイッチング素子１０のＭＯＳＦＥＴのドレイン−ソース間電圧ＶQが、０Ｖにまで低下する。その後、時刻ｔ１から時刻ｔ２にかけて、インダクタ１２を流れる電流ＩL、及びスイッチング素子１０を流れる電流ＩQが徐々に増加する。時刻ｔ１以降、第１還流ダイオード１６を循環する電流が徐々に減少して０Ａとなる。続いて、キャパシタ２８を放電する電流ＩC（２８）と、ダイオード２６を介して直列接続されたことによって、この電流ＩC（２８）と等しい電流値でキャパシタ１４を充電する電流ＩC（１４）も流れる。このため、電流ＩQ及び電流ＩLは、キャパシタ２８を放電する電流ＩC（２８）、及び電流ＩC（２８）と等しい値でキャパシタ１４を充電する電流ＩC（１４）とが加算された電流値まで上昇する。しかし、時刻ｔ１〜ｔ２におけるスイッチング素子１０のドレイン−ソース間電圧ＶQは、既に０Ｖとなっている。したがって、時刻ｔ１〜ｔ２におけるスイッチング素子１０におけるスイッチング損失も０である。
ここで、インダクタ１２とキャパシタ２８とキャパシタ１４との関係について説明する。キャパシタ２８はノードｎ３においてダイオード２６を順方向にしてキャパシタ１４の一方の側と接続される。また、キャパシタ１４の他方の側はインダクタ１２を介してスイッチング素子１０のＭＯＳＦＥＴのドレインと接続してある。
スイッチング素子１０がターンオンする直前のタイミングにおけるキャパシタ２８とキャパシタ１４の初期充電状態は前述の如く、それぞれＶIN（＝キャパシタ２８）と０（＝キャパシタ１４）である。
ここで、スイッチング素子１０がターンオンすると、キャパシタ２８に充電されていたエネルギー（１／２×Ｃ×Ｖ2）は電流ＩLとなってインダクタ１２へ移動する。
さらにインダクタ１２の電流エネルギーはキャパシタ１４を充電して電圧エネルギーとして該キャパシタ１４へ蓄電される。
後述するように、スイッチング素子１０がターンオフする際にゼロカレントスイッチングを実現するには、スイッチング素子１０がオフする直前までにキャパシタ２８が放電されてノードｎ３の電位が低いことが必要である。
そのため、本実施形態においては、スイッチング素子１０がターンオンするときに、キャパシタ２８の電荷をインダクタ１２の電流に置き換えた後にキャパシタ１４を充電するものとした。これをエネルギーの移動で表現すればキャパシタ２→インダクタ１２→キャパシタ１４の順で移動させることになる。
一方、図１に示す第１の発明の第１実施形態においては、スイッチング素子１０がターンオンしたときにキャパシタ１４を充電した電流はインダクタ１２を流れる。しかし、一旦インダクタ１２に蓄えられた電流はダイオード１８を介して還流するから、このインダクタ１２の内部抵抗及びダイオード１８の順方向電圧降下と還流電流を掛け合わせた電力損失によって熱エネルギーとして放出されることになる。
これと比較して、本実施の形態によればインダクタ１２と並列に還流ダイオードが存在しないから、インダクタの電流エネルギーは損失することなく、キャパシタ１４へ移送されるようになっている。
図１５Ｂに、時刻ｔ１〜ｔ３のゼロカレントスイッチング回路を流れる電流を示す。負荷Ｍを流れる電流ＩOUTとキャパシタ２８の放電電流ＩC（２８）とキャパシタ１４の充電電流ＩC（１４）とが合流して、インダクタ１２を流れる電流ＩLとなる。さらに、この電流ＩLは、そのままインダクタ１２に直列接続されたスイッチング素子１０を流れる電流ＩQとなる。
次に、図１４のタイミングチャートの時刻ｔ１２におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ１を起点にインダクタ１２の電流が増加し、キャパシタ２８を放電する電流がキャパシタ１４を充電するから、このキャパシタ１４の電圧ＶC（１４）が増加する。このとき、キャパシタ１４と接続されたＶOUTの電圧は時刻ｔ１２において０Ｖを通過しながら下降する。ところで、負荷Ｍを流れる電流ＩOUTの平均値は、通常高電位源ＶINと低電位源ＧＮＤとの間の電圧とスイッチング素子１０のＰＷＭ駆動デューティーとの掛け算に比例する。
ＩOUT平均値 ＝（ＶIN−ＧＮＤ）×ＤＵＴＹ／Ｒ
Ｒは負荷Ｍの直流抵抗分
ところが、上記時刻ｔ１２以降ではＶOUTの電位が低電位源ＧＮＤの電位よりも低い電位まで下降するので、負荷Ｍの電流ＩOUTの瞬時値は図１４に示すように時刻ｔ１２から時刻ｔ４に至るまで上記ＩOUT平均値よりも大きくなる。
以上のようにして、スイッチング素子１０がターンオンする以前にキャパシタ２８へ蓄えられていた電圧（エネルギー）は、スイッチング素子１０がターンオンしたあとのプロセスにおいて、キャパシタ１４へ移送されて、負荷Ｍへ印加される電圧が増加する方向へＶOUTを変化させる。その結果、負荷Ｍの電流ＩOUTが増大することによって前記キャパシタ２８のエネルギーが負荷Ｍの消費電力となるように作用する。
次に、図１４のタイミングチャートの時刻ｔ２〜ｔ３におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ２〜ｔ３において、スイッチング素子１０は、ＯＮ状態である。キャパシタ２８の電圧ＶC（２８）は時刻ｔ２において０Ｖとなる。一方、インダクタ１２の電流ＩLはキャパシタ２８を放電したときの電流値を維持しようと働いて、時刻ｔ２以降も流れ続ける。そして、電流ＩL及び直列に接続されたスイッチング素子１０の電流ＩQはキャパシタ１４を充電しながら減少していき、時刻ｔ３において定常状態となる。したがって、時刻ｔ２から時刻ｔ３の間にもキャパシタ１４が充電されて、キャパシタ１４の電圧ＶC（１４）は高電位源ＶINの２倍の電圧まで増加を続ける。これによって、負荷Ｍの他方の端子ｍｂの電位ＶOUTは下降を続けて、時刻ｔ３では、高電位源ＶINの電圧×（−１）にまで低下する。この時、負荷Ｍの電流ＩOUTは最大値となってキャパシタ２８に蓄えられたエネルギーを負荷Ｍへ回生する。
図１５Ｂに、時刻ｔ１〜ｔ３のゼロカレントスイッチング回路を流れる電流を示す。負荷Ｍを流れる電流ＩOUTとキャパシタ２８の放電電流ＩC（２８）とキャパシタ１４の充電電流ＩC（１４）とが合流して、インダクタ１２を流れる電流ＩLとなる。さらに、この電流ＩLは、そのままインダクタ１２に直列接続されたスイッチング素子１０を流れる電流ＩQとなる。
次に、図１４のタイミングチャートの時刻ｔ３〜ｔ４におけるゼロカレントスイッチング回路の動作を説明する。時刻ｔ３〜ｔ４においてインダクタ１２の電流ＩLとスイッチング素子１０の電流ＩQは定常状態である。キャパシタ２８の電圧ＶC（２８）は既に放電されて０Ｖであり、キャパシタ１４の電圧ＶC（１４）は時刻ｔ３において高電位源ＶINの２倍の値まで充電された後、時刻ｔ３〜ｔ４の間にキャパシタ１４の電流ＩC（１４）が負荷Ｍを流れながら放電する。そして、時刻ｔ４で高電位源ＶINの電圧と略等しい電圧にて定常状態となる。
図１５Ｃに、時刻ｔ３〜ｔ４のゼロカレントスイッチング回路を流れる電流を示す。負荷Ｍを流れる電流ＩOUTはスイッチング素子１０を流れる電流ＩQ（＝インダクタ１２を流れる電流ＩL）とキャパシタ１４を流れる電流ＩC（１４）との合成となる。
図１４のタイミングチャートの時刻ｔ４〜ｔ５におけるゼロカレントスイッチング回路は、スイッチング素子１０がＯＮ状態であり、各キャパシタ２８及び１４の電圧が飽和状態にあるから、キャパシタの電流は０Ａであり、スイッチング素子１０の電流ＩQとインダクタ１２の電流ＩLとは負荷Ｍの電流ＩOUTと等しくなって定常状態にある。
図１５Ｄに、時刻ｔ４〜ｔ５のゼロカレントスイッチング回路を流れる電流を示す。負荷Ｍを流れる電流ＩOUTは、スイッチング素子１０を流れる電流ＩQ及びインダクタ１２を流れる電流ＩLと等しくなる。
次に、図１４のタイミングチャートの時刻ｔ５〜ｔ７におけるゼロカレントスイッチング回路の動作を説明する。
時刻ｔ５以前に、スイッチング素子１０のゲート電圧ＶGが「Ｈ」から「Ｌ」へ向けて下降を開始する。そして、時刻ｔ５に、ゲート電圧ＶGがスイッチング素子１０のＭＯＳＦＥＴのターンオフ閾値に到達すると、スイッチング素子１０を流れる電流ＩQが下降を開始する。しかし、キャパシタ２８の電圧ＶC（２８）が０Ｖであるため、スイッチング素子１０のＭＯＳＦＥＴのドレイン−ソース間電圧ＶQは、略０Ｖのままである。したがって、時刻ｔ５直後にスイッチング素子１０がターンオフしてスイッチング素子１０の電流ＩQが０Ａに到達するまでの間、ドレイン−ソース間電圧ＶQが０Ｖであるから、スイッチング素子１０におけるスイッチング損失は０である。
続いて、インダクタ１２を介して負荷Ｍの電流ＩOUTによって、キャパシタ２８が充電され、時刻ｔ６においてキャパシタ２８の電圧ＶC（２８）が高電位源ＶINよりも高くなると、ダイオード２４→ダイオード２６→ダイオード２２→負荷Ｍ→インダクタ１２の順に電流ＩLが流れながら、電流ＩLは徐々に減少していき時刻ｔ７において０Ａとなる。同時に、キャパシタ１４の電圧ＶC（１４）は時刻ｔ５以前に高電位源ＶINと略等しいが、インダクタ１２の電流ＩLが減少するのに伴って、負荷Ｍの電流ＩOUTがキャパシタ１４を充電するように流れ始めるから、該キャパシタ１４の電圧ＶC（１４）は徐々に低下して時刻ｔ７において０Ｖとなる。
負荷Ｍの他方の端子ｍｂの電位ＶOUTは、キャパシタ１４の電圧ＶC（１４）の減少に伴って上昇し、時刻ｔ７において高電位源ＶINの電位と略等しくなると同時に、第１還流ダイオード１６に負荷Ｍの還流電流が流れるように作用する。
図１５Ｅに、時刻ｔ５〜ｔ７のゼロカレントスイッチング回路を流れる電流を示す。スイッチング素子１０を流れる電流ＩQが減少したとき、インダクタ１２の電流ＩLがキャパシタ２８を流れてキャパシタ２８を充電する。キャパシタ２８の電圧ＶC（２８）がダイオード２６とダイオード２２を順方向にバイアスする電圧に達すると、電流ＩLはダイオード２６とダイオード２２と負荷Ｍを通って、再びインダクタ１２へと還流しながら減少する。同時に、負荷Ｍの端子ｍｂの電圧ＶOUTが上昇しながらキャパシタ１４を充電する電流ＩC（１４）が流れる。
やがて、電圧ＶOUTが高電位源ＶINの電圧と等しくなるまで上昇すると、インダクタＩLの電流が０Ａとなり、キャパシタ２８の電圧ＶC（２８）が高電位源ＶINの電圧と略等しくなり、キャパシタ１４の電圧ＶC（１４）が０Ｖとなり、スイッチング素子１０の電流ＩQは０Ａで、負荷Ｍの電流は第１還流ダイオード１６を通って循環して、図１５Ａに示した状態となる。
このように、時刻ｔ５〜ｔ７にかけて、スイッチング素子１０を、スイッチング損失無しで、ＯＮ状態からＯＦＦ態へターンオフさせることができる。
このように、本実施形態のゼロカレントスイッチング回路によれば、ＬＣ共振特性を利用せず、簡単な回路構成で、かつスイッチング素子のターンオン及びターンオフ時に電流の上昇と電圧の上昇とを抑制するインダクタ及びキャパシタに蓄えられたエネルギーを負荷側へ回生させることができるから、スイッチング素子のスイッチング損失を低減することができると同時に、各素子に蓄えられたエネルギーを損失することなく負荷に消費させることで、高効率のゼロカレントスイッチング回路装置を提供することができる。
さらに、本発明のゼロカレントスイッチング回路は図２及び図１４に示す如く、出力端子の電圧信号ＶOUTが０Ｖから上昇する時間、及び電源電圧から下降する時間をインダクタ及びキャパシタの値によって任意に設定可能であるから、負荷Ｍへの配線から放出される放射ノイズを低減する手法の一つとしての公知技術における矩形波信号の遷移時間増大に関して、容易に対応可能であるという優れた特徴を有する。
次に、第１の発明の第１０実施形態を説明する。
図１６は、第１０実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１３に示した回路のうち、第１還流ダイオード１６を第２スイッチング素子１６ａに置き換えたものである。そして、これ以外の構成は、図１３に示したものと同じである。
第２スイッチング素子１６ａも、ＯＦＦ状態で、第１還流ダイオード１６と実質的に同様の機能を果たすため、第１０実施形態のゼロカレントスイッチング回路の動作は、第９実施形態によるものと実質的に同じである。
次に、第１の発明の第１１実施形態を説明する。
図１７は、第１１実施形態によるゼロカレントスイッチング回路の回路図である。この実施形態のゼロカレントスイッチング回路は、図１３に示した第１実施形態によるものに対して、スイッチング素子１０等を、負荷Ｍのハイサイド駆動回路としたものである。すなわち、この実施形態では、第１実施形態とは逆に、第１の電位源が低電位源ＧＮＤであり、第２の電位源が高電位源ＶINである。
この実施形態のゼロカレントスイッチング回路は、第１実施形態のものと電流の向きが逆である他は、第１実施形態と同じ動作をする。したがって、この実施形態のゼロカレントスイッチング回路においても、ＬＣ共振特性を利用せず、かつ簡単な回路構成でスイッチング素子のターンオン及びターンオフ時のスイッチング損失を低減することができる。
次に、第１の発明の第１２実施形態を説明する。
図１８は、第１２実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１７に示した回路のうち、第１還流ダイオード１６を第２スイッチング素子１６ａに置き換えたものである。そして、これ以外の構成は、図１５に示したものと同じである。
第２スイッチング素子１６ａも、ＯＦＦ状態で、第１還流ダイオード１６と実質的に同様の機能を果たすため、第１２実施形態のゼロカレントスイッチング回路の動作は、第１１実施形態によるものと実質的に同じである。
次に、第１の発明の第１３実施形態を説明する。
図１９は、第１３実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１３に示した回路のうち、キャパシタ２８の接続先を低電位源ＧＮＤから、高電位源ＶINへ変更したものである。そして、これ以外の構成は、図１３に示したものと同じである。
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ２８の所定タイミングにおける定常状態の充電電圧が０Ｖであるか、ＶINであるかに関わらず、同じ作用をするため、第１３実施形態のゼロカレントスイッチング回路の動作は、第９実施形態によるものと実質的に同じである。
次に、第１の発明の第１４実施形態を説明する。
図２０は、第１４実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１６に示した回路のうち、キャパシタ２８の接続先を低電位源ＧＮＤから、高電位源ＶINへ変更したものである。そして、これ以外の構成は、図１６に示したものと同じである。
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ２８の所定タイミングにおける定常状態の充電電圧が０Ｖであるか、ＶINであるかに関わらず、同じ作用をするため、第１３実施形態のゼロカレントスイッチング回路の動作は、第１０実施形態によるものと実質的に同じである。
次に、第１の発明の第１５実施形態を説明する。
図２１は、第１５実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１７に示した回路のうち、キャパシタ２８の接続先を高電位源ＶINから低電位源ＧＮＤへ変更したものである。そして、これ以外の構成は、図１７に示したものと同じである。
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ２８の所定タイミングにおける定常状態の充電電圧が０Ｖであるか、ＶINであるかに関わらず、同じ作用をするため、第１３実施形態のゼロカレントスイッチング回路の動作は、第１１実施形態によるものと実質的に同じである。
次に、第１の発明の第１６実施形態を説明する。
図２２は、第１６実施形態によるゼロカレントスイッチング回路の回路図である。このゼロカレントスイッチング回路は、図１３に示した回路のうち、キャパシタ２８の接続先を高電位源ＶINから低電位源ＧＮＤへ変更したものである。そして、これ以外の構成は、図１８に示したものと同じである。
キャパシタの働きは、キャパシタに流れる電流を積分して電圧の変化に置き換えるものであるから、キャパシタ２８の所定タイミングにおける定常状態の充電電圧が０Ｖであるか、ＶINであるかに関わらず、同じ作用をするため、第１３実施形態のゼロカレントスイッチング回路の動作は、第１２実施形態によるものと実質的に同じである。
次に、第２の発明の実施形態を説明する。図２３に、第２の発明の実施形態によるフルブリッジ回路の回路図を示す。図２３に示すフルブリッジ回路は、第１ローサイドスイッチング回路３４及び第２ローサイドスイッチング回路３８が、図１３に示したゼロカレントスイッチング回路で構成され、第１ハイサイドスイッチング回路３２及び第２ハイサイドスイッチング回路３６が、図１７に示したゼロカレントスイッチング回路で構成されている。
第１ハイサイドスイッチング回路３２及び第２ローサイドスイッチング回路３８のスイッチング素子１０のＦＥＴのゲートには、ＰＷＭ回路（図示せず）から同期したＰＷＭ制御信号ＶG1及びＶG4がそれぞれ入力される。また、第２ハイサイドスイッチング回路３６及び第１ローサイドスイッチング回路３４のスイッチング素子１０のＦＥＴのゲートには、ＰＷＭ回路から、同期して反転したＰＷＭ制御信号ＶG2及びＶG3がそれぞれ入力される。
このように、フルブリッジ回路を構成する各スイッチング回路３２、３４、３６及び３８が、それぞれスイッチング損失の無いスイッチング回路を含むゼロカレントスイッチング回路で構成されている。このため、フルブリッジ全体でのスイッチング損失が大きく低減される。
上述した各実施形態においては、本発明を特定の条件で構成した例について説明したが、本発明は種々の変更及び組み合わせを行うことができ、これに限定されるものではない。例えば、上述した実施形態においては、本発明を、負荷への供給電力をＰＷＭ制御するための負荷駆動装置としてのゼロカレントスイッチング回路及びフルブリッジ回路として説明したが、本発明の用途はＰＷＭ制御用の負荷駆動装置に限定されない。
また、本発明で開示したゼロスイッチング回路に用いた各整流素子は、ＭＯＳＦＥＴに置き換えることで、ダイオードの順方向電圧降下による電力損失を低減できることは容易に想定されるべきである。
１０ スイッチング素子
１２ インダクタ
１４ キャパシタ
１６ 第１還流ダイオード
１６ａ 第２スイッチング素子
１８ 第２還流ダイオード
２０ 抵抗
２２、２４、２６ ダイオード
２８ 第２キャパシタ
３０ 抵抗
３１ キャパシタ
３２ 第１ハイサイドスイッチング回路
３４ 第１ローサイドスイッチング回路
３６ 第２ハイサイドスイッチング回路
３８ 第２ローサイドスイッチング回路

Claims (3)

  1. 負荷への供給電力を制御するためのゼロカレントスイッチング回路であって、
    第１電位源に一方の端子が接続された前記負荷の他方の端子と第２電位源との間に接続されたスイッチング素子と、
    前記第２電位源に一方の端子が接続された前記スイッチング素子の他方の端子と前記負荷の前記他方の端子との間に接続されたインダクタと、
    前記負荷、又は、前記スイッチング素子及び前記インダクタと並列接続されたキャパシタと、
    前記負荷と並列接続された第１還流回路と、
    前記インダクタと並列接続された第２還流回路と、
    を備えたことを特徴とするゼロカレントスイッチング回路。
  2. 前記第１電位源と前記キャパシタとの間に接続された、前記第２電位源側から前記第１電位源側へ選択的に電流を流す第１整流素子と、
    前記第１整流素子と前記キャパシタとの間の第１ノードと、前記スイッチング素子と前記インダクタとの間の第２ノードとの間に接続された、前記第２ノード側から前記第１ノード側へ選択的に電流を流す、互いに直列接続された第２及び第３整流素子と、
    前記第２整流素子と前記第３整流素子との間の第３ノードと、前記第１又は第２電位源との間に接続された第２キャパシタと、
    を更に備えたことを特徴とする請求項１記載のゼロカレントスイッチング回路。
  3. ４つのスイッチング回路を備えたフルブリッジ回路であって、
    前記４つのスイッチング回路を、請求項１又は２記載のゼロカレントスイッチング回路で構成した
    ことを特徴とするフルブリッジ回路。
JP2013098648A 2013-05-08 2013-05-08 ゼロカレントスイッチング回路及びフルブリッジ回路 Expired - Fee Related JP5841098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013098648A JP5841098B2 (ja) 2013-05-08 2013-05-08 ゼロカレントスイッチング回路及びフルブリッジ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013098648A JP5841098B2 (ja) 2013-05-08 2013-05-08 ゼロカレントスイッチング回路及びフルブリッジ回路

Publications (2)

Publication Number Publication Date
JP2014220913A true JP2014220913A (ja) 2014-11-20
JP5841098B2 JP5841098B2 (ja) 2016-01-13

Family

ID=51938900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013098648A Expired - Fee Related JP5841098B2 (ja) 2013-05-08 2013-05-08 ゼロカレントスイッチング回路及びフルブリッジ回路

Country Status (1)

Country Link
JP (1) JP5841098B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095830A1 (ja) 2021-11-29 2023-06-01 株式会社今仙電機製作所 スイッチング回路、インバータ回路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10127048A (ja) * 1996-10-15 1998-05-15 Matsushita Electric Works Ltd 電力変換装置
JPH11506599A (ja) * 1995-01-23 1999-06-08 ヴァージニア・テック・インテレクチュアル・プロパティーズ・インコーポレーテッド 新規なソフト・スイッチ３相ブースト整流器及び電圧インバータ
JP2003250275A (ja) * 2002-02-25 2003-09-05 Nissan Motor Co Ltd 電力変換装置
JP2006504382A (ja) * 2002-10-23 2006-02-02 フェアーチャイルド セミコンダクター コーポレイション 最小化された伝導損を有するゼロ電圧スイッチング単式スイッチ型共振直流リンク
JP2009171678A (ja) * 2008-01-11 2009-07-30 Toyota Motor Corp 電力変換ユニット及び電気自動車
JP2011083092A (ja) * 2009-10-06 2011-04-21 Hitachi Appliances Inc 電源装置
JP2012016142A (ja) * 2010-06-30 2012-01-19 Denso Corp ソフトスイッチング用駆動回路およびその製造方法
WO2013035671A1 (ja) * 2011-09-05 2013-03-14 株式会社ＭＥＲＳＴｅｃｈ 電力変換装置、制御方法、及び、プログラム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11506599A (ja) * 1995-01-23 1999-06-08 ヴァージニア・テック・インテレクチュアル・プロパティーズ・インコーポレーテッド 新規なソフト・スイッチ３相ブースト整流器及び電圧インバータ
JPH10127048A (ja) * 1996-10-15 1998-05-15 Matsushita Electric Works Ltd 電力変換装置
JP2003250275A (ja) * 2002-02-25 2003-09-05 Nissan Motor Co Ltd 電力変換装置
JP2006504382A (ja) * 2002-10-23 2006-02-02 フェアーチャイルド セミコンダクター コーポレイション 最小化された伝導損を有するゼロ電圧スイッチング単式スイッチ型共振直流リンク
JP2009171678A (ja) * 2008-01-11 2009-07-30 Toyota Motor Corp 電力変換ユニット及び電気自動車
JP2011083092A (ja) * 2009-10-06 2011-04-21 Hitachi Appliances Inc 電源装置
JP2012016142A (ja) * 2010-06-30 2012-01-19 Denso Corp ソフトスイッチング用駆動回路およびその製造方法
WO2013035671A1 (ja) * 2011-09-05 2013-03-14 株式会社ＭＥＲＳＴｅｃｈ 電力変換装置、制御方法、及び、プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095830A1 (ja) 2021-11-29 2023-06-01 株式会社今仙電機製作所 スイッチング回路、インバータ回路

Also Published As

Publication number Publication date
JP5841098B2 (ja) 2016-01-13

Similar Documents

Publication Publication Date Title
US9614447B2 (en) Control circuits and methods for active-clamp flyback power converters
CN106664020B (zh) 用于多相位降压转换器电路的共享式自举电容器及方法
CN101795076B (zh) 功率变换器以及控制功率变换器的方法
US9246387B2 (en) Output voltage controller, electronic device, and output voltage control method
CN101981794B (zh) 用于调节输出电压的方法
WO2009136602A1 (ja) スイッチング電源装置
TWI542131B (zh) 具零電壓切換能力且以穩定切換頻率運作之可切換降壓轉換器
WO2016055240A1 (en) Pulsed linear power converter
JP2010516223A (ja) スナバを有する電力コンバータ
CN104104224A (zh) 有源缓冲器拓扑
CN107342681B (zh) 用于在半谐振功率转换器中有效切换的方法和装置
JP2006340538A (ja) スイッチング電源装置
US20200119635A1 (en) Resonant switched capacitor dc/dc converter
CN101855817B (zh) 开关电源、控制开关电源的控制电路以及开关电源的控制方法
Barner et al. A 10 MHz, 48-to-5V synchronous converter with dead time enabled 125 ps resolution zero-voltage switching
US20220014105A1 (en) Isolated DC/DC Converter with Secondary-Side Full Bridge Diode Rectifier and Asymmetrical Auxiliary Capacitor
Kumar et al. Current source gate driver for SiC MOSFETs in power electronics applications
JP2006014559A (ja) Ｄｃ−ｄｃコンバータ
JP5841098B2 (ja) ゼロカレントスイッチング回路及びフルブリッジ回路
JP2013135570A (ja) Ｄｃ−ｄｃコンバータ
CN105917564B (zh) 用于操作开关调节器的电路和方法
US20060049811A1 (en) Output voltage ripple reduction technique for burst mode operation of power converter
JP2018046643A (ja) スイッチ駆動回路及びこれを用いたスイッチング電源装置
JP2018085873A (ja) ゼロボルトスイッチング方式のスイッチング電源装置
JP6242353B2 (ja) 出力電圧反転型ｄｃｄｃコンバータ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151112

R150 Certificate of patent or registration of utility model

Ref document number: 5841098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees