JP2012016142A - ソフトスイッチング用駆動回路およびその製造方法 - Google Patents

Abstract

【課題】メインスイッチＳｍのオン状態への切り替えタイミングが基準タイミングに対して有する遅延時間の制御によってオン状態への切り替えがソフトスイッチングとされるものにあって、メインスイッチＳｍに対するオン状態への切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによってソフトスイッチングの制御性が低下すること。
【解決手段】メインスイッチＳｍのゲートには、共通抵抗９６、充電用インダクタ９４、充電用抵抗体９２、および充電用スイッチング素子９０を介して電源８８が接続されている。また、メインスイッチＳｍのゲートおよびエミッタ間には、コンデンサ１１０が接続されている。上記時間差の誤差を低減すべく、充電用インダクタ９４のインダクタンスやコンデンサ１１０の静電容量が調節される。
【選択図】 図４

Description

本発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路およびその製造方法に関する。

ソフトスイッチングを可能とする電力変換回路として、昇圧チョッパ回路の主スイッチング素子にコンデンサを並列接続するとともに、補助スイッチや補助インダクタ等を設けるものが提案されている（特許文献１、非特許文献１）。具体的には、補助スイッチング素子のオン状態への切り替えタイミングに対する主スイッチング素子のオン状態への切り替えタイミングの遅延時間を制御することで、主スイッチング素子に並列接続されたコンデンサの電荷がゼロとなったタイミングで主スイッチング素子をオン状態に切り替え、ひいてはオン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることが提案されている。

特開２００８−２８３８１５号公報

"次世代クリーンエネルギ応用分野における電力変換器を対象としたソフトスイッチング回路方式に関する研究",[online]、[平成２２年６月８日検索]、インターネット＜ＵＲＬ：http://www.kawalab.dnj.ynu.ac.jp/research/power_electronics/Chopper/Chopper1.html＞

ただし、上記ソフトスイッチングを行なうに際しては、上記遅延時間を高精度に制御することが要求される。したがって、補助スイッチング素子や主スイッチング素子に対するオン操作指令と実際にオン状態に切り替わるタイミングとの間に個体差等に起因したずれが生じる場合には、ソフトスイッチングを適切に行なうことができなくなるおそれがある。そしてこうした事態は、従来のハードスイッチングを行なう電力変換回路の駆動系を用いることで実際に生じることが発明者らによって見出されている。

ここで、従来のハードスイッチングを行なう電力変換回路の場合、遅延時間の調節が必要とされるのは、相補的に駆動される一対のスイッチング素子の双方をオフとするためのデッドタイムの設定に限られていた。デッドタイムの設定は、双方がオン状態となる期間の発生を確実に回避することができるものであればよいため、十分なマージンが設けられることが常であった。そして、こうしたマージン設定による制御への影響は、周知のデッドタイム補償等のスイッチング素子の操作信号の補正によって比較的容易に補償することができる。これに対し、上記遅延時間が短くても長くてもソフトスイッチングの効果は目減りしてしまうため、上記マージン設定のような手法を用いることができない。

なお、上記電力変換回路に限らず、電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあっては、ソフトスイッチングを適切に行なうことができなくなるおそれのあるこうした実情も概ね共通したものとなっている。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされるものにあって、スイッチング状態の切り替え指令と実際のスイッチング状態の切り替わりとの時間差のばらつきによるソフトスイッチングの制御性の低下を好適に抑制することのできるソフトスイッチング用駆動回路およびその製造方法を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

請求項１記載の発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路について、該ソフトスイッチング用駆動回路を製造するソフトスイッチング用駆動回路の製造方法において、前記駆動回路を、前記充電用電気経路と前記放電用電気経路とに抵抗体を設けることに加えて、前記充電用電気経路および放電用電気経路の少なくとも一方にインダクタを設けるか前記充電用電気経路および前記放電用電気経路の少なくとも一方にキャパシタを接続するかして構成し、前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、該検出される誤差を低減すべく、前記インダクタのインダクタンスおよび前記キャパシタの静電容量の少なくとも一方を調節する調節工程とを有することを特徴とする。

ソフトスイッチングがなされる電力変換回路のスイッチング素子については、サージによるスイッチング素子の要求耐圧の上昇を招きにくいことから、サージを低減すべく駆動回路の構成を複雑化する動機に乏しい。このため、ソフトスイッチングがなされる電力変換回路のスイッチング素子の駆動回路については、充電用電気経路や放電用電気経路に抵抗体を備えれば十分であるとも考えられる。ただし、こうした抵抗体のみによっては、上記遅延時間の誤差を低減する自由度に乏しく、これによりスイッチング状態の切り替え速度の設定との干渉が避けにくくなる。上記発明では、この点に鑑み、インダクタやキャパシタを設けることで、これを上記遅延時間の誤差を低減するための調節用素子として利用する。これにより、上記遅延時間の誤差を低減する上での自由度を向上させることができ、ひいてはスイッチング状態の切り替え速度の設定との干渉を好適に抑制することができる。

請求項２記載の発明は、請求項１記載の発明において、前記調節工程において、前記抵抗体の抵抗値をさらに調節することを特徴とする。

上記発明では、調節工程において抵抗体の抵抗値を調節することで、上記遅延時間の誤差を低減するための処理がスイッチング状態の切り替え速度の設定に干渉することを好適に抑制することができる。

請求項３記載の発明は、請求項１または２記載の発明において、前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする。

スイッチング状態の切り替え指令の伝達経路の回路特性や電力変換回路の回路特性は温度に応じて変化しうる。一方、電力変換回路は過度の高温となることでその信頼性が低下する懸念がある。上記発明では、この点に鑑み、高温において検出を行なうことで、高温時においてソフトスイッチングを確実に行なうことができるようになる。このため、高温時における電力損失を低減することができ、ひいては過度の温度上昇を回避することができる。

請求項４記載の発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、前記充電用電気経路と前記放電用電気経路とに設けられた抵抗体と、前記充電用電気経路および前記放電用電気経路の少なくとも一方に設けられたインダクタとを備えることを特徴とする。

ソフトスイッチングがなされる電力変換回路のスイッチング素子については、サージによるスイッチング素子の要求耐圧の上昇を招きにくいことから、サージを低減すべく駆動回路の構成を複雑化する動機に乏しい。このため、ソフトスイッチングがなされる電力変換回路のスイッチング素子の駆動回路については、充電用電気経路や放電用電気経路に抵抗体を備えれば十分であるとも考えられる。ただし、こうした抵抗体のみによっては、切り替え指令が駆動対象スイッチング素子に伝達されるまでの時間のばらつきを補償する自由度に乏しく、これによりスイッチング状態の切り替え速度の設定との干渉が避けにくくなる。上記発明では、この点に鑑み、インダクタを設けることで、これを上記遅延時間の誤差を低減するための調節用素子として利用する。これにより、上記遅延時間の誤差を低減する上での自由度を向上させることができ、ひいてはスイッチング状態の切り替え速度の設定との干渉を好適に抑制することができる。特にインダクタは、切り替え指令が駆動対象スイッチング素子に伝達されるまでの時間を遅延させる一方、スイッチング状態の切替速度を高めうる。これに対し、線形素子としての抵抗体は、抵抗値を増加させることで、上記伝達されるまでの時間を遅延させて且つスイッチング速度を遅くする。このため、インダクタを用いることで、抵抗体とは相違する調節が可能となる。

請求項５記載の発明は、請求項４記載の発明において、前記充電用スイッチング素子の入力端子側および前記放電用スイッチング素子の出力端子側の少なくとも一方と前記駆動対象スイッチング素子の導通制御端子とを接続するキャパシタをさらに備えることを特徴とする。

上記発明では、キャパシタを備えることで、上記遅延時間の誤差を低減する上での自由度をさらに向上させることや、供給手段の電圧を安定化させることなどができる。特に、キャパシタによって、インダクタによるスイッチング状態の切り替え速度の上昇を低減する機能をも持たせうる。

請求項６記載の発明は、電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、前記充電用電気経路と前記放電用電気経路とに設けられた抵抗体と、前記充電用スイッチング素子の入力端子側および前記放電用スイッチング素子の出力端子側の少なくとも一方と前記駆動対象スイッチング素子の導通制御端子とを接続するキャパシタとを備えることを特徴とする。

ソフトスイッチングがなされる電力変換回路のスイッチング素子については、サージによるスイッチング素子の要求耐圧の上昇を招きにくいことから、サージを低減すべく駆動回路の構成を複雑化する動機に乏しい。このため、ソフトスイッチングがなされる電力変換回路のスイッチング素子の駆動回路については、充電用電気経路や放電用電気経路に抵抗体を備えれば十分であるとも考えられる。ただし、こうした抵抗体のみによっては、切り替え指令が駆動対象スイッチング素子に伝達されるまでの時間のばらつきを補償する自由度に乏しく、これによりスイッチング状態の切り替え速度の設定との干渉が避けにくくなる。上記発明では、この点に鑑み、キャパシタを設けることで、これを上記遅延時間の誤差を低減するための調節用素子として利用することが可能となる。これにより、上記遅延時間の誤差を低減する上での自由度を向上させることができ、ひいてはスイッチング状態の切り替え速度の設定との干渉を好適に抑制することができる。また、上記利用に代えて、供給手段の電圧を安定化させることもできる。

請求項７記載の発明は、請求項５または６記載の発明において、前記キャパシタは、前記充電用スイッチング素子の入力端子側と前記導通制御端子側とを接続する放電側キャパシタを備えることを特徴とする。

上記発明では、充電経路を介して導通制御端子に電荷を充電するに際し、放電側キャパシタが供給手段に電荷を供給するため、供給手段の出力電圧が低下する事態を好適に抑制することができる。

請求項８記載の発明は、請求項５〜７のいずれか１項に記載の発明において、前記キャパシタは、前記放電用スイッチング素子の出力端子側と前記導通制御端子側とを接続する充電側キャパシタを備え、該充電側キャパシタは、前記導通制御端子から前記充電側キャパシタ側へと進む方向を順方向とする充電側整流手段を備えて前記導通制御端子に接続されるものであり、前記充電側キャパシタに並列に充電側抵抗体が接続されていることを特徴とする。

上記発明では、導通制御端子の充電速度を充電側キャパシタの静電容量によって調節して且つ、導通制御端子の放電速度については、充電側キャパシタの影響を受けないようにすることができる。

請求項９記載の発明は、請求項５〜８のいずれか１項に記載の発明において、前記充電用電気経路および前記放電用電気経路の少なくとも一方に設けられたインダクタをさらに備えることを特徴とする。

上記発明では、インダクタを備えることで、上記遅延時間の誤差を低減する上での自由度をさらに向上させることができる。特にインダクタは、切り替え指令が駆動対象スイッチング素子に伝達されるまでの時間を遅延させる一方、スイッチング状態の切替速度を高めうる。これに対し、線形素子としての抵抗体は、抵抗値を増加させることで、上記伝達されるまでの時間を遅延させて且つスイッチング速度を遅くする。このため、インダクタを用いることで、抵抗体とは相違する調節が可能となる。これにより、例えばインダクタによって上記伝達される時間を遅延させる際にスイッチング状態の切り替え速度が上昇することをキャパシタによって低減することなどもできる。

請求項１０記載の発明は、請求項４、５、９のいずれか１項に記載の発明において、前記インダクタは、前記充電用電気経路であって前記放電用電気経路でない経路に、充電用インダクタを備えることを特徴とする。

上記発明では、充電用インダクタのインダクタンスによって導通制御端子の充電特性を調節して且つ、このインダクタンスによって導通制御端子の放電特性が影響を受けないようにすることができる。

請求項１１記載の発明は、請求項４，５，９、１０のいずれか１項に記載の発明において、前記インダクタは、前記放電用電気経路であって前記充電用電気経路でない経路に、放電用インダクタを備えることを特徴とする。

上記発明では、放電用インダクタのインダクタンスによって導通制御端子の放電特性を調節して且つ、このインダクタンスによって導通制御端子の充電特性が影響を受けないようにすることができる。

請求項１２記載の発明は、請求項４〜１１のいずれか１項に記載の発明において、前記導通制御端子側から前記充電用スイッチング素子側へと進む方向を順方向とするダイオードをさらに備えることを特徴とする。

上記発明では、駆動回路内の電流の変化に起因したサージをダイオードによって抑制することができる。

請求項１３記載の発明は、請求項４〜１２のいずれか１項に記載の発明において、前記駆動対象スイッチング素子の出力端子側から前記導通制御端子側へと進む方向を順方向とするツェナーダイオードをさらに備えることを特徴とする。

上記発明では、駆動回路内の電流の変化に起因したサージをツェナーダイオードによって抑制することができる。

請求項１４記載の発明は、請求項４〜１３のいずれか１項に記載の発明において、前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記キャパシタが並列接続されたスイッチング素子をオン操作するものであることを特徴とする。

請求項１５記載の発明は、請求項４〜１４のいずれか１項に記載の発明において、前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差を制御することでなされるものであり、前記駆動対象スイッチング素子は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方であることを特徴とする。

請求項１６記載の発明は、請求項４〜１５のいずれか１項に記載の発明において、前記駆動対象スイッチング素子は、スイッチング状態のオン状態への切り替えとオフ状態への切り替えの双方ともソフトスイッチングとされるものであることを特徴とする。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるソフトスイッチング処理を示すタイムチャート。 同実施形態にかかるソフトスイッチング処理を示すタイムチャート。 同実施形態にかかるインターフェースおよびドライブユニットの回路構成を示す回路図。 同実施形態にかかる調節原理を説明するための図。 同実施形態にかかる調節原理を説明するための図。 同実施形態にかかる遅延時間の誤差の検出工程を示す図。 同実施形態にかかる遅延時間の調節工程を示す図。 第２の実施形態にかかるドライブユニットの回路構成を示す回路図。 上記各実施形態の変形例にかかるドライブユニットの回路構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかるソフトスイッチング用信号伝達装置を車載主機との間の電力の授受を司る電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステム構成を示す。

図示されるモータジェネレータ１０は、車載主機であり、その回転軸（回転子）は、駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータ１２およびコンバータＣＶを介して高電圧バッテリ１４およびコンデンサ１６に接続されている。ここで、高電圧バッテリ１４は、その端子電圧が百Ｖ以上となる高電圧の２次電池である。

上記コンバータＣＶは、基本的には、メインスイッチＳｍがオン状態とされることで高電圧バッテリ１４からの電力をインダクタ２０，２２に蓄え、メインスイッチＳｍがオフされることでインダクタ２０，２２の充填エネルギをダイオード２４を介して出力端子側（コンデンサ２６）に出力する周知の昇圧チョッパ回路である。ただし本実施形態では、上記メインスイッチＳｍを絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）としていることから、これにダイオードＤｍを逆並列に接続している。なお、高電圧バッテリ１４への電力の回生を可能とするうえでは、ダイオード２４にさらにスイッチング素子を並列接続し昇降圧チョッパ回路とすることが望ましいが、以下の内容と直接関係しないためこれについての記載を省略している。

上記コンバータＣＶは、上記昇圧チョッパ回路に加えて、ソフトスイッチングを行なうための補助回路を備えている。すなわち、メインスイッチＳｍには、ダイオード２８およびコンデンサ３０の直列接続体が並列接続されている。そして、これらダイオード２８とコンデンサ３０との接続点（ダイオード２８のカソード）には、ダイオードＤｓを介してＩＧＢＴ（サブスイッチＳｓ）の入力端子が接続され、サブスイッチＳｓの出力端子は、インダクタ２０，２２の接続点に接続されている。

上記メインスイッチＳｍやサブスイッチＳｓのゲートには、ドライブユニットＤＵが接続されている。ドライブユニットＤＵは、駆動対象となるスイッチング素子のゲート電圧を操作してこれを駆動する。また、ドライブユニットＤＵは、メインスイッチＳｍやサブスイッチＳｓの備えるセンス端子Ｓｔから出力される微少電流に基づき、メインスイッチＳｍやサブスイッチＳｓを流れる電流が閾値電流以上であるか否かを判断し、閾値電流以上であると判断される場合にこれを強制的に停止する機能を有する。

上記モータジェネレータ１０やインバータ１２、コンバータＣＶ、高電圧バッテリ１４等は、車載低電圧システムから絶縁された車載高電圧システムを構成している。一方、車載低電圧システムには、高電圧バッテリ１４と比較して低い端子電圧（例えば数Ｖ〜十数Ｖ）を有する低電圧バッテリ５０を電源とする制御装置５２が備えられている。制御装置５２は、モータジェネレータ１０の制御量を制御すべくインバータ１２やコンバータＣＶを操作する。詳しくは、モータジェネレータ１０の制御量を制御する上で適切な電圧となるようにコンバータＣＶの出力電圧を制御する。この出力電圧の制御のために、制御装置５２は、メインスイッチＳｍの操作信号ｇｍとサブスイッチＳｓの操作信号ｇｓとを生成してインターフェース４０を介してドライブユニットＤＵに出力する。ドライブユニットＤＵでは、操作信号ｇｍ、ｇｓに応じてメインスイッチＳｍやサブスイッチＳｓを操作する。

なお、上記インターフェース４０は、基本的には、低電圧システムと高電圧システムとを絶縁するものであるが、その１次側には、ドライブユニットＤＵにおいて閾値電流以上である旨判断された場合にコンバータＣＶやインバータ１２をシャットダウンするフェール処理部４２等をさらに備えている。ここで、フェール処理部４２は、例えば特開２００９−６０３５８号公報に記載されたもの等によって構成すればよい。

次に、図２及び図３に基づき、本実施形態にかかるソフトスイッチング制御について説明する。ここで、図２および図３に記載したタイムチャートは、いずれも同じものであり、タイムチャート上方のモード１〜４についての電流の流れが等が図２に、またモード５〜８についての電流の流れ等が図３にそれぞれ記載されている。上記タイムチャートにおいて、（ａ）は、メインスイッチＳｍの状態を示し、（ｂ）は、サブスイッチＳｓの状態を示し、（ｃ）は、インダクタ２２の電流ｉＬと、サブスイッチＳｓを流れる電流との推移を示し、（ｄ）は、メインスイッチＳｍの入出力端子間電圧（コレクタエミッタ間電圧Ｖｃｅ）と、これを流れる電流との推移を示す。以下、モード１〜モード８について、順次説明する。
「モード１」
メインスイッチＳｍおよびサブスイッチＳｓの双方がオフ状態となる状態である。高電圧バッテリ１４からの電流がインダクタ２０，２２、ダイオード２４を介してコンデンサ２６に流入する。ここで、インダクタ２０，２２を流れる電流は、高電圧バッテリ１４の端子電圧である入力電圧ＶｉｎとコンバータＣＶの出力電圧Ｖｏｕｔとの差に比例した速度で漸減する。なお、コンデンサ３０の充電電圧は、出力電圧Ｖｏｕｔ相当となっているため、ダイオードＤｓはオフ状態となっている。
「モード２」
メインスイッチＳｍをオフ状態としたままサブスイッチＳｓをオン状態とする状態である。これにより、インダクタ２０およびインダクタ２２の接続点がコンデンサ３０の正極と短絡されるため、接続点の電圧は、出力電圧Ｖｏｕｔ相当となる。このため、インダクタ２２の両端には電圧が印加されなくなり、インダクタ２２には、モード２への切り替え時の電流が継続して流れようとする。一方、インダクタ２０の両端に印加される電圧の絶対値は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差に増大し、これにより、インダクタ２０を流れる電流の漸減速度が増大する。インダクタ２０を流れる電流の減少量がサブスイッチＳｓを流れる電流の増加量となる。これにより、サブスイッチＳｓ、インダクタ２２、およびダイオードＤｓを備えるループ回路に電流が流れ、この電流は漸増する。この電流は、サブスイッチＳｓがオン状態となった後、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差をインダクタ２０のインダクタンスによって除算した値に比例して増大するため、サブスイッチＳｓをオン状態に切り替える際にこれに流れる電流は基本的にゼロとなる。このため、サブスイッチＳｓのオン状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード３」
インダクタ２０を流れる電流が漸減してゼロとなった時点である。このときには、ダイオード２４から出力される電流もゼロとなり、インダクタ２２、ダイオードＤｓおよびサブスイッチＳｓを備えるループ回路に電流が流れる。
「モード４」
コンデンサ３０の充電電圧が高電圧バッテリ１４の端子電圧（Ｖｉｎ）よりも高いために、コンデンサ３０がインダクタ２０を介して高電圧バッテリ１４に放電する状態である。
「モード５」
コンデンサ３０の充電電荷がゼロとなり、インダクタ２０を流れる電流がゼロとなった状態である。なお、コンデンサ３０の充電電荷がゼロとなるためには、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの定数倍（２倍）だけ大きくなる必要があるが、定数倍未満の場合についての説明はここでは省略する。
「モード６」
メインスイッチＳｍをオン状態に切り替えた状態である。ここで、コンデンサ３０の充電電圧がゼロであるときには、メインスイッチＳｍの入出力端子間の電圧がゼロであるため、このときにメインスイッチＳｍをオン状態に切り替えると、オン状態への切り替えをゼロ電圧スイッチング（ＺＶＳ）とすることができる。メインスイッチＳｍのオン状態への切り替えにより、高電圧バッテリ１４、インダクタ２０，２２およびメインスイッチＳｍを備えるループ回路に電流が流れ、インダクタ２０，２２にエネルギが蓄積される。この際、インダクタ２０を流れる電流が漸増し、インダクタ２０を流れる電流の増加量だけサブスイッチＳｓを流れる電流が減少する。
「モード７」
サブスイッチＳｓを流れる電流がゼロとなった状態である。この状態となることに同期してサブスイッチＳｓをオフ状態に切り替える。この場合、サブスイッチＳｓに電流が流れていないことから、オフ状態への切り替えは、ゼロ電流スイッチング（ＺＣＳ）となる。
「モード８」
メインスイッチＳｍをオフ状態に切り替えた状態である。ここで、メインスイッチＳｍのオフ状態への切り替えによってメインスイッチＳｍの入出力端子間の電圧は上昇するが、この上昇速度はコンデンサ３０の充電速度によって制限される。このため、メインスイッチＳｍのオフ状態への切り替えは、ゼロ電圧スイッチング（ＺＶＳ）となる。メインスイッチＳｍがオフ状態に切り替えられコンデンサ３０の充電電圧が出力電圧Ｖｏｕｔ程度となることで、高電圧バッテリ１４、インダクタ２０、２２、ダイオード２４を介して電流が出力される。

このように、本実施形態では、メインスイッチＳｍおよびサブスイッチＳｓのスイッチング状態の切り替えを全てソフトスイッチングとすることができる。ところで、例えばコンデンサ３０が完全に放電される前にメインスイッチＳｍをオン状態に切り替える場合には、オン状態への切り替えが良好なＺＶＳとならないことから、スイッチング損失が増加する。また、コンデンサ３０が完全に放電されたタイミング（モード５となるタイミング）よりも遅れたタイミングでメインスイッチＳｍをオン状態に切り替える場合には、ダイオード２８を介したコンデンサ３０の充電が開始された後にオン状態への切り替えを行なうこととなる。このため、この場合にも、オン状態への切り替えが良好なＺＶＳとならず、スイッチング損失が増加する。

ここで、本実施形態では、メインスイッチＳｍをオン状態に切り替えるために、コンデンサ３０の充電電圧がゼロとなることを直接検出することはしない。代わりに、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、このタイミングからメインスイッチＳｍのオン状態への切り替えタイミングまでの遅延時間を、コンデンサ３０の充電電圧がゼロとなると想定される時間に制御する。このため、ソフトスイッチングを行なうためには、上記遅延時間を正確に制御することが望まれる。ただし、制御装置５２からの操作信号ｇｍ、ｇｓの出力タイミングと、これらに応じてメインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わるタイミングとの間の時間差（遅延時間）は、インターフェース４０やドライブユニットＤＵの個体差等によってばらつくおそれがある。そして、このばらつきは、上記遅延時間の誤差を生じさせる要因となる。

そこで本実施形態では、制御システムの製造時において上記遅延時間の誤差を検出し、これを低減する処理を行なう。以下、これについて説明する。

図４に、メインスイッチＳｍに関するインターフェース４０およびドライブユニットＤＵの回路構成を示す。インターフェース４０は、低電圧システム側から高電圧システム側へと信号を伝達するための絶縁手段としてフォトカプラ６０を備えている。フォトカプラ６０のフォトダイオードのアノードには、電源６２の電圧が印加されており、フォトダイオードのカソードは、抵抗体６４およびＮチャネルＭＯＳトランジスタ（スイッチング素子６６）を介して接地されている。スイッチング素子６６の導通制御端子（ゲート）には、操作信号ｇｍが印加される。なお、フォトダイオードには抵抗体６８が並列接続され、フォトダイオード、抵抗体６４およびスイッチング素子６６には、コンデンサ７０が並列接続されている。

フォトカプラ６０のフォトトランジスタの入力端子（コレクタ）には、抵抗体７６を介して電源７２の電圧が印加されており、フォトトランジスタの出力端子（エミッタ）は、メインスイッチＳｍの出力端子（エミッタ）に接続されている。また、フォトトランジスタと抵抗体７６とには、コンデンサ７４が並列接続されている。上記フォトトランジスタには、さらに、コンデンサ８０が並列接続されている。

コンデンサ８０の充電電圧は、メインスイッチＳｍのスイッチング状態の指令信号として、ドライブユニットＤＵに入力される。ドライブユニットＤＵでは、コンデンサ８０の充電電圧に基づきメインスイッチＳｍをオン・オフ操作する。

図の下方には、ドライブユニットＤＵの構成の一部を示している。図示されるように、メインスイッチＳｍをオンするための電荷を供給する供給手段（電源８８）は、充電用スイッチング素子９０、充電用抵抗体９２、充電用インダクタ９４、共通抵抗９６を介してメインスイッチＳｍの導通制御端子（ゲート）に接続されている。また、ゲートは、共通抵抗９６、放電用抵抗体９８および放電用スイッチング素子１００を介して電源８８の負極に接続されている。また、充電用スイッチング素子９０、充電用抵抗体９２および充電用インダクタ９４には、ダイオード１０２とコンデンサ１０６とが並列接続されている。また、放電用抵抗体９８と放電用スイッチング素子１００とには、ツェナーダイオード１０４と、ダイオード１０８およびコンデンサ１１０の直列接続体とが並列接続されている。そして、コンデンサ１１０には、抵抗体１１２が接続されている。

ここで、本実施形態では、ドライブユニットＤＵのうち特に、充電用スイッチング素子９０およびメインスイッチＳｍのゲート間の電気経路と、放電用スイッチング素子１００およびメインスイッチＳｍのゲート間の電気経路との回路特性を調節することで、上記遅延時間の誤差を低減する。これは、第１に、ソフトスイッチングがなされるが故に、スイッチング状態の切り替え速度の設定の観点からは上記電気経路を簡素な構成とすることが可能であることによる。すなわち、ソフトスイッチングを行なう場合、サージ対策と損失低減との両立を図る上でゲートの充電期間において充電速度を可変とする手段等、上記電気経路を複雑化する手段を採用する動機に乏しい。このため、上記遅延時間の誤差を低減するために上記電気経路を構成しやすい。第２に、ドライブユニットＤＵのうち充電用スイッチング素子９０や放電用スイッチング素子１００を備える部分は、小型化や量産化によるコストダウンを狙って集積回路として１チップ化する要望があるためである。すなわち、この場合、汎用性のあるものとする要請が強くなるため、この部分を個体毎に調節することは適切とは言いがたく、また調節要素とすることで小型化が妨げられる懸念もある。第３に、低電圧システム側については、上記のようにフェール処理部４２が備えられており、回路特性の調節によってフェール処理部４２の動作特性に影響を及ぼすことが懸念されるためである。以下、図５および図６を用いて、本実施形態にかかるスイッチング状態の切り替え指令の伝達時間の調節原理について説明する。

図５は、充電用インダクタ９４による伝達時間の調節機能を示す。ちなみに、キャパシタＣｐは、メインスイッチＳｍのゲート容量を示す。図５（ｃ）に示されるように、充電用インダクタ９４を設けた場合（図（ａ）の構成）には設けない場合（図（ｂ）の構成）と比較して計測ポイント（コンデンサ１１０と共通抵抗９６との接続点）の電圧の上昇過程における初期の上昇が遅れるものの、その後の上昇速度は大きくなっている。このため、充電用インダクタ９４を備えることで、上記伝達時間を伸長させて且つ充電速度を大きくすることができる。この機能は、線形素子としての抵抗体によっては実現が困難なものである。すなわち、抵抗体の場合、キャパシタＣｐの充電速度を調節するため、上記伝達時間を伸長させるなら充電速度も小さくなる。

ちなみに、先の図４に示したダイオード１０２やツェナーダイオード１０４は、充電用インダクタ９４を流れる電流の急変に起因したサージ電圧を抑制するためのものである。

図６に、コンデンサ１１０による伝達時間の調節機能を示す。図示されるように、メインスイッチＳｍのゲート（共通抵抗９６）側からコンデンサ１１０側へと進む方向を順方向とするダイオード１０８を備えると、コンデンサ１１０の静電容量は、計測ポイント（キャパシタＣｐと共通抵抗９６との接続点）の電圧の上昇速度の調節要素となるものの、低下速度には寄与しない。図６（ｃ）には、ダイオード１０８を備える構成（図（ａ）の構成）とダイオード１０８を備えない構成（図（ｂ）の構成）との電圧の上昇速度等を対比して示している。ちなみに、コンデンサ１１０に並列接続された抵抗体１１２は、コンデンサ１１０を放電させるためのものである。ここでは、スイッチング状態の切替時間よりも十分に長い時間の経過に伴ってコンデンサ１１０の充電電圧がゼロとなるように、抵抗体１１２の抵抗値を設定する。具体的には、例えば充電用抵抗体９２や放電用抵抗体９８の抵抗値よりも抵抗体１１２の抵抗値を大きく設定する。

なお、先の図４に示したコンデンサ１０６は、メインスイッチＳｍのゲート充電時における電源８８の電圧の安定化を図るためのものである。すなわち、電源８８として、低電圧システムからフライバックコンバータ等によって供給されるエネルギを蓄電するコンデンサ等を想定しているため、ゲートの充電時には、一時的にその電圧が低下するおそれがある。これに対し、本実施形態では、ゲートの充電に伴ってコンデンサ１０６を放電させその放電エネルギを電源８８に回生することができる。このため、電源８８の電圧を安定化させることができる。これにより、オン状態への切り替え指令の伝達時間の変動を好適に抑制することができる。

図７に、本実施形態にかかる上記遅延時間の誤差の検出工程を示す。

この工程は、半導体基板１２０上に、先の図４に示した回路を形成した状態で行なう。詳しくは、本実施形態では、制御装置５２を接続する以前に計測を行なうため、スイッチング素子６６に、オン状態への切り替え指令を示すテスト信号ｔｓを印加する。そしてこの際のメインスイッチＳｍの入出力端子間の電圧ｄｓを電圧センサ１２４によって検出することで、メインスイッチＳｍが実際にオン状態に切り替わるまでの時間を計測する。なお、コンバータＣＶが実際に動作している場合には、メインスイッチＳｍにコンデンサ３０が並列接続されるためオン状態に切り替わるタイミングを入出力端子間の電圧によって検出することは困難である。このため、本実施形態では、検出工程用にメインスイッチＳｍに電源と抵抗体とを直列接続することで、電圧の検出によって上記切り替わるタイミングを検出する。ちなみに、上記遅延時間の計測には、サブスイッチＳｓのオン状態への切り替えタイミングが要求されるため、メインスイッチＳｍの上記計測と同時に、上記と同様の手法でサブスイッチＳｓがオン状態に切り替わるまでの信号の伝達時間を計測する。これにより、サブスイッチＳｓがオン状態に切り替わるタイミングからメインスイッチＳｍがオン状態に切り替わるタイミングまでの遅延時間は、サブスイッチＳｓのオン状態への切り替え指令に対するメインスイッチＳｍの切り替え指令の遅延時間を、上記計測された一対の伝達時間の差によって補正することで計測される。もっとも、これに代えて、サブスイッチＳｓとメインスイッチＳｍとのそれぞれが実際にオン状態に切り替わるタイミングの差（遅延時間）を直接計測してもよい。

なお、この検出工程は、ヒータ１２６による加熱処理によって、半導体基板１２０やメインスイッチＳｍの温度を、コンバータＣＶが車両に搭載されて実際に稼動する際の温度として想定される温度の上限温度（図では、「８０〜９０°Ｃ」と例示）に設定して行われる。これは、ソフトスイッチングによってメインスイッチＳｍの発熱量を低減する要求が最も大きいときにおける上記遅延時間の誤差を最も低減するための設定である。

ここで、本実施形態では、充電用抵抗体９２や放電用抵抗体９８を、レーザトリミングが可能な薄膜導体によって構成する。また、充電用インダクタ９４を複数のインダクタによって構成し、これらのうちのメインスイッチＳｍのゲートに接続するものの種類と数とを制御端子Ｔｃの印加電圧に応じて選択する選択回路１３０を形成する。そして、制御端子Ｔｃの印加電圧は、抵抗体１３２によって調節可能とする。この抵抗体１３２は、レーザトリミングが可能な薄膜導体として形成されたものである。また、コンデンサ１１０についても複数のコンデンサによって構成し、これらのうちメインスイッチＳｍのエミッタに接続するものの種類および数を、制御端子Ｔｃの印加電圧に応じて選択する選択回路１４０を形成する。そして、選択回路１４０の制御端子Ｔｃの印加電圧を、抵抗体１４２によって調節可能とする。この抵抗体１４２は、レーザトリミングが可能な薄膜導体として形成されたものである。

図８に、調節工程を示す。例えば、抵抗体１３２の抵抗値を調節することで、充電用インダクタ９４のインダクタンスを調節し、ひいてはオン状態への切り替え指令の伝達時間を調節する。また例えば、抵抗体１４２の抵抗値を調節することで、コンデンサ１１０の静電容量を調節し、これによりオン状態への切り替え指令の伝達時間を調節する。ここで、充電用インダクタ９４のインダクタンスによって上記伝達時間を伸長させる場合、スイッチング状態の切替速度については上昇する。これに対し、コンデンサ１１０の静電容量を大きくするなら、オン状態への切り替え指令の伝達時間を伸長させて且つスイッチング状態の切替速度を低下させることができる。このため、充電用インダクタ９４のインダクタンスを増大させつつコンデンサ１１０の静電容量を大きくするなら、スイッチング状態の切替速度の変化を抑制しつつオン状態への切り替え指令の伝達時間を伸長させることも可能となる。もっとも、本実施形態のように充電用インダクタ９４のインダクタンスやコンデンサ１１０の静電容量が離散的にのみ変更可能な場合、これらによっては微調整が困難となることもある。こうした場合には、充電用抵抗体９２の抵抗値を調節することで、上記伝達時間とスイッチング状態の切替速度とを微調整すればよい。なお、オン状態への切り替え指令の伝達時間の調節によってメインスイッチＳｍのオン状態の継続時間自体が変化する場合には、放電用抵抗体９８の抵抗値の調節によってその変化を補償すればよい。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）充電用抵抗体９２や放電用抵抗体９８に加えて、充電用インダクタ９４を備えた。これにより、メインスイッチＳｍがオン状態に切り替わるタイミングの遅延時間の誤差を低減する上での自由度を向上させることができ、ひいてはスイッチング状態の切り替え速度の設定との干渉を好適に抑制することができる。特にインダクタを用いることで、線形素子としての抵抗体とは違った特性によって上記遅延時間の誤差を低減することができる。

（２）放電用スイッチング素子１００の出力端子とメインスイッチＳｍのゲートとを接続するコンデンサ１１０と、メインスイッチＳｍのゲートからコンデンサ１１０へと進む方向を順方向とするダイオード１０８と、コンデンサ１１０に並列接続される抵抗体１１２とを備えた。これにより、コンデンサ１１０の静電容量によってメインスイッチＳｍの放電速度とは独立に充電速度を調節することができる。

（３）コンデンサ１０６を備えることで、メインスイッチＳｍのゲート充電時の電源８８の電圧を安定化させることができる。

（４）メインスイッチＳｍのゲート側から充電用スイッチング素子９０の入力端子側へと進む方向を順方向とするダイオード１０２をさらに備えた。これにより、駆動回路内の電流の変化に起因したサージを抑制することができる。

（５）メインスイッチＳｍの出力端子側からゲート側へと進む方向を順方向とするツェナーダイオード１０４を備えた。これにより、駆動回路内の電流の変化に起因したサージを抑制することができる。

（６）充電用抵抗体９２や放電用抵抗体９８をレーザトリミングが可能な抵抗体とすることで、充電用抵抗体９２や放電用抵抗体９８を半導体基板１２０上に形成した後にそれらの抵抗値を簡易に調節することができる。

（７）充電用インダクタ９４のインダクタンスをレーザトリミングが可能な抵抗体１３２の抵抗値によって調節可能とした。これにより、充電用インダクタ９４を半導体基板１２０上に形成した後にそのインダクタンスを簡易に調節することができる。

（８）コンデンサ１１０をレーザトリミングが可能な抵抗体１４２の抵抗値によって調節可能とした。これにより、コンデンサ１１０を半導体基板１２０上に形成した後にその静電容量を簡易に調節することができる。

（９）コンデンサ３０とインダクタ２０との共振現象を利用してコンデンサ３０の充電電圧が極小値となるタイミングでメインスイッチＳｍをオン状態に切り替えた。この場合、オン状態への切り替え指令の伝達時間のばらつきを低減することが必要となるため、充電用インダクタ９４のインダクタンスやコンデンサ１１０の静電容量を調節するメリットが特に大きい。

（１０）検出工程を、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行なった。これにより、高温時における電力損失を低減することができ、ひいては過度の温度上昇を回避することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図９に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図９において、先の図４に示した部材と対応する部材については、便宜上同一の符号を付している。

図示されるように、本実施形態では、放電用抵抗体９８に放電用インダクタ１５０を直列接続する。そして、放電用インダクタ１５０と充電用インダクタ９４との接続点を介してこれらをメインスイッチＳｍのゲートに接続することで、放電用インダクタ１５０を放電時にのみ機能するようにする。放電用インダクタ１５０は、オフ状態への切り替え指令がメインスイッチＳｍに伝達される時間を伸長させて且つ、オフ状態への切替速度を大きくする機能を有する。このため、放電用抵抗体９８とは相違する調節が可能となる。すなわち、放電用抵抗体９８の抵抗値が大きくなるとオフ状態への切り替え指令の伝達時間が伸長して且つオフ状態への切替速度が小さくなる。

本実施形態では、さらに、メインスイッチＳｍのゲート側からコンデンサ１０６側に進む方向を順方向とするダイオード１５２と、ダイオード１５２に並列接続された抵抗体１５４とを備える。これにより、コンデンサ１０６の充電速度を抵抗体１５４によって調節可能となり、ひいては、ゲート放電速度を抵抗体１５４によって調節可能となる。しかもこの際、コンデンサ１０６の放電速度については、抵抗体１５４による影響を小さくすることもできる。

以上詳述した本実施形態によれば、上記第１の実施形態の上記（１）〜（１０）の効果に加えて、さらに以下の効果が得られるようになる。

（１１）放電用インダクタ１５０を備えることで、メインスイッチＳｍのオフ状態への切り替え指令の伝達時間の調節の自由度を向上させることができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
「ドライブユニットＤＵの構成について」
ドライブユニットＤＵの構成としては、上記第１、第２の実施形態において例示したものに限らない。例えば、図１０（ａ）に示すように、コンデンサ１１０を設けつつも、コンデンサ１１０の電流の流通方向を規制するダイオード１０８や、コンデンサ１１０に並列接続される抵抗体１１２を備えないようにしてもよい。この場合、コンデンサ１１０の静電容量は、オン状態への切り替え指令の伝達時間とオフ状態への切り替え指令の伝達時間との双方を伸長させる。

また例えば図１０（ｂ）に示すように、コンデンサ１０６を備えない構成としてもよい。

また例えば図１０（ｃ）に示すように、コンデンサ１１０を備えず、コンデンサ１０６のみを備えるようにしてもよい。

また例えば図１０（ｄ）に示すように、ダイオード１０２、ツェナーダイオード１０４を備えないようにしてもよい。

さらに例えば図１０（ｅ）に示すように、充電用インダクタ９４や放電用インダクタ１５０を備えない構成としてもよい。なお、図１０（ｅ）においては、ダイオード１０２およびツェナーダイオード１０４を備えているが、これは充電用電気経路や放電用電気経路の寄生インダクタンスに起因したサージを抑制するための手段として備えたものである。

ちなみに、ドライブユニットＤＵの構成としては、これら図１０に例示するものにも限らない。例えば、充電用インダクタ９４を、充電用スイッチング素子９０の入力端子と電源８８との間に設けてもよい。
「検出工程について」
メインスイッチＳｍやサブスイッチＳｓのスイッチング状態が切り替わることを検出する手法としては、上記メインスイッチＳｍやサブスイッチＳｓの入力端子および出力端子間の電圧の変化に基づき検出するものに限らない。例えば、メインスイッチＳｍやサブスイッチＳｓのゲート電圧の変化に基づき検出するものであってもよい。

また、スイッチング状態の切り替え指令が絶縁手段の１次側からメインスイッチＳｍやサブスイッチＳｓまで伝達する時間の計測手法としては、半導体基板１２０に形成された最上流の部材にテスト信号ｔｓを出力することで行なうものに限らない。例えば、半導体基板１２０に制御装置５２を接続し、制御装置５２が切り替え指令を出力することで行なってもよい。

ちなみに、こうした場合において、コンバータＣＶを構成したものについて、メインスイッチＳｍやサブスイッチＳｓへの信号の伝達の有無を検出してもよい。

さらに、メインスイッチＳｍやサブスイッチＳｓまで伝達したことを検出するものにも限らず、例えばドライブユニットＤＵについてはその信号の伝達時間のばらつきが非常に小さくなると考えることができる状況下等にあっては、コンデンサ８０の電圧が変化するまでの時間を伝達時間として計測し、これに応じて回路特性を調節してもよい。

また、検出工程としては、切り替え指令の伝達時間の計測に基づき遅延時間の誤差を検出するものに限らない。例えばコンバータＣＶを構成した状態でメインスイッチＳｍのオン状態への切り替え時の電力損失を遅延時間の誤差と相関を有するパラメータとしてこれを検出してもよい。

なお、検出工程としては、コンバータＣＶの実際の使用時において想定される温度のうちの高温側の温度において行われるものに限らない。
「抵抗値の調節手法について」
半導体基板１２０の製造時において抵抗値を変更可能とする抵抗値変更手段としては、抵抗体９２，９８等をレーザトリミングが可能な薄膜導体とすることで構成されるものに限らない。例えば、複数の抵抗体を並列接続可能に設けた手段であってもよい。すなわちこの場合、調節工程においてそのうちのいくつを用いるかを選択し、それらのみを充電経路や放電経路に接続すればよい。また例えば、抵抗体９２，９８等を抵抗値を操作するつまみのついた可変抵抗器としてもよい。

もっとも、抵抗値変更手段を備えることなく、調節工程において抵抗体の付け替えを行ってもよい。
「静電容量の調節手法について」
半導体基板１２０の製造時において静電容量を変更可能とする静電容量変更手段としては、上記に限らない。すなわち例えば、複数のキャパシタをいくつ並列接続するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものとしては、レーザトリミング可能な薄膜の導体を備えて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。

また、複数のキャパシタをいくつ並列接続するかを選択する選択手段に代えて、複数のキャパシタをいくつ直列接続するかを選択する選択手段を用いてもよい。

さらに、複数のキャパシタをいくつ利用するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものにも限らない。例えば、複数のキャパシタのそれぞれとの接続箇所をレーザによって切断可能な手段であってもよい。

もっとも、静電容量変更手段を備えることなく、調節工程においてキャパシタの付け替えを行ってもよい。
「インダクタンスの調節手法について」
半導体基板１２０の製造時においてインダクタンスを変更可能とするインダクタンス変更手段としては、上記に限らない。すなわち例えば、複数のインダクタをいくつ並列接続するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものとしては、レーザトリミング可能な薄膜の導体を備えて構成するものに限らず、任意の抵抗値変更手段を備えて構成するものであってもよい。

また、複数のインダクタをいくつ並列接続するかを選択する選択手段に代えて、複数のインダクタをいくつ直列接続するかを選択する選択手段を用いてもよい。

さらに、複数のインダクタをいくつ利用するかを選択する選択手段に対する指令を、抵抗体の抵抗値によって決定するものにも限らない。例えば、複数のインダクタのそれぞれとの接続箇所をレーザによって切断可能な手段であってもよい。

もっとも、インダクタンス変更手段を備えることなく、調節工程においてインダクタの付け替えを行ってもよい。
「遅延時間のばらつき低減のための調節対象駆動回路について」
上記各実施形態では、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間の誤差の低減ために、メインスイッチＳｍのドライブユニットＤＵを調節対象としたが、これに限らない。例えばサブスイッチＳｓのドライブユニットＤＵを調節対象としてもよい。
「ソフトスイッチングを行なう電力変換回路について」
ソフトスイッチングを行なう電力変換回路としては、先の図１等に例示したものに限らない。例えば、特開２００９−２１３２１５号公報に記載のものであってもよい。この公報では、電流がゼロとなった時点でスイッチング状態をオフ状態からオン状態へと切り替える旨記載されているが、高速でスイッチングをする場合には、電流がゼロとなった時点を遅延なく検出することは困難である。このため、電流が漸減してゼロとなり逆方向に流れる電流の極値を検出し、この検出タイミングからの遅延時間に基づきスイッチング状態をオン状態に切り替えるようソフトスイッチング手法を変更することも考えられる。そして、この場合、検出タイミング（基準タイミング）からの遅延時間を高精度に制御する上で本発明の適用は有効である。
「そのほか」
・上記実施形態では、サブスイッチＳｓのオン状態への切り替えタイミングを基準タイミングとし、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御したがこれに限らない。例えばコンデンサ３０の電圧を検出する手段を備え、コンデンサ３０の電圧が規定電圧（＞０）まで低下したタイミングを基準タイミングとして、メインスイッチＳｍのオン状態への切り替えタイミングの遅延時間を制御してもよい。

・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばパワーＭＯＳ型電界効果トランジスタ等の電界効果トランジスタであってもよい。

・電力変換回路としては、車載主機に電力を供給するためのものに限らない。例えば車載パワーステアリングに搭載される電動機に電力を供給するためのものであってもよい。

１０…モータジェネレータ、１２…インバータ、１４…高電圧バッテリ、２０、２２…インダクタ、３０…コンデンサ、４０…インターフェース、５２…制御装置、６０…フォトカプラ、Ｓｍ…メインスイッチ、Ｓｓ…サブスイッチ、ＤＵ…ドライブユニット。

Claims (16)

1. 電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路について、該ソフトスイッチング用駆動回路を製造するソフトスイッチング用駆動回路の製造方法において、
   前記駆動回路を、前記充電用電気経路と前記放電用電気経路とに抵抗体を設けることに加えて、前記充電用電気経路および放電用電気経路の少なくとも一方にインダクタを設けるか前記充電用電気経路および前記放電用電気経路の少なくとも一方にキャパシタを接続するかして構成し、
   前記スイッチング状態の切り替え指令を前記駆動対象スイッチング素子側に伝達させることで前記遅延時間の誤差を検出する検出工程と、
   該検出される誤差を低減すべく、前記インダクタのインダクタンスおよび前記キャパシタの静電容量の少なくとも一方を調節する調節工程とを有することを特徴とするソフトスイッチング用駆動回路の製造方法。
2. 前記調節工程において、前記抵抗体の抵抗値をさらに調節することを特徴とする請求項１記載のソフトスイッチング用駆動回路の製造方法。
3. 前記検出工程は、前記電力変換回路の実際の使用時において想定される温度のうちの高温側の温度において行われることを特徴とする請求項１または２記載のソフトスイッチング用駆動回路の製造方法。
4. 電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、
   前記充電用電気経路と前記放電用電気経路とに設けられた抵抗体と、
   前記充電用電気経路および前記放電用電気経路の少なくとも一方に設けられたインダクタとを備えることを特徴とするソフトスイッチング用駆動回路。
5. 前記充電用スイッチング素子の入力端子側および前記放電用スイッチング素子の出力端子側の少なくとも一方と前記駆動対象スイッチング素子の導通制御端子とを接続するキャパシタをさらに備えることを特徴とする請求項４記載のソフトスイッチング用駆動回路。
6. 電力変換回路を構成する電圧制御形のスイッチング素子のスイッチング状態の切り替えタイミングが基準タイミングに対して有する遅延時間の制御によって前記スイッチング状態の切り替えがソフトスイッチングとされる電力変換回路に適用され、前記電力変換回路を構成するスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態とするための電荷の供給手段と前記駆動対象スイッチング素子の導通制御端子とを接続する充電用電気経路を開閉する充電用スイッチング素子と、前記電荷を放電するための放電用電気経路を開閉する放電用スイッチング素子とを備えて前記駆動対象スイッチング素子を駆動するソフトスイッチング用駆動回路において、
   前記充電用電気経路と前記放電用電気経路とに設けられた抵抗体と、
   前記充電用スイッチング素子の入力端子側および前記放電用スイッチング素子の出力端子側の少なくとも一方と前記駆動対象スイッチング素子の導通制御端子とを接続するキャパシタとを備えることを特徴とするソフトスイッチング用駆動回路。
7. 前記キャパシタは、前記充電用スイッチング素子の入力端子側と前記導通制御端子側とを接続する放電側キャパシタを備えることを特徴とする請求項５または６記載のソフトスイッチング用駆動回路。
8. 前記キャパシタは、前記放電用スイッチング素子の出力端子側と前記導通制御端子側とを接続する充電側キャパシタを備え、
   該充電側キャパシタは、前記導通制御端子から前記充電側キャパシタ側へと進む方向を順方向とする充電側整流手段を備えて前記導通制御端子に接続されるものであり、
   前記充電側キャパシタに並列に充電側抵抗体が接続されていることを特徴とする請求項５〜７のいずれか１項に記載のソフトスイッチング用駆動回路。
9. 前記充電用電気経路および前記放電用電気経路の少なくとも一方に設けられたインダクタをさらに備えることを特徴とする請求項５〜８のいずれか１項に記載のソフトスイッチング用駆動回路。
10. 前記インダクタは、前記充電用電気経路であって前記放電用電気経路でない経路に、充電用インダクタを備えることを特徴とする請求項４、５、９のいずれか１項に記載のソフトスイッチング用駆動回路。
11. 前記インダクタは、前記放電用電気経路であって前記充電用電気経路でない経路に、放電用インダクタを備えることを特徴とする請求項４，５，９、１０のいずれか１項に記載のソフトスイッチング用駆動回路。
12. 前記導通制御端子側から前記充電用スイッチング素子側へと進む方向を順方向とするダイオードをさらに備えることを特徴とする請求項４〜１１のいずれか１項に記載のソフトスイッチング用駆動回路。
13. 前記駆動対象スイッチング素子の出力端子側から前記導通制御端子側へと進む方向を順方向とするツェナーダイオードをさらに備えることを特徴とする請求項４〜１２のいずれか１項に記載のソフトスイッチング用駆動回路。
14. 前記電力変換回路は、これを構成するスイッチング素子の入力端子および出力端子間に並列接続されるキャパシタと、インダクタとを備え、
    前記ソフトスイッチングは、前記キャパシタと前記インダクタとの共振現象を利用して前記キャパシタを放電させた状態で前記キャパシタが並列接続されたスイッチング素子をオン操作するものであることを特徴とする請求項４〜１３のいずれか１項に記載のソフトスイッチング用駆動回路。
15. 前記電力変換回路は、第１スイッチング素子および第２スイッチング素子を備え、
    前記ソフトスイッチングは、前記第１スイッチング素子のスイッチング状態の切り替えタイミングと前記第２スイッチング素子のスイッチング状態の切り替えタイミングとの時間差を制御することでなされるものであり、
    前記駆動対象スイッチング素子は、前記第１スイッチング素子および前記第２スイッチング素子の少なくとも一方であることを特徴とする請求項４〜１４のいずれか１項に記載のソフトスイッチング用駆動回路。
16. 前記駆動対象スイッチング素子は、スイッチング状態のオン状態への切り替えとオフ状態への切り替えの双方ともソフトスイッチングとされるものであることを特徴とする請求項４〜１５のいずれか１項に記載のソフトスイッチング用駆動回路。

Images