JP6242353B2

JP6242353B2 - 出力電圧反転型ｄｃｄｃコンバータ

Info

Publication number: JP6242353B2
Application number: JP2015014900A
Authority: JP
Inventors: 賢司藤原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-01-29
Filing date: 2015-01-29
Publication date: 2017-12-06
Anticipated expiration: 2035-01-29
Also published as: JP2016140208A

Description

この発明は、太陽電池用のパワーコンディショナや無停電電源装置等に代表される、直流電圧を異なる値の直流電圧に変換する出力電圧反転型ＤＣＤＣコンバータに関する。

近年の省エネルギ志向にともない、パワーコンディショナや無停電電源装置などの電力変換装置において、入力されたエネルギを無駄無く利用するために電力変換装置の高効率化が求められている。一方、入力される太陽電池等の直流電源も出力密度上昇による大電流化が進んでいる。そのため、同電力を得るために必要な入力電圧の低下が進み、ＤＣＤＣコンバータの高昇圧率化、大電流化による損失上昇が問題点として浮上してきた。

このような状況の中、損失の大きいトランスを用いず、トランスレスコンバータとして高昇圧率を実現するために、下記の特許文献１のように出力電圧極性非反転型のＤＣＤＣコンバータと同反転型のＤＣＤＣコンバータを設け、その出力を直列化する電力変換装置が活用されている。

また、損失を抑制するために特許文献２のように、４つの半導体を直列に接続しその中間の２つの半導体素子に並列に中間コンデンサを付随する回路が知られている。

特開平３−１６９２５５号公報特開昭６１−９２１６２号公報

ところで、上記の特許文献１に記載の従来技術として一部使用されている出力電圧反転型のＤＣＤＣコンバータは、入力電流がスイッチングごとに遮断される方式であり、非反転型のものと比べると、回路に流れる電流のピーク値は大きく、ＩＧＢＴに代表される半導体の導通損失、スイッチング損失が大きく、またリアクトルも大型、高損失となるため電力変換効率が悪いという課題がある。

また、上記のような特許文献２に記載の従来技術のものは、回路一段で電圧比が１対１での動作のみであり、入出力電圧が異なる値となる昇降圧動作には対応していない。

この発明は、上記の課題を解決するためになされたもので、出力電圧反転型のＤＣＤＣコンバータにおいて、スイッチング素子のスイッチング損失を低減するとともに、リアクトルも小型化できて、リアクトルの銅損や鉄損を軽減することができ、高効率化が図れるようにすることを目的とする。

この発明に係る出力電圧反転型ＤＣＤＣコンバータは、直流電源に並列に第１コンデンサが接続され、この第１コンデンサの高電位側と第２コンデンサの低電位側との間には各々自己消弧形の第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、および第４スイッチング素子が、そのドレイン端子をそれぞれ上記第１コンデンサの高電位側に向けて順次直列に接続され、上記第２コンデンサの高電位側は上記第１コンデンサの低電位側に接続され、上記第２スイッチング素子のドレイン端子と第３スイッチング素子のソース端子との間には中間コンデンサが並列に接続され、上記第２スイッチング素子と上記第３スイッチング素子との接続点と上記第１コンデンサの低電位側と第２コンデンサの高電位側の接続点との間にリアクトルが接続され、上記第１から第４の各々の上記スイッチング素子にはそれぞれ並列に還流ダイオードが接続される一方、第１から第４の各々のスイッチング素子をオン／オフするゲート信号を生成するとともに、上記中間コンデンサの両端電圧を上記第１コンデンサの両端電圧と上記第２コンデンサの両端電圧との平均値を目標値として制御する制御回路を備え、上記第１スイッチング素子と上記第２スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間、および上記第３スイッチング素子と上記第４スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間は互いに位相差を持つようにそれぞれ設定されている。そして、第１コンデンサから第２コンデンサの方向へ電力供給を行う時には、第１、第２スイッチング素子のみがスイッチング動作し、また、第２コンデンサから第１コンデンサ方向へ電力供給を行うときには、第３、第４スイッチング素子のみがスイッチング動作する。

また、この発明に係る出力電圧反転型ＤＣＤＣコンバータは、直流電源に並列に第１コンデンサが接続され、この第１コンデンサの高電位側と第２コンデンサの低電位側との間には自己消弧形の第１スイッチング素子、自己消弧形の第２スイッチング素子、第１ダイオード、および第２ダイオードが、そのドレイン端子とカソード端子を上記第１コンデンサの高電位側に向けて順次直列に接続され、上記第２コンデンサの高電位側は上記第１コンデンサの低電位側に接続され、上記第２スイッチング素子のドレイン端子と上記第１ダイオードのアノード端子との間には中間コンデンサが並列に接続され、上記第２スイッチング素子と第１ダイオードとの接続点と上記第１コンデンサの低電位側と第２コンデンサの高電位側の接続点との間にリアクトルが接続され、上記第１スイッチング素子と上記第２スイッチング素子にはそれぞれ並列に還流ダイオードが接続される一方、上記第１スイッチング素子と上記第２スイッチング素子をオン／オフするゲート信号を生成するとともに、上記中間コンデンサの両端電圧を上記第１コンデンサの両端電圧と上記第２コンデンサの両端電圧との平均値を目標値として制御する制御回路を備え、上記第１スイッチング素子と上記第２スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間は互いに位相差を持つように設定されている。そして、上記第１コンデンサ側から上記第２コンデンサ側に向けて電力を伝送する。

また、この発明に係る出力電圧反転型ＤＣＤＣコンバータは、直流電源に並列に第１コンデンサが接続され、この第１コンデンサの高電位側と第２コンデンサの低電位側との間には、第３ダイオード、第４ダイオード、自己消弧形の第３スイッチング素子、自己消弧形の第４スイッチング素子が、そのカソード端子とドレイン端子を上記第１コンデンサの高電位側に向けて順次直列に接続され、上記第２コンデンサの高電位側は上記第１コンデンサの低電位側に接続され、上記第４ダイオードのカソード端子と上記第３スイッチング素子のソース端子との間には中間コンデンサが並列に接続され、上記第４ダイオードと上記第３スイッチング素子との接続点と上記第１コンデンサの低電位側と第２コンデンサの高電位側の接続点との間にリアクトルが接続され、上記第３スイッチング素子と上記第４スイッチング素子にはそれぞれ並列に還流ダイオードが接続される一方、上記第３スイッチング素子と上記第４スイッチング素子をオン／オフするゲート信号を生成するとともに、上記中間コンデンサの両端電圧を上記第１コンデンサの両端電圧と上記第２コンデンサの両端電圧との平均値を目標値として制御する制御回路を備え、上記第３スイッチング素子と上記第４スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間は互いに位相差を持つように設定されている。そして、上記第２コンデンサ側から上記第１コンデンサ側に向けて電力を伝送する。

この発明に係る出力電圧反転型ＤＣＤＣコンバータは、スイッチング素子を駆動するゲート信号の生成用の搬送波は互いに位相差を持つように設定されているので、リアクトルに発生するリプル電流は搬送波の周波数よりも大きくなる。よって、従来のスイッチング周波数が例えば１０ＫＨｚとした場合に、この発明ではスイッチング周波数を半減して５ＫＨｚとしても、昇降圧比に影響を及ぼすことなく、従来と同程度の周波数（この例では１０ＫＨｚ）のリプル電流がリアクトルに流れることになる。このためリアクトルで発生する騒音を従来と同程度にすることができる。

また、ＤＣＤＣコンバータで大きな損失率を占めるスイッチング素子のスイッチング損失について、素子数は従来よりも増加するものの、スイッチング電圧は半減されている。しかも、前述の通り、スイッチング周波数を従来よりも低く設定することが可能なため、スイッチング損失は大きく低減される。また、各スイッチング素子に加わる電圧はそれぞれ均一に従来の半分程度に抑えられるため、従来品よりも低い耐圧のスイッチング素子を選択することができる。通常、耐圧の低いスイッチング素子は同系統の高耐圧素子に比べてスイッチングおよび導通特性が優れているものが多いので、高効率化につながる。

さらに、中間コンデンサが充放電してエネルギを負担することから、リアクトルに発生する電圧も軽減され、リアクトルのインダクタンスを小さくしても従来と同等のリプル電流に抑えることが可能となる。その結果、リアクトルも小型化でき、またリアクトルの銅損や鉄損を軽減できて高効率化を実現することができる。

この発明の実施の形態１、２における出力電圧反転型ＤＣＤＣコンバータの回路図である。従来の出力電圧反転型ＤＣＤＣコンバータの回路図である。この発明の実施の形態１において、電流モードＡでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態１において、電流モードＢでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態１において、電流モードＣでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態１において、電流モードＤでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態１において、搬送波の位相を１８０度ずらした場合の第１、第２スイッチング素子に加わるゲート信号とリアクトルに流れるリプル電流の関係を示す波形図である。図７の比較例として、搬送波の位相が同位相である場合の第１、第２スイッチング素子に加わるゲート信号とリアクトルに流れるリプル電流の関係を示す波形図である。この発明の実施の形態２において、電流モードＥでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態２において、電流モードＦでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態２において、電流モードＧでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態２において、電流モードＨでのスイッチング素子のスイッチ状態と電流経路を示す説明図である。この発明の実施の形態２において、搬送波の位相を１８０度ずらした場合の第３、第４スイッチング素子に加わるゲート信号とリアクトルに流れるリプル電流の関係を示す波形図である。図１３の比較例として、搬送波の位相が同位相である場合の第３、第４各スイッチング素子に加わるゲート信号とリアクトルに流れるリプル電流の関係を示す波形図である。この発明の実施の形態３における出力電圧反転型ＤＣＤＣコンバータの回路図である。この発明の実施の形態３において、初期充電の電流経路を示した説明図である。この発明の実施の形態４における出力電圧反転型ＤＣＤＣコンバータの回路図である。この発明の実施の形態５における出力電圧反転型ＤＣＤＣコンバータの回路図である。

実施の形態１．
図１はこの発明の実施の形態１における出力電圧反転型ＤＣＤＣコンバータの回路図である。

この実施の形態１における出力電圧反転型ＤＣＤＣコンバータは、直流電源１に並列に第１コンデンサ２が接続されている。第１コンデンサ２の高電位側と第２コンデンサ９の低電位側との間には、第１スイッチング素子３、第２スイッチング素子４、第３スイッチング素子５、および第４スイッチング素子６が、そのドレイン端子を第１コンデンサ２の高電位側に向けて順次直列に接続されている。また、第２コンデンサ９の高電位側は第１コンデンサ２の低電位側に接続されている。

上記の第１〜第４の各スイッチング素子３〜６としては、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔｉｖｅＴｒａｎｓｉｓｔｏｒ）などに代表される自己消弧形の半導体スイッチング素子が用いられる。そして、各スイッチング素子３〜６には、それぞれ並列に還流ダイオードが接続されている。なお、各スイッチング素子３〜６がＭＯＳＦＥＴの場合は、還流ダイオードを接続しなくても寄生ダイオードを利用してもよい。

また、この実施の形態１の出力電圧反転型ＤＣＤＣコンバータは、第２スイッチング素子４のドレイン端子と第３スイッチング素子５のソース端子との間に中間コンデンサ８が並列に接続されている。また、第２スイッチング素子４と第３スイッチング素子５の接続点と、第１コンデンサ２の低電位側と第２コンデンサ９の高電位側の接続点との間にリアクトル７が接続されている。

さらに、この実施の形態１では、制御回路２３を備えている。この制御回路２３は、第１コンデンサ２の両端電圧Ｖ_Ａ、第２コンデンサ９の両端電圧Ｖ_Ｂ、および中間コンデンサ８の両端電圧Ｖ_Ｃを計測しており、これらの計測値に基づいて第１〜第４の各スイッチング素子３〜６をオン／オフするゲート信号を生成する。

特に、この実施の形態１では、直流電源１および第１コンデンサ２を入力とし、第１スイッチング素子３および第２スイッチング素子４をスイッチングすることにより第２コンデンサ９へ電力を供給する。

この場合、制御回路２３は、第３スイッチング素子５および第４スイッチング素子６を常にオフした状態で、第２コンデンサ９の両端電圧Ｖ_Ｂおよび中間コンデンサ８の両端電圧Ｖ_Ｃが目標値になるように、第１スイッチング素子３および第２スイッチング素子４をＰＷＭ制御（パルス幅変調制御）する。その際、制御回路２３は、中間コンデンサ８の目標となる両端電圧Ｖ_Ｃを、第１コンデンサ２の両端電圧Ｖ_Ａと第２コンデンサ９の両端電圧Ｖ_Ｂとの平均値が目標値となるように制御する。

そのため、両端電圧Ｖ_Ａから両端電圧Ｖ_Ｂに昇圧動作する場合には、第１スイッチング素子３および第２スイッチング素子４に与えられるゲート信号の通流率は５０％よりも大きく設定されて、両端電圧Ｖ_Ｃは両端電圧Ｖ_Ｂより小さく、両端電圧Ｖ_Ａより大きい値に制御される。一方、両端電圧Ｖ_Ａから両端電圧Ｖ_Ｂに降圧動作する場合には、第１スイッチング素子３および第２スイッチング素子４に与えられるゲート信号の通流率は５０％よりも小さく設定されて、両端電圧Ｖ_Ｃは両端電圧Ｖ_Ｂより大きく、両端電圧Ｖ_Ａより小さい値に制御される。

このとき、第１スイッチング素子３および第２スイッチング素子４のスイッチング状態により図３から図６に示す各電流経路が発生する。なお、この場合、上述のように第３スイッチング素子５および第４スイッチング素子６は常にオフ状態である。

図３は、第１スイッチング素子３がオンし、第２スイッチング素子４がオフしている場合の電流モードＡでの電流経路を示している。このとき、入力から第１スイッチング素子３、中間コンデンサ８、第３スイッチング素子５の並列ダイオードおよびリアクトル７を通り、入力に戻る経路で電流が流れる。なお、入力である直流電源１と第１コンデンサ２は流れる電流の周波数成分により分流して出力する。その際、中間コンデンサ８にエネルギが蓄えられる。また、リアクトル７は、両端電圧Ｖ_Ｃが両端電圧Ｖ_Ａよりも大きいときに（すなわち昇圧時に）エネルギを放出し、両端電圧Ｖ_Ｃが両端電圧Ｖ_Ａよりも小さいときに（すなわち降圧時に）エネルギを蓄える。

図４は、第１スイッチング素子３がオンし、第２スイッチング素子４もオンしている場合の電流モードＢでの電流経路を示している。このとき、入力から第１スイッチング素子３、第２スイッチング素子４およびリアクトル７を通り、入力に戻る経路で電流が流れる。その際、リアクトル７にエネルギが蓄えられる。

図５は、第１スイッチング素子３がオフし、第２スイッチング素子４がオンしている場合の電流モードＣでの電流経路を示している。このとき、中間コンデンサ８から第２スイッチング素子４、リアクトル７、第２コンデンサ９および第４スイッチング素子６の並列ダイオードを通り、中間コンデンサ８に戻る経路で電流が流れる。その際、中間コンデンサ８はエネルギを放出する。また、リアクトル７は、両端電圧Ｖ_Ｃが両端電圧Ｖ_Ｂより小さいときに（すなわち昇圧時に）エネルギを放出し、両端電圧Ｖ_Ｃが両端電圧Ｖ_Ｂより大きいときに（すなわち降圧時に）エネルギを蓄える。

図６は、第１スイッチング素子３がオフし、第２スイッチング素子４もオフしている場合の電流モードＤでの電流経路を示している。このとき、リアクトル７から第２コンデンサ９、第４スイッチング素子６の並列ダイオード、および第３スイッチング素子５の並列ダイオードを通り、リアクトル７に戻る経路で電流が流れる。その際、リアクトル７はエネルギを放出する。

中間コンデンサ８の電圧値を制御するために、制御回路２３は、スイッチング期間中において、中間コンデンサ８からエネルギを放出する電流モードＣと、中間コンデンサ８にエネルギを蓄える電流モードＡの比率を調整する。すなわち、両端電圧Ｖ_Ｃを上げる場合は、第１スイッチング素子３の通流率を増加し、第２スイッチング素子４の通流率を減少させる。一方、両端電圧Ｖ_Ｃを下げる場合は、第１スイッチング素子３の通流率を減少し、第２スイッチング素子４の通流率を増加させる。

図２は、従来の出力電圧反転型ＤＣＤＣコンバータの回路図であり、図１に示した構成と対応する部分には同一の符号を付す。
この従来技術では、直列接続された２つのスイッチング素子１０及び１１の接続点と、第１コンデンサ２の低電位側と第２コンデンサ９の高電位側の接続点との間にリアクトル１２が接続されている。この比較例においても、入力のエネルギをリアクトル１２に蓄積して出力する構成は同じであり、基本的なスイッチング素子１０及び１１の通流率は同じである。これらの通流率に応じてパルス幅を決定したゲート信号により各スイッチング素子１０及び１１がオン／オフ制御される。

すなわち、直流電源１および第１コンデンサ２を入力として第２コンデンサ９へ電力を供給する場合において、第１コンデンサ２の両端電圧Ｖ_Ａから第２コンデンサ９の両端電圧Ｖ_Ｂに昇圧動作する場合には、他方のスイッチング素子１１をオフ状態に保ったまま、一方のスイッチング素子１０がオン／オフ制御される。また、第１コンデンサ２の両端電圧Ｖ_Ａから第２コンデンサ９の両端電圧Ｖ_Ｂに降圧動作する場合には、一方のスイッチング素子１０をオフ状態に保ったまま、他方のスイッチング素子１１がオン／オフ制御される。

この実施の形態１では、直流電源１および第１コンデンサ２を入力とし、第２コンデンサ９へ電力を供給するので、第１スイッチング素子３および第２スイッチング素子４をスイッチング動作させるが、この場合、第１スイッチング素子３と第２スイッチング素子４に対する各ゲート信号Ｑ１、Ｑ２の生成用の搬送波は互いに位相差を持つように、特にここでは１８０度の位相差をもつように設定されている。

図７は、この実施の形態１において昇圧比を１対１．６とし、第１、第２スイッチング素子３、４に加えるゲート信号Ｑ１、Ｑ２の搬送波の位相を互いに１８０度ずらした場合にリアクトル７に生じるリプル電流Ｉｒとゲート信号Ｑ１、Ｑ２との関係を示す波形図である。図８は、図７の比較のために、昇圧比を１対１．６とし、第１、第２スイッチング素子３、４に加えるゲート信号Ｑ１、Ｑ２の搬送波の位相が同位相である場合にリアクトル７に生じるリプル電流Ｉｒとゲート信号Ｑ１、Ｑ２との関係を示す波形図である。

図７から分かるように、リプル電流Ｉｒが上昇する期間は、第１、第２スイッチング素子３、４が共にオンする期間が重なった場合（図４に示した電流モードＢの場合）であり、１スイッチング周期中にリプル電流Ｉｒのピークが２つ発生する。図８の場合には、リプル電流Ｉｒが上昇するのは第１、第２スイッチング素子３、４が共にオンする期間が重なった場合であり、１スイッチング周期中にリプル電流Ｉｒのピークは１つのみ発生する。

したがって、図７の場合には、図８の場合と比較してリプル電流Ｉｒの周波数が２倍となる。また、リプル電流Ｉｒの変化幅は、図８の場合と比較して小さくなる。そのため、従来のスイッチング周波数が例えば１０ＫＨｚとした場合に、この実施の形態１ではスイッチング周波数を半減して５ＫＨｚとしても、昇降圧比に影響を及ぼすことなく、従来と同程度の周波数（この例では１０ＫＨｚ）のリプル電流Ｉｒがリアクトルに流れることになる。このため、リアクトル７で発生する騒音を従来と同程度にすることができる。また、リプル電流Ｉｒが上昇する時間が短時間化される結果、リプル電流Ｉｒの変化幅が小さくなり、従来に比べてリアクトル７のインダクタンスを小さくすることができ、小型化と損失改善を図ることができる。以下、具体的にこの実施の形態１による効果について説明する。

第１、第２スイッチング素子３、４がスイッチング動作を行っている場合に、全てのスイッチング素子３〜６が全てオフ状態になった場合（図６の電流モードＤの場合）に各スイッチング素子３〜６に印加される電圧は、回路損失による電圧ドロップを考慮しない場合、下記の通りである。

第１スイッチング素子３に印加される電圧＝Ｖ_Ｂ＋Ｖ_Ａ−Ｖ_Ｃ（１）
第２スイッチング素子４に印加される電圧＝Ｖ_Ｃ（２）
第３スイッチング素子５に印加される電圧＝Ｖ_Ｃ（３）
第４スイッチング素子６に印加される電圧＝Ｖ_Ｂ＋Ｖ_Ａ−Ｖ_Ｃ（４）

よって、従来であれば、第１や第４のスイッチング素子３、６には第２コンデンサの両端電圧Ｖ_Ｂと第１コンデンサの両端電圧Ｖ_Ａの合計値の電圧が印加されていたが、この実施の形態１では、中間コンデンサの両端電圧Ｖ_Ｃを第２コンデンサの両端電圧Ｖ_Ｂと第１コンデンサの両端電圧Ｖ_Ａの平均値、すなわち、Ｖ_Ｃ＝（Ｖ_Ｂ＋Ｖ_Ａ）／２となるように制御することで、式（１）、式（４）から分かるように、第１や第４のスイッチング素子３、６には第２コンデンサの両端電圧Ｖ_Ｂと第１コンデンサの両端電圧Ｖ_Ａの合計値の半分の値が印加される。つまり、従来に比べてスイッチング素子に印加される電圧の最大値を半減することができる。

このように、従来に比べてスイッチング素子に印加される電圧の最大値を半減できることから、従来よりも低い耐圧のスイッチング素子を使用できること、また、図２の構成に比べて、スイッチング素子数は２倍になるが、スイッチング周波数は半分にできることから、スイッチング損失を大きく削減することができる。

次に、リプル電流Ｉｒが上昇するのは、第１、第２スイッチング素子３、４が共にオンする期間が重なった場合（図４に示した電流モードＢの場合）のみであるため、従来と比べて電流変化率は変わらないが、リプル電流Ｉｒが上昇する時間が短時間化される。しかも、リプル電流Ｉｒが下降する期間（図３に示した電流モードＡや図５に示した電流モードＣ）では、中間コンデンサ８が充放電してエネルギを負担することから、リアクトル７に発生する電圧は中間コンデンサ８の両端電圧Ｖ_Ｃ分小さくなる。その結果、リプル電流Ｉｒの変化幅が小さくなる。

いま、リアクトル７のインダクタンス値をＬとしたとき、電流モードＡおよび電流モードＣの時間に対するリプル電流Ｉｒの変化率はそれぞれ下式の通りである。

電流モードＡ：リプル電流変化率＝（Ｖ_Ｃ−Ｖ_Ｂ）／Ｌ（５）
電流モードＣ：リプル電流変化率＝（Ｖ_Ａ−Ｖ_Ｃ）／Ｌ（６）

前述の通り、中間コンデンサの両端電圧Ｖ_Ｃを第１コンデンサの両端電圧Ｖ_Ａと第２コンデンサの両端電圧Ｖ_Ｂの平均値とすれば、式（５）、式（６）から分かるように、リプル電流Ｉｒの電流変化率は電流モードＡ、Ｃで同じ変化率となるため、リアクトル電流は安定化され、スイッチング周波数の電流成分が軽減され、騒音を抑制できる。

また、適用する昇圧比の範囲により、第１スイッチング素子３と第２スイッチング素子４のオン状態の重なり期間が異なるものの、上述の通り、リアクトル７に生じるリプル電流の変化幅が小さくなるので、従来に比べてリアクトル７のインダクタンスを小さくすることができ、小型化と損失改善を図ることができる。

なお、この実施の形態１では第３、第４スイッチング素子５、６は常にオフ状態としていたが、ＭＯＳＦＥＴのようにオン時に双方向に電流を流すことができる素子であれば、それぞれ並列接続された還流ダイオードに電流が流れるモードにおいてスイッチング素子５、６自体をオンさせる同期整流を実施することが可能である。

実施の形態２．
この実施の形態２における出力電圧反転型ＤＣＤＣコンバータの回路構成自体は、図１に示した場合と同じである。

ただし、上記の実施の形態１では、直流電源１および第１コンデンサ２を入力とし、第１スイッチング素子３および第２スイッチング素子４をスイッチングすることで第２コンデンサ９へ電力を供給していたが、この実施の形態２では、第２コンデンサ９を入力とし、第３スイッチング素子５および第４スイッチング素子６をスイッチングすることで直流電源１および第１コンデンサ２へ電力を供給する。

この場合、制御回路２３は、第１スイッチング素子３および第２スイッチング素子４を常にオフした状態で、第１コンデンサ２の両端電圧Ｖ_Ａおよび中間コンデンサ８の両端電圧Ｖ_Ｃが目標値になるように、第３スイッチング素子５および第４スイッチング素子６をＰＷＭ制御（パルス幅変調制御）する。その際、制御回路２３は、中間コンデンサ８の目標となる両端電圧Ｖ_Ｃを、第１コンデンサ２の両端電圧Ｖ_Ａと第２コンデンサ９の両端電圧Ｖ_Ｂとの平均値が目標値となるように制御する。

そのため、第２コンデンサの両端電圧Ｖ_Ｂから第１コンデンサの両端電圧Ｖ_Ａに降圧動作する場合には、第３スイッチング素子５および第４スイッチング素子６に与えられるゲート信号の通流率は５０％よりも小さく設定されて、中間コンデンサの両端電圧Ｖ_Ｃは第２コンデンサの両端電圧Ｖ_Ｂより小さく、第１コンデンサの両端電圧Ｖ_Ａより大きい値に制御される。一方、第２コンデンサの両端電圧Ｖ_Ｂから第１コンデンサの両端電圧Ｖ_Ａに昇圧動作する場合には、第３スイッチング素子５および第４スイッチング素子６に与えられるゲート信号の通流率は５０％よりも大きく設定されて、中間コンデンサの両端電圧Ｖ_Ｃは第２コンデンサの両端電圧Ｖ_Ｂより大きく、第１コンデンサの両端電圧Ｖ_Ａより小さい値に制御される。

このとき、第３スイッチング素子５および第４スイッチング素子６のスイッチング状態により図９から図１２に示す各電流経路が発生する。なお、この場合、上述のように第１スイッチング素子３および第２スイッチング素子４は常にオフ状態である。

図９は、第３スイッチング素子５がオンし、第４スイッチング素子６はオフしている場合の電流モードＥでの電流経路を示している。このとき、中間コンデンサ８から第１スイッチング素子３の並列ダイオード、直流電源１および第１コンデンサ２、リアクトル７、第３スイッチング素子５を通り、中間コンデンサ８に戻る経路で電流が流れる。直流電源１と第１コンデンサ２は流れる電流は周波数成分により分流する。その際、中間コンデンサ８からエネルギが放出され、またリアクトル７は、中間コンデンサの両端電圧Ｖ_Ｃが第１コンデンサの両端電圧Ｖ_Ａよりも大きいときに（すなわち降圧時に）エネルギを蓄え、中間コンデンサの両端電圧Ｖ_Ｃが第１コンデンサの両端電圧Ｖ_Ａよりも小さいときに（すなわち昇圧時に）エネルギを放出する。

図１０は、第３スイッチング素子５がオフし、第４スイッチング素子６もオフしている場合の電流モードＦでの電流経路を示している。このとき、リアクトル７から第２スイッチング素子４の並列ダイオード、第１スイッチング素子３の並列ダイオード、直流電源１および第１コンデンサ２を通り、リアクトル７へ戻る経路で電流が流れる。その際、リアクトル７からエネルギが放出される。

図１１は、第３スイッチング素子５がオフし、第４スイッチング素子６がオンしている場合の電流モードＧでの電流経路を示している。このとき、第２コンデンサ９から、リアクトル７、第２スイッチング素子４の並列ダイオード、中間コンデンサ８および第４スイッチング素子６を通り、第２コンデンサ９に戻る経路で電流が流れる。その際、中間コンデンサ８にエネルギが蓄えられる。また、リアクトル７は、中間コンデンサの両端電圧Ｖ_Ｃが第２コンデンサの両端電圧Ｖ_Ｂより小さいときに（すなわち降圧時に）エネルギを蓄え、中間コンデンサの両端電圧Ｖ_Ｃが第２コンデンサの両端電圧Ｖ_Ｂより大きいときに（すなわち昇圧時に）エネルギを放出する。

図１２は、第３スイッチング素子５がオンし、第４スイッチング素子６もオンしている場合の電流モードＨでの電流経路を示している。このとき、第２コンデンサ９からリアクトル７、第３スイッチング素子５、第４スイッチング素子６を通り、第２コンデンサ９に戻る経路で電流が流れる。その際、リアクトル７はエネルギを蓄えている。

中間コンデンサ８の電圧値を制御するために、制御回路２３は、スイッチング期間中において、中間コンデンサ８からエネルギを放出する上記の電流モードＥと、エネルギを蓄える上記の電流モードＧの比率を調整する。すなわち、中間コンデンサの両端電圧Ｖ_Ｃを上げる場合は、第４スイッチング素子６の通流率を増加し、第３スイッチング素子５の通流率を減少させる。一方、中間コンデンサの両端電圧Ｖ_Ｃを下げる場合は、第４スイッチング素子６の通流率を減少し、第３スイッチング素子５の通流率を増加させる。

この実施の形態２では、第２コンデンサ９を入力とし、直流電源１および第１コンデンサ２へ電力を供給するので、第３スイッチング素子５および第４スイッチング素子６をスイッチング動作させるが、この場合、第３スイッチング素子５と第４スイッチング素子６に対する各ゲート信号の生成用の搬送波は互いに位相差を持つように、特にここでは１８０度の位相差をもつように設定されている。

図１３は、この実施の形態２において降圧比を１対４とし、第３、第４スイッチング素子５、６に加えるゲート信号Ｑ３、Ｑ４の搬送波の位相を互いに１８０度ずらした場合にリアクトル７に生じるリプル電流Ｉｒとゲート信号Ｑ３、Ｑ４との関係を示す波形図である。また、図１４は、図１３との比較のために、降圧比を１対４とし、第３、第４スイッチング素子５、６に加えるゲート信号Ｑ３、Ｑ４の搬送波の位相が同位相である場合にリアクトル７に生じるリプル電流Ｉｒとゲート信号Ｑ３、Ｑ４との関係を示す波形図である。

図１３から分かるように、リプル電流Ｉｒが上昇する期間は、第１、第２スイッチング素子３、４がそれぞれオンする期間（図９に示した電流モードＥと図１１に示す電流モードＧの場合）であり、１スイッチング周期中にリプル電流Ｉｒのピークが２つ発生する。また、図１４の場合には、リプル電流Ｉｒが上昇するのは第３、第４スイッチング素子５、６が共にオンする期間が重なった場合であり、１スイッチング周期中にリプル電流Ｉｒのピークは１つのみ発生する。

したがって、図１３の場合には、図１４の場合と比較してリプル電流Ｉｒの周波数が２倍となる。また、リプル電流Ｉｒの変化幅は、図１４の場合と比較して小さくなる。そのため、従来のスイッチング周波数が例えば１０ＫＨｚとした場合に、この実施の形態１ではスイッチング周波数を半減して５ＫＨｚとしても、昇降圧比に影響を及ぼすことなく、従来と同程度の周波数（この例では１０ＫＨｚ）のリプル電流Ｉｒがリアクトルに流れることになる。このため、リアクトル７で発生する騒音を従来と同程度にすることができる。また、リアクトル７で発生する電圧は、中間コンデンサ８の電圧であるＶ_Ｃ分小さくなるので、リプル電流Ｉｒの電流変化率が小さくなる結果、リプル電流Ｉｒの変化幅が小さくなり、従来に比べてリアクトル７のインダクタンスを小さくすることができ、小型化と損失改善を図ることができる。以下、具体的にこの実施の形態２による効果について説明する。

第３、第４スイッチング素子５、６がスイッチング動作を行っている場合に、全てのスイッチング素子３〜６が全てオフ状態になった場合（図１０の電流モードＦの場合）に各スイッチング素子３〜６に印加される電圧は、回路損失による電圧ドロップを考慮しない場合、前述の式（１）〜式（４）に示した通りとなる。

よって、この実施の形態２の場合も、実施の形態１と同様、中間コンデンサの両端電圧Ｖ_Ｃを第２コンデンサの両端電圧Ｖ_Ｂと第１コンデンサの両端電圧Ｖ_Ａの平均値、すなわち、Ｖ_Ｃ＝（Ｖ_Ｂ＋Ｖ_Ａ）／２となるように制御することで、第１や第４のスイッチング素子３、６には第２コンデンサの両端電圧Ｖ_Ｂと第１コンデンサの両端電圧Ｖ_Ａの合計値の半分の値が印加される。つまり、従来に比べてスイッチング素子に印加される電圧の最大値を半減することができる。

次に、リプル電流Ｉｒが上昇するのは、第３スイッチング素子５と第４スイッチング素子６がそれぞれオンする期間（図９に示した電流モードＥと図１１に示す電流モードＧの場合）であるが、リアクトル７で発生する電圧は、中間コンデンサ８の電圧であるＶ_Ｃ分小さくなるので、リプル電流Ｉｒの電流変化率が小さくなる。しかも、リプル電流Ｉｒが降下する期間では第１のリアクトル７で発生する電圧は同じであるが、下降期間は第３スイッチング素子５と第４スイッチング素子６が共にオフとなる期間のみとなり、下降期間が短い。その結果、リプル電流Ｉｒの変化幅が小さくなる。

適用する降圧比の範囲により、第３スイッチング素子５と第４スイッチング素子６のオフ状態の重なり期間が異なるものの、上述の通り、リアクトル７に生じるリプル電流の変化幅が小さくなるので、従来に比べてリアクトル７のインダクタンスを小さくすることができ、小型化と損失改善を図ることができる。

なお、この実施の形態２では第１、第２スイッチング素子３、４は常にオフ状態としていたが、ＭＯＳＦＥＴのようにオン時に双方向に電流を流すことができる素子であれば、それぞれの並列接続された還流ダイオードに電流が流れるモードにおいてスイッチング素子３、４自体をオンさせる同期整流を実施することが可能である。

実施の形態３．
図１５は、この発明の実施の形態３における出力電圧反転型ＤＣＤＣコンバータの回路図であり、図１と対応もしくは相当する構成部分には同一の符号を付す。

この実施の形態３の出力電圧反転型ＤＣＤＣコンバータの特徴は、図１に示した回路構成に対して、昇圧時において中間コンデンサ８に所要の電圧を充電保持するための初期充電回路が設けられていることである。

すなわち、この初期充電回路は、中間コンデンサ８の低電位側と第２コンデンサ９の低電位側との間に、放電防止用ダイオード１５、電流制限用の第１抵抗器１６、および第１ツェナーダイオード１７が順次直列に接続されて構成されている。この場合、放電防止用ダイオード１５は、そのアノード端子が中間コンデンサ８の低電位側に向けて、カソード端子が第２コンデンサ９の低電位側に向けてそれぞれ接続されている。また、第１ツェナーダイオード１７は、そのアノード端子が第２コンデンサ９の低電位側に向けて、カソード端子が中間コンデンサ８の低電位側に向けてそれぞれ接続されている。

この実施の形態３の構成によれば、図１６に示すように、第１〜第４の各スイッチング素子３〜６が全てオフ状態にある場合、第２コンデンサ９の電圧Ｖ_Ｂの上昇に応じて中間コンデンサ８の電圧Ｖ_Ｃも自動で上昇するように電流が流れる。

その際、中間コンデンサ８に充電される電圧値Ｖ_Ｃは、第２コンデンサ９の電圧値Ｖ_Ｂから、第１ツェナーダイオード１７のツェナー電圧Ｖと、放電防止用ダイオード１５及び第１抵抗器１６の電圧低下分が差し引かれた電圧となる。したがって、中間コンデンサ８が制御目標となる電圧値Ｖ_Ｃになるように、ツェナー電圧Ｖ_Ｚに設定された第１ツェナーダイオード１７を選定する。
なお、放電防止用ダイオード１５は、中間コンデンサ８が放電するのを防ぐために取り付けた保護目的であり、中間コンデンサ８が短時間で放電する恐れのない場合には、省略することが可能である。

仮に中間コンデンサ８に充電される電圧Ｖ_Ｃが０であるとした場合、スイッチング動作において、各スイッチング素子３〜６が全てオフ状態にあるときのスイッチング素子に印加される電圧の最大値は、前述の式（１）、式（４）から分かるように、従来の値である第１コンデンサの両端電圧Ｖ_Ａと第２コンデンサの両端電圧Ｖ_Ｂの合計値となり低耐圧なスイッチング素子を利用できなくなる。

これに対して、この実施の形態３では、中間コンデンサ８に常に制御目標となる電圧値Ｖ_Ｃ（具体的には第１コンデンサの両端電圧Ｖ_Ａと第２コンデンサの両端電圧Ｖ_Ｂの平均値）を持たせることができるので、いかなる状況でもスイッチング素子に加わる電圧を低下させることが可能となり、低耐圧素子を選択することが可能となる。

なお、図１５に示した初期充電回路の構成は、実施の形態１、２の場合の昇圧時において中間コンデンサ８に所要の電圧を充電保持する場合に有効であるが、実施の形態１、２の場合の降圧時において中間コンデンサ８に所要の電圧を充電保持したい場合には、次の構成を採用することが可能である。

すなわち、降圧時に中間コンデンサ８に所要の電圧を充電保持したい場合には、図１５において破線部で示すように、中間コンデンサ８の高電位側と第１コンデンサ２の高電位側との間に、第２ツェナーダイオード２７、電流制限用の第２抵抗器２６、および放電防止用ダイオード２５を順次直列に接続する。

この場合、第２ツェナーダイオード２７は、そのアノード端子が中間コンデンサ８の高電位側に向けて、カソード端子が第１コンデンサ２の高電位側に向けてそれぞれ接続されている。また、放電防止用ダイオード２５は、そのアノード端子が第１コンデンサ２の高電位側に向けて、カソード端子が中間コンデンサ８の高電位側に向けてそれぞれ接続されている。

図１５の破線部の構成により、実施の形態１、２の場合の降圧時においては、第１コンデンサ２の電圧Ｖ_Ａから中間コンデンサ８へ充電することにより、中間コンデンサ８に制御目標となる所要の電圧Ｖ_Ｃを充電保持することができる。

なお、第１、第２ツェナーダイオード１７、２７と放電防止用ダイオード１５、２５の接続方向が上述の通りであれば、第１、第２ツェナーダイオード１７、２７、放電防止用ダイオード１５、２５、および電流制限用の第１、第２抵抗器１６、２６、を直列接続する順番を変更しても良く、その場合の効果に影響はない。

実施の形態４．
図１７は、この実施の形態４における出力電圧反転型ＤＣＤＣコンバータの回路図であり、図１に示した回路と対応もしくは相当する構成部分には同一の符号を付す。

この実施の形態４における出力電圧反転型ＤＣＤＣコンバータは、図１に示した回路構成に対して、第３及び第４スイッチング素子５、６に代えて、第１及び第２ダイオード１８、１９が接続されている。その場合、第１及び第２ダイオード１８、１９は、アノード側が第２コンデンサ９の低電位側に向けて、カソード側が第１コンデンサ２の高電位側に向けてそれぞれ接続されている。
その他の構成は、図１に示した構成と同様である。また、動作については実施の形態１の場合と同様であるので、ここでは詳しい説明は省略する。

図１に示した構成のものでは、前述の実施の形態１、２で説明したように、第１コンデンサ２から第２コンデンサ９の方向へ、第２コンデンサ９から第１コンデンサ２の方向へと、それぞれ双方向に電力を供給することができるが、この実施の形態４の構成では、第１コンデンサ２から第２コンデンサ９の方向へのみ電力を供給する。

このように、この実施の形態４では、電力供給の方向が限定されるものの、高価な半導体であるスイッチング素子５、６を安価なダイオード１８、１９に置換することができるため、コスト削減を図ることができる。

実施の形態５．
図１８は、この実施の形態５における出力電圧反転型ＤＣＤＣコンバータの回路図であり、図１に示した回路と対応もしくは相当する構成部分には同一の符号を付す。

この実施の形態５における出力電圧反転型ＤＣＤＣコンバータは、図１に示した回路構成に対して、第１及び第２スイッチング素子３、４に代えて、第３及び第４ダイオード２０、２１が接続されている。その場合、第３及び第４ダイオード２０、２１は、アノード側が第２コンデンサ９の低電位側に向けて、カソード側が第１コンデンサ２の高電位側に向けてそれぞれ接続されている。
その他の構成は、図１に示した構成と同様である。また、動作については実施の形態２の場合と同様であるので、ここでは詳しい説明は省略する。

図１に示した構成のものでは、前述の実施の形態１、２で説明したように、第１コンデンサ２から第２コンデンサ９の方向へ、第２コンデンサ９から第１コンデンサ２の方向へと、それぞれ双方向に電力を供給することができるが、この実施の形態５の構成では、第２コンデンサ９から第１コンデンサ２の方向へのみ電力を供給する。

このように、この実施の形態５では、電力供給の方向が限定されるものの、高価な半導体であるスイッチング素子３、４を安価なダイオード２０、２１に置換することができるため、コスト削減を図ることができる。

なお、本発明は、その発明範囲内において、上記各実施の形態を自由に組み合わせたり、上記各実施の形態を適宜、変形、省略することが可能である。

１直流電源、２第１コンデンサ、３第１スイッチング素子、
４第２スイッチング素子、５第３スイッチング素子、６第４スイッチング素子、
７リアクトル、８中間コンデンサ、９第２コンデンサ、
１５放電防止用ダイオード、１６第１抵抗器、１７第１ツェナーダイオード、
１８第１ダイオード、１９第２ダイオード、２０第３ダイオード、
２１第４ダイオード、２３制御回路、２５放電防止用ダイオード、
２６第２抵抗器、２７第２ツェナーダイオード。

Claims

直流電源に並列に第１コンデンサが接続され、この第１コンデンサの高電位側と第２コンデンサの低電位側との間には各々自己消弧形の第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、および第４スイッチング素子が、そのドレイン端子をそれぞれ上記第１コンデンサの高電位側に向けて順次直列に接続され、上記第２コンデンサの高電位側は上記第１コンデンサの低電位側に接続され、上記第２スイッチング素子のドレイン端子と第３スイッチング素子のソース端子との間には中間コンデンサが並列に接続され、上記第２スイッチング素子と上記第３スイッチング素子との接続点と上記第１コンデンサの低電位側と第２コンデンサの高電位側の接続点との間にリアクトルが接続され、上記第１から第４の各々の上記スイッチング素子にはそれぞれ並列に還流ダイオードが接続される一方、
第１から第４の各々のスイッチング素子をオン／オフするゲート信号を生成するとともに、上記中間コンデンサの両端電圧を上記第１コンデンサの両端電圧と上記第２コンデンサの両端電圧との平均値を目標値として制御する制御回路を備え、
上記第１スイッチング素子と上記第２スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間、および上記第３スイッチング素子と上記第４スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間は互いに位相差を持つようにそれぞれ設定されており、
上記第１コンデンサ側と上記第２コンデンサ側の双方向で電力を伝送することを特徴とする出力電圧反転型ＤＣＤＣコンバータ。
直流電源に並列に第１コンデンサが接続され、この第１コンデンサの高電位側と第２コンデンサの低電位側との間には自己消弧形の第１スイッチング素子、自己消弧形の第２スイッチング素子、第１ダイオード、および第２ダイオードが、そのドレイン端子とカソード端子を上記第１コンデンサの高電位側に向けて順次直列に接続され、上記第２コンデンサの高電位側は上記第１コンデンサの低電位側に接続され、上記第２スイッチング素子のドレイン端子と上記第１ダイオードのアノード端子との間には中間コンデンサが並列に接続され、上記第２スイッチング素子と第１ダイオードとの接続点と上記第１コンデンサの低電位側と第２コンデンサの高電位側の接続点との間にリアクトルが接続され、上記第１スイッチング素子と上記第２スイッチング素子にはそれぞれ並列に還流ダイオードが接続される一方、
上記第１スイッチング素子と上記第２スイッチング素子をオン／オフするゲート信号を生成するとともに、上記中間コンデンサの両端電圧を上記第１コンデンサの両端電圧と上記第２コンデンサの両端電圧との平均値を目標値として制御する制御回路を備え、
上記第１スイッチング素子と上記第２スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間は互いに位相差を持つように設定されており、
上記第１コンデンサ側から上記第２コンデンサ側に向けて電力を伝送することを特徴とする出力電圧反転型ＤＣＤＣコンバータ。
直流電源に並列に第１コンデンサが接続され、この第１コンデンサの高電位側と第２コンデンサの低電位側との間には、第３ダイオード、第４ダイオード、自己消弧形の第３スイッチング素子、自己消弧形の第４スイッチング素子が、そのカソード端子とドレイン端子を上記第１コンデンサの高電位側に向けて順次直列に接続され、上記第２コンデンサの高電位側は上記第１コンデンサの低電位側に接続され、上記第４ダイオードのカソード端子と上記第３スイッチング素子のソース端子との間には中間コンデンサが並列に接続され、上記第４ダイオードと上記第３スイッチング素子との接続点と上記第１コンデンサの低電位側と第２コンデンサの高電位側の接続点との間にリアクトルが接続され、上記第３スイッチング素子と上記第４スイッチング素子にはそれぞれ並列に還流ダイオードが接続される一方、
上記第３スイッチング素子と上記第４スイッチング素子をオン／オフするゲート信号を生成するとともに、上記中間コンデンサの両端電圧を上記第１コンデンサの両端電圧と上記第２コンデンサの両端電圧との平均値を目標値として制御する制御回路を備え、
上記第３スイッチング素子と上記第４スイッチング素子に対する上記ゲート信号の生成用の搬送波の相互間は互いに位相差を持つように設定されており、
上記第２コンデンサ側から上記第１コンデンサ側に向けて電力を伝送することを特徴とする出力電圧反転型ＤＣＤＣコンバータ。
上記中間コンデンサの低電位側と上記第２コンデンサの低電位側との間に第１抵抗器と第１ツェナーダイオードが直列に接続され、上記第１ツェナーダイオードは、そのアノード端子が上記第２コンデンサの低電位側に向けて、カソード端子が上記中間コンデンサの低電位側に向けてそれぞれ接続されていることを特徴とする請求項１から請求項３のいずれか１項に記載の出力電圧反転型ＤＣＤＣコンバータ。
上記中間コンデンサの高電位側と上記第１コンデンサの高電位側との間に第２抵抗器と第２ツェナーダイオードが直列に接続され、上記第２ツェナーダイオードは、そのカソード端子が上記第１コンデンサの高電位側に向けて、アノード端子が上記中間コンデンサの高電位側に向けてそれぞれ接続されていることを特徴とする請求項１から請求項３のいずれか１項に記載の出力電圧反転型ＤＣＤＣコンバータ。
上記ゲート信号の生成用の搬送波の相互間に対して設定されている上記位相差は、１８０度であることを特徴とする請求項１から請求項５のいずれか１項に記載の出力電圧反転型ＤＣＤＣコンバータ。